코리아써키트 반기보고서 (2021.06)
5. 위험관리 및 파생거래

회사의 위험관리정책 연결기업의 주요 금융부채는 차입금, 매입채무 및 기타채무로 구성되어 있으며, 이러한 금융부채는 영업활동을 위한 자금을 조달하기 위해 발생하였습니다. 또한, 연결기업은 영업활동에서 발생하는 매출채권 및 기타채권, 현금 및 현금성자산을 보유하고 있습니다.연결기업의 금융자산 및 금융부채에서 발생할 수 있는 주요 위험은 시장위험, 신용위험 및유동성위험입니다.

이러한 각각의 위험들을 관리하기 위하여 이사회에서 검토되고 승인된 원칙은 다음과 같습니다.

가. 시장위험 시장위험은 시장가격의 변화로 인하여 금융상품의 미래현금흐름에 대한 공정가치가 변동될 위험입니다. 시장위험은 환율위험, 이자율위험 및 기타 가격위험의 세 유형의 위험으로구성되어 있습니다. 시장위험에 영향을 받는 주요 금융상품은 차입금 및 예금 및 지분투자입니다.

(1) 환율변동위험 환율변동위험은 환율변동으로 인하여 금융상품의 미래현금흐름에 대한 공정가치가 변동될 위험입니다. 연결기업의 기업의 영업활동(수익이나 비용이 연결기업의 기능통화와 다른 통화로 발생할 때)으로 인해 환율변동위험에 노출되어 있습니다. 이러한 거래들이 표시되는 주된 통화는 USD와 JPY, CNY입니다. 보고기간종료일 현재 기능통화 이외의 외화로 표시된 화폐성자산 및 화폐성부채의 장부금액은 다음과 같습니다.

(단위: 천원)

통화	당반기말	전기말

자산	부채	자산	부채

USD	152,826,008	99,230,307	76,256,770	18,001,977

JPY	5,339,092	2,397,268	3,250,274	1,778,687

CNY	4,182,765	103,045	15,952	-

합 계	162,347,865	101,730,620	79,522,996	19,780,664

보고기간말 현재 다른 모든 변수가 일정하고 주요 외화에 대한 원화환율이 10% 변동시 상기 자산부채 등으로부터 발생하는 환산손익이 법인세비용차감전순손익에 미칠 영향은 다음과 같습니다.

(단위: 천원)

구 분	당반기말	전기말

10% 상승시	10% 하락시	10% 상승시	10% 하락시

USD	5,359,570	(5,359,570)	5,825,479	(5,825,479)

JPY	294,182	(294,182)	147,159	(147,159)

CNY	407,972	(407,972)	1,595	(1,595)

합 계	6,061,724	(6,061,724)	5,974,233	(5,974,233)

(2) 이자율위험 이자율위험은 시장이자율의 변동으로 인하여 금융상품의 공정가치나 미래현금흐름이 변동할 위험입니다. 연결기업은 변동이자부 단기차입금과 관련된 시장이자율 변동위험에 노출되어 있습니다. 보고기간종료일 현재 이자율변동위험에 노출된 변동이자부차입금은 없습니다.

(3) 기타가격위험 기타 가격위험은 이자율위험이나 환위험 이외의 시장가격의 변동으로 인하여 금융상품의 공정가치나 현금흐름이 변동할 위험입니다. 보고기간종료일 현재 연결기업이 보유하고 있는 공정가치의 변동이 중요한 금융자산은 기타포괄손익-공정가치 측정 금융자산이며 장부금액은 다음과 같습니다.

(단위: 천원)

구 분	당반기말	전기말

기타포괄손익-공정가치 측정 금융자산	9,174,210	8,536,902

보고기간종료일 현재 다른 모든 변수가 일정하고 상기 자산의 공정가치가 10% 변동할 경우에 총포괄손익에 미칠 영향은 다음과 같습니다.

(단위: 천원)

구 분	당반기말	전기말

10% 상승시	10% 하락시	10% 상승시	10% 하락시

기타포괄손익-공정가치 측정 금융자산	715,588	(715,588)	665,878	(665,878)

나. 신용위험

신용위험은 금융상품의 계약자 중 일방이 의무를 이행하지 않아 상대방에게 재무손실을 입힐 위험을 의미합니다. 주로 거래처에 대한 매출채권 및 기타채권 등에서 발생합니다.

이러한 신용위험을 관리하기 위하여 연결기업은 주기적으로 고객과 거래상대방의 재무상태와 과거 경험 및 기타 요소들을 고려하여 재무신용도를 평가하고 있으며 고객과 거래상대방 각각에 대한 신용한도를 설정하거나 담보물의 취득 등을 통하여 신용위험을 경감하고 있습니다.손상보고는 예상되는 신용 손실을 측정하기 위해 충당금을 사용하여 보고기간종료일에 수행됩니다. 충당금율은 유사한 손실 패턴 (즉, 지역, 제품 유형, 고객 유형 및 등급, 신용장 또는 다른 형태의 신용 보험 적용 범위)에 따라 다양한 고객 세그먼트를 그룹화하여 만기일을 기준으로합니다. 이 계산은 확률 가중 결과, 시간 가치 및 미래의 경제 상황에 대한 과거 사건, 현재 상황 및 예측에 대해보고 일에 합리적이고 지원가능한 정보를 반영합니다. 일반적으로 매출 채권은 1년 이상 연체되었거나 시행 활동의 대상이 아닌 경우 상각됩니다. 보고기간종료일 현재 신용위험에 대한 최대 노출은 금융자산의 각 부류의 장부금액입니다. 연결기업은 담보로 제공된 담보물을 보유하지 않습니다.

예상 모형을 사용하여 표시한 연결기업의 매출채권 및 계약자산에 대한 신용위험노출에 대한 정보는 다음과 같습니다.

(단위: 천원) 구 분 연체일수 현재 30일 미만 30~60일 미만 60~90일 미만 90일 초과 합계 기대신용손실률 0.02% 0.41% 3.16% 0.06% 97.43% - 장부금액 161,124,474 2,698,662 621,177 9,403 5,781,313 170,235,029 기대신용손실 24,718 11,041 19,637 5 5,632,703 5,688,104 (단위: 천원) 구 분 연체일수 현재 30일 미만 30~60일 미만 60~90일 미만 90일 초과 합계 기대신용손실률 0.01% 0.05% 3.93% 3.39% 94.65% - 장부금액 109,372,207 47,352,660 1,277,321 2,097,901 5,728,641 165,828,730 기대신용손실 15,596 22,278 50,211 71,124 5,421,998 5,581,207 다. 유동성위험 유동성위험은 만기까지 모든 금융계약상의 약정사항들을 이행할 수 있도록 자금을 조달하지 못할 위험입니다. 연결기업은 당좌차월, 은행차입금 등을 사용하여 자금조달의 연속성과 유연성간의 조화를 유지하는 것을 목적으로 하고 있습니다.아래표는 할인되지 않은 계약상 현금흐름에 근거하여 작성된 금융부채의 만기정보입니다. (단위: 천원) 구 분 3개월미만 3개월이상1년 미만 1년 이상 합계 매입채무및기타채무 192,406,614 - - 192,406,614 이자부채입금 - 65,014,168 - 65,014,168 리스부채(주1) 48,552 438,224 492,666 979,442 기타금융부채 23,136,373 2,359,874 904,934 26,401,181 합 계 215,591,539 67,812,266 1,397,600 284,801,405 (주1) 증분차입이자율로 할인하기 전 금액입니다. (단위: 천원) 구 분 3개월미만 3개월이상1년 미만 1년 이상 합계 매입채무및기타채무 186,151,560 - - 186,151,560 이자부채입금 113,121,108 - - 113,121,108 리스부채(주1) 77,323 637,040 609,251 1,323,614 기타금융부채 8,948,401 1,186,105 994,050 11,128,556 합 계 308,298,392 1,823,145 1,603,301 311,724,838 라. 자본관리 자본관리의 주 목적은 연결기업의 영업활동을 유지하고 주주가치를 극대화하기 위하여 높은 신용등급과 건전한 자본비율을 유지하기 위한 것입니다.연결기업은 자본구조를 경제환경의 변화에 따라 수정하고 있으며, 동일 산업의 다른 기업과 마찬가지로 자본조정후 부채비율에 기초하여 자본을 관리합니다. 이 비율은 순부채를 조정자본으로 나누어 계산합니다. 순부채는 부채총계(연결재무상태표에 표시된 것)에서 현금및현금성자산을 차감하여 계산합니다. 한편, 기중 자본관리의 목적, 정책 및 절차에 대한 어떠한 사항도 변경되지 않았습니다.보고기간종료일 현재 부채비율은 아래와 같습니다. (단위: 천원) 구 분 당반기말 전기말 부채총계 341,581,558 355,403,556 차감 : 현금및현금성자산 (58,338,788) (89,533,261) 순부채 283,242,770 265,870,295 자본총계 575,777,172 566,342,752 부채비율 49.19% 46.94% 마 . 파생상품 거래현황 해당사항 없음. 6. 주요계약 및 연구개발활동 보고서 제출일 현재 연결기업은 회사의 재무상태에 중요한 영향을 미치는 비경상적인 중요계약은 없습니다. ※ 종속회사 인터플렉스의 주요 계약 일 시 내 용 2018.12.27 - 화하선로판(천진)유한공사 지분양도 계약- 화하선로판(천진)유한공사의 0.2%에 해당하는 지분(169,531,833원)을 (주)영풍에 양도함.- 본 계약에 따라 당사의 화하선로판(천진)유한공사의 지분율은 49.9%로 변동됨.- 본 계약으로 화하선로판(천진)유한공사는 (주)인터플렉스의 종속회사에서 제외됨. 가. 연구개발활동의 개요 (1) 연구개발 담당조직 ○ 구성 및 명칭 구 분 직 책 인 원(명) 명 칭 지배회사 임 원부 장차 장과 장대 리주 임사 원 15251111 코리아써키트기술개발연구소 종속회사 임 원부 장차 장과 장대 리주 임사 원 1212000 테라닉스부설연구소 종속회사 임 원부 장차 장과 장대 리주 임사 원 1152211 인터플렉스부설연구소 종속회사 임 원부 장차 장과 장대 리주 임사 원 29477715 시그네틱스기술연구소 ( 2) 연구개발비용 (단위: 천원) 과 목 제50기 반기 제49기 제48기 비 고 재 료 비 1,263,036 930,796 1,002,763 - 인 건 비 2,629,136 1,300,505 1,207,942 - 위 탁 용 역 비 68,700 527,912 247,697 - 기 타 476,814 1,264,900 315,013 - 연구개발비용 계 4,437,686 4,024,113 2,773,415 - 연구개발비 / 매출액 비율[연구개발비용계÷당기매출액×100] 0.74% 0.45% 0.51% - 나. 연구개발 실적 항목 내용 기대효과 Laser Fine Pattern(Sintering) Paste 제형의 물질을 활용하여 Laser로 패턴을 소결시킴으로써, Fine Line울 구현할 수 있음.향후 고집적 반도체 Substrate 제품군에 기술적용이 가능하며, 제품군 다변화에 따른 매출 증대효과 기대 Laser sintering 이라고 불리는 기술이며, Laser의 High-end 기술력 향상에 따른 Pattern 구현성 개선이 기대됨 ETS(Embedded Trace Substrate) 기존 Core type substrate 대비해서 저비용으로 Fine pattern 및 박판 구현에 유리한 기술이며, 향 후 Memory 또는 Non-memory 등 다양한 반도체 Substrate에 확대 적용될 것으로 기대됨. ETS 또는 Buried Pattern이라고 불리는 기술이며, 최근 Wire bonding CSP 및 Flipchip CSP 등 다양한 반도체 고객들로 부터 개발요구가 증대되고 있음 ABF-SAP(Ajinomoto Build-up Film - Semi Additive Process) Fine pattern과 High performance 구현을 위한 ABF 적용제품을 개발함으로써 가공시간을 단축시킬수 있을 뿐만 아니라 Flipchip CSP 등 다양한 제품군에 확대 적용 가능 SAP, ABF-SAP등으로 불리우며, 기존공법으로 대응불가능한 fine pattern 과 박막화 대 TGV(Through Glass Via) Glass 소재를 이용하여 Glass interposer를 구현함으로써, 기존 TSV 및 Organic interposer에 비해 전기적 특성 향상을 기대할 수 있으며 향후 고용량 신호처리 제품에 적용 기대 Glass interposer는 통상 TGV라 명칭되며, Organic interposer 및 TSV를 대체할 수 있는 제품으로 3D packaging까지 가능 Fan-out WLP(Wafer Level Package) Die size보다 큰 재배선 공간을 마련할 수 있어 multi pin package에 대응, 기존 패키지 공정 대비 원가경쟁력이 우수하며 전력 절감 및 칩의 슬림화 가능 통상 FOWLP라 명칭되며, SiP가 가능해 mobile과 IoT에 매우 유리함. 각종 첨단 Sensor는 물론 광학 OIS, Smart phone용 RF switching에 활용 임베디드 캐패시터 PCB용 박막 고유전복합체소재 개발 내장형 캐패시터에 적용 가능한 신소재 개발을 함으로써, 새로운 공법의 내장형 기판 생산 가능 고유전 필름 소재를 사용한 Embedded PCB는 통상 Embedded PCB로 명칭되며, 세라믹 소자가 구현하지 못하는 박형 Embedded PCB를 구현가능하며, 유연성 부여도 가능할 것으로기대됨. 적층형 반도체의 인터커넥션을 위한 레이저드릴링 장비 개발 Glass에 미세 Hole 가공이 가능한 장비 개발을 함으로써, 새로운 Glass Interposer 기판 생산가능 Glass 소재를 사용한 Interposer PCB는 통상 TGV(Through Glass Via)로 명칭되며, Organic 소재가 못하는 Interposer PCB를 구현 하능하게 하며, 3D PKG도 가능할 것으로 기대됨. Rigid-flex PCB 개발 전자 기기의 고성능, 소형화에 따라 여러 기판 사이에 다량의 접속이 필요하게 되는데, 한정된 기기 공간을 최대한 활용하고 board 간 접속 신뢰도 향상을 위하여 rigid board 사이에flexible PCB을 결합함. 한정된 공간속에 고집적 board 적용 가능 및 board 간 Noise 억제 및높은 결합 신뢰성 확보 일반적으로 굴곡성을 확보한 경성 PCB를 Rigid-Flex PCB 로 명칭 되며, Wearable device 및SSD등에 적용 중에 있음 Semi Flex PCB 개발 전자 기기의 고성능, 소형화에 따라 여러 기판 사이에 다량의 접속이 필요하게 되는데 한정된 기기 공간을 최대한 활용하고 board 간 접속 신뢰도 향상을 위하여 rigid board 사이에 flexible PCB을 결합 함. 기존 Rigid-flex 대비 Process 간소화 가능 및 원가 절감 가능 일반적으로 Semi flex 또는 Rigid-Flex PCB로 명칭되며, SSD 및 전장용 제품에 적용 중에 있음 Cavity PCB 개발 고사양/ 고용량 Data 처리시 소모전력 증가 및 과열을 방기하기 위한 Cooling 효과 및 Board 두께 감소 효과 가능함. 한정된 기기 공단을 부분 및 전체 Cavity 가공을 통한 공간을 최대한 활용가능하며, 열방출 효과에 따른 신뢰성 향상 제품 적용시 Cavity PCB로 명칭 되며, module,SSD 및 전 제품에 적용 가능할 것으로 기대 유연전극(FPCB)을 이용한 위장막 개발 실외에서 위장색의 변화가 적고 전원이 없을 시에도 구현될 수 있는 군용 위장막을 개발하기 위한 국책과제. 위장색을 구현하기 위해 전자잉크 개발, 전자잉크를 보관, 보호할 수 있는 전자종이 개발, 전자종이에 전원인가 및 색을 구현할 수 있는 픽셀을 구현할 수 있는 유연전극(FPCB), 위장막 전체를 구동하기 위한 메인보드를 동시 개발하여, 완성된 전자 위장막을 개발하고 고신뢰성 및 원하는 색을 구현 군용 위장막 적용 목적으로 우선 개발하며, 건축 인테리어나 생활 제품 디자인(신발, 가구)에 적용 가능하며, 전자종이라 명칭 Hole Filing 개발 신뢰성 및 과열을 방기하기 위한 Cooling 효과 및 Laser via Hole에 대한 신뢰성 향상 효과 가능함 얇은 두께에 고단층 제품 구조에 대한 신뢰성 확보를 위한 기존 Laser Via Hole 방식을 PTH+Fill 도금을 통한 열 방출 효과 및 Via Crack에 대한 신뢰성 향상 제품 적용시 Hole Filing 공법으로 명칭되며, module,SSD 및 전 제품에 적용 가능할 것으로 기대됨 Etch Back 개발 Module 연결 소켓에 단차를 주어 전기적 신호에 대한 노이즈 감소 효과 기대메모리 연결 소켓 과 Tab 단자 접전시 안정화를 위한 디자인 적용 통한 제품 안정성 향상 제품 적용시 Etch Back 공법으로 명칭되며, Module,SSD,EL.1 제품에 적용 가능할 것으로 기대됨 Fine Scrap 공법 개발 MCCL 원판 기준 산출수 극대화 Fine scrap 또는 Fine Pitch의 통상적인 명칭 사용하며 BLU LED 제품군에 사용 복합 금형 개발 금형 사용수 절감(2벌 -> 1벌), 생산성 증대 복합 금형 통상적인 명칭으로 사용되며, LED Lighting, BLU 제품군에사용 PI Type MCCL 개발 제품수율 극대화 및 산출수 향상을 통한 원가절감 PI Type MCCL 라는 통상적인 명칭으로 사용되며, BLU LED에 주로 사용, Bendarble Metal PCB에도 적용가능. 전장용 LED 개발(COB TYPE) 제품 수율 극대화 및 고방열 효과 기대 전장용 COB LED Lighting 라는 통상적인 명칭으로 사용되며, 전장용 Lighting으로 사용되며, 향후 고출력 LED에 적용가능 Coin EmbeddedPCB 개발 중계기 고주파 회로에 열방출 효과를 극대화 및 원가 절감 효과 Coin Embedded PCB 라는 통상적인 명칭으로 사용되며, LTE 중계기의 고주파 회로 기판으로 사용되며 향후 LTE 중계기 확대 적용 예정 Pedestal Headlamp PCB 개발 고방열 Headlamp용 Metal PCB 및 원가 절감 Pedestal PCB 7. 기타 참고사항 가. 사업과 관련된 중요한 지적재산권(특허권) 등 보고서 작성기준일 현재 연결기업이 보유하고 있는 지적재산권(특허권)은 다음과 같습니다. (1) 지배회사가 보유하고 있는 지적재산권(특허권) 등 종류 취득일 지적재산권의 제목 및 내용 근거법령 및 법령상 보호받는 내용 (독점적ㆍ배타적 사용기간) 특허권 2007.06.25 캐비티형의 인쇄회로기판의 제조방법 :인쇄회로기판에Cavity가 존재하는 제품을 제조하는 공정 Process 특허법, 20년간 배타적 사용권 특허권 2007.09.20 임베디드 레지스터 인쇄회로기판의 제조방법 :Embedded resistor PCB 제조공정 수순개선(회로형성 전에 carbon paste를 먼저 도포) 특허법, 20년간 배타적 사용권 특허권 2007.11.21 도금선이 없는 인쇄회로기판의 제조방법 : 기존화학동을 대체하여 전도성폴리머를 사용 특허법, 20년간 배타적 사용권 특허권 2007.11.21 도금선이 없는 인쇄회로기판의 제조방법 : 기존화학동을 대체하여 니켈층을 사용하여 제조 특허법, 20년간 배타적 사용권 특허권 2008.09.25 인쇄회로기판의 제조방법 : 비아홀 및 스루홀의 내부를 구리로 충전함 특허법, 20년간 배타적 사용권 특허권 2009.03.18 매립형 인쇄회로기판의 제조방법 : 도전성 패턴을 절연층 내부로 형성하여 제조 특허법, 20년간 배타적 사용권 특허권 2009.03.24 표면처리 방법을 개선한 기판제조 : SR Ink대신 Epoxy Ink or Glass Fiber가 없는 Epoxy resin을 사용 특허법, 20년간 배타적 사용권 특허권 2009.12.22 캐비티형의 인쇄회로기판 제조방법 등록 : 절연층을 Prepreg or CCL이 아닌 절연INK도포 특허법, 20년간 배타적 사용권 특허권 2010.11.01 임베디드 레지스트 가공용 트리밍 장치 : Laser source대신 metal, ceramic niddle을 이용하여 저항에 물리적 damage를 가해 저항 Control 특허법, 20년간 배타적 사용권 특허권 2010.11.01 임베디드 레지스트 형성방법 : Thin Film Resist의 형성시 동박 Open을 위해 금도금 처리함으로써, 안정적인 저항값 형성 특허법, 20년간 배타적 사용권 특허권 2010.11.01 회로기판 제조방법 : Embedded PCB 제조 방법 중 Chip 고정 방법으로, PP에 홈을 가공 후 솔더 포도, Chip 실장 후 반대편에서 Via로 연결하는 방법 특허법, 20년간 배타적 사용권 특허권 2010.12.27 전자소자 실장 인쇄회로기판 및 인쇄회로기판 제조방법 : 이방전도성 필름을 적용하여, 칩 내장 및 Interconnection 연결 특허법, 20년간 배타적 사용권 특허권 2011.01.03 인쇄회로기판 제조방법 :Package Substrate 제품의 Busless 제품공정에서 도금매체가 필요없는 Process 특허법, 20년간 배타적 사용권 특허권 2011.03.07 부품실장형 인쇄회로기판 제조방법: Chip을 임베딩 하는 과정에서 Dry Film을 사용함. 특허법, 20년간 배타적 사용권 특허권 2011.06.09 인쇄회로기판 제조방법 : RCC를 이용한 베리드 패턴 제조방법 특허법, 20년간 배타적 사용권 특허권 2011.06.09 캐리어기판의 제조방법 및 캐리어 기판을 이용한 베리드 인쇄회로기판의 제조방법 : 이형지를 이용한 캐리어기판 제작후 이것을 이용한 베리드 패턴형성 특허법, 20년간 배타적 사용권 특허권 2011.11.08 부품실장형 인쇄회로기판 제조방법 : Bump 형성된 passive chip 매립 특허법, 20년간 배타적 사용권 특허권 2012.01.26 인쇄회로 기판의 제조방법 : Cu post 공법을 이용한 기술 특허법, 20년간 배타적 사용권 특허권 2013.01.02 리지드플렉시블 인쇄회로기판 제조방법 :부분적으로만 Flexible 구역을 채용하는 Rigid Flex 제조 특허법, 20년간 배타적 사용권 특허권 2013.02.07 부품실장형 인쇄회로기판 제조방법 : ABF 적용 Chip 내장 방법 특허법, 20년간 배타적 사용권 특허권 2013.09.11 인쇄회로기판 제조방법 : FCCL을 사용하여 Cavity 가공할 수 있는 공법 특허법, 20년간 배타적 사용권 특허권 2014.08.04 이물질 제거용 노즐 :노즐에서 필터를 분리시킴으로써 이물이 확인가능하며 재사용 가능하도록 제작 특허법, 20년간 배타적 사용권 특허권 2014.10.21 부품실장형 인쇄회로기판 제조방법 :캐리어필름을 사용하여 캐버티 형성하는 기판 제조방법 특허법, 20년간 배타적 사용권 특허권 2015.09.16 칩 내장형 연성회로기판 제조방법 : Plasma etching공법을 사용한 칩 내장형 연성회로기판 제조방법 특허법, 20년간 배타적 사용권 특허권 2015.09.24 리지드플렉시블 회로기판 제조방법 :FCCL의 동박을 이용하지 않고 Copper를 부착하여 단차 가공 특허법, 20년간 배타적 사용권 특허권 2017.08.17 미세비아를 구현한 회로기판 제조방법 :선택적 도금 공법을 적용하여 pattern부와 laser via를 분리하여 진행, 미세 비아 및 미세 회로 제작하는 방법 특허법, 20년간 배타적 사용권 특허권 2017.08.16 칩 온 다층회로기판 및 그 제조방법 :Cavity substrate 안정적인 수율 및 제조를 가능하게 하는 방법 특허법, 20년간 배타적 사용권 특허권 2017.11.13 리지드 플렉시블 회로기판 제조방법 :Rigid Flexible PCB나 Cavity PCB 등 단차가 깊은 PCB에 적용가능. 특허법, 20년간 배타적 사용권 특허권 2017.12.18 칩 내장형 회로기판 제조방법 :Embedded PCB substrate 제품군에서 Chip을 고정시킴으로 인해 resin flow 영향을 최소화,원가절감 및 안정적인 수율 확보 특허법, 20년간 배타적 사용권 특허권 2017.12.18 미세비아가 형성된 다층 회로기판 제조방법 :도금가능 이미징 필름을 이용해 홀 형성 후, 동박 Press→ 필름과 패턴과의 좋은 결합력 유지 및 균일한 품질 특허법, 20년간 배타적 사용권 특허권 2018.08.06 리지드 플렉시블 회로기판 제조방법 : 단차 가공부위 크랙 및 고다층 회로기판의 깊은 단차가공의 경우에도 가공균일성 향상되는제조방법 특허법, 20년간 배타적 사용권 (2) 종속회사가 보유하고 있는 지적재산권(특허권) 등 - 테라닉스 종류 취득일 지적재산권의 제목 및 내용 근거법령 및 법령상 보호받는 내용 (독점적ㆍ배타적 사용기간) 특허권 2012.12.10 메탈 코아 인쇄회로기판 제조 방법 : 복층 2Layer Metal PCB 진행시 Dummy적용 공정 진행 특허법, 20년간 배타적 사용권 특허권 2013.11.29 구부림이 가능한 방열 인쇄회로기판 및 그 제조 방법 : TV Bezel 폭을 최소화 하기 위한 CNT부 꺽임 진행 방법 특허법, 20년간 베타적 사용권 특허권 2018.07.02 Headlamp용 고방열 구조가 가능한 인쇄 회로기판 특허법, 20년간 배타적 사용권 특허권 2019.09.02 인쇄 회로기판, 그 인쇄회기판을 이용한 발공소자 모듈및 그 인쇄 회로 기판의 제조 방법 특허법, 20년간 배타적 사용권 특허권 2020.06.24 인쇄 회로 기판: 구부림이 가능한 Pedestal Type구조 적용 특허법, 20년간 배타적 사용권 (2) 종속회사가 보유하고 있는 지적재산권(특허권) 등 - 인터플렉스 종류 취득일 지적재산권의 제목 및 내용 근거법령 및 법령상 보호받는 내용 (독점적ㆍ배타적 사용기간) 특허권 2015-03-12 직접회로소자 패키지 제조방법 특허법, 20년간 배타적 사용권 특허권 2015-03-12 복합 직접회로소자 패키지 제조방법 특허법, 20년간 배타적 사용권 특허권 2015-03-24 연성회로기판의 그라운드 확장 구조 특허법, 20년간 배타적 사용권 특허권 2015-05-12 반사방지층을 포함하는 센서 패널 특허법, 20년간 배타적 사용권 특허권 2015-06-30 리지드 플렉시블 회로기판의 제조방법 특허법, 20년간 배타적 사용권 특허권 2015-09-01 집적회로 소자 패키지의 제조방법 특허법, 20년간 배타적 사용권 특허권 2015-09-09 양면 연성회로기판 제조방법 특허법, 20년간 배타적 사용권 특허권 2016-09-30 무전해도금을 이용한 터치패널 형성 방법 특허법, 20년간 배타적 사용권 특허권 2016-12-15 스퍼터링 방법 특허법, 20년간 배타적 사용권 특허권 2016-12-15 접지부를 갖는 터치패널 특허법, 20년간 배타적 사용권 특허권 2018-01-02 발열 필름 및 그 제조 방법 특허법, 20년간 배타적 사용권 특허권 2018-01-02 발열 필름 및 그 제조 방법 특허법, 20년간 배타적 사용권 특허권 2020-01-03 발열구조물 특허법, 20년간 배타적 사용권 특허권 2020-04-28 전자담배 특허법, 20년간 배타적 사용권 특허권 2021-01-27 온도센서 및 이를 포함하는 발열구조물 특허법, 20년간 배타적 사용권 특허권 2021-03-30 발열구조물 및 그 제조방법 특허법, 20년간 배타적 사용권 특허권 2021-05-21 히팅유닛 특허법, 20년간 배타적 사용권 나. 환경관련규제사항 당사는 법률에서 정하고 있는 각종 제품환경 규제와 사업장관리 환경규제를 철저하게 준수하고 있습니다. 또한 정부의 저탄소 녹색성장 정책에 부응하여 법규에서 요구하는 사업장에서 발생하는 '온실가스 배출량과 에너지 사용량'을 정부에 신고하고 이해관계자들에게 관련정보를 투명하게 제공하고 있습니다.