퀄리타스반도체 — 주주총회소집공고 (20260226)
제출인: 퀄리타스반도체

주주총회소집공고
6.0
주식회사 퀄리타스반도체

주주총회소집공고

2026년 02월 26일

회 사 명 :
주식회사 퀄리타스반도체

대 표 이 사 :
김 두 호

본 점 소 재 지 :
경기도 성남시 분당구 성남대로 331번길 8, 609호(정자동, 킨스타워)

(전 화) 02-555-3305

(홈페이지)https://www.q-semi.com

작 성 책 임 자 :
(직 책) 신고업무 담당이사
(성 명) 김 수 영

(전 화) 02-555-3305

주주총회 소집공고

(제9기 정기)

주주님의 건승과 댁내의 평안을 기원합니다.당사는 상법 제365조와 정관 제24조에 의거하여 제9기 정기주주총회를 아래와 같이 개최하오니 참석하여 주시기 바랍니다. 또한, 상법 제542조의 4 및 정관 제24조에 의거하여 의결권이 있는 발행주식총수의 100분의 1 이하의 주식을 소유한 주주에 대하여는 소집통지를 본 공고로 갈음하오니 양지하여 주시기 바랍니다. - 아 래 -

1. 일시: 2026년 03월 27일 (금요일) 오전 9시2. 장소: 경기도 성남시 분당구 성남대로331번길 8, 킨스타워 7층 대강당3. 회의목적사항 1) 보고사항 가. 감사보고 나. 영업보고 다. 내부회계관리제도 운영실태보고 2) 부의안건 ○제1호 의안: 제9기(2025년) 재무제표 및 이익잉여금처분계산서(안) 승인의 건 ○제2호 의안: 이사 보수한도 승인의 건 ·제2-1호: 이사 보수한도 승인의 건(김두호) ·제2-2호: 이사 보수한도 승인의 건(최광천, 한평수, 서준혁) ○제3호 의안: 감사 보수한도 승인의 건4. 경영참고사항 비치상법 제542조의4의3항에 의한 경영참고사항은 금융감독원 또는 한국거래소가 운용하는 전자공시시스템에서 조회가 가능하오니 참고하시기 바랍니다. 5. 실질주주의 의결권행사에 관한 사항자본시장과 금융투자업에 관한 법률 제314조5항 단서규정에 의거하여 한국예탁결제원이 주주님들의 의결권을 행사할 수 없습니다. 따라서 주주님께서는 한국예탁결제원에 의결권행사에 관한 의사표시를 하실 필요가 없으며, 주주총회에 참석 또는 전자투표제도를 활용하시어 의결권을 직접 행사하시거나 위임장을 통해 대리 행사하실 수 있습니다. 6. 의결권 행사 방법에 관한 사항 1) 본인 또는 대리인의 참석에 의한 의결권 행사 (1) 직접행사: 본인 신분증 (2) 대리행사: 위임장 (본인과 대리인의 인적사항 기재, 서명 또는 인감 날인, 인감증명서), 대리인의 신분증※ 위 사항을 충족하지 못한 경우에는 주주총회 입장이 불가하오니, 유의하시기 바랍니다. 2) 전자투표에 의한 행사 또는 전자위임장 수여당사는 상법 제368조의4에 따른 전자투표제도와 자본시장과 금융투자업에 관한 법률 시행령 제160조 제5호에 따른 전자위임장권유제도를 제8기 임시주주총회부터 활용하기로 결의하였고, 이 두 제도의 관리업무를 삼성증권에 위탁하였습니다. 주주님들께서는 아래에서 정한 방법에 따라 주주총회에 참석하지 아니하고 전자투표방식으로 의결권을 행사하시거나, 전자위임장을 수여하실 수 있습니다. (1) 전자투표ㆍ전자위임장권유관리시스템 인터넷 및 모바일주소 : 「https://vote.samsungpop.com」 (2) 전자투표 행사 ㆍ전자위임장 수여기간 : 2026년 3월 17일 09:00 ~ 2026년 3월 26일 17:00 - 기간 중 24시간 이용 가능 (단, 시작일은 오전 9시부터, 마지막날은 오후 5시까지만 가능) (3) 본인 인증 방법 : 증권용/범용 공동인증서 인증, 카카오 인증, PASS앱 인증을 통해 주주 본인을 확인 후 의안별로 의결권 행사 또는 전자위임장 수여 (4) 수정동의안 처리 : 주주총회에서 상정된 의안에 관하여 수정동의가 제출되는 경우 기권으로 처리7. 주주총회 참석 시 준비물 1) 직접행사: 본인 신분증 2) 대리행사: 위임장(본인과 대리인의 인적사항 기재, 서명 또는 인감 날인, 인감증명서), 대리인 신분증 ※ 이번 정기추추총회에서는 참석 주주님들에 대해 별도의 기념품을 지급하지 아니하오니 이점 양지하여 주시기 바랍니다. 2026년 02월 26일 경기도 성남시 분당구 성남대로 331번길 8, 609호 (정자동, 킨스타워) 주식회사 퀄리타스반도체 대표이사 김 두 호 (직인생략)

I. 사외이사 등의 활동내역과 보수에 관한 사항

1. 사외이사 등의 활동내역

가. 이사회 출석률 및 이사회 의안에 대한 찬반여부

회차
개최일자
의안내용
사외이사 등의 성명

서준혁(출석률: 100%)

찬 반 여 부

1
2025-02-13
1. 제8기 재무제표 및 영업보고서 승인의건2. 주식매수선택권 부여 취소의 건
찬성

2
2025-02-27
1. 제8기 정기주주총회 소집의 건2. 제8기 정기주주총회 회의 목적 사항 결정의 건
찬성

3
2025-04-28
1. 보고사항: 2025년 1분기 주요 경영사항2. 이사회 운영규정 개정의 건3. 내부회계관리규정 개정의 건4. 주식매수선택권 부여 취소의 건
찬성

4
2025-08-14
1. 보고사항: 2025년 2분기 주요 경영사항
-

5
2025-09-02
1. 전환사채 발행의 건
찬성

6
2025-09-26
1. 우리사주매수선택권 부여의 건
찬성

7
2025-11-11
1. 보고사항: 2025년 3분기 주요 경영사항
-

나. 이사회내 위원회에서의 사외이사 등의 활동내역

위원회명
구성원
활 동 내 역

개최일자
의안내용
가결여부

-
-
-
-
-

2. 사외이사 등의 보수현황

(단위 : 천원)

구 분
인원수
주총승인금액
지급총액
1인당 평균 지급액
비 고

사외이사
1
1,500,000
9,000
9,000
-

(주) 상기 주총승인금액은 이사 전원의 주총승인금액입니다.

II. 최대주주등과의 거래내역에 관한 사항

1. 단일 거래규모가 일정규모이상인 거래

(단위 : 억원)

거래종류
거래상대방(회사와의 관계)
거래기간
거래금액
비율(%)

-
-
-
-
-

2. 해당 사업연도중에 특정인과 해당 거래를 포함한 거래총액이 일정규모이상인 거래

(단위 : 억원)

거래상대방(회사와의 관계)
거래종류
거래기간
거래금액
비율(%)

-
-
-
-
-

III. 경영참고사항

1. 사업의 개요

가. 업계의 현황

초고속 인터커넥트(Interconnect) 기술은 둘 이상의 개체가 방대한 데이터를 효율적으로 전달하기 위한 상호연결을 구현하는 핵심 기술로, 첨단 ICT 기술의 확산과 데이터 트래픽의 폭증에 따라 그 중요성이 지속적으로 부각되고 있습니다. 인터커넥트는 전자 장치 또는 네트워크 간의 물리적·논리적 연결을 통해 전자기기들이 데이터를 공유하고 긴밀하게 연동되어 동작할 수 있도록 지원합니다. 일반적으로 수백 Mb/s 이상의 전송 속도를 가지는 인터커넥트를 초고속 인터커넥트로 분류하며, 이는 광대역 인터넷을 비롯하여 USB, HDMI와 같은 기기 간 연결뿐만 아니라 모바일 및 디스플레이 기기 내부의 통신에도 폭넓게 적용되고 있습니다. 이러한 인터커넥트를 구현하기 위한 반도체 회로를 초고속 인터페이스(High-speed Interface, HSI) 회로라고 하며, 반도체 지적재산권(IP) 시장에서는 주로 SERDES(Serializer/Deserializer) IP라는 카테고리로 시장을 형성하고 있습니다.

당사는 이러한 초고속 인터커넥트 반도체 설계 기술과 초미세 반도체 공정 설계 및 검증 기술력을 바탕으로 초고속 인터페이스 IP 라이선싱 및 디자인 서비스(Design Service) 사업을 주력으로 영위하고 있습니다. 현재 인공지능(AI), 모바일, 자율주행, 디스플레이 등 4차 산업혁명의 핵심 분야에서 데이터 처리 속도의 중요성이 강조됨에 따라 초고속 인터커넥트 기술이 시스템 반도체 산업의 필수 요소로 부각되고 있으며, 당사는 해당 시장의 개화에 맞춰 역량을 집중하고 있습니다. 특히 당사는 첨단 공정인 FinFET 공정에서 풍부한 설계 및 검증 기술을 보유하고 있으며, 이를 통해 확보한 양산 이력을 바탕으로 향후 GAAFET 등 차세대 초미세 반도체 공정에서도 지속적인 기술 리더십을 확보하여 사업을 전개해 나갈 예정입니다.

당사의 주요 사업인 반도체 IP 라이선싱은 SoC(System on Chip), ASIC 등 반도체 제품에 포함되는 핵심 부분 회로에 대한 설계도면, 사용설명서, 동작특성 검증결과 등의 지적재산권을 고객사에게 제공하고 대가를 받는 사업 모델입니다. 고객사는 당사가 검증을 완료한 인터페이스 IP를 채택함으로써 자체 개발에 필요한 막대한 인력과 비용을 절감하는 것은 물론, 개발 기간을 단축하여 제품의 시장 경쟁력을 제고할 수 있습니다. 당사는 현재 MIPI, Display Chipset, PCIe, Multi-level Signaling SERDES 및 차세대 칩렛 인터페이스인 UCIe IP 등 폭넓은 제품 포트폴리오를 보유하고 있습니다. 이를 바탕으로 파운드리를 이용하는 SoC 개발사 및 디자인하우스 등을 대상으로 2020년부터 다수의 IP 양산 실적을 꾸준히 기록하며 안정적인 사업 기반을 구축하고 있습니다.

나. 회사의 현황

(1) 영업개황 및 사업부문의 구분
(가) 영업개황당사는 현재 MIPI, Display Chipset, PCIe, Multi-level Signaling SERDES 및 차세대 칩렛 인터페이스인 UCIe IP 등 폭넓은 제품 포트폴리오를 보유하고 있습니다. 이를 바탕으로 파운드리를 이용하는 SoC 개발사 및 디자인하우스 등을 대상으로 2020년부터 다수의 IP 양산 실적을 꾸준히 기록하며 안정적인 사업 기반을 구축하고 있습니다.

초고속 인터커넥트(Interconnect) 기술은 둘 이상의 개체가 방대한 데이터를 전달하는 상호연결을 구현하기 위한 것으로, 첨단 ICT 기술의 확산과 더불어 폭증하는 데이터 트래픽(Data Traffic)에 따라 그 중요성이 지속적으로 부각되고 있습니다. 초고속 인터커넥트 기술이 연결하는 거리에 따라 동작하는 환경과 요구하는 특성이 달라지기 때문에, 이를 규정하는 다양한 규격이 배포되었으며, 응용분야에서 요구하는 전송속도의 상향에 맞추어 주기적으로 규격의 업데이트가 이루어지고 있습니다.

사업의 내용 - 인터커넥트 응용 분야.jpg
사업의 내용 - 인터커넥트 응용 분야

출처 : 당사 내부 자료당사가 보유한 초고속 인터커넥트의 핵심기술인 서데스(SERDES) 기술은 SoC 내부의 저속 병렬 데이터를 직렬화 하여 하나의 채널에서 초고속으로 전송하는 기술로 USB, HDMI, Displayport, MIPI, PCIe, Ethernet 등 대부분의 규격에 적용되고 있는 기술로 현재 대부분의 초고속 인터커넥트에 사용되고 있습니다.

serdes 회로 개념도.jpg
serdes 회로 개념도

출처 : 당사 내부 자료당사에서는 서데스(SERDES) 회로 설계 기술을 기반으로 설립하여, 초고속 인터커넥트를 위한 초고속 인터페이스 IP 제품을 중심으로 사업을 영위하고 있으며, Box-to-box, On-board, Die-to-die와 같은 단거리 응용분야를 중심으로 초고속 인터커넥트 토털 솔루션을 제공할 계획입니다.

주요 제품 설명

구분
IP
제품설명

초고속 인터페이스 PHY 및 관련 IP 라이센싱
MIPI PHY IP
- MIPI Alliance가 제정한 대표적인 인터페이스 규격으로는 SoC와 카메라를 연결하는 CSI, SoC와 디스플레이를 연결하는 DSI, 그리고 이들 인터페이스에서 실제 전기적으로 데이터 전송을 수행하는 D-PHY와 C-PHY가 있습니다.- 당사는 MIPI PHY IP에 대한 전문성과 설계 및 검증 경험을 바탕으로, 다양한 초미세 FinFET 공정에서 양산된 다수의 MIPI PHY IP를 확보하고 이를 SoC 개발업체 등 파운드리 고객에게 라이센싱하고 있습니다.- 개발된 IP들은 Mobile용 AP, Automotive용 SoC, Surveillance용 SoC, AI용 SoC 등에 사용이 되고 있습니다.

MIPI controller IP(softmacro)
- SoC에서 PHY IP가 데이터의 물리적 전송을 담당하고 있다면, Controller IP는 PHY의 동작을 제어하고 데이터를 표준 프로토콜에 따라 처리하는 역할을 합니다. 이 두 요소가 함께 sub-system 형태로 SoC 내에 집적되어야만 SoC와 다른 기기 사이의 안정적인 고속 통신이 가능합니다.- SoC 제조사가 PHY IP와 Controller IP를 서로 다른 vendor로부터 공급받는 경우 두 IP 사이의 호환성에 문제가 발생하지 않도록 엄격한 검증 작업을 거쳐야 하는 번거로움이 있는데, 특히 MIPI는 규격 자체의 설계자유도가 높기 때문에 다른 규격들 대비 이 문제가 심각할 수 있습니다.-이에 당사는 당사에서 제공하는 MIPI PHY와 완벽한 호환성을 가지는 MIPI DSI-2 Tx, DSI-2 Rx, CSI-2 Rx 3종의 Controller IP를 개발하였으며, PHY와 함께 고객사에게 IP를 제공함으로써 고객에게 큰 편의성과 신뢰성을 줄 수 있습니다.- 최근 차량용반도체는 ADAS의 발전으로 인해 다양한 MIPI solution을 요구하는 추세인데, 당사의 MIPI IP들이 이에 활용될 것을 대비해 ISO26262 표준의 ASIL 등급 인증을 획득하는 것을 목표로 개발을 진행하고 있습니다.

Video encoder anddecoder IP(softmacro)
- 고해상도 영상을 송수신하기 위해서는 큰 데이터 대역이 필요하며, 이는 고속동작하는 인터커넥트와 큰 전력을 요구합니다. 전력관리가 엄격하게 요구되는 모바일 응용에서는 많은 양의 영상데이터를 압축하고 이를 전송하므로써 송수신기가 부담을 낮추는 방식을 사용하는데 이때 영상을 압축 (인코딩)하고 다시 해제(디코딩) 할 수 있는 회로가 필요합니다.- 현재 해당분야에서 가장 많이 사용되는 방식은 VESA에서 제안한 DSC방식의 인코더/디코더 솔루션입니다. 당사에서는 최신 DSC Encoder decoder IP개발 검증을 완료하였습니다.

PCIe IP
- PCIe(Peripheral Component Interconnect Express) 규격은 PC와 주변 기기와의 연결을 위한 직렬 인터커넥트 기술로, 향후 CXL, UCIe 등과 같은 규격에서 PCIe 규격의 PHY 또는 컨트롤러 규격을 그대로 채용하는 등 적용 영역이 점차 넓어질 전망입니다.- PCIe PHY IP는 Hardmacro IP로, 공정 특성에 절대적인 영향을 받으므로 각 공정 노드에 독립된 PHY IP를 별도로 개발하여야 하며, 당사는 현재 8nm 공정의 PCIe 4.0 PHY IP를 라이센싱하고 있습니다. 또한 PCIe 4.0 PHY IP를 다양한 공정으로 확장하고 있으며, 차세대 IP인 PCIe 5.0 및 6.0 PHY IP를 4nm, 5nm, 8nm공정에서 개발완료하였습니다. - 당사는 PCIe에 대한 종합적인 솔루션을 제공함으로써 더욱 큰 부가 가치를 창출해나갈 계획입니다.

디스플레이칩셋 인터페이스 IP
- 영상매체 시청의 중심이 Laptop, Tablet PC, Smartphone 등 Mobile 기기로 이동하면서, 디스플레이 패널 제품이 다변화됨에 따라 응용분야별, 고객사별 최적화의 요구가 높아지고 있어, 디스플레이 패널에 탑재되는 Display Chipset 또한 새로운 성장동력을 얻고 있습니다.- 당사는 TCON(Timing Controller) 인터페이스 IP와 Intra-Panel 인터페이스 IP를 양산하고 있으며, 고화질 영상데이터 전송을 위한 초고속 인터페이스의 IP의 확보가 디스플레이 칩셋 개발에 중요한 과제로 부각됨에 따라 SoC 탑재 이력이 지속적으로 성장하고 있습니다.

Multi-Level SignalingSERDES PHY IP
- 유선 인터커넥트 환경에서 일반적인 디지털 통신은 단위 시간에 0, 1 중 하나의 값을 전송하는 NRZ(Non-Return-to-Zero) 방식이었으나, 단위 시간에 0, 1, 2, 3 중 하나의 값을 전송하는 PAM4(Pulse Amplitude Modulation 4-level) 방식과 같은 Multi-Level Signaling을 통해 대역효율을 개선하는 기술이 초고속 인터페이스 규격에 채택되기 시작했습니다.- 당사는 초고속 Multi-Level Signal SERDES IP로 100G SERDES PHY와 PCIe 6.0 PHY를 개발하고 있으며, 각각의 IP가 목표로 하는 응용분야에 따라 아날로그 회로 방식과 DSP 방식으로 개발을 진행하고 있습니다.

MSS PHY IP
- MSS(Multi-Standard SerDes) IP는 PCI Express 4.0, DisplayPort 2.1a, USB 3.2, SLVS-EC 등 다양한 인터페이스 표준을 단일 IP에서 지원하며, 최대 20Gbps의 데이터 전송 속도를 제공합니다.- 여러 프로토콜을 하나의 아키텍처에 통합함으로써 설계 유연성과 효율을 극대화한 MSS IP는 4nm 공정을 기반으로 개발 중이며, 향후 5nm, 8nm, 14nm 등 다양한 공정으로의 확장을 계획하고 있습니다.

UCIe PHY IP
- UCIe(Universal Chiplet Interconnect Express) 규격은 칩렛 간의 다이-다이 상호 연결 및 직렬 버스를 위한 개방형 표준입니다. UCIe 표준은 칩렛들 사이의 표준화된 인터커넥트 구조를 제공하여 다양한 제조사의 칩렛들의 서로 호환되도록 함으로써 반도체 시장의 혁신과 다양성을 촉진하고 있습니다.- 당사는 과학기술정통부가 주관하는 '인공지능 및 자동차 SoC용 칩렛 인터페이스 개발을 위한 Tbps급 인터페이스 IP 및 실리콘 포토닉스 응용기술 개발 과제'의 주관연구개발기관으로 선정되었으며, UCIe v2.0 규격에 대한 개발을 진행하고 있습니다.- 당사는 4nm 및 5nm에 UCIe PHY 개발을 완료 후 8nm 공정에서 개발을 진행하고 있습니다.

UCIe Controller IP(softmacro)
칩렛 기반 UCIe 표준에 정의된 Adapter 계층과 산업계에 널리 사용되는 AXI4 to UCIe 표준 Protocol 변환 Layer의 계층 설계를 통하여 당사에서 제공하는 PHY IP와 통합된 Total Sub-System을 제공함으로써, 고대역폭 통신을 응용으로하는 Chiplet 기반 SoC 고객에게 호환성 문제 없는 편의성과 신뢰성을 제공할 수 있습니다.

IP DesignService및 기술지원
IP 설계(아날로그, 디지털),IP Test Chip 개발,IP Test Chip 검증 및IP 기술지원 서비스

- (IP 설계) 당사가 보유하고 있지 않은 IP에 대한 신규개발, 기존 IP에 대한 기능 추가 및 커스텀 설계가 필요한 경우 고객의 요청에 따라 아날로그/디지털 회로 설계, full-custom layout 설계, back-end 설계 및 신뢰성 시뮬레이션 검증 서비스를 제공하고 있습니다.

- (IP test chip 개발) 자체개발한 IP 혹은 고객이 개발하거나 3rd party 업체에서 개발한 IP의 기능 및 신뢰성 확인을 목적으로 하는 IC인 IP test chip을 개발하는 서비스를 제공하고 있습니다. Test chip 개발의 범위에는 IP의 기능확인을 위해 필요한 test 회로 및 고속 신호의 원활한 송수신을 위한 SIPI 분석, 적절한 package와 board 설계/제작이 포함됩니다.- (IP test chip 검증) 당사는 hardmacro IP를 검증하기 위한 IP test chip을 제작한 후, 자사가 보유하고 있는 다양한 계측장비를 활용하여 표준기관에서 제공하는 호환성 검증 기준(CTS, Compliance Test Specification) 검증 등의 서비스를 제공하고 있습니다.

- (IP 기술지원) 당사의 IP가 고객의 SoC에서 목표한대로 기능할 수 있도록 당사의 IP 를 활용하는 고객을 대상으로 IP가 SoC에 잘 집적되었는지를 확인하는 integration review 서비스를 제공합니다. 이는 IP에 공급되는 power/ground network의 상태와 고속 신호가 전송되는 경로가 적절히 설계되었는지를 검증하는 SIPI 분석을 포함합니다. 또한 고객의 SoC가 양산되는 시점에서 IP가 정확히 동작하는지를 확인하기 위한 test vector를 생성하고 test과정에서 발생하는 문제를 debugging하는 서비스를 제공하고 있습니다.

(나) 공시대상 사업부문의 구분

당사는 한국표준산업분류표에 의한 반도체 제조업(C261) 단일 사업부문만을 가지고 있으므로 해당사항이 없습니다.

(2) 시장점유율

국내 반도체 IP 시장에서는 당사를 포함한 소수의 기업이 수행하고 있으나, 현재 전체적인 반도체 IP 시장에 대해 전체시장 대비 각 회사의 연도별 점유율이 나온 자료가 없어 시장점유율 산출이 어려운 실정입니다.(3) 시장의 특성

1) 반도체 IP 시장 규모 및 성장성

반도체 IP 산업은 ①기술집약적 산업, ②활용 분야가 확대되고 있는 산업, ③경기변동 및 수요변화에 비탄력적인 산업, ④기술 수명이 긴 산업 등의 특징을 가집니다. 반도체 IP는 고도의 반도체 SoC 설계기술을 기반으로 SoC 개발업체에 기술적 서비스를 제공하는 기술집약적 산업이며, 당사의 주력 제품인 초고속 인터페이스 IP는 초고속 인터커넥트를 위한 회로 설계 기술과 초미세 반도체 공정 회로 설계 및 검증 기술과 같은 고난이도 기술을 필요로 하는 고부가가치 제품입니다.

수요-공급 간 예측 오류로 인해 공급과잉이 발생하는 메모리 반도체와는 달리 주문형 생산의 특징으로 인해 시장에 대한 변동성이 상대적으로 낮으며, 광범위한 적용 분야, 높은 설계 기술 요구 등으로 수요 변화에 비교적 탄력적인 장점을 갖고 있습니다. 반도체 IP시장은 반도체 IP 업체가 IP 코어를 개발하여 반도체 칩 제조업체에 라이센스를 부여하는 공급사슬을 형성하고 있으며, 기본적으로 기술 수명이 길기 때문에 개발 기간이 오래 걸리지만 양산 제품을 출시하면 10년 이상 매출을 시현할 수 있습니다.

(A) 인터페이스 IP 시장AI 시장의 개화는 2020년부터 반도체 시장을 주도하고 있고, DDR5, HBM 메모리 컨트롤러, PCIe, CXL, Ethernet 등 다양한 인터페이스 IP의 수요를 견인하고 있습니다. 반도체 IP 시장조사 전문기관인 IPnest에 따르면 2024년 인터페이스 IP 시장은 2023년 대비 약 23.5% 성장하여, 약 24억 달러의 시장 규모를 기록하였습니다. AI 섹터의 수요가 견고할 것으로 예상되는 바, 인터페이스 IP 시장 또한 꾸준히 성장하여 2029년에는 약 54억 달러의 규모에 이를 것으로 추정됩니다. 인터페이스 IP 시장 중에서도 상위 세개의 IP인 PCIe, 메모리 컨트롤러(DDR), Ethernet 이 각각 연평균 17%, 17%, 21%의 성장률을 유지하며 인터페이스 IP 시장을 주도할 것입니다.

(단위 : 백만달러)

ipnest, ai booming is fueling interface ip 23.5% yoy growth.jpg
Ipnest, "AI Booming isFueling Interface IP 23.5% YoY Growth"

구체적으로, 인터페이스 IP의 성장이 빠르게 증가할 것으로 전망되는 이유는 초미세 공정에서 Hardmacro IP의 가격이 급상승하기 때문입니다. Hardmacro 가격을 결정짓는 주요 요소로는 시제품 제작 비용, EDA Tool 비용, 설계 비용 등이 있는데, 초미세 반도체 공정에서 이러한 비용이 급격하게 증가함에 따라 Hardmacro 인터페이스 IP의 가격도 동반 상승하고 있습니다. 상기와 같은 이유로 초미세 공정에 맞는 Hardmacro IP를 개발하는 것이 기업의 부가가치를 높이는 사업 방법이 될 수 있습니다.

(B) 하이엔드 인터페이스 IP 시장

하이엔드(High-end) 인터페이스 IP는 PCIe, DDR, Ethernet 및 Die-to-die 인터페이스 규격의 IP들과 같이 기술적 난이도가 높은 고부가가치 제품들로, 이들의 시장은 전체 초고속 인터페이스 IP 시장보다 더욱 폭발적인 성장률이 기대됩니다. 폭발적으로 증가하는 데이터를 처리하기 위한 HPC(High performance computing), 데이터 센터, AI 및 스토리지와 같은 데이터 중심(Data Centric) 산업 부문에서 초고속 인터페이스 IP의 수요가 급증하고 있습니다. 이에 DDR 계열(DDR, GDDR, LPDDR, HBM 등), PCIe 계열(PCIe, CXL 등), Ethernet 및 Die-to-die 계열(100G SERDES, UCIe 등)과 같은 하이엔드 인터페이스 IP가 전체 초고속 인터페이스 IP 시장의 성장을 견인할 것으로 전망됩니다.

(단위 : 백만달러)

화면 캡처 2025-07-23 140416.jpg
Ipnest "AI Booming is Fueling Interface IP 23.5% YoY Growth"

시장 추정 기간 동안 PCIe와 DDR 표준규격의 시장은 각각 17%, 17%의 연평균 성장률을 기록할 것으로 전망되며, Ethernet 및 Die-to-die 시장은 21%의 연평균 성장률을 나타낼 것으로 전망됩니다. 특히, 당사는 Multi-level Signaling SERDES 기술을 적용한 PCIe 6.0과 Ethernet용 100G SERDES를 기반으로 더 빠른 성장을 이어 나갈 수 있을 것으로 기대됩니다. 이는 데이터 센터, 스토리지, 유무선 네트워킹 및 AI 애플리케이션 응용 분야에서 넓은 대역폭을 요구하는 동시에 초고속 인터페이스를 위한 PCIe, Ethernet, SERDES 등의 기술 수요가 높은 것에 기인합니다. 1M, 10M, 100M, 1G 등 낮은 전송속도의 Ethernet보다는 50G 및 100G SERDES와 같은 높은 전송속도의 IP들이 부가가치의 대부분을 차지하고 이끌어 나갈 것으로 전망됩니다.

2) 광통신 부품 시장 규모 및 성장성

Customer Market Insights에 따르면 글로벌 액티브 광케이블 AOC(Active Optical Cable) 시장의 2023년 규모는 약 73억 달러로 추정되며, 2024년부터 2033년까지 연평균 약 14% 성장할 것으로 예상됩니다. 2024년에는 시장 규모가 약 83억 달러에 이를 것으로 전망되며, 2033년에는 약 274억 달러에 도달할 것으로 보입니다.

(단위 : 백만달러)

customer market insights, “global active optical cable market 2024-2033”, july, 2024..jpg
출처: Customer Market Insights, “Global Active Optical Cable Market 2024-2033”, July, 2024.

당사는 인터페이스 IP 라이센싱 및 Design Service를 제공하고 있으며, 이를 근간으로 하는 초고속 인터커넥트의 토털 솔루션을 제공하기 위해 광통신용 SoC와 이를 탑재한 광통신 모듈까지 사업을 확장해나가고 있습니다. 당사의 초고속 인터커넥트 기술은 크게 데이터 센터와 디스플레이 응용분야를 중심으로 전개되고 있으며, 장기적으로는 AR/VR 및 자동차 분야로도 확대될 전망입니다.

데이터 센터 내부 인터커넥트를 위해 사용되는 유선 케이블의 형태로는 트랜시버, AOC(Active Optical Cable), DAC(Direct Attach Copper) 형태가 대표적입니다. 당사는 AOC 모듈의 핵심이 되는 채널당 50Gb/s급 Optical Front-End(OFE) IC와 Retimer IC를 개발 및 제품화하고 있으며, 이러한 IC를 적용한 AOC 제품 개발을 진행하고 있습니다.

3) 시장 규모 및 전망

4차 산업혁명으로 인하여 반도체 산업은 인공지능, IoT, 클라우드, 빅데이터, 가상현실, 자율주행 등을 구현할 수 있는 새로운 패러다임의 반도체 기술이 필요하게 되었습니다.

세계 반도체 시장은 인공지능 컴퓨팅을 위한 지능형 반도체 시대로 급격한 패러다임 전환시기를 맞고 있으며, 이를 위해 국가별, 글로벌 기업별로 차세대 반도체인 지능형 반도체의 연구개발을 본격적으로 시작하고 있습니다. 인공지능 서비스 성장에 따른 지능형 ICT 융합 제품 수요도 증가하여 반도체 시장은 지능형 반도체 중심으로 재편될 것으로 전망되며, 고성능, 저전력, 초경량 등 지속적인 성능 향상과 더불어 생산비용 절감 노력은 기존 반도체에 대한 대체 가능성을 높이고 있습니다. 2000년대 모바일 폰의 대중화와 더불어 발전한 컴포넌트 반도체는 2010년대 스마트폰 혁명에 의한 AP 등의 시스템반도체로 발전하였으며, 2020년 이후 4차 산업혁명과 인공지능 시대에서는 이러한 시스템반도체의 중요성이 지속적으로 부각될 것으로 예측됩니다.

Gartner에 따르면, 2023년 글로벌 반도체 시장 규모는 스마트폰과 PC 수요 감소 등 경제 악화로 인해 2022년 대비 약 11% 감소하여 5,340억 달러에 이를 것으로 예측하였습니다. 그러나 메모리 수요의 회복 등으로 인해 2024년도에는 2023년 대비 약 17% 성장하여 6,240억 달러에 도달할 것으로 보이며, 2025년도에는 약 16% 성장한 7,210억 달러의 실적을 기록할 것으로 전망됩니다.

(단위 : 십억달러)

gartner, “gartner forecasts worldwide semiconductor revenue to grow 17% in 2024”, dec, 2023..jpg
출처: Gartner, “Gartner Forecasts Worldwide Semiconductor Revenue to Grow 17% in 2024”, Dec, 2023.

4) 경기변동의 관계 및 계절성 등(A) 경기변동과의 관계반도체 산업은 다양한 산업 분야의 기반 산업이며, 경기 변동이 전반적인 반도체 산업에 미치는 영향으로 인해 당사의 사업에 간접적인 영향이 있을 수 있습니다. 그러나 당사가 영위하는 반도체 설계 및 인터커넥트 분야는 인프라 구축 산업의 특성을 가지고 있어 경기 변동에 비교적으로 덜 민감한 특성을 갖고 있습니다.

반도체는 다양한 산업 분야의 기반 기술로 사용되기 때문에, 반도체 산업은 경기변동과 밀접한 상관관계를 가지고 있습니다. 반도체는 자동차, 컴퓨터, 스마트폰, 가전제품, 의료 기기 등 거의 모든 전자 제품에 탑재되고 있어, 전방 수요의 증감에 따라 영향을 받습니다.

경기가 호황일 때, 기업과 소비자들은 더 많은 제품을 구매하고 투자하려는 경향이 있습니다. 이로 인해 반도체에 대한 수요가 증가하며, 반도체 산업도 호황을 누릴 수 있습니다. 반면, 경기가 불황일 때는 기업과 소비자들이 소비와 투자를 줄이려는 경향이 있어 반도체 수요가 감소하고, 반도체 산업의 성장이 둔화될 수 있습니다.

또한 반도체 산업은 기술 혁신의 주기와도 관련이 있습니다. 새로운 기술이 도입되거나 새로운 제품이 출시될 때, 반도체 수요가 급증할 수 있습니다. 예를 들어, 5G 통신이나 인공지능, 자율주행 등 신기술이 상용화되면서 관련 반도체 수요가 증가하고 있습니다.

최근 반도체 산업은 기술이 고도화되면서 기술적 배타성으로 인해 국가의 전략적 자원 요소로 부상하였습니다. 또한 반도체가 국방산업에 깊게 관여하게 되어 안보와 밀접한 연관성을 가지게 되었으며, 이로 인해 국제 정세에 크게 영향을 받고 있습니다. 이러한 외부 요인들로 인해 최근 반도체 산업의 경기 변동은 다양하고 복잡한 양상을 보이고 있습니다.

반도체 산업이 전반적으로 경기 변동 및 외부요인과 밀접하게 관련되어 있음에도 불구하고, 당사가 영위하는 반도체 설계 및 인터커넥트 분야는 반도체 산업의 인프라 기술에 해당하기 때문에, 비교적 경기 변동에 민감하게 반응하지 않는다는 특징을 가지고 있습니다.

반도체 설계는 일반적으로 2년에서 5년 정도의 장기 프로젝트로 진행되며, 따라서 현재의 경기변동에 민감하게 반응하기보다는 미래 예측되는 수요에 따라 움직이는 특성을 가지고 있습니다.

반도체 설계 산업은 기술 혁신에 대한 수요가 매우 높은 분야이기 때문에 기업들은 기술 경쟁력에서 뒤쳐지지 않기 위해 경기가 좋지 않은 시기에도 반도체 설계기술 개발에 대한 수요 및 투자를 지속하는 경향이 있습니다.

메모리 반도체와 달리 반도체 설계 분야는 주문형 생산의 특징을 가지고 있어 수요-공급 예측 오류로 인한 공급과잉 문제가 상대적으로 적게 발생합니다. 또한, 반도체 설계 분야는 광범위한 적용 분야와 높은 설계 기술 요구 사항 등으로 인해 수요 변화에 비교적 탄력적으로 대처할 수 있음에 따라, 경기 변동에 상대적으로 덜 민감하게 반응하는 경향이 있습니다.

(B) 계절적 요인일반적으로 반도체 산업은 계절적 특성을 가지는 전자제품의 수요에 따라 어느 정도 영향을 받으나, 당사가 영위하는 초고속 인터커넥트 사업은 반도체 생태계에서 인프라 산업에 해당한다고 볼 수 있어 전방산업의 중장기 수요 및 투자 계획에 가장 크게 영향을 받기 때문에, 단기적 요인인 계절적 요인과 직접적인 관련은 크지 않다고 볼 수 있습니다.(C) 제품의 라이프 사이클반도체 IP 라이센싱 사업은 실물의 제품을 제공하는 것이 아니기 때문에, 별도의 재고없이 롱테일(Long-Tail) 형태의 비즈니스가 가능하며, 장기적으로 매출이 꾸준히 상승하게 됩니다.

반도체 공정의 수명은 10년 이상으로 매우 길고, 응용 분야에 따라 SoC가 주로 사용하는 공정이 달라 노후 공정에서도 지속적인 SoC 개발이 이루어지므로, 개발된 반도체 IP 제품에 대해 지속적으로 라이센싱 수익이 발생합니다.

전력소모 절감이 중요한 모바일 분야와 극한의 고성능을 필요로 하는 인공지능 분야의 SoC는 FinFET 공정에서도 최선단의 5nm 이하 공정으로 가장 많이 개발됩니다.

최근 부각되고 있는 차량용 분야는 안전성과 극한의 동작환경에 대한 신뢰성이 중시되므로, 최선단 공정보다는 28nm~5nm 정도의 공정으로 많이 개발되는 추세입니다.

디스플레이 분야는 개별 부품의 가격경쟁이 치열하기 때문에, FinFET보다는 다소 가격대가 낮은 45nm, 28nm 등 CMOS 공정이 현재 가장 많이 사용되고 있습니다.

당사는 초기 공정에서 IP를 확보하는 전략을 추구하고 있으며, 모바일/인공지능 분야에서 SoC 개발업체에 라이센싱하여 양산이력을 확보하고, 이후 다른 분야에서도 지속적인 수익을 달성할 수 있을 것으로 기대하고 있습니다.

당사는 최근에도 2010년대 초반에 개발된 28nm 공정에서 MIPI D-PHY IP를 라이센싱하였으며, 2010년대 중반에 개발된 14nm, 8nm 공정에서도 지속적인 반도체 IP 라이센싱 수익을 거두고 있습니다.

5nm, 4nm 공정 반도체 IP 제품의 사용빈도는 아직 낮지만, 초기 공정일수록 IP License Fee 가격이 높아 고부가가치의 매출이 발생하고 있으며, 시간이 지나면서 28nm, 14nm 및 8nm 제품에 비해 더욱 높은 수익이 발생할 것으로 기대하고 있습니다.

(4) 신규사업 등의 내용 및 전망

당사의 초고속 인터커넥트를 위한 반도체 IP 제품은 모바일 기기용 MIPI 계열, 인공지능 및 데이터 센터를 위한 PCIe/SERDES 계열, 디스플레이 칩셋 계열 및 UCIe로 대표되는 칩렛 인터페이스로 구분할 수 있으며, 새로운 규격 IP 제품의 개발과 동시에 기존 제품의 공정 다변화도 함께 이루어지고 있습니다.당사가 높은 경쟁력을 가지고 있는 PHY IP의 개발 외에, softmacro형태의 controller IP와 video encoder/decoder에 대한 개발을 병행하고 있습니다. 이들 IP는 기존 보유한 PHY IP와 함께 sub-system의 형태로 제공되어 고객에게는 검증의 부담을 낮추고 개발 기간을 단축하는 등, 향상된 사용자 경험을 제공할 수 있을 것으로 예상합니다.1) MIPID-PHY IP와 C/D-PHY Combo IP가 현재 양산 중에 있으며, 최근 2nm 공정 기반의 IP 개발을 완료하여 미국 A사와의 공급 계약을 체결하는 성과를 거두었습니다. 이를 통해 최선단 공정에서의 기술력을 입증하였으며, 글로벌 선도 고객사 확보를 위한 사업 기반을 마련하였습니다. 향후에는 확보된 기술력을 바탕으로 AI 반도체 및 차량용 시장을 겨냥한 IP 포트폴리오 다변화에 집중할 계획입니다. 특히 전장 시장의 본격적인 진입을 위해 ISO 26262 기능 안전 인증 획득 및 고신뢰성 IP 확보를 차세대 로드맵의 핵심 과제로 추진 중이며, 이를 통해 AI 가속기부터 자율주행 시스템에 이르는 고부가가치 시장 내 지배력을 확대하며 중장기 성장 동력을 확보해 나갈 방침입니다.2) PCIe/SERDESPCIe 4.0 PHY IP가 현재 양산 중에 있습니다. NRZ 용 PCIe 5.0 PHY IP 및 Multi-level Signaling SERDES 기술을 적용한 PCIe 6.x PHY IP의 초기 개발 및 다양한 공정으로의 포팅을 완료 또는 진행중입니다. PCIe 6.x PHY IP는 최초 고객과의 계약을 완료하여 이후 사업화에서 좋은 referece를 확보하였습니다. 100G SERDES PHY 는 초기 프로토타입 제품에서 얻은 경험을 바탕으로 선단공정에서 DSP기술을 적용한 제품으로 개발 진행중이며, 이는 향후 PCIe 7.x PHY의 개발에 적용할 계획을 가지고 있습니다.

3) UCIe PHY칩렛 기반 반도체의 주요기술인 UCIe PHY에 대한 초기 개발을 완료하였습니다. Testchip을 이용한 테스트 또한 완료 단계이며, 해당 IP를 다양한 공정으로 포팅 완료하였거나 진행중입니다. 통상의 PCB, cable, connector를 통해 통신하는 기존의 interconnect 표준과는 달리 UCIe는 패키지 내부의 짧은거리에서 초저전력으로 통신하는 것이 관건이며, IP의 확보 뿐 아니라 관련 package 기술 및 측정기술 확보가 사업화에 무척 중요합니다. 자사는 이를 위해 국내 패키지 회사 및 해외 측정기기회사와의 협력을 통해 IP설계와 함께 관련 기술 확보를 진행중입니다.4) 디스플레이 칩셋eDP RX PHY 및 Intra-Panel Interface TX PHY의 안정적인 양산 공급을 통해 디스플레이 인터페이스 시장에서의 기술적 성숙도를 확보하였습니다. 현재 양산 단계에서 검증된 해당 IP들을 다양한 공정 노드로 포팅(Porting) 및 다변화함으로써, 고객사의 다양한 요구에 즉각 대응할 수 있는 고도화된 IP 포트폴리오를 구축하고 있습니다. 이를 통해 설계 리스크를 최소화하고 개발 기간을 단축하고자 하는 글로벌 팹리스 고객사들을 대상으로 시장 지배력을 공고히 할 계획입니다.

5) Multi-Standard PHYIP사업의 생산성을 좌우하는 것은 보유하고 있는 지적자산의 재활용이므로, 많은 IP회사들이 다양한 표준을 하나의 IP로 대응할 수 있도록 Multi-Standard 및 Combo IP를 설계하여 서비스하고 있습니다. 당사도 충분한 기술력이 축적된 MIPI의 경우 D-PHY와 C-PHY를 하나의 IP로 선택적으로 지원할 수 있도록 하는 Combo PHY를 서비스하고 있습니다. 그간 PCIe, DisplayPort, MIPI 등 다양한 표준에 대응하는 IP를 개발해온 경험을 바탕으로, 여러 가지 표준에 대응할 수 있는 Multi-Standard PHY를 개발하는 프로젝트를 진행 중이며, 이미 4nm 공정에서 IP 개발을 완료했고 향후 다양한 선단 공정으로의 확장을 계획하고 있습니다.

(5) 조직도

조직도

2. 주주총회 목적사항별 기재사항

□ 재무제표의 승인

○ 제 1호 의안: 제9기(2025년) 재무제표 및 이익잉여금처분계산서(안) 승인의 건

가. 해당 사업연도의 영업상황의 개요

'Ⅲ. 경영참고사항 - 1. 사업의 개요'를 참고하시기 바랍니다.

나. 해당 사업연도의 대차대조표(재무상태표)ㆍ손익계산서(포괄손익계산서)ㆍ이익잉여금처분계산서(안)

※ 아래의 재무제표는 감사전 별도 재무제표입니다. 당해 법인의 주주총회 승인 절차를 거쳐 확정된 재무제표가 아니므로 외부감사인의 회계감사 및 정기주주총회의 승인 과정에서 변동될 수 있습니다. 외부감사인의 감사의견을 포함한 최종 재무제표는 3월 19일까지 전자공시시스템(https://dart.fss.or.kr)에 공시 예정인 당사의 감사보고서를 참조하시기 바랍니다.

재 무 상 태 표

제9(당)기말 2025년 12월 31일 현재

제8(전)기말 2024년 12월 31일 현재

주식회사 퀄리타스반도체
(단위 : 원)

과목
제9(당)기말
제8(전)기말

자 산

I. 유동자산
74,635,160,907
54,930,427,288

현금및현금성자산
12,736,239,611
6,093,547,561

매출채권
2,351,014,556
1,759,553,050

계약자산
566,979,799
603,169,527

기타금융자산
50,158,266,612
1,058,042,960

기타유동자산
4,812,304,119
4,156,666,630

당기법인세자산
239,147,780
86,962,060

당기손익-공정가치측정금융자산
-
41,172,485,500

파생상품자산
3,771,208,430
-

II. 비유동자산
8,402,158,520
9,090,249,403

당기손익-공정가치측정금융자산
2,090,635,333
2,065,616,600

유형자산
3,109,882,071
4,285,669,634

사용권자산
1,899,761,216
1,489,742,819

무형자산
452,213,261
404,199,970

기타비유동금융자산
491,712,103
497,344,119

기타비유동자산
357,954,536
347,676,261

자 산 총 계
83,037,319,427
64,020,676,691

부 채

I. 유동부채
15,552,946,528
11,553,701,117

단기차입금
5,000,000,000
5,000,000,000

계약부채
5,411,948,898
1,352,486,583

유동리스부채
575,664,036
429,453,459

기타금융부채
1,917,699,398
2,104,647,576

기타유동부채
2,374,799,627
2,251,721,098

충당부채
272,834,569
415,392,401

II. 비유동부채
27,867,362,010
1,802,608,119

장기차입금
1,000,000,000
520,000,000

전환사채
15,805,424,798
-

파생상품부채
9,346,313,088
-

비유동리스부채
1,102,384,294
688,709,132

기타비유동부채
247,300,000
361,860,000

충당부채
365,939,830
232,038,987

부 채 총 계
43,420,308,538
13,356,309,236

자 본

I. 자본금
7,071,506,000
6,964,596,000

II. 자본잉여금
27,889,564,794
18,799,253,310

III. 기타자본항목
216,742,701
555,641,464

IV. 이익잉여금(결손금)
4,439,197,394
24,344,876,681

자 본 총 계
39,617,010,889
50,664,367,455

부 채 및 자 본 총 계
83,037,319,427
64,020,676,691

포 괄 손 익 계 산 서

제9(당)기 2025년 01월 01일부터 2025년 12월 31일까지

제8(전)기 2024년 01월 01일부터 2024년 12월 31일까지

주식회사 퀄리타스반도체
(단위 : 원)

과목
제9(당)기
제8(전)기

I. 영업수익
5,350,047,190
6,074,683,889

II. 영업비용
29,821,892,057
28,768,994,300

III. 영업이익(손실)
(24,471,844,867)
(22,694,310,411)

금융수익
1,689,130,126
1,336,474,868

금융비용
2,492,515,830
467,904,044

기타수익
3,260,956,391
2,793,445,054

기타비용
54,558,265
25,047,904

IV. 법인세비용차감전순이익(손실)
(22,068,832,445)
(19,057,342,437)

법인세비용(수익)
(2,163,153,158)
-

V. 당기순이익(손실)
(19,905,679,287)
(19,057,342,437)

VI. 기타포괄손익
-
-

VII. 총포괄이익(손실)
(19,905,679,287)
(19,057,342,437)

VIII. 주당이익(손실)

기본주당순이익(손실)
(1,417)
(1,560)

희석주당순이익(손실)
(1,420)
(1,560)

이익잉여금처분계산서(안)

제9(당)기
2025년 01월 01일 부터
제8(전)기
2024년 01월 01일 부터

2025년 12월 31일 까지

2024년 12월 31일 까지

처리예정일
2026년 03월 27일
처리확정일
2025년 03월 28일

(단위 : 원)

과목
제9(당)기
제8(전)기

Ⅰ
. 미처분이익잉여금(미처리결손금)

4,439,197,394

24,344,876,681

1. 전기이월미처분이익잉여금(미처리결손금)
24,344,876,681

(16,597,780,882)

2. 주식발행초과금(이익잉여금 전입)
-

60,000,000,000

3. 당기순이익(손실)
(19,905,679,287)

(19,057,342,437)

Ⅱ
. 이익잉여금처분액(결손금처리액)

-

-

Ⅲ. 차기이월미처분이익잉여금(미처리결손금)

4,439,197,394

24,344,876,681

- 최근 2사업연도의 배당에 관한 사항

해당사항 없음.

□ 이사의 보수한도 승인

○ 제 2호 의안: 이사 보수한도 승인의 건

당사는 이사 보수 결정의 객관성과 투명성을 높이기 위해 금번 주주총회에서 아래와 같이 세부 의안으로 구분하여 상정하였습니다.

제2-1호 의안 : 이사 보수한도 승인의 건 (김두호)

- 보수총액 또는 최고한도액 : 7억원

제2-2호 의안 : 이사 보수한도 승인의 건 (최광천, 한평수, 서준혁)

- 보수총액 또는 최고한도액 : 13억원

가. 이사의 수ㆍ보수총액 내지 최고 한도액

(당 기)

(단위 : 천원)

이사의 수 (사외이사수)
4(1)

보수총액 또는 최고한도액
2,000,000

(주) 상기 보수총액 또는 최고한도액은 제2-1호, 제2-2호 의안을 합산한 금액입니다.

(전 기)

(단위 : 천원)

이사의 수 (사외이사수)
4(1)

실제 지급된 보수총액
659,047

최고한도액
1,500,000

□ 감사의 보수한도 승인

○ 제 3호 의안: 감사 보수한도 승인의 건

가. 감사의 수ㆍ보수총액 내지 최고 한도액

(당 기)

(단위 : 천원)

감사의 수
1

보수총액 또는 최고한도액
50,000

(전 기)

(단위 : 천원)

감사의 수
1

실제 지급된 보수총액
12,000

최고한도액
50,000

IV. 사업보고서 및 감사보고서 첨부

가. 제출 개요

제출(예정)일
사업보고서 등 통지 등 방식

2026년 03월 19일
1주전 회사 홈페이지 게재

나. 사업보고서 및 감사보고서 첨부

- 사업보고서 및 감사보고서는 주주총회 개최 1주 전까지 회사 홈페이지에 게재할 예정입니다.- 당사 홈페이지: https://www.q-semi.com

※ 참고사항

□ 전자투표에 관한 사항당사는 주주님께서 주주총회에 직접 참석하지 않고도 의결권을 행사하실 수 있도록 전자투표제도(상법 제368조의 4)를 활용하고 있습니다. 일정상 주주총회에 참석이 어려우신 주주님께서는 전자투표를 통해 의결권 행사를 부탁드립니다.

주주님들께서는 아래에서 정한 방법에 따라 주주총회에 참석하지 아니하고 전자투표방식으로 의결권을 행사하시거나, 전자위임장을 수여하실 수 있습니다.

(1) 전자투표·전자위임장권유관리시스템 인터넷 및 모바일주소 : [https://vote.samsungpop.com]

(2) 전자투표 행사·전자위임장 수여기간 : 2026년 3월 17일 09시 ~ 2026년 3월 26일 17시

- 기간 중 24시간 이용 가능 (단, 시작일은 오전 9시부터, 마지막날은 오후 5시까지만 가능)

(3) 본인 인증 방법은 증권용/범용 공동인증서 인증, 카카오 인증, PASS앱 인증을 통해 주주 본인을 확인 후 의안별로 의결권행사 또는 전자위임장 수여

(4) 수정동의안 처리 : 주주총회에서 상정된 의안에 관하여 수정 동의가 제출되는 경우 기권으로 처리

□ 주총 집중일 주총 개최 사유
당사는 금번 정기주주총회를 가급적 주주총회 집중일을 피해 개최하고자 노력하였으나, 외부감사인의 감사기간 및 감사보고서 제출 일정, 사업보고서 제출 일정을 비롯한 사전 계획된 대내외 일정 등을 고려하여 원활한 주주총회 운영 준비를 위해 불가피하게 주주총회 집중일에 주주총회를 개최하게 되었습니다.향후에는 주주총회 분산 자율준수프로그램에 적극 참여하여 주주총회 집중일을 피해 주주총회를 개최할 수 있도록 노력하겠습니다.