퀄리타스반도체 — 주주총회소집공고 (20240923)
제출인: 퀄리타스반도체

주주총회소집공고
2.9
주식회사 퀄리타스반도체

주주총회소집공고

2024년 09월 23일

회 사 명 :
(주)퀄리타스반도체

대 표 이 사 :
김 두 호

본 점 소 재 지 :

경기도 성남시 분당구 성남대로 331번길
8, 609호

(전 화) 02-555-3305

(홈페이지)
https://www.q-semi.com

작 성 책 임 자 :

(직 책)
신고업무 담당이사

(성 명) 유 승 환

(전 화) 02-555-3305

주주총회 소집공고

(제8기 임시)

주주님의 건승과 댁내의 평안을 기원합니다.

당사는 상법 제363조와 정관 제24조에 의거 제8기 임시주주총회를 아래와 같이 개최하고자 하오니 참석하여 주시기 바랍니다. 또한 의결권이 있는 발행주식총수의 100분의 1이하의 주식을 소유한 주주에 대한 소집 통지 및 공고를 상법 제542조의4 및 회사 정관 제24조에 의거하여 본 공고로 갈음하오니 양지하여 주시기 바랍니다.

- 아 래 -

1. 일 시
: 2024년 10월 10일 (목요일) 오전 9시

2. 장 소

: 경기도 성남시 분당구 성남대로331번길 8, 킨스타워 7층 대강당

3. 회의 목적사항

가. 보고사항 : 감사보고

나. 부의안건 :

제 1호 의안 : 자본준비금의 이익잉여금 전입의 건

4. 경영참고사항 비치

상법 제542조의4의3항에 의한 경영참고사항은 금융감독원 또는 한국거래소가 운용하는 전자공시시스템에서 조회가 가능하오니 참고하시기 바랍니다.

5. 실질주주의 의결권행사에 관한 사항

자본시장과 금융투자업에 관한 법률 제314조5항 단서규정에 의거하여 한국예탁결제원이 주주님들의 의결권을 행사할 수 없습니다. 따라서 주주님께서는 한국예탁결제원에 의결권행사에 관한 의사표시를 하실 필요가 없으며, 주주총회에 참석 또는 전자투표제도를 활용하시어 의결권을 직접 행사하시거나 위임장을 통해 대리 행사하실 수 있습니다.

6. 의결권 행사 방법에 관한 사항

가. 본인 또는 대리인의 참석에 의한 의결권 행사

(1) 직접행사 : 본인 신분증

(2) 대리행사 : 위임장(본인과 대리인의 인적사항 기재, 인감 날인, 인감증명서), 대리인의 신분증

※ 위 사항을 충족하지 못한 경우에는 주주총회 입장이 불가하오니, 유의하시기 바랍니다.나. 전자투표에 의한 행사 또는 전자위임장 수여

당사는 상법 제368조의4에 따른 전자투표제도와 자본시장과 금융투자업에 관한 법률 시행령 제160조 제5호에 따른 전자위임장권유제도를 이번 주주총회에서부터 활용하기로 결의하였고, 이 두 제도의 관리업무를 삼성증권에 위탁하였습니다.

주주님들께서는 아래에서 정한 방법에 따라 주주총회에 참석하지 아니하고 전자투표방식으로 의결권을 행사하시거나, 전자위임장을 수여하실 수 있습니다.

(1) 전자투표
·전자위임장권유관리시스템 인터넷 및 모바일주소 :
[https://vote.samsungpop.com]

(2) 전자투표 행사·전자위임장 수여기간 : 2024년 9월 30일(월) 오전 9시 ~ 2024년 10월 9일(수) 오후 5시

- 기간 중 24시간 이용 가능 (단, 시작일은 오전 9시부터, 마지막날은 오후 5시까지만 가능)

(3) 본인 인증 방법은 공동인증, 카카오페이, 휴대폰인증을 통해 주주 본인을 확인 후 의안별로 의결권행사 또는 전자위임장 수여

(4) 수정동의안 처리 : 주주총회에서 상정된 의안에 관하여 수정동의가 제출되는 경우 기권으로 처리

다. 서면투표에 의한 행사

전자투표와 서면투표 중 택일하여 의결권 행사가 가능하며 중복으로 행사할 수 없음을 유의 바랍니다.

7. 주주총회 참석 시 준비물

- 직접행사 : 본인 신분증

- 대리행사 : 위임장(본인과 대리인의 인적사항 기재, 인감 날인, 인감증명서), 대리인 신분증

※ 이번 임시주주총회에서는 참석 주주님들에 대해 별도의 기념품을 지급하지 아니하오니 이점 양지하여 주시기 바랍니다.

2024년 9월 23일

경기도 성남시 분당구 성남대로331번길 8, 609호

주식회사 퀄리타스반도체

대표이사 김 두 호 (직인생략)

I. 사외이사 등의 활동내역과 보수에 관한 사항

1. 사외이사 등의 활동내역

가. 이사회 출석률 및 이사회 의안에 대한 찬반여부

회차
개최일자
의안내용
사외이사 등의 성명

서준혁(출석률:
100%)

찬 반 여 부

1
2024.02.14
1. 제7기 사업연도에 대한 재무제표 승인의 건
찬성

2
2024.03.12
1. 제7기 정기주주총회 개최 소집의 건
찬성

3
2024.03.29
1. 대표이사 선임의 건2. PCIe 6.0 장비 구매의 건3. 전무이사 선임의 건
찬성

4
2024.05.07
1. 주주배정 후 실권주 일반공모 유상증자 결의의 건
찬성

5
2024.05.30
1. 타법인 출자 승인의 건
찬성

6
2024.08.16
1. 제8기 임시주주총회 소집의 건2. 전자투표제 도입의 건3. 주식매수선택권 부여 취소의 건
찬성

7
2024.09.23
1. 제8기 임시주주총회 제1호 의안에 대한 세부사항 확정의 건
찬성

나. 이사회내 위원회에서의 사외이사 등의 활동내역

위원회명
구성원
활 동 내 역

개최일자
의안내용
가결여부

-
-
-
-
-

2. 사외이사 등의 보수현황

(단위 :
백만원)

구 분
인원수
주총승인금액
지급총액
1인당 평균 지급액
비 고

사외이사
1
1,500
-
-
-

(주) 상기 주총승인금액은 등기이사 전체에 대한 주주총회승인금액입니다.

II. 최대주주등과의 거래내역에 관한 사항

1. 단일 거래규모가 일정규모이상인 거래

(단위 : 억원)

거래종류
거래상대방(회사와의 관계)
거래기간
거래금액
비율(%)

-
-
-
-
-

2. 해당 사업연도중에 특정인과 해당 거래를 포함한 거래총액이 일정규모이상인 거래

(단위 : 억원)

거래상대방(회사와의 관계)
거래종류
거래기간
거래금액
비율(%)

-
-
-
-
-

III. 경영참고사항

1. 사업의 개요

가. 업계의 현황

초고속 인터커넥트(Interconnect) 기술은 둘 이상의 개체가 방대한 데이터를 전달하는 상호연결을 구현하기 위한 것으로, 첨단 ICT 기술의 확산과 더불어 폭증하는 데이터 트래픽(Data Traffic)에 따라 그 중요성이 지속적으로 부각되고 있습니다. 인터커넥트, 즉 “상호연결”은 둘 이상의 전자 장치 또는 네트워크 간의 물리적 혹은 논리적 연결 및 연결을 설정하는 행위를 의미하며, 이를 통해 전자기기들은 서로의 데이터를 공유하고 긴밀하게 연동되어 동작할 수 있습니다.

일반적으로 인터커넥트 중에서도 수백Mb/s 이상의 전송속도를 가지는 것을 초고속 인터커넥트로 분류할 수 있으며, 광대역 인터넷을 비롯하여, USB, HDMI와 같은 일반적인 기기 간 연결, 더 좁게는 모바일 및 디스플레이 기기 내부의 통신에도 적용되고 있습니다. 초고속 인터커넥트를 위한 반도체 회로를 초고속 인터페이스(High-speed Interface, HSI) 회로라고 부르며, 반도체 IP 시장에서는 주로 초고속 인터페이스 IP 혹은 SERDES IP라는 카테고리로 시장을 형성하고 있습니다.

당사는 초고속 인터커넥트 기술 중 초고속 인터커넥트 반도체 설계 기술과 초미세 반도체 공정 설계 및 검증 기술을 바탕으로 초고속 인터페이스 IP 라이센싱 및 Design Service 사업을 영위하고 있습니다. 4차 산업혁명의 대표적인 분야인 인공지능, 모바일, 자율주행, 디스플레이 등 다양한 ICT 기술이 출현하여 시스템 반도체 산업에서 초고속 인터커넥트 기술이 부각되고 있는 상황에서 향후 시장이 크게 개화될 것으로 판단하고 있으며 초고속 인터커넥트에 집중하여 사업을 전개하고 있습니다. 또한 당사는 초미세 반도체 공정인 FinFET 공정에 설계 및 검증 기술을 보유하고 있어, 최첨단 반도체 공정에서의 개발 및 양산이력을 확보하여, 이후 GAAFET 등 계속하여 최첨단 반도체 공정에서 사업을 전개하고자 하고 있습니다.

반도체 IP(Intellectual Property, 지적재산권)는 SoC(System On Chip), ASIC(Application Specific Integrated Circuit), ASSP(Application Specific Standard Product)와 같은 반도체 IC 제품의 일부로 포함되는 부분회로에 대한 지적재산권을 의미하며,설계도면, 사용설명서, 동작특성 검증결과 등 사용에 필요한 모든 정보를 포함합니다. IP 라이센싱 사업은 SoC 등을 설계하는 고객사에게 인터페이스 IP를 제공하는 사업으로, 고객사의 수요에 따른 인터페이스 부분회로를 설계하여 설계도면, 사용설명서,동작특성 검증결과 등을 포함한 지적재산권을 부여하고 대가를 받는 사업입니다.

고객사는 당사가 개발한 인터페이스 IP를 사용함에 따라 직접 인터페이스 IP를 개발할 필요 없이, 고객사가 설계하고 있는 SoC 등에 검증 완료된 IP를 사용함으로써 자체적으로 IP를 개발하는데 필요한 인력과 비용, 개발기간을 절감할 수 있습니다.

나. 회사의 현황

(1) 영업개황 및 사업부문의 구분

(가) 영업개황
당사는 반도체 IP 중 인
터페이스 IP인 MIPI(Mobile Industry Processor Interface) IP, Display Chipset IP, PCIe(Peripheral Component Interconnect Express) IP, Multi-level Signaling SERDES IP,
UCIe(Universal Chiplet Interconnect express) IP
등을 다루고 있습니다. 파운드리를 이용하는 SoC 개발사 및 디자인하우스 등을 대상으로 IP 라이센싱 사업을 수행하고 있으며, 2020년부터 지속적으로 다수
의 IP를 양산함에 따라 안정적인 사업을 영위하고 있습니다.

초고속 인터커넥트(Interconnect) 기술은 둘 이상의 개체가 방대한 데이터를 전달하는 상호연결을 구현하기 위한 것으로, 첨단 ICT 기술의 확산과 더불어 폭증하는 데이터 트래픽(Data Traffic)에 따라 그 중요성이 지속적으로 부각되고 있습니다. 초고속 인터커넥트 기술이 연결하는 거리에 따라 동작하는 환경과 요구하는 특성이 달라지기 때문에, 이를 규정하는 다양한 규격이 배포되었으며, 응용분야에서 요구하는 전송속도의 상향에 맞추어 주기적으로 규격의 업데이트가 이루어지고 있습니다

인터커넥트 응용 분야.jpg
인터커넥트 응용 분야

출처 : 당사 내부 자료

당사가 보유한 초고속 인터커넥트의 핵심기술인 서데스(SERDES) 기술은 SoC 내부의 저속 병렬 데이터를 직렬화 하여 하나의 채널에서 초고속으로 전송하는 기술로 USB, HDMI, Displayport, MIPI, PCIe, Ethernet 등 대부분의 규격에 적용되고 있는 기술로 현재 대부분의 초고속 인터커넥트에 사용되고 있습니다.

serdes 회로 개념도.jpg
SERDES 회로 개념도

당사에서는 서데스(SERDES) 회로 설계 기술을 기반으로 설립하여, 초고속 인터커넥트를 위한 초고속 인터페이스 IP 제품을 중심으로 사업을 영위하고 있으며, Box-to-box, On-board, Die-to-die와 같은 단거리 응용분야를 중심으로 초고속 인터커넥트 토털 솔루션을 제공할 계획입니다.

구분

IP

제품설명

초고속인터페이스 IP라이센싱
MIPI IP
- MIPI Alliance에서 제정한 대표적인 인터페이스 규격으로 모바일 AP와 카메라를 연결하는 카메라 CSI, 그리고 모바일 AP와 디스플레이 기기를 연결하는 DSI, 그리고, 두 가지 인터페이스에서 실제로 전송을 수행하는 D-PHY와 C-PHY를 들 수 있습니다.- 당사는 MIPI IP에 대한 전문성과 설계 및 검증 경험을 바탕으로, 다양한 초미세 FinFET 반도체 공정에 풍부한 양산 이력을 가진 다수 MIPI IP를 확보하고 있으며, 이 IP들을 파운드리를 이용하는 고객, 즉 SoC 개발업체에 라이센싱하고 있습니다.

PCIe IP

- PCIe(Peripheral Component Interconnect Express) 규격은 PC와 주변 기기와의 연결을 위한 직렬 인터커넥트 기술로, 향후 CXL, UCIe 등과 같은 규격에서 PCIe 규격의 PHY 또는 컨트롤러 규격을 그대로 채용하는 등 적용 영역이 점차 넓어질 전망입니다.- PCIe PHY IP는 Hardmacro IP로, 공정 특성에 절대적인 영향을 받으므로 각 공정 노드에 독립된 PHY IP를 별도로 개발하여야 하며,?당사는 현재 cnm 공정의 PCIe 4.0 PHY IP를 라이센싱하고 있습니다.?또한 PCIe 4.0 PHY IP를 다양한 공정으로 확장하고 있으며, 차세대 IP인 PCIe 6.0 PHY IP를 dnm 공정에서 개발하고 있습니다.- 당사는 PCIe에 대한 종합적인 솔루션을 제공함으로써 더욱 큰 부가 가치를 창출해나갈 계획입니다.

Controller IP
- 당사에서 개발하여 라이센싱중인 MIPI PHY IP는 디스플레이 응용분야에 사용될 경우 DSI, 카메라 응용분야에 사용될 경우 CSI controller와 함께 SoC에 집적됩니다. Controller는 전송되는 데이터를 정해진 통신규약에 맞추어 가공, 관리하는 역할을 합니다. - 당사에서는 DSI, CSI controller 및 DSC encoder/decoder IP를 개발하여 서비스할 예정에 있습니다. 이들 controller IP는 고객에게 단독으로, 혹은 PHY IP와 함께 sub-system의 형태로 제공됩니다.

디스플레이칩셋 인터페이스 IP
- 영상매체 시청의 중심이 Laptop, Tablet PC, Smartphone 등 Mobile 기기로 이동하면서, 디스플레이 패널 제품이 다변화됨에 따라 응용분야별, 고객사별 최적화의 요구가 높아지고 있어, 디스플레이 패널에 탑재되는 Display Chipset 또한 새로운 성장동력을 얻고 있습니다.- 당사는 TCON(Timing Controller) 인터페이스 IP와 Intra-Panel 인터페이스 IP를 양산하고 있으며, 고화질 영상데이터 전송을 위한 초고속 인터페이스의 IP의 확보가 디스플레이 칩셋 개발에 중요한 과제로 부각됨에 따라 SoC 탑재 이력이 지속적으로 성장하고 있습니다.

Multi-Level SignalingSERDES PHY IP
- 유선 인터커넥트 환경에서 일반적인 디지털 통신은 단위 시간에 0, 1 중 하나의 값을 전송하는 NRZ(Non-Return-to-Zero) 방식이었으나, 단위 시간에 0, 1, 2, 3 중 하나의 값을 전송하는 PAM4(Pulse Amplitude Modulation 4-level) 방식과 같은 Multi-Level Signaling을 통해 대역효율을 개선하는 기술이 초고속 인터페이스 규격에 채택되기 시작했습니다.- 당사는 초고속 Multi-Level Signal SERDES IP로 100G SERDES PHY와 PCIe 6.0 PHY를 개발하고 있으며, 각각의 IP가 목표로 하는 응용분야에 따라 아날로그 회로 방식과 DSP 방식으로 개발을 진행하고 있습니다.

UCIe IP
- UCIe(Universal Chiplet Interconnect express) 규격은 칩렛 간의 다이-다이 상호 연결 및 직렬 버스를 위한 개방형 표준입니다. UCIe 표준은 칩렛들 사이의 표준화된 인터커넥트 구조를 제공하여 다양한 제조사의 칩렛들의 서로 호환되도록 함으로써 반도체 시장의 혁신과 다양성을 촉진하고 있습니다. - 당사는 과학기술정통부가 주관하는 '인공지능 및 자동차 SoC용 칩렛 인터페이스 개발을 위한 Tbps급 인터페이스 IP 및 실리콘 포토닉스 응용기술 개발 과제'의 주관연구개발기관으로 선정되었으며, UCIe v1.1 규격에 대한 개발을 진행하고 있습니다.

IP DesignService
IP 설계(아날로그, 디지털),IP Test Chip 개발,IP Test Chip 검증 및IP 기술지원 서비스

- (IP 설계) 당사는 가장 핵심 경쟁력인 고경력 회로 설계 엔지니어의 기술력을 바탕으로 아날로그/디지털 회로 설계, Full-custom Layout 설계, Back-end 설계 및 신뢰성 시뮬레이션 검증 서비스를 제공하고 있습니다.

- (IP Test Chip 개발) 당사는 반도체 공정의 특성에 큰 영향을 받는 Hardmacro IP의 기능 및 신뢰성 개선을 목적으로 IP 검증을 위한 제한적 용도의 IC인 IP Test Chip을 개발하는 서비스를 제공하고 있습니다.- (IP Test Chip 검증) 당사는 Hardmacro IP를 검증하기 위한 IP Test Chip을 제작한 후, 자사가 보유하고 있는 다양한 계측장비를 활용하여 표준기관에서 제공하는 호환성 검증 기준(CTS, Copliance Test Specification) 검증 등의 서비스를 제공하고 있습니다.

- (IP 기술지원) 당사는 초고속 인터페이스 규격과 공정에 대한 높은 전문성을 바탕으로 SoC 개발업체를 대상으로 수요처의 요구사항을 분석하고 상세한 IP 동작조건 및 SoC 개발일정을 협의하는 IP 기술지원 서비스를 제공하고 있습니다.

(나) 공시대상 사업부문의 구분당사는 한국표준산업분류표에 의한 반도체 제조업(C261) 단일 사업부문만을 가지고있으므로 해당사항이 없습니다.

(2) 시장점유율

국내 반도체 IP 시장에서는 당사를 포함한 소수의 기업이 수행하고 있으나, 현재 전체적인 반도체 IP 시장에 대해 전체시장 대비 각 회사의 연도별 점유율이 나온 자료가 없어 시장점유율 산출이 어려운 실정입니다.

(3) 시장의 특성

(가) 반도체 IP 시장 규모 및 성장성

반도체 IP 산업은 ①기술집약적 산업, ②활용 분야가 확대되고 있는 산업, ③경기변동 및 수요변화에 비탄력적인 산업 ④ 기술 수명이 긴 산업 등의 특징을 가집니다. 반도체 IP는 고도의 반도체 SoC 설계기술을 기반으로 SoC 개발업체에 기술적 서비스를 제공하는 기술집약적 산업이며, 당사의 주력 제품인 초고속 인터페이스 IP는 초고속 인터커넥트를 위한 회로 설계 기술과 초미세 반도체 공정 회로 설계 및 검증 기술과 같은 고난이도 기술을 필요로 하는 고부가가치 제품입니다.

수요-공급 간 예측 오류로 인해 공급과잉이 발생하는 메모리 반도체와는 달리 주문형 생산의 특징으로 인해 시장에 대한 변동성이 상대적으로 낮으며, 광범위한 적용 분야, 높은 설계 기술 요구 등으로 수요 변화에 비교적 탄력적인 장점을 갖고 있습니다. 반도체 IP시장은 반도체 IP 업체가 IP 코어를 개발하여 반도체 칩 제조업체에 라이센스를 부여하는 공급사슬을 형성하고 있으며, 기본적으로 기술 수명이 길기 때문에 개발 기간이 오래 걸리지만 양산 제품을 출시하면 10년 이상 매출을 시현할 수 있습니다.

(A) 초고속 인터페이스 IP 시장

반도체 IP 시장조사 전문기관 IPnest에 따르면 세계 초고속 인터페이스 IP 시장은 2021년 기준 13억 달러 규모로 추정되며, 연평균 16.1%의 가파른 성장률을 보이면서, 2026년까지 27억 달러 규모로 성장할 전망입니다. 표준규격별로는 PCIe와 DDR 규격의 점유율이 동일한 22%로 가장 큰 비중을 가진 것으로 나타났으며, Ethernet 및 Die-to-die 인터페이스가 18%, USB 15%, MIPI 10%로 상위 5위까지의 표준규격이 전체 시장의 87%를 차지하고 있습니다.

(단위 : 백만달러)

초고속 인터페이스 ip 세계시장 전망 및 규격별 비중.jpg
초고속 인터페이스 ip 세계시장 전망 및 규격별 비중

출처: IPnest,“IPnest Forecast Interface IP Category Growth to $2.5B in 2025”, 2022년 7월

초고속 인터페이스 IP의 성장이 빠르게 증가할 것으로 전망되는 이유는 초미세 공정에서 Hardmacro IP의 가격이 급상승하기 때문입니다. Hardmacro 가격을 결정짓는 주요 요소로는 시제품 제작 비용, EDA Tool 비용, 설계 비용 등이 있는데, 초미세 반도체 공정에서 이러한 비용이 급격하게 증가함에 따라 Hardmacro 인터페이스 IP의 가격도 동반 상승하고 있습니다. 상기와 같은 이유로 초미세 공정에 맞는 Hardmacro IP를 개발하는 것이 기업의 부가가치를 높이는 사업 방법이 될 수 있습니다.

(B) 하이엔드 인터페이스 IP 시장

하이엔드(High-end) 인터페이스 IP는 PCIe, DDR, Ethernet 및 Die-to-die 인터페이스 규격의 IP들과 같이 기술적 난이도가 높은 고부가가치 제품들로, 이들의 시장은 전체 초고속 인터페이스 IP 시장보다 더욱 폭발적인 연평균 20.8%의 성장률이 기대됩니다. 폭발적으로 증가하는 데이터를 처리하기 위한 HPC(High performance computing), 데이터 센터, AI 및 스토리지와 같은 데이터 중심(Data Centric) 산업 부문에서 초고속 인터페이스 IP의 수요가 급증하고 있습니다. 이에 DDR 계열(DDR, GDDR, LPDDR, HBM 등), PCIe 계열(PCIe, CXL 등), Ethernet 및Die-to-die 계열(100G SERDES, UCIe 등)과 같은 하이엔드 인터페이스 IP가 전체 초고속 인터페이스 IP 시장의 성장을 견인할 것으로 전망됩니다.

(단위 : 백만달러)

글로벌 하이엔드 인터페이스 ip 시장 전망(2021-2026).jpg
글로벌 하이엔드 인터페이스 ip 시장 전망(2021-2026)

출처: IPnest,“IPnest Forecast Interface IP Category Growth to $2.5B in 2025”, 2022년 7월

시장 추정 기간 PCIe와 DDR 표준규격의 시장은 동일하게 22%, Ethernet 및 Die-to-die 시장은 19%의 연평균 성장률이 전망되고 있으며, 당사는 Multi-level Signaling SERDES 기술을 적용한 PCIe 6.0과 Ethernet용 100G SERDES를 기반으로 더 빠른 성장을 이어나갈 수 있을 것으로 기대됩니다. 이는 데이터 센터, 스토리지, 유무선 네트워킹 및 AI 애플리케이션 응용 분야에서 넓은 대역폭을 요구하는 동시에 초고속 인터페이스를 위한 PCIe, Ethernet, SERDES 등의 기술 수요가 높은 것에 기인합니다. 1M, 10M, 100M, 1G 등 낮은 전송속도의 Ethernet보다는 50G 및 100G SERDES와 같은 높은 전송속도의 IP들이 부가가치의 대부분을 차지하고 이끌어나갈 것으로 전망됩니다.

(나) 광통신 부품 시장 규모 및 성장성

당사는 초고속 인터페이스 IP 라이센싱 및 Design Service를 제공하고 있으며, 이를 근간으로 하는 초고속 인터커넥트의 토털 솔루션을 제공하기 위해 광통신용 SoC와 이를 탑재한 광통신 모듈까지 사업을 확장해나가고 있습니다. 당사의 초고속 인터커넥트 기술은 크게 데이터 센터와 디스플레이 응용분야를 중심으로 전개되고 있으며, 장기적으로는 AR/VR 및 자동차 분야로도 확대될 전망입니다.

데이터 센터 내부 인터커넥트를 위해 사용되는 유선 케이블의 형태로는 트랜시버, AOC(Active Optical Cable), DAC(Direct Attach Copper) 형태가 대표적입니다. 당사는 AOC 모듈의 핵심이 되는 채널당 50Gb/s급 Optical Front-End(OFE) IC와 Retimer IC를 개발 및 제품화하고 있으며, 이러한 IC를 적용한 AOC 제품 개발을 진행하고 있습니다.

(단위 : 백만달러)

세계 aoc 시장 전망 (2021-2026).jpg
세계 AOC 시장 전망 (2021-2026)

출처: Allied Market Research,“ACTIVE OPTICAL CABLE MARKET - Global Opportunity Analysis and Industry Forecast, 2021-2028”, 2021년 5월

(4) 신규사업 등의 내용 및 전망

당사는 초고속 인터커넥트를 위한 인터페이스 IP 제품(MIPI PHY IP, 디스플레이 칩셋 PHY IP,PCIe PHY IP 등)을 중심으로 사업을 전개하고 있으며, Box-to-box, On-board, Die-to-die와 같은 단거리 응용분야를 중심으로 SoC 및 모듈 제품까지 개발하고 있습니다. 또한 MIPI 및 TCON 인터페이스, Intra-Panel 인터페이스, PCIe, SERDES와 관련하여 다양한 응용분야의 SoC에 대응할 수 있는 IP를 양산하고 있습니다. 앞으로 수요가 급격히 증가할 것으로 예상되는 PCIe gen6 PHY IP의 시제품 개발을 완료하였고 UCIe PHY IP이 설계를 마무리하고 test chip 제작을 진행하고 있습니다. 또한 당사가 서비스하는 IP와 함께 사용할 수 있는 controller IP를 제품화 하는 등 연구개발의 범위를 넓혀가고 있습니다.

당사의 초고속 인터커넥트를 위한 반도체 IP 제품은 모바일 기기용 MIPI 계열, 인공지능 및 데이터 센터를 위한 PCIe/SERDES 계열, 디스플레이 칩셋 계열로 구분할 수있으며, 새로운 규격 IP 제품의 개발과 동시에 기존 제품의 공정 다변화도 함께 이루어지고 있습니다.

(가) MIPID-PHY IP와 D/C-PHY Combo IP가 현재 양산 중에 있으며, 컨트롤러인 DSI 및 CSI의 개발도 진행되고 있습니다. MIPI PHY의 경우 2nm 공정에서의 PHY 개발과 상위 버전의 컨트롤러 개발을 계획하고 있습니다.

(나) PCIe/SERDESPCIe 4.0 IP가 현재 양산 중에 있으며, Multi-level Signaling SERDES 기술을 적용한 PCIe 6.0 IP와 100G SERDES PHY 제품의 개발이 진행되고 있습니다. 향후 PCIe 6.0 IP를 다양한 공정에 개발하는 것을 목표로 하고 있습니다.

(다) 디스플레이 칩셋eDP RX PHY와 Intra-Panel Interface TX PHY가 양산 중에 있으며, eDP TX PHY의 개발이 진행되고 있습니다. 이미 양산 단계에 들어선 반도체 IP 제품들도 다양한 공정으로 다변화함으로써 더욱 완성적인 IP 포트폴리오를 확보할 계획입니다. 또한 DisplayPort, USB 등 다양한 통신규약에 사용 가능한 범용 multi-protocol PHY의 개발을 준비하고 있습니다.

(라) 모듈/IC데이터 센터 내부 인터커넥트를 위해 당사는 Ethernet용 트랜시버와 AOC 모듈의 핵심이 되는 Optical Front-end 및 Retimer IC를 제품화하고 있으며, 이러한 IC를 적용한 400G Ethernet용 트랜시버와 AOC 모듈 제품 개발을 진행하고 있습니다. 또한 당사의 Optical Front-end IC와 Sideband ASIC을 탑재한 DisplayPort 2.0 All-optic AOC를 개발하여 국내외 전시회 출품 및 고객사 호환성 양산검증을 진행하였으며, 다른 인터페이스 표준에도 대응할 수 있도록 기술을 확장할 계획입니다.

(
5) 조직도

연구개발 조직도.jpg
연구개발 조직도

2. 주주총회 목적사항별 기재사항

□ 기타 주주총회의 목적사항

□ 제1호 의안 :
자본준비금의 이익잉여금 전입의 건

가. 의안 제목 : 자본준비금의 이익잉여금 전입의 건

나. 의안의 요지

상법 제
461
조의
2(
준비금의 감소
)
에 따라 회사에 적립된 자본준비금 및 이익준비금의 총액이 자본금의
1.5
배를 초과하는 경우 그 초과한 범위 내에서 주주총회 결의로 이익잉여금으로 전입할 수 있습니다
.

이에 따라 회사는 자본금의
1.5
배를 초과하는 금액 중 자본준비금
600
억원을 이익잉여금으로 전입하여 향후 주주환원 정책을 시행할 수 있는 재원을 마련하고자 합니다
.

※ 상법 제
461
조의
2

제
461조의
2(준비금의 감소
) 회사는 적립된 자본준비금 및 이익준비금의 총액이 자본금의
1.5배를 초과하는 경우에 주주총회의 결의에 따라 그 초과한 금액 범위에서 자본준비금과 이익준비금을 감액할 수 있다
.

IV. 사업보고서 및 감사보고서 첨부

가. 제출 개요

제출(예정)일
사업보고서 등 통지 등 방식

-
-

나. 사업보고서 및 감사보고서 첨부

해당사항 없습니다.

※ 참고사항

※전자투표에 의한 행사 또는 전자위임장 수여

당사는 상법 제368조의4에 따른 전자투표제도와 자본시장과 금융투자업에 관한 법률 시행령 제160조 제5호에 따른 전자위임장권유제도를 이번 주주총회에서부터 활용하기로 결의하였고, 이 두 제도의 관리업무를 삼성증권에 위탁하였습니다.

주주님들께서는 아래에서 정한 방법에 따라 주주총회에 참석하지 아니하고 전자투표방식으로 의결권을 행사하시거나, 전자위임장을 수여하실 수 있습니다.

(1) 전자투표
·전자위임장권유관리시스템 인터넷 및 모바일주소 :
[https://vote.samsungpop.com]

(2) 전자투표 행사·전자위임장 수여기간 : 2024년 9월 30일(월) 오전 9시 ~ 2024년 10월 9일(수) 오후 5시

- 기간 중 24시간 이용 가능 (단, 시작일은 오전 9시부터, 마지막날은 오후 5시까지만 가능)

(3) 본인 인증 방법은 공동인증, 카카오페이, 휴대폰인증을 통해 주주 본인을 확인 후 의안별로 의결권행사 또는 전자위임장 수여

(4) 수정동의안 처리 : 주주총회에서 상정된 의안에 관하여 수정동의가 제출되는 경우 기권으로 처리