Theorem: AIG.mkXorCached_decl_eq (LeanSAT/AIG/CachedGatesLemmas.lean)

State before:
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
idx : Nat
aig : AIG α
input : aig.BinaryInput
h : idx < aig.decls.size
h2 : idx < (aig.mkXorCached input).aig.decls.size
⊢ (aig.mkXorCached input).aig.decls[idx] = aig.decls[idx]
Tactic:
simp only [mkXorCached]
State after:
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
idx : Nat
aig : AIG α
input : aig.BinaryInput
h : idx < aig.decls.size
h2 : idx < (aig.mkXorCached input).aig.decls.size
⊢ (((aig.mkGateCached (input.asGateInput false false)).aig.mkGateCached
                  ((input.asGateInput true true).cast ⋯)).aig.mkGateCached
            { lhs := { ref := (aig.mkGateCached (input.asGateInput false false)).ref.cast ⋯, inv := true },
              rhs :=
                {
                  ref :=
                    ((aig.mkGateCached (input.asGateInput false false)).aig.mkGateCached
                        ((input.asGateInput true true).cast ⋯)).ref,
                  inv := true } }).aig.decls[idx] =
    aig.decls[idx]

State before:
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
idx : Nat
aig : AIG α
input : aig.BinaryInput
h : idx < aig.decls.size
h2 : idx < (aig.mkXorCached input).aig.decls.size
⊢ (((aig.mkGateCached (input.asGateInput false false)).aig.mkGateCached
                  ((input.asGateInput true true).cast ⋯)).aig.mkGateCached
            { lhs := { ref := (aig.mkGateCached (input.asGateInput false false)).ref.cast ⋯, inv := true },
              rhs :=
                {
                  ref :=
                    ((aig.mkGateCached (input.asGateInput false false)).aig.mkGateCached
                        ((input.asGateInput true true).cast ⋯)).ref,
                  inv := true } }).aig.decls[idx] =
    aig.decls[idx]
Tactic:
rw [AIG.LawfulOperator.decl_eq (f := mkGateCached)]
State after:
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
idx : Nat
aig : AIG α
input : aig.BinaryInput
h : idx < aig.decls.size
h2 : idx < (aig.mkXorCached input).aig.decls.size
⊢ ((aig.mkGateCached (input.asGateInput false false)).aig.mkGateCached
            ((input.asGateInput true true).cast ⋯)).aig.decls[idx] =
    aig.decls[idx]

case h1
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
idx : Nat
aig : AIG α
input : aig.BinaryInput
h : idx < aig.decls.size
h2 : idx < (aig.mkXorCached input).aig.decls.size
⊢ idx <
    ((aig.mkGateCached (input.asGateInput false false)).aig.mkGateCached
            ((input.asGateInput true true).cast ⋯)).aig.decls.size

State before:
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
idx : Nat
aig : AIG α
input : aig.BinaryInput
h : idx < aig.decls.size
h2 : idx < (aig.mkXorCached input).aig.decls.size
⊢ ((aig.mkGateCached (input.asGateInput false false)).aig.mkGateCached
            ((input.asGateInput true true).cast ⋯)).aig.decls[idx] =
    aig.decls[idx]

case h1
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
idx : Nat
aig : AIG α
input : aig.BinaryInput
h : idx < aig.decls.size
h2 : idx < (aig.mkXorCached input).aig.decls.size
⊢ idx <
    ((aig.mkGateCached (input.asGateInput false false)).aig.mkGateCached
            ((input.asGateInput true true).cast ⋯)).aig.decls.size
Tactic:
rw [AIG.LawfulOperator.decl_eq (f := mkGateCached)]
State after:
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
idx : Nat
aig : AIG α
input : aig.BinaryInput
h : idx < aig.decls.size
h2 : idx < (aig.mkXorCached input).aig.decls.size
⊢ (aig.mkGateCached (input.asGateInput false false)).aig.decls[idx] = aig.decls[idx]

case h1
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
idx : Nat
aig : AIG α
input : aig.BinaryInput
h : idx < aig.decls.size
h2 : idx < (aig.mkXorCached input).aig.decls.size
⊢ idx < (aig.mkGateCached (input.asGateInput false false)).aig.decls.size

case h2
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
idx : Nat
aig : AIG α
input : aig.BinaryInput
h : idx < aig.decls.size
h2 : idx < (aig.mkXorCached input).aig.decls.size
⊢ idx <
    ((aig.mkGateCached (input.asGateInput false false)).aig.mkGateCached
            ((input.asGateInput true true).cast ⋯)).aig.decls.size

State before:
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
idx : Nat
aig : AIG α
input : aig.BinaryInput
h : idx < aig.decls.size
h2 : idx < (aig.mkXorCached input).aig.decls.size
⊢ (aig.mkGateCached (input.asGateInput false false)).aig.decls[idx] = aig.decls[idx]

case h1
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
idx : Nat
aig : AIG α
input : aig.BinaryInput
h : idx < aig.decls.size
h2 : idx < (aig.mkXorCached input).aig.decls.size
⊢ idx < (aig.mkGateCached (input.asGateInput false false)).aig.decls.size

case h2
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
idx : Nat
aig : AIG α
input : aig.BinaryInput
h : idx < aig.decls.size
h2 : idx < (aig.mkXorCached input).aig.decls.size
⊢ idx <
    ((aig.mkGateCached (input.asGateInput false false)).aig.mkGateCached
            ((input.asGateInput true true).cast ⋯)).aig.decls.size
Tactic:
. rw [AIG.LawfulOperator.decl_eq (f := mkGateCached)]
  apply LawfulOperator.lt_size_of_lt_aig_size
  assumption
State after:
case h2
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
idx : Nat
aig : AIG α
input : aig.BinaryInput
h : idx < aig.decls.size
h2 : idx < (aig.mkXorCached input).aig.decls.size
⊢ idx <
    ((aig.mkGateCached (input.asGateInput false false)).aig.mkGateCached
            ((input.asGateInput true true).cast ⋯)).aig.decls.size

State before:
case h2
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
idx : Nat
aig : AIG α
input : aig.BinaryInput
h : idx < aig.decls.size
h2 : idx < (aig.mkXorCached input).aig.decls.size
⊢ idx <
    ((aig.mkGateCached (input.asGateInput false false)).aig.mkGateCached
            ((input.asGateInput true true).cast ⋯)).aig.decls.size
Tactic:
. apply LawfulOperator.lt_size_of_lt_aig_size
  apply LawfulOperator.lt_size_of_lt_aig_size
  assumption
State after:
no goals

State before:
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
idx : Nat
aig : AIG α
input : aig.BinaryInput
h : idx < aig.decls.size
h2 : idx < (aig.mkXorCached input).aig.decls.size
⊢ (aig.mkGateCached (input.asGateInput false false)).aig.decls[idx] = aig.decls[idx]
Tactic:
rw [AIG.LawfulOperator.decl_eq (f := mkGateCached)]
State after:
case h2
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
idx : Nat
aig : AIG α
input : aig.BinaryInput
h : idx < aig.decls.size
h2 : idx < (aig.mkXorCached input).aig.decls.size
⊢ idx < (aig.mkGateCached (input.asGateInput false false)).aig.decls.size

State before:
case h2
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
idx : Nat
aig : AIG α
input : aig.BinaryInput
h : idx < aig.decls.size
h2 : idx < (aig.mkXorCached input).aig.decls.size
⊢ idx < (aig.mkGateCached (input.asGateInput false false)).aig.decls.size
Tactic:
apply LawfulOperator.lt_size_of_lt_aig_size
State after:
case h2.h
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
idx : Nat
aig : AIG α
input : aig.BinaryInput
h : idx < aig.decls.size
h2 : idx < (aig.mkXorCached input).aig.decls.size
⊢ idx < aig.decls.size

State before:
case h2.h
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
idx : Nat
aig : AIG α
input : aig.BinaryInput
h : idx < aig.decls.size
h2 : idx < (aig.mkXorCached input).aig.decls.size
⊢ idx < aig.decls.size
Tactic:
assumption
State after:
no goals

State before:
case h2
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
idx : Nat
aig : AIG α
input : aig.BinaryInput
h : idx < aig.decls.size
h2 : idx < (aig.mkXorCached input).aig.decls.size
⊢ idx <
    ((aig.mkGateCached (input.asGateInput false false)).aig.mkGateCached
            ((input.asGateInput true true).cast ⋯)).aig.decls.size
Tactic:
apply LawfulOperator.lt_size_of_lt_aig_size
State after:
case h2.h
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
idx : Nat
aig : AIG α
input : aig.BinaryInput
h : idx < aig.decls.size
h2 : idx < (aig.mkXorCached input).aig.decls.size
⊢ idx < (aig.mkGateCached (input.asGateInput false false)).aig.decls.size

State before:
case h2.h
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
idx : Nat
aig : AIG α
input : aig.BinaryInput
h : idx < aig.decls.size
h2 : idx < (aig.mkXorCached input).aig.decls.size
⊢ idx < (aig.mkGateCached (input.asGateInput false false)).aig.decls.size
Tactic:
apply LawfulOperator.lt_size_of_lt_aig_size
State after:
case h2.h.h
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
idx : Nat
aig : AIG α
input : aig.BinaryInput
h : idx < aig.decls.size
h2 : idx < (aig.mkXorCached input).aig.decls.size
⊢ idx < aig.decls.size

State before:
case h2.h.h
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
idx : Nat
aig : AIG α
input : aig.BinaryInput
h : idx < aig.decls.size
h2 : idx < (aig.mkXorCached input).aig.decls.size
⊢ idx < aig.decls.size
Tactic:
assumption
State after:
no goals