Course: Sistemas Digitales: De las puertas lógicas al procesador
Modules:
Presentación del curso, L0.1. Sistema binario de numeración, L0.2. Representación de algoritmos en pseudocódigo
Lección L1.1. Sistemas digitales, Lección L1.2. Descripción de los sistemas digitales, Lección L1.3. (1/2)  Sistemas electrónicos digitales, Lección L1.3. (2/2)  Sistemas electrónicos digitales, P1.1. Especificaciones del procesador, P1.2. Ejemplos de Programas
Lección L2.1. Circuitos combinacionales, Lección L2.2 (1/2) Álgebra de Boole, Lección L2.2. (2/2) Álgebra de Boole, Lección L2.3. (1/3) NAND, NOR, XOR, NXOR, TRI-STATE, Lección L2.3. (2/3) NAND, NOR, XOR, NXOR, TRI-STATE, Lección L2.3. (3/3) NAND, NOR, XOR, NXOR, TRI-STATE, P2.1. Especificación funcional, P2.2. Especificación estructural, Vídeo 1 sobre el funcionamiento de VerilUOC_Desktop: Logisim y VerilCirc, Vídeo 2 sobre el funcionamiento de VerilUOC_Desktop:Boolmin y VerilChart
Lección L3.1. (1/2) Herramientas para la síntesis de circuitos combinacionales, Lección L3.1. (2/2) Herramientas para la síntesis de circuitos combinacionales, Lección L3.2. (1/2) Tiempos de respuesta, Lección L3.2. (2/2) Tiempos de respuesta, Lección L3.3. (1/2) Otros bloques lógicos, Lección L3.3. (2/2) Otros bloques lógicos, Lección L3.4. Implementación de estructuras de programación, P3.1. Especificación estructural (continuación)
Lección L4.1. (1/2) Bloques aritméticos, Lección L4.1. (2/2) Bloques aritméticos, Lección 4.2 (1de2): Introducción al VHDL - Léxico, sintaxis y estructura, Lección 4.2 (2de2): Introducción al VHDL - Léxico, sintaxis y estructura, Lección 4.3 (1de2): Introducción al VHDL - Sentencias secuenciales del lenguaje, Lección 4.3 (2de2): Introducción al VHDL - Sentencias secuenciales - Sentencias secuenciales del lenguaje, Lección 4.4 (1de2): Introducción al VHDL - Sentencias concurrentes del lenguaje, Lección 4.4 (2de2): Introducción al VHDL - Sentencias concurrentes del lenguaje
Lección L5.1. Circuitos secuenciales, Lección L5.2. Descripción funcional explícita de circuitos secuenciales, Lección L5.3 (1/2) Componentes: biestables, Lección L5.3. (2/2) Componentes: biestables, Lección L5.4. Síntesis a partir de tablas, Lección L5.5. Un ejemplo de síntesis, P5.1. Bloques combinacionales, P5.2. Bloques secuenciales, VerilUOC_Desktop 3 (parte 1): Diseñando un circuito secuencial con VerilUOC_Desktop, VerilUOC_Desktop 3 (parte 2): Diseñando un circuito secuencial con VerilUOC_Desktop
Lección L6.1. (1/3) Registros. Registros de desplazamiento, Lección L6.1. (2/3) Tipos de registros de desplazamiento, Lección L6.1. (3/3) Usos más habituales, Lección L6.2 (1/2) Contadores, Lección L6.2 (2/2) Usos más habituales, Lección L6.3. (1/2) Memorias, Lección L6.3. (2/2) Bancos  de memoria, P6.1. Bloques secuenciales (continuación)
Lección L7.1. (1/2) Implementación secuencial de algoritmos, Lección L7.1. (2/2) Implementación secuencial de algoritmos, Lección L7.2. (1/2) Máquinas de estados finitos, Lección L7.2. (2/2) Máquinas de estados finitos, Lección L7.3. (1/2) Ejemplos de máquinas de estados finitos, Lección L7.3. (2/2) Ejemplos de máquinas de estados finitos, P7.1. Bloques secuenciales (continuación), P7.2. Instrucciones, control, circuito completo
Lección L8.1. Implementación física, Lección L8.2. (1/2) Estrategias de implementación y herramientas de síntesis, Lección L8.2. (2/2) Estrategias de implementación y herramientas de síntesis, P8.1. Test, P8.2. Métodos de diseño