a.

Circuitos integrados de uso general, según se indica: Nota: Los circuitos integrados incluyen los tipos siguientes: — "Circuitos integrados monolíticos" — "Circuitos integrados híbridos" — "Circuitos integrados multipastilla" — "Circuitos integrados peliculares", incluidos los circuitos integrados silicio sobre zafiro — "Circuitos integrados ópticos" — "Circuitos integrados tridimensionales" — "Circuitos integrados monolíticos de microondas" ("MMIC"). 1. Circuitos integrados diseñados o tasados como resistentes a la radiación para resistir cualquiera de las siguientes dosis: a. Una dosis total igual o superior a 5 × 103 Gy (silicio) b. Una tasa de dosis igual o superior a 5 × 106 Gy (silicio)/s, o c. Una fluencia (flujo integrado) de neutrones (equivalente 1 MeV) de 5 × 1013 n/cm2 o superior sobre silicio, o su equivalente para otros materiales Nota: El subartículo 3A001.a.1.c no somete a control los semiconductores de aislador metálico (MIS). 2. "Microcircuitos de microprocesador", "microcircuitos de microordenador", microcircuitos de microcontrolador, circuitos integrados para almacenamiento fabricados en un semiconductor compuesto, convertidores analógico-digital, circuitos integrados que contienen convertidores analógico-digital y almacenan o procesan los datos digitalizados, convertidores digital-analógico, "circuitos integrados ópticos" o electroópticos diseñados para el "proceso de señales", dispositivos lógicos programables por el usuario, circuitos integrados para el usuario en los que la función es desconocida o en los que el estado de control del equipo en el que se vaya a usar el circuito integrado es desconocido, procesadores de transformada rápida de Fourier (FFT), memorias estáticas de acceso aleatorio (SRAM) o ‘memorias no volátiles’, que presenten cualquiera de las características siguientes: a. Preparados para operar a una temperatura ambiente superior a 398 K (125 °C) b. Preparados para operar a una temperatura ambiente inferior a 218 K (– 55 °C), o c. Preparados para operar en todo el intervalo de temperatura ambiente entre 218 K (– 55 °C) y 398 K (125 °C) Nota: El subartículo 3A001.a.2 no somete a control los circuitos integrados diseñados para aplicaciones civiles destinadas a automóviles o ferrocarriles. Nota técnica: Las ‘memorias no volátiles’ son memorias que retienen los datos durante un período de tiempo después de producirse un corte de energía. 3. "Microcircuitos de microprocesador", "microcircuitos de microordenador" y microcircuitos de microcontrolador fabricados a partir de un semiconductor compuesto y que funcionen a una frecuencia de reloj superior a 40 MHz Nota: El subartículo 3A001.a.3 incluye los procesadores de señales digitales, los conjuntos de procesadores digitales y los coprocesadores digitales. 4. Sin uso 5. Circuitos integrados convertidores analógico-digital (ADC) y digital-analógico (DAC), según se indica: a. Convertidores analógico-digital (ADC) que posean cualquiera de las características siguientes: N.B. VÉASE TAMBIÉN EL ARTÍCULO 3A101. 1. Resolución igual o superior a 8 bits, pero inferior a 10 bits, con una "velocidad de muestras" superior a 1,3 gigamuestras por segundo (Giga Samples Per Second, GSPS) 2. Resolución igual o superior a 10 bits, pero inferior a 12 bits, con una "velocidad de muestras" superior a 600 megamuestras por segundo (Mega Samples Per Second, MSPS) 3. Resolución igual o superior a 12 bits, pero inferior a 14 bits, con una "velocidad de muestras" superior a 400 megamuestras por segundo (Mega Samples Per Second, MSPS) 4. Resolución igual o superior a 14 bits, pero inferior a 16 bits, con una "velocidad de muestras" superior a 250 megamuestras por segundo (Mega Samples Per Second, MSPS), o 5. Resolución igual o superior a 16 bits, con una "velocidad de muestras" superior a 65 megamuestras por segundo (Mega Samples Per Second, MSPS) N.B. Para los circuitos integrados que contienen convertidores analógico-digital y almacenan o procesan los datos digitalizados, véase el subartículo 3A001.a.14. Notas técnicas: 1. Una resolución de n bits corresponde a una cuantificación de 2 n niveles. 2. La resolución del ADC es el número de bits de la salida digital que representa la entrada analógica medida. Para determinar la resolución del ADC no se usa el número efectivo de bits (ENOB). 3. En el caso de los "ADC multicanal", las "velocidades de muestras" no se acumulan y la "velocidad de muestras" es la velocidad máxima de cualquier canal considerado individualmente. 4. En el caso de los "ADC entrelazados" o de los "ADC multicanal" de los que se especifica que tienen un modo de operación entrelazado, se acumulan las "velocidades de muestras" y la "velocidad de muestras" es la velocidad total combinada máxima de todos los canales entrelazados. b. Convertidores digital-analógico (DAC) que posean cualquiera de las características siguientes: 1. Resolución igual o superior a 10 bits, pero inferior a 12 bits, con una ‘tasa de actualización ajustada’ superior a 3 500 megamuestras por segundo (Mega Samples Per Second, MSPS), o 2. Resolución igual o superior a 12 bits y que presenten cualquiera de las características siguientes: a. ‘Tasa de actualización ajustada’ superior a 1 250 megamuestras por segundo (Mega Samples Per Second, MSPS), pero no superior a 3 500 MSPS, y que presenten cualquiera de las características siguientes: 1. Tiempo de estabilización inferior a 9 ns hasta llegar a un 0,024 %, o dentro de este porcentaje, de la escala completa a partir de un intervalo de escala completa, o 2. ‘Rango dinámico libre de espurios’ (SFDR) superior a 68 dBc (portador) cuando se sintetiza una señal analógica de escala completa de 100 MHz, o la máxima frecuencia de señal analógica de escala completa especificada inferior a 100 MHz, o b. ‘Tasa de actualización ajustada’ superior a 3 500 megamuestras por segundo (Mega Samples Per Second, MSPS) Notas técnicas: 1. Por ‘rango dinámico libre de espurios’ (SFDR) se entiende el coeficiente entre el valor medio cuadrático de la frecuencia portadora (máximo componente de señal) en la entrada del DAC y el valor medio cuadrático del siguiente componente de ruido o distorsión armónica más potente en su salida. 2. El SFDR se determina directamente a partir del cuadro de especificaciones o de los gráficos de caracterización de la relación entre SFDR y frecuencia. 3. Se define que una señal es de escala completa cuando su amplitud es superior a – 3 dBfs (escala completa). 4. ‘Tasa de actualización ajustada’ de los DAC: a. Para los DAC convencionales (sin interpolación), la ‘tasa de actualización ajustada’ es la velocidad con que la señal digital se convierte en señal analógica y el DAC cambia los valores analógicos de salida. Para los DAC en los que es posible soslayar el modo de interpolación (factor de interpolación igual a uno), debe considerarse que el DAC es un DAC convencional (sin interpolación). b. Para los DAC con interpolación (DAC de muestreo sobredimensionado), se define la ‘tasa de actualización ajustada’ como la tasa de actualización del DAC dividida por el factor de interpolación menor. Para los DAC con interpolación, puede hacerse referencia a la ‘tasa de actualización ajustada’ con distintas expresiones, entre las que se cuentan: — velocidad de datos de entrada — velocidad de palabras de entrada — velocidad de muestras de entrada — velocidad máxima de bus de entrada total — velocidad máxima de reloj de DAC para entrada de reloj de DAC. 6. Circuitos integrados electroópticos o "circuitos integrados ópticos", diseñados para el "proceso de señales" y que posean todas las características siguientes: a. Uno o más diodos "láser" internos b. Uno o más elementos fotodetectores internos, y c. Guiaondas ópticos 7. Dispositivos lógicos programables por el usuario que posean cualquiera de las características siguientes: a. Un número máximo de entradas/salidas digitales de terminación única superior a 700, o b. Una ‘velocidad pico unidireccional agregada de transcepción de datos de serie’ de 500 Gb/s o superior Nota: El subartículo 3A001.a.7 incluye: — Dispositivos Lógicos Programables Complejos (Complex Programmables Logic Devices, CPLD) — Matrices de Puertas Programables in situ (Field Programmable Gate Arrays, FPGA) — Matrices Lógicas Programables in situ (Field Programmable Logic Arrays, FPLA) — Interconexiones Programables in situ (Field Programmable Interconnects, FPIC). N.B. Para los circuitos integrados que tienen dispositivos lógicos programables por el usuario que están combinados con un convertidor analógico-digital, véase el subartículo 3A001.a.14. Notas técnicas: 1. El número máximo de entradas/salidas digitales del subartículo 3A001.a.7.a se denomina también número máximo de entradas/salidas de usuario o número máximo de entradas/salidas disponible, con independencia de que el circuito integrado esté encapsulado o sin encapsular. 2. ‘Velocidad pico unidireccional agregada de transcepción de datos de serie’ es el producto de la máxima velocidad pico unidireccional de transcepción de datos de serie multiplicada por el número de transceptores de la FPGA. 8. Sin uso 9. Circuitos integrados para redes neuronales 10. Circuitos integrados para el usuario de los que la función es desconocida o en los que el estado de control del equipo en el que se vaya a usar el circuito integrado es desconocido para el fabricante y que posean cualquiera de las características siguientes: a. Más de 1 500 terminales b. Un "retardo por propagación en la puerta básica" típico inferior a 0,02 ns, o c. Una frecuencia de funcionamiento superior a 3 GHz 11. Circuitos integrados digitales distintos de los que se describen en los subartículos 3A001.a.3 a 3A001.a.10 o 3A001.a.12, fabricados a partir de un semiconductor compuesto cualquiera y que presenten cualquiera de las características siguientes: a. Un número de puertas equivalente superior a 3 000 (puertas de 2 entradas), o b. Una frecuencia de conmutación superior a 1,2 GHz 12. Procesadores de transformada rápida de Fourier (FFT) que tengan un tiempo de ejecución tasado para una FFT compleja de N puntos de menos de (N log2 N)/20 480 ms, siendo N el número de puntos Nota técnica: Si N es igual a 1 024 puntos, la fórmula que aparece en el subartículo 3A001.a.12 arroja un tiempo de ejecución de 500 μs. 13. Circuitos integrados de sintetizador digital directo (DDS) que reúnan cualquiera de las características siguientes: a. Un convertidor digital-analógico (DAC) con una frecuencia de reloj de 3,5 GHz o superior y una resolución DAC igual o superior a 10 bits, pero inferior a 12 bits, o b. Una frecuencia de reloj de 1,25 GHz o superior y una resolución DAC igual o superior a 12 bits Nota técnica: La frecuencia de reloj del DAC podrá especificarse como la frecuencia de reloj maestro o la frecuencia de entrada del reloj. 14. Circuitos integrados que realizan todas las operaciones siguientes o se pueden programar para realizarlas: a. Conversiones analógico-digital que reúnan cualquiera de las características siguientes: 1. Resolución igual o superior a 8 bits, pero inferior a 10 bits, con una "velocidad de muestras" superior a 1,3 gigamuestras por segundo (Giga Samples Per Second, GSPS) 2. Resolución igual o superior a 10 bits, pero inferior a 12 bits, con una "velocidad de muestras" superior a 1,0 gigamuestras por segundo (Giga Samples Per Second, GSPS) 3. Resolución igual o superior a 12 bits, pero inferior a 14 bits, con una "velocidad de muestras" superior a 1,0 gigamuestras por segundo (Giga Samples Per Second, GSPS) 4. Resolución igual o superior a 14 bits, pero inferior a 16 bits, con una "velocidad de muestras" superior a 400 megamuestras por segundo (Mega Samples Per Second, MSPS), o 5. Resolución igual o superior a 16 bits, con una "velocidad de muestras" superior a 180 megamuestras por segundo (Mega Samples Per Second, MSPS), y b. Cualquiera de las operaciones siguientes: 1. Almacenamiento de datos digitalizados, o 2. Proceso de datos digitalizados N.B. 1. Para los circuitos integrados con convertidores analógico-digital véase el subartículo 3A001.a.5.a. N.B. 2. Para los dispositivos lógicos programables por el usuario véase el subartículo 3A001.a.7. Notas técnicas: 1. Una resolución de n bits corresponde a una cuantificación de 2 n niveles. 2. La resolución del ADC es el número de bits de la salida digital del ADC que representa la entrada analógica medida. Para determinar la resolución del ADC no se usa el número efectivo de bits (ENOB). 3. En el caso de los circuitos integrados con "ADC multicanal" no entrelazados, las "velocidades de muestras" no se acumulan y la "velocidad de muestras" es la velocidad máxima de cualquier canal considerado individualmente. 4. En el caso de los circuitos integrados con "ADC entrelazados" o con "ADC multicanal" de los que se especifica que tienen un modo de operación entrelazado, se acumulan las "velocidades de muestras" y la "velocidad de muestras" es la velocidad total combinada máxima de todos los canales entrelazados.