Ada Lovelace (microarchitecture)

Ada Lovelace, appelée égalementLovelace, est le nom de code d'unemicroarchitecturedeprocesseur graphique(GPU) développée parNvidiapour succéder à l'architectureAmpere, annoncée officiellement le 20 septembre 2022. Elle est nommée d'après lamathématicienneanglaiseAda Lovelacequi est souvent considérée comme la premièreprogrammeused'ordinateur et est la première architecture de Nvidia à comprendre le nom et le prénom de l'éponyme. Nvidia a annoncé l'architecture en même temps que les nouveaux GPU grand publicGeForce 40 serieset les cartes graphiques pourstations de travailRTX 6000 Ada Generation. Les nouveaux GPU utilisent le nouveau procédé5 nm"4N" deTSMCqui offre une meilleure efficacité par rapport aux procédés précédentsSamsung8 nmet TSMCN7utilisés par Nvidia sur sa précédente génération d'architecture, Ampere.
L'architecture Ada Lovelace succède à l'architecture Ampere qui avait été introduite en 2020. L'architecture Ada Lovelace a été annoncée par le CEO de NvidiaJensen Huanglors d'une "keynote" au GTC 2022 le 20 septembre 2022, architecture équipant les futurs GPU Nvidia pour les cartes graphiques pour jeux vidéo, les stations de travail et les centres de données.
Les améliorations architecturales de l'architecture Ada Lovelace sont les suivantes:
128 coeurs CUDA sont présents dans chaque SM. L'architecture en elle-même ne change pas par rapport à la génération Ampère. Nous avons 4 clusters SIMD16 à double voie (FP32 et/ou INT32) et 4 autres SIMD16 à unique voie (INT32). Rajoutons les 4 clusters SIMD4 pour les opérations spéciales (SFU). Les calculs à double précisions (FP64) sont assurés avec un ALU unique à chaque SM.
Ada Lovelace possède des coeurs RT de troisième génération. La carte RTX 4090 possède 128 coeurs RT, à comparer aux 84 de la génération précédente RTX 3090 Ti. Ces 128 coeurs RT peuvent fournir une puissance de calcul allant jusqu'à 191 TFLOPS, avec 1,49 TFLOPS par coeur RT. Un nouvel étage dans le pipeline de ray tracing appeléShader Execution Reordering(SER) est ajouté dans l'architecture Lovelace, pour lequel Nvidia revendique une augmentation de la performance d'un facteur deux dans les taches de ray tracing.
La 4ème génération de coeurs Tensor de Lovelace supporte la technologie IA utilisée dans les techniques de génération d'images DLSS 3. Tout comme Ampere, chaque SM contient 4 coeurs Tensor mais au total Lovelace contient un plus grand nombre de coeurs Tensor, étant donné son nombre plus important de SM.
Il y a une augmentation significative des fréquences d'horloge avec l'architecture Ada Lovelace, lafréquence d'horlogede base de la RTX 4090 étant plus élevée que la fréquence d'horloge Boost de la RTX 3090 Ti.
La puce AD102 Lovelace pleinement fonctionnelle possède 96 Mo de cache L2, une augmentation d'un facteur 16 par rapport aux 6 Mo dans la puce GA102 basée sur Ampere. Le GPU ayant accès à une grande quantité de cache L2, cela avantage les opérations complexes comme le ray tracing comparé à un GPU recherchant ses données dans la mémoire vidéo GDDR qui est plus lente. Reposant moins sur des accès mémoire pour stocker des données volumineuses et fréquemment accédées signifie qu'un bus mémoire plus étroit peut être utilisé en tandem avec un grand cache L2.
Chaque contrôleur mémoire utilise une connexion 32 bits, avec un nombre maximum de 12 contrôleurs, donnant une largeur de bus mémoire combinée de 384 bits. L'architecture Lovelace peut utiliser soit la mémoireGDDR6, soit laGDDR6X. La mémoire GDDR6X est présente dans les modèlesGeForceRTX 40 series (ordinateurs fixes) tandis que la mémoire GDDR6 plus sobre en énergie est utilisée dans les versions correspondantes pour portables et dans les GPU pour stations de travail RTX A6000.
L'architecture Ada Lovelace peut utiliser des tensions d'alimentation plus faibles que son prédécesseur. Nvidia revendique une augmentation de performance d'un facteur deux pour la carte RTX 4090 au même niveau de puissance 450 W, par rapport au vaisseau amiral de la génération précédente RTX 3090 Ti.
La meilleure efficacité énergétique peut être attribuée en partie auprocédé de fabrication("process node") plus fin utilisé par l'architecture Lovelace. L'architecture Ada Lovelace est fabriquée avec le procédé de pointe4NdeTSMC, un procédé customisé pour Nvidia. L'architecture de la génération précédente Ampere utilisait le procédé8NdeSamsungdatant de 2018, qui était déjà âgée de deux ans lors du lancement d'Ampere. La puce AD102 avec ses 76,3 milliards de transistors a une densité de transistors de 125,5 millions par mm, une augmentation de 178 % de la densité par rapport aux 45,1 millions par mmdu GA102.
L'architecture Lovelace utilise le nouveau codeur vidéo de 8ème génération de NvidiaNVENC(en)et le décodeur vidéo de 7ème génération NVDEC introduit par Ampere.
Le codage matériel deAV1supportant jusqu'à une résolution 8K à 60 FPS encouleur 10 bitsa été rajouté dans NVENC, permettant une meilleure qualité vidéo avec un débit binaire plus faible comparé aux codecsH.264etH.265. Nvidia estime que son codeur de AV1 dans NVENC intégré dans l'architecture Lovelace est 40 % plus efficace que le codeur H.264 de l'architecture Ampere.
L'architecture Lovelace a été critiquée pour ne pas supporter la connexionDisplayPort 2.0qui permet une bande passante plus élevée et utilise à la place la version plus ancienne DisplayPort 1.4a qui est limitée à une bande passante maximale de 32 Gbps. En conséquence, les GPU Lovelace pourraient être limités par le débit maximal de DisplayPort 1.4a malgré la capacité du GPU à supporter des débits plus élevés. Les GPUIntelArcqui sont également sortis en octobre 2022 supportent DisplayPort 2.0. L'architectureRDNA 3concurrente d'AMDsortie juste deux mois plus tard que Lovelace supporteDisplayPort 2.1.