Технологический процесс в электронной промышленности

Технологический процесс полупроводниковогопроизводства—технологический процесспо изготовлениюполупроводниковых(п/п) изделий и материалов; частьпроизводственного процессапо изготовлениюп/п изделий(транзисторов,диодови т. п.); состоит из: последовательноститехнологических(обработка, сборка) и контрольных операций.
При производстве п/п изделий применяетсяфотолитографияилитографическое оборудование.Разрешающая способность(вмкминм) этого оборудования (т. н.проектные нормы) и определяет название применяемого конкретного технологического процесса.
Совершенствование технологии и пропорциональное уменьшение размеров п/п структур способствуют улучшению характеристик (размеры, энергопотребление, рабочие частоты, стоимость) полупроводниковых приборов (микросхем,процессоров,микроконтроллерови т. д.). Особую значимость это имеет дляпроцессорных ядер, в аспектахпотребления электроэнергиии повышения производительности, поэтому ниже указаны процессоры (ядра) массового производства на данном техпроцессе.
Технологический процесс производства полупроводниковыхприборовиинтегральных микросхем(микропроцессоров, модулей памяти и др.) включает нижеследующие операции.
Технологии производства полупроводниковой продукции с субмикронными размерами элементов основаны на чрезвычайно широком круге сложных физико-химических процессов: получение тонких плёнок термическим и ионно-плазменным распылением в вакууме, механическая обработка пластин производится по 14-му классу чистоты с отклонением от плоскостности не более 1 мкм, широко применяетсяультразвукилазерное излучение, используются отжиг в кислороде и водороде, рабочие температуры при плавлении металлов достигают более 1500 °C, при этом диффузионные печи поддерживают температуру с точностью 0,5 °C, широко применяются опасные химические элементы и соединения (например,белый фосфор).
Всё это обусловливает особые требования к производственной гигиене, так называемую «электронную гигиену», ведь в рабочей зоне обработки полупроводниковых пластин или на операциях сборки кристалла не должно быть более пяти пылинок размером 0,5 мкм в 1 л воздуха. Поэтому вчистых комнатахна фабриках по производству подобных изделий все работники обязаны носить специальные комбинезоны. В рекламных материалах Intel спецодежда работников получила названиеbunny suit(«костюм кролика»).
Сверхвысокочистый природныйкварцявляется одним из важнейших компонентов, используемых при производстве полупроводников — он применяется при изготовлениитиглей, необходимых для очистки кремниевых пластин.
В процессе производства используется множествотоксичныхматериалов, к ним относятся:
Ранние техпроцессы, до стандартизации NTRS (National Technology Roadmap for Semiconductors) иITRS, обозначались «xx мкм» (xx микрон), где xx сперва обозначало техническое разрешение литографического оборудования, затем стало обозначать длину затвора транзистора, полушаг линий металла (half pitch) и ширину линий металла. В 1970-х существовало несколько техпроцессов, в частности 20, 10, 8, 6, 4, 3, 2 мкм; в среднем, каждые три года происходило уменьшение шага с коэффициентом 0,7
3 мкм — техпроцесс, соответствующий уровню технологии, достигнутому в 1975 годуZilog(Z80) и в 1979 годуIntel(Intel 8086). Соответствует линейному разрешению литографического оборудования, примерно равному 3 мкм.
1,5 мкм — техпроцесс, соответствующий уровню технологии, достигнутомуIntelв 1982 году. Соответствует линейному разрешению литографического оборудования, примерно равному 1,5 мкм.
0,8 мкм — техпроцесс, соответствующий уровню технологии, достигнутому в конце 1980-х — начале 1990-х годов компаниями Intel иIBM.
Техпроцесс, достигнутый производственными мощностями компаниями Intel и IBM в 1994—1995 годах.
Обозначения для техпроцессов, внедренных начиная с середины 1990-х годов, были стандартизованы NTRS и ITRS и стали называться «Technology Node» или «Cycle». Реальные размеры затворов транзисторов логических схем стали несколько меньше, чем обозначено в названии техпроцессов 350 нм — 45 нм благодаря внедрению технологийresist-pattern-thinningиresist ashing. С этих пор коммерческие названия техпроцессов перестали соответствовать длине затвора.
С переходом на следующий техпроцесс ITRS площадь, занимаемая стандартной ячейкой 1 бита памяти SRAM, в среднем уменьшалась вдвое. В период с 1995 по 2008 года такое удвоение плотности транзисторов происходило в среднем каждые 2 года.
350 нм — техпроцесс, соответствующий уровню технологии, достигнутому в 1995—1997 годах ведущими компаниями — производителями микросхем, такими как Intel, IBM, иTSMC. Соответствует линейному разрешению литографического оборудования, примерно равному 0,35 мкм.
250 нм — техпроцесс, соответствующий уровню технологии, достигнутому в 1998 году ведущими компаниями — производителями микросхем. Соответствует линейному разрешению литографического оборудования, примерно равному 0,25 мкм.
Используется до 6 слоёв металла, минимальное количество литографических масок — 22.
180 нм — техпроцесс, соответствующий уровню технологии, достигнутому в 1999 году ведущими компаниями — производителями микросхем. Соответствует удвоению плотности размещения по отношению к предыдущему техпроцессу 0,25 мкм. Также впервые используются внутренние соединенияна основе медных соединений(Copper-based chips) с меньшим сопротивлением, чем у ранее применявшегося алюминия.
Содержит до 6-7 слоёв металла. Минимальное количество литографических масок — около 22.
130 нм — техпроцесс, соответствующий уровню технологии, достигнутому в2001 годуведущими компаниями — производителями микросхем. В соответствии с моделями ITRS, соответствует удвоению плотности размещения элементов по отношению к предыдущему техпроцессу 0,18 мкм.
Для обозначения более тонких техпроцессов разные технологические альянсы могут следовать различным рекомендациям (Foundry/IDM). В частности, TSMC использует обозначения 40 нм, 28 нм и 20 нм для техпроцессов, сходных по плотности с процессами Intel 45 нм, 32 нм и 22 нм соответственно.
90 нм — техпроцесс, соответствующий уровню полупроводниковой технологии, которая была достигнута к2002—2003 годам. В соответствии с моделями ITRS, соответствует удвоению плотности размещения элементов по отношению к предыдущему техпроцессу 0,13 мкм.
Технологический процесс с проектной нормой 90 нм часто используется с технологиями напряженного кремния, а также c новыми диэлектрическими материалами снизкой диэлектрической проницаемостью(low-k-диэлектрик).
65 нм — техпроцесс, соответствующий уровню технологии, достигнутому к2004 годуведущими компаниями — производителями микросхем. В соответствии с моделями ITRS, соответствует удвоению плотности размещения элементов по отношению к предыдущему техпроцессу 90 нм.
45 нм и 40 нм — техпроцесс, соответствующий уровню технологии, достигнутому к2006—2007 годамведущими компаниями — производителями микросхем. В соответствии с моделями ITRS, соответствует удвоению плотности размещения элементов по отношению к предыдущему техпроцессу 65 нм.
Для микроэлектронной промышленности стал революционным, так как это был первый техпроцесс, использующий технологию high-k/metal gate(HfSiON/TaN в технологии компании Intel), для замены физически себя исчерпавших SiO2/poly-Si
32 нм — техпроцесс, соответствующий уровню технологии, достигнутому к2009—2010 годамведущими компаниями — производителями микросхем. В соответствии с моделями ITRS, соответствует удвоению плотности размещения элементов по отношению к предыдущему техпроцессу 45 нм.
Осенью 2009 компания Intel находилась на этапе перехода к этому новому техпроцессу. С начала 2011 начали производиться процессоры по данному техпроцессу.
В третьем квартале2010 годана новых мощностях расположенной на Тайване фабрики Fab 12 компанииTSMCначался серийный выпуск продукции по технологии, получившей маркетинговое обозначение «28-нанометров»(не является обозначением, рекомендуемым ITRS).
В мае2011по технологии 28 нм фирмойAlteraбыла выпущена самая большая в мире микросхема, состоящая из 3,9 млрд транзисторов.
22 нм — техпроцесс, соответствующий уровню технологии, достигнутому к2009—2012годам ведущими производителями микросхем. Соответствует удвоению плотности размещения элементов по отношению к предыдущему техпроцессу 32 нм.
22-нм элементы формируются путём фотолитографии, в которой маска экспонируется светом с длиной волны 193 нм.
В2008 годуна ежегодной выставке высоких технологий International Electron Devices Meeting в Сан-Франциско технологический альянс компаний IBM, AMD и Toshiba продемонстрировал ячейку памятиSRAM, выполненную по 22-нм техпроцессу из транзисторов типаFinFET, которые, в свою очередь, выполняются по прогрессивной технологииhigh-k/metal gate (затворы транзистора изготавливаются не из кремния, а изгафния), площадью всего 0,128 мкм² (0,58×0,22 мкм).
Также о разработке ячейки памяти типа SRAM площадью 0,1 мкм², созданной по техпроцессу 22 нм, объявили IBM и AMD.Первые работоспособные тестовые образцы регулярных структур (SRAM) представлены публике компанией Intel в 2009 году. 22-нм тестовые микросхемы представляют собой память SRAM и логические модули. SRAM-ячейки размером 0,108 и 0,092 мкм² функционируют в составе массивов по 364 млн бит. Ячейка площадью 0,108 мкм² оптимизирована для работы в низковольтной среде, а ячейка площадью 0,092 мкм² является самой миниатюрной из известных сегодня ячеек SRAM.
По такой технологии производятся (с начала 2012 года):
По состоянию на май 2014 компанияSamsungпродолжала разработки техпроцессов 14 нм LPE/LPP; а выпускать процессоры для Apple планирует в 2015 году.
По состоянию на сентябрь 2014TSMCпродолжала разработку 16-нм техпроцесса на транзисторах с вертикально расположенным затвором (Fin Field Effect Transistor,FinFET) и планировала начать 16-нм производство в 1 квартале 2015 года.
Согласноэкстенсивной стратегии фирмы Intel, уменьшение техпроцесса до 14 нм изначально ожидалось через год после представления чипа Haswell (2013); процессоры на новом техпроцессе будут использовать архитектуру с названиемBroadwell. Для критических слоёв техпроцесса 14 нм Intel потребовалось применение масок с технологией Inverse Lithography (ILT) и SMO (Source Mask Optimization).
КомпанияМЦСТв 2021 году представила 16-нм процессорЭльбрус-16С.
В апреле 2018 года AMD представила процессорыZen+на улучшенном 14-нм техпроцессе, условно обозначенном как «12 нм»:
Тайваньский производительUnited Microelectronics Corporation(UMC) сообщил, что присоединится к технологическому альянсуIBMдля участия в разработке 10-нм CMOS-техпроцесса.
В 2011 году публиковалась информация о планах Intel по внедрению 10-нм техпроцесса к 2018 году,
в октябре 2017 Intel сообщил о планах начать производство до конца 2017 года, но в итоге, после выпуска крайне ограниченной партией 10-нм мобильного процессора Intel Core i3-8121U в 2018, массовое производство процессоров Intel по 10-нм техпроцессу началось только в 2019 году для мобильных устройств и в 2020 для десктопных.
Пробный выпуск продукции по нормам 10 нм намечался компаниейTSMCна 2015 год, а серийный — на 2016.
В начале 2017 года выпуск 10 нм составлял около 1 % от продукции TSMC.
Samsungзапустил 10-нм производство в 2017 году.
В 2018 году на фабрикахTSMCначалось производство мобильных процессоровApple A12, Kirin 980, а также Snapdragon 855. Производство 7-нм процессоров на архитектуре x86 задерживается, первые образцы на данной архитектуре появляются не раньше 2019 года. Согласно интернет-изданиюRussian Tom’s Hardware Guide, с помощью первого поколения 7-нм техпроцесса TSMC может разместить 66 миллионов транзисторов на квадратном миллиметре, в то же время с помощью 10-нм техпроцесса Intel может разместить на аналогичной площади 100 миллионов транзисторов.
Переход на второе поколение7-нм техпроцесса у TSMC состоялся в 2019 году. Первым массовым продуктом, произведённым по этому техпроцессу, сталApple A13.
Intel при 7-нм техпроцессе (ожидается в 2022 году), согласно изданию Hardwareluxx, планирует разместить 242 млн транзисторов на квадратном миллиметре.
КитайскаяSMICс 2021 года выпускает 7-нм чипы на своём старом оборудовании
Продукты:
16 апреля 2019 года компанияTSMCанонсировала освоение технологического процесса 6 нм в рисковом производстве, что позволяет повысить плотность упаковки элементов микросхем на 18 %, данный техпроцесс является более дешёвой альтернативной техпроцессу 5 нм, он позволяет легко масштабировать топологии, разработанные для 7 нм.
В первой половине 2019 года TSMC начала рисковое производство чипов по 5-нм техпроцессу; переход на эту технологию позволяет повысить плотность упаковки электронных компонентов на 80 % и повысить быстродействие на 15 %. Согласно China Renaissance, техпроцесс TSMC N5 включает в себя 170 миллионов транзисторов на квадратный миллиметр.
Samsungв марте 2017 года презентовал дорожную карту по выпуску процессоров по 7- и 5-нм технологиям. В ходе презентации вице-президент Samsung по технологии Хо-Кью Кан отметил, что многие производители столкнулись с проблемой при разработке технологий меньше 10 нм. Однако Samsung справилась с задачей, ключом к которой стало использование полевого транзистора с «кольцевым» затвором (GAAFET). Эти транзисторы позволят компании продолжить уменьшать элементы до размера 7 и 5 нм. Для изготовления пластин компания применит технологиюэкстремальной ультрафиолетовой литографии(EUV). В 2020 году Samsung начал массовое производство 5-нм чипов. Плотность техпроцесса Samsung 5LPE при этом составила 125—130 миллионов транзисторов на квадратный миллиметр.
Первым массовым продуктом, произведённым по 5-нм техпроцессу, сталApple A14, представленный в сентябре 2020 года. В ноябре 2020 года был представлен процессорApple M1, предназначенный для компьютеров линейкиMacintosh.
В конце 2021 г. состоялся анонс первого в мире 4-нанометрового процессора. Над ним работала компанияMediaTek, и он был предназначен для смартфонов. Его производством занималась тайваньскаяTSMC. Массовое производство было запущено в 4 квартале 2021 года. Первые смартфоны на его основе появились в I квартале 2022 г.
В конце 2021 годаTSMCтакже начала производство чипов по техпроцессу N4 (4-нм). Эта технология была призвана обеспечить дополнительные преимущества по производительности и энергопотреблению по сравнению с N5, но с теми же принципами и инфраструктурой проектирования и программами моделирования SPICE. Кроме того, N4 расширила возможности использования инструментов литографии в крайнем ультрафиолетовом диапазоне (EUV), что сократило количество маскирующих слоёв, этапов производства, а следовательно, рисков и затрат. На полную мощность производство вышло в 2022 году.
В сентябре 2022 года был представлен мобильный процессорApple A16, выпущенный по 4 нанометрам.
Samsungначала массовое производство 4-нм чипов третьего поколения в первой половине 2023 года.
Исследовательский центрИМЕК(Бельгия) и компанияCadence Design Systemsсоздали технологию и в начале 2018 года выпустили первые пробные образцы микропроцессоров по технологии 3 нм.
По даннымTSMC, у которой 3-нанометровая топология появилась в конце 2020 году, переход на неё позволит нарастить производительность процессоров на 10— 15 % в сравнении с нынешними 5-нм чипами, а их энергопотребление снизится на 25—30 %.
Ожидается, что пластина с 3-нм чипами будет стоить на 25 % больше, чем пластина 5-нм чипов.
30 июня2022 годаSamsung заявила, что начала массовое производство 3-нм процессоров, став первой компанией, достигшей этого, но речь идет о технологиипервого поколения, которая применяется для выпуска относительно простых решений для ускорения майнинга. Структурно более сложные компоненты Samsung рассчитывает выпускать уже с использованием 3-нм технологиивторого поколения, которая будет освоена к 2024 году (при этом, Samsung рассчитывает превзойти конкурентов типа TSMC и Intel, перейдя на использование технологии GAAFET).
В начале мая 2024 годаSamsungпредставила свой первый мобильный процессор, разработанный с использованием передового 3-нм техпроцесса с транзисторами GAAFET (Gate-All-Around Field-Effect Transistor), при этом почти весь дизайн и оптимизация были выполнены при помощи инструментов электронно-компьютерного проектирования (EDA) на базеискусственного интеллекта, созданных компаниейSynopsys.
В начале июля 2024 года компанияSamsungофициально представила свой новый 3-нм процессор под названием Exynos W1000. Новый чип оснащен большим ядром Cortex-A78, работающим на частоте 1,6 ГГц, и четырьмя меньшими ядрами Cortex-A55, работающими на частоте 1,5 ГГц.
Intelв сотрудничестве с TSMC планировала в начале 2023 года выпустить свой первый 3-нанометровыйпроцессор(у Intel есть проект дизайна как минимум двух 3-нанометровых чипов, один из них ориентирован на ноутбуки, а второй предназначен для использования в серверах). Также к переходу на 3-нм готовится и Apple с выходом новой модификации планшетаiPad Pro.
12 сентября 2023 годаAppleвыпустилаiPhone 15 ProиiPhone 15 Pro Maxна базе 3-нм мобильных процессоровApple A17 Pro, содержащих 19 миллиардов транзисторов.
В мае 2021 годаIBMзаявила о создании первого 2-нм чипа.
TSMCудалось успешно запустить тестовое производство 2-нм чипов. Тестовый выпуск стартовал летом 2024 года на заводе TSMC на севереТайваня. По последнему отчету, выход продукции при производстве 2-нм чипов составляет 60%, что оказалось лучше, чем ожидалось на данной ранней стадии. Изначально мощность линии составит от 3000 до 3500 пластин в месяц, с планами на увеличение до 50 тысяч пластин к концу 2025 года. Массовый выпуск 2-нм чипов стартует по плану в 2026 году. Уже к концу 2026 года TSMC ожидает достичь производственной мощности в 130 тысяч пластин ежемесячно. Центральное место в 2-нм техпроцессе занимает технология транзисторов с круговым затвором (GAA, gate-all-around), которая приходит на смену FinFET, доминировавшей в индустрии на протяжении последнего десятилетия. GAA обеспечивает более полный контроль над потоком электронов в транзисторе, что позволяет существенно увеличить плотность размещения элементов на кристалле. Результатом становится прирост производительности до 15 % и снижение энергопотребления на внушительные 25-30 % по сравнению с предыдущими поколениями техпроцессов.
Samsungускоряет подготовку мощностей к запуску массового производства чипов по 2-нм техпроцессу. В конце 2024 года компания начала установку передового оборудования на заводе S3 вХвасонедля создания производственной линии 2 нм. К первому кварталу 2025 года эта линия, как рассчитывает компания, сможет производить 7000 пластин согласно 2-нм техпроцессу в месяц.Samsungстроит современный завод по выпуску полупроводниковых чипов в Тейлоре, штатТехас,США. Ожидается, что промышленное производство процессоров на этом заводе начнётся в 2026 году. Компания планирует производить на этом заводе чипы на техпроцессах 2 нм и 3 нм. Компания привезёт оборудование в начале 2026 года и начнёт производство до конца того же года.QualcommиNvidiaпланируют воспользоваться мощностямиSamsungдля производства своих чипов по нормам 2 нм, вместо того чтобы оставаться сTSMC.
КомпанияIntel, изначально планировавшая использовать техпроцесс 20A для адаптации к новшествам в компоновке транзисторов и подводу питания с оборотной стороны кремниевой пластины, не делает серьёзных ставок на него в серийном производстве. Компания решила не выводить на рынок техпроцесс 20A для концентрации ресурсов на внедрении более совершенного 18A.
В декабре 2024 года японская компания Rapidus объявила о начале опытного производства чипов по 2-нм технологии. Rapidus станет первой японской фирмой, использующей оборудование EUV отASML. Уже в апреле 2025 года компания сможет начать выпуск прототипов 2-нм чипов для своих клиентов на опытной линии, установленной на предприятии на островеХоккайдо. К июню Rapidus сможет начать поставки образцов 2-нм чипов, которые были разработаны компаниейBroadcom. Если первые итоги сотрудничества устроят эту компанию, то массовый выпуск 2-нм чипов для её нужд Rapidus освоит к 2027 году.
КомпанияIntelобнародовала свежие планы по освоению передовых техпроцессов. В том числе компания анонсировала 1,4-нм техпроцесс Intel 14A, который станет первой в мире технологией производства чипов с использованием литографии в сверхжёстком ультрафиолете с высокой числовой апертурой (High-NA EUV). Массовое производство намечено на 2027 год.
КомпанияTSMCнамерена начать производство 1,6-нанометровых процессоров во второй половине 2026 года. TSMC представила свою новую технологию A16 на конференции вСанта-Кларе,Калифорния. Компания отметила, что первыми новейшие чипы получат разработчики решений искусственного интеллекта, а не производители смартфонов, как это обычно бывает.
TSMC решила отложить внедрение своей инновационной технологии подачи питания с обратной стороны кристалла (BPDN) – Super Power Rail – для 2-нм техпроцесса, планируя использовать ее в следующем поколении 1,6-нм чипов A16.
TSMCк концу 2024 года получит передовое литографическое оборудование, выпущенное голландской компаниейASMLи предназначенное для выпуска чипов по 1,4-нм техпроцессу. TSMC приобретает систему EUV-литографии High NA компании ASML стоимостью 350 млн $. Передовая технология обещает почти в три раза увеличить количество транзисторов в чипах. Компания TSMC планирует использовать эту технологию в своем предстоящем 1,4-нм (A14) процессе, надеясь запустить его в массовое производство в 2027 году.
Samsungко второму кварталу 2025 года рассчитывает построить производственную линию для 1,4-нм техпроцесса на предприятии S5 на втором заводе вПхёнтхэке(Pyeongtaek Plant 2). Она сможет производить 2000–3000 пластин ежемесячно. Производство начнётся в 2027 году.
Совместный центр исследований и разработокSamsung ElectronicsиASMLпредставит машины для литографии с высокой числовой апертурой не позднее 2027 года.
TSMCвскоре начнёт закладывать основы для техпроцесса 1 нм. Компания уже приступила к планированию строительства завода, способного выпускать продукцию по нормам 1 нм, в научном парке Цзяи — компания явно уверена, что продолжит развиваться в области полупроводников и сохранит доминирование на рынке производства чипов. Она направила властям города предложение о застройке участка площадью 100 га — он будет поделён 40/60 между заводами по производству упаковки и чипов по нормам 1 нм. TSMC, как сообщается, опередила всех других претендентов.
Инвестиции компании в технологию 1 нм составляют более 1 трлн тайваньских долларов (32 млрд $). В декабре 2023 года TSMC представила дорожную карту, указывающую на намерение запустить производство чипов по нормам 1 нм к 2030 году. В сочетании с трёхмерной гетерогенной интеграцией она сможет выпускать процессоры с более чем 1 трлн транзисторов на чипе.
В начале февраля 2025 годаTSMCначала подготовку к запуску на своей новой фабрике 1 нм производственные линии. ПредприятиеTSMCпо выпуску 1-нм чипов расположится в городеТайнаньна юге островаТайвань. Площадка получила обозначение Fab 25 и со временем приютит до шести предприятий, специализирующихся на выпуске чипов. Три первые фазы Fab 25 будут ориентированы на выпуск 1,4-нм чипов и появятся в первую очередь, позднее будут достроены ещё три корпуса, в которых со временем будет освоен выпуск 1-нм чипов. Массовый выпуск 12-дюймовых пластин на Fab 25 будет осуществляться на 12 линиях. Сроки запуска 1 нм линий поставлены на 2030 год. Если же TSMC ускорит освоение техпроцессов в этом диапазоне, то три первых предприятия на площадке Fab 25 сразу начнут выпуск 1-нм продукции, а три последующих будут специализироваться уже на 0,7-нм.
КомпанияIntelпредставила бизнес-единицу под названием Intel Foundry и новый техпроцесс Intel 14A — первый техпроцесс за пределами разрабатываемой сейчас группы. Также компания анонсировала ещё более тонкий техпроцесс — Intel 10A. Процессор Intel 10a будет первый CPU класса 1 нм. Компания собирается начать массовое производство продукции по нормам Intel 10A уже к концу 2027 года.
В 2021 годуIBMиSamsungсовместно объявили о прорыве в проектировании полупроводников с использованием новой архитектуры вертикального транзистора (VTFET), способную резко увеличить производительность и энергоэффективность будущих процессоров, а также вывести их за пределы 1 нм. По сравнению с современными чипами FinFET потребление энергии чипами VTFET ниже на 85 %, а производительность — выше вдвое.
Бельгийский исследовательский центрИМЕКсотрудничает с мировыми лидерами в сфере производства чипов, а потому его руководство может представлять путь развития всей полупроводниковой отрасли на несколько лет вперёд. По его мнению, к 2037 году производители чипов смогут освоить техпроцесс A2, а тремя годами позже удастся преодолеть барьер в 0,1 нм. Если исходить из принятыхTSMCобозначений, техпроцесс A2 соответствует литографическим нормам 2ангстрема(0,2 нм). Таким образом, в 2040 году полупроводниковая отрасль может преодолеть барьер в 1 ангстрем (0,1 нм), если предсказания главы Imec Люка ван ден Хова (Luc Van den hove) оправдаются. Свои заявления он сделал на технологическом форуме вТайване, работу которого широко освещали местные СМИ.
В нанолистовой технологии Forksheet (FSFET), применение которой ожидается начиная с техпроцесса 1 нм, в одной конструкции совмещаюттранзисторыразной полярности, за счёт чего их становится возможным расположить почти вплотную, всего лишь через небольшой слой диэлектрика. Такие пары разнополярных транзисторов (КМОП-сборки, комплементарные пары) используются в чипах почти везде, и слипание их вместе на 20 % повышают общую плотность транзисторов. Переход на эту технологию должен обеспечить рост производительности на 10 % с сохранением потребления или сокращение потребления на 24 % без прироста производительности.
Начиная с техпроцесса 0,5 нм (5ангстрем), комплементарные пары транзисторов предполагается располагать вертикально (CFET). Затем начиная с техпроцесса 0,2 нм (2 ангстрема) планируется уменьшение толщины каналов с целью уменьшения их длины за счет замены кремния двумерными материалами — атомарно-плоскими монослоями, такими какграфен, сульфиды или селениды вольфрама или молибдена.