Arhitectură MIPS

Microprocessor without Interlocked Pipeline Stage (MIPS) este o arhitectură de procesor care utilizează setul de instrucțiuni RISC simplificată și foarte scalabilă dezvoltată de MIPS Computer Systems în 1985. Procesoarele MIPS au o linie de instrucțiuni în 5 etape pentru a executa mai multe instrucțiuni în același timp. Ideea de bază este de a executa instrucțiuni în linia de instrucțiuni, fără pauze. Pe instrucțiuni executate trebuie să fie necesară doar o frecvență de ceas.
Procesoarele cu această arhitectură sunt utilizate în sisteme înglobate, smartphone, tablete, routere, gateway, stații de lucru, console de jocuri video cum ar fi Sony PlayStation și Nintendo 64, supercalculatoare (NEC Cenju-4), autovehicule (Tesla Model S), inteligență artificială, internetul obiectelor.
În 1992, MIPS Computer Systems a fost preluat de Silicon Graphics, sub numele de MIPS Technologies. Aceasta a fost achiziționată la 17 decembrie 2012, de către Imagination Technologies, continuând să dezvolte arhitectura MIPS.
Primul procesor MIPS R2000 pe 32-bit, a fost dezvoltat în 1984, elementele de bază fiind deja create în1981 la Universitatea Stanford. Acesta era un procesor underpipelined bazat pe arhitectura setului de instrucțiuni RISC și cu un sistem de codare fix. În 1988, a fost introdusă o versiune îmbunătățită, R2000A la 12,5 și 16,67 MHz din IC-urile R2000A și R2010A. A fost utilizat pe scară largă în sisteme înglobate, cum ar fi controlere de imprimantă. R2000 a fost urmat de R3000, utilizând un design general similar al sistemului, cu implementare mai rapidă a cipurilor.
Există mai multe versiuni de microprocesoare MIPS: MIPS I, II, III și IV, precum și versiuni de MIPS32/64. Versiunile MIPS V H1 Beast și H2 Captain au fost doar planificate. Primele arhitecturi MIPS I și MIPS II erau pe 32 de biți. Începând cu aprilie 2018, versiunea actuală este MIPS64 vers. 6 cu microprocesorul I7200.
MIPS I are 32 de registre fiecare putând înmagazina un număr de 32 de biți (un cuvânt):
Există trei tipuri de formate de instrucțiuni MIPS: R, I și J. Fiecare instrucțiune începe cu un cod opțional de 6 biți:
Microprocesoarele MIPS prezintă 5 nivele tipice:
NanoMIPS este o arhitectură de seturi de instrucțiuni cu lungimi variabile concepută special pentru sisteme înglobate, care oferă performanțe ridicate într-o dimensiune a codului substanțial redusă. nanoMIPS este acceptat în versiunea 6 a arhitecturii MIPS. Este inclusă în MIPS64 vers. 6 și implementată în noua serie de procesoare multi-core multi-thread MIPS I7200. Suportul pentru compilator este inclus în instrumentele de dezvoltare bazate pe MIPS GNU.
Concepută pentru microcontrolere și alte sisteme înglobate cu amprentă mică, microMIPS este o arhitectură de set de instrucțiuni de compresie a codului care oferă performanță pe 32 de biți cu dimensiune de cod pe 16 biți pentru majoritatea instrucțiunilor. Păstrează 98% din performanța MIPS32, reducând în același timp dimensiunea codului cu până la 25%, ceea ce se traduce printr-o reducere semnificativă a costurilor cu siliciu. Datorită accesului redus la memorie și utilizarea eficientă a cache-ului de instrucțiuni, conduce de asemenea la reducerea consumului de energie al sistemului. microMIPS este inclusă în versiunile r3, r5 și r6 ale arhitecturii MIPS și sste implementată în microprocesoarele M14K, M5100 și M6200.