Βελτίωση της ταχύτητας απόκρισης βρόχου συγχρονισμού φάσης (phase – locked – loop) με προσαρμοζόμενη δομή βρόχου:
Creators: name: Μαυρίδου, Μαρίνα Νεόφυτου
Publisher: name: Aristotle University of Thessaloniki
Year: 2010
Subjects: βρόχος – συγχρονισμού – φάσης
σχεδίαση φίλτρου
προσαρμοζόμενος βρόχος
phase – locked – loop
filter design
adaptive loop

description: Ο στόχος της διπλωματικής αυτής, είναι η σχεδίαση ενός PLL που να επιτυγχάνει ταχύ συγχρονισμό για σήμα διέγερσης με βήμα στη συχνότητα, διατηρώντας τα επίπεδα θορύβου όσο δυνατόν χαμηλότερα. Έτσι παρουσιάζεται μια νέα δομή PLL με προσαρμοζόμενο βρόχο. Η προσαρμογή του εύρους ζώνης έγινε σχετίζοντας τις παραμέτρους K, ωα και ωp με το σήμα σφάλματος θe (σήμα εξόδου του συγκριτή φάσης), με τέτοιο τρόπο ώστε να επιτυγχάνεται γρήγορη διόρθωση του σφάλματος στη φάση, αυξάνοντας το εύρος ζώνης κατά το μηχανισμό σύλληψης όπου το θe είναι μεγάλο, και μείωση του εύρους ζώνης όταν κλειδώσει το σύστημα όπου το σφάλμα στη φάση μηδενίζεται, μειώνοντας με αυτό τον τρόπο και το διερχόμενο από το σύστημα θόρυβο. Το ιδιαίτερο χαρακτηριστικό αυτού του PLL, είναι η σχεδίαση και χρήση αναλογικού φίλτρου με δυνατότητα μεταβολής των χαρακτηριστικών του με συνεχή τρόπο, αποφεύγοντας έτσι τα μεταβατικά φαινόμενα που παρατηρούνται κατά την απότομη μετάβαση μεταξύ διακριτών καταστάσεων, όπως συμβαίνει σε κάποια από τα προτεινόμενα στη βιβλιογραφία PLL με προσαρμοζόμενο βρόχο. Για τη σχεδίαση του φίλτρου του βρόχου χρησιμοποιήθηκε το μοντέλο που προτείνεται από τους A. Carlosena και A. Manuel – Lazaro [4],[5],[6], λόγω της απλότητας του, αλλά κυρίως λόγω της δυνατότητας ανεξάρτητης μεταβολής των παραμέτρων K, ωα και ωp που προσφέρει. Με αυτό τον τρόπο ήταν δυνατή η μελέτη της εξάρτησης του χρόνου ηρεμίας από κάθε παράμετρο ξεχωριστά. Τέλος στη διπλωματική αυτή προτείνεται μία έκφραση για την εκτίμηση της περιοχής άμεσης σύλληψης (Lock – in Range) σε PLL τύπου ΙΙ, τάξης 3, η οποία δεν μπορεί να υπολογιστεί με τις εκφράσεις που δίνονται στο [2].
description: The objective of this diplomatic thesis is the design of a PLL that achieves a quick lock state for excitation signals with a frequency step, keeping the level of noise as low as possible. So a new structure of PLL with adaptive loop has been presented. The adaptation of the loop’s bandwidth is done by varying the parameters to be changed (K, ωα, ωp), as a function of the phase error signal θe (PD’s output signal) in such way that the error is corrected as fast as possible, increasing the bandwidth during the lock – in process where θe is big and decreasing the bandwidth at the lock state, where the signal error is zero, to reduce the amount of phase error that goes through the PLL. The special feature of this PLL is the design and use of an analogue filter whose characteristics can vary continuously, avoiding that way the glitches that arise from switching between two discrete states, a problem that is encountered in some of the adaptive PLLs that can be found in current literature. For the design of the filter, there has been used the model introduced by A. Carlosena and A. Manuel – Lazaro [4],[5],[6], due to its simplicity, but mostly due to the ability that it offers, to independently vary the parameters K, ωα and ωp. This way it was made possible to study the dependence of settling time on each parameter separately. Finally in this diplomatic thesis, there has been proposed an expression for the estimation of lock – in range for PLLs of type II order 3, that could not be calculated with the expressions given in [2].