Οπτικές μνήμες για αρχιτεκτονικές υπολογιστικών συστημάτων με πολυπλεξία διαίρεσης μήκους κύματος
Creators: name: Βαγιωνάς, Χρήστος Σ.
Publisher: name: Aristotle University of Thessaloniki
Year: 2016
Subjects: Οπτική μνήμη RAM τυχαίας προσπέλασης
Οπτική αποθήκευση σήματος
Οπτικός ενισχυτής ημιαγωγού
Συμβολόμετρο Mach-Zehnder
Μέθοδος πινάκων μεταφοράς
Συνάρτηση μεταφοράς κυκλωμάτων οπτικής μνήμης
Μετατροπή μήκους κύματος
Φωτονική ολοκλήρωση
Πολυπλεξία διαίρεσης μήκους κύματος
Πολυκυματικές οπτικές πύλες επεξεργασίας
Optical Random Access Memory (RAM)
Optical buffering
Semiconductor optical amplifier
Mach-Zehnder interferometer
Transfer Matrix Method
Optical memory circuits transfer function
Wavelength conversion
Photonic integration
Wavelength division multiplexing
Multiwavelength all optical gates
All optical signal processing

description: Η αυξανόμενη ζήτηση για Υπερυπολογιστικές Μηχανές Υψηλής Απόδοσης με exascale επεξεργαστική ισχύ θέτει νέα δεδομένα για τις πολυεπεξεργαστικές αρχιτεκτονικές που στοχεύουν να ικανοποιήσουν τη συνέχιση της κλιμάκωσης του νόμου του Moore. Το γεγονός αυτό έχει αναδείξει το περιορισμένο εύρος ζώνης των ηλεκτρονικών διασυνδέσεων ανάμεσα στον επεξεργαστή και τη μνήμη RAM καθώς και την αργή απόκριση των ηλεκτρονικών μνημών, που παραδοσιακά αντιμετωπίζονταν μερικώς από τη χρήση ιεραρχίας μνήμης cache, καταλαμβάνοντας σημαντικό εμβαδό από το πλινθίο του επεξεργαστή. Ο κύριος στόχος της παρούσας διδακτορικής διατριβής είναι να αναπτύξει το απαραίτητο φωτονικό τεχνολογικό υπόβαθρο που θα επιτρέψει την προσωρινή αποθήκευση δεδομένων με χρήση του φωτός αντί ηλεκτρονίων σε οπτικές μνήμες εκτός της επιφάνειας του πλινθίου, αυξάνοντας το εύρος ζώνης και μειώνοντας την κατανάλωση ενέργειας. Στα πλαίσια της παρούσας διατριβής, μελετήθηκαν πειραματικά και θεωρητικά όλα τα επιμέρους κυκλώματα των μνημών που βασίζονταν σε Ημιαγώγιμους Οπτικούς Ενισχυτές (SOAs) ως μια ώριμη μεταγωγική τεχνολογία. Αρχικά αναπτύχθηκε ένα μοντέλο προσομοίωσης ενός ενισχυτή SOA χρησιμοποιώντας τη μέθοδο των πινάκων μεταφοράς (ΤΜΜ) για την υπολογιστική κατάτμηση του ενισχυτή κατά μήκος της διάδοσης σε μικρούς στοιχειώδεις ομοιογενείς τομείς σταθερής κατάστασης για το μικρό χρονικό διάστημα της διάδοσης του φωτός, πετυχαίνοντας μεγάλης ακρίβειας προσέγγιση στις πειραματικές μετρήσεις, ενώ στη συνέχεια επεκτάθηκε με την εισαγωγή των πολυπλεγματικών Επίσης, αναπτύχθηκε μια αρχιτεκτονική ενός αμιγώς οπτικού κύτταρου RAM που βασίζεται σε τρεις Ημιαγώγιμους Οπτικούς Ενισχυτές ετεροδιαμόρφωσης κέρδους, και υποστηρίζει λειτουργίες σε ταχύτητες μέχρι 20 Gb/s, ενώ επίσης χρησιμοποιεί τεχνικές κωδικοποίησης μήκους κύματος για πρώτη φορά, πετυχαίνοντας έτσι μεγαλύτερο βαθμό παραλληλισμού και ρυθμοαπόδοσης στη γραμμή εισόδου του συστήματος της μνήμης με ταυτόχρονη μείωση κατά 25% στο πλήθος των ενεργών στοιχείων, την κατανάλωση ενέργειας και στο απαιτούμενο αποτύπωμα (footprint). Επίσης παρουσιάζεται μια ολιστική θεωρητική ανάλυση στο πεδίο της συχνότητας και στο πεδίο του χρόνου για δύο αρχιτεκτονικές οπτικών μνημών RAM, συγκεκριμένα το κελί μνήμης που βασίζεται σε τρεις Ημιαγώγιμους Οπτικούς Ενισχυτές με φαινόμενα ετεροδιαμόρφωσης κέρδους και στο κελί με τρία συμβολόμετρα SOA-MZI Ημιαγώγιμων Οπτικών Ενισχυτών με φαινόμενα ετεροδιαμόρφωσης φάσης. Η θεωρητική ανάλυση καταλήγει σε μία ένα-προς-ένα σύγκριση της απόδοσης του συστήματος των δύο κελιών μνήμης, συμπεραίνοντας ότι το κελί μνήμης με τους τρεις Ημιαγώγιμους Οπτικούς Ενισχυτές παρέχει πλεονεκτήματα για ταχύτητες μέχρι 10 Gb/s και το κελί μνήμης με τα συμβολόμετρα SOA-MZI υπερέχει για ταχύτητες μέχρι 40 GHz. Για την ανάπτυξη από απλά μοναδιαία κελιά μνήμης RAM μέχρι ολόκληρες αρχιτεκτονικές κρυφών μνημών cache με μεγαλύτερες χωρητικότητες, με τη χρήση κωδικοποίησης μήκους κύματος στα δεδομένα της οπτικής λέξης, κάθε κελί μνήμης RAM μιας γραμμής μπορεί να διευθυνσιοδοτηθεί αμιγώς παθητικά με τη χρήση ενός αποπολυπλέκτη Φράγματος Συστοιχίας Κυματοδηγών (AWG) του κυκλώματος Επιλογέα Διεύθυνσης Στήλης, ενώ μια πολυκυματική διακοπτική πύλη SOA-MZI ετεροδιαμόρφωσης φάσης ελέγχει ταυτόχρονα την τυχαία προσπέλαση της γραμμής μνήμης.. Τέλος, παρουσιάζεται το κύκλωμα ενός οπτικού Ελεγκτή Ετικετών Tag, ικανού να αποφασίζει οπτικά για την ευστοχία ή την αστοχία εύρεσης των δεδομένων στη μνήμη.
description: The growing demand for High Performance Computing machines with exascale processing powers is setting new standards for Chip Multi-Processor architectures that aim to satisfy the continuous scaling of Moore’s Law. This has highlighted the CPU-RAM electronic interconnect bandwidth limitations and the slow-speed electronic memories, which have been traditionally counteracted through the introduction of memory hierarchy with small and fast cache memory units that occupy valuable CPU die real estate. The main objective of this PhD thesis is to produce the necessary photonic technology framework for enabling caching functionalities using light instead of electrons. This could enable bringing cache modules outside the CPU die area devoting the CPU die real-estate for processing purposes, while simultaneously increasing the memory bandwidth and reducing the energy consumption during memory access.Initially an SOA numerical model was developed using the Transfer Matrix Method (TMM), achieving to produce simulation results in close agreement with the experimental measurements on the gain profile, spectrum and recovery time of a commercial SOA device. The TMM model was later extended through the introduction of multigrid techniques and adaptive time sampling. An all-optical RAM-cell architecture based on three SOA XGM switches was developed as the core building block of an all optical cache. The RAM cell supports Read/Write bitrates up to 20 Gb/s while also exploits WDM-techniques for the first time. This enables multiplexing input-data in one Random Access controlling waveguide On/Off-switch, rather than two conventionally spatially-separated input-lines, for enhanced parallelism and pin-throughput, resulting in 25% savings of active elements, energy and footprint requirements. A holistic frequency and time domain theoretical framework was developed for two optical RAM cell architectures that share the same architecture but exploit different switching mechanisms, namely the three SOA XGM RAM cell and the three SOA-MZI XPM RAM cell. The analysis concludes to an one-by-one system level comparison between the two RAM cell layouts in terms of Read out Extinction Ratio, maximum speed, footprint and power consumption, indicating that the SOA-XGM-based RAM cell offers certain advantages at speeds up to 10 Gb/s and the SOA-MZI XPM-based RAM cell setup dominates at speeds up to 40GHz. On the way from single RAM cells to complete cache architectures with higher capacities, additional peripheral sub-circuits are required for addressing purposes and memory content verification. The proposed column address selector includes also a multi-wavelength SOA-MZI XPM On/Off gate, connected at the common input port of the AWG, to simultaneously control access to the memory line based on the logical pulses of an access signal. Finally, an optical Tag Comparator circuit was developed to decide by optical means whether a cache hit or cache miss is obtained. In order to achieve this, the Tag Comparator utilizes two SOA-MZI XOR gates that compare the tag bits stored in the cache memory line with the tag bits of the CPU read request