Electrical Characterization of Point Defects in 4H Silicon Carbide Power Devices
Elektrische Charakterisierung von Punktdefekten in 4H Siliziumkarbid Leistungsbauelementen
Creators: name: Rasinger, Fabian
Publisher: name: Friedrich-Alexander-Universität Erlangen-Nürnberg (FAU)
Year: 2023
Subjects: 4H-SiC
DLTS
Z1/2
TDRC
POA
MOSFET
subthreshold sweep
hysteresis,
drain current transients
Id-DLTS

description: The native oxide of hexagonal silicon carbide (SiC) with its four-periodic stacking sequence (4H-SiC) is silicon dioxide (SiO2) which is essential to build a metal oxide semiconductor (MOS) field effect transistor (MOSFET) device. At zero hour already the 4H-SiC/SiO2 interface is rich in electrically active defects reducing the MOSFET performance [Afanasev et al., 1997]. After thermal oxidation or oxide deposition, the so-called post oxidation anneal (POA) in nitric oxide (NO) has strongly passivated this interface [Chung et al., 2001], that paved the way for the first commercial SiC MOSFET. However, several experts believe that there is further potential to reduce the amount of defects at this interface and that only full understanding of the present defects leads to a widely accepted SiC technology and usage. New combinations of POA processes are characterized and evaluated. Even though no improved 4H-SiC/SiO2 interface was archived, further in-depth knowledge of the interface is acquired. In this work new methods for device characterization, e.g. thermal dielectric relaxation current (TDRC) or drain current deep level transient spectroscopy (DLTS) (Id-DLTS), are applied in order to give a complete picture of trapping effects with respect to 4H-SiC point or to 4H-SiC/SiO2 interface defects in state-of-the-art power devices. All found defects are not only characterized but also classified and as conclusion a trapping model is proposed based on all the experimental data. The interface defects investigated in this work have an obvious point-defect-like character. The understanding shall further promote the acceptance of this new technology and might allow to further improve the 4H-SiC/SiO2 interface by new means of device processing and interface characterization. Point defects in 4H-SiC merged pn Schottky (MPS) as well as MOSFET devices are characterized with respect to several process parameters and are systematically investigated in order to obtain their influences on the device performance. On one hand, the focus of this work lies on the Z1/2 defect and its influence on the electrical properties in the p-n diode. At a doping activation temperature of 1800°C the Z1/2 defect concentration in p-n diodes increases significantly. However, the consequence of this increase on the performance of the power device is not fully known. On the other hand, this work focuses on the mobility of inversion charge carriers along the 4H-SiC/SiO2 interface in D- und U-MOSFET devices. In n-channel SiC MOSFET devices, the gas composition during the POA has a big impact on the inversion electron density as well as the mobility of the conduction electrons. Defects close to the 4H-SiC conduction band edge of the 4H-SiC/SiO2 interface are quantified as amount per cm2 and the discrete energy levels are obtained via various methods. For example the method of TDRC is able to resolve defect levels and can transform its signal Ig(T) into a defect density close to the 4H-SiC conduction band. The measurement parameter as well as the geometrical parameters of the MOSFET are varied in order to better understand these defects. Finally, the resulting defect model is explained. Defects at the 4H-SiC/SiO2 interface are also responsible for subthreshold sweep hysteresis effect of 4H-SiC MOSFET devices [Rescher et al., 2016]. These defects lead to an earlier turn-on when switching from negative gate voltages compared to a turn-on after positive gate voltage preconditioning. This sweep hysteresis makes itself noticeable via pronounced drain current transients sub threshold. In a detailed study, drain current transients are analyzed after various defect preconditioning states, e.g. negative gate voltage, over a wide range of temperatures. In conclusion, the fast as well as weakly temperature dependent drain current transients are able to explain the hysteresis effect of the threshold voltage. Via a sophisticated model these drain current transients are explained as electron capture process. This theoretical model is built to predict these drain current transients over a wide range of gate voltages and it shows good agreement to the experimental data. It further allows to obtain the defect concentration as well as the capture cross section. Additionally, the strong temperature dependent transients are analyzed via the spectroscopic method of Id-DLTS and a Boltzmann factor for the thermal activation is confirmed. The energy levels and the defect concentrations are calculated.
description: Das native Oxid von 4H-SiC ist SiO2, welches essenziell ist um ein MOSFET Bauteil zu bauen. Bereits zur Stunde null ist die 4H-SiC/SiO2 Grenzfläche reich an elektrisch aktiven Defekten, die die MOSFET Leistung reduzieren [Afanasev et al., 1997]. Nach einer thermischen Oxidation oder Oxidabscheidung passiviert der sogenannte POA in NO diese Grenzfläche stark, sodass damit der Weg für den ersten kommerziellen SiC MOSFET geebnet wurde. Aber viele Experten sind der Meinung, dass es weiteres Potential gibt um die Defektanzahl an der Grenzfläche zu reduzieren und dass nur ein vollständiges Verständnis der vorhandenen Defekte zu einer weitreichend akzeptierten SiC Technologieverwendung führt. Neue Kombinationen an POA Prozessen werden charakterisiert und ausgewertet. Obwohl kein verbessertes 4H-SiC/SiO2 Interface erreicht wurde, wird weiteres tiefgehendes Wissen über das Interface erworben. In dieser Arbeit sind neue Methoden zur Bauteil Charakterisierung angewandt worden, z.B. TDRC oder Id-DLTS, um ein vollständiges Bild der Einfangeffekte in Bezug auf 4H-SiC Punkt- oder 4H-SiC/SiO2 Grenzflächendefekte in modernen Leistungsbauteilen zu bekommen. Alle gefundenen Defekte sind nicht nur charakterisiert aber auch klassifiziert worden und als Schlussfolgerung wird ein Einfangmodel basierend auf sämtlichen experimentellen Daten vorgeschlagen. Die in dieser Arbeit untersuchten Grenzflächendefekte haben einen eindeutigen Punktdefektcharakter. Das Verständnis soll die Akzeptanz dieser neuen Technologie weiter fördern und könnte es erlauben die 4H-SiC/SiO2 Grenzfläche mittels neuer Prozess- und Charakterisierungsmöglichkeiten weiter zu verbessern. Punktdefekte in 4H-SiC MPS sowie auch in MOSFET Bauteile werden in Bezug auf mehrere Prozessparameter charakterisiert und systematisch untersucht um deren Einfluss auf die Bauteilleistung zu ermitteln. Auf der einen Seite wird der Fokus dieser Arbeit auf den Z1/2 Defekt und dessen Einfluss auf die elektrischen Parameter der p-n Diode gelegt. Bei einer Dotierstoffaktivierungstemperatur von 1800°C erhöht sich die Z1/2 Defektkonzentration in p-n Dioden signifikant. Aber die Konsequenz dieser Erhöhung auf die Bauteilleistung ist nicht vollständig erforscht. Auf der anderen Seite fokussiert sich diese Arbeit auf die Mobilität der Inversionsladungsträger entlang der 4H-SiC/SiO2 Grenzfläche in D- und U-MOSFET Bauteile. Bei n-Kanal SiC MOSFET Bauteile hat die Gaszusammensetzung während des Passivierungstemperaturschrittes POA einen großen Einfluss auf Inversionselektronendichte sowie auch die die Mobilität der Leitungselektronen. Die Defektniveaus nahe Leitungsbandkante der 4H-SiC/SiO2 Grenzfläche werden in Anzahl pro cm2 und in deren Energieniveaus mittels unterschiedlicher Methoden quantifiziert. Die Methode der thermisch aktivierten dielektrischen Ströme TDRC bei kryogenen Temperaturen ist in der Lage diese Defektniveaus aufzulösen und in eine Defektdichte nahe Leitungsbandkante umzuwandeln. Hierbei werden Messparameter sowie auch geometrische Parameter variiert um die Stromsignale der Defekte besser zu verstehen und schließlich wird das resultierende Defektmodel erläutert. Defekte bei der 4H-SiC/SiO2 Grenzfläche sind auch verantwortlich für den Hysteresen Effekt unterhalb der Schwellspannung der 4H-SiC MOSFET Bauteile [Rescher et al., 2016]. Diese Defekte führen zu einem früheren Einschalten bei Umschalten von negativer Spannung verglichen mit dem Einschalten nach positiver Spannungsvorkonditionierung am Gate. Dieser Hysteresen Effekt macht sich auch mittels ausgeprägten Drainstromtransienten unterhalb der Schwellspannung bemerkbar. In einer detaillierten Studie werden Drainstromtransienten nach unterschiedlicher Vorkonditionierung der Defekte über einen weiten Temperaturbereich untersucht. Schlussfolgernd die schnellen sowie auch schwach temperaturabhängigen Drainstromtransienten können mit dem Phänomen der Hysterese der Schwellenspannung bei niedrigen Stromniveaus in Verbindung gebracht werden und als Elektroneneinfangprozess erklärt werden. Mittels eines ausgeklügelten Models werden die Drainstromtransienten als Elektroneneinfangprozess erklärt. Dieses theoretische Model wird erstellt um die Drainstromtransienten über einen weiten Bereich an Gatespannungen vorherzusagen und es zeigt eine gute Übereinstimmung mit den experimentellen Daten. Zusätzlich werden die stark temperaturabhängigen Drainstromtransienten mittels der Transientenspektroskopie Id-DLTS bei kryogenen Temperaturen analysiert und ein Boltzmann-Faktor der thermischen Aktivierung wird bestätigt. Die Energieniveaus sowie auch die Defektkonzentrationen werden berechnet.