Σχεδιασμός επαναδιαμορφώσιμων επεξεργαστών
Creators: name: Βουδούρης, Λυμπέρης Στεφάνου
Publisher: name: Aristotle University of Thessaloniki
Year: 2008
Subjects: Επαναδιαμορφώσιμοι επεξεργαστές
Αρχιτεκτονικά επεξεργαστών
Επεξεργαστές ειδικού σκοπού
Reconfigurable processors
Extensible processors
Hardware design
Processor architecture

description: Το Arise προτείνει μια συστηματική προσέγγιση για την επέκταση, μια και μοναδική φορά ενός ενσωματωμένου επεξεργαστή για τη μετέπειτα υποστήριξη της σύζευξης ενός αυθαίρετου πλήθους Ειδικών Υπολογιστικών Μονάδων (Custom Computing Units-CCUs). Μια CCU μπορεί να είναι μια ASIC ή επαναδιαμορφώσιμη μονάδα, που μπορεί να αξιοποιηθεί κάνοντας χρήση χαλαρού ή στενού υπολογιστικού μοντέλου. Επιλέγοντας το κατάλληλο υπολογιστικό μοντέλο για κάθε τμήμα της εφαρμογής, ολόκληρος ο χώρος εφαρμογής μπορεί να είναι υποψήφιος για επιτάχυνση, με αποτέλεσμα σημαντική βελτίωση των επιδόσεων. Το ARISE προσφέρει αρθρωσιμότητα και κλιμάκωση και αντιμετωπίζει τα προβλήματα του pcode space explosion και του περιορισμού των τελεστών, που υπάρχουν σε τέτοιου είδους συστήματα. Για την υποστήριξη αυτών των χαρακτηριστικών παρουσιάζουμε μια οργάνωση μηχανής που επιτρέπει την παράλληλη λειτουργία ενός επεξεργαστή και ενός σετ CCUs. Για να ελέγξουμε τη τις CCUs επεκτείνουμε μία φορά το σετ εντολών του επεξεργαστή με εφτά εντολές. Προτείνουμε μία μικρο-αρχιτεκτονική που ελαχιστοποιεί την επιβάρυνση της επικοινωνίας μεταξύ των CCUs και του επεξεργαστή και αναπτύσσουμε ένα γενικό και ευέλικτο παραμετρικό μοντέλο επεκτείνοντας έναν επεξεργαστή MIPS. Εντοπίζουμε τις λειτουργικές μονάδες που μπορούν να αντιστοιχιστούν σε πόρους ενός FPGA, ώστε να επωφεληθούμε από τη βελτίωση των επιδόσεων που προσφέρουν. Εκτελείται ένα δοκιμαστικό πρόγραμμα σε περιβάλλον προσομοίωσης για την εξακρίβωση της ορθής λειτουργλιας. Το σύστημα συντίθεται σε ένα FPGA της Xilinx και λαμβάνονται και αναλύονται τα αποτελέσματα των επιδόσεων.
description: Arise proposes a systematic approach for extending once an embedded processor to support thereafter the coupling of an arbitrary number of Custom Computing Units (CCUs). A CCU can be a hardwired or reconfigurable unit, which can be utilized using a tight and/or loose model of computation. By selecting the appropriate model of computation for each part of the application, the complete application space is considered for acceleration, resulting in significant performance improvements. ARISE offers modularity and scalability and addresses the problemsof opcode space explosion and operands limitation, that exist in such types of systems. To support these features we present a machine organization that allows the co-operation of a processor and a set of CCUs. To control the CCUs we extend once the instruction set of the processor with seven instructions. We propose a microarchitecture that minimizes communication overhead between the CCUs and the processor and develop a generic and flexible parametric model by extending a MIPS processor. We identify the functional components that can be mapped to FPGA resources, in order to benefit from the performance improvement they provide. A test case program is executed in simulation environment to verify proper functionality. The system is synthesized on a Xilinx FPGA and performance results are retrieved and analyzed.