Οπτικά περιφερειακά συστήματα για υψίρρυθμες μνήμες RAM με κωδικοποίηση μήκους κύματος
Creators: name: Αλεξούδη, Θεονίτσα Γ.
Publisher: name: Aristotle University of Thessaloniki
Year: 2015
Subjects: Οπτικά περιφερειακά συστήματα
Οπτικές Μνήμες Τυχαίας Προσπέλασης
Οπτικός αποκωδικοποιητής διευθύνσεων μνήμης
Τεχνική πολυπλεξίας με διαίρεση μήκους κύματος
Optical memory peripheral circuits
All-optical row address decoder
Semiconductor optical amplifiers (SOAs)
Wavelength Division Multiplexing (WDM)

description: Η ανάπτυξη της φωτονικής τεχνολογίας οδήγησε στην υλοποίηση οπτικών μνημών τυχαίας προσπέλασης που μπορούν να χρησιμοποιηθούν σε αντικατάσταση των ηλεκτρονικών αναλόγων τους, προσφέροντας σημαντικά πλεονεκτήματα αναφορικά με την ταχύτητα, το ίχνος επιφάνειας και την κατανάλωση ενέργειας. Αν και με την βοήθεια της φωτονικής τεχνολογίας φαίνεται σταδιακά να αναπτύσσεται η νέα πρωτοποριακή υποδομή των υπερυπολογιστών τόσο σε επίπεδο οπτικών διασυνδέσεων όσο και σε επίπεδο οπτικών μνημών, κάποια βασικά περιφερειακά συστήματα που θα καταστήσουν πλήρως λειτουργική την σύνδεση του επεξεργαστή - οπτικής μνήμης ακόμη απουσιάζουν. Τα περιφερειακά συστήματα μιας οπτικής μνήμης είναι τα βασικά εκείνα στοιχεία που αποτελούν την διεπαφή της μνήμης και είναι υπεύθυνα για ένα πλήθος λειτουργιών όπως αποκωδικοποίηση διευθύνσεων γραμμής/στήλης και έλεγχο πρόσβασης των οπτικών δεδομένων στο οπτικό κελί αποθήκευσης. Το βασικό αντικείμενο της παρούσας διδακτορικής διατριβής είναι ο σχεδιασμός και η μελέτη αμιγώς οπτικών κυκλωμάτων για την ανάπτυξη οπτικής διεπαφής . Τα προτεινόμενα οπτικά κυκλώματα εκμεταλλεύονται τους τεχνολογικά ώριμους οπτικούς ενισχυτές SOA για την επίτευξη υψηλής ρυθμοαπόδοση, χαμηλής κατασκευαστικής πολυπλοκότητα αλλά και χαμηλής κατανάλωσης ενέργειας μέσω της τεχνικής πολυπλεξίας με διαίρεση μήκους κύματος. Στο πλαίσιο της παρούσας διδακτορικής διατριβής, πραγματοποιήθηκε σχεδιασμός και μελέτη μιας οπτικής πολυκυματικής πύλης ελέγχου πρόσβασης στα 10Gb/s, η οποία βασίζεται σε ένα οπτικό ενισχυτή SOA. Επίσης, μελετήθηκε η αρχιτεκτονική ενός οπτικού παθητικού 2×4 αποκωδικοποιητή διευθύνσεων γραμμής σε συνδυασμό με μια οπτική πολυκυματική πύλη ελέγχου πρόσβασης και έναν παθητικό αποκωδικοποιητή διευθύνσεων στήλης. Η οπτική αρχιτεκτονική επιβεβαιώθηκε πειραματικά στα 10Gb/s για δύο διαφορετικές οπτικές πύλες ελέγχου πρόσβασης. Ακόμη, εξετάστηκε το μέγιστο επιτρεπτό μέγεθος των οπτικών αποκωδικοποιητών που παρουσιάζονται μαζί με μια εναλλακτική αρχιτεκτονική για τον οπτικό παθητικό αποκωδικοποιητή διευθύνσεων που επιτρέπει πρόσβαση σε περισσότερες γραμμές της μνήμης με την ίδια κατανάλωση ενέργειας. Επιπλέον, μελετώνται οπτικά κυκλώματα μνήμης που εκμεταλλεύονται έναν παθητικό βρόχο ανάδρασης για να επιτύχουν αποθήκευση στο οπτικό πεδίο. Συγκεκριμένα, παρουσιάζεται ένα οπτικό κύκλωμα Τ flip-flop στα 10Gb/s που αποτελείται από ένα οπτικό συμβολόμετρο SOA-ΜΖΙ μαζί με ένα παθητικό βρόχο ανάδρασης. Στην συνέχεια, εξετάζεται το ίδιο κύκλωμα σε διασύνδεση στα 10Gb/s για την επίτευξη της λειτουργίας ενός 2-bit οπτικού μετρητή. Αυτά τα κυκλώματα μνήμης αποτελούν ιδανικούς υποψηφίους για οπτικές υλοποιήσεις πιο περίπλοκων περιφερειακών συστημάτων, όπως είναι οι καταχωρητές ολίσθησης και οι γεννήτριες ψευδοτυχαίας ακολουθίας bit. Σε μια τέτοια περίπτωση, απαιτείται η διασύνδεση πολλαπλών σταδίων οπτικών ενισχύτων SOΑ και κατ’ επέκταση ο ορθός σχεδιασμός του οπτικού συστήματος προϋποθέτει την μελέτη της υποβάθμισης που εισάγει ο κάθε ενισχυτής SOA στα οπτικά σήματα σε κάθε στάδιο. Για το λόγο αυτό, πραγματοποιήθηκε στα πλαίσια της παρούσας διδακτορικής διατριβής θεωρητική μελέτη για την υποβάθμιση που εισάγει ο SOA στα οπτικά σήματα κατά την διαδικασία ενίσχυσης. Συγκεκριμένα, μελετήθηκε η ντετερμινιστική χρονική ολίσθηση αλλά και οι ιδιότητες της εξίσωσης ισχύος που προκαλεί ο ενισχυτής σε εισερχόμενους ανισοϋψείς οπτικούς παλμούς.
description: Recently, significant research demonstrations in photonic technology have been reported such as the optical memory implementations. In the near future, optical memories will probably replace their electronic counterparts, since they can offer many advantages in terms of speed, footprint and power consumption. Although the positive impact of photonic technology in HPC infrastructure is already obvious with both optical memories and optical interconnect implementations, there are still some missing fundamental parts between CPU-Memory that need to be implemented with optics. These peripheral components such as optical row/column decoders are responsible for decoding and routing the optical data to a specific memory location. Their implementation will consist the optical interface that will allow for complete functional 2D optical memory realization. The main objective of this PhD thesis is the design, development and evaluation of all-optical architectures that will be employed in optical memory interface implementation such as optical access gates and row/column decoders. The proposed optical circuits rely on SOA-based implementations to achieve high throughput, low fabrication complexity and low power consumption by exploiting the wavelength division multiplexing (WDM) technique. In this PhD thesis, design and detailed studies of a multiwavelength SOA-based optical access gate were performed at 10Gb/s. This optical switch supports the WDM technique and as a result the power consumption of the optical RAM architecture can be minimized through efficient hardware sharing. In addition, a novel architecture for an all-optical passive 2×4 row decoder is also proposed in this PhD thesis. The all-optical passive 2×4 row decoder is combined with a multiwavelength optical access gate and a passive column decoder to provide full access to a 4×2 optical RAM bank. The proposed architecture was experimentally confirmed at 10Gb/s for two alternative access gates. The second section of the PhD discusses optical memory circuits that exploit a passive optical feedback loop in order to perform bit storing in the optical domain. More specifically, an all-optical Τ flip-flop at 10Gb/s is demonstrated, relying its operation on an SOA-MZI interferometer and a feedback loop. The same all-optical Τ flip-flop circuit is, then, used in cascade to serve as 2-bit all-optical counter. These circuits can have a critical impact in case of complex optical peripheral implementations such as shift registers and PRBS generators. In that case, many cascaded stages of these circuits should be employed, yielding to multiple SOAs placed in a row. However, the accurate design of an optical system would require a prior study on the optical degradation induced by SOA elements, during the amplification process. On that account, a theoretical study was performed, in the frame of the present PhD thesis, in order to investigate the Deterministic Timing Jitter and Peak power equalization induced by the SOA.