A fully-integrated 1.8V low-power LDO with dynamic transient control for SoC applications
Creators: name: Ζάχος, Νικόλαος Αντωνίου
Publisher: name: Aristotle University of Thessaloniki
Year: 2024
Subjects: Πλήρως ολοκληρωμένος
Χαμηλής κατανάλωσης
Δυναμικός έλεγχος των μεταβατικών φαινομένων
Fully-integrated
Low-power
Dynamic transient control

description: Σε αυτή τη διπλωματική εργασία παρουσιάζεται η σχεδίαση ενός πλήρως ολοκληρωμένου CMOS LDO χαμηλής κατανάλωσης για εφαρμογές SoC, ο οποίος έχει τη δυνατότητα παροχής ρεύματος μέσα σε ένα μεγάλο εύρος τιμών. Σε αντίθεση με τη φιλοσοφία σχεδίασης που ακολουθείται για έναν συμβατικό LDO, στην οποία τόσο η σταθερότητα του συστήματος, αλλά και η μεταβατική του απόκριση εξαρτώνται από μεγάλους εξωτερικούς πυκνωτές που συνδέονται στην έξοδο του LDO, η εν λόγω εργασία εστιάζει σε μία διαφορετική σχεδιαστική προσέγγιση. Ξεκινώντας από την κλασσική τοπολογία του LDO και λόγω της απαίτησης των συστημάτων SoC, ότι ολόκληρο το ηλεκτρονικό σύστημα θα πρέπει να είναι πλήρως ολοκληρωμένο πάνω στο ίδιο τσιπ, κάθε πυκνωτής που, υπό κανονικές συνθήκες, θα συνδεόταν στην έξοδο του LDO, αφαιρείται πλήρως από το κύκλωμα. Για να μην επηρεαστεί η λειτουργία του LDO, νέες συνδεσμολογίες τοποθετούνται εσωτερικά στο τσιπ και ολοκληρώνονται μαζί με το κύκλωμα του LDO. Αρχικά, για να αντισταθμιστεί το σύστημα, χρησιμοποιείται ένας μικρός εσωτερικός πυκνωτής Miller, ο οποίος λόγω του μεγέθους του μπορεί να ολοκληρωθεί. Έτσι εξασφαλίζεται η σταθερότητα του συστήματος σε όλο το εύρος λειτουργίας του LDO. Έπειτα, στο κύκλωμα συνδέεται ένας ακολουθητής τάσης (buffer), ο οποίος βοηθά στην οδήγηση του Τρανζίστορ Ισχύος. Τελικά, χρησιμοποιώντας μια τεχνική δυναμικής πόλωσης σχεδιάζεται ένα κύκλωμα ελέγχου των μεταβατικών φαινομένων (Transient-Control Circuit), το οποίο βοηθά το σύστημα κατά τη διάρκεια της μεταβατικής του απόκρισης, ώστε να μειωθούν τόσο το πλάτος όσο και τη διάρκεια των μεταβατικών φαινομένων (υπερύψωση τάσης). Συγκεκριμένα, η σχεδίαση του κυκλώματος ελέγχου των μεταβατικών φαινομένων, υλοποιείται με τη χρήση των Quasi-Floating Gate MOS transistor. Το κύκλωμα αυτό συνδέεται στην πύλη του Τρανζίστορ ισχύος και είναι σχεδιασμένο, έτσι ώστε στην ισορροπία να είναι απενεργοποιημένο. Με τον τρόπο αυτό επιτυγχάνεται η ελαχιστοποίηση της κατανάλωσης. Κατά τη διάρκεια των μεταβατικών φαινομένων, όταν η τάση εξόδου αυξάνεται ή μειώνεται αρκετά και αποκλίνει από την ονομαστική τιμή, το κύκλωμα αυτό ενεργοποιείται και βοηθά τον buffer ώστε να μπορεί να οδηγήσει το Τρανζίστορ Ισχύος σε κάθε περίπτωση. Αυτό επιτυγχάνεται αλλάζοντας δυναμικά την πόλωση του buffer, κάτι που αυξάνει το Slew Rate στον κόμβο εισόδου του Τρανζίστορ Ισχύος και τελικά το αναγκάζει να αποκριθεί γρήγορα και να σταθεροποιήσει την τάση στην έξοδο του LDO γύρω από την ονομαστική τιμή. Το τελικό κύκλωμα του LDO λειτουργεί με μια πολύ μικρή στατική κατανάλωση, επιτυγχάνει πολύ μικρή Σταθεροποίηση Γραμμής (Line Regulation) και Σταθεροποίηση Φορτίου (Load Regulation), διατηρώντας την τάση εξόδου σταθερή σε ένα μεγάλο εύρος ρευμάτων εξόδου και τάσεων εισόδου. Λόγω των παραπάνω χαρακτηριστικών, το κύκλωμα είναι ιδανικό για εφαρμογές SoC χαμηλής κατανάλωσης και χαμηλής συχνότητας. Το κύκλωμα υλοποιήθηκε σε τυπική CMOS τεχνολογία n-well.
description: This thesis presents the design of a fully integrated low-power CMOS LDO for SoC (System-on-Chip) applications, that can supply load current within a wide range. In contrast to the conventional LDO design philosophy, where the stability of the system as well as the transient behavior of the output voltage are controlled by large capacitors connected in the output node externally, this work focuses on a different design approach. Using the conventional LDO topology and due to the necessity of SoC design that everything should be completely integrated, any output capacitor that under normal circumstances would be connected externally is completely removed. Instead, new circuits are designed and integrated into the LDO's internal circuitry, that compensate for this removal. Regarding frequency compensation, a small internal Miller compensation capacitor is connected to ensure stability under all operating conditions. This capacitor can be integrated due to its small size. Then, a buffer is added that helps drive the Power Device. Finally, based on a dynamic biasing technique to control the transient behavior of the output voltage, a transient-control circuit is designed and connected at the input of the Power Device, which enhances the transient response of the system, reducing the amplitude of the undershoots/overshoots as well as their duration. Specifically, the transient-control circuit is implemented with the use of the Quasi-Floating Gate MOS transistor. The circuit is connected at the gate of the power device, and it is designed, so that in equilibrium, it is turned-off. This way the total power consumption of the circuit is minimized. When a large transient appears, and the output voltage begins to diverge from its nominal value, the transient-control circuit turns-on and helps the buffer drive the power device efficiently. This is done by dynamically increasing the Slew-Rate at the power device's input node, when necessary, which then responds faster and negates the output change, thus regulating the output voltage at nominal value. The final LDO circuit operates with a low quiescent current, achieves very small Line Regulation and Load Regulation, while maintaining the output voltage constant at the nominal value, within a wide range of load currents and input voltages. Due to the above characteristics, the designed circuit is ideal for low-power baseband SoC applications. The circuit was implemented in a standard CMOS n-well technology.