Algorithm implementation on FPGA for Input Mezzanine of ATLAS Fast TracKer System
Creators: name: Μποχωρίδης, Εμμανουήλ Πέτρου
Publisher: name: Aristotle University of Thessaloniki
Year: 2018
Subjects: Συστοιχίες Επιτόπια Προγραμματιζόμενων Πυλών
Ενσωματωμένα συστήματα
Αλγόριθμοι
FPGA (Field programmable Gate Arrays)
Fast Tracker (FTK) ATLAS (A-Torroidal LHC Apparatus)
Embedded systems

description: Σε αυτή τη διπλωματική εργασία παρουσιάζεται η έρευνα που έγινε πάνω σε αποδοτικούς αλγόριθμους ενσωματωμένους σε FPGAs για εφαρμογές σχετικές με την επεξεργασία εικόνας. Ειδικότερα, παρουσιάζεται η δουλειά που έγινε στα πλαίσια της συνεργασίας του Εργαστηρίου Ηλεκτρονικής του τομέα Ηλεκτρονικής και Υπολογιστών με τον τομέα Πυρηνικής Φυσικής και Φυσικής Στοιχειωδών Σωματιδίων του Αριστοτελείου Πανεπιστημίου Θεσσαλονίκης. Το Εργαστήριο Ηλεκτρονικής είναι μέλος της αναπτυξιακής ομάδας για τα FPGA που υπάρχουν στο νέο σύστημα επεξεργασίας δεδομένων, το Fast TracKer (FTK), του συστήματος σκανδαλισμού του ATLAS . Ο σκοπός αυτής της ομάδας είναι η ανάπτυξη υλικολογισμικού (ﬁrmware), η εφαρμογή του στα FPGA , καθώς και η υποστήριξη και η αποσφαλμάτωση του. Το υλικολογισμικό που αναπτύχθηκε, δοκιμάστηκε και εξακριβώθηκε η σωστή λειτουργία του για αυτή την διπλωματική εργασία, ήταν για την κάρτα Input Mezzanine που είναι το πρώτο στάδιο επεξεργασίας δεδομένων του FTK. Αρχικά, στο πρώτο κεφάλαιο, γίνεται μια σύντομη περιγραφή για τις Συστοιχίες Επιτόπια Προγραμματιζόμενων Πυλών ή αλλιώς Field Programmable Gate Arrays (FPGAs). Πιο συγκεκριμένα τα FPGAs είναι ημιαγωγικές συσκευές που η λογική τους βασίζεται πάνω σε έναν πίνακα, μια συστοιχία, από Ρυθμιζόμενα Λογικά Μπλοκ ή αλλιώς Conﬁgurable Logic Blocks (CLBs) συνδεδεμένα μεταξύ τους με προγραμματίσιμες διασυνδέσεις. Στο δεύτερο κεφάλαιο, γίνεται μια σύντομη περιγραφή του ανιχνευτή ATLAS (AToroidal LHC Apparatus) και πιο συγκεκριμένα του εσωτερικού του ανιχνευτή, Inner Detector, και του συστήματος σκανδαλισμού του, Trigger System. Στο τρίτο κεφάλαιο της εργασίας αυτής, αναλύεται το πρώτο στάδιο επεξεργασίας του FTK, η κάρτα Input Mezzanine. Ο κύριος σκοπός της είναι να αποκωδικοποιεί τα εισερχόμενα δεδομένα από τους οδηγούς ανάγνωσης του εσωτερικού ανιχνευτή του ATLAS και να επιτελεί μια μείωση των δεδομένων μέσω της διαδικασίας συσταδοποίησης (clustering) των εικονοστοιχείων, από τα οποία πέρασαν τα φορτισμένα σωματίδια και εναπόθεσαν φορτίο, και στη συνέχεια της εύρεσης του κέντρου των συστάδων. Στο τέταρτο και τελευταίο κεφάλαιο, παρουσιάζεται η δουλειά που έγινε για το Input Mezzanine του FTK στα πλαίσια αυτής της διπλωματικής εργασίας. Πιο συγκεκριμένα, αναπτύχθηκαν δύο αλγόριθμοι οι οποίοι ενσωματώθηκαν στην ID_Cluster_Pixel μονάδα, και συγκεκριμένα στις υπομονάδες Hit Decoder και Centroid Calculation. Στον Hit Decoder το νέο υλικολογισμικό που αναπτύχθηκε προσθέτει μια νέα λειτουργία, αυτή του ελέγχου των hit για τα λεγόμενα ganged pixels. Στο Centroid Calculation το νέο υλικολογισμικό που αναπτύχθηκε αφορά τις απαραίτητες αλλαγές που έπρεπε να γίνουν ώστε να συμπεριληφθεί το νέο, εσωτερικό επίπεδο Insertable B-Layer (IBL) στην εργασία που επιτελεί το FTK για την εύρεση τροχιών. Και τα δύο υλικολογισμικά (αλγόριθμοι) που αναπτύχθηκαν, δοκιμάστηκαν αρχικά σε προσομοίωση με το πρόγραμμα ISim της Xilinx , και επαληθέυτηκε η σωστή λειτουργία τους για πραγματικά δεδομένα 1000 γεγονότων, φτάνοντας τις απαιτήσεις όσον αφορά το χρόνο επεξεργασίας αλλά και της χρήσης των διαθέσιμων πόρων που θέτει το FTK . Στη συνέχεια επαληθεύτηκε η σωστή τους λειτουργία στο εργαστήριο του FTK στο CERN πάνω στην πλακέτα Input Mezzanine από την αρμόδια ομάδα
description: In the context of this master thesis the author’s research in efﬁcient algorithms for FPGA integration in applications for relative to image processing is presented. First a brief description of Field Programmable Gate Arrays (FPGAs) is done in chapter one. In the second chapter, the ATLAS Inner Detector and its Trigger System is presented before a more extended description of Fast TracKer (FTK) is exposed where its structure, components and function are explained. The work done for this master thesis is for the Input Mezzanine (IM) of FTK which is described extensively in chapter three. Aristotle University of Thessaloniki e-LAB of Electronics and Computers Department in cooperation with the Nuclear and Elementary Particle Physics Department is part of the FPGA development team whose purpose is to develop, implement and debug the ﬁrmware integrated on hardware (FPGAs). Speciﬁcally, the ﬁrmware developed was for the Pixel Clustering of FTK IM. The Input Mezzanine is the ﬁrst processing step of FTK and its main purpose is to decode the incoming data from the ATLAS Inner Detector Read Out Drivers (RODs) and perform data reduction by clustering the hits and ﬁnding the centroid of clusters. This data reduction is making the second stage process of FTK, which takes place in the Associative Memory Board (AMB), much easier and faster. In the fourth and ﬁnal chapter, the ﬁrmware developed for the Pixel Clustering is presented. The ﬁrst part of this master thesis was the development of a new module inside the Hit Decoder module of the ID Cluster Pixel. The Hit Decoder is the ﬁrst actual processing step of Pixel Clustering, where as its name suggests, decodes the raw data coming from the RODs and rearranges them to more suitable format for further processing. This new module, called the Ganged Pixels Control Interface (GPCI), adds the new functionality of detecting hits on pixels that are not being read out directly and were ignored in previous ﬁrmware versions. In brief, it gives FTK virtual access to a part of the detector (pixels as mentioned) that doesn’t have a direct physical and independent connection to the RODs. The second algorithm developed and implemented was on the last processing step of the Pixel Custering, the Centroid Calculation. The Centroid Calculation the next module after the Grid Clustering (which ﬁnds the cluster of hits) and its work is to calculate the centroid of clusters of hits in global ATLAS coordinates so that are accessible from all other processing steps. Speciﬁcally, the Centroid Calculation for the new layer of Pixel Detector, Insertable B-Layer (IBL), was modiﬁed. The new algorithm developed is ﬁxing the differences in pixel sizes inside a pixel module and calculate the coordinates in normalized units (global ATLAS coordinates) before performing the centroid calculation and cluster’s bounding box processes. Both of the ﬁrmwares (algorithms) implemented, and especially the second one which is crucial, are very important for the proper function of FTK. These ﬁrmwares are tested ﬁrst in simulation and compared with ofﬂine simulation and proper functionality demanded by FTK standards is proved. Then the ﬁrmware was tested on IM FPGAs on lab in CERN and its functionality was veriﬁed once more