Σχεδιασμός ολοκληρωμένου κυκλώματος συγκριτή για μετατροπέα αναλογικού σήματος σε ψηφιακό 6-bits συχνότητας δειγματοληψίας 2.5Ghz:
Creators: name: Μούντριχας, Λάμπρος Βασιλείου
Publisher: name: Aristotle University of Thessaloniki
Year: 2010
Subjects: Ολοκληρωμένος Συγκριτής
6bit Μετατροπέας αναλογικού σήματος σε ψηφιακό
Τεχνολογία UMC 90nm
Integrated Comparator
6bit Analog to Digital Converter
UMC 90nm Technology

description: Στη παρούσα διπλωματική εργασία αναφέρεται η μελέτη και ο σχεδιασμός ενός ολοκληρωμένου συγκριτή υψηλής ταχύτητας, σε τεχνολογία 90nm, δομικό στοιχείο ενός μετατροπέα αναλογικού σήματος σε ψηφιακό, ανάλυσης 6bit (και μελλοντικά 8bit), συχνότητας δειγματοληψίας 2.5GHz, για την ψηφιοποίηση σήματος 600mV συχνότητας 600MHz. Ο συγκριτής αποτελείται απο δυο σταδία, τον προενισχυτή και τη μονάδα “track and latch”. Ο προενισχυτής ενισχύει το σήμα εισόδου, και παράλληλα λειτουργεί ως βαθμίδα απομόνωσης (buffer) αποτρέποντας φαινόμενα παρασιτικών στιγμιαίων τάσεων (kickback) στην είσοδο. Σχεδιάστηκε με ενίσχυση DC 12dB, συχνότητα θλάσης 3.8GHz (typical/27oC) και bandwidth 14.2GHz. Χαρακτηριστική είναι η μικρή πτώση της ενίσχυσης – 100mdB – σε συχνότητες μέχρι 600MHz. Ο δυσκολότερος παράγοντας που αντιμετωπίστηκε ήταν η χαμηλή τάση τροφοδοσίας που κάνει δύσκολη τη λειτουργία του κυκλώματος στα διάφορα corners. Η τοπολογία track-and-latch, αποτελείται απο ένα ζεύγος σταυρωτά συνδεδεμένων (crosscoupled) αντιστροφέων, επιτυγχάνοντας υψηλή ταχύτητα λειτουργίας. H σύνδεση με τον προενισχυτή γίνεται μέσω ενός δικτυώματος διακοπτών, που σκοπό έχει την μείωση του φαινομένου kickback. Το offset του latch βρίσκεται σε ικανοποιητικά επίπεδα, με μελανό σημείο τη λειτουργία σε υψηλή συχνότητα κατα την προσομοίωση 8bit. Οφείλεται στην αργή απόκριση της πηγής ρεύματος και λύνεται με την προσθήκη ενός διακόπτη, με μόνο μειονέκτημα την ανάγκη ύπαρξης ενός συμπληρωματικού ρολογιού. Η τελική τοπολογία του συγκριτή έχει την δυνατότητα να λειτουργεί σε συχνότητα 3.4GHz (2.36GHz, Slow-Hot) για την περίπτωση των 6bit-600mV input, καταναλώνοντας 480uA (590uA, Slow-Hot). Στην περίπτωση ανάλυσης 7bit-600mV, στα 3GHz (2GHz, Slow-Hot), και για 8bit στα 2.7GHz (1.75GHz, Slow-Hot). Υπάρχει και η δυνατότητα να φτάσει τα 2.5GHz, (Slow-Hot) άν δε χρειάζεται να ενσωματωθεί σε συστήματα περισσοτέρων bits.
description: This thesis refers to the study and design of a high speed 90nm comparator, as a component of an 6bit (and future 8bit) Analog-to-Digital converter, at 2.5GHz sampling frequency, implemented for the digitization of a 600mV – 600MHz signal. The comparator consists of two stages, the preamplifier and a Track-and-Latch unit. The preamplifier amplifies the input signal, while functioning as a buffer thus preventing kickback phenomena. It is designed with a DC gain of 12dB in mind, cut-off frequency of 3.8GHz (typical/27oC) and a bandwidth of 14.2GHz. The gain loss at frequencies up to 600MHz is minimal, at -100mdB. The low supply voltage of 1.2V made the operation at various design corners difficult. The Track-and-Latch, consists of a pair crosscoupled inverters, achieving high speed of operation. It is connected to the preamplifier via a couple of switches in order to reduce kickback effects. The offset of the Track-and-Latch is at satisfactory levels, with minor problems at high frequencies during 8bit simulations. This is due to the topology's slow current source and is addressed with the addition of a NMOS switch. The drawback to this approach is the need for a two phase clock. The final topology of the comparator is able to operate at frequencies of 3.4GHz (2.36GHz, Slow-Hot) consuming 480uA (590uA, Slow-Hot) - 6bit/600mV input. At 3GHz (2GHz, Slow-Hot) – 7bit/600mV, and at 2.7GHz (1.75GHz, Slow-Hot) – 8bit/600mV input. There is also a way for the circuit to operate at 2.5GHz (Slow-Hot) if it is not to be implemented in more than 6bit ADCs.