title: Prozessoptimierung zur Ausbeuteerhöhung von unipolaren 4H-SiC-Leistungsbauelementen
Creators: name: Schlichting, Holger
Publisher: name: Friedrich-Alexander-Universität Erlangen-Nürnberg (FAU)
Year: 2025

description: Die Ausbeute spielt eine zentrale Rolle in der Halbleiterindustrie. Vor allem für die Kommerzialisierung neuer Bauelemente ist eine schnelle Ausbeuteerhöhung von hoher Bedeutung. In den letzten Jahren etablierte sich auf dem Markt für Leistungshalbleiterbauelemente ein immer stärker wachsender Anteil basierend auf Halbleitermaterialsystemen mit weiter Bandlücke, insbesondere auf Siliciumcarbid (SiC). Aufgrund seiner diversen Vorteile werden Bauelemente auf der Basis von SiC immer wichtiger in der Leistungselektronik. In der, im Vergleich zur Silicium-Technologie, noch jungen SiC-Technologie, gibt es einige Phänomene und Mechanismen, die mangels eines vollständigen wissenschaftlichen Verständnisses zu verringerten Ausbeuten sowie Einbußen bei Bauelement-Lebensdauern führen können. Aufgrund des schnell wachsenden Marktes, neuen Bauelementtechnologien und Prozessierungsmethoden, sowie der speziellen Materialeigenschaften von SiC, ist vor allem die Ausbeute bei der Fertigung ein kritischer Faktor für eine effektive Kommerzialisierung von SiC-basierten Leistungsbauelementen. Da ein wesentlicher Anwendungsbereich der Bauelemente im Bereich Automotive und Luft- und Raumfahrt liegt, ist zusätzlich die Zuverlässigkeit von Bedeutung. Diese muss ähnlich wie die Ausbeute in Betracht gezogen werden, da auch Frühausfälle in der Anwendung zu kommerziellen Verlusten führen können. In dieser Arbeit werden unterschiedliche Aspekte der Ausbeutereduktion in der SiC-Technologie, insbesondere in Bezug auf unipolaren Leistungsbauelemente, beleuchtet. Verschiedene Fehlerbilder, sowohl parametrischer, als auch katastrophaler Art, werden betrachtet. Dabei wird der Einfluss von unterschiedlichen zufälligen und systematischen Defekten bewertet und bezüglich ihrer Bedeutung eingeordnet. Es wird gezeigt, dass viele der untersuchten Aspekte speziell für die SiC-Technologie relevant sind. Während in herkömmlichen Arbeiten zur Ausbeuteanalyse häufig mit theoretischen Verteilungsmodellen von prozessinduzierten Defekten gearbeitet wird, werden im Rahmen dieser Arbeit konkrete ausbeutereduzierende Faktoren aus der SiC-Technologie analysiert. Um hierbei die Verbesserungsmöglichkeiten in unterschiedlichen Stadien der Prozessreife zu analysieren, beziehen sich die Untersuchungen auf eine 4H-SiC-CMOS-Prototypenlinie mit Produkten und Prozessen unterschiedlicher Reifegrade. Die Untersuchungen stellen sich somit in den Kontext von Lernzyklen, welche notwendig sind, um den Grad der Technologie- und Produktreife, und somit die Ausbeute, zu erhöhen. Da im Rahmen der Optimierung von Technologie und Bauelementen häufig an der Grenze des technologisch Realisierbaren gearbeitet wird, treten unterschiedliche Ausfallmechanismen parallel auf und beeinflussen sich. Es zeigt sich daher, dass für die Ausbeutebetrachtung in einzelnen Aspekten eine Gesamtschau über den kompletten Herstellungsprozess notwendig ist, um die Zusammenhänge auf eine beobachtete Ausbeutereduktion ermitteln zu können. Ein wichtiger Bestandteil der Analyse ist die Einbeziehung von Epitaxie-Defekten, welche in ihrer Ausprägung und Dichte für die SiC-Technologie von spezieller Bedeutung sind. Zum einen muss der Einfluss dieser Defekte auf die Bauelementeigenschaften bekannt sein, um andere ausbeutereduzierende Effekte korrekt zu bewerten, zum anderen können diese Defekte mit Fertigungsprozessen und deren Prozessergebnissen in der VDMOS-Technologie wechselwirken. Die untersuchten Einflüsse betreffen die Auswirkungen von Epitaxie-Defekten auf die statischen Kennlinien von VDMOS-Transistoren sowie das Sperr- und Durchlassverhalten von Leistungs-Dioden. Hier zeigte sich vor allem die Klasse der Dreieckdefekte als relevante Defektart, und die durch Epitaxie-Defekt induzierte Veränderung der Oberflächenmorphologie wird als kritische Fehlerquelle diskutiert. Weiterhin wird exemplarisch das Ergebnis der Untersuchung von zufälligen Prozessdefekten vorgestellt. Die Bedeutung und Beachtung dieser wird in den Kontext der Fehlerhäufigkeit in einer Forschungs- und Entwicklungsproduktionsumgebung und der Gesamtausbeute von SiC-Leistungsbauelementen gestellt. Das Gateoxid ist in der SiC-VDMOS-Technologie von besonderer Relevanz, jedoch aufgrund der physikalischen Eigenschaften des Materialsystems technologisch besonders anspruchsvoll. Daher wird in dieser Arbeit auf dieses gesondert eingegangen. Es werden die Auswirkungen von Epitaxie-Defekten und des Herstellungsprozesses des Gateoxids auf die Ausbeute und Zuverlässigkeit des Gateoxids untersucht. Hierbei wird sowohl für die Prozessvariation als auch für einige Epitaxie-Defekte eine Korrelation zum Fehlerverhalten der MOS-Strukturen hergestellt. Auch der Effekt von Punktdefekten im SiC-Kristall auf Kanal- und Sperreigenschaften durch Ladungsträger-Kompensationseffekte wird untersucht und bewertet. Mittels Simulationsanpassungen konnten Kompensationsfaktoren gefunden und ein einfacher Weg vorgestellt werden, wie dieses physikalische Phänomen in die Simulation mit einbezogen werden kann, um Abweichungen vom angestrebten Bauelementverhalten und dem am Ende der Prozessierung realisierten Verhalten zu minimieren. Es wird gezeigt, dass für die physikalisch motivierte Bauelementmodellierung Ladungskompensation in aluminiumimplantierten Gebieten zu berücksichtigen ist. Diese kann, ebenso wie die anderen hier analysierten Faktoren, die Lernzyklen zur Ausbeuteerhöhung deutlich verkürzen. Weiterhin wird die Abhängigkeit der Bauelementperformanz und Prozessrobustheit von der Zellgeometrie in der VDMOS-Technologie, vor allem in Zusammenhang mit durch Fehljustierung erzeugten Kurzkanaleffekten, untersucht. Es wird gezeigt, dass zusätzlich auch die durch Heißprozesse und Ionen-Implantation hervorgerufenen Geometrieveränderungen der maskierenden Lackstrukturen zu einer Verringerung der Ausbeute führen können. Weitere potentielle Auswirkungen von prozesstechnischen Schwankungen der Strukturgrößen auf elektrische Parameter und die Zuverlässigkeit werden anhand der JFET-Region der VDMOS-Transistor-Einheitszelle betrachtet. Zusätzlich werden mögliche Gegenmaßnahmen aufgezeigt, um die Auswirkungen dieser Effekte zu reduzieren und die Robustheit des Herstellungsprozesses zu erhöhen. Insbesondere ist hier die Beschreibung der Entwicklung eines selbstjustierten Kanal-Prozesses zu nennen, die zu einer Reduzierung von unterschiedlichen negativen Ausbeuteeinflüssen und einer Optimierung des VDMOS-Gesamtprozesses führen kann. Zum ersten Mal wird damit ein Gesamtbild der Ausbeuteeinflüsse und der Ausbeuteoptimierung in der SiC-Technologie anhand von unipolaren Leistungsbauelementen gezeichnet, welches als Grundlage für neue Entwicklungen, aber auch für die industrielle Prozessoptimierung genutzt werden kann.