title: Systematic testing of analog mixed-signal systems
Creators: name: Heindl, Mario
Publisher: name: TU Wien
Year: 2017
Subjects: subject: Analog-Mixed Signal Verification
subject: Defect Oriented Testing
subject: Test Setup Simulation

description: Ein wichtiger Schritt im Design-Flow von Analog Mixed-Signal Systemen ist die Post- Silicon Verifikation. Sie dient dazu, um Random Manufacturing Defects zu erkennen und kostenintensive Field Returns vom Kunden zu verhindern. Diese Art von Test wird durch das Automatic Test Equipment (ATE) unterstützt. Ein ATE dient dazu, um analoge sowie digitale Stimuli anzuwenden sowie Messungen durchzuführen anhand derer verifiziert wird, ob das System die Spezifikationsanforderungen erfüllt. Die heute am meisten verbreitete Testmethode zum Verifizieren von Analog Mixed-Signal Systemen ist Parameter Oriented Testing (POT). Die größte Schwäche dieser Methode liegt darin, dass keinerlei Aussage über die Testcoverage bezüglich Random Manufacturing Defects getroffen werden kann. Eine Alternative, um eine höhere Coverage zu erreichen ist Defect Oriented Testing (DOT). Dazu ist es notwendig, die aktuelle Coverage der existierenden Tests zu analysieren und zu messen. Im Rahmen dieser Arbeit wurde ein Framwork zur Unterstützung der Analyse der Testcoverage entwickelt. Dazu wird ein beliebiges ATE Testprogramm übersetzt und in einer Simulationsumgebung ausgeführt. In dieser Simulationsumgebung ist es möglich Random Manufacturing Defects zu injezieren und die Effektivität der aktuellen Tests zu messen. In einem ersten Schritt werden die Teile des ATE und die verwendeten Testinstrumente vorgestellt, bevor die zu modellierenden Funktionalitäten identifiziert werden. Aufbauend auf diesen Informationen gibt diese Arbeit einen Überblick darüber wie diese modelliert werden können. Zusätzlich wird eine Methode vorgestellt, um ein existierendes, allgemeines ATE Testprogramm automatisch in ein Format zu übersetzen, das von der Simulationsumgebung importiert und ausgeführt werden kann. Diese Ergebnisse ermöglichen es, ein ATE Testprogramm mit minimaler manueller Interaktion und einem großen Anteil an Wiederverwendung von vorhandenen Informationen im Rahmen einer Simulation auszuführen. Um Aussagen über die Simulationszeit und die Funktionalität der vorgestellten Methode treffen zu können, wurde der gesamte Prozess anhand eines existierenden Chips, zur Verfügung gestellt von Infineon Technologies, verifiziert.
description: Post-silicon verification consists of testing and detecting random manufacturing defects just before its delivery to the customer. This is an important verification step that allows preventing costly field returns. This type of tests are executed by the automatic test equipment (ATE), which provides both ,analog and digital stimuli, and measurement units to check whether the design meets its specification requirements. Nowadays, parameter oriented testing (POT) is the predominant testing method used by industry for the verification of analog and mixed-signal designs. The main drawback of POT is the relative lack of coverage information that it provides with respect to random manufacturing defects, e.g. opens and shorts caused by particles during the manufacturing process. More recently, defect oriented testing (DOT) has been proposed as an alternative testing method that can achieve higher test coverage than POT. In order to achieve this goal, it is essential to be able to analyze and measure the coverage of existing test suites. In this thesis, we develop a framework that enables and facilitates the coverage analysis of ATE tests by allowing translation of arbitrary ATE test programs into a given simulation environment. The simulation environment allows fault injection that mimics manufacturing defects and thus can be used to assess the effectiveness of the existing ATE test programs. We first introduce the ATE environment and its instruments. We then identify the ATE functionality that needs to be supported in the simulation environment, and we propose a methodology for modelling it. Furthermore, we develop a procedure for automatically translating general ATE test programs into a format, which can be imported into and executed from a simulation environment. The resulting outcomes enable applying ATE test programs during the simulation runs with a minimal manual interaction, thus considerably increasing automation and reuse in the testing effort. We implement the results and evaluate them on a real industrial chip, provided by Infineon Technologies to ensure the correct functionality of the translation and simulation process as well as for getting an idea about the needed simulation time for a whole ATE test.