Electrical characterization and modeling of advanced nano-scale ultra thin body and buried oxide MOSFETs and application in circuit simulations
Creators: name: Καρατσόρη, Θεανώ Α.
Publisher: name: Aristotle University of Thessaloniki
Year: 2017
Subjects: MOSFET τρανζίστορ
Ηλεκτρικός χαρακτηρισμός
Μοντελοποίηση
Μεταβλητότητα
MOSFET transistor
Electrical characterization
Modeling
Variability

description: Στόχος της παρούσας διατριβής είναι η αντιμετώπιση ζητημάτων που προκύπτουν από την ελάττωση στις διαστάσεις των διατάξεων MOSFET δύο πυλών πλήρους κένωσης πυριτίου-πάνω σε-μονωτή (FDSOI) στον σύγχρονο σχεδιασμό MOSFET, δηλαδή την ανάπτυξη ενός αναλυτικού και συμπαγούς μοντέλου ρεύματος απαγωγού, που θα ισχύει σε όλες τις περιοχές λειτουργίας του τρανζίστορ και που θα περιγράφει με ακρίβεια τις χαρακτηριστικές εισόδου και εξόδου των διατάξεων νανο-κλίμακας FDSOI και την διερεύνηση ζητημάτων επιδόσεων -δηλαδή αξιοπιστίας και μεταβλητότητας - αυτών των προηγμένων διατάξεων. Αρχικά, παρουσιάζουμε μια νέα μεθοδολογία για την εξαγωγή των ηλεκτρικών παραμέτρων διατάξεων FDSOI MOSFET που ισχύει σε όλο το εύρος της τάσης πύλης και βασίζεται στην συνάρτηση Lambert-W αξιοποιώντας έτσι την περιοχή μετάβασης κάτω από την τάση κατωφλίου και πάνω από αυτήν, παρά την μείωση της τάσης τάσης τροφοδοσίας. Έπειτα, αναπτύσσουμε αναλυτικά μοντέλα για τις τάσεις κατωφλίου και τους συντελεστές ιδανικότητας της μπροστά και πίσω πύλης για τα τρανζίστορ χαμηλής συγκέντρωσης προσμίξεων υπέρλεπτου υμενίου και εμφυτευμένου οξειδίου (UTBB) FDSOI MOSFETs. Με βάση τα μοντέλα αυτά αναπτύσσουμε ένα αναλυτικό και συμπαγές μοντέλο για το ρεύμα του απαγωγού για αυτές τις διατάξεις UTBB FDSOI MOSFETs με έλεγχο της πίσω πύλης, με βάση το οποίο μπορεί και περιγράφεται με μία εξίσωση ρεύματος η συμπεριφορά του τρανζίστορ σε όλες τις περιοχές λειτουργίας του. Το μοντέλο ρεύματος απαγωγού υλοποιείται μέσω κώδικα Verilog-A για προσομοίωση κυκλωμάτων στο Cadence Spectre. Έπειτα, μελετώνται ζητήματα αξιοπιστίας για αυτά τα τρανζίστορ SOI νανοκλίμακας υπέρλεπτού υμενίου και εμφυτευμένου οξειδίου, συμπεριλαμβανομένου της ηλεκτρικής καταπόνησης λόγω θερμών φορέων (HCI) και υπό συνθήκες αρνητικής πόλωσης της πύλης σε υψηλή θερμοκρασία (NBTI). Κατά το HCI τα τρανζίστορ καταπονούνται εφαρμόζοντας τάση “καταπόνησης” στα ηλεκτρόδια της πύλης και του απαγωγού. Αφού εντοπίσαμε τους μηχανισμούς υποβάθμισης με μετρήσεις θορύβου χαμηλών συχνοτήτων τόσο στο πεδίο της συχνότητας όσο και στο πεδίο του χρόνου και χρησιμοποιώντας το αναλυτικό μοντέλο ρεύματος απαγωγού, αναπτύσσουμε ένα ημι-εμπειρικό μοντέλο που προβλέπει με καλή ακρίβεια την υποβάθμιση των διατάξεων που υπόκεινται σε συνθήκες ηλεκτρικής καταπόνησης λόγω θερμών φορέων κάτω από διαφορετικές συνθήκες καταπόνησης και χρησιμοποιώντας ένα μοναδικό σύνολο παραμέτρων. Τέλος, αξιοποιώντας τις πειραματικές παρατηρήσεις αναπτύσσούμε ένα μοντέλο NBTI που προβλέπει την εξάρτηση τόσο από την θερμοκρασία όσο και από την πόλωση της πύλης για αυτές τις διατάξεις UTBB FDSOI p-MOSFETs με μηδενική πόλωση της πίσω πύλης και μικρή τάση πόλωσης του απαγωγού. Το τελευταίο μέρος της διατριβής ασχολείται με το φαινόμενο της τοπικής μεταβλητότητας σε προηγμένες διατάξεις νανο-κλίμακας. Οι κύριες πηγές που προκαλούν το φαινόμενο της τοπικής μεταβλητότητας των ρευμάτων του απαγωγού και της πύλης μελετώνται διεξοδικά. Έτσι, αναπτύσσουμε ένα πλήρους λειτουργίας μοντέλο που περιγράφει το φαινόμενο των τοπικών μεταβολών του ρεύματος απαγωγού, το οποίο ισχύει για οποιαδήποτε κατάσταση πόλωσης της πύλης και του απαγωγού. Το μοντέλο επιβεβαιώνεται σε διάφορες τεχνολογίες όπως διατάξεις πυριτίου FinFET τεχνολογίας 14 nm, τριπλής πύλης πυριτίου/πυριτίου-γερμανίου νανοσυρμάτων p-MOSFETs τεχνολογίας κάτω από 15 nm, MOSFETs μεγάλου πάχους καναλιού τεχνολογίας 28 nm και UTBB FDSOI MOSFETs τεχνολογίας 14 nm. Τέλος, χρησιμοποιούμε το αναλυτικό, συμπαγές μοντέλο του ρεύματος απαγωγού για να εξετάσουμε την επίδραση της μεταβλητότητας του ρεύματος απαγωγού σε θεμελιώδη κυκλώματα στο Cadence Spectre.
description: Τhe motivation for this dissertation is two of the main issues brought up by the scaling of new-era devices in contemporary MOSFET design: the development of an analytical and compact drain current model, valid in all regions of operation describing accurately the transfer and output characteristics of short-channel FDSOI devices and the investigation of reliability and variability issues of such advanced nanoscale transistors. Chapter II provides a theoretical and technical background for the better understanding of this dissertation, focusing on the critical MOSFET electrical parameters and the techniques for their extraction. A new methodology based on the Lambert W function which allows the extraction of MOSFET parameters over the full gate voltage range, enabling to fully capture the transition between subthreshold and above threshold region, despite the reduction of supply voltage is presented. Finally, some basic elements concerning the low frequency noise (LFN) on MOSFETs characterization are described. Chapter III presents the analytical drain current compact modeling in FDSOI MOSFETs. Analytical models for the front and back gate threshold voltages and ideality factors have been derived. An analytical compact drain current model has been developed for lightly doped UTBB FDSOI MOSFETs with back gate control, accounting for small geometry and other significant in such technologies effects and implemented via Verilog-A code for simulation of circuits in Cadence Spectre. Chapter IV is dealing with reliability issues in FDSOI transistors. The hot-carrier degradation of nanoscale UTBB FDSOI nMOSFETs has been investigated under different drain and gate bias stress conditions. The degradation mechanisms have been identified by combined LFN measurements at room temperature in the frequency and time domains. Based on our analytical compact model, an HC aging model is proposed enabling to predict the device degradation stressed under different bias conditions, using a unique set of few model parameters determined for each technology through measurements. Finally, the NBTI stress characteristics and the recovery behavior under positive bias temperature stress of UTBB FDSOI pMOSFETs have been investigated. A model for the NBTI has been developed by considering hole-trapping/detrapping mechanisms, capturing the temperature and bias voltage dependence. In Chapter V studies of variability issues in advanced nano-scale devices are presented. The main sources of drain and gate current local variability have been thoroughly studied. In this aspect, a fully functional drain current mismatch model, valid for any gate and drain bias condition has been developed. The main local and global variability MOSFET parameters have been extracted owing to this generalized analytical mismatch model. Furthermore, the impact of the source-drain series resistance mismatch on the drain current variability has been investigated for 28nm Bulk MOSFETs. A detailed statistical characterization of the drain current local and global variability in sub 15nm Si/SiGe Trigate nanowire pMOSFETs and 14nm Si bulk FinFETs has been conducted. Finally, a complete investigation of the gate and drain current mismatch in advanced FDSOI devices has been performed. Finally, the impact of drain current variability on circuits in Cadence Spectre is presented. An overall summary of this dissertation is presented in Chapter VI.