Σχεδίαση βρόχου κλειδωμένης φάσης για εφαρμογές χαμηλής ισχύος
Creators: name: Σαμαράς, Δημήτριος Φ.
Publisher: name: Aristotle University of Thessaloniki
Year: 2024
Subjects: Βρόχος κλειδωμένης φάσης
Χαμηλή ισχύς
Χαμηλός θόρυβος
Συνθέτης συχνοτήτων
Phased-locked loop
Low power
Low noise
Frequency synthesizer

description: Την τελευταία δεκαετία γινόμαστε όλοι μάρτυρες της ραγδαίας εξέλιξης των ημιαγωγών. Από το 2012 όπου το μήκος καναλιού των τρανζίστορς στη βιομηχανική παραγωγή ήταν 22nm, σήμερα, το 2023, κρατάμε στο χέρι μας συσκευές που περιλαμβάνουν τρανζίστορς με μήκος καναλιού 3nm. Μάλιστα το 2024 προβλέπεται να κατασκευαστεί το πρώτο ολοκληρωμένο κύκλωμα που θα περιλαμβάνει τρανζίστορς με μήκος καναλιού 2nm. Φυσικά, το κίνητρο για τη συνεχή μείωση του μήκους καναλιού, εντοπίζεται στο κέρδος ταχύτητας, κατανάλωσης και εμβαδού ωφέλιμου πυριτίου. Οι ηλεκτρονικές συσκευές καθημερινής, και όχι μόνο, χρήσης γίνονται όλο και μικρότερες, γρηγορότερες και καταναλώνουν λιγότερη ηλεκτρική ενέργεια, κάτι το οποίο τα τελευταία χρόνια βρίσκεται δικαιολογημένα στο επίκεντρο συζητήσεων λόγω τις κλιματικής αλλαγής. Το θέμα βέβαια, αν η κλιματική επιβάρυνση γίνεται χειρότερη επειδή χρησιμοποιούμε όλο και περισσότερες ηλεκτρονικές συσκευές, ή αν τα εργοστάσια που τις παράγουν καταναλώνουν τρομερές ποσότητες ενέργειας, βαίνει εκτός στόχων της παρούσας εργασίας. Εντός των περισσότερων ολοκληρωμένων κυκλωμάτων που αναφέρθηκαν παραπάνω θα βρει κάποιος πολλά κυκλώματα όπως ενεργά και παθητικά φίλτρα, ενισχυτές χαμηλού θορύβου (Low Noise Amplifiers, LNAs), ενισχυτές ισχύος (Power amplifiers, PAs), ανορθωτές κρυστάλλων, ανιχνευτές ισχύος (TSSI, RSSI), μετατροπείς αναλογικού σε ψηφιακό σήμα και αντίστροφα και άλλα. Είτε συζητάμε για κυκλώματα ασύρματης ή ενσύρματης μεταφοράς πληροφορίας, σχεδόν όλα περιλαμβάνουν έναν συνθέτη συχνότητας (frequency synthesizer), ο οποίος είναι υπεύθυνος για την δημιουργία μίας ή πολλών συχνοτήτων. Στη βιβλιογραφία αλλά και στη βιομηχανία υπάρχουν αρκετοί συνθέτες συχνότητας, ωστόσο, ο βρόχος κλειδωμένης φάσης (Phased-locked loop, PLL) έχει κυριαρχήσει λόγω των πολλών πλεονεκτημάτων που παρουσιάζει έναντι των λοιπών λύσεων. Η παρούσα διατριβή παρουσιάζει τη σχεδίαση σε σχηματικό και φυσικό σχέδιο ενός βρόχου κλειδωμένης φάσης με τα κυριότερα χαρακτηριστικά του τον χαμηλό θόρυβο, την χαμηλή κατανάλωση και το εξαιρετικά μικρό εμβαδό πυριτίου.
description: During the last decade we have all witnessed the rapid development of semiconductors. Since 2012 when the channel length of transistors in industrial production was 22nm, today, in 2023, we are already using devices that include transistors with a channel length of 3nm. In fact, in 2024 it is planned to build the first integrated circuit that will include transistors with a channel length of 2nm. Of course, the motivation for the continuous reduction of channel length is the gain in speed, consumption and useful silicon area. Electronic devices for daily, and not only, use are becoming smaller, faster and consume less electricity, something which in recent years has justifiably been at the center of discussions due to climate change. Of course, whether the climate burden is getting worse because we use more and more electronic devices, or whether the factories that produce them consume enormous amounts of energy, is beyond the scope of this work. Within most of the integrated circuits mentioned above one will find many circuits such as active and passive filters, low noise amplifiers (LNA), power amplifiers (PA), crystal rectifiers, power detectors (TSSI, RSSI), analog to digital converters and vice versa and others. Whether we are talking about wireless or wired information transfer circuits, almost all of them include a frequency synthesizer, which is responsible for generating one or more frequencies. In literature as well as in industry there are several frequency synthesizers, however, the phase-locked loop (PLL) has dominated due to the many advantages it presents over other solutions. This thesis presents the schematic and physical design of a phase-locked loop with its main characteristics being low noise, low consumption and extremely small silicon area. In the first chapter, the introduction is described, while in the second chapter, the general theory of control systems governing the operation of the PLL is presented. The remaining chapters present the individual circuits of the PLL and more specifically, the third chapter presents the Phase and Frequency Detector (PFD) and the Charge Pump (CP), the fourth chapter presents the Voltage-Controlled Oscillator (VCO), the fifth chapter presents the frequency divider and the sixth chapter presents the analysis and design of the Low Pass Filter (LPF). Finally, in the seventh chapter, the final schematic and layout is presented, along with the simulation results of the PLL. This thesis is completed with the conclusions reached by this study, as well as the future steps for the further improvement of the PLL.