これらの塵や埃のサイズは半導体回路に使用しているプロセス(製造技術)とそれに基づくデザインルール(設計規則、fetのゲート長や、配線幅、間隔など)に依存し、それが小さくなるにつれクリーンルーム製造コストは大きく増加する。