Design and process developments towards an optimal 6.5 kV SiC power MOSFET
Authors:   , Soler Victor 
Published: August 2023

A sustainable future requires efficient power electronic converters at any stage of the electrical energy consumption. Silicon carbide (SiC) is one of the most technologically advanced wide bandgap semiconductors that can outperform silicon limits for power devices. SiC power MOSFETs are of the greatest interest since they are unipolar gate-controlled switches with high blocking voltage capability and reasonably low specific on-resistance. The focus of this thesis is on the design optimisation and process technology refinement towards the improvement of high-voltage SiC MOSFETs. Previous developments in our group were taken as a reference for this work. The results of this research allowed the fabrication of large-area SiC power MOSFETs with voltage ranges targeting 1.7 kV up to 6.5 kV.
The inherent properties of SiC entail challenging technological solutions to successfully integrate a power MOSFET of such high-voltage capability. To ensure suitable blocking capability, different planar edge termination structures have been designed, optimised by TCAD simulation and implemented on PiN diodes. The termination schemes considered are single-zone JTE, FGRs and a novel RA-JTE structure combining JTE with rings. RA-JTE design, with the lowest sensitivity to fabrication process deviations and a lower consumed area, achieved more than 90% of the ideal breakdown voltage and suitable blocking capability up to 6.5 kV.
The optimisations performed on the unit-cell of the SiC power MOSFET target both the layout design and the fabrication process. The optimisation has been performed by TCAD modelling and experimental evaluation of specific test structures. Several techniques to improve the performance of the fabricated devices have been considered: i) the use of an offset retrograde p-body profile to provide an adequate Vth value while preventing p-body punch-through, ii) a submicronic self-aligned channel definition, iii) a boron treatment to the gate oxide to improve channel mobility, iv) a discrete location of the p-contact to reduce cell-pitch, v) the use of a lower-doped-source (LDS) to improve reliability, vi) the optimisation of the JFET area, and vii) the integration of gate runners to improve the switching performance. As a result of these investigations, a full mask-set were designed and used for processing wafers of several voltage-class in different batches. All the fabrication steps have been carried out at IMB-CNM cleanroom.
The electrical characterisation of large-area devices has evidenced an optimal Vth in the range of 5 V, a proper gate control, and a good blocking capability. We obtained relatively high specific on-resistance due to the large cell pitch dimensions required by IMB-CNM cleanroom design rules as well as a still low channel mobility. Fabricated SiC MOSFETs are capable of switching at high bus voltages (tested up to 80% of the rated voltage). Although, their switching performance is limited by internal gate resistance. Fabricated devices have shown better short-circuit capability (>15 µs) than existing commercial devices, mainly due to the cell design considerations.
The evaluation of electrical performance evidenced the successful functionality of the fabricated VDMOS up to 6.5 kV and validates our new RA-JTE termination design. On the other hand, the novel boron doping treatment to the gate oxide clearly demonstrated to improve the on-resistance of our devices in all voltage classes without affecting breakdown and short-circuit capabilities. Nevertheless, it strongly compromises stability and reliability at temperatures above 100 °C. These results show that the MOS interface quality is still the major issue for the development of reliable SiC power MOSFETs.
Finally, alternative SiC structures have also been investigated to take advantage of the SiC superior material properties. These include a SiC IGBT showing conductivity modulation, and a preliminary SiC CMOS cell able to operate at high temperatures.
Un futur sostenible requereix convertidors electrònics d'alta potència eficients per totes les fases del consum d'energia elèctrica. El carbur de silici (SiC) és un dels semiconductors de banda prohibida ampla més avançats que permet superar els límits de silici en dispositius de potència. El gran interès en els MOSFETs de potència SiC recau en que són interruptors unipolars que presenten una alta capacitat de tensió de bloqueig i una resistència específica relativament baixa. L’objectiu d’aquesta tesi és la optimització del disseny i el perfeccionament de la tecnologia de processos per a la millora dels MOSFETs d’alta tensió SiC tenint com a referencia els desenvolupaments previs realitzats pel grup. Els resultats d'aquesta investigació han permès la fabricació de MOSFETs de potència de SiC d’àrea gran amb capacitat de bloqueig des de 1,7 kV fins a 6,5 kV. Les inherents propietats del SiC requereixen solucions tecnològiques específiques per a integrar amb èxit un MOSFET de potència de tensió tan elevada. Per garantir una bona capacitat de bloqueig, s'han dissenyat diferents estructures de terminació planars, optimitzades per simulació i implementades sobre díodes PiN. Els esquemes de terminació considerats son JTE mono-zona, FGR i una nova estructura RA-JTE que combina una JTE amb anells flotants. La terminació RA-JTE, amb una menor sensibilitat a desviacions del procés de fabricació i menor àrea consumida, ha aconseguit més del 90% de la tensió ideal i bona capacitat de bloqueig per dispositius de fins a 6,5 kV. Les millores realitzades a la cel·la del MOSFET de SiC afecten tant al disseny com al procés de fabricació. L’optimització de la cel·la bàsica s’ha realitzat mitjançant simulacions TCAD i l’avaluació de dades experimentals mesurades en estructures de test específiques. Les tècniques aplicades per a la millora del rendiment dels MOSFETs de SiC inclouen: i) l’ús d’un perfil de dopatge retrògrad pel pou p per obtenir un valor de Vth adequada alhora que s'evita el punch-through del pou p, ii) canal auto-alineat de longitud sub-micrònica, iii) un tractament de bor a l'òxid de la porta per millorar la interfície, iv) la ubicació discreta del contacte p per reduir les dimensions de la cel·la, v) una regió de font menys dopada (LDS) per millorar la fiabilitat, vi) l’optimització de l’àrea JFET i vii) la integració de corredors de porta per reduir el temps de commutació. Com a resultat d'aquestes investigacions, un joc complet de màscares s’ha dissenyat i utilitzat per processar oblies de diferents rangs de tensió. Tots els processos de fabricació s’han realitzat a la sala blanca de l’IMB-CNM. La caracterització elèctrica dels MOSFETs d’àrea gran mostra una Vth en el rang de 5 V, control de la porta i bona capacitat de bloqueig. No obstant, la resistència específica és relativament alta a causa de les dimensions de cel·la i la baixa mobilitat al canal. Els MOSFETS de SiC fabricats commuten a altes tensions de bus, però el temps de transició està limitat per la resistència interna de porta. Els dispositius fabricats presenten una capacitat de curtcircuit (>15 µs) superior als dispositius comercials, principalment gràcies al disseny de la cel·la. L’anàlisi del comportament elèctric valida el funcionament satisfactori dels MOSFETs de SiC fabricats fins a 6,5 kV així com també el disseny de terminació RA-JTE. El nou tractament de bor a l’òxid de porta ha demostrat reduir la resistència dels VDMOS fabricats en totes les classes de tensió sense afectar a la capacitat de bloqueig i de curt-circuit, però en compromet l'estabilitat i la fiabilitat a més de 100 °C. Aquests resultats mostren que la qualitat de la interfície continua sent el punt clau per al desenvolupament de MOSFETs de potència fiables en SiC. Finalment, també s’han investigat estructures alternatives en SiC. Destaca la integració d’un IGBT...