Modeling for circuit simulation in the nanometer regime
Authors: Μεσσάρης Ιωάννης 
Published: September 2021

Η παρούσα διατριβή επικεντρώνεται στη διευκόλυνση της διαδικασίας σχεδιασμού ηλεκτρονικών κυκλωμάτων σε νανομετρικές διαστάσεις προτείνοντας μοντέλα προσομοιώσεων για διατάξεις και κυκλώματα του ευρύτερου τομέα της ηλεκτρονικής. Τα προτεινόμενα μοντέλα τοποθετούνται σε τρία ερευνητικά πεδία: α) της αξιοπιστίας νάνο-διατάξεων τρανζίστορ τεχνολογίας FinFET, β) του πεδίου της αναζήτησης νέων πρακτικών μεθόδων για τον ηλεκτρικό χαρακτηρισμό συνδυαστικών CMOS πυλών νανοκλίμακας και γ) της μοντελοποίησης διατάξεων μεμρίστορ τεχνολογίας ReRAM βασισμένα σε πειραματικά δεδομένα χαρακτηρισμού. Κατά ανάλογο τρόπο η διατριβή χωρίζεται σε τρία μέρη. Στο πρώτο μέρος της διατριβής γίνεται διερεύνηση της καταπόνησης τρανζίστορ FinFET n-τύπου με μήκος διαύλου νανο-κλίμακας βάση πειραματικών μετρήσεων. Η μελέτη υποδεικνύει ότι η καταπόνηση των διατάξεων οφείλεται κυρίως στη δημιουργία παγίδων ηλεκτρικού φορτίου στη διεπαφή πύλης-καναλιού πολύ κοντά στην περιοχή του απαγωγού. Εξάγονται εκφράσεις που συνδέουν το βαθμό καταπόνησης των τρανζίστορ συναρτήσει του χρόνου καταπόνησης, του μήκους του διαύλου, του πλάτους του fin της διάταξης και της τάσης καταπόνησης. Με βάση τις προαναφερόμενες εξαρτήσεις γίνεται σύνθεση ενός συμπαγούς μοντέλου λόγω της ύπαρξης θερμών φορέων το οποίο επαληθεύεται από πειραματικά δεδομένα. Το μοντέλο μπορεί να αναπαράγει με ακριβή και αναλυτικό τρόπο την καταπόνηση της διάταξης όπως αυτή προβάλλεται στην τιμή της τάσης κατωφλίου της διάταξης, καθιστώντας το μοντέλο κατάλληλο για ενσωμάτωση σε συμβατικά εργαλεία προσομοίωσης. Το δεύτερο μέρος της διατριβής επικεντρώνεται στον ακριβή μοντελισμό CMOS λογικών πυλών για την εξαγωγή δεδομένων χαρακτηρισμού κατανάλωσης ενέργειας και ταχύτητας απόκρισης. Ο βασικός στόχος σε αυτό το κομμάτι της διατριβής ήταν η υλοποίηση ευέλικτων παραμετρικών/αναλυτικών μοντέλων που μπορούν να προβλέψουν τη συμπεριφορά των πυλών σε ένα τεράστιο εύρος κυκλωματικών συνθηκών. Η μοντελοποίηση των πυλών γίνεται με τη μέθοδο του ισοδύναμου αντιστροφέα. Αυτή βασίζεται στην υπόθεση ότι η απόκριση μιας περίπλοκης πύλης μπορεί να προσεγγιστεί απο τον απλό αντιστροφέα. Στη συνέχεια, ένα αναλυτικό μοντέλο για τη σχετικά απλή δομή του CMOS αντιστροφέα μπορεί να χρησιμοποιηθεί για την εξαγωγή των απαιτούμενων δεδομένων χαρακτηρισμού των πιο περίπλοκων πυλών (NAND, NOR κτλ.). Προτείνουμε μια εμπειρική μέθοδο για τον καθορισμό των κατάλληλων πλατών του ισοδύναμου αντιστροφέα συναρτήσει του πλάτους του τρανζίστορ, της διάρκειας του σήματος εισόδου, του χωρητικού φορτίου, του πλάτους των τρανζίστορ της σύνθετης πύλης, της τάσης τροφοδοσίας και της θερμοκρασίας. Η μέθοδος των συνεισφορέων ισχύος (power contributor method) χρησιμοποιείται για τη μοντελοποίηση της στατικής κατανάλωσης ισχύος. Τέλος, υλοποιείται εργαλείο χαρακτηρισμού το οποίο μπορεί να παράγει δεδομένα χαρακτηρισμού συνδυαστικών ψηφιακών πυλών πολύ ταχύτερα από τους συμβατικούς αριθμητικούς προσομοιωτές ηλεκτρονικών κυκλωμάτων. Το τελευταίο μέρος της διατριβής επικεντρώνεται στην αναδυόμενη τεχνολογία ReRAM όπου προτείνεται πρακτικό μοντέλο προσομοίωσης για τον σχεδιασμό εφαρμογών βασισμένων στη συγκεκριμένη τεχνολογία. Η ισχύς του μοντέλου πιστοποιείται από λεπτομερή δεδομένα χαρακτηρισμού που προέρχονται τόσο από νηματώδεις όσο και από μη-νηματώδεις διατάξεις ReRAM. Επιπλέον, η συνάρτηση παραθύρου του μοντέλου περιγράφεται από μια απλή μαθηματική συνάρτηση που επιτρέπει την εξαγωγή αναλυτικής έκφρασης για τη χρονική εξέλιξη της αντίστασης της διάταξης όταν στα άκρα της εφαρμόζεται σταθερή τάση. Το μοντέλο υλοποιείται σε κώδικα Verilog-A που μπορεί να αναπαράγει την ιδιότητα της μνήμης της διάταξης χωρίς να απαιτείται αριθμητική ολοκλήρωση της καταστατικής της μεταβλητής καθιστώντας το μοντέλο κατάλληλο για ταχείς προσομοιώσεις.