Patent DE-102018112828-B4 (DE)
Title: Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip
Inventor: HSIEH TIEH-CHIN
IPC: H01L23/488
Filed: 2018-05-29
Granted: 2020-12-03
Abstract: Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip, das die folgenden Schritte aufweist:(a) Bereitstellen eines ersten integrierten Schaltungschips (11, 11a), der mit einer ersten Montagefläche (111) und einer mehrere erste Bondinseln (1121) aufweisenden zweiten Montagefläche (112) versehen ist, wobei auf der zweiten Montagefläche (112) eine Mehrzahl von Lötstellen (12) angeordnet ist, die elektrisch mit ersten Bondinseln (1121) verbunden sind;(b) Entfernen der Lötstellen (12) von der zweiten Montagefläche (112);(c) Bilden einer ersten Variationsisolierschicht (13) auf der ersten Montagefläche (111) und einer zweiten Variationsisolierschicht (14) auf der zweiten Montagefläche (112), wobei die zweite Variationsisolierschicht (14) die ersten Bondinseln (1121) nicht bedeckt;(d) Projizieren eines Laserstrahls (L) auf die erste Variationsisolierschicht (13) und die zweite Variationsisolierschicht (14), so dass auf der ersten Variationsisolierschicht (13) mehrere erste Metallaufnahmeabschnitte (131) ausgebildet werden, die leicht mit Metall plattiert werden können, wobei auf der zweiten Variationsisolierschicht (14) im Bereich der ersten Bondinseln (1121) mehrere zweite Metallaufnahmeabschnitte (141) ausgebildet werden, die elektrisch mit den ersten Bondinseln (1121) verbunden und leicht mit Metall plattiert werden können, und wobei die ersten Metallaufnahmeabschnitte (131) und die zweiten Metallaufnahmeabschnitte (141) über Metallaufnahme-Verbindungsabschnitte (151) verbunden werden;(e) Bilden einer Vielzahl von leitfähigen Chipstrukturen (16), die aus einer Mehrzahl von leitfähigen Materialien hergestellt und auf den ersten Bondinseln (1121), den ersten Metallaufnahmeabschnitten (131), den zweiten Metallaufnahmeabschnitten (141) und den Metallaufnahme-Verbindungsabschnitten (151) angeordnet werden;(f) Bilden einer Mehrzahl von Lötstellen (17), die auf den leitfähigen Chipstrukturen (16) im Bereich der zweiten Metallaufnahmeabschnitte (141) und der ersten Bondinseln (1121) angeordnet werden;(g) Bereitstellen eines zweiten integrierten Schaltungschips (19, 19a), der eine Mehrzahl von Lötstellen (12, 17, 18) aufweist, wobei die Lötstellen (12, 17, 18) des zweiten integrierten Schaltungschips (19, 19a) mit den leitfähigen Chipstrukturen (16) der ersten Metallaufnahmeabschnitte (131) des ersten integrierten Schaltungschips (11) verbunden werden, wodurch sich ein gestapelter integrierter Schaltungschip ergibt; und(h) Verbinden des gestapelten integrierten Schaltungschips mit einer Speichersubstrat-Baueinheit (2) durch die zweiten Metallaufnahmeabschnitte (141) und die auf den leitfähigen Chipstrukturen (16) befindlichen Lötstellen (12, 17, 18) der ersten Bondinseln (1121), wodurch sich der Speicher mit dem gestapelten integrierten Schaltungschip ergibt,wobei im Schritt (d) die zweiten Metallaufnahmeabschnitte (141) mit Schrägwänden (1411) versehen sind, die jeweils zwischen den Metallaufnahme-Verbindungsabschnitten (151) und den ersten Bondinseln (1121) angeordnet werden, wobei im Schritt (e) die jeweiligen leitfähigen Chipstrukturen (16) Folgendes aufweisen:eine Verbindungsleitung (161), die den jeweiligen Metallaufnahme-Verbindungsabschnitten (151) zugeordnet ist;ein schräges Kontaktstück (162), das mit der Verbindungsleitung (161) verbunden und an der Schrägwand (1411) angeordnet ist, um die auf den leitfähigen Chipstrukturen (16) der zweiten Metallaufnahmeabschnitte (141) befindlichen Lötstellen (12, 17, 18) zu kontaktieren; undein Lötpad (163), das mit dem schrägen Kontaktstück (162) in Berührung kommt und elektrisch mit ersten Bondinseln (1121) verbunden ist, um die jeweiligen zweiten Metallaufnahmeabschnitte (141) und die jeweils auf den leitfähigen Chipstrukturen (16) der ersten Bondinseln (1121) befindlichen Lötstellen (12, 17, 18) zu verbinden, und wobei im Schritt (a) der erste integrierte Schaltungschip (11) eine seitliche Verbindungsfläche (113) aufweist, die mit der ersten Montagefläche (111) und der zweiten Montagefläche (112) verbunden ist, wobei der Schritt (c) einen weiteren Schritt (c1) und der Schritt (d) einen weiteren Schritt (d1) aufweist:(c1) Bilden einer Seitenvariationsisolierschicht (15) auf der seitlichen Verbindungsfläche (113); und(d1) Projizieren des Laserstrahls (L) auf die Seitenvariationsisolierschicht (15), so dass auf der ersten Variationsisolierschicht (13), der zweiten Variationsisolierschicht (14) und der Seitenvariationsisolierschicht (15) die Metallaufnahme-Verbindungsabschnitte (151) ausgebildet werden, die leicht mit Metall plattiert und mit den ersten Metallaufnahmeabschnitten (131) und den zweiten Metallaufnahmeabschnitten (141) verbunden sind.