Patent AR-033339-A2 (AR)
Title: Un aparato de sincronizacion rapida para ser utilizado en un sistema de comunicacion de banda ancha
Inventor: GARY LOMP
IPC: H04B17/00
Filed: 2000-07-10
Abstract: Comunicaciones de acceso multiple por division de codigos (Code Division Multiple Access (CDMA), conocidas también como comunicaciones de banda ancha. Un aparato de adquisicion rápida para sincronizar rápidamente una fase de codigo de extension de un sistema de comunicacion de banda ancha a una senal de codigo transmitida que tiene una senal de codigo en fase (I) transmitida y una senal de codigo en cuadratura (Q) transmitida, incluyendo dicha senal de codigo I transmitida una primera secuencia de codigo de expansion e incluyendo dicha segunda senal de codigo Q transmitida una segunda secuencia de codigo de expansion; teniendo la senal de codigo I transmitida y la senal de codigo Q transmitida un valor de relacion de fase de secuencia de codigo recíproco predeterminado, que comprende: elementos de recepcion para recibir la senal de codigo transmitida y para separar de la senal de codigo recibida la senal de codigo I, transmitida y la senal de codigo Q transmitida; un elemento de correlacion para correlacionar secuencias de codigo con la senal de codigo transmitida, y que comprende un correlacionador de senal de codigo Q; un generador de secuencia de codigo local que responde a un valor de senal de control de codigo para generar una porcion local de la secuencia de codigo I que tiene un valor de fase de codigo I y una porcion local de la secuencia de codigo Q que tiene un valor de fase de codigo Q; y un controlador conectado al correlacionador de senal de codigo I, el correlacionador de senal de codigo Q, y el generador de secuencia de codigo local, dicho controlador para determinar, obtener y mantener el bloqueo de la secuencia de codigo, caracterizado porque dicho correlacionador de senal de codigo I correlaciona dicha porcion local de la secuencia de codigo I con dicha senal de codigo I transmitida y genera un alto valor I cuando el valor de fase del codigo I de la porcion local de la secuencia de codigo I y un valor de fase de codigo de la senal de codigo I transmitida tienen los valores de fase de codigo que concuerdan y caracterizado porque dicho correlacionador de senal de codigo Q correlaciona dicha porcion local de la secuencia de codigo Q con dicha senal de codigo Q transmitida y genera un alto valor Q cuando el valor de fase de codigo Q de la porcion local de la secuencia de codigo Q y un valor fase de codigo de la senal de codigo Q transmitida tienen valores de fase de codigo que concuerdan; caracterizado porque dicho controlador genera el valor de senal de control de codigo para bloquear el valor de fase de codigo I de la porcion local de la secuencia de codigo I que responde al alto valor I y para fijar el valor de fase de codigo Q de la porcion local de la secuencia de codigo Q y genera el valor de senal de control de codigo para bloquear el valor de fase de codigo Q de la porcion local de la secuencia de codigo Q que responde al alto valor Q y para fijar el valor de fase de codigo I de la porcion local de secuencia de codigo I; y dicho controlar responde a la ausencia del alto valor I y el alto valor Q para generar el valor de senal de control de codigo que ajusta el valor de fase de codigo I y el valor de fase de codigo Q.