Patent SU-1172043-A1 (SU)
Title: Многоканальный сигнатурный анализатор
Inventor: RUSAKOV ALEKSANDR V
IPC: H03M13/05
Filed: 1983-04-18
Granted: 1985-08-07
Abstract: МНОГОКАНАЛЬНЫЙ СИГНАТУРНЫЙ  АНАЛИЗАТОР, содержащий  16-разр дный параллельный регистр, выходы  которого  вл ютс  выходами анализатора , и логической комбинационный блок,  соответствующие входы которого  вл ютс   входами анализатора, другие входы логического  комбинационного блока соединены с  выходами 16-разр дного параллельного регистра , отличающийс  тем, что, с целью повыщени  быстродействи , логический комбинационный  блок выполнен на щестидес ти  одном двухвходовом сумматоре по модулю  два, выход первого сумматора по модулю  два подключен к первым входам двадцать  третьего и тридцать второго сумматоров  по модулю два, выход второго сумматора  по модулю два подключен к второму  входу двадцать третьего сумматора по модулю  два, выход третьего сумматора по модулю  два подключен к первым входам двадцать  четвертого и тридцать четвертого сумматоров  по модулю два, выход четвертого  сумматора по модулю два подключен к второму  входу двадцать четвертого сумматора  по модулю два, выход п того сумматора по  модулю два подключен к первым входам  двадцать п того и тридцать щестого сумматоров  по модулю два, выход шестого сумматора  по модулю два подключен к второму  входу двадцать п того сумматора по модулю  два, выход седьмого сумматора по модулю  два подключен к первому входу двадцать  щестого сумматора по модулю два и к вторым  входам тридцать восьмого и тридцать  второго сумматоров по модулю два, выход  восьмого сумматора по модулю два подключен  к второму входу двадцать шестого  сумматора по -модулю два, выход дев того  сумматора по модулю два подключен к  второму входу тридцать четвертого сумматора  по модулю два и к первым входам сорокового  и двадцать седьмого сумматоров  по модулю два, выход дес того сумматора  по модулю два подключен к второму входу  двадцать седьмого сумматора по модулю  два, выход одиннадцатого сумматора по модулю  два подключен к первым входам  двадцать восьмого и сорок второго сумматоров  по модулю два и к второму входу  S  тридцать щестого сумматора по модулю  два, выход двенадцатого сумматора по мо (Л дулю два подключен к второму входу двадцать  восьмого сумматора по модулю два,  выход тринадцатого сумматора по модулю  два подключен к первым входам тридцать  восьмого, сорок четвертого и двадцать дев того  сумматоров по модулю два, второй  вход которого соединен с выходом третьего  разр да 16-разр дного параллельного регистра , выход четырнадцатого сумматора по  модулю два подключен к второму входу  ю сорокового сумматора по модулую два и к  первому входу тридцатого сумматора по  о  модулю два, второй вход которого соединен  с выходом второго разр да 16-разр дного  00 параллельного регистра, выход п тнадцатого  сумматора по модулю два подключен к  второму входу сорок второго сумматора по  модулю два и к первому входу тридцать  первого сумматора по модулю два, второй  вход которого соединен с выходом первого  разр да 16-разр дного параллельного регистра , выход шестнадцатого сумматора  по модулю два подключен к второму входу  сорок четвертого сумматора по модулю два  и к первому входу тридцать третьего сумматора  по модулю два, второй вход кото