Patent DE-112009000253-B4 (DE)
Title: Halbleitervorrichtung
Inventor: MOMOTA SEIJI
IPC: H01L29/78
Filed: 2009-01-28
Granted: 2020-01-16
Abstract: Halbleitervorrichtung, die umfasst:eine Hauptvorrichtung (24);eine Halbleitervorrichtung (21) mit isoliertem Gate für die Stromdetektion, die so konfiguriert ist, dass sie eine kleinere Größe aufweist als die Hauptvorrichtung (24); undeinen Widerstand, der mit der Hauptvorrichtung (24) und der Halbleitervorrichtung (21) mit isoliertem Gate verbunden ist, wobeidie Stehspannung der Halbleitervorrichtung (21) mit isoliertem Gate unter einer Vorspannung in Sperrrichtung höher ist als die Stehspannung der Hauptvorrichtung (24), wobeidie Hauptvorrichtung (24) umfasst:einen ersten Halbleiterbereich (32) von einem zweiten Leitfähigkeitstyp, der selektiv in einer Oberflächenschicht einer ersten Hauptoberfläche einer ersten Halbleiterschicht (27) mit einer ersten Leitfähigkeit ausgebildet ist,einen ersten Halbleiterbereich (38) mit hoher Dichte mit der ersten Leitfähigkeit, der selektiv in einer Oberflächenschicht des ersten Halbleiterbereichs (32) vom zweiten Leitfähigkeitstyp ausgebildet ist,eine erste Gateelektrode (26), die auf einer ersten Gateisolatorschicht (39), über einer Oberfläche des ersten Halbleiterbereichs (32) vom zweiten Leitfähigkeitstyp zwischen dem ersten Halbleiterbereich (38) mit hoher Dichte mit der ersten Leitfähigkeit und der ersten Halbleiterschicht (27) mit der ersten Leitfähigkeit ausgebildet ist,eine erste Elektrode (25), die den ersten Halbleiterbereich (38) mit hoher Dichte mit der ersten Leitfähigkeit und den ersten Halbleiterbereich (32) vom zweiten Leitfähigkeitstyp kontaktiert, undeine zweite Elektrode (28), die auf einer Seite ausgebildet ist, die näher an einer zweiten Hauptoberfläche der ersten Halbleiterschicht (27) mit der ersten Leitfähigkeit liegt, unddie Halbleitervorrichtung (21) mit isoliertem Gate für die Stromdetektion umfasst:einen zweiten Halbleiterbereich (31) vom zweiten Leitfähigkeitstyp, der selektiv in einer Oberflächenschicht einer ersten Hauptoberfläche einer zweiten Halbleiterschicht (27) mit der ersten Leitfähigkeit ausgebildet ist,einen zweiten Halbleiterbereich (35) mit hoher Dichte mit der ersten Leitfähigkeit, der selektiv in einer Oberflächenschicht des zweiten Halbleiterbereichs (31) vom zweiten Leitfähigkeitstyp ausgebildet ist,eine zweite Gateelektrode (23), die auf einer zweiten Gateisolatorschicht (36) über einer Oberfläche des zweiten Halbleiterbereichs (31) vom zweiten Leitfähigkeitstyp zwischen dem zweiten Halbleiterbereich (35) mit hoher Dichte mit der ersten Leitfähigkeit und der zweiten Halbleiterschicht (27) mit der ersten Leitfähigkeit ausgebildet ist,eine dritte Elektrode (22), die den zweiten Halbleiterbereich (35) mit hoher Dichte mit der ersten Leitfähigkeit und den zweiten Halbleiterbereich (31) vom zweiten Leitfähigkeitstyp kontaktiert, undeine vierte Elektrode (28), die auf einer Seite ausgebildet ist, die näher an einer zweiten Hauptoberfläche der zweiten Halbleiterschicht (27) mit der ersten Leitfähigkeit liegt, wobeider Widerstand mit der ersten Elektrode (25) und der dritten Elektrode (22) verbunden ist,die zweite Elektrode (28) und die vierte Elektrode (28) kurzgeschlossen sind, unddie Diffusionstiefe des ersten Halbleiterbereichs (32) vom zweiten Leitfähigkeitstyp flacher ist als die Diffusionstiefe des zweiten Halbleiterbereichs (31) vom zweiten Leitfähigkeitstyp, wobeidie erste Gateisolatorschicht (39) und die zweite Gateisolatorschicht die gleiche Dicke aufweisen.