Patent DE-102012201789-B4 (DE)
Title: Nicht-flüchtige CMOS-kompatible Logikschaltungen und zugehörige Betriebsverfahren
Inventor: CHEN AN
IPC: H03K19/19
Filed: 2012-02-07
Granted: 2018-07-12
Abstract: Logikschaltung mit:einem ersten ferromagnetischen Element mit einer ersten ferromagnetischen Schicht, einer ersten festgelegten Schicht mit einer ersten fixierten Magnetisierungsrichtung und einer ersten isolierenden Schicht, die zwischen der ersten festgelegten Schicht und der ersten ferromagnetischen Schicht angeordnet ist, wobei die Magnetisierungsrichtung der ersten ferromagnetischen Schicht durch einen Tunnelstrom gesteuert wird, der zwischen der ersten ferromagnetischen Schicht und der ersten festgelegten Schicht fließt;einem zweiten ferromagnetischen Element mit einer zweiten ferromagnetischen Schicht, einer zweiten festgelegten Schicht mit einer zweiten fixierten Magnetisierungsrichtung und einer zweiten isolierenden Schicht, die zwischen der zweiten festgelegten Schicht und der zweiten ferromagnetischen Schicht angeordnet ist; undeinem ersten Transistor, der mit dem ersten ferromagnetischen Element gekoppelt ist, wobei der erste Transistor und das erste ferromagnetische Element zwischen einem Massereferenzspannungsknoten und einem Versorgungsreferenzspannungsknoten in Reihe geschaltet sind, und wobei der erste Transistor ausgebildet ist, einen ersten Strom durch das erste ferromagnetische Element fließen zu lassen, wobei der erste Strom eine Magnetisierungsrichtung der ersten ferromagnetischen Schicht beeinflusst und wobei die Magnetisierungsrichtung der ersten ferromagnetischen Schicht eine Magnetisierungsrichtung der zweiten ferromagnetischen Schicht beeinflusst; und wobeidie erste fixierte Magnetisierungsrichtung zu einer Längsachse des ersten ferromagnetischen Elements ausgerichtet ist;die zweite fixierte Magnetisierungsrichtung zu einer Längsachse des zweiten ferromagnetischen Elements ausgerichtet ist; unddie Längsachse des ersten ferromagnetischen Elements und die Längsachse des zweiten ferromagnetischen Elements im Wesentlichen parallel zueinander sind; und weiterhin miteiner Eingangsstromanordnung mit einer ersten Stromquelle, die ausgebildet ist, einen Eingangsstrom in einer ersten Richtung bereitzustellen und einer zweiten Stromquelle, die ausgebildet ist, einen Eingangsstrom in einer entgegengesetzten Richtung bereitzustellen, und mit einem Schaltelement, das zwischen den Eingangsstromquellen und dem ersten Transistor angeschlossen ist;wobei in einer ersten Zustand des Schaltelements die erste Stromquelle einen Eingangsstrom bereitstellt, der in Richtung von dem Massereferenzspannungsknoten zu dem Versorgungsreferenzspannungsknoten fließt und zu einem Tunnelstrom führt, der von der ersten festgelegten Schicht zu der ersten ferromagnetischen Schicht fließt, wenn der erste Transistor angeschaltet ist; undwobei in einer zweiten Zustand des Schaltelements die zweite Stromquelle einen Eingangsstrom bereitstellt, der in Richtung von dem Versorgungsreferenzspannungsknoten zu dem Massereferenzspannungsknoten fließt und zu einem Tunnelstrom führt, der von der ersten ferromagnetischen Schicht zu der ersten festgelegten ferromagnetischen Schicht fließt, wenn der erste Transistor angeschaltet ist.