Patent ES-2614729-T3 (ES)
Title: Conmutador de matriz distribuida
Inventor: SCHULZ JOHN C F
IPC: H04Q3/00
Filed: 2005-10-26
Granted: 2017-06-01
Abstract: Una matriz de conmutación que comprende: una pluralidad de puertos de entrada y de salida; una pluralidad de elementos divisores de potencia (10, 12) y una pluralidad de elementos combinadores de potencia (11, 13), caracterizada por que: la matriz de conmutación se implementa en una única placa de circuito impreso de múltiples capas usando bloques de conmutación constituyentes; dichos elementos divisores de potencia incluyen unos elementos divisores de potencia (12) dispuestos en los bloques de conmutación y unos elementos divisores de potencia (10) en al menos una primera etapa de entrada entre los bloques de conmutación y los puertos de entrada, comprendiendo cada etapa de entrada una pluralidad de elementos divisores de potencia; dichos elementos combinadores de potencia incluyen unos elementos combinadores de potencia (13) dispuestos en los bloques de conmutación y unos elementos combinadores de potencia (11) en al menos una primera etapa de salida correspondiente entre los bloques de conmutación y los puertos de salida, comprendiendo cada etapa de salida una pluralidad de elementos combinadores de potencia; la matriz de conmutación tiene m puertos de entrada y n puertos de salida y comprende (m x n) / (i x j) bloques de conmutación; i es menor que m y j es menor que n; cada bloque de conmutación tiene i entradas y j salidas, i elementos divisores de potencia 1:j y j elementos combinadores de potencia i:1; cada bloque de conmutación comprende (i x j) líneas de transmisión conmutadas que conectan ramas de salida de los elementos divisores de potencia en el bloque de conmutación con ramas de entrada de los elementos combinadores de potencia en el bloque de conmutación; en la que n >= 8, m >= 8, i >= 4 y j >= 4; estando conectados los elementos divisores de potencia (10) individuales de la primera etapa de entrada con dos elementos divisores de potencia (12) diferentes de diferentes bloques de conmutación, y con un puerto de entrada respectivo, y estando conectado cada elemento divisor de potencia (12) de los bloques de conmutación con un elemento divisor de potencia (10) de la primera etapa de entrada; estando conectados los elementos combinadores de potencia individuales (11) de la primera etapa de salida con dos elementos combinadores de potencia (13) diferentes de diferentes bloques de conmutación, y con un puerto de salida respectivo, y estando conectado cada elemento combinador de potencia (13) de los bloques de conmutación con un elemento combinador de potencia (11) de la primera etapa de salida; y por que: las conexiones entre los elementos divisores de potencia de dicha primera etapa de entrada y los elementos divisores de potencia (12) en los bloques de conmutación tienen un primer patrón de conexión entre elementos y las conexiones entre los elementos combinadores de potencia de la primera etapa de salida y los elementos combinadores de potencia (13) en los bloques de conmutación tienen un segundo patrón de conexión entre elementos diferente; y las conexiones entre las líneas de transmisión conmutadas procedentes de diferentes capas de la placa de circuito impreso se realizan usando vías y trayectos de conexión de cruce.