Patent DE-202014101089-U1 (DE)
Title: Prozessor
IPC: G06F1/04
Filed: 2014-03-11
Abstract: Prozessor, bei dem bei einer Leseoperation des Prozessors Lesedaten über eine Mehrzahl von unidirektionalen Lesedatenanschlüssen (12) des Prozessors eingelesen werden und bei einer Schreiboperation des Prozessors Schreibdaten über eine Mehrzahl von unidirektionalen Schreibdatenanschlüssen (7) des Prozessors ausgegeben werden, umfassend: einen Taktanschluss (1), wobei über den Taktanschluss (1) ein Taktsignal (CK) mit einer ersten Frequenz ausgegeben wird, Adressanschlüsse (2), wobei über die Adressanschlüsse (2) Adresssignale (ADD) gesendet werden und zum Senden der Adresssignale (ADD) eine steigende und fallende Flanke des Taktsignals (CK) verwendet wird, Befehlsanschlüsse (3), wobei über die Befehlsanschlüsse (3) Befehlssignale (CMD) gesendet werden und zum Senden der Befehlssignale (CMD) eine steigende oder fallende Flanke des Taktsignals (CK) verwendet wird, eine Mehrzahl von Schreibdatentaktanschlüssen (6), wobei über die Mehrzahl der Schreibdatentaktanschlüsse (6) eine Mehrzahl von Schreibdatentaktsignalen (WCK) mit einer zweiten Frequenz gesendet wird und die zweite Frequenz doppelt so groß ist wie die erste Frequenz, eine Mehrzahl von Lesedatentaktanschlüssen (11), wobei über die Mehrzahl der Lesedatentaktanschlüsse (11) eine Mehrzahl von Lesedatentaktsignalen (RCK) mit einer zweiten Frequenz empfangen wird, wobei bei der Schreiboperation über die Schreibdatenanschlüsse (7) eine Mehrzahl von Schreibdatensignalen (WDQ) gesendet werden und wobei zum Senden jedes Schreibdatensignals (WDQ) die steigende und fallende Flanke eines Schreibdatentaktsignal (WCK) aus der Mehrzahl der Schreibdatentaktsignale (WCK) verwendet wird, wobei bei der Leseoperation über die Lesedatenanschlüsse (12) eine Mehrzahl von Lesedatensignalen (RDQ) empfangen wird und zum Empfangen jedes Lesedatensignals (RDQ) die steigende und fallende Flanke eines Lesedatentaktsignal (RCK) aus der Mehrzahl der Lesedatentaktsignale (RCK) verwendet wird, wobei eine Verzögerung der Lesedatensignale (RDQ) einstellbar ist, um eine Positionierung der Lesedatensignale (RDQ) relativ zu dem jeweiligen Lesedatentaktsignal (RCK) zu ermöglichen, wobei zu der Positionierung der Lesedatensignale (RDQ) relativ zu dem jeweiligen Lesedatentaktsignal (RCK) eine optimale Lesedatenverzögerung ermittelt wird, die sich ergibt als der Mittelwert einer kleinsten und größten Lesedatenverzögerung, bei welcher ein korrektes Einlesen der Lesedatensignale in den Prozessor stattgefunden hat, wobei bei einer Ermittlung des korrekten Einlesens ein Identitätskomparator empfangene Informationen mit ausgesandten Informationen vergleicht, wobei die ausgesandten Informationen über die Adressanschlüsse (7) ausgesandt wurden und die empfangenen Informationen über die unidirektionalen Lesedatenanschlüssen (12) empfangen wurden, weiterhin umfassend: eine Mehrzahl von Phasendetektoren (20), um einen Phasenvergleich jedes Lesedatentaktsignals (RCK) mit dem Taktsignal (CK) durchzuführen und basierend auf dem Phasenvergleich einen optimalen Verzögerungswert für jedes Lesedatentaktsignal (RCK) zu ermitteln und diesen optimalen Verzögerungswert über einen Modus-Register-Setz-Befehl einzustellen ...