Patent SU-1466528-A1 (SU)
Title: Резервированное цифровое устройство
IPC: H05K10/00
Filed: 1987-03-09
Granted: 2005-11-20
Abstract: 1. Резервированное цифровое устройство, содержащее первую информационную магистраль, счетчик сбоев, счетчик состояния резерва, первый и второй дешифраторы, блок элементов ИЛИ, мультиплексор, в каждом канале резервируемый модуль, переключатель питания, первый магистральный переключатель, блок сравнения, управляющий вход мультиплексора соединен с выходом первого дешифратора, группа информационных входов - с первыми информационными выходами блоков сравнения каждого канала, а выход - с первым управляющим входом резервируемого модуля и входом счетчика сбоев, выход которого соединен с входом счетчика состояния резерва, прямой выход которого соединен с входом второго дешифратора, а инверсный выход - с входом первого дешифратора, выход которого соединен с первыми входами элементов ИЛИ блока, вторые входы которых соединены с выходом второго дешифратора и с управляющим входом первого магистрального переключателя, выход блока элементов ИЛИ соединен с управляющим входом переключателя питания каждого канала, выход каждого переключателя питания соединен с вторыми управляющими входами резервируемого модуля и первого магистрального переключателя и первым управляющим входом блока сравнения в своем канале, третий информационный вход первого магистрального переключателя соединен с выходом резервируемого модуля, отличающееся тем, что, с целью повышения надежности и расширения области применения, в устройство введена вторая информационная магистраль, а в каждый канал введены блок синхронизации, первый и второй блоки селекции, блок формирования контрольного кода, второй и третий магистральные элементы, кроме того, выход переключателя питания соединен с управляющими входами блока синхронизации, блока формирования контрольного кода блоков селекции и первыми управляющими входами второго и третьего магистральных переключателей, информационный вход блока формирования контрольного кода и информационный вход резервируемого модуля соединены с выходом первого элемента ИЛИ, выход блока формирования контрольного кода соединен с первым входом второго элемента ИЛИ и контрольным входом третьего магистрального элемента, второй управляющий вход которого соединен с выходом второго дешифратора, а выход - с второй информационной магистралью, информационный вход первого блока селекции подключен к второй информационной магистрали, а первый и второй выходы соединены с первыми входами первого и третьего элементов ИЛИ соответственно, второй вход первого элемента ИЛИ соединен с выходом второго блока селекции, второй вход третьего элемента ИЛИ соединен с выходом резервируемого модуля, а выход - с первым информационным входом блока сравнения, второй информационный вход которого соединен с выходом второго элемента ИЛИ, а второй выход - с счетным входом блока синхронизации, выход которого соединен с информационным входом второго магистрального переключателя, второй управляющий вход которого соединен с выходом первого дешифратора, а выход подключен к второй информационной магистрали, выход первого магистрального переключателя подключен к первой информационной магистрали, второй вход второго элемента ИЛИ соединен с вторым выходом второго блока селекции, информационный вход которого подключен к первой информационной магистрали.2. Устройство по п.1, отличающееся тем, что блок сравнения содержит счетчик контрольного времени, схему сравнения, элемент ИЛИ, элемент И, первый и второй регистр, причем первый вход первого регистра и первый вход элемента ИЛИ соединен с вторым информационным входом блока, первый вход второго регистра и второй вход элемента ИЛИ являются третьим информационным входом блока, первый вход схемы сравнения, первый вход счетчика контрольного времени, вторые входы первого и второго регистров соединены с первым управляющим входом блока, второй и третий входы схемы сравнения соединены с выходами соответственно первого и второго регистров, выход схемы сравнения соединен с прямым входом элемента И, выход которого является первым выходом блока, выход элемента ИЛИ соединен с вторым входом счетчика контрольного времени, выход которого соединен с инверсным входом элемента И и является вторым выходом блока.