Patent ES-2456367-T3 (ES)
Title: Aparato y método para el tratamiento de datos
Inventor: TAYLOR MATTHEW PAUL ATHOL
IPC: H03M13/27
Filed: 2008-10-22
Granted: 2014-04-22
Abstract: Un aparato de tratamiento de datos utilizable para hacer corresponder símbolos de datos recibidos desde un número predeterminado de señales subportadoras de símbolos de Multiplexado Ortogonal por División de Frecuencias (OFDM) a una corriente de datos de salida, siendo determinado el número predeterminado de señales subportadoras de acuerdo con uno de una pluralidad de modos operativos y siendo divididos los símbolos de datos en primeros conjuntos de símbolos de datos para hacerlos corresponder sobre primeros símbolos de OFDM y segundos conjuntos de símbolos de datos para hacerlos corresponder sobre segundos símbolos de OFDM, comprendiendo el aparato de tratamiento de datos: un desentrelazador (314) utilizable para introducir en una memoria (540) el número predeterminado de símbolos de datos desde las señales subportadoras de OFDM, y para extraer de la memoria los símbolos de datos a la corriente de símbolos de salida para efectuar la correspondencia, siendo la extracción en un orden diferente que la introducción, determinándose el orden a partir de un conjunto de direcciones, con el efecto de que los símbolos de datos son desentrelazados de las señales subportadoras de OFDM, un generador (542) de direcciones utilizable para generar el conjunto de direcciones, siendo generada una dirección para cada uno de los símbolos de datos recibidos para hacer corresponder el símbolo de datos recibidos desde la señal subportadora de OFDM a la corriente de símbolos de salida, comprendiendo el generador de direcciones un registro (200) de desplazamiento de realimentación lineal que incluye un número predeterminado de etapas de registro y que es utilizable para generar una secuencia de bits pseudo-aleatoria de acuerdo con un generador polinómico, un circuito de permutación (210) utilizable para recibir el contenido de las etapas de registro de desplazamiento y para permutar el orden de los bits presentes en las etapas del registro de acuerdo con un código de permutación para formar una dirección de una de las subportadoras de OFDM, y una unidad de control (224) utilizable en combinación con un circuito (216) de comprobación de direcciones para regenerar una dirección cuando una dirección generada excede de una dirección válida máxima predeterminada, en que uno de una pluralidad de modos operativos proporciona símbolos de OFDM con aproximadamente ocho mil subportadoras que es la mitad o menos de la mitad de un número máximo de subportadoras en los símbolos de OFDM de cualquiera de los modos operativos, la dirección válida máxima predeterminada es aproximadamente ocho mil, el registro (200) de desplazamiento de realimentación tiene doce etapas de registro con un generador polinómico para el registro de desplazamiento de realimentación lineal de R'i[11] >= R'i-1[0] ⊕ R'i-1[1] ⊕ R'i-1[4] ⊕ R'i-1[6] y el código de permutación forma, con un bit adicional, una dirección de trece bits, y el aparato de tratamiento de datos es utilizable para desentrelazar los primeros y segundos conjuntos de símbolos de datos a la corriente de datos de salida de acuerdo con sólo un proceso de entrelazado impar, el proceso de entrelazado impar adaptado para escribir los primeros conjuntos de símbolos de datos recibidos desde las subportadoras de los primeros símbolos de OFDM a una primera parte de la memoria (540) del entrelazador de acuerdo con un orden determinado por el conjunto de direcciones, para extraer los primeros conjuntos de símbolos de datos desde la primera parte de la memoria (540) del entrelazador a la corriente de datos de salida de acuerdo con un orden secuencial de los primeros conjuntos de símbolos de datos de entrada, para escribir los segundos conjuntos de símbolos de datos recibidos desde las subportadoras de los segundos símbolos de OFDM a una segunda parte de la memoria (540) del entrelazador de acuerdo con un orden definido por el conjunto de direcciones, y para extraer los segundos conjuntos de símbolos de datos desde la segunda parte de la memoria (540) del entrelazador a la corriente de datos de salida de acuerdo con un orden secuencial de los segundos conjuntos de símbolos de datos de entrada, para desentrelazar los primeros y segundos conjuntos de símbolos de datos a la corriente de datos de salida de acuerdo con sólo un proceso de entrelazado impar.