Patent RU-186744-U1 (RU)
Title: Мультисервисный маршрутизатор
IPC: H04L12/54
Filed: 2018-11-15
Granted: 2019-01-31
Abstract: Полезная модель относится к системам передачи данных, в частности, к модульной, масштабируемой структуре для построения маршрутизаторов сетей быстрого Ethernet, обращающихся к общей шине распределения данных. 
     1. Мультисервисный маршрутизатор, содержащий коммутационный блок и маршрутный процессор, соединенные между собой первыми входами/выходами, первый блок питания, отличающийся тем, что в него дополнительно введены троичная ассоциативная память, выход которой соединен с третьим входом маршрутного процессора; первый процессорный модуль, первый вход/выход которого соединен с третьим входом/выходом коммутационного блока; второй процессорный модуль, первый вход/выход которого соединен со вторым входом/выходом коммутационного блока; модуль высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA), первый выход которого соединен со вторым входом первого процессорного модуля, второй выход - со вторым входом второго процессорного модуля, а третий выход - со вторым входом маршрутного процессора; первый СОМ порт, вход/выход которого соединен с третьим входом/выходом первого процессорного модуля; второй СОМ порт, вход/выход которого соединен с третьим входом/выходом второго процессорного модуля; первый Ethernet порт, вход/выход которого соединен с четвертым входом/выходом первого процессорного модуля; второй Ethernet порт, вход/выход которого соединен с четвертым входом/выходом второго процессорного модуля; N SFP модулей, входы/выходы которых соединены, соответственно, с N входами/выходами маршрутного процессора; система питания в составе микроконтроллера, блока индикации, блока ввода информации, блока вывода информации, постоянного запоминающего устройства (ПЗУ), оперативного запоминающего устройства (ОЗУ), объединенные шиной адреса и данных с микроконтроллером; блок дистанционного контроля и управления, первый вход которого соединен со вторым выходом блока вывода информации, первый выход - с первым входом блока ввода информации, второй вход/выход - с четвертым входом/выходом модуля высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA); блок измерения нагрузки, первый выход которого соединен с третьим входом блока дистанционного контроля и управления, а второй выход - со вторым входом блока ввода информации; блок управления мощностью, первый вход которого соединен с первым выходом блока вывода информации; первое управляемое реле, вход которого соединен со вторым выходом блока дистанционного контроля и управления; блок коммутируемых источников питания в составе первого и второго блоков питания, первый вход которого соединен с выходом блока управления мощностью, второй вход - с выходом первого управляемого реле, а выход - с входом блока измерения нагрузки; второе управляемое реле, вход которого соединен с третьим выходом блока дистанционного контроля и управления; блок аккумуляторов, вход которого соединен с выходом второго управляемого реле, замкнутый контакт которого соединен с выходом блока коммутируемых источников питания, а разомкнутый контакт - с четвертым входом блока контроля и управления. 
     2. Устройство по п. 1, отличающееся тем, что все ее элементы выполнены с использованием цифровых технологий.