baber/WOPTO huggingface dataset:
Patent KR-100222321-B1 (KR)
Inventor: SHIN SANG-YOUNG
IPC: G02B26/00
Filed: 1997-03-15
Granted: 1999-11-01
Abstract: 본 발명은 전기광학 폴리머 디지털 광스위치와 그를 고전압 측정용 집적광학센서로 이용하는 경우에 있어서의 고전압 측정방법에 관한 것이다. 본 발명의 디지털 광스위치는 광표백(photobleaching) 공정에 의해 형성된 와이 분기형 폴리머 광도파로(Y branch polymer waveguide)와 변조용 전극을 포함하여 이루어진다. 
     본 발명의 디지털 광스위치는 각 출력 포트의 선형적인 전달 특성을 이용, 즉 광스위치의 두 출력 포트의 광파워간의 로그비(logarithmic ratio)를 이용함으로써 광파워와 파장의 변동에 영향을 받지 않고 교류 고전압을 측정할 수 있는 고전압센서로서 효과적으로 응용될 수 있으며, 제작시 폴링전압과 폴리머층들의 두께를 조절하여 측정전압 범위를 용이하게 증가시킬 수 있다. 
     또한 본 발명의 전기광학 폴리머 디지털 광스위치는 간단하고 저가인 폴리머 공정을 통하여 여러 개의 소자를 한 기판 위에 동시에 제작할 수 있기 때문에 대량 생산이 가능한 장점이 있다.
Patent KR-100444493-B1 (KR)
Title: 수은방전램프용스타팅플래그및이스타팅플래그를갖는램프
IPC: H01J61/54
Filed: 1997-03-18
Granted: 2004-11-06
Abstract: 저압 수은 방전 램프는 방전 공극을 정하는 봉합된 밀봉체, 상기 밀봉체의 한 끝에 위치하는 전극, 방전 공극 내에 봉합된 수은 증기, 및 스타팅 플래그를 포함하는 상기 스타팅 플래그는 금속 포일에 부착되는 본드형 분자 시이브 미립자들을 포함한다.
Patent KR-100249416-B1 (KR)
Inventor: MAKISHIMA HIDEO
IPC: H01J3/18
Filed: 1997-03-28
Granted: 2000-03-15
Abstract: 본 발명에 따라, 기판(1)과; 상기 기판(1) 상에 형성된 다수 개의 전자 방출 전극(7)과; 전자 방출 전극(7)이 배치된 다수 개의 제 1 캐비티(2a)를 가지며 상기 기판(1) 상에 형성된 제1 절연층(2)과; 제 1 캐비티(2a)와 연통하는  제 1 개구(3a)를 다수 개  가지며 상기 제 1 절연층(2) 상에 형성된 게이트 전극(3)과; 상기 제 1 개구(3a)와 연통하는 제 2 캐비티(4a)를 다수 개 가지며 게이트 전극(3) 상에 형성된 제  2 절연층(4); 및 제 2 캐비티(4a)와 연통하는 제 2 개구(5a)를 다수 개 가지며 상기 제 2 절연층(4) 상에 형성된 집속 전극(5)을 포함하는 냉음극 (9)으로서, 제 2 개구(5a)의 중심축과 제 1 개구(3a)의 중심축중 적어도 하나는 상기 전자 방출 전극(7)의 중심축과 편심(eccentric)인  것을 특징으로 한다. 상기 냉음극(9)은 전자 (10)가 방출되는 각도를 넓힘으로써, 더욱 넓게 전자 빔(10)을 방사한다. 즉, 발광 면적에 비해서 상대적으로 작은 전자 방출 면적을 갖는다.
Patent KR-100241073-B1 (KR)
Inventor: RONEY S WONG
IPC: G06F7/544
Filed: 1997-04-04
Granted: 2000-02-01
Abstract: 본 발명은 2A+sign(A)(A는 2의 보수 형태로 표현되는 부호를 가진 2진 정수이며, A가 0보다 크면 sign(A)는 1이고, A가 0이면 sign(A)는 0이며, A가 0보다 작으면 sign(A)는 -1)를 계산하기 위한 것으로서, A의 비트보수를 취하고, A가 0보다 작으면 의 비트보수를 취하고, A가 0이면 의 비트보수를 취하고, A가 0보다 크면 의 최하위비트를 제외한 모든 비트의 비트보수를 취하여 2A+sign(A)를 계산하는 것을 특징으로 한다. A에 대한 제로검출은 로부터의 제 1 캐리아웃비트와 로부터의 제 2 캐리아웃비트가 서로 다른 논리값을 가지는지를 결정함으로써 제공된다.  이 방법에서 2A+sign(A)는 단일 명령사이클에서 범용컴퓨터에 의하여 계산될 수 있다.
Patent KR-100427744-B1 (KR)
Title: Method for data interface of plasma display panel
Inventor: KIM SE YONG
IPC: H04N5/66
Filed: 1997-04-30
Granted: 2004-09-16
Abstract: PURPOSE: A data interface device and a method of a PDP(Plasma Display Panel) are provided to minimize a temporary storage capacity for storing video data according to an input unit of a driver end, thereby increasing efficiency of PDP interface design and reducing a production design cost. CONSTITUTION: Video data outputted from a memory is supplied to an interface unit(40). 160-bit data of the video data is stored in the first interface unit(41). The second interface unit(42) stores next 160-bit data based on an input control signal generated through a line(L62) from a timing controller(60). The timing controller(60) generates an output control signal as soon as the input control signal is generated in the second interface unit(42), and supplies the output control signal to the first interface unit(41) through a line(L61). While the 160-bit data is inputted in the second interface unit(42), video data prestored in the first interface unit(41) is outputted to a driver end.
Patent KR-100265553-B1 (KR)
Title: Manufacturing method of thin-filim transistor
Inventor: LEE SANG-KOL
IPC: H01L21/84
Filed: 1997-05-23
Granted: 2000-09-15
Abstract: PURPOSE: A method for fabricating a thin film transistor is to reduce the breakdown of a crystalline structure within a silicon layer by a doping process using a plasma processing when forming an LDD(lightly doped drain) region at both sides of a channel region of an active layer. CONSTITUTION: An active layer including a channel region is formed on an insulating substrate(200). The first to the third gate insulating layer(51,61,61') and the first to the third gate electrode(62,52) are formed on the channel region. A source region and a drain region are formed by selectively doping high concentration impurities into a part of the active layer. The active layer is exposed under the plasma atmosphere including the first impurity. The plasma is doped into the active layer by using only the energy of the plasma, thereby forming an LDD region. An interlayer dielectric(210) is formed to coat the entire surface of the exposed insulating substrate in the same chamber used to form the LDD region.
Patent KR-100288804-B1 (KR)
Filed: 1997-06-17
Granted: 2001-09-28
Abstract: 본 발명은 각종의 외래 입자들이 고압 연료 분사관의 내주면으로부터 실질적으로 완전히 제거된 고압 연료 분사관의 제조 방법을 개시하고 있다.  본 발명에 따른 고압 연료 분사관의 제조 방법은 벽 두께가 두껍고 직경이 작은 금속 연료 분사관을 제조하는 단계들 중에서 최종적으로 관을 연신하는 단계를 수행한 이후에, 산성 용매, 알칼리성 용매 및 유기 용매로 이루어져 외래 입자를 용해시키는 용매를 사용하여 상기 금속관의 내주면의 청정을 수행하는 단계를 포함하는 것을 그 특징으로 한다.
Patent KR-100246469-B1 (KR)
Inventor: KANG HOAI SIG
IPC: G06F12/08
Filed: 1997-06-30
Granted: 2000-03-15
Abstract: 본 발명은 슈퍼스칼라 기법을 채택하고 캐시 메모리, TLB 및 BTB의 사용이 필수적이며 4웨이 세트 조합으로 구현되는 고성능 마이크로 프로세서에서 각 블록들의 운용에 필요한 멀티포트 지원 LRU 메모리를 구현한 것으로, 캐시 태그 블록으로부터 웨이 히트 정보를 제공받아 LRU 히스토리를 자체적으로 기록하고, LRU 히스토리를 분석하여 캐시 메모리가 4웨이에 기록할 때, 의사 LRU 교체 정책에 의한 기록 웨이를 자체적으로 제공하며, 이러한 기능들을 안정적으로 지원하기 위한 클럭로직을 포함하도록 하여, 슈퍼스칼라 마이크로 프로세에서의 캐시 메모리, TLB 블록, BTB 블록들의 제어 블록에 부담을 줄이고 인터페이스를 단순화시킴으로써, LRU 갱신과정을 빠르게 동작시켜 슈퍼스칼라 마이크로 프로세서의 성능을 향상시킬 수 있다.
Patent KR-100271010-B1 (KR)
Inventor: IWAMATSU TOSHIAKI
IPC: H01L27/12
Filed: 1997-07-03
Granted: 2000-11-01
Abstract: SOI 구조를 가지는 반도체 장치에 있어서, 그 장치 특성이 열화하는 것을 방지하는 동시에, 장치의 특성을 더욱 향상시키는 것이 가능한 반도체 장치 및 그 제조방법을 제공한다. 
     레지스트 (22b)를 마스크로 하여 NMOS 영역 NR에 질소(N)이온을 주입하는 것에 의해 채널 도우프층 (31)내에 질소이온이 도입되고, 레지스트(22c)를 마스크로 하여 PMOS 영역 PR에 질소이온을 주입하는 것에 의해, 채널 도우프층 (31)내에 질소이온이 도입되고, 후속 열처리에 의해 채널 도우프층 (31)내에, 깊이 방향으로 소정의 농도 분포로 질소를 갖는 구성을 얻을 수 있다.
Patent KR-100217730-B1 (KR)
Inventor: HEO JU WON
IPC: H04B5/04
Filed: 1997-07-16
Granted: 1999-09-01
Abstract: 가. 청구범위에 기재된 발명이 속한 기술분야 
     문자 표시 기능을 가지는 무선 호출기 및 그 방법에 관한 것이다. 
     나. 발명이 해결하고자 하는 기술적 과제 
     이름과 이에 대응하는 전화번호를 무선 호출 신호를 통해 수신 받아 저장하여 전화번호부 기능이 구현되는 무선 호출기 및 그 방법을 구현하고자 한다. 
     다. 발명의 해결방법의 요지 
     수신되는 메시지를 검출하여 상기 검출된 메시지와 이에 대응하는 문자가 추가적으로 저장되는 저장 수단과, 상기 검출되는 메시지와 상기 문자가 추가적으로 저장되도록 할 것 인지의 여부를, 상기 문자를 추가적으로 입력 할 것 인지의 여부를, 상기 문자가 미리 설정된 문자 선택 동작을 통해 선택되어 입력 되도록 하는 입력 수단들과, 상기 검출되는 메시지의 저장 여부와 상기 문자를 상기 검출되는 메시지에 대응하여 추가적으로 저장하도록 함을 제어하는 제어 수단을 갖춘 무선 호출기 및 그 방법을 제안한다. 
     라. 발명의 중요한 용도 
     본 발명은 문자 수신 및 표시 무선 호출기에서 사용된다.
Patent KR-100239208-B1 (KR)
Inventor: KIM SANG-CHEOL
IPC: A01D69/08
Filed: 1997-07-24
Granted: 2000-01-15
Abstract: 본 발명은 작업속도를 필요로 하는 트랙터와 같은 농업기계로 농작업을 하는 일반작업자가 변속기어나 조속기의 조작없이 작업속도를 일정하게 유지하도록 하기 위한 농업기계에 이용하는 속도지정형 자동변속방법 및 그 장치에 관한 것인바, 엔진회전수, 클러치위치, 기어위치, 브레이크위치 등을 검출하기 위해 각각의 자기센서로 이루어진 센서부와, 농업기계를 운전하는 운전자가 농업기계의 속도를 설정하기 위해 포텐셔메타로 이루어진 속도설정부와, 농업기계차량의 속도가 검출되어진 입력신호가 로터리엔코더를 통해 입력되어진 신호에 해당하는 출력신호를 연산하고 제어하기 위한 연산제어부와, 이 연산제어부의 출력제어신호에 따라 조속기제어기, 기어변환기, 클러치조작기, 브레이크조작기를 구동하도록 하기 위한 구동장치부를 제공하는데 그 특징이 있다.
Patent KR-100261900-B1 (KR)
Inventor: IWAO TAKENOBU
IPC: H01L21/82
Filed: 1997-08-04
Granted: 2000-07-15
Abstract: 본 발명에 따르면 구동 능력이 높고, 클럭 스큐(skew)가 낮은 클럭 드라이버 회로를 갖는 반도체 집적 회로 장치를 얻을 수 있다. 
     클럭 드라이버 회로(14)를 중앙부에 위치하는 매크로 셀 배치 영역(9)에 배치한다. 클럭 드라이버 회로(14)는 복수의 프리 드라이버(predriver)(15) 및 메인 드라이버(19)를 갖는다. 프리 드라이버(15)의 입력, 출력노드는 제 1, 제 2 공통선(16, 18)에 의해 단락되고, 메인 드라이버(19)의 입력, 출력노드는 제 2, 제 3 공통선(18, 20)에 의해 단락된다. 복수의 클럭 드라이버 회로(21)는 소정 간격을 거쳐서 클럭 드라이버 회로(14)와 직교하여 배치된다. 각 클럭 드라이버 회로(21)는 복수의 프리 드라이버(22) 및 메인 드라이버(25)를 갖는다. 프리 드라이버(22)의 입력, 출력노드는 제 4, 제 5 공통선(23, 24)에 의해 단락되고, 메인 드라이버(25)의 입력, 출력노드는 제 5, 제 6 공통선(24, 28)에 의해 단락된다. 제 3, 제 4의 공통선(20, 23)은 접속된다. 제 6 공통선(28)은 복수의 제 2 매크로 셀(26)이 접속되는 클럭 신호 공급선(27)에 접속된다.
Patent KR-100453868-B1 (KR)
IPC: C08G61/12
Filed: 1997-08-18
Granted: 2004-12-17
Abstract: 화학식 1의 양으로 대전된 반복단위 및 대전되지 않은 반복단위를 포함하는 전기 전도성 폴리티오펜의 염 폴리티오펜 + An - 과 전도성 폴리티오펜 염의 존재하에 부분적으로 가수분해된 실록산을 포함하는 코팅제, 및 내스크래치성의 전기 전도성 코팅물 제조를 위한 그의 용도. 
     <화학식 1> 
     
       
     
     식 중, n은 5 내지 100의 정수를 나타내며, 
     R은 H, 탄소 원자수가 1 내지 20인 임의로 치환된 알킬기, -CH 2 -OH 또는 탄소 원자수가 6 내지 14인 아릴기을 나타내고, 
     An - 는 다가음이온을 의미한다.
Patent KR-100287094-B1 (KR)
Title: 쓰레드유지방법및장치
IPC: G06F9/52
Filed: 1997-08-26
Granted: 2001-04-16
Abstract: 이벤트의 발생을 대기하는 쓰레드 리스트(list of threads)를 유지하기 위한 방법 및 장치에 대해 기재되어 있다.  우선적으로, 이벤트 발생에 따라 임의 유형의 동작을 수행하기를 희망하는 쓰레드를 검출한다.  그 후에, 이벤트 리스트 앵커가 현재 사용 불가능하다는 것을 지시하도록 이벤트 리스트 앵커의 값을 설정한다.  이벤트 리스트 앵커는 이벤트 발생을 기다리고 있는 쓰레드 리스트를 추적하는 데 사용된다.  이벤트 리스트 앵커가 사용불가인 동안, 검출된 쓰레드가 이벤트 발생을 기다리고 있는 쓰레드 리스트에 부가된다.  최종적으로, 이벤트 리스트 앵커의 값이 부가된 쓰레드의 물리적 위치에 있는 포인터와 동일하게 설정되어짐으로써, 이벤트 리스트 앵커의 사용이 가능하다는 것을 나타낸다.
Patent KR-100292775-B1 (KR)
Inventor: LEE DON GYU
IPC: B62D21/00
Filed: 1997-08-26
Granted: 2001-06-15
Abstract: PURPOSE: Reinforcing structure for a longitudinal front is provided to absorb shock efficiently, and to prevent the passenger in the green zone from being injured by reinforcing the longitudinal front structure at a head-on collision. CONSTITUTION: A longitudinal front(50) of a vehicle is installed in the side of an engine room, and both ends of the longitudinal front are welded into a longitudinal closing plate(52). A longitudinal center reinforcement(60) is mounted between the longitudinal front and the longitudinal closing plate with welding, and welded into the upper part of the longitudinal front with bending. Impact is shut off to the green zone with bending by welding the longitudinal center reinforcement between the longitudinal front and the longitudinal closing plate at a collision. Shock is absorbed efficiently with reinforcing the longitudinal front, and the passengers are prevented from being injured.
Patent KR-100265066-B1 (KR)
Title: Bonding apparatus of optical components for used non-contact soldering and method thereof
Inventor: KIM YEONG JU
IPC: C03C27/08
Filed: 1997-08-28
Granted: 2000-09-01
Abstract: PURPOSE: An apparatus and method for fixing optical parts using non-contact soldering is provided to prevent humidity from being permeated within the optical parts by soldering the optical parts without directly contacting with the optical parts during assembly or fixation of optical parts. CONSTITUTION: Two optical parts(26,28) incorporate an optical system therein and include a housing(30) wounded around its external surrounding. Optical part fixing units(22,24) fix one side of each of the optical parts(26,28) and arrange the optical system thereof. lasers(10a,10b) positioned at both sides of the housing(30) generate light sources(12a,12b) without contacting focuses of the light sources(12a,12b) with the outer surface of the housing(30). Solder supplying units(14a,14b) positioned at top of the lasers(10a,10b) supply solder to the light sources(12a,12b). A programmable logic control(PLC) controls the lasers(10a,10b) and the solder supplying units(14a,14b).
Patent KR-100255151-B1 (KR)
Title: Method of fabricating flash eeprom cell
Inventor: LEE HEE-YOL
IPC: H01L27/115
Filed: 1997-08-30
Granted: 2000-05-01
Abstract: PURPOSE: A method for manufacturing a flash EEPROM cell is provided to prevent a problem that a chip size is increased due to a field oxide film widely formed. CONSTITUTION: A method for manufacturing a flash EEPROM cell sequentially forms a tunnel oxide film(202), an undoped polysilicon layer, the first oxide film and a nitride film on a semiconductor substrate(201). A photoresist film pattern in which a field region is open is formed on the nitride film by means of lithography process using a mask for a floating gate. The exposed portions of the nitride film and the first oxide film are sequentially removed by means of etching process using the photoresist film pattern as an etch mask and the photoresist film pattern are then removed. A channel stop region(208) is formed in the semiconductor substrate(201) at a portion where a field oxide film will ne formed by impurity ion implantation process. A field oxide film(207) is grown by means of oxidization process using the nitride film as an oxidization prevention film. The nitride film is removed by means of wet etching process. Impurities are doped into the undoped polysilicon layer so that it becomes the first doped polysilicon layer(203A). A nitride film and an oxide film are sequentially formed on the first oxide film to form an ONO dielectric film(209). The second doped polysilicon layer(210) and the second oxide film(211) are sequentially formed on the ONO dielectric film(209). The second oxide film(211), the second doped polysilicon layer(210), the ONO dielectric film(209) and the first doped polysilicon layer(203A) are etched by self-alignment etching method to form a floating gate and a control gate.
Patent KR-100271199-B1 (KR)
Inventor: FACTOR MICHAEL EDWARD
IPC: G06F9/50
Filed: 1997-08-30
Granted: 2000-11-01
Abstract: 논리적 및 물리적인 두 수준의 어드레싱 추상화를 사용하는 컴퓨터 네트워크상에서 로드 밸런싱을 수행하기 위한 시스템 및 그 방법이 개시되었다.  논리적 프로세스들은 논리적 인터페이스를 사용하여 물리적 프로세스들로 매핑되며, 일대일 또는 일대다 또는 다대일 방식으로 수행된다. 진행중에 변경될 수 있어 클라이언트에 상대적으로 트랜스페어런트하게 서버들이 추가되거나 제거될 수 있는 선택 기능이 매핑 판단들에 포함한다는 점에서 상기 매핑은 동적인 것이다. 본 발명의 시스템과 그 방법은 월드 와이드 웹에도 적용될 수 있으며, 그리하여 웹 사이트들은 프로세스들을 다수의 서버들에 동적으로 분산시킬 수 있다.
Patent KR-100288174-B1 (KR)
Title: 반도체 펠릿 및 반도체 장치 조립 방법
IPC: H01L25/18
Filed: 1997-09-02
Granted: 2001-05-02
Abstract: 본 발명은 웨이퍼로부터 절단·분리된 제 1 반도체 칩과 제 2 반도체 칩을 구비하는 반도체 펠릿을 제공하며, 제 1 본딩 패드는 상기 제 1 칩의 제 1 외주부에 형성되며, 제 2 본딩 패드는 상기 제 2 칩의 제 2 외주부에 형성되며, 본딩 패드는 상기 펠릿의 중심점을 따라 180도 회전한 후 대칭 형태를 유지하도록 배치된다. 제 1 칩이 양품(良品)인가 또는 불량품(不良品)인가를 판단하여 그 칩이 불량품인 경우, 펠릿은 그 중심점을 따라 180도 회전하게 되며, 칩 캐리어 상에 설치된다. 다음, 와이어 본딩이 수행된다.
Patent KR-100304194-B1 (KR)
Title: Digital-analog converter for high-integrated circuit
Inventor: MUN GYEONG TAE
IPC: H03M1/68
Filed: 1997-09-22
Granted: 2001-11-22
Abstract: PURPOSE: A digital-analog converter for high-integrated circuit is provided to minimize an area of a digital-analog converter by reducing the number of resistance and the number of switch. CONSTITUTION: A digital-analog converter(201) includes a primary conversion stage(305) and a secondary conversion stage(405). The digital-analog converter(201) converts analog values corresponding to digital values of N-bits on the basis of reference voltages(VREFT,VREFB). The digital-analog converter(201) coverts the N-bits to analog values by dividing the N bits into two parts, namely bits of X number and bits of Y number. Upper bits of X number are provided to the primary conversion stage(305). Lower bits of Y number are provided to the secondary conversion stage(405). The primary conversion stage(305) converts the upper bits to a primary voltage range. An upper and a lower voltage(V1,V2) are provided to the secondary conversion stage(405). The secondary conversion stage(405) generates analog values corresponding to the primary voltage range and the lower bits. The primary conversion stage(305) is formed with a voltage generation circuit(300) and the first decoder(100). The secondary conversion stage(405) is formed with a voltage distribution circuit(400), a selection circuit(500), and the second decoder(200).
Patent KR-100259552-B1 (KR)
Title: Receipt type vent nozzle
Inventor: BAK JONG-SOK
IPC: B60H1/34
Filed: 1997-09-29
Granted: 2000-06-15
Abstract: PURPOSE: A drawer type air blowing port is provided to achieve an improved convenience for passenger by allowing the air to blow in the direction desired by the passenger. CONSTITUTION: An air blower port comprises a housing(10) arranged at the inside of an instrument panel, and a case(20) to be inserted into the housing and which has an air flow adjusting blades(21) arranged at equal spacing and a plurality of direction adjusting blades(22) arranged to be perpendicular to the air flow adjusting blades. The housing has a guide slot(12) formed in lengthwise direction of the housing, and the case has an elastic hook(20a) arranged at the outer periphery of the case and a duct(30) arranged at the rear end of the case. The duct has a predetermined length and diameter, and arranged to be bent in every directions. The duct has a moving shaft(25) connected to an end of the duct so as to be inserted into the guide slot formed at the housing and slides along the guide slot. A fixing cover(40) having a fixing groove(41) formed at the inner surface of the fixing cover so as to allow the elastic hook to be inserted/detached from the fixing groove is mounted to be rotatable at the inlet of the housing. A coil spring(50) is inserted into the housing so as to allow the moving shaft to slide.
Patent KR-100269309-B1 (KR)
Title: Ferroelectric memory devices and fabrication methods therefor
Inventor: LEE MI HYANG
IPC: H01L29/792
Filed: 1997-09-29
Granted: 2000-10-16
Abstract: PURPOSE: A high density ferroelectric memory device and a method for manufacturing the same are provided to manufacture the high density ferroelectric memory device with simple steps. CONSTITUTION: The memory device includes a semiconductor substrate(100), a pair of word lines, a drain region, a pair of source regions, a pair of ferroelectric capacitors, a pair of wiring layer(180) and a bit line(190). The semiconductor substrate includes an active region extended into a predetermined direction by an isolation oxide layer. The word lines are spaced parallel to each other while penetrating the active region. The drain region is formed in the active region between the word lines. The source regions are formed on the active region at the opposite side of the drain region with the word line as a center. The ferroelectric capacitors includes a lower electrode(108), a ferroelectric layer(130) and an upper electrode(140). The wiring layer electrically couples each of the upper regions with the source region. The bit line is electrically coupled with the drain region, is extended to a direction normal to the word line and is formed on the same layer of the wiring layer.
Patent KR-100250323-B1 (KR)
Title: Image processing device and method
Inventor: KIM KI SEOK
IPC: G05D1/02
Filed: 1997-10-10
Granted: 2000-04-01
Abstract: PURPOSE: The device and method for processing the image of a driverless automobile are provided to control the steering minutely by checking the lane break-off of the vehicle. CONSTITUTION: The device comprises the first, the second, the third camera(100,200,300), the first, the second, the third image grabber(110,210,310), the first controller(120), the second controller(320), the steering controller(30), and the running drive(40). The third camera outputs to convert the image, at the long distance of the vehicle ahead, into the image signal. The third grabber stores to capture one of images, which are inputted by the third camera, with the analog digital converter. The second controller checks the road ahead and detects the curve grade of the front road that the vehicle will run. The first controller operates like the second controller, gets the image at the short distance of the vehicle ahead by using the first, the second camera, and outputs the information on the lane break-off of the vehicle by using the image captured with the first, the second image grabber.
Patent KR-100258568-B1 (KR)
Title: Process for the preparation of biaxially oriented polyester film having good thickness uniformity
Inventor: SEO JEONG-WOOK
IPC: B29C55/12
Filed: 1997-11-03
Granted: 2000-06-15
Abstract: PURPOSE: A manufacturing method of a biaxially oriented polyester film is provided to improve regularity in thickness and to obtain a biaxially oriented polyester film having no defect on the surface. CONSTITUTION: To manufacture a biaxially oriented polyester film, vertical drawing consists of three processes and has total vertical drawing ratio higher than 3.5 times. A vertical drawn sheet of first and second processes has crystallization energy of higher than 20J/g and 15J/g respectively. The third vertical drawing is parallel drawing between nip rolls under conditions of 110-140deg.C of drawing temperatures and 1.5-2.5 times of drawing ratio. After that, horizontal drawing is performed within a range of 3.5-4.5 times of drawing ration. In the vertical drawing method, the vertical drawn sheet has improved regularity in thickness by high-magnification drawing of higher than 3.5 times of the total vertical drawing ratio. At the final vertical drawing, parallel drawing between nip rolls is performed to prevent vertical scratch on the surface of a film. The vertical drawn sheet has low irregular drawing at the post-vertical drawing process. Therefore, the polyester film has regular widthwise and lengthwise thickness.
Patent KR-100234114-B1 (KR)
Inventor: KIM NA-YOUNG
IPC: A23L23/00
Filed: 1997-11-05
Granted: 1999-12-15
Abstract: 본 발명은 동결건조된 참치김치에 관한 것으로서 본 발명에 따른 건조 참치김치는 열수에서 3분이내에 복원되어 각각 김치와 참치의 고유한 맛을 나타낸다.  본 발명은 참치를 전처리하여 참치의 유지성분을 탈유시킴으로써 풍미와 보존성이 우수하며 복원력이 뛰어난 동결건조된 참치김치를 제조하는 방법을 제공하고자 하는 것으로서, 본 발명에 따른 동결건조된 참치김치는 소재의 전처리, 혼합 및 동결건조의 일련의 공정으로 이루어진다. 
     본 발명에 따른 동결건조된 참치김치는 참치를 메시(mesh)에 받쳐 자연탈유시킨 후(1단계 탈유), 자연탈유된 참치를 일정량씩 95℃~100℃의 끓는 물에 투입하여 1~2분간 자숙하며(2단계 탈유), 따로 ｐH 4±0.2로 숙성이 된 김치를 준비하여 일정크기로 절단하며, 따로 준비된 대파를 일정크기로 절단한 후 끓는물에서 45~60초간 자숙하고 냉침하여 탈수시킴으로써 원료인 참치, 김치, 대파를 각각 전처리하며; 상기의 전처리한 참치 15~20 중량부에 김치국물 9~10 중량부 및 주정 1~2 중량부를 1차 혼합한 후(1차 혼합), 이 혼합물에 상기의 전처리한 김치 50~60 중량부, 상기의 전처리한 대파 10~15 중량부, 말토덱스트린 6~9 중량부 및 구아검 0.1~0.3 중량부를 균일하게 혼합하며(2차 혼합); 상기의 2차 혼합된 원료혼합물을 일정용기에 담아 성형한 후, -35℃의 동결실에서 급속동결하고, 이를 동결건조관에 투입하여, 진공도 0.1~1 torr를 유지하면서 제품온도를 50℃ 이하로 하여 수분함량 4% 이하로 동결건조시킴으로써 만들 수 있다.  본 발명에 따른 동결건조된 참치김치는 보존성이 뛰어나며, 동결건조되어 조직 및 풍미면에서도 우수하고 영양분의 손실이 적으므로 참치의 새로운 가공방법으로 활용될 수 있으며, 특히 복원력이 우수하여 라면, 즉석 찌개 등의 인스턴트 식품에 유용하게 이용될 수 있다.
Patent KR-100273694-B1 (KR)
Title: Wire bonding sensing method and sensing means of wire bonding device for semiconductor packages
Inventor: CHOI JUNG HUN
Filed: 1997-11-26
Granted: 2001-01-15
Abstract: PURPOSE: A method and an apparatus for sensing a wire bonding in a wire bonding machine for semiconductor package are provided to test correctly a bonding state of a wire by connecting a ground line with an end wire of a bobbin installed in a holder. CONSTITUTION: A holder is formed on an upper portion of a bonding head(BH). A bobbin(BB) is installed in the holder. A wire(W) is wound on the bobbin(BB). A front end portion(UW) of the wire is inserted into an inside of a capillary(CA) formed in a lower portion of the bonding head(BH) through each roller and a wire clamp(WC). An electrode tip(T) is formed to the capillary(CA), A die(D) is formed at a lower portion of the capillary(CA) in order to load a lead frame. An end wire is wound on the bobbin(BB). A ground line(G) is connected with the die(D) and the end wire(EW).
Patent KR-100259952-B1 (KR)
Title: The method of computing planar offset curve
Inventor: KIM MYUNG-SU
IPC: G06T7/00
Filed: 1997-12-02
Granted: 2000-06-15
Abstract: PURPOSE: A method for calculating offset curve of flat free curve is provided to calculate directly offset curve without dividing free curve reflexively by doing only fraction operation of integer and integer function to be realized in field of design and production using computer. CONSTITUTION: A stage that calculates a curve C(t)=(x(t), y(t), x(t)¬2 + y(t)¬2) to rise over parabolic surface of three dimensional space Q: z=x¬2 + y¬2 against flat surface curve C(t) =(x(t), y(t)), a stage that calculates envelope surface, Dc(t)(t,v)=C(t)+v(N(t)xN'(t)), osculating parabolic surface, Q, along to above curve C(t), a stage that calculates parabola Q:z=x¬2+y¬2-d¬2 that made a parallel movement parabolic surface enough to -d2 toward z axis against offset distance d given, a stage that gets offset curve of above flat surface curve C(t) if doing an orthogonal projection with xy surface after getting envelope surface of two curved surface, Dc(t), and intersection curve of parabolic surface Q.