Patent SU-1188696-A1 (SU)
Title: Цифровой измеритель отношени временных интервалов
Inventor: KRAVTSOV ALEKSANDR A
IPC: G04F10/04
Filed: 1984-04-13
Granted: 1985-10-30
Abstract: 1. ЦИФРОВОЙ ИЗМЕРИТЕЛЬ  ОТНОШЕНИЯ ВРЕМЕННЫХ ИНТЕРВАЛОВ , содержащий два ключа, первый блоксравнени  кодов, блок управлени , формирователь  импульсов, управл емый делитель частоты , коммутатор, три счетчика, счетчик  результата, первый элемент ИЛИ, два элемента  И и генератор образцовой частоты,  выход которого соединен с первыми входами  первого и второго ключей, входом управл емого  делител  частоты и первым входом  первого элемента И, другие входы первого  и второго ключей соединены соответственно  с первой и второй входными шинами измерител , выход первого ключа соединен с  входом первого счетчика и первым входом  формировател  импульсов, второй вход которого  соединен с выходом второго ключа  и входом второго счетчика, выход формировател  импульсов соединен с первым входом  блока управлени , второй вход которого  соединен с выходом блока сравнени  кодов,  первый выход.блока управлени  соединен с  вторым входом первого элемента И и с первым  входом второго элемента И, второй вход  которого соединен с выходом управл емого  делител  частоты, а выход соединен с входом  коммутатора, выходы которого соединены  с входами счетчика результата, выход  первого элемента И соединен с одним входом  третьего счетчика, другой вход которого  соединен с вторым выходом блока управлени , группа выходов третьего счетчика соединена  с первой группой входов блока сравнени  кодов, втора  группа входов которого  соединена с группой выходов первого счетчика , группа выходов второго счетчика соединена  с информационными входами управл емого  делител  частоты, отличающийс   тем, что, с целью повышени  быстродействи  измерител , в него введены второй  элемент ИЛИ, третий и четвертый элементы  И, элемент НЕ, делитель частоты с посто нным  коэффициентом делени , блок умножени , элемент задержки и второй б/юк  сравнени  кодов, перва  группа входов которого  соединена с группой выходов первого  счетчика, втора  группа входов соединена с  группой выходов второго счетчика, а выход  подключен непосредственно к первому входу  третьего и через элеме; т НЕ к первому  о входу четвертого элементов И, выход последнего  из которых соединен с первым входом  первого элемента ИЛИ, второй вход которого  соединен с вторым выходом блока управлени , а выход - с управл ютцим входом  коммутатора, входом «Занесенне первого  счетчика и через элемент задержки -  с входом «Занесение блока умножени ,  и вход установки нул  которого соедине ; с  выходом второго элемента И. первый и вто00  рой входы второго элемента ИЛИ соедиоо  непы соответственно с выходом первого клю05  ча н выходом первого элемента И. С-вход  делител  частоты с посто нным коэффициентом  делени  соединен с выходо.м генераО5  тора образцовой частоты,  -вхол объединен  с входом установки нул  управл емого делител  частоты и соединен с третьим выходом  блока управлени , выход делител  частоты  с посто нным коэфцЬициентом делени   соединен с вторым входом четвертого элемента  И, второй вход третьего э,1емента П с  выходом управл емого делител  частоты,  а его выход - с тре-.ъим входом блока  управлени , выход второго элемента ИЛИ  подключен к счетному входу блока умножени , выходы которого соединены с группоГ;  входов первого счетчика.