Patent RU-197052-U1 (RU)
Title: Устройство преобразования сигналов
IPC: G06F3/05
Filed: 2019-11-26
Granted: 2020-03-26
Abstract: Устройство преобразования сигналов, содержащее последовательно соединенные элементы первого канала в составе аналогового входа первого подканала, блока коммутации, блока изменения уровней сигналов, первый вход блока аналого-цифрового преобразования и сам блок аналого-цифрового преобразования, первая группа цифровых выводов которого связана с цифровым выходом устройства, отличающееся тем, что устройство дополнительно содержит блок фильтрации первого канала, расположенный между блоком коммутации и блоком изменения уровня сигналов первого канала, аналоговый вход второго подканала первого канала, соединенный со вторым входом блока коммутации первого канала, последовательно соединенные аналоговые входы первого и второго подканалов второго канала с его блоками коммутации, фильтрации и изменения уровня сигналов, выход которого соединен со вторым входом блока аналого-цифрового преобразования, устройство также содержит блок выбора и настройки каналов, блок управления и выбора режимов, блок установки режима и два одинаковых узла преобразования кодовых последовательностей, при этом первая, вторая, третья, четвертая и пятая группы выходов блока выбора настройки каналов соединены соответственно со входом управления блока коммутации первого канала, со входом управления блока изменения уровня сигнала первого канала, входом управления блока аналого-цифрового преобразования, со входом управления блока изменения уровня сигнала второго канала и со входом управления блока коммутации второго канала, вход блока выбора и настройки каналов соединен с выходом блока установки режима, вход которого соединен с соответствующим выходом блока аналого-цифрового преобразования, а первая и вторая группы выходов которого соединены с соответствующими группами входов первого и второго узлов преобразования кодовых последовательностей, а группа входов которого соединена с группой выходов, блока управления и выбора режима, группа входов блока выбора и настройки каналов соединена с группой входов устройства - сигналов управления коммутацией сигналов и установки уровня сигнала, каждый узел преобразования кодовых последовательностей содержит умножители на четыре, на восемь и на шестнадцать, четыре четырехразрядных сдвиговых регистра (CP), четыре четырехразрядных регистра (Рг), мультиплексор с шестнадцатью входами и одним выходом, два мультиплексора с восемью входами и одним выходом, три одноразрядных регистра, трехразрядный счетчик (Сч) и четырехразрядный счетчик, при этом группа входов узла, представляющая собой четырехразрядную соответствующую группу выходов блока АЦП поразрядно соединена с входами последовательного приема данных первого, второго, третьего, четвертого CP, входы сдвига которых соединены с выходом умножителя на четыре, а выходы данных которого поразрядно соединены со входами данных первого, второго, третьего, четвертого Рг, выходы данных которых являются выходами цифровых данных параллельного вида узла, входы данных первого восьмивходового мультиплексора соединены поразрядно с выходами данных первого и второго CP, входы данных второго восьмивходового мультиплексора соединены поразрядно с выходами данных третьего и четвертого CP, выход первого восьмивходового мультиплексора соединен с первым входом второго одноразрядного регистра, выход которого является первой последовательной частью выходов цифровых данных последовательно-параллельного вида узла, второй последовательной частью выводов которого является выход третьего одноразрядного регистра, первый вход которого соединен с выходом второго восьмивходового мультиплексора, группы входов управления восьмивходовых мультиплексоров поразрядно соединена с выходами трехразрядного Сч, вход которого соединен с выходом умножителя на восемь, входы данных шестнадцатиразрядного мультиплексора соединены поразрядно с выходами первого, второго, третьего, четвертого CP, а выход которого соединен с первым входом первого одноразрядного Рг, выход которого является цифровым выходом последовательного вида узла, группа управляющих входов шестнадцатиразрядного мультиплексора поразрядно соединена с выходами четырехразрядного Сч, вход которого соединен с выходом умножителя на шестнадцать, вход которого соединен со входами умножителей на четыре и на восемь и со входом синхронизации узла, связанного с выходом синхронизации АЦП, а также с соответствующими выходами тактирования для потребителя цифровых данных параллельного и последовательно-параллельного вида, причем цифровые выходы всех видов первого узла являются соответствующими выходами первого канала, а второго узла - второго канала устройства преобразования сигналов, вход частоты дискретизации устройства преобразования сигналов соединен с соответствующим входом АЦП, выход