Patent SU-1201827-A1 (SU)
Title: Генератор двоичных чисел
Inventor: BARANOV VLADIMIR L
IPC: G06F1/02
Filed: 1984-07-27
Granted: 1985-12-30
Abstract: 1. ГЕНЕРАТОР ДВОИЧНЫХ ЧИСЕЛ , содержащий генератор импульсов,  распределитель импульсов, два регистра  сдвига, сумматор, вычитатель, первый блок  сравнени , два коммутатора, три триггера,  два элемента ИЛИ, семь элементов И и  первый элемент задержки, причем выход  генератора  импульсов подключен к объединенным  входам синхронизации распределител  импульсов, первого, второго регистров  сдвига и первого блока сравнени , выход  сумматора подключен к информационному  входу первого регистра сдвига, выход п-го  разр да распределител  импульсов, где  п - количество разр дов двоичного числа,  подключен к объединенным входам сброса  первого и второго триггеров, первому входу  первого элемента И и входу первого элемента задержки, выход которого подключен  к входу сброса первого блока сравнени ,  выход первого регистра сдвига подключен  к первому информационному входу сумматора , второй информационный вход которого  подключен к выходу второго элемента И,  вход установки первого триггера подключен  к выходу третьего элемента И, первый  и второй входы которого подключены соответственно  к выходу признака равенства  первого блока сравнени  и выходу первого  элемента И соответственно, пр мой выход  первого триггера подключен к первому входу  четвертого элемента И, выход которого подключен к выходу генер ;тора двоичных  чисел, пр мой выход второго триггера подключен  к первому входу п того элемента И,  пр мой выход третьего триггера подключен  к первому входу второго элемента И, отличающийс  тем, что, с целью расширени   области применени  за счет генерировани   последовательности чисел, дл  которых число  два  вл етс  примитивным элементом в  поле Галуа. в него введены генератор одиночных  импульсов, второй и третий блоки  сравнени  и второй элемент задержки, причем  выход первого регистра сдвига подключен  к первому информационному входу первого  блока сравнени , выход второго регистра  сдвига подключен к второму входу п того  элемента И и первому входу первого  Q S элемента ИЛИ, выход которого подключен  (Л к первому информационному входу первого  коммутатора, выход которого через второй  элемент задержки подключен к информационному  входу второго регистра сдвига и  первому информационному входу второго  блока сравнени , первый вход шестого  элемента И и управл юш,ий вход первого  to коммутатора объединены и подключены к  пр мому выходу второго триггера, выход  генератора одиночных импульсов подключен  к второму входу первого элемента ИЛИ и  оо ю  входу установки третьего триггера, инверсный  выход которого подключен к объединенным  управл ющим входам первого и второго  регистров сдвига, выходы с первого  по п-й распределител  импульсов подключены  через второй коммутатор к входам,  второго элемента ИЛИ, выход которого подключен  к объединенным второму информационному  входу первого блока сравнени ,  второму информационному входу второго  блока сравнени , второму входу четвертого  элемента И, второму входу шестого элемента  И, выходы п того и шестого элементов И  подключены соответственно к входу уменьшаемого  и входу вычитаемого вычитател .