baber/WOPTO huggingface dataset:
Patent KR-100267701-B1 (KR)
Title: Sunroof for use in an automobile
Inventor: CHOI MIN-YOUNG
IPC: B60J7/043
Filed: 1997-09-19
Granted: 2000-12-01
Abstract: PURPOSE: A sun roof in a vehicle is provided to maximally suppress booming noise caused by wind by installing an auxiliary wind deflector interlocked with a main wind deflector. CONSTITUTION: A sun roof comprises a main wind deflector lifting when the sun roof is opened, and auxiliary wind deflectors(20,20') rotatively installed in the main wind deflector by hinges(22,22') with stoppers(24,24') limiting the lift of the main wind deflector. Thus, when the auxiliary wind deflectors are rotated, the stoppers are hung on a roof panel to limit the lift of the main wind deflector.
Patent KR-100297582-B1 (KR)
Title: 동작데이터접속방법및장치
IPC: G06T13/40
Filed: 1997-10-11
Granted: 2001-10-27
Abstract: 본 발명은, 접속을 하는 전후동작에 대하여 주기성 등의 조건을 하등 부가함이 없이 계산시간이 짧고 또한 자연스런 접속동작을 생성하는 것을 가능하게 하는 동작 데이터 접속방법을 제공하는 것을 목적으로 하여 이루어진 것이다. 
     본 발명에 있어서는, 전후의 동작 데이터의 접속은 주로 각기 독립한 현시각 위치 P(ti)를 구하는 제1처리블록(#5), 합성자세각도(AvS)를 산출하는 제2처리블록(#7), 및 합성관절각(AjS)을 구하는 제3처리블록(#9)으로 구성되어 있다. 제1처리블록(#5)에서는, 먼저, 속도(Vsa, Vsp)와 속력(│Vsa│, │Vsp│)을 산출하고(스텝 S1), 다음에 접속함수(Fc)에 의한 합성속도(Vss)와 합성속력(Vsc)를 산출하고(스텝S3), 현시각(ti)의 하나 앞의 시각(ti-1)의 위치(P(ti-1)에, 방향이 합성 속도(Vss)로써 크기가 합성속력(Vsc)의 진행속도를 가산함으로써, 현시각의 위치(P(ti))를 산출한다(스텝 S5). 
     제2처리블록(#7)에서는, 자세각도로부터 자세벡터(Va, Vv, Vh)를 산출하고(스텝 S7), 다음으로 접속함수(Fc)에 의한 합성자세벡터(VaS, VvS 및 VhS)를 산출하여(스텝 S9), 합성자세벡터로부터 합성자세각도(AjS)를 산출한다(스텝 S11). 
     제3의 처리블록(#9)에서는, 관절의 슬라이드벡터(SV)로부터 슬라이드(DSv)의 방향과 슬라이드량 │Sv│을 산출하고(스텝 S13), 접속함수에 의하여 합성슬라이드방향(DSvS)과 합성슬라이드량(SVc)을 산출하여(스텝 S15), 그로부터의 합성슬라이드벡터(SvS)의 산출을 하고, 접속함수에 의하여 합성한 합성관절각(AjS)의 산출을 한다(스텝 S17).
Patent KR-100260495-B1 (KR)
Title: Original color reproducing circuit
Inventor: KIM JAE-CHUL
IPC: H04N9/64
Filed: 1997-10-22
Granted: 2000-07-01
Abstract: PURPOSE: A primary color reproducing circuit is to maintain a horizontal blanking period of a combined image signal to be identical with a horizontal blanking period of a sandcastle signal by replacing a horizontal blanking signal contained in the combined image signal with a sandcastle signal. CONSTITUTION: The primary color reproducing circuit comprises a signal detecting unit(10) detecting an input sandcastle signal combined with a horizontal blanking signal and a bust rage pulse signal, a level limiting unit(20) for limiting a blanking interval of a signal output from the signal detecting unit, an inverting unit(40) for amplifying and inverting an output signal of the level limiting unit, and a signal processing unit(60) for inserting an output signal of the inverting unit. The signal detecting unit receives the sandcastle signal having a blanking interval of a few micro seconds. The level limiting unit limits a horizontal blanking period of the signal output from the signal detecting unit by a few micro seconds.
Patent KR-100266297-B1 (KR)
Inventor: SUGIYAMA KAZUHIRO
IPC: H05B33/12
Filed: 1997-11-05
Granted: 2000-09-15
Abstract: 본 발명은 평면발광광원을 구비한 표시장치에 관한 것으로, 특히 그 평면발광광원으로서 EL패널을 구비한 표시장치에 관한 것으로서, 
     표시패널의 이면측이며 표시영역에 대응하는 부분에 일렉트로루미네센스·패널을 설치하고 표시패널의 표면측의 표시영역 이외의 영역에 표시패널의 구동회로를 설치하는 동시에 표시패널의 이면측의 상기 표시영역 이외의 영역에 대응하는 부분에 일렉트로루미네센스·패널의 구동회로인 인버터를 설치함으로써 표시장치의 소형박형화가 촉진되는 것을 특징으로 한다.
Patent KR-100319227-B1 (KR)
Title: 전자관음극및그제조방법
IPC: H01J1/142
Filed: 1997-11-11
Granted: 2002-02-19
Abstract: 본 발명은 장시간 동작에서의 이미션(emission) 전류의 저하가 작고, CRT에 있어서 새로운 고전류 밀도화를 행해도 충분한 수명을 얻을 수 있는 산화물 음극을 실현하고, 또한 수명이 길고 경제적인 전자관 음극을 제공하는 것으로, 히터 코일(1)을 내장한 통형상의 슬리브(2)의 일단 개구부에 설치한 미량의 마그네슘등의 환원성 원소를 포함하는 니켈을 주성분으로 하는 기체(基體)(3)상에 티탄, 니켈, 지르코늄, 바나듐, 니오브 및 탄탈에서 선택되는 적어도 1종류의 원소(8)와 알칼리 토류 금속산화물(7)을 포함하는 탄산염을 열분해한 전자 방사 물질층을 피착(被着)한다.
Patent KR-100291525-B1 (KR)
IPC: F25B6/00
Filed: 1997-11-14
Granted: 2001-10-19
Abstract: 본 발명은 자동차용 열펌프식 공조 시스템(A)에 관한 것이며, 상기 열펌프식 공조 시스템(A)은 엔진 냉각수가 흐르는 히터 코어(11)를 포함하는 제1 유니트(10) 및, 압축기(1)와 제1 응축기(3)를 포함하는 냉각 사이클의 일부를 이루는 제1 열교환기(12)를 포함하고, 냉매는 냉각 사이클 내에서 순환하며, 제1 열교환기(12)와 병렬로 유체 연결된 제2 응축기(21) 및 제2 열교환기(22)를 포함하는 제2 유니트(20)가 제공되고, 밸브(V2)가 제2 응축기(21)와 직렬로 유체가 통하게 연결되어 있고 냉매의 일부가 밸브를 통해 제2 응축기(21) 및 제2 열교환기(22)로 도입되게 배치되어 있으며, 제1 및 제2 유니트들의 외측에는 부 열교환기(30)가 배치되어 있으며 제2 열교환기(22)와 직렬로 유체가 통하게 연결되어 있고, 제2 열교환기(22)로부터 흐르는 냉매는 부 열교환기로 도입되어 엔진 냉각수의 일부에 의해 가열되며, 부 열교환기로부터 방출되는 냉매는 압축기로 복귀되고, 전자기식 클러치(40)가 제공되어 압축기(1)가 엔진과 구동 연결되게 하며, 전자기식 클러치는 압축기와 동력 연결을 이루게 맞물려서 압축기를 작동시키고 그러한 동력 연결을 차단하도록 분리되어 압축기를 비작동 상태로 하며, 제어 장치(C)가 전자기식 클러치(40)에 대해 작동 연결되어 공조 시스템(A) 내의 온도에 따라 전자기식 클러치가 분리되도록 제어한다.
Patent KR-100271066-B1 (KR)
Inventor: IMAI KENICHI
IPC: F01D5/14
Filed: 1997-12-04
Granted: 2000-11-01
Abstract: 본 발명은 날개 길이방향을 따라 노즐 동익간의 거리를 변화시킴으로써, 축방향 거리를 최적으로 유지하는 터빈 노즐을 제공한다. 
     노즐 날개(11)는 둘레방향으로 만곡시킴과 동시에, 날개 길이방향의 각 높이 위치의 단면을 로터 중심을 지나는 래디얼선(E)에 대해 이동시키고, 축방향의 유체 유출측으로 만곡되도록 구성한다.  노즐 출구 유출각이 날개방향으로 변화함으로써 최적 축방향 거리가 변화하여 최적한 값으로 할 수가 있다.
Patent KR-100469387-B1 (KR)
Title: 롬액세스회로
Inventor: MIN GYEONG MU
IPC: G06F13/00
Filed: 1997-12-16
Granted: 2005-05-20
Abstract: 본 발명은 롬 액세스 회로에 관한 것으로 특히, 시스템의 파워 온 리세트 회로와는 별도로 파워 온 리세트 회로를 구비함에 의해 파워 온후 바로 롬을 액세스하여 롬 데이터를 32비트 스태틱 램에 저장한 후 엠팩트 칩 및 PCI 버스를 통해서 씨피유의 롬 액세스를 고속으로 수행하도록 함에 목적이 있다. 이러한 목적의 본 발명은 시스템 리세트 회로와 별개로 구비되어 파워 온된 후 리세트 신호를 출력하는 파워 온 리세트부(207)와, 파워 온후 PCI 리세트 동안 상기 파워 온 리세트부(207)의 리세트 신호에 의해 롬 페치 싸이클을 생성하여 롬(ROM)(205)의 데이터를 읽어 들이는 롬 페치 상태 머신(204)과, 이 롬 페치 상태 머신(204)에서 읽은 데이터를 일시 저장하는 스태틱 램(SRAM)(206)과, 파워 온된 직후 상기 스태틱 램(206)에 일시 저장된 데이터를 읽어 전송하는 엠팩트 칩(203)과, 시스템의 전체 동작을 제어하면서 파워 온된 직후 상기 엠팩트 칩(203)에 액세스 신호를 전송하여 롬 데이터를 읽어 들이는 씨피유(201)로 구성한다.
Patent KR-100246721-B1 (KR)
Inventor: JUNG IL NAM
IPC: C07F7/12
Filed: 1997-12-16
Granted: 2000-04-01
Abstract: 다음 화학식 1로 표시되는 (폴리아릴알킬)실란 화합물 및 화학식 2의 벤젠 유도체와 화학식 3의 폴리클로로알킬실란을 루이스 산 촉매 존재하에 반응시키는 것에 의한 그의 제조방법이 제공된다. 
     
       
         
       
     
     
       
         
       
     
     
       
         
       
     
     (식 중, m, p, 및 q는 각각 0 또는 1; n과 y는 각각 0, 1 또는 2; X 1 , X 2 , X 3 , X 4 및 X 5 는 각각 수소, 플루오로, 또는 클로로를 나타내며 이들은 서로 같거나 다를 수 있고; R은 C 1-12 알킬기를 나타내며; 단, n=0이면, m=0이고, n=1 또는 2이면, X 1 , X 2 , X 3 , X 4 및 X 5 중 적어도 2개는 클로로 또는 플루오로기를 나타낸다)
Patent KR-100299456-B1 (KR)
Inventor: CHOI CHANG HO
IPC: H02M7/17
Filed: 1997-12-17
Granted: 2001-09-22
Abstract: PURPOSE: A prediction current control method of a 12-pulse parallel-connected thyristor dual converter system is provided to remove a reactor by operating the system without using an interphase reactor. CONSTITUTION: In a 12-pulse converter system, a transformer placed on a power source has a wiring manner that a secondary winding of the transformer is connected in Y-connection and Δ-connection. By connecting two 6-pulse dual converters are connected to each other in parallel, the 12-pulse converter system reduces the loss of voltage due to the voltage drop of devices. In the 12-pulse converter system, a primary winding is connected in Δ-Y connection and Δ-Δ connection for generating a phase difference of 30 degree. An interphase reactor is connected to each of the two 6-pulse dual converters.
Patent KR-100345707-B1 (KR)
Inventor: CHO SU HYEON
IPC: C23C22/33
Filed: 1997-12-19
Granted: 2002-09-18
Abstract: PURPOSE: A preparation method of chromate solution is provided, and also a method for manufacturing a chromated galvanized steel sheet with excellent corrosion resistance, surface quality and chromium elution resistance by using the chromate solution is provided. CONSTITUTION: The method for preparing a chromate solution comprises preparing a subject solution (a) of which chromium concentration is 5 to 30 g/L, wherein Cr¬3+ ratio in total chromium is 0.4 to 0.6; based on the total amount of chromium in the subject solution, adding colloidal silica 50-80 wt.%, fluoric acid 20-40 wt.%, phosphoric acid 40-80 wt.%, sulfuric acid 5-15 wt.% to the subject solution (b); adding phosphoric acid to 2-10 wt.% of aqueous epoxy-based silane solution; adjusting the above solution at pH 2 to 3; adding 1 to 5 wt.% of chromic acid to the above solution, based on the weight of silane and subsequently heating it for 1 to 2 hours to prepare a hardener solution; mixing 10 to 20 parts by weight of the hardener solution with 100 parts by weight of the subject solution (b). The method for manufacturing chromated galvanized steel sheet using the chromate solution includes step of depositing the chromate solution on a galvanized steel sheet, whose zinc-plated amount is in the range of 60 to 120 g/m¬2, in an amount of 30 to 100 mg/m¬2 based on the adhesion amount of dry coat; and baking the chromated galvanized steel sheet at 40 to 190°C.
Patent KR-100327507-B1 (KR)
Title: Method for setting transmission speed of no. 7 level 1 according to ssfa board state in mobile telecommunication system
Inventor: KIM GI SEOK
IPC: H04Q3/00
Filed: 1997-12-19
Granted: 2002-06-26
Abstract: PURPOSE: A method for setting a transmission speed of a No. 7 level 1 according to an SSFA board state in a mobile telecommunication system is provided to receive the mount or dismount of an ST(Signalling Terminal) board from a state management block when the ST board is mounted or dismounted, change the transmission speed, and increase the transmission speed. CONSTITUTION: An S7TSH(Signal system No. 7 Test and State Handling) senses the mount of an SSFA board and transmits a signal to an S7DIR(Signaling system No. 7 Data Initial and Restore) for requesting the S7DIR to set a transmission speed. The S7DIR searches an index corresponding to an SSFA and an STP. The S7DIR confirms whether the corresponding STP is used in a board relation. If the STP is used, a 64K side is set up as 56K according to a kind of a remote station connected to the corresponding STP. Data to be transmitted to an S7MH(Signaling system No. 7 Message Handling) are set up, and an ST-classified clock is transmitted to the S7MH. It is judged whether the S7MH responds within a uniform time. If the S7MH responds within the uniform time, a signal bit speed setting is request until the STP is increased as 4 STPs. If the STP is 4, a setting completion response signal is transmitted to the S7MH.
Patent KR-100291974-B1 (KR)
Title: Semiconductor device and manufacturing method thereof
Inventor: ZHANG HONGYONG
IPC: H01L21/77
Filed: 1997-12-29
Granted: 2001-11-22
Abstract: PURPOSE: A semiconductor device and a manufacturing method thereof are provided to obtain a crystal semiconductor thin film by heating the thin film at a predetermined low temperature for a short time. CONSTITUTION: A semiconductor device is provided with a substrate(11), an amorphous silicon layer(13) formed on the substrate, an oxide silicon layer(14) formed on the amorphous silicon layer. At this time, the amorphous silicon layer and the oxide silicon layer are patterned as an island. A predetermined layer(15) is formed on the island. Nickel silicide is formed at both sidewalls(16) of the amorphous silicon layer. The crystal of the nickel silicide is grown from the lateral portion of the amorphous silicon layer.
Patent KR-100283494-B1 (KR)
Title: 차세대 반도체용 구리배선의 패턴방법
Filed: 1997-12-30
Granted: 2001-04-02
Abstract: 본 발명은 차세대 반도체용 구리배선의 패턴방법에 관한 것으로, 좀 더 상세하게는 차세대 반도체용 구리배선의 패턴방법에 있어서, 컨택트홀 또는 비아홀이 형성된 패턴상에 구리 박막을 증착한 후, 10 -1 torr 이하의 진공분위기에서 350∼500℃에서 10∼200sccm으로 산소가스를 공급하여 10∼30분동안 열처리시켜 상기 구리 박막을 리플로우시키는 차세대 반도체용 구리배선의 패턴방법에 관한 것이다.   본 발명의 방법은 저온의 진공분위기에서 미량의 산소를 첨가시켜 단순한 열처리에 의해 1 기가급 이상의 배선의 컨택트홀 또는 비아홀을 완벽하게 매립시킬 수 있다.
Patent KR-100293447-B1 (KR)
Title: Differential input circuit
Inventor: BAE JONG HYEOK
IPC: H03F3/45
Filed: 1997-12-30
Granted: 2001-07-12
Abstract: PURPOSE: A differential input circuit is provided to enhance a function of common mode rejection by improving a structure of the differential input circuit. CONSTITUTION: The first differential input terminal is formed with the fourteenth transistor(T14) as the first current source and the twelfth transistor(T12) and the thirteenth transistor(T13) of a couple of common source types. The second differential input terminal is formed with the seventh transistor(T17) as the second current source, the fifteenth transistor(T15) and the sixteenth transistor(T16) of a couple of common source type, and the tenth transistor(T10) and the eleventh transistor(T11) of a couple of common drain type. The nineteenth transistor(T19) is commonly connected with the tenth transistor(T10), the eleventh transistor(T11), the fifteenth transistor(T15), and the sixteenth transistor(T16). The tenth transistor(T10) and the eleventh transistor(T11) are formed with PMOS transistors. The fifteenth transistor(T15) and the sixteenth transistor(T16) are formed with NMOS transistors.
Patent KR-100444842-B1 (KR)
Title: Timer circuit of flash memory for securing timing margin and preventing generation of errors
Inventor: JUNG JAE HEON
IPC: H01L27/115
Filed: 1997-12-30
Granted: 2004-10-14
Abstract: PURPOSE: A time circuit of a flash memory is provided to restrict generation of delay time and secure an internal timing margin of a timer by connecting flipflops in parallel and using an exclusive nor gate and an inverter according to a clock signal of a long period. CONSTITUTION: An internal clock generation block(11) is operated and generates an internal clock by using a timer-on signal and initial five-bits data of input data of a flipflop. A timing count block(13) performs a timing count operation by using an output signals of a flipflop according to an output clock generated from the internal clock generation block. A timing count completion identification block(12) reports a completed state of the timing count operation by using count values of the timing count block.
Patent KR-100285309-B1 (KR)
Inventor: CHOI TAE HO
IPC: H04B7/155
Filed: 1997-12-31
Granted: 2001-04-02
Abstract: PURPOSE: A method for managing an operating memory in a WLL(Wireless Local Loop) base station is provided to increase the efficiency of a telephone call and to efficiently use a memory. CONSTITUTION: A WLL base station detects a subscriber number from an input value and searches for a pointer value indicating an operating memory using the detected subscriber number. The base station checks whether the pointer value is null. If the pointer value is null, the base station whether unused memories exist in the operating memory. In case that there is no unused memory, the base station executes error processing for the subscriber. If unused memories exist, a vacant memory is allocated to the base station. The base station sets the allocated memory to an initial value and processes the input value.
Patent KR-100269188-B1 (KR)
Title: Radar data format and radar processing device of radar system
Inventor: LEE SANG WOO
IPC: G01S7/02
Filed: 1997-12-31
Granted: 2000-11-01
Abstract: PURPOSE: A data format of a radar system and a data processor using it are provided to minimize overall data size and simplify data processing by defining data format of a radar system by size. CONSTITUTION: A data generated from a radar system for a determined period of time is stored in a pile(300). A pile processor(310) receives and transmits the data stored in the pile(300). A data processor(320) dynamically manages the data from the pile processor(310) and transfers data required from the outside. A data displayer(330) analyzes data to be displayed and outputs it to an identifiable signal. A program controller(340) transfers a determined command to the data processor(320) and the data displayer(330) for data input/output.
Patent KR-100270642-B1 (KR)
Title: 전선피복의박리공구
Inventor: MUROMOTO OSAMU
IPC: H02G1/12
Filed: 1996-07-01
Granted: 2000-11-01
Abstract: 클램프 받이(2)와 그립(3)을 구비한 본체(1)에 클램프 아암(4)과 조작 레버(5)를 회동가능하게 부착하고, 이 클램프 아암(4)에 제 2 슬라이더(6)를 미끄럼운동가능하게 부착함과 아울러, 상기 클램프 받이(2)에 이 슬라이더(6)와 연동하도록 동일하게 제 1 슬라이더(7)를 부착하였다.  그리고, 양 슬라이더(6, 7)의 선단에 각기 전선 피복 박리용 칼날(8, 9)을 내측방향으로 설치하고, 이 슬라이더(6, 7)와 상기 클램프 아암(4)을 링크기구를 개재하여 조작 레버(5)로 구동하도록 하고, 전선의 유지, 피복의 절단 및 절단된 피복의 코어선으로부터의 잡아당김이라는 일련의 동작이 조작 레버(5)를 파지하는 것 만으로 행해지도록 하였다.
Patent KR-100234348-B1 (KR)
Inventor: FLITSCH SABINE LAHJA
IPC: C12N9/02
Filed: 1995-11-02
Granted: 1999-12-15
Abstract: 본 발명은 모노 -옥시게나아제 시토크롬 P-450 cam 의 변이체에 관한 것으로서, 위치 96에서 티로신 잔기 및/또는 위치 334에서 시스테인 잔기가 페닐알라닌을 제외한 특정 아미노산 잔기에 의해 치환되는 것을 특징으로 한다.
Patent KR-100227859-B1 (KR)
Inventor: HARUI NOBUO
IPC: C09D133/06
Filed: 1996-11-28
Granted: 1999-11-01
Abstract: 본 발명은 3급 아미노기 함유 비닐계 단량체와 다른 공중합 가능한 비닐계 단량체를 수성매체 속에서 유화중합시켜 얻어지는 3급 아미노기 함유 에멀젼 중합체(A)와, 에폭시기 및 가수분해성 실릴기를 병유하는 화합물(B)을 필수성분으로 하여, 바람직하게는 산기 및/또는 3급 아미노기를 가지는 비닐계 중합체(I)에, 상기한 산기 및/또는 3급 아미노기의 적어도 10 를 중화시키도록 중화제를 첨가한 후에 물에 분산 내지 용해시켜 얻어지는 수성화합물(C) 및/또는, 화합물(B)이외의, 가수분해성 실릴기 및/또는 실란올기를 갖는 화합물(D)을 함유하여 되는 수성도료용 경화성 수지조성물에 관한 것이다. 이것을 도료로서 이용함으로써, 상온경화성으로 도장작업성에 우수하고, 또한 내후성, 내용제성, 내약품성 및 내수성등에도 우수하며, 환경상의 문제도 적은 경화도포막을 얻을 수 있다.
Patent KR-100511760-B1 (KR)
Title: 연속적인 열가소성 도포물의 제조방법 및 그에 의해 제조된 용품
IPC: A61F13/472
Filed: 1996-01-30
Granted: 2006-01-27
Abstract: 본 발명은 연속적인 코팅과 그 구조물의 비접촉코팅의 생산방법에 관한 것이다. 또, 본 발명은 습기불침투성의 베리어층의 직물원료 생산방법과 그와 같은 베리어층의 위생적인 습기흡수품의 생산방법에 관한 것이다. 본 발명은 상기한 코팅방법으로부터 생산된 바디유동체 불침투성 베리어층으로 이루어진 직물원료와 일회용 용품에 관한 것이다. 또한, 열가소성 조성물은 어떤 유동학 특성을 나타내는 베리어층의 생산방법에 사용되어진다.
Patent KR-100253968-B1 (KR)
Title: Use of foam materials derived from high internal phase emulsions for insulation
Inventor: DYER JOHN COLLINS
IPC: C08F2/32
Filed: 1996-06-03
Granted: 2000-04-15
Abstract: The invention relates to the use of polymeric foam materials for insulation. These polymeric foams are prepared by polymerization of certain water-in-oil emulsions having a relatively high ratio of water phase to oil phase, commonly known in the art as high internal phase emulstions, or "HIPEs." The HIPE-derived foam materials used in the present invention comprise a generally hydrophobic, flexible, semi-flexible, or rigid nonionic polymeric foam structure of interconnected open-cells. These foam structures have: A) a specific surface area per foam volume of at least about 0.01 m2/cc; B) a density of less than about 0.05 g/cc; and C) a glass transition temperature (Tg) of between about -20 DEG  and 90 DEG  C. The foams can be used as thermal, acoustic, and/or mechanical insulation materials. In a preferred embodiment, the foams used can be prepared, packaged, and shipped in a compressed, high density state and will "spring back" upon activation (e.g. heat) to the original density of the foam.
Patent KR-100386244-B1 (KR)
Title: Viterbi decoder
Inventor: KIM HYEON IL
IPC: G06F13/18
Filed: 1998-01-22
Granted: 2004-01-24
Abstract: PURPOSE: A viterbi decoder is provided to reduce a capacity of an input RAM to a half by using a plurality of multiplexers and a subtracter. CONSTITUTION: The input buffer RAM(20) stores/outputs the odd address data among the input data. An accumulation buffer RAM(24) accumulates/outputs the data to know a data transfer rate. The first adder(22) adds/outputs two continuous input data to the accumulation buffer RAM. The first multiplexer(21) outputs the even address data by receiving the odd address data among the input data after outputting the output of the input buffer RAM to the first adder. The second adder(23) adds/outputs two continuous input data to the accumulation buffer RAM. The second multiplexer(26) selectively outputs the output of the accumulation buffer RAM to the second adder or subtracter by an internal control signal. The subtracter(25) receives/subtracts the output of the second multiplexer and the input buffer RAM. The third multiplexer(27) selects/outputs one of the outputs of the second multiplexer and the input buffer RAM by the internal control signal. An ACS(Add Compare Select)(28) calculates a hamming distance. A TB(Track-Back) RAM(29) recovers the data through the TB.
Patent KR-100302533-B1 (KR)
Title: 케이블부설매체및근거리통신망
IPC: H01B11/02
Filed: 1998-02-27
Granted: 2001-11-22
Abstract: 고성능 데이터 송신에 적절한 케이블 부설 매체는 함께 꼬여진 2 개의 플라스틱 절연된 금속 도체를 각각의 쌍이 포함하는 다수의 금속 도체쌍을 포함한다. 본 발명은 단일 통신 케이블 내에 상이한 직경을 가지는 금속 도체의 선택 및 합체가 케이블의 동작 성능을 어떻게 상당히 향상시키는지를 기재하고 있다. 특히, 소정의 도체 직경과 트위스트 길이를 가지는 제 1 도체쌍 및 상이한 트위스트 길이를 갖는 최소한 하나의 다른 도체쌍이 주어지면, 본 발명은 부수적인 도체쌍에 의해 발생되는 삽입 손실이 제1 도체쌍에 의해 발생되는 삽입 소실과 기본적으로 동일하도록 하기 위해서 제 1 도체쌍의 직경과 상이한 직경을 갖는 이러한 다른 도체쌍에 대하여 금속 도체를 의도적으로 선택한다. 상이한 도체 직경은 다수의 도체쌍을 위해 이용된 트위스트 길이의 변경으로 인해 하나의 도체쌍에서 다음의 도체쌍까지의 삽입 손실의 변이량을 보상할 수 있다. 부수적으로, 본 명세서에서 도체의 절연 도체는 부수적인 도체쌍에서 측정된 특징 임피던스가 제 1 도체쌍에서 측정되 특징 임피던스와 기본적으로 동일하도록 도체쌍에 따라서 변경될 수 있다고 기재되어 있다. 최소한 2개의 도체쌍에 대한 상이한 직경 및/또는 절연체의 두께를 가진 도체를 특정하게 선택함에 따라, 최종 케이블의 동작 성능이 개선된다.
Patent KR-100266672-B1 (KR)
Title: Repair circuit for dram
Inventor: SHIN MIN SOO
IPC: G11C29/00
Filed: 1998-03-11
Granted: 2000-10-02
Abstract: PURPOSE: A DRAM repair circuit is provided to shorten a test time and reduce a chip size, by flowing an over current to an address of memory cell, which is detected to have a defect during the primary chip test to thereby cut a metal fuse, and allowing the remaining word line drivers to be driven to thereby simultaneously perform three kinds of tests. CONSTITUTION: A thin metal fuse MF1 receives a power voltage VCC through an input pad PAD1 and is configured to allow it to be automatically cut during the application of the over current. A detection cut part(10) detects the cut of the metal fuse MF1 and intercepts the input of external addresses X1-Xn, to thereby allow the remaining word line driver to be driven. A PMOS transistor PM1, responsive to an inverted address signal fed thereto through its gate, is rendered conductive. An NMOS transistor NM1 having its drain grounded and its source coupled with the drain of the PMOS transistor PM1, responsive to a pre-signal PRE representing the DRAM is ready to be operated in the normal state at its gate, is rendered conductive. A transfer gate FIRST TRANSMISSION GATE TG1 coupled with a common connection node of the PMOS transistor PM1 and the NMOS transistor NM1, controls the address signal X1 based on output signals of the common connection node. A NAND gate NAND1 performs a NAND operation on the output signals of the common connection node.
Patent KR-100345250-B1 (KR)
Title: 신규한비바이러스성유전자전달체및그제조방법
IPC: C12N15/86
Filed: 1998-06-03
Granted: 2003-01-15
Abstract: 본 발명은 세포표면의 수용체를 매개로 한 재조합 단백질로 구성된 인공바이러스(Viruslike Particle;VLP)를 유전자전달체로 사용하여 세포내로 유전자를 전달하는 유전자 전달방법 및 그 유전자전달체에 관한 것이다. 
     본 발명은 바이러스 캡시드 항원을 곤충세포에 감염시켜 얻은 재조합 단백질로 구성된 인공바이러스에 폴리라이신을 콘주게이션하여 VLP-PL 콘쥬게이트를 제조하고 플라스미드 pSV2CAT, pCMV β-gal, pCMV-p53를 각각 결합시켜 VLP-PL-pSV2CAT 플라스미드 콤플렉스, VLP-PL-pCMV β-gal 플라스미드 콤플렉스 및 VLP-PL-pCMV-p53 플라스미드 콤플렉스를 얻은 후 이를 다양한 간암세포에 넣어 유전자를 전달하고 이때 폴리옥시에틸렌-폴리옥시프로필렌 블록 코폴리머를 처리하여 유전자 전달효능을 200% 증진시키므로 간암세포내로 유전자를 효율적으로 전달하는 뛰어난 효과가 있다.
Patent KR-100328291-B1 (KR)
Title: 능동제어된파장별이득을갖는광증폭기및변화가능한출력스펙트럼을갖는광섬유광원
IPC: H01S3/13
Filed: 1998-07-14
Granted: 2002-08-08
Abstract: 이득곡선을 원하는 형태로 조절할 수 있는 광 증폭기 및 변화가능한 출력스펙트럼을 갖는 광섬유 광원에 관해 개시하고 있다. 어븀첨가 광섬유 광 증폭기의 이득평탄화를 위해서 수동형 파장필터를 사용하는 방법은 널리 알려져 있다. 하지만, 이 방법은 증폭기의 동작조건, 예를 들어 입력광신호 크기, 이득수준이나 주변온도의 변화에 따라 이득곡선이 변한다는 단점이 있다. 이에 비해 본 발명에서 제시하는 광 증폭기는 능동형 파장가변필터와 이득감지장치를 구비하므로, 통신망 재구성이나 외부환경의 변화에 능동적으로 대처하여 원하는 형태의 다양한 파장별 이득율을 얻을 수 있다는 장점이 있다. 본 발명의 광섬유 광원에는 별도의 입력광을 인가되지 않으며, 증폭자발방출에 의해 넓은 선폭의 스펙트럼이 능동적으로 제어되는 연속발진 출력을 얻을 수 있다.
Patent KR-100286836-B1 (KR)
Title: 로터리 압축기의 공명기
IPC: F04C18/00
Filed: 1998-07-15
Granted: 2001-05-02
Abstract: 본 발명은 로터리 압축기의 공명기에 관한 것으로서, 특히 압력맥동 저감 주파수에 대한 한계 및 토출과정 완료시 재팽창 현상에 의한 압축기의 효율 저하 문제를 해결하는 데 그 목적이 있다. 
     이러한 목적을 달성하기 위해, 본 발명은 축의 회전에 따라 일정한 편심 궤적을 갖고 회전하면서 냉매를 흡입, 압축, 토출하는 롤러와, 상기 롤러의 작용공간을 이루는 실린더와, 상기 실린더의 상, 하부에서 이를 지지하는 메인 베어링 및 서브 베어링과, 상기 롤러의 회전에 따라 슬롯내를 상하 왕복 운동하면서 흡입실과 압축실을 분리하는 베인과, 압축 냉매의 토출 통로인 토출구와, 냉매의 압축 과정에서 발생되는 압력맥동을 완화시키기 위한 공명기를 갖는 압축기의 압축기구부에 있어서, 상기 공명기는 상기 토출구를 통해 유입된 압력맥동 성분을 완화시키며 그 공간의 위치가 베인의 위치에 따라 가변될 수 있도록 베인의 일면에 형성된 공명부와, 상기 공명부와 연통하도록 그 상응하는 위치의 베어링 면에 형성되어 압력맥동 성분의 유입 통로 기능을 하며 냉매의 토출 시에는 상기 압축실과 상기 공명부가 연통되고 토출완료 시에는 상기 압축실과 상기 공명부를 분리시키는 목부로 구성된 것을 특징으로 한다.
Patent KR-100404056-B1 (KR)
Title: 사용하기쉬운키친타이머기능을갖는가열조리기
IPC: F24C7/02
Filed: 1998-07-15
Granted: 2003-12-18
Abstract: 전자 레인지는 조리물 S를 가열 조리하기 위한 마크네트론이 내장된 가열 조리실과 가열실의 전면에 설치된 문을 갖는 레인지 본체와, 레인지 본체에 부착되고 마그네트론의 구동을 제어하는 제어 회로로 이루어지며, 제어 회로가 마그네트론의 구동 시간을 설정 입력하는 조리 시간 입력 모드 및 임의의 타이머 시간을 설정 입력하는 타이머 시간 입력 모드 중 어느 한 모드로 전환하는 키친 타이머 키, 설정된 입력 모드에 대해 그 시간을 나타내는 입력 텐키와, 텐키에 의해 입력된 각 입력 모드의 시간을 각각 계시하는 타이머 본체와, 계시된 한쪽의 입력 모드의 시간을 키친 타이머 키에 의해 전환 표시하는 표시부와, 텐키에 의해 입력된 시간에 대해 계시(計時)를 시작시키는 스타트 키를 갖고, 키친 타이머 키(22)에 의해 타이머 시간 입력 모드로 전환한 후, 텐키에 의해 타이머 시간의 입력이 있는 경우에는 소정 시간 경과 후, 스타트 키로부터의 계시 시작의 입력을 갖지 않고 타이머 시간의 계시를 시작한다.