Patent DE-102010001215-B4 (DE)
Title: Halbleitervorrichtung
Inventor: TANABE HIROMITSU
IPC: H01L23/62
Filed: 2010-01-26
Granted: 2020-01-16
Abstract: Halbleitervorrichtung mit:- einem Halbleitersubstrat (10) ersten Leitfähigkeitstyps mit einer ersten Oberfläche (10a) und einer der ersten Oberfläche (10a) gegenüberliegenden zweiten Oberfläche (10b), wobei das Halbleitersubstrat (10) eine Dickenrichtung von der ersten Oberfläche (10a) zur zweiten Oberfläche (10b) und eine planare Richtung senkrecht zur Dickenrichtung aufweist;- einem Hauptbereich (11), der auf der Seite der ersten Oberfläche des Halbleitersubstrats (10) angeordnet ist und eine erste Größe entlang der ersten Oberfläche (10a) des Halbleitersubstrats (10) aufweist, wobei der Hauptbereich (11) einen vertikalen Bipolartransistor mit isolierter Gate-Elektrode (30) zum Durchlassen eines ersten Stroms und eine vertikale Freilaufdiode (31) zum Durchlassen eines zweiten Stroms aufweist, und wobei die Freilaufdiode (31) antiparallel zum Bipolartransistor mit isolierter Gate-Elektrode (30) geschaltet ist; und- einem Messbereich (13), der auf der Seite der ersten Oberfläche des Halbleitersubstrats (10) angeordnet ist und eine zweite Größe entlang der ersten Oberfläche (10a) des Halbleitersubstrats (10) aufweist, wobei die zweite Größe geringer als die erste Größe ist, und wobei der Messbereich (13) ein Messelement (32) zum Durchlasen eines dritten Stroms proportional zum ersten Strom und zum Durchlassen eines vierten Stroms proportional zum zweiten Strom aufweist, wobei- der Messbereich (13) einen Basisbereich (20) zweiten Leitfähigkeitstyps an einem Oberflächenabschnitt der Seite ersten Oberfläche des Halbleitersubstrats (10) aufweist, wobei der Basisbereich (20) mehrere Basisabschnitte (20a bis 20c) aufweist, die in einer ersten Richtung parallel zur planaren Richtung des Halbleitersubstrats (10) angeordnet sind,- ein erster Abschnitt (20a) der mehreren Basisabschnitte (20a bis 20c) einen ersten Bereich (22) ersten Leitfähigkeitstyps an seinem Oberflächenabschnitt aufweist, wobei der erste Bereich (22) eine höhere Störstellenkonzentration als das Halbleitersubstrat (10) aufweist,- ein zweiter Abschnitt (20c) der mehreren Basisabschnitte (20a bis 20c) an einem Ende des Basisbereichs (20) in der ersten Richtung angeordnet ist,- sowohl der erste Abschnitt (20a) der mehreren Basisabschnitte (20a bis 20c) als auch der zweite Abschnitt (20c) der mehreren Basisabschnitte (20a bis 20c) einen Basiskontaktbereich (23) zweiten Leitfähigkeitstyps an seinem Oberflächenabschnitt aufweist, wobei der Basiskontaktbereich (23) eine höhere Störstellenkonzentration als der Basisbereich (20) aufweist,- der erste Bereich (22) elektrisch mit dem Basiskontaktbereich (23) verbunden ist,- ein zweiter Bereich (24) zweiten Leitfähigkeitstyps an einem Oberflächenabschnitt der Seite der zweiten Oberfläche des Halbleitersubstrats (10) gebildet und in der Dickenrichtung direkt unterhalb des Basisbereichs (20) des Messbereichs (13) angeordnet ist,- der dritte Strom zwischen dem ersten Bereich (22) und dem zweiten Bereich (24) fließt,- ein dritter Bereich (25, 27) ersten Leitfähigkeitstyps an dem Oberflächenabschnitt der Seite der zweiten Oberfläche des Halbleitersubstrats (10) gebildet ist und eine höhere Störstellenkonzentration als das Halbleitersubstrat (10) aufweist,- der vierte Strom zwischen dem Basiskontaktbereich (23) und dem dritten Bereich (25, 27) fließt,- der dritte Bereich (25, 27) in der planaren Richtung des Halbleitersubstrats (10) um einen vorbestimmten Abstand vom Basisbereich (20) getrennt und nicht direkt unterhalb des Messbereichs (13) angeordnet ist, und- einzig der zweite Bereich (24) direkt unterhalb des Messbereichs (13) angeordnet ist.