Patent SU-1362318-A1 (SU)
Title: Функциональный преобразователь двух переменных
IPC: G06F17/17
Filed: 1983-07-21
Granted: 2005-08-27
Abstract: 1. Функциональный преобразователь двух переменных, содержащий пять регистров, два счетчика, блок памяти, схему сравнения, три коммутатора, блок вычитания, блок умножения, накапливающий сумматор и блок управления, причем информационные входы первого и второго счетчиков соединены с входами старших разрядов соответственно первого и второго аргументов преобразователя, входы младших разрядов аргументов которого соединены с информационными входами соответственно первого и второго регистров, выходы первого и второго счетчиков соединены соответственно с первым и вторым адресными входами блока памяти, третий адресный вход которого соединен с выходом третьего регистра, информационный вход которого соединен с входом задания вида функции преобразователя, выход блока соединен с информационными входами четвертого и пятого регистров и первым информационным входом первого коммутатора, выход и второй информационный вход которого соединены соответственно с информационным входом накапливающего сумматора и выходом блока умножения, первый и второй входы сомножителей которого соединены с выходами соответственно блока вычитания и второго коммутатора, первый информационный вход которого соединен с выходом первого регистра и первым входом схемы сравнения, выходы четвертого и пятого регистров соединены соответственно с первым и вторым информационными входами третьего коммутатора, первый и второй выходы которого соединены с входами соответственно вычитаемого и уменьшаемого блока вычитания, выход накапливающего сумматора соединен с выходом преобразователя, вход признака блока управления соединен с выходом схемы сравнения, синхровход блока управления соединен с входом тактовой частоты преобразователя, вход запуска и выход готовности которого соединены соответственно с входом запуска и выходом готовности блока управления, выходы с первого по десятый блока управления соединены соответственно с управляющим входом третьего коммутатора, управляющим входом второго коммутатора, счетным входом первого счетчика, счетным входом второго счетчика, входом обнуления накапливающего сумматора, тактовым входом накапливающего сумматора, управляющим входом первого коммутатора, входом разрешения записи пятого регистра, входом разрешения записи четвертого регистра, входом разрешения чтения блока памяти, одиннадцатый выход блока управления соединен с входами разрешения записи первого и второго регистров и первого и второго счетчиков, отличающийся тем, что, с целью повышения точности за счет аппроксимации функций сплайнами со смещенными узловыми точками, в него введен преобразователь прямого кода в дополнительный, вход которого соединен с выходом второго регистра, выход преобразователя прямого кода в дополнительный соединен с вторым информационным входом второго коммутатора и вторым входом схемы сравнения.2. Преобразователь по п.1, отличающийся тем, что блок управления содержит счетчик адреса, управляемый делитель частоты, элемент И, триггер, узел памяти, с первого по одиннадцатый выходы поля управляющих сигналов которого являются с первого по одиннадцатый выходами блока, первая группа адресных входов узла памяти соединена с выходом счетчика адреса, счетный вход которого соединен с выходом управляемого делителя частоты, управляющий и информационный входы которого соединены соответственно с выходом поля признаков узла памяти и выходом элемента И, первый и второй входы которого подключены соответственно к прямому выходу триггера и синхровходу блока, выход готовности которого соединен с инверсным выходом триггера, вход установки в "1" которого является входом запуска блока, вход признаков которого подключен к второй группе адресных входов узла памяти, выход поля сброса которого соединен с входом сброса счетчика адреса и триггера.