Patent SU-1149784-A1 (SU)
Title: Устройство для тревожной сигнализации
IPC: G08B19/00
Filed: 1983-10-04
Granted: 2000-06-20
Abstract: 1. Устройство для тревожной сигнализации, содержащее шлейфы сигнализации, формирователь импульсов, группу элементов ИЛИ, элементы ИЛИ, блок питания, выход которого соединен через формирователь тока с первыми входами соответствующих интеграторов, блок обработки, каждый из которых содержит два компаратора, входы которых соединены с выходами соответствующих интеграторов, выходы компараторов соединены с входами элемента ИЛИ, выход которого соединен с первым входом первого элемента памяти и с первым входом элемента И, выход элемента И соединен с первым входом второго элемента памяти, выход первого элемента памяти соединен с входом элемента задержки, выход которого соединен с одним входом ключа, а выход второго элемента памяти соединен с другим входом ключа, выход второго элемента памяти каждого блока обработки соединен с входом соответствующего индикатора непосредственно и через первый элемент ИЛИ с первым входом блока ключей, выходы которого являются выходами устройства, отличающееся тем, что, с целью повышения его надежности и расширения функциональных возможностей, в него введены задатчик времени, блоки предварительной установки, блок разряда, два коммутатора, пороговый блок, формирователи сигналов, мажоритарный блок, блок оповещателей и блок управления, выходы которого соединены с входами блока оповещателей, выходы вторых элементов памяти блоков обработки соединены с соответствующими входами блока управления и мажоритарного блока, выход которого соединен с вторым входом блока ключей, выход второго элемента памяти одного из блоков обработки соединен с третьим входом блока ключей и первым входом второго элемента ИЛИ, второй вход которого соединен с выходом первого элемента ИЛИ, а выход соединен с управляющим входом блока управления, входы ключей блоков обработки соединены с соответствующими входами блока управления и через соответствующий формирователь сигналов - с первым входом соответствующего элемента ИЛИ группы, выходы первого коммутатора через соответствующие блоки предварительной установки соединены с вторыми входами соответствующих элементов ИЛИ группы, выход блока питания соединен с входом первого коммутатора и через пороговый блок - с управляющим входом второго коммутатора, с четвертым входом блока ключей и третьими входами элементов ИЛИ группы, выход каждого из которых подключен к вторым входам первого и второго элементов памяти соответствующего блока обработки, выходы первых элементов памяти блоков обработки соединены с соответствующими входами четвертого элемента ИЛИ, выход которого через задатчик времени соединен с входами блока разряда и формирователя импульсов, выходы блока разряда соединены с вторыми входами интеграторов, а выход формирователя импульсов - с вторыми входами элементов И блоков обработки, выходы формирователя тока соединены с соответствующими входами второго коммутатора, выходы которого соединены с соответствующими шлейфами сигнализации, а общий выход второго коммутатора соединен с одним выходом устройства.2. Устройство по п.1, отличающееся тем, что блок управления содержит два элемента ИЛИ, мультивибратор, одновибратор и два ключа, входы элементов ИЛИ параллельно соединены с входами блока управления, выход первого элемента ИЛИ через последовательно соединенные мультивибратор и первый ключ соединен с первым выходом блока управления, выход второго элемента ИЛИ через одновибратор соединен с информационным входом второго ключа, второй вход которого является управляющим входом блока, а выход второго ключа соединен с вторым выходом блока.3. Устройство по пп.1 и 2, отличающееся тем, что один из блоков обработки содержит два компаратора, выходы которых соединены с входами элемента ИЛИ, выход которого непосредственно и через последовательно соединенные элемент НЕ и первый элемент памяти соединены соответственно с первым и вторым входами второго элемента И, выход которого соединен с первыми входами второго элемента памяти и первого элемента И, выход второго элемента И соединен с первым входом третьего элемента памяти, выход которого соединен с первым входом ключа, выход второго элемента памяти через элемент задержки соединен с вторым входом ключа, вторые входы второго и третьего элементов памяти объединены.