Patent ES-2439960-T3 (ES)
Title: Almacenamiento de datos y estructuras apilables
Inventor: OH HAKJUNE
IPC: G11C5/02
Filed: 2008-12-11
Granted: 2014-01-27
Abstract: Un sistema (100) que comprende una pila incluyendo: un primer dispositivo de memoria (200-1; 201); un segundo dispositivo de memoria (200-2, 202); opcionalmente, dispositivos de memoria adicionales (200-3; 200-4); un controlador acoplado eléctricamente al primer dispositivo de memoria; donde - cada uno de dichos dispositivos de memoria comprende contactos de entrada en serie (D0-D7, CSI, DSI) y contactos de salida en serie (Q0-7, CSO, DSO), los contactos de salida en serie estando separados de los contactos de entrada en serie y todos los dispositivos de memoria 15 teniendo una misma configuración de la disposición de entrada/salida, - el segundo dispositivo de memoria en la pila se fija como un dispositivo de memoria sucesivo al primer dispositivo de memoria y rotacionalmente desplazado con respecto al primer dispositivo de memoria precedente en la pila para alinear los contactos de salida en serie (Q0-7, OSC, DSO) del 20 primer dispositivo de memoria con los contactos de entrada en serie correspondientes (D0-D7, CSI, DSI) del segundo dispositivo de memoria; - cada dispositivo opcional adicional de memoria (200-3; 200-4; 202) en la pila, si lo hay, se fija como un dispositivo de memoria sucesivo a su respectivo dispositivo de memoria precedente en la pila y rotacionalmente desplazado con respecto a dicho dispositivo de memoria precedente para alinear los contactos de salida (Q0-7, OSC, DSO) de dicho dispositivo de memoria precedente con los contactos de entrada correspondientes (D0-D7, CSI, DSI) del dispositivo de memoria sucesivo; - se proporciona un camino de acceso que facilita una configuración de conexión en serie a través del primer dispositivo de memoria y el segundo dispositivo de memoria y los dispositivos de memoria adicionales opcionales, si los hay, el camino de acceso adaptado para dar soporte a la transmisión de datos; - el controlador está configurado para acceder a los datos desde cualquier uno particular de los dispositivos de memoria en la pila en base a un flujo de datos a lo largo del camino desde el dispositivo de memoria en particular, a través de dispositivos de memoria sucesivos en la pila, si los hay, hasta el controlador, en donde la conexión entre el último dispositivo de memoria sucesivo en la pila de nuevo al controlador permite al controlador recibir datos almacenados en el dispositivo de memoria particular en la pila; - cada dispositivo de memoria en la pila puede ser ajustado a un modo de paso a través o un modo de acceso a memoria, el modo de paso permitiendo transmisión de datos recibida en una entrada en serie (D0-D7, CSI, DSI) de un dispositivo de memoria respectivo a lo largo del camino de acceso hasta una salida en serie (Q0-7, OSC, DSO) del dispositivo de memoria respectivo, y el modo de acceso a memoria permitiendo i) recibir datos en el camino de acceso y almacenar los datos en los circuitos de memoria asociados con el dispositivo de memoria respectivo, y ii) recuperar datos de los circuitos de la memoria para su transmisión por el camino hacia una salida del dispositivo de memoria respectivo.