Patent DE-102014215252-B9 (DE)
Title: Wirksame fehlerkorrektur von mehrbitfehlern
Inventor: KERN THOMAS
IPC: G06F11/08
Filed: 2014-08-01
Granted: 2023-03-09
Abstract: Schaltungsanordnung SK für eine Fehlerkorrektur zumindest von 1-Bit-, 2-Bit- und 3-Bit-Fehlern von Bits in einem n-stelligen Binärwort v'=v' 1 ,...,v' n , das sich aus Bitfehlern eines n-stelligen Codeworts v = v 1 ,...,v n  eines binären BCH-Codes C über dem Galois-Feld GF(2 m ) ergeben hat, wobei m ≥ 4 ist, wobei der Code C einen Codeabstand von wenigstens d ≥ 7 aufweist, wobei der BCH-Code C eine H-Matrix H aufweist, so dass m erste Zeilen der H-Matrix eine Untermatrix H 1  bilden, m zweite Zeilen der H-Matrix eine zweite Untermatrix H 3  bilden und weitere m Zeilen der H-Matrix eine dritte Untermatrix H 5  bilden mit
         H   1     =     (       h   1   1     ,   …   ,     h   1   n       )     ,     H   3     =     (       h   3   1     ,   …   ,     h   3   n       )      und      H   5     =     (       h   5   1     ,   …   ,     h   5   n       )     ,         wobei
         h   1   1     =     α       j   1         ,...,     h   1   n     =     α       j   n         ,         
         h   3   1     =     α     3     (       j   1       )         ,   …   ,     h   3   n     =     α     3     (       j   n       )         ,         
         h   5   1     =     α     5     (       j   1       )         ,   …     h   5   n     =     α     5     (       j   n       )               gilt, α ein Element des Galois-Felds GF(2 m ) in seiner Vektordarstellung als ein m-Komponenten-Binärspaltenvektor ist und der jeweilige Exponent j von α j  modulo 2 m  - 1 zu interpretieren ist und n ≤ 2 m  - 1 gilt, welche Folgendes aufweist:
 einen Syndromgenerator Synd, der dafür ausgelegt ist, ein Fehlersyndrom s zu bestimmen, wobei m erste Komponenten von s ein m-Komponenten-Untersyndrom s 1  bilden, m zweite Komponenten von s ein zweites m-Komponenten-Untersyndrom s 3  bilden und weitere m Komponenten von s ein drittes Untersyndrom s 5  bilden, wobei
         s   1     =     H   1     ⋅   v   '   ,     s   3     =     H   3     ⋅   v   '    und      s   5     =     H   5     ⋅   v   '         gelten,
 mehrere Unterschaltungen, wobei für jedes Bit v i ', das einer möglichen Fehlerkorrektur des n-stelligen Binärworts v'=v' 1 ,...,v' n  unterzogen wird, eine Unterschaltung SK i  existiert, die so ausgelegt ist, dass sie anhand von Zwischenwerten Zw 0 , Zw 1 , Zw 2 , Zw 3 , die für alle der möglichen Fehlerkorrektur unterzogenen Bitpositionen gleich sind, einen Korrekturwert Δv i  nach der folgenden Beziehung 
       Δ     v   i     =         (       z   1   i     ∨     z   2   i     ∨   …   ∨     z   m   i       )       ¯           bildet, wobei
         (       z   1   i     ,     z   2   i     ,   …   ,     z   m   i       )     =   Z     w   3     ⋅     α     3     j   i         +   Z     w   2     ⋅     α     2     j   i         +   Z     w   1     ⋅     α       j   i         +   Z     w   0           gilt und die Zwischenwerte Zw 0 , Zw 1 , Zw 2 , Zw 3  abhängig von den Untersyndromen s 1  s 3 , s 5  bestimmt werden, so dass im Fall eines 1-Bit-Fehlers oder eines 2-Bit-Fehlers oder eines 3-Bit-Fehlers Folgendes gilt:
         z   i     =     (       z   1   i     ,     z   2   i     ,   …   ,     z   m   i       )     =     (     0,0,   …   ,0     )     ,         wenn ein Fehler an der Bitposition i aufgetreten ist, und
         z   i     =     (       z   1   i     ,     z   2   i     ,   …     z   m   i       )     ≠     (     0,0,   …   0     )     ,         wenn kein Fehler an der Bitposition i aufgetreten ist,
 wobei für das Bestimmen der Zwischenwerte Zw 0 , Zw 1 , Zw 2  und Zw 3  jeweils eine Unterschaltung SZw 0 , SZw 1 , SZw 2  und SZw 3  existiert, die so konfiguriert ist, dass sie die gleichen Zwischenwerte Zw 0 , Zw 1 , Zw 2  und Zw 3  anhand der Untersyndrome s 1 , s 3 , s 5  für jede der möglichen Fehlerkorrektur des Worts v' unterzogene Bitposition bereitstellt, und
 eine kombinatorische Schaltung Vkn, die dafür ausgelegt ist, Bits v' i , die einer möglichen Fehlerkorrektur unterzogen werden, komponentenweise mit entsprechenden von der Unterschaltung SK i  bereitgestellten Korrekturwerten Δv i  zu möglicherweise korrigierten Bits
         v   i     c   o   r             zu kombinieren.