Patent SU-1799138-A1 (SU)
Title: Устройство для измерения скорости полета летательного аппарата
IPC: G01P5/00
Filed: 1990-05-31
Granted: 2005-06-10
Abstract: 1. Устройство для измерения скорости полета летательного аппарата, содержащее датчик воздушной скорости, включающий датчики полного и статического давлений воздуха, и датчик температуры торможения воздуха, присоединенные ко входу функционального преобразователя, соединенного с аналого-цифровым преобразователем, отличающееся тем, что, с целью повышения точности измерения скорости путем компенсации случайных медленно изменяющейся и флуктуационной погрешностей и расширения рабочего диапазона аэродинамических углов, в котором скорость измеряется с регламентируемой погрешностью, в него введены гировертикаль с выходами по углам крена и тангажа, датчики углов атаки скольжения, два аналого-цифровых преобразователя, два пороговых реле с двумя размыкающими контактами каждое, три датчика перегрузок по осям летательного аппарата, блок обработки сигналов, фильтр и схема формирований коэффициентов, фильтра, выходы гировертикали подключены к первому и второму входам блока обработки сигналов, выходы датчиков углов атаки и скольжения подключены соответственно к управляющим входам первого и второго пороговых реле, а также через первый и второй аналого-цифровые преобразователи – к третьему и четвертому входам блока обработки сигналов, пятый, шестой и седьмой входы которого соединены с выходами датчиков перегрузок по осям летательного аппарата, а первый и второй выходы блока подключены к первому и второму входам схемы формирования коэффициентов фильтра, подключенной первым и вторым выходами через последовательно соединенные пары размыкающих контактов пороговых реле соответственно к третьему и четвертому входам фильтра, соединенного вторым входом с третьим выходом блока формирования сигналов и первым входом – с выходом аналого-цифрового преобразователя датчика воздушной скорости.2. Устройство по п.1, отличающееся тем, что в нем блок обработки сигналов содержит постоянное запоминающее устройство, пять умножителей, два сумматора, два вычитателя и блок масштабных коэффициентов, при этом первый – четвертый входы блока подключены к управляющим входам постоянного запоминающего устройства, первый выход которого соединен со вторым входом первого вычитателя, подключенного первым входом к пятому входу блока, а выходом – к первому входу первого умножителя, соединенного вторым входом с седьмым выходом постоянного запоминающего устройства, четвертый выход которого соединен с первыми входами второго и третьего умножителей, подключенных вторыми входами к третьему и шестому выходам постоянного запоминающего устройства, а выходами – ко вторым входам соответственно второго вычитателя и первого сумматора, соединенных первыми входами с шестым и седьмым входами блока соответственно, а выходами – с первыми входами соответственно четвертого и пятого умножителей, вторые входы которых подключены ко второму и шестому выходам постоянного запоминающего устройства, а выходы – ко второму и третьему входам этого сумматора, соединенного первым входом с выходом первого умножителя, а выходом через блок масштабных коэффициентов – с третьим выходом блока обработки сигналов, первый и второй выходы которого подключены соответственно к первому и второму выходам постоянного запоминающего устройства.3. Устройство по п.1, отличающееся тем, что в нем схема формирования коэффициентов фильтра содержит три умножителя, три вычитателя, два делителя, три элемента задержки и три блока масштабных коэффициентов, при этом первый и второй входы схемы подключены соответственно к вторым входам первого и второго сумматоров, причем выход второго сумматора через первый блок масштабных коэффициентов подключен к первому входу третьего сумматора, соединенного через первый элемент задержки с первыми входами первого умножителя, первого делителя и первого сумматора, выход которого подключен ко вторым входам первого и второго делителей, причем выход второго делителя соединен со вторым входом третьего умножителя и со вторым выходом схемы, а выход первого делителя – с первым выходом схемы и со вторыми входами первого и второго умножителей, выходы которых подключены ко вторым входам первого и второго вычитателей, а выход первого вычитателя соединен с третьим входом третьего сумматора, выход второго вычитателя через второй блок масштабных коэффициентов соединен со вторым входом третьего сумматора и непосредственно – со вторым входом четвертого сумматора, соединенного выходом через второй элемент задержки с первыми входами второго делителя, второго вычитателя, второго умножителя и третьего умножителя, выход которого подключен к первому входу третьего вычитателя, соединенного выходом с первым входом второго сумматора, через третий блок масштабных коэффициентов – с первым входом четвертого сумматора и через третий элемент задержки – со