Patent DE-102015102274-B4 (DE)
Title: Gatesteuereinheit, Gatesteuerschaltung, Arraysubstrat und Anzeigetafel
Inventor: LIU BO
IPC: H03K19/003
Filed: 2015-02-18
Granted: 2023-10-12
Abstract: Gatesteuereinheit, mit:einer Gatetreiber-Untereinheit (11), die dazu ausgelegt ist, eine Gateleitung anzutreiben;einer ersten Rücksetz-Untereinheit (12), die dazu ausgelegt ist, die Gatetreiber-Untereinheit (11) zurückzusetzen, nachdem die Gatetreiber-Untereinheit (11) das Antreiben der Gateleitung abgeschlossen hat; undeiner Sperr- und Wiederaufnahme-Untereinheit (13), die dazu ausgelegt ist, die Gatetreiber-Untereinheit (11) so zu steuern, dass die Gatetreiber-Untereinheit (11) gesperrt und ihr Betrieb wieder aufgenommen wird, wobeidie Gatetreiber-Untereinheit (11) Folgendes aufweist: einen ersten Transistor (M1), einen zweiten Transistor (M2), einen dritten Transistor (M3), einen vierten Transistor (M4), einen fünften Transistor (M5), einen sechsten Transistor (M6), einen siebten Transistor (M7), einen achten Transistor (M8), einen neunten Transistor (M9), einen ersten Kondensator (C1), einen zweiten Kondensator (C2), einen ersten Taktsignal-Eingangsanschluss (CKB), einen zweiten Taktsignal-Eingangsanschluss (CK), einen ersten Triggersignal-Eingangsanschluss (STV1), einen zweiten Triggersignal-Eingangsanschluss (STV2), einen ersten Pegelsignal-Eingangsanschluss (VGH), einen zweiten Pegelsignal-Eingangsanschluss (VGL) und einen Ausgangsanschluss (GOUT);eine Gateelektrode des ersten Transistors (M1) mit dem ersten Triggersignal-Eingangsanschluss (STV1) elektrisch verbunden ist, eine Drainelektrode des ersten Transistors (M1) mit dem ersten Pegelsignal-Eingangsanschluss (VGH) elektrisch verbunden ist und eine Sourceelektrode des ersten Transistors (M1) mit einem ersten Knoten (P) elektrisch verbunden ist;eine Gateelektrode des zweiten Transistors (M2) mit einer Drainelektrode des dritten Transistors (M3) elektrisch verbunden ist, eine Drainelektrode des zweiten Transistors (M2) mit dem ersten Knoten (P) elektrisch verbunden ist und eine Sourceelektrode des zweiten Transistors (M2) mit dem zweiten Pegelsignal-Eingangsanschluss (VGL) elektrisch verbunden ist;eine Gateelektrode des dritten Transistors (M3) mit dem zweiten Triggersignal-Eingangsanschluss (STV2) elektrisch verbunden ist und eine Sourceelektrode des dritten Transistors (M3) mit einem zweiten Knoten (Q) elektrisch verbunden ist;eine Gateelektrode des vierten Transistors (M4) mit dem zweiten Triggersignal-Eingangsanschluss (STV2) elektrisch verbunden ist, eine Drainelektrode des vierten Transistors (M4) mit einer Gateelektrode des fünften Transistors (M5) elektrisch verbunden ist und eine Sourceelektrode des vierten Transistors (M4) mit dem ersten Knoten (P) elektrisch verbunden ist;eine Drainelektrode des fünften Transistors (M5) mit dem zweiten Knoten (Q) elektrisch verbunden ist und eine Sourceelektrode des fünften Transistors (M5) mit dem zweiten Pegelsignal-Eingangsanschluss (VGL) elektrisch verbunden ist;eine Gateelektrode des sechsten Transistors (M6) mit dem zweiten Triggersignal-Eingangsanschluss (STV2) elektrisch verbunden ist, eine Drainelektrode des sechsten Transistors (M6) mit dem ersten Knoten (P) elektrisch verbunden ist und eine Sourceelektrode des sechsten Transistors (M6) mit einer Gateelektrode des siebten Transistors (M7) elektrisch verbunden ist;eine Drainelektrode des siebten Transistors (M7) mit dem ersten Taktsignal-Eingangsanschluss (CKB) elektrisch verbunden ist und eine Sourceelektrode des siebten Transistors (M7) mit dem Ausgangsanschluss (GOUT) elektrisch verbunden ist;eine Gateelektrode des achten Transistors (M8) mit dem zweiten Knoten (Q) elektrisch verbunden ist, eine Drainelektrode des achten Transistors (M8) mit dem Ausgangsanschluss (GOUT) elektrisch verbunden ist und eine Sourceelektrode des achten Transistors (M8) mit dem zweiten Pegelsignal-Eingangsanschluss (VGL) elektrisch verbunden ist;eine Gateelektrode des neunten Transistors (M9) mit dem zweiten Taktsignal-Eingangsanschluss (CK) elektrisch verbunden ist, eine Drainelektrode des neunten Transistors (M9) mit dem Ausgangsanschluss (GOUT) elektrisch verbunden ist und eine Sourceelektrode des neunten Transistors (M9) mit dem zweiten Pegelsignal-Eingangsanschluss (VGL) elektrisch verbunden ist;eine erste Platte des ersten Kondensators (C1) mit dem ersten Knoten (P) elektrisch verbunden ist und eine zweite Platte des ersten Kondensators (C1) mit dem Ausgangsanschluss (GOUT) elektrisch verbunden ist; undeine erste Platte des zweiten Kondensators (C2) mit dem ersten Taktsignal-Eingangsanschluss (CKB) elektrisch verbunden ist und eine zweite Platte des zweiten Kondensators (C2) mit dem zweiten Knoten (Q) elektrisch verbunden ist.