Patent SU-1822325-A1 (SU)
Title: Устройство формирования и обработки фазоманипулированного сигнала
IPC: H04L27/20
Filed: 1990-01-15
Granted: 2000-06-10
Abstract: 1. Устройство формирования и обработки фазоманипулированного сигнала, содержащее модулятор, блок формирования видеосигнала и гетеродин, выход которого соединен с первыми входами модулятора и блока формирования видеосигнала, первый вход которого является приемным входом устройства, а выход модулятора является передающим выходом устройства, блок управления и первый генератор псевдослучайной последовательности, выход которого подключен к второму входу модулятора, выход пачки импульсов, выход строба и первый тактовый выход блока управления соединены соответственно с входом генератора псевдослучайной последовательности, с третьим входом модулятора и с вторым входом блока формирования видеосигнала, и последовательно соединенные фильтр сжатия и фильтр-накопитель, выход которого является выходом устройства, выход блока формирования видеосигнала подключен к первому входу фильтра сжатия, а второй и третий тактовые выходы блока управления соединены соответственно с тактовым входом фильтра сжатия и с тактовым входом фильтра-накопителя, отличающееся тем, что, с целью расширения зоны действия по дальности до m участков однозначности при одновременном повышении помехоустойчивости, введены (m-1) цепей, состоящих из последовательно соединенных фильтра сжатия и блока задержки, а выходы (m-1) блоков задержки подключены к остальным (m-1) входам фильтра-накопителя, (m-1) выходов которого являются выходами устройства, выход блока формирования видеосигнала соединен с первыми входами (m-1) фильтров сжатия, и последовательно соединенные дешифратор и второй генератор псевдослучайной последовательности, выход которого подключен к вторым входам m фильтров сжатия, соответствующие управляющие выходы второй группы блока управления соединены с третьими входами соответствующих фильтров сжатия, второй тактовый выход блока управления подключен к тактовым входам (m-1) фильтров сжатия, выходы состояния первого генератора псевдослучайной последовательности соединены с соответствующими входами дешифратора, информационные входы второго генератора псевдослучайной последовательности являются входами настройки, а выход пачки импульсов и управляющие выходы первой группы блока управления подключены соответственно к тактовому входу второго генератора псевдослучайной последовательности и к управляющим входам фильтра-накопителя.2. Устройство по п.1, отличающееся тем, что фильтр-накопитель содержит запоминающее устройство, входы которого являются управляющими входами фильтра-накопителя, 2N групп мультиплексоров, состоящих каждая из m мультиплексоров, m шинных формирователей, входы которых являются входами фильтра-накопителя, а выходы подключены к входам соответствующих мультиплексоров в каждой из 2N групп мультиплексоров, соответствующие выходы запоминающего устройства соединены с соответствующими входами соответствующих мультиплексоров в каждой из 2N групп мультиплексоров, 2N m-входовых сумматоров, 2m накопителей и m блоков определения модуля, выходы которых являются выходами фильтра-накопителя, выходы m мультиплексоров каждой из 2N групп мультиплексоров соединены с входами соответствующих m-входовых сумматоров, выходы которых подключены к соответствующим входам соответствующих накопителей, выходы которых соединены с соответствующими входами соответствующих блоков определения модуля, а тактовые входы накопителей объединены и являются тактовым входом фильтра накопителя.3. Устройство по пп. 1 и 2, отличающееся тем, что блок управления содержит последовательно соединенные тактовый генератор, первый счетчик, второй счетчик, дешифратор, элемент И-НЕ и первую схему И, выход которой является третьим тактовым выходом блока управления, последовательно соединенные вторая схема И, третий счетчик, третья схема И, первый RS-триггер, четвертая схема И, первый блок задержки и демультиплексор, выходы которого являются управляющими выходами второй группы блока управления, последовательно соединенные второй RS-триггер и элемент ИЛИ, выход которого подключен к второму входу элемента И-НЕ и к первому входу второй схемы И, последовательно соединенные пятая схема И, третий RS-триггер, шестая схема И, четвертый счетчик и пятый счетчик, первый выход которого подключен к второму входу третьего RS-триггера, а соответствующие выходы четвертого и пятого счетчиков являются управляющими выходами первой группы блока управления, и второй блок задержки, выход которого соединен с вторым входом первой схемы И и является вторым тактовым выходом блока управления, первый выход второго счетчика соединен с вторым входом демультиплексора, а второй выход второго счетчика подключен к второму входу дешифратора и к третьему входу демультиплексора, выход тактового генератора является первым тактовым выходом блока управления им соединен с входом второго блока задержки и с