Patent SU-1168951-A1 (SU)
Inventor: SAMOJLOV ALEKSEJ L
IPC: G06F11/26
Filed: 1983-03-05
Granted: 1985-07-23
Abstract: УСТРОЙСТВО ДЛЯ ЗАДАНИЯ  ТЕСТОВ, содержащее генератор тактовых  импульсов, формирователь импульсов, коммутатор , блок заданий адреса, счетчик импульсов , дешифратор, блок задани  начального  кода, генератор псевдослучайных кодов,  причем вход сброса генератора тактовых  импульсов соединен с первым выходом формировател  импульсов, входом сброса счетчика  импульсов и входом сброса генератора  псевдослучайных кодов, второй выход формировател  импульсов соединен с первым  входом коммутатора, вход формировател   импульсов подключен к выходу дешифратора,  входы которого соединены с выходами счетчика  импульсов, установочные входы счетчика  импульсов подключены к первой группе  выходов блока задани  адреса, а счетный  вход - к первому выходу генератора тактовых  импульсов и к тактовому входу генератора  псевдослучайных кодов,первый выход  коммутатора соединен с входом режима  блока задани  начального кода, второй и  третий выходы коммутатора - с синхровходом  и с входом сдвига блока задани   начального кода, выходы которого соединены  с информационными входами генератора  псевдослучайных кодов, отличающеес  тем,  что, с целью расширени  области использовани  устройства, в него введены блок  задани  режимов, первый, второй и третий  блоки элементов ИСКЛЮЧАЮЩЕЕ ИЛИ,  счетчик циклов, регистр исходного кода, счетчик  исходных кодов, блок элементов И-НЕ,  два элемента И, два элемента И-НЕ, регистр  адреса синхронизации, схема сравнени , причем первый и второй выходы блока  задани  режима соединены с вторым  и третьим входами коммутатора, а третий  выход - с управл ющим входом блока  элементов И-НЕ и с первыми входами  первого и второго элементов И, выход второго  элемента И соединен с первым управл ющим  входом второго блока элементов  ИСКЛЮЧАЮЩЕЕ ИЛИ, информационные  входы которого подключены к выходам генератора  псевдослучайных кодов, а выходы   вл ютс  информационными выходами устройства , второй выход генератора тактовых  импульсов соединен с первым входом первого  элемента И-НЕ, второй вход которого  подключен к выходу второго элемента  И-НЕ, первый вход которого подключен  к выходу переполнени  счетчика исходных  кодов, а второй вход второго элемента И-  SS НЕ подключен к второму выходу формиро (Л вател  импульсов, выход первого элемента  И-НЕ подключен к четвертому входу коммутатора  и к синхровходу счетчика исходных  кодов, информационные входы которого  соединены с выходами регистра исходного  кода, счетный вход - с четвертым и  шестым входами ко.ммутатора, а выходы -  с информационными входами блока задани   начального кода и блока элементов И-НЕ,  О)  выходы которого соединены с первой группой  входов третьего блока элементов ИСКЛЮЧАСХ ) ЮЩЕЕ ИЛИ, выходы которого соединены с  со ел входами регистра адреса синхронизации, выходы  которого подключены к первой группе  входов схемы сравнени , выход которой  соединен с выходом синхронизации устройства  и с вторым входом второго элемента  И, втора  группа входов схемы сравнени   соединена с адресными выходами устройства  и с выходами первого блока элементов  ИСКЛЮЧАЮЩЕЕ ИЛИ, перва  группа информационных  входов которого подключена  к выходам счетчика импульсов, втора  группа  информационных входов - к второй  группе выходов блока задани  адреса, управл ющий  вход первого блока элементов ИСКЛЮЧАЮЩЕЕ  ИЛИ объединен с управл ю