Patent SU-1188783-A2 (SU)
Title: Устройство дл сдвига информации
Inventor: LYSIKOV BORIS G
IPC: G06F12/00
Filed: 1983-11-16
Granted: 1985-10-30
Abstract: УСТРОЙСТВО ДЛЯ СДВИГА ИНФОРМАЦИИ  по авт. св. № 1014031,  отличающеес  тем, что, с целью расширени  функциональных возможностей устройства  за счет обеспечени  контрол  сдвига,  в него введены п тый и шестой коммутаторы , сумматор по модулю два, блок  формировани  четности данных, содержаший  три сумматора по модулю два, блок  записи контрольного разр да, содержащий  элемент И, два элемента ИЛИ и триггер,  блок коррекции четности, содержащий элемент  ИЛИ-НЕ и элемент И, блок контрол  ошибки, содержащий элемент ИЛИ и  сумматор по модулю два, причем в блоке  записи контрольного разр да выход элемента  И соединен с первым входом первого  элемента ИЛИ, выход которого соединен  с информационным входом триггера,  вход синхронизации которого соединен с  выходом второго элемента ИЛИ, первый  вход которого объединен с входом элемента  И, в блоке коррекции четности выход  элемента ИЛИ-НЕ соединен с первым  входом элемента И, в блоке контрол  ошибки  выход элемента ИЛИ соединен с первым  входом сумматора по модулю два,  перва , втора  и треть  группы выходов  блока коммутаторов соединены соответственно  с группами входом первого, второго  и третьего сумматоров по модулю два  блока формировани  четности данных, выходы  которых соединены соответственно с  вторым входом сумматора по модулю два  и первым и вторым входами элемента ИЛИ  блока контрол  ошибки, выход сумматора по модулю два блока контрол  ошибки   вл етс  выходом ошибки устройства, группа  выходов первого мультиплексора соединена  с группой входов сумматора по модулю  два, выход которого  вл етс  выходом  контрольного разр да устройства,  второй вход элемента И блока записи  контрольного разр да  вл етс  входом  контрольного разр да устройства, первые  выходы п того и шестого коммутаторов соединены  соответственно с вторым н третьим  входами первого элемента ИЛИ блока записи  контрольного разр да, первый вход  второго элемента ИЛИ блока записи контрольного  разр да объединен с входом записи  регистра и третьим входом устройства , второй вход второго элемента ИЛИ  блока записи контрольного разр да соединен  с шестым выходом блока управлени , пер (Л вые информационные входы п того и шестого  коммутаторов  вл ютс  соответственно  входами левого и правого контрольных  разр дов устройства, вторые выходы п того  и шестого коммутаторов  вл ютс   соответственно выходами переноса контрольных  разр дов устройства при сдвиге влево  и вправо, вторые информационные входы п того  и шестого коммутаторов и третий  оо вход сумматора по модулю два объединены  00 и подключены к выходу триггера блока записи  контрольного разр да, четвертый вход   сумматора по модулю два блока контрол   00 ошибки соединен с выходом элемента И  оо блока коррекции четности, вход элемента  ИЛИ-НЕ блока коррекции четности соединен  с ВЫХОДО1Й третьего коммутатора, второй  и третий входы элемента И блока  коррекции четности объединены соответственно  с первым и вторым входами формировател  записи, первый и второй управл ющие  входы п того коммутатора объединены  соответственно с первым и вторым  управл ющими входами первого коммутатора , первый и второй управл ющие входы  шестого коммутатора объединены соответственно  с первым и вторым управл ющими