Patent SU-1285968-A1 (SU)
Title: Резервированное устройство
IPC: G04F10/04
Filed: 1985-01-23
Granted: 2000-04-27
Abstract: 1. Резервированное устройство, содержащее первый элемент И, первый и второй счетчики импульсов, первый и второй элементы ИЛИ, первый и второй триггеры, первый и второй дешифраторы и генератор импульсов, отличающееся тем, что, с целью повышения достоверности функционирования устройства, в него введены три блока логических элементов, третий счетчик импульсов, регистр, блок сравнения, три элемента НЕ, тринадцать элементов И, три элемента ИЛИ, причем информационный вход устройства подключен к первому входу первого элемента И, к S-входу первого триггера и через первый элемент НЕ к первому входу второго элемента И, управляющий вход устройства соединен с вторым входом первого элемента И и с С-входом первого триггера, выход первого элемента И подключен к первому входу третьего элемента И и к счетному входу первого счетчика импульсов, информационные входы которого соединены с первыми информационными выходами первого блока логических элементов, а информационные выходы - с первыми информационными входами первого блока логических элементов, вторые входы-выходы которого через двунаправленные шины подключены к первым информационным входам-выходам устройства, первый управляющий вход первого блока логических элементов соединен с управляющим входом записи устройства, второй управляющий вход - с первым выходом второго дешифратора, третий управляющий вход - с управляющим входом считывания устройства, третий информационный выход - с первым входом четвертого элемента И, второй вход которого подключен к первому выходу первого дешифратора, к второму входу третьего элемента И и к первым входам пятого и шестого элементов И, выход четвертого элемента И соединен с первым входом первого элемента ИЛИ, второй вход которого подключен к выходу седьмого элемента И, выход первого элемента ИЛИ соединен с первым входом блока сравнения, управляющий выход первого счетчика импульсов подключен к первому входу второго элемента ИЛИ и к первому входу восьмого элемента И, информационный вход регистра соединен с входом задания режима устройства, а управляющий вход - с четвертым выходом второго дешифратора, выходы регистра подключены к входам первого дешифратора, второй выход первого дешифратора соединен с первым входом девятого элемента И, третий выход - с первым входом седьмого элемента И, с вторым входом восьмого элемента И и к первому входу десятого элемента И, выход пятого элемента и подключен к второму входу шестого элемента И и к второму входу второго элемента ИЛИ, выход которого через второй элемент НЕ соединен с третьим входом первого элемента И и с первым входом пятого элемента ИЛИ, выход восьмого элемента И подключен к первому входу третьего элемента ИЛИ и к первому входу одиннадцатого элемента И, второй вход которого соединен с выходом блока сравнения и с первым входом двенадцатого элемента И, выход одиннадцатого элемента И подключен к выходу двенадцатого элемента И и к выходу индикации устройства, выход третьего элемента ИЛИ соединен с управляющим входом блока сравнения, второй вход которого подключен к третьему информационному выходу второго блока логических элементов, второй вход двенадцатого элемента И соединен с выходом шестого элемента И и с вторым входом третьего элемента ИЛИ, выход генератора импульсов подключен к второму входу десятого элемента И и к первому входу тринадцатого элемента И, выход десятого элемента И соединен с первым входом четвертого элемента ИЛИ, второй вход которого подключен к выходу третьего элемента И, третий вход соединен с выходом девятого элемента И, выход - со счетным входом второго счетчика импульсов, управляющий выход второго счетчика импульсов подключен к третьему входу второго элемента ИЛИ, информационные входы второго счетчика импульсов - к первым информационным выходам второго блока логических элементов, а информационные выходы - к первым информационным входам второго блока логических элементов, вторые входы-выходы которого через двунаправленные шины соединены с вторыми входами-выходами устройства, первый управляющий вход второго блока логических элементов соединен с управляющим входом записи устройства, второй управляющий вход - с третьим выходом второго дешифратора, третий управляющий вход - с управляющим входом считывания устройства, управляющий выход третьего счетчика импульсов подключен к второму входу пятого элемента И и к второму входу девятого элемента И, управляющий вход записи устройства соединен с первым входом четырнадцатого элемента И, второй вход которого подключен к четвертому выходу второго дешифратора, а выход - к S-входу второго триггера, управляющий вход "Сброс" устройства соединен с R-входом второго триггера, а через третий элемент НЕ - с вторым входом пятого элемента ИЛИ, выход второго триггера подключен к второму входу второго элемента И, выход которого соединен с первым R-входом