Patent SU-1188738-A1 (SU)
Title: Устройство дл обслуживани запросов и пам ти пр мого доступа
Inventor: BARSUKOV ALEKSEJ G
IPC: G06F9/46
Filed: 1984-01-25
Granted: 1985-10-30
Abstract: УСТРОЙСТВО ДЛЯ ОБСЛУЖИВАНИЯ  ЗАПРОСОВ И ПАМЯТИ ПРЯМОГО  ДОСТУПА, содержащее первый блок  очередности, содержащий первый и второй  элементы ИЛИ, элемент задержки, регистр,  каналы, а в каждом канале - регистр,  схему сравнени , три блока элементов И,  блок элементов ИЛИ и элемент НЕ, кроме  последнего канала, содержащего два блока  элементов И, регистр, схему сравнени   и блок элементов ИЛИ, каждый канал, кроме  первого и последнего, содержит элемент  ИЛИ, причем в каждом канале, кроме последнего , группа выходов регистра канала  соединена с группой входов первого и второго  блоков элементов И и первой группой  входов схемы сравнени  своего канала, в.последнем  канале группа выходов регистра  канала соединена с группой выходов первого  блока элементов И и первой группой  входов схемы сравнени  своего канала,  втора  группа входов схем сравнени  каналов  в первом блоке очередности соединена  с группой выходов регистра своего канала  первого блока очередности и группой входов  третьего блока элементов И каждого канала,  кроме последнего, в последнем канале - с  группой информационных входов второго блока  элементов И, выход элемента ИЛИ в  первом блоке очередности соединен с входом  сброса регистра первого блока очередности,  выход схемы сравнени  в первом канале  соединен с управл ющими входами второго  и третьего блоков элементов И своего канала , первыми входами элементов ИЛИ следующих  каналов и через элемент НЕ своего  канала с первым управл ющим входом третьего  блока элементов И второго канала,  выход элемента НЕ каждого канала начина   с второго соединен с первым управл ющим  входом третьего блока элементов И следующего  канала, в последнем канале - с первым  управл ющим входом второго блока  элементов И, выходы схем сравнени  каналов  начина  со второго, кроме последнего,  соединены с вторыми входами элементов  ИЛИ своих каналов и вторым управл ющим  входом третьего блока элементов И своего  канала, выход схемы сравнени  последнего  канала соединен с вторым управл ющим  входом второго блока элементов И своI  его канала, перва  группа входов блока  элементов ИЛИ каждого канала, кроме посл  следнего, соединена с группой выходов третьего  блока элементов И своего канала,  в последнем канале перва  группа входов блока  элементов ИЛИ соединена с группой выходов  второго блока элементов И своего  канала, втора  и треть  группы входов  блока элементов ИЛИ i-ro (где ,...,n;  п - число запросов) соединены соответственно  с группой выходов первого блока  элементов И (г-|-1)-го канала и группой  00 Ct) выходов второго блока элементов И (/-1) -го  канала, группы выходов блоков элементов   ИЛИ каналов соединены с группами входов  со регистров своих каналов, выходы элементов  ИЛИ каналов, кроме последнего, соединены  00 с управл ющими входами вторых блоков  элементов И своих каналов, первый вход первого  элемента ИЛИ первого блока очередности  соединен через элемент задержки с  выходом второго элемента ИЛИ первого блока  очередности, входы второго элемента  ИЛИ первого блока очередности соединены  с выходами схем сравнени  каналов, установочные  входы регистров всех каналов и второй  вход первого элемента ИЛИ первого  блока очередности соединены с установоч