Patent ES-2865114-T3 (ES)
Title: Cámara sincrónica
Inventor: KISHI JUNJI
IPC: H04N5/247
Filed: 2013-11-25
Granted: 2021-10-15
Abstract: Un sistema de cámara sincrónica, que comprende una cámara sincrónica (1), que es una de una pluralidad de cámaras sincrónicas, conectada a un controlador externo (2) a través de un bus de interfaz en serie (3), en el que las cámaras sincrónicas se controlan sincrónicamente de acuerdo con una velocidad de fotograma (FR) establecida por el controlador externo (2), en el que el controlador externo (2) establece la velocidad de fotograma (FR) como una velocidad de fotograma común a la pluralidad de cámaras sincrónicas, en función de una condición operativa de la cámara, como la velocidad de obturación y/o el tamaño de imagen, que se establece de antemano a un módulo de mantenimiento de condiciones de ajuste de la pluralidad de cámaras, en el que el controlador externo (2) además transfiere la velocidad de fotograma (FR) establecida a la pluralidad de cámaras a través del bus de interfaz en serie (3) de acuerdo con un inicio de una operación del sistema, en el que el controlador externo (2), cuando se inicia la operación del sistema, además transmite, a través del bus de interfaz en serie (3) en un ciclo de bus de intervalos predeterminados, un paquete (TMP) que incluye un valor de temporizador a la pluralidad de cámaras, en el que cada cámara sincrónica comprende: un medio de recepción (111) para recibir el paquete (TMP) en el que está incluido el valor de temporizador, siendo emitido el paquete (TMP) desde el controlador externo a intervalos regulares; un registro de temporizador (114) configurado para realizar una operación de recuento de un valor de temporizador interno (TMI) correspondiente al valor de temporizador transportado por el paquete; un medio de operación (15) para calcular un valor de referencia de temporizador (TMR) común a la pluralidad de cámaras sincrónicas conectadas al bus de interfaz en serie (3), basado en un valor de temporizador (TM) emitido desde el registro de temporizador (114) y la velocidad de fotograma (FR) común a la pluralidad de cámaras sincrónicas conectadas al bus de interfaz en serie (3); un circuito de generación de señales de sincronización (16) para generar una señal de sincronización basada en la salida del valor de referencia de temporizador (TMR) y la salida del valor de temporizador (TM) del registro de temporizador (114), un medio de transmisión (112) para transmitir un fotograma de imagen capturado desde un sensor de imagen (13) al controlador externo a través del bus de interfaz en serie (3), basado en el valor de referencia de temporizador (TMR) calculado por el medio de operación (15), caracterizado porque cada cámara sincrónica comprende además: un medio de procesamiento de operación de filtro de paso bajo (113) para comparar un valor de temporizador (TMS) transportado por el paquete (TMP) con el valor de temporizador interno (TMI) contado por el registro de temporizador (114), y corregir el valor de temporizador interno para que se acerque al valor de temporizador transportado por el paquete, y operar de acuerdo con las siguientes condiciones: (i) si una desviación del valor de temporizador interno (TMI) es mayor o igual que un valor especificado predeterminado, el valor de temporizador interno (TMI) se reemplaza por el valor de temporizador (TMS) transportado por el paquete (TMP) y la operación de recuento de temporizador del registro de temporizador (114) se inicia a partir de este valor de temporizador (S15), (ii) si la desviación del valor de temporizador interno (TMI) del registro de temporizador (114) es menor que el valor especificado, y el valor de temporizador interno (TMI) del registro de temporizador (114) es mayor que el valor de temporizador (TMS) transportado por el paquete (TMP), entonces el valor de temporizador interno (TMI) del registro de temporizador (114) se reduce en un recuento de unidad (S17), (iii) si la desviación del valor de temporizador interno (TMI) del registro de temporizador (114) es menor que el valor especificado, el valor de temporizador interno (TMI) del registro de temporizador (114) es menor o igual que el valor de temporizador (TMS) transportado por el paquete (TMP), y el valor de temporizador (TMS) transportado por el paquete (TMP) es mayor que el valor de temporizador interno (TMI) del registro de temporizador (114), entonces el valor de temporizador interno (TMI) del registro de temporizador (114) se incrementa en un recuento de unidad (S19), (iv) si la desviación del valor de temporizador interno (TMI) del registro de temporizador (114) es menor que el valor especificado, y el valor de temporizador interno (TMI) del registro de temporizador (114) es igual que el valor de temporizador (TMS) transportado por el paquete (TMP), entonces se hace que el registro de temporizador (114) realice una operación de recuento de temporizador subsiguiente tal como está.