Patent SU-1136161-A1 (SU)
Title: Микропрограммное управл ющее устройство
Inventor: PUSHKAREV YURIJ YA
IPC: G06F9/22
Filed: 1983-02-09
Granted: 1985-01-23
Abstract: МИКРОПРОГРАММНОЕ УПРАВЛЯЮЩЕЕ  УСТРОЙСТВО, содержащее  блок пам ти микрокоманд, регистр микрокоманд , регистр адреса, блок проверки условий , генератор тактовых импульсов, регистр  блокировки группу элементов И л  первый элемент И, выход которого соединен  с входом установки в «1 регистра блокировки  и с входом записи регистра микрокоманд , группа выходов кода операции которого   вл етс  первой группой управл ющих  выходов устройства, выходы кода микроопераций  регистра микрокоманд соединены  с первыми пр мыми входами элементов И  группы, выход i-ro элемента И группы (i   1,2,...., (п-1), где п- разр дность кода  микроопераций), соединен с i-м инверсным  входом первого элемента И, с i-м информационным  входом регистра блокировки  и с инверсными входами с (i + l)-ro по  п-й элементов И группы и  вл етс  i-м  управл ющим выходом второй группы устройства , выход п-го элемента И группы соединен  с п-м инверсным входом первого элемента  И, с п-м .информационньш входом регистра  блокировки и  вл етс  п-м управл ющим  выходом второй группы устройства,  J- и выход (J  1,2, ...,п) регистра.блокировки  соединен с вторым пр мым входом  j-ro элемента И группы,, группа выходов  кода адреса регистра микрокоманд соединена  с первой группой входов блока проверки  условий, втора  группа входов которого   вл етс  группой входов логических условий  устройства, группа выходов блока проверки  условий соединена с группой информационных  входов регистра адреса, группа  выходов которого соединена с группой адресных  входов блока пам ти микрокоманд,  группа выходов которого соединена с группой  информационных входов регистра микрокоманд , вход установки в ноль которого соединен  с входом установки в «О регистра  адреса и  вл етс  входом начальной установки  устройства, отличающеес  тем, что,  с целью расщирени  функциональных возможностей  устройства путем реализации  переменного такта работы по логическим  услови м, оно содержит второй и третий  элементы И, управл емый делитель частоты  импульсов и первую и вторую группы  ж элементов И-НЕ, причем первые входы элементов  И-НЕ первой группы и первые пр мые  входы элементов И-НЕ второй группы  соединены с выходом второго элемента И,  инверсный вход которого соединен с выходом  управл емого делител  частоты импульсов , тактовый вход которого соединен с выходом  генератора тактовых импульсов и с  первым входом третьего элемента И, остальные  входы которого соединены с выхо00  дами элементов И-НЕ первой и второй  О5  групп и с управл ющими входами управл емого  Делител  частоты импульсов, вход  сброса которого соединен с выходом третьО5  его элемента И, входом записи регистра адреса  и с входом синхронизации регистра  блокировки, информационные входы которого  соединены с вторыми входами элементов  И-НЕ первой группы и вторыми  пр мыми входами  элементов И-НЕ второй  группы, третьи входы элементов И-НЕ  первой группы и инверсные входы элементов  И-НЕ второй группы  вл ютс  входами  логических условий группы устройства , пр мой вход второго элемента И соединен  с выходом признака режима переменного  такта регистра микрокоманд.