Patent SU-1188730-A1 (SU)
Title: Устройство дл суммировани нескольких Р-ичных чисел
Inventor: GLAZACHEV ALEKSANDR YU
IPC: G06F7/49
Filed: 1983-08-19
Granted: 1985-10-30
Abstract: УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ  НЕСКОЛЬКИХ Р-ИЧНЫХ ЧИСЕЛ , содержащее первый и второй многоразр дные  Р-ичные сумматоры, отличающеес  тем, что, с целью расширени  области применени  путем алгебраического суммировани  чисел, оно содержит N блоков формировани  Р-ичного обратного кода (где N -  число суммируемых операндов), группы многовходовых  одноразр дных Р-ичных сумматоров , блок формировани  Р-ичного дополнени , коммутатор и блок формировани  дополнительных  переносов, содержащий узел  суммировани , группу элементов И, группу  элементов ИЛИ и элемент ИЛИ, входы каждого  многовходового одноразр дного Р-ичного  сумматора первой группы соединены  с одноименными разр дами выходов соответствующих  блоков формировани  Р-ичного  обратного кода, входы которых соединены  с входами устройства, выход поразр дной  суммы многовходового одноразр дного  Р-ичного сумматора i-ro разр да каждой  группы соединен с входом многовходового  одноразр дного Р-ичного сумматора того же  разр да следулощей группы, а выходы переносов  с первого по 11-й где ii   log pL х(Р-1) -1 (где L - число входов данного  многовходового одноразр дного Р-ичного  сумматора), соединены с входами многовходовых  одноразр дных Р-ичных сумматоров  с (i + l)-ro по (i-f k)-ii разр д следующей  группы, входы переносов многовходовых од « этлкд  /3  «HBjficv-eiOi норазр дных Р-и.чных сумматоров младщих  разр дов всех групп, кроме первой, соединены  с соответствующими выходами узла  суммировани , а выходы поразр дной суммы  и переноса многовходовых одноразр дных  Р-ичных сумматоров последней группы  соединены соответственно с первым и вторым  входами соответствующих разр дов  первого и второго многоразр дных Р-ичных  сумматоров, вход переноса младщего разр да  первого многоразр дного Р-ичного сумматора  соединен с выходом элемента ИЛИ,  а выход переноса старщего разр да соединен  с управл ющим входом коммутатора,  информационные входы которого соединены  соответственно с выходом первого многоразр дного  Р-ичного сумматора и выходом бло  ка формировани  Р-ичного дополнени , вход  которого соединен с выходом второго многоразр дного  Р-ичного сумматора, а выход  соединен с выходом устройства, управл ющие  входы блоков формировани  Р-ичного  обратного кода соединены с входами знаков  операндов устройства, первые входы элементов  И группы с первого по (N-1)-й соединены  с управл ющими входами соответствующих  блоков формировани  Р-ичного обратного  кода, второй вход (N-1)-го элемен00  та И группы соединен с управл ющим вхо00   дом N-ro блока формировани  Р-ичного обратного  кода, первый и второй входы элеменоо  та ИЛИ соединены соответственно с первым  и вторым входами первого элемента И группы , вторые входы элементов И группы с  первого по (N-2)-и соединены с выходами  соответствующих элементов ИЛИ группы,  первые входы всех элементов ИЛИ группы  соединены с вторым входом (N-1)-го элемента  И группы, остальные входы каждого  j-ro элемента ИЛИ группы (где j  1,...,  N-2), соединены с первыми входами элементов  И группы с N-ro по ( + 1)-й.