Patent DE-102007040148-B4 (DE)
Title: Mikroprozessor mit einer Schaltung zum Auswerten einer Vielzahl von Program Counter (PC)-Werten zur Erzeugung von Haltepunkt-Steuersignalen für eine Programmprotokolliereinheit
Inventor: MOHR MARTIN
IPC: G06F7/02
Filed: 2007-08-24
Granted: 2020-02-06
Abstract: Mikroprozessor, miteiner Programmprotokolliereinheit, welche eine Schaltung aufweist zum Auswerten einer Vielzahl von Program Counter (PC) - Werten zur Erzeugung von Haltepunkt-Steuersignalen für die Programmprotokolliereinheit, wobei von der Schaltung untersucht wird, ob mindestens ein Program Counter (PC) - Wert aus der Vielzahl von Program Counter (PC) - Werten, welche einen zweiten Wertebereich bilden, innerhalb eines vorgegebenen ersten Wertebereichs (BND...BND+RNG) liegt, wobei der erste Wertebereich und der zweite Wertebereich kontinuierliche Wertebereiche sind, und wobei der zweite Wertebereich den Bereich ip_ref_r...ip_ref_r+cur_inc_r bildet, wobei ip_ref_r den alten PC-Wert des vorherigen Taktzyklus darstellt, und cur_inc_r das maximale Inkrement des aktuellen Taktzyklus darstellt, und wobei die Schaltung umfasst:ein erstes Subtrahierglied (401), welches den unteren Grenzwert des ersten Wertebereichs (BND) und den unteren Grenzwert des zweiten Wertebereichs (ip_ref_r) repräsentierende Signale empfängt, und zur Erzeugung eines ein erstes Subtraktionsergebnis repräsentierenden ersten Subtraktionsergebnissignals den unteren Grenzwert des zweiten Wertebereichs (ip_ref_r) vom unteren Grenzwert des ersten Wertebereichs (BND) subtrahiert;ein zweites Subtrahierglied (431), welches das das erste Subtraktionsergebnis repräsentierende erste Subtraktionsergebnissignal vom ersten Subtrahierglied (401) empfängt, und zur Erzeugung eines ein zweites Subtraktionsergebnis repräsentierenden zweiten Subtraktionsergebnissignals das empfangene maximale Inkrement des zweiten Wertebereichs cur_inc_r vom ersten Subtraktionsergebnis subtrahiert;einen ersten Komparator (432), welcher das das zweite Subtraktionsergebnis repräsentierende zweite Subtraktionsergebnissignal vom zweiten Subtrahierglied (431) empfängt, und untersucht, ob das zweite Subtraktionsergebnis vom zweiten Subtrahierglied (431) kleiner gleich Null ist, und falls ja, ein einen Wahr-Wert repräsentierendes Signal ausgibt, und falls nein, ein einen Unwahr-Wert repräsentierendes Signal ausgibt;ein Addierglied (402), welches das das erste Subtraktionsergebnis repräsentierende erste Subtraktionsergebnissignal vom ersten Subtrahierglied (401) empfängt, ein die Breite des zweiten Wertebereichs repräsentierendes Signal (RNG) empfängt, und ein einen Summenwert des ersten Subtraktionsergebnisses und der Breite des zweiten Wertebereichs repräsentierendes Signal ausgibt;einen zweiten Komparator (433), welcher das den Summenwert repräsentierende Signal vom Addierglied (402) empfängt, und untersucht, ob der Summenwert größer gleich Null ist, und falls ja, ein einen Wahr-Wert repräsentierendes Signal ausgibt, und falls nein, ein einen Unwahr-Wert repräsentierendes Signal ausgibt; undeine UND-Schaltung (409), die die jeweils einen Wahr- oder Unwahr-Wert repräsentierenden Signale vom ersten (433) und zweiten Komparator (432) empfängt, und ein einen Wahr-Wert repräsentierendes Ergebnissignal ausgibt, wenn die vom ersten (433) und zweiten Komparator (443) empfangenen Signale beide einen Wahr-Wert repräsentieren, und andernfalls ein einen Unwahr-Wert repräsentierendes Ergebnissignal ausgibt.