Patent ES-2416356-T3 (ES)
Title: Aparato y método de procesamiento de datos
Inventor: TAYLOR MATTHEW PAUL ATHOL
IPC: H03M13/11
Filed: 2008-10-24
Granted: 2013-07-31
Abstract: Un receptor dispuesto en operación para la recuperación de bits de datos a partir de símbolos de datos recibidos apartir de un número predeterminado de señales sub-portadoras de símbolos Multiplexados por División de FrecuenciasOrtogonales (OFDM) y para formar un flujo de bits de salida, siendo el número predeterminado de señales subportadorasde los símbolos OFDM que se determina en función de uno entre una pluralidad de modos defuncionamiento, comprendiendo dicho receptor: un desintercalador de símbolos (514) dispuesto en operación para la recuperación de primeros conjuntos de símbolos dedatos a partir de primeros símbolos OFDM en función de un proceso de intercalado impar y de segundos conjuntos desímbolos de datos a partir de segundos símbolos OFDM en función de un proceso de intercalado par y para formar unflujo de símbolos de salida a partir de los primeros y segundos conjuntos de símbolos de datos, una unidad demapeadora (52) dispuesta en operación para generar, a partir de los símbolos de datos del flujo desímbolos de salida, los bits de datos codificados del Control de Paridad de Baja Densidad (LDPC), con paridadintercalada, convirtiendo cada uno de los símbolos de datos del flujo de símbolos de salida que representa un símbolo demodulación de las señales sub-portadoras de OFDM en bits de datos en función de un sistema de modulación,un permutador inverso (53, 55) adaptado para realizar un proceso de permutación inversa para efectuar una inversión deun proceso de permutación aplicado a los bits de datos de LDPC, de paridad intercalada, codificados, para permutar losbits de datos de LDPC codificados, de modo que una pluralidad de los bits de datos de LDPC codificados quecorresponda a un valor de 1 en una fila arbitraria de una matriz de información correspondiente a bits de información deun código de LDPC, que se utilizó para codificar los bits de datos, no se incorpore en el mismo símbolo yun decodificador de LDPC (56) adaptado para realizar una decodificación de LDPC sobre los bits de datos de LDPCcodificados, en donde el proceso de permutación inversa se haya realizado para formar los bits de datos de salida, endonde el proceso de intercalado impar incluye: la escritura de los primeros conjuntos de símbolos de datos recuperados a partir de las señales sub-portadoras de losprimeros símbolos OFDM en una memoria del intercalador de símbolos en función de un orden definido por un código depermutación y la lectura de los primeros conjuntos de símbolos de datos a partir de la memoria del intercalador de símbolos (100) enfunción de un orden secuencial en el flujo de datos de salida y el proceso de intercalado par incluye la escritura de los segundos conjuntos de símbolos de datos recuperados a partir de las señales sub-portadoras de lossegundos símbolos OFDM en la memoria del intercalador de símbolos (540) en función de un orden secuencial yla lectura los segundos conjuntos de símbolos de datos a partir de la memoria del intercalador de símbolos (540) enfunción de un orden definido por el código de permutación en el flujo de datos de salida, de tal modo que mientras lossímbolos de datos desde el primer conjunto esté siendo objeto de lectura a partir de posiciones en la memoria delintercalador de símbolos (540), los símbolos de datos a partir del segundo conjunto puedan ser objeto de escritura en lasposiciones desde donde acaban de leerse y cuando los símbolos de datos desde el segundo conjunto estén siendoleídos a partir de las posiciones en la memoria del intercalador de símbolos (540), los símbolos de datos a partir de unprimer conjunto siguiente puedan ser objeto de escritura en las posiciones desde las que acaban de leerse, en dondecuando en una de la pluralidad de modos de funcionamiento en donde el número de sub-portadoras por símbolo deOFDM proporcione la mitad, o menos de la mitad, de un número máximo de sub-portadoras en los símbolos OFDM decualquiera de los modos de funcionamiento, el aparato de procesamiento de datos sea utilizable para el desintercaladode los símbolos de datos en función de solamente el proceso de intercalado impar.