Patent ES-2684541-T3 (ES)
Title: Circuito de control de dispositivo de visualización de tipo barrido
Inventor: WU KEN-TANG
IPC: G09G5/399
Filed: 2010-02-15
Granted: 2018-10-03
Abstract: Un circuito de control de dispositivo de visualización de tipo barrido, adecuado para recibir una pluralidad de datos de trama sucesivos y accionar un dispositivo de visualización (90) de diodos electroluminiscentes (LED) de forma consiguiente, que comprende: - una memoria intermedia de tipo ping-pong (11), que comprende una primera zona de almacenamiento (12) y una segunda zona de almacenamiento (14); - un controlador de almacenamiento de datos (20), para recibir los datos de trama en secuencia y almacenar los datos de trama en la primera zona de almacenamiento (12) o la segunda zona de almacenamiento (14) de forma alterna; - un controlador de barrido lineal (30) que tiene un puerto de entrada de señal de reloj externa para introducir señal de reloj externa, con el controlador de barrido lineal conectado lógicamente a la memoria intermedia de tipo pingpong (11), para capturar de manera secuencial y circular una pluralidad de datos de línea en los datos de trama desde la primera zona de almacenamiento (12) o la segunda zona de almacenamiento (14); - una memoria intermedia de visualización (50), conectada lógicamente con el controlador de barrido lineal (30), para almacenar los datos de línea; y - un dispositivo de generación de señales (60) de modulación de anchura de pulsos aleatorizada (PWM), conectado lógicamente con la memoria intermedia de visualización (50) y el controlador de barrido lineal (30), para capturar los datos de línea y generar una señal PMW aleatorizada según los datos de línea, de manera que accione el dispositivo de visualización LED, donde la señal PWM aleatorizada comprende una señal principal y una señal de compensación y la modulación de anchura de pulsos aleatorizada comprende - un primer contador (41) para calcular una primera señal numérica; - un primer comparador (61), que tiene un primer extremo de entrada y un segundo extremo de entrada, donde el primer extremo de entrada se usa para introducir los primeros N bits más significativos (MSB) de los datos de línea, el segundo extremo de entrada se usa para introducir la primera señal numérica, y el primer comparador (61) emite la señal principal según el primer extremo de entrada y el segundo extremo de entrada; - un segundo contador (42) para emitir una segunda señal numérica, donde un valor de salida de la segunda señal numérica cambia en cada subperiodo; y - un segundo comparador (62), que tiene un tercer extremo de entrada y un cuarto extremo de entrada, donde el tercer extremo de entrada se usa para introducir los últimos L bits menos significativos (LSB) de los datos de línea, el cuarto extremo de entrada se usa para introducir la segunda señal numérica, y el segundo comparador (62) emite la señal de compensación según el tercer extremo y el cuarto extremo de entrada; donde los datos de línea tienen M bits, después de que transcurra un periodo de cambio de línea de barrido, el dispositivo de generación de señales PWM aleatorizadas (60) captura otros datos de línea y genera otra señal PWM aleatorizada de acuerdo con los otros datos de línea, donde cada dato de trama se corresponde con una trama que se visualizará un número de veces T por trama de entrada, y donde T es igual al número de subperiodo dentro de la trama.