Patent DE-102012222879-B4 (DE)
Title: Leistungshalbleitermodul und Verfahren zu seiner Herstellung
Inventor: USUI OSAMU
IPC: H01L21/60
Filed: 2012-12-12
Granted: 2023-05-04
Abstract: Leistungshalbleitermodul (100, 100B, 100D bis 100G) eines harzversiegelten Typs mit:einer Mehrzahl von Einheitsaufbauten (200a, 200b, 200cde, 200f bis 200h, 200ij), die jeweils eine Mehrzahl von Halbleiterchips (120a bis 120j, 140a bis 140h), von denen jeder eine erste Chiphauptfläche (121, 141) und eine zweite Chiphauptfläche (122, 142) aufweisen, und einen Wärmeverteiler (160a, 160b, 160cde, 160f bis 160h) mit einer Leitfähigkeit, auf den die ersten Chiphauptflächen der Mehrzahl von Halbleiterchips mit einem ersten Verbindungselement (180) gebondet sind, enthalten,einem isolierenden Element (210, 230), das von dem Wärmeverteiler aus gesehen auf einer der Mehrzahl von Halbleiterchips gegenüberliegenden Seite angeordnet ist, undeiner Mehrzahl von Elektroden (250a bis 250e, 250fgh, 250aF, 270b, 270cde, 270f bis 270h, 290a bis 290h), die eine Mehrzahl von Hauptelektroden, die jeweils mit einem zweiten Verbindungselement (310) mit vorbestimmten Flächen verbunden sind, aufweisen, wobei die Mehrzahl der Hauptelektroden umfasst:eine Mehrzahl erster Elektroden (250a bis 250e, 250fgh, 250aF), die jeweils mit dem zweiten Verbindungselement (310) auf die zweite Chiphauptfläche vorbestimmter Chips aus der Mehrzahl von Halbleiterchips gebondet ist, undeine zweite Elektrode (270b, 270cde, 270f bis 270h), die durch das zweite Verbindungselement (310) mit der Chipanbringungsfläche (162) des Wärmeverteilers (160b) verbunden ist,wobei das Leistungshalbleitermodul (100, 100B, 100D bis 100G) weiter umfasst:ein isolierendes Substrat (350, 350B, 350D bis 350E), das eine isolierende Schicht (360, 360D), die von der Mehrzahl der ersten Elektroden aus gesehen auf einer der Mehrzahl von Halbleiterchips gegenüberliegenden Seite angeordnet ist, und eine erste leitende Schicht (370, 370B, 370D, 370E) enthält, die zwischen der isolierenden Schicht und der Mehrzahl der ersten Elektroden angeordnet ist und mit einem dritten Verbindungselement (400, 400G) auf die Mehrzahl der ersten Elektroden gebondet ist, undeinem Formharz (410), das die Mehrzahl der Einheitsaufbauten und die Elektroden in einem Zustand versiegelt, in dem eine Oberfläche (211, 212) des isolierenden Elements auf einer von der Mehrzahl von Halbleiterchips entfernten Seite, eine Oberfläche (352) des isolierenden Substrats auf einer von der Mehrzahl von Halbleiterchips entfernten Seite, und externe Anschlussabschnitte (253, 273, 293) der Mehrzahl von Elektroden freiliegen,wobei die Mehrzahl von Elektroden durch einen Anschlussrahmen (500, 500B, 500C) bereitgestellt sind, in dem die Mehrzahl von Elektroden im Voraus gebildet sind,wobei die Mehrzahl der ersten Elektroden (250a bis 250e, 250fgh, 250aF) eine erste Elektrode (250b bis 250e) umfassen, die auf die zweite Chiphauptfläche (122, 142) eines Einheitsaufbaus (200b, 200cde) gebondet ist und die mit der Chipanbringungsfläche (162) des Wärmeverteilers (160a, 160f bis 160h) einer oder mehrerer anderer Einheitsaufbauten (200a, 200f bis 200h) verbunden ist, unddie erste Elektrode (250b bis 250e) als einteiliges Element, das aus dem Anschlussrahmen (500, 500B) ausgeschnitten ist, bereitgestellt ist.