Patent RU-174362-U1 (RU)
Title: Устройство сокрытия информации
IPC: H04L9/00
Filed: 2017-03-23
Granted: 2017-10-11
Abstract: Полезная модель относится к области электросвязи и вычислительной техники, к области способов стеганографического преобразования данных и может быть использована в связных, вычислительных и информационных системах для стеганографического сокрытия информации при обмене данными правительственными, правоохранительными, оборонными, банковскими и промышленными учреждениями, когда возникает необходимость хранения и передачи конфиденциальной информации.Цель полезной модели - увеличение скрытности и точности восстановления скрываемого сигнала.Устройство сокрытия информации, содержащее блок формирования маскирующего сигнала, первый и второй блоки памяти ключей и блок передачи информации, блок формирования коэффициентов, первый вход которого подключен к первому выходу второго блока памяти ключей, второй выход подключен ко второму выходу второго блока памяти ключей, третий вход подключен к третьему выходу второго блока памяти ключей, первый блок деления, первый вход которого подключен ко входу устройства, а второй вход подключен к третьему выходу первого блока памяти ключей, первый сумматор, первый вход которого подключен ко входу устройства, а второй вход подключен к первому выходу первого блока памяти ключей, второй сумматор, первый вход которого подключен ко второму выходу первого блока памяти ключей, а второй вход подключен к выходу первого блока деления, первый умножитель, первый вход которого подключен к выходу первого сумматора, а второй вход подключен к выходу блока формирования маскирующего сигнала, второй умножитель, первый вход которого подключен к выходу второго сумматора, а второй вход подключен к выходу блока формирования маскирующего сигнала, третий сумматор, первый вход которого подключен ко входу устройства, второй вход подключен к выходу первого умножителя, а выход подключен к первому входу блока передачи информации, четвертый сумматор, первый вход которого подключен к выходу второго умножителя, второй вход подключен к выходу первого блока деления, а выход подключен ко второму входу блока передачи информации, третий умножитель, первый вход которого подключен к первому выходу блока передачи информации, а второй выход подключен к первому выходу блока формирования коэффициентов, четвертый умножитель, первый вход которого подключен ко второму выходу блока передачи информации, а второй вход подключен ко второму выходу блока формирования коэффициентов, пятый умножитель, первый вход которого подключен ко второму выходу блока передачи информации, а второй вход подключен к четвертому выходу блока формирования коэффициентов, пятый сумматор, первый вход которого подключен к выходу третьего умножителя, а второй инвертированный вход подключен к выходу четвертого умножителя, шестой сумматор, первый инвертированный вход которого подключен к первому выходу блока передачи информации, второй вход подключен к выходу пятого умножителя, третий вход подключен к третьему выходу блока формирования коэффициентов, второй блок деления, первый вход которого подключен к выходу пятого сумматора, второй вход подключен к выходу шестого сумматора, а выход является выходом устройства.