Patent SU-1284372-A1 (SU)
Title: Устройство для измерения вертикальной скорости и высоты полета
IPC: G01P7/00
Filed: 1985-01-03
Granted: 2005-06-10
Abstract: Устройство для измерения вертикальной скорости и высоты полета, содержащее датчик барометрической высоты, состоящий из последовательно соединенных приемника воздушных давлений, трубопровода, датчика статического давления воздуха и функционального преобразователя, а также инерциальный датчик вертикального ускорения, соединенный через первый вход первого сумматора и первый интегратор с потребителями информации и первым входом второго сумматора, выход которого через второй интегратор подключен к потребителям информации и к первому входу первого вычитающего устройства, выход которого соединен с первыми входами первого и второго умножителей, при этом второй вход первого умножителя подключен к первому выходу постоянного запоминающего устройства, соединенного своим управляющим входом с выходом функционального преобразователя, а выход первого умножителя - к первому входу третьего сумматора, второй вход которого соединен с выходом датчика статического давления воздуха, а выход подключен к потребителям информации, выход второго умножителя через последовательно соединенные четвертый сумматор и третий интегратор подключен ко второму входу первого вычитающего устройства и к первому входу второго вычитающего устройства, второй вход которого соединен с выходом функционального преобразователя, а выход - с первыми входами третьего, четвертого, пятого и шестого умножителей, при этом выход третьего умножителя через четвертый интегратор подключен ко второму входу первого сумматора, выход четвертого умножителя - к третьему входу первого сумматора, выход пятого умножителя - ко второму входу второго сумматора и выход шестого умножителя - ко второму входу четвертого сумматора, отличающееся тем, что, с целью уменьшения погрешности измерения, в него дополнительно введены схема формирования коэффициентов, состоящая из пяти инверторов, трех усилителей, блока интеграторов, четырех блоков умножителей, трех блоков сумматоров, а также пятый интегратор и седьмой умножитель, так, что первый вход седьмого умножителя соединен с выходом второго вычитающего устройства, а выход через седьмой интегратор - со вторым входом второго умножителя и с первыми входами пяти умножителей первого блока умножителей, вторые входы которых соединены с выходами пяти сумматоров первого блока сумматоров, а выходы первого-третьего и пятого умножителей непосредственно, и выход четвертого умножителя первого блока через первый усилитель подключены ко вторым входам четвертого, восьмого, десятого, двенадцатого и одиннадцатого сумматоров второго блока сумматоров соответственно, третьи входы указанных сумматоров соединены с выходами соответственно первого, третьего, пятого и четвертого умножителей второго блока умножителей, первые входы которых подключены к выходу первого вычитающего устройства, первые входы всех двенадцати сумматоров второго блока сумматоров соединены с выходами первых двенадцати умножителей третьего блока умножителей соответственно одинаковым номерам, а выходы сумматоров - со входами соответственно первых двенадцати интеграторов блока интеграторов, входы тринадцатого, четырнадцатого и пятнадцатого интеграторов блока соединены с выходами тринадцатого-пятнадцатого умножителей третьего блока умножителей, выходы первого, шестого, одиннадцатого, тринадцатого и пятнадцатого интеграторов блока подключены к первым входам пяти сумматоров третьего блока сумматоров, вторые входы которых подключены к четырем выходам постоянного запоминающего устройства, вторые входы первого и третьего сумматоров - ко второму выходу, второй вход второго сумматора - к третьему, четвертого - к четвертому и пятого - к пятому, во втором блоке сумматоров второй вход первого сумматора подключен через второй усилитель к выходу второго интегратора блока интеграторов, второй вход второго сумматора - к выходу третьего интегратора блока, а третий вход второго сумматора - к выходу второго сумматора третьего блока сумматоров, второй вход третьего сумматора - к выходу седьмого, четвертый вход четвертого сумматора - к выходу восьмого, второй вход пятого сумматора - к выходу девятого, второй вход шестого сумматора через третий усилитель - к выходу седьмого интегратора блока интеграторов, а третий вход шестого сумматора - к шестому выходу постоянного запоминающего устройства, второй вход седьмого сумматора - к выходу четвертого сумматора третьего блока сумматоров, четвертый вход восьмого сумматора - к выходу десятого и второй вход девятого сумматора - к выходу четырнадцатого интегратора блока интеграторов, кроме того выход первого сумматора третьего блока сумматоров, а также выходы второго - пятого интеграторов блока интеграторов соединены с первыми входами пяти сумматоров первого блока сумматоров в перечисленном порядке, выходы пятого,