Patent UA-140574-U (UA)
Title: Формувач періодичної послідовності імпульсів з налаштованими часовими параметрами
Filed: 2019-06-11
Abstract: Формувач періодичної послідовності імпульсів з налаштованими часовими параметрами, який містить: спільне джерело живлення (±Е); реверсивний двійковий лічильник, налаштований на режим віднімання, зі входом дозволу синхронного паралельного завантаження і входами подачі завантажуваних змінних (що забезпечують налаштування формувача на задані часові параметри вихідних імпульсів), входом дозволу режиму лічби і входом асинхронної установки у нульовий стан, виходом переповнення; інвертор; тригер зі входом асинхронної установки у нульовий стан; перший і другий елементи І; двовходовий елемент АБО; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключеного до джерела живлення, загальна точка яких з'єднана з першими входами першого і другого елементів І, вихід першого елемента І з'єднаний зі входом асинхронної установки тригера у нульовий стан, другий вхід другого елемента І з'єднаний з виходом двовходового елемента АБО, перший вхід якого з'єднаний з виходом тригера, вихід другого елемента І з'єднаний зі входом асинхронної установки лічильника у нульовий стан; вхід інвертора з'єднано зі виходом переповнення лічильника, а вихід - з його входом дозволу режиму лічби, тактовий вхід лічильника утворює вхід формувача, на який надходить безперервна періодична послідовність імпульсів з виходу зовнішнього кварцового генератора. Введено: вхід асинхронної установки першого тригера в одиничний стан; другий тригер зі входами асинхронної установки у нульовий і одиничний стан; чотирирозрядний цифровий компаратор; третій і четвертий елементи І; чотиривходовий елемент АБО; другий інвертор; перша і друга кнопки, що працюють на замикання: другий, третій і четвертий резистори, перші виводи яких з'єднані з плюсом джерела живлення. Другий вивід другого резистора утворює вивід рівня логічної одиниці. Другий вивід третього резистора з'єднано зі входом асинхронної установки першого тригера в одиничний стан і першим контактом першої кнопки. Другий вивід четвертого резистора з'єднаний з другим входом першого елемента І і першим контактом другої кнопки. Другі контакти кнопок з'єднані із загальною точкою (мінусом) джерела живлення. Вхід другого інвертора з'єднано зі виходом першого (молодшого) розряду лічильника, а його вихід з'єднано з першим входом чотиривходового елемента АБО. Виходи другого, третього і четвертого розрядів лічильника з'єднані з останніми входами чотиривходового елемента АБО. Вихід чотиривходового елемента АБО з'єднано з першим входом третього елемента І, зі входом установки в одиничний стан другого тригера. Другий вхід третього елемента І з'єднано зі входом установки у нульовий стан другого тригера і виходом переповнення лічильника. Прямий вихід другого тригера з'єднано з першим входом четвертого елемента І, другий вхід якого з'єднано з виходом А>В компаратора і з другим входом першого елемента АБО, вихід четвертого елемента І утворює вихід формувача. Перша група входів компаратора з'єднана з виходами відповідних розрядів лічильника. При налаштуванні формувача на формування періодичної послідовності, тривалість імпульсів у якої дорівнює трьом періодам тактових імпульсів, період проходження дорівнює дев'яти періодів тактових імпульсів, і затримки початку формування відносно стартового імпульсу на одинадцять періодів. Перший вхід паралельної завантаження лічильника з'єднано з рівнем логічної одиниці, другий вхід з'єднаний з інверсним виходом другого тригера, третій вхід з'єднано з рівнем логічного нуля, четвертий вхід з'єднано з рівнем логічної одиниці. Перший і четвертий входи другої групи входів компаратора з'єднано з рівнем логічного нуля. Другий і третій входи другої групи входів компаратора з'єднано з рівнем логічної одиниці. Перший і третій керуючі входи компаратора з'єднано з рівнем логічного нуля, другий керуючий вхід з'єднано з рівнем логічної одиниці.