Patent DE-102013207326-B4 (DE)
Title: Hoch-Dichte-3D-Paket
Inventor: KANG TERRY (TECKGYU)
IPC: H01L23/28
Filed: 2013-04-23
Granted: 2021-04-29
Abstract: aufweisend:Integrierte-Schaltung-System (700), eine Zwischen-Struktur (204; 304; 404; 604; 704), welche eine Mehrzahl von elektrischen, leitfähigen Vias (205; 305; 405; 605; 705) aufweist, welche durch die Zwischen-Struktur (204; 304; 404; 604; 704) hindurch laufen;einen oder mehrere Hoch-Leistungs-Chips (201; 301; 401a, 401b; 601; 701), welche auf einer ersten Oberfläche (206b; 310; 410) der Zwischen-Struktur (204; 304; 404; 604; 704) Flip-Chip zusammengestoßen montiert sind, wobei der eine oder die mehreren Hoch-Leistungs-Chips (201; 301; 401a, 401b; 601; 701) zumindest 10W von Wärme während eines normalen Betriebs erzeugen;einen oder mehrere Niedrig-Leistungs-Chips (202; 302; 402a-h; 602; 702), welche auf einer zweiten Oberfläche (206a; 312; 412) der Zwischen-Struktur (204; 304; 404; 604; 704) Flip-Chip zusammengestoßen montiert sind, wobei der eine oder die mehreren Niedrig-Leistungs-Chips (202; 302; 402a-h; 602; 702) weniger als 5W von Wärme während eines normalen Betriebs erzeugen, und wobei die erste Oberfläche (206b; 310; 410) und die zweite Oberfläche (206a; 312; 412) entgegengesetzt und im Wesentlichen parallel zueinander sind; undein Einkapselungsmaterial (210, 224; 620; 686, 696; 720), welches darüber gebildet ist und konfiguriert ist, den einen oder die mehreren Hoch-Leistungs-Chips (201; 301; 401a, 401b; 601; 701) und den einen oder die mehreren Niedrig-Leistungs-Chips (202; 302; 402a-h; 602; 702) einzukapseln;wobei der eine oder die mehreren Niedrig-Leistungs-Chips (202; 302; 402a-h; 602; 702) in einer Seite-an-Seite-Konfiguration positioniert sind,wobei jeder des einen oder der mehreren Niedrig-Leistungs-Chips (202; 302; 402a-h; 602; 702) von einer Mitte von jedem des einen oder der mehreren Hoch-Leistungs-Chips (201; 301; 401a, 401b; 601; 701) versetzt ist,wobei jeder des einen oder der mehreren Niedrig-Leistungs-Chips (202; 302; 402a-h; 602; 702) eine Kante des einen oder der mehreren Hoch-Leistungs-Chips (201; 301; 401a, 401b; 601; 701) überlappt, undwobei jeder des einen oder der mehreren Niedrig-Leistungs-Chips (202; 302; 402a-h; 602; 702) Eingabe-/Ausgabe-Anschlüsse (303) umfasst, welche in einer Reihe mit einer Kante des einen oder der mehreren Hoch-Leistungs-Chips (201; 301; 401a, 401b; 601; 701) ausgerichtet sind,wobei das System (200; 300; 400; 600; 700) weiter ein Paketierungs-Substrat (214; 614; 714) aufweist, welches in direktem Kontakt mit dem einen oder den mehreren Niedrig-Leistungs-Chips (202; 302; 402a-h; 602; 702) ist, und welches elektrisch und mechanisch mit dem einen oder den mehreren Niedrig-Leistungs-Chips (202; 302; 402a-h; 602; 702) verbunden ist, wobei das Paketierungs-Substrat (214; 614; 714) eine zurückgesetzte Öffnung (730) hat, welche in einer oberen Oberfläche des Paketierungs-Substrats (214; 614; 714) zur Aufnahme der Dicke des einen oder der mehreren Niedrig-Leistungs-Chips (202; 302; 402a-h; 602; 702) gebildet ist, und wobei der eine oder die mehreren Niedrig-Leistungs-Chips (202; 302; 402a-h; 602; 702) in einem Einkapselungsmaterial (210, 224; 620; 686, 696; 720) innerhalb der zurückgesetzten Öffnung (730) eingekapselt sind,wobei Löt-Höcker (226) zwischen der Zwischen-Struktur (204; 304; 404; 604; 704) und dem Paketierungs-Substrat (214; 614; 714) in einem mittleren Bereich unter der Mitte des Hoch-Leistungs-Chips (201; 301; 401a, 401b; 601; 701) zwischen den Niedrig-Leistungs-Chips (202; 302; 402a-h; 602; 702) platziert sind, um die Zwischen-Struktur (204; 304; 404; 604; 704) an dem Paketierungs-Substrat (214; 614; 714) zu montieren und eine direkte Lieferung von Energie und/oder Erde-Signalen direkt von einem PCB durch vertikale leitfähige Bahnen (242) durch die Zwischenstruktur (204; 304; 404; 604; 704) an den Hoch-Leistungs-Chip (201; 301; 401a, 401b; 601; 701) bereitzustellen.