VHDLによるFPGA設計＆デバッグ

※このKindle本はプリント・レプリカ形式で、Kindle Paperwhiteなどの電子書籍リーダーおよびKindle Cloud Readerではご利用いただけません。Fireなどの大きいディスプレイを備えたタブレット端末や、Kindle無料アプリ (Kindle for iOS、Kindle for Android、Kindle for PC、Kindle for Mac) でのみご利用可能です。また、文字列のハイライト、検索、辞書の参照、引用については、一部機能しない場合があります。文字だけを拡大することはできません。
※この電子書籍は紙版書籍のページデザインで制作した固定レイアウトです。
FPGAデバイスにおける論理回路設計の効率化！
FPGAの設計には、VHDL言語が多用されています。本書は、VHDLによる回路記述と、その記述をテストするテストベンチの書き方について解説しています。テストベンチを理解することにより、回路記述の正確さや誤りをシミュレータ上で確認できるようになるため、効率的な開発が可能になることや、回路の動作のより深い理解につながります。
Step1　なぜ今、HDLによるFPGA設計なのか？
1.1　電子回路設計のパラダイムシフト
1.2　HDLの種類と標準化の動向
1.3　FPGAデバイスについて
1.4　VHDLによるFPGA設計
1.5　FPGA設計におけるデバッグ手法
1.6　シミュレーションによるデバッグ
1.7　VHDL記述の概要
1.