موضوع مقاله: طراحی برای آزمون‌پذیری | مخاطب: عمومی | لحن: دانشنامه‌ای | ساختار: عنوان، مقدمه، 3 بخش، جمع‌بندی | مقاله: | # طراحی برای آزمون‌پذیری | مقدمه: این ویژگی‌های اضافه‌شده باعث می‌شوند که فرایند تولید و اجرای تست‌های ساخت بر روی سخت‌افزار آسان‌تر و مؤثرتر انجام شود. | ## بخش 1: طراحی برای آزمون‌پذیری | هدف از تست‌های تولیدی این است که اطمینان حاصل شود سخت‌افزار نهایی فاقد نقص‌های ناشی از فرایند ساخت است؛ نقص‌هایی که ممکن است عملکرد صحیح محصول را تحت تأثیر قرار دهند. کاربرد در فرایند تولید و نگهداری تست‌ها در مراحل مختلفی از جریان تولید سخت‌افزار اعمال می‌شوند و در برخی محصولات، حتی در محیط کاربر برای نگهداری سیستم نیز استفاده می‌شوند. علاوه بر شناسایی وجود خطا (یعنی شکست تست)، این تست‌ها ممکن است بتوانند اطلاعات تشخیصی دقیقی دربارهٔ ماهیت خرابی نیز ثبت کنند. روش مقایسه‌ای در تست به بیان دیگر، پاسخ مدار سالم به یک سری بردارهای تست (الگوهای ورودی/خروجی) با پاسخ همان بردارها در مدار تحت تست (DUT) مقایسه می‌شود. نقش DFT در تولید برنامه‌های تست DFT نقش مهمی در توسعه برنامه‌های تست، تشخیص خطاها و کاربردهای تست ایفا می‌کند. تاریخچه طراحی برای آزمون‌پذیری (DFT) تکنیک‌های طراحی برای آزمون‌پذیری (DFT) از همان سال‌های ابتدایی توسعه تجهیزات پردازش داده‌های الکترونیکی/برقی مورد استفاده قرار گرفته‌اند. نمونه‌های اولیه‌ای از این روش‌ها را می‌توان در دهه‌های ۱۹۴۰ و ۱۹۵۰ مشاهده کرد؛ زمانی که مهندسان با استفاده از کلیدها و ابزارهایی می‌توانستند به‌صورت انتخابی ولتاژ یا جریان برخی گره‌های داخلی در رایانه‌های آنالوگ را بررسی کنند—روشی که به آن «اسکن آنالوگ» (analog scan) گفته می‌شود. این اصلاحات می‌توانند کاملاً فیزیکی باشند—برای مثال، اضافه کردن یک نقطه تماس (probe point) روی یک مسیر—یا می‌توانند شامل افزودن عناصر فعال مدار مانند مالتی‌پلکسر برای تسهیل کنترل یا مشاهده باشند. در حالی‌که بهبود کنترل‌پذیری و مشاهده‌پذیری اجزای داخلی مدار، جنبه‌ای مهم از DFT به‌شمار می‌رود، اما تنها حوزهٔ آن نیست. برخی دستورالعمل‌های DFT به ویژگی‌های الکترومکانیکی رابط بین مدار تحت آزمون و تجهیزات تست می‌پردازند. تکامل استانداردها و ابزارها در طول زمان، صنعت الکترونیک مجموعهٔ گسترده‌ای از راهنمایی‌ها و دستورالعمل‌های رسمی و غیررسمی برای اصلاحات DFT در مدارها تدوین و به‌کار گرفته است. در زمینهٔ طراحی الکترونیکی خودکار (EDA) برای ریزتراشه‌های مدرن، درک رایج از DFT تا حد زیادی توسط قابلیت‌های نرم‌افزارهای تجاری DFT و همچنین تجربه و دانش مهندسان متخصص در این حوزه شکل گرفته است—افرادی که ابزارهای DFT را طراحی، توسعه و به‌کار می‌گیرند. | ## بخش 2: طراحی برای آزمون‌پذیری | بخش عمده‌ای از دانش فعلی در زمینه DFT بر روی مدارهای دیجیتال متمرکز است، در حالی‌که DFT برای مدارهای آنالوگ یا ترکیبی (آنالوگ/دیجیتال) هنوز در اولویت‌های پایین‌تری قرار دارد. اهداف طراحی برای آزمون‌پذیری در محصولات میکروالکترونیکی طراحی برای آزمون‌پذیری (DFT) به‌طور مستقیم با روش‌های توسعه تست، اجرای تست و تشخیص خطا در ارتباط است و بر آن‌ها تأثیر می‌گذارد. در این روش، به‌جای بررسی عملکرد کلی مدار، تمرکز بر صحت مونتاژ اجزای داخلی مدار بر اساس «نت‌لیست ساختاری» است. به‌عبارت دیگر، بررسی می‌شود که آیا همه گیت‌های منطقی مورد انتظار وجود دارند، درست کار می‌کنند و به‌درستی به هم متصل شده‌اند یا نه. در حالی‌که در تست ساختاری، فرض می‌شود مدار به‌درستی ساخته شده و فقط ساختار آن بررسی می‌شود. مزایای رویکرد ساختاری یکی از مزایای تست ساختاری این است که تست‌سازی تنها روی اجزای ساده و محدود تمرکز می‌کند و نیازی به بررسی همه حالت‌های ممکن مدار که تعدادشان بسیار زیاد است، نیست. با این حال، مشکلی که در طراحی‌های پیچیده امروزی وجود دارد این است که بیشتر گیت‌ها در لایه‌های عمیق داخلی مدار پنهان شده‌اند، در حالی‌که تجهیزات تست فقط به ورودی/خروجی‌های اصلی یا نقاط تست فیزیکی دسترسی دارند. در این شرایط، کنترل یا مشاهدهٔ این گیت‌های داخلی مستلزم عبور از لایه‌های منطقی میانی و تنظیم حالت‌های مختلف مدار است که بسیار پیچیده و گاهی غیرممکن است. اینجاست که DFT با ایجاد تغییراتی در طراحی، دسترسی به اجزای داخلی را آسان‌تر می‌کند و نیاز به دنباله‌های پیچیدهٔ تغییر حالت را کاهش می‌دهد. این کار باعث می‌شود تولید تست برای مدارهای پیچیده نیمه‌خودکار یا حتی خودکار شود. هدف دیگر: تسهیل در عیب‌یابی هدف دیگر DFT این است که مدار در صورت بروز مشکل در آینده قابلیت تشخیص و عیب‌یابی داشته باشد. به‌عبارتی، ویژگی‌هایی در طراحی در نظر گرفته می‌شود تا اگر در طول زمان خرابی رخ داد، بتوان آن را به‌سادگی تست و بررسی کرد. | ## بخش 3: طراحی برای آزمون‌پذیری | چشم‌انداز آینده یکی از چالش‌های مهم صنعت، همگام‌ماندن با پیشرفت سریع فناوری تراشه‌ها است؛ از جمله افزایش تعداد، اندازه و سرعت پایه‌ها (I/O)، پیچیدگی و توان مصرفی مدارهای داخلی، و نیاز به مدیریت حرارتی بهتر. در این میان، ارتقاء مداوم تجهیزات تست برای سازگاری با این تغییرات، هزینه‌بر و دشوار است. به همین دلیل، تکنیک‌های مدرن DFT باید گزینه‌هایی ارائه دهند که امکان تست تراشه‌ها و بردهای نسل بعدی را با استفاده از تجهیزات تست موجود فراهم کرده یا هزینهٔ خرید تجهیزات جدید را کاهش دهند. برای رسیدن به این هدف، روش‌های DFT به‌طور مستمر به‌روزرسانی می‌شوند—از جمله با استفاده از فشرده‌سازی داده‌های تست—تا زمان اجرای تست در محدودهٔ قابل‌قبول باقی بماند و هزینهٔ کلی تست با اهداف اقتصادی محصول هم‌خوانی داشته باشد. تشخیص خطا (Diagnostics) در فناوری‌های پیشرفتهٔ نیمه‌رسانا، انتظار می‌رود که برخی تراشه‌های هر ویفر تولیدی دارای عیب‌هایی باشند که آن‌ها را غیرفعال یا غیرقابل استفاده می‌کند. اگر پاسخ تراشه در طول تست با پاسخ مورد انتظار متفاوت باشد، آن تراشه به‌عنوان خراب شناسایی می‌شود؛ بنابراین، درصد تراشه‌هایی که در تست رد می‌شوند، باید با نرخ بازدهٔ عملکردی مورد انتظار تراشه هم‌خوانی داشته باشد. با این حال، گاهی تمام تراشه‌های یک نوع جدید برای بار اول در تست مردود می‌شوند—و دلیل آن نه نقص ساخت، بلکه عدم تطابق الگوریتم‌های تست یا پارامترهای آزمون با ویژگی‌های محصول جدید است. پس فرایند توسعه تست باید شامل مرحله‌هایی برای بهبود الگوریتم تست و عیب‌یابی و رفع مشکل باشد. کاربرد تست در نگهداری سیستم‌ها گاهی تست‌ها نه فقط در تولید، بلکه در طول عمر محصول در خدمت نگهداری، عیب‌یابی و تعمیر استفاده می‌شوند. با توجه به اینکه تعمیر در سطح سخت‌افزار معمولاً گران و زمان‌بر است، پیش‌بینی و تشخیص سریع مشکلات با استفاده از ویژگی‌های DFT می‌تواند به کاهش هزینه‌ها کمک کند. مقایسه تست ساختاری و تست عملکردی تست ساختاری: تمرکز بر بررسی صحت ساختاری مدار، مانند اتصال درست گیت‌ها، وجود قطعات و عملکرد آن‌ها. هر کدام از این دو رویکرد مزایا و معایب خود را دارند و معمولاً در صنعت، ترکیبی از آن‌ها به کار گرفته می‌شود. | ## جمع‌بندی | به‌روز رسانی‌ها و مقالات تخصصی در زمینه طراحی برای آزمون‌پذیری و اشکال‌زدایی در مجلات معتبر مهندسی الکترونیک و نیمه‌رسانا.