موضوع مقاله: حالت‌های افزایشی و کاهشی | مخاطب: عمومی | لحن: دانشنامه‌ای | ساختار: عنوان، مقدمه، 3 بخش، جمع‌بندی | مقاله: | # حالت‌های افزایشی و کاهشی | مقدمه: در ترانزیستورهای اثر میدانی (فِت)، حالت کاهشی و حالت افزایشی دو نوع اصلی ترانزیستور هستند که مربوط به این است که آیا ترانزیستور در حالت روشن یا خاموش در ولتاژ گیت-سورس صفر است. | ## بخش 1: حالت‌های افزایشی و کاهشی | ماسفت‌های حالت افزایشی (فِت‌های نیم‌رسانا اکسید فلزی) عناصر کلیدزنی رایج در اکثر مدارهای مجتمع هستند. اِنماس را می‌توان با کشیدن ولتاژ گیت بالاتر از ولتاژ سورس روشن کرد، پیماس را می‌توان با کشیدن ولتاژ گیت پایین از ولتاژ سورس روشن کرد. در بیشتر مدارها، این به این معنی است که ولتاژ گیت ماسفت با حالت افزایشی به سمت ولتاژ دِرِین آن، آن را روشن می‌کند. چنین افزاره‌هایی به عنوان «مقاومت» بار در مدارهای منطقی (مثلاً در منطق اِنماس بارکاهشی) استفاده می‌شوند. برای افزاره‌های بارکاهشی نوع-N، ولتاژ آستانه ممکن است حدود ۳- ولت باشد، بنابراین می‌توان آن را با کشیدن گیت ۳ ولت منفی (درین، در مقایسه، مثبت‌تر از سورس در اِنماس است) خاموش کرد. حالت را می‌توان با علامت ولتاژ آستانه تعیین کرد (ولتاژ گیت نسبت به ولتاژ سورس در نقطه ای که یک لایه وارونگی در کانال ایجاد می‌شود): برای یک فِت نوع-N، افزاره‌های حالت افزایش دارای آستانه مثبت هستند. | ## بخش 2: حالت‌های افزایشی و کاهشی | چنین افزاره‌هایی در تراشه‌های گالیوم آرسنید و ژرمانیوم استفاده می‌شود، جایی که ساخت عایق اکسید دشوار است. حرکت ولتاژ گیت به‌سوی ولتاژ درین، رسانایی در کانال را «افزایشی» می‌کند، بنابراین این حالت افزایشی عملکرد را مشخص می‌کند، در حالی که دور کردن گیت از درین، کانال را کاهشی (تخلیه) می‌کند، بنابراین حالت کاهشی را مشخص می‌کند. خانواده‌های منطقی باراَفزایشی و بارکاهشی منطق اِنماس بارکاهشی به خانواده منطقی اشاره دارد که در نیمه دوم دهه ۱۹۷۰ در وی‌ال‌اس‌آی سیلیکونی غالب شد. این فرایند از ترانزیستورهای حالت افزایشی و حالت کاهشی پشتیبانی می‌کرد و مدارهای منطقی معمولی از افزاره‌های حالت افزایشی به عنوان سوئیچ‌های پایین‌کش و افزاره‌های حالت کاهشی به عنوان بار یا بالاکش استفاده می‌کردند. خانواده‌های منطقی ساخته شده در فرآیندهای قدیمی‌تر که از ترانزیستورهای حالت کاهشی پشتیبانی نمی‌کردند، به صورت گذشته‌نگر به‌عنوان منطق بارافزایشی یا منطق بار-اشباع نامیده می‌شدند، زیرا ترانزیستورهای حالت افزایشی معمولاً با گیت به منبع VDD متصل می‌شدند و در ناحیه اشباع (گاهی گیت‌ها به ولتاژ VGG بالاتر بایاس می‌شوند و در ناحیه خطی کار می‌کنند تا حاصل‌ضرب تاخیرتوان (PDP) بهتر شود، اما بارها مساحت بیشتری را اشغال می‌کنند) کار می‌کردند. متناوباً، به جای گیت‌های منطق ایستا، منطق پویا مانند منطق چهارفاز گاهی در فرآیندهایی که ترانزیستورهای حالت کاهشی در دسترس نداشتند، استفاده می‌شد. | ## بخش 3: حالت‌های افزایشی و کاهشی | به عنوان مثال، اینتل ۴۰۰۴ درسال ۱۹۷۱ از منطق پیماس با گیت‌سیلیکونی بارافزایشی استفاده کرد و زی‌لوگ زِد۸۰ درسال ۱۹۷۶ از اِنماس با گیت‌سیلیکونی بارکاهشی استفاده کرد. تاریخچه دو نوع اصلی گیت منطقی ماسفت، پیماس و اِنماس، توسط فُوش و دِرِیک در سال ۱۹۵۷ در آزمایشگاه‌های بل توسعه یافتند. در سال ۱۹۶۳، هر دو ماسفت با حالت کاهشی و افزایشی توسط استیو آر هافستاین و فرد پی هیمن در آزمایشگاه‌های آرسی‌اِی توصیف شدند. کونینگ در الکتریک وستینگهاوس ترانزیستورهای لایه نازک ماس (TFT) را با حالت افزایشی و کاهشی ایندیم آرسنید (InAs) ساخت. | ## جمع‌بندی | در سال ۲۰۲۲، اولین ترانزیستور آلی دوحالته که هم در حالت کاهشی و هم در حالت افزایشی رفتار می‌کند توسط تیمی در دانشگاه کالیفرنیا-سانتا باربارا گزارش شد.