CIRCUIT ARRANGEMENT FOR A PULSE-CONTROLLED AC REGULATOR

Abstract: 1. Circuit arrangement comprising an alternating current load (3), which is connectable to an alternating voltage source (1, 2) and has an inductive component, comprising a controlled load-current switching means (8, 23) arranged electrically in series to the alternating-voltage load (3), comprising a control network (75, 18) for controlling the load-current switching means (8, 23) via a pulse frequency located substantially above the alternating-voltage frequency, the pulse frequency or the mark-space ratio of the control pulses being adjustable via a regulating unit (S) in such a way that the alternating-current load (3) is supplied with an alternating current clocked by the pulse frequency, and comprising two antiparallel freewheeling arms, which are located parallel to the alternating-current load (3) and are alternately controllable by means of freewheeling switching means (4, 5; 6, 7) depending upon the alternating-current supply voltage zero-axis crossing, it being the case that, during the positive half-wave of the alternating current supply voltage, the freewheeling arm with the freewheeling switching means (4, 5) blocks and the freewheeling arm with the freewheeling switching means (6, 7) conducts, and that, during the negative half-wave of the alternating-current supply voltage, the freewheeling arm with the freewheeling switching means (4, 5) conducts in the freewheeling arm with the freewheeling switching means (6, 7) blocks, characterized in that a holding circuit (13, 15) is provided, which either directly or indirectly influences the load-current switching means (8, 23) via the control network (75, 18) in such a way that, during a hold range (H) located in the region of the zero-axis crossing of the alternating voltage, the load current switching means (8, 23) remains either in an opened or in a closed switch position, it being the case that a first hold-range limit (H1 ) limiting the hold range (H) is temporally predetermined at the latest by the zero-axis crossing of the alternating voltage, and a second hold-range limit (H2 ) is temporally predetermined at the earliest by the following zero-axis crossing of the lagging alternating current, and that the hold range (H) covers at least that phase range 0 < vphi x < vphi 1 in which disturbing induced voltage pulses occur.

Description: Schaltungsanordnung für einen puisgesteuerten Wechsel stromstel 1er Die Erfindung betrifft eine Schaltungsanordnung nach dem Oberbe¯riff des Anspruchs 1. Um Wechselspannungsverbraucher steuern oder regeln zu können, werden elektronische Schaltungen angewandt, die den Laststrom getaktet schalten. Der Pulsbetrieb, durch welchen die Laststromstellunz erfolgt, kann hierbei z.B. mittels pulsbreitensteuerung, bei welcher die Pulsfrequenz konstant und das Tastverhältnis variabel ist, oder mittels Pulsfolgesteuerung, bei welcher die Pulsbreite konstant und die Pulsfrequenz variabel ist, erfolgen. Das Schalten des Laststromes geschieht vorzugsweise mit einer Frequenz, die ein Vielfaches seiner Grundfrequenz beträgt. Wählt man eine Schaltfrequenz, die über der Hörschwelle liegt, können keine störenden Geräusche entstehen. Phasenpulszesteuerte Wechselstromsteller gehören zum Stand der Technik (vgl. Prof.Dr.W.Keuter, Das Stellen und Schalten von Wechsel grössen", 1982, S.151 ff. Hüthig Verlag Heidelberg; Prof.Dr.H.Moczala u.a.11. Elektrische Kleinstmotoren und ihr Einsatz, 1979, Seite 167, 168 Expert-Verlag, Grafenau). Der phasenpulsgesteuerte Transistorwehselstromsteller nach Prof.Dr.W.Keuter (a.a.O.), welcher als der Erfin dung nächstkommender Stand der Technik anzusehen ist, verwendet zum Schutz des Transistors vor InduktionssDan nungsspitzen und zur Rückspeisung induktiver Energie ein gesteuertes Freilaufnetzwerk, das parallel zur Last angeordnet ist. Ein Prinzipschaltbild ist in Fig. 1 wie dergegeben. Eine aus ohmschem und induktivem Anteil bestehende Wechselstromlast 3 liegt an den Wechselapan- nungsanschlussklemmen 1,2. Durch ein zwischengeschaltetes Laststromschaltmittel 8, gegebenenfalls einen Transistorsteller kann der Laststrom gestellt werden, indem das Tastverhältnis der Steuerpulse über ein Stellglied verändert wird. Die Pulsfreauenz ist wesentlich höher als die Frequenz der eingespeisten Wechselspannung, mehr als doppelt so hoch. Damit kein hörbares Geräusch entsteht, wird vorzugsweise eine Frequenz über 16 kHz verwendet. Probleme ergeben sich durch Induktionspannungen, die an der Wechselstromlast 3, z.B. Motoren oder Transformatoren, entstehen, wenn das Laststromschaltmittel 8 eeöff- net wird. Die Induktionsspannun8 kann ohne Zusatzmassnah- men nicht abgebaut werden, so dass induktive Leistunesverluste und für Halbleiter zefährliche Störspannunaen auftreten. Das Problem lässt sich dadurch teilweise lösen, dass parallel zur induktiven Wechselstromlast 3 Freilaufzweiee mit eesteuerten Freilaufschaltmitteln, z.B. Thyristoren geschaltet werden. In Figur 1 sind die üblicherweise verwendeten Thyristoren vereinfacht je- weils als Freilaufschalter und Freilaufdiode darze- stellt. Wenn die Freilaufschalter 4,6 wechselnd im rich tizen Zyklus der speisenden Wechselspannun8 schliessen oder öffnen, wird die induktive Energie, die beim Schal ten des Laststromschaltmittels 8 entsteht, der Wechselstromlast 3 wieder zugeführt. Nimmt man an, dass die angelegte Wechselspannune an der Anschlussklemme 1 positiv gegenüber der Anschlussklemme 2 ist, so muss der zweite Freilaufschalter 6 geschlossen und der erste Freilaufschalter 4 geöffnet sein. Wenn das Laststromschaltmittel 8, z.B. während einer positiven Halbwelle öffnet, wird sich bei jedem Offnunesvoreane am Stromknotenpunkt 9 ein positives Induktionspotential bilden, welches aber über die zweite Freilaufdiode 7 und den zweiten Freilaufschalter 6 an die Wechselstromlast 3 rückgeführt wird und somit der Wechselstromlast 3 in Form von Energie wieder zugute kommt. Entsprechendes gilt während der anderen Periodenhälfte der angelegten Wechselspannung, bei welcher die WechselsDannunesan- schlussklemme 2 positiv gegenüber der Wechselspannungsan- schlussklemme 1 ist. In diesem Fall muss der zweite Freilaufschalter 6 geöffnet sowie der erste Freilaufschalter 4 eeschlossen sein. Die Folie dieser RücksDeisune durch das, abhäneie vom Spannun#snulldurch#ang, wechselnde Schliessen der Freilaufschalter 4,6 ist, dass induktive Schaltverluste auf ein Minimum reduziert sind. Sie bestehen im Grunde nur noch aus Übereganesverlusten der Freilaufschaltmittel 4,5 6,7. Selbstverständlich dürfen die jeweiligen Freilaufschaltmittel 4,5 ; 6,7 niemals in der falschen Zvklushälfte geschlossen sein, da andernfalls der Netzstrom über den geschlossenen Freilaufzweig fliessen könnte und somit ein Kurzschluss entstände. Ein Mangel der bekannten Schaltunesanordnunz ist jedoch, dass die beschriebene Induktionsstromrückspeisung über die Freilaufschalter 4,6 nur in Abhängigkeit von den Spannungsnulldurchgängen der angelegten Wechsel spannung erfolgt. Bedingt durch die Tatsache, dass der Strom bei einer induktiven Last gegenüber der Spannung zeitlich nachläuft, folgt, dass nach jedem Spannungsnulldurchgang noch immer ein Strom durch die Wechselstromlast 3, und zwar entgegengesetzt zur vorliegenden Spannung, fliesst. In diesem durch die induktive Phasenverschiebung beding- ten Bereich kann über die Freilaufschalter 4,6 keine induktive Energie rückgeführt werden, weil die Polarität nicht mit derjenigen der jeweiligen Freilaufdiode 5,7 übereinstimmt. Somit ist festzustellen, dass bei einer induktiven Last im Strom/Zeit-Diaeramm bzw. Spannunz/- Zeit-Diagramm zwischen gegenpoligen und gleichpoligen Bereichen von Strom und Spannung unterschieden werden muss. Der gegenpolige Bereich ist durch die Zeit zwischen einem Spannunesnulldurchean± und dem Nulldurchgang des nachfolgenden, der Spannung nacheilenden Stroms zekenn- zeichnet. Die bekannte Schaltungsanordnung vermag nur in den sogenannten gleichpoligen Bereichen, wo also Strom und Spannung beide jeweils positiv oder jeweils negativ sind, die induktive Energie an die Wechselstromlast 3 zurückzuführen. In den sogenannten gegenpoligen U-I-Bereichen treten jedoch störende Induktionsspannungsim pulse auf, die besonders dU/dt-empfindlichen Halbleitern sehr gefährlich werden können. Der vorliegenden Erfindung, liegt daher die Aufgabe zugrunde, eine Schaltunesanordnune der im Oberbegriff des Anspruchs 1 genannten Gattung zu schaffen, mit der es gelingt, bei Wechselstromlast mit induktivem Anteil besonders die in der Zeit zwischen einem Spannunganull- durcheanz und einem Nulldurchgang des nachfolgenden Stroms entstehenden Störspannungen auf ein Minimum zu reduzieren. Die Aufgabe wird erfindungsgemäss durch die im Kennzeich.- nungsteil des Anspruchs 1 genannten Merkmale gelöst. Vorteilhafte konstruktive Ausführungsformen der Erfin dung sind in den Unteransprüchen beschrieben. Das Laststromschaltmittel soll durch eine Halteschaltung mindestens in der Zeit EMI5.1 in welcher InduktionssDan nungsimpulse auftreten, weiche die KunktionsTafligkeit dU/dt-empfindlicher Bauelemente und damit der gesamten Schaltungsanordnung gefährden können, ständig geöffnet oder ständig zeschlossen bleiben. Vorzugsweise wird man aber aus Sicherheitsgründen das Laststromschaltmittel mindestens in der Zeit zwischen jedem Spannungsnulldurchgang und dem Nulldurchganz des nachfolrenden Stroms entweder ständig geöffnet oder aber ständig zeschlossen halten. In dieser Zeit kann keine Phasenpulsansteuerung des Laststromschaltmittels erfolgen und somit können auch keine Induktionsspannun#s#it- zen durch Ausschaltvorgänge entstehen. Durch den Wegfall der Induktionsspannungsspitzen ist es möglich, als Freilaufschaltmittel billige Halbleiterschalter zu verwenden. Da billige Halbleiterschalter, wie z.B. Thyristoren oder Triacs jedoch dU/dt-empfindliche Bauteile sind, könnten steile Schaltflanken im falschen Augenblick zur Zündung führen. Ohne die erfindungszemässen Massnahmen würde somit die elektronische Schaltungsanordnung unzulässig beeinflusst oder sogar zerstört werden können, oder man müsste teurere Transistoren verwenden. Ein Ausführungsbeispiel soll im folgenden anhand der Zeichnung näher beschrieben und erläutert werden. Es zeigen: Fig.1 Das Prinzipschaltbild eines bekannten (Keuter a.a.O.) Wechselstromstellers mit Freilaufzwei gen, Fig.2 das Prinzipschaltbild des erfindungsgemässen Wechselstromstellers mit Halteschaltung und schematisiertem Freilaufnetzwerk, Fig.3 U(t)-Diaeramme verschiedener an der Halte schaltung anstehender Signale, Fig.'4 ein Ausführun#sbeispiel eines Freilaufnetz werks des erfindungsgemässen Wechselstromstel lers mit Triac (4,6)-Ansteuerschaltung, Fig.5 den Phasenverlauf von Spannung und Strom bei einer Last mit induktivem Anteil, Fig.6 das Ausblenden der Steuerimpulse im kritischen gegenpoligen U-I-Bereich, Fig. 7 ein weiteres Ausführunesbeispiel eines Frei laufnetzwerks gemäss Figur ¯4, jedoch mit erheblich verlustleistunosreduzierter Triac (4,6)-Ansteuerschaltung, Fig. 8 das Prinzipschaltbild des erfindungsgemässen Wechselstromstellers gemäss Figur 2, jedoch mit automatischer cos # -Anpassune, #ig. 9 ein Ausführungsbeispiel einer Halteschaltunz mit automatischer cos tp -Anpassung, Fiz. 10 das Prinzipschaltbild einer Schaltungsanord- nung zum Schutz eines als Schaltregler arbei tenden pulsgesteuerten Halbleiterschalters gegen Uberlastung und Kurzschluss, Fig. 11 ein Ausführungsbeispiel der Schutzschaltun¯s- anordnung gemäss Figur 10, Fig. 12 ein weiteres Ausführungsbeispiel der Schutz schaltunzsanordnunz gemäss Figur 10, jedoch mit verbessertem Kurzschlussschutz. Figur 1 zeigt das Prinzipschaltbild eines bekannten Wechselstromstellers, dessen Funktionsweise bereits vorstehend erläutert wurde. Figur 2 zeigt ein Ausführungsbeispiel der erfindungsge- mäusen Schaltungsanordnung, die auf der bekannten Schaltune nach Figur 1 aufbaut. Eine Wechselstromlast 3 mit induktivem Anteil ist ##r ein zwischengeschaltetes Laststromschaltmittel 23,8 mit den Wechselspannungsan- schlussklemmen 1,2 einer Wechselspannungsquelle verbunden. Das Laststromschaltmittel 23,8 besteht aus einem Brückenzleichrichter 23 mit ungesteuerten Brückenzweigen, der mit seinen Wechselstromanschlüssen in Reihe zur Wechselstromlast 3 liest und dessen Gleichstromanschlüsse über einen gesteuerten Halbleiterschalter 8, vorzugsweise die Emitter-Kollektor-Strecke eines Transistors, miteinander verbunden sind. Der Brückengleichrichter 23 wird zur Zweiwezschaltung von Wechselströmen benötigt, wenn als Schalter ein Halbleiterschalter dient, der, wie z.B. übliche Transistoren, ein Einwegsohalter ist. Das Laststromschaltmittel 23,8 kann im Grundsatz aber durch einen während positiver und negativer Wechsel spannungs- halbwellen steuerbaren Zweiwegschalter ersetzt werden. An einer Steuerelektrode 37 des Halbleiterschalters 8 liegt ein Pulsgenerator 18, der eine oberhalb der Hörgrenze liegende Pulsfrequenz abgibt. Hierdurch wird der über die Schaltstrecke des Halbleiterschalters 8 fliessende Laststrom abwechselnd gesperrt oder durchaus lassen. Zur Steuerung des getakteten Laststroms wird vorzugsweise das Tastverhältnis der Impulse mit einem Stellglied, z.B. einem Stellpotentiometer 75, verändert. Nach jedem Impuls des getakteten Laststroms entsteht eine Induktionsspannungsspitze, die sowohl empfindlichen Bauelementen des Wechselstromstellers, als auch anderen am Netz liegenden Verbrauchern gefährlich werden könnte. Zur Unterdrückung der Induktionsspannungen und einer Rückführung ihrer Energie an die Wechselstromlast 3, sind antiparallel zu dieser, alterniernd steuerbare Freilaufzweige angeordnet. Jeder dieser Freilaufzweige besteht aus der jeweiligen Reihenschaltung einer Freilaufdiode 5,7 und eines steuerbaren Freilaufschalters 4,6. Die beiden Freilaufdioden 5,7 sind antiparallel geschaltet, so dass im Zusammenwirken mit den beiden Freilaufschaltern 4,6 der Freilaufzweig mit dem Freilaufschaltmittel 4,5 während der positiven Halbwelle sperrt und der Freilaufzweig mit dem Freilaufschaltmittel 6,7 leitet. Während der negativen Halbwelle der an gelegten Wechselspannune eilt eine entsprechende Umkehrund. Insoweit wirkt die Schaltung nach Figur 2 entsprechend der bereits erläuterten Schaltung nach Figur 1. Die Figuren 5 und 6 verdeutlichen durch U(t) bzw. 1(0) Diagramme die Verhältnisse in einem Lastkreis, dessen Wechselstromlast 3 einen induktiven Anteil besitzt, wie das z.B. bei Motoren und Transformatoren der Fall ist. Hierbei stellt I(t) den gegenüber der Wechselspannung U(t) phasenverschobenen Laststrom dar, solange kein Pulsbetrieb erfolgt. Während des kontinuierlichen Pulsbetriebes liegt eine getaktete Wechselspannung U1(t) vor, wie Fig. 5 zeigt. Wenn jedoch während der Haltebereiche H der Pulsbetrieb unterbrochen wird, ergibt sich die unterbrochen eetaktete Wechselspannung U2(t), gemäss Fig. 6. Die gegenDolieen U-I-Bereiche sind mit , die eleich Dolieen U-I-Bereiche sind mit 42 bezeichnet. stellt den kritischen gegenpoligen Bereich dar, in welchem In duktionsspannungsspitzen auf jeden Fall unterdrückt werden müssen. Während es mit der bekannten Schaltung nach Figur 1 gelingt, die durch die Schaltimpulse erzeugten InduktionssDannunesimDulse in den Bereichen ## , also in Bereichen gleicher Polarität von Strom und Spannung, über die Freilaufzweige unschädlich zu machen, bleiben in den Bereichen r in welchen Strom und SDannune ze- genpolie verlaufen, Induktionsspannungsimpulse bestehen, die von den Freilaufzweigen nicht abgeleitet werden können. Die Erfindung geht nun von der Überlegung aus, mindestens in den kritischen gegenpoligen Bereichen vorzuesweise aber im eesamtem gegenpoligen Bereich ein Takten der Wechsel spannung durch die Steuerimpulse zu verhindern. Erfindungsgem ss ist hierzu eine Halteschaltung 13, 15 vorgesehen, die entsprechend dem Beispiel nach Figur 2 einen Spannungsdetektor 13 und einen Impulsgeber 15 aufweist. Die gemeinsame Aufgabe des Spannunesdetekors 13 und des Impulsgebers 15 ist es, synchron mit der Wech selspannunz einen Impuls zu erzeugen, der dem Steuerkreis des Halbleiterschalters 8 zugeführt werden kann und während der kritischen Bereiche ## die Steuerimpulse des Pulsgenerators 18 unterdrückt. Idealerweise muss die Unterdrückung zumindest solange erfolgen, dass in die gegenpoligen Bereiche von Spannung und Strom keine Impulse der getakteten Wechselspannun# fallen, die zu Störungen führen könnten. In grober Näherung kann man sagen, dass der Halbleiterschalter 8 genau während der Phasenbereiche Q ständig geöffnet oder zeschlossen bleiben muss. Die den Beginn des Haltebereichs H kennzeichnende erste Haltebereichsgrenze H1 kann jedoch auch kurz vor oder kurz nach dem Nulldurchgang der Wechsel spannung gelegt werden. Sie muss jedenfalls so bestimmt werden, dass keine störenden Induktionsspannun#en oder Schaltflanken die Schaltungsanordnung beeinflussen können. Insbesondere bei der Verwendung dU/dt-emDfindlicher Bauelemente muss durch zeeiznete Wahl der ersten Haltebereichserenze H1 verhindert werden, dass diese auf steile Impulsflanken ansprechen und somit unzulässig beeinflusst bzw. zef. sogar zerstört werden können. In Sonderfällen ist es denkbar, dass auch eine kurz hinter dem Spannunesnulldurcheanp einsetzende erste Halte bereichsgrenze H1 zu keinen Störungen führt. Wenn z.B. ein Schaltspannungsimpuls nach dem Spannungsnulldurch- zanz über einen gewissen Phasenwinkel andauert, kann, bevor die Spannung wieder auf Null absinkt, auch kein Induktionsspannungsimpuls auftreten. Die erste Haltebe reichsgrenze H1 könnte somit zumindest auch in die Zeit dauer bis zum ersten Ausschaltvorgang in der neu begin- nenden Halbwelle gelegt werden. Aber selbst wenn die erste Haltebereichsgrenze H1 erst nach einigen Schaltimpulsen einsetzt, ist es durchaus möglich, dass dU/dt-empflindliche Bauelemente, wie Thyristoren oder Triacs aufgrund der absoluten Höhe der Schal timpuls- oder Induktionsspannungsimpulsflanken noch nicht beeinflusst werden, wobei festzuhalten ist, dass die bei Beginn einer neuen Spannungshalbwelle noch ver eleiehsweise erossen Induktionsspannungsimpulse bis zum Stromnulldurcheaneszeitpunkt immer kleiner werden. Für die eeeienete Dimensionierune der ersten Haltebe reichserenze H1 ist u. a. der Wechselspannunosscheitel- wert UO, die dU/dt-Empfindlichkeit verwendeter Bauelemente sowie die Pulsfrequenz massgebend. Die das Ende des Haltebereichs H definierende zweite Haltebereichsgrenze H2 wird entsprechend dem cos # im Laststromkreis derart festeeleet, dass bei cos f = 1 die zweite Haltebereichserenze H2 frühestens in den Null durcheane des Stroms fällt und bei kleiner werdendem cos # sich nacheilend verschiebt. Bei bekanntem cos P kann die zweite Haltebereichsgrenze H2 fest dimensioniert sein, während bei sich änderndem cos P ein Steuer- oder Reeelkreis eebildet wird, der die Haltebereichsgrenze ent sprechend dem cos # verschiebt. Im Normalfall wird man jedoch die Haltebereiche H grösser als die gegenpoligen Bereiche + wählen, um sicher zu gehen, dass keine Taktimpulse in den Bereich +1 fallen und somit auch keine Induktionsspannungen entstehen können. So wird man die erste Haltebereichgrenze H1 vor den Null durchgang der Wechselspannung oder spätestens in diesen legen. Die zweite Haltebereichsgrenze H2 dagegen wird man frühestens in den folgenden Nulldurchgang des nacheilenden Wechselstromes oder kurz dahinter Dositionieren. Um die Haltebereiche H zu realisieren, sind viele Schaltungen denkbar. Die in Figur 2 dargestellte Schaltung mit einem Spannungsdetektor 13 und einem nacheeschalte- ten Impulsgeber 15 benötigt am Eingang des Spannungsde- tektors 13 eine phasensynchrone Wechsel spannung, die es dem Spannungsdetektor 13 ermöelicht, einen bestimmten Punkt im Ablauf der Wechselspannung zu erfassen. Im einfachsten Fall detektiert der Phasendetektor 13 einen bestimmten Spannungspegel kurz vor, im oder nach dem Nulldurchgang, gibt dann ein Signal an den Eingang des Impulsgebers 15, der seinerseits einen Impuls bestimmter Länge formt. Die Dauer des Impulses ist dabei so festze- legt, dass der Impuls frühestens im Nulldurcheanz des nachfolgenden Stroms endet. Der vom Impulsgeber 15 abge- unebene Impuls kann entweder unmittelbar in den Steuerkreis des Halbleiterschalters 8 eingespeist werden oder mittelbar über den Pulszenerator 18 während der Haltezeiten H verhindern, dass der Halbleiterschalter 8 zetak- tet wird. Nach Figur 6 bleibt die Schaltstrecke des Halbleiterschalters 8 während der durch die Haltebe reichsgrenzen H1,H2 begrenzten Haltezeiten H zeschlos- sen. Das phasensynchrone Eingangssignal für den SDan- nungsdetektor 13 kann entweder über eine Anschlussklemme 21 der Wechselspannungsquelle über eine entsprechende Schaltung entnommen werden, oder mit Hilfe eines Integrators 11 erzeugt werden, dessen Eingang die vom Brückengleichrichter 23 abgegriffene pulsierende Gleich sDannunz zugeführt wird. Die wichtigsten Spannungsdiagramme hierzu sind in Figur 3 dargestellt. Das Diagramm A zeigt die getaktete Gleichspannung, die unmittelbar am Brückengleichrichter 23 abgegriffen wird, das Diagramm B zeizt den Spannunesverlauf nach dem Integrator 11, der die Pulsfrequenz unterdrückt, so dass nur die Hüllkurve verbleibt, und das Diagramm C zeigt die durch den Impulsgeber 15 gebildeten Halteimpulse. In diesem Beispiel beginnen die Halteimpulse im Nulldurchgang der Spannung zum Zeitpunkt to. Ob es besser ist, den Halbleiterschalter 8 während der Haltebereiche H geöffnet oder zeschlossen zu halten, hängt von den jeweiligen Verhältnissen ab. Bei zeschlos- senem Halbleiterschalter 8 liegt während des Haltebereichs Y. die volle Wechselspannung und damit auch die volle Leistung an der Wechselstromlast 3. Da jedoch während der Haltezeit nicht getaktet wird, ist insoweit auch kein Stellen der von der Wechselstromlast 3 aufeenommenen Leistung möglich, so dass der maximale Stellbereich etwas einzeschränkt ist. Bei geöffnetem Halbleiterschalter 8 ist der Stellbereich gleich gross, dafür steht aber nicht die volle von der Wechselspannungs- quelle abzezebene Leistung zur Verfüzunz. Bei geringer Phasenverschiebung zwischen Strom und Spannung fällt weder eine Einschränkunz des Stellbereiches noch eine Einschränkung der Leistunzsabzabe ins Gewicht. Figur 4 zeigt ein gegenüber bekannten Schaltungen verbessertes Freilaufnetzwerk. Dieses Ausführungsbeispiel eines Freilaufnetzwerks der erfindungsgemässen Schaltungsanordnung ist besonders herstellungskostengünstig, da als Freilaufschaltmittel billige Thyristoren oder vorzugsweise Triacs verwendet werden können, da erstens mittels der Wirkung der Halteschaltung 13,15 sowie zweitens über eine spezielle RCD-Beschaltung 27,26,5 29,28,7 gewährleistet ist, dass diese, obgleich sie dU/dt-empfindlich sind, auch bei schnellem Pulsbetrieb im Nanosekunden-Bereich bestimmungsgemäss funktionieren. Ziel der Verbesserung ist es, mit billigen Freilaufschaltmitteln auszukommen. Da es sich hierbei jedoch um dU/dt-empfindliche Bauelemente handelt, mussten besondere Massnahmen ergriffen werden. Die einen induktiven Anteil aufweisende Wechselstromlast 3 ist wiederum über einen gesteuerten Halbleiterschalter 8 an die Anschlussklemmen 1,2 einer Wechselspannungsquelle angeschlossen. Die Rückführung der induktiven Energie in den Laststromkreis geschieht mit Hilfe der als Freilaufschaltmittel wirkenden Triacs ¯4,6. Diese haben gegenüber Thyristoren den Vorteil, dass die Ansteuerunç von einer gemeinsamen Steu erleituna aus erfolgen kann. Bekanntlich stellt jeder PN-Übergan# eine spannun#sab- händige Kapazität dar, die mit steigender Spannung kleiner wird. Daher fliesst z.B bei positivem SDannunnsan- stieg neben dem statischen Sperrstrom noch ein kapazitiver Strom zum mittleren PN-Ubergang. Bei einer hohen kritischen Spannunassteilheit (dU/dt)krit. wirkt dieser kapazitive Strom wie ein Steuerstrom, was zur unzewoll- ten Zündung des Triacs führen kann. Besonders schnelle, steile Schaltimpulse, die durch den Halbleiterschalter 8 verursacht werden, können die Triacs ebenfalls in der falschen Halbwelle der angelegten Wechselspannung ¯Über-Kopf-Zünden". Um das zu verhindern, sind die beiden Freilaufzweize durch die Kombination eines RC-Gliedes 27,26 ; 29,28 mit einer Diode 5;7 versehen. Dabei liest jeweils die Reihenschaltung eines Kondensators 26;28 und eines Widerstandes 27;29 parallel zur Schaltstrecke des Triacs 4;6. Der so schutzbeschaltete Frei laufzweig liegt über eine entsprechend gepolte Diode 5;7 anti parallel zur Wechselstromlast 3. Die aus den Kondensatoren 26;28, Widerständen 27;29 und Dioden 5;7 bestehende Schutzbeschaltung für die Freilaufschalter 4,6 stellt eine wesentliche Weiterbildung des Erfindungsgegenstandes dar. Die erste Freilaufdiode 5 sorgt dafür, dass das RC-Netzwerk 27,26 z.B. in der Zyklushälfte, in der der Freilaufschalter 4 nicht leitend sein muss, eine Gleichspan nungsladung auf dem Kondensator 26 erhält. Diese wird aus den während der Q: -Bereiche wirksamen SchaltimDulsen auf dem Kondensator 26 aufaddiert. Die Kondensator sDannunz steigt langsam treppenförmig von Null bis zum Scheitelwert UO an. Dadurch ist zewährleistet, dass dU/dt-empfindliche Freilaufschalter, wie z.B. Triacs, keine grossen, kritisch steilen, durch den Halbleiterschalter 8 in den +2 -Bereichen verursachten Schaltflanken wahrnehmen, sondern nur den langsamen über eine Halbwelle zeitlich gedehnten Spannungsanstieg am Kondensator 26 erkennen können. In gleicher Weise sorgt das RC-Netzwerk 29,28, bestehend aus Kondensator 28 und Widerstand 29 in Kombination mit der zweiten Freilaufdiode 7 dafür, dass der zweite Freilaufschalter 6 nicht in der falschen Zvklushälfte leitend werden kann. Auch hier geschieht dies dadurch, dass in derjenigen Zyklushälfte, in welcher der zweite Freilaufschalter 6 nicht leitend sein darf, der Kondensator 28 mit einer Gleichspannung über die zweite Freilaufdiode 7 gespeist wird. In dem Moment, in welchem der jeweilige Freilaufschalter ¯4,6 leitend sein soll, muss eine Ansteuerung (bei Triacs am Gate) stattfinden. Fig.'4 zeigt, dass dieses über den ersten Ansteuerwiderstand 24 und die erste Ansteuerdiode 25 für den ersten Freilaufschalter 4 und über den zweiten Ansteuerwiderstand 30 sowie die zweite Ansteuerdiode 31 für den zweiten Freilaufschalter 6 geschieht. Die Widerstände 27,29 beugen vor, dass der Strom über die Freilaufschalter 4,6 nicht zu gross wird. Der mit der Ansteuerung der Freilaufschalter 4,6 einsetzende Entladestrom würde ohne die Widerstände 27,29 die Freilaufschalter ¯4,6, vorzugs- weise Triacs, zerstören. Die Freilaufschaltung würde jedoch nie richtig arbeiten können ohne die erfindunzs- gemäss Halteschaltung. Da der empfindliche dU/dt-Wert von Triacs zur Folge hat, dass sie kontinuierlich leitend bleiben würden, wenn der Halbleiter 8 ohne Halteschal tunz ununterbrochen schnelle Schalt impulse abheben würde, ist es demnach insbesondere bei Verwendung des Freilaufnetzwerks nach Fiz. 4 notwendig, durch die Halteschaltung den schaltenden Charakter des Halbleiter schalters 8 mindestens in den + -Bereichen zu unter )c brechen. Zusammenfassend kann gesagt werden, dass durch die Halteschaltung 13,15 zumindest in den ### -Bereichen, vorzuzs- weise in den + -Bereichen, sowohl Schalt- als auch Induktionsspannungsimpulse unterdrückt werden, während in den + -Bereichen steile Schaltimpulse einerseits durch die RCD-Schutzbeschaltung 27,26,5 ; 29,28,7 und Induvtionsspannungsimpulse andererseits durch entsDrechende Ansteuerung der Freilaufschaltmittel 4,5 ; 6,7 verhindert werden. Figur 7 zeigt ein weiteres Ausführungsbeispiel eines Freilaufnetzwerks gemäss Figur 4, jedoch mit erheblich verlustleistungsreduzierter Triac ¯4,6-Ansteuerschaltung. Dadurch bedingt, dass bei einem Freilaufnetzwerk gemäss Figur 4 eine kontinuierliche Ansteuerung der Triacs 4,6 über die RD-Glieder 24,25; 30,31 erfolgt, wird durch den während einer positiven bzw. negativen Halbwelle kontinuierlich fliessenden Steuerstrom verhältnismässig viel Verlustleistunz für die Ansteuerung der Triacs 4,6 verbraucht. Das in Figur 7 beschriebene Ausführunesbei- spiel gewährleistet durch eine pulsierende Triac ¯4,6-An- steuerschaltune eine wesentliche Verlustleistunesredu zierune (statischer Verlust ca. 206 mW, bei Dauersteu erune ca. 1,8 W). Für die Triac 4,6-Ansteuernetzwerke T1,T2,R1,R2,R4; T3,T4,R5,R6,R7,R8,D3 ist zunächst eine zusätzliche Speiseschaltung ZD1,D2,C1,R3 vorgesehen. Hierbei ist parallel zu den Wechselspannunesklemmen 1,2 die Reihenschaltung eines mit einer Zenerdiode ZD1 überbrückten Koppelkondensators C1, eines Widerstands R3 sowie einer Koppeldiode D2 angeordnet. Die Kathode der Zenerdiode ZD1 liegt am Potential der Wechselspannunes- klemme 1 und die Kathode der Diode D2 liegt am Potential der Wechelspannunesklemme 2. Die Speiseschaltune selbst nimmt nur eine geringe Leistung auf, da der Widerstand R3 hochohmig dimensioniert ist. Die halbwelleneesteuerte Synchronisation für die Ansteuerung der Triacs 4,6 erfolet wie im Ausführungsbeispiel gemäss Figur 4 über die RD-Glieder 2'4,25;30,31, wobei jedoch die Widerstände 24,30 deutlich hochohmieer sind. Die an den Widerständen 2'4,30 halbwellenperiodisch über die gesamte Dauer einer Halbwelle anstehenden Synchronisationsimpulse steuern nun nicht mehr direkt die Triacs 4,6 an, sondern steuern die Basen eines NPN-Transistors T1 bzw. eines PNP-Transistors T4 der Triac 4,6-Ansteuerschaltunz jeweils abwechselnd in den leitenden oder sperrenden Zustand. Die Triac (4,6)-Ansteuerschaltune weist im wesentlichen zwei NPN-Transistoren T1,T3 und zwei PNP-Transistoren T2,T'4 auf. Die Kollektoren des NPN-Transistors T1 und des PNP-Transistors T2 einerseits, die Emitter des NPN-Transistors T3 und des PNP-Transistors T4 andererseits sowie der Emitter des NPN-Transistors T1 und der Kollektor des PNP-Transistors T4 sind untereinander leitend verbunden. Die Basis und der Emitter des Transistors T1 sind mittels Widerstand R1, die Basis und der Emitter des Transistors T2 sind mittels Widerstand R2, die Basis und der Emitter des Transistors T3 sind mittels Widerstand R6 sowie die Basis und der Emitter des Transistors T4 sind mittels Widerstand R7 überbrückt. Die Basis des Transistors T1 ist mit dem Widerstand 24 des RD-Glieds 24,25 und die Basis des Transistors T4 ist mit dem Widerstand 30 des RD-Glieds 30,31 verbunden. Das Basispotential des Transistors T2 ist über den zuzehörizen Basiswiderstand R4 an die Anode der Freilaufdiode 5 und das Basispotential des Transistors T3 ist über den zugehörigen Basiswiderstand R5 an die Kathode der Freilaufdiode 7 geführt. Wenn nun der Transistor T1 über den hochohmigen Widerstand 24 halbperiodisch in den leitenden Zustand versetzt wird, wird er versuchen, über den Koppelkonden- sator C1 das Speisepotential der Speiseschaltung, welches zwischen dem Koppel kondensator Cl und dem Widerstand R3 abgegriffen wird, an das Gate von Triac 4 weiterzugeben. Dies kann aber nur #elingen, wenn der Transistor T2 ebenfalls leitend angesteuert ist. Dies ist wiederum nur dann möglich, wenn der Triac 4 sich im gesperrten Zustand befindet. Wenn nämlich der Triac 4 leitend wäre, würde der Transistor T2 keine Basisansteuerung von der Anode der Freilaufdiode 5 mehr bekommen und demnach den Transistor T2 sperren. Wenn sich der Triac 4 dagegen im gesperrten Zustand befindet, dann wird ein relativ hohes Potential an der Anode der Freilaufdiode 5 vorhanden sein, so dass der Transistor T2 über den Widerstand R4 leitend angesteuert wird. Wenn jetzt zusätzlich die richtige Halbwelle an der Basis des Transistors T1 ansteht, nämlich diejenige, während der der Transistor T1 leitend ist, dann wird, da die Transistoren T1, T2 in Serie geschaltet sind, auch das Gate von Triac 4 anzesteuert. Jedesmal, wenn der Triac 4 sperrt, wird der Transistor T2 leitend durchgesteuert. Um den Triac 4 anzusteuern, sind also kumulativ stets zwei Bedinzunzen notwendig. Erstens das Leitendwerden des Transistors T1 in der richtigen Halbwelle, wobei der Triac 4 durchaus leitend sein darf und zweitens das Leitendwerden des Transistors T2 aufgrund der Tatsache, dass seine Basis leitend genau dann angesteuert wird, wenn der Triac 4 sperrt. Was für die Transistoren T1, T2 gilt, trifft analog auch für die Transistoren T3, T4 zu. Auch das Triac 6-Ansteuernetzwerk T3,T'4,R5,R6,R7,R8,D3 entnimmt sein Speisepotential zwischen Koppel kondensator C1 und Widerstand R3 der erwähnten Speiseschaltung. Die Synchronisation für die richtige Halbwelle wird über das RD-Glied 30,31 erzielt. Der Widerstand 30 ist wiederum sehr hochohmig und der an ihm anstehende Sychronisa tionsimpuls steuert den Transistor T4 an. Der Transistor T4 wird jedesmal, wenn er in der richtigen Halbwelle der Netzspannung anzesteuert wird, das Speisepotential auf den Emitter des Transistors T3 weiter leiten können, wobei der Triac 6 durchaus leitend sein darf. Der Transistor T3 wird aber nur dann leitend werden, wenn der Triac 6 im Sperrzustand ist. Auch hier sind also kumulativ zwei Bedingungen notwendig, um den Triac 6 anzusteuern. Erstens das Leitendwerden des Transistors T4 während der richtigen Halbwelle und zweitens das Leitendwerden des Transistors T3. Letzteres wird dadurch erreicht, dass über den Widerstand R5 laufend das an der Anode der Freilaufdiode 7 anstehende Potential abgefragt und an die Basis des Transistors T3 geführt wird. Durch die Serienschaltung der Transistoren T3, T4 wird also gewährleistet, dass das Gate von Triac 6 nur dann Strom bekommt, wenn der Transistor T4 während der richtigen Halbwelle leitend angesteuert wird und wenn der Transistor T3 leitend angesteuert wird, was der Fall ist, wenn der Triac 6 sperrt. Um vorzubeugen, dass die Basis des Transistors T3 ein positiveres Potential als das Speisepotential erhält, ist die Diode D3 vorgesehen. Ohne die Diode D3 könnte am Triac 6 eine falsche Ansteuerung erfolgen. Wesentlich ist, dass insgesamt eine hochohmize Ansteuerung vorze- nommen wird und dass das Gate der Triacs 4,6 nur dann leitend angesteuert wird, wenn der diesbezügliche Triac im Sperrzustand ist. Aufgrund der Tatsache, dass die Triacs 4,6 nunmehr während einer Halbwelle nicht mehr kontinuierlich, sondern nepulst angesteuert werden, wohinzezen sie während der anderen Halbwelle jeweils sperrend sind, wird Steuerleistunz am Gate eingespart. Obgleich die erwähnte Triac 4,6-Ansteuerschaltunz auch auf andere Art und Weise, z.B. mit Hilfe von logischen Bausteinen, verwirklicht werden könnte, ist bei Verwendung von Transistoren eine bessere Dimensionierunc möglich. Darüber hinaus wird die erforderliche hohe Schaltzeschwindigkeit hierdurch ermöglicht. Figur 8 zeigt das Prinzipschaltbild des erfindungsge- mässen Wechselstromstellers gemäss Figur 2, jedoch mit einer automatischen cos tf -Anpassuntsschaltunz IV. Bekanntlich ist der als Quotient aus Wirkleistunz und Scheinleistunz gebildete Leistungsfaktor cos P leistungabhängig. Zwar wird man den in der Halteschaltung 13,15 erzeugten Sperrimpuls so breit wählen können, dass er sicher, auch bei veränderlichem cos # , den kritischen mx -Bereich überdeckt. Man nimmt jedoch hierbei in Kauf, dass in einzelnen Leistungsbereichen eigentlich eine zu lange Haltezeit vorgegeben wird. Vorteilhafter ist es demgemäss, den Haltebereich genau auf das hinsichtlich des cos # unbedingt erforderliche Mass abzustimmen. Dies wird mit der in Figur 8 prinzipmässig dareestellten Regelschaltung erreicht. An einem als Stromsensor dienenden dritten Messwiderstand 34 wird ein die Stromstärke repräsentierendes Spannungssignal abzeeriffen. Mit Hilfe eines Stromdetektors 46 kann nun zum Zeitpunkt I=0 oder I Ao 0 ein Rücksetz-Signal auf das von einem zweiten Impulsgeber 16 bereits gestartete Sperrsignal gegeben werden. Damit kann der Halteimpuls auf die unbedingt erforderliche Dauer geformt werden. Damit wird also die zweite Haltebereichsgrenze H2 nicht von vornherein fest vorgegeben, sondern sie wird durch den Stromnulldurchgang bestimmt. Wenn der zweite Impulsgeber 16 über das Rücksetz-Signal des Stromdetektors ¯46 zetriggert worden ist, wird der nicht mit dem Pulsgen- erator 18 beaufschlazte Einzanz einer Schaltlogik LIV nicht mehr angesteuert, so dass in der Folge der Halbleiterschalter 8 an seiner Steuerelektrode 37 wieder gepulst anzesteuert wird. Beim nächsten Spannunrsnull- durchgang U(t) = 0 wird der Spannungsdetektor 13 den zweiten Impulsgeber 16 wiederum zum Absetzen eines Halteimpulses veranlassen, worauf der Halbleiterschalter 8 wie bereits beschrieben in leitender Stellung gehalten wird, bis zu dem Moment, in welchem wieder ein Strom nulldurchgang erreicht wird. Wenngleich der zweite Impulsgeber 16 auch eine bistabile Schaltfunktion haben kann, ist doch aus Sicherheitsgründen eine monostabile Funktion vorzuziehen. Hierbei ist notwendig, dass die maximale Pulszeit ausreichend ist, um jede durch den Leistungsfaktor cos 9 verursachte Phasenverschiebung zu überbrücken. Unter praktischen Erwägungen ist es nicht so wichtig, dass der Spannunosdetektor 13 und der Stromdetektor ¯46 exakt auf U(t) = 0 bzw. I(t) = 0 ansprechen. Wichtig ist aber, dass der Spannungsdetektor 13 die Spannung detektiert hat, bevor der Stromdetektor 46 den Strom detektiert hat. Anzenommen, dass cos f = 1 wäre und dass der Spannungsdetektor 13 und der Stromdetektor 46 exakt auf U (t) = 0 bzw. I (t) = 0 ansprechen würden, hätte das, da es in diesem Fall keine Phasenverschiebung gibt, katastrophale Folgen für die Schaltung. Um dies zu vermeiden, ist es notwendig, den Spannungsdetektor 13 auf einer monoton abfallenden Spannungsflanke kurz vor einem Spannungsnulldurch#an# U (t) = 0 ansprechen zu lassen. Hinsichtlich der Stromdetektion wäre es ideal, wenn der Stromniveaudetektor 46 genau bei I (t) : 0 ansprechen würde. In der Praxis ist dieses jedoch unmöglich, so dass eine unzenaue Detektion von I(t) = 0 in Kauf zu nehmen ist. Der Fall cosy C 1 ist weniger problematisch, da der Stromnulldurchgang dann später (bei induktiver Phasenverschiebung) bzw. früher (bei kapazitiver Phasenverschiebung) kommt als der SDannunzsnulldurchgan. Um jedoch die Schaltung störungsfrei arbeiten zu lassen, ist es, unter Berücksichtigung der Tatsache, dass auch eine induktive Last unter bestimmten Bedingungen einen cos y ¯1 1 haben kann, angezeigt, dass die die erste Haltebereichsgrenze H1 definierende Spannungsdetektion auf einer monoton abfallenden Spannungsflanke vor einem Spannun#snulldurchgang gewählt wird. Wichtig ist, dass der Stromdetektor ¯46 auf einem möglichst niedrigen Stromwert (idealerweise I (t) = 0) anspricht und dass der Stromniveaudetektor 116 immer später anspricht als der Spannungsdetektor 13. In bestimmten Anwendungsfällen kann es aus Sicherheitsgründen erforderlich sein, zwei Impulsgeber 15, 16 zu verwenden, so dass zu jeder Zeit eine cos # -Korrektur gewährleistet ist. Die beiden Impulsgeber 15,16 werden dann parallel anzeschlossen, wobei der erste Impulseeber 15 eine kurze feste Pulszeit abgibt und der zweite Impulsgeber 16 einen über den Rücksetz-Impuls des Stromdetektors ¯46 gekürzten Halteimpuls abgibt. Zweck der beiden Impulsgeber 15,16 ist es, zu gewährleisten, dass während des Spannungsnulldurchgangs stets eine relativ kurze Pulszeit am nicht mit dem Puls des Pulsgenerators 18 beaufschlazten Eingang der Schaltlogik LIV ansteht, weil der Bereich des Spannungsnulldurchgangs aufgrund der dort vorhandenen kleinen Spannungsniveaus sehr störsDannunzsempfindlich ist. Figur 9 zeiet ein Ausführunesbeispiel einer Halteschal tune mit automatischer cos# f -Anpassune IV und zwei parallel liegenden Impulsgebern 15,16. Das Potential eines Anschlusses des Gleichstromzweigs des Brücken wleichrichters 23 wird über eine in Durchlassrichtung gepolte Diode 51 des Integrator 11- und Spannunwsdetek- tor 13-Netzwerkes 51 bis 56 an die Parallelschaltung eines Kondensators 55 und einer aus einem Widerstand 52, einer Zenerdiode 53 und einem Widerstand 54 gebildeten Serienschaltung geführt. Das zwischen der Zenerdiode 53 und dem Widerstand 54 anstehende Potential wird mit dem invertierenden Minus-Eineanz eines ersten Komparators 56, vorzugsweise eines Operationsverstärkers, verbunden. Der nichtinvertierende Plus-Eineanz des Komparators 56 wird mit dem an den Widerständen 58, 59 eingestellten Referenzspannungs-Signal gespeist. Der Ausgang des Komparators 56 ist über den Widerstand 60 an den Plus-Eineanz des Komparators 56 zurückgeführt. Der Arbeitspunkt des Komparators 56 wird im wesentlichen durch den Wert der Zenerdiode 53 und die Widerstände 58, 59 bestimmt, wobei anstelle der Zenerdiode 53 auch ein Widerstand oder auch ein vergrösserter Widerstand 58 verwendet werden kann. Der Ausgang des Komparators 56 wird sowohl an einen Kondensator 61 eines ersten monostabilen Multivibrators 61,62,63, welcher den zweiten Impulsgeber 16 repräsentiert, als auch an einen hierzu parallel geschalteten Kondensator 64 eines zweiten monostabilen Multivibrators 64,65,66, welcher den ersten Impulsgeber 15 repräsentiert, geführt. Die den Kondensatoren 61, 64 nach geschalteten Parallelschaltungen aus jeweils einem Widerstand 63, 66 und seiner zugehörigen in Sperrichtung gepolten Diode 62, 65 werden auseanzs- seitie mit einem ersten Potentialaberiff 57 verbunden. Das jeweils am Eingang der Parallelschaltuneen 62,63 und 65,66 abzeeriffene Spannunessienal wird jeweils über zwei in DurchlaRrichtune eeDolte Dioden 67,68 auf die Eingänge eines Inverters 70 geführt sowie über einen Widerstand 69 ebenfalls an den hinter dem dritten Messwiderstand 34 liegenden ersten Potentialabgriff 57 angekoppelt. Der Auseane des Inverters 70 beaufschlagt einen Eingang eines NAND-Gatters 71 eines Pulseenerator 18- und Stellglied 17-Netzwerkes 71 bis 76. Der Ausgang des NAND-Gatters 71 beaufschlagt sowohl die Steuerelek- trode 37 des Halbleiterschalters 8 als auch den Einstellkontakt eines Stellpotentiometers 75. Ein Anschluss des Stellpotentiometers 75 wird über eine in Durchlassrichtung gepolte Diode 73 und einen Widerstand 72 zusammen mit der dem anderen Anschluss des StellDotentiometers 75 nachzeschalteten, in Sperrichtung gepolten Diode 74 an den zweiten Eingang des NAND-Gatters 71 geführt. Dieser zweite Eingang des NAND-Gatters 71 ist zudem über einen Kondensator 76 an den ersten Potential abgriff 57 gelegt. Das am zweiten Potentialabwriff 90 anstehende Potential wird über einen Widerstand 77 an den Plus-Eingang eines zweiten Komparators 82 geführt und über einen Kondensator 80 an den ersten Potentialabgriff 57 angekoppelt. Der Ausgang des zweiten Komparators 82 beaufschlagt über ein drittes monostabiles Multivibrator-Netzwerk 83,811,85 den Minus-Eingang eines dritten Komparators 88. Die für den Minus-Einranz des zweiten Komparators 82 voreesehene Referenzspannung wird aus dem Spannungsteiler-Netzwerk 78,79 zwischen dem Spannunasteilerwiderstand 78 und dem Spannunesteilerwiderstand 79 abzeeriffen. Die für den Plus-Eingang des dritten Komparators vorgesehene Re ferenzspannune wird aus dem Spannungsteiler-Netzwerk 86, 87 zwischen dem Spannunesteilerwiderstand 86 und dem Spannungsteilerwiderstand 87 abgegriffen. Das Spannunesteiler-Netzwerk 78, 79, 86,87 wird über ein Versoreun±s- potential 91 gespeist und an den ersten Potentialabgriff 57 rückzeführt. Der Ausgang des zweiten Komparators 82 ist mit seinem Plus-Eingang über den Kondensator 81 kapazitiv eekoDDelt. Das am Ausgang des dritten Komparators 88 anstehende Signal wird über eine in Sperrichtung eeDolte Diode an das zwischen dem Konden sator 61 und der Anode der Diode 68 liegende Potential geführt. Die Halteimpulse werden in den monostabilen Multivibratoren 61,62,63; 611,65,66 genau dann geformt, wenn die Spannung am invertierenden Minus-Eingang des ersten Komparators 56 ein bestimmtes Spannungsniveau, vorzuzs- weise 50 bis 70 V unterschreitet. In diesem Fall wird der Ausgang des ersten Komparators 56 positiv anze- steuert und diese positiv fortschreitende Veränderung wird über den Kondensator 61 auf den Widerstand 63 übertragen. Von hier aus geht der erregte monostabile Puls über die Diode 68 zum Inverter 70. In diesem Fall wird der normalerweise am Ausgang des NAND-Gatters 71 anstehende Rechteckpuls einstellbaren Tastverhältnisses derart ausgeblendet, dass nur noch der Halteimpuls über die Steuerelektrode 37 den Halbleiterschalter 8 ansteuern kann. Wenn nun nach einer fest vorzezebenen Haltezeit der erste Eingang des NAND-Gatters 71 wieder auf Null zurückgesetzt wird, wird der Halbleiterschalter 8 wieder gepulst angesteuert. Die Zeit des leitenden Zustands des Halbleiterschalters 8 entspricht genau der monostabilen Zeit, die vom ersten monostabilen Multivibrator 61,62,63 erzeugt wird. Diese Pulsdauer wird jedoch durch den Stromniveaudetektor 116 vorzeitie unterbrochen. Der zweite Komparator 82 arbeitet aufgrund des Kondensators 81 wie ein Oszillator. Der Komparator 82 beginnt jedoch erst dann als Oszillator zu arbeiten, wenn der durch den dritten Messwiderstand 34 fliessende Strom einen bestimmten Minimumwert überschritten hat. Die am Ausgang des zweiten Komparators 82 anstehenden Oszillatorimpulse gelangen über den Kondensator 83 auf den Minus-Eingang des Dritten Komparators 88. Sein Auszanz, der ohne die erwähnte hnsteuerunz normalerweise positiv ist, geht jetzt pulsierend auf ein Nullniveau herunter. Aus diesem Grunde wird der erste monostabile Multivibrator 61,62,63 über die Diode 89 vorzeitig entleert, was zu einem durch den Stromdetektor 116 getriggerten Abbruch des Halteimpulses führt. Selbstverständlich wird der erste monostabile Multivibrator 61,62,63 von vornherein eine so ausreichende Dauer des Halteimpulses erzeugen, dass auch die grössten denkbaren EMI27.1 Bereiche noch überbrückt werden könnten. In Figur 9 ist schliesslich zur Sicherheit noch ein zweiter monostabiler Multivibrator 611,65,66 vorgesehen, welcher mit dem ersten monostabilen Multivibrator 61,62,63 parallel geschaltet ist. Er hat jedoch eine viel kürzere Pulszeit als der erste monostabile Multivibrator 61,62,63 und die von ihm erzeugte Dauer des Halteimpulses kann nicht von einem Rücksetz-Signal des Stromdetektors 46 verkürzt werden. Auf diese Weise ist gewährleistet, dass der Halbleiterschalter 8 bei jedem Sannunesnulldurcheana Jedenfalls während einer bestimmten kurzen Zeit leitend ist. Figur 10 zeiet das Prinzipschaltbild einer Schaltunesan- ordnung zum Schutz eines als Schaltregler arbeitenden puisgesteuerten Halbleiterschalters zehen Uberlastunz und Kurzschluss durch ein Spitzenstrombe#renzungsnetzwerk I und ein Effektivstrombegrenzungsnetzwerk II. Ein dem Istwert des Spitzenstroms IS analoges Span nunRssiRnal wird direkt am Messwiderstand RM abgegriffen und im Komparator K2 mit einer internen, den Sollwert repräsentierenden ReferenzsDannunz verglichen. Die resultierende Regelabweichung steuert das Stellglied S bei I < IS in den EiN-Zustand bzw. bei I t Is in den AUS-Zu stand. Diese Spitzenstrombezrenzunz arbeitet aber ei zeitlich analog, da der Schaltimpuls, der die beim t)ber- schreiten eines Spitzenstroms sich ergebene Regelabwei chung repräsentiert, nicht mit unendlich grosser Steilheit einsetzt. Das Effektivstrombegrenzungsnetzwerk arbeitet jedoch als Zweipunkt-Regelschaltung. Hierzu wird der Istwert der Regel grösse Effektivstrom an einem Istwertgeber G erfasst. In einem Komparator K2 wird die Differenz aus einem vor zebbaren Sollwert und dem erfassten Istwert als Regelab- weichung ermittelt, wobei ein als Stellglied S wirkender pulsgesteuerter Halbleiterschalter bei positiver Rezel- abweichung in den Zustand EIN bzw. bei negativer Rezel- abweichung in den Zustand AUS gesteuert werden kann. Dies geschieht z.B. mittels einer Schaltlozik L. In einem Zeitformer Z kann die bei Erreichen oder Uberschrei- ten des maximalen Effektivstroms erforderliche Dauer des Sperrsignals so dimensioniert werden, dass der Halbleiterschalter wieder soweit abkühlen kann, dass er weiterhin im sicheren Arbeitsbereich (SOAR) arbeiten kann. Figur 11 zeigt ein Ausführungsbeispiel der Schutzschal tunzsanordnunz gemäss Figur 10. Der zu schützende Halbleiterschalter 8 liegt wie bereits beschrieben im Gleichspannungszweig eines zur Wechselstromlast 3 seriengeschalteten Brückenzleichrichters 23. Da insbesondere Transistoren bekanntlich sehr emDfindlich gegenüber solchen in ihnen erzeugten Verlustleistunden sind, für welche sie nicht ausgelegt sind, muss gewährleistet sein, dass der Halbleiterschalter 8 stets im sogenannten sicheren Arbeitsbereich arbeiten kann. Hierfür ist eine Leistungsbezrenzunsschaltunz zum Schutze des Halbleiterschalters 8 vorgesehen, die aus einem Spitzenstrombegrenzungsnetzwerk I sowie einem Effektivstrombegrenzungsnetzwerk II besteht. Da die in einem Transistor umgesetzte, durch Wärmeerzeugung charakterisierte Verlustleistung proportional zum Ouadrat des durchfliessenden Stroms ist, wird dieser mittels eines am zweiten Messwiderstand 33 abgreifbaren Spannungsabfalls als Eingangs grösse sowohl für das Spit zenstrombegrenzungsnetzwerk I als auch für das Effektiv strombegrenzungsmesswerk II erfasst. Hinsichtlich des Spitzenstrombegrenzungsnetzwerks I stellt sich am Basis-Emitter-Übergang des ersten NPN Transistors 36, solange der erste NPN-Transistor 36 sperrt, eine gewisse Referenzspannung ein. Diese beträgt z.B. bei üblichen bipolaren Silizium-Transistoren ca. 0,7V. Sobald die am ersten Messwiderstand 32 abgegriffene Spannung den Wert der Referenzspannung überschreitet, wird der erste NPN-Transistor 36 über den Basiswiderstand 35 leitend anzesteuert. Wenn der erste NPN-Transistor 36 leitend wird, wird das Potential der mit dem Kollektor des ersten NPN-Transistors 36 verbundenen Steuerelektrode 37 des Halbleiterschalters 8 sofort kleiner, so dass der Halbleiterschalter 8 als Stellglied den sowohl durch den Halbleiterschalter 8 als auch durch die Wechselstromlast 3 fliessenden Strom begrenzen wird. Wenn als Halbleiterschalter 8 ein schnellschaltender Transistor verwendet wird und die Schaltung im übrigen entsprechend dimensioniert ist, kann ein Ansprechen der SDitzenstrombegrenzunz innerhalb von Nanosekunden erreicht werden. Das Spi tzenstrombegrenzungsnetzwerk alleine vermag jedoch nicht den Halbleiterschalter 8 neuen zu grosse Verlustleistunasaufnahme zu schützen. Das zusätzlich erforderliche Effektlvstrombegrenzungs- netzwerk II stellt sicher, dass der Strom durch den Halbleiterschalter 8 auch auf einen effektiven Höchstwert hin überprüft wird. Parallel zum ersten Messwiderstand 32 ist der Eingang eines Integrators 44,45 gelegt, welcher aus einem RC-Glied in Vierpol-Tiefpassschaltun# besteht. Die einzelnen eepulst am ersten Messwiderstand 32 anstehenden I dt-Impulse werden über den Integratorwider- stand 1111 dem Integratorkondensator ¯45 zugeführt. Nach einer gewissen, durch Wahl der Zeitkonstante # = RC vorgebbaren Zeit ist der Inteçratorkondensator 115 vollständig aufgeladen, so dass am Ausgang des Inteerators 44,45 eine bestimmte Spannung ansteht, die ein Mass für den effektiven Strom durch den Halbleiterschalter 8 ist und mit der die Basis-Emitter-Strecke des zweiten NPN-Transistors 113 beaufschlagt wird. Die am Ausgang des Integrators 4h,45 anstehende Signalspannung repräsentiert genaugenommen nur den arithmetischen Mittelwert des Laststroms. Da arithmetischer und quadratischer Mittelwert jedoch über den sogenannten Formfaktor, welcher ein Mass der Kurvenform darstellt, verknüpft sind, wird am Ausgang des Integrators 44,45 auch ein Mass des Effektivstroms erfasst. Die Bauelemente sind so dimensioniert, dass genau dann, wenn der Effektivstrom durch den Halbleiterschalter 8 einen bestimmten höchstzulässigen Effektivwert überschreitet, der zweite NPN-Transistor 43 leitend wird, so dass sich ein parallel zur Kollektor-Emitter Strecke des zweiten NPN-Transistors ¯43 eeschalteter Zeitformerkondensator 42 entladen kann. In diesem Fall wird ein mit dem Kollektor des zweiten NPN-Transistors 43 verbundener erster Eingang eines ersten NAND-Gatters 38 mit einem Null-Sienal angesteuert, wohingegen der zweite Eingang des ersten NAND-Gatters 38 ständie mit einem Rechteckimpuls einer mehr als zweifachen Nennfrequenz beaufschlagt wird. Am Ausgang des zweiten NAND-Gatters 39 steht in diesem Fall ein Eins-Signal, welches die zusammengeschalteten Eingänge des ersten NAND-Gatters 38 ansteuert. Das zweite NAND-Gatter 39 wirkt als Inverter, so dass sein Ausgang, der mit der Steuerelektrode 37 des Halbleiterschalters 8 verbunden ist, den Halbleiterschalter 8 sperrend ansteuert. Die Schaltlogik LII 38,39 (val. Fig. 10) kann verschieden strukturiert sein; z.B. wäre auch ein AND-Gatter oder ein Mikroprozessor einsetzbar. Da nunmehr der Halbleiterschalter 8 als Stellglied S (val. Fig.10) den Strom und damit auch den Effektivstrom durch sich selbst unterbricht, bekommt er Gelegenheit sich abzukühlen. Da andererseits aber nunmehr keine I dt-Impulse mehr aufin tendiert werden, wird der zweite NPN-Transistor 43 sperrend anzesteuert. In diesem Fall kann sich der Zeitformerkondensator 112 über den Zeitformerwiderstand 41 aus dem Speisepotential 40 wieder aufladen. Wenn der Zeitformerkondensator 42 zenüzend aufgeladen ist, wird das erste NAND-Gatter 38 in einem bestimmten Augenblick wieder umschalten und sofort anschliessend auch den Aus zanz des zweiten NAND-Gatters 39. Folglich steht an der Steuerelektrode 37 wieder ein schaltendes Potential an, wodurch der Rechteckimpuls des Pulszenerators 18 über das erste NAND-Gatter 38 und das zweite NAND-Gatter 39 den Halbleiterschalter 8 wieder ansteuern kann. Zeit sich, dass ein effektiver Strom durch den Halbleiterschalter 8 noch immer einen bestimmten Höchstwert überschreitet, wiederholt sich der zuvor beschriebene geschlossene Wirkunzsablauf. Es zeigt sich, dass das Ef fektivstrombegrenzungsnetzwerk II in der Laze ist, den höchst zulässigen Effektivstrom dynamisch regelnd inner halb einer bestimmten Bandbreite zu halten. Rezelunzs- technisch liegt eine Zwei-Punkt-Reeelunz nebst Halteg- liedsteuerunz (DIN 19226, Nr. 11.1, Nr. 8.4.2) vor. Ferner wird unter dem Einfluss einer Störgrösse, welche zu einem unzulässig hohen Effektivstrom führt, der Halbleiterschalter 8 nicht nur wie im normalen Betriebszustand mit einer Pulssteuerung ausgesteuert, sondern es wird eine Schwingungspaketsteuerung (DIN 111750, Teil 2, Nr.3.#) überlagert. Wenn die Steuerelektrode 37 des Halbleiterschalters 8 sowohl vom Spitzenstrombegren- zungsnetzwerk I als auch vom Effektivstrombegrenzungs- netzwerk II mit dem Freigabesignal 1 angesteuert wird, schaltet der mittels Puisgenerator 18 aufgeprägte Rechteckpuls den Halbleiterschalters 8 mit einer vorge- unebenen Schaltfrequenz. Dies hat zur Folge, dass auch Spitzenströme durch den Halbleiterschalter 8 mit dieser Frequenz erscheinen. Hat z.B. die Wechselstromlast 3 eine parasitäre Kapazität, wird der Spitzenstrom mit dieser vorgegebenen Frequenz pulsierend durch den Halbleiterschalter 8 fliessen. Er kann dies aber nur insoweit, als erstens der vorgegebene Spitzenstrom als auch zweitens der vorgegebene Effektivstrom nicht überschritten wird. Mit der erfindunzszemäRen Schaltunesanordnunz nach Fig. 2 kann somit eine Laststromregelung durcheeführt werden. Es erscheint deutlich, dass die Zeit, die während des Aufladens des Zeitformerkondensators 42 vergeht und welche der Schaltpause des Halbleiterschalters 8 entspricht, genügend lang sein muss, damit der Halbleiterschalter 8 sich wieder abkühlen kann. Dies kann durch Dimensionierung der Zeitkonstanten z = RC des Zeitformers Z sowie durch Abstimmung auf die Kenndaten des verwendeten Halbleiterschalters 8 erreicht werden. Es ist wichtig, die Abschaltzeit des Halbleiterschalters 8, die über den zweiten NPN-Transistor ¯43 eingeleitet wird, so ausreichend zu dimensionieren, dass der Halbleiterschalter 8 stets im SOAR-Gebiet betrieben wird. Das SOAR-Gebiet kann grundsätzlich aus dem Kennlinienfeld des verwendeten Halbleiterschalters 8 ermittelt werden. In der Praxis wurde untersucht, wie schnell der zweite NPN Transistor ¯43 des Effektivstrombegrenzungsnetzwerks II arbeiten darf. Dies hängt von der Pulsbreite der maximal zu erwartenden Spitzenstromimpulse ab, die durch den Halbleiterschalter 8 und den ersten Messwiderstand 32 z.B. als Folge des Entladens parasitärer Kapazität der Wechselstromlast 3 fliessen. Je grösser die parasitäre Kapazität der Wechselstromlast 3 ist, desto grösser wird im Verhältnis auch die Pulsbreite der maximalen Spitzenstromimpulse werden. Es muss somit sichergestellt sein, dass der Integrator 1111,45 stets eine Zeitkonstante haben muss, die grösser als die genannte Pulsbreite der maximalen Spitzenstromimpulse ist. Figur 12 zeigt ein weiteres Ausführungsbeispiel der Schutzschaltungsanordnung gemäss Figur 10. jedoch mit verbessertem Kurzschlussschutz. Die Schaltungsanordnung gemäss Figur 12 unterscheidet sich von derjenigen gemäss Figur 11 nur dadurch, dass zwischen dem Halbleiterschalter 8 und dem ersten Messwiderstand 32 (RM) ein weiterer zweiter Messwiderstand 33 (RG) zwischengeschaltet ist, wobei das einzanesseitiz auf den Inteeratorwiderstand ¯45 aufFeDräete Potential nicht zwischen erstem Messwiderstand 32 und Halbleiterschalter 8, sondern zwischen zweitem Messwiderstand 33 und Halbleiterschalter 8 abceçriffen wird. Als Halbleiterschalter 8 kann z.B. ein MOSFET-Transistor verwendet werden. Bekanntlich können solche Transistoren über eine kurze Zeit einen sehr hohen Spitzenstrom ertragen. Wird jedoch der höchst zulässige Spitzenstrom bzw. die höchst zulässige Zeit überschritten, dann wird der MOSFET-Transistor zerstört. MOSFET-Transistoren können üblicherweise einen SDitzenstrom von z.B. 10 A während mindestens 300 Mikrosekunden pro Kurzschlussfall verkraften. Damit der Halbleiterschalter 8 bei einem Kurzschlussfall nicht zerstört wird, muss das Ausschalten innerhalb des vom Hersteller angege- benen Spitzenstroms und der höchst zulässigen Zeit stattfinden, wobei bei den heutigen MOSFET-Transistoren die Spitzenstrombezrenzuneseeschwindizkeit ca. im Nano-Sekundenbereich liegt. Um den Halbleiterschalter 8 einwandfrei funktionieren zu lassen, ist es notwendig, dass die Abschaltung über den Weg G-K2-Z-LII (val. Fig.10) so schnell wie möglich stattfindet, nachdem über den Komperator K 1 eine analoge Strombegrenzung aktiviert ist. Am besten geschieht dies dadurch, dass man den Halbleiterschalter 8 im Bezug auf die erwähnte SDitzen stromberrenzunz über K1 bereits auf einem relativ niedrigen Stromniveau abschalten lässt. Dies wird durch den zusätzlichen zweiten Messwiderstand 33 erreicht, der dafür sorgt, dass der Komparator K2 bereits auf ein niedrigeres Stromniveau anspricht als der Komparator K1. Im übrigen funktioniert die Schaltung umso besser, je weiter die Komparatoren K1,K2 in der Komparation ausei nanderliegen. Dabei wird der Komparator K2 zusammen mit dem Ist-Wert-Geber G so dimensioniert, dass er immer auf einen im vorhinein festeeleeten effektiven Strom anspricht, bei welchem die Sicherung abschalten muss. Beispielhaft sei angenommen, dass der Halbleiterschalter 8 einen Spitzenstrom von 10 A verkraften kann. Dieser wird dann über den Komparator K1 analog eingestellt. Die Sicherunzsschaltune soll jedoch bereits bei 2 A an sprechen. In diesem Fall wird der Komparator K2 auf einen Spitzenwert von Is = 2,8 A < Ieff = 2 A) dimensioniert. Der Ist-Wert-Geber G wird nun so dimensioniert, dass der Komparator K2 nicht früher als absolut notwendig anspricht. Wenn beispielsweise der Halbleiterschalter 8 während 300 Mikrosekunden einen höchst zulässigen Spitzenstrom von 10 A verkraften kann, wird der Ist-Wert-Geber G auf eine Ansprechzeit von z.B. 200 Mikrosekunden eingestellt. Wird nun die Ansprechzeit von 200 Mikrosekunden in Verbindung mit einem Spitzenstrom oder in Verbindung mit einem niedrigeren Strom, bei welchem der Komparator K1 aber noch nicht anspricht, überschritten, dann wird der Komparator K2 ansprechen, sofern der genannte Spitzenstrom IS = 2,8 A überschritten wird. D.h. dass der drohende Überstrom sozusagen antizipiert wird und bereits im Vorfeld, d.h. während des Stromanstiegs Gegenmassnahmen, d.h. Pulsbe- trieb, getroffen werden. Spricht nun der Komparator K2 an, dann wird der Zeitformer Z einen Impuls bestimmter Pulsdauer abgeben, der über die Schaltlogik LII den Halbleiterschalter 8 während einer vorgebenen Zeit sofort in den sperrenden Zustand bringt, damit das Substrat des Halbleiterschalters 8 wieder abkühlen kann. In der Praxis hat sich eine Impulszelt des Zeitformers Z von T = 100 Millisekunden als wirksam herausgestellt. Das bedeutet, dass der Halbleiterschalter 8 während der Schutzwirkung der Schaltung 10 x/Sekunde ausgeschaltet und 10x/Sekunde eingeschaltet wird. Durch die Kombination des erfindungsgemässen Wechselstromstellers mit einer erheblich verlustleistungsredu- zierten Triac 4,6-Ansteuerschaltunz des Freilaufnetzwerkes, mit einer Halteschaltung mit automatischer cos t -Anpassung sowie mit einer Schaltunnsanordnuna zum Schutz des pulsgesteuerten Wechselstromstellers gegen Uberlastung und Kurzschluss ist ein geräusch- und verlustarmer, sowie überaus störunanfälliger Wechselstromsteller geschaffen. Bezunszeichenliste 1,2 Wechselspannungsanschlussklemmen 3 Wechselstromlast erster Freilaufschalter 5 erste Freilaufdiode 6 zweiter Freilaufschalter 7 zweite Freilaufdiode 8 Halbleiterschalter 9 Stromknotenpunkt 11 Integrator 13 Spannungsdetektor 15 erster Impulsgeber 16 zweiter Impulsgeber 18 Puisgenerator 21 Anschlussklemme 23 Brückengleichrichter 24 erster Ansteuerwiderstand 25 erste Ansteuerdiode 26 erster Kondensator des Freilaufnetzwerks 27 erster Widerstand des Freilaufnetzwerks 28 zweiter Kondensator des Freilaufnetzwerks 29 zweiter Widerstand des Freilaufnetzwerks 30 zweiter Anstuerwiderstand 31 zweite Ansteuerdiode 32 erster Messwiderstand RM 33 zweiter Messwiderstand RG 34 dritter Messwiderstand 35 Basiswiderstand des ersten NPN-Transistors 36 36 erster NPN-Transistor 37 Steuerelektrode des HL-Schalters 8 38 erstes NAND-Gatter 39 zweites NAND-Gatter 110 Speisepotential 41 Zeitformer-Widerstand ,42 Zeitformer-Kondensator 113 zweiter NPN-Transistor 44 Integrator-Widerstand ¯45 Integrator-Kondensator 116 Stromdetektor 51 Diode des Spannungsdetektors 13 52 Widerstand des Spannungsdetektors 53 Zenerdiode " " 54 Widerstand 11 55 Kondensator 56 erster Komparator d.Spannungsdetektors 13 57 erster Potentialabgriff 58 Spannungsteilerwiderstand 59 Spannun#steilerwiderstand 60 Gegenkopplungswiderstand 61 Kondensator v. zweitem Impulsgeber 16 (erster monostabiler Multivibrator 61,62,63) 62 Diode v. zweitem ImDulszeber 16 63 Widerstand v. zweitem Impulsgeber 16 64 Kondensator v. erstem Impulsgeber 15 (zweiter monostabiler Multivibrator 611,65,66) 65 Diode v. erstem Impulsgeber 15 66 Widerstand v. erstem Impulsgeber 15 67,68 Dioden 69 Widerstand 70 Inverter 71 NAND-Gatter d. Pulsgenerator 18- u.StellDotentio meter 75 -Netzwerks 71 bis 76 72 Widerstand d. dito 73,74 Dioden d. dito 75 Stelipotentiometer dito 76 Koppel kondensator dito 77 Eingangswiderstand d. Stromdetektors ¯46 7#,79 Spannungsteilerwiderstände d. Stromdetektors 46 80,81 Kondensatoren " " 82 zweiter Komparator ¯ 83 Kondensator eines dritten monostabilen Multivibra tors (83,84,85) des Stromdetektors ¯46 84 Diode eines dito 85 Widerstand eines dito 86,87 Spannungsteilerwiderstände d. Stromdetektors ¯46 88 dritter Komparator 89 Koppeldiode " 90 zweiter Potentialabgriff 91 Versorgungspotential I Spitzenstrombenrenzunasnetzwerk II Effektivstrombezrenzunzsnetzwerk III Halteschaltung IV Halteschaltung mit automatischer cos #-Anpassung S Stellglied RM erster Messwiderstand 32 RG zweiter Messwiderstand 33 K1 Komparator von I K2 Komparator von II G Ist-Wert-Geber Z Zeitformer LII Schaltlozik von II LIV Schaltlogik von IV T1,T3 NPN-Transistoren der Triac 4,6-Ansteuerschaltunz T2,T11 PNP-Transistoren " " " R1,R2,R4,R5,R6,R7,R8 Widerstände dito D3 Diode dito ZD1 Zenerdiode der Speiseschaltung ZD1,C1,R3,D2 für die Triac 4,6-Ansteuerschaltung R3 Koppel kondensator dito R3 Widerstand dito D2 Diode dito

Claims: Patentansprüche 1. Schaltungsanordnung mit einer an eine Wechselspannungsquelle anschliessbaren, einen induktiven Anteil aufweisenden Wechselstromlast, mit einem elektrisch in Reihe zur Wechselstromlast angeordneten gesteuerten Laststromschaltmittel, mit einem Steuernetzwerk zur Steuerung des Laststromschaltmittels durch eine wesentlich über der Wechselspannungsfrequenz liegende Pulsfrequenz, wobei die Pulsfrequenz oder das Tastverhältnis der Steuerimpulse über ein Stellglied derart verstellbar ist, dass die Wechselstromlast mit einem durch die Pulsfrequenz getakteten Wechselstrom gespeist wird, sowie mit zwei parallel zur Wechselstromlast liegenden, mittels Freilaufschaltmittel steuerbaren antiparallelen Freilaufzweigen, dadurch gekennzeichnet, dass eine Halteschaltung (13,15) vorgesehen ist, welche das Laststromschaltmittel (8,23) entweder unmittelbar oder mittelbar über das Steuernetzwerk (75,18) derart beeinflusst, dass das Laststromschaltmittel (8,23) während eines im Bereich des Nulldurcheanz der Wechselspannung liegenden Haltebereichs (H) entweder in einer geöffneten oder in einer zeschlossenen Schaltstellunz verbleibt, wobei der Haltebereich (H) mindestens denjenigen Phasenbereich EMI41.1 abdeckt, in welchem störende Induktionsspannunesimpulse auftreten. 2. Schaltunesanordnunz nach Anspruch 1, dadurch zekennzeichnet, dass eine den Haltebereich (H) beerenzen- de erste Haltebereichserenze (H1) spätestens durch den NulldurchEan2 der Wechsel spannung und eine zweite Halte bereichszrenze (H2) frühestens durch den folgenden Null durchgang des nacheilenden Wechselstroms zeitlich vorgegeben ist. 3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Laststromschaltmittel (8,23) einen mit seinen Wechselspannungsanschlüssen in Serie zur Wechselstromlast (3) liegenden, ungesteuerten Brückengleichrichter (23) und einen gesteuerten Halbleiterschalter (8), vorzugsweise einen Transistor aufweist, der mit seiner Schaltstrecke den Gleichspannungszweig des Brückenzleichrichters (23) überbrückt. 4. Schaltungsanordnung nach einem der vorhergehen- den Ansprüche, dadurch zekennzeichnet, dass die Halteschaltung (13,15) einen Spannunesdetektor (13) und einen ersten Impuls#eber (15) aufweist, dass das dem Spannungs- detektor (13) zugeführte Einzanzssiznal direkt oder indirekt von der Wechselspannung der Wechselspannungs- quelle abgeleitet ist und dass das vom Spannungsdetektor (13) abzezebene Ausgangssignal den Eingang des ersten Impulsgebers (15) trizzert, wobei dessen Ausgang mit dem Steuernetzwerk (75,18) des Halbleiterschalters (8), zezebenenfalls über zwischengeschaltete Bauelemente, verbunden ist. 5. Schaltungsanordnung nach Anspruch ¯4, dadurch gekennzeichnet, dass das dem Spannungsdetektor (13) zuze- führte Einzanzssignal von einem der Gleichstromanschlüsse des Brücken-Gleichrichters (23) abgenommen wird und über einen Integrator (11) geführt ist, der die Pulsfrequenz unterdrückt, so dass nur die Hüllkurve des vom Brücken-Gleichrichter (23) kommenden Signals verbleibt. 6. Schaltunesanordnung nach einem der Ansprüche 4 bis 5, dadurch gekennzeichnet, dass der erste Impulsgeber (15) bei jeder Triggerung einen Halteimpuls bestimmter Pulsbreite formt, wobei die Pulsbreite dem maximalen Haltebereich (H) entspricht und die vom Steuernetzwerk (75,18) kommenden Steuerimpulse solange wirkungslos sind, solange der Halteimpuls andauert. 7. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der dem Halbleiterschalter (8) zugeführte Halteimpuls entweder auf das Steuernetzwerk (75,18) einwirkt und dieses an der Abgabe eines pulsierenden Steuersienals hindert oder das pulsierende Steuersignal durch Superposition ausblendet. 8. Schaltungsanordnung nach einem der vorhereehen- den Ansprüche, dadurch gekennzeichnet, dass die den Be einn des Haltebereichs (H) definierende erste Haltebe reichsgrenze (H1) zeitlich soweit vor den WechselsDan nungsnulldurchgang gelegt ist, dass dU/dt-empfindliche Bauelemente durch induktive Spannungsspitzen nicht be schädigt oder unzulässig beeinflusst werden. 9. Schaltungsanordnung nach einem der vorhereehen- den Ansprüche, dadurch gekennzeichnet, dass die das Ende des Haltebereichs (H) definierende zweite Haltebereichs grenze (H2) entsprechend dem cos + im Laststromkreis derart festoeleet ist, dass bei cos f =1 die zweite Hal- tebereichsgrenze (H2) frühestens in den Nuildurchgang der Spannung fällt und bei kleinerwerdendem cos f sich nacheilend mit dem Nuildurchgang des Stroms soweit ver schiebt, dass sie in diesem oder unmittelbar davor bzw. dahinter zu liegen kommt. 10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, dass eine Regeischaltung für eine automatische Anpassung der zweiten Haltebereichsgrenze (H2) an den jeweiligen cos # dadurch sorgt, dass in Serie zur Schaltstrecke des Halbleiterschalters (8) ein dritter Messwiderstand (34) als Stromsensor liegt, dass der an ihm auftretende Spannungsabfall die Eingangsgrösse eines Stromdetektors (46) ist, der bei I(t) = 0 oder I(t)#O an einen durch den Spannun#sdetektor (13) zetrizzerten zweiten ImDulszeber (16) einen Rücksetzimpuls genau dann liefert, wenn der Spannun#sdetektor (13) nach dem Durchlaufen eines monoton abfallenden Spannungspegels unmittelbar zuvor U(t) = 0 detektiert hat. 11. Schaltunzsanordnunz nach den Ansprüchen 6 und 10, dadurch gekennzeichnet, - dass das Potential eines Anschlusses des Gleichstrom zweites des Brückengleichrichters 23 über eine in Durchlassrichtung gepolte Diode (51) an die Parallelschaltunz eines Kondensators (55) mit einer aus einem Widerstand (52), einer Zenerdiode (53) und einem Widerstand (54) gebildeten Serienschaltung geführt wird, - dass das zwischen der Zenerdiode (53) und dem Widerstand (511) anstehende Spannunespotential den invertierenden Eingang und das zwischen den SDannunzsteilerwider- ständen (58,59) eingestellte Referenzspannungssignal den nichtinvertierenden Eingang eines ersten Konparators (56) beaufschlagt, dass durch den über den Widerstand (60) mit dem nicht invertierenden Eingang verbundenen Ausgang des ersten Komparators (56) sowohl ein aus der Serienschaltunz eines Kondensators (61) mit einer in Sperrichtung gepolten und mit einem Widerstand (63) überbrückten Diode (62) gebildeter erster monostabiler Multivibrator (61,62,63) als auch ein aus der Serienschaltung eines Kondensators (611) mit einer in Sperrich tunz gepolten und mit einem Widerstand (66) überbrückten Diode (65) gebildeter zweiter monostabiler Multivibrator (64,65,66) parallel eetrizzert wird, - dass die unmittelbar hinter den Kondensatoren (61,611) abzezriffenen Potentiale jeweils über in DurchlaBrich- tune gepolte Dioden (67,68) auf den über einen Widerstand (69) mit einem ersten Potentialabgriff (57) verbundenen Eingang eines als Inverter (70) geschalteten NAND-Gatters geleitet werden, - dass der Ausgang des Inverters (70) einen ersten Einzanz eines NAND-Gatters (71) eines Pulsgenerators (18) - und Stelipotentiometer (75)-Netzwerks (71 bis 76) beaufschlagt und dass ein erster Anschluss des Stellpotentiometers (75) über die Reihenschaltung einer in DurchlaRrichtunz gepolten Diode (73) mit einem Widerstand (72) gemeinsam mit einem über eine in Sperrichtung gepolte Diode (74) geführten zweiten Anschluss des Stellpotentiometers (75) einen zweiten Eingang des NAND-Gatters (71) beaufschlagt, wobei letzterer über einen Koppelkondensator (76) mit dem ersten Potentialabgriff (57) verbunden ist, - dass der Ausgang des NAND-Gatters (71) sowohl den Einstellkontakt des Stellpotentiometers (75) als auch die Steuerelektrode (37) des Halbleiterschalters (8) ansteuert, - dass der am zweiten Potentialabgriff (90) detektierte Eingangssignal für den Stromdetektor (46) über einen Eingangswiderstand (77) dem nichtinvertierenden Eingang eines zweiten Komparators (82) zugeführt und über einen Kondensator (80) an den ersten Potentialabgriff (57) angekoppelt ist, - dass der mit seinem nicht invertierenden Eingang über einen Kondensator (81) kapazitiv RekoDDelte <RTI ID=46.8> Ausgang des zweiten Komparators (82) über einen aus der Serienschaltung eines Kondensators (83) mit einer in Sperrichtung gepolten und mit einem Widerstand (84) überbrückten Diode (85) gebildeten dritten monostabilen Multivibrator (83,811,85) unmittelbar hinter dem Kondensator (83) an den invertierenden Eingang eines dritten Komparators (88) selbst ist, wobei das für den invertierenden Eingang des zweiten Komparators (82) benötigte Referenzspannungssignal zwischen den seriengeschalteten Span nunzsteilerwiderstanden (78,79) und das für den nicht invertierenden Eingang des dritten Komparators (88) benötigte ReferenzsDannunEssiznal zwischen dem serienze- schalteten Spannunesteileruiderstanden (86,87) abge- griffen wird und wobei das SDannunzsteilernetzwerk (78,79,86,87) einzanzsseitiz über ein Versorgungspoten- tial (91) gespeist und ausgangsseitig an den ersten Potentialabgriff (57) rückgeführt wird - und dass das am Ausgang des dritten Komparators (88) anstehende und über eine in Sperrichtung gepolte Diode (89) weiterzeleitete Triggersignal den ersten monostabilen Multivibrator (61,62,63 zwischen dem Kondensator (61) und der Anode der Diode (68) triggert. 12. Schaltungsanordnung nach einem der vorhereehen- den Ansprüche, dadurch eekennnzeichnet, dass in jedem der antiparallel geschalteten Freilaufzweige als Freilaufschalter (4,6) ein Thyristor oder ein Triac liegt, dessen Schaltstrecke durch die Reihenschaltung eines RC-Gliedes (27,26; 29,28) parallel überbrückt ist und jeweils in Reihe zu dieser Schaltung eine Diode (5,7) liegt, welche gegenüber der im jeweils anderen Freilaufzweig liegenden Diode (5,7) antiparallel gepolt ist. 13. Schaltungsanordnung nach einem der vorhereehen- den Ansprüche, dadurch gekennzeichnet, dass Triacs als Freilaufschalter (¯4,6) dienen, deren Steuerelektroden jeweils über RD-Glieder (211,25 ; 30,31) an derselben Wechselspannungsanschlussklemme (2) der Wechselspannungs- quelle liegen, wobei die Ansteuerdioden (25,31) die beiden Steuerelektroden der Triacs gegensinnig nur während einer bestimmten Halbwelle an Spannung legen. 14. Schaltunesanordnune nach Anspruch 13, dadurch eekennzeiehnet, dass zwischen den Steuerelektroden der als Freilaufschalter (4,6) dienenden Triacs und den RD-Gliedern (24,25 ; 30,31) jeweils zusätzliche, pulsierende Triac-Ansteuerung gewährleistende Triac (4,6)-Ansteuernetzwerke (T1,T2, R1,R2,R11 ; ; T3,T11, R5,R6,R7,R8, D3) zwischeneeschaltet sind und dass für diese eine zusätzliche Speiseschaltung (ZD1, D2, C1, R3) derart vorgesehen ist, dass zwischen den Wechsel spannunesanschluRklemmen (1,2) die Reihenschaltung eines mit einer Zener-Diode (ZD1) überbrückten Koppelkondensators (C1), eines Widerstands (R3) sowie einer Koppel diode (D2) angeordnet ist und dass die Kathode der Zener-Diode (ZD1) am Potential der Wechselspannunes- klemme (1) und die Kathode der Diode (D2) am Potential der Wechselspannungsklemme (2) liest. 15. Schaltungsanordnung nach Anspruch 111, dadurcn gekennzeichnet, dass die Kollektoren des NPN-Transistors (T1) und des PNP-Transistors (T2) einerseits, die Emitter des NPN-Transistors (T3) und des PNP-Transistors (T4) andererseits sowie der Emitter des NPN-Transistors (T1) und der Kollektor des PNP-Transistors (T4) untereinander verbunden sind, dass Basis und Emitter des NPN-Transistors (T1) mittels Widerstand (R1), Basis und Emitter des PNP-Transistors (T2) mittels Widerstand (R2) > Basis und Emitter des NPN-Transistors (T3) mittels Widerstand (R6) sowie Basis und Emitter des PNP-Transistors (T4) mittels Widerstand (R7) überbrückt sind, dass die Basis des NPN-Transistors (T1) mit dem Widerstand (24) des RD-Glieds (24,25) und die Basis des PNP-Transistors (T4) mit dem Widerstand (30) des RD-Glieds (30,31) verbunden ist, dass das Basispotential des PNP-Transistors (T2) über den zugehörigen Basiswiderstand (R4) an die Anode der ersten Freilaufdiode (5) und das Basispotential des NPN-Transistors (T3) über den zuzehörizen Basiswidertand (R5) an die Kathode der zweiten Freilaufdiode (7) geführt ist, dass das Potential der Wechselspannungsklemme (i) über eine in Sperr-Rich tunz gepolte Diode (D3) an die Basis des NPN-Transistors (T3) und über einen Widerstand (Rg) an die Emitter der Transistoren (T3,T4) geführt ist, und dass das der Speiseschaltung (ZD1, C1, R3, D2) zwischen Kondensator (C1) und Widerstand (R3) entnommene Speisepotential an den Emitter des Transistors (T1) sowie an den Kollektor des Transistors (T4) geführt wird und die jeweilige Steuerelektrode der Triacs (4,6) durch das Emitterpotential des Transistors (T2) bzw. das KollektorDotential des Transistors (T) angesteuert wird. 16. Schaltungsanordnung nach einem der vorhereehen- den Ansprüche, dadurch gekennzeichnet, dass die vom Pulsgenerator (18) des Steuernetzwerks (75,18) abeeee- bene Pulsfrequenz mehr als doppelt so hoch wie die Nennfrequenz der Wechsel spannung, vorzugsweise aber grösser als 16 kHz ist. 17. Schaltungsanordnunz nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass für den eesteuerten Halbleiterschalter (8) eine in seinem Steuerkreis liegende Schutzschaltung in Form eines Spitzenstrombegrenzun#snetzwerks (1) und eines Effektiv strombegrenzungsnetzwerks (II) vorgesehen ist, wobei bei letzterem ein Ist-Wert-Geber (G) an einen nachgeschalteten Komparator (K2) einen Ist-Wert abgibt, den er aus dem die Schaltstrecke des Halbleiterschalters (8) durchfliessenden Laststrom bildet, der Komparator (K2) den Ist-Wert mit einem vorgebbaren Soll-Wert vergleicht und auseanesseitia seinen Schaltzustand ändert, sobald der Laststrom den zulässigen Effektivwert überschreitet, sowie das binäre Ausgangssignal des Komparators (K2) einem Zeitformer (Z) zugeführt ist, der über eine Schaltloeik (LII) an den Steuerkreis des Halbleiterschalters (8) Sperrimpulse weitereibt, durch welche sich die Dauer der Sperrphasen des gesteuerten Halbleiterschalters (8) soweit erhöht, dass sich der Laststrom auf einen zulässieen Effektivwert reduziert. 18. Schaltunesanordnung nach Anspruch 17, dadurch zekennzeichnet, dass in Serie zur Schaltstrecke des Halbleiterschalters (8) ein erster Messwiderstand (32) liegt, dessen an ihm auftretender Spannungsabfall die EinzaneseröBe sowohl des Spitzenstrombe#renzungsnetz- werks (I) als auch des Effektivstrombegrenzungsnetzwerks (11) darstellt oder dass zusätzlich zum ersten messwider- stand (32) ein zweiter Messwiderstand (33) in Reihe liegt, wobei der längs der beiden Messwiderstände (32,33) insgesamt auftretende Spannungsabfall die Eingangsgrösse des Effektivstrombezrenzunzsnetzwerks (II) sowie der längs des ersten Messwiderstands (32) auftretende Span nungsabfall die Eingangsgrösse des Spitzenstrombegrenz unzsnetzwerks (I) darstellt und wobei der Komparator (K2) des Effektivstrombegrenzungsnetzwerks (11) auf ein wesentlich niedriweres Spannunwsniveau anspricht, als der Komparator (K1) des Spitzenstrombegrenzungsnetzwerks (I). 19. Schaltunwsanordnung nach einem der Ansprüche 17 bis 18, dadurch wekennzeichnet, dass der einen Inte wratorwiderstand (44) und einen Intewratorkondensator (45) in Tiefpass-Vierpol-Schaltung aufweisende Ist-Wert-Geber (G) an seinem den Eingang des Komparators (K2) beaufschlawenden Ausgang einen dem arithmetischen Mittelwert des Laststroms proportionalen Ist-Wert abgibt und der Formfaktor des Laststroms über die Höhe des Sollwertes und die Dauer der Sperrimpulse berücksichtigt wird. 20. Schaltungsanordnung nach einem der Ansprüche 17 bis 19, dadurch wekennzeichnet, dass der Ausgang des Komparators (K2) parallel zu einem Zeitformerkondensator (42) des Zeitformers (Z) geschaltet ist, dass der Zeitformerkondensator (42) über einen zu ihm in Reihe liegenden Zeitformerwiderstand (41) an ein Speisepotential (40) zeleet ist und dass der als Komparator (K2) dienende zweite NPN-Transistor (43) mittels des am Ausgang des Ist-Wert-Gebers (G) anstehenden Ist-Wertes beim Unterschreiten bzw. beim Überschreiten eines maximalen Effektivstroms sperrend bzw. ieitena durchgesteuert wird. 21. Schaltungsanordnung nach einem der Ansprüche 17 bis 20, dadurch gekennzeichnet, dass die Schaltlogik (LII) ein erstes NAND-Gatter (38) besitzt, dessen erster Eingang an einem Puisgenerator (18) liegt und dessen zweiter Eingang mit dem Kollektorpotential des zweiten NPN-Transistors (43) verbunden ist, sowie ein am Ausgang des ersten NAND-Gatters (38) als Inverter geschaltetes zweites NAND-Gatter (39) aufweist, dessen Ausgang die Steuerelektrode (37) des Halbleiterschalters (8) beaufschlagt.

Inventors: VENEMA, TJEERD
Applicants: ASEA BROWN BOVERI AKTIENGESELLSCHAFT
Application year: 1986
Main classification: H02M5
IPC codes: H02M5