METHOD FOR THE MICROPROCESSOR-CONTROLLED SUPERVISION AND FOR THE CONTROL OF A DOCUMENT STREAM IN A DOCUMENT-PROCESSING UNIT

Abstract: In the main memory of the microprocessor, a table constructed in matrix form is opened which provides for each column one storage space each for the nominal states of the individual compartment selectors and compartment light barriers and for the actual states of the compartment light barriers and of the input light barrier, a pointer being cyclically switched further along the table column by column at a fixed cycle pattern. Triggered by a document passing the input light barrier and by its selection, predetermined by the document data, of the storage compartment, a nominal signal is in each case set in the columns which correspond to the respective path distances between input light barrier and the selected compartment selector or the associated storage compartment at the same time with the setting of the actual signal for the input light barrier. Nominal and actual state signals of each compartment light barrier are checked for equality for each column, an error signal being set in the case of an inequality. <IMAGE>

Description: Verfahren zur mikroprozessorgesteuerten Uberwachung und Steuerung des Beleglaufs in einer Belegverarbeitungs einrichtung Die Erfindung betrifft ein Verfahren zur mikroprozessor gesteuerten Uberwachung und Steuerung des Beleglaufs in einer Belegverarbeitungseinrichtung nach dem Oberbegriff des Patentanspruchs 1. Es sind bereits Belegverarbeitungseinrichtungen bekannt, bei denen der Beleglauf durch Lichtschranken oder ähnliche Signalgeber überwacht und mit Hilfe eines Mikroprozessors unter Auswertung der Lichtschrankensignale gesteuert werden kann. Im besonderen gilt dies für die Überwachung der Belege auf ihrem Weg in jeweils eines von mehreren Ablage fächern durch eine entsprechende Steuerung der vor den einzelnen Ablagefachern jeweils angeordneten Fachweichen sowie für die Uberwachung innerhalb des Ablagefachs im Hinblick auf eine richtige oder falsche Belegablage. Der vorliegenden Erfindung liegt nun die Aufgabe zugrunde, für eine mikroprozessorgesteuerte Belegverarbeitungs einrichtung eine möglichst einfache Lösung anzugeben, die für jeden an einer Eingangslichtschranke auftretenden Beleg folgenden Bedingungen genügt: 1. Die für den Beleglauf jeweils in Betracht kommen de Fachweiche ist für eine bestimmte, je nach Lunge des Beleges unterschiedlich lange Zeitdauer zeitlich verzbgert anzusteuern. 2. Ebenfalls zeitlich verzögert ist das Passieren des Beleges vor einer der vorhandenen Fachlicht- schranken dahingehend zu überwachen, ob der Be leg in das richtige Ablagefach transportiert worden ist. 3. Die Bedingungen nach Ziff. 1 und 2 müssen auch dann eingehalten werden, wenn sich mehrere Belege unterschiedlicher Länge gleichzeitig in der Fach strecke eines mehrere Ablagefächer aufweisenden Ablagemoduls befinden. Die Lösung dieser Aufgabe ergibt sich erfindungsgemäss durch die kennzeichnenden Merkmale des Patentanspruchs 1. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben. Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand der Zeichnung näher erläutert. Dabei zeigen FIG 1 den prinzipiellen Aufbau einer Belegverarbei tungseinrichtung im Bereich eines Ablagefach Moduls FIG 2 den Aufbau einer Speichertabelle mit innerhalb eines ersten Zeitraums stattfindenden Speicher einträgen FIG 3 die Speichertabelle nach FIG 2 mit zusätzlichen Einträgen innerhalb eines zweiten Zeitraums FIG 4 die spaltenweise Auswertung der in der Speicher tabelle nach FIG 2 und 3 gespeicherten Daten Die FIG 1 zeigt einen Ausschnitt aus einer Beleglaufstrecke einer Belegverarbeitungseinrichtung im Bereich einer sogenannten Fachstrecke mit vier Fachweichen FW1... FW4 und zugehörigen Ablagefächern ALF1...ALF4. Zur Uberwachung des Beleglaufs ist am Beginn der Fachstrecke eine Eingangslichtschranke ELS und in jedem Ablagefach ALF1...ALF4 je eine Fachlichtschranke FLS1...FLS4 vorgesehen. Für die Speicherung der verschiedenen Lichtschrankensignale ist im Arbeitsspei- cher des die Belegverarbeitungseinrichtung steuernden Mikrocomputers ein matrixartig aufgebauter Speicherbereich vorgesehen, dessen prinzipieller Aufbau aus FIG 2 ersichtlich ist. Dieser in FIG 2 dargestellte Speicherbereich besteht z.B. aus 256 Spalten SO, S1...S255 zu je 13 Bit, die jeweils ein Speicherwort bilden, wobei den einzelnen Bitstellen, in der Reihenfolge von oben nach unten, folgende Signalzustände zugeordnet sind. Im einzelnen beinhalten die Bitstellen Z1 bis Z4 die jeweiligen Soll Zustände SZ-FWl. . .SZ-FW4 der Fachweichen FW1...FW4, die Bitstellen Z5 bis Z8 bzw. Z9 bis Z12 die je- weiligen Soll-Zustände SZ-FLSl.. .SZ-FLS4 bzw. Ist-Zustände IZ-FLS1...IZ-FLS4 der Fachlichtschranken FLSl.. .FLS4 und die Bitstelle 13 schliesslich den Ist Zustand IZ-ELS der Eingangslichtschranke ELS. Entlang dieser Tabelle bewegt sich ein Zeiger Z, der alle 5 msec auf die nächste Spalte bzw. auf das nächste 13 Bit-Wort zyklisch weiterschaltet, wobei der Zeiger nach der Spalte 255 wieder auf die Spalte 0 zurückspringt. Vor Beginn eines ersten Beleglaufs sind nach einer Ein schaltnormierung alle Bits gelöscht, d.h. zelle Lichtschranken ELS, FLSl...FLS4 werden als hell erwartet und alle Weichen FW1...FW4 sind auf geraden Durchlauf gestellt. Der Zeiger Z steht in der Spalte ¯ bzw. auf das Wort ¯. Nach 5 msec erscheine nun an der Eingangslichtschranke ELS ein Beleg, der aufgrund seiner Belegdaten z.B. in das zweite Ablagefach ALF2 transportiert werden soll. Der Zeiger zeigt auf die Spalte 1 - Zeigerstellung Z-S1 - bzw. auf das Wort 1, in welchem nun in der Bitstelle Z13 das Ist-Zustandsbit IZ-ELS der Eingangslichtschranke ELS gesetzt wird. Ferner sei angenommen, dass die Beleglaufzeit bis zur Fachweiche FW2 insgesamt 15 msec und bis zur Fachlichtschranke FLS2 im Ablagefach ALF2 insgesamt 25 msec betrage. Dementsprechend wird 15 msec/5msec = drei Worte später bzw. drei Spalten weiter rechts, d.h. in Spalte 4 das Soll Zustandsbit SZ-FW2 für die Fachweiche FW2 und 25 msec/5 msec = fünf Worte bzw. Spalten später in Spalte 6 das Soll-Zustandsbit SZ-FLS2 gesetzt. Wenn der Zeiger nach jeweils 5 msec auf die nächste und die darauffolgenden Spalten gerückt wird, dann geschieht dasselbe solange, bis der gesamte Beleg die Eingangslichtschranke ELS passiert hat und diese wieder auf hell schaltet. Bereits beim Wort 4 wurde die Fachweiche FW2 aufgrund des gesetzten Bits für das Soll-Zustandssignal SZ-FW2 dieser Fachweiche in Richtung zweites Ablagefach ALF angesteuert. Diese Fachweiche FW2 bleibt dann solange angesteuert, solange das zugehöriger Soll-Zustands. bit gesetzt ist. Ebenso lang, aber zeitversetzt bleiben auch die Soll-Zustandsbits SZ-FLS2 der Fachlichtschranke FLS2 für das zweite Ablagefach ALF2 gesetzt. Wenn der Zeiger die Spalte 6 - Zeigerstellung Z-56 erreicht, wie dies in FIG 3 dargestellt ist, dann be windet sicb auch der Beleg im vorgesehenen Ablagefach ALF2, wobei die Lichtschranke FELS2 beim Passieren des Beleges in Spale 6 ein erstes Ist-Zustandsbit IZZFLS2 und anschliessend in den Spalten S7 bis S9 noch weitere Ist-Zustandsbits setzt. Ab Wort 10 ist die Fachlichtschranke FLS2 wieder hell und sowohl das Soll Zustandsbit SZ-FLS2 als auch das Istzustandsbit IZ-FLS2 haben beide wieder den Wert ¯. Der Beleg ist damit richtig abgelegt. Bereits bei Wort 8 wurde die Ansteuerung für die Fachweiche FW2 aufgrund des nicht mehr gesetzten Soll-Zustandsbits SZ-FLS2 wieder zurückgesetzt. Die Auswertung der in der Speichertabelle gesetzten Signale ist aus FIG 4 ersichtlich. Dabei werden die pro Spalte auftretenden Soll-Zustandsbits SZ-FLSl. . .SZ-FLS4 der einzelnen Fachlichtschranken FLS...FLS4 mit den zugehörigen Ist-Zustandsbits IZ-FLS1...IZ-FLS4 über je ein EXKLUSIV-ODER-Glied EX-OR1...EX-OR4 miteinander verknüpft. Sowohl für das aktuelle Ablagefach ALF2 als auch für die drei anderen Ablagefächer ergibt sich im Normalfall Signalgleichheit, so dass an den Ausgängen aller EXKLUSIV-ODER-Glieder jeweils eine ¯ auftritt. Der Beleg ist demnach richtig im zweiten Ablagefach ALF abgelegt. Im Falle einer Ungleichheit der beiden Eingangssignale an einem der EXKLUSIV-ODER-Glieder wird der Ort der Fehlablage bzw. eine eventuell ausgefallene Lichtschranke eindeutig erkannt und bestimmt. Die in den Zeilen Zl. . .Z4 auftretenden Sollzustands- signale SZ-FW1...SZ-FW4 dienen zur Ansteuerung der Weichentreiber. Gültig sind jeweils die Bits, auf die der Zeiger Z zeigt. Die Worte links vom Zeiger werden nicht mehr benötigt und werden vor dem nächsten Zeigerumlauf rechtzeitig gelöscht.

Claims: Method for the microprocessor-controlled supervision and control of the document stream in a document-processing unit having a plurality of compartment deflectors (e.g. FW1...FW4) arranged along a series of compartments and storage compartments assigned respectively thereto (e.g. ALF1...ALF4), using a photoelectric entry beam (ELS) arranged at the entry to the series of compartments and a plurality of photoelectric compartment beams (e.g. FLS1) which are assigned in each case to one storage compartment (e.g. ALF1) and supervise the path of the individual documents in one of the storage compartments (e.g. ALF1...ALF4) in each case according to the signing-on and signing-off principle, characterised in that a matrix-like table is opened in the working memory of the microprocessor, which table provides per column (e.g. S4) in each case one storage space for the reference states (e.g. SZ-FW1...SZ-FW4 and SZ-FLS1...SZ-FLS4) of the individual compartment deflectors and photoelectric compartment beams as well as for the actual states (e.g. IZ-FLS1...IZ-FLS4 and IZ-ELS) of the photoelectric compartment beams and of the photoelectric entry beam, in that along the table a pointer (Z) is cyclically moved on from column to column in a fixed timing sequence, in that, with the setting of the actual signal (IZ-ELS) for the photoelectric entry beam in a start column (S1) in each case a reference signal (e.g. SZ-FW2, SZ-FLS2) for the selected document deflector or photoelectric compartment beam of the selected storage compartment (e.g. ALF2) is simultaneously set in those columns (e.g. S4, S6) which correspond to the respective paths between the photoelectric entry beam (ELS) and the selected document deflector (e.g. FW2) or the associated storage compartment (e.g. ALF2), triggered by a document passing the photoelectric entry beam (ELS) and the document's selection, predetermined by the document data, of the storage compartment (e.g. ALF2), in that these reference signals are set in a certain number of successive columns (e.g. S5...S7, S7...S9) as long as the photoelectric entry beam (ELS) is deactivated by the document and corresponding actual signals are set in the table, in that a corresponding number of actual signals (e.g. IZ-FLS2) are set for the respective photoelectric compartment beam when the document runs into the selected storage compartment (e.g. ALF2) in a plurality of successive columns (e.g. S6...S9) as function of the length of the document, and in that the storage locations assigned to the reference and actual signals (e.g. SZ-FLS2, IZ-FLS2) of each photoelectric compartment beam (e.g. FLS2) of associated storage locations are tested column by column for identity and in the absence of identity an error signal is set. Method according to Claim 1, characterised in that the supervision of the individual storage compartments (e.g. ALF1...ALF4) takes place in each case by means of an EXCLUSIVE OR logic connection of the reference and actual status signals (e.g. SZ-FLS2, IZ-FLS2) of the photoelectric compartment beam (e.g. FLS2) assigned to the respective storage compartment (e.g. ALF2). Method according to Claim 1 or 2, characterised in that the stored reference status signals (e.g. SZ-FW1...SZ-FW4) for the document deflectors (e.g. FW1...FW4) are used as control signals for the deflector drivers assigned to the respective compartment deflectors.

Inventors: URBAN, MICHAEL
Applicants: CGK COMPUTER GESELLSCHAFT KONSTANZ MBH
Application year: 1986
Main classification: G06F7
IPC codes: B07C3, G06F7