STRUCTURED SEMICONDUCTOR BODY

Abstract: The structured semiconductor body, in particular a doped and/or undoped Si substrate is first coated over the entire surface with an approximately 1 nm thick SiO2 layer. This layer is then structured by exposure to energy, for example focused laser light. Doped and/or undoped single-crystal silicon, which is bounded by polycrystalline silicon, is then deposited on these structures with the aid of differential SiMBE.

Description: Beschreibung "Strukturierter Halbleiterkörper" Die Erfindung betrifft einen strukturierten Halbleiterkörper nach dem Oberbegriff des Patentanspruchs 1. Die Erfindung ist insbesondere anwendbar zur Herstellung von Transistoren und/oder integrierten Schaltkreisen (IC's) auf der Grundlage eines Silizium (Si)-Substrates. In der am gleichen Anmeldetag eingereichten deutschen Patentanmeldung mit dem internen Aktenzeichen UL 85/155 ist eine beispielhaft gewählte bipolare Halbleiterstruktur beschrieben, die mit Hilfe von derzeit üblichen Verfahren, z.B. Maskierungsverfahren durch Lithographie, Oxidations-, Diffusions-, Implantations-, Epitaxie- sowie Metallisierungsverfahren herstellbar ist. Bei einem derart strukturierten Halbleiterkörper ist insbesondere der Sperrbereich, z.B. ein als sperrender pn Übergang dotierter Halbleiterbereich, lediglich durch kostenungünstige Isolationsdiffusions- und/oder Isolationsoxidationsvorgänge herstellbar. Dabei soll der Sperrbereich einen unerwünschten Stromfluss vermeiden, z.B. zwischen den benachbarten Transistoren eines IC's. Der Erfindung liegt daher die Aufgabe zugrunde, einen gattungsgemässen strukturierten Halbleiterkörper anzugeben, bei dem insbesondere der Sperrbereich zuverlässig und kostengünstig herstellbar ist und der eine zuverlässige sowie kostengünstige Herstellung von Transistoren sowie integrierten Schaltkreisen mit kleinen Strukturen ermöglicht insbesondere in einer Kleinserienfertigung. Diese Aufgabe wird gelöst durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale. Vorteilhafte Ausgestaltungen und/oder Weiterbildungen sind den Unteransprüchen entnehmbar. Ein erster Vorteil der Erfindung besteht darin, dass insbesondere bei der Herstellung von bipolaren Schaltkreisen die Maskierungs- sowie Kontaktierungsvorgänge in kostengünstiger Weise vereinfacht werden können und zumindest teilweise überflüssig sind bei der Herstellung der dotierten und/oder undotierten Halbleiterbereiche. Ein zweiter Vorteil besteht darin, dass nacheinander hergestellte Schichten, z.B. in einer MBE-Kammer, strukturiert werden können ohne aus der Anlage genommen zu werden. Die Erfindung beruht auf der nachfolgend erläuterten Anwendung der sogenannten differentiellen Epitaxie auf Sihaltigem Material, die z.B. aus der Zeitschrift Journal of the Electrochemical Society 132, Seite 2227 (1985), bekannt ist. Dabei wird in einer Ultrahochvakuumanlage (Vakuum kleiner 10 9bar) mit Hilfe des Silizium-Molekularstrahlepitaxieverfahrens (Si-MBE) eine Si-Schicht aufgewachsen auf einem Si-Substrat, auf dem einkristalline Si-Bereiche sowie Siliziumdioxid (SiO2)-Bereiche benachbart sind. Durch Wahl der Temperatur des Si-Substrates sowie des Vakuums, z.B. Art sowie Partialdruck von Restgasen, ist es gleichzeitig möglich, auf den einkristallinen Si-Bereichen einkristallines Si-Material aufzuwachsen während auf den Si02-Bereichen polykristallines Si-Material abgeschieden wird, dessen spezifische Leitfähigkeit einige Grössenordnungen kleiner ist als diejenige des einkristallinen Si-Materials. Es entsteht ein genau bestimmbarer Übergang zwischen polykristallinem und einkristallinem Si-Material. Es ist möglich, die Wachstumsbedingungen so zu wählen, dass polykristallines und einkristallines Si-Material mit gleicher Schichtdicke abgeschieden werden. Diese Eigenschaften sind nutzbar zur Herstellung der im folgenden beispielhaft gewählten Halbleiterstruktur. Auf einem derzeit üblichen p-dotieren Silizium (Si)-Substrat, z.B. einer Si-Scheibe mit einem Durchmesser von 75 mm, einer Dicke von 0,5 mm sowie einer (100)-Kristallorientierung, wird zunächst eine in der Halbleitertechnologie übliche n -dotierte vergrabene Halbleiterschicht (buried layer") erzeugt, z.B. durch einen Diffusionsvorgang. Das Si-Substrat wird nun ganzflächig mit einer ungefähr lnm dicken Siliziumdioxid (SiO2)-Schicht überzogen. Die SiO2 - Schicht ist beispielsweise herstellbar durch Ätzen, z.B. mit einer in der Halbleitertechnologie derzeit üblichen sogenannten RCA-Ätze oder der sogenannten Shiraki-Atze. Anschliessend wird das derart oxidierte Si-Substrat in eine Silizium-Molekularstrahlepitaxie (SiMBE)-Anlage eingebracht zur später erläuterten Weiterbearbeitung. Die Herstellung der lnm dicken Si02-Schicht ist alternativ auch dadurch möglich, dass das dotierte und/oder undotierte Si-Substrat unmittelbar in die SiMBE-Anlage eingebracht wird und dort mit einem Sauerstoff (02)-haltigem Gas, z.B Preinem O2 und/oder gasförmigem Wasser (H2O), so lange beschossen wird bs die 1nm dicke SiO2-Schicht entstanden ist. Dabei ist es zweckmässig, das Si-Substrat auf eine Temperatur von ungefähr 2500C aufzuheizen. Die lnm dicken Si02-Schicht wird nun durch eine räumlich begrenzte Energieeinwirkung strukturiert, z.B. gemäss einer herzstellendem integrierten Schaltung. Diese Strukturierung ist z.B. möglich durch gesteuertes Abrastern des Si-Substrates mit einem fokussierten Laser- oder Elektronen- oder Ionenstrahl. Diese Steuerung und/oder Regelung erfolgt zweckmässigerweise mit Hilfe einer Daten- und/oder Rechenanlage, in welcher die zu erzeugende Schaltung gespeichert ist. Die lnm dicke Si02-Schicht verdampft dabei räumlich selektiv bei einer mittleren Temperatur von ungefähr 8000C. Es entstehen also Si-Einkristall-Halblei terbereiche, neben denen Si02-Bereiche vorhanden sind. Es ist dabei z.B. möäglich, streifenförmige Si- und/oder Si02-Strukturen herzustellen mit einer Breite von ungefähr 0,5 pm. Auf das derart strukturierte Si-Substrat wird nun mit Hilfe der eingangs erwähnten differentiellen SiMBE ganzflächig Silizium abgeschieden. Dabei entsteht auf den einkristallinen Si-Halbleiterbereichen eine einkristalline Si-Schicht, während auf den Si02-Bereichen polykristallines Silizium abgeschieden wird. Dieses ist wegen seiner bereits erwähnten geringen elektrischen Leitfähigkeit hervorragend geeignet zum Herstellen von isolierenden Sperrbereichen zwischen den Halbleiterstrukturen. Da das polykristalline Silizium eine spezifische elektrische Leitfähigkeit hat, die um einige Grössenordnungen kleiner ist als diejenige der einkristallinen Si-Halbleiterbereiche, ist es überraschenderweise möglich, in kostengünstiger Weise passive elektrische Widerstände zu integrieren. Dazu wird beispielsweise während der n+ -Do- tierung des Emitters in dem polykristallinen Silizium ein Widerstandbereich, so stark dotiert, dass dort eine nutzbare Leitfähigkeit von z.B. in2 (0ohm cm) entsteht. über die geometrischen Ausmasse (Länge, Breite, Dicke) ist dann ein gewünschter Widerstandswert von z.B. 10 kOhm einstellbar. Der Widerstandsbereich ist dann kontaktierbar durch metallische Leiterbahnen. Auf diese Weise ist in kostengünstiger Weise beispielsweise eine Kombination aus mehreren Transistoren und einem passiven Widerstandsnetzwerk als integriertes Bauelement herstellbar.

Claims: Method for the manufacture of a structured semiconductor body by growing one or more layers of silicon on a silicon substrate by means of differential epitaxy in a high-vacuum chamber, for which the surface of the silicon substrate is provided with a structured silicon dioxide layer, characterised thereby, that for the production of the structured silicon dioxide layer the silicon dioxide layer present over the whole area of the silcon substrate is removed in partial regions of the substrate surface as far as the substrate in a molecular beam epitaxy high-vacuum chamber by focussed layer light or by a focussed electron beam or by a focussed ion beam. Method according to claim 1, characterised thereby that the structuring is controlled and/or regulated by a computer in accordance with a pattern to be manufactured. Method according to one of the claims 1 or 2, characterised thereby that the whole area silicon dioxide layer is manufactured in the high-vacuum chamber by bombardment of the silicon substrate with a gas containing oxygen. Method according to one of the claims 1 to 3, characterised thereby that the silicon dioxide layer is produced with a layer thickness of approximately one nanometre.

Inventors: KASPER, ERICH, DR. RER. NAT.
Applicants: LICENTIA PATENT-VERWALTUNGS-GMBH
Application year: 1986
Main classification: H01L21
IPC codes: H01L21