PERMEABLE BASE TRANSISTOR AND PROCESS FOR ITS MANUFACTURE

Abstract: The transistor comprises a semiconductor substrate (1) of a first type of conductivity, a gate made of a metallic silicide (3), insulated on its two, upper and lower faces, and a semiconductor layer (5) of a second type of conductivity. Application to the construction of high-power, high-speed transistors. <IMAGE>

Description: TRANSISTOR A BASE PERMEABLE ET PROCEDES DE FABRICATION La présente invention concerne le domaine des composants semiconducteurs discrets ou intégrés et plus particulièrement les transistors sur silicium dits a base perméable qui sont des transistors à haute rapidité et qui permettent de traiter des puissances relativement importantes. De façon générale, les transistors à base perméable sont des transistors de type vertical qui comprennent, sur un substrat semiconducteur, une grille et une deuxième couche, ou couche supérieure, semiconductrice. Les deux faces du dispositif sont recouvertes de métallisations et une connexion est prévue sur la grille. Ces transistors peuvent etre normalement passants ou normalement bloqués selon que les deux couches de silicium (le substrat et la couche supérieure) ont une largeur de zone désertée plus petite ou plus grande, respectivement, que la largeur d'espacement de grille. La conduction ou la non-conduction, du transistor est assurée par l'effet de pincement des lignes de champ produit par la polarisation appliquée sur la grille. Un inconvénient notable de ce type de transistor est que, à l'ouverture, il faut appliquer des puissances importantes sur la grille pour interrompre le courant circulant dans le transistor, notamment à cause des courants de fuite des jonctions métal-semiconducteur. Pour résoudre cet inconvénient et d'autres, S. Atachi et al. ont proposé dans un article paru dans IEEE Electron Devices Letters, vol. EDL - 6, NO 6, juin 1985, une structure de transistor à grille perméable au GaAs dans laquelle la grille est constituée d'un sandwich isolant/métal/isolant enterré dans un monocristal de GaAs. L'isolant est du SiO2 et le conducteur de grille est du tungstène. Les domaines des transistors GaAs et des transistors au silicium sont des domaines nettement distincts. Les technologies utilisées dans ces deux domaines sont différentes et l'homme de l'art de l'un de ces domaines n'est pas compétent dans l'autre. Une transposition directe d'une technique utilisée pour l'AsCa vers le silicium n'est pas possible. Un objet de la présente invention est de prévoir une structure de transistor au silicium à base perméable à grille isolée et un procédé de fabrication de cette structure permettant de fournir un résultat techniquement satisfaisant. En effet, si, comme dans la structure décrite par Adachis on forme sur des silicium une couche d'oxyde déposée électrolyquement, une couche de tungstène puis une couche d'oxyde déposée electrolyquement, on aura les inconvénients suivants - le sandwich d'ensemble sera extrêmement épais, - lors de l'étape- d'épitaxie destinée à former la couche supérieure de silicium enterrant la grille, ou lors d'étapes thermiques ultérieures, le tungstène diffusera dans le silicium et les propriétés recherchées ne pourront plus être obtenues, - on ne pourra obtenir une croissance épitaxiale monocristalline régulière sans défaut ni lacune à l'interface avec le tungstène et l'oxyde de silicium, ce qui entraine un non fonctionnement du dispositif en raison de la création de charge fixe dans les zones polycristallines perturbées. Ainsi, la présente invention prévoit un transistor à base perméable comprenant, enterrée dans un monocristal de sili cium, une grille formée d'un sandwich isolant/conducteur/isolant, ledit sandwich étant constitué d'un siliciure métallique réfractaire isolé sur ses deux faces inférieure et supérieure par une couche d'oxyde de silicium thermique. La présente invention vise également des procédés de fabrication de ces transistors qui seront exposés plus en détail ci-après Les objets, caractéristiques et avantages de la présente invention apparaitront plus clairement à la lecture de la description suivante faite en relation avec les figures jointes parmi lesquelles les figures 1A, 1B, 1C et 1D sont des vues en coupe représentant des étapes successives de fabrication d'un transistor à base perméable selon un premier mode de réalisation de la présente invention les figures 2A, 2B, 2C et 2D sont des vues Lr couli: représentant des étapes successives de fabrication d'un transistor à base perméable selon un second mode de fabrication de la présente invention. Comme cela est usuel dans le domaine de la représentation des semiconducteurs, on notera que les épaisseurs et les dimensions laté-rales des diverses couches dans les figures ne sont pas tracées à l'échelle mais sont arbitrairement agrandies les unes par rapport aux autres pour faciliter la lisibilité des figures. De même, les figures représentent des parties de dispositifs qui seront généralement fabriqués par lots sur des tranches de grande dimension contenant une multitude de structures identiques répétées ou bien encore divers dispositifs dont certains du type décrit pour constituer des circuits intégrés. Un premier mode de réalisation d'un transistor à base perméable selon la présente invention va être décrit en relation avec son procédé de fabrication illustré aux figures 1A à 1D. La figure 1A représente une étape initiale de fabrication dans laquelle on forme sur un substrat semiconducteur 1 de silicium une couche 2-d'oxyde de silicium (SiO2) puis une couche 3 d'un siliciure métallique réfractaire, par exemple du WSi2. La couche 2 de SiO2 est formée par oxydation thermique et peut avoir une épaisseur de l'ordre de 10 à 100 nm. La couche 3 de WSi2 est par exemple formée par pulvérisation cathodique et peut avoir une épaisseur de l'ordre de 100 à 200 nm. Ensuite, comme le représente la figure 1B, on forme sur la couche 3 de WSi2 une deuxième couche d'oxyde de silicium 4, par oxydation thermique- selon une épaisseur de 10 à 100 nm. Pour faciliter la formation de cette deuxième couche, le siliciure de tungstène est de préférence sur-stoechiométrique, par exemple WSi2,3. Après quoi, comme le représente la figure 1C, des fenêtres sont ouvertes dans l'ensemble des couches 2, 3 et 4 pour fournir une configuration de grille souhaitée, par exemple une configuration en bandes parallèles, l'intervalle entre bandes pouvant être de l'ordre du micromètre et la largeur des bandes de l'ordre de 2 micromeres. Le dispositif est ensuite achevé, comme le représente la figure 1D en formant au-dessus de la grille et dans les ouvertures de cette grille une couche de silicium 5 par croissance épitaxiale. Ensuite, des couches de métallisation 6 et 7 sont formées sur les deux faces du dispositif. Bien entendu, les divers procédés classiques de fabrication de semiconducteurs sont utilisés pour établir des contacts avec la grille de WSi2 à partir de la face supérieure, pour assurer un contact ohmique entre les métallisations et les couches de silicium avec lesquelles elles sont en contact, etc.. Cette structure particulière du sandwich de grille présente notamment les avantages suivants - le fait de choisir pour les couches isolantes infE- rieure et supérieure des couches d'oxyde de silicium thermique, permet d'obtenir des couches de très bonne qualité et de très faible épaisseur comme l'indique les ordres de grandeur ci-dessus. Il en résulte que l'ensemble du sandwich pourra présenter une épaisseur totale très faible, petite devant la dimension des ouvertures de la grille. Notamment, on obtiendra une épaisseur de sandwich de grille inférieure au tiers de la dimension des ouvertures de grille. Ceci favorisera le recouvrement épitaxial monocristallin de la surface supérieure de la grille. Ce recouvrement est également favorisé du fait quelea couche isolante supérieure est une couche de silice thermique, une telle couche présentant une bonne régularité et une bonne compatibilité épitaxiale avec le silicium. - le fait de choisir pour le conducteur de grille un siliciure métallique réfractaire tel que WSi2 entrain au moins trois avantages. Le premier est que le siliciure réfractaire ne diffusera pas dans le silicium lors de l'épitaxie qui peut être effectuée à des températures s'élevant jusqu'à 10000C. Le deuxième est que cela permet de former l'oxyde thermique susmentionné au dessus de la couche conductrice. Le troisième est qu'un siliciure métallique tel que WSi2 ou CoSi2 présente un très bon accord épitaxique avec le silicium. L'accord étant pratiquement parfait pour WSi2 et le désaccord n'étant pas supérieur à 10 Z pour CoSi2. On notera incidemment que ces problèmes ne se pcent as ou se posent de façon totalement différente dans le cas d'une structure-à base d'arséniure de gallium. On obtient ainsi un transistor à base perméable avec un contact de type Schottky entre la base et les zones de silicium disposées dans les ouvertures de la grille. Dans un deuxième mode de réalisation d'un transistor à base perméable selon la présente invention, la grille est complétement isolée du silicium. les figures 2A à 2D illustrent à titre d'exemple un procédé de fabrication d'un transistor à base perméable selon ce deuxième mode de réalisation de l'invention. Pour réaliser cette structure, on part d'un corps semiconducteur tel que représenté en figure 1A, sauf que la couche d'oxyde de silicium 2 est remplacée par une couche isolante comprenant, par exemple, une couche mince d'oxyde de silicium thermique (épaisseur de l'ordre du nanomètre) suivie d'une couche de nitrure de silicium. Ensuite, comme le représente la figure 2A, des fenêtres sont ouvertes dans la couche 3 de WSi2 selon la configuration de grille souhaitée. Puis, une oxydation thermique est effectuée pour développer une couche d'oxyde de silicium 10 sur les faces supérieure et latérales de la grille 3 de WSi2. On notera, qu'en raison de la présence du nitrure de silicium, cette oxydation thermique ne se développera pas dans les fenêtres de la grille sur le substrat 1. Une fois obtenue une couche 10 d'oxyde plus épaisse que la partie d'oxyde de silicium de la couche 2, on procéde à une attaque sélective du nitrure de silicium suivie d'une attaque de l'oxyde de silicium pour enlever complètement la couche isolante au-dessus du substrat 1 dans les ouvertures de la grille tout en laissant en place une partie de la couche d'oxyde de silicium 10 sur les faces supérieure et latérale de la grille de WSi2. On obtient ainsi une grille complétement isolée représentée en figure 2C. Après quoi, on procède aux mêmes étapes que celles décrites précédemment en relation avec la figure 1D pour arriver à la structure de la figure 2D. Bien entendu, la présente invention est susceptible de nombreuses variantes qui apparaitront à l'homme de l'art qui pourra combiner la structure décrite ci-dessus > ainsi que les étapes de procédés selon la présente invention, à diverses structures et étapes classiques pour modifier cette structure dans des buts particuliers.

Claims: A permeable base transistor comprising, embedded in single-crystal silicon, a gate formed by an insulator/conductor/insulator sandwich, said sandwich being constituted by a high-melting metal silicide (3) isolated on its lower and upper surfaces by a thermal silicon oxide layer (2, 4). A transistor according to claim 1, characterized in this that said silicide is selected among the group comprising tungsten silicide (WSi₂) and cobalt silicide (CoSi₂). A transistor according to claim 1 or 2, characterized in this that the lateral surfaces of the gate are also isolated. A process for manufacturing a permeable base transistor according to claim 1, from a single-crystal silicon substrate, comprising the successive following steps: thermally oxidizing the surface of said silicon substrate (1) to form a first silicon oxide layer (2), forming on said oxide layer (2) a high-melting metal silicide layer (3), thermally oxidizing the upper surface of said silicon layer (3), for forming a second silicon oxide layer (4), opening windows according to the desired gate configuration in the first silicon oxide layer, the silicide layer and the second silicon oxide layer, epitaxially growing a second single-crystal silicon layer (5) above said gate and in said windows. A process for manufacturing a permeable base transistor according to claim 3, from a silicon substrate, comprising the following successive steps: thermally oxidizing the surface of said silicon substrate, forming and etching a metal silicide layer (3) according to a desired gate configuration, thermally oxidizing said metal silicide for forming a second isolating silicon oxide layer (10) on the surface and lateral edges of said silicide layer, etching said first thermal oxide layer in the apertures, while leaving in place at least portions of said second thermal oxide layer, epitaxially growing a second silicon layer (5) above said gate and in said apertures.

Inventors: DELAGE, SYLVAIN, ROSENCHER, EMMANUEL, VINCENT, GILBERT
Applicants: ETAT FRANCAIS REPRESENTE PAR LE SECRETAIRE D'ETAT AUX POSTES ET TELECOMMUNICATIONS ET A LA TELEDIFFUSION
Application year: 1986
Main classification: H01L29
IPC codes: H01L21, H01L29