SEQUENCING DEVICE, PARTICULARLY FOR LOGIC CIRCUITS

Abstract: The device comprises a sequencer (1) having cells (101 to 10N) for controlling sequences of a cycle of operations carried out by logic or electromechanical circuits in particular, in response to triggering orders applied to inputs (161 to 16N) of the cells. Each cell (10i) comprises logic means (11i) for recording the respective triggering order until the end of the cycle, and logic paths (12i, 13i, 14i, 18i) for transmitting to an output (17i) of the cell (10i) a starting order for the respective sequence, and for stopping any earlier sequence of the cycle, in response to the recorded triggering order. Logic means (IBM) reinitialise all the cells (101 to 10N) in response to an end-of-cycle signal (1F). Such a sequencer offers a break-in time of less than one microsecond for each sequence, and this favours its use in the context of fast-running operations. Moreover, each output can control one or more sequencers in series and/or in parallel, and this makes it possible to skip and repeat sequences. <IMAGE>

Description: Dispositif de séquencement notamment pour circuits logiques La présente invention concerne un dispositif de srquencement et plus particulièrement un séquenceur ayant plusieurs cellules pour commander des séquences d'un cycle en reponse à des ordres de déclenchement appliquees à des entrées des cellules. En général, un tel dispositif de séquencement est utilisable pour programmer selon un ordre predntermine et en fonction de paramètres et critères internes et/ou externes X un système automatique, des opérations effectuees par des circuits logiques, électroniques, ou électromecaniques. Actuellement, un tel séquenceur est réalisé par au moins un microprocesseur dans lequel est écrit une programmation correspondant au déroulement d'un cycle de séquences répétitif. Cependant, un tel microprocesseur offre l'inconvénient que le temps s'écoulant entre la réception d'un ordre de déclenchement d'une séquence et le debut effectif de la séquence est relativement elevé. Ceci constitue une entrave importante dans le cadre d'opérations à déroulement rapide dont certaines, effectuées par des circuits logiques, doivent être accomplies pendant des durées infrieures à une microseconde, tandis que le retard apporté par le microprocesseur pour déclencher la séquence est de l'ordre de plusieurs microsecondes. La présente invention a donc pour but de fournir un dispositif de séquencement ayant un temps d'intervention pour chaque séquence à déclencher nettement inférieur n la microseconde. A titre d'exemple, ce temps peut être égal à environ 40 ns. A cette fin, un dispositif de séquencement comprenant un séquenceur tel que défini dans entre en matière est caractérisé en ce que chaque cellule du séquenceur comprend des moyens logiques pour enregistrer l'ordre de déclenchement de la séquence respective jusqu'à la fin du cycle, et des moyens logiques pour transmettre un ordre de début de la séquence respective à une sortie de la cellule et pour arrêter toute séquence antérieure du cycle, en réponse à l'ordre de déclenchement enregistre, et en ce que le séquenceur comprend des moyens logiques pour réinitialiser toutes les cellules en réponse à un signal de fin de cycle. Un séquenceur selon l'invention assure, dans un cycle d'opérations complexes comprenant un très grand nombre de séquences, les fonctions principales suivantes - memorisation du déclenchement de toutes les séquences qui ont été effectuées depuis le début du cycle, même si des séquences ont été sautées - déclenchement de manière systématique ou conditionnelle ou élective du début d'une séquence de rang chronologique supérieur dans le cadre d'un programme établi correspondant au cycle des opérations - identification de la séquence en cours de deroulement de préférence au moyen d'une mémoire morte respective contenant un mot représentatif de la séquence et lue en réponse w l'enregistrement de l'ordre de déclenchement de la séquence. Le dispositif de séquencement est utilisable dans la conception et l'architecture de systèmes électroniques mettant en oeuvre conjointement ou séparnment des circuits logiques TTL, des circuits electromecaniques, des microprocesseurs et leurs périphériques et tous autres dispositifs ou automates participant à des opérations complexes pouvant comprendre un nombre illimité de séquences. Ces séquences peuvent etre soit aléatoires lorsqu'elles dépendent d'évènements extérieurs, soit chroniques lorsqu'elles dépendent de l'achèvement de la séquence qui les précède, soit enfin liées à une temporisation. Le dispositif de séquencement n a pas d'horloge et sa progression depend uniquement de la duree de chaque séquence. La progression d'un cycle dans le dispositif est ainsi indépendante de toute horloge. Dans le cas d'opérations ne faisant intervenir que des circuits logiques TTL non soumis e des aléas, la durée d'une séquence est égale à la somme des durées des opérations des circuits logiques effectuant la séquence augmente de 40 ns environ correspondant au temps d'opération du dispositif pour une séquence. Par rapport à un microprocesseur, le dispositif de séquencement a. un comportement plus passif dans la mesure où il coordonne des opérations mais n'intervient pas dans leur deroulement. Sa programmation est câblée et non "écrite". En revanche, son temps d'intervention par instruction ou séquence est très rapide. C'est pourquoi, l'emploi du dispositif est préconisé dans le cadre d'oprrations < . déroulement rapide. Les séquences qui composent un cycle déterminé d'opérations sont nécessairement classées chronologiquement selon un ordre qui reste le même chaque fois que le cycle est répété. Cet ordre chronologique constitue le programme du dispositif de séquencement. Cette caractéristique concerne le cas très courant de procédures pré-établies et répétitives dans la plupart des systèmes électroniques. Le dispositif selon l'invention est utilisable tout particulièrement pour 1' établissement et la gestion d'une communication téléphonique dans un commutateur, ou pour la gestion et l'organisation d'échanges de signalisations entre centraux téléphoniques. Le dispositif de séquencement peut faire choix entre plusieurs procédures dans le cas d'un commutateur RNIS - Réseau Numerique à Intégration de Services - ayant des moyens d'entrées banalisées gérant indifféremment, après l'avoir identifiée, une communication téléphonique ou télégraphique, ou télématique, ou vidéo, chacune relevant de procédures distinctes. Pour cela, selon l'invention, un premier séquenceur dit principal est assisté de seconds séquenceurs dits auxiliaires cablos selon des procédures ou sous-programmes qu'ils contrôlent. Les seconds séquenceurs ont des structures analogues R celle du premier séquenceur. Le premier séquenceur dans ce cas sélectionne et active au moins un second séquenceur correspondant à la procédure choisie et détecte la fin de cycle du second séquenceur activé. Certaines séquences du premier séquenceur et des seconds séquenceurs peuvent correspondre au cycle d'un microprocesseur. Comme on le verra dans la suite, un dispositif de séquencement peut comprendre plusieurs séquenceurs interconnectés en série, et/ou plusieurs séquenceurs interconnectés en parallèle afin de réaliser toutes sortes d'interconnexion entre séquenceurs. Ainsi, un dispositif de séquencement selon l'invention offre quatre performances particulièrement intéressantes - une très grande vitesse - une compatibilité avec toutes les technologies utilisées en électronique, à courants forts ou à courants faibles - une facilité de réaliser par son intermédiaire des systèmes interactifs à distance - une programmation modulaire et extensible par assemblage de plusieurs séquenceurs. D'autres caractéristiques et avantages de la présente invention apparattront plus clairement à la lecture de la description suivante de plusieurs réalisations préférées de l'invention en référence aux dessins annexés correspondants dans lesquels - la Fig.1 montre en détail un premier séquenceur selon l'invention ; - la Fig.2 est un bloc-diagramme d'un dispositif de séquencement comprenant trois séquenceurs interconnectés en série ; - la Fig.3 est un bloc-diagramme d'un dispositif de séquencement comprenant un séquenceur principal sélectionnant trois séquenceurs "en parallèle" ; et - la Fig.4 est un bloc-diagramme d'un dispositif de séquencement comprenant un séquenceur principal et un séquenceur auxiliaire sélectionne plusieurs fois par le séquenceur principal. En référence à la Fig.l, un séquenceur I selon l'invention est composé de N cellules élémentaires logiques 101 à 10N propres à déclencher l'une après l'autre des séquences respectives lSlà 1SN d'un cycle d'opérations. L'entier N peut etre choisi selon les besoins aussi grand que désiré. Selon la Fig.l, le séquenceur comprend 127 cellules 101 à 10127 Toutes les cellules sont identiques à l'exception de la première 101 et de la dernière 10N Chacune des cellules identiques 102 à 10N-1' telle que la cellule 10. de rang i montrée à la Fig.1, comprend une bascule bistable 11i du type RS, une porte ET n deux entrées 12i, un inverseur 13i, une première diode 14i, une mémoire morte à 8 bits du type ROM ou du type câblée 15i, et une seconde diode 18i. Une entre de mise à un Si de la bascule 11. reçoit par une borne d'entrée 16i de la cellule loi un signal de déclenchement ayant une transition montante, "0" à "1", caractérisant un ordre de déclenchement de la séquence respective 1Si accomplie par un circuit électronique ou électromécanique correspondant. En général, le séquenceur pilote un système constitué par un assemblage hétérogène de structures associées respectivement aux séquences, telles que circuits logiques TTL, circuits électromécaniques à courants faibles ou forts, processeurs, microprocesseurs, automates, etc... Cet ordre de déclenchement peut être prélevé en un point significatif d'un circuit logique quelconque ou bien en sortie d'un circuit logique de détection, tel qu'un circuit de génération d'impulsion ou un décodeur d'adresse, inclus dans une structure. Cet ordre de déclenchement est enregistré dans la bascule 11i jusqu 'à la fin d'un cycle du séquenceur et est traduit par un "1" à une sortie Qi de la bascule 11i La sortie Qi constitue une sortie de la cellule loi pour indiquer, après passage de celle-ci à l'état logique "1" et jusqu' l'achèvement d'un cycle du séquenceur, que la séquence 1Si est déclenchée. Comme on le verra dans la suite, dans le cas où toutes les séquences ordonnées 1S à 1SN du séquenceur sont effectuées systématiquement, l'information donnée par la sortie Q i est inutile, car le déclenchement de la séquence 1Si suppose nécessairement que toutes les séquences 1S1 à iSiî qui précèdent se sont déjà toutes déroulées. Par contre, lorsque le cycle comporte des sauts de séquences ou une sélection de sous-séquences, matérialisés par des séquenceurs auxiliaires, l'information portée par la sortie Qi et relative aux séquences sautes ou aux sous-séquences choisies, peut être exploitée comme une donnée par des circuits logiques et conduire à certaines incisions ou certains choix. Elle intervient alors comme un facteur de programmation. Toutes les bascules 111 à 11N dans les cellules offrent des entrées de remise à zéro R1 à RN qui sont reliées à une sortie d'une bascule monostable 1BM. En réponse a un signal logique, tel qu'un front montant, appliqué à une entre 1F de la bascule 1RM et indiquant la fin d'un cycle, la sortie de la bascule 1BM produit une impulsion calibrée pour effacer la mémorisation des ordres de dáclenchement dans toutes les bascules 111 à 11N et ainsi remettre @ "0" les sorties Q1 à QN et réinitialiser les bascules 111 à 11N. Toujours en référence à la cellule 10i, la porte 12i a une sortie 17i qui est reliée à une entrée de commande en lecture de la mémoire associée 15. et à une anode de la diode 18i et qui constitue une borne de sortie de la cellule loi pour indiquer, n l'état "1", le déroulement de la séquence en cours JSi La porte 12. offre une première entrée reliée directement à la sortie Qi et une seconde entrée reliée, à travers l'inverseur 13i' à une anode de la diode 14. et aux cathodes des diodes 14i+1 et 18i+1 dans la cellule 10i+1 de rang immédiatement supérieur i+l. La sortie 17. est ainsi à l'état "1" lorsque la sortie Qi est à "1" et aucune des cellules suivantes 10i+1 à 10N n a été antérieurement déclenchée, ceci se traduisant par l'état "0" aux sorties 17i+l à 17N Cette dernière condition est imposée par une channe de verrouillage constituée par les diodes 14i+I à 14N ayant leurs cathodes à l'état "O". Par contre, dès que l'une, 10., des cellules de rang supérieur J 10i+1 à 10N est déclenchée, la sortie de la bascule bistable 11 3 dans la cellule déclenchée 10 passe à "I" et ouvre la porte ET J associée 12j pour fermer notamment la porte 12i. La durée de la séquence 1Si est ainsi comprise entre l'instant où la borne 16i est marquée par l'ordre de déclenchement de la séquence lSi et @ l'instant où la borne 16j d'une cellule 10j de rang supérieur j tel i < j < N est marquée chronologiquement immédiatement après la borne 17i de la cellule 10i . Lorsque le cycle de séquences comprend un saut de séquences, j est différent de i+l. Ainsi, le sequenceur 1 permet des sauts de séquences mais n'autorise pas de retour en arrière et de reprises de séquences antérieures lorsqu'iI est utilisé seul, puisque l'état "1" appliqué à l'entrée de l'inverseur 13i, ainsi qu'aux entrées des inverseurs 13i-1 131 dans les cellules de rang inférieur, ferment définitivement les portes ET 12i à 121 en réponse au déclenchement de l'une des cellules 10i+1 a 10N' quels que soient les états des bornes d'entrée 16i+1 à 161. Comme on le verra dans la suite, des reprises ou répétitions de séquences sont possibles en utilisant des séquenceurs auxiliaires interconnectés au séquenceur principal 1. La mémoire morte 15 contient un mot représentant en code binaire le rang i de la cellule 10i qui est lu et transmis dans un bus à huit fils B commun à toutes les sorties des mémoires 151 à 15N' en réponse à ltouverture de la porte ET 12i au dbut de la séquence 1Si. Le rang i transmis constitue une information binaire pouvant avantageusement activer directement un microprocesseur, ou être codée selon un code en ligne connu pour etre transmise à un autre séquenceur distant qui pilote un autre ensemble de circuits logiques ou analogues. Cette disposition permet un échange interactif d'ordres entre séquenceurs inclus dans des systèmes éloignés. A titre d'exemple, ce cas peut être appliquo aux procédures d'échange de signalisations entre équipements de raccordement d'abonné de commutateurs téléphoniques et, d'une manie plus générale, à tout système mettant en oeuvre des procédures de type interactif ou conversationnel. Comme déjà dit et montré à la Fig.1, la première cellule 101 et la dernière cellule 10N diffèrent sensiblement de la cellule 10i décrite ci-dessus. La première cellule 101 comprend une bascule bistable 111' une porte ET à deux entrées 121, un inverseur 131 et une mémoire morte 151 interconnectés d'une manière identique aux composants correspondants lli, 12i, 13i et 15 dans la cellule 10i, et ne comporte pas de diode. La dernière cellule 10N comprend une bascule bistable 10N, une seule diode 14N et une mémoire morte 15N et ne comporte pas de porte ET, d'inverseur et de seconde diode ; la sortie QN de la bascule 10N est reliée directement à l'entrée de commande de lecture de la mémoire 15N et à l'anode de la diode 14N' et la cathode de la diode 14N constitue seule la borne de sortie de début de séquence 17N de la cellule 10N reliée à l'anode de la diode 14N-1 dans la cellule précédente 10N 1. A titre d'exemple, est indiquée ci-après la performance moyenne évaluée du séquenceur 1 pilotant un cycle comprenant 127 instructions ou séquences. Chaque séquence est réalisée par un circuit oratoire TTL ayant une durée moyenne d'opération de l'ordre de 200 ns. En outre, il est supposé qu'aucun évènement extorieur de durée aléatoire n intervient dans le déroulement de la séquence considérée. Le déclenchement d'une séquence à travers une cellule du séquenceur est de l'ordre de 40 ns. Selon cet exemple, la durée totale du cycle des 127 séquences est de 30,4 s dont 25,4 s pour les fonctionnements cumulés des circuits opératoires TTL et 5 s pour celui du séquenceur 1. Comparativement à la technique antérieure selon laquelle un microprocesseur commande un cycle de 127 instructions réduites au minimum, soit 1 octet, et 3 s environ par instruction, la durée totale du cycle atteint 406,4 ps, dont 25,4 sIS pour les fonctionnements cumulés de tous les circuits opératoires TTL. Dans tous les cas où le séquenceur peut etre substitue à un microprocesseur, la vitesse des opérations réalisées est au moins 10 fois plus grande pour les plus mauvaises hypothèses. Dans le cas du séquenceur, le rapport des dures de cycle séquenceur/circuits opératoires est de 5/25,4 = 0,20 tandis que, toutes choses égales par ailleurs et dans le meilleur des cas, pour un microprocesseur, le rapport correspondant est de 381/25,4 = 15. Le sequenceur 1 décrit ci-dessus, appele séquenceur principal, peut être assisté d'un ou de plusieurs séquenceurs auxiliaires pour constituer divers dispositifs de séquencement permettant de contrôler des sous-séquences composant une ou plusieurs séquences déclenchées par le séquenceur principal. A titre d'exemple non limitatif, trois exemples de dispositifs de sequencement sont décrits ci-après. Dans la suite, chaque moniteur auxiliaire est désigné par le chiffre 2 accompagnés d'un indice correspondant généralement à l'indice de la cellule du sequenceur principal ou auxiliaire qui déclenche le cycle de sous-séquences accompli par ledit séquenceur auxiliaire. Les composants, les entrées et les sorties de chaque séquenceur auxiliaire sont désignes par des repères analogues à ceux du séquenceur principal, en remplaçant le chiffre des dizaines 1 par 2, et accompagnés par l'indice du séquenceur auxiliaire. En référence à la Fig.2, le séquenceur principal 1 et au moins deux séquenceurs auxiliaires 2i+1 et 2. sont disposes en cascade ou dit également en surie. Selon la réalisation illustrée à la Fig.2, la borne de sortie 17i+1 du séquenceur principal 1 est reliée à la première borne d'entrée 261,i+1 du premier séquenceur auxiliaire 2i+1' et la borne de sortie 27i,i+1 du séquenceur 2i+1 est reliée à la première borne d'entrée 261,i du second séquenceur auxiliaire 2i. La borne de sortie 27N,i de la dernière cellule du séquenceur 2i est reliée à une borne d'entrée, telle que la borne 26i+1,i+1' du séquenceur 2i+1 ayant un rang supérieur à celui de la borne de sortie 27i,i+1' et la borne de sortie 27N,i+1 de la dernière cellule du séquenceur 21+ est reliée à une borne d'entrée, telle que la borne 16i+2, du séquenceur principal 1 ayant un rang supérieur à celui de la borne de sortie 17i+1. Un cycle du dispositif de séquencement montré à la Fig.2 est alors composé des i premières séquences du séquenceur 1, des i-1 premières séquences du séquenceur 21+I, de toutes les séquences du séquenceur 2i, des N-i dernières séquences du séquenceur 2i+1' et des N-(i+1) dernières séquences du séquenceur 1. Toutes les entrées de fin de cycle 2Fi+l, 2Fi des séquenceurs auxiliaires 2i+1' 2i sont reliées à l'entrée 1F du séquenceur principal 1 afin que toutes les bascules RS dans les séquenceurs soient remises à zéro simultanément à la fin du cycle du séquenceur principal. Dans cet assemblage en série de séquenceurs, le séquenceur principal 1 conserve le contrôle de tout le cycle d'opérations à effectuer, et les séquenceurs auxiliaires n'interviennent que pour le déroulement de sous-programmes annexes, ou optionnels, ou sélectifs, ou conditionnels. Ces sous-programmes sont déclenchés par un ordre appliqué à la borne d'entrée 16i+l du sequenceur principal et s'achèvent par le marquage de la borne d'entrée 16i+2 du séquenceur principal declenchant ainsi la poursuite du cycle principal. Un séquenceur principal ou auxiliaire peut desservir un ou plusieurs séquenceurs auxiliaires interconnectés chacun entre une borne de sortie de rang donné et une borne d'entrée de rang au moins immédiatement supérieur, ce qui permet de réaliser une ramification de séquences en arbre aussi développée que désirée en fonction de la programmation recherchée. L'assemblage en série permet d'insérer ou de sauter des sous-séquences déclenchées par un sequenceur, tel que le séquenceur 2i+1 interconnecté à un séquenceur suivant, tel que le séquenceur Pour cela, la borne de sortie 27i-1,i+1 active un circuit logique qui, en fonction de paramètres, décide de marquer la borne d'entrée 26i i+l pour déclencher le cycle du séquenceur 2i ou de marquer la borne d'entrée suivante 26i+l,i+i pour sauter le cycle du séquenceur 2.. En référence (- la Fig.3, le sequenceur principal 1 et trois séquenceurs auxiliaires 2j+1' 2j+2 et 2j+3 sont interconnectés selon une ramification dite en parallèle. Des premières bornes d'entrée 261,j+1' 261,j+2 et 261,j+3 des séquenceurs 2j+1' 2j+2 et 2 sont respectivement reliées à des bornes de sortie j+3 J 17j+2 et 17j+3 du séquenceur 1. Des dernières bornes de sortie 27N,j+1, 27N,j+2 et 27N,j+3 des séquenceurs 2j+1, 2j+2 et 2j+3 sont reliées à la borne d'entrée 16j+4 du séquenceur principal 1 à travers une porte OU à trois entrées 3. La borne d'entrée de fin de cycle 1F du séquenceur principal 1 est reliée à toutes les bornes d'entrée de fin de cycle 2Fj+1, 2Fj+2 et 2Fj+3 des séquenceurs auxiliaires 2j+1, 2j+2 et 2j+3. Un cycle du dispositif de séquencement montré à la Fig.3 est alors composé des premières séquences isi à 1Si du séquenceur 1, d'une sélection de l'une des séquences 1Sj+1 à 1Sj+3 au moyen d'un sélecteur inclus dans le circuit opératoire relié à la borne de sortie 17j qui sélectionne l'une des bornes d'entrée 16j+l, 16j+2, et 16j+3 en fonction de paramètres analysés pendant la séquence 1Sj, de la séquence sélectionnée 1Sj+1 ou 1Sj+2 ou 1Sj+3 qui est composée de N sous-séquences déclenchées par le séquenceur auxiliaire sélectionné 2j+1 ou 2j+2 ou 2j+3, et enfin des séquences 1Sj+4 à 1SN du séquenceur principal 1. Par exemple, lorsque la séquence Sj+2 est sélectionnée, les séquences Sj+1 et Sj+3 sont sautées. L'assemblage en parallèle de séquenceurs permet de réaliser des sous-programmes sélectionnés en fonction de facteurs extérieurs. Les assemblages en série et en parallèle tels que montrés aux Fig.2 et 3 sont également combinables au niveau de n'importe quel séquenceur, principal ou auxiliaire. En particulier, un séquenceur principal 1 et un sequenceur auxiliaire 2ij peuvent être interconnectés de manière à répéter un cycle de sous-séquences prédéterminées et ainsi autoriser des répétitions ou "retours en arrière" de programme, ceux-ci ne pouvant etre réalisés au moyen du seul séquenceur principal 1, comme déjà dit. En particulier, la présence d'une seconde diode 182 à 18N-1 permet d'éviter l'activation de la mémoire morte 152 à 15N 1 et de la borne de sortie 171 à 17N 1 associées lorsque la diode correspondante 142 à 14N-1 est conductrice. La Fig.4 illustre un dispositif de sequencement ayant deux séquenceurs 1 et 2ij permettant au moins deux répétitions du cycle de sous-séquences commandées par le séquenceur auxiliaire 2ij. Au moins deux bornes de sortie 17i et 17. du séquenceur principal, telles que l'indice j est supérieur à l'indice i, sont reliées à la première borne d'entrée 261,ij du séquenceur 2ij à travers une porte OU 4 ayant au moins deux entrées. La dernière borne de sortie 27N,ij du séquenceur 2ij est reliée à sa propre borne d'entrée de fin de cycle de sous-séquences 2Fij afin d'effacer les ordres de déclenchement des sous-séquences et permettre une répétition ultérieure de celles-ci pendant le cycle du séquenceur principal, et est également reliée à des premières entrées d'au moins deux portes ET Si et 5 ayant des secondes entrées respectivement reliées aux bornes Qi et Qj du séquenceur 1. Des sorties des portes 5 et 5 sont reliées respectivement aux bornes d'entrée 16 et i i 16j+1 du séquenceur 1. Le déroulement du cycle du séquenceur 1 est alors composé des séquences 1S1 à 1SN parmi lesquelles les séquences lSi et 1S sont composées d'un cycle entier des sous-séquences commandées par le séquenceur auxiliaire 2ij. Une fin de cycle du séquenceur auxiliaire 2ij indiquée par l'état "1" à la borne 27N,ij marque un effacement de cycle dans le séquenceur afin de réutiliser celui-ci plusieurs fois au cours de séquences principales ultérieures, comme illustré à la Fig.2, ou, dans le cas contraire, les bornes 27N,ij et 2Fij sont reliées directement aux bornes 16i+1 et 1F respectivement afin que le séquenceur 2ij soit utilisé une seule fois au cours du cycle principal. Selon la Fig.4, le marquage à "1" d'une sortie Qi' Qi et donc d'une porte 5i, 5 valide la fin d'un cycle de sous-séquences commandées par le séquenceur 2ij et permet ainsi de poursuivre le cycle principal, puisque les états de toutes les sorties Q précédant la sortie marquée Qi, Qj ne peuvent provoquer l'ouverture des portes ET correspondantes et donc modifier l'état "0" des bornes de sortie 17 correspondantes du séquenceur 1. Cette disposition permet d'exploiter à des fins de traitement logique la mémorisation des sous-séquences marquées globalement en

Claims: REVENDICATIONS 1 - Dispositif de séquencement comprenant un premier séquenceur (1) ayant plusieurs cellules (101 à 10N) pour commander des séquences d'un cycle (1S1 à 1SN) en réponse à des ordres de déclenchement appliqués respectivement à des entrées (161 à 16N) des cellules, caractérisé en ce que chaque cellule (10i) du séquenceur (1) comprend des moyens logiques (11i) pour enregistrer l'ordre de déclenchement respectif jusqu'à la fin du cycle, et des moyens logiques (12i, 13i, 14i, 18i) pour transmettre un ordre de début de la séquence respective à une sortie (17.) de la cellule (10i) et pour arrêter toute séquence antérieure (lSl à 1Si-1) du cycle, en réponse à l'ordre de déclenchement enregistré, et en ce que le séquenceur (1) comprend des moyens logiques (1 BM) pour reinitialiser toutes les cellules (101 à 10N) en réponse à un signal de fin de cycle (1F). 2 - Dispositif conforme à la revendication 1, caractérisé en ce que, dans chaque cellule (10i), les moyens pour enregistrer comprennent une bascule bistable (11i) ayant une entrée (Si) recevant l'ordre de déclenchement respectif (16t) et une seconde entrée (Ri) reliée à une sortie des moyens pour réinitialiser (1BM), et les moyens pour transmettre et arrêter comprennent une première diode (14i) et une porte ET (12i) ayant une première entrée reliée à une sortie (Qi) de la bascule (11i), une seconde entrée reliée à l'anode de la première diode (14i) à travers un inverseur (13i), et une sortie (17i) reliée à la cathode de la première diode (14i) et à l'anode de la premiere diode (14i 1) dans la cellule de rang immédiatement inférieur (10i-1) pour déclencher le début de la séquence respective (lui) et arrêter au moins l'une des séquences antérieures (1S1 à 1Si-1), les première et dernière cellules (101, 10N) déclenchant les première et dernière séquences (1S1, 1SN) du cycle ne comprenant pas de diode et de porte ET respectivement 3 - Dispositif conforme à la revendication 2, caractérisé en ce que ladite cellule (10i) comprend une seconde diode (18i) passante de la sortie (17i) de la porte ET (12i) vers la cathode de la première diode (14i). 4 - Dispositif conforme à l'une quelconque des revendications 1 à 3, caractérisé en ce que chaque cellule (10i) comprend une memoire morte (15i) contenant un mot (i) représentatif de la séquence respective (1Si), ladite memoire étant lue au début de la séquence déclenchée respective (1Si) sous la commande des moyens pour transmettre et arrêter (12i, 13i, 14i) 5 - Dispositif conforme à l'une quelconque des revendications 1 à 4, caractérisé en ce qu'il comprend au moins un second séquenceur (21+1) analogue au premier séquenceur (1) et comportant une première cellule ayant une entrée (261 ,i+1) reliée à la sortie (17i+1) de l'une des cellules (10i+1) du premier séquenceur (1), et une dernière cellule ayant une sortie (27N ,i+1) reliée à l'entrée (16i+2) de l'une des cellules (10i+2) déclenchables après la cellule precitee (10i+1) dans le premier séquenceur, les moyens pour réinitialiser dans les séquenceurs (1, 2i+1) recevant simultanément le signal de fin de cycle (1F, 2Fi+l). 6 - Dispositif conforme à la revendication 5, caractérisé en ce qu'il comprend plusieurs séquenceurs (1, 2i+1, 2i) analogues au premier séquenceur (1) et reliés deux à deux d'une manière analogue aux premier et second séquenceurs (1, 2i+1). 7 - Dispositif conforme à l'une quelconque des revendications 1 à 6, caractérisé en ce qu'il comprend plusieurs seconds séquenceurs (2j+1, 2j+2, 2j+3) analogues au premier séquenceur (1) et des moyens pour sélectionnner lesdits seconds séquenceurs, lesdits seconds séquenceurs comportant respectivement des premières cellules ayant des entrées (261,j+1, 261,j+2, 261,j+3) reliées respectivement à des sorties (17j+1, 17j+2, 17j+3) de cellules du premier séquenceur (1) et des dernières cellules ayant des sorties (27N,j+1, 27N,j+2, 27N,j+3) reliées à travers un circuit OU (3) à l'entrée (16j+4) de l'une des cellules du premier séquenceur déclenchable après les cellules précitées du premier séquenceur, lesdits moyens pour sélectionner étant activés par l'une des sorties (17.) du séquenceur principal précédant lesdites sorties (17j+1, 17j+2, 17j+3) auxquelles sont reliés les entrées des premières cellules dans les seconds séquenceurs, pour sélectionner l'une desdites entres précitées du premier séquenceur (1) en fonction de paramètres prédéterminés, les moyens pour réinitialiser dans les seconds séquenceurs recevant simultanément le signal de fin de cycle (1F, 2Fj+1, 2Fj+2, 2Fj+3). 8 - Dispositif conforme à l'une quelconque des revendications 1 à 7, caractérisé en ce qu'il comprend au moins un second séquenceur (2ij) analogue au premier séquenceur (1) et comportant une première cellule ayant une entrée (261,ij) reliée à des sorties (17i, 17j) de plusieurs cellules du premier séquenceur (1) à travers un circuit OU (4), et une dernière cellule ayant une sortie (27N,ij) reliée à une entre (2Fij) des moyens pour reinitialiser du second séquenceur, et plusieurs circuits ET (5i, 5j) ayant des premières entrées reliées à la sortie (27N,ij) de la dernière cellule du second séquenceur (2ij), des secondes entrées reliées respectivement à des sorties (Qi, Qj) des moyens pour enregistrer (11i, 11j) dans lesdites plusieurs cellules (10i, 10j) du premier séquenceur, et des sorties reliées à des entrées (16i+1, 16j+1) de cellules (10i+1, 10j+1) du premier séquenceur déclenchables respectivement après lesdites plusieurs cellules (10i, 10j).

Inventors: KALFON, RENE, Kalfon, René
Applicants: KALFON, RENE
Application year: 1986
Main classification: G05B19
IPC codes: G05B19