METHOD AND ARRANGEMENT FOR ANALYSING ELECTRIC SIGNALS

Abstract: 1. A method for signal analysis, wherein a characteristic pattern of a signal (1) is recognised and a signal is transmitted if the said pattern corresponds to a given pattern characterised in that the ordinate values (A1 to A6) of the signal (1) are recorded at specific intervals in time and in that each pair of successive ordinate values (A1 to A6) are compared with one another, with the signal (1) being characterised by the sequence of comparative values, and in that the sequence of comparative values is compared with a given sequence of comparative values and a signal is transmitted if the said values correspond.

Description: Verfahren und Einrichtung zur Signalanalyse Die Erfindung betrifft ein Verfahren zur Signalanalyse, wobei ein charakteristischer Verlauf eines Signals erkannt und bei Ubereinstimmung mit einem vorgegebenen Verlauf eine Meldung abgegeben wird. In der Mess- und PrUftechnik müssen oft Signale, die einen charakteristischen Verlauf haben, analysiert und erkannt werden. Um diese Aufgabe zu lösen, ist es bisher üblich, dass das zu analysierende analoge Signal laufend digitalisiert und dann einer Auswerteeinheit zugeführt wird. Ein derartiges Verfahren ist sehr aufwendig, insbesondere falls schnelle Signale mit hoher Auflösung analysiert werden sollen. Dann ist nämlich ein hoher Datenstrom kurzzeitig zu bewältigen, was eine umfangreiche Elektronik erfordert. Beispielsweise konnten bisher Extremwerte eines zu analysierenden Signalverlaufes nur zeit lich verzögert und mit aufwendigen Peakdetektoren erkannt werden. Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Einrichtung zur Signalanalyse zu entwickeln, wobei charakteristische Merkmale mit beliebiger Genauig- keit und ohne Totzeiten erkannt werden können. Die Aufgabe wird erfindungsgemäss dadurch gelöst, dass Ordinatenwerte des Signals in bestimmten zeitlichen Abständen registriert werden und dass jeweils zwei zeitlich benachbarte Ordinatenwerte miteinander verglichen werden, wobei durch die Abfolge der Vergleichswerte das Signal charakterisiert wird. Beispielsweise wird das Signal durch die Abfolge der Vorzeichen von Differenzen zeitlich benachbarter Ordinatenwerte charakterisiert. Positive Vorzeichen belegen hierbei eindeutig eine positive bzw. negative Steigung der Signalfunktion. Entsprechend zeigen negative Vorzeichen eine negative bzw. positive Steigung an und ein Vorzeichenwechsel lässt einen Extremwert erkennen. In Verbindung mit den bekannten zeitlichen Abständen von zwei benachbarten Ordinatenwerten ermöglicht das erz in dungsgemässe Verfahren, dass auch andere Merkmale des Signals, wie Sattelpunkte und Plateaus erkannt werden. Selbst die Frequenz eines periodischen Signales kann bestimmt werden, indem beispielsweise die Zahl der Zeitspannen zwischen den Maxima bestimmt wird. Der gewählte zeitliche Abstand zwischen zwei benachbarten gemessenen Ordinatenwerten ist ein Mass für die Messgenauigkeit des erfindungsgemW3en Verfahrens. Nach einem anderen Beispiel wird das Signal durch die Abfolge der Ordinatenwertdifferenzen charakterisiert, die dann auch die Steilheit der Signalfunktion belegt. Mit der Erfindung wird der Vorteil erzielt, dass die Messgenauigk#eit der Signalanalyse stets den Erfordernissen angepasst und dadurch das Verfahren beschleunigt werden kann. Falls die Anforderungen nicht extrem hoch sind, kommt man erfindungsgemäss für die Signalanalyse mit wenigen Messwerten und daher mit wenigen, einfachen Bauteilen aus. Nach dem ersten Beispiel ist vorgesehen, dass die Abfolge der Vorzeichen als Bitmuster dargestellt, in einem Logikteil mit einem vorgegebenen Bitmuster verglichen und bei Übereinstimmung ein Signal abgegeben wird. Ein positives Vorzeichen wird dabei durch einen Impuls (Eins) und ein negatives Vorzeichen durch eine Pause (Null) dargestellt. Ein derartiges Bitmuster kann leicht ausgewertet werden. Soll beispielsweise ein Signalverlauf mit einem vorgegebenen Verlauf verglichen werden, dann wird nach der Erfindung im Logikteil das vorgegebene Bitmuster mit dem gemessenen Bitmuster verglichen. Auch die Abfolge von Ordinatenwertdifferenzen nach dem zweiten Beispiel wird in einem Vergleichsteil mit vorgegebenen Werten verglichen. Bei einer Einrichtung zur Durchführung des erfindungsgemässen Verfahrens ist ein Eingang fffr ein analoges Signal mit mehreren in Serie geschalteten Verzögerungsgliedern verbunden. Parallel zu Jedem Verzögerungsglied ist Jeweils ein Differenzverstärker angeordnet, der zwei zeitlich benachbarte Ordinatenwerte des Signals miteinander vergleicht. Die Ausgänge der Differenzverstärker sind mit einem Logikteil oder Vergleichsteil verbunden, mit dessen Ausgang eine Auswerteeinheit in Verbindung steht. In Jedem Verzögerungsglied wird das eingespeiste Signal um eine bekannte Zeitspanne verzögert. DerJenige Diese renzverstärker, der parallel zu einem bestimmten Verzö- gerungsglied angeordnet ist, vergleicht den hinter dem Verzögerungsglied abgegriffenen Wert mit dem Wert vor dem Verzögerungsglied. Es werden also zwei Ordinatenwerte: miteinander verglichen, die in einem der Verzöge- rungszeit entsprechenden zeitlichen Abstand bestimmt wurden. Ein als Komparator geschalteter Di±èrenzver- stärker gibt dann bei steigendem Ordinatenwert ein Einsbzw. Null-Signal und bei fallendem Ordinatenwert ein Null- bzw. Eins-Signal an seinem Ausgang ab. Mit der Erfindung wird der Vorteil erzielt, dass ein Signalverlauf durch ein Bitmuster charakterisierbar ist, das mit einfachen Mitteln schnell erzeugt werden kann. Darüber hinaus kann in einem Logikteil das anstehende Bitmuster mit einem vorgegebenen Bitmuster verglichen und bei Ubereinstimmung eine-Auswerteeinheit aktiviert werden. Hiermit wird der Vorteil erzielt, dass aus einer grossen Anzahl von Signalen genau diejenigen ausge wählt werden, deren Verlauf dem vorgegebenen charakteristischen Verlauf entspricht. Dabei hangt die Genauigkeit des Verglefches von der Anzahl der Vergleichswerte ab. In der Regel reicht es aus, wenn Bitmster sowie Vergleichsmuster relativ wenig Werte enthalten. Man kommt dann mit einer eng begrenzten Zahl elektronischer Bauteile, wie Verzögerungsglieder und Kompara- toren aus. Bei Bedarf kann Jedoch die Signalanalyse noch empfindlicher mit grösserer Auflösung durchgeführt werden. Dazu muss nur die Anzahl der Bits im Bitmuster wie auch im Vergleichsmuster vergrössert werden, indem beispielsweise die Zahl der Verzögerungsglieder erhöht oder die Verzögerungszeit eines Jeden Verzögerungsgliedes verkürzt wird. Die Signalanalyse nach der Erfindung kann also mit einer beliebigen Genauigkeit durchgeführt werden. Beispielsweise kann auch vorgesehen sein, dass eine abgezählte Anzahl der Komparatorausgänge miteinander verbunden ist, wodurch eine Wichtung erfolgt. Dadurch bleiben vereinzelt mögliche Fehlmessungen unberAck- sichtigt und beeinflussen nicht das Bitmuster, das von den Komparatoren an den Logikteil abgegeben wird. Weiterhin kann mit einem Eingang des Logikteiles der Ausgang eines weiteren Komparators verbunden sein, dessen einer Eingang mit dem zu analysierenden Signal beauf- schlagt ist und dessen anderer Eingang mit einer variablen Spannungsquelle zum Erzeugen einer Schwellenspannung verbunden ist. Mit dieser Einrichtung wird erreicht, dass dieJenigen Anteile des Signales bei der Analyse unberücksichtigt bleiben, deren Potential kleiner ist als die vorgegebene Schwellenspannung. Diese wird so gewShlt, dass das apparative Rauschen vor und nach dem Eintreffen eines Signals abgeschnitten wird. Die Signalanalyse nach der Erfindung bleibt dadurch vorteilhaft von äusseren Störeinflüssen frei. Die Zuleitungen zu den Eingängen des weiteren Komparators können auch vertauscht angeschlossen sein. Dann wird er reicht, dass diejenigen Anteile des Signals bei der Analyse unberücksichtigt bleiben, deren Potential grösser ist als die Schwellenspannung. Dadurch werden un#rwünschte- grosse Signale, die systembedingt sind, abgeschnitten. Die Komparatoren können auch beispielsweise durch ihre äussere Beschaltung nach Art einer Hysterese schalten. Dadurch wird der Verlauf des Signals noch genauer analysiert. Mit der Erfindung wird insbesondere der Vorteil erzielt, dass ein beliebiges Signal mit kleinem apparativen Aufwand ausreichend genau analysiert werden kann und so ein charakteristischer Verlauf sicher zu erkennen ist. Die Erfindung soll anhand eines in der Zeichnung schema- tisch wiedergegebenen Ausführungsbeispiels näher erläutert werden: Fig. 1 zeigt eine Einrichtung zur DurclfUhrung des er findungsgemässen Signalanalyseverfahrens. Fig. 2 zeigt den Verlauf eines zu analysierenden Signales. Fig. 3 - zeigt eine Schaltungsanordnung zum Erzielen einer Wichtung der Messuerte;r. Einer Einrichtung zur Signalanalyse nach Fig. 1 wird ein zu analysierendes Signal 1 nach Fig. 2 an einem Eingang 2 zu. geführt. Der Eingang 2 ist mit einer Anzahl in Serie geschalteter, gleichartiger Verzögerungsglieder 31 bis 35 verbunden, wodurch in zeitlich gleichen Abständen in den Zeitpunkten T1 bis T6 Ordinatenwerte A1 bis A6 des Signals 1 abgegriffen werden. Dabei wächst die Genauigkeit der Analyse mit der Zahl der Verzögerungsglieder. Alle Verzögerungsglieder 31 bis 35 sind in bekannter Weise aus ohmschem Widerstand und Kondensator aufgebaut. Parallel zu Jedem Verzögerungsglied 31 bis 35 ist Jeweils ein Komparator 41 bis 45 angeordnet. Der Komparator 42 beispielsweise vergleicht dann den Ordinatenwert A2 im Zeitpunkt T2 mit dem Ordinatenwert A3 im Zeitpunkt T; man vergleiche Fig. 2. Entsprechend werden durch die Einrichtung alle zeitlich benachbarten Ordinatenwerte miteinander verglichen. Falls beispielsweise der Ordinatenwert A3 grösser ist als der Ordinatenwert A2, steht am Ausgang des Komparators 42 ein Eins-Signal an. Falls der Ordinatenwert A5 kleiner ist als der Ordinatenwert A4, steht am Ausgang des Komparators 44 ein Null-Signal an. Die Ausgänge der Komparatoren 41 bis 45 sind mit einem Logikteil 5 verbunden, dem die Komparatoren 41 bis 45 ein Bitmuster zuführen, das den Verlauf des Signales 1 charakterisiert. Im Logikteil 5 wird dann das gemessene Bitmuster mit einem vorgegebenen Bitsuster verglichen und falls die beiden Bitmuster tlbereinstiimen, eine Auswerteeinheit 6. aktiviert, die mit dem togikteil 5 verbunden ist. Dadurch werden aus vorhandenen Signalen dieJenigen ausgewählt, die einen vorgegebenen charakteristischen Verlauf haben. Das Logikteil 5 ist ausserdem mit einem weiteren Kompa- rator 7 verbunden, dessen erster Eingang mit dem zu analysierenden Signal 1 beaufschlagt ist und dessen zweiter Eingang mit einer variablen Spannwngsquelle8 verbunden ist. Dadurch wird das Logikteil 5 erst dann aktiviert, wenn das zu analysierende Signal 1 eine Schwellenspannung 9 nach Fig. 2 übersteigt. Diese Schwellenspannung 9 wird mit der variablen Spannungs queile# 8. so gewählt, dass Störimpulse mit niedriger Amplitude ohne Einfluss bleiben. Damit einzelne Fehlmessungen unberücksichtigt bleiben, ist nach Fig. 3 eine Wichtung vorgesehen. Dazu sind die Komparatoren 41 bis 45 in einzelne Gruppen zusammenge- fasst und in Jeder Gruppe sind die Ausgänge der Komparatoren über ohmsche Widerstände 10 miteinander ver bunden So ergibt sich für Jede Gruppe ein gemeinsamer Ausgang, der über einen Komparator 11 mit dem Logikteil 5 verbunden ist. Die Messgenauigkeit der Signalanalyse kann durch die Anzahl der Verzögerungsglieder wie auch durch die Wahl der Verzbgerungszeit variiert werden. 8 Patentansprüche 3 Figuren Liste der Bezugszeichen 1 Signal 2 Eingang 31 bis 35 Verzögerungsglieder 41 bis 45 Komparatoren 5 Logikteil 6 Auswerteeinheit 7 weiterer Komparator 8 variable Spannungsquelle 9 Schwellenspannung 10 ohmsche Widerstände 11 zusätzliche Komparatoren T1 bis T6 Folge der Messzeiten A1 bis A6 Ordinaten zur Zeit T1 bis T6

Claims: Patentansprüche 1. Verfahren zur Signalanalyse,-wobei ein charakteristischer Verlauf eines Signals (1) erkannt und bei UbereinstiJInnung mit einem vorgegebenen Verlauf eine Meldung abgegeben wird, d a d u r c h g e k e n n z e i c h n e t , dass Ordinatenwerte CA1 bis A6) des Signals (9) in bestimmten zeitlichen Abständen registriert werden und dass jeweils zwei zeitlich benachbarte Ordinatenwerte CA1 bis A6) miteinander verglichen werden, wobei durch die Abfolge der Vergleichswerte das Signal (1) charakterisiert wird. 2. Verfahren nach Anspruch 1, d a du r c h g e k e n n z e i c h n e t , dass durch die Abfolge der Differenzen von Jeweils zwei zeitlich benachbarten Ordinatenwerten CA1 bis A6) das Signal (1) charakterisiert wird. 3. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , dass durch die Abfolge der Vorzeichen der Differenzen von Jeweils zwei zeitlich benachbarten Ordinatenwerten (A1bis e ) das Signal (1) charakterisiert wird, die Abfolge der Vorzeichen als Bitmuster dargestellt in einem Logikteil (5) mit einem vorgegebenen Bitmuster verglichen wird und bei Überein- stimmung ein Signal abgegeben wird. 4. Einrichtung zur Durchführung des Verfahrens nach den Ansprüchen 1 und 2, d a d u r c h g e k e n n zeichnet, dass ein Eingang (2) für ein analoges Signal (1) mit in Serie geschalteten Verzögerungsgliedern (31 bis 35) verbunden ist, dass parallel zu Jedem Verzögerungsglied (31 bis 35) Je weils ein Differenzverstärker angeordnet ist der zwei zeitlich benachbarte Ordinatenwerte (Al bis A6) des Signals (1) miteinander vergleicht und dass die Ausgänge der Differenzve#ärker mit einem Ver gleichsteil verbunden sind. 5. Einrichtung nach Anspruch 4, zur Durchführung des Verfahrens nach den Ansprüchen 1 und 3, d a d u r c h gekennzeichnet, dass die Differenzverstärker als Komparatoren t41 bis 45) geschaltet sind und dass die Ausgang der Komparatoren (41 bis 45) mit einem Logikteil (5) verbunden sind, mit dessen Ausgang eine Auswerteeinheit (6) in Verbindung steht. 6. Einrichtung nach Anspruch 5, d a d u r c h g ek e n n z e i c h n e t , dass eine abgezählte Anzahl der Komparatorausgänge miteinander verbunden ist, wodurch eine Wichtung erfolgt. 7. Einrichtung nach Anspruch 5, d a d u r c h g e k e n n-z e i c h n e t , dass mit einem Eingang des Logikteils (5) der Ausgang eines weiteren Komparators (7) verbunden ist, dessen einer Eingang mit dem zu analysierenden Signal (1) beaufschlagt ist und dessen anderer Eingang mit einer variablen Spannungsquelle (8) zur Erzeugung einer Schwellenspannung (9) verbunden ist. 8. Einrichtung nach Anspruch 5, d a d u r c h g e k e n n z e ic h n e t , dass die Komparatoren (41 bis 45) nach Art einer Hysterese schalten.

Inventors: FRANZE, KLAUS, DIPL.-ING. (FH)
Applicants: SIEMENS AKTIENGESELLSCHAFT
Application year: 1986
Main classification: G01R29
IPC codes: G01R29, G01R19