ARRANGEMENT FOR THE LOCALISATION OF THE TRANSITIONS OF A DATA SIGNAL IN RESPECT OF A CLOCK SIGNAL, AND SYNCHRONISATION MECHANISM USING SUCH AN ARRANGEMENT

Abstract: 1. A device for locating the transitions of a data signal transmitted in numerical form with respect to the successive leading edges of a clock signal synchronous or plesiochronous with the data signal, comprising at least three flip-flops (10, 12, 14) each of which has an enabling input which receives the data signal with a time lag with respect to the clock determined by delay means for each flip-flop, characterized in that it also comprises logic means (22, 30, 32, 34) connected to the output of the flip-flops which receive the signal with different time lags and designed to generate, as a function of a predetermined criterion, a control signal for a control loop representing the phase relationship between the clock signal and the data signal.

Description: Dispositif de localisation des transitions d'un signal de données Par raPport à un signal d'horloge et mécanisme de cadrage comprenant un tel dispositif L'invention a pour objet un dispositif de localisation des transitions d'un signal de données transmises sous forme numérique par rapport aux fronts successifs d'un signal d'horloge locale synchrone ou plésiochrone du signal de données. Elle est notamment utilisable dans un mécanisme permettant de cadrer le signal d'horloge locale par rapport à un signal de données présentant initialement une relation de phase aléatoire avec le signal d'horloge, afin de permettre la saisie des données par échantillonnage dans une plage centrée dans l'intervalle de temps de présence des données et de durée très inférieure à celle de cet intervalle. On connaît déjà de nombreux dispositifs destinés à remplir cette fonction. Ils utilisent en général des moyens pour fournir plusieurs signaux présentant des retards prédéterminés à partir d'un des signaux d'entrée (signal de données et signal horloge) et des moyens pour comparer les instants d'apparition des transitions sur les différents signaux. En particulier, le document EP-A-21 942 décrit un dispositif de cadrage pour système de transmission de données sous forme de séquences de longueur limitée, comportant chacune un en-tête identifiable. Le cadrage s'effectue sur une horloge locale plésiochrone. Du fait de la longueur limitée des séquences, on évite une dérive trop importante par rapport au cadrage, qui est effectué une fois pour toute en début de chaque séquence. L'invention vise notamment à fournir un dispositif mettant en oeuvre la détection des transitions de la partie courante du signal de données, dispositif adaptable à tout signal numérique. Dans ce but, l'invention propose notamment un dispositif qui comporte au moins trois bascules dont chacune a une entrée de validation qui reçoit le signal d'horloge locale et une entrée de données qi reçoit le signal de données avec un décalage temporel déterminé par des moyens de retard et différent pour chaque bascule, ainsi que des moyens logiques reliés à la sortie des bascules et conçus pour engendrer, en fonction d'un critère prédéterminé, un signal représentatif de la relation de phase entre le signal d'horloge et le signal de données. Les décalages temporels peuvent être réalisés en prélevant le signal de données à plusieurs emplacements successifs de moyens de retard ; mais on peut arriver à un résultat équivalent, bien que de façon un peu plus complexe, en réalisant le décalage temporel par action non plus sur le signal de données, mais sur le signal d'horloge. Le mécanisme ainsi proposé permet de contrôler l'instant d'échantillonnage du signal de données par l'horloge et de tenir cet instant, par un asservissement judicieux, aussi éloigné que possible de la transition de données. On s'affranchit ainsi de toute incertitude d'échantillonnage, l'information valide étant obtenue en sortie de la bascule médiane 12. Dans un premier mode d'utilisation de l'invention, on supposera que les signaux de données et d'échantillonnage sont synchrones entre eux, l'asservissement devant permettre, par action sur une ligne à retard variable, d'obtenir un cadrage correct entre ces signaux. Dans un second mode d'utilisation, les signaux de données et d'horloge seront plésiochrones entre eux ; l'asservissement agit alors, par commande sur la fréquence de l'oscillateur d'horloge, de telle sorte qu'il y ait identité entre le rythme global de l'horloge et le rythme des données. On décrira successivement les deux approches. L'invention sera mieux comprise à la lecture de la description qui suit de modes particuliers d'exécution donnés à titre d'exemples non limitatifs. La description se réfère aux dessins qui l'accompagnent, dans lesquels - la Figure 1 est un schéma de principe d'un dispositif de localisation de transitions avec action sur le signal d'horloge d'échantillonnage des données, - la Figure 2 est un diagramme temporel montrant le signal de données Dol les plages, de largeur 2v, d'échantillonnage valide, le signal d'horloge Ho et le signal d'horloge Hv recadré, - la Figure 3, similaire à la Figure 2, montre le signal de données D,, et trois signaux d'horloge Ho-, Ho et Ho+ présentant des décalages successifs - la Figure 4 montre le signal de données initial, deux signaux de données décalés D1, D2 ainsi que le signal d'échantillonnage H, - la Figure 5 est un schéma de principe d'un dispositif de localisation de transitions appliqué à un système d'alignement de phase, - la Figure 6 est un chronogramme faisant apparaitre les différents types de cadrages de l'horloge et des données, - la Figure 7, similaire à la Figure 5, montre un mode particulier de réalisation de cette dernière, - la figure 8 est un schéma de détail montrant une simplification possible du mécanisme de la Figure 7, - la Figure 9, similaire à la Figure 5, montre un mode de réalisation utilisable avec une horloge locale plésiochrone du rythme des données, - la Figure 10 est le chronogramme des phases relatives des données et horloges dans un second mode de réalisation du système, et - la Figure 11 représente un schéma de la logique associée à ce second mode de réalisation. Avant de décrire divers modes de réalisation du dispositif suivant l'invention, il convient de rappeler les conditions à remplir pour effectuer la saisie de données numériques par échantillonnage à des instants fixés par les fronts d'un signal d'horloge synchrone ou plésiosynchrone du signal de données, lorsque la relation de phase entre les signaux n'est pas déterminée a priori. Pour assurer la fiabilité de saisie requise sur un signal de données Do de période T, l'échantillonnage doit s'effectuer sur des plages de validité 2v centrées par rapport aux intervalles de temps de présence des données (Figure 2). Le signal d'horloge Ho ayant une phase quelconque par rapport au signal de données Do, on doit amener et maintenir les fronts d'horloge dans les plages de largeur 2v par déphasage d'un des signaux, par exemple par déphasage du signal d'horloge pour l'amener en Hv. Le principe mis en oeuvre par l'invention implique de créer, à partir du signal d'horloge Ho, au moins deux signaux Ho+ et Ho- décalés respectivement de +6 et -6 avec 6 4 T (Figure 3). Dans la pratique, il revient au même de créer, à partir du signal de données, deux autres signaux D1 et D2 décalés respectivement de +6 et +26 (Figure 4). La constitution de principe du dispositif de localisation sera celle montrée en Figure 1 : le dispositif comprend au moins trois bascules (10, 12, 14). Chaque bascule reçoit le signal d'horloge H sur une entrée de validation et reçoit le signal de données avec un décalage temporel par rapport à l'horloge, déterminé par des moyens de retard 18 et 20, différent pour chaque bascule. Sur la Figure 1, le signal reçu Do donne ainsi naissance aux signaux D1 et D2. Des moyens logiques, comportant sur la Figure 1 une logique combinatoire 30 et des portes OU EXCLUSIF 32, 34, commandent l'horloge. Le mécanisme d'asservissement en phase peut être mis en oeuvre chaque fois que l'on dispose d'un signal de données accompagné d'un signal d'horloge synchrone de ce dernier mais ne présentant as avec celui-ci une relation de phase connue. Ces deux signaux peuvent d'ailleurs être affectés, l'un par rapport à l'autre, d'une gigue temporelle dont il faut tenir compte dans la réalisation du système. Le principe général est donné sur la Figure 5. L'approche consiste à adopter une valeur commune 6(ondes valeurs 61 et 62) inférieure à T/2 et à décaler le signal d'horloge et le signal de données l'un par rapport à l'autre de façon que les trois échantillonnages Ho, Ho- et Ho+ saisissent une valeur identique en fonctionnemment stationnaire. Le respect de cette condition garantit que les fronts de Ho ne sont pas à proximité d'une transition de données. En cas de non respect de cette condition, le décalage du signal d'horloge doit se faire vers l'aval si l'échantillon prélevé sur les transitions Ho- est différent des autres, comme indiqué à la seconde ligne de la Figure 3, et inversement. Le choix de la valeur de 6 agit sur la tolérance du système à la gigue de phase. En effet, la technique proposée revient à partitionner la période du signal de données en trois zones I, II, III dont l'effet de l'échantillonnage par HO sera différent pour chacune d'elles (Figure 6). On constate en premier lieu que l'amplitude crête-crête de la gigue de phase devra être inférieure à 2 6 , faute de quoi risquent de se produire des passages non détectables de part et d'autre d'une transition de données. De plus, il ne doit pas y avoir passage direct d'un front d'horloge entre l'amont et l'aval de la plage de validité, faute de quoi peuvent se produire un effet de ping-pong de l'asservissement et des répétitions d'erreurs. Cette seconde contrainte se traduit par = = T - 26 - k (1) cc où k est l'amplitude du décalage effectué par la ligne 16 à la suite d'une détection de décentrage. La gigue maximale admissible sera donc le minimut de deux valeurs ""Cc = inf (26, T - 26 - k) (2) Un optimum est obtenu pour k = T-46 et autorise une amplitude de gigue de valeur maximale a > ccmax ccmax comax = 26 = (T - k)/2 (3) Le dispositif de localisation appliquant cette approche peut utiliser soit plusieurs signaux de données découlant les uns des autres et dont les transitions sont décalées de 6, soit des signaux d'horloge découlant les uns des autres et décalés de6 (le signal non soumis à décalage restant unique et fixe). La première solution sera plus généralement plus commode à mettre en oeuvre. Elle peut notamment être incorporée à un mécanisme de recadrage du genre montré en Figure 5. Le mécanisme de la Figure 5 comporte deux entrées DE et HE sur lesquelles sont respectivement appliqués le signal de données et un signal d'horloge synchrone du signal de données. Le dispositif de localisation comporte trois bascules 10, 12 et 14. L'entrée de validation de chaque horloge est reliée à l'entrée HE de façon à recevoir directement le signal d'horloge locale. L'entrée HE est également reliée directement à la borne de sortie d'horloge HS. Le signal de données arrivant sur la borne DE traverse une ligne à retard 16 programmable par bonds d'amplitude k. Le signal de sortie de la ligne à retard 16 est directement appliquée à la bascule 14. Il parvient à la bascule 12 par l'intermédiaire d'un élément de retard 18 fournissant an retard fixe 61, à la bascule 10 par l'intermédiaire de l'élément 18 et d'un élément 20 donnant un retard 62. En général, on prendra 62 = 61 = 6 . Le signal de données en sortie DS sera constitué par la sortie de la bascule médiane 12. Le mécanisme de la Figure 5 comporte encore des moyens 22 d'analyse des sorties des bascules 10, 12 et 14 et de commande de la ligne à retard variable 16. Ces moyens 22 sont prévus pour déterminer, par analyse et comparaison des sorties des bascules 10, 12 et 14, dans laquelle des zones I, II et III (Figure 6) se placent les fronts du signal d'horloge HE. De plus, les moyens 22 doivent commander la ligne à retard variable 16 pour: - laisser inchangé le retard pk si les fronts d'horloge se trouvent dans la zone II, - réduire le retard de pk à (p-1)k si les fronts d'horloge se placent dans la zone I, - augmenter le retard de pk à (p+1)k dans le cas où les fronts d'horloge se placent dans la zone III. Le nombre n de pas élémentaires fournis par la ligne à retard 16 doit être tel que l'on puisse toujours trouver un retard pk, avec O 4 p < n, tel que l'on puisse sortir d'une situation où les fronts d'horloge se trouvent dans la zone I ou III. Pour cela, il faut, dans le cas d'une amplitude crête à crête de gigue oe cc que nk > 6 + ,+(n cc ce qui, dans la situation optimale envisagée plus haut en (3) se traduit par nk > 3 . On décrira maintenant des exemples particuliers et chiffrés d'exécution du mécanisme dont le schéma a été donné en Figure 5. La Figure 7 correspond aux choix suivants: n=2 k = T-4 6 (valeur optimale) ô = T/6, ce qui conduit à k = T/3. La ligne à retard peut alors être constituée par un multiplexeur 24 à trois entrées associé à deux éléments 26 fournissant chacun un retard T/3. La commutation est commandée par un registre 2 bits 28 qui reçoit le signal d'horloge sur son entrée de validation et des signaux Yo et Y1 provenant d'une logique combinatoire 30 sur ses entrées de données. La logique combinatoire 30 reçoit elle-même les signaux de sortie Zo et Z1 du registre 28 et des signaux logiques XO et X1 fournis par des portes OU EXCLUSIF 32 et 34. Les deux entrées de chacune des portes 32 et 34 sont reliées à la sortie de deux bascules successives parmi les bascules 10, 12 et 14. La logique combinatoire 30 permet une analyse en détectant les quatre combinaisons possibles de signaux Xo et X1, qui correspondent aux combinaisons d'états des bascules 10, 12 et 14 données par le tableau EMI8.1 <tb> Analyse <SEP> Xo <SEP> X1 <SEP> Xo <SEP> I <SEP> X1 <SEP> Xo <SEP> X1 <SEP> Xo <SEP> X1 <tb> Etat <SEP> B+=B=B <SEP> B <SEP> =EgB <SEP> impossible <SEP> B+#B=B- <SEP> <tb> bascules <tb> Zone <SEP> Il <SEP> III <SEP> ¯ <SEP> <tb> B , B et B correspondent respectivement aux sorties des bascules 10, 12 et 14. La table de vérité du multiplexeur 24 est EMI9.1 <tb> DR <SEP> z <SEP> z <tb> <SEP> o <SEP> o <tb> Z1 <SEP> a <SEP> b <tb> où a, b et c désignent les entrées respective- ment reliées à l'entrée de données DE, à l'entrée retardée de T/3, à l'entrée retardée de 2T/3. L'algorithme de décision suivant lequel la logique combinatoire 30 doit commuter le multiplexeur 24 doit alors être EMI9.2 <tb> Analyse <SEP> Xo <SEP> Xl <SEP> Xo <SEP> Xl <SEP> Xo <SEP> Xl <SEP> Xo <SEP> Xl <tb> Action <SEP> stable <SEP> Augmenter <SEP> retard <SEP> - <SEP> Diminuer <SEP> retard <tb> Etat <SEP> a <SEP> a <SEP> b <SEP> X <SEP> c <tb> tial <tb> <SEP> b <SEP> b <SEP> c <SEP> a <tb> <SEP> c <SEP> c <SEP> a <SEP> b <tb> Cela conduit à réaliser, au niveau de la logique combinatoire 30, les fonctions suivantes yo =x0 z1 +x1 zO z 1 + xO x1 zO y =x1 zO + xO x1 z1 +x0 z Z1 O I L'ensemble de ces fonctions peut être réalisé sans difficulté par des réseaux de portes logiques. Un second exemple de réalisation, plus simple que le précédent, fait appel à une ligne permettant de réaliser un seul retard (c'est-à-dire pour laquelle n=1). Seule la partie basse du schéma de la Figure 7 se trouve alors modifiée et prend la forme montrée en Figure 8, où les éléments correspondant à ceux de la Figure 7 portent le même numéro de référence affecté de l'indice . Dans ce cas, on peut prendre 6= T/8, et k = T/2. La table de vérité sera alors: EMI10.1 <tb> y <SEP> x0 <SEP> X1 <SEP> Xo <SEP> X1 <SEP> x <SEP> x <SEP> x <SEP> x <tb> <SEP> o <SEP> 1 <SEP> o <SEP> 1 <tb> z <SEP> O <SEP> 1 <SEP> 1 <tb> z <SEP> o <SEP> l <tb> avec y = xO z + xlZ + iIO Les solutions qui ont été décrites jusqu'ici permettent d'assurer une relation de phase correcte entre le signal de données et le signal d'horloge d'échantillonnage, dans la mesure où la gigue de phase reste dans les limites prévues. Par contre, elle. n'est pas prévue pour compenser un défaut de synchronisme de l'horloge et des données. Un second mode de réalisation de l'invention doit être mis en oeuvre lorsque la condition de synchronisme entre horloge et données n'existe pas. L'alignement en fréquence peut alors se faire par asservissement sur les transitions de données. Une solution simple consiste à utiliser un générateur pouvant fonctionner entre deux fréquences fl et f2 dont l'une est à coup sûr inférieure et l'autre à coup sûr supérieure à la fréquence de réception du signal de données DE. Le sens de la dérive est inversé par commutation d'un rythme d'horloge sur l'autre lorsque le déphasage entre le signal de données et le signal d'horloge d'échantillonnage dépasse un seuil déterminé. Cette solution est celle adoptée dans le mécanisme montré en Figure 9 dont le générateur de fréquence a une constitution voisine de celle utilisée dans les synthétiseurs de fréquences et basée sur l'utilisation d'une boucle à verrouillage de phase. Le dispositif de localisation de transition du mécanisme de la Figure 9 a de son côté une constitution similaire à celle du dispositif de la Figure 7 et les éléments correspondants des deux Figures sont désignés par le même numéro de référence. La logique d'analyse et de décision se limite â une bascule JK 38 qui reçoit, sur son entrée d'horloge, le signal de sortie du générateur de fréquences 40 et, sur ses entrées de données, la sortie des portes OU EXCLUSIF 32 et 34. Le générateur de fréquence 40 comporte une horloge 42 qui fournit une fréquence fixe fo/N telle que les fréquences fo(N-1)/N et (N+1) fo/N soient respectivement inférieure et supérieure à la fréquence d'arrivée des données d'entrée DE. La bascule 38 commande le rapport de division de la boucle du générateur de fréquence 40. Pour cela, elle attaque un diviseur programmable 44 dont le rapport. de division est N-l lorsque le signal reçu de la bascule 38 est 0, N+1 quand le signal'reçu est au niveau logique 1. La boucle dans laquelle est placé le diviseur 44 comprend une porte OU EXCLUSIF 46, utilisée comme comparateur de phase, qui reçoit, sur une entrée, le signal de sortie de l'horloge 42, sur l'autre, le signal de sortie du diviseur. La porte OU EXCLUSIF 46 attaque, par l'intermédiaire d'un filtre RC, l'entrée de calage de fréquence d'un oscillateur 46 qui fournit le signal d'horloge H au dispositif de localisation et au diviseur 44. On voit que la bascule 38 détermine à tout instant laquelle des fréquences est la mieux adaptée et sélectionne le rapport de division approprié de la boucle à verrouillage de phase. La sélection s'effectue conformément au tableau suivant EMI12.1 <tb> <SEP> Zone <tb> <SEP> d'échantil- <SEP> I <SEP> II <SEP> III <tb> <SEP> lonnage <tb> action <SEP> sur <SEP> basculement <SEP> conservation <SEP> basculement <tb> sélection <SEP> de <SEP> vers <SEP> N-l <SEP> fo <SEP> état <SEP> actuel <SEP> vers <SEP> N-1 <SEP> <tb> fréquence <SEP> N <SEP> N <tb> Les valeurs de 6 (qui fixe la garde de détection des cadrages de signal) et de N (qui détermine la finesse de l'encadrement de la fréquence de réception des données par les valeurs que peut prendre la fréquence d'horloge locale) seront choisies en fonction des caractéristiques du signal. En particulier, le choix doit tenir compte de ce qu'une dérive continue se produit si la fréquence du signal de donnée reste stable pendant une longue période et peut conduire à une erreur d'échantillonnage. Il est bien évident que le système oscillateur de la Figure 9 est donné ici à titre d'illustration. Il peut, en fonction de l'application, être remplacé par tout type de mécanisme capable de passer continuement d'une fréquence inférieure à celle des données incidentes à une fréquence supérieure à celles-ci et viceversa. Sur la base du principe général de détection de transitions, il est possible de mettre en oeuvre un mécanisme qui s'écarte quelque peu de celui décrit jusqu'ici. Au lieu de s'attacher à cadrer une horloge en dehors de la zone de transition des données par utilisation de deux butées qui détectaient les dérives amont et aval, on peut - comme on le verra maintenant retenir un mécanisme qui cherche constamment à cadrer l'horloge de référence au plus près de la transition de données. On sera alors assuré que le signal d'horloge en opposition de phase par rapport à celui de référence permettra un échantillonnage correct des données (Figure 10). Exprimé Xans le formalisme précédent, on sera sûr d'avoir, sur une transition de données, les bascules B et B dans un état différent. On connaît donc trois états EMI13.1 <tb> <SEP> Etat <SEP> B <SEP> -B±B <SEP> B <SEP> =B=B <SEP> B <SEP> <tb> <SEP> B <SEP> =B=B <SEP> B' <SEP> fB-8 <tb> Cbndi- <SEP> détection <SEP> de <SEP> pas <SEP> de <SEP> tran- <SEP> détection <SEP> de <tb> tion <SEP> transition <SEP> de <SEP> sition <SEP> de <SEP> transition <SEP> de <tb> <SEP> type <SEP> I <SEP> données <SEP> type <SEP> II <SEP> <tb> Retarder DE Avancer DE On présente, sur la Figure 11, le schéma d'ensemble associé à cette version dans le cadre d'une réception plésiochrone. Ce schéma diffère très peu de celui de la Figure 9. La différence porte sur la bascule de fourniture de la donnée valide qui est ici B ou B et sur la commande de la sélection d'horloge qui est inverse de celle considérée précédemment. EMI13.2 <tb> S <SEP> fréquence <SEP> sélectionnée <tb> O <SEP> N <SEP> fO <SEP> <tb> <SEP> N+1 <tb> 1 <SEP> N <SEP> fO <SEP> <tb> <SEP> N-l <SEP> <tb>

Claims: REVE'JDICATIONS 1. Dispositif de localisation des transitions d'un signal de données transmises sous forme numérique par rapport aux fronts successifs d'un signal d'horloge synchrone ou plésiochrone du signal de données, caractérisé en ce qu'il comporte au moins trois bascules (10, 12, 14) dont chacune a une entrée de.validation qui re çoit le signal de données avec un décalage temporel, par rapport à l'horloge, déterminé par des moyens de retard et différent pour chaque bascule, ainsi que des moyens logiques (22,30,32,34) reliés à la sortie des bascules ct conçus pour engendrer, en fonction d'un critère prédéterminé, un signal de commande représentatif de la relation de phase entre le signal d'horloge et le signal de données. 2. Dispositif selon la revendication 1, caractérisé en ce que les décalages temporels sont réalisés en prélevant le signal de données à plusieurs emplacements successifs de moyens de retard (18, 20). 3. Dispositif selon la revendication 1, caractérisé en ce que les décalages temporels sont réalisés sur le signal d'horloge. 4. Mécanisme de recadrage de signal d'horloge, caractérisé en ce qu'il comprend un dispositif selon la revendication 1 ou 2, dont les moyens de retard (10, 12, 14) sont prévus pour que la somme des décalages temporels réalisés soit inférieure ou égale à une période de l'horloge, le signal de commande représentatif de la relation de phase étant - dans un premier état, indiquant un cadrage correct, lorsque l'ensemble des bascules délivre un signal identique, - ou dans un second état indiquant une absence d'identité entre les signaux logiques de sortie des première et seconde bascules, significatif d'un décadrage horloge-données dans un premier sens, - ou dans un troisième état indiquant une absence d'identité entre les signaux logiques de sortie des seconde et troisième bascules, significatif d'un décadrage horloge-données dans l'autre sens. 5. Mécanisme selon la revendication 4, caractérisé en ce que la donnée valide est prélevée en sortie de la bascule médiane, des moyens étant prévus pour agir sur la relation de phase entre l'horloge et les données lorsque le signal de commande est dans le second ou le troisième état, de telle sorte que la bascule délivrant un signal différent du signal délivré par les deux autres, délivre à nouveau un signal identique. 6. Mécanisme selon la revendication 5, caractérisé en ce que les moyens pour modifier la relation de phase sont inactifs lorsque le signal de commande est dans le premier état. 7. Mécanisme selon la revendication 4, caractérisé en ce que la donnée valide est prélevée à la sortie de l'une quelconque de bascules latérales, des moyens étant prévus pour agir sur la relation de phase entre l'horloge et les données lorsque le signal de commande est dans le second ou le troisième état, de telle sorte que ce signal évolue du second vers le troisième état ou inversement. 8. Mécanisme selon la revendication 5 à 7, caractérisé en ce que le signal d'horloge étant synchrone du signal de données, mais ayant avec le signal de données une relation de phase indéterminée, les moyens pour agir sur la relation de phase sont constitués par un circuit à retard ajustable (24,26) commandé par ledit signal de commande. 9. Mécanisme selon la revendication 8, caractérisé en ce que le circuit à retard (24, 26) est disposé sur la liaison d'amenée du signal de données auxdits moyens de retard (18, 20). 10. Mécanisme selon la revendication 9, caractérisé en ce que le circuit à retard comporte une ligne à retard à plusieurs prises reliées aux entrées d'un multiplexeur piloté par le signal de commande. 11. Mécanisme selon la revendication 5, 6 ou 7, caractérisé en ce que le signal d'horloge est plésiochrone avec le signal de données et est fourni par un générateur (40) à fréquence variable-entre deux valeurs prédéterminées (fo(N-1)/N et fo(N+1)/N) encadrant la fréquence du signal de données, et en ce que, pour agir sur la relation de phase, le générateur est commandé par le signal de commande. 12. Mécanisme selon la revendication 11, caractérisé en ce que le générateur (40) est constitué par un synthétiseur de fréquences ayant une horloge (42) à fréquence fixe (fg/N) et une boucle à verrouillage de phase ayant un diviseur programmable (44) piloté par le signal de commande. 13. Mécanisme selon l'une quelconque des revendications 5 à 12, caractérisé en ce que les moyens logiques (22) comportent des portes OU-EXCLUSIF (32, 34) associées chacune à un couple de bascules (10, 12, 14) et des moyens d'analyse des signaux de sortie de ces portes OU-EXCLUSIF pour délivrer le signal de commande. 14. Mécanisme selon la revendication 12, caractérisé en ce que les moyens logiques (22) comportent des portes OU-EXCLUSIF (32, 34) associées chacune à un couple de bascules (10, 12, 14) dont les sorties attaquent les entrées de données d'une bascule supplémentaire (38) dont l'entrée d'horloge reçoit le signal d'horloge, ladite bascule supplémentaire étant reliée à l'entrée de commande du diviseur (44) pour sélectionner le rapport de division de ce dernier entre deux valeurs.

Inventors: SERVEL, MICHEL, THOMAS, ALAIN
Applicants: SERVEL, MICHEL, THOMAS, ALAIN
Application year: 1985
Main classification: H04L7
IPC codes: H04L7