METHOD AND CIRCUIT FOR THE TRANSMISSION OF AT LEAST TWO BINARY DATA STREAMS OVER A MULTIPLEX TRANSMISSION SECTION

Abstract: 1. A method of transmitting at least two binary data flows from a multiplexer (M11) arranged at the transmitting end to a multiplexer (M22) arranged at the receiving end in multiplex frames (MR) which occur with cyclic repetition, which govern a multiplex transmission link (ZS1) which connects the two multiplexers (M11, M22) to one another, and each of which transmits an item of synchronising information (Syn), an item of signalling information (Sig) and, in time slots, the bits of the minimum of two data flows, characterised in that the data flows are transmitted with bit interleaving via the multiplex transmission line (ZS1), that as signalling information (Sig) there is transmitted a respective address which designates a data flow and a time slot address/a plurality of time slot addresses which designate(s) the time slot/time slots to be used for the transmission of one or several bits of this data flow in at least one multiplex frame (MR), and that an item of signalling information (Sig) is transmitted only at the beginning and at the end of the transmission of bits of its associated data flow.

Description: Verfahren und Schaltungsanordnung zum Ubertragen zumindest zweier binärer Datenströme über eine Multiplex Ubertragunqsstrecke. Die Erfindung bezieht sich auf ein Verfahren und eine Schaltungsanordnung zum Ubertragen zumindest zweier binärer Datenströme von einem sendeseitig vorgesehenen Multiplexer zu einem empfangsseitig vorgesehenen Multiplexer in auf einer die beiden Multiplexer miteinander verbindenden Multiplex-Ubertragungsstrecke massgebenden, zyklisch wiederholt auftretenden Multiplexrahmen, in deren jeden eine Synchronisierungsinfornation, eine Signalisierungsinformation und in Zeitschlitzen die Bits der zumindest beiden Datenströme übertragen werden. Ein Verfahren und eine Schaltungsanordnung der vorstehend bezeichneten Art sind bereits bekannt (DE-OS 19 49 155). Bei dem betreffenden bekannten Verfahren und der zu dessen Durchführung dienenden Schaltungsanordnung werden in den zyklisch wiederholt auftrtetenden Multiplexrahmen als Signalisierungsinformationen jeweils sämtliche in dem jeweiligen Multiplexrahmen übertragenen Datenströme bezeichnende Adressen übertragen. Ausserdem werden zu den betreffenden Datenströmen gehörende PCM-Signale in den zyklisch wiederholt auftretenden Multipexrahmen übertragen. Diese Massnahmen bedingen jedoch einen zuweilen I unerwünschten Zeit- und Schaltungsaufwand, und zwar insbesondere dann, wenn es darum geht, mit relativ niedriger Wiederholungsrate auftretende Bits von Da tenströmen zu übertragen. Es ist ferner ein Verfahren zur Belegung von Zeitschlitzen eines Zeitmultiplexsystems mit dynamischen Multiplexern bekannt (DE-AS 30 Ol 417), bei dem vor Belegung von Zeitschlitzen in Abhängigkeit von der gerade vorliegenden Bitrate der zu übertragenden Daten die Ordnung i der benötigten Gruppe von Zeitschlitzen in einem Zeitmultiplexrahmen ermittelt wird. Zur Ermittlung freier Zeitschlitze werden dabei in festgelegter Reihenfolge die Zeitschlitzgruppen der Ordnung i innerhalb einer Zeitschlitzgruppe der Ordnung m überprüft, bis eine freie Zeitschlitzgruppe der Ordnung i gefunden ist. Falls bei der Suche nach freien Zeit schlitzgruppen innerhalb der Ordnung m keine freie Zeit- schlitzgruppe der Ordnung i gefunden wurde, wird jeweils innerhalb weiterer Zeitschlitzgruppen der Ordnung m gesucht. Jedem Zeitschlitz einer gefundenen freien Gruppe von Zeitschlitzen wird eine Adresse zugeordnet, und diese Zuordnung wird dem Multiplexer der Gegenseite signalisiert, der seinerseits die entsprechende Zuordnung veranlasst. Unabhängig von der Ermittlung einer Gruppe von freien Zeitschlitzen werden entgegengesetzt der festgelegten Reihenfolge belegte Grupen von Zeitschlitzen gesucht.Sobald eine belegte Gruppe von Zeitschlitzen gefunden ist, wird in der festgesetzten Reihenfolge eine neue Gruppe gleicher Ordnung wie die der belegten - von freien Zeitschlitzen - gesucht, die in der festgelegten Reihenfolge vor der gefundenen belegten Gruppe liegen muss. Wenn die neue Gruppe von freien Zeitschlitzen gefunden ist, wird diesen Zeitschlitzen die der belegten Gruppe zugeordneten Adresse zugeordnet, und diese Zuordnung wird dem Multiplexer der Gegenstele signalisiert, der seinerseits eine entsprechende Zuordnung veranlasst. Sobald die neue Gruppe von Zeitschlitzen belegt ist, wird die bisher belegte Gruppe von Zeitschlitzen freigegeben. Durch diese Massnahmen steht zwar ein Multiplexersystem zur Verfügung, dessen Multiplexer bei hoher Flexibilität hinsichtlich unterschiedlicher Bitraten und ohne erhebliche Verzögerungszeiten belegt werden können. Die mit dem Belegen und Umrangieren der jeweils zu benutzenden Zeitschlitze verbundenen Massnahmen bedingen jedoch einen Steuerungsaufwand, der zuweilen als unerwünscht angesehen wird. Der Erfindung liegt demgemäss die Aufgabe zugrunde, einen Weg zu zeigen, wie bei einem Verfahren der eingangs genannten Art die Ubertragung zumindest zweier binärer Datenströme über eine Multiplex-Ubertragungsstrecke einfacher vorgenommen werden kann als bei den zuvor betrachteten bekanten Verfahren. Gelöst wird die vorstehend aufgezeigte Aufgabe bei einem Verfahren der eingangs genannten Art erfindungsgemäss dadurch, dass die Datenströme bitverschachtelt über die Multiplex-Ubertragungsstrecke übertragen werden, dass als Signalisierungsinformation eine jeweils einen Datenstrom bezeichnende Adresse und den/die für die Ubertragung eines oder mehrerer Bits dieses Datenstroms in wenigstens einem Multiplexrahmen zu benutzen den Zeitschlitz/Zeitschlitze bezeichnende Zeitschlitzadresse/ Zeitschlitzadressen übertragen werden und dass eine Signalisierungsinformation lediglich zu Beginn und am Ende der Ubertragung von Bits ihres zugehörigen Datenstroms übertragen wird. Die Erfindung bringt den Vorteil mit sich, dass auf relativ einfache Weise zumindest zwei binäre Datenströme über eine Multiplex-Ubertragungsstrecke übertragen werden können, ohne dass die betreffende Uber tragung durch nennenswerte Signalisierungsinformationen bzw. Datenstrominformationen belastet ist. Durch die Bitverschachelung der Datenströme wird überdies der Vorteil erzielt, dass ohne ein Umrangieren der den einzelnen Datenströmen zugeteilten Zeitschlitze in aufeinanderfolgenden Multiplexrahmen ausgekommen werden kann, ohne dass damit die sendeseitig gegebenenfalls vorhandene fiquidistanz der Bits der zu übertragenden Datenströme auf der Empfangsseite verloren ist. Vorzugsweise wird der einwandfreie oder fehlerhafte Empfang der Signalisierungsinformationen in dem empfangsseitig vorgesehenen Multiplexer quittiert, indem von diesem Multiplexer zu dem sendeseitig vorgesehenen Multiplexer mindestens ein Quittungssignal übertragen wird. Hierdurch ergibt sich der Vorteil, dass der sendeseitig vorgesehene Multiplexer über den Empfang der von ihm ausgesendeten Signalisierungsinformationen informiert ist und damit entsprechende Steuerungsvorgänge auszulösen gestattet. Zweckmässigerweise erfolgt die Ubertragung von Bits eines Datenstroms von dem sendeseitig vorgesehenen Multiplexer erst dann, wenn in diesem Multiplexer ein den einwandfreien Empfang der dem betreffenden Datenstrom zugehörigen Signalisierungsinformation angebendes Quittungssignal empfangen worden ist. Dadurch erfolgt in vorteilhafter Weise keine unnötige Ubertragung von Datenstrombits. Von Vorteil ist es ferner, wenn die Ubertragung von Bits des jeweiligen Datenstroms in demjenigen Multiplexrahmen begonnen wird bzw. erfolgt, in welchem die Ubertragung der zugehörigen Signalisierungsinforma tion abgeschlossen ist. Hierdurch ergibt sich der Vorteil, dass ohne besondere Verzögerungszeiten mit der Ubertragung der Datenstrombits begonnen werden kann. Es ist andererseits aber auch von Vorteil, wenn die Ubertragung von Bits des jeweiligen Datenstroms unmittelbar nach dem Multiplexrahmen begonnen wird bzw. erfolgt, in welchem die Ubertragung der zugehörigen Signalisierungsinformation abgeschlossen ist. In diesem Fall beginnt die Ubertragung von Datenstrombits besonders schnell nach der Ubertragung der zugehörigen Signali sierungs infromat ion. Zweckmässigerweise werden in dem Fall, dass eine Signalisierungsinformation in dem empfangsseitig vorgesehenen Multiplexer nicht richtig erkannt worden ist, die dieser Signalisierungsinformation zugehörigen Datenstrombits hinsichtlich ihrer Verarbeitung und Weiterleitung unberücksichtigt gelassen. Dadurch ist in vorteilhafter Weise sichergestellt, dass keine fehlerhafte Datenübertragung erfolgt. Vorzugsweise werden die Datenstrombits in dem sendeseitig vorgesehenen Multiplexer zwischengespeichert. Diese Massnahme bringt den Vorteil mit sich, dass auf relativ einfache Weise Verzögerungszeiten im Zuge der Weiterleitung und Verarbeitung der einzelnen Datenstrombits berücksichtigt bzw. ausgegleichen werden können. Zur Durchführung des Verfahrens gemäss der Erfindung ist es zweckmässig, eine Schaltungsanordnung mit einem sendeseitig vorgesehenen Multiplexer und mit einem empfangsseitig vorgesehenen Multiplexer zu verwenden, der mit dem sendeseitig vorgesehenen Multiplexer über eine Multiplexstrecke verbunden ist, wobei in jedem der beiden Multiplexer Kanal- und Steuerschaltungen enthalten sind. Diese Schaltungsanordnung ist erfindungsgemEE dadurch gekennzeichnet, dass jeder Multiplexer einen Belegungsspeicher umfasst, in welchem die Zeitschlitzadressen derjenigen Zeitschlitze gespeichert sind, in denen in auf der Multiplexstrecke massgebenden Multiplexrahmen Bits von Datenströmen übertragen werden, dass jeder Multiplexer eine Signalisierungssteuereinrichtung umfasst, welche die in dem jeweiligen Multiplexrahmen zu übertragende bzw. übertragene Signalisierungsinformation bereitstellt bzw. aufnimmt und auswertet, dass der sendeseitig vorgesehene Multiplexer eine Multiplexrahmen- Erzeugungseinrichtung umfasst, welche die auf der Multiplexstrecke massgebenden Multiplexrahmen und innerhalb dieser die Synchronisierungsinformation, die Signalisierungsinformation und die für die Ubertragung der Bits der Datenströme massgebenden Zeitschlitze festlegt, und dass der empfangsseitig vorgesehene Multiplexer eine Multiplexrahmen Erkennungseinrichtung umfasst, welche die auf der Multiplexstrecke massgebenden Multiplexrahmenund innerhalb dieser die Synchronisierungsinformation, die Signalisierungsinformation und die gegebenenfalls Bits von Datenströmen führenden Zeitschlitze ermittelt und die Auswertung der jeweils übertragenen Signale bzw. Bits ermöglicht. Hierdurch ergibt sich der Vorteil eines insgesamt relativ geringen schaltungstechnischen Aufwands. Vorzugsweise enthält jeder Multiplexer einen Pufferspeicher, in dem die Bits der Datenströme zwischenspeicherbar sind. Dadurch gelingt es in vorteilhafter Weise, sämtliche Datenstrombits für die Ubertragung unabhängig von den vorhandenen Verarbeitungs- bzw. Ubertragungszeiten zu berücksichtigen. Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert. FIG 1 zeigt in einem Blockschaltbild eine Schaltungs anordnung gemäss der Erfindung. FIG 2 zeigt in einem Diagramm den Aufbau eines Multi plexrahmens, wie er auf einer in FIG 1 ange deuteten Multiplex-Ubertragungsstrecke massgebend ist. FIG 1 zeigt in einem Blockschaltbild ein Ubertragungssystem mit zwei Multiplexern M1, M2, die über eine Multiplex-Ubertragungsstrecke ZS1 und über eine Multiplex-Ubertragungsstrecke ZS2 miteinander verbunden. sind. Die Multiplex-Ubertragungsstrecke ZS1 dient für die Ubertragung von Signalen bzw. Bits vom Multiplexer M1 zum Multiplexer M2, und die Multiplex- Ubertragungsstrecke ZS2 dient für die Ubertragung von Signalen bzw. Bits vom Multiplexer M2 zum Multiplexer M1. Die beiden Multiplexer Ml, M2 weisen jeweils einen Datenströme aufnehmenden Multiplexteil Mll bzw. M21 und einen Datenströme abgebenden Demultiplexteil M12 bzw. M22 auf. In FIG 1 sind lediglich der Multiplexteil Mll des Multiplexers M1 und der Demultiplexteil M22 des Multiplexers M2 näher veranschaulicht. Zu dem Multiplexteil Mll gehört eine Kanalschaltung Ksll, die eingangsseitig an Signalanschlüssen elll bis emll angeschlossen ist. Uber diese Eingangsanschlüsse werden der Kanalschaltung Ksll Datenströme zugeführt, die mit unterschiedlichen Ubertragungsraten auftreten können, beispielsweise zwischen 1,2 kbit/s und 19,8 kbit/s. Die Kanalschaltung Ksil ist ausgangsseitig mit einer Multiplex- Erzeugungseinrichtung Muxll verbunden, welche die auf der Multiplex-Uber- tragungsstrecke MS1, im folgenden kurz nur Multiplexstrecke genannt, massgebenden Multiplexrahmen festlegt. Ferner ist mit der Kanalschaltung Ksll eine Signalisierungssteuereinrichtung Ssll verbunden, auf deren Bedeutung im Zusammenhang mit FIG 2 noch näher eingegangen wird. Schliesslich ist mit der Kanalschaltung Ksll ein Belegungsspeicher Bsg (für abgehenden Verkehr) verbunden, in welchem Zeitschlitzadressen von Zeitchlitzen gespeichert sind, in denen in auf der Multiplexstrecke ZS1 massgebenden Multiplexrahmen Bits von Datenströmen übertragen werden. Der Demultiplexteil M22 weist gemäX FIG 1 eine Kanalschaltung Ks22 auf, die eingangsseitig mit einer Multiplexrahmen-Erkennungseinrichtung Mux22 verbunden ist. Diese Multiplexrahmen-Erkennungseinrichtung Mux22 ist eingangsseitig an der Multiplexstrecke ZS1 angeschlossen; sie dient dazu, die auf dieser Multiplexstrecke massgebenden Multiplexrahmen und innerhalb dieser die für die Auswertung infrage kommenden Informationen bzw. Zeitschlitze zu ermitteln. Hierauf wird im Zusammenhang mit FIG 2 noch näher eingegangen. Die Kanalschaltung KS22 ist eingangsseitig ferner mit einer Signalisierungssteuereinrichtung Ss22 verbunden, welche ebenfalls mit der Multiplexrahmen-Erkennungseinrichtung Mux22 verbunden ist. Schliesslich ist die Kanalschaltung Ks22 eingangsseitig mit einem Belegungsspeicher Bsk (für ankommenden Verbindungsverkehr) verbunden. In diesem mit der Signalisierungssteuereinrichtung Ss22 und d er Multi der Multiplexrahmen-Erkennungseinrichtung Mux22 verbundenen Belegungsspeicher Bsk sind die Zeitschlitzadressen derjenigen Zeitschlitze gespeichert, in denen in den auf der Multiplexstrecke ZS1 massgebenden Multiplexrahmen Bits von Datenströmen übertragen werden. Bezüglich der Kanalschaltung Ks22 ist noch anzumerken, dass diese ausgangsseitig mit Anschlüssen a222 bis am22 verbunden ist; über diese Anschlüsse gibt die Kanalschaltung Ks22 die über die Multiplexstrecke ZS1 übertragenen Datenströme ab. Der in FIG 1 angedeutete Multiplexteil M21 und der in FIG 1 enbefalls angedeutete Demultiplexteil M12 sind in entsprechender Weise aufgebaut wie der zuvor erläuterte Multiplexteil Mll bzw. der zuvor erläuterte Demultiplexteil M22. Der Multiplexteil M21 ist eingangsseitig an Anschlüssen e221 bis em21 angeschlossen, und der Demultiplexteil M12 ist ausgangsseitig an Anschlüssen a112 bis aml2 angeschlossen. Uber diese Anschlüsse werden Datenstrome aufgenommen bzw. abgegeben und über die Multiplexstrecke ZS2 übertragen. Im Hinblick auf die in FIG 1 dargestellten Multiplexer M1 und M2 sei noch angemerkt, dass diese in ihrem jeweiligen Multiplexerteil und in ihrem Je- weiligen Demultiplexerteil einen Pufferspeicher enthalten können, der vorzugsweise in der jeweiligen Kanalschaltung untergebracht ist. Dieser Pufferspeicher dient dazu, die ihm eingangsseitig jeweils zugeführten Datenstrombits zwischenzuspeichern, bis sie übertragen werden können. Wie oben erwähnt, ist es dadurch möglich, Datenstrombits vom einen Multiplexer zum anderen Multiplexer zu übertragen, ohne dass es dabei zu einem Verlust von Datenbits kommt. Im übrigen gestattet diese Massnahme auf besonders einfache Weise7 im empfangsseitig vorgesehenen Multiplexer, also in dem Demultiplexerteil M22 gemäss FIG 1 , die über die einzelnen Ausgangsanschlüsse abzugebenden Datenstrombits äquidistant abgeben zu können. Zur Erläuterung der Arbeitsweise der in FIG 1 dargestellten Schaltungsanordnung sei nunmehr auf das in FIG 2 dargestellte Diagramm Bezug genommen. Dieses Diagramm zeigt die Aufbau eines Multiplexrahmens MR. Dieser Multiplexrahmen umfasst eine Synchronisierungsinformation Syn, eine Signalisierungsinformation Sig und eine Mehrzahl von Zeitschlitzen für die Aufnahme von Datenbits. In diesem zyklisch wiederholt auftretenden Multiplexrahmen MR dient die Synchron sierungsinformation Syn dazu, den Beginn des betreffenden Multiplexrahmens MR zu kennzeichnen. Die Signalisierungsinformation Sig dient zur Ubertragung jeweils einer Adresse, die einen Datenstrom bezeichnet, und zur Ubertragung einer oder mehrerer Zeitschlitzadressen, mit der bzw. denen der Zeitschlitz bzw. die Zeitschlitze bezeichnet sind, die für die Ubertragung von zugehörigen Datenstrombits benutzt werden. So kann die betreffende Signalisierungsinformation Sig beispielsweise als eine einen Datenstrom bezeichnende Adresse eine den Anschluss elll bezeichnende Adresse enthalten, mit dem dann der über den Anschluss elll eintreffende und weiterzuleitende Datenstrom bezeichnet ist. Nimmt man einmal an, dass die Bits dieses Datenstroms mit einer derart niedrigen Ubertragungsrate auftreten, dass pro Multiplexrahmen MR lediglich ein Datenstrombit dieses Datenstroms übertragen zu werden braucht, und geht man ferner davon aus, dass von den für die Datenstrombitübertragung vorgesehenen Zeitschlitzen der erste Zeitschlitz im Anschluss an den die Signalisierungsinformation führenden Bereich des Multiplexrahmens MR gerade frei ist, so enthält die Signalisierungsinformation ausser der bereits erwähnten Adresse noch die Adresse dieses ersten Zeitschlitzes. Die Ubertragung der Bits des jeweiligen Datenstroms kann in demjenigen Multiplexrahmen begonnen bzw. vorgenommen werden, in welchem die Ubertragung der zugehörigen Signalisierungsinformation Sig abgeschlossen ist. Es ist aber auch möglich, die Ubertragung der Bits des jeweiligen Datenstroms erst unmittelbar nach dem Multiplexrahmen zu beginnen bzw. vorzunehmen, in welchem die Ubertragung der zugehörigen Signalisierungsinformation abgeschlossen ist. Andererseits ist es aber auch möglich, die Ubertragung von Bits des jeweiligen Datenstroms erst dann vorzunehmen, wenn in dem sendeseitig vorgesehenen Multiplexer, also beispielsweise in dem Multiplexteil Mll, ein den einwandfreien Empfang der dem betreffenden Datenstrom zugehörigen Signalisierungsinformation angebendes Quittungssignal empfangen worden ist. Wenn eine Signalisierungsinformation in dem empfangsseitig vorgesehenen Multiplexer nicht richtig erkannt worden ist, dann werden in diesem Fall die dieser Signalisierungsinformation zugehörigen Datenstrombits hinsichtlich ihrer Verarbeitung und Weiterleitung unberücksichtigt gelassen. Vorstehend ist im Zusammenhang mit dem in FIG 2 dargestellten Diagramm erläutert worden, dass in dem mit Datenbits bezeichneten Bereich des Multiplexrahmens MR ein Datenstrombit in einem Zeitschlitz (elll) übertragen wird. Neben diesem Zeitschlitz sind in dem betreffenden Bereich noch vier weitere Zeitschlitze be legt, in denen jeweils die Angabe emll enthalten ist. Damit ist zum Ausdruck gebracht, dass für die Ubertragung des dem Anschluss email in FIG 1 zugeführten Datenstroms in dem in FIG 2 angedeuteten Multiplexrahmen MR vier Zeitschlitze zur Verfügung stehen. Die Datenstrombits dieses Datenstroms werden mit der vierfachen Ubertragungsrate der Datenstrombits desjenigen Datenstroms übertragen, der dem Anschluss elll gemäss FIG 1 zugeführt ist. Die für die Ubertragung der dem Anschluss emll zugeführten Datenstrombits zur Verfügung gestellten Zeitschlitze in dem Multiplexrahmen MR treten dabei nicht äquidistant zueinander auf; die betreffenden Zeitschlitze sind vielmehr solche Zeitschlitze, die zu Beginn der Ubertragung des betreffenden Datenstroms gerade verfügbar waren. Diese Zeitschlitze werden während der Dauer der Ubertragung des betreffenden Datenstroms in den zyklisch aufeinanderfolgenden Multiplexrahmen beibehalten. Dies gilt im übrigen für sämtliche, der Ubertrgung von Datenstrombits zugeteilten Zeitschlitzen. Der Aufbau des vorstehend erläuterten Multiplexrahmens MR wird bei der in FIG 1 dargestellten Schaltungsanordnung durch die Multiplex-Erzeugungseinrichtung Muxll festgelegt. Diese Multiplexeinrichtung gibt zu Beginn jedes Multiplexrahmens MR die Synchronisierungsinformation Syn ab. Im Anschluss daran gibt die betreffende Multiplexeinrichtung eine Signanlisierungsinformation ab, welche jeweils nur eine einen Datenstrom bezeichnende Adresse und den/die für die Ubertragung eines oder mehrerer Bits dieses Datenstroms in mindestens einem Multiplexrahmen zu benutzen den Zeitschlitz/Zeitschlitze bezeichnende Zeitschlitzadresse/Zeitschlitzadressen umfasst. Diese Signalisierungsinformation wird dabei lediglich zu Beginn und am Ende der Ubertragung von Bits ihres zugehörigen Datenstroms übertragen. Die in dem mit Datenbits bezeichneten Bereich des jeweiligen Multiplexrahmens MR auftretenden Datenströme werden bitverschachtelt über die Multiplex-Ubertragungsstrecke übertragen. Durch in dem die betreffenden Datenstrombits bzw. Datenbits aufnehmenden empfangsseitig vorgesehenen Multiplexer werden die dem jeweiligen Datenstrom zugehörigen Bits äquidistant abgegeben. Dazu dienen in den betreffenden Multiplexern Puffer- bzw. Zwischenspeicher, deren Funktion gegebenenfalls durch in den Kanal schaltungen enthaltene Register ausgeübt werden, an.

Claims: Fatentansprüche 1. Verfahren zum Ubertragen zumindest zweier binärer Datenströme von einem sendeseitig vorgesehenen Multiplexer (Mll) zu einem empfangsseitig vorgesehenen Multiplexer (M22) in'auf einer die beiden Multiplexer (11, M22) miteinander verbindenden Multiplex-Ubertragungsstrecke (ZS1) massgebenden, zyklisch wiederholt auftretenden Multiplexrahmen (MR) , in deren jeden eine Synchronisierungsinformation (Syn), eine Signalisierungsinformation (Sig) und in Zeitschlitzen die Bits der zumindest beiden Datenströme übertragen werden, d a d u r c h g e k e n n r e i c h n e t, dass die Datenströme bitverschachtelt über die Multiplex Ubertragungsstrecke (ZS1) übertragen werden, dass als Signalisierungsinformation (Sig) eine jeweils einen Datenstrom bezeichnende Adresse und den/die für die Ubertragung eines oder mehrerer Bits dieses Datenstroms in wenigstens einem Multiplexrahmen (MR) zu benutzenden Zeitschlitz/Zeitschlitze bezeichnende Zeischlitzadresse/Zeitschlitz- adressen übertragen werden und dass eine Signalisierungsinformation (Sig) lediglich zu Beginn und am Ende der Ubertragung von Bits ihres zugehörigen Datenstroms übertragen wird. 2. Verfahren nach Anspruch 1, d a d u r c h g ek e n n z e i c h n e t, dass der einwandfreie oder fehlerhafte Empfang der Signalisierungsinformationen (Sig) in dem empfangsseitig vorgesehenen Multiplexer (M22) quittiert wird, indem von diesem Multiplexer (M22) zu dem sendeseitig vorgesehenen Multiplexer (Mll) mindestens ein Quittungssignal übertragen wird. 3. Verfahren nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t, dass die übertragung von Bits eines Datenstroms von dem sendeseitig vorgesehenen Multiplexer (Mll) erst dann erfolgt, wenn in diesem Multiplexer (Mll) ein den einwandfreien Empfang der dem betreffenden Datenstrom zugehörigen Signalisierungsinformation (Sig) angebendes Quittungssignal empfangen worden ist. 4. Verfahren nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t ,dass die Ubertragung von Bits des jeweiligen Datenstroms in demjenigen Multiplexrahmen (MR) begonnen wird bzw. erfolgt, in welchem die Ubertragung der zugehörigen Signalisierungsinformation (Sig) abgeschlossen ist. 5. Verfahren nach einem der Ansprüche 1 bis 3, d a d u r c h k e n n z e i c h n e t, dass die Ubertragung von Bits des jeweiligen Datenstroms unmittelbar nach dem Multiplexrahmen (MR) begonnen wird bzw. erfolgt, in welchem die Ubertragung der zugehörigen Signalisierungsintormation (Sig) abgeschlossen ist. 6. Verfahren nach einem der Ansprüche 2 bis 4, d ad u r c h g e k e n n z e i c h n e t, dass in dem empfangsseitig vorgesehenen Multiplexer (M22) in dem Fall, dass e ine eine Signalisierungsinformation (Sig) nicht richtig erkannt worden ist, die dieser Signalisierungsinformation zugehörigen Datenstrombits hinsichtlich ihrer Verarbeitung und Weiterleitung unberücksichtigt gelassen werden. 7. Verfahren nach einem der Ansprüche 1 bis 6, d a d u r c h g e k e n n z e i c h n e t , dass die Datenstrombits in dem sendeseitig vorgesehenen Multiplexer (Mll) zwischengespeichert werden. 8. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 7, mit einem sendeseitigen Multiplexer (M11) und einem empfangsseitigen Multiplexer (M22) der mit dem sendeseitigen Multiplexer (M11) über eine Multiplexstrecke (ZS1) verbunden ist, und mit in den beiden Multiplexern (M11, M22) enthaltenen Kanal- und Steuerschaltungen (Ks11, Coll, Ks22, C022) d a d u r c h g e k e n n z e i c h n e t, dass jeder Multiplexer einen Belegungsspeicher (Bsg > Bsk) umfasst, in welchem die Zeitschlitzadressen derjenigen Zeitschlitze gespeichert sind, in denen in auf der Multiplexstrecke (ZS1) massgebenden Multiplexrahmen (MR) Bits von Datenströmen übertragen werden, dass jeder Multiplexer(Mll,M12) eine Signalisierungssteuereinrichtung (Ssll,Ss22) umfasst, welche die in dem jeweiligen Multiplexrahmen (MR) zu übertragende bzw. übertragene Signalisierungsinformation (Sig) bereitstellt bzw. aufnimmt und auswertet, dass der sendeseitig vorgesehene Multiplexer (Mll) eine Multiplexrahmen-Erzeuguingseinrichtung (MUX 11) umfasst, welche die auf der Multiplexstrecke (ZS1) massgebenden Multiplexrahmen (MR) und innerhalb dieser die Synchronisationsinformation (Syn), die Signalisierungsinformtion (Sig) und die für die Ubertragung der Bits der Datenströme massgebenden Zeitschlitze festlegt, und dass der empfangsseitig vorgesehene Multiplexer (M22) eine Multiplexrahmen-Erkennungseinrichtung (Mux22) umfasst, welche die auf der Multiplexstrecke (ZS1) massgebenden Multiplexrahmen (MR) und innerhalb dieser die Synchronisationsinformation (Syn), die Signalisierungsinformation (Sig) und die gegebenenfalls Bits von Datenströmen führenden Zeitschlitze ermittelt und die Auswertung der jeweils übertragenen Signale bzw.Bits ermöglicht. 9.Schaltungsanordnung nach Anspruch 8 , d a d u r c h gek e n n z e i c h n e t, dass jeder Multiplexer (Mll,M22) einen Pufferspeicher enthält, in dem die Bits der Datenströme zwischenspeicherbar sind.

Inventors: FINCK, HERBERT, DIPL.-ING.
Applicants: SIEMENS AKTIENGESELLSCHAFT BERLIN UND MUNCHEN
Application year: 1985
Main classification: H04J3
IPC codes: H04J3