METHOD OF MEASURING THE BIT ERROR RATE OF BINARY DIGITAL SIGNALS

Abstract: 1. Method of measuring bit error rates of binary digital signals, in which a gate timing signal is extracted in a digital gate timing circuit from the clock pulse regenerated from the time- and amplitude-discriminated digital information, which gate timing signal is fed to in each case one input of detectors, whose numbers correspond to the number of digital signals present, the input of which is driven by a binary digital signal, and in which the output signals of the detectors are then fed as error signals to a subsequent counter which is reset by a periodic digital signal corresponding to the measuring time, and the output signal of which drives further switching elements, characterized in that the detectors (4, 5) consist in each case of a D-type flip-flop, the clock input of which is driven in each case by a binary data signal and the D-input of which is driven by the gate timing signal, and the output signal of the counter (7) downstream of the detectors (4, 5) drives a retriggerable monostable multivibrator (9) whose holding time is greater than the measuring time.

Description: Verfahren zur Messung von Bitfehlerraten bei binären Digitalsignalen 9 9 Die Erfindung bezieht sich auf ein Verfahren zur Messung von Bltfehlerraten bei binären Digitalsignalen. Bei digitalen übertragungseinrichtungen kann es erforderlich sein, den Übertragungsweg bei einer gestörten Übertragung definiert abzuschalten bzw. auf einen nicht gestörten, parallel betriebenen Übertragungsweg umzuschalten. Für die dazu nötige Ermittlung der jeweiligen Bitfehlerrate wird üblicherweise das noch nicht regenerierte, d.h. noch nicht zeit- und amplitudenbewertete binäre Datensignal bezüglich seiner sog. Augenöffnung (eye-pattern) untersucht. Dabei schliesst sich das Auge mit zunehmend gestörter Übertragung, so dass mit einer analogen Schwellwertschaltung zu einem bestimmten Abtastzeitpunkt ein Fehlerimpulssignal gewonnen wird, das ein Mass für die Bitfehlerrate darstellt. Dieses Signal wird integriert und z.B. über eine weitere Schwellwertschaltung amplitudenentschieden. Der Erfindung liegt die Aufgabe zugrunde, ein einfaches, mit digitalen Schaltmitteln durchführbares Verfahren zur Ermittlung von Bitfehlerraten bei binären Digitalsignalen anzugeben. Giese Aufgabe wird gemäss der Erfindung in der Weise gelöst, dass von einem aus der zeit- und amplitudenentschiedenen digitalen Nachricht regenerierten Takt in einer digitalen Torzeitschaltung ein Torzeitsignal gewonnen wird, das jeweils dem D-Eingang von zahlenmässig der Anzahl n der vorliegenden Digitalsignale entsprechenden D-Flip-Flops zugeführt wird, deren gemeinsamer Clock-Eingang mit je einem binären Digitalsignal angesteuert wird und dass die Ausgangssignale der D-Flip-Flops als Fehlersignale in einem bei Vorhandensein von mehr als einem Digitalsignal vorgesehenen UND-Gatter kombiniert und ans-chliessend einem nachfolgenden Zähler zugeführt werden, der durch ein der Messzeit entsprechendes, in- einem Generator erzeugtes periodisches Digitalsignal zurückgesetzt wird und dessen Ausgangssignal eine retriggerbare monostabile Kippstufe ansteuert, deren Haltezeit grösser als die Messzeit ist. Vorteilhafte Ausgestaltungen und Weiterbildungen des Erfindungsgegenstandes sind in den Unteransprüchen angegeben. Nachstehend wird die Erfindung anhand von in der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Es zeigen Fig. 1 eine Schaltung zur Durchführung des erfindungsge mässen Verfahrens, Fig. 2 ein Impulsdiagramm, das die Gewinnung des Fehler signals zeigt und Fig. 3 eine weitere Schaltung zur Durchführung des erfin dungsgemässen Verfahrens. Die Schaltung nach Fig. 1 weist einen Eingang I für die Zuführung eines Taktsignals und zwei Eingänge II und III für digitale Nachrichten D1 und D2 auf. Der Taktsignaleingang I ist an eine Laufzeitstufe 1 mit der Laufzeit At1 angeschlossen, deren Ausgang einerseits mit dem Clock-Eingang eines D-Flip-Flops 3 und andererseits mit einer zweiten Laufzeitstufe 2 der Laufzeit T2 verbunden ist, deren Ausgang an einen weiteren Eingang des D-Flip Flops 3 angeschlossen ist. Das D-Flip-Flop 3 ist ausgangsseitig jeweils an den D-Eingang von zwei weiteren D-Flip Flops 4, 5 angeschaltet, deren jeweils zweiter Eingang ZAhlerimpulsen in einer Messperiode erreicht, entsteht am Ausgang des Zählers 7 ein Uberlaufsignal, das die retriggerbare monostabile Kippstufe 9 ansteuert, deren Haltezeit grösser als die Messzeit sein soll. Mit den Programmiereingängen des Zählers 7 kann damit jede gewünschte Bitfehlerrate angezeigt werden. Eine weitere Einstellmöglichkeit bietet ebenso die Variation der Messzeit, d.h. die Frequenzvariation des Rücksetzimpulsgenerators 8. Fig. 3 zeigt eine Schaltung, die im Grundaufbau der Schaltung nach Fig. 1 entspricht, deren Wirkungsweise vorstehend erläutert wurde. Die gewünschte Bitfehlerrate wird hierbei durch Variation der Frequenz des Rücksetzimpulsgenerators 8 eingestellt, zu welchem Zweck diesem ein Teiler 10 mit dem Teilungsverhältnis n:1 nachgeschaltet ist. Als Laufzeitglied der Laufzeitstufe 1 werden mehrere hintereinandergeschaltete logische Gatter verwendet. 5 Patentansprüche 3 Figuren (Clock-Eingang) mit den Anschlüssen II und III für die beiden Digitalsignale D1 und D2 verbunden ist und deren Ausgang an ein UND-Gatter 6 geführt ist. Dem UND-Gatter 6 ist ein Zähler 7 nachgeschaltet, der einstellbar ausgebildet ist und mit einem Generator 8 für ein Resetsignal verbunden ist. An den Zähler 7 ist ausgangsseitig eine monostabile Kippstufe 9 angeschaltet, deren Ausgangsklemme den Fehlersignalausgang bildet. Die Messung der Bitfehlerrate mittels dieser Schaltung wird nachstehend beschrieben. Die dabei genannten Signale sind im Diagramm nach Fig. 2 dargestellt. Es wird von einem aus der zeit- und amplitudenentschiedenen digitalen Nachricht regenerierten Takt (Taktsignal am Eingang I) in einer digitalen Torzeitschaltung, bestehend aus den beiden Laufzeitstufen 1 und 2 und dem D-Flip-Flop 3, ein sog. Torzeitsignal C gewonnen, das vorteilhaft in Bildmitte der digi talen Nachricht einen einstellbar kurzen Impuls bildet (vgl. Fig. 2). Hierzu wird das regenerierte Taktsignal in der Laufzeitstufe 1 um die Laufzeit 151 verzögert und als Setzimpuls einer astabilen Kippstufe (im Ausführungsbeispiel das D-Flip-Flop 3) zugeführt sowie, nach Verzögerung um 112 in der Laufeitstufe 2, beim D-Flip-Flop 3 als Resetimpuls verwendet. Das am Ausgang des Flip-Flops 3 gewonnene Torzeitsignal C wird an den D-Eingang der beiden weiteren D-Flip-Flops 4, 5 geführt, deren Clock-Eingänge mit den beiden binären Digitalsignalen D1 und D2 angesteuert werden, so dass nur während einer logischen 1 des Torsignals etwa auftretende fehlerhafte positive bzw. negative Schaltflanken des Digitalsignals die beiden Flip-Flops 4,5 umschalten. Die in dem nachfolgenden UND-Gatter 6 kombinierten Fehler signaie werden dem vorteilhaft einstellbar ausgebildeten Zähler 7 zugeführt, der durch ein der Messzeit entsprechen des, im Generator 8 erzeugtes periodisches Digitalsignal zurückgesetzt wird. Wird die programmierte Anzahl von

Claims: Patentansprüche 1. Verfahren zur Messung von Bitfehlerraten bei binären Digitalsignalen, dadurch gekennzeichnet, dass von einem aus der zeit- und amplitudenentschiedenen digitalen Nachricht regenerierten Takt in einer digitalen Torzeitschaltung ein Torzeitsignal gewonnen wird, das jeweils dem D-Eingang von zahlenmässig der Anzahl n der vorliegenden Digitalsignale (D1, D2...Dn) entsprechenden D-Flip-Flops (4,5) zugeführt wird, deren gemeinsamer Clock Eingang mit je einem binären Digitalsignal (D1, D2...DN) angesteuert wird und dass die Ausgangssignale der D-Flip Flops (4,5) als Fehlersignale in einem bei Vorhandensein von mehr als einem Digitalsignal vorgesehenen UND-Gatter (6) kombiniert und anschliessend einem nachfolgenden Zähler (7) zugeführt werden, der durch ein der Messzeit entsprechendes, in einem Generator (8) erzeugtes periodisches Digitalsignal zurückgesetzt wird und dessen Ausgangssignal eine retriggerbare monostabile Kippstufe (9) ansteuert, deren Haltezeit grösser als die Messzeit ist-. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zur Gewinnung des Torzeitsignals das regenerierte Taktsignal in einer Laufzeitstufe (1) um die Laufzeit Qr1 verzögert und als Setzimpuls einer astabilen Kippstufe (3) zugeführt sowie in einer weiteren Laufzeitstufe (2) um die Laufzeit At2 2 verzögert, als Reset-Impuls für die astabile Kippstufe (3) verwendet wird. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Torzeitsignal in Bitmitte der digitalen Nachricht einen einstellbar kurzen Impuls bildet. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Zähler (7) einstellbar ausgebildet ist. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Einstellung des Zählers (7) durch Frequenzvariation des Rücksetzimpulsgenerators erfolgt.

Inventors: KLOEBER, PETER, DIPL.-ING.
Applicants: SIEMENS AKTIENGESELLSCHAFT
Application year: 1984
Main classification: H04L1
IPC codes: H04L1, H04L25