DIGITAL PHASE DETECTOR

Abstract: 1. A digital phase detector which serves to determine the phase deviation between two pulses (A, B), one (A) of which is coupled to a clock frequency fT and the other (B) of which is independent of the clock frequency fT , characterized in that an A/D-converter, which is supplied with that pulse (B) which is not coupled to the clock frequency fT is connected at its output to a multiplier (M) which has switch-over facilities and which multiplies the output signal from the A/D-converter by the multiplier factors +1 or -1, that the switch-over of the multiplier factor of the multiplier (M) is implemented by the pulse (A) which is coupled to the clock frequency fT , and that the multiplier (M) is connected at its output to a digital integrator (I) which is supplied with the output signal from the multiplier (M) and from the output of which the phase deviation (DIAM) is obtained by sampling.

Description: Diaitaler Phasendetektor Die Erfindung betrifft einen digitalen Phasendetektor zur Bestimmung der Phasenabweichung ° zweier Impulse, von denen einer mit einer Taktfrequenz fT verkoppelt und der andere unabhängig von der Taktfrequenz #T ist. Derartige Phasendetektoren werden beispielsweise bei der Ansteuerung der Horizontal-Ablenk-Endstufe in Fernsehgeräten benötigt. Hierbei wird für die Ansteuerung des Endstufentransistors ein zeilenfrequenter Basisstrom mit einer definierten Kurvenform während des Zeilenhiniaufs benötigt. Zur Einleitung des Zeilenrücklaufes muss der Basisstrom so abgeschaltet werden, dass die Kollektor Emitter-Strecke dieses Transistors zu einer vorgegebenen Phasenlage des Zeilenoszillators, der zum BAS-Signal synchron läuft, gesperrt wird. Wegen der Ausschaltzeit des Endstufentransistors muss der Basisstrom bereits einige Zeit vor dem Sperren der Kollektor-Emitter-Strecker abgeschaltet werden. Der Basisstrom fällt dann während der Ausschaltzeit rasch auf einen negativen Spitzenwert, bis der Transistor sperrt. Die Ausschaltzeit hängt von verschiedenen Parametern wie Stromverstärkung, Temperatur, Kollektorstrom des Endstufentransistors ab, so dass der Abschaltzeitpunkt des Basisstroms ständig nachgeregelt werden muss. Dies wird durch eine Phasenregelschaltung bewerkstelligt. Aus den genannten Gründen ist es erwünscht, den Fehler der ermittelten Phasenabweichung möglichst gering zu halten. Bisher wurden digitale Phasendetektoren realisiert, indem z.B. ein Zähler mit einem Impuls startet und mit einem anderen Impuls wieder stoppt, oder zuerst aufwärts und anschliessend abwärts zählt. Allen diesen Lösungen ist gemeinsam, dass die Phasenabweichung einer Messung ganzzahlige Vielfache der Periodendauer der Taktfrequenz ist. Aufgabe der Erfindung ist es, einen digitalen Phasendetektor anzugeben, der die Phasenabweichung zwischen zwei Impulsen mit einer Genauigkeit von Bruchteilen der Periodendauer der Taktfrequenz fT bestimmen kann. Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass einem A/D-Wandler, dem der nicht mit der Taktfrequenz fT verkoppelte Impuls zugeführt wird, ein umschaltbarer Multiplizierer nachgeschaltet ist, der das Ausgangssignal des A/D-Wandlers mit +1 oder -1 multipliziert, dass die Umschaltung des Multiplizierers durch den mit der-Taktfrequenz fT gekoppelten Impuls bewirkt wird, und dass dem Multiplizierer ein digitaler Integrator nachgeschaltet ist, dem das Ausg2ngssignal des Multiplizierers zugeführt wird und an dessen Ausgang die Phasenabweichung durch Abtastung gewonnen wird. Bevorzugte Ausführungsformen des digitalen Phasendetektors sind in den Unteransprüchen angeführt. Die Vorteile des erfindungsgemässen digitalen Phasendetektors werden anhand der folgenden Ausführungsbei- spiele erläutert. In der dazugehörenden Zeichnung zeigen Fig. 1 ein Prinzipschaltbild, die Fig. 2 bis 5 Blockschaltbilder verschiedener Aus führungsformen und Fig. 6 ein Impulsdiagramm und den Registerinhalt eines digitalen Phasendetektors nach Fig. 5. In der Fig. 1 ist der prinzipielle Aufbau des digitalen Phasendetektors gemäss der Erfindung dargestellt. Die Phase ¯ oder Zeitdifferenz, die hier gemessen wird, tritt zwischen bestimmten Pegels oder Flanken der Impulse A und B auf. Der Impuls A ist mit der Taktfrequenz fT verkoppelt, während der Impuls B unabhängig von frist. Der Impuls B wird zunächst einem analogen Tiefpass TP zugeführt und gelangt an den Eingang eines Analog/Digital Wandlers A/D. Der analoge Tiefpass TP kann auch entfallen, wenn der Impuls B schon in geeigneter Form vorliegt. Der A/D-Wandler tastet das Eingangssignal mit der Taktfrequenz fT ab, und die dualen Ausgangssignale des A/D- Wandlers werden einem Multiplizierer M zugeführt, der die Ausgangssignale des A/D-Wandlers mit den Koeffizienten +1 oder -1 multipliziert. Die Umschaltung der Koeffizienten wird mit dem Impuls A bewirkt, wobei beispielsweise die Koeffizienten +1 mit dem L-Pegel und die Koeffizienten -1 mit dem H-Pegel des Impulses A verknüpft sind. Die Ausgangssignale des Multiplizierers M werden einem digitalen Integrator 1 zugeführt, an dessen Ausgang die Phase $ durch Abtastung mit der Frequenz fA gewonnen wird. Durch die Kombination Tiefpass TP und A/D-Wandler wird die höhere Genauigkeit der Phasenmessung erreicht. Der Tiefpass TP wandelt die Information über den Zeitpunkt einer Pegeländerung des Impulses B in eine Amplitudeninfor- mation um. Aus der Abtastung der Amplitude mit der Taktfrequenz fT erhält man dann wieder Infomationen über den Zeitpunkt der Pegeländerung. In der Fig. 2 ist ein Blockschaltbild eines digitalen Phasendetektors dargestellt, bei dem die Phasenabweichungg zwischen dem Pegel des Impulses B und der negativen oder positiven Flanke des Impulses A bestimmt wird. Der digitale Integrator besteht dabei aus einem Register Reg 1 und einem Adierer E . Der A/D-Wandler liefert nun bei L-Pegel für den Impuls B das Datenwort 0, und für Pegel > L positive Werte. Da der Nultiplizierer M mit der Flanke des Impulses A umschaltet, liegen beispielsweise am Ausgang des Multipli- zierers Dl für die Zeit, während der Impuls B auf H und Impuls A auf dem Pegel vor der Flanke liegt, positive und während der restlichen Zeit des Impulses B negative Daten- werte. Diese Datenwerte werden nun fortlaufend mit der Taktfrequenz fT durch den Addierer ;t im Register Reg 1 aufsummiert, so dass nach Ende des Impulses 8 am Ausgang des Registers Reg 1 die Phase t liegt und in das nächste Register Reg 2 übernommen werden kann. Wie den beiden Impulsdiagrammen der Fig. 2 entnommen werden kann, wird somit die Phasenabweichung zwischen dem Pegel (ImpulsmitXe) des Impulses B und der negativen oder positiven Flanke des Impulses A bestimmt. In der Fig. 3 ist das Blockschaltbild eines weiteren Ausführungsbeispieles eines Phasendetektors dargestellt, der die Phasenabweichung t zwischen den Pegeln (Impulsmitten) der Impulse A und B bestimmt. Der Aufbau entspricht dem Phasendetektor gemäss Fig. 2 mit der Änderung; dass das Register Reg 1 gesperrt ist, wenn der Impuls A auf H liegt, so dass während dieser Zeitdauer der Inhalt des Registers Reg 1 unverändert bleibt. Der fluliplizierer Dl wird mit dem Impuls A1 geschaltet, der gleichzeitig mit dem Impuls A von L- auf H-Pegel wechselt, jedoch mindestens so lange auf H-Pegel bleibt, bis der Impuls R von Hauf L-Pegel gewechselt hat. Während der ersten Zeitdauer (A = 0, A1 = B = 1) liegt somit am Multiplizierer Dl ein positives und während der zweiten Zeitdauer (A = 0, A1 = 1, B = 1) ein negatives Ausgangssignal. Wie dem Impulsdiagramm der Impulse A und E zu entnehmen ist, representiert der Ausgang des Regns- tiers Reg 2 die Phase ° zwischen den Pegeln (lmpuls- mitten) der Impulse A und B. In der Fig. 4 ist ein Blockschaltbild eines weiteren Ausführungsbeispieles eines digitalen Phasendetektors dargestellt, der die Phasenabweichung $ zwischen den Flanken der Impulse A und B bestimmt. Dazu ist zwischen dem Ausgang des A/D-Wandlers und dem Eingang des Dlulti- plizierers Dl ein Codewandler C geschaltet, der bei L Pegel des Impulses B den Datenwert -k und bei H-Pegel den Datenwert fk liefert. Zwischen den Ausgang des umschaltbaren Multiplizierers Dl und den Addierer E des digitalen Integrators ist ein weiterer Addierer eingefügt, der zu jedem Datenwert des Multiplizierers Dl den Datenwert k addiert. Dadurch erhält der digitale Integrator an seinem Eingang die Information 0 solange die Impulse A und B gleichzeitig auf L oder H liegen. Nur während der A/D-Wandler Abtastwerte zwischen -k +1 und k -1 liefert oder die obenangeführten Bedingungen nicht erfüllt sind, erhält der Integrator Datenwerte ungleich ¯Null, die aufsummiert die Phase $ ergeben, die am Ausgang des Registers Reg 2 abgenommen werden kann. Durch entsprechende Zeitfenster für den Integrator lässt sich der Phasenvergleich auch auf die positiven oder negativen Flanken der Impulse A bzw. B eingrenzen. Dem Impulsdiagramm der Impulse A und B ist zu entnehmen, dass mit der Ausführungsform gemäss Fig. 4 die Phasenabweichung f zwischen den Flanken der Impulse A und B bestimmt wird. Anhand des in der Fig. 5 dargestellten Blockschaltbildes eines digitalen Phasendetektors und des in der Fig. 6 dargestellten dazugehörenden Impulsdiagramms wird die Arbeitsweise des erfindungsgemässen Phasendetektors näher erläutert. Die Ausführungsform entspricht dabei dem in der Fig. 2 dargestellten Phasendetektor, bei dem also die Phasenlage ° zwischen dem Pegel (Impulsmitte) des Impulses B und der negativen oder positiven Flanke des Impulses A bestimmt wird. Der Impuls B wird zunächst dem Tiefpass TP zugeführt, der die rechteckförmigen Flanken des Impulses B in e-Funktionen umwandelt. Diese Spannung, die in der Fig. 6 mit A/D bezeichnet ist, wird als Eingangsspannung dem Analog/ Digital-Wandler A/D zugeführt, der vier Entscheidungsschwellen aufweist, die sich zwischen den Pegeln L und H des Impulses B befinden und gleichmässig in diesem Bereich verteilt sind (siehe Fig. 6). Die Zeitkonstante des Tiefpasses TP muss so bemessen sein, dass sich während mehrerer Perioden der Taktfrequenz fT die Spannung am A/D-Wandler in dem Bereich oberhalb der untersten und unterhalb der obersten Entscheidungsschwelle befindet. Ferner muss während der Dauer des Impulses B die oberste Entscheidungsschwelle sicher überschritten und nach Ende des Impulses B die unterste Entscheidungsschwelle unterschritten werden, bevor der nächste Impuls ansteht. Das Ergebnis der A/D-Wandlung gelangt zu dem Register Reg. Ph 1 und wird dort mit der Taktfrequenz ft, die von dem Oszillator O erzeugt wird, übernommen. Die Ausgänge des Registers Reg. Ph 1 werden in einem umschaltbaren Addierer/Subtrahierer-Netzwerk mit den Daten des Registers Reg. Ph 2 verknüpft und das Ergebnis wieder in Register 2 gespeichert. Das umschaltbare Addierer/ Subtrahierer- Netzwerk wird durch den steuerbaren Inverter Inv. und den Addierer 2 , beispielsweise in 11 bit-Ausführung, gebildet. Die Umschaltung des Inverters Inv., der hier anstelle des Multiplizierers steht, geschieht mit dem von der Impulserzeugung P gelieferten Impuls A. Es wird somit der Inhalt der Register Reg. Ph1 und Reg. Ph 2 addiert, solange der Impuls A auf L liegt. Befindet sich der Impuls A auf H, so wird der invertierte Inhalt von Register Reg. Ph 1 zum Inhalt des Registers Reg. Ph 2 addiert, was identisch mit einer Subtraktion ist. Nach Ende des Impulses B bzw. der daraus resultierenden e-Funktion enthält das Register Reg. Ph 2 die Phase zwischen den Impulsen A und B als digitales Wort. Die Phase $ beträgt 0, wenn die zeitliche Impulsmitte des Impulses B etwas links von der positiven Flanke des Impulses A liegt, wobei der genaue Zeitpunkt von der Zeitkonstante des Tiefpasses abhängt. Trifft der Impuls B früher (später) als zu dem angeführten Zeitpunkt ein, so ergeben-sich mehr oder weniger grosse negative (positive) Phasen In der Fig. 6 sind unterhalb des Impulsdiagramms die Inhalte der Register Reg. Ph 1 und Reg. Ph 2 für eine willkürlich gewählte Phasenlage und einen A/D-Wandler mit vier Entscheidungsschwellen dargestellt. Die norminelle Auflösung t T des erfindungsgemässen digitalen Phasendetektors beträgt t T = (2 n fT) 1, wobei n der Anzahl der Entscheidungsschwellen entspricht. Daraus-ist ersichtlich, dass die Phase zwischen den zwei Impulsen A und B mit einer Genauigkeit von Bruchteilen der Periodendauer der Taktfrequenz fT erfasst werden kann. Bei der eingangs erwähnten Ansteuerung des Endstufentran- -sistors der Horizontal-Ablenkschaltung in Fernsehgeräten ist es notwendig, die Phasenabweichung zwischen der Mitte des Zeilenrücklaufimpulses und einem von PLL-Teiler abgeleiteten Phasenvergleichsimpulses zu messen. Dazu wird der Zeilenrücklaufimpuls einem Komparator zugeführt, der einen Rechteckimpuls von der Breite des Zeilenrücklaufes erzeugt. Dieser Rechteckimpuls entspricht dem Impuls B der Ausführungsbeispiele. Der nachfolgende Tiefpass TP verschleift die Flanken dieses Rechteckimpulses mit einer Zeitkonstanten von etwa 0,5 3 ps. Die vom Zeilen- oszillator abgeleitete Taktfrequenz fT beträgt dabei 16 MHz so dass die Datenwerte vom A/D-Wandler alle 62,5 ns im Ausgangsregister Reg. Ph 1 bereitgestellt werden. Der Phasenvergleichsimpuls, der dem Impuls A der oben angeführten Ausführungsbeispiele entspricht, wird vom Zeilenoszillator abgeleitet und weist eine Frequenz fA von 15,625 kHz auf. Aus der zeitlichen Beziehung der steigenden Flanke des Phasenvergleichsimpulses zu den Daten vom A/D-Wandler wird in jeder Zeile ein Phasenfehler errechnet und am Ausgang im Dualcode bereitgestellt. In die Phasenabweichung geht auch die Zeitkonstante des Tiefpasses TP mit ein, so dass durch eine Veränderung dieser Zeitkonstante die horizontale Phasenlage des Fernsehbildes eingestellt werden kann. Aus der weiter oben angeführten Formel ergibt sich, dass die nominelle Auflösung a T des Phasen detektors bei einer Taktfrequenz #T von 16 MHz, also einer Taktzeit von 62,5 ns, und einem A/D-Wandler mit vier Entscheidungsschwellen t T = 62,5/8 ns beträgt. Die Genauigkeit mit der die Phasenabweichung zwischen der Mitte des Zeilenrücklaufimpulses und dem Phasenvergleichsimpuis gemessen wird, beträgt damit ca. 8 ns, was wesentlich niedriger als die Periodendauer der Taktfrequenz fT ist. 8 Patentansprüche 6 Figuren

Claims: Patentansprüche 1. Digitaler Phasendetektor zur Bestimmung der Phasenabweichung zweier Impulse von denen einer mit einer Taktfrequenz fT verkoppelt und der andere unabhängig von der Taktfrequenz fT ist, da d u r c h g e k e n n z e i c h n e t, dass einem A/D-Wandler, dem der nicht mit der Taktfrequenz #T verkoppelte Impuls (B) zugeführt wird, ein umschaltbarer Multiplizierer (Dl) nachgeschaltet ist, der das Ausgangssignal des A/D-Wandlers mit 1 oder -1 multipliziert, dass die Umschaltung des Multiplizierers (Dl) durch den mit der Taktfrequenz fT gekoppelten Impuls (A) bewirkt wird, und dass dem Dlultiplizierer (Dl) ein digitaler Integrator (1) nachgeschaltet ist, dem das Ausgangssignal des Multiplizierers (Dl) zugeführt wird und an dessen Ausgang die Phasenabweichung ( ) durch Abtastung gewonnen wird. 2. Digitaler Phasendetektor nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, dass der digitale Integrator aus einem Register (Reg. 1) und einem Addierer ( L) besteht. 3. Digitaler Phasendetektor nach Anspruch 1 oder 2, à a d u r c h g e k e n n z e i c h n e t, dass der Multiplizierer (Dl) durch einen steuerbaren Inverter (Inv.) gebildet ist. 4. Digitaler Phasendetektor nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t, dass der A/D-Wandler mehrere Entscheidungsschwellen auS- weist, die sich zwischen den Pegeln L und H des Impulses B befinden. 5. Digitaler Phasendetektor nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t, dass dem A/D-Wandler ein Tiefpass (TP) vorgeschaltet ist. 6. Digitaler Phasendetektor nach einem der Ansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t, dass zwischen den A/D-Wandler und den Multiplizierer (Dl) ein Register (Reg. Ph 1) geschaltet ist, das die Ausgangssignale des A/D-Wandlers enthält. 7. Digitaler Phasendetektor nach einem der Ansprüche 1 bis 6, d a d u r c h g e k e n n z e i c h n e t, dass dem Ausgang des digitalen Integrators ein Register (Reg. 2) nachgeschaltet ist, das die Werte der Ph2sen- abweichung ( $ ) enthält. 8. Digitaler Phasendetektor nach einem der Ansprüche 1 bis 7, d a d u r c h g e k e n n z e i c h n e t, dass der Multiplizierer (ii) ein Codewandler (C) vorgeschaltet ist, der bei L-Pegel des Impulses B den Datenwert -k und bei H-Pegel den Datenwert +k liefert, und dass dem Multiplizierer (M) ein Addierer ( ) nachgeschaltet ist, der zu jedem vom Multiplizierer (Dl) gelieferten Datenwert den Wert k addiert.

Inventors: HAFENRICHTER, REINHARD, DIPL.-ING., LUDER, RAINER, DR.-ING., Lüder, Rainer, Dr.-Ing.
Applicants: SIEMENS AKTIENGESELLSCHAFT BERLIN UND MUNCHEN
Application year: 1984
Main classification: G01R25
IPC codes: H04N3, G01R25