RECEIVER FOR A TIME-MULTIPLEX CELLULAR RADIO SYSTEM

Abstract: 1. Receiver for a digital cellular radio system with locally fixed transmitter-receiver stations and mobile transmitter-receiver stations, which can exchange digital communications, which are each preceded by a synchronisation preamble and spread by a set of orthogonal symbol codes, with the locally fixed stations by radio in time multiplex with multiple access, wherein several locally fixed stations are controlled from a master station, of which in turn several are connected by a transfer equipment with a telephone network, characterised by the following features : - the receiver displays an analog input part, in which received signals are translated from zero to an intermediate frequency and to which are connected an analog-to-digital converter (A/D), a digital receiving correlator and a speech processing unit one behind the other and - the digital receiving correlator consists of a RAM buffer store, a fixedly wired preliminary processor, a storage-programmed signal processor (host processor), which are all connected one among the other by bidirectional data busses, and an address control.

Description: Empfänger für ein digitales Zellenfunksystem mit Zeitmultiplex Die Erfindung betrifft einen Empfänger für ein digitales Zellenfunksystem nach dem Oberbegriff des Anspruchs 1, wie aus der DE-OS 31 18 018 bekannt. Zellenfunksysteme, z. B. für den öffentlichen beweglichen Landfunk, benötigen für die Funkübertragung zwischen den mobilen Teilnehmern und den Feststationen je nach Verkehrsaufkommen eine grössere Zahl von Kanälen pro Feststation. Bei den herkömmlichen realisierten Verfahren sind dies Frequenzkanäle (FDMA). In der DE-OS 31 18 018 ist ein Zeitmultiplexverfahren (TDMA) vorgeschlagen, so dass an die Steile der Frequenzkanäle Zeitkanäle (Zeitschlitze) zur Übertragung der verschiedenen gleichzeitigen Gespräche treten. Die Übertragung im Zeitschlitz erfolgt digital mit einem orthogonalen Zeichensatz Eci(t)J . Damit ist eine Spektrumsverbreiterui,g verbunden (Spreizung). Diese ermöglicht es, mit Hilfe von Empfangskorrelatoren für die einzelnen Zeichen des Zeichensatzes eine zeitliche Auflösung der einzelnen Wellen im Mehrwegeempfangsfeld zu erreichen und dadurch die Intersymbolinterferen7 trotz hoher Übertragungsrate zu vermeiden. Weitere Einzelheiten können der zitierten Offenlegungsschrift entnommen werden. In korrespondierenden Patentanmeldungen der Anmelderin werden Weiterentwicklungen des bekannten Zellenfunksystems beschrieben. So wird einerseits vorgeschlagen, für den Funkverkehr ein Restseitenbandverfahren mit unterdrücktem Träger in Verbindung mit einer PSK-Modulation anzuwenden. Die Funkempfänger weisen einen analogen Quadratureingangs tcil auf, an welchen sich ein digitaler Prozessor zur komplexen Signalverarbeitung anschliesst. Im Eingangsteil wird das Empfangssignal mit einer Hilfsfrequenz fH = f -B6/2 umgesetzt, wobei f0 der unterdrückte Träger und B6 die 6dB-Bandbreite des Empfängers ist. Einc Verschiebung in die Einseitenbandlage erfolgt erst im digitalen Teil. Weiter wird vorgeschlagen, zur Auflösung des Mehrwegeompfangsfeldes die empfangenen Signale mit der vollständig ermittelten Kanalstossantwort zu korrelieren. Aufgabe der Erfindung ist es, einen Empfänger der eingangs genannten Art anzugeben, der integrationsfreundlich und wenig aufwendig ist. Die Erfindung ist im Patentanspruch 1 gekennzeichnet. Die weiteren Ansprüche beinhalten vorteilhafte Weiterbildungen bzw. Ausführungen der Erfindung. Die Erfindung wird im folgenden anhand der Figuren in bevorzugter AusfUhrung und Weiterbildung näher erläutert. FIG. 1 zeigt ein Blockschaltbild des gesamten Empfängers. Der analoge Eingangsteil ist als Quadraturempfänger aufgebaut. Daran schliessen sich Analog/Digital-Wandler (A/D) fUr beide Kanäle an. Der folgende digitale Empfangskorrelator zur Verarbeitung der komplexen Abtastwerte ist Schwerpunkt der vorliegenden Erfindung. Die Sprachverarbeitung als letzte Stufe ist im Prinzip bekannt und wird nicht weiter erläutert. FIG. 2 zeigt den digitalen Empfangskorrelator mehr im Detail. Ein RAM-Puffer nimmt die Abtastwerte eines Zeitschlitzes auf. Während der Zeitdauer eines Rahmens (= Summe der Kanäle, bzw. die Zeit nach der ein bestimmter Zeitschlitz wiederkehrt) werden diese Werte von einem Korrelatorbaustein unter der Regie eines Host-Prozessors verarbeitet. Der Host-Prozessor ist ein speicherprogrammierter Signalprozessor als Standardschaltkreis. Der Korrelatorbaustein übernimmt als Vorprozessor die grosse Masse der Operationen, für deren schnellen Durchsatz er fest verdrahtet ist (Spezialschaltkreis). Die gesamte verbleibende Peripherie einschliesslich der Adresssteuerung von RAM und Vorprozessor wird in einer zweiten Kundenschaltung zusammen mit der Sendesignalaufbereitung integriert. RAM, Vorprozessor und Host-Prozessor sind untereinander durch bidirektionelle Datenbusse verbunden. Sämtliche für die verschiedenen Korrelationsvorgänge benötigten Referenzsignale, wie Synchronisationspräambeln, Zeichencodes usw. sind im Host-Prozessor fest abgespeichert und werden zu Beginn eines Rechenvorganges in einen Speicher des Vorprozessors geladen. Dieser Speicher ist in Unterscheidung zum RAM(-Puffer) als Vorprozessor-RAM bezeichnet. FIG. 3 zeigt den Vorprozessor im Detail, Er besteht im wesentlichen aus einem Multiplizierer M mit nachfolgender Akkumulationsschleife (ADD und Akk.R.), dem Vorprozessor RAM mit zugehörigem Adressregister (Adr.R.) und einem Befehlsregister (Bef.Reg.). Dem Multiplizierer M werden Daten aus dem RAM und Referenzsignale aus dem Vorprozessor-RAM zur Verknüpfung zugeführt. Der Vorprozessor ist ein Pipelineprozessor für die komplexe Korrelation. Pro Taktimpuls nimmt er ein neues komplexes Datum aus dem RAM auf und führt eine komplexe Multiplikation und eine komplexe Akkumulation durch. Das entsprechende Referenzsignal für die Korrelation wurde vorher vom Host-Prozessor in das Vorprozessor-RAM geladen. Das zum Vorprozessor-RAM gehörige Adressregister ist als Zähler ausgebildet, so dass es den Adressbereich während einer Korrelation ohne externe Beaufschlagung durchlaufen kann. Die Funktionen des Empfangskorrelators sind Synchronisation und Korrelation. In der Synchronisationsphase wird der Frequenzfehler der Sender- und Empfängerquarze eliminiert. Pro Rahmen führt der Empfangskorrelator nacheinander folgende Operationen durch: 1. Bandverschiebung Dic Einseitenbandlage wird wieder hergestellt. Multiplikation des im RAM eingelaufenen Signals s(t) mit dem komplexen Offset-Träger der Frequenz fos = fo - fH = B6/2 s (t) = s(t) . exp 2 # j fOSt s(t): = s(t) . exp 2s ; fOSt (Signalfluss: EMI5.1 <tb> RAM <SEP> -- > Vorprozessor-3RAM) <SEP> <tb> Der Offset-Träger f05 ist in abgetasteter Form im Host Prozessor gespeichert und wird vor Beginn der Rechenoperation im Vorprozessor-RAM als Zahlenfolge abgelegt. Durch Wahl eines einfachen rationale Verhältnisses von Offset-Frequenz f05 zu Abtastfrequenz fA erreicht man eine ganze Zahl von Perioden in der gespeicherten Folge, so dass diese unverändert für die anschliessenden Signalblöcke verwendet werden kann. 2. Frequenzkorrektur Das Signalspektrum in unmittelbarer Umgebung der Träger frequenz f (der Träger selbst ist unterdrückt) ist in 0 Zweiseitenbandlagc vorhanden. Es wird herausgefiltert und quadriert. Dadurch entsteht als kohärente Signalkomponente eine Linie bei 2 Af, wenn Af der Trägerfrequenzfehler ist. Ein blockweise springendes Korrektursignal c mit der Frequenz Af wird im Host berechnet und das Gesamtsignal damit in der Frequenz verschoben. Dann ist die Trägerfrequenz auf Sollage (O Hz). Um den Host-Prozessor zu entlasten, wird vor der Quadrierung eine Tiefpassfilterung im Vorprozessor durchgeführt: EMI5.2 blockweises Mittcl (Signalfluss: EMI5.3 <tb> RAM <SEP> -- > <SEP> Vorprozessor <SEP> -- > Host). <SEP> <tb> Dadurch wird allerdings eine obere Grenze für den maximal zulässigen Frequenzfehler gesetzt. 1 d 2 2 ##f = 2 dt arg s Berechnung im Host c = exp - 2#j#ftBlock Berechnung im Host (ein Wert pro Block) Das Korrektursignal c wird in das Vorprozessor-RAM geladen und es erfolgt die blockweise Phasenkorrektur: s(t): = s(t) c (c ist jeweils über einen Block konstant) (Signalfluss: EMI6.1 <tb> RAM <SEP> -- > <SEP> Vorprozessor <SEP> -- > <SEP> RAM) <SEP> <tb> 3. Ermittlung der Kanalstossantwort Die Xanalstossantwort h(t) wird durch Korrelation der empfangenen Synchronisationspräambel (zeitlicher Ausschnitt aus s(t) ) mit der als analytischem Signal gespeicherten zugehörigen Referenz r ermittelt: h(t) =s(t)* r(t) (Signalfluss: EMI6.2 <tb> RAM <SEP> -- > <SEP> Vorprozessor <SEP> -- > <SEP> Host) <SEP> <tb> Der Host-Prozessor wählt den relevanten Ausschnitt , (d. h. den zeitlichen Bereich, in welchem Korrelationsspitzen sich über das Rauschen erheben) daraus aus und speist ihn in das Vorprozessor-RAM. 4. Korrelation mit der Kanalstossantwort Das frequenzkorrigierte Empfangssignal kann nun mit der Kanalstossantwort korreliert werden: B(t) = s(t)Nh(t) (Signalfluss: EMI7.1 <tb> RAM <SEP> 3 <SEP> Vorprozessor <SEP> > <SEP> RAM) <tb> 5. Korrelation mit den Zeichencodes Die Detektion der gesendeten Zeichenfolge erfolgt durch Korrelation mit den Zeichen-Referenzcodes ci(t). Als gesendet wird dasjenige Zeichen geschätzt, dessen Referenzcode den maximalen Korrelationswert Zmax gegeben hat. Pro Signalblock, entsprechend einer Zeichenbreite, wird gebildet: Zi =C s(t) ci(t: )7 t=t0 (Signalfluss: EMI7.2 <tb> RAM <SEP> 3 <SEP> Vorprozessor <SEP> iHost) <SEP> <tb> Nachricht: max = i (MAX Zi) Berechnung im Host-Prozessor Um den E/A-Verkehr für die Ladung des Vorprozessor-RAM mit den Zeichenreferenzcodes ci(t) (als analytische Signale) klein zu halten, werden alle Signalbiöcke nacheinander zunächst mit der ersten Referenz (i=i) korreliert, dann mit der zweiten und so fort. Die Maximumsuche erfolgt im Host-Prozessor iterativ, so dass nicht alle Korrelationswerte abgespeichert werden müssen, sondern nur einer (der bislang grösste) pro Signalblock. Der beschriebene Empfangskorrelator kann mit den vier Schaltkreisen gemäss FIG. 2 bei einem Pipeline-Takt von 6 MHz für den Vorprozessor einen Sprachkanal in Realzeit verarbeiten (Zeichenlänge 32 Chip).

Claims: Patentansprüche 1. Empfänger für ein digitales Zellenfunksystem mit ortsfesten Sende/Empfangsstationen und mit beweglichen Sende/Empfangsstationen, die über Funk im Zeitmultiplex mit Vielfachzugriff mit den ortsfesten Stationen digitale, jeweils durch eine Synchronisati onspräambei eingeleitete Nachrichten, die mit einem Satz von orthogonalen Zeichencodes gespreizt sind, austauschen können, wobei mehrere ortsfeste Stationen von einer Leitstelle gesteuert werden, von denen wiederum mehrere mit einer Überleiteinrichtung zu einem Fernsprechnetz verbunden sind gekennzeichnet durch folgende Merkmale: - der Empfänger weist einen analogen Eingangsteil auf, in weichem empfangene Signale auf eine Zwischenfrequenz von Null abgemischt werden; daran sind nacheinander ein Analog/Digital-Wandler (A/D), ein digitaler Empfangskorrelator und eine Sprachverarbeitung angeschlossen; - der digitale Empfangskorrelator besteht aus einem RAM-Pufferspeicher, einem fest verdrahteten Vorprozessor, einem speicherprogrammierten Signalprozessor (Host Prozessor), die alle untereinander durch bidirektionelle Datenbusse verbunden sind, und einer Adresssteuerung. 2. Empfänger nach Anspruch 1, dadurch gekennzeichnet, dass er im analogen Eingangs teil als Quadraturempfänger für den Empfang eines Restseitenband-modulierten Signals und im digitalen Teil zur Verarbeitung komplexer digitaler Daten ausgelegt ist. 3. Empfänger nach Anspruch 1, gekennzeichnet durch folgenden Aufbau des Vorprozessors: - an einen Multiplizierer (M) schliesst sich eine Akkumulationsschleife mit einem Addierer (ADD) und einem Akkumulationsregister (Akk.R.) an; - dem Multiplizierer (M) werden zum einen Daten aus dem RAM-Pufferspeicher (RAM) zugeführt, zum anderen Referenzsignale aus einem Vorprozessor-RAM (Vorpr.-RAM), welches vom Host-Prozessor geladen wird; - ein Befehlsregister (Bef.Reg.) und ein dem Vorprozessor-RAM (Vorpr.-RAM) zugeordnetes Adressregister (Adr.R.) sind von der Adresssteuerung angesteuert; - der Ausgang des Akkumulationsregisters (Akk.R.) ist jeweils an den bidirektionellen Datenbus zum RAM-Pufferspeicher und zum Host-Prozessor angeschlossen. 4. Empfänger nach Anspruch 3, dadurch gekennzeichnet, dass das Adressregister (Adr.R.) als Zähler ausgebildet ist. 5. Empfänger nach Anspruch 3, dadurch gekennzeichnet, dass alle benötigten Referenzsignale wie Synchronisations präambeln, Zeichencodes usw. im Host-Prozessor fest abgespeichert sind und zu Beginn einer entsprechenden Korraiationsberechnung in das Vorprozessor-RAM (Vorpr.-RAM) geladen werden. 6. Empfänger nach Ansprüchen 1 bis 5, dadurch gekenn zeichnet, dass - in einem ersten Schritt im Vorprozessor das im RAM Pufferspeicher eingelaufene und mit einem Hilfsträger bereits abgemischte Empfangssignal s(t) durch Multiplika tion mit einem Offset-Träger wieder in Einseitenbandlage gebracht wird und anschliessend in den RAM zurückgeladen wird; - in einem zweiten Schritt im Host-Prozessor durch Rückgewinnung des Trägers mittels Quadrierung ein Fre quenzkorrektursignal gewonnen wird, das Signal s(t) im Vorprozessor mit dem Frequenzkorrektursignal verschoben und in den RAM-Pufferspeicher zurückgeladen wird; ; - in einem dritten Schritt im Vorprozessor die Kanalstoss antwort h(t) durch Korrelation der empfangenen Synchroni sationspräambel mit der zugehörigen gespeicherten Referenz ermittelt wird, im Host-Prozessor daraus der zeitlich relevante Ausschnitt h(t) ausgewählt und in das Vor prozessor-RAM geladen wird; -in einem vierten Schritt im Vorprozessor das frequenz korrigierte Signal s(t) mit der Kanalstossantwort t(t) korreliert und in den RAM-Pufierspeicher zurückgeladen wird; - in einem fünften Schritt im Vorprozessor das Signal s(t) mit den gespeicherten Zeichen-Referenzcodes korre liert und im Host-Prozessor bewertet wird. 7. Empfänger nach Anspruch 6, dadurch gekennzeichnet, dass alle Blöcke des Signals s(t) nacheinander zunächst mit dem ersten Zeichen-Referenzoode korreliert werden, dann mit dem zweiten usw.. 8. Empfänger nach Anspruch 7, dadurch gekennzeichnet, dass die Maximumsuche im Host-Prozessor iterativ erfolgt, so dass jeweils nur der bislang grösste Korrelationswert eines Signalblocks abgespeichert wird.

Inventors: SCHALLER, WOLFGANG, DR.-ING.
Applicants: LICENTIA PATENT-VERWALTUNGS-GMBH
Application year: 1984
Main classification: H04Q7
IPC codes: H04B1