PHASE SHIFTING CIRCUIT FOR A CLOCK SIGNAL

Abstract: 1. Phase shifting circuit for a clock signal in a clock signal generation circuit having a clock oscillator (OS) emitting the clock signal, a clock signal distribution circuit (SR) having a plurality of outputs and receiving the clock signal (11) emitted by the clock oscillator, and outputting at its outputs clock signals (T2, T3, ... Tn) derived therefrom, always at the same frequency and with mutually shifted phases lying in a fixed first grid, and having a control arrangement (STA) effecting the phase control which selects one of the outputs (e.g. T2) of the clock signal distribution circuit (SR), characterized in that the output of the clock signal distribution circuit selected by the control arrangement (STA) is connected to a delay line (LK) having a number of series-connected delay elements (L), which delay elements emit at the output side clock signals (L1, L2, ..., Li, ... Lm) with mutually shifted phases lying in a second grid narrower by a given factor with respect to the first grid, and in that in each case only one delay element (e.g. L2) of the delay line selected by the control arrangement (STA) outputs at the output side the clock signal that is phase-shifted by the clock signal distribution circuit (SR) and the delay line (LK).

Description: Schaltungsanordnung für die Verschiebung der Phase eines Taktsignals Die Erfindung betrifft eine Schaltungsanordnung für die Verschiebung der Phase eines Taktsignals in einer Taktsignalerzeugungsschaltung mit einem das Taktsignal abgebenden Taktoszillator und einer die Phasenregelung bewirkenden Steueranordnung. Die Phasenregelung eines Taktsignals in digitalen Phasenregelanordnungen erfolgt üblicherweise dadurch, dass das Taktsignal im Raster eines der Phasenregelanordnung zugeführten Eingangstaktsignals verschoben wird. Die Auflösung der Phasenverschiebung entspricht dabei maximal einer Periode der Eingangstaktfrequenz. Wird eine hohe Auflösung gefordert, so wäre diese beispielsweise dadurch realisierbar, dass der betreffenden Phasenregelanordnung eine entsprechend hohe Eingangstaktfrequenz zugeführt wird. Soll beispielsweise eine Frequenz von 100 kHz mit einer Auflösung der Phase von einem Promille digital geregelt werden, so wäre eine Eingangstaktfrequenz von 100 NHz erforderlich. Eine derartig hohe Eingangstaktfrequenz kann aber mit üblichen hochintegrierten Schaltkreisen der Digitaltechnik nicht mehr verarbeitet werden. Der Erfindung liegt nun die Aufgabe zugrunde, einen Weg zu zeigen, wie bei einer Schaltungsanordnung der eingangs betrachteten Art die Verschiebung der Phase mit einer hohen Auflösung bei einer relativ niedrigen Eingangstaktfrequenz realisiert werden kann. Gelöst wird die vorstehend aufgezeigte Aufgabe bei einer Schaltungsanordnung der eingangs genannten Art erfindungsgemäss dadurch, dass eine Taktsignalverteilerschaltung mit einer Mehrzahl von Ausgängen vorgesehen ist, die das von dem Taktoszillator abgegebene Taktsignal zugeführt erhält und eine von diesem abgeleitete Folge von Taktsignalen mit stets gleicher Frequenz und mit in einem festen ersten Raster liegenden, zueinander verschobenen Phasen an seinen Ausgängen abgibt, dass jeweils nur ein durch die Steueranordnung ausgewählter Ausgang der Taktsignalverteilerschaltung mit einer eine Anzahl von in Reihe geschalteten Laufzeitgliedern aufweisenden Laufzeitkette verbunden ist, deren Laufzeitglieder ausgangsseitig Taktsignale mit in einem gegenüber dem ersten Raster um einen bestimmten Faktor engeren zweiten Raster liegenden, zueinander verschobenen Phasen abgeben und dass jeweils nur ein durch die Steueranordnung ausgewähltes Laufzeitglied der Laufzeitkette das durch die Taktsignalverteilerschaltung und die Laufzeitkette in seiner Phase verschobene Taktsignal ausgangsseitig abgibt. Die Erfindung bringt den Vorteil mit sich, dass eine Phasenverschiebung mit einer hohen Auflösung durch eine eine relativ geringen schaltungstechnischen Aufwand aufweisende Schaltungsanordnung erzeugt werden kann, der lediglich-eine von üblichen Schaltkreisen der Digitaltechnik verarbeitbare Eingangstaktfrequenz zugeführt werden braucht. Soll beispielsweise mit dieser Schaltungsanordnung eine Taktfrequenz von 100 kHz mit einer Auflösung der Phase von einem Promille geregelt werden, so ist es beispielsweise ausreichend, der Taktsignalverteilerschaltung ein Eingangstaktsignal mit einer Frequenz von 10 MHz zuzuführen. Bei diesem Eingangstaktsignal treten an den Ausgängen der Taktsignalverteilerschaltung dann Taktsignale auf, deren Phasen um 1% voneinander abweichen. Dieses zunächst grobe Phasenraster wird durch die mit jedem der Ausgänge der Taktsignalvertei lerschaltung verbindbaren Laufzeitkette feiner unterteilt. Für das hier betrachtete Beispiel wird die geforderte Auflösung von einem Promille durch Laufzeitglieder erreicht, die jeweils eine interne Signallaufzeit von 10 Nanosekunden hervorrufen. Mit der erfindungsgemässen Schaltungsanordnung ist somit die als Beispiel gewählte Phasenverschiebung um ein Promille mit einer Eingangstaktfrequenz erreichbar, die um den Faktor 10 niedriger liegt als die bei dem eingangs betrachteten Verfahren erforderliche Eingangstaktfrequenz. Für eine monotone Verschiebung der Phase des Taktsignals über einen Rasterschritt des ersten Rasters hinaus ist es zweckmässig, dass die Laufzeitkette eingangsseitig über einen ersten Auswahl schalter an Ausgänge der Taktsignalverteilerschaltung angeschlossen ist, dass die Ausgänge der Laufzeitglieder der Laufzeitkette über einen zweiten Auswahlschalter mit einem Taktsignalausgang verbunden sind, dass mit dem zweiten Auswahlschalter eine Auswerteanordnung verbunden ist, die das ihr über den zweiten Auswahlschalter zugeführte Taktsignal mit demjenigen von der Taktsignalverteilerschaltung abgegebenen Taktsignal vergleicht, dessen Phase gegenüber der des an die Laufzeitkette abgegebenen Taktsi gnals um einen einzigen Rasterschritt des ersten Rasters verschoben ist und dass die Auswerteanordnung immer dann ein für die Umschaltung des ersten und zweiten Auswahlschalters dienendes Steuersignal an die Steueranordnung abgibt, wenn die Phase des ihr über den zweiten Auswahlschalter zugeführten Taktsignals gleich oder grösser als die Phase des als Vergleichssignal dienenden Taktsignals ist. Dies bringt den Vorteil mit sich, dass für eine monotone Verschiebung der Phase über einen Rasterschritt des ersten Rasters hinaus die Laufzeitkette keine bezüglich ihrer internen Laufzeit exakt abgeglichenen Laufzeitglieder aufzuweisen braucht. Es ist lediglich eine genügend grosse Anzahl von Laufzeitgliedern vorzusehen, um auch bei einer minimalen Laufzeit innerhalb der einzelnen Laufzeit glieder eine Gesamtphasenverschiebung zu erhalten,die nicht geringer ist als ein Rasterschritt des ersten Rasters. Weitere zweckmässige Ausgestaltungen der Schaltungsanordnung gemäss der Erfindung ergeben sich aus den Unteransprüchen 3 bis 5. Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert. Fig. 1 zeigt in einem Blockschaltbild eine Schaltungsanord nung, bei der die Erfindung angewandt ist, Fig. 2 zeigt ein Diagramm, auf das im Zuge der Erläuterung der Erfindung eingegangen wird. In Fig. 1 ist eine Taktsignalerzeugungsschaltung dargestellt, wie sie beispielsweise in Phasenregelanbrdnungen verwendet werden kann. Diese Taktsignalerzeugungsschaltung weist einen Taktoszillator OS auf, der mit seinem Ausgang einerseits mit einem Frequenzteiler FT und andererseits mit einem Signaleingang eines Schieberegisters SR verbunden ist. An einen weiteren Signaleingang des Schieberegisters ist der Ausgang des Frequenzteilers FT angeschlossen. Dieser Ausgang T1 und die parallelen Ausgänge T2 bis Tn der Schieberegisters sind mit Eingängen eines ersten Auswahlschalters S1 verbunden. Dieser erste Auswahl schalter, der von einer Steueranordnung STA her steuerbar ist, weist zwei Ausgänge auf, wobei der erste Ausgang jeweils nur einen seiner Eingänge mit dem Eingang einer eine Anzahl von in Reihe geschalteten Laufzeitgliedern L aufweisenden Laufzeitkette LK verbindet. Uber den zweiten Ausgang ist der dem gerade mit dem Eingang der Laufzeitkette verbundenen Ausgang nachfolgende Ausgang des. Schieberegisters SR an den Eingang einer Auswerteanordnung AS angeschaltet. In Fig. 1 ist der erste Auswahl schalter S1 lediglich schematisch dargestellt. Er kann aus beliebigen steuerbaren elektro nischen Schalterelementen, wie z.B. Schalttransistoren oder digitalen Verknüpfungsschaltkreisen, aufgebaut sein. Der Eingang der bereits erwähnten Laufzeitkette LK und die Ausgänge L1 bis Lm der der Laufzeitkette zugehörigen Laufzeitglieder sind mit Eingängen eines zweiten Auswahlschalters S2 verbunden. Durch diesen zweiten Auswahl schalter, der ebenfalls von der Steueranordnung STA her steuerbar ist und wie der erste Auswahl schalter Sl aus beliebigen steuerbaren elektronischen Schalterelementen aufgebaut sein kann, wird lediglich einer der Ausgänge der Laufzeitkette zur Abgabe eines Taktsignals an einen Taktsignalausgang TA angeschaltet. Dieses von dem zweiten Auswahlschalter abgegebene Taktsignal wird ausserdem einem weiteren Eingang der bereits erwähnten Auswerteanordnung AS zugeführt. Diese Auswerteanordnung ist ausgangsseitig zur Abgabe eines Steuersignals mit der Steueranordnung STA verbunden. Nachdem zuvor der Aufbau der in Fig. 1 dargestellten Taktsignalerzeugungsschaltung erläutert worden ist, wird nun noch auf die Wirkungsweise dieser Schaltungsanordnung unter Bezugnahme auf die Fig. 1 und 2 näher eingegangen. Vom Taktoszillator OS wird an seinem Ausgang T0 ein Taktsignal abgegeben, wie es in Fig. 2 als T0 dargestellt ist. Dieses Taktsignal wird durch den nachgeschalteten Frequenzteiler FT in seiner Frequenz um den Faktor n heruntergesetzt. Das daraus resultierende Taktsignal (T1 in Fig. 2) wird dem Schieberegisters SR zugeführt. Ausserdem wird dem Schieberegister das von dem Taktoszillator abgegebene Taktsignal als Schiebetakt zugeführt. An den Ausgängen des Schieberegisters treten damit Taktsignale auf, wie sie in Fig. 2 als T2 bis Tn dargestellt sind. Diese Taktsignale stellen eine Folge von Taktsignalen mit stets gleicher Frequenz und mit in einem festen ersten Raster liegenden, zueinander verschobenen Phasen dar. In Fig. 2 ist ein Rasterschritt dieses Rasters eingezeichnet (Rl). Die Steueranordnung STA, die von entsprechenden Einrichtungen der Phasenregelanordnung Regelinformationen zur Regelung der Phase zugeführt erhält, wählt mit Hilfe des ersten Auswahl schalters S1 eines der von dem Schieberegister SR abgegebenen, den Regelinformationen entsprechendes Taktsignal aus. Dieses möge beispielsweise das Taktsignal T2 sein. Ausserdem wird das Taktsignal T3 über den ersten Auswahlschalter an die Auswerteanordnung AS abgegeben. Das Taktsignal T2 wird dann durch die einzelnen Laufzeitglieder L der Laufzeitkette LK derart verzögert, dass an ihren Ausgängen die in Fig. 2 mit L1 bis Lm bezeichneten Taktsignale auftreten. Die Laufzeiten der einzelnen Laufzeitglieder sind dabei so gewählt, dass an ihren Ausgängen Taktsignale mit zueinander verschobenen Phasen auftreten, die in einen gegenüber dem ersten Raster um einen bestimmten Faktor engeren zweiten Raster liegen. In Fig. 2 ist ein Raster schritt des zweiten Rasters angedeutet und mit R7 bezeichnet. Die Steueranordnung STA wählt wiederum entsprechend der ihr zugeführten Regelinformationen mit Hilfe des zweiten Auswahl schalters S2 eines der gerade erwähnten Taktsignale aus, welches dann als Ausgangstaktsignal an dem Taktsignalausgang TA abgegeben wird. Dieses Taktsignal, bei dem es sich, wie in Fig. 1 dargestellt, um das Taktsignal L2 handeln tröge, wird ausserdem in der Auswerteanordnung AS ständig mit dem an dem zweiten Ausgang des ersten Auswahlschalters S1 abgegebenen Taktsignal verglichen. Bei dem hier betrachteten Beispiel handelt es sich um das Taktsignal T5. Die Auswerteanordnung AS vergleicht ständig die Phasen der Eingangssignale und gibt immer dann ein Steuersignal an die Steueranordnung STA ab, wenn die Phase des Ausgangstaktsignals (TA) gleich oder grösser als die Phase des von dem ersten Auswahlschalter S1 als Vergleichssignal abgegebenen Taktsignals ist. Das Ausgangstaktsignal ist in diesem Fall in seiner Phase gegenüber dem der Laufzeitket te zugeführten Taktsignal um mindestens einen Rasterschritt des ersten Rasters verschoben. In Fig. 2 trifft dies für das mit Li bezeichnete Taktsignal zu. Auf ein von der Auswerteanordnung AS abgegebenes Steuersignal hin schaltet die Steueranordnung STA den ersten Auswahl schalter S1 so um, dass der dem gerade mit der Laufzeitkette LK verbundenen Ausgang (T2) nachfolgende Ausgang (T3) nunmehr mit dem Eingang der Laufzeitkette verbunden ist. Gleichzeitig wird auch der an die Auswerteanordnung AS angeschlossene Ausgang des ersten Auswahl schalters in entsprechender Weise umgeschaltet. Damit wird an die Laufzeitkette und an die Auswerteanordnung jeweils ein Taktsignal abgegeben, welches gegenüber dem bisher abgegebenen Taktsignal eine um einen Rasterschritt des ersten Rasters vergrösserte Phase aufweist. Ausserdem wird auch der zweite Auswahl schalter S2 durch die Steueranordnung STA so umgesteuert, dass er nunmehr an seinem Ausgang das der Laufzeitkette zugeführte Taktsignal abgibt. Nach der Umschaltung der beiden Auswahl schalter erfolgt dann innerhalb des ausgewählten Rasterschrittes des ersten Rasters (R1 in Fig. 2) die Auswahl der Phase in der bereits oben dargestellten Weise. Es kann nun auch der Fall eintreten, dass für die Phasenregelung ein Taktsignal erforderlich ist, dessen Phase kleiner ist als die des gerade abgegebenen Taktsignals. Liegt dieses für die Regelung erforderliche Taktsignal mit seiner Phase dabei innerhalb des durch den ersten Auswahlschalter ausgewählten Rasterschrittes des ersten Rasters, so erfolgt die Verschiebung ausschliesslich durch entsprechende Einstellung des zweiten Auswahl schalters S2. Anderenfalls wird die Phase des Taktsignals zunächst durch eine entsprechende Ansteuerung des ersten Auswahl schalters S1 um ein oder mehrere Rasterschritte des ersten Rasters verkleinert. Danach erfolgt die Feineinstellung der Phase wieder mit Hilfe des zweiten Auswahl schalters S2. Bisher wurde lediglich ausgeführt, dass die beiden Auswahlschalter S1, S2 von der Steueranordnung STA her zur Auswahl eines Taktsignals eingestellt werden. Dies kann nun je nach Ausführung der Auswahl schalter und der Steueranordnung entweder durch ein von der Steueranordnung gesteuertes schrittweises Weiterschalten der Auswahl schalter in der einen oder anderen Richtung oder durch direkte Auswahl der einzelnen Schalterstufen erfolgen. In beiden Fällen erhält die Steueranordnung dazu entsprechende Regelinformationen von mit ihr verbundenen Phasenregeleinrichtungen zugeführt. Bezüglich der Dimensionierung der in Fig. 1 dargestellten Schaltungsteile sei hier noch angemerkt, dass beispielsweise für die Abgabe eines Taktsignals mit einer Frequenz von 100 kHz und mit einer im Raster von einem Promille verschiebbare Phase ein Taktoszillator OS verwendet werden kann, der ein Taktsignal mit einer Taktfrequenz von 10 NHz abgibt. Ein nachgeschalteter Frequenzteiler FT mit einem Teilerverhältnis von 100:1 setzt dieses Taktsignal auf die gewünschte Frequenz von 100 kHz um. Wird das auf diese Weise in seiner Frequenz heruntergesetzte Taktsignal einem aus 100 Stufen bestehenden Schieberegister SR zugeführt, so gibt dieses an seinen Ausgängen Taktsignale ab, die alle die gleiche Frequenz von 100 kHz und in einem Raster von 1% verschobene Phasen aufweisen. Werden schliesslich für die Laufzeitkette LK Laufzeitglieder L mit einer internen Laufzeit von 10 Nanosekunden verwendet, so kann jeder Rasterschritt des von dem Schieberegister erzeugten Rasters nochals in zehn Rasterschritte unterteilt werden. Damit werden von den Ausgängen der Laufzeitkette Taktsignale abgegeben, die in ihrer Phase mit der oben angegebenen Genauigkeit verschoben werden können. Für die Erzeugung von Laufzeiten im Bereich von Nanosekunden können im übrigen üb liche Schaltkreise der Digitaltechnik verwendet werden. Abschliessend sei hier noch angemerkt, dass an Stelle des in Fig. 1 dargestellten Schieberegisters SR auch ein umlaufender Binärzähler mit die Zählerstände anzeigenden Ausgängen einsetzbar ist. 5 Patentansprüche 2 Figuren

Claims: PatentansPrüche 1. Schaltungsanordnung für die Verschiebung einer Phase eines Taktsignals in einer Taktsignalerzeugungsschaltung mit einem das Taktsignal abgebenden Taktoszillator und einer die Phasenregelung bewirkenden Steueranordnung, d a d u r c h g e k e n n z e i c h n e t , dass eine Taktsignalverteilerschaltung (SR) mit einer Mehrzahl von Ausgängen vorgesehen ist, die das von dem Taktoszillator (OS) abgegebene Taktsignal (T1) zugeführt erhält und eine von diesem abgeleitete Folge von Taktsignalen (T2, T3,... Tn) mit stets gleicher Frequenz und mit in einem festen ersten Raster liegenden, zueinander verschobenen Phasen an seinen Ausgängen abgibt, dass jeweils nur ein durch die Steueranordnung (STA) ausgewählter Ausgang (z.B. T2) der Taktsignalverteilerschaltung (SR) mit einer eine Anzahl von in Reihe geschalteten Laufzeitgliedern (L) aufweisenden Laufzeitkette (LK) verbunden ist, deren Laufzeitglieder ausgangsseitig Taktsignale (L1, L2, Li, Lm) mit in einem gegenüber dem ersten Raster um einen bestimmten Faktor engeren zweiten Raster liegenden, zueinander verschobenen Phasen abgeben und dass jeweils nur ein durch die Steueranordnung ausgewähltes Laufzeitglied (z.B. L2) der Laufzeitkette das durch die Taktsignalverteilerschaltung und die Laufzeitkette in seiner Phase verschobene Taktsignal ausgangsseitig abgibt. 2. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , dass die Laufzeitkette (LK) eingangsseitig über einen ersten Auswahlschalter (S1) an den Ausgängen der Taktsignalverteilerschaltung (SR) angeschlossen ist, dass die Ausgänge der Laufzeitglieder (L) der Laufzeitkette über einen zweiten Auswahl schalter (52) mit einem Taktsignalausgang (TA) verbunden sind, dass mit dem zweiten Auswahl schalter (S2) eine Auswerteanordnung (AS) verbunden ist, die das ihr über den zweiten Auswahl schalter zugeführte Taktsignal mit demjenigen von der Taktsignalverteilerschaltung abgegebenen Taktsignal (T3) vergleicht, dessen Phase gegenüber der des an die Laufzeitkette abgegebenen Taktsignals (T2) um einen einzigen Rasterschritt des ersten Rasters verschoben ist und dass die Auswerteanordnung immer dann ein für die Umschaltung des ersten und zweiten Auswahl schalters (S1 und S2) dienendes Steuersignal an die Steueranordnung (STA) abgibt, wenn die Phase des ihr über den zweiten Auswahlschalter zugeführten Taktsignals gleich oder grösser als die Phase des als Vergleichssignal dienenden Taktsignals (T3) ist. 3. Schaltungsanordnung nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , dass die Taktsignalverteilerschaltung (SR) aus einem mehrstufigen Schieberegisters gebildet ist. 4. Schaltungsanordnung nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , dass die Taktsignalverteilerschaltung (SR) aus einem umlaufenden Binärzähler mit die Zählerstände anzeigenden Ausgängen gebildet ist. 5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t , dass als Laufzeitglieder (L) der Laufzeitkette (LK) digitale Schaltkreise mit einer für die Erzielung der Phasenverschiebung entsprechenden internen Signallaufzeit benutzt sind.

Inventors: SAILER, HEINRICH, DIPL.-ING., SCHOLLMEIER, GERO, DR. ING.
Applicants: SIEMENS AKTIENGESELLSCHAFT
Application year: 1984
Main classification: H03K5
IPC codes: H03K5