CIRCUIT ARRANGEMENT FOR THE ELECTRICALLY ISOLATED RECEPTION OF BINARY ELECTRICAL SIGNALS

Abstract: 1. A circuit arrangement for d. c. -isolated detection of binary electrical signals of different pulse levels by an opto-coupler (7) whose input is connected via a current-limiting resistor (6) to the input terminals (2 and 3) of the circuit arrangement, characterised in that a control circuit (5) is arranged between the input terminals (2 and 3) in series with the input of the opto-coupler (7) and the current-limiting resistor (6) to feed a current into the input of the opto-coupler (7) when actuated ; that a voltage-limiting device (1) arranged between the input terminals (2 and 3) emits signals of standardized level at its output, derived from the binary signals ; that a gate circuit (4) controlled by keying pulses (P) is connected between the output of the voltage-limiting device (1) and the control input of the control circuit (5) to sample the derived signals, and that the output of the opto-coupler (7) is connected to the input of a storage device (9) in which the voltage which occurs at the input of the storage device (9) when the current is fed into the input of the opto-coupler is stored at least for the time between two consecutive keying pulses, and is available at the output of the storage device (5).

Description: Schaltungsanordnung zur potentialfreien Erfassung von binären elektrischen Signalen Die Erfindung betrifft eine Schaltungsanordnung zur potentialfreien Erfassung von binären elektrischen Signalen unterschied- licher Impulshöhe mit einem Optokoppler, dessen Eingang über einen Strombegrenzungswiderstand mit den Eingangsanschlüssen der Schaltungsanordnung verbunden ist. Eine derartige Schaltungsanordnung ist in RPB-electronictaschenbücher Nr. 308, 1978 (G. Blaise: "20 Experimente mit optoelektronischen Schaltungen") auf Seite 72 ff beschrieben. Die bekannte Anordnung (siehe Abbildung 16.3) enthält einen Optokoppler, dessen eingangsseitige Leuchtdiode über einen Strombegrenzungswiderstand zwischen den Eingangsanschlüssen der bekannten Schaltungsanordnung liegt; ausgangsseitig wird der Fototransistor des Optokopplers als Emitterfolger betrieben, wobei der Fototransistor über einen Lastwiderstand im Emitterzweig an eine Betriebsspannung angeschlossen ist. Die zu erfassenden binären elektrischen Signale steuern die Helligkeit'der Leuchtdiode, wobei diese durch den Strombegrenzungswiderstand gegen zu hohe Spannungen geschützt ist; entsprechend der Helligkeitsänderung der Leuchtdiode ändert sich der Widerstand der Kollektor-Emitter-Strecke des Fototransistors, so dass am Ausgang des Optokopplers eine Spannung zur Verfügung steht, die den zu erfassenden elektrischen Signalen entspricht und von diesen potential mässig getrennt ist. Der Strombegrenzungswiderstand muss hinsichtlich der jeweili- gen Impulshöhe der zu erfassenden binären Signale so gewählt sein, dass einerseits ein genügend hoher Steuerstrom durch die Leuchtdiode des Optokopplers fliesst und andererseits diese nicht durch einen zu hohen Strom überlastet wird. Bei Signalen mit grosser Impulshöhe sind die in dem Strombegrenzungswiderstand auftretenden Verluste so hoch, dass sie insbesondere bei Anordnung mehrerer der bekannten Schaltungsanordnungen in einer Baugruppe zu einer erheblichen Erwärmung führen können. Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung mit einem Optokoppler zur potentialfreien Erfassung binärer elektrischer Signale anzugeben, mit der sich Signale verschiedener und auch sehr grosser Impulshöhe ohne Bereichsumschaltung erfassen lassen und bei der die auftretende Verlustleistung besonders gering ist. Zur Lösung dieser Aufgabe ist bei der Schaltungsanordnung der eingangs beschriebenen Art erfindungsgemäss zwischen den Eingangsanschlüssen in Reihe mit dem Eingang des Optokopplers und dem Strombegrenzungswiderstand eine Steuerschaltung angeordnet, die bei Ansteuerung einen Strom in den Eingang des Optokopplers einspeist; zwischen den Eingangsanschlüssen ist eine Vorrichtung zur Spannungsbegrenzung angeordnet, die an ihrem Ausgang aus den binären Signalen abgeleitete Signale mit normierter Höhe abgibt. Weiterhin ist zwischen dem Ausgang der Vorrichtung zur Spannungsbegrenzung und dem Steuereingang der Steuerschaltung eine durch Tastimpulse steuerbare Torschaltung zur Abtastung der abgeleiteten Signale geschaltet; der Ausgang des Optokopplers ist mit dem Eingang einer Speichereinrichtung verbunden, in der die bei einer Einspeisung des Stromes in den Eingang des Optokopplers am Eingang der Speichereinrichtung vorliegende Spannung mindestens für die Zeitdauer zwischen zwei aufeinander folgenden Tastimpulsen gespeichert wird und am Ausgang der Speichereinrichtung zur Verfügung steht. Ein wesentlicher Vorteil der erfindungsgemässen Schaltungsan- ordnung besteht darin, dass der Optokoppler nicht direkt mit den zu erfassenden binären elektrischen Signalen angesteuert wird, sondern dass in Reihe mit seinem Eingang eine Steuerschaltung angeordnet ist, die von aus den binären Signalen abgeleiteten Signalen mit normierter Höhe angesteuert wird und bei Ansteuerung einen Strom in den Eingang des Optokopplers einspeist; dadurch ist der Strom zur Ansteuerung des Optokopplers unabhängig von der Impulshöhe der zu erfassenden binären elektrischen Signale, so dass sich mit der erfindungsgemässen Schaltungsanordnung in vorteilhafter Weise Signale verschiedener Impulshöhen ohne Bereichsumschaltung erfassen lassen. Ein weiterer wesentlicher Vorteil der erfindungsgemässen Schaltungsanordnung besteht darin, dass die insgesamt auftretende Verlustleistung besonders gering ist,. weil die durch die Tastimpulse steuerbare Torschaltung die abgeleiteten Signale kurzzeitig abtastet und die Abtastwerte dem Steuereingang der Steuerschaltung zuführt. Infolgedessen wird der Optokoppler in vorteilhafter Weise nur während der kurzen Dauer eines Tastimpulses durch den Strom der Steuerschaltung angesteuert, während in der tastfreien Zeit die Stromaufnahme der erfindungsgemässen Schaltungsanordnung vernachlässigbar ist. Die dem Ausgang des Optokopplers nachgeschaltete Speichereinrichtung erzeugt in vorteilhafter Weise aus den von dem Optokoppler übertragenen Signalen eine Ausgangsspannung, die durch ihren Verlauf die zum Zeitpunkt der Tastimpulse vorliegenden binären Zustände der zu erfassenden binären elektrischen Signale wiedergibt, wobei die Ausgangsspannung diesen binären Zustand mindestens bis zum jeweils nächsten Tastimpuls beibehält. Bei einer vorteilhaften Ausführungsform der erfindungsge mässen Schaltungsanordnung ist die Steuerschaltung ein Transistor, der mit dem Strombegrenzungswiderstand als Emitter folger geschaltet ist. Wegen der gegenkoppelnden Wirkung des Strombegrenzungswiderstandes ist nämlich der Steuerstrom in den Eingang des Optokopplers unabhängig von der Impulshöhe der zu erfassenden binären elektrischen Signale, so dass der Optokoppler bei Signalen mit grosser Impulshöhe gegen Überlastung geschützt ist. Ein weiterer Vorteil liegt in dem einfachen und daher kostengünstigen Aufbau dieser Anordnung. Besonders günstig ist es, wenn der Eingang des Optokopplers zwischen dem Emitteranschluss des Transistors und dem Strombegrenzungswiderstand liegt und parallel zu der Basis-Emitter Strecke des Transistors und dem Eingang des Optokopplers ein weiterer Widerstand geschaltet ist; beim Übergang des Transistors in den sperrenden Zustand können dann in vorteilhafter Weise die Ladungen aus der Basis des Transistors über den weiteren Widerstand abfliessen, wobei der Spannungsabfall an dem Eingang des Optokopplers den Abfluss der Ladungen beschleunigt. Dadurch wird das Schaltverhalten des Transistors wesentlich verbessert. Bei einer weiteren vorteilhaften Ausgestaltungsform der erfindungsgemässen Schaltungsanordnung ist im Hinblick auf einen möglichst einfachen und kostengünstigen Schaltungsaufbau die Vorrichtung zur Spannungsbegrenzung eine Reihenschaltung aus einem Vorwiderstand und einer Zenerdiode. Es hat sich als vorteilhaft erwiesen, wenn parallel zu der Zenerdiode ein Kondensator geschaltet ist. Dieser liefert nämlich für die kurze Dauer der Tastimpulse den notwendigen Strom zur Steuerung der Steuerschaltung, so dass die aus dem Vorwiderstand und der Zenerdiode bestehende Vorrichtung zur Spannungsbegrenzung kaum belastet wird. Daher kann in vorteilhafter Weise der Vorwiderstand sehr gross gewählt werden, so dass in der tastfreien Zeit die Stromaufnahme der erfindungsgemässen Schaltungsanordnung besonders gering ist. Als steuerbare Torschaltung zur Abtastung der abgeleiteten Signale können beispielsweise bipolare Transistoren oder Feldeffekttransistoren eingesetzt werden. Im Hinblick auf eine potential mässige Trennung des Steuereingangs der Torschaltung von den zu erfassenden binären elektrischen Signalen ist es jedoch von Vorteil, wenn die Torschaltung ein weiterer Optokoppler ist, der als Serientor geschaltet ist. Für die Ausführung der Speichereinrichtung bieten sich mehrere Möglichkeiten an; im Hinblick auf einen möglichst einfachen Aufbau erscheint es jedoch vorteilhaft, wenn die Speichereinrichtung ein Delay-Flip-Flop ist, das von den Tastimpulsen derart gesteuert wird, dass an seinem Ausgang die zum Zeitpunkt eines Tastimpulses vorliegende Spannung am Eingang des Delay-Flip-Fl.ops für die Dauer bis zum nächsten Tastimpuls zur Verfügung steht. Der Aufbau der erfindungsgemässen Schaltungsanordnung lässt sich noch weiter vereinfachen, wenn als Speichereinrichtung ein nachtriggerbares Monoflop eingesetzt wird, weil bei diesem eine Steuerung durch die Tastimpulse entfällt. Die Rückfallzeit des Monoflops muss grösser oder gleich der Zeit zwischen wei aufeinander folgenden Tastimpulsen sein, damit die Spannung am Ausgang des Monoflops den zum Zeitpunkt eines Tastimpulses erfassten binären Zustand des zu erfassenden binären Eingangssignals wiedergibt und bis zu dem jeweils nächsten Tastimpuls hält. Bei einer weiteren vorteilhaften Ausführungsform der erfin dungsgemassen Schaltungsanordnung ist dem Steuereingang des weiteren Optokopplers ein Differenzierglied vorgeschaltet. Damit besteht die Möglichkeit, den weiteren Optokoppler mit den Flanken der Tastimpulse anzusteuern, so dass die Dauer der Tastimpulse im Hinblick auf. eine geringe Stromaufnahme der erfindungsgemässen Schaltungsanordnung besonders kurz ( < 2ps) sein kann. Zur Erläuterung der Erfindung ist in Figur 1 ein Blockschaltbild der erfindungsgemässen Schaltungsanordnung, in Figur 2 ein Ausführungsbeispiel der erfindungsgemässen Schaltungsanordnung nach Figur 1 und in Figur 3 ein Zeitdiagramm von Signalen an verschiedenen Stellen der Schaltungsanordnung nach Figur 2 dargestellt. Das Blockschaltbild der erfindungsgemässen Schaltungsanordnung nach Figur 1 enthält eine Vorrichtung zur Spannungsbegrenzung 1, die eingangsseitig mit den Eingangsanschlüssen 2 und 3 der Schaltungsanordnung zur Erfassung der binären elektrischen Signale verbunden ist. Der Ausgang der Vorrichtung zur Spannungsbegrenzung 1 ist mit dem Eingang einer Torschaltung 4 verbunden, der über einen Steuereingang 4S Tastimpulse P zugeführt werden. Die erfindungsgemässe Schaltungsanordnung enthält weiterhin eine Steuereinrichtung 5, deren Steuereingang 5S mit dem Ausgang der Torschaltung 5 verbunden ist; der Ausgang der Steuereinrichtung 5 liegt in Reihe mit einem Strombegrenzungswiderstand 6 und dem Eingang eines Optokopplers 7 zwischen den Eingangsanschlüssen 2 und 3 der Schaltungsanordnung. Der Ausgang des Optokopplers 7 ist in Emitterschaltung über einen Kollektorwiderstand 8 an eine Betriebsspannung UB geschaltet und weiterhin an den Eingang einer Speichervorrichtung 9 angeschlossen. Bei dem Ausführungsbeispiel der erfindungsemässen Schaltungsanordnung nach Figur 2 enthält die Vorrichtung zur Spannungsbegrenzung 1 eine Zenerdiode 10, die in Reihe mit einem Vorwiderstand 11 zwischen den Eingangsanschlüssen 2 und 3 der Schaltungsanordnung liegt; parallel zu der Zenerdiode 10 ist ein Kondensator 12 angeordnet. Die Steuerschaltung 5 besteht aus einem Transistor 13, der mit dem Strombegrenzungswiderstand 6 als Emitterfolger zwischen die Eingangsanschlüsse 2 und 3 der Schaltungsanordnung geschaltet ist, wobei der Ein gang des Optokopplers 7 zwischen dem Emitteranschluss des Transistors 13 und dem Strombegrenzungswiderstand 6 liegt und parallel zu der Basis-Emitter-Strecke des Transistors 13 und dem Eingang des Optokopplers 8 ein weiterer Widerstand 14 geschaltet ist. Der Optokoppler 7 ist ausgangsseitig in Emitterschaltung über den Kollektorwiderstand 8 mit der Betriebsspannung UB verbunden und an den Eingang D der Speichereinrichtung 9 angeschlossen, die aus einem von den Tastimpulsen P gesteuerten Delay-Flip-Flop 15 besteht. Zwischen dem Ausgang der Vorrichtung zur Spannungsbegrenzung 1 und dem Steuereingang 5S der Steuerschaltung 5 ist ein weiterer Optokoppler 16 als steuerbare Torschaltung mit der Kollektor-Emitter-Strecke seines Fototransistors angeordnet. An den von der Leuchtdiode des weiteren Optokopplers gebildeten Steuereingang ist ein Differenzierglied 17 angeschlossen, dem ein Inverter 18 vorgeordnet ist. Das Differenzierglied 17 besteht aus einem Widerstand 19 und einem parallel geschalteten Kondensator 20. Der Eingang des Inverters 18 ist an einen die Tastimpulse P abgebenden, nicht dargestellten Impulsgenerator angeschlossen. Der zeitliche Abstandder Tastimpulse P ist im Vergleich zu ihrer Dauer gross gewählt. Die beiden in dem dargestellten Ausführungsbeispiel enthaltenen Optokoppler 7 und 16 weisen zusätzlich einen Basisanschluss auf, der jeweils über einen Widerstand 21 bzw. 22 mit dem Emitteranschluss des Fototransistors verbunden ist. Anhand des Ausführungsbeispiels nach Figur 2 und der in Figur 3 dargestellten Zeitdiagramme wird die Funktionsweise der erfindungsgemässen Schaltungsanordnung erläutert. Aus den an den Anschlussklemmen 2 und 3 der erfindungsgemässen Schaltungsanordnung anliegenden binären elektrischen Signalen Ue werden in der Vorrichtung zur.Spannungsbegrenzung 1, bestehend aus dem Vorwiderstand 11 und der Zenerdiode 10, entsprechende Signale abgeleitet, deren Höhe unabhängig von der Impulshöhe der binären elektrischen Signale auf die Zenerspannung UZ der Zenerdiode 10 normiert ist. Der als Serientor geschaltete weitere Optokoppler 16 wird über den Inverter 18 und das nachgeschaltete Differenzierglied 17, bestehend aus dem Kondensator 20 und dem Widerstand 19, mit der jeweiligen Vorderflanke der in diesem Ausführungsbeispiel low-aktiven Tastimpulse P gesteuert; dabei tastet der weitere Optokoppler 16 als steuerbare Torschaltung die normierten elektrischen Signale kurzzeitig ab und führt die Abtastwerte der normierten Signale dem Steuereingang 5S der nachgeordneten Steuerschaltung 5 zu. Der zeitliche Abstand zwischen zwei aufeinander folgenden Tastimpulsen muss kleiner oder gleich der kürzesten Dauer eines binären Zustandes der zu erfassenden binären Signale u e sein, damit diese von der erfindungsgemässen Schaltungsanordnung ohne Informationsverlust erfasst werden. Um die Belastung der Vorrichtung zur Spannungsbegrenzung 1 möglichst gering zu halten, ist parallel zu der Zenerdiode 10 der Kondensator 12 geschaltet, der während der Zeitdauer der Tastimpulse jeweils dann den erforderlichen Steuerstrom für die Steuerschaltung 5 liefert, wenn das abgeleitete Signal seinen hohen Pegel mit der auf die Zenerspannung Uz der Zenerdiode 10 normierten Höhe aufweist. In den Pausen zwischen zwei aufeinander folgenden Tastimpulsen und bei niedrigem Pegel des abgeleiteten Signals wird die Steuerschaltung 5 nicht angesteuert. Besitzt das abgeleitete elektrische Signal zum Abtastzeitpunkt seinen hohen Pegel, so steuert der Transistor-13 der Steuerschaltung 5 aufgrund des seiner Basis zugeführten Steuerstroms den Eingang des Optokopplers 7 mit einem impulsförmigen Strom 17 an (vgl. Figur 3). Dieser ist unabhängig von der Impulshöhe der zu erfassenden binären Signale, weil der Transistor 13 mit dem Strombegrenzungswiderstand 6 als Emitterfolger geschaltet ist. Entsprechend dem impulsförmigen Strom 17 in den Eingang des einen Optokopplers 7 ändert dessen Fototransistor den Widerstand seiner Kollektor-Emitter- Strecke, so dass an dem Ausgang des Optokopplers 7 den impulsförmigen Eingangsströmen entsprechende Spannungsimpulse zur Verfügung stehen. Die Spannungsimpulse am Ausgang des Optokopplers 7 werden von dem nachoeschalteten impulsgesteuerten Delay-Flip-Flop 15 mit der jeweiligen positiven Rückflanke jedes Tastimpulses übernommen und für die Dauer bis zum nächsten Tastimpuls an den Ausgang Q des Delay-Flip Flops 15 durchgeschaltet. An dem invertierenden Ausgang Q des Delay-Flip-Flop 15 steht damit eine Spannung ua zur Verfügung, deren Verlauf die zum Zeitpunkt der Tastimpulse vorliegenden binären Zustände der zu erfassenden binären Signale wiedergibt, wobei die Spannung ua den jeweiligen binären Zustand bis zum jeweils nächsten Tastimpuls beibehält. Handelt es sich bei den Tastimpulsen P um high-aktive Signale, so ist es zweckmässig, wenn der Inverter 17 entfällt und das Delay-Flip-Flop ein negativ flankengesteuertes Delay Flip-Flop ist. 3 Figuren 9 Ansprüche

Claims: Patentansprüche 1. Schaltungsanordnung zur potentialfreien Erfassung von binären elektrischen Signalen unterschiedlicher Impulshöhe mit einem Optokoppler (7), dessen Eingang über einen Strombegrenzungswiderstand (6) mit den Eingangsanschlüssen (2 und 3) der Schaltungsanordnung verbunden ist , d a d u r c h g e k e n n z e i c h n e t , dass zwischen den Eingangsanschlüssen (2 und 3) in Reihe mit dem Eingang des Optokopplers (7) und dem Strombegrenzungswiderstand (6) eine Steuerschaltung (5) angeordnet ist, die bei Ansteuerung einen Strom in den Eingang des Optokopplers (7) einspeist, dass zwischen den Eingangsanschlüssen (2 und 3) eine Vorrichtung zur Spannungsbegrenzung (1) angeordnet ist, die an ihrem Ausgang aus den binären Signalen abgeleitete Signale mit normierter Höhe abgibt, dass zwischen dem Ausgang der Vorrichtung zur Spannungsbegrenzung (1) und dem Steuereingang der Steuerschaltung (5) eine durch Tastimpulse (P) steuerbare Torschaltung (4) zur Abtastung der abgeleiteten Signale geschaltet ist und dass der Ausgang des Optokopplers (7) mit dem Eingang einer Speichereinrichtung (9) verbunden ist, in der die bei einer Einspeisung des Stromes in den Eingang des Optokopplers am Eingang der Speichereinrichtung (9) vorliegende Spannung mindestens für die Zeitdauer zwischen zwei aufeinander folgenden. Tastimpulsen gespeichert wird und am Ausgang der Speichereinrichtung (9) zur Verfügung steht. 2. Schaltungsanordnung nach Anspruch i , d a d u r c h g e k e n n z e i c h n e t , dass die Steuerschaltung (5) ein Transistor (13) ist, der mit dem Strombegrenzungswiderstand (6) als Emitterfolger geschaltet ist. 3. Schaltungsanordnung nach Anspruch 2 , d a d u r c h g e k e n n z e i c h n e t , dass der Eingang des Optokopplers (7) zwischen dem Emitteranschluss des Transistors (13) und dem Strombegrenzungswiderstand (6) liegt und dass parallel zu der Basis-Emitter-Strecke des Transistors (13) und dem Eingang des Optokopplers (7) ein weiterer Widerstand (14) geschaltet ist. 4. Schaltungsanordnung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass die Vorrichtung zur Spannungsbegrenzung (1) eine Reihenschaltung aus einem Vorwiderstand (11) und einer Zenerdiode (10) ist. 5. Schaltungsanordnung nach Anspruch 4 , d a d u r c h g e k e n n z e i c h n e t , dass parallel zu der Zenerdiode (10) ein Kondensator (12) geschaltet ist. 6. Schaltungsanordnung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass die Torschaltung (4) ein weiterer Optokoppler (16) ist, der als Serientor geschaltet ist. 7. Schaltungsanordnung nach einen: der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass die Speichervorrichtung (9) ein Delay-Flip-Flop (15) ist, das von den Tastimpulsen (P) gesteuert wird. 8. Schaltungsanordnung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass die Speichereinrichtung (9) ein nachtriggerbares Monoflop ist. 9. Schaltungsanordnung nach Anspruch 6 , d a d u r c h g e k e n n z e i c h n e t , dass dem Steuereingang des weiteren Optokopplers (4) ein Differenzierglied (18) vorgeordnet ist.

Inventors: KUHNE, WOLFGANG, Kühne, Wolfgang
Applicants: SIEMENS AKTIENGESELLSCHAFT BERLIN UND MUNCHEN
Application year: 1984
Main classification: H03K17
IPC codes: H04B10, H03K17