POWER FIELD EFFECT TRANSISTOR AND PROCESS FOR ITS MANUFACTURE

Abstract: 1. Field effect power transistor having a vertical structure and comprising, on the one hand, two access electrode metallizations (15, 16) referred to as source and drain and carried by the two opposed main faces of the transistor chip, and, on the other hand, a control electrode metallization (17) referred to as gate and deposited in a groove (20) having the shape of a V and worked into the source and drain regions formed by at least two layers (10, 11) deposited on the substrate (9), this power transistor being characterized in that the drain region (10) is separated from the source region (11) by a layer (13) of an undoped material having a wide forbidden band and being highly resistive, the current flow from one region to another, separated by the layer of resistive material (13) being controlled by a lateral derivation constituted by an active layer (14; 14, 23) deposited on the sides of the grooves (20) which is worked into the vertical structure of the transistor to a depth sufficient to interrupt the layer of resistive material (13), the active layer (14; 14, 23) carrying the gate electrode metallization (17).

Description: TRANSISTOR DE PUISSANCE A EFFET DE CHAMP, ET PROCEDE DE REALISATION DE CE TRANSISTOR. La présente invention concerne un transistor à effet de champ de puissance, à grille Schottky et à canal vertical. Sa structure permet d'obtenir une forte densité de courant, une grande puissance, un faible bruit et une grande vitesse de fonctionnement pour un transistor a' effet de champ fonctionnant sous haute tension. Elle est caractérisée en ce que les deux régions et électrodes de source et drain sont portées par deux faces opposées du cristal semiconducteur, et séparées par une couche semiconductrice non dopée et de large bande interdite, le canal vertical étant contrôlé par une grille réalisée sur les flancs d'un sillon en V qui porte la ou les couches actives du transistor. L'invention s'applique essentiellement aux transistors réalisés en matériaux de la famille III-V, tels que GaAs, Alx Caî#xAs..., car des solutions sont connues pour les transistors réalisés en silicium, bien que ceux-ci ont une fréquence supérieure limite plus faible que celle des transistors en matériaux III-V. C'est pourquoi l'invention sera exposée en s'appuyant sur l'exemple, non limitatif, d'un transistor réalisé en GaAs et / ou AIx Ga xAs, que l'on conviendra pour la suite d'écrire AlGaAs pour simplifier. Actuellement, les transistors à effet de champ à grille Schottky, plus connus sous le nom de MESFET qui est l'abréviation de métal-semiconducteur-field effect transistor, sont utilisés seulement dans le domaine des faibles puissances. Bien qu'ils possèdent de nombreux avantages théoriques sur les transistors bipolaires homojonction, des limitations technologiques dans la fabrication des dispositifs MESFET les empêchent de concurencer les transistors bipolaires sur silicium dans les applications hyperfréquences de haute puissance. La principale limitation est due au fait que les MESFET sont des dispositifs horizontaux, de telle sorte que leur densité de courant est beaucoup moins grande que celle des bipolaires, lesquels utilisent un courant vertical. Pour obtenir un courant total plus élevé dans les MESFET, il faut augmenter la section transversale du canal. Mais par ailleurs, remplacer un transistor à effet de champ au silicium par un transistor à effet de champ à l'arséniure de gallium par exemple n'a d'intérêt que si ce dernier monte plus haut en fréquence, ou a d'autres caractéristiques améliorées par rapport au transistor sur silicium. Or, il est connu que la fréquence maximale des transistors à effet de champ horizontaux est limitée, en partie, par la précision des opérations de masquage qui détermine la longueur de la grille et les garde entre source et grille et entre drain et grille. Cette limitation, qui est liée aux opérations de lithographie, a été contournée en réalisant des transistors à effet de champ à structure verticale dans lesquels la longueur de grille est définie par l'épaisseur d'une couche épitaxiée, que l'on sait réaliser bien plus faible que par n'importe quelle méthode de microlithographie. Dans de tels transistors à effet de champ la région de source et la région de drain sont donc séparées par une épaisseur de couche qui est la couche active, conductrice par nature mais qui peut être rendue bloquante par l'action du champ électrique de la grille. De tels transistors à effet de champ à structure verticale existent dans le domaine des signaux ou des très faibles puissances, mais bien que la densité de courant puisse être plus élevée puisque le courant passe perpendiculairement à une couche, et non plus selon la faible épaisseur de cette couche, il est difficile de disposer plusieurs transistors de signaux pour en faire un transistor de puissance, à cause des interconnexions de grille prises sur les côtés de la couche active. Le transistor à effet de champ selon l'invention apporte une solution à ces difficultés par sa structure originale. Il a une structure verticale, ce qui permet: - d'augmenter la densité de courant en augmentant la section utile du canal, - de disposer une métallisation, celle de drain par exemple, sur une face du cristal, du côté du substrat, et deux métallisations, de source et de grille, sur l'autre face du cristal. Il est plus facile d'interdigiter deux métallisations sur une surface, plutôt que trois métallisations qui nécessitent un système de pont pour s'entrecroiser. Mais par ailleurs, les régions de source et de drain, qui sont superposées puisque la structure du transistor à effet de champ est verticale, sont séparées entre elles par une couche de matériau de haute résistivité pratiquement isolant. Cette couche de matériau de haute résistivité remplace la couche de grille dans un transistor à effet de champ à structure verticale selon l'art connu. Le passage du courant depuis la région de source vers la région de drain se fait dans la couche active, qui est déposée sur un flanc de la structure c'est-à-dire sur le flanc d'un sillon ouvert dans le cristal. La couche active court-circuite, en quelque sorte, la couche de haute résistivité qui sépare les régions de source et de drain. La couche active, qui est bien entendu recouverte par une métallisation de grille, peut être simple et le transistor est un Mesfet, ou composée de plusieurs couches, par exemple une couche à faible bande interdite et une couche à grande bande interdite. Il est également prévu de disposer, entre la couche active et la métallisation de grille, une couche isolante pour diminuer les fuites : le transistor est alors un Misfet. De façon plus précise l'invention concerne un transistor de puissance à effet de champ à grille Schottky, comportant deux métallisations d'électrodes d'accès dites source et drain supportées par les deux faces principales opposées de la pastille du transistor, et une électrode de commande dite grille, ce transistor de puissance étant caractérisé en ce que sa structure est verticale, la région de drain étant séparée de la région de source par une couche d'un matériau non dopé et de large bande interdite, très résistif, le passage du courant d'une région vers l'autre, interrompu par la couche de matériau résistif, étant contrôlé par une dérivation latérale constituée par la région de grille, déposée sur les flancs d'un sillon, creusé dans la structure verticale du transistor à une profondeur suffisante pour interrompre la couche de matériau résistif, la région de grille supportant la métallisation d'électrode de grille. L'invention sera mieux comprise par la description qui suit d'un exemple de transistor de puissance à effet de champ, ainsi que la description du procédé de réalisation de ce transistor, lesquelles s'appuyent sur les figures suivantes qui représentent: - figure 1 : vue de trois quart dans l'espace d'un transistor à effet de champ classique, de type Mesfet, de faible puissance, - figure 2 : vue en plan des métallisations d'électrodes d'un transistor à effet de champ de puissance selon l'art connu, - figure 3 : coupe d'un transistor à effet de champ de puissance selon l'invention, - figure 4 : vue de trois quart dans l'espace, en arraché, d'un transistor à effet de champ de puissance, selon l'invention, - figures 5 et 6 : étapes de réalisation d'un transistor à effet de champ de puissance selon l'invention. - figure 7 : variantes de la région de grille. La figure 1 représente une vue de trois quart dans l'espace d'un transistor à effet de champ classique, à grille Schottky, et de faible puissance, ou de signal. Cette figure n'a d'autre objectif que de rappeler les difficultés inhérentes au passage d'un transistor à effet de champ de signal à un transistor à effet de champ de puissance. Un transistor à effet de champ à grille Schottky comporte au moins un substrat 1, en matériau intrinsèque ou semi-isolant, qui supporte une couche active 2, en matériau de type n par exemple parce qu'il est plus rapide qu'un matériau de type p. A la surface de la couche active 2, sont disposées une électrode de source 3, une électrode de drain 4, parallèles entre elles, et une électrode de grille 5 située entre les électrodes de source et de drain. Chacune de ces électrodes est dotée de moyens pour être raccordée à un potentiel électrique, et ce peut être des plages sur lesquelles sont soudés les fils électriques. Le passage du courant I se fait dans la couche active 2, entre la source et le drain, et la densité de courant est fonction de l'épaisseur "e" de cette couche active. Les caractéristiques du transistor sont fixées par la longueur Lg de la grille, mesurée selon le sens du courant entre source et drain, ainsi que par les distances de garde dg5 qui séparent la métallisation de grille de la métallisation de source, et dgd qui sépare la métallisation de grille de la métallisation de drain. Pour qu'un transistor fonctionne en haute fréquence, il est nécessaire que la longueur de grille L g soit courte de façon à avoir un temps de transit court, et que les gardes dgs et dgd soient également courtes. Pour obtenir davantage de puissance, à haute fréquence pour un tel transistor, il faut augmenter la surface transversale du canal, c'est-à-dire augmenter la largeur Z de l'électrode de grille et par conséquent également du transistor. Pour augmenter le courant total, et augmenter la densité de courant, il faut diminuer la longueur de la grille L et des gardes grille g source dgs et grille-drain d Mais l'augmentation de largeur Z de la région de grille est limitée par son effet sur la résistance de la grille, et la diminution de la longueur Lg et des gardes est limitée par les moyens de lithographie utilisés. Une solution connue pour augmenter la puissance d'un transistor à effet de champ consiste à placer plusieurs transistors en parallèle, dans une configuration interdigitée. La figure 2 représente la vue en plan des métallisations d'électrodes d'un transistor de puissance à effet de champ interdigité. Du fait que dans le plan de la surface d'une pastille de transistor il y a par définition deux dimensions, il n'est pas possible de réaliser les métallisations de trois électrodes interdigitées sans éviter des croisements. Soit 6 une première métallisation, de source par exemple, et 7 une seconde métallisation, de drain par exemple. Il est possible de leur donner une configuration en peigne et d'interdigiter deux peignes de source et de drain. Mais si dans ce cas les métallisations 8 sont les métallisations de grille, il n'est pas possible de les relier à une source de tension ou de polarisation autrement que par des ponts par fils, qui passent par dessus l'une ou l'autre des métallisations 6 et 7, ou par des trous réalisés à travers le substrat. Ces techniques sont bien connues et il n'est pas utile de les décrire avec précision mais néanmoins il est nécessaire de rappeler que les ponts dans l'air réalisés par fils métalliques présentent une self et une capacité lorsqu'ils croisent les électrodes 6 ou 7, et que par ailleurs les trous réalisés dans un substrat rendent le transistor fragile, parce qu'il faut amincir le substrat pour accéder à une métallisation d'électrodes par en-dessous. Le transistor à effet de champ de puissance selon l'invention permet d'éviter les inconvénients qui ont été cités à l'occasion des deux premières figures. Il est représenté, vue en coupe, en figure 3, et les problèmes d'interconnexion entre les trois métallisations de source, de grille et de drain sont résolus par la structure verticale du transistor qui comporte deux métallisations sur une face de la pastille, et une métallisation sur l'autre face de la pastille. La longueur de grille, dans le sens du courant, entre source et drain n'est plus limitée par la technique de microlithographie, et des densités de courant beaucoup plus élevées sont possibles. Le transistor à effet de champ de puissance selon l'invention comporte une première région d'accès, qui est la région constituée par deux couches conductrices 9 et 10. Il comporte une seconde région d'accès qui est alors dans le cas d'exemple choisi la région de source, constitué par deux couches conductrices 11 et 12. Ces deux régions sont superposées, et séparées entre elles par une couche de matériau non dopé, de large bande interdite et très résistif 13. Le passage du courant de la région de source vers la région de drain se fait dans l'épaisseur d'une couche active 14 qui est déposée sur le flanc d'un sillon, creusé dans le corps du transistor: la couche active 14 constitue donc un pont court-circuitant la couche très résistive 13, et reliant entre elles les régions de source et de drain. Bien entendu, le transistor comporte également une électrode de drain 15 portée par la couche 9 de la région de drain, une électrode 16 portée par la couche 12 de la région de source et une électrode de grille 17 portée par la couche active 14. Dans la structure du transistor selon l'invention la couche 9 est en fait le substrat, en matériau tel que GaAs, dopé n+ à 1018 cm3, ce qui en fait la couche d'accès à l'électrode du drain. De plus, il est nécessaire pour prendre un bon contact ohmique sur une couche de GaAs que celui-ci soit dopé n La couche 10 constitue la couche de drain, et elle est réalisée en matériau tel que GaAs dopé n, à hauteur de 1017 cl¯3, sur une épaisseur de 1 micron. La couche de haute résistivité 13 est une couche de AlGaAs, de 0,2 micron d'épaisseur, comportant 1014 impuretés par cm3 : c'est une couche non dopée. La couche 11 est la couche de source, elle est réalisée en GaAs de type n dopé à 1017 cm3, et a une épaisseur de 0,5 microns. La couche 12 est la couche d'accès à l'électrode de source, elle est réalisée en GaAs de type n+ dopé à 1018cl¯3 sur une épaisseur de 1 micron. Enfin, la couche active 14 est réalisée par épitaxie par jets moléculaires, sur 0,06 micron d'épaisseur; elle est en GaAs de type n ou composé de plusieurs couches comme cela sera expliqué par la suite. Dans le transistor de puissance selon l'invention, le courant se déplace donc verticalement depuis l'électrode de source vers l'électrode de drain, perpendiculairement aux couches et non plus dans le sens de l'épaisseur des couches comme c'est le cas pour les transistors de signaux horizontaux: le courant passe de la région de source à la région de drain à travers l'épaisseur de grille qui est longue de 0,2 micron ou même moins selon les moyens d'épitaxie dont on dispose. Le transistor a une structure symétrique par rapport au plan de la couche résistive 13, les couches 10 et 11 étant respectivement les couches de drain et de source, tandis que les couches 9 et 12 ont - outre la fonction de substrat pour la couche 9 - la fonction de couches d'accrochages pour les contacts ohmiques des métallisations. Le transistor selon l'invention permet d'avoir des longueurs de grille aussi courtes que l'épaisseur que l'on sait réaliser pour une couche résistive 13, et des largeurs de grille, c'est-à-dire la dimension Z sur la figure 1, plus courtes puisque l'on sait augmenter la densité du courant. En outre, la surface totale du transistor sur une plaquette de matériau ou sur une pastille de circuit intégré est plus petite, du fait que le transistor est vertical et que le contact de drain s'effectue sur la face arrière du substrat, sans interconnexion sur la face supérieure du transistor et sans perçage du substrat. La figure 4 représente une vue de trois quart dans l'espace en arraché d'un transistor de puissance selon l'invention. Pour mieux montrer la structure du transistor, cette figure est partiellement arrachée et ne conserve du corps du transistor, c'est-à-dire de la pastille de matériau semiconducteur, que la partie qui se trouve entre les électrodes de source et de grille. Le corps semiconducteur du transistor c'est-à-dire l'ensemble du substrat 9 et des couches 10 à 12 est creusé par des sillons parallèles entre eux dans lesquels sont déposées les couches actives 14, qui sont ici cachées par la perspective. Les électrodes de source et de grille sont interdigitées sur une première face du corps du transistor, tandis que l'électrode de drain est portée par l'autre face du corps du transistor, c'est-à-dire par le substrat. Bien entendu, la structure peut être inversée et l'électrode de source portée par le substrat tandis que l'électrode de drain est portée par la face supérieure de la pastille du transistor. Il n'y a donc aucun croisement entre des métallisations d'électrodes ni dans l'air, ni supporté par une couche isolante, et il n'y a pas non plus de perçage du susbtrat pour atteindre une électrode, par en dessous, à travers un trou. Le procédé de fabrication du transistor selon l'invention est décrit par les figures 5 et 6, qui en représentent les étapes préliminaires complétées par la figure 3 qui représente une coupe du transistor achevée. Le procédé de fabrication d'un transistor de puissance selon l'invention part part d'un substrat 9, en figure 5, de matériau dopé n , au niveau nd - l018cm# 3 niveau nd faible résistivité, orienté# 100 > , et déjà muni d'un contact ohmique de face arrière, sous forme d'une métallisation 15. Sur le substrat est épitaxiée par une méthode telle que l'épitaxie par jets moléculaires, une couche 10 de type n, à environ nd = 1017cm-3, sur une épaisseur de 1 micron. Puis la couche résistive 13 est épitaxiée sur une épaisseur d'environ 0,2 micron, son degré d'impureté, puisqu'à ce niveau là il n'y a pas de dopage, étant de l'ordre de n = 1014cm-3. Une seconde couche 11 de matériau de type n dopée au niveau de 1017 cm-3, sur une épaisseur de 0,5 micron, est déposée sur la couche intrinsèque, et enfin la couche de prise de contact 12 dopée de type n+ au niveau 1018cm-3 sur une épaisseur de 1 micron. La rondelle recouverte de couches épitaxiées est ensuite recouverte d'un dépôt de silice 18 sur une épaisseur de 3000 angströms environ. Dans cette couche de silice est ouverte, par les méthodes connues de masquage, une fenêtre 19 qui permettra de creuser le sillon 20, qui est représenté en pointillés sur la figure 5. L'ouverture de la fenêtre 19 qui correspond, au niveau de la surface du futur transistor, à un rectangle qui entoure la grille, doit être alignée avec la direction < 0 1 T > du cristal. Une attaque chimique anisotropique est réalisée avec une solution d'eau oxygénée et d'acide chlorhydrique: cette attaque produit une gravure en forme de V, et il y a sous la couche de silice 18 une légère sous gravure, parce que la solution d'eau oxygénée et d'acide chlorhydrique attaque également les couches de matériaux selon un plan horizontal. Ainsi, pour une ouverture de deux microns de la fenêtre 19, le V qui sera creusé dans les couches épitaxiées a, au niveau de la couche de silice 18, une ouverture de 3,5 microns. La suite des opérations de réalisation du transistor selon l'invention est représentée sur la figure 6. Le sillon 20 étant creusé dans les couches épitaxiées, une première épitaxie, sur 600 angströms d'épaisseur, par jets moléculaires, permet de déposer la couche active 14. En même temps que la couche active 14 est déposée dans le fond du sillon, avec auto-masquage par les bords de la couche de silice 18 qui débordent sur le sillon puisqu'il y a eu sous-gravure, une couche 21 du même matériau est déposée sur la surface supérieure de la rondelle. La couche active est en matériau de type GaAs, elle est de type n dopée entre 1017 et S.1018. Elle peut être également composite comme cela sera expliqué ultérieurement. Après l'épitaxie de la ou des couches actives, le contact Schottky de grille 17 est déposé par évaporation de titane-platine-or, sur 3000 angströms d'épaisseur. De même que pour la couche active, la couche de silice qui déborde sur le sillon par suite de la sous-gravure sert de masque d'autoalignement, et, de même, une couche 22 de métal Schottky est déposée sur la surface de la rondelle du transistor. Les opérations suivantes consistent à supprimer les trois couches de silice 18, de matériau semiconducteur 21 et d'alliage Schottky 22 qui se trouvent sur la face supérieure du transistor. Pour cela, la couche de silice est attaquée chimiquement par une solution diluée d'acide fluorhydrique dans l'eau, qui est sélective pour la silice. Ce procédé est connu sous le nom de lift-off. Le procédé de lift-off, en attaquant sélectivement la couche 18 de SiO2, à partir de la sous-gravure dans le sillon 20, permet aux couches supérieures, c'est-à-dire à la couche de matériau semiconducteur 21 et à la couche de métal Schottky 22, de se détacher automatiquement de la rondelle portant le transistor. Il ne reste donc après cette opération, en fait de métallisations d'électrodes, que la métallisation de drain 15 portée par la face postérieure du substrat et la me-talli#-tton-S##t4ctvJ 7 #de grilLe portée par la couche active 14 dans le sillon 20. L'opération suivante consiste alors à réaliser les métallisations ohmiques 16 de source qui sont représentées sur la figure 3, la couche 12 étant dopée de type n+ pour assurer un bon contact ohmique sur la source, de la même façon que le substrat a été choisi dopé n+ pour assurer un bon contact ohmique sur le drain 15. Dans cette réalisation, les couches 9 et 12 ont en outre une fonction de couche d'accès présentant une faible résistance entre la métallisation de drain 15 et la couche de drain 10 d'une part et entre la métallisation de source 16 et la couche de source 11 d'autre part. Le niveau de dopage 1017 pour les deux couches de drain 10 et de source 11 est destiné à diminuer la capacité parasite entre la couche et la grille et à augmenter les tensions de claquage. Par ailleurs, la grille 17 ne recouvrant que partiellement le drain 15, et avec toute l'épaisseur du transistor entre les deux métallisations, la capacité parasite drain-grille est assez faible, ce qui conduit aux plus grandes vitesses de fonctionnement. Les hautes vitesses de fonctionnement sont elles-mêmes favorisées par le fait que la longueur de grille, c'est-à-dire Lg sur la figure 1, est déterminée par l'épaisseur de la couche résistive 13, cette épaisseur étant de l'ordre de quelques centaines voir quelques dizaines d'angströms par jets moléculaires. La figure 7 représente la région de grille du transistor selon l'invention dans deux variantes possibles. Deux variantes peuvent être représentées par la même figure car elles se différencient entre elles par la nature des couches. Une première variante à l'invention consiste à interposer entre l'unique couche active 14 et la métallisation 17 une couche d'isolant 23, de façon à diminuer les fuites par la grille. L'isolant peut être de la silice ou un nitrure de silicium par exer###e. Le transistor est dans ce cas un Misfet. Une seconde variante au transistor selon l'in#entià#n consiste à déposer une couche active elle-même composée d'une première couche 14 d'un matériau à faible bande interdite, non dope,' et d'une seconde couche 23 d'un matériau de large bande interdite, dopé n. La seconde couche supporte la métallisation de grille 17. Les couches 14 et 23 forment une hétérojonction, et le transistor fonctionne selon un régime de gaz d'électrons bidimen slonnel. La première couche (14) est une couche de GaAs par exemple, de type n, sur une épaisseur de 1000 . Si la première couche (14) est en GaAs, la seconde couche (23) est en AlxGa1-xAs, dopée n+#1018 cm-3, sur 800 d'épaisseur. Bien entendu, des transistors réalisés avec d'autres couples de matériaux de la famille III-V appartiennent au domaine de l'invention. Le transistor de puissance à effet de champ selon l'invention a de nombreuses applications industrielles: dans le domaine des hyperfréquences de puissance, les étages de sorties des émetteurs à plus de 10 GHz (bande X) rayonnant plusieurs watts sont possibles. De même, le canal court de ce transistor lui confère un faible bruit, ce qui est favorable à l'amplification de puissance en large bande. Enfin, la grande impédance d'entrée et la grande vitesse de fonctionnement du transistor de l'invention en font un excellent dispositif de commutation de puissance, pour les diodes laser par exemple.

Claims: REVENDICATIONS 1/ Transistor de puissance à effet de champ, à grille Schottky, comportant deux métallisations d'électrodes d'accès (15,16) dites source et drain supportées par les deux faces principales opposées de la pastille du transistor, et une électrode de commande (17) dite grille, ce transistor de puissance étant caractérisé en ce que sa structure est verticale, la région de drain étant séparée de la région de source par une couche (13) d'un matériau non dopé, de large bande interdite, très résistif, le passage du courant d'une région vers l'autre, interrompu par la couche de matériau résistif (13), étant contrôlé par une dérivation latérale constituée par la région de grille (14), déposée sur les flancs d'un sillon (20), creusé dans la structure verticale du transistor à une profondeur suffisante pour interrompre la couche de matériau résistif (13), la région de grille (14) supportant la métallisation (17) d'électrode de grille. 2/ Transistor de puissance à effet de champ selon la revendication 1, caractérisé en ce que: - la région de drain est constituée par une couche d'accès (9), de matériau de faible bande interdite, dopé n+ ¯ 1018 cl¯3, et par une couche de drain (10) de matériau de faible bande interdite, dopé n- 17 cl 3, - la couche très résistive (13) est en matériau de large bande interdite, intrinsèque non dopé (n # 1014cm-3), - la région de source est constituée par une couche d'accès (12), de matériau de faible bande interdite, dopé n+¯ 1018 cl 3, et par une couche de source (11) de matériau de faible bande interdite, dopé n 1017 cm3, - la structure verticale du transistor étant symétrique par rapport à la couche très résistive (13), les deux couches d'accès (9, 12), peu résistives, supportant les métallisations de source et de drain (16, 15), l'une au moins des deux couches d'accès constituant le substrat (9) du transistor. 3/ Transistor de puissance à effet de champ selon la revendication 1, caractérisé en ce que la région de grille est formée par une couche (14) de matériau de faible bande interdite, dopé n#5.1016 à 1017 cm¯3 (MESFET). 4/ Transistor de puissance à effet de champ selon la revendication 1, caractérisé en ce que la région de grille comporte une couche (14) de matériau de faible bande interdite, dopé n#5.l016 à 1 17 cm 3 et une couche (23) d'un matériau isolant, intercalée entre la couche de grille (14) et la métallisation de grille (17) (MISFET). 5/ Transistor à effet de champ selon la revendication 1, caractérisé en ce que la région de grille comporte une hétérojonction formée entre une couche (14) de matériau de faible bande interdite et une couche (23) de matériau de large bande interdite, cette dernière supportant la métallisation de grille (17). 6/ Transistor de puissance à effet de champ selon la revendication 3, caractérisé en ce que la longueur de grille est déterminée par l'épaisseur de la couche très résistive (13). 7/ Transistor de puissance à effet de champ selon l'une quelconque des revendications 1 à 6, caractérisé en ce qu'il est réalisé en matériaux de la famille III-V, alliages binaires tels que GaAs ou ternaires tels que Alx Gal¯ As. 8/ Procédé de réalisation d'un transistor de puissance à effet de champ, à grille Schottky et structure verticale, caractérisé par la suite des opérations suivantes ai sur un substrat (9) en matériau n+ de faible bande interdite, orienté < 100 > , dépôt par épitaxie d'une première couche (10), de type n, d'une seconde couche (13) très résistive,d'une troisième couche (11), de type n, et d'une quatrième couche (12), de type n+, la couche résistive (13) étant en matériau de large bande interdite, et les autres couches (10, 11, 12) en matériau de faible bande interdite, bl dépôt d'une couche isolante (18) en surface des couches épitaxiées, masquage et ouverture d'une fenêtre (19) dans la couche isolante (18) par attaque chimique sélective, la fenêtre étant orientée < 011 > , ci creusement d'un sillon (20) par attaque chimique non sélective (HCl + H202), selon l'orientation < 111 > des couches épitaxiées (10 à 13), le sillon (20) affectant partiellement la première couche épitaxiée (10), d/ dépôt dans le sillon, par épitaxie et auto-alignement, d'au moins une couche (14) de matériau semiconducteur, formant couche active de grille, et d'une métallisation Schottky (17) d'électrode de grille, e/ élimination par attaque chimique de la couche isolante (18), fi dépôt des métallisations (15, 16) de contacts ohmiques de source et drain.

Inventors: PEREA, ERNESTO
Applicants: THOMSON-CSF
Application year: 1984
Main classification: H01L29
IPC codes: H01L21, H01L29