CHECKING THE LOADING OF SERIES-PARALLEL-TYPE INTEGRATED CIRCUITS HAVING A LOAD REGISTER DISTINCT FROM OUTPUT STAGES

Abstract: 1. Circuit including a wired or microprogrammed logic (1) and a series-parallel register (2) which includes a clock pulse input (CLOCK INPUT) and outputs (OB1 to OBn ) for the control signals intended to be distributed successively, under the dependence of the clock pulses, to an assembly of parallel connected outputs, characterized in that an initialization bit is transferred to the series data input of the register prior to the transfer of the command signals as well as by means controlled by the state of the last output (OB34 ) of the register (2) for checking the concordance between the number of clock pulses generated by the logic during the series introduction of the control signals into the register and that of the number of clock signals taken into account by the register, and by means for cutting off the power supply voltage (POWER SUPPLY INPUT) of the register (2), required for keeping the control signals in the register, in the case where this condition is not satisfied.

Description: Contrôle du chargement de circuits intégrés du type registre série-parallèle ayant un registre de chargement distinct des étages de sortie. La présente invention concerne le contrôle du chargement de circuits intégrés du type registre série parallèle dans lesquels parviennent outre des impulsions d'horloge, une série de signaux de données destinés à Setre répartis successivement, sous la dépendance des impulsions d'horloge, dans un ensemble de circuits de sortie montés en parallèle. Ce type de registre est utilisé par exemple dans le périphérique de tableaux de bord utilisés dans les systèmes dits de multiplexage appliqués aux vehicules terrestres, aériens ou marins. Dans ce genre d'applications, le registre est associé à une logique câblée ou à un micro-processeur et sert à déterminer la commande de divers organes du véhicule. Il peut arriver que le registre omette, pour une raison ou pour une autre, de prendre en compte une ou plusieurs impulsions d'horloge ou bien, au contraire, prenne en compte une ou plusieurs impulsions parasites. Il en résulte un décalage des signaux de données et une perturbation dans le fonctionnement du périphérique. Ainsi, par exemple, dansle cas d'un véhicule ter restre, la commande des phares peut entraîner la mise en service de l'alarme ou de la ventilation. La présente invention a pour objet un montage comprenant un registre série-parallele et une logique câblée ou micro-programmée et qui est perfectionné de manière à remédier à cet inconvénient. Le montage selon l'invention est caractérisé par des moyens commandés par l'état d'une sortie utile du registre pour vérifier la concordance entre le nombre d'impulsions d'horloge générées par la logique et celui du nombre d'impulsions d'horloge pris en compte par le registre, et par des moyens pour réinitialiser le registre dans le cas où cette condition n'est pas satisfaite. En admettant par exemple que la logique et le registre soient tous deux à 36 bits, un bit doit parvenir à sa sortie après l'arrivée de la trente-sixième impulsion d'horloge. Si cela est réalisé, l'ordre de commande est conservé. Mais si le bit parvient à sa sortie alors que la logique n'a généré qu'un nombre d'impulsions d'horloge inférieur à 36, cela veut dire que le registre a pris en compte un signal parasite. Inversement, si un bit ne parvient pas à sa sortie du registre après la génération de 36 impulsions d'horloge, cela veut dire que le registre n'a pas pris en compte l'un des signaux d'horloge que lui a envoyé la logique. Dans les deux cas, la commande serait erronnée; mais cette commande n'a pas lieu car le registre est alors réinitialisé et une nouvelle tentative peut alors être effectuée. On a décrit ci-après, à titre d'exemple non limitatif, un mode de réalisation du montage selon l'invention, avec référence au dessin annexé dans lequel La Figure 1 montre un exemple d'utilisation du montage; La Figure 2 montre les connexions entre la logique et le registre. Tel qu'il est représenté à la Figure 1, le dispositif selon l'invention comprend un micro-processeur 1 du type MC 6801 qui commande un registre à décalage 2 du type MM 5450, ne comportant pas d'entrée de réinitialisation. Les sorties de ces registres sont connectées à un commutateur de puissance 3 commandant des organes périphériques 4. Comme on le voit plus particulièrement à la Figure 2, le port 21 du micro-processeur 1, qui est une sortie d'un circuit entréesortie ou 1/0 de ce micro-processeur, est connecté à l'entrée horloge du registre 2 par l'intermédiaire d'un amplificateurinverseur A1. Le port 47, qui est une autre entrée-sortie du micro-processeur 1, est connecté par un amplificateur-inverseur A2 à l'entrée série des données du registre. Le port 40 qui est une autre sortie de ce même circuit entrée-sortie est connecté par l'intermédiaire d'un amplificateur-inverseur A3 a l'entrée de sélection de boi- tier du registre 2. Le registre 2 est à 36 bits. Le premier bit envoyé n'est pas un bit de donnée, mais un bit de niveau haut servant à initialiser le chargement du registre 2. Les deuxième à trente-sixième bits sont envoyés successivement au registre interne du circuit 2. La sortie OB34 du registre 2 est connectée au port 20 du microprocesseurl.Celui-ci est programmé de façon connue en soi pour tester le bit reçu par ce port, ce test étant effectué en réalisant un ET logique entre le bit à tester et un bit de référence. Le port 22 du premier circuit entrée-sortie du micro-processeur 1 est connecté par l'intermediaire d'un amplificateur-inverseur A4 et d'une résistance R1 à la base d'un transistor T dont l'emet- teur et le collecteur sont respectivement connectés à la source d'alinentation et à l'entrée alimentati#n du registre 2. La base du transistor est également connectée à la source de tension par une résistance R2, les résistances R1 et R2 formant diviseur de tension. Le signal à ce port 22 dépend du test indiqué ci-dessus, comme cela est expliqué plus loin. Lorsqu'il est nécessaire d'envoyer de nouvelles données au registre 2, le micro-processeur 1 envoie un premier bit d'initialisation au registre 2 et une impulsion sur l'entrée horloge de ce registre; il génère également un certain niveau de tension sur l'entrée de sélection du boîtier afin de mettre en service le registre. Le micro-processeur envoie ensuite les 34 bits de commande en synchronisation avec les impulsions d'horloge qui assurent le décalage du registre. Lorsqu'un bit arrive à la sortie OB34 du registre 2, il est transmis au port 20 et testé; si le micro-processeur 1 a envoyé trente six impulsions d'horloge, il y a concordance entre les impulsions émises et reçues et le port 22 est à une tension positive. Le signal amplifié et inversé est appliqué à la base du transistor T qu'il rend passant. L'alimentation du registre 2 est ainsi connectée au pôle positif de la source d'alimentation et la commande est conservée. Dans le cas contraire, c'est-à-dire si un bit arrive à la sortie OB34 avant que le micro-processeur 1 ait envoyé trente six impulsions d'horloge, ou bien si aucun bit n'est encore arrivé à la sortie OB34 lorsque le micro-processeur 1 a généré trente six impulsions d'horloge, la base du transistor T est portée au potentiel positif de la source d'alimentation et le transistor est bloqué. Le registre 2 n'est pas connecté à l'alimentation et la commande n'est pas conservée.

Claims: Revendications 1. Montage comprenant une logique câblée ou micro-programmée (1) et un registre série-parallèle (2) qui comporte une entrée d'impulsions horloge et des sorties (OB1 et 0B4) de signaux destinés à être répartis successivement, sous la dépendance des impulsions d'horloge, dans un ensemble de sorties montées en parallèle, caractérisé par des moyens commandés par l'état d'une sortie utile du registre (2) pour vérifier la concordance entre le nombre d'impulsions d'horloge générées par la logique et celui du nombre d'impulsions d'horloge pris en compte par le registre, et par des moyens pour réinitialiser ce registre (2) dans le cas où cette condition n'est pas satisfaite. 2. Montage selon la revendication 1, caractérisé en ce que les moyens pour réinitialiser le registre (2) comprennent un transistor dont le collecteur et l'émetteur sont connectés respectivement à l'alimentation du registre et à la source d'alimentation alors que sa base est connectée par une première résistance R1 à la source d'alimentation et par une seconde résistance à un port de test de la logique, dans le cas d'un registre à décalage ne comportant pas d'entrée de réinitialisation.

Inventors: DUC, MICHEL, MONTREUIL, PHILIPPE
Applicants: AUTOMOBILES CITROEN, AUTOMOBILES PEUGEOT
Application year: 1984
Main classification: G06F11
IPC codes: G06F11