METHOD OF MAKING A POWER TRANSISTOR WITH OPEN CIRCUIT VOLTAGE HOLDING PROPERTIES

Abstract: 1. A power transistor with open circuit voltage holding properties obtained by the stages consisting of : starting with a substrate (10) with a first kind of conductivity having a high dopage level ; epitaxially forming an intermediate zone (20) with the first kind of conductivity ; by epitaxially forming a collector layer (30) with the first kind of conductivity and a low dopage level, then forming a base layer (40) with the second king of conductivity, then an emitter layer (50) with the first kind of conductivity, characterized in that the intermediate zone (20) has a substantially constant concentration gradient in its thickness equal to 20 to 40 mu m per ten-fold concentration difference, the concentration of this intermediate zone being equal to that of the collector layer at the level of this layer and increasing towards the substrate, the thickness of the intermediate zone being such that the concentration of doping agent decreases by about at least a factor of ten across the thickness of this zone.

Description: PROCEDE DE FABRICATION D'UN TRANSISTOR DE PUISSANCE A TENUE EN TENSION ELEVEE A L'OUVERTURE. La présente invention concerne le domaine des transistors de puissance pouvant supporter des tensions élevées, c'est-à-dire par exemple de 11 ordre de 500 à 1500 volts et concerne plus particulièrement de tels transistors appelés à fonctionner en régime de commutation, ctest-à-dire par passage brutal de ltétat de conduction à l'état de blocage et inversement. Les figures 1 à 3 caractérisent divers types de transistors de puissance classiques et représentent en ordonnées le niveau de dopage dans les diverses couches du transistor et en abscisses l'épaisseur du transistor. La figure 1 représente une structure de transistor du type dit triple diffusé. En partant de l'électrode de collecteur, on trouve successivement une zone de type ? de contact de collecteur obtenue par diffusion, une zone de type N de collecteur correspondant au substrat initial, une zone de type P de base diffusée dans le substrat et une zone de type N d'émetteur. Des or dres de grandeur de dopage et d'épaisseur des diverses couches apparaissent sur la figure et correspondent sensiblement à un transistor pour lequel la tension de claquage collecteuribase en base ouverte est de l'ordre de 1000 volts. Pour fabriquer un transistor triple diffusé du type représenté en figure 1, on part d'un substrat de type N faiblement dopé, dont le dopage correspond à celui que l'on a choisi comme dopage de collecteur, et l'on procède à une diffusion profonde de type Nf à partir des deux faces du substrat (en effet, on ne sait pas ou l'on sait mal masquer une face d'un substrat dans le cas d'une diffusion de type N de longue durée). Après cela, on élimine, généralement par rodage, la zone diffusée d'un côté de la plaquette et l'on procède aux diffusions de base et d'émetteur. Une première limitation de ce procédé de fabrication résulte du fait qu'il n'est pas possible de former économiquement des zones diffusées très profondes. A titre d'exemple, il ne semble pas raisonna ble en pratique d'envisager des diffusions de collecteur d'une profondeur supérieure à 250 microns, ne serait-ce qu'en raison des durées de diffusion nécessaires. Ainsi, en pratique, les diffusions de contact de collecteur ont une épaisseur de l'ordre de 100 à 200 microns. Etant donné que les épaisseurs d'émetteur, de base et de collecteur sont bien déterminées en fonction des caractéristiques souhaitées du transistor, par exemple de l'ordre de 80 microns pour l'ensemble dans le cas représenté, on arrive à une épaisseur de plaquette de 180 à 280 microns. Or, une plaquette de cette épaisseur présente une fragilité mécanique certaine et est susceptible d'être brisée au cours de l'ope'ration de rodage ou des manipulations ultérieures. Ainsi, ce procédé est limité aux cas ou l'on envisage le traitement de plaquettes ayant un diamètre inférieur à 10 cm. Quand on envisage de traiter des plaquettes de silicium de grande surface, de diamètre supérieur à 10 cm, il faut pouvoir utiliser des plaquettes plus épaisses, par exemple d'une épaisseur de l'ordre de 300 à 500 microns, et la fabrication de dispositifs du type triple diffusé n'est plus envisageable. Ainsi, quand on veut traiter des plaquettes de grande surface, de diamètre supérieur à 10 cm (4 pouces), on est amené à utiliser des technologies dans lesquelles on part d'un substrat très fortement dopé à partir duquel on forme le collecteur par épitaxie. La figure 2 représente le type le plus simple de transistor à collecteur épitaxie. On part d'un substrat très fortement dopé de type ff sur lequel on forme par épitaxie une couche de type N à faible niveau de dopage, par exemple 1014 atomesic# dans le cas illustré, et l'on forme ensuite par diffusion dans cette couche épitaxiée les zones de base et d'émetteur respectivement de type P, puis de type N. Dans ce cas, l'épaisseur de la couche Kt peut être librement choisie et a notamment une epaisseur suffisante pour présenter une solidité mécanique adaptée à la dimension de la plaquette. Par exemple, on pourra partir d'un substrat dopé de type Nf d'une épaisseur de 300 à 400 microns sur lequel on déve- loppe une couche épitaxiée dont ltépaisseur sera de l'ordre de la centaine de microns et dans laquelle on diffusera sur une profon deur d'environ 30 microns la zone de base, puis sur une épaisseur de l'ordre de la dizaine de microns la zone d'émetteur. Bien entendu, les zones de base et d'émetteur peuvent être formées par tous procédés choisis qui ne seront pas détaillés ici car il ne s'agit pas ra du sujet essentiel de l'invention. A titre d'exem ple, ces couches peuvent être formées par implantation ionique ou même par épitaxie. La figure 3 indique une variante connue de transistor épitaxié. la différence avec la figure 2 est qu'au lieu de trouver une couche de collecteur de concentration uniforme, cette couche de collecteur est décomposée en deux couches épitaxiées successives N et N1, la couche N1, du cote du substrat, présentant une concentration en impuretés dopantes plus élevée que celle de la couche de collecteur proprement dite. Les deux épitaxies successives peuvent être formées dans un même bâti d'épitaxie en fai- sant varier au cours du processus la concentration de dopant. Cette structure présente divers avantages, notamment de tenue en tension à la commutation à l'ouverture, par rapport à la structure de la figure 2. Les explications théoriques actuelles de cette amélioration de la tenue en tension à la commutation à l'ouverture se basent essentiellement sur le fait que, dans le cas de la figure 2, l'interface d'épitaxie entre le substrat N+ et la couche épitaxiée de collecteur de type N est fortement perturbée alors que, dans le cas de la figure 3, cette interface est de bien meilleure qualité entre les couches de collecteur N et Ni et que l'interface entre la couche Ni et le substrat Nf ne joue pratiquement plus de rôle dans les phénomènes physiques se produisant lors de la commutation à l'ouverture du transistor. Comme on le verra ci-après, plus particulièrement en relation avec la figure 5, la tenue en tension en commutation à l'ouverture d'un transistor de puissance épitaxié du type illustré en figure 2 et même du type illustre en figure 3 est relativement limitée. Un objet de la présente invention est de prévoir un procédé de fabrication d'un transistor de puissance à bonne tenue en commutation à l'ouverture pouvant etre fabriqué sur des pla quettes de grande surface. Pour attendre cet objet, la présente invention prévoit un procédé de fabrication d'un transistor de puissance à tenue en tension élevée à 11ouverture consistant à :partir d'un substrat d'un premier type de conductivité à fort niveau de dopage ; former par épitaxie une zone intermédiaire du premier type de conductivité ; former par épitaxie une couche de collecteur du premier type de conductivité à faible niveau de dopage ; former ensuite une couche de base du deuxième type de conductivité, puis une couche d'émetteur du premier type de conductivité. Selon l'invention, la zone intewédiaire présente sur son épaisseur un gradient de concentration sensiblement constant de 20 à 40 microns par décade de concentration, la concentration de cette zone intermédiaire étant égale à celle de la couche de collecteur au niveau de cette couche et croissant en direction du substrat, ltépaisseur de la zone interaédiaire étant telle que la concentration du dopant chute d'au moins une décade sur l'épaisseur de cette zone. Selon un -mode de réalisation de l'invention, la zone intermédiaire est obtenue en faisant décroître continuement la concentration de dopant au cours de ltépitaxie. Selon un autre mode de réalisation de l'invention, la zone intermédiaire est obtenue en procédant à des dépôts épitaxies successifs de couches minces, la concentration du dopant étant réduite pour chaque nouvelle couche et un lissage du gradient de concentration étant obtenu au cours des recuits ultérieurs. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés dans la description suivante de modes de réalisation particuliers faite en relation avec les figures jointes parmi lesquelles : - les figures I à 3 décrites précédeument illustrent des structures de transistor de puissance de l'art antérieur ; - la figure 4 illustre une structure de transistor de puissance selon la présente invention ; et - la figure 5 représente une courbe courant! tension pour des structures selon la présente invention comparativement à des structures selon l'art antérieur. La figure 4 représente une structure de transistor de puissance selon la présente invention. Ce transistor comprend un substrat 10 de type ? suivi d'une zone 20 de même type de conductivité dont la concentration varie sensiblement continuement sur environ une décade de concentration (de 1015 à 1014 atomes/cm3 dans l'exemple représenté) pour atteindre la concentration de la couche épitaxiée de collecteur 30 (1014 atomes! cm3 dans le cas illustre'). Ce transistor comprend en outre de façon classique une zone de base 40 de type P formée par diffusion, puis une zone d'émetteur 50 de type N également formée par diffusion. Le gradient de concentration de la zone intermédiaire 20 est choisi pour être d'une décade pour 20 à 40 microns d'épaisseur (en d'autres termes une demi à une décade par 20 microns d'épaisseur). Pour obtenir cette zone intermédiaire 20 à gradient de concentration, on peut procéder à une épitaxie à partir du substrat 10 en faisant varier continuement la concentration de dopant selon une règle déterminée pour atteindre le gradient choisi ou bien réaliser des couches épitaxiées successives de faible épaisseur avec des concentrations en dopant decroissantes pour chacune des couches successives. Dans ce dernier cas, on obtient initialement une structure en marches d'escalier et cette structure en marches d'escalier se trouve fortement lissée lors des opérations de recuit ultérieures, notamment lors des operations thermiques nécessaires pour effectuer les diffusions de base et d'émetteur. Par exemple, on pourra former successivement cinq couches d'une épaisseur de 5 à 7 microns ayant respectivement des concentrations de 1015 atomes/cm3, 8.1014 atomes/cm3, 6.1014 atomes/cm3, 4.1014 atomes/cm3 et 2.1014 atomes/cm3 ; la redistribution naturelle lors des diffusions fera ensuite pratiquement disparattre les marches d'escalier. Avant d'examiner plus en détail les avantages d'un transistor selon la présente #invention, on va rappeler certaines notations habituellement utilis'ees pour définir les paramètres d'un transistor. Ainsi, on désigne par - IC le courant de collecteur circulant dans un transistor quand il est à l'état de conduction, - Vcc la tension appliquée aux bornes du circuit dans lequel se trouve inséré le transistor ; quand le transistor est bloqué, cette tension Vcc se retrouve appliquée à ses bornes, - BVCEO la tension de claquage collecteur/émetteur en base ouverte d'un transistor, BVCBO la tension de claquage collecteur/base d'un transistor, BVCBO est generalement sensiblement égal au double de BVCEO, - aire de sécurité une courbe indiquant le courant IC en fonction de la tension Vcc et indiquant les valeurs à ne pas dépasser pour chaque couple lC/Vcc lors d'une commutation a l'ouverture pour ne pas dégrader le transistor. Ainsi, alors qu'on a parlé jusqu'à présent de tenue en tension à l'ouverture, cette appellation n'a effectivement de sens que pour une valeur donnée du courant IC dans le transistor juste avant le blocage. On va comparer les aires de sécurité de transistors épitaxiés des types illustrés en figures 2 et 3 et du type selon la présente invention illustré en figure 4, ces transistors étant tous dimensionnés pour présenter sensiblement la meme valeur de courant maximum de collecteur ICEaX et les mêmes valeurs de tension de claquage BVCEO et BVCBO. Pour un transistor de type illustré en figure 2, l'aire de sécurité a sensiblement l'allure de la courbe 2 en trait plein de la figure 5. En pratique, la tension maximale que peut supporter ce transistor dès que le courant de collecteur a une valeur non négligeable mais non supérieure à environ 0,5 1Cmax est de l'ordre de 70Z de BVCEo ; mais cette tension chute, comme l'indique la portion arrondie de la courbe, quand le courant se rapproche du courant maximal ICmax qui ne peut être supporté que pour des tensions inférieures à environ 50Z de BVCEO. On notera une possibilité de supporter des tensions plus élevées, proches de BVCBO quand le courant de collecteur est très faible, mais ceci présente peu d'intérêt pratique. Avec un transistor du type de celui de la figure 3, on trouve une aire de sécurité telle que celle représentée en tiretés par la courbe 3 de la figure 5. Cette courbe, sensiblement de meme allure que la courbe 2, présente toutefois l'avantage que le transistor peut supporter à la commutation une tension Vcc égale à BVCEO pour des valeurs de courant qui avoisinent environ 70X de la valeur ICmaXe Egalement, dans le cas de la courbe 3, on relève une faible extension vers la droite de la courbe, c'est-à-dire que le transistor ne peut supporter des tensions proches de BVCBO que pour des courants de collecteur très faibles devant le courant Cmax Par contre, l'aire de sécurité se modifie notablement dans le cas d'un transistor selon la présente invention, comme cela est représenté par la courbe 4 en pointillés de la figure 5. Alors, la valeur BVCEO ne constitue pas une limitation particulière de l'aire de sécurité. Au contraire, le transistor peut supporter une tension proche de BVCBO lors de commutations à l'ouverture se produisant alors que le courant de collecteur avant la commutation est important. De plus, le transistor peut sup porter des tensions de l'ordre de 70% de BPCBO alors que le courant avant la commutation était égal à ICmaxw En fait, cette amélioration de l'aire de securite obtenue avec des transistors selon la présente invention est d'une grande importance car on considérait dans la pratique que l'aire de sécurité était limitée en tension pour des transistors épitaxiés à une valeur proche de BVCEO et cette règle empirique était devenue une espèce de limitation théorique dans l'esprit de nombreux fabricants. Contrairement à cette idée reçue, la présente invention montre qu'on peut obtenir un transistor épitaxié dont l'aire de sécurité est limitée par la tension BVCBO qui a une valeur sensiblement double pour un transistor donne de celle de BVCEO. A titre d'exemple numérique, un transistor selon la présente invention peut être réalisé à partir de plaquettes d'une épaisseur de 500 microns d'une résistivité de 8 à 10.10'3 ohms-cm (1019 atomes/cm3). Pour un BVCBO de 1000 volts, on choisira une largeur de collecteur de 30 à 40 microns avec une résistivité de 30 à 55 ohms-cii (1 à 2.1014 atomesfcm3) et une zone intermédiaire d'une largeur de 20 microns sur laquelle la concentration en impuretés varie d'environ 0.8 décade (de 1 à 2.1014 jusqu'à 8 à 15.1014 respectivement). Pour un BVCBO de 1500 volts, la largeur de la zone de collecteur sera de 70 à 90 microns avec une résistivité de 60 à 75 ohms-cm (une concentration de 6 à 8.1013 atomes! cm3) et la largeur de la zone intermédiaire sera de l'ordre de 30 microns sur laquelle la concentration variera d'une décade (de 6 à 8.1013 jusqutà 6 à 8.1014 respectivement). Dans le premier cas (BVcgo = 1000 volts), la largeur totale des zones de base et d'émetteur sera de 15 microns et, dans le deuxième cas (BVCBO - 1500 volts), la largeur d'ensemble des zones de base et d'émetteur sera de l'ordre de 25 microns. Dans les deux cas, la tenue en tension du dispositif sera de l'ordre de BVCBO (respectivement 1000 et 1500 volts) et non de BVCEO (ctest-à- dire respectivement 500 et 750 volts).

Claims: REVENDICATIONS 1. Procédé de fabrication d'un transistor de puissance à tenue en tension élevée à l'ouverture consistant à: partir d'un substrat (10) d'un premier type de conductivité à fort niveau de dopage; former par épitaxie une zone intermédiaire (20) du premier type de conductivité; former par épitaxie une couche de collecteur (30) du premier type de conductivité ayant un faible niveau de dopage sensiblement constant; former ensuite une couche de base (40) du deuxième type de conductivité, puis une couche d'émetteur (50) du premier type de conductivité, caractérisé en ce que la zone intermédiaire (30) présente sur son épaisseur un gradient de concentration sensiblement constant de 20 à 40 microns par décade de concentration, la concentration de cette zone intermédiaire étant égale à celle de la couche de collecteur au niveau de cette couche et croissant en direction du substrat, l'épaisseur de la zone intermédiaire étant telle que la concentration du dopant chute d'au moins une décade sur l'épaisseur de cette zone. 2. Procédé selon la revendication 1, caractérisé en ce que la zone intermédiaire est obtenue en faisant décroître continuement la concentration de dopant au cours de l'épitaxie. 3. Procédé selon la revendication 1, caractérisé en ce que la zone intermédiaire est obtenue en procédant à des dépôts épitaxiés successifs de couches minces, la concentration du dopant étant réduite pour chaque nouvelle couche et un lissage du gradient de concentration étant obtenu au cours de recuits ultérieurs. 4. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que les zones de base et d'émetteur sont formées par diffusion.

Inventors: BOUARD, PHILIPPE
Applicants: THOMSON-CSF
Application year: 1984
Main classification: H01L29
IPC codes: H01L29