LOW-NOISE PLANAR TRANSISTOR AND METHOD OF MAKING THE SAME

Abstract: 1. Planar transistor having a low noise factor, whose base region (2) as introduced into a semi-conducting substrate (1) of the conductivity type of the collector, consists of a relative weakly doped inner base-region portion (20) below the emitter region (4) provided which the emitter contact (41) and of a relative strongly doped thicker outer base-region portion (21) contacting the inner base region portion (20), to which the base contact (23) is attached, characterized in that for protection of the emitter-base-pn-boundary against Z-breakdown into said substrate (1) there is introduced a further base region (3) and, therein, a further emitter region (5) of a protection transistor structure, and that said base region (2) is electrically connected to said further emitter region (5) via a portion of the base contact (23) while the emitter region (4) is electrically connected to said further base region (3) via a portion of the emitter contact (41).

Description: Planartransistor mit niedrigem Rauschfaktor und Verfahren zu dessen Herstellung Die Erfindung betrifft einen Planartransistor mit niedrigem Rauschfaktor, dessen in ein haibleitendes Substrat eingebrachte Basiszone aus einem relativ schwach dotierten inneren Basiszonenteil unter der Emitterzone und einem den inneren Basiszonenteil kontaktierenden relativ stark dotierten dicken äusseren Zonenteil besteht, an dem die Basiselektrode angebracht ist. Ein solcher Planartransistor ist aus der US-PS 34 84 309 und der DE-AS 14 89 234 bekannt. Es wurde festgestellt, dass bei der Fertigung dieser Planartransistoren die Rauschfaktoren ebenfalls gewissen Schwankungen unterworfen sind und dass insbesondere bei besonders rauscharmen Exemplaren eine wesentliche Verschlechterung der Rauschfaktoren auftreten kann, wenn der Emitter-Basis-PN-Übergang kurzzeitig in den Zenerdurchbruchgerät, was auch ungewollt in gleicher Weise wie bei M0S-Feldeffekttransistoren aufgrund statischer Aufladungen geschehen kann, falls der Emitter-Basis-PN-Übergang einen entsprechenden sehr geringen Sperrstrom aufweist. Die Erfindung geht daher von der Erkenntnis aus, dass rauscharme bipolar Planartransistoren zur Erhaltung ihrer Rauscharmut gegen den Zenerdurchbruch des Emitter Basis-PN-Übergangs geschützt werden müssen. Aufgabe der Erfindung ist daher die Angabe eines rauscharmen Planartransistors, dessen Rauscharmut auch dann erhalten bleibt, falls die Emitter-Basis-Spannung çie Zenerdurchbruchspannung des Emi tter-Basi 5-PN-Übergangs überschreitet. Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass in das Substrat eine weitere Basiszone und darin eine weitere Emitterzone einer Transistorstruktur eingesetzt ist und dass die Basiszone mit der weiteren Emitterzone über einen Teil eines Basiskontaktes und die Emitterzone mit der weiteren Basiszone über einen Teil eines Emitter- kontaktes elektrisch verbunden sind. Aus ¯Electronic Engineering" (Aug. 1973) Seiten 44 bis 46, ist zwar bekannt, die Emitter-Basis-Strecke eines PNP-Si-Planartransistors gegen einen Durchbruch mittels einer Diode zu schützen. Diese Massnahme erfolgt aber zur Verhinderung der Verschlechterung der Gleichstromverstärkung eines Leistungstransistors und nicht zur Verhinderung einer Verschlechterung der Rauscheigenschaften eines rauscharmen Planartransistors. Ausserdem ist die Diode bei der bekannten Schaltungsanordnung nicht im Halbleiterkörper des Transistors integriert. Die Erfindung ist mit grösstem Vorteil anwendbar bei einem Planartransistor, der eine nichtkompensierte Emitterzone und eine Basiszone aufweist, die aus einem aktiven relativ schwach dotierten inneren Basiszonenteil und aus einem den inneren Basiszonenteil kontaktierenden dicken nicht aktiven äusseren Zonenteil besteht, der relativ stark dotiert ist. Bei einem Planartransistor mit nichtkompensierter Emitterzone, wie er aus EI International Electron Devices Meeting 1979, Technical Digest" Seiten 514 bis 517, bekannt ist, wurde festgestellt, dass dieser besonders rauscharm ist, so dass die relative Verschlechterung der Rauscheigenschaften bei einem Durchbruch des Emitter-Basis PN-Übergangs sich bei einem solchen Planartransistor besonders bemerkbar macht. Demzufolge ist die Erfindung mit grösstem Vorteil anwendbar bei einem Verfahren, welches Planartransistoren mit nichtkompensierten Emitterzonen herzustellen gestattet, beispielsweise nach dem bekannten Verfahren der europäischen Patentanmeldung 0 071 665. Eine Weiterbildung der Erfindung bezieht sich daher auf ein Verfahren, bei dem gemäss dem Verfahrensanspruch 3 der Erfindung in Abwandlung des bekannten Verfahrens vorgegangen wird und ein nichtintegrierter Planartransistor in einem als Kollektorzone dienenden Substratkbrper hergestellt wird, so dass die Arbeitsprozesse zur Herstellung der Kollektorzone unter Anwendung einer maskierten Ionenimplantation entfallen. Die Erfindung und das bevorzugte Herstellungsverfahren werden im folgenden anhand der Zeichnung erläutert, deren Fig. 1 die Aufsicht auf einen plättchenförmigen Substratkbrper eines Planartransistors im Stadium unmittelbar nach der Diffusion der Zonen zeigt, deren Fig. 2 die Aufsicht auf dessen Substratkörper nach der Kontaktierung der Zonen und deren Verschaltung veranschaulicht und deren Fig. 3 eine Schnittansicht entlang der geknickten Schnittlinie A-B der Fig. 2 bedeutet. Die Herstellung des Planartransistors nach der Erfindung erfolgt an einer in die einzelnen Planartransistoren zu zerteilenden Halbleiterplatte und wird im folgenden beschrieben. Beim Verfahren nach der Erfindung werden in Abwandlung des bekannten Verfahrens nach der europäischen Patentanmeldung 0 071 665 auf der einen Oberflächeseite eines plattenförmigen Halbleitersubstrats 1 des Kollektorleitungstyps die Emitterzonenbereiche der Emitterzonen 4 und 5 mit je einer Oxidationsmaskierungsschicht bedeckt. Zu diesem Zweck werden zunächst auf der gesamten Oberflächenseite eine vorzugsweise aus einer unteren Siliziumdioxidschicht und einer oberen Siliziumnitridschicht bestehende Oxidationsmaskierungsschicht aufgebracht und aus dieser unter Anwendung eines photolithographischen Ätzprozesses die Oxidationsmaskierungsschichten herausgeätzt, welche die Emitterzonenbereiche bedecken. Die Gesamtdicke der Oxidationsmaskierungsschicht wird so bemessen, dass sie bei einem ersten Ionenimplantationsprozess von Ionen des Basisleitungstyps relativ geringer Dosis durchdringbar ist und gegen die Ionen bei einem zweiten lonenimplantations- prozess von Ionen des gleichen Leitungstyps und mit relativ grosser Dosis maskierend wirkt. Anschliessend wird eine Fotolackschicht aufgebracht und diese durch eine Fotomaske derartiger Struktur belichtet, dass die Substratoberfläche ausserhalb der Bereiche der Basiszonen 2 und 3 gegen die anschliessend in beliebiger Reihenfolge erfolgenden beiden Implantationsprozesse gegen eine Implantation maskiert ist. Die als Implantationsmaske verwendete Fotolackmaske wird danach sorgfältig entfernt, und die Bereiche der äusseren Basiszonen 21 und 31 sowie die Bereiche ausserhalb der Basiszonen 2 und 3 werden durch thermische Oxidation mit einer Atzmaskierungsschicht solcher Dicke bedeckt, dass sie bei der folgenden Implantation von Dotierungen der Emitterzonen als Ionenimplantationsmaske verwendet werden kann. Es erfolgt sodann ein Nitridätzprozess, beispielsweise mit heisser Phosphorsäure als Ätzmittel, wobei die obere Teilschicht der Oxidationsmaskierungsschichten entfernt wird, und anschliessend ein Ätzprozess unter Verwendung einer der üblichen Ätzmittel zum Ätzen von Siliziumdioxid. Dieser Ätzprozess wird solange durchgeführt, bis die untere Teilschicht der Oxidationsmaskierungsschicht entfernt ist. Dabei wird die aus thermisch erzeugter Siliziumdioxid bestehende Ätzmaskierungsschicht nur geringfügig hinsichtlich der Dicke angelöst. Auf diese Weise wird eine aus thermisch gewachsenem Siliziumdioxid bestehende Implantationsmaske erhalten, deren blaskenöffnungen auf die äusseren Basiszonen 21 und 31 (vergleiche Fig. 3) ausgerichtet sind. Es erfolgt nun ein Implantationsprozess der Dotierungen der Emitterzonen 4 und 5 in die freigelegten Teile der Substratoberfläche. Die Fig. 1 zeigt in Aufsicht einen Planartransistprbereich nach der Aktivierung der Dotierungen bei einer Diffusionstemperatur. Aus der Fig. 3 ist zunächst einmal ersichtlich, dass sowohl die Basis 2 des Planartransistors als auch die Basiszone 3 der Schutztransistorstruktur je einen inneren Basiszonenteil 20 bzw. 30 und je einen stark dotierten dickeren äusseren Zonenteil 21 bzw. 31 aufweisen. Aufgrund der Eigentümlichkeit eines Implantationsprozesses bleibt der Teil, der von der Emitterzone 4 eingenommen wird, weitgehend frei von Dotierungen, so dass ein besonders niedriger Rauschfaktor aufgrund der nichtkompensierten Emitterzone 4 erhalten wird. An sich ist eine derartige Emitterzone bei der Schutztransistorstruktur mit der Emitterzone 5 nicht erforderlich. Nach der Diffusion der Zonen 2 bis 5 gemäss der Fig. 1 werden an der Emitterzone 4 ein Emitterkontakt 41, der diese mit der weiteren Basiszone 3 verbindet, und an der Basiszone 2 ein Basiskontakt 23 angebracht, der die Basiszone 2 mit der weiteren Emitterzone 4 verbindet. Dies erfolgt in üblicher Weise, indem aus einer auf der Anordnung aufgebrachten Leitschicht unter Anwendung eines photolithographischen Ätzprozesses der Basiskontakt 23 und der Emitterkontakt 41 herausgeätzt werden. Nach der Aufsicht der Fig. 2 weist der Basiskontakt 23 einen streifenförmigen Kontaktteil 71 auf, der in eine Einbuchtung des Emitterkontaktes 41 ragt. Beide Kontakte 23 und 41 weisen Kontaktierungsteile 6 und 7 auf, welche diagonal zueinander auf der Oberfläche des rechteckigen Halbleiterplättchens angeordnet sind. Deren Flächen werden derart bemessen, dass an ihnen je ein Thermokompressions-Kontakt eines Kontaktierungsdrahtes angebracht werden kann. Nach Aufteilung der Halbleiterplatte in die einzelnen Halbleiterplättchen, welche die Kollektorzone bilden, werden die Halbleiterplättchen mit dem hochdotierten Substratteil über einen leitfähigen Kleber bzw. mit einem Lot 12 auf dem Kollektor-Leiterstreifen 13 befestigt.

Claims: Patentansprüche 1. Planartransistor mit niedrigem Rauschfaktor, dessen in ein halbleitendes Substrat (1) eingebrachte Basis zone (2) aus einem relativ schwach dotierten inneren Basiszonenteil (20) unter der Emitterzone (4) und einem den inneren Basiszonenteil (20) kontaktierenden relativ stark dotierten dickeren äusseren Zonenteil (21) besteht, an dem die Basiselektrode angebracht ist, dadurch gekennzeichnet, - dass in das Substrat (1) eine weitere Basiszone (3) und darin eine weitere Emitterzone (5) einer Transistorstruktur eingesetzt ist und - dass die Basiszone (2) mit der weiteren Emitterzone (5) über einen Teil eines Basiskontaktes (23) und die Emitterzone (4) mit der weiteren Basiszone (3) über einen Teil eines Emitterkontaktes (41) elektrisch verbunden sind. 2. Planartransistor nach Anspruch 1, dadurch gekennzeichnet, - dass der Basiskontakt (23) einen streifenförmigen Kontaktteil (71) aufweist, der in eine Einbuchtung des Emitterkontaktes (41) ragt, und - dass beide Kontakte mit Kontaktierungsteilen (6, 7) versehen sind, welche diagonal zueinander auf der Oberflächenseite eines rechteckigen Halbleiter plättchens angeordnet sind und deren Flächen zur Anbringen von Thermokompressions-Verbindungen an Kontaktierungsdrähten bemessen sind. 3. Verfahren zum Herstellen eines Planartransistors nach Anspruch 1, dadurch gekennzeichnet, dass auf der einen Oberflächenseite eines Substrats (1) des Kollektorleitungstyps die Emitterzonenbereiche der Emitterzonen (4, 5) mit je einer Oxidationsmaskie rungsschicht bedeckt werden, wobei die Dicke der Oxidationsmaskierungsschicht so bemessen ist, dass sie bei einem ersten Ionenimplantationsprozess relativ niedriger Dosis von Ionen des Basisleitungstyps durchdrungen wird und gegen die Ionen relativ hoher Dosis bei einem zweiten Ionenimplantationsprozess von Ionen des Basisleitungstyps maskierend wirkt, dass dann in beliebiger Reihenfolge die beiden Implan tationsprozesse erfolgen, wobei die Substratoberfläche ausserhalb der Bereiche der Basiszonen (2, 3) gegen eine Implantation von Ionen während der beiden Implantationsprozesse mittels einer Implantations maske maskiert ist, dass danach nach Entfernung der Implantationsmaske die Bereiche der äusseren Basiszone (21, 41) und die Bereiche ausserhalb der Basiszonen (2, 3) durch thermische Oxidation mit einer Ätzmaskierungsschicht einer solche Dicke bedeckt werden, dass sie als Ionenimplantationsmaske bei dem noch zu erfolgenden Emitter-Implantationsprozess wirksam ist, dass dann die Oxidationsmaskierungsschichten mit einem solchen Ätzmittel entfernt werden, dass die Ätzmaskie rungsschicht höchstens geringfügig hinsichtlich der Dicke angelöst wird, dass anschliessend in die freiliegende Substratober fläche Ionen der Dotierungen der Emitterzonen (4, 5) implantiert werden und dann sowohl die Basiszonen (2, 3) als auch die Emitterzonen (4, 5) unter Akti vierungen der Dotierungen diffundiert werden und - dass danach ein Emitterkontakt (41) an der Emitterzone (4), der diese mit der weiteren Basiszone (3) ver bindet, und an der Basiszone (2) ein Basiskontakt (23) angebracht werden, der die Basiszone (2) mit der weiteren Emitterzone (4) verbindet.

Inventors: BLOSSFELD, LOTHAR, DIPL.-PHYS.
Applicants: DEUTSCHE ITT INDUSTRIES GMBH, ITT INDUSTRIES INC.
Application year: 1984
Main classification: H01L29
IPC codes: H01L21, H01L29, H01L27