READ AMPLIFIER CIRCUIT FOR A MOS STATIC MEMORY

Abstract: 1. Static MOS memory consisting of word lines (WL), Bit lines (BL, ~B~L) and arranged between in each case two bit lines (BL, ~B~L) forming a pair memory elements (SZ) which are connected to the bit lines of the pair of bit lines via selection transistors (AT1, AT2) activated by a word line, a dummy word line (DWL), which is simulates the electrical behaviour of the word lines (WL) and which is loaded by loading elements in accordance with the loading on the word lines by the selection transistors (AT), read amplifier circuits, of which in each case one is arranged between the bit lines of a pair of bit lines and which have a cross-coupled bistable multivibrator (FF) containing a base transistor (FP) which can be switched on, characterized by one activation circuit (AS) arranged between the bit lines of a pair of bit lines per read amplifier circuit for activating the base transistor (FP) of the bistable multivibrator (FF), consisting of a source follower (SF), the input of which is connected to the dummy word line (DWL) in the region of the associated pair of bit lines, and which loads the dummy word line in accordance with the load on the word line by means of a selection transistor, of a Schmitt trigger (SR) connected to the source follower (SF) and activated by the source follower, the output of which is connected to the base transistor (FP) of the associated bistable multivibrator, and the threshord of which is set by the dimensioning of its transistors in such a way that the base transistor is only switched to be conductive when the potential difference between the associated bit lines of the pair of bit lines has reached a value with which the bistable multivibrator can be influenced.

Description: Leseverstärkerschaltung für einen statischen MOS Speicher Die Erfindung bezieht sich auf eine Leseverstärkerschaltung für einen statischen MOS Speicher aus jeweils zwischen zwei Bit-Leitungen angeordneten Speicherzellen, bei dem jede Speicherzelle über von einer Wortleitung angesteuerten Auswahitransistoren mit den zugeordneten Bit-Leitungen verbunden ist und bei der zwischen den Bit-Leitungen ein einen einschaltbaren Fusspunkttransistor enthaltendes, kreuzgekoppeltes bistabiles Kippglied vorgesehen ist. Statische MOS Speicher sind bekannt (Siemens Forschungsund Entwicklungsberichte Bd. 11, 1982, Nr. 4, S. 199 bis 5. 203, oder ISSCC 82, Digest of Technical Papers, 1982, S. 258 bis 259). Die einzelnen statischen Speicherzellen sind dabei jeweils zwischen zwei Bit-Leitungen angeordnet. Jede Speicherzelle ist über einen ersten Auswahltransistor mit der einen Bit-Leitung und über einen zweiten Auswahltransistor mit der anderen Bit-Leitung verbunden. Die Auswahltransistoren werden mit Hilfe einer Wortleitung angesteuert. Soll eine Speicherzelle ausgelesen werden, dann wird die Wortleitung angesteuert und üb?r-die der Speicherzelle zugeordneten Auswahltransistoren eine der vorher vorgeladenen Bit-Leitungen umgeladen. Dadurch entsteht eine Potentialdifferenz zwischen den beiden der Speicherzelle zugeordneten Bit-Leitungen. Diese Potentialdifferenz zwischen den Bit-Leitungen wird mit Hilfe einer Leseverstärkerschaltung ausgewertet. Als Leseverstärkerschaltung kann ein Differenzverstärker verwendet werden. Der Differenzverstärker hat den Vorteil, dass er, sobald eine Potentialdifferenz an den Bit-Leitungen vorhanden ist, diese verstärkt. Ein Nachteil ist die geringe Verstärkung von nur einer Stufe, so dass oft zwei oder gar drei Differenzverstarker hintereinander geschaltet werden. Da diese Dlfferenzverstärker im allgemeinen nicht in die Teilung der Speicherzellen passen, müssen sie hinter den Transfestransistoren des Bit-Decoders angeordnet werden. Allerdings übertragen diese Tr#nsf'e#transistoren des Bit-Decoders das Blt-Leitungsslgnal verzögert an den Eingang des Differenzverstärkers. Weiterhin muss mit Hilfe einer Regelschaltung dafür gesorgt werden, dass der Arbeitspunkt des Differenzverstärkers durch die unvermeidlichen Prozessschwankungen konstant gehalten wird. Eine weitere bekannte Leseverstärkerschaltung ist das kreuzgekoppelte bistabile Kippglied mit Fusspunkttransistor. Dieses ist gegenüber einem Differenzverstärker einfacher aufgebaut. Damit ist es auch möglich, die Leseverstärkerschaltung mit der Teilung der Speicherzelle zu entwerfen, so dass die Transfertransistoren des Bit-Decoders erst hinter dem verstärkten Signal angeordnet werden können und dadurch eine raschere Signalübertragung ermoglicht wird. Das Problem beim Einsatz einer derartigen Leseverstärkerschaltung mit Fusspunkttransistor ist die richtige Wahl des Einschaltzeitpunktes. Bei statischen MOS Speichern bewirkt die Laufzeit auf der Wortleitung, dass die Speicherzellen In der Nähe des Wortdecoders rascher eingeschaltet werden als die am Ende der Wortleitung. Die Leseverstärkerschal- tungen müssen daher auch zu verschiedenen Zeitpunkten aktiviert werden. Dazu wird eine sog. Dummy-Wortleitung verwendet, die in ihren elektrischen Eigenschaften im wesentlichen denjenigen der Wortleitung entspricht. Die Steuereingänge der Fusspunkttransistoren der Leseverstärkerschaltungen sind dann mit dieser Dummy-Wortleitung verbunden. Ein weiteres Problem beim Einsatz einer Leseverstärkerschal- tung mit einem bistabilen Kippglied besteht darin, den Einschaltzeitpunkt des Fusspunkttransistors derart zu wäh len, dass sich auf den Bit-Leitungen schon eine genügend grosse Potentialdifferenz eingestellt hat, ohne dass aus Gründen der kurzen Zugriffszeit zulange gewartet wird. Die der Erfindung zugrundeliegende Aufgabe besteht darin, eine Leseverstärkerschaltung für einen derartigen statischen MOS Speicher anzugeben, die nach einer definierten Zeitdauer einschaltet und bei der die Laufzeit-Verhältnisse auf der Wortleitung berücksichtigt sind. Diese Aufgabe wird bei einer Leseverstärkerschaltung der eingangs angegebenen Art dadurch gelöst, dass eine Ansteuerschaltung mit einem Schwellwertschaltkreis vorgesehen ist, deren Eingang an eine im elektrischen Verhalten entsprechend der Wortleitung ausgeführte, gleichzeitig mit der Wortleitung bei Auswahl. von Speicherzellen angesteuerte Dummy-Wortleitung angeschlossen ist und deren Ausgang mit dem Steuereingang des Fusspunkttransistors verbunden ist. Die Schaltschwelle des Schwellwertschaltkreises kann derart eingestellt werden, dass der Fusspunkttransistor des bistabilen Kippgliedes dann leitend gesteuert wird, wenn die auf den Bit-Leitungen aufgetretene Potentialdifferenz gerade den Wert erreicht hat, um das bistabile Kippglied beeinflussen zu können. Die Laufzeitverhältnisse auf der Wortleitung werden dagegen mit Hilfe der Dummy-Wortleitung und mit Hilfe der an die Dummy-Wortleitung angeschlossenen Transistoren der Ansteuerschaltung ausgeglichen. Vorteilhafterweise besteht der Schwellwertschaltkreis aus einem Schmitt-Trigger, dessen-Schaltschwelle durch die Dimensionierung seiner Transistoren einstellbar ist. Um die Belastung der Wortleitung durch den einen Auswahltransistor nachbilden zu können, wird an die Dummy#Wortlei- tung ein in Länge und Breite/gleich dem einen Auswahltransi und in den Spannungsverhältnissen stor ausgeführter Belastungstransistor angeschlossen. Zur Nachbildung der Belastung der Wortleitung durch den anderen Auswahltransistor ist an die Dummy-Wortleitung ein Sourcefolger angeschlossen, dessen mit der Dummy-Wortleitung verbundener Transistor in Länge und Breite gleich dem anderen Auswahltransistor ausgeführt ist. Der Ausgang des Sourcefolgers ist mit dem Eingang des Schmitt-Triggers verbunden. Der Steuereingang des Fusspunkttransistors kann mit dem Ausgang eines binären Verknüpfungsgliedes, z.B. eines NOR Gliedes, verbunden sein, dessen einer Eingang mit dem Ausgang des Schmitt-Triggers und dessen anderer Eingang mit einer Adressenleitung verbunden ist. Mit Hilfe des Verknüpfungsgliedes ist dann nur die Leseverstärkerschaltung auswählbar, deren Information ausgelesen werden soll. Alle anderen Leseverstärkerschaltungen des MOS Speichers werden nicht aktiviert, was zu einer erheblichen Einsparung an Verlustleistung führen kann. Anhand eines Ausführungsbeispiels, das in der Figur dargestellt ist, wird die Erfindung weiter erläutert. In der Figur ist der Aufbau der Leseverstärkerschaltung ausfuhr- lich dargestellt. Die übrigen Teile des statischen MOS Speichers, die bekannt sind und den eingangs angegebenen Literaturstellen entnommen werden können, sind nur prinzipiell dargestellt. Eine statische Speicherzelle SZ ist jeweils zwischen zwei Bit-Leitungen BL und BE angeordnet. Die Verbindung zwischen der Speicherzelle SZ und den Bit-Leitungen BL und TU wird mit Hilfe von Auswahltransistoren AT1 und AT2 hergestellt. Die Auswahltransistoren ATI und AT2 sind mit einer Wortleitung WL verbunden, die zu einem Wortdecoder WD führt. Mit Hilfe des Wortdecoders WD, dem eine Wortadresse WA zugeführt wird, werden gewünschte Wotleitungen WL ausgewählt und die mit den ausgewählten Wortleitungen verbundenen Speicherzellen SZ angesteuert. Durch die Auswahltransistoren AT1 und AT2 wird die Wortleitung WL sowohl kapazitiv als auch ohmisch belastet. Ein vom Wortdecoder WD auf eine Wortleitung WL abgegebenes Ansteuersignal breitet sich somit auf der Wortleitung WL abhängig von den elektrischen Eigenschaften der Wortleitung aus. Das bedeutet, dass die Speicherzellen SZ, die näher zum Wortdecoder WD liegen früher angesteuert werden als die Speicherzellen SZ, die vom Wortdecoder WD weiter entfernt sind. Jeder Spalte des MOS Speichers bestehend aus zwischen zwei Bit-Leitungen BL und BE angeordneten Speicherzellen SZ ist eine Leseverstärkerschaltung zugeordnet. Die Leseverstärkerschaltung besteht aus einer Ansteuerschaltung AS und aus einem kruezgekoppelten bistabilen Kippglied FF mit Fusspunkttransistor FP. Der Aufbau des kreuzgekoppelten bistabilen Kippgliedes FF und des Fusspunkttransistors FP und deren Funktion ist aus den oben angegebenen Literaturstellen bekannt und wird hier nicht weiter erläutert. Wesentlich ist, dass das kreuzgekoppelte Kippglied FF ebenfalls zwischen den Bit-Leitungen BL und BE angeordnet ist und dann schaltet, wenn der Fusspunkttransistor FP leitend gesteuert ist und eine ausreichende Potentialdifferenz zwischen den Bit-Leitungen BL und BE besteht. Der Zeitpunkt, zu dem das Kippglied FF entsprechend der Potentialdifferenz auf den Bit-Leitungen BL und EE schalten kann, kann somit mit Hilfe des Fusspunkttransistors FP festgelegt werden. Dies erfolgt mit Hilfe eines Schwellwertschaltkreises, und zwar eines Schmitt-Triggers SR. Der Ausgang des Schmitt-Triggers SR ist mit dem Steuereingang des Fusspunkttransistors FP verbunden. Durch Einstellung der Schaltschwelle des Schmitt-Triggers SR kann festgelegt wer den, wann der Fusspunkttranslstor FP leitend gesteuert wird. Die Einstellung der Schaltschwelle kann durch die Dimensionierung der Transistoren des Schmitt-Triggers SR erfolgen. Der Schmitt-Trigger SR wird durch einen Sourcefolger SF angesteuert, dessen Eingang mit einer Dummy-Wortleitung DWL verbunden ist. Mit Hilfe der Dummy-Wortleitung DWL, die als solche bekannt ist, werden die Laufzeiteigenschaften der Wortleitung WL nachgeahmt. Dazu muss die Dummy-Wortleitung DWL entsprechend der Wortleitung WL ausgeführt sein und die Belastung der Wortleitung WL durch die Auswahltransistoren AT1 und AT2 ebenfalls nachgebildet werden. Dazu dient ein Belastungstransistor KT, mit dem der eine Auswahltransistor nachgebildet wird und der Transistor LT des Sourcefolgers SF, mit dem der andere Auswahltransistor nachgebildet wird Dadurch wird erreicht, dass ein auf die Dummy-Wortleitung DWL gegebenes Signal sich mit entsprechender Geschwindig- keit auf der Dummy-Wortleitung DWL ausbreitet wie ein gleichzeitig auf die Wortleitung WL gegebenes Signal auf der Wortleitung. Um eine den Auswahltransistoren AT1 und AT2 entsprechende Belastung zu erreichen, sind der Belastungstransistor KT und der Transistor LT in Länge und Breite entsprechend der Auswahltransistoren realisiert und diese Transistoren besitzen dieselben Potentialverhältnisse wie die Auswahltransistoren der Speicherzelle SI. Der Schmitt-Trigger SR kann direkt mit dem Steuereingang des Fusspunkttransistors FP verbunden sein. Es ist jedoch auch möglich, vor den Fusspunkttransistor FP ein binäres Yerknüpfungsglied, z.B. ein NOR-Glled NR, zu schalten und mit Hilfe des Verknüpfungsgliedes den Ausgang des Schmitt Triggers SR und eine Adressenleitung S bzw.S' zusammenzufassen. Dann ist es möglich, mit Hilfe der Adressenleltungen S bzw. S', die zu einem Bit-Decoder BD führen, einen oder mehrere Leseverstärkerschaltungen gezielt auszuwählen, die übrigen jedoch nicht zu aktivieren. Hinter den Leseverstärkerschaltungen AS, FF sind in den Bit-Leitungen BL und BE Transfertransistoren TG eingeschaltet, deren Steuereingänge mit zu dem Bit-Decoder BD führenden Adressen leitungen A verbunden sind. Der Bit-Decoder BD wählt auf bekannte Weise aus einer Bit-Leitungsadresse BA die Adressenleitung A aus, die der ausgewählten Spalte von Speicherzellen SZ zugeordnet ist. Auf diese Adressenleitung A bzw. X erscheint dann ein die zugeordneten Transfertransistoren TG leitend steuerndes Signal. Die Bit-Leitungen BL bzw. BU werden zusammengefasst ebenfalls einer Schreibschaltung und Treiberschaltung STR, die auf bekannte Weise aufgebaut sein kann, zugeführt, die zudem mit dem Datenbus DB verbunden ist. über die Schreib- bzw. Bustreiberschaltung STR werden die ausgelesenen Informationen auf den Datenbus gegeben. Soll aus einer Speicherzelle SZ eine Information ausgelesen werden, dann werden zunächst die Bit-Leitungen BL und BE auf eine bestimmte Spannung vorgeladen, z.B. auf ca. 4 Volt. Anschliessend wird entsprechend der am Wortdecoder WD anliegenden Wortleitungsadresse WDA vom Wortdecoder WD eine Wortleitung WL ausgewählt und ein Ansteuersignal von z.B. 5 Volt auf diese Wortleitung WL gelegt. Dadurch wird an die Steuereingänge der Auswahltransistoren AT1 und AT2 ein Potential von ca. 5 Uolt angelegt. Entsprechend dem Zustand der Speicherzelle SZ wird eine der Bit-Leitungen BL bzw. BE über einen der Auswahltransistoren AT entladen. Gleichzeitig mit dem Ansteuersignal auf der Wortleitung WL wird ein Signal auf die Dummy-Wortleitung DWL gegeben. Damit wird die der Speicherzelle SZ zugeordnete Ansteuerschaltung AS und zwar der Sourcefolger SF zum gleichen Zeitpunkt angesteuert, zu dem die Auswahltransistoren AT1 bzw. AT2 durch das Ansteuersignal auf der Wortleitung WL ange steuert werden. Entsprechend der Schaltschwelle des Schmitt Triggers SR wird dieser am Ausgang ein Signal abgeben, wenn z.B. die Potentialdifferenz zwischen den Bit-Leitungen BL und BE ca. 0,5 Volt beträgt. Die Schaltschwelle des Schmitt Triggers SR kann durch Dimensionierung seiner Transistoren entsprechend eingestellt werden. Dann wird der Fusspunkttransistor FP leitend gesteuert und das bistabile Kippglied FF wird in die durch das Potential auf den Bit-Leitungen BL und BU festgelegte Lage kippen. Dabei beschleunigt das Kippglied FF die Umladung einer der Bit-Leitungen z.B. auf ca. O Volt. Der Bit-Decoder BD steuert entsprechend der Bit-Leitungsadresse BDA z.B. die Adressenleitung A an und öffnet die zugeordneten Transfertransistoren. Die aus der Speicherzelle SZ ausgelesene und durch die Leseverstärkerschaltung verstärkte Information wird dann über die Bustreiberschaltung STR auf den Datenbus DB gegeben. in der Figur istVDD ein Betriebspotential, PC ein einschaltbares Betriebspotential, durch das der Transistor UT des Sourcefolgers SF leitend gesteuert wird. 6 Patentansprüche 1 Figur

Claims: Patentansprüche 1. Leseverstärkerschaltung für einen statischen MOS Speicher aus jeweils zwischen zwei Bit-Leitungen angeordneten Speicherzellen, bei dem jede Speicherzelle über von einer Wortleitung angesteuerten Auswahltransistoren mit den zugeordneten Bit-Leitungen verbunden ist und bei der zwischen den Bit-Leitungen ein einen einschaltbaren Fusspunkttransistor enthaltendes, kreuzgekoppeltes bistabiles Kippglied vorgesehen ist, dadurch g e k e n n z e i c h n e t dass eine Ansteuerschaltung (AS) mit einem Schwellwertschaltkreis (SR) vorgesehen ist, deren Eingang an eine im elektrischen Verhalten entsprechend der Wortleitung (WL) ausgeführte, gleichzeitig mit der#Wort#ei'tung bei Auswahl von Speicherzellen (SZ) angesteuerte Dummy-Wortleitung (DWL) angeschlossen ist und deren Ausgang mit dem Steuereingang des Fusspunkttransistors (FP) verbunden ist. 2. Leseverstärkerschaltung nach Anspruch 1, dadurch g e k e n n z e i c h n e t , dass der Schwellwertschaltkreis aus einem Schmitt-Trigger (SR) besteht, dessen Schaltschwelle durch die Dimensionierung seiner Transistoren eingestellt ist. 3. Leseverstärkerschaltung nach Anspruch 1 oder 2, dadurch g e-k e n n z e i c h n e t , dass zur Nachbildung der durch den einen Auswahltransistor (AT) auf der Wortleitung (WL) verursachte Belastung an die Dummy-Wortleitung (DWL) ein in Länge und Breite gleich dem Auswahltransistor ausgeführter Belastungstransistor (KT) angeschlossen ist. 4. Leseverstärkerschaltung nach einem der vorhergehenden Ansprüche, dadurch g e k e n n z e i c h n e t ,dass zur Nachbildung der durch den anderen Auswahltransistor (AT) auf der Wortleitung (WL)::verursachte Belastung an die Dummy Wortleitung (DWL) ein Sourcefolger (SF) angeschlossen ist, dessen mit der. Dummy-Wortleitung verbundener Transistor (LT)'ln Länge und Breite und in den SpannunasverhEltnissen gleich dem and-et uiswahitransistor ausgeführt ist. 5. Leseverstärkerschaltung nach Anspruch 4, dadurch g e k e n n z e i c h n e t , dass der Ausgang des Sourcefolgers (SF) mit dem Eingang des Schwellwertschaltkreises (SR) verbunden ist. 6. Leseverstärkerschaltung nach einem der vorhergehenden ansprüche, dadurch g e k e n n z e i c h n e t , dass der Steuereingang des Fusspunkttransistors (FP) mit dem Ausgang eines binären Verknüpfungsgliedes (NR) verbunden ist, dessen einer Eingang mit dem Ausgang des Schwellwertschaltkreises (SR) und dessen anderer Eingang mit einer Adressenleitung (S,S') verbunden ist.

Inventors: HORNINGER, KARLHEINRICH, DR.
Applicants: SIEMENS AKTIENGESELLSCHAFT
Application year: 1984
Main classification: G11C11
IPC codes: G11C11