DIGITAL CIRCUIT FOR MEASURING THE INSTANTANEOUS FREQUENCY OF A FREQUENCY-MODULATED OR NON MODULATED SIGNAL, AS WELL AS A TELEVISION OR RADIO RECEIVER EQUIPPED WITH SUCH A CIRCUIT

Abstract: 1. A digital circuit for measuring the instantaneous frequency Fs of a frequency-modulated signal on the basis of a phase shift vphi which is related to said instantaneous frequency in accordance with a trigonometral function, said circuit comprising more specifically first and second registers (20) and (21) arranged in series to ensure that at each sampling instant consecutive samples xn , xn+1 and xn+2 , respectively, be available at the outputs of these registers (21) and (20) and at the input (10) of the first register, and also means for determining the expression cos vphi =(xn +xn+2 )/2xn+1 , characterized in that it comprises, to allow the provision of an automatic gain control circuit, an amplitude-determining circuit comprised of : first and second squaring circuits (110) and (140) for squaring the output signal xn+1 of the first register (20) and for the output signal of an adder (40) of the samples xn and xn+2 , respectively ; a first multiplier (100) for multiplying the output signal xn from the second register (21) by the input signal xn+2 of the first register (20) ; a first subtracter (120) subtracting the output signal from the first multiplier (100) from the output signal from the first squaring circuit (110) ; a second multiplier (130) for multiplying the output signal from the first squaring circuit (110), after a shift through two bits for a multiplication by 4, by the output signal from the first subtracter (120) ; a second subtracter (150) subtracting the output signal from the first squaring circuit (110), after a shift through two bits for a multiplication by 4, from the output signal from the second squaring circuit (140) ; and a divider (160) for dividing the output signal from the second multiplier (130) by the output signal from the second subtracter (150), this divider supplying the square of said amplitude of the input signal.

Description: CIRCUIT NUMERIQUE DE MESURE DE LA FRE#UENCE INSTANTANEE D'UN SIGNAL MODULE OU NON EN FRéQUENCE, AINSI QUE RECEPTEUR DE TELEVISION OU DE RADIO EQUIPE D'UN TEL CIRCUIT La présente invention concerne un circuit numérique de mesure de la fréquence instantanée d'un signal modulé ou non en fréquence, ainsi qu'un récepteur de télévision selon le procédé SECAM et un récepteur de radio équipés d'un tel circuit. La demande de brevet français n0 81 12 412 déposée le 24 juin 1981 par la demanderesse et non encore publiée décrit un circuit numérique de démodulation d'un signal modulé en fréquence dans lequel il est prévu de restituer, à partir du signal modulé, un signal numérique proportionnel à la fréquence instantanée de ce signal modulé. Un rappel plus précis du circuit décrit dans cette demande antérieure et de ses éléments constitutifs n'est pas nécessaire ici, il importe seulement de constater que le principe adopté pour le fonctionnement de ce circuit implique que l'amplitude du signal modulé en fréquence soit absolument constante. Cette condition n'est cependant pas toujours réalisée dans la pratique, ou bien ne l'est qu'au prix d'un accroissement de la complexité du circuit, difficilement acceptable dans un matériel grand public tel qu'un récepteur de télévision. Le but de l'invention est de proposer un circuit numérique de mesure de la fréquence instantanée d'un signal modulé ou non en fréquence, remarquable essentiellement par sa simplicité et par le fait qu'il ne fait plus intervenir aucune condition relative a l'amplitude du signal modulé. L'invention concerne à cet effet un circuit caractérisé en ce qu'il comprend d'une part, à la suite d'un convertisseur anslogi- que-numérique, deux registres prévus en série pour qu'Åa chaque instant d'échantillonnage soient disponibles en sortie des deux registres et du registre de sortie du convertisseur des échantillons successifs xn, x et xn+2 respectivement, et d'autre part des moyens pour déter-" miner l'expression cosY = (xn + xn+2)/2x#1. L'avantage essentiel de ce circuit est que la grandeur cos e peut s'exprimer de façon simple, liné aire ou non, en fonction de la fréquence du signal modulé (ou non), et que cette expression de cos Y est effectivement indépendante de l'ampli tude du signal. Les particularités et avantages de l'invention apparsitront maintenant de façon plus détaillée dans la description qui suit et dans les dessins annexés, donnés è titre d'exemples non limitatifs et dans lesquels - la figure 1 montre un premier exemple de réalisation d'un circuit numérique de démodulation de fréquence conforme è l'invention - la figure 2 montre ltéchantillonnape d'un signal de type sinusoidal, è fréquence constante et à trois instants tn, tnsl; ; tn+2 - la figure 3 représente l'allure de la courbe cos t ='P f (F5) ou # correspond à l'intervalle d'échantillonnage en radians et où F5 est la fréquence du signal modulé (ou non) - les figures 4 à 6 montrent trois autres modes de réalisation du circuit selon l'invention. Le circuit de mesure de fréquence instantanée selon l'invention comprend, en référence à la figure 1, à la suite d'un convertisseur analogique-numérique 10 qui reçoit le signal d'entrée analogique modulé en fréquence et délivre un signal numérique correspondant composé d'échantillons successifs xi de ce signal d'entrée, des registres en série, ici deux registres 20 et 21, qui reçoivent également les écran tillons successifs xi au rythme de la fréquence d'échantillonnage constante fixée par un circuit d'horloge 30. A l'instant tn+2, on a donc en sortie du registre 21 l'échantillon xn, en sortie du registre 20 l'échantillon suivant xnl, et en sortie du registre de sortie du convertisseur 10 l'échantillon suivant xn+2. Les échantillons xn et x vertisseur xn n+2 sont envoyés vers les deux entrées d'un additionneur 40 dont la sortie est reliée àla première entrée d'un diviseur 50, la deuxième entrée de ce diviseur recevant, après décalage d'un bit pour une multiplication par. deux, l'échantillon xnl et sa sortie étant reliée à une mémoire 60.Cette- mémoire délivre un signal numérique qui est proportionnel à la fréquence instantanée du signal d'entrée modulé en fréquence. En effet, si 11 expression générale du signal analogique d'entrée est du type x = a sin ut (voir la figure 2), les signaux numériques en sortie des registres 21 et 20 et du registre de sortie du convertisseur ont respectivement pour expression, à fréquence d'échantillonnage constante Xn =a sin ut (1) xn+l = a sin ( wt +#) (2) xn+2 = a sin ( ut + 2 T) (3) L'addition de x n et xn+2 dans l'additionneur 40 conduit à l'expression Xn +. Xn+2 = a Csin wt + sin ( wt + 2# t 4) (4) ou Xn + xn+2 = 2a. sin ( wt +#). cos Lp (5) ou encore xn +xn+2 = 2 xn+l . cosç (6) De l'expression (6), il vient EMI3.1 Par ailleurs, il est évident que le déphasage f est égal à : EMI3.2 où FE est la fréquence d'échantillonnage, que l'on a choisie constante, et F5 la fréquence du signal modulé. On obtient donc, si C est un coefficient constant égal à FE/2n EMI3.3 Le tracé de la courbe cos # = f(F5) montre alors (voir la figure 3) qu'il existe bien entendu, pour une valeur déterminée de costf, plusieurs valeurs de Arc costp, ce qui conduit à plusieurs valeurs de F5 et donc à une indétermination sur la valeur cherchée ; mais la simple connaissance de la gamme de fréquence dans laquelle on opère dans le cas de l'application considérée permet en général de lever cette ambiguïté et de sélectionner ladite valeur de F5 cherchée. On constate donc qu'à partir de trois mesures consécutives faites à intervalles réguliers, on a pu connaitre la fréquence instantanée d'un signal de type sinusoldal, l'indétermination relative à la gamme de fréquence étant levée, selon les cas, soit par la détermination du signe de la pente de la courbe cosy = f(F5) s'il s'agit de deux domaines de fréquence consécutifs, soit par le type d'application lui-même comme on vient de le dire, soit encore par un moyen de comptage. On peut remarquer d'une part la simplicité de cette détermination de fréquence, mais aussi le fait qu'elle est absolument indépendante de l'amplitude, comme le montre notamment l'expression (7) où l'amplitude a n'est plus présente. On peut enfin observer, d'après l'existence de plusieurs gammes de fréquence pour une même valeur de cas tp, qu'il est possible de faire du "sous-échantillonnage", la limite à cette possibilité étant définie par le rapport entre le signal d'échantillonnage et le signal modulant la fréquence à mesurer. Des variantes peuvent être proposées dans le mode de réalisation représenté sur la figure 1, sans pour cela sortir du cadre de l'invention. Il est par exemple équivalent, au lieu de diriger les échantillons x I vers le diviseur 50, de prévoir une mémoire stockant pour tous les échantillons xnsl successifs les valetirs3/x#1 correspon- dantes, puis d'envoyer la sortie de cette mémoire et celle de l'addition neur 40 vers un multiplieur dont la sortie est envoyée vers la mémoire 60. Si l'excursion de cos t pour l'application considérée est suffisamment réduite, il est possible d'assimiler la portion correspondante de la courbe cos Le = f(F5) à une droite. La linéarité ainsi obtenue permet de supprimer la mémoire 60 et d'obtenir le signal dEmodu- lé directement sur la sortie donnant cos ? = (xn + x,2)/2x. Ce circuit simplifié est utilisable notamment dans le domaine de la télévision selon le procédé SECAM, pour la démodulation du signal de chrominance, dont l'excursion de fréquence est assez réduite, de 3,9 à 4,7 mégahertz, la fréquence d'échantillonnage étant égale à 13,5 mégahertz (le cos varie dans ce cas de -0,24 à -0,58). Dans cette application, la suppression du signal continu lié à la porteuse se fait simplement par des soustractions de bits appropriées. Par ailleurs, pour éviter les valeurs de lix qui tendraient vers l'infini, on décode les valeurs du signal qui les généreraient et l'on bloque ces résultats, qui seraient faux, en conservant sur la sortie cos Lp le résultat précédent. Dans la description qui vient d'être faite du circuit selon l'invention, on a constaté que le principe de fonctionnement de celui-ci était indépendant de l'amplitude du signal. Cependant, si cette amplitude devient trop faible, on ne dispose plus d'information à traiter. Il est donc utile d'effectuer une détermination, qui peut même être approximative, de l'amplitude et de prévoir ensuite un circuit de contrôle automatique de gain. A partir des expressions (1), (2), (3) données plus haut, on arrive à exprimer cette amplitude simplement en fonction de xn, Xn+l , Xn+2 EMI5.1 Le circuit numérique de mesure de fréquence instantanée selon selon 11 invention comprendalors, pour la détermination de a selon l'expression (11), les éléments supplémentaires suivants (voir la fi- gure 4, par rapport à la figure 1) - un premier multiplieur 100 recevant l'échantillon xn de sortie du registre 21 et l'échantillon xn+2 de sortie du registre de sortie du convertisseur 10 et délivrant l'expression x . x - un premier élévateur au carré 110 de la sortie xn+l du registre 20 - un soustracteur 120 recevant d'une part la sortie de lté- lévateur au carré 110 et d'autre part la sortie du premier multiplieur 100 et délivrant l'expression (x2 - xn . n+l m-i - un deuxième multiplieur 130 recevant la sortie de l'élévateur au carré 110, après décalage de deux bits pour une multiplication par 4, et la sortie du soustracteur 120 et délivrant l'expression 2 2 4X2 n+1 . (x2+1 - xn . xn+2) qui est le numérateur de l'expression (îl) du carré de l'amplitude - un deuxième élévateur au carré 140 de la sortie de l'additionneur 40 - un soustracteur 150 recevant d'une part la sortie de l'élévateur au carré 110 (après le même décalage de deux bits que précédemment, pour une multiplication par 4) et d'autre part la sortie du deuxième élévateur au carré 140 et délivrant l'expression 2 (xn 2 4xn+l - (xn + xn+2)2 qui est le dénominateur de l'expression (Il) - un diviseur 160 de la sortie du deuxième multiplieur 130 par la sortie du soustracteur 150, délivrant le carré de l'amplitude cherchée. On notera ici que les élévations au carré peuvent être faites soit par lecture de tables, soit par multiplication directe. On remarquera aussi qu'il est possible de réduire le nombre de multiplieurs et d'opérer par multiplexage pour la réalisation des multiplications. En effet, on a vu que la détermination de l'amplitude n'a pas besoin d'être faite fréquemment : d'une part elle ne varie pas beaucoup, d'autre part elle n'intervient pas dans la démodulation de fréquence. Il suffit donc que cette amplitude ne soit pas trop faible. La figure 5 montre un exemple de réalisation du circuit selon l'invention où l'on opère effectivement par multiplexage, ce circuit comprenant cette fois, par rapport à la figure 1, les éléments supplémentaires suivants : - un unique multiplieur 200 présentant, pour les diverses multiplications à effectuer successivement, deux séries d'entrées : d'une EMI6.1 présent, les quatre entrées xn, xnl, (xn + d'autre part les quatre entrées x n+1, xn+l, xn+2, ainsi que plusieurs sorties délivrant les quatre ations intermédiaires intervenant dans le calcul de 2 àsavoir EMI6.2 résultats qui sont stockés dans des registres 201 à 204 - un premier soustracteur 210 intervenant dans ces opé 2 rations intermédiaires pour le calcul de l'expression xn+1 - xn . xn+2 à partir des sorties des registres 201 et 202, la sortie de ce soustracteur étant envoyée vers l'une des deux séries d'entrées du multiplieur pour le calcul du numérateur de l'expression (11) - un deuxième soustracteur 220 recevant d'une part la sortie x2 du registre 201 (avec décalage de deux bits pour obtenir 4x2 du registre 2 et -d'autre part la sortie (xn + xn+2) du registre 203, et déli- vrant l'expression du dénominateur de l'expression (11) ; - - un diviseur 230 de la sortie du registre 204 par la sortie du soustracteur 220, délivrant le carré de l'amplitude cherchée. Bien entendu, la présente invention n'est pas limitée aux modes de réalisation qui viennent d'être décrits et représentés et à partir desquels d'autres variantes peuvent encore être proposées sans pour cela sortir du cadre de l'invention. En particulier, on peut par exemple obtenir d'autres formes équivalentes de l'expression (11) du carré de l'amplitude, expression qui s'écrit notamment, après transformations EMI7.1 Le circuit de démodulation selon l'invention comprend alors, pour la détermination. de a2 selon cette nouvelle expression (12), les éléments supplémentaires suivants (voir la figure 6, par rapport à la figure 1) - des registres 310, 320, 321 prélevant les échantillons successifs en sortie du registre de sortie du convertisseur 10 et des registres 20 et 21 pour permettre la réalisation à vitesse plus lente des opérations nécessaires dans le circuit de détermination d'amplitude - un premier multiplieur 330 délivrant l'expression xn . xi+2; ; - un élévateur au carré 340 de la sortie xn+l ; - un soustracteur 350 recevant d'une part la sortie de l'élévateur au carré 340 et d'autre part la sortie du premier multiplieur 330 et délivrant l'expression (x2+1 - Xn n+l > - une mémoire 360 recevant la sortie cos f et servant de 2 table pour délivrer la valeur correspondante de 1/sin q' - un deuxième multiplieur 370 recevant la sortie du soustracteur 350 et la sortie de la mémoire 360 et délivrant ltexpres- sion du carré de l'amplitude cherchée. Là encore, si l'amplitude ne varie pas trop rapidement, on peut supprimer les éléments 330, 340, 370,pour les remplacer par un seul multiplieur opérant par multiplexage de la même manière que précédemment. Par ailleurs, d'autres transformations mathématiques de l'expression du carré de l'amplitude conduisent à la forme suivante EMI7.2 La réalisation du circuit de démodulation comprend alors, pour la nouvelle détermination de a2 selon (13), les éléments supplémentaires suivants (toujours par rapport aux éléments de base prévus sur la figure 1) : deux registres prélevant les échantillons successifs xn et xnfl en sortie des registres 21 et 20, deux élévateurs au carré pour le calcul, à partir du contenu de ces deux registres, de x2 et x2n+1, n+l, deux multiplieurs (l'un pour le calcul de xn.xn+î, l'autre pour le calcul de 2xn . xn+1,cos . # avec décalage d'un bit pour la multiplication par deux), un additionneur de x2 et x2n+1 un soustracteur de n 2 x + x n+1 et mémoire de valeurs 2xn. xn+1.cos# une mémoire des valeurs de 1/sinê# n+1 celles de 2xn. n+1. cos # une mémoire des le valeurs de 1/sinê# correspondant à celles de cos Lp délivrées par le diviseur 50, et un multiplieur de la sortie du soustracteur par celle de cette mémoire. On peut vérifier que l'expression (13) reste valable pour deux échantillons #xn et Xp qui ne sont plus successifs, et entre lesquels le déphasage est exprimé par la valeur (p-n) f i l'expression du carré de l'amplitude prend alors une forme tout à fait semblable à (13) EMI8.1 expression (14) à laquelle correspond un circuit de détermination d'amplitude tout à fait similaire à celui prévu pour la détermination de a selon l'expression (13).

Claims: REVENDICATIONS 1. Circuit numérique de mesure de la fréquence instantanée d'un signal modulé ou non en fréquence, caractérisé en ce qu'il comprend d'une part, à la suite d'un convertisseur analogique-numérique (10), deux registres (20) et (21) prévus en série pour qu'à chaque instant d'échantillonnage soient disponibles en sortie de ces registres (21) et (20) et du registre de sortie du convertisseur (10) des échantillons successifs xn; Xntl et xn+2 respectivement, et d'autre part des moyens pour déterminer l'expression cos LP (xn f Xnt2)/2x1' 2. Circuit selon la revendication 1, caractérisé en ce que lesdits moyens de détermination comprennent un diviseur (50) recevant sur une première entrée la sortie d'un additionneur (40) des échantillons Xn et x 2 et sur une deuxième entrée l'échantillon xn+l, ce diviseur délivrant un signal (x n + x )/2x n+2 n+l# 3. Circuit selon la revendication 1, caractérisé en ce que lesdits moyens de détermination comprennent un multiplieur recevant sur une première entrée la sortie d'un additionneur (40) des échantillons Xn et xi+2 et sur une deuxième entrée la sortie d'une mémoire de stocka des valeurs de l/x#+1 qui correspondent aux échantillons xn+l successifs, ce multiplieur délivrant un signal (xn + xn+2)/2xn+l. 4. Circuit selon l'une des revendications 1 à 3, caractérisé en ce qu'il comprend, en sortie desdits moyens de détermination, une mémoire (60) de stockage des valeurs de la fréquence instantanée F5 à mesurer correspondant aux valeurs de cos y déterminées. 5. Circuit selon l'une des revendications 1 à 4, caractérisé en ce qu'il comprend des moyens pour décoder les valeurs du signal d'entrée qui conduisent à des valeurs asymptotiques de l/x et conserver dans ce cas sur la sortie délivrant cos f les résultats précédents correspondant aux valeurs non asymptotiques. 6. Circuit selon l'une des revendications 1 à 5, caractérisé en ce qu'il comprend, pour permettre la mise en place d'un circuit de contrôle automatique de gain, un circuit de détermination d'amplitude composé de deux multiplieurs (100) et (130), de deux élévateurs au carré (110) et (140), de deux soustracteurs (120) et (150) et d'un diviseur (160) agencés de façon à permettre la détermination de l'expression du carré de l'amplitude du signal d'entrée. 7. Circuit selon l'une des revendications 1 à 5, caractérisé en ce qu'il comprend, pour permettre la mise en place d'un circuit de contrôle automatique de gain, un circuit de détermination d'amplitude agencé de façon 9 permettre la détermination de l'expression du carré de l'amplitude du signal d'entrée et composé à cet effet d'un multiplieur (200), de registres (201) à (204) de stockage des résultats de sortie de ce multiplieur, de deux soustracteurs (210) et (220) et d'un diviseur (230), ledit multiplieur (200) étant prévu pour opérer par multiplexage entre deux séries d'entrées. 8. Circuit selon l'une des revendications 1 à 5, caractérisé en ce qu'il comprend, pour permettre la mise en place d'un circuit de contrôle automatique de gain, un circuit de détermination d'amplitude composé de trois registres supplémentaires (310), (320), (321) prélevant les échantillons successifs en sortie du registre de sortie du convertisseur (10) et des deux premiers registres (20) et (21) pour permettre une réalisation plus lente des opérations nécessaires dans le circuit de détermination d'amplitude, de deux multiplieurs (330) et {570), d'un élévateur au carré (340), d'un soustracteur (350) et d'une mémoire (360) servant de table de correspondance pour déterminer 1/sin2 'P à partir de cos tp , ces éléments étant agencés de façonà permettre la détermination de l'expression du carré de l'amplitude du signal d'entrée. 9. Circuit selon l'une des revendications 1 à 5, caractérisé en ce qu'il comprend, pour permettre la mise en place d'un circuit de contrôle automatique de gain, un circuit de détermination d'amplitude composé de deux registres supplémentaires prélevant deux échantillons successifs Xn et xnl pour permettre une réalisation plus lente des opérations nécessaires dans le circuit de détermination d'amplitude, de deux élévateurs au carré, de deux multiplieurs, d'un additionneur, d'un soustracteur, d'une mémoire des valeurs de 1/sin2 ç correspondant à celles de cos QP, et d'un multiplieur de la sortie du soustracteur par celle de cette mémoire. 10. Circuit selo n l'une des revendications 1 à 5, caractérisé en ce qu'il comprend, pour permettre la mise en place d'un circuit de contrôle automatique de gain, un circuit de détermination d'amplitude composé de deux registres supplémentaires prélevant deux échantillons xn et Xp de déphasage quelconque égal à (p-n)? pour permettre une réalisation plus lente des opérations nécessaires dans le circuit de détermination d'amplitude, de deux élévateurs au carré, de deux multiplieurs, d'un additionneur, d'un soustracteur, d'une mémoire des valeurs de 1/sin2 Le correspondant à celles de cosLf, et d'un multiplieur de la sortie du soustracteur par celle de cette mémoire. 11. Récepteur de télévision caractérisé en ce qu'il comprend un étage numérique de démodulation de fréquence du signal de chrominance équipé d'un circuit selon l'une des revendications 1 à 10. 12. Récepteur de radio modulé en fréquence, caractérisé en ce qu'il comprend, un étage numérique de démodulation du signal modulé en fréquence équipé d'un circuit selon l'une des revendications 1 3 10.

Inventors: LE FLOCH, GERARD, Le Floch, Gérard
Applicants: LABORATOIRES D'ELECTRONIQUE ET DE PHYSIQUE APPLIQUEE L.E.P., N.V. PHILIPS' GLOEILAMPENFABRIEKEN
Application year: 1983
Main classification: G01R23
IPC codes: H04N11, G01R19, H03D3, H04N9, G01R23