METHOD OF SYNCHRONIZING THE TRANSMITTER OF A DIGITAL COMMUNICATION SYSTEM, AND DEVICE FOR CARRYING OUT SAID METHOD

Abstract: 1. A synchronization method for adapting data transmissions between a plurality of low-speed data terminals (DTEs 13, 18) and one high-speed transmission channel (32), characterized in that it applies to a network wherein said low-speed terminals include external clocks (CKs) and are connected to said high-speed channel through a modem (38) provided with an internal clock of the type comprising a phase-locked oscillator (PLO), said terminals being connected to the modem through channels that are selectively activated according to predetermined configurations and said modem transmitting a group of bits at each signaling instant, said method including the steps of : - selecting a time slot (W) of predetermined width to be centered on the signaling instants, - selecting one of said external clocks as a reference for adjusting the PLO of the modem, - determining whether a transition of the signal supplied by the selected external clock occurs within each time slot and adjusting the PLO accordingly, with the adjustment being either : . a fast adjustment made by increasing the output frequency of the PLO during a given time interval if said transition fails to occur within said time slot, or . a slow adjustment if said transition does occur, said slow adjustment being made solely within said time slot.

Description: PROCEDE DE SYNCHRONISATION DE L'EMETTEUR D'UN SYSTEME DE TRANSMISSION NUMERIQUE ET DISPOSITIF DE MISE EN OEUVRE DUDIT PROCEDE DESCRIPTION DOMAINE TECHNIQUE L'invention concerne les systèmes de transmission numérique et plus précisément les moyens de synchronisation des émetteurs de tels système. ETAT DE LA TECHNIQUE La construction et l'exploitation de lignes, ou plus généralement de voies de transmission de données, étant onéreuse, on a tout intérêt à utiliser ces lignes au mieux de leur possibilités. On a notamment intérêt à faire partager une même voie entre plusieurs utilisateurs à condition de ne gêner aucun desdits utilisateurs. Un certain nombre de techniques de transmissions numériques ont été développées à cet effet. Parmi ces techniques se trouvent les techniques de multiplexage dans le temps. Un multiplexeur concentre à l'émission les données numériques provenant de plusieurs utilisateurs (ou terminaux) sur une même voie ou support commun de débit. Pour ce faire, un dispositif d'aiguillage synchronisé par une horloge, consulte les différents terminaux à multiplexer et en prélève les données (bits). On notera cependant que tous les terminaux rattachés à un même multiplexeur ne sont pas toujours conçus pour travailler, autrement dit fournir des bits à transmettre, à la même vitesse ou cadence. Chaque terminal comporte une horloge oscillant à sa fréquence propre et qui en principe règle la fréquence à laquelle le terminal fournit ses bits de données à transmettre. Cette horloge de terminal serait donc externe au multiplexeur ou plus généralement au système de transmission auquel le multiplexeur appartient. Mais, en pratique, le signal horloge réglant la cadence de prélèvement des bits engendrés par le terminal peut aussi être engendré par une horloge interne au système de transmission et être fourni au terminal. En outre, compte tenu des caractéristiques électriques des lignes, les données numériques doivent être soumises à une opération dite de modulation avant d'être transmises sur la ligne. On s intéressera ici plus particulièrement aux techniques de modulation dites à double bandes latérales porteuses en quadrature (DSB-QC). Les bits de données obtenus par multiplexage sont groupés par 4 ou 6 par exemple. La valeur correspondant à chaque groupe de bits définit un symbole d'une constellation, lequel symbole correspond à une amplitude à imposer à chacune des deux porteuses à un instant dit de signalisation. L'intervalle de temps séparant deux instants de signalisation consécutifs est dit "temps baud". L'onde transmise n T est donc porteuse d'information qu'à des instants précis et régulièrement espacés entre eux. Pour quTà la réception le récepteur puisse retrouver chaque symbole et donc les bits correspondants, il est nécessaire qu' il puisse traiter le signal reçu à ces mêmes instants de signalisation. Ce qui précède permet de comprendre l'utilité, aussi bien à l'émission qu'à la réception, de moyens dits d'horloge réglables de manière précise à la fois en fréquence et en phase. Pour que l'ensemble d'émission comprenant notamment les éléments terminaux, multiplexeur et modulateur puisse fonctionner correctement, il est nécessaire que les horloges de ces éléments ne fonctionnent pas de manières totalement indépendantes les unes des autres. En pratique, on choisit l'horloge de l'un des terminaux (horloge externe) comme horloge de référence sur laquelle on règle l'horloge du modem (horloge interne). Cette horloge interne est du type dit à verrouillage de phase (PLO). On impose ensuite la phase de l'horloge interne ainsi réglée, aux différents terminaux. Cette opération est simple à réaliser lorsque les fréquences horloges sont entre elles dans un rapport binaire (ex : 9600, 4800 et 2400 c/s). Dans ce.cas en effet, une fois les horloges mises en phases à un instant donné, l'accord de phase est en principe acquis pour les cycles suivants. I1 n'en est pas de même lorsque les fréquences horloges ne sont pas entre elles dans un rapport binaire. Comme par exemple 14 400, 12 000, 9 600, -7 200, 4 800 et 2 400 c/s. La présente invention a donc pour objet des moyens permettant de régler les horloges d'un système de transmission numérique desservant des terminaux travaillant individuellement à des cadences qui ne sont pas nécessairement entre elles dans un rapport binaire. D'autres objets, caractéristiques et avantages de la présente invention ressortiront mieux de l'exposé qui suit, fait en référence aux dessins annexés à ce texte qui représentent un mode préféré de réalisation de ladite invention. BREVE DESCRIPTION DES FIGURES Figure 1 : configuration d'un système de communication Figure 2 : schéma de principe situant l'invention dans le système de communication Figure 3 : schéma bloc d'un mode de réalisation de 1' invention Figure 4 : détails d'un mode de réalisation du circuit 58 de la figure 3 Figure 5 : diagramme temporel du fonctionnement de l'invention. DESCRIPTION DETAILLEE DE L'INVENTION La figure 1 montre la configuration générale d'un système de communications numériques. Des équipements terminaux de traitements de données (DET) 12, 13, 14, 15, 16 et 17 dits à basses vitesses sont reliés à un modem multicanaux 30 au travers de canaux A, B, C, D, E, F. Les liaisons sur lesdits canaux se font selon les normes V24 (dites aussi jonctions de type V24) définies par le Comité Consultatif International pour le Télégraphe et le Téléphone (CCITT) ou les normes américaines équivalentes EIA 232 C. Le modem multi-canaux 30 est relié par une voie de communication haute vitesse 32 à un autre modem multicanaux 34 de même type que 30. Le modem multicanaux 34 est relié aux terminaux de traitement de données 22, 23, 24, 25, 26 et 27 par des canaux A', B', C', D', E', F' semblables aux canaux A, B, C, D, E et F. Les jonctions entre modem 34 et terminaux 22 à 27 sont aussi du type V24 du CCITT. Chacun des modems multi-canaux 30 et 34 comporte essentiellement deux parties. L'une désignée par 36 ou 40 selon l'extrémité de la voie de communication 32 considérée, est constituée par un dispositif de multiplexage (ou carte multiplex). L'autre désignée par 38 ou 42 est constituée par un modem proprement dit. Les modems multi-canaux 30 et 34 peuvent être constitués par exemple, par des modems IBM 3865 travaillant selon les techniques de modulation dites à doubles bandes latérales porteuses en quadrature (DSB-QC) de façon à incorporer l'invention telle qu'elle sera décrite plus loin de manière détaillée. Chacun des dispositifs de multiplexage 36 ou 40, est relie au modem correspondant par une jonction de type V24, désignée par 44 ou 46 et éventuellement par un bus 48 ou 50. En fonctionnement, pour une transmission des terminaux 12 à 17 vers les terminaux 22 à 27, la carte multiplex 36 assemble tout d'abord les bits fournis par certains des terminaux 12 à 17 (ceux reliés à des canaux dits actifs) en groupes de N bits. Pour une transmission à un taux global de 14 400 bps, on groupera par exemple les bits par six (N = 6), chaque groupe constituant un "sixbit". La composition de chaque sixbit dépend de la configuration des canaux actifs. Le tableau I ci-dessous représente la composition du sixbit pour certaines configurations possibles. TABLEAU I EMI6.1 <tb> CONFIGU- <SEP> CANAL <SEP> DEBIT <SEP> CANAL <SEP> 1 <SEP> AFFECTATION <SEP> SIXBITS <tb> <SEP> RATION <SEP> SACTIF!ACTIF <SEP> (bps) <SEP> ou <tb> DTE <SEP> RATTACHE <SEP> Q1 <SEP> Q2 <SEP> Q3 <SEP> Q4 <SEP> Q5 <SEP> Q6 <tb> 1 <SEP> A <SEP> 14 <SEP> 400 <SEP> x <SEP> x <SEP> x <SEP> x <SEP> x <SEP> x <tb> 2 <SEP> B <SEP> 12 <SEP> 000 <SEP> x <SEP> x <SEP> x <SEP> x <SEP> x <tb> F <SEP> 2 <SEP> 400 <SEP> x <tb> ! <SEP> 3 <SEP> ! <SEP> C <SEP> ! <SEP> 9 <SEP> 600 <SEP> ! <SEP> x <SEP> ! <SEP> x <SEP> ! <SEP> ! <SEP> x <SEP> ! <SEP> x <SEP> ! <SEP> <SEP> ! <SEP> <tb> ! <SEP> ! <SEP> E <SEP> ! <SEP> 4 <SEP> 800 <SEP> ! <SEP> ! <SEP> <SEP> ! <SEP> x <SEP> ! <SEP> ! <SEP> ! <SEP> <SEP> x <SEP> ! <tb> 4 <SEP> D <SEP> 7 <SEP> 200 <SEP> x <SEP> x <SEP> x <tb> ! <SEP> E <SEP> ! <SEP> 4 <SEP> 800 <SEP> ! <SEP> ! <SEP> <SEP> x <SEP> ! <SEP> ! <SEP> x <SEP> ! <SEP> ! <SEP> <tb> F <SEP> 2 <SEP> 400 <SEP> x <tb> Supposons qu'à un instant donné, le système fonctionne selon la configuration 2, autrement dit seuls les canaux B et F sont actifs. Le canal B opère à une cadence de 12 000 bps le canal F à 2 400 bps et la transmission se fait à une vitesse globale apparente de 14 400 bps. Cela signifie que durant un temps baud, le multiplexeur 36 devra recueillir cinq bits du terminal DTE 13 relié au canal B et un bit du terminal 17 relié au canal F. Ces six bits sont transmis toutes les 1/2400 secondes (temps baud) au modem 38 où ils servent à identifier un symbole, lequel symbole est transmis par modulation d'amplitude de deux porteuses en quadrature (modulation DSB-QC). Ceci revient à dire qu' un symbole représentant un "sixbit" est transmis sur la ligne 32 à intervalles réguliers aux instants dits de signalisation. Les instants de signalisation sont espacés entre eux de 1/2400 secondes. L'onde analogique transmise sur la voie 32 est donc porteuse d'information à ces instants de signalisation. A la réception, le modem 42 échantillonne l'onde reçue pour en extraire l'information qu'elle contient à chaque instant de signalisation et en déduire le symbole reçu. Cette extraction implique des opérations dites de traitement du signal reçu. Chaque symbole est ensuite converti en un sixbit dont les composants (bits) sont envoyés vers les terminaux destinataires. Autrement dit, pour l'exemple choisi, chaque sixbit est décomposé en cinq bits destinés au terminal 23 et un bit pour le terminal 27. Ce qui précède fait ressortir l'utilité de synchroniser les opérations gérant la circulation des bits entre chaque terminal et le modulateur proprement dit (par exemple 38). On s'intéresse ici en effet uniquement aux opérations d'émission. Chaque terminal est équipé de sa propre horloge (horloge externe au modem), oscillant à la fréquence de fonctionnement correspondante, soit 14400 ; 12000 ; 9600 ; 7200 ; 4800 ou 2400 c/s. Quant au modem, il dispose d'une horloge interne fournissant un signal à 14400 c/s et un signal à 2400 c/s. L'horloge interne du modem est équipée d'un oscillateur à verrouillage de phase (PLO). On a représenté sur la figure 2 un schéma de principe montrant des éléments d'un émetteur mis jeu pour réaliser l'invention. Cette figure permet de mieux situer l'invention au sein d'un système de transmission. On a supposé que seuls les canaux B et F, donc les terminaux 13 et 17, étaient actifs, comme indiqué plus haut. Les canaux B et F sont faits pour véhiculer des bits de données (D) et des signaux d'horloge (CK). Plus précisément, on a choisi de régler les horloges du système d'émission sur l'horloge externe à 12000 c/s appartenant au terminal 13 et de fournir au terminal un signal d'horloge à 2400 c/s réglé sur l'horloge externe à 12000 c/s. Donc toutes les 1/2400 secondes, et sous la commande de l'horloge externe (CK DTE 13), 5 bits de données du DTE 13 sont chargés dans un registre Rg à travers des portes G1. Durant ce même temps, un bit du DTE 17 est mis dans le registre Rg sous la commande du signal d'horloge à 2400 c/s dérivé du signal fourni par un oscillateur à verrouillage de phase PLO. Un commutateur n Sw permet d'orienter le signal horloge CK DTE 13 vers le PLO, tandis que le signal d'horloge à 2400 c/s dérivé du signal sortant du PLO est orienté vers le terminal DTE 17. Le contenu du registre Rg constitue un n sixbit" qui est transferré au modem 38 aux instants de signalisation, à travers une porte G2 placée sur la voie de jonction 44. L'ensemble registre Rg, porte G et commutateur S appartient au multiplexeur 36. Le mot de six bits sortant du registre Rg est soumis au modem 38. Il sert tout d d'abord à adresser une mémoire contenant une table de symboles SYMB, laquelle table délivre un symbole An fonction de la valeur ou composition binaire du sixbit. Ce symbole définit, dans le cas de la modulation DSB-QC, l'amplitude instantanée à donner à chacune des deux porteuses en quadrature. En pratique, le symbole An, et éventuellement des symboles précédemment extraits de la table SYMB., sont soumis à un traitement numérique dans un processeur de signal. Ce traitement engendre les échantillons numériquement codés de l'onde modulée à transmettre. Après passage dans un convertisseur numérique/analogique (D/A), l'onde analogique est transmise sur la ligne 32. L'homme de l'art comprendra cependant que les opérations au sein du processeur de signal, régies par (micro) programmes doivent s' enchaîner entre elles dans un ordre préétabli et parfaitement ordonnancé. En d'autres termes, l'admission d'un symbole et son traitement ne peuvent s'effectuer que lorsque le processeur est disponible à cet effet. En pratique, le microprogramme régissant les opérations du processeur comporte une instruction "LECTURE DONNEES A TRANSMETTRE". Cette instruction intervient à intervalles régulier au rythme baud". L'exécution de cette instruction définit donc de manière précise, l'instant de signalisation. Cet instant de signalisation commande l'ouverture de la porte G2 et définit aussi, dans le cadre de 1 invention, une fenêtre temporelle W dont le r81e et les caractéristiques seront précisées plus loin. L'instant de signalisation sera celui autour duquel se fera le réglage de synchronisation des horloges. Plus précisément, en fonctionnement, comme on l'a déjà mentionné, l'horloge d'un terminal relié à un canal actif est choisie, comme horloge externe de référence. Ce choix est fixé au préalable pour chaque configuration possible du systeme de transmission. Cette horloge sert à ajuster l'horloge interne du modem comportant un PLO. Quant aux signaux d'horloge des autres terminaux actifs, ils sont dérivés du signal horloge fourni par le PLO du modem et imposés aux dits autres terminaux actifs. Comme on l'a indiqué plus haut le réglage du PLO de l'horloge interne s'effectue uniquement aux instants de signalisation. De même que dans le programme du processeur modem on aura défini les instants de signalisation, de même aura-t-on prévu autour de l'instruction "LECTURE DONNEES A TRANSMETTRE" des instructions délimitant une fenêtre temporelle dont on comprendra l'utilité en considérant le fonctionnement du dispositif de la figure 3. La figure 3 représente un schéma bloc d'un mode de réalisation du dispositif de synchronisation d'horloges de l'invention. Ce dispositif comprend en gros le PLO et le commutateurs. L'horloge à verrouillage de phase (PLO) comporte un oscillateur à quartz 52 oscillant à la fréquence de 2592 KHz. Cet oscillateur débite un signal qui passe successivement par un premier diviseur 54 puis par un second diviseur 56. Le diviseur 54 est variable, c'est-à-dire conçu pour diviser soit par 8, soit par 9, soit par 10 selon les niveaux logiques sur ses entrées recevant une information dite ACTION. Le diviseur 56 est fixe : il divise par 20 la fréquence du signal qui lui est soumis. En fonctionnement normal, le signal Fl sortant du diviseur 56 oscille à 14400 c/s et constitue donc le signal d'horloge interne du modem. Ce signal est rebouclé sur un comparateur de phase 58 qui reçoit notamment le signal F2 à 12000 c/s. Ce signal F2 est fourni par l'horloge externe sur laquelle on a choisi d'ajuster l'horloge interne. La sélection de l'horloge externe, c'est-à-dire la sélection entre l'horloge CK du DTE 13 et celle du DTE 17 est faite dans un commutateur de sélection 60 en portant sa ligne SELECT au niveau logique haut ou bas selon que l'on désire choisir l'horloge du DTE 13 ou celle du DTE 17 comme horloge externe sur laquelle le PLO doit être réglé. En outre, le comparateur de phase 58 reçoit un signal W définissant la fenêtre de temps durant laquelle les opérations de réglage de l'horloge à verrouillage de phase s'effectueront. Cette fenêtre a dans le cas présent une largeur de 1/14400 seconde et est centrée sur l'instant de signalisation défini par le microprogramme comme indiqué plus haut. La sortie du diviseur variable 54 attaque aussi un diviseur multiple 62 lequel divise le signal soumis à l'entrée du diviseur par 20, en plusieurs signaux horloge. On retrouve là les fréquences sur lesquelles le système de communication est sensé pouvoir opérer, soit 14,4 ; 12 ; 9,6 ; 7,2 ; 4,8 et 2,4 Kc/s. Un dispositif de sélection 64 permet de choisir, en fonction de la configuration du système retenue, les sorties du diviseur 62 à utiliser. Pour l'exemple considéré, seule la ligne d'horloge CK vers le DTE 17 sera activée. On notera en outre sur la figure 3 deux lignes respectivement désignées par RQ COR. et COR. DONE dont on verra l'utilité plus loin. La figure 4 représente un mode de réalisation du comparateur de phase 58. Le signal F1 est appliqué à l'entrée d'un circuit différentiateur 70 fournissant des impulsions étroites correspondant aux flancs descendants de F1. Ces impulsions étroites sont soumises à l'entrée d'une porte ET 72 qui n'est ouverte que lorsque le signal W, représentant une fenêtre temporelle de largeur 1/14400 seconde centrée sur l'instant de signalisation fixé par le microprocesseur du modem 38, est au niveau haut. Le signal à la sortie du circuit 72 est désigné par REF. Un second circuit différentiateur 74 agit de la même façon que le circuit 70, mais sur le signal d'horloge externe F2 oscillant à 12000 c/s. Une porte ET 76 placée à la sortie du circuit 74 est contrôlée par le signal W pour ne laisser passer que les flancs descendants du signal F2. Le signal à la sortie du circuit 76 est désigné par EXT. CK REF. Le signal W de fenêtre est aussi soumis à un circuit différentiateur (POS. DIF.) 78 ne conservant que les transitions positives. Le signal sortant du circuit 78 est désigné par OPEN W. La sortie du circuit ET 72 est reliée à l'entrée (S) d'enclenchement d'une bascule R1; L'entrée (R) de restauration de cette même bascule est reliée aux sorties des circuits 76 et 78. Une autre bascule R2 a son entrée S reliée à la sortie du circuit 76 et son entrée R reliée à la sortie du circuit à travers un circuit ou logique (OR) 78. Les sorties logiques des bascules R1 et R2 sont reliées à un registre à deux positions R3 et R4. Le contenu des bascules R1 et R2 est transferré dans R3/R4 aux instants définis par le signal sortant du circuit 78. En d'autres termes on peut dire que, aux instants définis par l'apparition d'un flanc ascendant de la fenêtre W, le contenu des bascules R1 et R2 est transferré dans R3 et R4, tandis que les bascules R1 et R2 sont restaurées. Le contenu du registre R3/R4 servira à régler le diviseur variable, donc le PLO après qu'une demande de correction aura été exprimée (RQ COR.). On verra plus loin le détail de ces opérations. Après qu'une correction du PLO a été effectuée, le diviseur variable 54 engendre une impulsion dite "COR. DONE". Cette impulsion est envoyée à l'entrée d'une porte ET logique 80 dont la seconde entrée est reliée à la sortie de R4. La sortie de la porte 80 est reliée à l'entrée d'un circuit OU logique 82 dont la seconde entrée reçoit le signal F1 inversé en 84. La sortie du circuit OU 82 est reliée à l'entrée R de restauration d'une bascule 86 dont l'entrée d'enclenchement est reliée à la sortie du circuit 78. La sortie normale de la bascule 86 fournit l'information de demande de correction RQ COR signalée plus haut. Le contenu du registre R3/R4 sera à considérer dans son ensemble comme un groupe de deux bits ayant la signification suivante EMI12.1 <tb> R3 <SEP> R4 <tb> X <SEP> O <SEP> Pas <SEP> de <SEP> transition <SEP> négative <SEP> de <SEP> F2 <SEP> à <tb> ! <SEP> ! <SEP> ! <SEP> l'interieur <SEP> de <SEP> la <SEP> fenêtre <SEP> W <tb> . <SEP> . <SEP> . <SEP> <tb> ! <SEP> 0 <SEP> <SEP> ! <SEP> 1 <SEP> 1 <SEP> Transition <SEP> négative <SEP> de <SEP> F2 <SEP> après <SEP> centre <tb> fenêtre <SEP> (ou <SEP> transition <SEP> négative <SEP> de <SEP> F1 <tb> 1 <SEP> 1 <SEP> Transition <SEP> négative <SEP> de <SEP> F2 <SEP> avant <SEP> centre <tb> ! <SEP> 1 <SEP> ! <SEP> <SEP> fenêtre. <tb> ! <SEP> ! <SEP> ! <SEP> <tb> La figure 5 représente un diagramme temporel du fonctionnement du comparateur de phase 58. La première ligne représente la fenêtre W qui a ici une largeur de 1/14400 seconde et apparaît une fois par temps baud, c'est-à-dire toutes les 1/2400 s. Les seconde et troisième lignes représentent respectivement les signaux F1 à 14400 c/s et F2 à 12000 c/s. Sur la ligne suivante on a représenté l'impulsion OPEN W traduisant l'instant d'ouverture de la fenêtre W. Les deux lignes suivantes représentent respectivement les signaux 0 REF et EXT. CK REF traduisant les instants d'apparition de flancs descendants de F1 et F2 à l'intérieur d'une fenêtre W. Les quatre lignes suivantes représentent les signaux sur les sorties de R1, R2, R3 et R4. L'avant dernière ligne représente l'instant de demande de correction RQ COR fourni par la bascule 86. Quant à la dernière ligne elle représente la réponse COR. DONE indiquant au comparateur de phase 58 que la correction a été effectuée. En fonctionnement, l'action du comparateur de phase sur le diviseur variable dépend du mot binaire R3, R4 lequel fournit donc l'ordre ACTION mentionné plus haut. Si le mot ACTION est égal à 00 ou 10, un réglage ou asservissement rapide (accélération) du PLO est effectué. Autrement dit, le diviseur variable est fixé sur 8 (= division par 8) durant un demi temps bit, autrement dit durant 1/28800 seconde. Le diviseur variable passe ensuite sur 9 et y reste jusqu'à la prochaine fenêtre où le contenu de R3, R4 est examiné à nouveau. L'action dite d'accélération a pour but de ramener les transitions de l'horloge interne F1 à l'intérieur de la fenêtre. Par contre, si le mot ACTION est égal à 01 ou 11, le circuit PLO est soumis à un réglage ou asservissement dit lent. Plus précisément le fonctionnement est alors celui d'un PLO classique et ce uniquement aux instants de signalisation et à l'intérieur de la fenêtre temporelle W de largeur prédéterminée. Si le mot binaire R3, R4 est égal à 01 le diviseur variable est fixé sur 10 (en valeur décimale) tandis que si le mot binaire R3, R4 est égal :à 11 le diviseur variable est fixé sur 8. Dans ces deux derniers cas (R3, R4 égal à 01 ou 11) l'action sur le diviseur variable ne dure qu'une seule étape. Autrement dit la division par 8 ou 10 ne se fait qu'une fois puis le système passe sur une division par 9 jusqu'au prochain instant de signalisation. Bien que l'on ait décrit dans ce qui précède un mode préféré de réalisation de l'invention, il est évident que l'homme de l'art peut y apporter de nombreuses modifications de forme ou de détail sans pour autant sortir du cadre de ladite invention.

Claims: REVENDICATIONS 1. Procédé de synchronisation des horloges d'un système de transmission de données du genre dans lequel les bits de données en provenance de terminaux dits basses vitesses possédant des horloges dites externes et reliés à des canaux dits actifs sont destinés à être transmis à travers un modem possédant une horloge interne du genre à verrouillage de phase (PLO), ladite transmission s'effectuant sur une voie de communications à haute vitesse à des instants dits de signalisation, ledit procédé étant caractérisé en ce qu'il comporte les opérations suivantes : : - sélection d'une fenêtre temporelle de largeur prédéterminée à placer autour des instants de signalisation ; - sélection de l'une des horloges externes comme horloge sur laquelle le PLO est destiné à être réglé ; - recherche d'une transition du signal délivré par 11 horloge externe sélectionnée, à l'intérieur de chaque fenêtre temporelle et réglage du PLO en fonction du résultat de ladite recherche de transition, ledit réglage comprenant soit un asservissement rapide par accélération du PLO durant un intervalle de temps donné, lorsque ladite, transition n'apparaît pas à l'intérieur de la fenêtre considérée ; soit un asservissement lent du PLO lorsqu'une transition est présente, ledit, asservissement n'étant effectué qu'à l'interieur de la fenêtre considérée. 2. Procédé de synchronisation d'horloges selon la revendication 1, caractérisé en outre en ce que ladite fenêtre temporelle a une largeur égale à la période de ladite horloge interne. 3. Procédé de synchronisation d'horloges selon la revendication 1 ou 2 caractérisé en outre en ce que ladite sélection d'horloge externe est déterminée au préalable pour chacune des configurations de canaux actifs admises par le système de transmission de données. 4. Procédé de synchronisation d'horloges selon la revendication 3 caractérisé en outre en ce que ledit intervalle de temps durant lequel l'asservissement rapide du PLO, par accélération est effectué à l'intérieur d'une fenêtre temporelle donnée, est égal à 1/2 période d'horloge interne. 5. Procédé de synchronisation d'horloges selon la revendication 3 caractérisé en outre en ce que ledit modem utilise le procédé de modulation de type dit DSB-QC pour transmettre à chaque instant de signalisation un symbole choisi en fonction de la valeur binaire d'un groupe de bits prédéterminé fournis par lesdits canaux actifs, ledit symbole déterminant les valeurs des modulations d'amplitudes de deux porteuses en quadrature. 6. Dispositif de synchronisation des horloges d'un système de transmission de données du genre dans lequel les bits de données en provenance de terminaux dits actifs possédant chacun une horloge dite externe sont groupés selon un ordre prédéterminé pour être transmis à des instants dits de signalisation par modulation de type dit DSB-QC sous le contrôle d'une horloge dite interne, ledit dispositif étant caractérisé en ce qu'il comporte : : - des moyens de sélection reliés aux dites horloges externes pour sélectionner l'une d'entre elles sur laquelle l'horloge interne devra être réglée ; - un oscillateur à verrouillage de phase (PLO) comprenant notamment . un oscillateur à quartz ; . un comparateur de phases relié aux moyens de sélection ; . un diviseur variable relié au comparateur de phases et à l'oscillateur à quartz ; . un diviseur fixe relié au diviseur variable et fournissant le signal d'horloge interne à synchroniser sur le signal d'horloge externe sélectionné ; et, - des moyens de commande reliés ou comparateur de phase et fournissant un signal logique représentant une fenêtre temporelle centrée sur les instants de signalisation et à l'intérieur de laquelle les opérations de réglage du PLO s'effectueront. 7. Dispositif de synchronisation d'horloges selon la revendication 6, caractérisé en ce que l'instant précis de signalisation sur lequel est centrée la fenêtre temporelle, est défini par le microprogramme régissant les opérations d'un processeur appartenant au modulateur de type DSB-QC. 8. Dispositif de synchronisation d'horloges selon l'une des revendications 6 ou 7 et caractérisé en outre en ce que ledit comparateur de phase comporte des moyens de détection, de transition reliés au diviseur fixe et destinés à vérifier la présence à l'intérieur d'une fenêtre temporelle une transition de sens donné du signal d'horloge interne fourni par le PLO des moyens de mesure de phase reliés aux moyens de sélection d'horloge externe et mesurant le sens du déphasage entre les transitions des signaux d'horloge externe et horloge interne apparaissant éventuellement à l'intérieur d'une fenêtre temporelle - des moyens d'asservissement rapide reliés aux moyens de détection de transition et au diviseur variable pour fournir une commande destinées à accélérer le PLO en diminuant son coefficient de division durant un intervalle de temps donné en réponse à une commande indiquant l'absence de transition à l'intérieur d'une fenêtre temporelle ; et, des moyens d'asservissement lent reliés aux dits moyens de détection de transition et aux moyens de mesure de phase pour assurer pendant la durée de la fenêtre le réglage du PLO en fonction du signe de déphasage en réponse à une commande indiquant la présence d'une transition à l'intérieur de la fenêtre.

Inventors: PILOST, DANIEL
Applicants: COMPAGNIE IBM FRANCE, INTERNATIONAL BUSINESS MACHINES CORPORATION
Application year: 1983
Main classification: H04J3
IPC codes: H04J3, H04L7