PROCESS FOR MANUFACTURING A PLANAR FIELD-EFFECT TRANSISTOR HAVING A SUPPLEMENTARY BURIED GATE

Abstract: 1. Method of producing a field effect transistor of the type comprising source (3), gate (5) and drain (4) electrodes which are substantially arranged on the same face of a semiconductor chip (10) and further comprising an additional gate electrode which is accessible from the same face as the preceding electrodes, said additional gate being formed of at least one metallic rod (7) embedded into the semiconductor material of the chip abeam the gate electrode (5) and of a connection block (6), characterized in that it comprises the following steps : a) forming an epitaxial layer (2) of high resistivity on a semi-conductor wafer of high resistivity ; b) applying deposits of heat-resistive metal and of a very low thickness on the layer formed in step (a) in a manner to constitute the additional gate (6) and two marks (31, 32) of different patterns, c) forming an epitaxial layer (21) of low resistivity compared to the layer formed in step (a), the thickness of this layer of low resistivity being sufficiently small and the width of the metallic rod (7) being sufficiently small compared to the dimensions of the connection block (6) so that its epitaxial growing permits the metallic rod (7) to be covered while at least a portion of said block (6) and the two marks (31, 32) remain bare, d) deposition of ohmic source (3) and drain (4) contacts on the layer (21) epitaxially formed in step (c), e) deposition of a Schottky gate (5) on the epitaxial layer (21) formed in step (c) in facing relationship to the metallic rod (7) of the additional gate.

Description: TRANSISTOR A EFFET DE CHAMP DU TYPE PLANAR A GRILLE SUPPLEMENTAIRE ENTERREE ET PROCEDE DE REALISATION D'UN TEL TRANSISTOR L'invention concerne un transistor à effet de champ du type plan ou "planar" comportant une grille dans le plan commun aux 3 électrodes et une grille supplémentaire enterrée. Cette grille supplémentaire peut être raccordée à la première de façon permanente, par une connexion de résistance nulle ou quasi-nulle ; elle peut être aussi utilisée en grille auxiliaire, comme dans un transistor de type "bigrille". On connaît des transistors à effet de champ à deux grilles : - du type planar, où les deux grilles sont disposées en parallèle dans le même plan; - du type à canal horizontal avec grille supplémentaire (placée sous le dispositif), qui a été proposé par J.C. VOKES et ai dans la revue "Electronic Letters" Année 1979 Vol.15, pages 627 - 629. On connaît aussi des transistors à canal vertical ou P.B.T (permeable base transistor) dans lesquels le contrôle du courant est effectué par une grille présentant des mailles enterrées dans le matériau semiconducteur. Or, chacune de ces solutions présente des inconvénients dont les principales sont - pour les transistors planar, l'augmentation de la résistance d'accès aux grilles à partir de la source ou du drain, en raison de l'espacement supplémentaire nécessaire pour loger les deux électrodes parallèles de grille entre source et drain, cette résistance supplémentaire étant particulièrement gênante en très haute fréquence - pour le transistor de VOKES, il faut supprimer le substrat pour pouvoir déposer la deuxième grille sur la face arrière et résoudre un problème difficile d'alignement. - pour le transistor à canal vertical, la technologie de fabrication particulièrement délicate et complexe. L'invention vise à remédier à ces inconvénients. Le transistor à effet de champ selon l'invention est du type comportant des électrodes de source, grille et drain disposées sensiblement sur une même face d'une plaquette semiconductrice. Il est caractérisé en ce qu'il comporte en outre une électrode de grille supplémentaire accessible par la même face que les électrodes précédentes et constituée d'au moins un barreau noyé dans le matériau semiconducteur constituant la plaquette. L'invention sera mieux comprise, et d'autres caractéristiques apparaî tront, au moyen de la description qui suit, et des dessins qui l'accompagnent, parmi lesquels La figure l est une représentation simplifiée à trois dimensions d'un transistor selon l'invention Les figures 2 à 5 représentent des étapes de fabrication de ce tran sistor. La figure 6 est une coupe transversale d'un transistor selon l'invention. La plaquette ou fragment de plaquette semiconductrice 10, sur la figure 1, comporte un substrat l en matériau semiconducteur par exemple du type des composés III-V, soit, typiquement, l'arséniure de gallium. Une couche épitaxiale 2 de forte résistivité, est déposée sur le substrat 1 et supporte une électrode de grille consituée d'un plot 6 de raccordement et de barreaux ou doigts 7 en continuité métallique avec le plot 6, les barreaux étant parallèles et situés dans l'espace destiné à devenir l'intervalle source drain du transistor. Les dimensions du plot 6 sont, au minimum, de 50 microns sur 50 mi crons, et les doigts 7 ont une largeur d'environ 0,5 micron. Sur la couche 2, on a fait croître par épitaxie une couche 21 de type n, dopée par exemple à 1017 atomes d'impureté par centimètre cube. Dans le cas des dimensions indiquées pour le plot 6 et les doigts 7, seul le plot 6 n'est pas recouvert par la couche 21 qui présente par exemple 0,3 micron d'épaisseur. Enfin le transistor comporte une source 3, une grille 5 et un drain 4, comme un transistor à effet de champ classique. La grille 5 comporte un doigt 51 et un plot de raccordement 52. Pour fabriquer un transistor conforme à l'invention, on utilise un procédé comportant les étapes suivantes: Dans une première étape, on dépose par épitaxie (figure 2) une couche monocristalline 2 sur un substrat 1, en matériau constitué par exemple par de l'arséniure de gallium de très grande résistivité, dit pour cette raison "semi-isolant", mais pouvant être aussi constitué par un autre compo sé III-V de très grande résistivité. Par épitaxie en phase gazeuse, par exemple, on fait croître le monocristal pour former une couche 2 de forte résistivité et d'épaisseur de l'ordre de 5 microns, par exemple en Ga As 13 3 dopénàl0 atoines/cm Dans une deuxième étape (figure 3), on réalise des dépôts en métal réfractaire, tel que le tungstène, d'une épaisseur de 500 à 1000 angströms selon des dessins prédéterminés, en procédant par masquage préalable et découpage du masque par photolithographie, pour obtenir, par exemple, un dépôt rectangulaire 6 de dimensions 50 par 50 microns. En outre on forme au moins un dépôt allongé 7 raccordé au dépôt 6 et formant un doigt de largeur 0,5 micron dont la longueur est égale à la "largeur" de grille à constituer pour la grille dite "supplémentaire". En outre, on forme deux repères 31 et 32 de dessins très différents, et de dimensions minimales égales à environ 15 à 20 microns dans les deux sens. Ces repères sont situés par exemple aux deux extrémités d'une diagonale du rectangle constitué par la surface supérieure du dispositif. Dans une troisième étape (figure 4), on fait à nouveau croître le matériau par épitaxie de façon à constituer une couche 21 de même type de conductivité (n par exemple) que la couche 2 et de plus faible résistivité, par exemple en dopant l'arséniure de gallium à 1017 atomes par cm3. La croissance du matériau ne peut se produire au moins au début de l'étape, à l'endroit même des métallisations. Mais lorsqu'une certaine épaisseur de couche épitaxiale est formée 3000 angströms par exemple, il se forme des ponts de matériaux, notamment par dessus les dépôts 7 de faible largeur (0,5 micron). Au contraire le dépôt 6 et les repères 31 et 32 demeurent en grande partie découverts laissant notamment accessible pour le raccordement électrique la grille dite supplémentaire. Dans une quatrième étape (figure 5), à l'aide d'un masque obtenu par photolithographie, on forme, par dépôts successifs de métaux tels que le nickel, le germanium et l'or, des contacts ohmiques 3 et 4, dans des zones prédéterminées située de part et d'autre de la région de grille du transistor à effet de champ, afin de réaliser les électrodes de source et de drain. Dans une cinquième étape, (voir figure 5), on forme, par une méthode analogue à celle de l'étape précédente, mais en utilisant un métal de nature à former un contact de type Schottky, par exemple de l'aluminium, un dépôt métallique comportant un plot 52 et un prolongement digital 51, recouvrant la grille enterrée (6,7). Sur la figure 6, on a représenté le cas d'une grille enterrée à un seul barreau 7, situé au droit du doigt 51. On a tracé en trait interrompu les limites des régions désertes Z1 et Z2 de la couche semiconductrice 21, au voisinage des doigts de grille 51 et 7, lorsque des potentiels égaux sont appliqués aux deux grilles. On voit que le canal conducteur du transistor à effet de champ présente un étranglement entre les deux grilles, ce qui présente des avantages certains, notamment celui de limiter la consommation de courant circulant entre source et drain.

Claims: REVENDICATIONS 1. Transistor à effet de champ, d'un type comportant des électrodes de source, de grille et de drain disposées sensiblement sur une même face d'une plaquette semiconductrice, caractérisé en ce qu'il comporte en outre une électrode de grille supplémentaire accessible par la même face que les électrodes précédentes et constituées par au moins un barreau métallique noyé dans le matériau semiconducteur de la plaquette. 2. Transistor à effet de champ selon la revendication 1, caractérisé en ce que la grille supplémentaire comporte une partie non recouverte de matériau semiconducteur et un seul barreau métallique, la grille normale comportant un doigt disposé à la surface de la plaquette parallèlement audit barreau et au droit de celui-ci. 3. Transistor à effet de champ selon la revendication 2, caractérisé en ce qu'il comporte des repères métalliques situés à la même profondeur par rapport à la surface de la plaquette que la grille supplémentaire et présentant une partie dénudée. 4. Procédé de fabrication d'un transistor selon la revendication 1, caractérisé en ce qu'il comporte les étapes suivantes: a) formation d'une couche épitaxiale de forte résistivité sur une plaquette semiconductrice en matériau semiconducteur de forte résistivité; b) réalisation, sur la couche formée à l'étape (a), de dépôts en métal réfractaire de très faible épaisseur, de façon à constituer la grille supplémentaire et deux repères de dessins différents ; c) formation d'une couche épitaxiale de faible résistivité par rapport à la couche formée à l'étape (a) et d'épaisseur assez faible pour recouvrir les parties étroites de la grille supplémentaire tout en laissant à nu au moins une partie de cette grille et des repères; d) dépôt de contacts ohmiques de source et de drain; ; e) dépôt d'une grille Schottky sur la couche épitaxiale formée à l'étape (c) au droit des parties noyées de la grille supplémentaire. 5. Procédé selon la revendication 4, caractérisé en ce que la plaquette semiconductrice est en arséniure de gallium semi-isolant, la couche épita xiale formée à l'étape (a) est dopée n à 1013 atomes/cm3, les dépôts réalisés à l'étape (b) sont en tungstène d'une épaisseur de 500 à 1000 angströms, et la couche épitaxiale formée à l'étape (c), est dopée n à 1017 atomes/cm3, et d'une épaisseur ne dépassant pas 3000 angströms.

Inventors: JAY, PAUL ROBERT, RUMELHARD, CHRISTIAN
Applicants: THOMSON-CSF
Application year: 1983
Main classification: H01L29
IPC codes: H01L29, H01L21