METHOD AND CIRCUIT ARRANGEMENTS FOR PROCESSING DIGITAL VIDEO SIGNALS

Abstract: To save transmission capacity, only those parts of a single frame of a moving-picture signal (video signal) are transmitted in digital form which have changed compared with the preceding single frame as far as this is known to the receiver. The transmission coding process can be carried out with a continuous operating speed determined by the data rate of the transmission path since both the change decisions and the supplied uncoded frame data words are temporarily stored at the transmitter end for data processing and are supplied to the coding process after a variable delay. A temporary storage at the channel end can be omitted both in the transmitter and the receiver. The received frame data are directly decoded and the associated address data are used for updating the video information items located in the frame store which are only reproduced after a delay time - between zero and one frame period.

Description: Verfahren und Schaltungsanordnungen zur Umkodierung von Bewegtbildsignalen Die Erfindung bezieht sich auf ein Verfahren und Schaltungsanordnungen zur Umkodierung von Bewegtbildsignalen nach der Methode der Bild-zu-Bild-Kodierung für redundanzarme Übertragung in digitaler Form mit gleichmässigem Datenfluss auf dem Übertragungsweg, bei dem für die Übertragung auf der Sendeseite digitale Bildinformationen für solche Bildsegmente erzeugt werden, deren Bestimmung durch Vergleich der aktuellen, unkodierten Bilddaten mit den rastermässig entsprechenden, zeitlich um eine Vollbildperiode zurückliegenden Bilddaten, welche auch auf der Empfangsseite zur Verfügung stehen, als geänderte Bildanteile erfolgt, und bei dem auf der Empfangsseite die gleichmässig eintreffenden Bildinformationen geänderter Bildanteile zu den tatsächlich erforderlichen, ungleichmässig verteilten Zeitpunkten und Zeitspannen für die Bildrekonstruktion bereitgestellt werden. Die Schaltungsanordnungen für die Sende- und die Empfangsseite sind besonders für die Ausführung dieses Verfahrens entwickelt. Die Methode der Bild-zu-Bild-Kodierung (conditional replenishment) als solche ist bekannt und dient dazu, ein Bewegtbildsignal (Videosignal) in digitaler Form in einer Weise zu übertragen, bei der zur Einsparung von Ubertragungskapazität nur diejenigen Teile eines Einzelbildes aus der Bewegtbildfolge an die Empfänger übermittelt werden, die sich gegenüber dem vorangegangenen Einzelbild, soweit dieses bei den Empfängern vorliegt, geändert haben. Veröffentlichungen, die dieses technische Gebiet betreffen, z.B. BSTJ Vol 50 No 6, 1889 bis 1917; BSTJ Vol 51 No 1, 239 bis 259, IEEE Trans.COM Vol 24 No 10, 1175 bis 1180, sind Lösungen für die technische Realisierung senderseitiger Kodier- sowie empfängerseitiger Dekodiereinrichtungen zu entnehmen, bei denen sowohl die Erkennung als auch die geeignete Kodierung der geänderten Bildanteile synchron zur Folgefrequenz der zugeführten Bilddatenworte erfolgt. Dementsprechend müssen die Kodiereinrichtungen für eine hohe Arbeitsgeschwindigkeit ausgelegt sein, die jedoch nur während eines Teiles der verfügbaren Zeit benötigt und genutzt wird, weil die zu verarbeitenden Änderungen unregelmässig verteilt und mit unterschiedlicher Ausdehnung auftreten. Um für die Übertragung einen gleichmässigen Datenfluss am Ausgang des senderseitigen Encoders zu erzielen, ist es beim bekannten Stand der Technik erforderlich, einen kanalseitigen Pufferspeicher vorzusehen. Dementsprechend wird bei den Empfängern für die Dekodierung ebenfalls ein kanalseitiger Pufferspeicher am Eingang benötigt, der die gleichmässig eintreffenden, geänderten Daten zu den tatsächlich erforderlichen, ungleichmässig verteilten Zeitpunkten und Zeiträumen für die Bildrekonstruktion bereitstellt. Die Erfindung zielt darauf ab, zu einer wirtschaftlicheren technischen Realisierung der erforderlichen Kodier- und Dekodiereinrichtungen zu gelangen. Dabei sollen bisherige und neuartige, sowohl sender- als auch empfängerseitige Einrichtungen voll kompatibel sein. Als erstes Ziel der Erfindung, das einen - oder den wesentlichen Schritt in dieser Richtung darstellt, ist deshalb zunächst eine neue Arbeitsweise für die Umkodierung aufzuzeigen, die als Verfahren kategorisierbar ist. Dabei ist von wesentlicher Bedeutung, dass sich Vorgänge für die Umkodierung, die mit geringer Arbeitsgeschwindigkeit ablaufen können, und solche, die mit hoher Arbeitsgeschwindigkeit ablaufen müssen, auffinden und einander in vorteilhafter Weise zuordnen lassen. Für die technische Realisierung der zugehörigen Schaltungsanordnungen ergeben sich auf einer solchen Grundlage aufwandgünstige Möglichkeiten mit speziellen Schaltkreisen, VLSI-Schaltkreisen oder Prozessoren. Gemäss der Erfindung wird dieses Ziel hinsichtlich der Verfahrensweise für die Senderseite dadurch erreicht, dass sowohl Entscheidungen bezüglich geänderter Bildsegmente, die synchron zur Folgefrequenz der zugeführten Bilddatenworte getroffen werden, als auch zugeführte Bilddatenworte selbst zwischengespeichert und nach einer variablen Verzögerung dem eigentlichen, für die Übertragung vorgesehenen Kodiervorgang zugeführt werden, der mit einer kontinuierlichen, durch die Datenrate des Übertragungsweges bestimmten Arbeitsgeschwindigkeit abläuft und durch die zwischengespeicherten Entscheidungen gesteuert wird. Für die Verfahrensweise auf der Empfängerseite gilt gemäss der Erfindung, dass die empfangenen, Bild- und zugehörige Adressdaten enthaltenden Signale, ohne am Eingang zwi schengespeichert werden zu müssen, direkt verarbeitet werden, nämlich die empfangenen Bilddaten dekodiert und mit Hilfe der Adressdaten die im Bildspeicher be findlichen Bildinformationen aktualisiert werden, und dass diese erst nach einer Verzögerungszeit, die zwi schen Null und einer Vollbilddauer betragen kann, wiedergegeben werden. Neuartig und von ausschlaggebender Bedeutung für die Kodierung ist die quellenseitige Pufferung der noch nicht kodierten Bilddaten. Die Erkennung geänderter Bildanteile erfolgt zwar -wie auch bei der bekannten Methode - synchron zur Folgefreguenz der zugeführten Bilddatenworte. Allerdings werden nunmehr auch die Änderungsentscheidungen - z.B. als Adressen - ebenfalls zwischengespeichert und ermöglichen somit zu einem späteren Zeitpunkt einen augenblicklichen Zugriff zu den Bilddaten der geänderten Bildsegmente. Der Kodiervorgang kann nun kontinuierlich ablaufen, und zwar so, dass für die Übertragung über einen Kanal mit konstanter, niedriger Ubertragungsrate stets genau die erforderliche Informationsmenge erzeugt wird, womit sich auf der Senderseite eine kanalseitige Zwischenspeicherung der kodierten Information erübrigt. Auch die empfängerseitigen Dekodierer können die kontinuierlich eintreffenden Signale direkt, d.h. auch hier ohne kanalseitige Zwischenspeicherung, verarbeiten. Dabei wird ein für die Bildrekonstruktion bei den Empfängern ohnehin erforderlicher und vorhandener Bildspeicher auch für die Zwecke der zeitlichen Pufferung mitverwendet. Für die technische Realisierung von Schaltungsanordnungen der Kodier- und Dekodiereinrichtungen sieht die erfindungsgemässe Lösung folgendes vor, und zwar für einen Encoder auf der Sendeseite: - einen Eingangspuffer mit unabhängig adressierbaren Schreib- und Lesezugriffen, vorzugsweise als RAM Speicher ausgebildet, - einen Bildspeicher mit unabhängig adressierbaren Schreib- und Lesezugriffen, vorzugsweise als RAM Speicher ausgebildet, - einen Segmentierer zur Bestimmung geänderter Bild anteile durch Vergleich von Bilddaten, die eine Vollbildperiode auseinander liegen, - einen Adressenzähler für die einzelnen Bildpunkte eines Vollbildes und - eine Baugruppe, in der alle Schaltungen auf geringe Arbeitshöchstgeschwindigkeit ausgelegt sein können, insbesondere solchen für - das Zwischenspeichern von Anfangs- und Endadressen von Bildpunkten, - die Übertragungskodierung geänderter Bildanteile und - die Auswertung von Adressen zur Steuerung des Übertragungskodiervorganges und der Speicherzu griffe sowie für das Verschachteln von kodierten Bilddaten, Adress- bzw. Steuerkodeworten, ein schliesslich Parallel/Serien-Wandlung. Für den Decoder auf der Empfängerseite wird die erfindungsgemässe Schaltungsanordnung gebildet durch - einen Bildspeicher mit unabhängig adressierbaren Schreib- und Lesezugriffen, vorzugsweise als RAM Speicher ausgebildet, - einen Adressenzähler für die einzelnen Bildpunkte ei nes Vollbildes und durch - eine Baugruppe, in der alle Schaltungen auf geringe Arbeitshöchstgeschwindigkeit ausgelegt sein können, insbesondere solchen für - die Serien/Parallel-Wandlung der empfangenen Da ten, deren Trennung in Bilddaten sowie Adress bzw. Steuerkodeworte für die Steuerung des Über- tragungsdekodiervorganges und der Speicherzugriffe und - - die Ubertragungsdekodierung geänderter Bildanteile. Der wesentliche Vorteil gegenüber bisher bekannten Encodern und Decodern besteht bei solchen Ausführungsformen der Erfindung darin, dass wichtige Schaltungsteile eine geringere Arbeitshöchstgeschwindigkeit erfordern und nicht stossweise, sondern kontinuierlich arbeiten. Besonders bevorzugte Ausführungsformen der Erfindung ermöglichen infolge dieser günstigen Voraussetzungen, die Schaltungen einer Baugruppe für die geringe Arbeitshöchstgeschwindigkeit in einem programmierbaren Koder bzw. Dekoder-Prozessor zu vereinigen. Diese Voraussetzungen sind auch bei einer VLSI-Realisierung mit speziellen Schaltkreisen von beträchtlicher Bedeutung. Bei einer bevorzugten Ausgestaltung des Umkodierverfahrens gemäss der Erfindung können die unkodierten Bilddaten mittels eines RAM-Speichers mit der Kapazität eines Vollbildes, unabhängig davon, ob geänderte oder nicht geänderte Bildanteile repräsentiert werden, um eine Zeit zwischen Null und einer Vollbildperiode verzögert und für die Ubertragungskodierung beim Auslesen die Daten nicht geänderter Bildanteile zumindest zum grössten Teil übersprungen werden. Der als Eingangspffer wirkende RAM-Speicher nimmt also alle quellenseitig angelieferten Bilddaten auf und gibt die zu kodierenden mehr oder weniger verzögert ab. Im wesentlichen werden nur diejenigen Bilddaten ausgelesen und kodiert, welche zu Bildsegmenten, d.h. zu einzelnen oder mehreren zusammenhängenden Bildpunkten gehören, die als geändert erkannt wurden. Mindestens diese Daten müssen im Eingangspuffer zwischengespeichert werden. Aus technischen Gründen ist es jedoch sinnvoller, alle quellenseitig angelieferten Daten geänderter und nicht geänderter Bildanteile zwischenzuspeichern. Dies ist beispielsweise für eine weitere vorteilhafte Ausgestaltung des erfindungsgemässen Umkodierverfahrens von Bedeutung, bei dem die unkodierten und die kodierten Bilddaten mittels getrennter RAM-Speicher verzögert und zwei unabhängige Zugriffsadressen verwendet werden, die jeweils auf beide RAM-Speicher anzuwenden sind und von denen die eine die Dateneingabe und das Auslesen der für die Segmentierung benötigten kodierten Bilddaten steuert und dabei kontinuierlich alle verfügbaren Adressen durchläuft, während die andere das Auslesen der für die Übertragungskodierung benötigten und das Einschreiben der kodierten Bilddaten steuert und im wesentlichen nur die Adressen durchläuft, die geänderten Bildpunkten entsprechen, wobei die Differenz beider Adressen den Füllstand der verwendeten Speicher angibt. Der so gewonnene Füllstand kann für eine Beeinflussung der Kodierung benutzt werden. Eine derartige Beeinflussung des Kodierprogramms kann zweckmässigerweise darin bestehen, dass der aktuelle Füllstand der RAM-Speicher beim Umkodiervorgang bezüglich der zu erzeugenden Datenrate zwecks Verhinderung von Überlauf bzw. Leerlaufen der RAM-Speicher berück sichtigt wird. Während bei geringem Füllstand die Datenrate vergrössert werden kann, ist diese bei grossem Füllstand entsprechend zu reduzieren. Um bei einer derartigen Reduktion der erzeugten Datenrate die Qualitätseinbussen gering zu halten, kann in weiterer Ausgestaltung des erfindungsgemässen Verfahrens vorgesehen werden, dass auch Informationen bezüglich der Lage und der Ausdehnung geänderter Bildanteile auch zur Beeinflussung der beim Übertragungskodiervorgang zu erzeugenden Datenrate herangezogen werden. Dies kann in überraschender Weise beispielsweise auch da durchgeschehen,dass Bildanteile innerhalb eines Bereiches, in dem Änderungen vorliegen, die sich selbst aber nicht geändert haben, in ein zu kodierendes Bildsegment mit einbezogen werden, für dessen Kodierung insgesamt jedoch weniger Daten benötigt werden als für die Kodierung der einzelnen geänderten Bildanteile innerhalb eines solchen Segments. Schliesslich ergibt sich noch eine bevorzugte Ausgestaltung des Kodierverfahrens, bei der zur Beeinflussung der beim übertragungskodiervorgang erzeugten Datenrate der relative Anteil geänderter Bildpunkte am gesamten Füllstand des zur Verzögerung der aktuellen, unkodierten Bilddaten dienenden RAM-Speichers benutzt wird. Hierdurch kann eine Vorausabschätzung über die zu erwartende Datenmenge, die kodiert werden muss, vorgenommen werden, und dementsprechend kann eine noch bessere Steuerung des Kodiervorganges erreicht werden. In der Zeichnung sind zur näheren Erläuterung der Erfindung sowie zum Vergleich mit der bekannten Methode zur Bild-zu-Bild-Kodierung bzw. -Dekodierung Block schaltbilder angegeben, anhand derer die Arbeitsweise und der schaltungstechnische Aufbau schematisch beschrieben wird. Dabei zeigen: Fig. 1: als Blockschaltbild die Einrichtungen für die konventionelle Bild-zu-Bild Kodierung auf der Senderseite; Fig. 2: als Blockschaltbild die Einrichtungen für die konventionelle Bild-zu-Bild Dekodierung auf der Empfängerseite; Fig. 3: als Blockschaltbild die Einrichtungen für die neuartige Umkodierung auf der Sendeseite; Fig. 4: als Blockschaltbild die Einrichtungen für die neuartige Umkodierung auf der Empfängerseite; Fig. 5: ein weiteres Blockschaltbild mit dem Encoder für die Sendeseite und Fig. 6: ein weiteres Blockschaltbild mit dem Decoder für die Empfängerseite. Konventionelle Bild-zu-Bild- (Interframe-) Kodierverfahren, die nach der Methode des conditional replenishment" arbeiten, erzielen u.U. eine beträchtliche Datenreduktion der zu übertragenden digitalen Bildinformation. Die grundsätzliche Arbeitsweise eines derartigen Kodiersystems wird anhand des in Fig. 1 dargestellten Blockschaltbildes erläutert: Der Segmentierer 1 erhält als Eingangssignale die aktuelle, zu übertragende sowie die um eine Vollbildperiode verzögerte Bildinformation, letzte über den Dekodierer 2 in einer Form, wie sie auch dem Empfänger zur Verfügung steht. Daraus wird eine Entscheidung abgeleitet, ob eine signifikante Änderung von einem Vollbild zum nächsten stattgefunden hat. Im allgemeinen entstehen dabei zusam menhängende, als geändert erkannt ruppen von Bildpunkten (Segmente einer Bildzeile.. Der Kodierer 3 hat die Aufgabe, die Bildinformation in den als geändert erkannten Segmenten mit möglichst wenigen Binärzeichen darzustellen, die zum Empfänger zu übertragen sind. In den Bildteilen, die nicht geändert sind, wird nichts übertragen. Der Halb- und Vollbildspeicher 4, der eine Signalverzögerung um eine Vollbildperiode zulässt, erhält genau diejenige neue Information in dekodierter Form eingeschrieben, die auch zum Empfänger übertragen wird. Die verzögerte Bildinformation wird sowohl vom Segmentierer 1 als auch vom Kodierer 3 verwendet. Die ungleichmässig im Bild verteilten geänderten Segmente machen eine zusätzliche Adressenübertragung notwendig. Die Adressen werden vom Adress-Koder 5 an den Multiplexer 6 geliefert. Ausserdem erzeugt der Kodierer 3 einen ungleichmässigen Datenfluss, der durch die Verwendung eines Pufferspeichers 7 zwischen dem Multiplexer 6 und dem Kanal ausgeglichen werden muss. Der Dekoder eines Empfangsgerätes - siehe Fig. 2 - benötigt einen entsprechenden Pufferspeicher 9 an seinem Eingang. In diesen wird die übertragene Information mit gleichmässiger Datenrate eingeschrieben. Das Auslesen erfolgt nach Trennung der Adressen- und Bilddaten im Demultiplexer 10 in ungleichmässiger Folge immer dann, wenn ein übertragenes, geändertes Bildsegment in das rekonstruierte Bildsignal einzufügen ist. Die Aktualisierung der im Halb- und Vollbildspeicher 4'vorliegenden Daten erfolgt über den Adress-Dekoder 8 und den Dekodierer 19 für die Bilddaten. Die im Koder une Decoder verwendeten Bildspeicher 4, 4' besitzen normalerweise eine Speicherkapazität entsprechend einem digitalisierten Vollbild. Für ein Schwarzweiss-Bild der 625-Zeilen-Norm sind dies ca. 30C KByte. Die Pufferspeicher müssen etwa die in einer Vollbild Periode zu übertragende Informationsmenge aufnehmen können. Bei 2 Mbit/s Übertragungsrate entspricht dies ca. 10 Byte. Die Arbeitsgeschwindigkeit der verwendeten Elektronik bei diesen konventionellen Schaltungen muss die Kodierung oder Dekodierung eines einzelnen Bildpunktes innerhalb eines Abtasttaktes (z.B. 100 ns) erlauben. Aufbau und Arbeitsweise des erfindungsgemässen Systems werden nun für die Senderseite im Zusammenhang mit den Fig. 3 und 5 und für die Empfängerseite im Zusammenhang mit den Fig. 4 und 6 erläutert. Bei dem neuartigen - s. Fig. 3 - Kodiersystem ist der Koder auf der Senderseite mit einem Eingangspufferspeicher 12 ausgerüstet. Der Puffer 12 nimmt die quellenseitig angelieferten Bilddaten auf und gibt sie nach einer Verzögerungszeit, die zwischen Null und einer Vollbildperiode variieren kann, an den Coder 14 weiter. Im wesentlichen werden nur diejenigen Bilddaten aus dem Puffer 12 ausgelesen und im Coder 14 verarbeitet, die zu Bildsegmenten gehören, welche mit Hilfe des Segmentierers 16 als geändert erkannt wurden. Nur diese Daten müssen mindestens im Puffer 12 gespeichert sein. Vorteilhaft und sinnvoll ist jedoch eine technische Anordnung, bei der alle Eingangsdaten im Puffer 12 aufgenommen werden. Wird der Puffer 12 als RAM-Speicher realisiert, können beim Auslesen die nicht benötigten Adressen übersprungen werden. Der Segmentierer 16 arbeitet auf konventionelle Weise. Die dem Eingang des Coders 14 zugeführten Bilddaten und die diesen örtlich zugeordneten, zeitlich um eine Vollbildperiode zurückliegenden Bildinformationen, die aus dem Bildspeicher 18 entnommen werden, verwendet der Segmentierer 16 zur Bestimmung der geänderten Bildsegmente. Die über deren Lage und Ausdehnung gewonnene Information wird in einem Adresspuffer 20 zwischengespeichert und anschliessend mittels einer Adressensteuerung 24 für den Ubertragungskodiervorgang verwendet. Diese Zwischenspeicherungkann in Form von Adressen (absolut oder differentiell) oder von Tabellen ("bit-map") erfolgen. Der Kodierer 14 verwendet die im Eingangs-Puffer 12 verzögerte Eingangsinformation sowie die im Bildspei cherl8verzögerte, bereits früher kodierte Bildinformation, die um eine weitere Vollbild- und/oder Halbbildperiode zeitlich zurückliegt. Die neu kodierte Information wird mit Adressen versehen und über einen Nachrichtenkanal übertragen. Ausserdem wird sie in rekonstruierter Form in den Bildspeicherl8eingeschrie- ben. Die Art der Kodierung ist für die Schaltungsanordnung nicht wesentlich. Es kann sich dabei um einfache Verfahren mit Bild-zu-Bild-Prädiktion oder um komplexe Multi-Mode-Kodierungen handeln, sowie um Kodierungen, die eine Bewegungskompensation einschliessen. Der Bildspeicher 18hat eine Speicherkapazität entsprechend der Digitalinformation eines Vollbildes. Er muss die Möglichkeit des Mehrfachzugriffes besitzen, die sich unter anderem mit einem genügend schnellen RAM-Speicher realisieren lässt. Die Adressierung des Eingangs-Puffers 12 und des Bildspeichers 18 ist im folgenden unter der Voraussetzung beschrieben, dass es sich um RAM-Speicher handelt, bei denen die Bildpunktadressen den Speicher-Adressen fest zugeordnet sind. Unter dieser Voraussetzung lassen sich zwei voneinander unabhängige Adressierungsmechanismen angeben, die jeweils für beide Speicher eingesetzt werden können. Die von einem Adresszähler 22 vorgegebene Adresse wird sowohl für den Eingangs-Puffer 12 zum Einschreiben der Eingangsdaten als auch für den Bildspeicher 18 zum Auslesen der korrespondierenden Werte aus dem vorausgegangenen Vollbild verwendet. Diese beiden Werte werden dem Segmentierer 16 zugeführt. Der Adresszäh ler 22 wird mit dem Bildpunkttakt der eingegebenen Bilddaten getaktet und mit dem Vollbildpuls auf Null zurückgesetzt. Die benutzten Speicheradressen werden zumindest während der aktiven Zeilendauer - kontinuierlich und lückenlos durchlaufen. Die aus dem Adressenpuffer 20 ausgelesenen Informationen über die geänderten Bildsegmente werden von der Adressen-Steuerung 24 verarbeitet und so aufbereitet, dass alle für einen Kodierschritt notwendigen Bilddaten aus dem Eingangs-Puffer 12 und dem Bildspeicher 18 gelesen werden können. Zwischen den dazu notwendigen Einzeladressen bestehen einfache und nicht veränderliche Relationen. Das Fortschalten der Adressen erfolgt mittelbar durch den Kanaltakt, der die Koder-Schaltung veranlasst, neue Ausgangskodeworte für die Übertragung bereitzustellen. Innerhalb eines zusammenhängenden Segments werden die Adressen im Normalfall kontinuierlich weitergezählt, die Adressen zwischen einzelnen Segmenten (unveränderte Bildteile) werden jedoch ohne Wartezeiten übersprungen. Die vom Adressen-Zähler 22 und vom Adressen-Puffer 20 vorgegebenen unterschiedlichen Adressen bzw. Adressgruppen sind innerhalb vorgegebener Grenzen voneinander unabhängig; ihr Abstand voneinander entspricht dem Grad der Belegung (= Füllstand) des Eingangs-Pufferspeichers 12 in einer konventionellen Anordnung. Beim Eingangs-Puffer 12 muss die vom Adressen-Zähler 22 vorgegebene Einschreibadresse stets der von der Adressen-Steuerung 24 vorgegebenen Ausleseadresse vorauseilen. Der Abstand zwischen diesen Adressen darf beliebig klein, jedoch nicht Null werden. Der Eingangs-Puffer 12 ist dann fast leer, die vollständige Entleerung wird in konventioneller Weise verhindert. Der maximale Abstand zwischen den Adressen ist durch die gesamte Kapazität des Eingangs-Puffers 12 gegeben (z.B. ein Vollbild). Ein für die Kodierung benötigter Wert aus dem Eingangs-Puffer 12 darf nicht durch den nächsten Einschreibvorgang überschrieben werden, bevor er ausgelesen wurde, d.h. der Abstand muss kleiner sein als der genutzte Adressumfang. Ein Uberschreiten dieses Abstandes, das einem Pufferüberlauf entspricht, lässt sich durch geeignete Massnahmen bei der Steuerung des Kodiervorganges verhindern. Beim Bildspeicher 18 eilt die durch die Adressen Steuerung 24 vorgegebene Einschreibadresse für neu kodierte Bildpunkte der durch den Adressen-Zähler 22 vorgegebenen Ausleseadresse (für die Segmentierung) voraus. Hier gelten die gleichen Randbedingungen wie beim Eingangs-Puffer 12. Bei Einhaltung der Bedingungen für den Eingangs-Puffer 12 und gleicher Kapazität von Eingangs-Puffer 12 und Bildspeicher 18 sind auch beim Bildspeicher 18 keine unerlaubten Zustände möglich. Konflikte mit weiteren Ausleseadressen beim Bildspeicher 18 (Halbbild- und Vollbildverzögerung, evtl. Zeilenverzögerung) sind nicht möglich, da deren Abstand von der Einschreibadresse konstant bleibt und im erlaubten Bereich liegt. Ist der Eingangs-Puffer 12 voll, so eilt die Ausleseadresse im Bildspeicher 18 der Einschreibadresse nur wenig nach; ist er leer, so ergibt sich für den Abstand der Adressen im Bildspeicher 18 fast der gesamte Adressumfang. Die Summe der Abstände in beiden Speichern 12 und 18 ist gleich deren Adressumfang. Zusätzliche Steuermöglichkeiten beruhen auf im folgenden näher erläuterten Massnahmen. In üblicher Weise kann der Füllstand (Adressendifferenz) des Eingangs-Puffers 12 zur Steuerung der Betriebszustände des Coders 14 verwendet werden. Darüber hinaus sind jedoch zusätzliche Informationen verfügbar, z.B. wie gross der relative Anteil an geänderten Bildpunkten an der insgesamt gepufferten Eingangsinformation ist. Diese Information ist durch einen Segment-Integrierer 26 zu gewinnen, der die Zahl der erkannten bzw. verarbeiteten geänderten Bildpunkte kontinuierlich aufintegriert. Diese Zusatzinformation ermöglicht eine Verbesserung der Kodersteuerung. Der wichtigste Vorteil dieses neuartigen Bild-zu-Bild Kodiersystems liegt in der erzielten Reduktion der Arbeitshöchstgeschwindigkeit des Kodierers 14. Der Kodierer 14 ist der umfangreichste und komplexeste Teil der gesamten Schaltungsanordnung auf der Senderseite. Er muss bei einem konventionellen System mit der Geschwindigkeit arbeiten können, mit der die Bilddaten erzeugt werden (z.B. 10 MHz bei 5 MHz Video-Bandbreite). Bei dem neuartigen System mit Eingangspuffer 12 wird die Arbeitsgeschwindigkeit des Kodierers 14 hingegen durch die Übertragungsrate des Kanals bestimmt. Bei einer Datenrate von 2 Mbit/s und Kodeworten von durchschnittlich 4 bit Länge beträgt die Arbeitsgeschwindigkeit 0,5 MHz. Die Geschwindigkeit ist umgekehrt proportional zum Reduktionsfaktor, was die Realisierung komplexer Kodier-Verfahren mit hoher Datenreduktion erleichtert. Besonders wichtig ist die Geschwindigkeitsreduktion, wenn zur Aufwandsersparnis Prozessoren (Mikroprozessoren, Signalprozessoren, Bit-Slice-Prozessoren) eingesetzt werden sollen. In diesem Fall sind Anordnungen sinnvoll, die nur noch im geringen Umfang spezielle Logikschaltungen erfordern (z.B. für den Segmentierer 16), während alle anderen Funktionen von einem oder mehreren Prozessoren in Verbindung mit internen und peripheren Speichern durchgeführt werden können. Der insgesamt beim neuartigen Bild-zu-Bild-Kodiersystem erforderliche höhere Speicherplatzbedarf ist angesichts der erzielbaren Vorteile und der Fortschritte der Speicherintegration von geringer wirtschaftlicher Bedeutung. Eine Dekoder-Schaltungsanordnung für die Empfangsseite - s.Fig. 4 - benötigt keinen Eingangspuffer. Die vom Übertragungskanal mit gleichmässiger Datenrate angelieferten Signale werden von einem Demultiplexer 30 in Adress- und Bilddaten getrennt und die Bilddaten sofort im Dekodierer 32 dekodiert. Die Adressen werden dazu verwendet, die zur Bildrekonstruktion benötigten, örtlich zugeordneten Bildinformationen aus einem Bildspeicher 18' zu lesen. Die dekodierten Bilddaten werden daraufhin in den Bildspeicher 18' eingeschrieben. Anstelle einer kanalseitigen Pufferung der Eingangsdaten ist bei der hier vorgeschlagenen neuartigen Bildzu-Bild-Dekodierung eigentlich ein Ausgangspuffer notwendig. Auch ein solcher spezieller. Pufferspeicher kann jedoch entfallen, da der empfängerseitig für die Bildrekonstruktion benötigte Bildspeicher 18' auch alle Anforderungen an einen Ausgangspuffer mit erfüllt. Das Auslesen der Ausgangsdaten aus dem Bildspeicher 18' erfolgt mit einer vom Einschreibvorgang unabhängigen Adressierung, die den gesamten Adressraum des Bildspeichers 18' kontinuierlich durchläuft. Eine empfängerseitige Dekoderschaltung 32 muss dementspechend nur den Demultiplexer 30, den Dekodierer 32, einen ohnehin für die Bildrekonstruktion erforderlichen Bildspeicher 18' und einen Adressen-Zähler 22' enthalten. Die volle Kompatibilität zwischen konventioneller und neuartiger Bild-zu-Bild-Kodierung/Dekodierung ist gewährleistet. In beiden Fällen herrscht eine gleichmä ssige Datenrate auf dem Übertragungskanal. Eine kanalseitige Pufferung der empfangenen Signale ist beim konventionellen System erforderlich, beim neuartigen System hingegen aber auch nicht schädlich. Die Fig. 5 und 6 zeigen nochmals Ausführungsformen der Erfindung, wobei besonderes Gewicht auf die Glie- derung und die Ausführung von Funktionselementen, die mit hoher bzw. niedriger Geschwindigkeit arbeiten, gelegt ist. Fig. 5 betrifft die Senderseite. Die Schaltungsanordnung besteht aus vier Haupt-Baugruppen, dem Eingangs Pufferspeicher 34, dem Coder-Bildspeicher 36, dem Codier-Prozessor 38 und dem Segmentierer 40. Ausserdem ist ein Adressen-Zähler 42 vorhanden. Sowohl der Eingangs-Pufferspeicher 34 als auch der Coder-Bildspeicher 36 sind als RAM-Speicher (Random access memory) ausgeführt. Sie besitzen eine Speicherkapazität, die ausreicht, um jeweils ein vollständiges Vollbild (frame) in digitaler Form, z.B. mit 8 bit je Bildelement (pel = picture-element) aufzunehmen. Wird ein Bildsignal z.B. mit 720 Bildpunkten je Zeile abgetastet, mit 8 bit je Bildpunkt digitalisiert, und enthält jedes Vollbild 576 aktive Zeilen, so muss jeder Speicher 34, 36 mindestens 414.720 Byte aufnehmen können. Unter Verwendung von Speicherbausteinen, die z.B. je 64 Kbit aufnehmen können, werden mindestens 54 derartige Speicherbausteine benötigt, die in geeigneter Weise zu einem der genannten Bildspeicher 34, 36 zusammenzusetzen sind. Die fortlaufend bei Abtastung und Digitalisierung eines Videosignals erzeugten Bildpunkt-Werte werden in fortlaufenden Adressen der beiden Speicher 34, 36 abgelegt, wobei jeder Bildpunkt einer festen Speicheradresse zugeordnet wird. Jeder der beiden Speicher 34, 36 besitzt mindestens zwei von einander unabhängige Ein-/Ausgabe-Zugriffsmöglichkeiten, die wahlweise gleichzeitig oder zeitlich verschachtelt das Lesen oder Schreiben unter unterschiedlichen Adressen erlauben. Der Codier-Prozessor 38 ist ein speziell entwickelter oder für allgemeine Anwendungen geeigneter Signalprozessor, der mit Hilfe eines fest gespeicherten oder ladbaren Programms für die vorgesehene Anwendung programmiert wird. Der Prozessor 38 führt die für den Übertragungskodiervorgang notwendigen Schritte der Signalverarbeitung aus und ist ausserdem in der Lage, über seine Ein-/Ausgangsschnittstellen dem Eingangspufferspeicher 34 und dem Coder-Bildspeicher 36 Adressenwerte zu übermitteln, Daten zum Einschreiben zu senden und gelesene Daten zu empfangen. Er kann ausserdem weitere Adress- und Steuerdaten abgeben oder aufnehmen und kodierte Informationen für die Ubertra- gung über einen Nachrichtenkanal ausgeben. Der Segmentierer 40 ist ein weiterer, unabhängig arbeitender Schaltungsteil, der an zwei Eingangsschnittstellen einerseits die von der Bildsignalquelle kommenden, digitalen Bildpunktwerte, andererseits die aus dem Coder-Bildspeicher 36 ausgelesenen Bildpunktwerte des vorausgegangenen Vollbildes übernimmt. Dabei handelt es sich um Bildpunkte, die in der Bildebene an genau der gleichen Stelle liegen, aber zeitlich um eine Vollbildperiode gegeneinander verschoben sind. Aufgabe des Segmentierers 40 ist es, festzustellen, ob innerhalb der aktuellen Vollbildperiode an der jeweiligen Stelle im Bild eine signifikante Änderung der Bildinformation aufgetreten ist. Der Segmentierer 40 fasst die geänderten Punkte zu möglichst zusammenhängenden Gruppen von Bildpunkten (Segmenten) zusammen und übermittelt jeweils die Anfangs- und die Endadresse eines Segments an den Codier-Prozessor 38. Der Adressen-Zähler 42 stellt die Zuordnung zwischen den von der Signalquelle gelieferten Bildpunktwerten bzw. ihrer Lage in der Bildebene und den für sie in den beiden Speichern 34 und 36 vorgesehenen Speicherstellen her. Jeweils zu Beginn einer Vollbildperiode wird der Adressen-Zähler 42 auf den Wert Null zurückgesetzt. Mit jedem Taktpuls, mit dem ein Bild abgetastet und digitalisiert wird, wird der Adressen-Zähler 42 um einen Schritt aufwärts gezählt. Für ein Bildsignal, das z.B. mit 720 Bildpunkten je Zeile und 576 aktiven Zeilen je Vollbild digitalisiert wird, muss der Adressen-Zähler 42 mindestens bis 414.719 zählen können und damit mindestens 19 Binärstellen umfassen. Die vom ndressen-Zaaler 42 gelieferten, fortlaufenden Zahlenwerte, nämlich die jeweiligen vollständigen, binär codierten Zählerstände, werden als Adressen für den Schreib-Eingang (write-port, Adress in) des Eingangs-Pufferspeichers 34 verwendet. Mit jedem Taktimpuls, der einen neuen, von der Quelle abgegebenen Bildpunktwert begleitet, wird dieser Wert in die der vorliegenden Adresse zugeordnete Speicherstelle eingeschrieben. Gleichzeitig wird der gleiche Adressenwert auch an den Lese-Adresseneingang (read port, Adress in) des Coder-Bildspeichers 36 angelegt, und es wird der in der dieser Adresse zugeordneten Speicherstelle abgelegte Bildpunktwert ausgelesen (read port, Data out). Beide Werte, nämlich der aus dem Coder-Bildspeicher 36 ausgelesene und der gleichzeitig in den Eingangspuffer- speicher 34 eingeschriebene Wert werden dem Segmentierer 40 zugeführt, der in der schon beschriebenen Weise daraus eine Anderungs-Entscheidung ableitet. Die Änderungsentscheidungen werden in Form von Anfangsund Endadressen der als geändert erkannten zusammenhängenden Bereiche innerhalb der Bildzeilen an den Codier Prozessor 38 übergeben und dort unter Kontrolle durch das Steuerprogramm in einem bestimmten Teil eines internen Arbeitsspeichers für die spätere Benutzung zwischengespeichert. Die Speicherung erfolgt in Form eines "FIFO-Stack" ("first-in, first-out"), d.h. in einem sequentiell zugreifbaren Bereich, in dem Daten in der gleichen Reihenfolge, in der sie eingeschrieben wurden, zu einem späteren Zeitpunkt wieder gelesen werden können. Dieser FIFO-Stack hat die Eigenschaft, dass in zeitlich unregelmässiger Folge stets neue Adresswerte vom Segmentierer 40 in den Arbeitsspeicher aufgenommen werden und davon unabhängig jeweils die ältesten Werte aus dem Arbeitsspeicher entnommen und gleichzeitig gelöscht werden können. Der Codierprozessor 38 erhält damit die Möglichkeit, festzustellen, welche der in dem Eingangspuffer 34 gespeicherten Bildpunktwerte geändert sind, und zwar zu einem Zeitpunkt, zu dem er bereit ist, diesen Wert zu verarbeiten und zu kodieren, so dass die Übertragungskodierung nicht zum gleichen Zeitpunkt erfolgen muss, zu dem die Bilddaten von der Bildsignalquelle abgegeben werden. Die zentrale Aufgabe des Codier-Prozessors 38 besteht darin, in an sich bekannter Weise für die geänderten Bildelemente, und nur für diese, geeignete Datenworte zu bestimmen, damit diese mit möglichst geringer, mittlerer Datenrate über einen Übertragungskanal zu einem Empfangsgerät übermittelt werden können. Ausserdem muss er dem Empfänger in geeigneter Weise die Lage der übertragenen Bildelemente, d.h. also ihre Adressen mitteilen. Dagegen werden für die Teile des Bildes, in denen sich gegenüber der im Coder-Bildspeicher 36 enthaltenen Information keine signifikante Änderung ergeben hat, keinerlei Daten übermittelt. Die Arbeitsweise des Codier-Prozessors 38 wird im folgenden anhand eines einfachen Kodierverfahrens und einer einfachen Ausführungsform der Gesamtanordnung erläutert. Dieses Kodierverfahren nutzt die grundsätzlichen Möglichkeiten des Codier-Prozessors 38 nicht aus, sondern es sind wesentlich komplexere und effektivere Kodierverfahren damit realisierbar. Das zur Erläuterung dienende Kodierverfahren ist selbst nicht unmittelbar Gegenstand der Erfindung. Erfindungswesentlich ist vielmehr die Art der Durchführung der Einzelschritte und die besondere Anordnung der Baugruppen insbesondere auf der Senderseite, die diese Durchführung erst möglich macht. Zu einem bestimmten Zeitpunkt liest das Steuerprogramm aus dem FIFO-Stack die nächste, als solche gekennzeichnete Anfangsadresse eines geänderten Bildsegments und schreibt diese in ein Adressenregister. Weiterhin wird aus dem FIFO-Stack die nächste, als solche gekennzeichnete Segment-Ende-Adresse gelesen und in ein Segment-Ende-Register geschrieben. Die Anfangsadresse wird einer geeigneten Kodierung unterworfen, so dass sie später für den Empfänger als solche erkennbar wird und von weiteren, kodierten Daten eindeutig unterschieden werden kann. In dieser Form wird sie in ein Kanal-Ausgaberegister geschrieben. Im Kanalausgaberegister findet eine Parallel-Serien-Umsetzung statt und die enthaltene Information wird bitseriell mit dem Kanalübertragungstakt hinausgeschoben und an den Ubertragungskanal weitergeleitet. Die erwähnten Register können Teile des internen Arbeitsspeichers aber auch periphere Speicher sein. Die im Adressenregister abgelegte Adresse wird nun gleichzeitig an den Eingangs-Pufferspeicher 34 (read port, Adress in) und den Coder-Bildspeicher 36 (readmodify-write-port, Adress in) weitergegeben. Der unter dieser Adresse im Eingangs-Pufferspeicher 34 enthaltene Bildpunktwert wird gelesen (read port, Data out) und in den Prozessor 38 übernommen. Gleiches gilt für den im Coder-Bildspeicher 36 enthaltenen Wert (readmodify-write-port, Data out). Der Coder-Bildspeicher 36 tritt danach in eine Wartestellung, so dass er später einen verarbeiteten Bildpunktwert unter der gleichen Adresse wieder einschreiben kann (read-modify-write Zyklus). Die beiden gelesenen Werte können dann z.B. in bekannter Weise im Codier-Prozessor 38 so verarbeitet werden, dass die Differenz zwischen ihnen gebildet wird, diese Differenz einer nichtgleichförmigen Quantisierung unterworfen wird, und der quantisierte Differenzwert einer redundanzbefreienden Codierung (Huffman Code) unterworfen wird. Das so entstandene Differenz Codewort wird in das Kanalausgaberegister geschrieben, sobald es vollständig entleert ist, d.h. das vorausgegangene Wort (Adressen- oder Diffenrenzcodewort) vollständig an den Kanal übergeben worden ist. Ausserdem wird der quantisierte Diffenrenzwert wieder zu dem subtrahierten Wert aus dem Coder-Bildspeicher 36 hinzuaddiert und das Ergebnis an der gleichen Stelle in diesen Speicher 36 hineingeschrieben, womit der read-modifywrite-Zyklus abgeschlossen ist. Daraufhin wird der Wert des Adressenregisters um 1 erhöht und mit dem Wert des Segment-Ende-Registers verglichen. Sofern er nicht grö sser ist als letzterer, wird der Vorgang des Lesens der Bildpunktwerte aus beiden Speichern 34 und 36 mit der neu entstandenen Adresse wiederholt und eine Kodierung und Ausgabe an den Kanal in der beschriebenen Weise durchgeführt, solange und sooft dies weiterhin der Fall ist. Anderenfalls, wenn nämlich der Adressenwert höher ist als die Segment-Ende-Adresse, wird dieser Vorgang abgebrochen, es wird ein spezielles Segment-Ende-Codewort über das Kanalausgaberegister an den Übertragungskanal gegeben, und es wird anschliessend aus dem FIFO-Stack die nächste Segment-Anfangsadresse entnommen und in das Adressenregister übernommen, womit sich derselbe Vorgang der Kodierung eines anderen Secments anschliessen kann. Der Prozessor 38 übernimmt zusätzlich die Aufgabe der Überwachung des Adressierungsablaufes, die notwendig ist, um einen Datenverlust zu vermeiden Dazu muss einerseits sichergestellt werden, dass die in den Eingangs-Pufferspeicher 34 hineingeschriebenen Bilddaten, sofern sie vom Segmentierer 40 als geändert erkannt wurden, vom Prozessor 38 mit Hilfe der zwischengespeicherten Adressen rechtzeitig aus diesem wieder ausgelesen und anschliessend kodiert werden, und zwar bevor der Adressenzähler 42 ein nächstes Mal den gleichen Zählerstand erreicht hat und damit der gespeicherte Wert durch einen neuen Wert überschrieben wird. Damit wird sichergestellt, dass die Verzögerung zwischen dem Schreiben eines Bildpunktes und seinem Wiederlesen nie grösser wird als eine Vollbildperiode. Andererseits muss erreicht werden, dass der Adressenvorrat im Prozessor 38, der im FIFO-Stack abgelegt ist, nie vollständig verbraucht wird, so dass der Prozessor stets in der Lage ist, dem Übertragungskanal kodierte Informationen zu liefern. Das rechtzeitige Auslesen wird dadurch erreicht, dass im Falle einer zu starken Annäherung der Schreib- und Leseadressen aneinander der Kodiervorgang dahingehend modifiziert wird, dass eine geringere Datenmenge, bezogen auf einen zu kodierenden Bildpunkt, produziert wird, und damit das Abarbeiten der Adressen im FIFO schneller vonstatten geht. Falls der Adressenvorrat nicht mehr genügend gross ist, kann der Prozessor 38 willkürlich neue Adressen produzieren und so z.B. zusätzliche Segmente, die nicht vom Segmentierer 40 als geändert erkannt wurden, dem übertragungskodiervorgang zuführen. Die Durchführung aller genannten Einzelverarbeitungsschritte in einem programmierbaren Signalprozessor ist für Ausführungsformen der Erfindung besonders vcrteilhaft, jedoch keinesfalls zwangsläufig. Auch mit dem Einsatz einer Logikschaltung unter Verwendung verfügbarer Digitalschaltkreise oder eines höherintegrierten, speziell für diesen Zweck entwickelten integrierten Schaltkreises, oder mit einer Zusammenschaltung derartiger Schaltungen oder Schaltkreise mit einem oder mehreren Signalprozessoren lassen sich beachtliche Vorteile erzielen. Von besonderer Bedeutung ist der Einsatz der beschriebenen Schaltungs-Anordnung für die Realisierung von verbesserten Kodierverfahren, die eine noch stärkere Reduktion der Datenrate erlauben. Dazu sind im wesentlichen nur Erweiterungen bei den Zugriffsmöglichkeiten zum Coder-Bildspeicher 36 notwendig. Es kann z.B. vorteilhaft sein, anstelle eines Read-odify-lirite-Zyklus voneinander unabhängige Lese- und Schreibzyklen zu verwenden. Dabei wird das Wiedereinschreiben der verarbei teten Bildpunktwerte nicht sofort nach dem Lesen, sondern erst einige Verarbeitungsschritte später vorgenommen, wodurch eine u.U. nicht vermeidbare Verzögerung bei der Verarbeitung ausgeglichen werden kann. Zu diesem Zweck wird der ins Adressenregister geschriebene Adressenwert, der nun nur für den Lesezyklus verwendet wird, noch in ein weiteres Adressenregister übernommen, das für den Schreibzyklus einzusetzen ist und dessen Inhalt um eine feste Zahl von Verarbeitungstakten verzögert zu erhöhen ist. Weiterhin kann es vorteilhaft sein, für die Kodierung nicht nur den um eine Vollbildperiode verzögerten Bildpunktwert aus dem Coder-Bildspeicher 36 auszulesen, sondern zusätzlich weitere Werte zu benutzen, die z.B. um etwas mehr und etwas weniger als eine Halbbildperiode verzögert sind und in der Bildebene dem zu kodierenden Bildelement in vertikaler Richtung unmittelbar benachbart sind. Zu diesem Zweck muss im Coder-Bildspeicher 36 ein weiterer Lese-Zugriff erfolgen, für den die im Adressenregister befindliche Leseadresse mitbenutzt werden kann, da die zusätzlich benötigte Adresse in einer festen arithmetischen Zuordnung dazu steht und dementsprechend durch Addition eines festen Zahlenwertes gewonnen werden kann. Die Arbeitsweise des Coder-Prozessors 38 bzw. der gesamten senderseitigen Schaltungsanordnung, wie sie oben erläutert ist, lässt sich in sinngemässer Weise auf erweiterte Anordnungen und komplexere Übertragungskodierverfahren anwenden, ohne dass dazu grundsätzliche Ergänzungen und Zusätze erforderlich sind. Aus Fig. 6 ist zu erkennen, dass auf der Empfangsseite die Schaltungsanordnung die Aufgabe hat, aus den über den Übertragungskanal gelangten Daten das usprüngliche Bildsignal mit einer durch den Kodiervorgang bestimmten Genauigkeit zu rekonstruieren. Die Schaltungsanordnung auf der Empfängerseite ist in der Lage, sowohl erfindungsgemäss als auch konventionell kodierte Daten zu rekonstruieren, sofern bei beiden nur dasselbe Kodierprinzip und dieselbe Codewortzuordnung verwendet wurde. Die empfangsseitige Schaltungsanordnung besteht aus den beiden Hauptbaugruppen Decodier-Prozessor 46 und Decoder-Bildspeicher 48. Ausserdem wird ein Adressenzähler 50 benötigt. Für die Kapazität und die Zugriffsmöglichkeiten des Decoder-Bildspeichers 48 gilt das gleiche wie für den Coder-Bildspeicher 36, ebenso für den Adressenzähler 50 bzw. 42. Der Decodierprozessor 46 hat ähnliche Eigenschaften wie der Codierprozessor 38, benötigt allerdings in einer einfachen Ausführungsform im Vergleich zum Prozessor 38 nur die Möglichkeit des Zugriffs auf den Read-Modify-Write-Port des Bildspeichers 48. Ausserdem kann er die vom Übertragungskanal angelieferten kodierten Datenz.B.in einem internen Schieberegister aufnehmen. Der dem zuvor beschriebenen Kodiervorgang entsprechende Dekodiervorgang wird nachfolgend erläutert. Die bitseriell vom Ubertragungskanal gelieferten Daten werden in das erwähnte Kanaleingangs-Schieberegister geschoben. In diesem Register findet eine Serien-Parallelwandlung statt, wobei aufgrund der gewählten Kodierung eine eindeutige Erkennung der jeweils zu einem Kodewort gehörenden Einzelbits und damit eine eindeutige Zerlegung des seriellen Datenstroms in Einzelcodeworten gegeben ist. Darüberhinaus können ausserdem Adres sen-Codeworte von Differenz-Codeworten und weiteren Steuer-Codeworten, wie z.B. den Seament-Ende-Codeworten,eindeutig unterschieden werden. Wird im ankommenden Datenstrom ein Adressen-Codewort erkannt und steht dies am Kanaleingangsregister in paralleler Form zur Verfügung, so wird es - nach einer eventuell notwendigen Decodierung zu einem echten Adressenwert - in ein Adressenregister übernommen. Der Inhalt des Adressenregisters wird dann über eine entsprechende Ausgangsschnittstelle des Prozessors 46 an den Decoder-Bildspeicher 48 weitergeleitet, und es wird ein Read-Modify-Write-Zyklus für diese Adresse eingeleitet. Der im Speicher 48 gespeicherte Bildpunktwert wird gelesen und an den Prozessor 46 übergeben, wo er in einem Arbeitsregister abgelegt wird. Im ankommenden Datenstrom sei das nächste Kodewort ein Differenzcodewort; es steht nach einer entsprechenden Wartezeit am Kanaleingangsregister parallel zur Verfügung. Das Kodewort wird dekodiert, wobei genau die ursprünglich auf der Sendeseite bestimmte, quantisierte Differenzamplitude zurückgewonnen wird. Diese wird zu dem in einem Arbeitsregister abgelegten Wert hinzuaddiert und der resultierende Wert wird über eine Ausgabeschnittstelle vom Prozessor 46 zum Bildspeicher 48 übertragen und an der gleichen Adresse hineingeschrieben, an der kurz zuvor ein Wert ausgelesen wurde. Damit ist der Read-Modify-Write-Zyklus abgeschlossen. In der Folge werden zunächst die am Kanaleingangsregister fortlaufend eintreffenden Kodeworte dahingehend geprüft, ob es sich um Segment-Ende-Codeworte handelt. Ist dies nicht der Fall, so handelt es sich um ein weiteres Differenzkodewort. Der Inhalt des Adressenre gisters wird dann um 1 erhöht, und es wird ein neuer Read-Modify-Write-Zyklus eingeleitet. Der aus dem Speicher 48 gelesene Wert und der decodierte Differenzwert werden addiert und das Ergebnis wird wieder in den Speicher 48 eingeschrieben. Mit anschliessend vom Kanal gelieferten Differenzcodeworten wird in genau der gleichen Weise verfahren. Ist das nächste Kodewort jedoch ein Segment-Ende-Codewort, so wird keine Adressenerhöhung vorgenommen und kein Zugriff zum Speicher 48 eingeleitet. Das Auftreten des Segment-Ende-Codeworts beim Empfänger dient als Mitteilung, dass als nächstes Kodewort wieder ein Adressenkodewort zu erwarten ist, welches dann zu dekodieren und in das Adressenregister zu übernehmen ist. Mit diesem neuen Adressenwert werden dann weitere Zugriffe zum Bildspeicher 48 gestartet und unter Verwendung der eintreffenden weiteren Differenzkodeworte die zugehörigen Bildpunktwerte rekonstruiert. Unabhängig von dem beschriebenen, durch die übertragenen Daten gesteuerten Zugriffsmechanismus erfolgt ein weiterer Zugriff, der durch den dekoderseitigen Adressenzähler gesteuert wird. Die Taktfrequenz für den Adressenzähler entspricht derjenigen, die für die Digital-Analog-Wandlung der Bildinformation zur Bildung eines Videosignals für das empfängerseitige Bildwie dergabegerät benötigt wird. Diese Taktfreguenz wird durch geeignete Synchronisiermai3nahmen, auf die hier nicht näher eingegangen wird, da sie dem Stand der Technik entsprechen, am Empfänger mit Hilfe zusätzlich cher Synchronlsierzeichen gewonnen und entspricht mit der gewünschten Genauigkeit der Abtastfrequenz bei der senderseitigen Schaltungsanordnung. Jeweils zu Beginn einer Vollbildperiode wird der Adressenzähler auf Null gesetzt und anschliessend mit jedem folgenden Digital-Analog-Wandlungs-Impuls aufwärts gezählt. Der Zählerstand dient als Adresse für den Zugriff zum Decoder-Bildspeicher 48 über den Lese Ausgang. Für jede neue Adresse wird der entsprechende, gespeicherte Bildpunktwert aus dem Speicher 48 gelesen und direkt an den Digital-Analog-Wandler zur Umsetzung weitergegeben. Dabei werden nacheinander sämtliche im Decoder-Bildspeicher 48 enthaltenen .Bilddaten innerhalb einer Vollbildperiode genau einmal ausgegeben. Der Prozessor 46 hat ebenfalls die Aufgabe der Adressierungsüberwachung zu übernehmen. Dies gilt insbesondere für die Anfangsphase einer Übertragung bzw. nach einer schwerwiegenden Übertragungsstörung oder -unterbrechung. In diesen Fällen muss ein Gleichlauf der Adressenzähler auf der Empfangs- und der Sendeseite herbeigeführt und anschliessend aufrechterhalten werden. Solange dies der Fall ist, kann ein Datenverlust im Decoder durch zu frühes oder zu spätes Auslesen der Bildspeicher-Information ausgeschlossen werden. Die für die Erfindung wesentlichen und vorteilhaften Merkmale sind nachfolgend nochmals knapp zusammengefasst: A) Senderseite: - Digitale Eingangsvideosignale werden gleichzeitig einem Segmentierer und einem Eingangs-Pufferspeicher zugeleitet. Der Eingangs-Pufferspeicher und ein Ko dier-Bildspeicher werden durch einen von Taktsigna len gesteuerten Adressenzähler adressiert, und der mit verzögerten digitalen Videosignalen vom Codier Bildspeicher versorgte Segmentierer erzeugt Bildände rungsdaten. Diese werden zur Übertragungskodierung einem Kodierprozessor zugeführt, der dem Eingangs Pufferspeicher und dem Kodier-Bildspeicher entspre chende Adressendaten zuleitet, vom Eingangs-Puffer speicher Eingangsdaten erhält und zum Datenaustausch mit dem Kodier-Bildspeicher in gegenseitiger Funkti onsverbindung steht. - Der Eingangs-Pufferspeicher und der Kodier-Bildspei cher sind vorzugsweise als Speicher mit Direktzu griff (RAM) ausgebildet und jeweils auf eine Speicher kapazität bemessen, die zur Speicherung eines Voll bildes (Zeilenzahl x Bildpunkte je Zeile) bei 8 bit Auflösung pro Bildpunkt ausreichen. - Der Eingangs-Pufferspeicher und der Kodier-Bildspei cher sind mit je mindestens zwei unabhängigen Einga be-Ausgabe-Zugriffsmöglichkeiten versehen, die wahl weise gleichzeitig und/oder zeitlich verschachtelt das Lesen und/oder Schreiben bei verschiedenen Adressen erlauben. - Der Adressenzähler ist als Aufwärts zähler und mit Be ginn einer Vollbildperiode jeweils auf Null rücksetz barer Zähler ausgebildet und weist einen auf die Zahl der Bildpunkte eines Vollbildes bemessenen Zählbereich auf. Er zählt mit dem Takt der Bildpunktabtastung und bestimmt mit seinem Zählstand jeweils die Adressen in den Speichern. - Der Segmentierer erhält an zwei Eingangs schnittstellen die digitalen Eingangsvideosignale bzw. die vom Ko dier-Bildspeicher stammenden, um ein Vollbild gegen über den Eingangssignalen verzögerten digitalen Vi deosignale. Durch Vergleich werden signifikante Än derungen der Videosignale ermittelt. Geänderte Vi deodaten zusammenhängender Bildpunkte innerhalb ei ner Bildzeile werden als Segment zusammengefasst und die Anfangs- und Endadresse dieser Zeilensegmente zum Kodier-Prozessor übertragen. - Der Kodier-Prozessor kann bevorzugt als Signalpro zessor mit fest speicherbarem oder austauschbarem Programm ausgebildet sein und steht über Ein- und Ausgabeschnittstellen in Funktionsverbindung mit dem Eingangs-Pufferspeicher, dem Segmentierer und dem Kodier-Bildspeicher. - Der Kodier-Prozessor speichert die vom Segmentierer in zeitlich unregelmässiger Folge zugeführten An fangs- und Endadressen der Zeilensegmente, die geän derte Videodaten repräsentieren, in einem Arbeits speicher unter Kontrolle eines Steuerprogramms (FIFO-Stack = first-in, first-out) zwischen. Das Steuerprogramm gewährleistet bei einer späteren Ver arbeitung dieser Daten die Reihenfolge der Speiche rung durch Entnahme und Löschung der jeweils älte sten Speicherwerte. - Die aus dem Arbeitsspeicher aufgrund des Steuerpro gramms folgerichtig auslesbaren Anfangsadressen der Zeilensegmente, die Änderungen aufweisen, werden ei nem Adressenregister und die zugehörige Ende-Adresse einem Segment-Ende-Register zur Weiterverarbeitung zugeführt. - Die in das Adressen-Register übernommene Anfangs adresse gelangt nach einer Kodierung in ein Kanalaus gaberegister zur Parallel-Serien-Umsetzung, die In formation bitseriell mit dem Kanalübertragungstakt auf den Übertragungskanal. - Die in das Adressenregister übernommene Anfangsadres se wird an den Eingangs-Pufferspeicher und an den Kodier-Bildspeicher übertragen und die im Eingangs Pufferspeicher und im Kodier-Bildspeicher unter die ser Adresse gespeicherten Videosignalwerte werden gleichzeitig in den Kodier-Prozessor zum Verarbeiten übernommen. - Die Differenzdaten der aus dem Eingangs-Pufferspei cher und dem Kodier-Bildspeicher übernommenen Video signalwerte werden im Kodier-Prozessor einer Quanti sierung und einer redundanz freien Kodierung unterzo gen. Das hierbei entstehende Kodewort wird dann in das Kanalausgaberegister eingegeben, wenn dieses vollständig entleert ist. - Die quantisierten Differenzdaten werden in Verarbei tungsstufen des,Kodier-Prozessors dem vom Kodier Bildspeicher stammenden subtrahierten Wert hinzuad diert und dem Kodier-Bildspeicher zur Speicherung an gleicher Adresse wieder zugeführt (Abschluss eines Kodier-Zyklus). - Der Kodier-Prozessor erhöht nach Abschluss eines Ko dier-Zyklus den Wert im Adressenregister um 1, ver gleicht das Ergebnis mit dem Wert des Segment-Ende Registers und wiederholt das Lesen der Videodaten aus dem Eingangs-Pufferspeicher bzw. dem Kodier Bildspeicher mit den neu entstandenen Adressen so lange, bis der Wert des Adressenregisters grösser als der des Segment-Ende-Register ist. Der Kodier-Pro zessor bricht dann den Vorgang ab, leitet ein Seg ment-Ende-Codewort auf das Kanalausgaberegister und befiehlt über das Steuerprogramm die Aufnahme einer neuen Anfangsadresse in das Adressenregister. B. Empfängerseite: - Die über einen Übertragungskanal gesandten kodierten digitalen Videosignale werden einem Dekodierer zuge führt, der vorteilhaft mit einem Dekodier-Prozessor aufgebaut ist und dekodierte Videodaten und zugehöri ge Adressendaten über Datenschnittstellen mit einem Dekodier-Bildspeicher austauscht. Ein durch Taktsi gnale gesteuerter Adressenzähler steuert den Deko dier-Bildspeicher zur Ausgabe des dem jeweiligen Bildpunkt (Adresse) zugehörigen digitalen Videosigna les an. - Der Dekodier-Bildspeicher ist vorzugsweise als Spei cher mit Direktzugriff (RAM) ausgebildet und auf eine Kapazität bemessen, die zur Aufnahme eines Vollbildes (Zeilenzahl x Bildpunkt je Zeile) bei 8 bit Auflösung pro Bildpunkt ausreicht. - Die Eingangsstufe des Dekodier-Prozessors ist als Schieberegister ausgebildet und wandelt die empfange nen bitseriellen Daten in Paralleldaten. - Die Paralleldaten des Schieberegisters werden im De kodier-Prozessor auf Adressenworte untersucht, wobei ein erkanntes Adressenwort in ein Adressenregister eingegeben wird. Der Inhalt des Adressenregisters wird anschliessend über eine Datenschnittstelle an den Dekodier-Bildspeicher zur Einleitung eines Programm ablaufs (Dekodier-Zyklus) an der betreffenden Spei cheradresse weitergeleitet, um den dort gespeicherten Bildpunktwert in ein Arbeitsregister des Dekodier Prozessors zu übernehmen. - Die einem Adressenwort folgenden Differenzkodewörter werden in einer entsprechenden Verarbeitungsstufe des Dekodierprozessors dekodiert und als ein Datenwort,das die quantisierte Diffenrenzamplitude repräsentiert, dem im Arbeitsregister abgelegten Wert zuaddiert. Der resultierende Wert des Arbeitsregisters wird über ei ne Datenschnittstelle zum Dekodier-Bildspeicher über tragen. Dort wird mit dem Einschreiben an gleicher Adresse der Dekodier-Zyklus beendet. - Die Paralleldaten am Ausgang des Empfangs-Schiebere gisters im Dekodierprozessor werden auf das Vorhan densein eines Segment-Ende-Codewortes geprüft, wobei das Adressenregister beim Fehlen eines solchen Code wortes um 1 erhöht und ein neuer Dekodier-Zyklus eingeleitet wird. Der aus dem Dekodier-Bildspeicher stammende Bildwert wird zum dekodierten Differenzwert addiert und an gleicher Adresse in den Dekodier-Bild speicher wieder eingeschrieben. - Der Dekodier-Prozessor bricht beim Erscheinen eines Segment-Ende-Codewortes den Zugriff zum Dekodier-Bild speicher ab und startet mit dem Erscheinen eines neu en Adressenwortes die Zyklen für einen Durchlauf. - Der im Dekodierer vorgesehene Adressenzähler ist als Aufwärts zähler und mit Beginn einer Vollbildperiode auf Null rücksetzbarer Zähler ausgebildet. Er weist einen auf die Zahl der Bildpunkte eines Vollbildes bemessenen Zählbereich auf. Der synchron mit dem Zähltakt der Sendeseite zählende Adressenzähler bestimmt mit seinem Zählstand die Adressen im Dekodier-Bildspeicher.

Claims: A method for processing digital moving image signals for transmission with low data rates and constant data flow on the transmission channel, wherein changed image parts according to the method of frame-to-frame replenishment are a) determined on the transmitting side synchronously to the frequency of the supplied current image data, as deviations between these and the image data with corresponding raster locations which are temporally behind by a full frame pickup period, and also provided for transmission to the receiving side, and b) inserted at the relevant positions in the present full image for image reconstruction on the receiving side, characterised in that the processing of the moving image signals a) includes on the transmitting side a coding process which further reduces the amount of data for transmission, the working speed of which is determined by the data rate of the transmission channel, for the control of which temporarily stored change decisions serve as information about the position and extend of recognised frame-fo-frame deviations, to which are supplied temporarily stored image data words after a variable delay time, which generates digital coded image information for image segments in a continuous constant data flow for the transmission channel; and b) comprises on the receiving side decoding the constantly received coded image information in direct processing, without temporary storage at the input, supplying image data with the aid of the corresponding address data to the image reconstruction, in which the updating of the image data stored in a frame memory occurs as frame-to-frame replenishment to the actual time instants and time intervals required, reproducing the replenished image data after a time delay, which can be between nil and the duration of a full frame pickup period. A method according to claim 1, characterised in that when processing the moving image signals on the transmitting side the temporary storage of current, still uncoded image data occurs by means of a RAM memory with the capacity of a full frame, and irrespective of whether changed or unchanged image parts are represented, these image data stored temporarily are delayed by a time between nil and the duration of a full frame pickup period, and for the transmission coding the data of unchanged image parts are stripped, at least to a large extend, during when readout. A method according to claim 1 or 2, characterised in that during the processing of the moving image signals on the transmitting side the uncoded and the coded image data are delayed by means of separate RAM memories and two independent access addresses are used, which are applied to the two RAM memories, respectively, wherein the one access address controls the uncoded data input and the readout of the coded image data required for segmenting and in this way continually runs through all available address values, whilst the other access address controls the readout of the image data required for the transmission coding and the writing of the coded image data, and mainly runs through only those addresses which correspond to the changed picture elements, and in that the difference between both access addresses indicates the level of occupancy of the memories used. A method according to claim 3, characterised in that during the processing of the moving image signals on the transmitting side the current level of occupancy of the RAM memories is considered in the coding process with respect to the data rate to be generated for the purpose of preventing the RAM memories from overflowing or becoming empty. A method according to one of claims 1 to 4, characterised in that when processing the moving image signals on the transmitting side change decisions with respect to the position and to the extent of changed image parts are also used for influencing the data rate to be generated by the transmission coding process. A method according to claim 5, characterised in that when processing the moving image signals on the transmitting side for influencing the data rate generated in the transmission coding process the relative portion of changed picture elements with respect to the total level of occupancy of the RAM memory serving to delay the current uncoded image data is used. A circuit arrangement for executing the method according to one of claims 1 to 6, for the processing of moving image signals on the transmitting side, characterised by a grouping of the circuit parts into: an input buffer memory (12, 34) which is formed with the writing and reading access able to be addressed independently of each other and preferably as a RAM memory, a frame memory (18, 36) which is formed with the writing and reading access able to be addressed independently of each other and preferably as RAM memory, a segmenter (16, 40) for determining changed image parts by comparison of image data from the input buffer memory (12, 34) with those of the frame memory (18, 36), an address counter (22, 42), the output of which controls the writing access of the input buffer memory (12, 34) as well as the reading access leading to the segmenter (16, 40) at the frame memory (18, 36) , and a module (38) in which all circuit parts require a low maximum working speed, in particular with a temporary storage (20) for start and end addresses of image segments, which is connected to the output of the segmenter (16, 40), a transmission coder (14) which, for the changed image parts, generates the output code words to be transmitted and delivers these to a multiplexer (28) as well as - preferably in reconstructed form - to the writing access of the frame memory (18, 36), a control (24) which evaluates the address data from the temporary memory (20) and controls the reading access, of the input buffer memory (12, 34) and of the frame memory (18, 36), with a variable delay, said access leading to the transmission coder (14), as well as with the multiplexer (28) for interleaving of coded image data, address or control code words, including P/S-conversion at the interface to the transmitting path. A circuit arrangement for executing the method according to claim 1 for processing moving image signals on the receiving side, characterised by a grouping of the circuit parts into: a frame memory (18', 48) which is formed with writing and reading access able to be addressed independently of each other and preferably as a RAM memory, an address counter (22', 50), the output of which controls the reading access of the frame memory (18', 48), and into a module (46) in which all circuit parts require a low maximum working speed, in particular with a transmission decoder (32) which reconstructs image data for the changed image parts and feeds them into the frame memory (18', 48), and a demultiplexer (30) located at the interface to the transmitting path for the S/P-conversion of the received input code words as well as their separation into image data as well as address or control code words for the control of the transmission decoder (32) and reading and writing access at the frame memory (18', 48), leading to said decoder. A circuit arrangement according to claim 7 or 8, characterised in that the circuit parts of a module (38, 46) which require a low maximum working speed are combined in a programmable coder or decoder processor.

Inventors: KUMMEROW, THOMAS, DR.-ING.
Applicants: HEINRICH-HERTZ-INSTITUT FUER NACHRICHTENTECHNIK BERLIN GMBH
Application year: 1983
Main classification: H04N7
IPC codes: H04N7