DIGITAL SIGNAL MULTIPLEXER FOR HIGH DATA RATES

Abstract: 1. A digital signal multiplexer for high data rates comprising AND-gates (U1 to U4), whose inputs (I1 to I4 ) are respectively supplied with a data signal (D1 to D4) and whose second inputs are supplied with phase-shifted clock pulses (T1 to T4 ) for switching the data signals (D1 to D4), and comprising an OR-gate (OR), whose inputs are supplied with the output signals of the AND-gates (U1 to U4), characterised in that between the outputs of the AND-gates (U1 to U4) and the inputs of the OR-gates (OR) is respectively arranged a pulse forming network having an ohmic resistor (R1 to R4 ) and an electrical conductor (Lk1 to Lk4 ), whose characteristic impedance corresponds to the resistance of the ohmic resistor (R1 to R4 ) in terms of value, that the input terminals (EL1, EL2) of the electrical conductor are connected to the ohmic resistor in series or in parallel, that the output terminals (A1, A2) of the electrical conductor are open or short-circuited, and that digital pulses of a predetermined duration are produced at the output (Ao ) of the pulse forming network by superimposition of an input pulse and a pulse reflected at the end of the electrical conductor, where the length of the electrical conductor, determines the duration of the digital pulses.

Description: Digitalsignal-Multiplexer für hohe Datenraten Die Erfindung betrifft einen Digitalsignal-Multiplexer für hohe Datenraten mit UND-Gattern, denen jeweils ein zu multiplexendes Digitalsignal und Jeweils ein Takt zum Durchschalten dieses Digitalsignals zugeführt wird, und mit einem ODER-Gatter, dessen Eingänge mit den Ausgängen der UND-Gatter verbunden sind. Es sind zahlreiche Multiplexer bekannt, bei denen mehrere binäre Digitalsignale über UND-ODER-Verknüpfun- gen zu einem Multiplexsignal zusammengefasst werden. Bei hohen Datenraten von beispielsweise 5C0 Mbitjs ist eine Realisierung des Multiplexers mit den bisher üblichen Logikelementen nicht mehr möglich. Es müssen daher spezielle Logikelemente mit extrem kurzen Laufzeiten verwendet werden, die einen extrem hohen Stromverbrauch aufweisen. Die Laufzeittoleranzen dieser Logikelemente liegen in der Grössenordnung ihrer Laufzeit, wodurch ihre Verwendbarkeit wiederum sehr stark eingeschränkt ist. Aufgabe der Erfindung ist es, einen Digitalsignal Multiplexer mit einfacher Schaltungsanordnung für hohe Datenraten anzugeben. Ausgehend vom eingangs angegebenen Stand der Technik wird diese Aufgabe erfindungsgemäss dadurch gelöst, dass zur Erzeugung eines digitalen Impulses einer vorgegebenen Länge zwischen den Ausgängen der UND Gatter und den zugehörigen Eingängen des ODER-Gat- ters jeweils ein Impulsformernetzwerk aus einem ohmschen Widerstand und einer elektrischen Leitung vorgesehen ist, deren Wellenwiderstand betragsmässig dem Widerstand des ohmschen Widerstandes entspricht. Bei dieser Ausführungsform eines Multiplexers ist es besonders vorteilhaft, dass die Lange der zu multi plexenden Impulse von einem Widerstand und einer elektrischen Leitung bestimmt werden. Die mechanische Länge der elektrischen Leitung bestimmt die Dauer des erzeugten digitalen Impulses. Je nach gewählter Anordnung des ohmschen Widerstandes und der elektrischen Leitung ergibt sich an deren Ausgang für eine positive Flanke ein positiver und fur eine negative Flanke ein negativer Impuls. Durch die Lage der ODER-Gatter- Schaltschwelle wird bestimmt, ob der positive oder negative Impuls zum Ausgang durchgeschaltet wird. Das ODER-Gatter soll eine möglichst konstante Schwelle für die Eingangssignale aufweisen. Es ist selbstverständ sich, dass die an den UND-Gattern liegenden Takte zum Durchschalten der Digitalsignale länger sind als ein am am Ausgang des Multiplexers. Es ist zweckmässig, dass als Impulsformernetzwerk zur Erzeugung von digitalen Impulsen einer vorgegebenen Lange eine Reihenschaltung eines Widerstandes und einer an ihrem Ausgang kurzgeschlossenen elektrischen Leitung vorgesehen Ist. Diese Schaltungsanordnung eignet sich besonders- -für UND-Gatter mit einem niederohmigen Ausgang, wie beispielsweise bei der ECL-Technik. Der erzeugte Impuls wird vorteilhafter Weise an der elektrischen Leitung abgenommen. Bei jeder positiven Flanke des Eingangs - -pulses wird ein positiver impuls definierter Länge an der elektrischen Leitung anliegen; bei jeder negativen Flanke des Eingangsimpulses wird ein negativer Impuls erzeug@. Es ist grundsätzlich auch möglich,am ohmschen Widerstand einen elektrischen Impuls abzugreifen. Abhängig von der elektrischen Schwelle des nachfolgenden ODER Gatters ergeben sich unterschiedliche Lösungsmöglichkeiten. Bei einer hochohmigen Ansteuerung des Impulsformernetz- werks ist es zweckmässig, dass als Impulsformernetzwerk zur Erzeugung von digitalen Impulsen einer vorgegebenen Lange die Reihenschaltung einer an ihrem Ausgang offenen elektrischen Leitung und eines ohmschen Widerstandes vorgesehen ist. Diese Schaltungsanordnung ist gleichwertig mit der Reihenschaltung des ohmschen Widerstandes und der elektrischen Leitung. Allein die Spannungsquelle wurde durch eine Stromquelle ersetzt. Es ist vorteilhaft, dass bei einem hochohmigen Ausgang des UND-Gatters als Impulsformernetzwerk zur Erzeugung von digitalen Impulsen einer vorgegebenen Länge eine Parallelschaltung eines Widerstandes und einer an ihrem Ausgang kurzgeschlossenen oder offenen eleR- trischen Leitung vorgesehen ist. Zu dem bereits angegebenen Impulsformernetzwerk mit einem ohmschen widerstand und einer an ihrem Ausgang kurzgeschlossenen elektrischen Leitung können duale Schaltungsanordnungen mit einer an ihrem Ausgang offenen elektrischen Leitung verwendet werden. Es ist zweckmässig, dass als elektrische Leitung eine Koaxialleitung vorgesehen ist. Da die elektrschen Eigenschaften eier Koaxiall@i- tung engen Tcleran=en unterworfen sind, kann diese durch Festlegung einer bestimmten Länge exakt abgeglichen werden und dadurch die Impulsdauer genau festgelegt werden. Es ist zweckmässig, dass als elektrische Leitung eine bifilar gewickelte Spule vorgesehen ist. Die Verwendung einer bifilar gewickelten Spule stellt eine besonders platzsparende Realisierung der elektrischen Leitung dar. Weitere vorteilhafte Ausbildungen der Erfindung sind in den übrigen Unteransprüchen angegeben. Ein Ausführungsbeispiel der Erfindung und mehrere Schaltungsanordnungen zur Erzeugung von elektrischen Impulsen werden anhand der Figuren 1 bis 10 näher erläutert Es zeigen: Fig. 1 einen erfindungsgemässen Multiplexer, Fig. 2 eine Reihenschaltung aus einem ohmschen Widerstand und einer kurzgeschlossenen elektrischen Leitung2 Fig. 3 eine Parallelschaltung des ohmschen Wider standes mit der kurzgeschlossenen elek trischen Leitung, Fig. 4 eine Reihenschaltung einer offenen elek trlschen Leitung und eines ohmschen Wider standes, Fig. 5 Zeitdiagramme zum Schaltbild des Multi plexers, Fig. 6 eine Anordnung zur Erzeugung eines AMI-Codes, Fig. 7 eine Schaltungsanordnung zur Erzeugung eines differentiell-binären Codes, Fig. 8 eine Logikschaltung zur Erzeugung eines differentiell-binaren Codes, Fig. 9 eine Schaltung des verwendeten ODER-Gatters und Fig. 10 ein Spannungsdiagramm zur Erläuterung der Funktion des ODER-Gatters. In Fig. 1 ist ein Multiplexer MU für vier digitale Datensignale D1 bis D4 dargestellt. Die vier Eingänge des Multiplexers MU sind mit I1 bis I4 bezeichnet. Jewells ein Eingang I1 bis 14 ist mit einem UND-Gatter U1 bis U4 verbunden. Dem Eingang des UND-Gatters U4 ist ein Verzögerungsglied T1 vorgeschaltet. Jeweils ein zweiter Eingang jedes UND-Gatters ist mit einem Takteingang I11 bis 114 verbunden. Über eine Schaltungsanordnung zur Erzeugung von Impulsen einer vorgegebenen Länge sind die Ausgänge der UND-Gatter U1 bis U4 mit den Eingängen eines ODER-Gatters OR verbunden. Die Schaltungsanordnung zum Erzeugen von elektrischen Impulsen einer genau definierten Länge besteht aus jeweils einem Widerstand R1 bis R,, der jeweils zwischen dem Ausgang eines UND-Gatters und einem Eingang des ODER-Gatters OR eingeschaltet ist, und einer an ihrem Ausgang kurzgeschlossenen Leitung LK1 bis LK4. Während jeweils der erste Eingang jeder elektrischen Leitung LK1 bis LK4 an einen Eingang des ODER-Gatters OR angeschaltet ist, sind jeweils die zweiter Eingänge der elek- trischen Leitungen LK1 bis L;4 zusammengefasst und auf einen Anschlusspunkt A1 geführt. Der Ausgang AM des ODER Gatters OR ist mit dem D-Eingang eier ersten Kippstufe K1 verbunden, deren Ausgang mit AK bezeichnet ist. AK bildet den Ausgang des Multiplexers MU. 115 ist der Takteingang der ersten Kippstufe Kl. Der Multiplexer MU fasst vier an den Eingängen I1 bis I4 anliegende binäre Digitalsignale D1 bis D4 zu einem Multiplexsignal zusammen. Bevor weitere Einzelheiten des Multiplexers anhand der in Fig. 5 dargestellten Zeitdiagramme erläutert werden, sollen zunächst verschiedene Möglichkeiten zur Erzeugung von elektrischen Impulsen einer exakt vorgegebenen Zeitdauer beschrieben werden, die an sich aus der Literatur bekannt sind. In Fig. 2 ist das in dem Multiplexer nach Fig. 1 verwendete Impulsformernetzwerk nochmals prinzipiell dargestellt. Eine Spannungsquelle U1 gibt einen positiven Impuls ab, der einer logischen 1 des Digitalsignals entspricht. Diese Spannungsquelle U1 arbeitet auf die Reihenschaltung eines Widerstandes R0 und einer an ihrem Ausgang kurzgeschlossenen Leitung LK, deren zweiter Eingang E2 wechselspannungsmässig, wie auch die Spannungsquelle U1, an Masse liegt. Die Ausgänge A1 und A2 der elektrischen Leitung LK sind miteinander verbunden; die elektrische Leitung LK wird deshalb auch als "kurzgeschlossene Leitung" be@eichnet. Der erste Eingang E1 der elektrischen Leitung ist mit dem Ausgang des Widerstandes R0 verbunden, der auch gleichzeitig den Ausgang A0 dieser Schaltungsanordnung darstellt. Der Wellenwiderstand der elektrischen Leitung LK entspricht dem Widerstandswert des ohmschen Widerstandes R0. Wird nun ein positiver Impuls mit einer steilen Flanke von der Spannungsquelle U1 abgegeben, so wird zunäc@st am Ausgang A0 durch die Spannungsteilung von R0 und LK die halbe positive Spannung des Eingangsimpulses anliegen. Nach einer von den Eigenschaftung der elektrischen Leitng LK, vor allem von deren Länge, abhängigen Laufzeit wird der elektrische Impuls am kurzgeschlossenen Ausgang A1, A2 der elektrischen Leitung LK mit umgekehrten Vor@eichen reflektiert. Erreicht der reflektierte Impuls wiederum die Eingänge E1, E2 der elek trischen Leitung LK' so addiert er sich zu dem noch anliegenden Impuls zur Spannung Null. Die negative Flanke des Eingangsimpulses erzeugt in gleicher Weise einen negativen Impuls. Die Länge des positiven und des negativen Impulses ist allein durch die Laufzeit der elektrischen Leitung Lx bestimmt. So können elektrische Impulse einer genauen Länge erzeugt werden. In Fig. 3 wurde die Spannungsquelle U1 durch eine Stromquelle I1 ersetzt. Der ohmsche Widerstand R0 ist hier parallel zur Stromquelle 11 geschaltet, wodurch sich eine zur Fig. 2 äquivalente Schaltung ergibt. Statt einer an ihrem Ausgang kurzgeschlossenen elektrischen Leitung, kann auch eine an ihrem Ausgang offene Leitung Lo zur Erzeugung von elektrischen Impulsen einer genau definierten Länge verwendet werden. Dies ist in Fig. @ mit der Reihenschaltung der elektrischen Leitung L0 und des ohmschen Widerstandes R0 dargestellt, die ebenfalls von der Spannungsquelle U1 angesteuert werden. Da der Reflexionsfaktor einer an ihrem Ausgang offenen Leitung L0 das umgekehrte Vorzeichen einer an ihrem Ausgang kurzgeschlossenen elektrischen Leitung LK aufweist, ist die Reihenfolge der elektrischen Leitung und des ohmschen Widerstandes R0 vertauscht, um am Ausgang A0 dieselbe Impulsfolgen zu erhalten. Die Spannungsquelle U1 kann selbstverständlich wiederum in einer dualen Schaltung durch eie Stromquelle ersetzt werden. Es ist natürlich auch möglich, den am anderen Bauelement der dargestellten Reihenschaltung entstehenden stufenförmigen Impuls auszuwerten. Anhand der in Fig. 5 dargestellten Zeitdiagramme soll nun die Funktion des iEultiplexers MU näher erläutert werden. An den Eingängen I1 bis 14 liegen vier binäre Digital- signale D1 bis D4 an. Diese Digitalsignale wechseln alle gleichzeitig mit der Periodendauer T0. Die Verzögerungsdauer des Zeitgl@@des T1 kann ein Viertel bis drei Viertel der Periodendauer T0 betragen. Am Ausgang des Zeitgliedes T? liegt das Digitalsignal D41 an. An den Takteingängen I11 bis I14 liegen die Takte T1 bis T4 an. Diese sind jeweils um exakt ein Viertel der Periodendauer T0 gegeneinander versetzt. Die Digitalsignale werden jedoch für eine grössere Zeitdauer als T0/4 durchgeschaltet. Zweckmässigerweise wird für die Takte T1 bis T4 dieselbe Periodendauer T5 gewählt und ein Tastverhältnis von 1:1 verwendet. Als Digitalsignale sollen im Zeitdiagramm der Fig. 5 nur logische Einsen anliegen. In diesem Fall liegen an den Ausgängen der UND-Gatter U1 bis U4 die dargestellten Daten 3 bis D@4 an. Durch die Reihenschaltung der ohmschen Widerstände R1 bis R4 mit den elektrischen Leitungen LK1 und LK4 werden die Impulse D01 bis D04 erzeugt, die an den Eingängen des ODER-Gatters OR an liegen. Durch das ODER-Gatter OR werden nur die positiven Impulse ausgewertet, während die negativen Impulse unberücksichtigt bleiben. Am Ausgang AM des ODER-Gatters OR liegen die zusammengefassten Digitalsignale als Multiplexsignal an. Durch die erste Kippstufe K1 werden diese Daten entzerrt. Der am Takteingang dieser Kippstufe anliegende Takt T5 weist eine Periodendauer T1 auf, die exakt einem Viertel der Periodendauer T0 entspricht. Mit diesem Takt T5 werden die am D-Eingang der ersten Kippstufe anliegenden multiplexten Daten jeweils in der Bitmitte abgetastet. Das ODER-Gatter OR und die erste Kippstufe K1 müssen als einzige Logikbausteine für die höchste vorkommende Datenrate ausgelegt sein. Werden mehr als S vier Digitalsignale in einem idulti- plexer zusammengefasst, dann müssen selbstverständlich auch die entsprechenden Takte und Taktverhältnisse gewählt werden. Bei vielen Anwendungsfällen ist es notwendig, einen gleichstromfreien Code auszusenden. Eine derartige Anordnung ist in Fig. 6 dargestellt. An den Ausgang der ersten Kippstufe K1 ist eine aus einem ohmschen Widerstand R5 und aus einer elektrischen Leitung L5 bestehende Schaltungsanordnung zur Erzeugung von positiven und negativen Impulsen angeschlossen. Es wurde hierbei die in Fig. 2 dargestellte Reihenschal- tung verwendet. Der Ausgang dieser Schaltungsanordnung ist mit AB gekennzeichnet. Durch die Schaltungsanord- nung Rg, L5 wird bei jeder positiven Flanke am Ausgang AK der ersten Kippstufe K1 ein positiver Impuls und bei jeder negativen Flanke ein negativer Impuls genau definierter Länger erzeugt. Einer der bekanntesten bipolaren Codes ist der AMI-Code. Bel diesem wird für eine logische Eins des Daten- signals abwechselnd ein positiver Impuls und ein nega- tiver Impuls erzeugt. - 3e1 einer logischen Null wird ebenfalls Nullpotential abgegeben. Um diesen Code zu erhalten, muss dem Multiplexer MU ein Codierer CO vorgeschaltet werden, der einen differentiell-binären Code erzeugt. Das gemultiplexte Signal am Ausgang AK der ersten K Kippstufe liefert dann bei einer logischen Eins der ursprünglichen Datensignale abwechselnd eine positive und negative Flanke und an Ausgang AN der Schaltungsanordnung R5, L5 abwechselnd einen positive und negativen Impuls. Die Ausgänge A1 bis A4 des Codierers CO sind mit den entsprechenden Eingängen In bis 14 des Multiplexers MU verbunden. An den Ein- gängen Ion bis 1Q4 des Codierers liegen die ursprüng- lichen Digitalsignale an. Eine einfache Ausführungsform des Codierers ist in Fig. 7 dargestellt. Er besteht aus vier Exclusiv-ODER- Gattern E1 bis E4 und einer zweiten Kippstufe K2. Der Ausgang A4 des vierten Exclusiv-ODER-Gatters E4 ist mit dem D-Eingang der zweiten Kippstufe K2 verbunden. Der Ausgang der zweiten Kippstufe K2 ist mit den ersten Eingang des ersten Exclusiv-ODER-Gatters E1 verbunden, dem über einen zweiten Eingang I01 das erste Digital signal zugeführt wird. Der Ausgang des ersten Exclusiv ODER-Gatters E1 ist mit dem ersten Eingang des zweiten Exclusiv-ODER-Gatters E2 verbunden, dessen zweitem Eingang I02 das zweite Digitalsignal zugeführt wird. Dieselbe Kettenschaltung wird bei den Exclusiv-ODER Gattern E3 und E4 angewendet. Der zweiten Kippstufe K2 wird über einen Eingang I05 ein Arbeitstakt zugeführt, der dem Takt T2 aus Fig. 5 entspricht. Durch die zweite Kippstufe K2 wird das vom Exclusiv-ODER-Gatter E4 abgegebene Digitalsignal D4 um ein Bit verzögert, da es nach dem gleichzeitigen Wechsel der Digitalsignalbits an den Eingängen I01 bis I04 noch für die Codierung noch zur Verfügung stehen muss. Die Kippstufe wird mit der negativen Flanke des Taktes T2 getriggert. Ein Nachteil dieser Schaltungsanordnung ist ihre relativ lange Laufzeit, da das am Eingang I01 anliegenden Digitalsignal sä@tliche Exclusiv-ODER-Gatter durchlaufen muss. Eine Logikschaltung mit kürzerer Laufzeit ist in Fig. 8 dargestellt. Das zweite und das vierte Exclusiv-ODER-Gatter sind durch jeweils eine UND-ODER-Schaltung U01 und U02 ersetzt. Jede UND- ODER- Schaltung bildet ein Exclusiv-ODER-Gatter mit drei Eingängen nach. Hierzu sind jeweils vier UND-Gatter mit jeweils drei Eingangen notwendig, denen über weitere Eingänge I01 bis I04 auch die invertierten Digitalsignale zugeführt werden. Durch diese Anordnung kommt es nicht zur Addition von Gatterlaufzeit, da beispielsweise dem ersten UND-ODER-Gatter U01 alle notwendigen Digitalsignale direkt zugeführt werden. Das dritte Exclusiv-ODER-Gatter E3 arbeitet in der neuen beschriebenen Weise, während das zweite UND-ODER-Gatter U02 die am Ausgang A2 des ersten UND- ODER-Gatters UO? abgegebene Signal und auch ein hierzu invertieftes Signal mitverwendet. Ansonsten bietet diese Logikschaltung für den Fachmann keine Besonderheiten, da ihm die Realisierung einer in der Schaltungsanordnung Fig. 7 dargestellten Codierers durch UND-ODER-Gatter keinerlei Probleme bereitet. Es ist vorteilhaft die Bildung ces differen- tiell-binären Codes noch im parallelen Datenstrom durchzuführen, da hier die Anforderungen an die Schaltzeiten der Logikschaltkreise geringer sind. In Fig. 9 ist eine Schaltung des ODER-Gatters OR detailliert dargestellt. An die Eingänge des ODER-Gatters OR sind die Schaltungsanordnungen zcr Erzeugung von Impulsen genau definierter Länge angeschlossen. Es wmwde jeweils die Reihenschaltung eines ohmschen Widerstandes R1 bis R4 und einer an ihrem Ausgang kurzgeschlossenen elektrischen Leitung LK1 bis LK4 gewählt. Die Eingänge der Reihenschaltungen sind mit I10 bis I40 bezeichnet. Die Verbindungspunkte der ohmschen Widerstände R1 bis R4 mit den elektrischen Leitungen LK1 bis LK4 sind mit den Basisanschlüssen von vier Eingangstransistoren TR1 bis TR4 verbunden. Die Kollektoren der Eingangstransistoren sind zusam- mengeschlossen und an ein (positives) erstes Versorgungspotential +U gelegt. Die Emitter dieser Transistoren sind ebenfalls zusammengeschaltet und mit der basis eines fünften Transistors TR5 verbunden, der zusammen mit einem sechsten Transistor TR6 einen Differenzverstärker bildet. Über einen ohmschen Widerstand R9 liegt die Basis des fünften Transistors TR5 an einem negativen Potential -U. Als Konstantstromquelle des Differenzverstärkers TR5, TR6 ist ein Generator G eingezeichnet, der die zusammengeschal teten Emitteranschlüsse der Transistoren TR5 und TR6 mit dem negativen Potential -J verbindet. Der Kollek- tcr des fünften Transistors TR5 liegt direkt an positiven Potential +U während der Kollektor des sechsten Transistors TR6 über einen ohmschen Wider stand cs: dieses Potential geschaltet ist. An der Basis des sechsten Transistors TR6 liegt eine Vergleichsspannung U4 an, die von einem siebten Transistor TR7 geliefert wird. An der Basis dieses Transistors liegt ein Spannungsteiler aus den ohmschen Widerständen R6 und R7 zwischen dem positiven Poten tial - und einem Vergleichspotential -U@ an. Kondensator C zwischen der Basis des sechsten Transistors TR6 und dem positiven Potential +U sorgt für eine konstante Gleichspannung. Von dem Kollektor des sechsten Transistors TR6 wird über einen Emitterfolger TR8 mit dem Emitterwiderstand R8 das Ausgangssignal am Anschlu@punkt AM abgenommen. Die zweiten Eingänge der an ihrem Ausgang kurzgeschlossenen elektrischen Leitungen LK1 bis LK4 sind zusammengefasst und üDer den Anschlusspunkt Al auch an das Vergleichspotential -UV angeschaltet. Hierdurch wirken sich Schwankungen des Vergleichspotentials -UV nur minimal 2uf die Schaltschwellen des ODER-Gatters aus, da sowohl die Vergleichsspannung U4 an der Basis des Transistors TR6 des Differenzverstärkers als auch das Eingangspotential an den Basisanschlüssen der Eingangstransistoren vom Vergleichspotential Uv abhängig sind. Anhand der Spannungsdiagramme in Fig 10 wird die Funktion des ODER-Gatters näher erläutert. An den Eingängen I10 bis I40 liegen die Ausgangssignale der UND-Gatter Ul bis U4 an. Der Spannungsverlauf eines Impulses entspricht det mit u1 bezeichneten Spannungs- verlauf. Die Flankensteilheit der Impulse muss hierbei berücksichtigt werden. Am Ausgang der Reihenschaltung des ohmschen Widerstandes R1 und der elektrischen Leitung LK1 ergibt sich die mit u2 bezeichnete Impulsform. Der negative Spannungsanteile wird von den Eingangstransistoren unterdrückt während der positive Impuls an den Eingang des Transistors TR5 des Differenzverstärkers gelangt. Dieser positive Impuls u3 muss bei einem konstanten Spannungswert U4 möglichst bei der halben Impulsspannung abgetastet werden. Nur dann ergibt sich auch ein Ausgangsimpuls U5 mit einer von stanten 3reite. Um eine möglichst konstante Schaltschwelle zur erhalten, ist deshalb der Differenzverstärker möglichst symme triscn aufgebaut und auch, wie bereits beschrieben, weitgehend unabhängig von Spannungsschwankungen. 9 Patentansprüche 10 Figuren

Claims: Patentansprüche 1. Digitalsignal-Multiplexer für hone Datenraten mit UND-Gattern, denen jeweils ein zu multiplexendes Digitalsignal und jeweils ein Takt zum Durchschalten dieses Digitalsignals zugeführt wird, und mit einem ODER-Gatter, dessen Eingänge mit den Ausgängen der UND-Gatter verbunden sind, d a d u r c h g e k e n n z e i c h n e t, dass zur Erzeugung eines digitalen Impulses einer vorgegebenen Länge zwischen den Ausgängen der UND-Gatter (U1-U4) und den zugehörigen Eingängen des ODER-Gatters (OR) jeweils ein Impulsformernetzwerk aus einem ohmschen Widerstand (R1-R4) und einer elektrischen Leitung (LK1-LK4) vorgesehen ist, deren Wellenwiderstand betragsmässig dem Widerstand des chmschen Widerstandes (R1-R4) entspricht. 2. Digitalsignal-Multiplexer nach Anspruch 1, d ad u r c h g e k e n n z e i c h n e t, dass als Impulsformernetzwerk zur Erzeugung von digitalen Impulsen einer vorgegebenen Länge eine Reihenschaltung eines Widerstandes (R0) und einer an ihrem Ausgang kurzgeschlossenen elektrischen Leitung (LK) vorgesehen ist (FIG. 2). 3. Digitalsignal-Multiplexer mach Anspruch 1, d ad u r c h g e k e n n z e i c h n e t, dass als Impulsformernetzwerk zur Erzeugung von digitalen Impulsen einer vorgegebenen Länge die Reihenschaltung einer an ihrem Ausgang offenen elektrischen Leitung (L0) und eines ohmschen Widerstandes (R0) vorgesehen ist. (FIG. 4) 4. Digitalsignal-Multiplexer nach Anspruch 1, d ad u r c h g e k e n n z e i c h n e t, dass bei einem hochohmigen Ausgang des UND-Gatters (U1-U4) als Impulsformernetzwerk zur Erzeugung von digitalen Impulsen einer vorgegebenen Länge eine Parallelschaltung eines Widerstandes (R0) und einer an ihrem Ausgang (A1,A2) kurzgeschlossenen (LK) oder offenen elektrischen Leitung (L0) (FIG. 3). 5. Digitalsignal-Multiplexer nach einem der vcrhergehenden Anspruche, d a d u r c h g e k e n nz e i c h n e t, dass als elektrische Leitung (LK1 - LK4,L0,LK) eine Koaxialleitung vorgesehen ist. 6. Digitalsignal-Multiplexer nach einem der vorher gehenden Ansprüche 1-4, d a d u r c h g e k e n nz e i c h ne t, dass als elektrische Leitung (LK1- LK4,L0,LK) eine bifilar gewickelte Spule vorgesehen ist. 7. Digitalsignal-Multiplexer nach Anspruch 1, d ad u r c h g e k e n n z e i c h n e t, dass als ODER-Gatter Eingangstransistoren (TR1-TR4) vorgesehen sind, deren Kollektoren zusammengeschaltet sind und an ein erstes Versorgungspotential (-U) angeschlossen sind, dass die Emitter der Eingangstransistoren ebenfalls zusammengeschaltet sind und an den ersten Eingang eines Differenzverstärkers (TR5,TR6,G) angeschlossen sind, dass dem zweiten Eingang des Differenzverstärkers eine von einem Vergleichspotential (-UV) abhängige Vergleichsspannung zugeführt wird und dass den Basisanschlüssen der Eingangstransistoren (TR1-TR4) dasselbe Vergleichspotential (-UV) zugeführt wird. 8. Digitalsignal-Multiplexer nach einem der vorher gehenden Ansprüche, c a d u ¯ c h g e e 7 n- e i c h n e t, dass dem Multiplexer (MU) eine Logik schaltung (CO) zur Bildung eines differentiell-binären Codes vorgeschaltet ist und dass der Ausgang (A) des Multiplexers (MU) an eine aus einem Widerstand (R5) und einer elektrischen Leitung (L5) bestehenden Schaltungsanordnung zur Erzeugung eines bipolaren Impulses angeschlossen ist (FIG. 5). 9. Digitalsignal-Multiplexer nach Anspruch 8, d ad u r c h g e k e n n z e i c h n e t, dass eine Logikschaltung zur Erzeugung des differentiell-binären Codes für vier Digital signale mit vier Gatterschal- tungen (E1,U01,E3,U02) zur Realisierung von Exclusiv ODER-Funktionen vorgesehen sind, dass der Ausgang der vierten Gatterschaltung (U02) mit dem Eingang einer zweiten Kippstufe (K2) verbunden ist, dass den Eingängen der vier Gatterschaltungen jeweils ein 3it des ursprünglichen Digitalsignals zugeführt wird, dass als erste Leiterschaltung ein Exclusiv-ODER-Gatter (E1) vorgesehen ist, dessen zweiter Eingang mit dem Ausgang der zweiten Kippstufe (K2) verbunden ist, dass Eingänge der zweiten Gatterschaltung (U01) direkt mit den Ausgängen der zweiten Kippstufe (K2) verbunden und mit dem ersten und dem zweiten urpsrünglichen Digitalsignal über eine Exclusiv-ODER-Funktion direkt verknüpft sind, dass als dritte Gatterschaltung ebenfalls ein Exclusiv-ODER-Gatter (E3) vorgesehen ist, dessen zweiter Eingang mit dem Ausgang (A2) der seiten Gatterschal- tung (U01) verbunden ist, und dass Eingänge der vierten Gatterschaltung mit dem Ausgang (A2) oder einem hierzu invertierten Ausgang verbunden sind.

Inventors: GASSER, KURT
Applicants: SIEMENS AKTIENGESELLSCHAFT BERLIN UND MUNCHEN
Application year: 1983
Main classification: H03K17
IPC codes: H04J3, H04L5, H03K19, H03K17, H04L12, H03K5