METHOD AND DEVICE FOR THE CLOCK SYNCHRONIZATION AT THE RECEIVING SIDE OF A PLESIOCHRONOUS TRANSMISSION SYSTEM

Abstract: 1. Method for clock pulse synchronization at the receiving end of a plesiochronous transmission system, wherein the phase detector of a phase control circuit is employed to furnish a control signal for a voltage controlled oscillator and the output signal of said oscillator is fed back into the phase control circuit, the channel specific, gaps containing clock pulse siganl (Tm) of the demultiplexer is smoothed so that there results a continuous clock pulse signal (TE) at the rated frequency of the data signal, characterized in that, at the beginning of an alarm, during the alarm and at the end of the alarm, the control voltage for the voltage controlled oscillator (VCO) of the control circuit is retained by switching with the aid of a logic circuit at the amount of the steady state so that the rated frequency of the data signal is maintained even if there is a malfunction ; at the beginning of the alarm the logic circuit switches in such a manner that instead of the jittered output signal (A) of the phase detector (PD) a jitter free signal having the same pulse duty factor as the jittered output signal of the phase detector (PD) is fed to the control circuit as control criterion ; with the aid of the logic circuit this switch is reversed only at the end of the alarm in such a manner that the channel-specific, gap-containing clock pulse signal (Tm) of the demultiplexer is switched in at that moment in time at which there is definitely no gap in the clock pulse sequence and the average of the phase swing of one transmission frame has been reached.

Description: Verfahren und Anordnung zur Taktsynchronisierung auf der Empfangsseite eines plesiochronen übertragungssystems Bekanntlich kann bei plesiochronen Digitalsignal-Multiplexgeräten, die nach einem positiven oder ähnlichen Taktanpassungsverfahren arbeiten, nur dann auf der Empfangsseite in einem Phasenregelkreis der Primärtakt angepasst an den sendeseitigen wiedergewonnen werden, wenn das Stopfkennungswort, in dem die Information der Taktanpassung über tragen wird, nicht gestört ist. Geht diese Information verloren, bekommt der Phasenregelkreis kein eindeutiges Regelkriterium mehr. Der Empfangstakt entfernt sich aus seiner vorgeschriebenen Toleranzgrenze. Um ein hohes Mass an Übertragungssicherheit zu bekommen, wird das Stopfkennungswort redundant verteilt in den Rahmenstrukturen der Digitalsignal-Multiplexgeräte angeordnet. So besteht das Stopfkennungswort z.B. beim Sekundär- und Tertiärsystem aus je drei Bits und beim Quartär- und Quintärsystem sogar aus fünf Bits. Da bei der Auswertung des Stopfkennungswortes ein Majoritätsentscheid vorgenommen wird, kann es sogar bis zu einem gewissen Umfang fehlerbehaftet sein. Bekannterweise können Büschelstörungen auftreten derart, dass das Rahmenkennungswort gestört wird und es zu einem Ausfall der Rahmenkennung kommen kann. In diesem Fall kann die Empfangsseite das Stopfkennungswort nicht mehr richtig erkennen und die Frequenz des Signals von der Phasenregelschleife kann aus ihrem vorgeschriebenen Toleranzbereich ausbrechen. Bei den genannten Systemen wird dann ein AIS (Alarmindicationssignal) ausgesendet. Es muss vermieden werden, dass sowohl bei Ausfall als auch bei Wiedereintritt der Rahmenkennung die Frequenzen der Taktsignale der Phasenregelschleife die vorgeschriebenen Toleranzen verlassen, damit nachgeschaltete Regeneratorstrecken taktsynchron bleiben. Bei Multiplexern, die z.B. nach dem positiven Stopfverfahren arbeiten, muss das zurückgewonnene, auf den Kanal bezogene, durch Systemparamter bedingte diskontinuierliche Empfangstaktsignal Tm mit Hilfe des Phasenregelkreises in ein kontinuierliches Taktsignal TE übergeführt werden. Die Empfangsseite kann bei Ausfall der Rahmenkennung das Stopfkennungswort nicht mehr richtig auswerten. Es muss auf jeden Fall dafür gesorgt werden, dass sowohl bei Alarmbeginn das ausgesendete AIS als auch bei Alarmende das das AIS ablösende Informationssignal innerhalb der vorgeschriebenen Toleranzgrenzen der Bitfolgefrequenzen liegen. Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art anzugeben, mit dem es möglich ist, auch während Störungen, bei denen das Stopfkennungswort auf der Empfangsseite nicht mehr erkannt werden kann, insbesondere bei Alarmbeginn und bei Alarmende, die Frequenz des Empfangstaktes (Te) exakt zu erhalten. Die Aufgabe wird gelöst wie im Anspruch 1 beschrieben. Die Unteransprüche geben vorteilhafte Anordnungen zur Verwirklichung des Verfahrens nach Anspruch 1 an. Im folgenden sie die Erfindung anhand von Figuren näher erläutert. Fig. 1 zeigt das Prinzipschaltbild eines Phasenregelkrei ses, dabei bedeutet Tm kanalbezogenes lückenhaftes Taktsignal, TE kontinuierliches Taktsignal. Fig. 2 zeigt das Impulsdiagramm des Phasendetektors (PD). Fig. 3 zeigt eine erfindungsgemässe Anordnung, dabei be deutet C Alarmsignal, d.h. im Alarmfall ist C "1", D ist das Rahmensignal. Fig. 4 zeigt ein Ausführungsbeispiel für eine Impulsformer Schaltung S, wie sie in Fig. 3 verwendet werden kann. Fig. 5 zeigt die Einphasung mit einem geringen, in der Tole ranz liegenden Unsicherheitsbereich. Fig. 6 zeigt die Einphasung ohne Unsicherheitsbereich. Fig. 1 zeigt das Prinzipschaltbild eines Phasenregelkreises, wie er aus dem Buch von Dr. R. Best "Theorie und Anwendung des Phase-locked-Loops, AT-Fachverlag, Stuttgart, bekannt ist. Einem Phasendetektor PD werden die beiden Vergleichssignale Phl und Ph2 zugeführt. Das eine wird aus dem kontinuierlichen Taktsignal TE über die Zähler Z2 und Decodierung DEC2, das andere aus dem diskontinuierlichen, vom Demultiplexer stammende Taktsignal Tm über den Zähler Z1 und Decodierung DEC1 gewonnen. Das Ausgangs signal A des Phasendetektors PD wird über ein Tiefpassfilter mit sehr niedriger Grenzfrequenz zu einem Steuersignal ST = A/2 integriert, bei dem sich die Nennfrequenz des Taktsignals TE vom spannungsgesteuerten Oszilator einstellt. Fig. 2 zeigt das Impulsdiagramm des Phasendetektors der Regelschleife. Das vom diskontinuierlichen Taktsignal Tm abgeleitete Phasenvergleichssignal Phl ist mit einem Systemjitter behaftet und hat aufgrund des Regelprinzips der Schleife eine Phasenverschiebung von 1800 + tv gegenüber dem Signal Ph2, das von diesem Jitter befreit ist. Alarmbeginn Der Phasendetektor PD, der von den Vergleichssignalen Phl und Ph2 aktiviert wird, stellt nichts anderes dar als ein bistabiles Element. Dabei liegt der Phasenschwankungsbereich des Ausgangssignals A symmetrisch zur Mitte des Vergleichssignals Ph2 (Fig. 2). Das verjitterte Ausgangssignal A des Phasendetektors PD wird in dem nachfolgenden Tiefpassfilter von diesem Jitter befreit und auf seinen halben Amplitudenwert A/2 integriert. Dabei stellt sich die Nennfrequenz des Taktsignals TE ein. Wenn man beim Alarmbeginn dafür sorgt, dass das verjitterte Ausgangssignal A abgelöst wird durch ein unverjittertes, vom Oszillatortaktsignal TE abgeleitetes Signal B, so bildet das Tiefpassfilter ebenfalls den halben Amplitudenwert A/2 und es stellt sich wiederum die Nennfrequenz ein (Fig. 3 und 5). Der Phasenregelkreis arbeitet nun nicht mehr nach einem Regelkriterium, sondern nach dem absoluten Betrag A/2. Der quarzstabilisierte spannungsgesteuerte Oszillator im Phasenregelkreis läuft nun mit der ihm eigenen hohen Stabilität innerhalb der vom System vorgegebenen Toleranz.. Bei diesem Vorgang treten keine Phasensprünge auf und da durch auch keine Frequenzänderungen. Dies wird in Fig. 3 dadurch erreicht, dass die Taktumschaltung TU über das Alarmsignal C (Alarmfall C = "1tal) und das Umschalte-Flip Flop (U) so aktiviert wird, dass das Signal B (Fig. 5) passieren kann. Alarmende Tritt das Alarmende ein, so wird auf das diskontinuierliche Taktsignal Tm zurückgeschaltet. Das von diesem abgeleitete Phasenvergleichssignal Ph 1 kann beliebig innerhalb der Schrittdauer des Phasenvergleichssignals Ph2 liegen. Das Phasendetektorsignal kann somit beliebige Tastverhältnisse annehmen. Da diese gross sein können, erfahren die Filterkondensatoren der Phasenregelschleife grössere Umladungen. Das unsymmetrische Tastverhältnis wird durch den Regelvorgang der Schleife allmählich abgebaut. Es findet ein Einschwingvorgang statt, der je nach Tastverhältnis Steuerspannungssprünge erzeugt, die so gross sein können, dass die damit einhergehenden Frequenzänderungen den vorgegebenen Toleranzbereich der Oszillatorfrequenzen bei weitem übersteigen. Dieser Vorgang wird noch dadurch unterstützt, dass die Gesamtschleifenverstärkung K der Regelschleife im allgemeinen gross ausgelegt werden muss, um nach der Beziehung K K = Gesamtschleifenverstärkung ¯ k aX = Frequenzablage = = Phasenablage bei gegebenem kleinem Fequenzbereich Az eine kleine Phasenablage tP zu bekommen. Bei grossen Phasenablagen, wie sie beim Alarmende auftreten können, ergeben sich somit grosse Frequenz änderungen. durch auch keine Frequenzänderungen. Dies wird in Figur 3 dajitter von etwa 4T (Taktperiode). Berücksichtigt man ausserdem einen bestimmten Eingangsjitter, so wird von einem 8 Bit umfassenden Speicher etwa 3/4 für den Gesamtjitterumfang verbraucht. Der Rest wird etwa je zur Hälfte auf Unsymmetrien bei der Abfrage und auf die Phasenablage Et aufgeteilt. Für die Phasenablage a bleibt somit nur ein beschränkter Bereich übrig, der bei einem vorgegebenen Fre quenztoleranzbereichtw nur durch eine definierte, im allgemeinen hohe Verstärkung genutzt werden kann. Um die durch die stark unterschiedlichen Tastverhältnisse auftretenden Frequenzänderungen, die ausserhalb des Toleranzbereiches liegen, auf diesen Bereich hin zu reduzieren, muss eine Einphasung vorgenommen werden. Bekanntlich wird im Alarmfalle auf ein festes Tastverhältnis 2:1 geschaltet, bei dem keine Frequenzsprünge auftreten. Um einen ähnlichen Vorgang beim Zuschalten des lückenhaften Taktsignals Tm zu erreichen, muss zweierlei beachtet werden. Zum einen muss das Einsynchronisieren vom Phaenvergleichssignal Ph2 und zum anderen von einem Steuersignal D, das einer bestimmten Stelle im Rahmen zugeordnet ist, abhängig gemacht werden. Diese Stelle wird fixiert durch die Mitte des Amplitudenbereiches des Phasengebirges über mehrere Rahmen gesehen. Die Figuren 3 und 5 verdeutlichen den Vorgang der Einphasung. Bei Alarmende geht das Alarmsignal C auf Null und gibt das bistabile Element U frei. Fällt das Phasenvergleichssignal Ph2 mit dem dazu ansynchronen Rahmensignal D, dem das Taktsignal Tm fest zugeordnet ist, zusammen, dann wird das bistabile Element Sy gesetzt (zurückgesetzt durch D). Dieses aktiviert das Element U, das einmal das Ausgangssignal A des Phasendetektors durchschaltet an den Ausgang E der Taktumschaltung TU und zum anderen den bis jetzt blockierten Zähler Z1 freigibt. Dieser bildet mit der Decodierung DEC1 bekanntlich das Phasenvergleichs signal Phl, das nun in der Mitte der Periode des Phasenvergleichssignals Ph2 liegt, behaftet mit einem gewissen Unsicherheitsbereich, bedingt durch die endliche Impulsbreite von Ph2 (im Beispiel ##'# 0,5 T). Die Gesamtschleifenverstärkung K muss nun so gross sein, dass die mit diesen kleinen Phasenablagen einhergehenden Frequenzänderungen kleiner sein müssen als der vom System her vorgegebene Toleranzbereich. Es muss daher gelten + A < ## = + ax k ## # Phasenablage, die dem Frequenztoleranzbereich zugeordnet ist, = = Unsicherheitsbereich Wird aus dem Ph2-Signal und dem zugehörigen Taktsignal ein sehr schmaler Impuls (SI) (in der Mitte von Ph2) abgeleitet, dann treten keine Phasensprünge auf. Die Einphasung geschieht taktflankensynchron. Es entsteht kein Unsicherheitsbereich (Fig. 6).

Claims: Patentansprüche 1. Verfahren zur Taktsynchronisierung auf der Empfangsseite eines-plesiochronen übertragungssystems, wobei mit Hilfe eines Phasenregelkreises das kanalbezogene lückenhafte Takt signal des Demultiplexers so geglättet wird, dass sich ein kontinuierliches Taktsignal mit der Nennfrequenz des Nach richtensignals ergibt, dadurch gekennzeichnet, dass bei Be ginn eines Alarms, während des Alarms und beim Ende des Alarms die Steuerspannung für den spannungsgesteuerten Oszillator des Regelkreises mit Hilfe einer Logikschaltung auf dem Betrag des eingeschwungenen Zustandes festgehalten wird, so dass die Nennfrequenz des Nachrichtensignals auch bei einer Störung erhalten bleibt, dass bei Alarmbeginn die Logikschaltung eine Umschaltung in der Weise vornimmt, dass anstelle des verjitterten Ausgangs signals des Phasendetektors ein jitterfreies Signal mit dem gleichen Tastverhältnis wie das verjitterte Ausgangs signal des Phasendetektors als Steuerkriterium dem Regel kreis zugeführt wird, dass erst bei Alarmende diese Umschaltung mit Hilfe der Logikschaltung in der Weise wieder rückgängig gemacht wird, dass das kanalbezogene lückenhafte Takt signal des Demulti plexers zu dem Zeitpunkt wieder zugeschaltet wird, bei dem mit Sicherheit keine Lücke im Taktverlauf vorhanden ist und der Mitelwert des Phasenhubes eines Übertragungs zeitrahmens erreicht ist. 2. Anordnung zur Verwirklichung des Verfahrens gemäss Anspruch 1, wobei das kanalbezogene lückenhafte Taktsignal des De multiplexers und das kontinuierliche Taktsignal jeweils über einen Zähler und Decodierer einem Phasendetektor zu geführt und dort beide Taktsignale miteinander vergleich bar sind, wobei mit dem gefilterten Ergebnissignal des Vergleichs ein spannungsgesteuerter Oszillator steuerbar ist, an dessen Ausgang das kontinuierliche Taktsignal an liegt, dadurch gekennzeichnet, dass der Ausgang (A) des Phasendetektors mit dem ersten Eingang einer ersten Und Schaltung verbunden ist, dass der zweite Eingang der er sten Und-Schaltung mit dem invertierten Ausgang eines er sten Flip-Flop (U) verbunden ist, dass der Ausgang der er sten Und-Schaltung mit dem ersten Eingang einer Oder-Schal tung verbunden ist, dass der Rücksetzeingang eines ersten Zählers (Z1) mit dem normalen Ausgang des ersten Flip-Flops (U) und mit dem ersten Eingang einer zweiten Und-Schaltung verbunden ist, dass der Taktausgang eines zweiten Zählers (Z2) mit dem zweiten Eingang der zweiten Und-Schaltung ver bunden ist, dass der Ausgang der zweiten Und-Schaltung mit dem zweiten Eingang der Oder-Schaltung verbunden ist, dass der Ausgang (E) der Oder-Schaltung mit dem Eingang eines Tiefpassfilters verbunden ist, dass das lückenhafte Takt signal (Tm) mit dem Zählereingang des ersten Zählers (Z1) und mit dem Takteingang eines zweiten Flip-Flops (Sy) ver bunden ist, dass ein Alarmsignal (C) zum einen direkt mit dem D-Eingang des ersten Flip-Flops (U), zum anderen über ein Invertierglied mit dem Setzeingang des ersten Flip Flops (U) verbunden ist, dass das decodierte kontinuierliche Taktsignal (Ph2) dem D-Eingang des zweiten Flip-Flops (Sy) zugeführt ist und dass dem R-Eingang des zweiten Flip Flops (Sy) das Rahmensignal (D) zugeführt ist. 3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, dass aus dem decodierten kontinuierlichen Taktsignal (Ph2) und dem kontinuierlichen Taktsignal TE mit Hilfe einer Impulsformer-Schaltung (S) ein sehr schmaler Impuls (I) erzeugbar ist, der in der Mitte des decodierten, kontinuierlichen Taktsignals (Ph2) liegt und anstelle des decodierten kontinuierlichen Taktsignals (Ph2) den D-Eingang des zweiten Flip-Flops (Sy) zugeführt ist. 4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, dass die Impulsformer-Schaltung (S) so aufgebaut ist, dass an den ersten Eingängen zweier Und-Schaltungen das kon tinuierliche Taktsignal (TE) und an den zweiten Eingän gen dieser Und-Schaltungen das decodierte kontinuier liche Taktsignal (Ph2) anliegt, dass der Ausgang der Und Schaltung über ein Invertierglied, das gleichzeitig als Laufzeitglied dient, mit dem ersten Eingang einer drit ten Und-Schaltung und der Ausgang der zweiten Und-Schal tung direkt mit dem zweiten Eingang der dritten Und Schaltung verbunden ist und dass am Ausgang der dritten Und-Schaltung ein sehr schmaler Impuls anliegt.

Inventors: SCHMITZ, JOHANN, DIPL.-ING.
Applicants: ANT NACHRICHTENTECHNIK GMBH
Application year: 1982
Main classification: H04J3
IPC codes: H04J3