COUPLER FOR PROCESSORS

Abstract: 1. Computer coupling, comprising a first and second computer (1, 2) which can both be connected with a common memory (3), and a computer access guiding circuit (7), which is connected across a first computer access demand signal line (8) and a first computer access receipt signal line (9) to the first computer (1) and across a second computer access demand signal line (10) and a second computer access receipt signal line (11) to the second computer (2) and which first connect one of the two computers (1, 2) to the memory (3) during simultaneous or nearly simultaneous reception of each computer access demand signal from both computer (1, 2), until it delivers a computer access receipt signal to this computer (1, 2), after which it connects the other computer (2, 1) across a circui device (6, 6a, 6b) to the memory (3), characterized in that the computer access control circuit (7) consists of two identical logic circuit arrangements (14a, 14b) each assigned to one of the computer (1, 2), which independently connect and disconnect their computer (1, 2) to or from the memory (3) and each of which bars the other logic circuit arrangement (14a, 14b) from a connection of the memory (3) with its computer (2, 1) during the switch-on period of its computer (2, 1), in which each logic circuit arrangement (14a, 14b) has an inverter (15a, 15b), whose input is connected to the computer access demand signal line (8, 10) of its computer (1, 2), and a NAND gate (16a, 16b), that has a first input connected to the output of the inverter (15a, 15b) and a second input connected to an internal logic signal source (18a, 18b) and whose output is connected to the second output of the other logic circuit arrangement (14a, 14b) at any one time, and that each logic circuit arrangement (14a, 14b) has a flip-flop (21a, 21b) connected at one of its inputs to the output of the NAND gate (16a, 16b) of this logic circuit arrangement (14a, 14b) while it connects or disconnects the computer (1, 2) assigned to or from the common memory (3) across its output (25a, 25b), where the relation T<TR/2 holds for the access time Ts of the memory (3), in which TR is the access time of each of the two computers (1, 2).

Description: Rechnerkopplung BESCHREIBUNG Die Erfindung betrifft eine Rechnerkopplung, umfassend einen ersten und zweiten Rechner, die beide mit einem gemeinsamen Speicher verbindbar sind. Bei Steuereinrichtungen für computerisierte Steuerung, insbesondere für die computerisierte numerische Steuerung von Werkzeugmaschinen, Prozessanlagen, Industrierobotern 0. dgl. ist es zu bevorzugen, bestimmte standardisierte Steuerbaueinheiten zu verwenden, die je nach dem speziellen Anwendungszweck und den speziellen Betriebsbedingungen bei dem jeweiligen Anwendungszweck programmierbar sind und mit einem eigenen, als Prozessor ausgebildeten Rechner arbeiten. Hat man zum Beispiel eine standardisierte Steueranordnung für beispielsweise sechs Achsen von Werkzeugmaschinen, Industrierobotern o.dgl., wie sie im Rahmen der Erfindung entwickelt wurde und wie sie weiter unten in näheren Einzelheiten beschrieben ist, so stellt sich in komplizierteren Fällen, in denen eine solche Sechsachsen-Lageregelung nicht ausreichend ist, das Problem, die Steuerungsanordnung so zu erweitern, dass damit beispielsweise eine Zwölfachsen-Lageregelung ausgeführt werden kann, oder auch nur zum Beispiel eine Zehnachsen-Lageregelung. In diesen Fällen ist es, insbesondere dann, wenn die Steueranordnung für die Lageregelung einer bestimmten Anzahl von Achsen, im vorliegenden Beispielsfall für die Sechsachsen-Lageregelung, standardisiert ist, sehr kostengünstig, wenn zwei solcher Steueranordnungen, die für sich selbständig arbeitsfähig sind, miteinander so gekoppelt werden können, dass sie als eine Einheit arbeiten können, bei welcher die Anzahl der lagegeregelten Achsen gleich der Summe der Achsen der einzelnen Steuereinheiten bzw. -anordnungen ist. Selbst wenn in diesen Fällen einige Achsen-Lageregelungen überzählig sind, kann die Zusammenkopplung von zwei selbständigen Steueranordnungen der vorgenannten Art bei Verwendung von standardisierten Steueranordnungen wesentlich günstiger sein, als wenn eine neue Steueranordnung gebaut werden muss, welche genau die gewünschte Anzahl von Achsen lageregeln kann. Da beide Steueranordnungen jeweils einen eigenen Rechner haben und selbständig arbeiten können, ist es wichtig, dass insbesondere folgende beiden Forderungen erfüllt werden, wenn diese beiden Steueranordnungen zu einer Einheit zusam inengefasst werden: (1) Wenn beide Steueranordnungen, die zusammengekoppelt werden, als Einheit arbeiten sollen, wie das zu fordern ist, dann muss sichergestellt sein, dass sich beide Steueranordnungen nicht gegenseitig blockieren können, insbesondere darf ein Fehler, der die Funktion der ei nen Steueranordnung lahmlegt, nicht auf die andere Steueranordnung zurückwirken, sie insbesondere nicht auch noch lahmlegen. (2) Ausserdem soll bei der Kopplung der beiden Steueranord nungen die Rechenleistung der darin benutzten Rechner nicht langsamer werden, wenn diese beiden Rechner auf einen gemeinsamen Speicher arbeiten, der wegen des in tensiven Datenaustauschs (Koordinierung) zwischen den beiden Steuerungen unbedingt erforderlich ist. Es ist zu fordern, dass die Rechner der beiden Steueranordnun gen auf den gemeinsamen Speicher so arbeiten können, als ob es jeweils nur ihr eigener wäre, damit keine Rechenzeit verlorgengeht bzw. die jeweilige Rechenge schwindigkeit, auf welche die beiden einzelnen Steuer anordnungen für sich abgestimmt sind, erhalten bleibt. Aufgabe der Erfindung ist es daher, eine Rechnerkopplung von auf einen gemeinsamen Speicher arbeitenden Rechnern je einer Steueranordnung zu schaffen, die es ermöglicht, die beiden Steueranordnungen zu einer als Einheit arbeitenden Steueranordnung zusammenzukoppeln, ohne dass die Rechenleistung in den Steueranordnungen geringer, d.h die Rechengeschwindigkeit langsamer, wird. Diese Auf gabe wird, ausgehend von einer Rechnerkopplung der eingangs genannten Art, erfindungsgemäss gelöst durch eine Rechnerzugriffssteuerschaltung, welche über eine erste Rechnerzugriffsanforderungssignalleitung und eine erste Rechnerzugriffsquittungssignalleitung mit dem ersten Rechner und über eine zweite Rechnerzugriffsanforderungssignalleitung und eine zweite Rechnerzugriffsquittungssignalleitung mit dem zweiten Rechner verbunden ist und bei gleichzeitigem oder nahezu gleichzeitigem Empfang eines Rechnerzugriffsanforderungssignals von beiden Rechnern zunächst einen der beiden Rechner über eine Schaltungseinrichtung mit dem Speicher verbindet, bis sie von diesem Rechner das Rechnerzugriffsquittungssignal erhält, wonach sie den anderen Rechner mit dem Speicher verbindet, dessen Zügriffszeit geringer als die Hälfte der von jedem der beiden Rechner erwarteten Zugriffs zeit ist. Eine solche Recherkopplung ermöglicht über den gemeinsamen Speicher, auf den beide Rechner arbeiten, einen intensiven Datenaustausch und damit eine vollständige Koordinierung der beiden Steueranordnungen, von denen je eine von je einem der beiden Rechner selbständig gesteuert wird, ohne dass die beiden Steueranordnungen in ihrer Kopplung zu einer Einheit in der Rechengeschwindigkeit insgesamt langsamer werden, die ihrerseits im wesentlichen durch die Zugriffszeit der dem jeweiligen Rechner innerhalb seiner Steueranordnung allein zugeordneten Speicher bestimmt ist. Da diese Speicher umso kostenaufwendiger sind, je kürzer ihre Zugriffszeit ist, würde die Leistungsfähigkeit dieser Speicher bei einer Kopplung von zwei Steueranordnungen zu einer Einheit nicht mehr ausgenutzt werden, wenn der Speicher, auf welchen die beiden Rechner gemeinsam arbeiten, jedem dieser beiden Rechner nur mit derselben Zugriffszeit, wie ihn die eigenen Speicher des Rechners haben, antworten würde. Die Rechnerkopplung ist vorzugsweise so ausgebildet, dass die Rechnerzugriffssteuerschaltung jeweils einen mit je einem der beiden Rechner verbundenen Buspuffer alternativ an den Speicher anschaltet, da zum Anschalten eines Rechners an einen Speicher üblicherweise Buspuffer verwendet werden. Weiter ist die Rechnerkopplung bevorzugt so ausgebildet, dass die Rechnerzugriffssteuerschaltung jeweils denjenigen Rechner zuerst mit dem Speicher verbindet, dessen Rechnerzugriffsanforderungssignal bei ihr zuerst eintrifft und dass sie bei gleichzeitigem Eintreffen je eines Rechnerzugriffsanforderungssignals autonom entscheidet, welchen von beiden Rechnern sie zuerst mit dem Speicher verbindet. Diese autonome Entscheidung kann eine einfache Zufallsentscheidung sein, die durch die Tatsache bewirkt wird, welches der beiden Rechnerzugriffsanforderungssignale die Rechnerzugriffssteuerschaltung zuerst auslöst, sofern nur sichergestellt ist, dass die Rechnerzugriffssteuerschaltung aufgrund ihres internen Aufbaus durch ein unmittelbar nachfolgendes Rechnerzugriffsanforderungssignal des anderen Rechners so lange nicht mehr beeinflussbar ist, bis das Rechnerzugriffsquittungssignal von demjenigen Rechner her eingetroffen ist, mit dem sie den Speicher zuerst verbunden hat. Eine bevorzugte Ausführungsform der erfindungsgemässen Rechnerkopplung zeichnet sich dadurch aus, dass die Rechnerzugriffssteuerschaltung aus zwei gleichen, je einem der Rechner zugeordneten Logikschaltungsanordnungen besteht, die ihren Rechner selbständig mit dem Speicher verbinden und vom Speicher abschalten und von denen jede während der Anschaltperiode ihres Rechners die andere Logikschaltungsanordnung gegen ein Verbinden des Speichers mit deren Rechner sperrt. Auf diese Weise ergibt sich nicht nur ein besonders einfacher Aufbau der Rechnerkopplung, sondern diese Rechnerkopplung kann so auf die beiden miteinander zu koppelnden Steueranordnungen verteilt werden, dass diese beiden Steueranordnungen praktisch völlig gleich ausgebildet werden können, was für ihre Standardisierung wichtig ist. Im einzelnen kann eine solche mit:#Logiks'chaltungsanordnun- gen aufgebaute Rechnerkopplung so ausgebildet sein, dass jede Logikschaltungsanordnung einen Inverter aufweist, dessen Eingang mit der Re chnerzugriffsanforderungs signallei tung ihres Rechners verbunden ist, sowie ein NAND-Tor, das einen ersten, mit dem Ausgang des Inverters verbundenen Eingang und einen zweiten, mit einer internen Logiksignalquelle verbundenen Eingang hat und dessen Ausgang mit dem zweiten Eingang der jeweils anderen Logikschaltungsanordnung verbunden ist, und dass jede Logikschaltungsanordnung je ein Ellp-Flop aufweist, das an einem Eingang mit dem Ausgang des NAND-Tors dieser Logikschaltungsanordnung verbunden ist, während es über seinen Ausgang den zugeordneten Rechner an den gemeinsamen Speicher anschaltet oder von diesem abschaltet. Vorzugsweise bilden die beiden gleichen Flip-Flops zusammen in Verbindung mit der Logikschaltungsanordnung ein Drei Zustands-Flip-Flop, dessen beide Ausgänge nur drei von vier möglichen Ausgangssignalkombinationen haben können. Diese drei erlaubten Zustände können beispielsweise so sein, dass beide Ausgänge hohes Potential haben, der eine Ausgang niedriges Potential und der andere Ausgang hohes Potential hat, sowie umgekehrt, wogegen der Zustand, dass beide Ausgänge niedriges Potential haben, ausgeschlossen ist. Da sich jedoch durch Inverter oder durch die Weiterverarbeitung der Logiksignale grundsätzlich niedriges oder hohes Potential als Logikausgangssignale eignen, kommt es nur darauf an, dass eine der vier möglichen Ausgangssignalkoiribinationen der beiden Ausgänge des Flip-Flops ausgeschlossen wird. Eine wichtige Anwendung dieser Steuerkopplung besteht, wie bereits eingangs angedeutet wurde, darin, dass jeder der beiden Rechner, insbesondere als Prozessoren, auf je einer Steuerbaueinheit, insbesondere einer Steuerkarte für computerisierte numerische Steuerung vorgesehen ist, wobei die Rechnerzugriffssteuerschaltung und der Speicher sowie die Schaltungseinrichtung der Rechnerkopplung entweder jeweils auf einer der beiden Steuerbaueinheiten, insesondere auf einer der Steuerkarten, oder verteilt, insbesondere zu gleichen Hälften, auf beiden Steuerbaueinheiten, insbesondere auf beiden Steuerkarten, angeordnet sind. Die Ausbildung der Rechnerzugriffssteuerschaltung aus zwei gleichen Logikschaltungsanordnungen ermöglicht es, dass jede der beiden Logikschaltemnrichtungen auf einer von beiden Steuerbaueinheiten, insbesondere einer von beiden Steuerkarten, angeordnet ist. Eine besonders vorteilhafte und wichtige erfindungsgemässe Anwendung der Rechnerkopplung ergibt sich, wie ebenfalls bereits weiter oben angedeutet wurde, wenn die Steuereinheit, insbesondere die Steuerkarte, eine solche für compu terisierte Steuerung ist, die ein selbständiges, von ihrem Rechner gesteuertes Steuer- bzw. Regelsystem umfasst, wobei insbesondere der Rechner ein Prozessor mit einem oder mehreren eigenen Speichern ist und die Steuereinheit, insbesondere die Steuerkarte, vorzugsweise analoge und digitale Eingangsschaltungen sowie gegebenenfalls digitale und/oder analoge Ist- und/oder Sollwertschaltungen, und gegebenenfalls eine oder mehrere Schnittstellen zum Anschluss an Datenverarbeitungseinrichtungen und Bedienungseinrichtungen aufweist. Insbesondere kann die Steuerkarte eine Einkarte für mehrachsige computerisierte numerische Steuerung von Werkzeugmaschinen oder Industrierobotern sein, wie sie im Rahmen der Arbeiten, die zur erfindungsgemässen Rechnerkopplung geführt haben, entwickelt worden ist. Die vorstehenden sowie weitere Vorteileound Merkmale der Erfindung seien nachstehend anhand einiger in den Figuren 1 bis 3 der Zeichnung im Prinzip dargestellter, besonders bevorzugter Aus führungs formen näher erläutert; es zeigen: Figur 1 eine grundsätzliche Ausführungsform der erfin dungsgemässen Rechnerkopplung in einem Blockschaltbild dargestellt; Figur 2 ein nähere Einzelheiten zeigendes Schaltbild einer besonders bevorzugten Ausführungsform einer Rech nerkopplung nach der Erfindung; und Figur 3 eine Einkarte für die computerisierte numerische Steuerung von Werkzeugmaschinen und Industrierobotern mit seitlich rechts und links davon angedeuteten exter nen Einheiten, die mit der Einkarte verbindbar sind, wo bei auf dieser Einkarte eine Rechnerkopplung nach der Erfindung vorgesehen ist, welche es ermöglicht, zwei gleichartige Einkarten der dargestellten Art miteinan der zu einer Einheit zusammenzufassen, die im vorlie genden Falle eine Zwölfachsen-Lageregelung ermöglicht. Es sei zunächst auf die Figur 1 Bezug genommen, wonach ein erster Rechner 1, der als "Rechner A" bezeichnet ist und sich vorzugsweise auf einer Einsteuerkarte 35 gemäss der Figur 3 als Prozessor 36 befindet, und ein zweiter Rechner 2, der als "Rechner B" bezeichnet ist und sich auf einer anderen Einsteuerkarte 35 der gleichen Art, ebenfalls als Prozessor 36, befindet, auf einen gemeinsamen Speicher 3 arbeiten, welcher je zur Hälfte aus dem Speicher 77 der einen Einkarte (siehe Figur 3) und dem Speicher 77 der anderen Einkarte zusammengesetzt ist. Der erste Rechner 1 ist über eine erste Daten- und Adressenübertragungsleitung 4 und der zweite Rechner 2 über eine zweite Daten- und Adressenübertragungsleitung 5 jeweils mit einer Schaltungseinrichtung 6 verbunden, welche alternativ die erste oder zweite Daten- und Adressenübertragungsleitung 4 bzw. 5 an den Speicher 3 anschaltet. Die Daten- und Adressenübertra- gungsleitungen 4 und 5 sind auf der Einkarte 35 der Figur 3 jeweils der interne Bus;37 der jeweiligen Einkarte. Die Schaltungseinrichtung 6 kann aus zwei Buspuffern bestehen, von denen jeweils eine in jeder der Rechnerkopplungen 76 von jeder Einkarte 35 vorgesehen ist. Die Schaltungseinrichtung 6 wird durch eine Rechnerzugriffssteuerschaltung i geschaltet, welche über eine erste Rechnerzugriffsanforderungssignalleitung 8 und eine erste Rech nerzugriffsguittungssignalleitung 9 mit dem ersten Rechner 1 und über eine zweite Rechnerzugriffsanorderungssignalleitung 10 sowohl eine zweite Rechnerzugriffsquittungssignalleitung 11 mit dem zweiten Rechner 2 verbunden ist. Die Funktionsweise der Rechnerzugriffssteuerschaltung 7 ist derart, dass sie bei gleichzeitiçgem oder nahezu gleichzeiti gem Empfang eines Rechnerzugriffsanforderungssignals von beiden Rechnern 1 und 2 zunächst einen der beiden Rechner mit dem Speicher 3 verbindet, bis sie an diesen Rechner das Rechnerzugriffsquittungssignal abgibt, welches anzeigt, dass der Rechnerzugriff dieses Rechners beendet ist. Danach schaltet die Rechnerzugriffssteuerschaltung 7 aufgrund des immer noch anliegenden Rechnerzugriffsanforderungssignals von dem anderen Rechner nunmehr diesen an den Speicher 3 an. Da der Speicher 3 so ausgebildet ist, dass seine Zugriffszeit geringer als die Hälfte der von jedem der beiden Rechner 1 und 2 erwarteten Zugriffszeit ist, können diese beiden Rechner 1, 2 so auf den Speicher 3 arbeiten, als ob es jeweils nur ihr eigener Speicher wäre. Die von dem Rechner 1 und 2 erwartete Zugriffszeit ist die Zugriffszeit, mit welcher dieser Rechner auf seine eigenen Speicher arbeitet, d.h. also im Falle der Einkarte 35 der Figur 3, die Zugriffszeit des Systemspeichers 59 und des Anwenderspeichers 61, die dem Prozessor 36 als ausschliesslich eigene Speicher zugeordnet sind. Es sei nun auf das nähere Einzelheiten einer bevorzugten Ausführungsform einer Rechnerkopplung zeigende Schaltbild der Figur 2 eingegangen, in dem für gleichartige Teile die gleichen Bezugszeichen wie in Figur 1 verwendet worden sind, wobei die Schaltungseinrichtung 6 der Figur 1 aus zwei, mit 6a und 6b bezeichneten einzelnen Buspuffern besteht. Die gesamte Rechnerkopplung der Figur 2 besteht aus zwei gleichen Hälften, von denen die eine Hälfte zwischen dem ersten Rechner 1 und der gestrichelten Linie 12 dargestellt ist, während die andere Hälfte zwischen dem zweiten Rechner 2 und der gestrichelten Linie 12 eingezeichnet ist. Die gestrichelte Linie 12 stellt. damit gewissermassen die Trennlinie zwischen zwei Einkarten 35 (siehe Figur 3) dar, was jedoch nicht ausschliesst, dass auch eine andere Verteilung der Elemente der Rechnerkopplung auf zwei Einkarten oder sonstige Steueranordnungen möglich ist. Ausser einem jeweiligen Buspuffer 6a oder 6b und einer Hälfte 3a oder 3b des Speichers 3 sowie Einer entsprechenden Datenund Adressenübertragungsleitung 13a oder 13b zwischen dem jeweiligen Buspuffer und der jeweiligen Speicherhälfte besteht jede Rechnerkopplung 76 der Figur 3, die also, bezogen auf die Zusammenschaltung zweier Rechnerkopplungen, funktionell jeweils eine Rechnerkopplungshälfte ist, in der vorliegenden bevorzugten Ausführungsform aus zwei genau gleichen Logikschaltungsanordnungen 14a und 1 4b. Es sei nun der Aufbau dieser beiden Logikschaltungsanordnungen 14a und 14b näher erläutert: Jede Logikschaltungsanordnung 1 4a und 1 4b weist einen Inverter 15a bzw. 15b auf, der mit der Rechnerzugriffsanforderungssignalleitung 8 bzw. 10 des zugeordneten Rechners 1 bzw. 2 verbunden ist. Weiter ist ein NAND-Tor 16a bzw. 16b vorgesehen, das zwei Eingänge besitzt, von denen der eine Eingang mit dem Ausgang des Inverters 15a bzw. 15b verbunden ist, während der andere Eingang über einen Widerstand 17a bzw. 17b mit einer internen Logiksignalquelle verbunden ist, die als Anschluss bei 18a bzw. 1 8b angedeutet ist. Diese interne Logiksignalquelle ist beispielsweise einfach eine Gleichspannungsquelle volbestimnter Spannung Vcc. Der Ausgang des NAND-Tors 16a bzw. 16b ist mit dem in Fig. 2 unteren Eingang des NAND-Tors 16b bzw. 16a der jeweils anderen Logikschaltungseinrichtung über Anschlussleitungen 19a bzw. 19b sowie 20a bzw. 20b verbunden, über weiche die beiden hälftigen Rechnerkopplungen 76 (siehe Figur 3) zweier Einkarten 35, abgesehen von den nichtdargestellten Verbindungsleitungen, welche die beiden Speicherhälften 3a und 3b des gemeinsamen Speichers 3 verbinden, miteinander verbindbar sind. Eine solche Speicherhälfte ist in Figur 3 mit 77 bezeichnet, und die dort eingezeichnete Verbindung 80 umfasst daher bei der Ausführungsform nach der Figur 2 die vorgenannten Verbindungsleitungen, welche die Speicherhälften 3a und 3b miteinander verbinden, und die Verbindungsleitungen 19a, 20b und 19b, 20a. Weiterhin weist jede Logikschaltungsanordnung 14a und 14b je ein Flip-Flop 21a bzw. 21b auf, dessen Setzeingang mit dem Ausgang des NAND-Tors 16a bzw. 16b und dessen Rücksetzeingang mit dem Ausgang des Inverters 15a bzw. 15b der jeweiligen Logikschaltungsanordnung 14a bzw. 14b verbunden ist. Der Ausgang des Flip-Flops 21a bzw. 21b ist einerseits mit dem Schalteingang des zugeordneten Buspuffers 6a bzw. 6b verbunden, über den der Buspuffer gesperrt oder geöffnet werden kann, und andererseits über ein Verzögerungsglied 22a bzw. 22b mit der Rechnerzugriffsquittungssignalleitung 9 bzw. 11 des zugeordneten Rechners 1 bzw. 2. Ausserdem ist das Flip-Flop über eine Leitung 23a bzw. 23b mit der Takt impulsguelle des zugeordneten Rechners 1 bzw. 2 verbunden. Mit 24a bzw. 24b ist ein Spannungsanschluss mit jeweiligen Flip-Flops bezeichnet, welcher mit der gleichen Spannungsquelle verbunden ist, wie der Anschluss 18a bzw. 18b. Es sei nun die Funktionsweise der vorstehend beschriebenen Rechnerkopplung der Figur 2 erläutert: Es sei zunächst davon ausgegangen, dass die beiden Logikschaltungsanordnungen 1 4a und 14b sowie die beiden Speicherhälften 3a und 3b entsprechend der gestrichelten Linie 12 voneinander getrennt sind und der jeweilige Rechner Zugriff zu seiner eigenen Speicherhälfte 3a bzw. 3b haben will; das sei anhand der linken Hälfte der Schaltung der Figur 2 er läutett. Solange der Rechner 1 noch keinen Zugriff zu seiner Speicherhälfte 3a haben will, liegt an der Redhnerzu- griffsanforderungssignalleitung 8 ein hohes logisches Niveau an, und die bei 18a angeschlossene interne Logiksignalquelle hat ebenfalls ein hohes logisches Niveau. Das hat we gen des Inverters 15a zur Folge, dass der eine Eingang des NAND-Tors 16a ein niedriges logisches Niveau und der andere Eingang ein hohes logisches Niveau hat, so dass das Flip Flop 21a rückgesetzt ist und infolge des an seinem Setzeingang anliegenden hohen logischen Niveaus am Ausgang des NAND-Tors 16a von den über die Leitung 23a zugeführten Taktimpulsen nicht zugeschaltet werden kann; in diesem Zustand ist das Signal am Ausgang 25a des Flip-Flops 21a derart, dass der Buspuffer 6a gesperrt ist. Wenn nun der Rechner 1 als Anforderungssignal auf die Rechnerzugriffsanforderungssignalleitung 8 ei#n niedriges logisches Niveau gibt, wird der bisher auf niedrigem logischem Niveau liegende Eingang des NAND-Tors 16a auf hohes logisches Niveau umgeschaltet, wodurch sich am Ausgang des NAND-Tors 16a ein niedriges logisches Niveau ergibt, welches das Flip-Flop 21 a vorbereitet, d.h. für eine Umschaltung durch den nächsten Taktimpuls, der über die Leitung 23a zugeführt wird, freigibt Durch diese Umschaltung des Flip-Flops 21a erhält der Buspuffer 6a ein Signal, das ihn auf Durchgang schaltet, so dass der Zugriff des Rechners 1 über die Daten- und Adeesseniteftragungsleitungen 4 und 13a zu seiner apeidzeffiälfte 3a stattfin¯isn kann. Dieses gleiche Signal, das mittels des Verzögerungs- glieds 22a um weniger als die Hälfte der vom Rechner 1 erwarteten Speicherzugfl ffs zeit verzögert wird, wird dem Rechner 1 über die Rechnerzugriffsquittungssignalleitung 9 als Quittungssignal zugeführt, so dass dieser nach erfolgtem Zugriff zu seiner Speicherhälfte 3a das Anforderungssignal, das er auf die Rechnerzugflffsanforderungssignalleitung 8 gegeben hat, löscht und damit diese Leitung wieder auf hohes logisches Niveau gebracht wird. Infolgedessen gewähren die Logikschaltungsanordnungen 14a und 14b im voneinander getrennten Zustand jedem ihrer Rechner 1 bzw. 2 Zugriff zu seiner Speicherhälfte 3a bzw. 3b. Wenn nun die beiden Logikschaltungsanordnungen 14a und 14b und die beiden Speicherhälften 3a und 3b zu der Gesamtschaltung der Figur 2 miteinander verbunden werden, dann wird der Signalpegel auf der Anschlussleitung 20a bzw. 20b und damit an dem damit verbundenen einen Eingang des NAND-Tors 16a bzw. 16b durch den Signalpegel des Ausgangs des NAND Tors 16b bzw. 16a der jeweils anderen Logikschaltungsanordnung bestimmt, d.h. also der Signalpegel auf der Leitung 20a wird durch den Signalpegel bestimmt, der am Ausgang des NAND-Tors 16b vorhanden ist, und der Signalpegel auf der Leitung 20b wird durch den Signalpegel bestimmt, der am Ausgang des NAND-Tors 16a vorhanden ist. Dieser Signalpegel am Ausgang der NAND-Tore 16a und 16b ist, wie si¯ aus-der#i- gen Erläuterung der Einzelfunktionsweise der,,logikschal- tungsanordnungen 1 4a und 14b ergibt, immer hohes logisches Niveau, wenn auf der jeweiligen Rechnerzugriffsanforderungssignalleitung 8 bzw. 10 kein Anforderungssignal liegt. Wenn nun beispielsweisex der Rechner 1 ein Anforderungssignal aussendet, dann geht entsprechend der obigen Erläuterung der Signalpegel am Ausgang des diesem Rechner zugeordneten NAND Tors 16a auf niedriges logisches Niveau und zieht dadurch den damit über die Anschlussleitungen 19a und 20b verbundenen Eingang des NMD-Tors 1 6b des anderen Rechners 2 ebenfalls auf niedriges logisches Niveau, wodurch der Ausgang des NAND-Tors 16b so lange nicht auf niedriges logisches Niveau schalten kann, solange das Anforderungssignal des Rechners 1 noch nicht gelöscht ist, d.h. also solange noch nicht der Zugriff dieses Rechners zum Speicher 3 beendet ist. Wenn daher der Rechner 2 während der Zugriffszeit des Rechners 1 ein Anforderungssignal auf seine Rechnerzugriffsanforderungssignalleitung 10 gibt, dann wird dieses erst wirksam, wenn der Rechner 1 sein Anforderungssignal aufgrund eines Quittungssignals gelöscht hat. Wenn das geschehen ist, bewirkt nun seinerseits das Anforderungssignal des Rechners 2, dass der mit den Anschlussleitungen 20a und 19b verbundene Eingang des NAND-Tors 16a auf niedriges logisches Niveau umgeschaltet und damit ein Zugriff des Rechners 1 während des Zugriffs des Rechners 2 zum Speicher 3 blockiert wird. Wenn beide Rechner 1 und 2 zum genau gleichen Zeitpunkt ein Anforderungssignal auf ihre Rechnerzugriffsanforderungssignalleitung 8 bzw. 10 geben, dann ist es, wie durch experimentelle Untersuchungen, die im Rahmen der vorliegenden Erfindung durchgeführt wurden, festgestellt werden konnte, so, dass infolge der Bauteil- und/oder Schaltungstoleranzen stets einer der beiden Rechner den Zugriff erhält, während der andere warten muss; es erfolgt also keine gegenseitige Blockierung der Logikschaltungsanordnungen 1 4a und 145. Welcher der beiden Rechner in diesem Falle zuerst Zugriff erhält, ist belanglos, weil trotzdem beide Rechner innerhalb der von ihnen erwarteten Zugriffszeit Zugriff zum Speicher 3 erhalten. Sollte einer der beiden Rechner 1, 2 den gemeinsamen Speicher 3 nicht nach Empfang eines Quittungssignals freigeben, zum Beispiel weil der zweite Rechner 2 defekt ist, dann wird der dadurch blockierte erste Rechner 1 nach einer vorbestimmten Zeitdauer, beispielsweise von 8/sec, durch ein Interrupt gezwungen, den Versuch, auf den gemeinsamen Speicher 3 zuzugreifen, aufzugeben, und es können entsprechende für diesen#Fehlerfall vorgesehene Massnahmen ergriffen wer den Diese Verhaltensweise der Rechner ist eine normalerweise übliche Eigenschaft der für diese Zwecke verwendeten, zum Beispiel auf der Einkarte 35 vorgesehenen, Mikroprozes Storen. Es sei nun nachstehend anhand der Figur 3 eine Einkarte 35 erläutert, die mit einer Rechnerkopplung der in den Figuren 1 und 2 gezeigten Art versehen ist, wodurch es ermöglicht wird, zwei derartige Einkarten, die je eine Sechsachsen Lageregelung haben, zu einer einheitlich arbeitenden Zwölf achsen-Lageregelung zu verbinden. Die Einkarte 35, die eine kostengünstige und ausserordentlich leistungsfähige computerisierte numerische Steuerung mit hoher Anwendungsbreite ermöglicht, besitzt als eigentliche Steuereinrichtung einen Prozessor 36 Dieser Prozessor 36 ist eingangs- und ausgangsmässig über einen internen Bus 37 mit den einzelnen Baueinheiten, die auf der Einkarte 35 untergebracht sind, verbunden, die durch entsprechende Anschlüsse 38 eingangs- und ausgangsseitig an den internen Bus 37 angekoppelt sind (in Figur 3 sind nur einige dieser Anschlüsse aus Gründen einer übersichtlicheren Darstellung mit einem Bezugszeichen versehen). Auf der Einkarte 35 sind folgende einzelne Baueinheiten vorgesehen: eine Lageregelungsschaltung 39, die ein Istwertsystem 40 und ein Sollwertsystem 41 umfasst; ausserdem gehört zu der Lageregelungsschaltung 39 noch eine Handradeingangsschaltung 42. Die Lageregelungsschaltung 39 dient dazu, entsprechende Achsen 43 in Werkzeugmaschinen, Industrierobotern o.dgl. in ihrer Lage zu regeln, und ist deshalb über Istwerteingänge 44 und über Sollwertausgänge 45 mit den entsprechenden Gebern und Stellgliedern der Achsen 43 verbunden. Zusätzliche Sollwertausgänge vom Sollwertsystem 41 sind bei 46 vorgesehen. Die Handradeingangsschaltung 42 dient dazu, Istwertsysteme nicht genutztes Achsen als Handradeingänge oder als zusätzliche Messsysteme, zum Beispiel direktes Werkstückmesssystem, zu nutzen; hierzu sind entsprechende Istwerteingänge 47 vorgesehen, die von zusätzlichen äusseren Gebern herkommen, welche, wie bei 48 angedeutet ist, an einem Handrad, einer Dickenmesseinrichtung, o.dgl. vorgesehen sind. Weiterhin ist eine speicherprogrammierbare Steuerschaltung 49 auf der Einkarte 35 vorgesehen, deren Eingangsschaltungen 50 über Eingänge 51 mit Digitalgebern 52, beispielsweise Endschaltern, verbunden werden können, und deren Aus gangsschaltungen 53 über Ausgänge 54 mit Stellgliedern 55 verbunden werden können, wie beispielsweise mit Magnetventilen, Magnetbremsen, Hydraulikventilen, Pumpen o.dgl. Schliesslich sind analoge Eingangsschaltungen 56 vorgesehen, die über entsprechende Eingänge 57 mit Analoggebern 58 der Maschine, des Industrieroboters o.dgl. verbindbar sind; diese Analoggeber 58 können beispielsweise zusätzliche Messgeräte, Temperaturkontrolleinrichtungen, Gren zwertüberwa- chungsgeber o.dgl. sein Die vorstehend beschriebenen Baueinheiten 39, 49 und 56 bilden gewissermassen den maschinen- bzw. industrieroboter¯ seitigen Teil der Einkarte 35, die ausserdem noch einen da- tenverarbeitungsseitigen Teil aufweist, der nachstehend kurz erläutert ist und folgendes umfasst: : Zunächst ist ein Systemspeicher 59 vorgesehen, der dazu dient, das Grundprogramm zu speichern, welches von der je weiligen speziellen Anwendung der Einkarte 35 abhängt. Dieser Systemspeicher kann durch entsprechende Steckplätze, die auf der Einkarte 35 vorgesehen sind, erweitert werden, wie bei 60 angedeutet ist. Weiter befindet sich auf der Einkarte 35 ein Anwenderspeicher 61, in den die speziellen Daten, mit denen das im Systemspeicher 59 ¯gespeicherte Grundprogramm betrieben werden soll, eingegeben werden. Der Anwenderspeicher 61 ist, wie bei 62 angedeutet, wahlweise mit EPROM-Speichern anstelle von CEMOS-Speichern durch entsprechende, auf der Einkarte 35 vorgesehene Steckplätze bestückbar. Es sei darauf hingewiesen, dass alle Speicherbereiche des Anwenderspeichers 61 gepuffert sind. Weiter ist eine serielle Dateneingabe-/-ausgabeeinheit 63 vorgesehen, die über Anschlüsse 64 an äussere Datenspeicherbzw. -verarbeitungsgeräte 65 angeschlbssen werden kann, zum Beispiel zum Zwecke der Programmeingabe in den Anwenderspeicher 61, oder zum Anschluss eines externen Rechners zur direkten Steuerung oder zum Zwecke der Kommunikation zwischen mehreren Maschinen (Datenaustausch). Eine parallele Dateneingabe-/-ausgabeeinheit 66 auf der Einkarte 35 kann über Anschlüsse 67 an entsprechende Datenspeicher- bzw. -verarbeitungs geräte 68 angeschlossen werden, zum Beispiel an einen Drucker, einen Lochstreifenstanzer oder -leser o.dgl. Zum datenverarbeitungsseitigen Teil gehören ausserdem noch eine Video-Schnittstelle 69 und eine Tastatur-Schnittstelle 70, von denen erstere über Ausgangsanschlüsse 71 an einen Videomonitor 72 und letztere über Eingangs anschlüsse 73 an eine Tastatur 74 einer Bedientafel 75 anschliessbar ist. Schliesslich besitzt die#Einkarte 35 noch eine Rechnerkopplungseinheit 76 mit Speicher 77 und eine Buserweiterungseinheit 78. Mittels der Rechnerkopplung 76 können, wie bei 80 angedeutet ist, zwei identische Einkarten 35 direkt miteinander gekoppelt werden. Die Buserweiterung 78 ist eine Schnittstellenerweiterung für Hardware. Es seien nachstehend Daten einer bevorzugten Ausführungsform einer Einkarte 35 angegeben: (a) Lageregelungsschaltung 39 Achsenzahl: 6 lagegeregelte Achsen Istwertsystem: Inkrementale Impulsgeber mit einem Nullimpuls. Die Istwertimpulse werden in einem zyklisch absoluten Istwert zähler (16 Bit) aufsuitmiert und von der Lageregelung im Lageregeltakt über nommen. Sollwertsystem: 8 Sollwertausgänge mit 12 Bit D/A Wandler + 10 V und Reglerfreigabesig nal (6 lagegeregelte Achsen + 2 Aus gänge für z.B. Drehzahlsollwert oder Sollwert für Schweissstrom o.ä.) Abtastrate ist auf 2, 4, 8, 16 msec einstellbar. (b) Eingangsschal tungen 50 umfassen 64 optoentkoppelte digitale 24V-Eingänge. Bei integrierter SPS können alle Eingänge (ausser Referenz punkt, Reglerfreigabe und Endschalter) frei belegt werden. Zusätzlich lassen sich NC-interne Zustände unmittelbar abfragen. (c) Ausgangsschal tungen 52 umfassen 48 optoentkoppelte dauerkurz schlussfeste überlastgaschützte digita le 24V-Ausgänge. Bei integrierter Bei integrierter-SPS sind alle 48 Ausgänge frei belegbar. Alle Ausgänge sind für 2 A ohmsche oder induktive Lasten ausgelegt. Lam penlast max. 6 W. Ausgänge sind uber- lastsicher und kurzschlussfest, mittels Leistungsschaltern 1 bzw. 27 aufge baut. (d) Analoge Ein gangsschaltun gen: Für +/- 10 V jeweils 4 Eingänge mit 8 Bit A/D-Wandler und für 0 bis 5 V je weils 12 Eingänge mit 8 Bit A/D-Wand leer. (e) Prozessor 36: Vorgesehen ist ein 16 Bit Mikroprozes sor MC 68000 mit 4, 8, (10), (12) MHz und 24 Bit Adressraum. (f) Systeir#peid#er 59: Vorhanden sind 10 Steckplätze für un terschiedliche EPROM-Typen (Systempro grammspeicher), nämlich 2716 10 x 2 KB = 20 KB 2732 10 x 4 KB = 40 KB 2764 10 x 8 :KB = 80 KB 27128 10 x 16 RB = 160 KB 27256 10 x 32 EB = 320 KB (g) Anwenderspei cher 61: -Vorhanden sind 8 Steckplätze à 2, 4, 8 KB CMOS, wahlweiseauch mit 2716, 2732, 2764 EPROM bestückbar, Arbeitsspeicher 4 KB integrierte SPS (4 KB) NC-Programmspeicher 4 - 60 KB (h) Serielle Daten eingabe/-ausga beeinheit 63: Vorgesehen sind drei V24-Schnittstel len mit prgrammierbarer Baudrate (50 19200), davon eine auf 20 mA umschalt bar. (i) Parallele Daten eingabe/-ausgabe einheit 66: Vorgesehen sind 8 programmierbare Ein-/Ausgänge plus 4 Steuersignale (TTL), z.B. für Lochstreifen-Stanzer/ Leser oder weiteres Tastatur-Interface. (j) Video-Schnitt stelle 69: Grafik 512 x 512 Punkte Auflösung, Vektorgenerator ASCII Zeichensatz, Schriftgrösse varia bel von 5 x 8 bis 80 x 128 Punkte ein stellbar inverse Darstellung der Schrift, Cursorgrösse und -blinkzeit programmierbar. (k) Tastaturs chnitt- stelle 70: Umfassend 72 Tasten, und zwar 12 Ta sten zur Zahleneingabe und 60 Funk- tionstasten. (1) Buserweiterungs einheit 78: Gepufferte Buserweiterung mit einem Adressraum von 128 KW für anwendungs abhängige Schnittstellen oder Speicher erweiterung. (m) Rechnerkopp lungseinheit 76: Die Kopplung zweier Karten zu maximal 12 Achsen oder 4 Handrädern und 8 Achh- sen ist möglich. (n) wsungssersowung: 5 V und +/- 15 V Ende der Beschreibung.

Claims: PATENTANS PR#U CHE 1. Rechnerkopplung, umfassend einen ersten und zweiten Rechner (1,2), die beide mit einem gemeinsamen Speicher (3) verbindbar sind, g e k e n n z e i c h n e t durch eine Rechnerzugriffssteuerschaltung (7), welche über eine erste Rechnerzugriffsanforderungssignalleitung (8) und eine erste Rechnerzugriffsquittungssignalleitung (9) mit dem ersten Rechner (1) und über eine zweite Rechnerzugriffsanforderungssignalleitung (10) und eine zweite Rechnerzugriffsquittungssignalleitung (11) mit dem zweiten Rechner (2) verbunden ist und bei gleichzeitigem oder nahezu gleichzeitigem Empfang je eines Rechnerzugriffsanforderungssignals von beiden Rechnern (1,2) zunächst einen der beiden Rech ner (1,2) über eine Schaltungseinrichtung (G,6a,6b) mit dem Speicher (3) verbindet, bis sie von diesem Pechner (1,2) das Rechnerzugriffsquittungssignal erhält, wonach sie den anderen Rechner (2,1) mit dem Speicher (3) verbindet, dessen Zu griffs zeit geringer als die Hälfte der von jedem der beiden Rechner (1,2) erwarteten Zugriffszeit ist. 2. Rechnerkopplung nach Anspruch 1, dadurch g e k e n n z e i c h n e t , dass die Rechnerzugriffssteuer- schaltung (7) jeweils einen mit je einem der beiden Rechner (1,2) verbundenen Buspuffer (6a,6b) alternativ an den Speicher (3) anschaltet. 3. Rechnerkopplung nach Anspruch 1 oder 2, dadurch g e k e n n z e i c h n e t , dass die Rechnerzugriffssteuerschaltung (7) jeweils denjenigen Rechner (1,2) zuerst mit dem Speicher (3) verbindet, dessen Rechnerzugriffsanforderungssignal bei ihr zuerst eintrifft und dass sie bei gleichzeitigem Eintreffen je eines Re chnerzugri ff5 anforde- rungssignals autonom entscheidet, welchen von beiden Rechnern (1,2) sie zuerst mit dem Speicher (3) verbindet. 4. Rechnerkopplung nach Anspruch 1, 2 oder 3, dadurch g e k e n n z e i c h n e t , dass die Rechnerzugriffssteuerschaltung (7) aus zwei gleichen, je einem der Rechner (1,2) zugeordneten Logikschaltungsanordnungen (1 4a, 1 4b) besteht, die ihren Rechner (1,2) selbständig mit dem Speicher (3) verbinden und vom Speicher abschalten und von denen jede während der Anschaltperiode ihres Rechners (1,2) die andere Logikschaltungsanordnung (14a,14b) gegen ein Verbinden des Speichers (3) mit deren Rechner (2,1) sperrt. 5. Rechnerkopplung nach Anspruch 4, dadurch g e k e n n z e i c h n e t , dass jede Logikschaltungsanord- nung (14a,14b) einen Inverter (15a,15b) aufweist, dessen Eingang mit der Rechnerzugriffsanforderungssignalleitung (8,10) ihres Rechners (1,2) verbunden ist, sowie ein NAND Tor (16a,16b), das einen ersten, mit dem Ausgang des Inverters (15a,15b) verbundenen Eingang und einen zweiten, mit einer internen Logiksugsialgnelle (18a,18b) verbundenen Eingang hat und dessen Ausgang mit dem zweiten Eingang der jeweils anderen Logikschaltungsanordnung (1 4a, 1 4b) verbun-. den ist, und dass jede Logikschaltungsanordnung (14a,14b) je ein Flip-Flop (21a,21b) aufweist, das an einem Eingang mit dem Ausgang des NAND-Tors (15a,15b) dieser Logikschaltungsanordnung (1 4a, 1 4b) verbunden ist, während es über seinen Ausgang (25a,25b) den zugeordneten Rechner (1,2) an den gemeinsamen Speicher (3) anschaltet oder von diesem abschaltet. 6. Rechnerkopplung nach Anspruch 5, dadurch g e k e n n z e i c h n e t , dass die beiden gleichen Flip Flops (21a,21b) zusammen in Verbindung mit der Logikschaltungsanordnung (14a,14b) ein Drei-Zustands-Flip-Flop bilden, dessen beide Ausgänge (25a,25b) nur drei der vier möglichen Ausgangssignalkombinationen haben können. 7. Rechnerkopplung nach einem der Ansprüche 1 bis 6, dadurch g e k e n n z e i c h n e t , dass jeder der beiden Rechner (1,2), insbesondere als ¯prozessoren (36), auf je einer Steuerbaueinheit, insbesondere einer Steuerkarte (35) für computerisierte numerische Steuerung vorgesehen ist, wobei die Rechnerzugriffssteuerschaltung (7) und der Speicher (3,77) sowie die Schaltungseinrichtung (6,6a,6b) der Rechnerkopplung (76) entweder jeweils auf einer der beiden Steuerbaueinheiten, insbesondere einer der Steuerkarten (35), oder verteilt, insbesondere zu gleichen Hälften, auf beiden Steuerbaueinheiten, insbesondere auf beiden Steuerkarten (35), angeordnet sind. 8. Rechnerkopplung nach Anspruch 7 und einem der An sprüche 4, 5 oder 6, dadurch g e k en n z e i c h n e t dass jede der beiden Logikschalteinrichtungen (14a,14b) auf einer von beiden Steuerbaueinheiten, insbesondere einer von beiden Steuerkarten (35), angeordnet ist. 9. Rechnerkopplung nach Anspruch 7 oder 8, dadurch g e k e n n z e i c h n e t , dass die Steuereinheit, insbesondere die Steuerkarte (35), eine solche für computerisierte Steuerung ist, die ein selbständiges, von ihrem 2 Rechner (1,2) gesteuertes Steuer- bzw. Regelsystem umfasst, wobei insbesondere der Rechner ein Prozessor (36) mit einem oder mehreren eigenen Speichern (59,61) ist und die Steuereinheit, insbesondere die Steuerkarte (35), vorzugsweise analoge und digitale Eingangsschaltungen (50,53,56) sowie gegebenenfalls digitale und/oder analoge Ist- und/oder Sollwertschaltungen (40,41,42) und gegebenenfalls eine oder mehrere Schnittstellen (63,66,69,70) zum Anschluss an Daten verarbeitungseinri chtungen (65,68) und Bedienungseinrichtungen (72,74,75) aufweist. 10. Rechnerkopplung nach einem der Ansprüche 7 bis 9, dadurch g e k e n n z e i c h n e t , dass die Steuerkarte eine Einkarte (35) für mehrachsige computerisierte numerische Steuerung von Werkzeugmaschinen oder Industrierobotern ist.

Inventors: MEIER, HORST, DR.-ING., MULLER, GOTTFRIED, ING. GRAD., Müller, Gottfried, Ing. grad.
Applicants: FRAUNHOFER-GESELLSCHAFT ZUR FORDERUNG DER ANGEWANDTEN FORSCHUNG E.V.
Application year: 1982
Main classification: G06F13
IPC codes: G06F13, G06F15, G05B19