CIRCUIT ARRANGEMENT FOR TELECOMMUNICATION EXCHANGES, ESPECIALLY TELEPHONE EXCHANGES, WITH DEVICES FOR SECURING THE TRANSMISSION OF CODED SIGNALS

Abstract: 1. A circuit arrangement for telecommunications exchanges, in particular telephone exchanges, in which binary-coded information is transmitted by means of lines (C, L) which have a line wire for each code element, and in which transmitted information is both stored at the transmitting point (D) and fed to a comparator (V) and also re-stored after its transmission via the line (C, L), and in which the comparator (V) receives the re-stored information and compares it with the stored information, and in which in order to increase the monitoring security the information and a complement, which is formed by the inversion of the information, are used and the comparison of the information and the complement results, and in which a transmitted information item and its complement are received by a receiving device (E) after their transmission via the line (C, L) and are subsequently re-transmitted by said receiving device via the line, characterised in that of the items of information which represent constantly recurrent standard commands, each individual item of information together with its complement is stored in a continuous row of storage units of a command store (A), that when transmitting an information item via the line (C, L), the comparator (V) inverts (in T) the information and the complement thereof upon receipt, in particular after an intermediate storage (in T) and effects a displacement (in W) of the bit forming the information and the complement, whereby both exchange their places within the comparator (V), and that the comparator (V) tests the result of this inversion (in T) and displacement (in W) with the re-stored information (via U) and possibly with the re-stored complement (via U) in respect of coincidence, and that information item and complement are transmitted and re-transmitted constantly and in a fixed time relationship.

Description: Schaltungsanordnung für Fernmeldevermittlungsanlagen, insbesondere Fernsprechvermittlungsanlagen, mit Einrichtungen zur Sicherung der Cbertragung codierter Signale Schaltungsanordnung für Fernmeldevermittlungsanlagen, insbesondere Fernsprechvermittiungsanlagen, in denen binärcodierte Informationen über pro Code element je eine Leitungsader aufweisende Leitungen übertragen werden, und in denen ausgesendete Informationen sowohl an der Sendestelle gespeichert und einem Vergleicher zu geführt als auch nach ihrer Aussendung über die Leitung zurückerhalten werden, und in denen der Vergleicher die zurückerhaltenen Information emplängt und mit der gespeicherten Information vergleicht, und in denen zur Erhöhung der Lerwachungssicherheit die Information sowie ein durch deren Invertierung gebildetes Komplement verwendet werden un der Vergleich von der Information und dem Komplement ausgeht. Das für eine Schaltungsanordnung dieser Art massgebende Grundkonzept ist bereits durch die deutsche O fenlegungs- schrift 2 423 260 bekannt. Danach wird zu PrüZzwecken die Adresse eines von einer Mehrzahl individueller Geräte ausgesendet und von dem betreffenden individuellen Gerät an die aussendende Einrichtung zurückgegeben. Ferner wird zu dem angesteuerten individuellen Gerät die invertierte Adresse ausgesendet und vom individuellen Gerät wieder an die sendende Einrichtung zurückgegeben. Ferner wird die ausgesendete Adresse mit der zurückgegebenen Adresse sowie die ausgesendete invertierte Adresse mit der zurückgegebenen invertierten Adresse ver gleichen. Ferner werden Vergleiche- angestellt, einerseits zwischen der ausgesendeten Adresse und der zurückgegebenen invertierten Adresse sowie zwischen der ausgesendeten invertierten Adresse und der zurückgegebenen Adresse. Das bekannte Verfahren ermöglicht es, Fehler auf den der Ubertragung und der Rückübertragung der Adressen und der invertierten Adressen dienenden Nachrichtenwegen zu erkennen und zu lokalisieren, sowie Fehler in Decodiereinrichtungen und Codiereinrichtungen in den individuellen Geräten, sowie in der sendenaen Einrichtung, die die angedeutete Überprüfung vornimmt. Für die Erfindung besteht die Aufgabe, eine Schaltungsanordung anzugeben, in der ein gegenüber dem bekannten Verfahren vereinfachtes Verfahren realisiert ist, und die zur Durchführung oft wiederkehrender Steuervogänge gunstige Voraussetzungen bietet. Die-Erfindun löst die gestellte Aufgabe dadurch, dass von den stets wiederkehrende Standardbefehle darstellenden Informationen jede einzeln zusammen mit ihrem Komplement in einer zusammenhängenden Reihe von Speichereinheiten eines Befehlsspeichers gespeicnert ist, dass bei Aussendung einer Information über die Leitung der Vergleicher die Information und deren Komplement nach Erhalt, insbesondere nach einer Zwischenspeicherung, invertiert und eine Verschiebung der die Information und der das Komplement bildenden Bits vornimmt, wodurch beide ihre Plätze innerhalb des Vergleichers tauschen, und-dass der Vergleicher das Ergebnis dieser Invertierung und Verschiebung mit der zurückerhaltenen Information ung gegebenenfalls mit dem zurückerhaltenen Komplement auf Koinzidenz prüft. In der Zeickrung ist ein Ausführungsbeispiel der Erfin- dung nur in für ihr Verständnls wesentlichen Teilen dargestellt. Eine sendende Einrichtung D, künftig als "Befehlsgeber'1 bezeichnet, ist mit einer empfangenden Einrichtung G, künftig als tBefehisempfänger" bezeichnet, über einen Nachrichtenbus C verbunden. Dieser dient der Übertragung mehrstelliger binärcodierter Steuerbefehle. Der Nachrichtenbus möge acht Leitungsadern zur Übertragung von 8-Bit-Informationen aufweisen. In einem Befehlssneicher A ist eine Anzahl von Speicherzeilen A1 bis An vorgesehen. Jede dieser Speicherzeilen ist zur Speicherung je einer 8-Bit-Information mit acht Speicherplätzen ausgestattet, wie es aus der Zeichnung hervorgeht. Desgleichen weist ein Zwischenspeicher Y, der ebenfalls mit dem Nachrichtenbus C verbunden ist, acht Speicherplätze auf. Auch weisen Register U und W eines Vergleichers V je acht Speicherplätze auf. In den Speicherzeilen A1 bis An ist äe ein Steuerbefehl pro Speicherzeile permanent gespeichert. Mit einer Leseeinrichtung B steuert der Befehlsgeber.D jeweils eine Speicherzeile des Befehlsspeichers A an und bringt den darin gespeicherten Steuerbefehl in an sich bekannter Weise über den Nachrichtenbus C zur Aussendung. Die einzelnen Bit des Steuerbefehls gelangen über den Nachrichtbus C zu einer Mehrzahl emptangender Einrichtungen im Befehlsempfanger G. Hierzu verzweigt sich der Nachrichtenbus C in einem inneren Leitungssystem F des BefehlsempfängersG. nine der empfangenden Einrich-- tungen im Befehlsempfänger G ist angedeutet und mit t bezeichnet. Diese empfangende Einrichtung gibt nach Empfang eines Steuerbefehls dasjenige, was sie empfangen hat, über eine Leitungsschleife L auf den zentralen Nachrichtenbus C zurück, über den der ursprünglich ausgesendete Steuerbefehl also vom BefehlsemDfänger G zum Befehlsgeber D zurückgegeben wird. Mit dem ausgesandten Steuerbefehl stimmt der zurückgegebene Steuerbefehl überein, sofern der Vorgang der Übertragung des Steuerbefehls einschliesslcih des Lesevorganges seitens der Leseeinrichtung B, des Empfangsvorganges in der-empfangenen Einrichtung E, des Rücksendevorganges seitens derselben und eines Empfangsvorganges seitens des Vergleichers V mit Hilfe seines Registers U fehlerfrei abgelaufen ist. Einer Überwachung eines fehlerfreien Ablaufes der Ubertragungsvorgange jedes der Steuerbefehle dient der Vergleicher V mit seinen Registern U und W sowie mit seinem Inverter T und mit einer Verschiebeenrichtung X. Ferner dient diesem Zweck ein Zwischenspeicher Y. An dieser Stelle ist einzufügen, dass ein Steuerbefehl tatsächlich nur aus einer 4-Bi > -Information besteht. Diese ist jeweils im linken Teil jeder der Speicher- zeilen Al bis An gespeichert. Im rechten Teil jeder dieser Speicherzeilen ist jeweils das Komplement des Steuerbefehls gespeichert. In einer Speicherzeile sind also immer zusammen ein Steuerbefehl und sein Komplement gespeichert. Das Komplement eines Steuerbefehls ist durch dessen Invertierung in an sich bekannter Weise gebildet. Kommt ein Steuerbefehl mit seinem Komplement über den Nachrichtenbus C zur Aussendung, so wird hierzu - wie bereits angegeben - die Leseeinrichtung B auf die betreffende Speicherzeile, z.3. Al, des Befehlspeichers A eingestellt. Über die einzelnen Leitungsadern des Nachrichtenbusses C werden die einzelnen Bits des Steuerbefehls sowie seines Komplements ausgesendet und von der Empfangseinrichtung E aufgenommen. Steuerbefehl und Komplement gelangen ausserdem in einen Zwischenspelczer Y, der ebenfalls zur Aufnahme -einer 8-3t-Information vor gesehen ist. Nach Durchführung des Sendevorganges für den jeweiligen Steuerbef & l wird derselbe unverändert von der empfangenden Einrichtung E über die Leitungsschleife L zum Nachrichtenbus C zurückgegeben u*S über diesen vom Befehlsempfänger G zum Befehlsgeber D zurückübertragen und hier in das Register U eingeschrieben. Die vier Bit des Steuerbefehls gelangen wieder in den linken Teil und die vier Bit des Komplemenbes des Steuerbefehls gelangen in den rechten Teil des Registers U des Vergleichers V. Der Speicherinhalt des Speichers Y wird sodann über den Nachrichtenbus C zu einem Inverter T übertragen, der jeden der Dinärverte des Steuerbefehls und jeder der Binärwerte des Komplementes des Steuerbefehls in sein Gegenteil vertauscht. Bei der Aufnahme des Steuerbefehls und des Komplementes stehen zunächst die vier Bit des Steuerbefehls im linken Teil des Inverters T und die vier Bit des Komplements des Steuerbefehls im rechten Teil des Inverters T. Der Tnverter T gibt sodann die Invertierung des Steuerbefehls und die Invertierung des Komplements weiter zu einem Register i, das als Schieberegister ausgebildet sit. Im linken Teil dieses Schieberegisters steht nun also die Invertierung des Steuerbefehls und im rechten Teil die Invertierung des Komplements. Danach nimmt eine Verschiebeeinrichtung X einen Austausch vor. Sie verschiebt jedes Bit der im Schieberegister W gespeicherten Gesamtinformation um vier Speicherplätze nach rechts. Hierbei entnimmt sie auf der rechten Seite des Schieberegisters W also die von demselben bei dem Schiebevorgang-abgegebenen vier Bit des Inverswertes des Komplements und fÜ'zt dieselben dem Schieberegister wieder von der linken Seite her zu. Dieser Verschiebevorgang hat zur Folge, dass im rechten Teil des Schieberegisters der Inverswert des Steuerbefehls steht und im linken Teil des Schieberegisters der Inverswert des Komplements. Nun aber ist der Inverswert des Komplements des Steuerbefehls identisch mi den Steuerbefehl. Der Inverswert des Steuerbeçehls st identisch mit seinem Komplement. Sind nun alle Vorgänge, wie sie zuvor beschrieben wurden, fehlerfrei eu gelaufen, so stehen sich im Register U und in Schieberegister Tj vom Vergleicher V her gesehen gleiche Gesamtinformationen gegenüber, d.h. jedes Bit an jeder Stelle des Registers U muss wertgleich jedem Bit an jeder Stelle des Sctiebere- gisters W sein. Um dies zu überprüfen, sind acht Ecinzi- denzschaltungen vorgesehen, von denen nur- eine dargestellt ist, die mit "K" bezeichnet ist, Die Ausgänge dieser acht Koinzidenz schaltungen können wiederum mit einer Koinzidenzschaltung mit acht Eingängen verbunden sein, mit deren Hilfe die Übereinstimmung aller acht Bit einerseits im Register U und andererseits im Schieberegister W überprüft wird. Mit Hilfe der Erfindung ist es möglich, nicht nur Ein Bit-Fehler sondern auch Mehr-Bit-Fehler zu erkennen, was z.B. mit einer Paritätskontrolle bei weitem nicht in jedem Fehlerfall möglich ist. Dennoch aber lässt sich die Erfindung mit sehr einfachen Mitteln, insbesondere unter Mitausnutzung von für die Abgabe von Steuertoe-shlen erforderlichen Schaltmittel realisieren. Dabei ist auch die richtige Funktionsweise des Vergleichers, der den fehlerfreien Ablauf der Übertragungsvorgänge < ber- wachen, dieser Uberwachung selbst mit unterzogen 2 Patentansprüche 1 Figur

Claims: PatentansDrüche 1.Schaltungsanordnung für Fernmeldevermittlungsanlagen, ins besondere Fernsprechvermittlungsanlagen, in denen binär codierte Informationen über pro Codeelement äe eine Leitungsader aufweisende Leitungen übertragen werden, und in denen ausgesendete Informationen sowohl an der Sende stelle gespeichert und einem Vergleicher zugeführt als auch nach ihrer Aussendung über die Leitung zurückerhÅal- ten werden, und in denen der Vergleicher die zurücker haltenen Information empfängt und mit der gespeicherten Information vergleicht, und in denen zur Erhöhung der Überwachungssicherheit die Information sowie ein durch deren Invertierung gebildetes Komplement verwendet wer den und der Vergleich von der Information und dem Komple- ment ausgeht, d a d u r c h g e k e n n z e i c h n e t , dass von den stets wiederkehrende Standardbefehle darstellen den Informationen jede einzeln zusammen mit ihrem Komple ment in einer zusammenhängenden Reihe. von Speicherein heiten eines Befehlsspeichers gespeichert ist, dass bei Aussendung einer Information über die Leitung der Ver gleicher die Information und deren Komplement nach Erhalt, insbesondere nach einer Zwischenspeicherung, invertiert und eine Verschiebung der die Inforamtion und der das Komplement bildenden Bits vornimmt, wodurch beide ihre Plätze innerhalb des Vergleichers tauschen, und dass der Vergleicher das Ergebnis dieser Invertierung und Ver schiebung mit der zurückerhaltenen Information und gege benenfalls mit dem zurück erhaltenen Komplement auf Koinzidenz prüft. 2. Schal'sungsanortnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , dass eine ausgesendete Information und deren Komplement nach ihrer Aussendung über die Leitung von einer Empfangseinrichtung aufgenommen werden und danach von derselben wieder zur Aussendung über die Leitung gebracht werden.

Inventors: HEYLAND, ULRICH, DIPL.-ING., HOFFMANN, GERALD, ING. GRAD.
Applicants: SIEMENS AKTIENGESELLSCHAFT
Application year: 1982
Main classification: H04L1
IPC codes: H04Q11, H04L1, H04M3