GENERATOR OF EVENTS WITH A PREDETERMINED RATE OF OCCURRENCE AND DISTRIBUTION

Abstract: 1. An electronic event generator with a time base, a pseudorandom sequence generator, a counter (7) and a word comparator (10, 8) one input of which is connected from the word output (M1, Mn) of the pseudo-random sequence generator (12, 15) and the other from the word output (S1, Sn) of the counter (7), the output of the word comparator (10, 8) being connected, on the one hand, to the reset input of the counter (7) and, on the other hand, to the clock input of the pseudo-random sequence generator (12, 15), the clock input of the counter (7) being connected from the output of the time base, characterized in that the word comparator (10, 8) is comprised of a plurality (10) of stages (10.1-10.n) and an AND gate (8), the number of stages (10.1-10.n) being equal to the length of the output binary word of the pseudo-random sequence generator (12, 15), each stage (10.k) including an exclusive OR gate (n.k) the two inputs of which (P2k and P1k) are respectively connected from the outputs of the stages (7.k and 12.k) having the same rank in the pseudo-random sequence generator as in the counter, the output of the exclusive OR gate (n.k) being connected to an input of a NAND gate (13.k), the other input of which is connected from a voltage source through a contact of a controllable switch (J.k) and the output of which is connected to an input of the AND gate (8) which is common to all the stages of the word comparator, the output of the said AND gate (8) being the electronic event generator output.

Description: Générateur d'événements à taux d'occurence et distribution prédéterminés La présente invention concerne un générateur électronique d'événements ayant un taux d'occurence prédéterminé, avec une distribution prédéterminée des événements. Les générateurs connus d'événements ne permettent que de choisir le taux d'occurence de ces événements. En général, ces générateurs sont constitués par un registre de n bascules bouclées par des circuits de réaction bien connus pour délivrer des séquences d'impulsions pseudoaléatoires. La longueur de la séquence produite est de (2n - 1) et le taux d'occurence des événements est égal à 0,5. Ce taux d'occurence peut etre modifié en effectuant des divisions. Toutefois, ces générateurs connus ne permettent pas de provoquer l'apparition d'événements rapprochés, éventuellement consécutifs, avec un taux d'occurence faible. Un objet de l'invention consiste à prévoir un générateur électronique d'événements capable de délivrer des séquences d'événements pouvant être rapprochés dans le temps, mais pouvant se produire avec un taux d'occurence faible. Dans le cas d'une application dans le domaine des télécommunications, le générateur permet d'engendrer des événements du type "paquets d'erreurs", comme on en rencontre réellement en transmission de données. Un autre objet de l'invention consiste à prévoir un générateur pour lequel le taux d'occurence des événements peut être choisi parmi un certain nombre de valeurs possibles et pour lequel, indépendamment, l'occurence de certaines distances entre événements peut être favorisée. Un autre objet de l'invention consiste aussi à prévoir un générateur pour lequel le taux d'occurence des événements peut être choisi arbitrairement et pour lequel les distances entre événements successifs sont pseudoaléatoires. Suivant une caractéristique de l'invention, il est prévu un générateur électronique d'événements comprenant une base de temps, un générateur de séquence aléatoire, un compteur de meme capacité que le générateur de séquence aléatoire, un comparateur dont l'une des entrées est reliée à la sortie du générateur de séquence aléatoire et l'autre entrée à la sortie d'information de compte du compteur, la sortie du comparateur étant relié, d'une part, à l'entrée de remise à zéro du compteur et, d'autre part, à l'entrée d'horloge du générateur de séquence aléatoire, l'entrée d'horloge du compteur étant reliée à la sortie de la base de temps, la sortie du comparateur constituant la sortie du générateur électronique d'événements. Suivant une autre caractéristique, le comparateur est formé d'un nombre de cellules égal à la longueur du mot binaire de sortie du générateur de séquence aléatoire, chaque cellule comprenant une porte OU-exclusif dont les deux entrées sont respectivement reliées aux sorties des étages de meme rang du générateur de séquence aléatoire et du compteur, la sortie de la porte OU-exclusif étant reliée à l'entrée d'une porte NON-ET dont l'autre entrée est reliée à une source de potentiel par l'intermédiaire de contact de commutateur commandable et dont la sortie est reliée à une entrée d'une porte ET, commune à l'ensemble des cellules du comparateur, la sortie de ladite porte ET constituant la sortie du générateur électronique d'événements. Suivant une autre caractéristique, la base de temps est constituée par une base de temps proprement dite dont la sortie est reliée à l'entrée d'un diviseur de fréquence et comprend encore un circuit de commutation pour sélecter des sorties dudit diviseur, une sortie du commutateur étant reliée à l'entrée d'horloge du compteur et à une entrée supplémentaire de ladite porte ET du comparateur et une autre sortie étant reliée à l'entrée d'une bascule dont la sortie est reliée à l'entrée de remise à zéro du compteur et dont l'entrée D est reliée, par l'intermédiaire d'un inverseur, à la sortie de ladite porte ET. Les caractéristiques de l'invention mentionnées ci-dessus, ainsi que d'autres, apparaîtront plus clairement à la lecture de la description suivante d'un exemple de réalisation, ladite description étant faite en relation avec les dessins joints, parmi lesquels: la Fig. 1 est le schéma-bloc d'un générateur électronique d'événements suivant l'invention, la Fig. 2 est un histogramme illustrant un premier mode de fonctionnement du générateur de la Fig. 1, la Fig. 3 est un histogramme illustrant un second mode de fonctionnement du générateur de la Fig. 1, et la Fig. 4 est le schéma bloc d'un générateur se composant d'une série de générateurs suivant la Fig. 1. Dans le générateur de la Fig. 1, le circuit de base de temps 1 a sa sortie reliée à un contact fixe d'un inverseur 2 dont l'autre contact fixe est reliée à une borne 3 permettant un accès éventuel à une base de temps externe et dont le contact mobile est relié, d'une part, à l'entrée d'un circuit de prédivision 4 et, d'autre part, à une première entrée d'un circuit de commutation 5. Comme le montre la Fig. 2, le circuit de prédivision 4 comporte un nombre n de bascules 4.1, 4.2, ..., 4.n montées en diviseur par deux et reliées entre elles de façon à constituer un diviseur par 2n à n étages. Chaque étage du circuit 4 a ses sorties Q et Q reliées à des entrées correspondantes du circuit de commutation 5. Ainsi, aux (2n+l) entrées du circuit 5 sont appliqués le signal délivré par la base de temps 1 de période T, ainsi que les signaux de périodes 2kT, avec k variant de 1 à n. Le commutateur 5 comporte deux sorties K1 et K2 délivrant respectivement un signal de fréquence fo et de fréquence fo/2P, avec p compris entre 1 et n. En pratique, le circuit de commutation 5 est une matrice de points de croisement ou un multiplexeur qui permet de sélecter des liaisons entre les sorties K1 et K2 et deux entrées parmi les (2n+l) entrées possibles, les fréquences des signaux appliqués à ces entrées correspondant à fo et fo/2P. La sortie K1 est reliée à l'entrée d'horloge d'une bascule 6 tandis que la sortie K? est reliée, d'une part, à 'entrée de signal d'. circuit de division à n étages 7 et, d'autre part, à une entrée a'un circuit de colncidence 8. La bascule 6, Fig. 1, a son entrée D reliée à la sortie d'ur inverseur 9 et sa sortie Q reliée aux entrées de remise à zéro des n étages du diviseur 7. L'entrée de l'inverseur 9 est reliée à la sortie du circuit à coïncidence 8. La sortie Q de la bascule 6 recopie l'état de l'inverseur 9, à chaque front montant de l'impulsion de rythme délivrée par la sortie Kl. La bascule 6 sert de circuit de remise à zéro pour le diviseur 7. Comme le montre la Fig 1, les étages du diviseur 7 sont des bascules 7.1, 7.2, ..., 7.n, montées en diviseur par deux l'entrée H de la bascule 7.1 étant reliée à la sortie K2 du circuit de commutation 5, sa sortie Q étant reliée à son entrée D et à l'entrée H de la bascule 7.2, et sa sortie Q étant reliée à une entrée d'un circuit de programmation 10, et ainsi de suite. Ainsi, la sortie de chaque étage du diviseur 7 est reliée à une entrée correspondante du circuit 10. Les entrées RAZ des bascules 7.1 à 7.n sont reliées à la sortie Q de la bascule 6. La progression dans la suite des bascules 7.1 à 7.n est assurée par le front montant de chaque impulsion provenant de la sortie K2 et leur remise à zéro par un état bas de la sortie Q de 6. Le circuit de programmation 10, Fig. 1, est constitué d'une chaîne de n cellules 10.1 à lO.n. Chaque cellule élémentaire lO.k est constituée par un circuit OU-exclusif ll.k dont une entrée Pl.k est reliée à la sortie S.k de l'étage de rang k du diviseur 7 et dont l'autre entrée P2.k est reliée à la sortie Mk d'un registre à décalage 12 comprenant également n étages. La sortie du circuit OU-exclusif Pk est reliée à une entrée P3.k d'un circuit NON-ET 13.k à deux entrées dont la seconde entrée peut être reliée à la masse par l'intermédiaire d'un contact Jk. La sortie du circuit NON-ET 13.k est reliée par un fil Xk à une entrée correspondante du circuit à coïncidence 8. La sortie du circuit à coïncidence 8 est, comme mentionné ci-dessus, reliée à l'entrée de l'inverseur 9 et, de plus, d'une part, aux entrées d'horloge des étages du registre à décalage 12 et, d'autre part, à la sortie 14 du générateur. Le registre à décalage 12 se compose de n étages formés chacun d'une bascule D 12.k. Les bascules 12.1 à 12.n sont montées en série, la sortie Q de l'une étant reliée à l'entrée D de la suivante, et leurs entrées d'horloge H étant reliées en parallèle à la sortie du circuit 8. L'entrée D de la première bascule 12.1 est reliée à la sortie d'un circuit de réaction 15. Les sorties Q des bascules 12.1 à 12.n sont encore reliées en parallèle à l'entrée d'un circuit de synchronisation 16 dont la sortie est reliée à la borne 17 de sortie de synchronisation du générateur. Les sorties Q des bascules 12.1 à 12.n sont respectivement reliées aux entrées P2.1 à P2.n du circuit de programmation 10, par l'intermédiaire des sorties M1 à Mn. Par ailleurs, suivant le bouclage réalisé pour que le registre à décalage 12 se comporte en générateur de séquence pseudo-aléatoire, certaines sorties Q parmi les sorties Q des bascules 12.1 à 12.n sont reliées à des entrées correspondantes du circuit de réaction 15. A titre d'exemple, avec un registre pseudo-aléatoire à onze étages, la longueur de la séquence sera maximale pour un bouclage effectué sur les sorties Q des bascules 12.9 et 12.11. Le circuit de réaction 15 comprend un circuit OU-exclusif 18 dont les entrées sont, dans l'exemple décrit, reliées aux sorties Q des bascules 12.9 et 12.11, et dont la sortie est reliée à une entrée d'un circuit OU-exclusif 19. La seconde entrée du circuit OU-exclusif 19 est reliée à la sortie d'un circuit ET 20 dont les entrées sont respectivement reliées aux sorties Q des bascules 12.1 à 12.n. La sortie du circuit OU-exclusif 19 est reliée à l'entrée D de la bascule 12.1. Le circuit ET 20 fonctionne en circuit de départ automatique en forçant à "1" la sortie de 19, au cas où toutes les sorties Q des bascules 12.1 à 12.n se trouveraient à "O" lors d'une mise sous tension initiale du générateur. Le circuit de synchronisation 16 est constitué par une porte ET qui délivre, à la borne 21, un "1" chaque fois que toutes les sorties Q des bascules 12.1 à 12.n sont à "1". Dans le cas de l'exemple décrit, avec un registre 12 à onze étages, le circuit 16 délivre une impulsion tous les 2047 éléments binaires. Les signaux de la sortie 21 peuvent servir de signaux de synchronisation pour un appareil récepteur, tel que par exemple celui qui a été décrit dans la demande La progression dans la suite des bascules 7.1 à 7.n est assurée par le front montant de chaque 'sc. proien^-nt de Sa sorte v et leur remise à zéro par un état bas de la sortie Q de C. Le circuit de programmation 10, Fig. 1, est constitué d'une chaîne de n cellules 10.1 à lO.n. Chaque cellule élémentaire l0.k est constituée par un circuit OU-exclusif ll.k dont une entrée Pl.k est reliée à la sortie S.k de l'étage de rang k du diviseur 7 et dont l'autre entrée P2.k est reliée à la sortie Mk d'un registre à décalage 12 comprenant également n étages. La sortie du circuit OU-exclusif Pk est reliée à une entrée P3.k d'un circuit NON-ET 13.k à deux entrées dont la seconde entrée peut être reliée à la masse par l'intermédiaire d'un contact Jk. La sortie du circuit NON-ET 13.k est reliée par un fil Xk à une entrée correspondante du circuit à coïncidence 8. La sortie du circuit à coïncidence 8 est, comme mentionné ci-dessus, reliée à l'entrée de l'inverseur 9 et, de plus, d'une part, aux entrées horloge des étages du registre à décalage 12 et, d'autre part, à la sortie 14 du générateur. Le registre à décalage 12 se compose de n étages formés chacun d'une bascule D 12.k. Les bascules 12.1 à 12.n sont montées en série, la sortie Q de l'une étant reliée à l'entrée D de la suivante, et leurs entrées d'horloge H étant reliées en parallèle à la sortie du circuit 8. L'entrée D de la première bascule 12.1 est reliée à la sortie d'un circuit de réaction 15. Les sorties Q des bascules 12.1 à 12.n sont encore reliées en parallèle à l'entrée d'un circuit de synchronisation 16 dont la sortie est reliée à la borne 17 de sortie de synchronisation du générateur. Les sorties Q des bascules 12.1 à 12.n sont respectivement reliées aux entrées P2.1 à P2.n du circuit de programmation 10, par l'intermédiaire des sorties M1 à Mn. Par ailleurs, suivant le bouclage réalisé pour que le registre à décalage 12 se comporte en générateur de séquence pseudo-aléatoire, certaines sorties Q parmi les sorties Q des bascules 12.1 à 12.n sont reliées à des entrées correspondantes du circuit de réaction 15. A titre d'exemple, avec un registre pseudo-aléatoire à onze étages, la longueur de la séquence sera maximale pour un bouclage effectué sur les sorties Q des bascules 12.9 et 12.11. Le circuit de réaction 15 comprend un circuit OU-exclusif 18 dont les entrées sont, dans l'exemple décrit, reliées aux sorties Q des bascules 12.9 et 12.11, et dont la sortie est reliée à une entrée d'un circuit OU-exclusif 19. La seconde entrée du circuit OU-exclusif 19 est reliée à la sortie d'un circuit ET 20 dont les entrées sont respectivement reliées aux sorties Q des bascules 12.1 à 12.n. La sortie du circuit OU-exclusif 19 est reliée à l'entrée D de la bascule 12.1. Le circuit ET 20 fonctionne en circuit de départ automatique en forçant à "1" la sortie de 19, au cas où toutes les sorties Q des bascules 12.1 à 12.n se trouveraient à "O" lors d'une mise sous tension initiale du générateur. Le circuit de synchronisation 16 est constitué par une porte ET qui délivre, à la borne 21, un "1" chaque fois que toutes les sorties Q des bascules 12.1 à 12.n sont à "1". Dans le cas de l'exemple décrit, avec un registre 12 à onze étages, le circuit 16 délivre une impulsion tous les 2047 éléments binaires. Les signaux de la sortie 21 peuvent servir de signaux de synchronisation pour un appareil récepteur, tel que par exemple celui qui a été décrit dans la demande de brevet français 80 17708 déposée par les présents demandeurs le 7 août 1981. Dans un premier exemple de fonctionnement du générateur, on va supposer que tous les interrupteurs J1 à Jll sont fermés. Chaque circuit NON-ET 13.1 à 13.11 a donc une de ses entrées à "1". Quand le mot binaire contenu dans le registre 12 et le mot existant dans le diviseur 7 sont complémentaires, tous les circuits OU-exclusif 11.1 à 11.11 délivrent simultanément un "1", si bien que tous les circuits 13.1 à 13.11 délivrent un "O". Les onze premières entrées du circuit à corncidence 8 sont à "O" et, quand la sortie K2 délivre un signal de niveau "O", le circuit 8 délivre un signal de sortie qui a pour effet, premièrement, de faire changer l'état du registre 12 puisque les entrées d'horloge de ses étages reçoivent un signal, deuxièmement, de remettre à zéro le compteur 7 par l'inverseur 9 et la bascule 6 quand la sortie K1 de 5 passe à "1", et, troisièmement de délivrer un signal en 14, lequel constitue le signal de sortie du générateur. On a donc a ce moment un nouveau mot dans le registre 12 et le compteur 7 qui recommence à compter à partir de zéro à la fréquence du signal de comptage délivré par la sortie K2 de 5. Quand le compte atteint dans 7 correspond au mot présent dans le registre 12, on retrouve le fonctionnement décrit ci-dessus. I1 apparaît qu'entre deux snaux OF 50nta dL circuit 8 s'écoule un temps qui dépend de la valeur du mot présent dan. le registre à décalage 12. Comme précisément, le registre à déca age lg est monté en générateur de séquence pseudo-aléatoire, il apparut que la distriDution des distances entre événements à la sortie du circuit 8 va être pseudo-aléatoire. La Fig. 2 montre l'histogramme correspondant des distances entre événements. Comme le registre 12 est formé ll de onze étages, il délivre successivement 2 -1 mots, donc 2047 distances différentes par cycle du registre 12. Si maintenant on laisse ouvert un interrupteur Jk, soit par exemple l'interrupteur J.5, chaque fois que le mot présent dans 12 comportera un bit de poids 5 égal à "1", le circuit 8 ne aélivrera plus de signal quand le compteur 7 atteindra le complément à ce mot, mais quand il atteindra une autre valeur. On a donc interdit des distances entre événement dont les mots correspondant contiennent le bit de poids 5, pour en favoriser d'autres. En ouvrant plusieurs interrupteurs Jk, on supprime des coïncidences sur une certain nombre de poids. On dispose donc d'un moyen pour favoriser certaines distances entre événements au profit d'autres. La Fig. 3 montre l'histogramme des distances entre événements quand on a ouvert les interrupteurs 1 à J4 et J8 à Jll. Il apparaît que les distances possibles ne sont conservées qu'entre 0 et 32 i.u. (ou intervalles unitaires), 256 et 288 i.u. et entre 3840 et 3872 i.u., sans que le taux moyen d'occurence des événements ait été modifié. En pratique, le taux d'occurence des événements peut être modifié en changeant de base de temps. Dans le circuit 15, quand toutes les sorties Q sont à l'état "1", par exemple après une interruption de courant, la sortie de la porte ET 20 est à "1" tandis que la sortie du circuit 18 est à "0" puisque les sorties Q des bascules 12.9 et 12.11 sont à "O". Donc, le circuit 19 à sa sortie à "1" ce qui provoque le démarrage du registre à décalage 12. A la Fig. 4, on a représenté p générateurs élémentaires G1 à Gp, identiques au générateur de la Fig. 1, montés en cascade. La sortie 14 d'un générateur Gk étant reliée à l'entrée 3(k+l) du générateur suivant, dans la cascade. Un circuit de sélection 22 permet de choisir dans la cascade un couple de sorties 14 et 21 d'un générateur, c'est à dire de faire un choix d'un taux moyen d'occu rence. Bien entendu, les interrupteurs Jk de ces générateurs sont à la disposition de l'opérateur pour faire varier les histogrammes des distances entre événements.

Claims: REVENDICATIONS 1) Générateur électronique d'événements comprenant une base de temps, un générateur de séquence aléatoire, un compteur (7) et un comparateur (10,8) dont l'une des entrées est reliée à la sortie (Ml,Mn) du générateur de séquence aléatoire (12,15) et l'autre entrée à la sortie (Sl,Sn) d'information de compte du compteur (7), la sortie du comparateur (10.8) étant reliée, d'une part, à l'entrée de remise à zéro du compteur (7) et, d'autre part, à l'entrée d'horloge du générateur de séquence aléatoire (12,15), l'entrée d'horloge du compteur (7) étant reliée à la sortie de la base de temps, caractérisé en ce que le comparateur est formé d'un nombre de cellules (10.1 à l0.n) égal à la longueur du mot binaire de sortie du générateur de séquence aléatoire (12,15), chaque cellule (lO.k) comprenant une porte OU-exclusif (n.k) dont les deux entrées (P2k et Plk) sont respectivement reliées aux sorties des étages (7.k et 12.k) de même rang du générateur de séquence aléatoire et du compteur, la sortie de la porte OU-exclusif (n.k) étant reliée à l'entrée d'une porte NON-ET (13.k) dont l'autre entrée est reliée à une source de potentiel par l'intermédiaire de contact de commutateur commandable (J.k) et dont la sortie est reliée à une entrée d'une porte ET (8), commune à l'ensemble des cellules du comparateur, la sortie de ladite porte ET (8) constituant la sortie du générateur électronique d'événements. 2) Générateur suivant la revendication 1, caractérisé en ce que la base de temps est constituée par une base de temps proprement dite (1) dont la sortie est reliée à l'entrée d'un diviseur de fréquence (4) et comprend encore un circuit de commutation (5) pour sélecter des sorties dudit diviseur (4), une sortie (K2) du commutateur (5) étant reliée à l'entrée d'horloge du compteur (7) et à une entrée supplémentaire de ladite porte ET (8) du comparateur et une autre sortie (K1) étant reliée à l'entrée d'une bascule (16) dont la sortie est reliée à l'entrée de remise à zéro du compteur (7) et dont l'entrée D est reliée, par l'intermédiaire d'un inverseur (9), à la sortie de ladite porte ET (8). 3) Générateur électronique d'événements, caractérisé en ce qu'il se compose de générateurs suivant la revendication 2, montés en cascade, la sortie de l'un étant reliée à l'entrée du diviseur du suivant, et d'un circuit de sélection des sorties desdits générateurs

Inventors: URIEN, MICHEL, THERON, GUY MARIE PIERRE JEAN
Applicants: THERON, GUY MARIE PIERRE JEAN, URIEN, MICHEL
Application year: 1982
Main classification: H03K3
IPC codes: H03K3