HIGH-VOLTAGE SEMICONDUCTOR SWITCH

Abstract: 1. High-voltage integrated semiconductor switch comprising VMOS and bipolar transistors, characterized by the following features : - an n**- type semiconductor substrate (2) providing both a drain region for the VMOS transistors and a base for pnp transistors, with the base current of the pnp transistors and the drain current of the MOS transistors being equel to each other ; - a p type semiconductor region (4) disposed in the semiconductor substrate (2) and containing the V-shaped gate regions ; - p**+ type semiconductor regions (3) extending through the p type semiconductor region (4) to the substrate (2) and providing a collector and an emitter for the pnp transistor ; - a p**+ type semiconductor layer (1) disposed on the side of the semiconductor substrate opposite the p type semiconductor region (4) and providing an emitter and a collector for the pnp transistor, and - n**+ type regions disposed in the p type semiconductor region (4) and providing source regions for VMOS transistors.

Description: Hochvolt-Halbleiterschalter Die Priorität der Anmeldung Nr. 181 290 vom 25. August 1980 in den Vereinigten Staaten von Amerika wird beansprucht. Die vorliegende Erfindung betrifft einen Hochvolt-Halbleiterschalter. Aus der US-PS 41 70 740 ist ein Hochvolt-Halbleiterschalter sowie ein Element zur kapazitiven Spannungsübertragung bekannt, die zwei VMOS-Transistoren als Schaltelemente enthalten. In Abhängigkeit der Spannung und des Stromes, die von dem Bauelement verarbeitet werden, sind die in diesem verwendeten VMOS-Transistoren bezüglich ihrer Leistung auszuwählen. Die Schaltung nach dem genannten Patent dient als Ersatz für ein Relais und die VMOS-Transistoren sollten deshalb einen niedrigen "Ein"-Widerstand besitzen. Bei Hochvolt-Halbleiterbauelementen besitzen die aus dem Stand der Technik bekannten VMOS-Transistorschaltelemlente einen hohen Widerstandswert und ein verhältnismässig dickes Substrat aus n-leitendem Halbleitermaterial ist zu verwenden, damit entsprechend Platz für die Verarmungsschichten gegeben ist und damit das elektrische Feld ausreichend unter dem kritischen Wert gehalten wird. Der Widerstand des n-leitendem Materials dieser bekannten VMOS-Transistoren ist ein wesentlicher Teil des "Ein"-Widerstandes, ist damit verhältnismässig hoch und verursacht auf diese Weise eine Verschlechterung der Schalteigenschaften dieser VMOS- Transistoren nach dem Stand der Technik. Der Erfindung liegt somit die Aufgabe zugrunde, einen Hochvolt-Halbleiterschalter zu schaffen, der durch bipolare Verstärkung den in "Ein"-W#erstand bezogen auf die Silicium fläche des Halbleiterschalters verringert und damit die oben erwähnten Nachteile der VMOS-Transistoren nach dem Stand der Technik aufhebt. Ein derartiger Hochvolt-Halbleiterschalter soll ferner einen parasitären pnp-Transistor aufweisen, dessen Basisstrom von der Drainzone eines MOS-Transistors vom VMOS-Typ oder DMOS-Typ geliefert wird. Durch die vorliegende Erfindung wird ein Hochvolt-Haibleiter- schalter geschaffen, der eine Halbleiterzone vom n-Leitungstyp enthält, die gleichzeitig äls Drain-Zone eines MOS Transistors und als Basis eines pnp-Transistors dient. Diese beiden Transistoren haben den gleichen Basis- und Drainstrom. Eine erste p+-leitende Zone in der n-leitenden Zone dient einerseits als Kollektor oder Emitter des pnp Transistors, während eine von dieser Zone in einem bestimmten Abstand liegende zweite + leitende Zone in der n-leitenden Zone andererseits den Emitter bzw. den Kollektor des pnp Transistors darstellt. Eine zwischen der ersten und zweiten p+-leitenden Zone in der n-leitenden Zone angeordnete p-leitende Zone stellt das Gate des MOS-Transistors dar, während eine n+-leitende Zone in der p-leitenden Zone als Source-Zone des MOS-Transistors dient. Die Erfindung wird anhand der beigefügten Zeichnung näher erläutert. Darin ist Fig. 1 die schematische Darstellung eines Hochvolt-Halb leiterschalters nach der vorliegenden Erfindung, der einen VMOS-Transistor enthält, Fig. 2 eine schematische Darstellung eines abgewandelten Hochvolt-Halbleiterschalters nach Fig. 1, Fig. 3 das zu den Fig. 1 und 2 gehörende Schaltbild, Fig. 4 eine schematische Darstellung eines Hochvolt Halbleiterschalters nach der vorliegenden Er findung, der einen DMOS-Transistor enthält, Fig. 5 das der Fig. 4 entsprechende Schaltbild. Fig. 1 zeigt einen Hochvolt-Halbleiterschalter vom VMOS-Typ mit einer vergrabenen Schicht 1 vom p + -Typ. Grundsätzlich enthält der Schalter einen parasitären pnp-Transistor, wobei sein Emitter aus der vergrabenen Schicht 1, seine Basis aus dem Halbleitermaterial oder Substrat 2 vom n Leitungstyp und sein Kollektor durch die eindiffundierten, p+-dotierten Diffusionsbereiche 3 gebildet wird. Der VMOS-Transistor besteht aus dem Halbleitermaterial oder Substrat 2 als Drain-Zone, der p-leitenden Halbleiterzone als Steuerelektrode und der n+-leitenden Halbleiterzone 5 als Sourcezone. Die Schicht 1 und die Zonen 3 bis 5 werden nach der bekannten doppelten Diffusionstechnik hergestellt. Zwischen den einzelnen Zonen 3 liegt in der Zone 4 jeweils ein Einschnitt 6, der bis in das Substrat 2 reicht und den bekannten V-förmigen Kanal eines VMOS-Transistors bildet. Jeder der Einschnitte 6 ist mit einer Halbleiteroxidschicht überzogen, die wiederum mit einer Metallbeschichtung 8 abgedeckt ist. An der Metallbeschichtung 8 liegt die Gatespannung. Die Zonen 3 und 5 sind über deren Oberflächenkontakten 9 mit der negativen Sourcespannung verbunden. Die Schicht 1 ist mit einer Oxidschicht aus Halbleitermaterial wie z. B. Siliciumdioxid (SiO2) bedeckt. Das gleiche Oxid kann als Beschichtung 7 in den V-förmigen Kontakten verwendet werden. Bei der in Fig. 2 gezeigten Modifikation der Fig.1 sind die Metallkontakte 9 der Zone 3 durch V-förmige, die Metallkontakte 11 enthaltende Kontakte ersetzt. Aus den Fig. 1 und 2 lassen sich folgende Erkenntnisse ableiten. (1) Die Zone 2 ist sowohl die Drain-Zone des VMOS-Tran sistors wie die Basis des pnp-Transistors, so dass der Drainstrom des VMOS-Transistors der Basisstrom des pnp-Transistors wird. Die Basis des pnp-Transistors, also die Zone 2 ist gleichmässig dotiert, d. h. es bildet sich in ihr kein Feld. (3) Die V-förmigen Kontakte 11 der Fig. 2 in der Zone 3 setzen den Spannungsabfall auf ein Minimum herab, der den Gate-Source-Übergang des VMOS-Transistors vorspannen könnte. Fig. 3 zeigt das Schaltbild eines Hochvolt-Halbleiterschalters nach den Fig. 1 und 2, es enthält einen VMOS-Transistor Q1 und einen pnp-Transistor Q3 sowie einen npn Transistor Q2. Der Transistor Q2 ist in den Fig. 1 und 2 derart ausgebildet, dass die Zone 5 auf der einen Seite der Zone 3 als sein Emitter, die Zone 5 auf der anderen Seite der Zone 3 als seine Basis und die Zone 3 selbst als sein Kollektor wirken. Die Transistoren Q2 und Q3 können gegebenenfalls von einen Zustand in den anderen schalten, bei entsprechender Ausbildung kann jedoch der Widerstand R1 (der Widerstandswert der Zone 2) so klein gehalten werden, dass der Spannungsabfall an ihm unter 0,6 V liegt, dem Wert, der die Einschaltspannung für die Basis des Transistors Q2 ist. Der EmitterBasis-Durchbruch des Transistors Q3 entspricht etwa seinem Kollektor-Basis Durchbruch. Deshalb wirkt der Transistor Q3 als Diode sofern auf die Sourcespannung bezogen die Drainspannung negativ ist. Im folgenden wird eine Reduktion beschrieben, die die praktische Anwendung des VMOS-Hochvolt-Halbleiterschalters nach den Fig. 1 und 2 darstellt, wobei deren Betrieb zur Erreichung einer Verringerung des "Ein"Widerstandes des Hochvolt- Halbleiterschalters nach der vorliegenden Erfindung gezeigt wird. Ausgangsmaterial: 20 Ohm/cm, N-Typ,41OO > , 2/1014 1/cm3, up = 400 cm2/Vs, gp = 15 jus, Dp = 10.4 cm2/s, LD =#Dp #p = =#10.4.15.10-6 =124. Es ist anzunehmen dass der pnp-Transistor in dem Bereich hoher Injektion arbeitet und der Dp-Wert in der Gleichung für den Transportwirkungsgrad dem doppelten des Gleichgewichtswertes entspricht. EMI5.1 Obige Annahme wird durch Berechnung der Stromdichte und Vergleich der Dichte der injizierten Löcher mit dem Gleichgewicht der Elektronendichte bestätigt. Die p+-dotierte vergrabene Schicht 1 ist hochdotiert und bildet so eine Übergangsstufe mit der schwach n-dotierten Schicht 2. Dies Annahme kann als zutreffend angesehen werden, obgleich das Profil tatsächlich einer Gauss-Verteilung entspricht. Da aber das Dotierneveau der Schicht 1 um so viel höher ist als das der Schicht 2, ist der Übergangsbereich sehr kurz, so dass der Übergang wie eine Stufe wirkt. Die vergrabene Schicht besitzt folgende Charakteristik: 0.01 Ohm/cm, P Type, 1019, Dn = 2.5 cm2/s, #n = 1.2 s LN = #Dn #n = #1.2.10-6 2.5 = 1.73 10-7 cm = 17 m Die Zahl für den Widerstandswert ist der schlechtmöglichste Wert überhaupt. Er wird niedrig angesetzt, um dem Hoch temperaturprozess Rechnung zu tragen, der sich der Diffusion der vergrabenen Schicht anschliesst. Mit den obigen Werten und einer niedrigen Grenze der Verstärkung wird die maximale Stromdichte erneut berechnet, wobei man von Bedingungen für einen hohen Injektionspegel ausgeht. EMI6.1 Die Grenze von## 0,95 ist sinnvoll, da dann hFE = 20. Der Maximal strom, bei dem das Bauelement noch zur handhaben ist, übersteigt 120 mA nicht. Aus Gleichung (2) EMI6.2 2 1o¯14 = 8.9e1O15 1/cm3 (3) Dieses Ergebnis liegt um zwei Grössenordnungen über dem Gleichgewicht der Elektronendichte und bestätigt die Annahmen, die für einen hohen Injektionspegel gemacht wurden. Der Kollektorstrom kann nun ausgedrückt werden als Ableitung der Löcherdichte, abgenommen am Kollektor-Basis-Übergang. EMI6.3 EMI6.4 Unter Vernachlässigung der Rekombination und der Annahme einer hohen Injektion ergibt sich P PE = AgDp - W Daraus kann der Emitter-Basis-Übergangsbereich, der die genaue Stromdichte angibt, wie folgt ausgedrückt werden. Dies bedeutet ein Bauelement mit 1.235 mm Kantenlänge Fügt man 2 um an allen Seiten hinzu, so erhält man eine Kantenlänge von 1,341 mm. Gemäss Fig. 1 entspricht dies einer Breite von 54 x 1242 um des V-Kanals 6. Unter Anwendung des gegenwärtigen Diffusionsschemas von BTM für VMOS Transistoren mit geringer Oxidstärke für den Kanalwiderstand erhält man EMI7.1 Dieser Wert liegt in einer Reihe mit dem Widerstandswert der Drainzone. Dieser Wert lässt sich aus den Parameters des schwach n-dotierten Ausgangsmaterials unter Verwendung der Geometrie der Fig. 1 und unter Berücksichtigung der ungleichmässigen Stromverteilung berechnen. An der Spitze des Einschnittes 6 liegt eine Oberflächenanreicherungsschicht. Die vom Kanal kommende Elektronen enden plötzlich in dieser Schicht und können von dort in die schwach ndotierte Schicht 2 emittiert werden. Der Einfachheit wegen wird seine Form angenähert als Halbzylinder angenommen. Somit ist der Widerstand der n-leitenden Schicht etwas von der Stärke der Schicht 2 unabhängig. Es gilt EMI7.2 worin 1 die Kanalbreite, r der Radius des Halbzylinders und r der halbe Abstand zwischen den Einschnitten ist. Der Rest des Widerstandswertes der Schicht 2 ist der Widerstand des Abschnittes, der sich von r bis zur vergrabenen Schicht 1 in der Länge und vom Mittelpunkt des einen Kontakteinschnittes bis zum Mittelpunkt des nächsten erstreckt. Es gilt EMI7.3 worin w die Dicke der Schicht 2 und L der Abstand zwischen den zwei Kontaktgräben 6 ist. Aus den Gleichungen ergibt sich der Gesamtwiderstand der Schicht 2 als Rn = R1 + R2 = 1.93 + 3.69 = 5.62 Ohm Diese Gleichung schliesst den Effekt der Leitfähigkeitsmodulation nicht ein, so kann sie nur als schlechte Annäherung der Berechnung des "Ein"-Widerstandes angesehen werden. Der gesamte "Ein"Widerstand des VMOS-Transistors ist die Summe aus den Widerständen des Kanals und der Masse. RON = Rch + Rn = 1.36 = 5.62 = 6.98 Ohm (8) Dieser Wert ist durch die Stromverstärkung des parasitären pnp-Transistors zu teilen. Die Diffusionsschritte sind die gleichen wie die beim BTM-Verfahren, sieht man von der p-dotierten Gate-Schicht ab, wo einige Abwandlungen notwendig sein können, wobei gleichzeitig die Gateoxidstärke verringert wird, um eine Schwellspannung von 2 V zu erreichen. Herabsetzen der Schwellspannung senkt den "Ein"-Widerstand. Dieser Effekt ist signifikant, da die Leitfähigkeitsmodulation, die in der schwach n-dotierten Schicht 2 stattfindet, deren Widerstandswert senkt. Der Widerstand bzw. die Leitfähigkeit hängt ab von der Dichte der Minoritätsträger. Nachdem dabei die Basis des Transistors eine Rolle spielt, variiert die Verteilung der Minoritätsträger und mit ihr der spezifische Widerstand. Der spezifische Widerstand lässt sich als Funktion der Dichte der injizierten Träger ausdrücken. Es gilt EMI9.1 Setzt man (9) in (7) ein, so erhält man EMI9.2 Als Obergrenze wurde W eingesetzt, da die Löcherverteilung unabhängig von der lateralen Koordinate und damit die Stromdichte gleichmässig ist. Unter Verwendung der Gleichungen (3b) lässt sich Po wie folgt ausdrücken P = Iw AgDp (11) Nimmt man an, dass P für den Kollektorübergang Null wird und eine lineare Funktion darstellt, so gilt P =Po (1 - x ) = IW (1 -x) W AgDp W. (12) worin x gleich Null der Emitter-Basis-Übergang ist. Setzt man (12) in (10) und integriert, so erhält man EMI9.3 EMI10.1 Teilt man diesen Wert durch die Verstärkung des pnp-Transistors, so liegt der "Ein"-Widerstand bei ca. 0.02 Ohm. Fig. 4 zeigt einen Hochvolt-Halbleiterschalter nach der Erfindung unter Verwendung eines DMOS-Transistors. Bei dem Schalter vom DMOS-Typ ist ein lateraler pnp-Transistor an der Oberfläche der schwach n-dotierten Halbleiterschicht 12 ausgebildet, die die Diffusionskontakte der p+-leitenden Halbleiterzonen 13 und 14 eingeschlossen, wobei, wie aus Fig. 4 ersichtlich, die Schicht 13 den Emitter, die Schicht 14 den Kollektor und die Schicht 12 die Basis des pnp-Transistors bilden. Der DMOS-Transistor in dem Bauelement nach Fig. 4 ist wie folgt aufgebaut: Die Schicht 12 wirkt als Drain-Zone, die p-leitende Halbleiterzone 15, eindiffundiert in der Schicht 12 an der gleichen Oberfläche derselben wie die Zonen 13 und 14, stellt die Gate-Elektrode dar und die n+-dotierte Halbleiterzone 16, eindiffundiert in die Zone 15, wirkt als Source. Eine Halbleiteroxidschicht 17 ist auf der Oberfläche der Schicht 12 gegenüber der die Zonen 13 bis 16 enthaltenden Fläche angeordnet. Die Zonen 13 bis 16 sind jeweils mit Metallkontakten 18 versehen, wobei an diese eine Feldplatte 19 angeschlossen ist, um die Durchbruchspannung in dem Bauteil zu erhöhen. Der Schalter nach Fig. 4 besitzt einen niedrigen "Ein" Widerstand und besitzt die Fähigkeit, hohe Stromstärken zu übertragen. Der Elektronenfluss (-) induziert einen Fluss an positiven Ladungen (Löchern in der umgekehrten Richtung). Die gezeigte Geometrie des Schalters nach Fig. 4 ist so, dass der Fluss der Löcher und der Elektronenfluss voneinander getrennt sind und somit die Löcher in die gewünschte Zone 14 gelangen. Fig. 5 zeigt das dem Bauteil nach Fig. 4 entsprechende Schaltbild, man erkennt, dass der pnp-Transistor und der DMOS-Transistor die gleichen Basis- und Drainströme aufweisen entsprechend der Zone 12 in Fig. 4, wobei diese die Basis des pnp-Transistors und die Drain-Zone des DMOS-Transistors bildet.

Claims: Patentansprüche 1. Hochvolt-Halbleiterschalter, gekennzeichnet durch folgende Merkmale: - eine schwach n-dotierte Halbleiterzone (2) dient als Drainzone eines MOS-Transistors und als Basis eines pnp-Transistors, wobei der Basisstrom des pnp-Transistors und der Drainstrom des MOS-Tran sistors der gleiche sind, - eine erste stark p-dotierte Halbleiterzone (3) in der schwach n-dotierten Zone (2) dient einerseits als Kollektor oder Emitter des pnp-Transistors, - eine zweite stark p-dotierte Halbleiterzone (1) in der schwach n-dotierten Zone (2) liegt im Abstand zur ersten stark p-dotierten Zone (3) und dient andererseits als Emitter bzw. Kollektor des pnp Transistors, - eine p-dotierte Zone (4) in der schwach n-dotierten Zone (2) in Nachbarschaft zu der ersten und zweiten stark p-dotierten Zone El, 3) bildet das Gate des MOS-Transistors und - eine stark n-dotierte Zone (5) in der p-dotierten Zone (4) wirkt als Sourcezone des MOS-Transistors. 2. Halbleiterschaltung nach Anspruch 1, gekennzeichnet durch eine gleichmässige Störstellenverteilung in der schwach n-dotierten Zone (2). 3. Halbleiterschaltung nach Anspruch 2, dadurch gekenn zeichnet, dass die schwachn-dotierte Zone (2) dicker ist als die andereltZonesund somit der Widerstand dieser Zone in erster Linie den 4'Ein"-Widerstand des Halbleiter schalters bestimmt. 4. Halbleiterschalter nach Anspruch 3, dadurch gekenn zeichnet, dass der MOS-Transistor eine VMOS-Konfiguration aufweist. 5. Halbleiterschalter nach Anspruch 4, dadurch gekenn zeichnet, dass eine der beiden stark p-dotierten Zonen (3, 13 mindestens einen stark p-dotierten Halbleiter diffusionskontaktbereich auf einer Oberfläche der schwach n-dotierten Zone (2) bildet und die andere stark p-dotierte Zone eine stark p-dotierte Halbleiterschicht (1) darstellt, die in die anderen Oberfläche der schwach n-dotierten Zone (2) eindiffundiert ist. 6. Halbleiterschalter nach Anspruch 5, dadurch gekenn zeichnet, dass die stark p-dotierten Zonen (3, 1) zur Erzielung eines stufenförmigen Überganges mit der schwach n-dotierten Zone (2) hochdotiert sind. 7. Halbleiterschalter nach Anspruch 5, dadurch gekenn zeichnet, dass die erste stark p- dotierte Zonen (3) eine Vielzahl von Kontaktbereichen enthält, die im Abstand zueinander längs einer der Oberflächen der schwach n-dotierten Zone (2) liegen. 8. Halbleiterschalter nach Anspruch 7, dadurch gekenn zeichnet, dass die p-dotierte Zone (4) in eine der Ober flächen der schwach n-dotierten Zone (2) zwischen einen der vielen Kontaktbereiche eindiffundiert ist, wobei sie einen V-förmigen Gatekontakt aufweist, der in die schwach n-dotierte Zone (2) reicht. 9. Halbleiterschalter nach Anspruch 8, dadurch gekenn zeichnet, dass der V-förmige Gatekontakt aus einen V-förmigen Einschnitt (6) besteht, der von der Ober fläche der p-leitenden Zone (4) in die schwach dotierte n-leitende Zone (2) reicht, wobei eine Halbleiteroxid schicht (7) die Oberfläche des V-förmigen Einschnitts (6) überdeckt und auf ihr eine Metallkontaktschicht (8) aufgebracht ist. 10. Halbleiterschalter nach Anspruch 9, dadurch gekenn zeichnet, dass das Halbleiteroxid Siliciumdioxid ist. 11. Halbleiterschalter nach Anspruch 10, dadurch gekenn zeichnet, dass eine hoch n-dotierte Zone (5) zu beiden Seiten des V-förmigen Einschnittes im Abstand zur schwach n-leitenden Schicht (2) in die p-leitende Zone (4) eindiffundiert ist. 12. Halbleiterschalter nach den Ansprüchen 8 bis 11, dadurch gekennzeichnet, dass den Kontaktbereichen ein Source metallkontakt angeordnet ist. 13. Halbleiterschalter nach Anspruch 12, dadurch gekenn zeichnet, dass auf jede hoch n-dotierten Zone (5) ein Oberflächensourcekontakt angeordnet ist. 14. Halbleiterschalter nach den Ansprüchen 8 bis 10, dadurch gekennzeichnet, dass jeder der Kontaktbereiche einen metallenen V-förmigen Sourcekontakt (11) enthält. 15. Halbleiterschalter nach Anspruch 5, dadurch gekenn zeichnet, dass die hoch p-dotierte Zone (1) mit Silicium dioxid (10) überzogen ist. 16. Halbleiterschalter nach Anspruch 3, dadurch gekenn zeichnet, dass der MOS-Transistor eine DMOS-Konfigu ration besitzt. 17. Halbleiterschalter nach Anspruch 16, dadurch gekenn zeichnet, dass die erste hoch p-dotierte Zone (13)einen ersten hoch p-dotierten Halbleiterdiffusionskontakt bereich an der einen Oberfläche der schwach n-dotierten Schicht (12) bildet und die zweite hoch p-dotierte Zone. (14) einen zweiten hoch p-dotierten Halbleiterdiffusions kontaktbereich an der Oberfläche der schwach n-dotier ten Schicht (123 bildet, der vom ersten Kontaktbereich getrennt liegt. 18. Halbleiterschalter nach Anspruch 17, dadurch gekenn zeichnet, dass die p-dotierte Zone (15) einen Halbleiter diffusionskontaktbereich vom p-Leitungstyp auf der Oberfläche der schwach n-dotierten Schicht (12), bildet der sich dem zweiten hoch p-dotierten Kontakt bereichs anschliesst, so dass der Kollektor vom ersten hoch p-dotierten Kontaktbereich getrennt ist. 19. Halbleiterschalter nach Anspruch 18, dadurch gekenn zeichnet, dass eine hoch n-dotierte Zone (16) in die p-dotierte Zone (15) eindiffundiert ist. 20. Halbleiterschalter nach Anspruch 19, dadurch gekenn zeichnet, dass jeder der Kontaktbereiche auf der Ober fläche einen Metallkontakt enthält, der zur Erhöhung der Abbruchspannung mit einer Feldplatte verbunden ist.

Inventors: PERNYESZI, JOSEPH
Applicants: DEUTSCHE ITT INDUSTRIES GMBH, ITT INDUSTRIES INC.
Application year: 1981
Main classification: H01L27
IPC codes: H01L27, H01L29, H03K17, H01L21