MONOLITHIC INTEGRATED DEVICE WITH TWO HALL ELEMENTS

Abstract: 1. A monolithically integrated arrangement of two Hall probes which are produced on a common flat part of the surface of a doped monocrystalline silicon chip, wherein each of the two Hall probes is provided by a semiconductor region of n-conductivity type and two electrodes which contact the respective semiconductor region in a non-blocking manner, and wherein the two Hall probes are separated from one another by a region of p-conductivity type, and wherein, in addition, the electrode pairs of the two Hall probes are so arranged relative to one another that the currents flowing in the two Hall probes are orientated at right angles to one another, characterized in that the semiconductor surface (26) on which the Hall probes are produced, coincides with a (100) plane of the silicon lattice.

Description: Halbleiterbauelement Die Erfindung betrifft ein Halbleiterbauelement. Piezoeffekte sind bei bestimmten Anwendungen von Halbleiterbauelementen nicht erwtinscht. Beispielsweise können die Werte von Widerständen in integrierten Schaltungen durch Piezoeffekte verfälscht werden. Auch bei Hall-Elementen, die z.B. als integrierte Schaltungen in Siliciumchips vorliegen, sind Piezoeffekte unerwünscht, da als Folge von mechanischen Verspannungen auch Piezoeffekte Ausgangsspannungen an einem Hall Element hervorrufen können, so dass die durch anliegende Magnetfelder hervorgerufenen Ausgangs signale dadurch verfälscht werden. Um störende Piezoeffekte auszuschalten, hat man bereits versucht, Halbleiterbauelemente durch spezielle Montagemassnahmen so anzubringen, dass möglichst wenig Kräfte vom Gehäuse auf den Chips übertragen werden. So wurden z.B. Halbleiterchips freischwebend lediglich an Kontaktfingern befestigt oder sie wurden in Klebe- oder Um hüllungsmassen, z.B. bestehend aus weichem Kunststoff, so eingebettet, dass äussere Kräfte durch das Gehäuse nicht auf den Chip übertragen werden. Es wurden auch Chips ohne Metallträger frei in Plastikgehäuse eingebettet. Alle diese Massnahmen erfordern einen hohen Aufwand und lassen im allgemeinen keine Automation entsprechender Herstellungsverfahren zu. Zur Massenherstellung von Halbleiterbauelementen sind diese Verfahren deshalb nicht geeignet. Aus der DE-AS 25 18 478 ist es'bekannt, Hall-Elemente aus Silicium-Einkristallen so herzustellen, dass die Oberfläche des Hallbereichs parallel zur (110)-Netzebene und senkrecht zum aufgeprägten Magnetfluss verläuft. Ein so ausgebildetes Hall-Element weist im allgemeinen bei Einwirkungen innerer oder äusserer mechanischer Spannungen eine wesentlich geringere Spannungsunsymmetrie auf als entsprechende#Silicium-Hall-Elemente, bei denen eine andere Kristallorientierung gewählt ist. Piezoeffekte lassen sich dadurch verringern, jedoch nicht kompensieren. Da eine völlige Kompensation von Piezoeffekten nach der genannten Auslegeschrift nicht möglich ist, ist es im allgemeinen erforderlich, ein nach der genannten Auslegeschrift hersgestelltes Hall-Element durch zusätz- liche spezielle Montagemassnabmen, z.B. wie sie eingangs erwähnt wurden, vor mechanischen Verspannungen zu schützen. Die Herstellung von Silicium-Substraten, deren Oberfläche parallel zu der (110)-Netzebene verläuft, ist nur mit zusätzlichem Aufwand zu erreichen. Wunschenswert wäre es vielmehr,zur Herstellung von Halbleiterbauelementen mit kompensierten Piezoeffekten, Standard-Halbleitermaterialien, wie zB. Silicium-Substrate, zu verwenden, deren Oberfläche parallel zur (100)-Netzebene oder zur (111)-Netzebene verläuft. Beide der genannten Massnahmen, sowohl eine spezielle Montage als auch die Herstellung von Silicium-Substraten mit einer (110)-Ebene parallel zur Substratoberfläche. erfordern einen hohen Arbeitsaufwand und eignen sich im allgemeinen nicht zur Automatisierung entsprechender Herstellungsverfahren. Sie sind deshalb für die Herstellung entsprechender Bauelemente von geringer Bedeutung. Aus der US-PS 3 823 354 ist es bekannt, bei Hall Elementen, bestehend aus einem einkristallinen Halbleitersubstrat mit eingeprägter integrierter Schaltung, zwei oder mehr Halbleiterbereiche so mit Stromanschlüssen zu bestücken, dass die Stromrichtungen der einzelnen Bereiche Winkel zueinander bilden, wodurch unter anderem auch eine Kompensation von Piezoeffekten bewirkt wird. Uber die Netzebenenrichtung hierzu verwendeter Halbleitersubstrate wird jedoch keine Aussage gemacht. Da der Piezoeffekt sowie praktisch alle physikalischen Eigenschaften in Kristallen entscheidend von der Kristallrichtung abhängt, kann eine optimale Kompensation von Piezoeffekten nur durch eine geeignete Wahl von Stromrichtungen in gewissen Halbleiterbereichen in Abhängigkeit von der Kristallrichtung erfolgen. Aufgabe der vorliegenden Erfindung ist es, ein Halbleiterbauelement anzugeben, das eine so weitgehende Kom- pensation von Piezoeffekten aufweist, dass aufwendige Montagemethoden eingespart und zugehörige Herstellungsverfahren automatisiert werden können. Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass zur Kompensation von Piezoeffekten mindestens zwei Halbleiterbereiche mit zugehörigen Anschlusskontakten auf einem einkristallinen Halbleiterchip einer integrierten Schaltung in vorbestimmter Lage zueinander angebracht sind und dass das einkristalline Halbleiterchip gewisse vorherbestimmte Kristallrichtungen aufweist. Diese Massnahmen haben den Vorteil, dass sich Piezoeffekte bei Halbleiterbauelementen so stark kompensieren lassen, dass aufwendige Montageverfahren eingespart werden können. Gleichzeitig lassen sich durch diese Massnahmen zugehörige Herstellungsverfahren automatisieren, wodurch eine Massenproduktion hiernach gefertigter Bauelemente ermöglicht wird. Es ist vorteilhaft, dass auf dem Chip zwei Halbleiterbereiche so mit Anschlusskontakten versehen sind, dass der Stromfluss in den beiden Halbleiterbereichen senkrecht zueinander erfolgt. Es hat sich gezeigt, dass bei der Verwendung von zwei Halbleiterbereichen und bei einer vorgegebenen Kri- stallrichtung auftretende Piezoeffekte von Halbleiterbauelementen sich dadurch optimal kompensieren lassen, dass die Stromrichtung innerhalb dieser Halbleiterbereiche senkrecht zueinander verläuft. Es ist vorteilhaft, dass das einkristalline Halbleiterchip aus Silicium besteht. Da Silicium ein häufig verwendetes Halbleitermaterial ist,- und somit auch eine Vielzahl von technisch ausgereiften Herstellungs- und Verarbeitungstechnologien bekannt sind, ist die Verwendung dieses Material im Hinblick auf eine Massenherstellung von entsprechenden Bauelementen besonders geeignet. Weiterhin ist es vorteilhaft, dass das einkristalline Halbleiterchip aus einem Siliciumkristall der Kri- stallorientierung (100) oder (111) besteht. Standardmaterialien, wie sie die einschlägigen Herstellungsverfahren für Silicium liefern, weisen die ge nannten Kristallrichtungen auf, washalb eine Verwendung derartiger Materialien für die zu fertigenden Halbleiterbauelemente besonders vorteilhaft ist. Weiterhin ist es vorteilhaft, dass an den Halbleiterbereichen abgegriffene Ausgangssignale vor oder nach einer anschliessenden Signalverstärkung parallel zueinander geschaltet werden. Eine derartige Schaltung verstärkt bei Parallelschaltung nach Signalverstärkung gleichzeitig das gewünschte Nutzsignal und kompensiert bei geeigneter Wahl von Kristallrichtung und Stromrichtung innerhalb der zugehörigen Halbleiterbereiche auftretende Piezoeffekte optimal. Es ist auch vorteilhaft, dass einkristalline Halbleitersubstratscheiben, z.B. bestehend aus Silicium, mit einer bestimmten Kristallorientierung z.B. (100) oder (111) mit einer Halbleiterdotierung z.B. p-Dotierung versehen, hergestellt werden, dass mittels Maskierung und Fotolithographie in den Substratscheiben, z.B. n+-Diffusionen als buried-layer, angebracht werden, dass auf den Substratscheiben eine z.B. n-dotierte Epitaxieschicht abgeschieden wird, dass mittels Maskierung und Fotolithographie z.B. p-Diffusionen für Isolationsrahmen angebracht werden, wodurch gleichzeitig die n-Bereiche in dem zu erzeugenden Halbleiterelement definiert werden, dass zur eventuellen Anbringung weiterer Bauelemente auf dem gleichen Halbleitersubstrat mittels weiterer Maskierung und Fotolithographie z.B. weitere p+-Diffusionsgebiete gebildet werden, dass mittels erneuter Maskierung und Fotolithographie z.B. weitere n+-Diffusionsbereiche, z.B. als Anschluss diffusionsbereiohe für Hall-Sonden in der Epitaxieschicht erzeugt werden, dass mittels weiterer Maskierung und Fotolithographie Kontaktfenster für Metallanschlüsse geschaffen werden, dass eine Kontaktmetallbedampfung, z.B. Aluminiumbedampfung, erfolgt, dass mittels weiterer Fotolithographie auf der Halbleiteroberfläche Leitbahnen zum Anschluss hiernach gefertigter Bauelemente erzeugt werden. Nachfolgend wird die Erfindung anhand der Zeichnung und anhand von Ausführungsbeispielen näher erläutert: Es zeigen: Fig. 1 eine Draufsicht auf zwei senkrecht zueinander an geordneten und parallel geschaltete Hall-Sonden als integrierte Schaltung in einem Halbleiterchip, Fig. 2 zwei senkrecht zueinander angeordnete Hall-Sonden als integrierte Schaltung in einem Halbleiterchip, Fig. 3 eine perspektivische Darstellung einer längs der LinieIII-IZ geschnittenen Hall-Sonde nach Fig. 2. Fig. 1 stellt einen Ausschnitt aus einem erfindungsgemässen Halbleiterbauelement 1. in Draufsicht dar. In einem Halbleiterchip 2 sind eine Hall-Sonde 3 und eine Hall-Sonde 4 als integrierte Schaltung senkrecht zueinander angebracht, d.h. so angebracht, dass die Stromrichtung der Sonde 3, I1 senkrecht zur Stromrichtung I2 der Hall-Sonde 4 verläuft. Hall-Sonde 3 und Hall-Sonde 4 sind parallel geschaltet. Dadurch löschenzsich Störsignale, die durch Piezoeffekte erzeugt. werden, gerade aus. Die Nutzsignale der beiden Hall-Sonden 3 und 4 verstärken sich bei dieser Schaltung jedoch nicht. Die Hall-Sonde 3 weist die Stromanschlüsse 5 und 6 auf, während die Hall-Sonde 4 die Stromanschlüsse 7 und 8 aufweist. Ausserdem weist die Hall-Sonde 3 die Spannungsabgriffe 9 und 10 auf, während die Hall-Sonde 4 die Spannungsabgriffe 11 und 12 aufweist. An die Punkte 13 und 14 wird die Betriebsspannung für die Hall-Sonden 3' und 4 angelegt, während die Ausgangssignale der Sonden 3 und 4 an den Punkten 15 und 16 abgegriffen werden können. Die Dotierung eines erfindungsgemässen Halbleiterbauelements 1 kann so gewählt werden, dass der Halbleiterrahmen 17 p-dotiert ist, während die Sondenbereiche 18 und 19 der Hall-Sonden 3 und LF¯n-dotiert sind. Die Halbleiterbereiche unterhalb der Anschlüsse 5, 6, 7 und 8 sowie die Halbleiterbereiche unterhalb der Spannungsabgriffe 9, 10, 11 und 12 können beispielsweise n+-dotiert sein. Die angegebenen Dotierungen sind ein Bespiel zur Herstellung von funktionstüchtigen Hall-Sonden. Diese Dotierung ist jedoch nicht zwingend. Sie kann hinsichtlich p und n auch spiegelbildlich erfolgen. Fig. 1 stellt nur einen Ausschnitt aus einem Halbleiterchip dar. Ausserdem den im Ausschnitt dargestellten Hall-Sonden können sich auf einem solchen Halbleiterchip weitere Schaltungen z.B. zur Spannungsversorgung oder auch Verstärkerschaltungen befinden. Nach der Lehre der Erfindung können auch mehr als 2 Hall-Sonden in vorbestimmter gegenseitiger Lage und in vorbestimmter Lage zur Kristallorientierung des Halbleiterchips auf diesem aufgebracht sein. Durch eine geeignete Anbringung einer Vielzahl von Hall-Sonden auf einem Halbleiterchip lassen sich sowohl Piezo-Störeffekte in höherem Masse kompensieren als auch weitere Störeffekte,z.B. herrührend von Dotierungsschwankungen, Schichtdickenschwankungen u. s.w. weitgehend kompensieren. Fig. 2 stellt ebenfalls wie Fig. 1 eine Draufsicht auf einen Ausschnitt eines erfindungsgemässen Halbleiterbauelements 1 dar. Alle mit Fig. 1 identischen Teile sind mit dem gleichen Bezugszeichen belegt und werden nicht nochmals erläutert. Im Gegensatz zu Fig. 1 ist die Hall-Sonde 3 und die Hall-Sonde 4 der Fig. 2 nicht parallel geschaltet. Jede der Sonden verfügt vielmehr über getrennte Ausgänge, angedeutet durch die Punkte 20 und 21 der Hall-Sonde 3 und die Punkte 22 und 23 der Hall-Sonde 4. Die an den getrennten Ausgängen abgegriffenen Ausgangsspannungen werden getrennt verstärkt, was in der Zeichnung nicht dargestellt ist, und diese verstärkten Signale werden anschliessend elektronisch addiert. Dadurch kann, wie in Fig. 1 beschrieben, eine Auslöschung von piezobedingten Störeffekten, aber zusätzlich auch eine Addition der Haupt signale erreicht werden. Die strichpunktierte Linie III-III deutet eine Schnittlinie senkrecht zur Zeichenebene an, woraus die perspektivische Darstellung in -Fig. 3 resultiert. In Fig. 3 ist auf einem z.B. p-dotierten Halbleitersub- strat 24 eine z.B. n-leitende epitaktisch aufgebrachte Halbleiterschicht 29-abgeschieden. In diese Schicht 29 wird ausserhalb des Sondenbereiches 19 eine p-Dotierung angebracht. Die n+-dotierten streifenförmigen Bereiche 27 und 28 unterhalb der Anschlüsse 7 und 8 sowie der n+-dotierte Bereich 25, angedeutet durch die strichlierten Linien und unterhalb des Spannungsabgriffs 11 sind zum Zwecke eines-guten elektrischen Kontakts zwischen Halbleiter und zugehörigen Anschlüssen angebracht. Das erfindungsgemässe Halbleiterbauelement kann beispielsweise aus Silicium gefertigt sein, was jedoch nicht zwingend ist. Auf der Halbleiteroberfläche 26 ist ganzflächig mit Ausnahme der Kontaktbereiche eine in der Zeichnung nicht dargestellte Siliciumdioxidschicht zur Isolation und zum Schutze der Halbleiteroberfläche angebracht. Es ist nicht zwingend, ein p-dotiertes Halbleitersubstrat, z.B. Siliciumsubstrat mit n-dotierter epitaktisch aufgebrachter Siliciumschicht und n-dotierten Widerständen zu verwenden. Eine entsprechende Anordnung lässt sich auch mit anderem Halbleitermaterial sowie mit spiegelbildlicher Dotierung der einzelnen Schichten erzielen. Wesentlich für die Erfindung ist jedoch die Kristallorientierung der Halblaiteroberfläche 26 sowie die Ausrichtung der Hall Sonden 3 und 4 gegeneinander und bezüglich der Kristallrichtungen innerhalb der Ebene 26. Die Orientierung der Oberfläche 26 sowie die Anordnung der Hall-Sonden 3 und 4 hat so zu erfolgen, dass sich die Piezoeffekte innerhalb eines vorgegebenen Bereichs optimal kompensieren. Dabei kann auch eine optimale Kompensation von Piezoeffekten selbst dann erfolgen, wenn die Störeffekte an den einzelnen Sonden nicht minimal sind. Bei der Verwendung von Silicium kann in vorteilhafter Weise die Kristallorientierung der Oberfläche 26 so gewählt werden, dass sie mit der Kristallorientierung (100) oder (111) identisch ist, was eine erhebliche Herstellungsvereinfachung bedeutet, da diese Materialien Standardmaterialien sind, wie sie nach den Ublichen Herstellungsverfahren gewonnen werden. Wird ein aufwendigeres Herstellungsverfahren in Kauf genommen, so lassen sich ansonsten ebenso vorteilhaft auch Siliciumchips der Oberflächen-Kristallorientierung (011) zur Herstellung erfindungsgemässer Halbleiterbauelemente verwenden. Ein erfindungsgemässes Halbleiterbauelement wurde am Beispiel von Hall-Sonden beschrieben. Die Erfindung beschränkt sich jedoch nicht auf Hall-Sonden. Bei anderen Halbleiterbauelementen können störende Piezoeffekte in analoger Weise kompensiert werden, z.B. bei Dalbleiter- widerständen ¯ ¯¯¯ . 6 Ansprüche 3 Figuren

Claims: Patent ans#rüche 1. Halbleiterbauelement, d a d u r c h g e k e n n z e i c h n e t, dass zur Kompensation von Piezoeffekten mindestens zwei Halbleiterbereiche mit zugehorigen Anschlusskontakten auf einem einkristallinen Halbleiterchip einer integrierten Schaltung in vorbestimmter Lage zueinander angebracht sind und dass das einkristalline Halbleiterchip gewisse vorherbestimmte Kristallrichtungen aufweist. 2. Halbleiterbauelement nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, dass auf dem Chip zwei Halbleiterbereiche so mit Anschlusskontakten versehen sind, dass der Stromfluss in den beiden Halbleiterbereichen senkrecht zueinander erfolgt. 3. Halbleiterbauelement nach Anspruch 1 und/oder 2, d a d u r c h g e k e n n z e i c h n e t, dass das einkristalline Halbleiterchip aus Silicium besteht. 4. Halbleiterbauelement nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t, dass das einkristalline Halbleiterchip aus einem Siliciumkristall der Kristallorientierung (ion) oder (iii) besteht. 5. Halbleiterbauelement nach mindestens einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c hn e t, dass an den Halbleiterbereichen abgegriffene Aus- gangssignale vor oder nach einer anschliessenden Signalverstärkung parallel zueinander geschaltet werden. 6. Verfahren zur Herstellung eines Halbleiterbauelements nach mindestens einem der Ansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t, dass einkristalline Halbleitersubstratscheiben, z.B. bestehend aus Silicium, mit einer bestimmten Kristallorientierung z.B. (100) oder (111) mit einer Halbleiterdotierung z.B. p-Dotierung versehen, hergestellt werden, dass mittels Maskierung und Fotolithographie in den Substratscheiben, z.B. n+-Diffusionen als buried-layer, angebracht werden, dass auf den Substratscheiben eine, z.B. n-dotierte Epitaxieschicht abgeschieden wird, dass mittels Maskierung und Fotolithographie z.B. p Diffusionen für Isolationsrahmen angebracht werden, wodurch gleichzeitig die n-Bereiche in dem zu erzeugenden Halbleiterelement definiert werden, dass zur eventuellen Anbringung weiterer Bauelemente auf dem gleichen Halbleitersubstrat mittels weiterer Maskierung und Fotolithographie z.B. weitere p+-Diffusionsgebiete gebildet werden, dass mittels erneuter Maskierung und Fotolithographie z.B. weitere n+-Diffusionsbereiche, z.B. als AnschluB diffusionsbereiche für Hall-Sonden in der Epitaxieschicht erzeugt werden, dass mittels weiterer Maskierung und Fotolithographie Kontaktfenster für Metallanschlüsse geschaffen werden, dass eine Kontaktmetallbedampfung, z.B. Aluminiumbedampfung, erfolgt, dass mittels weiterer Fotolithographie auf der Halbleiteroberfläche Leitbahnen zum Anschluss hiernach gefertigter Bauelemente erzeugt werden.

Inventors: ROLOFF, HERBERT F. DR. DIPL.-PHYS., VON HAFEN, GUNTER DR. DIPL.-PHYS., von Häfen, Günter Dr. Dipl.-Phys.
Applicants: SIEMENS AKTIENGESELLSCHAFT
Application year: 1981
Main classification: H01L29
IPC codes: H01L27, H01L29, H01L43