CONTROLLABLE MIS DEVICE

Abstract: 1. A controllable MIS component having a semiconductor body (1) which has a plurality of source zones (4) electrically connected in parallel and which are embedded in a respective zone (3) of opposite conductivity type, channel zones (5) arranged at the surface of the semiconductor body and which form parts of said zones (3) of opposite conductivity type, a drain zone (2) which is common to all the source zones (4) and which appears at the surface of the semiconductor body (1) between said zones (3) of opposite conductivity type, a gate electrode (8, 16, 24) which is insulated from the semiconductor body (1) by an insulating layer (7) and which covers the channel zones (5), a part of each source zone (4) and at least a part of that part of the drain zone (2) which appears at the surface of the semiconductor body (1), and in which the gate electrode (8, 16, 24) has two regions (9, 10; 18, 19) of which the first region (9, 18) covers the channel zones (5) and is arranged at a first interval from the surface of the semiconductor body (1) and the second region (10, 19) is located between the channel zones (5) and is arranged at a second, larger distance from the surface of the semiconductor body (1), characterised in that in the drain zone (2), a layer (13, 14, 20) which has the same conductivity type as but a higher conductivity than the drain zone (2) is arranged at the surface of the semiconductor body (1).

Description: MIS-gesteuertes Halbleiterbauelement Die Erfindung bezieht sich auf ein steuerbares MIS-Bauelement mit einem Halbleiterkörper, der eine Vielzahl elektrisch parallelgeschalteter Source-Zonen aufweist, die in Je einer Zone entgegengesetzten Leitfähigkeits- typs eingebettet sind, mit an der Oberfläche des Halbleiterkörpers liegenden Kanalzonen, die Bestandteile der genannten Zonen sind, mit einer allen Source-Zonen gemeinsamen Drain-Zone, die zwischen den genannten Zonen an die Oberfläche des Halbleiterkörpers tritt, mit einer Gate-Elektrode, die durch eine Isolierschicht gegen den Halbleiterkörper isoliert ist und die die Kanalzonen und einen Teil jeder Source-Zone überdeckt. Ein solches steuerbares MIS-Bauelement ist in Form eines Feldeffekttransistors (FET) zum Beispiel in den Siemens Forschungs- und Entwicklungsberichten, Band 9 (1980), Nr. 4, Seiten 181 bis 189 beschrieben worden. Ein solcher Transistor hat, wie auch ein MIS-gesteuerter Thyristor oder einMiS-gesteuerter Triac, eine Eingangskapazität, die das Schaltverhalten des Bauelements entscheidend bestimmt. Diese Eingangskapazität kann insbesondere bei höheren Frequenzen dazu führen, dass die Ausgangsspannung des Bauelements über die sogenannte Miller-Kapazität so stark auf den Steuereingang des Bauelements gegengekoppelt wird, dass das Bauelement nicht mehr voll aussteuerbar ist. Der Erfindung liegt die Aufgabe zugrunde, die Eingangskapazität eines solchen Bauelements zu verringern. Dabei soll jedoch insbesondere die Einsatzspannung, das ist diejenige Spannung, bei der sich in der Kanalzone eine Inversionsschicht bildet, nicht erhöht werden. Die Erfindung ist dadurch gekennzeichnet, dass die Gate Elektrode zwei Bereiche aufweist, von denen der erste Bereich die Kanalzonen überdeckt und einen ersten Abstand von der Oberfläche des Halbleiterkörpers hat und von denen der zweite Bereich zwischen den Kanalzonen liegt und einen zweiten, grösseren Abstand von der Oberfläche des Halbleiterkörpers hat. Alternativ kann die Gate-Elektrode über dem an die Oberfläche tretenden Teil der Drain-Zone eine Unterbrechung aufweisen. Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche. Die Erfindung wird an Hand einiger Ausführungsbeispiele in Verbindung mit den Fig. 1 bis 5 erläutert. In den Figuren sind Schnitte durch je einen Halbleiterkörper eines MIS-FET nach einem der fünf Ausführungsbeispiele dargestellt. Dabei sind gleiche oder funktionell gleiche Teile mit gleichen Bezugszeichen versehen. Der Halbleiterkörper 1 nach Fig. 1 weist eine Zone 2 auf, die beispielsweise schwach n-dotiert ist. Sie bildet die Drain-Zone des MIS-FET. In die Drain-Zone 2 sind Zonen 3 des entgegengesetzten Leitfähigkeitstyps eingebettet. Sie sind beispielsweise stark p-dotiert. In die Zonen 3 wiederum sind Zonen 4 eingebettet, die gegenüber den Zonen 3 entgegengesetzten Leitfähigkeitstyp haben. Sie sind beispielsweise stark n-dotiert und dienen als Source-Zonen. Die Drain-Zone 2 erstreckt sich bis an die Oberfläche des Halbleiterkörpers 1. Die Zonen 3 bilden an der Oberfläche des Halbleiterkörpers Kanalzonen 5, die zwischen den Source-Zonen 4 und den an die Oberflä chen des Halbleiterkörpers tretenden Teilen der allen Source-Zonen gemeinsamen Drain-Zone 2 liegen. Die Oberfläche des Halbleiterkörpers ist mit einer Isolierschicht 7, zum Beispiel aus SiO2 bedeckt, die im Bereich der Source-Zonen und der Zonen 3 Fenster für eine Kontaktierung offen lässt. Auf der Isolierschicht 7 sitzt eine Gate-Elektrode 8, die zum Beispiel aus stark n-dotierten Polysilicium besteht. Die Gate-Elektrode 8 ist von einer zweiten Isolierschicht 11, zum Beispiel ebenfalls aus SiO2, bedeckt. Uber dieser Isolierschicht liegt eine Metallschicht 12, die die Source-Zonen 4 und die Zonen 3 kontaktiert. Die ganze Anordnung ist auf einem Substrat 6 angeordnet, das beispielsweise stark n-dotiert ist. Die Gate-Elektrode 8 hat zwei Bereiche 9 und 10, die unterschiedlichen Abstand zur Oberfläche des Halbleiterkörpers 1 einnehmen. Der erste Bereich 9 überdeckt die Kanalzonen 5, während der zweite Bereich 10 einen Teil der Drain-Zone 2 überdeckt. Der Abstand zwischen dem Bereich 10 und der Oberfläche des Halbleiterkörpers ist grösser als der Abstand zwischen Bereich 9 und Oberfläche des Halbleiterkörpers. Der Bereich 9 überlappt ausserdem einen Teil jeder Source-Zone 4 und einen Teil der an die Oberfläche des Halbleiterkörpers tretenden Drain-Zone 2. Die Kapazität zwischen Gate-Elektrode 8 und der Drain Zone 2 (entspricht etwa der Miller-Kapazität) kann auf diese Weise stark verringert werden. Der Abstand zwischen dem ersten Bereich 9 und der Kanalzone, der unter anderem die Einsatzspannung des MIS-FET bestimmt, kann demgegenüber gering gehalten werden. Der Abstand zwischen erstem Bereich und Oberfläche kann zum Beispiel zwischen 60 und 100 nm liegen, der Abstand zwischen zweitem Bereich und Oberfläche zwischen 200 und 300 nm. Da die Fläche der ersten Bereiche 9, die sich in erster Linie an der Fläche der Kanalzonen 5 ausrichtet, gegen über der Fläche des Bereichs 10 klein gehalten werden kann, kann insgesamt eine deutliche Absenkung der Ein gangskapazität erzielt werden. Die grössere Entfernung des Bereichs 10 von der Oberfläche des Halbleiterkörpers bringt es jedoch mit sich, dass an der Oberfläche des Halbleiterkörpers im eingeschalteten Zustand eine schwächere Akkumulation von negativen Ladungsträgern stattfindet. Um die Akkumulation von Ladungsträgern an der Oberfläche des Halbleiterkörpers zu verbessern, empfiehlt es sich, dort eine gegenüber der Drain-Zone höher dotierte Schicht 13 gleichen Leitungstyps anzuordnen. Die Dotierung kann zum Beispiel eine Zehnerpotenz höher sein und zum Beispiel durch Ionenimplantation mit einer Dosis von 1 bis 3 . 1012 cm 2 Phosphor- oder Arsenionen hergestellt werden. Die Dicke der Schicht 13 kann in der Grössenordnung 1 /um liegen. Im Ausführungsbeispiel nach Fig. 1 stösst die Schicht 13 an die Kanalzonen 5 an. In Fig. 2 ist ein anderes Ausführungsbeispiel dargestellt, bei dem in die Oberfläche der Drain-Zone 2 eine höher dotierte Schicht 14 eingebettet ist, die zwischen sich und den Kanalzonen 5 einen Zwischenraum 15 frei lässt. Dieser Zwischenraum kann zum Beispiel 1 bis 5 7um in lateraler Richtung betragen. In diesem Fall ist die Breite des ersten Bereichs 9 der Gate-Elektrode 8 so bemessen, dass sie sowohl die Kanalzone 5 als auch die Schicht 14 überlappt. Die Uberlappung a beträgt zum Beispiel ebenfalls 1 bis 5 /um. Durch-diese Anordnung wird die Akkumulation in der Schicht 14 durch ihre höhere Dotierung und im Zwischenraum 15 durch die geringe Entfernung des Bereichs 9 erzielt. In Fig. 3 ist ein anderes Ausführungsbeispiel dargestellt, mit dem sich die Eingangskapazität weiter verringern lässt. Es unterscheidet sich von dem nach Fig. 2 dadurch, dass die Gate-Elektrode 16. in ihrem Bereich 19 eine Unterbrechung aufweist. Die Unterbrechung ist aber von der Metallschicht 12 überdeckt. Der Bereich 19 über deckt teilweise die Drain-Zone 2 beziehungsweise die Schicht 14, während der Bereich 18 die Kanalzonen 5 überdeckt, die Source-Zonen 4 überlappt und einen Teil der Drain-Zone 2 beziehungsweise der Schicht 14 überdeckt. Hierbei ist der Bereich 18 als der obengenannte erste Bereich und der Bereich 19 als der obengenannte zweite Bereich anzusehen. Diese Form der Gate-Elektrode wirkt elektrisch etwa so, als ob der zweite Bereich 10 nach der Ausführungsform, in Fig. 1 und 2 unendlich weit entfernt wäre. Die beiden Teile der Elektrode 16 sind elektrisch miteinander verbunden. Zwischen den Kanalzonen 5 und der Schicht 14 liegt hier wieder ein Abstand. Der Bereich 14 kann Jedoch auch, wie in Verbindung mit Fig. 1 erläutert, an die Kanalzone 5 anstossen. Das Ausführungsbeispiel nach Fig. 4 unterscheidet sich von dem nach Fig. 3 dadurch, dass die dort durchgehende Schicht 14 unterhalb der Unterbrechung der Gate-Elektrode 16 ebenfalls unterbrochen ist. Sie ist mit 20 bezeichnet. Zwischen der Schicht 20 und den Kanalzonen 5 kann wieder ein Zwischenraum 15 liegen oder die Schicht 20 kann entsprechend Fig. 1 an die Kanalzonen 5 ansto ssen. In Fig. 4 ist noch dargestellt, dass die Gate-Elektroden 16 durch Kontakte 22 kontaktiert sind, die elektrisch miteinander verbunden sind. Ebenso sind die Source-Zonen 4 und die Zonen 3 über Kontakte 23 kontaktiert und miteinander elektrisch verbunden. Auch mit dieser Anordnung lässt sich gegenüber den Anordnungen nach Fig. 1 und 2 eine nochmals verringerte Eingangskapazität erzielen, während die Einsatzspannung durch die relativ geringe Entfernung des Bereichs 18 von den Kanalzonen 5 klein gehalten werden kann. In Fig. 5 ist ein MIS-Halbleiterbauelement dargestellt, bei dem die Gate-Elektrode 24 über dem an die Oberfläche des Halbleiterkörpers tretenden Teil der Drainzone 2 eine Öffnung aufweist. Die Gate-Elektrode hat hier den in den Ausführungsbeispielen nach Fig. 1 bis 4 verwendeten zweiten Bereich (10, 19) gewissermassen vollständig ein gesüsst und ist auf den die Kanalzonen 5 überdeckenden ersten Bereich reduziert. Dieser nimmt zur Oberfläche des Halbleiterkörpers einen relativ geringen Abstand von zum Beispiel 60 bis 100 nm ein. Die einzelnen Teile der Gate-Elektrode sind über Leitungen oder eine zusätzliche Metallisierung elektrisch miteinander verbunden. Die Schicht 14 kann auch hier durch die Schicht 20 ersetzt werden. Beide Schichten können an die Kanalzonen 5 anstossen oder einen Zwischenraum freilassen. Die Erfindung wurde an Hand eines MIS-FET beschrieben. Sie ist jedoch zum Beispiel auch für MIS-gesteuerte Thyristoren und Triacs anwendbar. 9 Patentansprüche 5 Figuren

Claims: Patentansprüche 1. Steuerbares MIS-Bauelement mit einem Halbleiterkörper, der eine Vielzahl elektrisch parallelgeschalteter Source-Zonen aufweist, die in Je einer Zone entgegengesetzten Leitfähigkeitstyps eingebettet sind, mit an der Oberfläche des Halbleiterkörpers liegenden Kanalzonen, die Bestandteile der genannten Zonen sind, mit einer allen Source-Zonen gemeinsamen Drain-Zone, die zwischen den genannten Zonen an die Oberfläche des Halbleiterkörpers tritt, mit einer Gate-Elektrode, die durch eine Isolierschicht gegen den Halbleiterkörper isoliert ist und die die Kanalzonen und einen Teil Jeder Source-Zone überdeckt, d a d u r c h g e k e n n z e i c h n e t , dass die Gate-Elektrode (8, 16) zwei Bereiche (9, 10; 18, 19) aufweist, von denen der. erste Bereich (9, 18) die Kanalzonen (5) überdeckt und einen ersten Abstand von der Oberfläche des Halbleiterkörpers (1) hat und von denen der zweite Bereich (10, 19) zwischen den Kanalzonen (5) liegt und einen zweiten, grösseren Abstand von der Oberfläche des Halbleiterkörpers (1) hat. 2. Steuerbares MIS-Bauelement nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , dass der zweite Bereich (19) der Gate-Elektrode (16) eine Unterbrechung aufweist. 3. Steuerbares MIS-Bauelement nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , dass in der Drain-Zone (2) an der Oberfläche-des Halbleiterkörpers eine Schicht (14, 20) liegt, die den gleichen Leitungstyp, aber höhere Leitfähigkeit als die Drain-Zone (2) hat. 4. Steuerbares MIS-Bauelement nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t , dass die Schicht (14, 20) an die Kanalzonen (5) anstösst. 5. Steuerbares MIS-Bauelement nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t , dass zwischen der Schicht (14, 20) und den Kanalzonen (5) ein Zwischenraum (15) liegt, und dass der Zwischenraum vom ersten Bereich (9, 18) der Gate-Elektrode (8) überdeckt ist. 6. Steuerbares MIS-Bauelement nach Anspruch 5, d a d u r c h g e k e n n z e i c h n e t , dass der erste Bereich (9, 18) die Schicht (14, 20) überlappt. 7. Steuerbares MIS-Bauelement nach einem der Ansprüche 3 bis 6, d Åa d u r c h g e k e n n z e i c h n e t dass die Schicht (20) unterhalb der Unterbrechung der Gate-Elektrode ebenfalls eine Unterbrechung aufweist. 8. Steuerbares MIS-Halbleiterbauelement mit einem Halbleiterkörper, der eine Vielzahl elektrisch parallelgeschalteter Source-Zonen aufweist, die in je einer Zone entgegengesetzten Leitfähigkeitstyps eingebettet sind, mit an der Oberfläche des Halbleiterkörpers liegenden Kanalzonen, die Bestandteile der genannten Zonen sind, mit einer allen Source-Zonen gemeinsamen Drain-Zone, die zwischen den genannten Zonen an die Oberfläche des Halbleiterkörpers tritt, mit einer Gate-Elektrode, die durch eine Isolierschicht gegen den Halbleiterkörper isoliert ist und die die Kanalzonen und einen Teil jeder Source Zone überdeckt, d a d u r c h g e k e n n z e i c h n e t , dass die Gate-Elektrode (24) über dem an die Oberfläche tretenden Teil der Drain-Zone (2) eine Öffnung aufweist. 9. Steuerbares MIS-Halbleiterbauelement nach Anspruch 8, d a d u r c h g e k e n n z e i c h n e t , dass in der Drain-Zone (2) an der Oberfläche des Halbleiterkörpers eine Schicht (14) liegt, die den gleichen Leitfähigkeitstyp, aber höhere Leitfähigkeit als die Drain-Zone hat.

Inventors: LADENHAUF, WILHELM, ING.-GRAD., STENGL, JENS-PEER, ING.-GRAD., TIHANYI, JENO, DR. ING., Tihanyi, Jenö, Dr. Ing.
Applicants: SIEMENS AKTIENGESELLSCHAFT BERLIN UND MUNCHEN
Application year: 1981
Main classification: H01L29
IPC codes: H01L29