PROCESS FOR CHARACTERISING THE RELIABILITY BEHAVIOUR OF BIPOLAR SEMICONDUCTOR DEVICES

Abstract: 1. A method of determining the time-to-fail T of chips having an epitaxial layer and integrating bipolar semiconductor devices likely to have defects resulting from instabilities in the passivation oxide layer of said devices, and at least one IGFET type test structure, which are produced on a manufacturing line, and more particularly, of determining the corresponding burn-in time T50 necessary for 50% chips to be made deficient, characterized in that it includes the steps of : - previous elaboration of the manufacturing line which consists in : selecting a plurality of chip batches produced on the manufacturing line ; computing for each batch from the test structure, coefficients Nss (interface charge density), Neff (equivalent passivation oxide charge) and ND (impurity concentration in the epitaxial layer) ; calculating, for each batch, the value of a reliability function R defined as being equal to the product Nss Neff ND **1/2 and determining for each batch the time-to-fail T such as, for instance, the corresponding time T50 ; plotting curve R=f(T), R=f(T50 ), for instance, the characteristic of the manufacturing line, and - determining the time-to-fail time T of any chip produced on said manufacturing line, which consists in : computing the previously defined coefficients Nss , Neff and ND on the test structure of said chip ; calculating the value of the reliability function R for said chip, and determining the time-to-fail T, T50 , for instance, corresponding to said value through a direct reading of the corresponding value on the previously plotted curve R=f(T).

Description: PROCEDE DE CARACTERISATION DU COMPORTEMENT EN FIABILITE DE DISPOSITIFS SEMI-CONDUCTEURS BIPOLAIRES Description La présente invention concerne le domaine des circuits intégrés à semi-conducteurs et plus particulièrement un procédé de caractérisation du comportement en fiabilité de dispositifs semi-conducteurs bipolaires, fabriqués sur une ligne déterminée et à l'aide d'une technologie déterminée, selon la première partie de la revendication 1. Schématiquement, les microplaquettes de silicium présentent, une fois le cycle complet de fabrication achevé, deux types de défauts. D'abord des défauts immédiats qui peuvent être détectés, lors des différentes caractérisations ou lors du test électrique final: par exemple une coupure dans un conducteur métallique, ou une région base court-circuitée par un défaut de conduit. Ensuite, d'autres défauts, potentiels qui ne peuvent être détectés qu'ultérieurement après un certain temps de fonctionnement. Par exemple, le phénomène bien connu de l'électromigration des grains d'aluminium dans les conduc teurs en aluminium, qui provoque, par l'accumulation de ces grains, l'éclatement de la couche de silice de recouvrement. Le problème de l'électromigration a reçu une solution élégante avec l'emploi d'une métallurgie aluminium-cuivre, on pourra notamment se référer au document US-A-3 725 309 (IBM). Les défauts de ce dernier type sont dits de fiabilité et ils sont souvent catastrophiques car ils nécessitent des interventions dans des machines installées en clientèle avec tous les inconvénients que cela comporte. Parmi les défauts de fiabilité, ceux résultant des instabilités dans l'oxyde de passivation sont peu connus. Ces instabilités sont pourtant une cause importante des défauts en fiabilité des dispositifs semi-conducteurs bipolaires. Ils se manifestent sous la forme d'un courant de fuite qui se produit entre deux régions de type P, dans une couche épitaxiale de type N. Malheureusement, cette structure parasite PNP qui se retrouve très fréquemment dans les dispositifs bipolaire (notamment entre la région base et la région d'isolation est une cause non négligeable de défauts de fiabilité. Le but des études de fiabilité est donc d'accélérer le murissement de ces défauts potentiels qui se dégradent avec le temps, et de les mettre en évidence avant la commercialisation des microplaquettes. Pour cela, de façon connue les microplaquettes issues de fabrication sont fixées sur des substrats céramiques pour constituer des modules électroniques. Ces modules sont montés à leur tour sur des cartes qui comportent d'autres circuits annexes et assurent les fonctions de mesure d'un certain nombre de paramètres. Les cartes sont mises "sous contrain tes c'est-à-dire qu'elles sont introduites dans une étuve pendant qu'on leur applique des tensions, qui peuvent être les différentes tensions nominales de fonctionnement desdits modules (c'est le procédé dit de "burn in"). La température de l'étuve et la durée de l'opération sont fonction de la nature des microplaquettes. Des durées d'étuvage de l'ordre de 1000 heures (trois semaines) sont tout à fait normales. A intervalle de temps déterminé (toutes les 24 heures par exemple) ¯=n groupe de modules est extrait, et on vérifie son état de fonctionnement, on définit le temps de défaillance T (time to fail) comme le temps mis pour qu'une panne se produise. Si par exemple après 500 heures d'étuvage, on a 50% des modules qui sont défaillants on dira que le T50 est de 500 heures. Cette façon de procéder est lente (l'information est disponible après des jours ou même des semaines) et fastidieuse (nécessité de monter les microplaquettes sur un module et de créer, des cartes de support spéciales pour une application donnée, et inutilisables pour d'autres). Le temps de réaction est long et donc la correction du défaut est tardive, en conséquence une quantité considérable de microplaquettes défectueuses (et donc inutilisables) peut avoir été fabriqué ce qui augmente les coûts de production. L'industrie des semi-conducteurs a donc besoin d'un procédé de caractérisation de la fiabilité des dispositifs bipolaires qui de préférence s'effectue au niveau de la microplaquette et non plus au niveau du module, et qui évite de recourir à l'étape d'étuvage (qui implique la génération de cartes spéciales et des délais extrêmement longs). La présente invention telle qu'elle est caractérisée dans la revendication 1 se propose de résoudre ce problème, en établissant expérimentalement une corrélation entre certains paramètres dits prépondérants parmi les paramètres électriques caractérisant les charges dans 1'oxyde, regroupés dans une fonction fiabilité R, et les résultats en fiabilité fournis sous la forme d'un temps de défaillance par exemple le T50. Cette étude expérimentale ayant mis, en évidence que ces phénomènes d'instabilité provenaient essentiellement de deux, parmi les nombreux paramètres physiques et électriques, qui caractérisent l'oxyde de passivation, à savoir le nombre de charges dans l'oxyde et la densité d'états d'interface. Ces deux paramètres prépondérants qui interviennent dans la fonction R sont mesurés, en fin du procédé semi-conducteur, au niveau de la microplaquette sur une structure de test de type IGFET (transistor à effet de champ à porte isolée). La structure de test, et c'est un des avantages de l'invention, est constituée simplement, à partir d'un transistor PNP parasite, tel qu'il a été mentionné ci-dessus, et qui a été utilisé en transistor FET, la région d'isolation, faisant office de source, la région base, de drain et le contact base, faisant office d'électrode de porte (elle est reliée au drain). Le procédé de la présente invention qui fournit une détermination directe et rapide du temps de défaillance (par exemple le T50), par de simples mesures électriques, comporte d'abord des étapes préliminaires d'étalonnage de la ligne de fabrication en cause. Ces étapes consistent dans: l'élaboration sur ladite ligne de fabrication, de dispositifs semi-conducteurs bipolaires comportant au moins une structure de test de type FET; la sélection d'une pluralité de ces dispositifs; le calcul pour chacun des dispositifs sélectés, à partir de la structure de test, d'une fonction fiabilité R pratiquement égale au produit N55. Neff dans lequel NSS est la densité de charges d'interface, et Neff la charge équivalente de l'oxy- de; la détermination pour ces dispositifs du temps de défaillance T (par exemple le T50) et l'élaboration d'une courbe R=f(T) (par exemple R=f(T50)); et, une étape finale qui consiste au calcul pour tout autre dispositif issu de la ligne de fabrication de sa fonction R et la détermination directe de son temps de défaillance, (par exemple le T50, prévisible à l'aide de la courbe R=f(T50)). La présente invention a également mis en évidence, l'influente sensible de la concentration de la couche épitaxiale Nn et que la fonction fiabilité optimum était en fait donnée par la relation EMI4.1 L'invention sera expliquée ci-après de façon plus détaillée à l'aide d'exemples de réalisation et en regard des dessins sur lesquels La figure 1A représente la structure d'un transistor bipolaire NPN classique qui met en évidence la présence d'un transistor PNP parasite entre la région d'isolation et la région base. La figure 1B représente la même structure mais avec une métallisation différente qui permet de réaliser un transistor FET à canal P qui constitue la structure de test. La figure 2A représente la variation de la fonction fiabilité R en fonction du temps de défaillance T50 en heures, quand EMI5.1 (Nss est la densité des charges d'interface, Neff est la charge équivalente de l'oxyde et ND la concentration en atome/cm3 de la couche épitaxiale. La figure 2B représente les variations de la fonction fiabilité R en fonction du temps de défaillance T50 en heures quand R Neff La figure 3 représente les courbes Eox=I( ND) et ND=fl(Eox) où Eox est l'épaisseur de la couche d'oxyde de passivation donnée en nanomètre. La figure 4 représente le bloc diagramme de calcul des paramètres prépondérants de la fonction fiabilité R dans une application informatisée. Sur la figure 1A on a représente un transistor bipolaire NPN classique comportant des régions émetteur, base et collecteur, des régions de sous-collecteur et de traversée de collecteur, formées dans un caisson isolé de la couche épitaxiale par des régions d'isolation. Comme on l'a mentionné ci-dessus, le défaut en fiabilité résulte d'un courant de fuite qui s'établit dans le transistor parasite, entre les deux régions de type P. Diverses observations ont mis en évidence que ce courant de fuite avait pour cause des instabilités dans la charge de l'oxyde de passivation. Pour comprendre le phénomène d'instabilités dans les charges d'oxyde, on a procédé d'abord à une étude théorique du phénomène et à la mise en évidence de tous les paramètres intervenants dans ce phénomène d'instabilité (c'est l'objet de la partie I), puis par une étude empirique et systèmatique, on a établi une corrélation entre certains de ces paramètres considérés comme prépondérants, avec le temps de défaillance T (par exemple le T50), c'est l'objet de la partie Il qui constitue en fait le procédé de caractérisation de la présente invention. Dans la partie III de cet exposé, on donne le mode de calcul de ces paramètres prépondérants. Enfin la mise en oeuvre industrielle du procédé de caractérisation est décrite dans la parti IV. I. Etude Théorique du Phénomène d'instabilité Pratiquement on peut toujours trouver une structure FET telle que celle représentée sur la figure 1B. Si ce n'était pas le cas, il suffit de modifier les masques: gravure des fenêtres dans l'oxyde et gravure du métal d'interconnexion, pour l'obtenir, et passer d'un transistor NPN bipolaire à un transistor FET à canal P. On utilise donc un transistor FET, dont la région source est constituée par la région d'isolation supérieure et le drain par la région base du transistor NPN; la surface de la couche épitaxiale située entre ces régions forme la région de canal La métallisation assure que VG = VD. En tout état de cause le transistor FET représenté sur la figure 1B, constitue la structure de test. La seule contrainte est que la tension de seuil VT du FET doit être inférieure à la tension de claquage de la jonction, pour rendre les mesures possibles. Pour obtenir une caractérisation complète de l'oxyde, il a fallu d'abord comprendre la nature des différentes charges en présence. Le courant de fuite qui apparaît entre les deux régions P semble résulter de la présence de charges induites à la surface du silicium. C'est-à-dire qu'il peut être crée par des charges mobiles dans l'oxyde ou par une injection de porteurs à partir du silicium. Une charge négative est cependant nécessaire à l'interface Si-SiO2 pour créer un chemin conducteur dans le silicium. Une telle condition peut se produire quand on a des ions mobiles négatifs dans l'oxyde qui peuvent dériver vers l'interface durant l'étuvage; des ions négatifs immobiles, neutralisés par des ions mobiles positifs, qui peuvent dériver à partir de l'interface laissant en place une charge négative, une injection d'électrons du silicium vers 1 l'oxyde et le piégeage des électrons dans l'oxyde. Différentes expérimentations ont mis en évidence que le phénomène d'inversion de la région N (qui crée le courant de fuite), ne résidait pas dans le déplacement des charges mobiles positives ou négatives. On a alors démontré qu'une injection d'électrons du silicium dans l'oxyde se produisait pendant l'étuvage et que ces électrons lorsqu ils étaient piégés près de l'interface, étaient essentiellement responsables du courant de fuite. On a donc finalement conclu que le courant de fuite ne dépendait pas des paramètres physiques de l'oxyde (densité, qualité, etc.. ) mais de certains paramètres électriques Neff (densité de charges dans l'oxyde), NSS (densité d'états d'interface) et, ND (concentration de la couche épitaxiale), ci-après dénommés paramètres prépondérants qui seuls caractérisaient à la fois le courant électronique qui se produit lors de l'étuvage (composé du courant de diffusion, du courant de recombinaison à l'interface, du courant d'émission d'électrons du silicium vers l'oxyde crée par émission électronique et par effet tunnel) et le piégeage des électrons dans l'oxyde (fonction du nombre de piéges, etc.. Il. Etablissement d'une Corrélation Aucune corrélation entre chacun de ces trois paramètres Neffl N55 et ND qui caractérisent le courant de fuite et les résultats de fiabilité n'a pu être trouvée. Après une étude systématique, effectuée en comparant les données du traitement d'étuvage et les résultats de caractérisation du FET, une très bonne corrélation a cependant pu être trouvée entre le temps de défaillance T (par exemple le Tso) et le produit de la densité d'états d'interface Nss, de la densité de charges de l'oxyde Neff et la racine carrée de la concentration de la couche épitaxiale ND. Pour cinq lots différents de tranches, numérotés A à E, on a mesuré tout d'abord les paramètres ND, Neff et NSS à l'aide d'un mode de calcul qui sera détaillé dans la partie III de la description et on a rassemblé les résultats dans la table ci-dessous: EMI8.1 <tb> <SEP> Lot <SEP> No. <SEP> ! <SEP> ND <SEP> # <SEP> <SEP> Eox <SEP> ! <SEP> Neff <SEP> ! <SEP> Nss <tb> <SEP> <tb> Cm- <SEP> nm <SEP> cm-ê <SEP> eV-Ú <SEP> cm-ê <tb> <SEP> 1,1 <SEP> 1016 <SEP> 760 <SEP> 2,5 <SEP> 1011 <SEP> 1,55 <SEP> 1011 <tb> <SEP> A <SEP> 1,1 <SEP> 1016 <SEP> 685 <SEP> 2,4 <SEP> 1011 <SEP> 1,1 <SEP> 1011 <tb> 9,2 <SEP> 1015 <SEP> 790 <SEP> 2,1 <SEP> 1011 <SEP> 6,5 <SEP> 1010 <tb> 8,5 <SEP> 1010 <SEP> 770 <SEP> 2,15 <SEP> 1011 <SEP> 9.3 <SEP> 1010 <tb> 16 <SEP> 11 <SEP> 11 <tb> <SEP> 1,1 <SEP> 10 <SEP> ! <SEP> 650 <SEP> # <SEP> <SEP> 2,6 <SEP> 1011 <SEP> 1,1 <SEP> 1O <tb> <SEP> 1,4 <SEP> 1016 <SEP> 560 <SEP> 3,3 <SEP> 1011 <SEP> 1,2 <SEP> 1011 <tb> <SEP> 1,5 <SEP> 1016 <SEP> 710 <SEP> 1,7 <SEP> 1011 <SEP> 7,2 <SEP> 1010 <tb> C <SEP> 1,45 <SEP> 1016 <SEP> 735 <SEP> 1,6 <SEP> 1011 <SEP> 6,7 <SEP> 1010 <tb> 1,55 <SEP> 1016 <SEP> 690 <SEP> 2 <SEP> 1011 <SEP> 6,5 <SEP> 1010 <tb> D <SEP> 1,15 <SEP> 1016 <SEP> 595 <SEP> 2,7 <SEP> 1011 <SEP> 7,9 <SEP> 1010 <tb> E <SEP> 6,6 <SEP> 1015 <SEP> 880 <SEP> 1,8 <SEP> 1011 <SEP> 6,5 <SEP> 1010 <tb> <SEP> 7,6 <SEP> 1015 <SEP> 910 <SEP> 1,7 <SEP> 1011 <SEP> 8,1 <SEP> 1010 <tb> 7,4 <SEP> 1015 <SEP> 815 <SEP> 2,2 <SEP> 1011 <SEP> 7,7 <SEP> 1010 <tb> 8,6 <SEP> 1015 <SEP> 740 <SEP> 1,9 <SEP> 1011 <SEP> 6,9 <SEP> 1010 <tb> Ensuite les tranches ont subi les étapes de vieillissement en étuve qui ont été détaillées ci-dessus et on a mesuré le T50 pour chacun de ces lots. On a reporté sur la figure 2A en ordonnée, le produit de la fonction fiabilité EMI9.1 et en abscisse les différents temps de défaillance T50. On se rend compte de l'excellente corrélation qui existe entre la fonction fiabilité et les résultats en fiabilité, qui est clairement mise en évidence par la courbe de la figure 2A. La figure 2B montre une fonction fiabilité R' = nus x Neff qui ne tient compte que du phénomène de piégeage des charges et donc ne fait pas intervenir le niveau de dopage de l'épitaxie (ni); cette fonction fournit des résultats légèrement inférieurs, en particulier pour le lot C. III. Mode de Calcul des Paramètres Prépondérants Pour obtenir une caractérisation compléte de l'oxyde, deux séries de mesures ont été effectuées. Elles concernent les courbes ID-VG respectivement en faible inversion et en forte inversion. a) en faible inversion : détermination de N55 On mesure le VT du transistor FET de test montré sur la figure 1B et on le polarise à une tension légèrement inférieure (par exemple de deux volts). Les équations qui décrivent le comportement du FET, en inversion faible sont connues dans la littérature, on pourra notamment se référer à l'article : "Inadequacy of the Classical Theory of the MOS Transistor Under Weak Inversion par R.J. Van Overstraeten et al., IEEE Trans. On Electron Devices, Vol. ED20, décembre 1973. Si on appelle q la pente de la courbe ID-VG telle que EMI9.2 on déduit de cet article EMI10.1 expression dans laquelle Cox est la capacité équivalente de l'oxyde, CSS la capacité d'interface qui est reliée à la densité des états d'interface N55 par la relation CSS = q NSS (par unité de surface) (2) et Si est la capacité d'interface quand le FET est en inversion. En combinant (1) et (2) on élimine CSS et on obtient EMI10.2 dans cette expression q (valeur mesurée de la pente), k, q et T sont connus Cox est directement liée à Eox l'épaisseur équivalente de l'oxyde, et Csi est directement liée à la concentration de surface de la couche épitaxiale ND. Soit EMI10.3 avec ni = la concentration intrinséque du silicium et US = le potentiel de surface en d'autres termes N55 = F (Eoxw N ) (5) Eox et ND seront calculés à partir des courbes ID-VG en saturation. On parle de capacité équivalente d'oxyde Cox et d'épaisseur équivalente d'oxyde Eoxl dans le cas où la couche de passivation ne serait pas une simple couche de Sio, mais par exemple une couche composite Sio2/Si3N4/Sio2. b) en forte inversion et en saturation On polarise le FET de telle sorte qu'il soit en forte inversion, et donc en saturation. Les équations qui régissent le comportent du FET dans ces conditions peuvent être trouvées dans la référence suivante: N.A.T.O.: "Advanced Study Institute for IC Design' 19-29 juillet 1977 F.M. Klaasen - Review of Physical Models for MOS Transistor. Publié par l'Université Catholique de Louvain. La tension de seuil VT en saturation VTS est fournie par la relation EMI11.1 expression dans laquelle Vs est le potentiel de la région source, #F le potentiel de Fermi à l'équilibre, @ms le traviall de sortie métal-silicium Qox la charge équivalente de l'oxyde et k un coefficient connu tel que EMI11.2 où #si est la permittivité du silicium. En effectuant deux mesures de la tension de seuil VTS1 et VTS2 correspondants à deux polarisations de source différentes VS1 et VS2 déterminées, et en effectuant VTS2-VTS1 on aboutit au calcul de k soit EMI12.1 Ensuite on tire Qox de (6) sachant que Qox = d'où EMI12.2 Neff est une fonction de Eox (à travers Cox) et de ND (à travers k), on peut donc écrire Neff = G (Eox, ND) (9) Or on sait que d'après (7) EMI12.3 soit ND = H (Eox) (11) On remarque que ND est un paramètre du procédé et qu'il est en principe connu d'après la spécification. Cette mesure a seulement pour objet une détermination plus précise. Le problème consiste à déterminer Eox L'épaisseur équivalente de l'oxyde Eox est calculée à partir de la pente s2 de la EMI13.1 en saturation, c'est-à-dire à partir de On sait d'après les enseignements de la référence Klaasen que EMI13.2 Expressions dans lesquelles Eox est la permittivité de l'oxyde, ± Si représente la permittivité du silicium, tip la mobilité des trous, W et L --resentent respectivement la largeur et la longueur du dispositif FET (voir figure lB). Les grandeurs W et L sont déterminées à partir d'une mesure optique, et # est déterminée par le calcul. Des équations (12), (13), et (14) on tire la valeur de Eox EMI13.3 c'est-à-dire E ox en fonction de ND soit Eox = I (ND) (16) En résumé des caractéristiques ID-VG en saturation on a obtenu deux équations, l'une à partir des mesures de tension de seuil en saturation qui fournit ND H (Eox) (11), et l'autre à partir de la mesure de la pente, qui fournit Eox = I (ND) (16) La figure 3 montre dans un cas particulier réel, la forme de ces courbes, l'intersection des courbes H et I fournit les solutions Eox et ND (dans le cas montré sur la figure 3, on trouve Eox f 570nm et ND / 2,21016 atomes/cm3. Les valeurs trouvées pour Eox et ND sont reportées dans l'équation (8), d'où la détermination de Neffl et dans l'équation (4) pour la détermination de NSS. Le bloc diagramme du calcul des paramètres prépondérants de la fonction fiabilité R, c'est-à-dire Neff i et NSS est montré sur la figure 4. La présence du bloc 21 signifie que toutes les données de départ qui résultent des mesures directes tant électriques (VTSli VTS2' VS1' VS2' q, s . .) qu'op- tiques (W, L) sont élaborées pour constituer la base de données de travail. Dans le bloc 22, on élabore les fonctions Eox = I(ND) et ND = H(Eox) Puis on cherche par itération successive à approcher les valeurs ND et Eox qui correspondent aux coordonnées du point M (figure 3). Pour cela, on utilise la valeur NDo fournie par les intructions de fabrication, qui fournit une valeur approchée de ND, en utilisant la courbe ND = H(Eox)i on trouve le point MO qui fournit la valeur (Eox) qui à son tour fournit M1. On s'assure préala- blement de la convergence des points MO, Ml, ..., vers le point M. C'est le rôle du bloc 23. Dans le bloc 24 le calcul des itérations successives MO, Ml, M2, ..., M n est poursuivi, jusqu'à ce que la précision désirée soit atteinte (bloc 25). Les résultats, c'est-à-dire les valeurs ND, Ns5, Neff et Eox sont disponibles dans le bloc 26, et la valeur de la fonction fiabilité R dans le bloc 27. Le bloc diagramme représenté sur la figure 4 peut servir de base à l'implémentation d'un programme informatique. IV. Application Industrielle Sur le plan industriel, le procédé de caractérisation s'implémente de la façon suivante On étalonne d'abord une ligne de fabrication donnée en calculant la fonction R pour deux (ou plus) lots différents de tranches et on détermine après étuvage les temps de défaillance T50 correspondants. On trace la courbe R = f(T50). Ensuite pour un lot déterminé il suffit de calculer sa fonction fiabilité Rl et de déduire directement de la courbe R = f(T50), son temps de défaillance (T50)1 correspondant, évitant ainsi les opérations complexes et longues d'ëtuvage. Ce procédé présente donc un intérêt considérable à la fois pour les lignes pilotes utilisées pour faire du développement de technologie, car il fait gagner un temps précieux pour le développement d'un nouveau produit semi-conducteur, et pour les lignes de fabrication, car il permet une réaction rapide en cas d'apparition d'un défaut en fiabilité, son étude d'abord puis sa correction. Il en résulte une réduction significative de la quantité des tranches défectueuses fabriquées. Par exemple avec ce procédé de caractérisation on a pu mettre très rapidement en évidence des défauts d'auto-dopage des régions P ou encore des défauts d'alignement des régions d'isolement de type P supérieures. Ou encore que l'étape classique de recuit, 4000C, 25 minutes effectuée après la formation des conducteurs d'aluminium, en fin de procédé n', était bénéfique que si elle était réalisée dans une atmosphère d'hydrogène. En effet, on a trouvé les résultats suivants EMI16.1 <tb> <SEP> ! <SEP> ! <SEP> ! <SEP> !Eox <tb> <SEP> Neff <SEP> NSS <SEP> ND <tb> <SEP> ! <SEP> ! <SEP> ! <SEP> !nm <tb> <SEP> ----------------------------------------------------------------------------- <SEP> Recuit <SEP> standard <SEP> ! <SEP> ! <SEP> ! <SEP> ! <tb> ! <SEP> 1,8 <SEP> 1011 <SEP> !7,2 <SEP> 1010 <SEP> !9,5 <SEP> 1015 <SEP> !750 <tb> <SEP> ! <SEP> ! <SEP> ! <SEP> ! <tb> ---------------------------------- <SEP> ----------- <SEP> --------- <SEP> -------- <SEP> ------ <tb> <SEP> Recuit <SEP> en <SEP> H2 <SEP> ! <SEP> ! <SEP> ! <SEP> ! <tb> !1,4 <SEP> 1011 <SEP> !5,5 <SEP> 1010 <SEP> !9 <SEP> 1015 <SEP> !780 <tb> ---------------------------------------------------------------------------- Le produit standard correspondait pratiquement au lot C de la figure 2A alors que le produit après recuit en hydrogène est référencé en F sur cette même figure, et présente un T50 de 2000 heures. Cette amélioration adonc été détectée immédia tement, le calcul de la fonction fiabilité s'effectuant rapidement à l'aide de la technique de calcul décrite ciaprès (partie III et figure 4). Cette variante à l'étape de recuit a pu être mise en place aussitôt en ligne de fabrica

Claims: REVENDICATIONS 1. Procédé de caractérisation du comportement en fiabilité de dispositifs semi-conducteurs bipolaires fabriqués sur une ligne déterminée, à l'aide d'une technologie déter minée, caractérisé en ce qu'il comporte les étapes de élaboration de dispositifs semi-conducteurs bipolaires comportant au moins une structure de test de type FET, sur ladite ligne de fabrication, sélection d'une pluralité de ces dispositifs, calcul pour chacun des dispositifs sélectés, à partir de la structure de test d'une fonction fiabilité R prati quement égale au produit N55. Neff dans lequel NSS est la densité de chaque interface, et Neff la charge équiva lente de l'oxyde, détermination pour ces dispositifs du temps de défail lance T (par exemple le T50) et élaboration d'une courbe R=f(T) par exemple R=f(T50) et calcul pour tout autre dispositif issu de la ligne de fabrication de sa fonction R et détermination de son temps de défaillance T, par exemple son T50 prévisible à l'aide de la courbe R = f(T50). 2. Procédé selon la revendication 1 caractérisé en ce que la fonction R est choisie égale au produit NSS.Neff.ND1/2 dans lequel ND est la concentration de la couche épita xiale. 3. Procédé selon l'une des revendications 1 ou 2 caractéri sé en ce que ladite structure de test est un transistor FET, est réalisée à partir d'un transistor PNP parasite disposé entre la région d'isolation et la région base d'un transistor NPN vertical isolé classique (figure lB). 4. Procédé selon l'une des revendications 2 ou 3 caractéri sé en ce que on déduit Eoxl à partir de la courbe IDVG en saturation, ce qui fournit Eox=I(ND) (16), puis on déduit ND=H(EoX) (11) en effectuant deux mesures de la tension de seuil correspondant à deux tensions de sour- ce, le FET étant placé en forte inversion, Eox et ND étant calculés en résolvant le système des équations (11) et (16); N55 est calculé à partir de la pente de la courbe ID-VG en faible inversion, et de la relation (5) fonction de Eox et ND; Neff est calculé à partir d'une mesure de la tension de seuil pour une tension de source déterminée et de la relation (9) fonction de Eox et ND.

Inventors: TREMINTIN, BERNARD
Applicants: COMPAGNIE IBM FRANCE, INTERNATIONAL BUSINESS MACHINES CORPORATION
Application year: 1981
Main classification: H01L21
IPC codes: H01L29, G01R31, H01L21, G06F17