DEVICE FOR GENERATING CONDITIONAL CODES IN MICROPROGRAMME-CONTROLLED GENERAL PURPOSE COMPUTERS

Abstract: 1. A device connected between a calculating unit and a control unit, for the generation of the condition code, which controls the continued command sequence, in a micro-programme-control universal computer in dependence upon a set command of the micro-programme in association with logic linking networks which are supplied with the requisite decision signals from the calculating unit, characterised in that in addition to the decision signals (E) from the calculating unit, by way of variable input parameters (EP) there is provided at least one constant (K) in the binary form "0" or "1" as input parameter (EP) for the device which supplies the condition code (CC), that at least a portion of the input parameters (EP) is fed to a common, first, logic network (LN1) which serves to invert and/or form simple logic linking results, that the input parameters (EP) and the results supplied by the first logic network (LN1) are fed as input values (EG) to a common selection circuit (AW) which operates in dependence upon control parameters (PARAM) laid down in the set command of the micro-programme control unit and which releases for purposes of analysis the input values (EG) required for the formation of the condition code (CC) by a common second logic network (LN2).

Description: Einrichtung zur Erzeugung von Bedingungscodes in mikroprogrammgesteuerten Universairechnern Die Erfindung betrifft eine zwischen Rechen- und Leitwerk geschaltete Einrichtung zur Erzeugung des den weiteren Befehlsablauf steuernden Bedingungscodes in einem mikroprogrammgesteuerten Universalrechner abhängig von einem Setzbefehl des i"F.ikroprogramms in Verbindung mit Verknüpfungsnetzwerken, denen die benötigten Entscheidungszeichen des Rechenwerkes zugeführt werden. Bei derartigen Einrichtungen ist für jeden einzelnen Setzbefehl oder für Jede Gruppe von Setzbefehlen mit gleicher Setzvorschrift ein logisches Netzwerk vorgesehen, das aufgrund des Setzbefehles angesteuert wird und dann anhand der Entscheidungszeichen des Rechenwerks den Bedingungscode liefert. Jede Setzvorschrift erfordert also ein gesondertes Netzwerk. Weiterhin kann bei Verwendung von unterschiedlichen Befehlslisten'(Emula- tion) der Bedingungscode einen unterschiedlichen Darstellungscode, z.B. binärcodierte oder nichtcodierte (1 aus n)-Darstellung, aufweisen oder unterschiedlichen Setzvorschriften unterliegen. Jede Anpassung des Rechners in Richtung auf einen Universalrechner erfordert daher eine Änderung bzw. Erweiterung der Verknüpfungsnetzwerke entsprechend den einzelnen Setzvorschriften. Durch die DE-OS 26 35 964 ist des weiteren eine Einrichtung bekannt, bei der zur Ableitung des rechnereigenen Bedingungscodes und dessen Anpassung an.unterschiedliche Befehlslisten bei Emulation gespeicherte Transformationslisten in Verbindung mit Masken verwendet werden. Diese Einrichtung ist zwar universell einsetzbar, setzt aber eine entsprechende Speicherung der für eine Ableitung des Bedingungscodes in der jeweils gewünschten Darstellungsform voraus und bindet dadurch verhältnismässig teure Speicherkapazität. Aufgabe der Erfindung ist es daher, eine Einrichtung der eingangs genannten Art zu schaffen, die weitgehend universell einsetzbar ist und den Anforderungen an einen Universalrechner in einfacherer Weise und mit geringerem Aufwand entspricht. Eine derartige Einrichtung ist gemäss der Erfindung dadurch gekennzeichnet, dass neben'den Entscheidungszeichen des Rechenwerks als variable Eingangsparameter - wenigstens eine Konstante-Sin Form des log "0" bzw. "1"" als Eingangsparameter für die den Bedir pngscode liefernde Einrichtung vorgesehen ist, dass wenigstens ein Teil der Eingangsparameter einem gemeinsamen ersten logischen Netzwerk zum Invertieren und/oder zum Bilden einfacher logischer Verknüpfungsergebnisse zugeführt wird, dass die Eingangsparameter und die vom ersten logischen Netzwerk gelieferten Ergebnisse als Eingangsgrössen einer gemeinsamen Auswahischaltung-zuge- führt werden, die abhängig von im Setzbefehl der Mikro programms teuerung vorgegebenen Steuerparametern wirksam wird und die für die Bildung des Bedingungscodes durch ein gemeinsames zweites logisches Netzwerk erforderlichen Eingangsgrössen' zur Auswertung freigibt. Die neue Einrichtung gliedert sich also in drei Abschnitte. Zunächst wird eine Reihe von Eingangsgrössen bereitgestellt, die im wesentlichen aus den Entscheidungszei- chen des Rechenwerks, deren invertierten Signalen, sowie den Konstanten log "1" und log ttOtt bestehen. Auch Verknüpfungen zweier Entscheidungszeichen zu zusätzlichen Eingangsgrössen sind möglich. Aus diesen Eingangsgrössen wird dann anhand der Steuerparameter im Setzbefehl eine Auswahl getroffen und damit die Anzahl der angebotenen Signale auf eine für die Setzvorschrift ausreichende Anzahl reduziert. Danach werden die ausgewählten Signale nochmals miteinander verknüpft und der richtige Bedingungscode gebildet. Die auf diese Weise gegebenen Setzmöglichkeiten sind vielfältig, da nicht nur eine Auswahl von fest verdrahteten Setzvorschriften zur Verfügung steht, sondern das Setzen des 3edingungscodes abhängig von den Dits der im Setzbefehl enthaltenen Steuerparameter individuell bestimmt werden kann. Vereinfachungen für das zweite logische Netzwerk ergeben sich, wenn die Auswahlschaltung mit dem zweiten logischen Netzwerk über eine vorgegebene Anzahl von Signalleitungen verbunden ist, die jeweils alle mit einer Ein gangsgrösse belegt werden, wobei gegebenenfalls einzelne Eingangsgrössen mehrfach verwendet werden. Die Anzahl der zu verknüpfenden Eingangs grössen wird damit auf eine maximale Anzahl beschränkt, wobei die Mehrfachbelegung mit einer Eingangsgrösse weitere Anpassungsmöglichkeiten an den Aufbau des zweiten logischen Netzwerkes schafft. Weitere Anpassungsmöglichkeiten ergeben sich gemäss einer Weiterbildung der Erfindung, wenn die Auswahlschaltung aus einer Reihe gleichartiger Multiplexer zur Auswahl jeweils einer aus einer Gruppe von vier Eingangsgrössen durch jeweils zwei der Steuerparameterbits besteht und dass die Gruppen von Eingangs grössen abhängig vom Aufbau des verwendeten zweiten logischen Netzwerkes in unterschiedlicher Kombination aus der Gesamtzahl der Eingangsgrössen gebildet sind. Ein bevorzugtes Ausführungsbeispiel der Erfindung ist dadurch gekennzeichnet, dass insgesamt sechs Gruppen von Eingangsgrössen gebildet werden, von denen jeweils drei Gruppen eine Einheit bilden und über das zweite logische Netzwerk jeweils ein Ergebnisbit des Bedingungscodes in binär codierter Darstellung liefern, dass jeweils die erste Gruppe und die dritte Gruppe jeder Einheit identisch zusammengesetzt sind, wobei die erste Gruppe von den Eingangsgrössen #O#, ¯?11t, Ergebnis ungleich Null direkt und invertiert und wobei die dritte Gruppe von den Eingangsgrössen "O", ueberlauf, Ergebnis ungleich Null direkt und invertiert gebildet wird, während die zweite Gruppe der einen Einheit von den Grössen i, übertrag, Vorzeichen invertiert und invertierte EXKLUSIV- ODER-Verknüpfung aus tDerlauf und Vorzeichen sowie die zweite Gruppe der anderen Einheit von den Grössen "1", Vorzeichen, Übertrag invertiert und EXKLUSIV- ODER-Verknürfung aus Überlauf und Vorzeichen gebildet wird, und dass innerhalb des zweiten logischen Netzwerkes die Ausgänge der Multiplexer für die jeweils ersten und zweiten Gruben einer Einheit durch ein UND-Glied verknüpft sind, dessen Ausgang wiederum mit dem Ausgang des Multiplexers figur die jeweils dritte Gruppe derselben Einheit durch ein ODER-Glied verknüpft ist. Unabhängig von der Ausbildung der Auswahlschaltung und des zweiten logischen Netzwerkes ist eine Änderung des vom zweiten logischen Netzwerk gelieferten Bedingungscodes durch zusätzliche Massnahmen und damit eine Anpassung an unterschiedliche Befehlslisten möglich. Der grösste Freiheitsgrad ergibt sich, wenn an die Ausgänge des zweiten logischen Netzwerkes eine Umsetzeinrichtung angeschlossen ist, die abhängig von weiteren Steuerparametern des steuernden Setzbefehls den gewünschten Dar stellungscode liefert. Jedoch ist hierbei der Hardware Aufwand am grössten. Da im allgemeinen eine Unterscheidung zwischen einer binärcodierten Darstellung mit zwei Bit und einer entsprechenden (1 aus n)-Aussage ausreichend ist, genügt es, dass an die Ausgänge des zweiten logischen Netzwerkes ein Decodierer für eine (1 aus n)-Aussage angeschlossen ist, der abhängig von der jeweils zu verarbeitenden Befehlsliste über ein Flipflop wirksam schaltbar .ist. Der schaltungsmässig geringste Aufwand ergibt sich jedoch, wenn für das Bilden einer (1 aus n)-Aussage zwei aufeinanderfolgende S#etZbefehle verwendet werden, die zwei aufeinanderfolgende Bitpaare einer vierteiligen (1 aus. n)-Aussage nacheinander am Ausgang des zweiten logischen Netzwerkes erzeugen, und wenn die Auswahl der aufeinanderfolgenden Registerstellen des Bedingungscode- registers abhängig von den Setzbefehlen durch entsprechende Inhibitsignale erfolgt. Diese Lösung nutzt die meistens vorhandene Inhibitsteuerung des aufnehmenden Registers. Jedoch sind zwei aufeinanderfolgende unter- scheidbare Setzbefehle erforderlich, deren Ausführung zwangsläufig die doppelte Zeit kostet. Weitere Einzelheiten der Erfindung seien nachfolgend anhand der in der Zeichnung dargestellten Ausfuhrungs-" beispiele näher erläutert, Im einzelnen zeigen: FIG 1 ein Ubersichtsschaltbild der Einrichtung gemäss der Erfindung, FIG 2 die Gruppeneinteilung der Eingangsgrössen abhängig von den Bitpaaren der Steuerparameter und FIG 3 den Bedingungscode und die jeweils dazugehörige Verknüpfung # der Eingangsgrössen abhängig von der Funktion der Setzbefehle und den zugehörigen Bitkombinationen der Steuerparameter. FIG 1 zeigt die an das Mikrobefehlsregister MBR und den nachfolgenden Decoder DEC des Leitwerks eines Rechners angeschlossene Einrichtung zur Bildung des Bedingungscodes im Register CC-REG abhängig von den Entschei#ungs- zeichen E des nicht dargestellten Rechenwerks als variable Eingangsparameter. Daneben sind zwei Konstante, nämlich log "O" und 1 als Eingangsparameter der Einrichtung gemäss der Erfindung vorgesehen. Diese Einrichtung besteht im einzelnen aus einem ersten und einem zweiten logischen Netzwerk LN1 und LN2 und einer beide Netzwerke verbindenden Auswahlschaltung AW sowie einem an den Ausgang des zweiten logischen Netzwerkes LN2 angeschalteten Register. CC-REG für die Aufnahme des Bedingungscodes. Zwischen diesem Register und dem Ausgang des zweiten logischen Netzwerks LN2 kann gegebenenfalls eine Umsetzeinrichtung oder ein Decodierer UM zur Änderung der Darstellungsform des Bedingungscodes geschaltet sein. Das erste logische Netzwerk LN1 dient zur Invertierung und Verknüpfung der Eingangsparameter E und gegebenenfalls K, wenn nur eine der Konstanten "0" oder "1" direkt zur Verfügung gestellt wird und die zweite Konstante ebenfalls durch Invertierung abzuleiten ist. Im vorliegenden Beispiel stehen beide Konstanten "O" und "1" als Parameter direkt zur Verfügung. Von den variablen Eingangsparametern E werden die Signale für den Cber- auf OV, für das Vorzeichen SIGN und Erebnis ungleich Null NZD durch das erste logische Netzwerk LN1 mit Hilfe der Inverter J invertiert. Darüber hinaus werden mit Hilfe des Exklusiv-ODER-Gliedes EX die Signale für den ueberlauf OV und das Vorzeichen SIGN miteinander verknüpft und das Ergebnissignal zusätzlich invertiert, so dass insgesamt elf Signale als Eingangsgrössen EG für die Auswahlschaltung AW vorhanden sind. Durch das erste logische Netzwerk LN1 werden also aus den Eingangsparametern K und E zusätzliche Eingangsgrössen für die Auswahlschaltung AW gebildet. Die Auswahlschaltung AW besteht aus sechs gleichartig aufgebauten Multiplexern MUX1 bis MUX6, die abhängig von jeweils zwei Steuerbits jeweils eine Eingangsgrösse aus einer Gruppe von jeweils vier Eingangsgrössen auswählen. Insgesamt werden also aus den insgesamt elf Eingangs grössen EG sechs Gruppen mit vier Eingangsgrössen gebildet und damit jeweils sechs Eingangssignale an das nachfolgende zweite logische Netzwerk LN2 angelegt. Die sechs Bitpaare für die Auswahlsteuerung durch den Multiplexer MUX1 bis MUX6 liefert bei jedem Setzbefehl SETCC der im Befehlsregister MBR enthaltene Wortteil PARAM, der entsprechend zwölf Bit, nämlich die Bitstellen 20 bis 31 umfasst. Die jeweilige Funktion des Setzbefehles SETCC wird dabei durch die Bitkombination des Wortteiles PARAM bestimmt. Das nachfolgende zweite logische Netzwerk LN2 legt in einfacher Form die Verknüpfung für einen aus zwei Bit bestehenden Bedingungscode in binärer Darstellungsform mit insgesamt vier verschiedenen Aussagen anhand der zugeführten sechs Eingangssignale fest. Dieses logische Netzwerk LN2 zerfällt in zwei Teile, die identisch aufgebaut sind. Jeder Teil besteht aus einem UND-Glied U1 bzw. U2 für die Verknüpfung jeweils zweier Eingangssignale und einem ODER-Glied 01 bzw. 02 für die Verknüpfung des Ausgangssignales des,UND-Gliedes U1 bzw. U2 mit dem jeweils dritten Eingangssignal. Das Schema der Bildung der sechs Gruppen mit je vier der Eingangsgrössen EG und die Auswahl jeweils einer Grösse innerhalb jeder Gruppe durch die Multiplexer MLJxl' bis MUX6 abhängig von den möglichen Bitkombinationen des jeweils-steuernden Bitpaares im Wortteil PARAM des Setzbefehles SETCC im Hinblick auf das zweite logische Netzwerk LN2 ist aus FIG 2 ersichtlich. Insgesamt werden zwei Einheiten El und E2 mit je drei Gruppen G1 bis G3 gebildet, wobei jede Gruppe vier der insgesamt elf Eingangsgrössen EG umfasst. In der Zeile unterhalb der Gruppen G... sind für jede Gruppe die steuernden Bitstellen des Wortteiles PARAM im Setzbefehl SETCC und die zugehörigen Multiplexer und darunter in den nächsten vier Zeilen entsprechend den jeweils möglichen vier 3itkombinationen die jeweils ausgewählte Eingangsgrösse angegeben. So beziehen sich z.B. innerhalb von Gruppe G1 der Einheit Ei die Angaben auf die Bitstellen 20 und 21 sowie den Multiplexer MUX1 usw. Wie weiterhin ersichtlich ist, sind beim ausgewählten Ausführungsbeispiel die Gruppen G1 bzw. G3 in beiden Einheiten El und E2 jeweils identisch. Auch unterscheiden sich die beiden Gruppen G1 und G3 in beiden Einheiten El und E2 lediglich bezüglich der Bitkombination 01, indem in Gruppe G1 die Konstante "1" anstelle des Uberlaufsignals OV in Gruppe G3 zur Aus wahl steht. Dagegen sind die Gruppen G2 in beiden Einheiten El und E2 recht unterschiedlich zusammengesetzt. Insgesamt wird offensichtlich, dass nicht jeweils sechs verschiedene der insgesamt elf Eingangsgrössen EG auszuwählen sind, sondern dass auch einzelne der Eingangsgrössen EG in verschiedenen Gruppen gleichzeitig verwendet und ausgewählt werden können, z.B. O in den Gruppen G1 und G3 beider Einheiten El und E2. Der sich jeweils ergebende Bedingungscode, dargestellt durch die beiden Bitstellen B1/B1 im Register CC-REG' und die damit verbundene Verknüpfungsaussage abhängig von der Funktion der einzelnen Setzbefehle SETCC und den zugehörigen Bitkombuiaiionen im Wortteil PARAM sind aus FIG 3 ersichtlich. Die ersten vier Funktionen beziehen sich jeweils auf eine bestimmte ??unbedingte?# Anzeige, d.h. auf eine von den Entscheidungszeichen E des Rechenwerks unabhängige Anzeige. Die restlichen fünf Funktionen beziehen sich da gegen auf übliche arithmetische bzw. logische Bedingungs anzeigen, abhängig von den jeweiligen Entscheidungszeichen E des Rechenwerks. Die Zusammenstellung gemäss FIG 3 ist dabei auf eine Reihe wesentlicher Setzbedingungen beschränkt. Daneben können durch einfache Änderungen der Bitkombinationen im Wortteil PARAM des Setzbefehles SETCC ohne weiteres weitere Setzbedingungen verwirklicht werden, ohne dass der Aufwand sich dadurch ändert. Insgesamt ist also die Einrichtung gemäss der Erfindung durch Kombination von fest verdrahteten Setzvorschriften mit einer Auswahlsteuerung zur Bereitstellung der Ein gangsgrössen in unterschiedlicher Kombination bezüglich der Festlegung und der Auswahl der einzelnen Setzbedingungen sehr flexibel. Allerdings wird zunächst der Bedingungscode nur in einem vorgegebenen Darstellungscode, beim Ausführungsbeispiel in einem Binärcode, geliefert. Damit die Einrichtung auch bei Befehlslisten, die einen anderen Darstellungscode des Bedienungscode erfordern, ohne weiteres verwendbar ist, sind zusätzliche Massnahmen zur Umsetzung in den gewünschten Code zu treffen. Diese Aufgabe kann z.B. die in FIG 1 dem Register CC REG vorgeschaltete Anordnung UM übernehmen, die in allgemeinster Form als parametergesteuerter Universalumsetzer ausgebildet sein kann und beispielsweise abhängig von weiteren-Steuerbits 16 bis 19 des ¯Setzbefehles SETCC, die über den Eingang ST einwirken, unterschiedlich angesteuert werden kann und den entsprechend gewünschten Darstell1nngscode liefert. Im allgemeinen genügt jedoch lediglich die Unterschei- dung zwischen einer binär codierten Darstellung mit zwei Bit und einer entsprechenden (1 aus n)-Aussage. Die Anordnung UM könnte daher auf einen einfachen Decodierer reduziert werden, der nach Bedarf wirksam geschaltet wird oder nicht. Da hierfür ein einzelnes binäres Signal genügt, wäre eine Steuerung über eine Steuerbitkombination wie beim möglichen Universalumsetzer viel zu aufwendig. Viel mehr kann das benötigte Umschaltesignal unmittelbar von der Art der jeweiligen Befehlsliste abgeleitet und dabei ein Flipflop gesetzt werden oder nicht, das dann- wie über den Eingang FF der Anordnung UM angedeutet - die erforderliche Umschaltung bewirkt. Ohne zusätzlichen Hardware-Aufwand kommt man jedoch aus, wenn man für die Umschaltung auf eine (1 aus Aussage die in der Regel vorhandene Inhibitsteuerung des aufnehmenden Registers CC-REG ausnutzt. Jedoch sind in diesem Falle zwei aufeinanderfolgende unterschiedliche Setzbefehle erforderlich, durch die die Einrichtung zur Erzeugung des Bedingungscodes zweimal nacheinander angesteuert wird und durch die die erforderlichen beiden Bitpaare B2/B1 und B4/B3 für das Register CC REG nacheinander geliefert werden, was in FIG 1 durch die direkten Verbindungen zwischen dem zweiten logischen Netzwerk LN2 und dem Register CC-REG angedeutet ist. Die Umschaltung zwischen den beiden Gruppen von Registerstellen erfolgt dann unmittelbar durch den Befehlsdecodierer DEC des Leitwerks abhängig von der Art des steuernden Setzbefehles. Die Ausführung zweier Setzbefehle zur Erzeugung des Bedingungscodes erfordert zwar den doppelten Zeitaufwand gegenüber den beiden vorangehend beschriebenen Lösungsmöglichkeiten, jedoch dürfte im Vergleich zum sonst erforderlichen Hardware-Aufwand dies von untergeordneter Bedeutung sein, wenn vom Rechner überwiegend Befehlslisten verarbeitet werden, die eine binäre Codierung erfordern. Umgekehrt könnte bei überwiegender Verarbeitung von Befehlslisten, die eine (1 aus Aussage für die Darstellung des Bedingungscodes erfordern, die Auswahlschaltung AW und das zweite logische Netzwerk LN2 so abgeändert sein, dass originär ein entsprechender Darstellungscode geliefert wird. Dabei könnte wegen der geringeren Bitzahl des Bedin=Gungscodes bei codierter Darstellung auf den zweiten Setzbefehl verzichtet und die Steuerung allein durch die Bitkombinationen des Steuerparameters PARAM im Setzbefehl SETCC herbeigeführt werden. Unabhängig davon lässt sich der dem Anmeldungsgegenstand zugrundeliegende Lösungsgedanke durch veränderte Gestaltung des Auswahlschemas für die Auswahlschaltung AW in Verbindung mit der Gestaltung des Leiten logischen Netzwerkes LN2 in beliebiger Weise variieren. 3 Figuren 8 Patentansprüche

Claims: Patentansprüche 1. Zwischen Rechen- und Leitwerk geschaltete Einrichtung zur Erzeugung des den weiteren Befehlsablauf¯ steuern- den Bedingungscodes in einem mikroprogrammge steuerten Universalrechner abhängig von einem Setzbefehl des Mikroprogramms in Verbindung mit Verknüpfungsnetzwerken, denen die benötigten Entscheidungszeichen des Rechenwerkes zugeführt werden, d a d u r c h g e k e n n z e i c h n e t , dass neben den Entscheidungszeichen (E) des Rechenwerks als variable Eingangsparameter (EP) wenigstens eine Konstante (K) in Form des LOG O bzw. 1 als Eingangsparameter (EP) für die den Bedingungscode (CC) liefernde Einrichtung vorgesehen ist, dass wenigstens ein Teil der Eingangsparameter (EP) einem gemeinsamen ersten logischen Netzwerk (LN1) zum Invertieren und/oder zum Bilden einfacher logischer Verknüpfungsergebnisse zugeführt wird, dass die Eingangsparameter (EP) und die vom ersten logischen Netzwerk (LN1) gelieferten Ergebnisse als Eingangsgrössen (EG) einer gemeinsamen Auswahlschaltung (AW) zugeführt werden, die abhängig von im Setzbefehl der Mikroprogrammsteuerung vorgegebenen Steuerparametern (PARAM) wirksam wird und die für die Bildung des Bedingungscodes (CC) durch ein gemeinsames zweites logisches Netzwerk (LN2) erforderlichen Eingangsgrössen (EG) zur Auswertung freigibt. 2. Einrichtung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , dass die Auswahlschaltung (AW) mit dem zweiten logischen Netzwerk (LN2) über eine vorgegebene Zahl (z.B. 6) von Signalleitungen verbunden ist, die jeweils alle mit einer Eingangs grösse (EG) belegt werden, wobei gegebenenfalls einzelne Eingangsgrössen (z.B. log "O") mehrfach verwendet werden. 3. Einrichtung nach Anspruch 2, d a d ur r h g e k e n n z e i c h n e t , dass die Auswahlschaltung (AW) aus einer Reihe gleichartiger Multiplexer (MUX1 bis MUX6) zur Auswahl jeweils einer aus einer Gruppe (G...) von vier Eingangsgrössen (EG) durch jeweils zwei der Steuerparameterbits besteht und dass die Gruppen (G...) von Eingangsgrössen (EG) abhängig vom Aufbau des verwendeten zweiten logischen Netzwerkes (LN2) in unterschiedlicher Kombination aus der Gesamtzahl der Eingangs- grössen (EG) gebildet sind. 4.. Einrichtungen nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t , dass insgesamt sechs Gruppen von von Eingangsgro;Ben (EG) gebildet werden, von denen jeweils drei Gruppen G1 bis G3) eine Einheit (E1 bzw. E2) bilden und über das zweite logische Netzwerk (LN2) jeweils ein Ergebnisbit des Bedingungscodes (CC) in binär codierter Darstellung liefern, dass jeweils die erste Gruppe (G1) und die dritte Gruppe (G3) jeder Einheit identisch zusammengesetzt sind, wobei die erste Gruppe (G1) von den Eingangsgrössen "0" "0", "1", "1", Ergebnis ungleich Null direkt und invertiert und wobei die dritte Gruppe (G3) von den Eingangsgrössen "O", Sberlauf, Ergebnis ungleich Null direkt und invertiert gebildet wird, während die zweite Gruppe (G2) der einer Einheit (E1) von den GröBen t'1", Ubertrag, Vorzeichen invertiert und invertierte EXKLUSIV-GDER-Verknüpfung aus Ueberlauf und Vorzeichen sowie die zweite Gruppe (G2) der anderen Einheit (E2) von den Grössen "1", Vorzeichen, Übertrag invertiert und EXKLUSIV-ODER-Verknüpfung aus Ub"'erlauf und Vorzeichen gebildet wird, und dass innerhalb. des zweiten logischen Netzwerkes (LN2) die Ausgänge der Multiplexer (MUX1/MUx2 bzw. MUX4/MUX5) für die jeweils ersten und zweiten Gruppen (G1, G2) einer Einheit durch ein UND-Glied (U1 bzw. U2) verknüpft sind, dessen Ausgang wiederum mit dem Ausgang des Multiplexers MUX3 bzw. MUX6) für die jeweils dritte Gruppe (G3) derselben Einheit durch ein ODER-Glied (01 bzw. 02) verknüpft ist. 5. Einrichtung nach einem der Ansprüche 1 bis 4, d.a d u r c h g e k e n n z e i c h n e t , dass der von dem zweiten logischen Netzwerk (LN2) gelieferte Darstellungscode -des Bedingungscodes (CC) durch zusätzliche Massnahmen änderbar ist. 6. Einrichtung nach Anspruch 5, d a d u r c h g e k e n n z e i c h n e t , dass'an die Ausgänge des zweiten logischen Netzwerkes (LN2) eine Umsetzeinrichtung-angeschlossen ist, die abhängig von weiteren Steuerparametern des steuernden Setzbefehles den gewünschten Darstellungscode liefert. 7. Einrichtung nach Anspruch 5, d a du r c h g e k e n n z e i c h n e t , dass an die Ausgänge des zweiten logischen Netzwerkes (LN2) ein Decodierer für eine (1 aus n)-Aussage angeschlossen ist, der abhängig von der jeweils zu verarbeitenden Befehlsliste über ein Flipflop wirksam schaltbar ist. 8. Einrichtung nach Anspruch 5, d 2 d u r c h g e k e n n z e i c h n e t , dass für das Bilden einer (1 aus n)-Aussage zwei aufeinanderfolgende Setzbefehle verwendet werden, die zwei auf einanderfolgende Bitpaare einer vierteiligen (1 aus n)-Aussage nacheinander am Ausgang des zweiten logischen Netzwerkes (LN2) erzeugen, und dass die Auswahl der aufeinanderfolgenden Registerstellen des Bedingungscoderegisters (CC-REG) abhängig von den Setzbefehlen durch entsprechende Inhibitsignale erfolgt.

Inventors: HAFF, NORBERT, DIPL.-ING.
Applicants: SIEMENS AKTIENGESELLSCHAFT
Application year: 1981
Main classification: G06F9
IPC codes: G06F9