REGENERATOR FOR DIGITAL SIGNALS

Abstract: 1. A signal regenerator for digital signals having an equaliser amplifier (EV) which includes a variable equaliser (Ev) controlled by a regulating amplifier (Vr), and having a time regenerator (ZR) and a clock pulse extractor (TR) which includes a rectifier circuit (G) and which at the input end is connected to an output of the equaliser amplifier (EV) and at the output end to an inout of the time regenerator (ZR), characterised in that at the input end, a peak value rectifier (R, D, CL ) leading to the control input of the regulating amplifier (Vr) is connected to the one main electrode (c) of a rectifier transistor (T) which has its other main electrode (e) arranged in the output branch (g) of the rectifier circuit (G) included in the clock pulse extractor (TR), and the control electrode (b) of which rectifier transistor (T) is connected to the output (k) of the equaliser amplifier (EV).

Description: Signalregenerator für Digitalsignale Auf den übertragungsstrecken von Digital-Ubertragungs- systemen sind bekanntlich in mehr oder weniger grossen Abständen Signalregeneratoren vorzusehen, in denen die übertragenen Digitalsignale entzerrt, amplituden- und taktregeneriert werden. In einem solchen Signalregenerator können dazu, in Kette geschaltet, u.a. ein Entzerrerverstärker, ein beispielsweise mit Hilfe eines Schmitt-Triggers realisierter Amplitudenregenerator und ein beispielsweise mit Hilfe eines von einen Taktextraktor taktgesteuerten Master-Slave-D-Flip-Flops realisierter Zeitregenerator vorgesehen sein; der eingangsseitig an den Entzerrerverstärker angeschlossene und ausgangsseitig zum Zeitregenerator führende Taktextraktor kann dabei, in Kette geschaltet, u.a. eine Gleichrichterschaltung zur Ableitung eines Signals mit einem einen herausragenden Energieanteil bei der Taktfrequenz aufweisenden Frequenzspektrum, ggf. einen Schmalbandverstärker, unreine Phasenregelschleife mit spannungsgesteuertem Oszillator aufweisen (telcom report 2(1979) Beiheft "Digital-Übertragungstechnik", S.105...109, 106; DE-AS 26 23 444; DE-OS 28 33 592). Der Entzerrerverstärker kann dabei eine Kettenschaltung aus - jeweils über Breitband-Linearverstärkerstufen miteinander verbundenen - passiven Entzerrernetzwerken (Festentzerrer), einem Allpass zur Realisierung des geforderten Frequenzganges und einem variablen Entzerrer zur Korrektur von Pegel- und Entzerrungsfehlern infolge abweichender Feldlänge, Leitungstoleranzen und Temperaturschwankungen aufweisen; der variable Widerstand des variablen Entzerrers kann durch eine PIN-Diode gebildet sein, deren GleichStrom mit Hilfe eines Regelverstärkers so eingestellt wird, dass der Signalpegel am Eingang des Amplitudenregenerators schwankungsfrei ist (telcom report, a.a.O., S.107). Hierzu ist aus der Amplitude des entzerrten Signals eine Regelspannung abzuleiten, die bei Abweichung der Amplitude vom Sollwert über den Regelverstärker den variablen Entzerrer nachregelt; dies in einem Signal regenerator der vorstehend skizzierten Art in vorteilhafter Weise ztealisieren zeigt die Erfindung einen Weg. Die Erfindung betrifft einen Signalregenerator für Digitalsignale mit einem einen von einem Regelverstärker gesteuerten variablen Entzerrer enthaltenden Entzerrerverstärker und einem Zeitregenerator sowie einem eingangsseitig mit einem Ausgang des Entzerrerverstärkers und ausgangsseitig mit einem Eingang des Zeitregenerators verbundenen, eine Gleichrichterschaltung enthaltenden Taktextraktor; in einem solchen Signalregenerator ist erfindungsgemäss ein zum Steuereingang des Regelverstärkers führender Spitzenwertgleichrichter eingangsseitig an die eine Hauptelektrode (Kollektor) eines mit seiner anderen Hauptelektrode (Emitter) im Ausgangszweig der im Taktextraktor enthaltenen Gleichrichterschaltung liegenden Gleichrichtertransistors angeschlossen, dessen Steuerelektrode (Basis) mit dem Ausgang des Entzerrerverstärkers verbunden ist. Die Erfindung gestattet es, den ohnehin in der Gleichrichter schaltung des Taktextraktors vorgesehenen Transistor zugleich auch als den Entzerrerverstärker mit dem zur Regelspannungserzeugung vorgesehenen Spitzenwertgleichrichter verbindenden, gleichrichtenden Koppelverstärker mitauszunutzen, und erweist sich somit als entsprechend wenig schaltungsaufwendig. Anhand der Zeichnung sei die Erfindung noch näher er läuirt. Dabei zeigt Fig.1 ein Schaltungsschema eines Signalregenerators; Fig.2 zeigt schaltungstechnische Einzelheiten eines Signalregenerators gemäss der Erfindung. In der Zeichnung Fig.1 ist schematisch ein Signalregenerator dargestellt, der als Streckenregenerator beispielsweise eines 565-Mbit/s-Digital-Ubertragungssystems der Amplituden- und Zeitregenerierung der übertragenen Digitalsignale dienen mag. Die zu regenerierenden Digitalsignale werden am Eingang i des Signalregenerators zunächst einem Entzerrerverstärker EV zugeführt, der den Frequenzgang der vorangehenden Übertragungsstrecke kompensiert und Schwankungen des Amplitudenpegels des empfangenen Digitalsignals ausgleicht. Der Entzerrerverstärker EV kann dazu, wie eingangs ausgeführt, in bekannter Weise eine Kettenschaltung aus - jeweils über Breitband-Linearverstärkerstufen miteinander verbundenen passiven Entzerrernetzwerken (Festentzerrer) zum Erzielen der gewünschten Ubertragungsfunktion, einem Allpass zur Realisierung des geforderten Frequenzganges und einem variablen Entzerrer zur Berücksichtigung abweichender Feldlängen, Le itungstol eranz en und Temperaturschwankungen aufweisen, wobei der variable Widerstand des variablen Entzerrers durch eine PIN-Diode gebildet sein kann, deren Gleichstrom mit Hilfe eines Regelverstärkers so eingestellt wird, dass an den Ausgängen j und k des Entzerrerverstärkers EV jeweils ein gleichbleibender Signalpegel gegeben ist. Hierzu wird aus der Amplitude des entzerrten Digitalsignals eine entsprechende Regelspannung abgeleitet, wie dies unten anhand der Zeichnung Fig.2 näher erläutert wird. Mit dem Ausgang Jedes Entzerrerverstärkers EV ist der Eingang eines beispielsweise mit Hilfe eines Schmitt Triggers realisierten Amplitudenregenerators AR verbunden, dem ein beispielsweise mit Hilfe eines von einem Taktregenerator TR gesteuerten Master-Slave-D-Flip-Flops realisierter Zeitregenerator ZR nachgeschaltet ist. Dem Zeitregenerator ZR seinerseits kann noch eine Codier Sendestufe DS nachgeschaltet sein, in der die regenerierten Digitalsignale ggf. in Signalimpulse mit für die weitere Ubertragung gewünschter Impulsform bzw. mit gewünschtem Frequenzspektrum umgeformt werden; beispielsweise kann die Codiersendestufe DS ihr vom Zeitregenerator ZR her zugeführte Binärsignale in AMI-(alternate mark-inversion- ignalimpulse umsetzen. Die Codiersendestufe DS kann dazu einen Codewandler aufweisen, der ihm eingangsseitig zugeführte Binärsignale in AMI-Signale umsetzt, die dann in einem nachfolgenden Sendefilter eine Impulsformung erfahren; die Codiersendestufe DS kann aber auch einen Momentanwerte der auszusendenden Signalimpulse codiert speichernden und nach Massgabe der vom Zeitregenerator ZR abgegebenen Digitalsignale angesteuerten Festwertspeicher aufweisen, der die entsprechenden Momentanwerte in ihrer codierten Darstellung einem Decoder zufuhrt, welcher daraus die entsprechenden weiterzuübertragenden Signalimpulse bildet. An einen weiteren Ausgang k des Entzerrerverstärkers EV ist mit seinem Eingang der bereits erwähnte Taktregenerator TR angeschlossen. Dieser Taktregenerator TR enthält zunächst eine Gleichrichterschaltung G, mit deren Hilfe aus dem empfangenen Digitalsignal ein Signal abgeleitet wird, dessen Frequenzspektrum bei der Taktfrequenz einen herausragenden Energieanteil aufweist. Werden Digitalsignale, deren Frequenzspektrum bei der Taktfrequenz keine markante bzw. herausragende Linie, sondern eine Nullstelle aufweist, in Form von pseudoternären AMI Signalen empfangen, so kann die Gleichrichterschaltung G, mit deren Hilfe ein Signal mit herausragender Bittaktlinie im Frequenz spektrum erhalten wird, durch eine Doppelweggleichrichterschaltung gebildet sein ader aber auch durch eine Einweggleichrichterschaltung, wie dies auch aus Fig.2 ersichtlich wird. Bei anders codierten Digitalsignalen ist ein entspfchend angepasster Gleichrichter zu verwenden, z.B. bei reinen Binärsignalen eine Gleichrichterschaltung mit vorgeschaltetem Differenzierglied. Das am Gleichrichterausgang g auftretende Signal kann in einem nachfolgenden Schmalbandverstärker FV vorgefiltert werden, um dann zur eigentlichen Taktregenerierung einer PLL-(Phase-Locked-Loop)Schaltang mit einem Phasenvergleicher Ph, einem in der Zeichnung Fig.1 nicht eigens dargestellten Loopfilter und einem spannungsgesteuerten Oszillator VCO, von dessen Ausgang her der Zeitregenerator ZR taktgesteuert wird, zugeführt zu werden. In der Zeichnung Fig.2 sind nun schaltungstechnische Einzelheiten eines gemäss der Erfindung aufgebauten Signalregenerators der aus Fig.1 ersichtlichen Struktur dargestellt. Dabei ist zunächst nochmals verdeutlicht, dass der den Eingang i und die beiden Ausgänge j und k aufweisende Entzerrerverstärker u.a. einen variablen. Entzerrer Ev umfasst, der von einem Regelverstärker Vr her in der zuvor erläuterten Weise gesteuert wird. Die an den Ausgang k des Entzerrerverstärkers EV angeschlossene Gleichrichterschaltung G weist einen Gleichrichtertransistor T auf, dessen Emitterelektrode e im Ausgangszweig g der Gleichrichterschaltung G liegt. Die Gleichrichterschaltung G ist hier als Einweggleich richterschaltung dargestellt, in der der Transistor T entsprechend in Sperrichtung vorgespannt ist, so dass er nur die.positiven Halbwellen des entzerrten Digitalsignals durchlässt. Es sei jedoch bemerkt, dass die Gleichrichterschaltung G ggf. auch durch eine Zweiweggleichrichterschaltung gebildet sein kann, wie sie etwa aus Fig. 3 der eingangs genannten DE-OS 28 33 592 bekannt ist. An die nicht im Alsgangszweig g der Gleichrichterschaltung G liegende Hauptelektrode (Kollektor) c des Gleichrichtertransistors T - bzw., im Falle einer Zweiweggleichrichterschaltung, eines ihrer Gleichrichtertransistoren - ist nun über einen Koppelkondensator CK ein mit einem Widerstand R, einer Gleichrichterdiode D und einem Ladekondensator CL gebildeter Spitzenwertgleichrichter angeschlossen, d.h. eine Gleichrichterschaltung mit so grosser Zeitkonstante, dass die Ladespannung nur langsam absinkt bzw. bei öfter wiederholten Signalspitzen praktisch gleich bleibt. Mit Hilfe dieses mit dem Steuereingang des Regelverstärkers Vr verbundenen Spitzenwertgleichrichters wird die Regelspannung für den variablen Entzerrer Ev erzeugt. Hierbei wird der ohnehin in der Gleichrichterschaltung G des Taktregenerators TR (vgl. Fig.1) vorgesehene, aufgrund seiner Vorspannung als Gleichrichter für das entzerrte Digitalsignal wirkende Transistor T gleichzeitig als gleichrichtender Verstärker für die Regelspannungserzeugung mitausgenutzt. Die Speisung des eigentlichen Spitzenwertgleichrichters mit Halbwellen nur einer Polarität vermeidet dabeteine (sonst durch Halbwellen der Gegenpolarität verursachte) Beanspruchung der Gleichrichterdiode D durch höhere Sperrspannungen und zugleich damit eine stärkere Entladung über den Sperrwiderstand bzw. über die Sperrkapazität der Gleichrichterdiode. Durch den Transistor T können die dem Spitzenwertgleichrichter zuzuführenden Signalimpulse eine begrenzte, etwa dreifache Verstärkung erfahren. Damit die' erzeugte Regelspannung möglichst unabhängig vom Bitmuster ist, muss, wie schon gesagt, die Entladezeitkonstante des Spitzenwertgleichrichters möglichst gross sein; umgekehrt muss die Aufladezeitkonstante möglichst klein sein. Zu grosse Entlade- -bzw. zu kleine Aufladezeitkonstanten können andererseits unzweckmässig sein, da dann - wenn auch nur sehr selten auftretende hohe Rauschimpulse Regelungsfehler verursachen können. Letzterem wird in der Schaltungsanordnung nach Fig.2 indessen bereits.durch eine begrenzende Impulsverstärkung im Gleichrichtertransistor T entgegengewirkt. Die Gleichrichterdiode D muss der Signalbitrate entsprechend schnell sein; bei einer Bitrate von beispielsweise 565 Mbit/s kann die Gleichrichterdiode z.B. durch eine Schottky-Diode gebildet sein; bei Verwendung einer entsprechend schnellen Diode kann der bitmusterbedingte Regelfehler entsprechend verkleinert werden. In gleicher Richtung wirkt auch eine den Transistor T stärker sperrende Vorspannung, wobei allerdings die erzeugte Regelspannung niedriger wird.

Claims: Patentanspruch Signalregenerator für Digitalsignale mit einem einen von einem Regelverstärker gesteuerten variablen Entzerrer enthaltenden Entzerrerverstärker und einem Zeitregenerator sowie einem eingangsseitig mit einem Ausgang des Entzerrerverstärkers und ausgangsseitig mit einem Eingang des Zeitpegenerators verbundenen, eine Gleichrichterschaltung enthaltenden Taktextraktor, dadurch gekennzeichnet, dass ein zum Steuereingang des Regelverstärkers (Vr) fuhrender Spitzenwertgleichrichter (R, D, CL) eingangsseitig an die eine Hauptelektrode (c) eines mit seiner anderen Hauptelektrode (e) im Ausgangszweig (g) der im Taktextraktor (TR) enthaltenen. Gleichrichterschaltung (G) liegenden Gleichrichtertransistors (T) angeschlossen ist, dessen Steuerelektrode (b) mit dem Ausgang (k) des Entzerrerverstärkers (EV) verbunden ist.

Inventors: REHM, HANS, DIPL.-ING.
Applicants: SIEMENS AKTIENGESELLSCHAFT
Application year: 1981
Main classification: H04L25
IPC codes: H04L7, H04L25