CONVERSION OF LINEAR CODED DIGITAL SIGNALS IN NON-LINEAR CODED DIGITAL SIGNALS CORRESPONDING TO THE A-LAW MULTISEGMENTED CHARACTERISTIC CURVE

Abstract: 1. Claim for the contracting states AT CH IT LI NL A method of converting digital signals, coded in linear fashion, into digital signals coded in non-linear fashion, in accordance with a multiple segment curve which obeys the A-law, by the assignment of signal values which are coded in both types of code, with the assistance of more than one assignment store, characterised in that linear-coded digital signals and the two's complement thereof are converted into digital signals coded in non-linear fashion, that for this purpose two such stores (K1, K2) are used, of which the first store (K1) is supplied, by way of drive address, with the highest-value bit (2**12 ) which determines the sign, and with as many consecutive higher-value bits (2**11 to 2**5 ) of a linear-coded signal value (SDL) as are required to characterise the segment of the curve and the position of the stage boundaries in the segment within which the signal value in question falls, where the storage cells of this first store (K1) store digital words whose three highest-value bits (08 to 06) are the highest-value bits (2**6 to 2**4 ), which follow the sign bit (V, 2**7 ), of the corresponding non-linear-coded signal value (SDK) which indicate that segment of the curve on which this signal value lies and whose other bits (05 to 01) represent a higher-value sub-address (A8 to A4) for driving the second store (K2) which, by way of highest-value drive address bit (A9), is supplied with the highest-value bit (V) of the relevant linear-coded signal value (SDL), and which, by way of lowest-value drive address component (A3 to A0), is supplied with the remaining bits (2**1 to 2**4 ) apart from the lowest-value bit (2**0 ), which is disregarded in the conversion, of the linear-coded signal value (SDL) in question, where the storage cells of this second store (K2) store the bit combinations (04 to 01) which characterise the corresponding stages of the segments of the curve which are assigned the non-linear-coded signal values (SDK), and that the non-linear-coded signal values (SDK) are formed by the inverted highest-value bit (V, 2**12 ) of the linear-coded signal values (SDL), the aforementioned three highest-value bits (08 to 06), which have been read out from the first store K1, as bits (2**6 to 2**4 ) which follow in value, and the bits (04 to 01), which have been read out from the second store (K2), as lowest-value bits (2**3 to 2**0 ). 1. Claim for the contracting states FR GB SE A method of converting digital signals, coded in linear fashion, into digital signals coded in non-linear fashion, in accordance with a multiple segment curve which obeys the A-law by the assignment of signal values which are coded in both types of code, with the assistance of two stores (K1, K2) of which the first (K1) is supplied, by way of drive address, with as many higher-value bits (2**11 to 2**5 ) of a linear coded signal value (SDL) as are needed to characterised the segment of the curve and the position of the stage boundaries in the segment into which the signal value in question falls, where the storage cells of this first store (K1) store digital words whose three highest-value bits (08 to 06) are the highest-value bits (2**6 to 2**4 ), which follow the sign bit (V, 2**7 ), of the corresponding non-linear-coded signal value (SDK) which indicate that segment of the curve on which this signal value lies and whose other bits (05 to 01) represent a higher-value sub-address for driving the second store (K2) which, by way of lowest-value drive address component (A3 to A0), is supplied with the remaining bits (2**1 to 2**4 ) apart from the lowest-value bit (2**0 ), which is disregarded during the conversion, of the linear-coded signal value (SDL) in question, where the storage cells of this second store (K2) store the bit combinations (04 to 01) which characterise the corresponding stages of those segments of the curve to which the non-linear-coded signal values (SDK) are assigned, where, in order to form the non-linear-coded signal values (SDK), the aforementioned three highest-value bits (08 to 06) which are read-out from the first store (K1) are used as the bits (2**6 to 2**4 ) which follow in value, whereas the bits (04 to 01) which are read-out from the second store (K2) are used as the lowest-value bits (2**3 to 2**0 ), characterised in that linear-coded digital signals, and their two's complement are converted into non-linear-coded digital signals, that for this purpose the first and the second stores are supplied, by way of highest-value drive address bit, with the highest-value bit (2**12 ), which determines the sign of the linear-coded signal value (SDL) in question, and that the inverted highest-value bit (V, 2**12 ) of the linear-coded signal values (SDL) are used for the further formation of the non-linear-coded signal values (SDK).

Description: Verfahren zur Umwandlung von positiven linear codierten digitalen Signalen sowie deren Zweierkomplement in nichtlinear codierte digitale Signale gemäss einer der A-Gesetz gehonchenden Mehrfachsegmentkennlinie. Die Erfindung betrifft eir Verfahren zur Umwandlung von positiven linear kodierter digitalen Signalen sowie deren Zweikomplement in nichtlinear codierte digitale Signale gemäss eIner dem A-Gesetz gehorchenden Mehrfach- segmentkennlinie. Wenn durch periodische Abtastung gewonnene Abtastproben analoger Signale in Digital-Signale in Form von PCM Worten umgewandelt werden, erfolgt eine Zuordnung der aus einem unbegrenzten Wertevorrat sich zusammensetzenden Analogwerte wegen der begrenzten Anzahl von verwendeten Codierungselementen zu einer begrenzten Anzahl von Amplitudenstufen. Es findet also eine Quantisierung statt, als deren Folge sich ein Quantisierungsrauschen ergibt. Um sicherzustellen, dass dieses Quantisierungsrauschen nicht als Störung empfunden wird, muss bei der Rückwandlung in Analogsignale ein bestimmtes Verhältnis von Analogsignalamplitude zu der quantisierungsbedingten Störamplitude eingehalten sei. Bei der Verwendung von 8000 Amplitudenstufen, die gleichmässig über den gesamten Amplitudenbereich der Analog-Signale verteilt sind, würde ein solches ausreichendes Nutz-Störverhältnis erreich sein. Es müssten dann allerdings Digitalsignale übertragen werden, die wenigstens 13 Codezeichenelemente aufweisen. Ausserdem wäre bei einer solchen gleichmässigen Stufenverteilung der Störabstand im Bereich der grossen Analogwertamplituden unnötig gross. Im Zuge der Codierung der Analogwerte wird daher eine Kompandierung vorgenommen, d.h. eine Umwandlung von linearer Codedarstellung in nichtlineare Codedarstellung derart, dass das Nutz-Störverhältnis über den gesamten Amplitudenbereich etwa kon stant ist. Ein genau konstantes Signal-Stör-Verhältnis ergibt sich mit einer logarithmischen Kompandierungskennlinie. Eine der Praxis oft zugrunde gelegte Kompandierungskennlinie gehorcht dem sogenannten A-Gesetz und ist aus 13 geradlinigen Segmenten zusammengesetzt. Die Steigung der Geraden dieser Kennlinie nimmt in jeder der beiden Halbebenen von Segren'v zu Segment um den Faktor 2 ab. Jedes Segment wiederum :5 in 16 gleich- grosse Quantisierungsfächer unterteilt, deren Höhe jeweils um den Faktor 2 von Segment zu Segment anwächst. Diese Gesetzmässigkeit ist im ersten Segment unterbrochen, da dieses 32 positive und 32 negative Quantisierungsflächer enthält, die jeweils zwei Werte der linear codierten Information umfassen. Damit stehen bei einer dem A-Gesetz gehorchenden Kompandierungskennlinie 9192 Schritten in linearer Codedarstellung 256 Schritte in kompandierten Darstellung gegenüber. Wenn man die erwähnte Zuordnung von linear codierten Signalwerten zu nicht linear codierten Signal werten mit Hilfe eines Speichers vornimmt, dann sind 213 Adressen notwendig, um die 256 möglichen nichtlinear codierten Signalwerte anzusteuern. Das bedeutet wegen der acht Bits, die zur nichtlinearen Codedarstellung erforderlich sind, eine Speicherkapazität von 216 bzw. 64 kBit. Um den Speicherbedarf zu verringern, ist vorgeschlagen worden (DE-Patentanmeldung P 29 38 984), für die erwähnte Zuordnung zwei Speichers heranzuziehen, die jeweils von Teilen der linear codierten Signalwerte als Ansteueradressen angesteuert werden und von denen der eine Digitalwörter speichert, die mit ihren höchstwertigen Bits das Segment der Kennlinie angeben, auf der der betreffende linear codierte Signalwert liegt und deren übrige Bits zusammen mit den nicht als Ansteueradresse für den ersten Speicher herangezogenen niedrigstwertigen Bits des betreffenden linear codierten Signal wertes als Ansteueradresse für den zweiten Speicher dienen, in dem Bitkombinationen gespeichert sind, die die entsprechenden Stufen der Segmente der Kennlinie kennzeichnen, denen die nichtlinear codierten Signalwerte zugeordnet sind. Der nichtlinear dargestellte Signalwert setzt sich in diesem Fall aus dem höchstwertigen Bit des umzuwandelnden linear codierten Signalwertes, as der aus dem ersten Speicher ausgelesenen Segmentadresse und aus einer aus den zweiten Speicher ausgelesenen Stufenadresse innerhalb eines solchen Segmentes zusammen. Auf diese Art und Weise lässt sich der vorerwähnte Speicherplatzbedarf von 65 kBit bei Verwendung eines einzigen Zuordnungsspeichers auf drei kSit reduzieren. Die auf solche Weise umzuwandelnden linear codiert dargestellten Signalwerte können das Ergebnis einer Rechenoperation sein, beispielsweise bei einen Fernsprechsystem, in dem Konferenzverbindungen möglich sind, die Summen bzw. Differenzen von Signalwerten, die von den einzelnen Konferenzteilnehmern geliefert werden. Solche Rechenoperationen lassen sich dann besonders einfach durchführen, wenn die negativen Linearwerte als das Zweierkomplement der zugehörigen positiven Werte Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren anzugeben, das bei entsprechend geringem Speicherplatzaufwand wie bei dem erwähnten vorgeschlagenen Verfahren eine Umwandlung sowohl positiver linear codierter digitaler Signale als auch deren Zweierkomplement gestattet. Erfindungsgemäss wird diese Aufgabe dadurch gelöst, dass die Zuordnung von in der beiden Codierungsarten codierten Signalwerten unter Zuhilfenahme von Speichern erfolgt, von denen dem ersten jeweils das höchstwertige, das Vorzeichen bestimmende Bit, sowie so viele darauf folgende höherwertige Bits eines linear codierten Signalwertes als Ansteueradressen zugeführt werden, wie zur Kennzeichnung des Segmentes der Kennlinie erforderlich sind, in die der betreffende Signalwert fällt, wobei in den Speicherzellen dieses ersten Speichers Digitalworte gespeichert sind, deren drei höchstwertige Bits die auf das Vorzeichen folgenden höchstwertigen Bits des entsprechenden nichtlinear codierten Signalwertes sind, die das Segment der Kennlinie angeben, auf der dieser Signalwert liegt, und deren übrige Bits eine Teiladresse zur Ansteuerung des zweiten Speichers darstellen, dem als höchstwertiges Ansteueradressenbit das höchstwertige Bit des jeweiligen linear codierten Signalwertes und als auf den genannten vom ersten Speicher gelieferten Ansteueradressenteil folgender niedrigstwertiger Ansteueradressenteil die nicht als Ansteueradresse für den ersten Speicher herangezogenen verbleibenden Bits ausser dem niedrigstwertigen Bit, das bei der Umwandlung unberücksichtigt bleibt, des jeweiligen linear codierten Signalwertes zugeführt werden, wobei in den Speicherzellen dieses zweiten Speichers die Bitkombinationen gespeichert sind, die die entsprechenden Stufen der Segmente der Kennlinie kennzeichnen, denen die nichtlinear codierten Signalwerte zugeordnet sind, und dass zur Bildung der nichtlinear codierten Signal werte das invertierte höchstwertige Bit der linear codierten Signalwerte, die aus dem ersten Speicher ausgelesenen erwähnten drei höchstwertigen. Bits als in der Wertigkeit nachfolgende Bits und die aus dem zweiter: Speicher ausgelesenen Bits als niedrigstwertige Bits herangezogen werden. Nachstehend wird das erfindungsgemässe Verfahren anhand von zwei Figuren näher erläutert. Von den Figuren zeigen: Figur 1 die Gegenüberstellung einer Codetabelle linear codierter Signalwerte und einer Codetabelle zugeordne ter nichtlinear codierter Signalwerte. Figur 2 in schematischer Darstellungsweise die Anordnung zweier Speicher und deren Ansteuer- und Ausgabeleitungen, wie sie zur Durchführung des erfindungsgemässen Verfahrens eingesetzt werden. Die Figur 1 beschränkt sich auf die Darstellung der Verhältnisse in der positiven Hälfte einer dem A-Gesetz gehorchenden 13-Segmentkennlinie. Im linken Teil der Figur sind Bitkombinationen aus 13 Bits 20 - V dargestellt, die linear codierte Signalwerte repräsentieren. Tm rechten Teil der Figur sind 8 Bits 20 - V umfassende Bitkombinationen dargestellt, die die entsprechenden nichtlinear codierten Signalwerte veranschaulichen. Die zwischen den beiden Codewortgruppen eingetragen Zahlen o bis 7 geben an, dass die entsprechenden Zeilen die Segmente 0 bis 7 der positiven Kennlinienhälfte betref- fan, wobei darauf hingewiesen sei, dass die Segmente 0 und 1 beider Kennlinienhälften jeweils dieselbe Svei- gung aufweisen, so dass die vollständige Kennlinie tatsächlich aus 13 Geraden zusammengesetzt ist. Wie die nichtlineare Codedarstellung im rechten Teil der Figur zeigt, sind sämtliche der Segmente 0 bis 7 in 16 gleic grosse Stufen unterteilt, entsprechend den 16 möglichen unterschiedlichen Kombinationen a, b, c, d der vier niedrigstwertigen Bits 20 bis 213. Die drei nach dem höchstwertigen Bit 27, das das Vorzeichen V angibt, niedrigerwertigen Bit 26 bis 24 nehmen vom Segment 0 bis zum. Segment 7 die Kombinationen 000 bis LLL an und steller die Segmentadresse dar. Aus dem Vergleich der beiden Arten von Codedarstellungen und insbesondere derjenigen, die das Segment 0 betreffen, sieht man, dass der Binärwert des niedrigstwertigen Bits 20 der linearen Codedarstelung ohne Einfluss auf die Zuordnung zu einem nichtlinear dargestellen Codewort ist, das heiss also, dass eine Stufe bei der nichtlinearen Codedarstellung wenigstens zwei linear codierte Signalwerte umfasst. Gemäss einem Teilmerkmal der Erfindung wird dieses niedrigstwertige Bit bei der Umwandlung von der einen Art der Codedarstellung in die andere unberücksichtigt gelassen. Der Vergleich der beiden Codetabellen zeigt darüber hinaus, dass im Segment 0 und im Segment 1 entsprechend den möglichen Bitkombinationen a, b, c und d jeweils 16.2 Linearschritten jeweils 16 Schritte in der nichtlinearen Codedarstellung entsprechen. Sie zeigt ferner, dass von Segment 2 bis zum Segment 7 ansteigend die Quantisierungsfächer jeweils um den Faktor 2 grösser werden, also im Segment 2 den 16 nichtlinear codierten Codewerten jeweils 4 linear codierte Codewerte gegenüberstehen, die sich in den Kombinationsmöglichkeiten der Bit 20 und 2Ú unterscheiden, im Segment 3 den 16 nichtlinear codierten Codewerten jeweils acht linear codierte Codewerte gegenüberstehen, die sich durch die Kombinationsmöglichkeiten der Bits 20 bis 2ê unterschieden usw. usw. im Segment 7 den 16 nicht linear dargestellen Codewerten jeweils 128 linear codierte Codewerte entsprechend den Kombinationsmöglichkeiten der Bits 20 bis 26 gegenüberstehen. Wie vorstehend angegeben, kommt das erfindungsgemässe Verfahren dann zur Anwendung, wenn bei Rechenoperationen anstelle der negativen linear codierten Signalwerte, die sich von den entsprechenden positiven Signalwerten lediglich dadurch unterscheiden, dass das mit V bzw. 213 bezeichnete den anderen Binärwert aufweist, durch das Zweierkomplement dargestellt werden. Das Zweierkomplement ist im Dualsystem, dem die hier vorliegenden Codekombinationen angehören, eine Codekombination, die die Ergänzung zur nächsthöheren Potenz von 2 darstellt. Liegt beispielsweise eine vierstellige Codekombination 1111 vor, die die Basispotenzen 20 bis 2 umfasst und der Dezimalzahl 15 entspricht, so stellt deren Zweierkomplement die Ergänzung zur nächsthöheren Basispotenz 24 dar, also die Ergänzung zu der Dualzahl 10000. Diese ergänzende Dualzahl hat die Codekombinationen 0001, die der Dezimalzahl 1 entspricht. Eine Subtraktion kann nun durch Addition des Komplements des Minuenden durchgeführt werden. Negative Differenzen stellen sich dann wieder als Zweierkomplement der Differenz dar. Solche Zweierkomplements werden dann bei Durchführung des erfindungsgemässen Verfahrens direkt in nichtlinear codierte Codeworte umgewandelt. Die Anordnung gemäss Figur 2 zur Durchführungs des erfindungsgemässen Verfahrens weist zwei Speicher K1 und K2 auf, bei denen es sich um Festwertspeicher (ROM) handelt. Dem Speicher K1 wird das Vorzeichenbit V bzw. 212 sowie so viele darauffolgende höherwertige Bits linear codierter Signale SDL zugeführt, wie zur Kennzeichnung das Segments der Kennlinie erforderlich sind, in das der betreffende Signalwert fällt. Es sind dies, wie die Figur 1 zeigt, die Bits 211 bis 2 , da nur unter Einbeziehung aller dieser Bits festgestellt werden kann, welche Lage die in den einzelnen Segmenten die Stufengrenzen angebenden Bits a, b, c, d einnehmen, die abgesehen von den Segmenten 0 und 1, von Segment zu Seg ment anderswertige Bits 2Ú bis 210 umfassen. Der Festwertspeicher K1 weist demnach 28 = 256 Speicherzellen auf. In diesen Speicherzellen sind in entsprechender Zuordnung Digitalwörter gespeichert, deren drei höchstwertige Bits die auf das Vorzeichenbit folgenden höchstwertigen Bits des entsprechenden nichtlinear codierten Informationswertes sind, die, wie vorstehend erläutert, das Segment der Kennlinie angeben, auf der dieser Informationswert liegt. Die übrigen Bits der erwähnten im Speicher K1 gespeicherten Digitalwörter, hier 5, bilden eine Teiladresse zur Ansteuerung des zweiten Speichers K2. Die erwähnten Speicherzellen des ersten programmierbaren Speichers K1 benötigen daher Speicherplatz für jeweils 8 Bits, so dass das gesamte Speichervolumen 2048 Bits beträgt. Die erwähnten, aus dem ersten programmierbaren Speicher K1 auslesbaren Teiladressen für den zweiten programmierbaren Speicher K2 stellen einen höherwertigen Teil dessen Ansteueradressen dar. Als niedrigerwertigen Teil dessen Ansteueradressen dienen die verbleibenden Bits, ausser dem niedrigstwertigen Bit, der linear codierten Signale, also die Bits 2Ú bis 24. Hinzu kommt als höchstwertiges Bit der Ansteueradresse für den Speicher K2 das Vorzeichenbit V der linear codierten Signalwerte SDL. Mit diesen 10 Bits umfassenden Ansteueradresse können die 1024 Speicherzellen des zweiten programmierbaren Speichers K2 angesteurt werden. Sie enthalten Bitkombinationen, die die entsprechenden Stufen der Segmente der Kennlinie kennzeichnen, in denen die einzelnen nichtlinear codierten Signalwerte liegen. Da hierzu vier Bits erforderlich sind, beträgt das Speichervolumen des zweiten programmierbaren Speichers K2 1024 . 4 = 4096 Bit. Wie die Figur 2 ferner zeigt, werden zur Bildung der nichtlinear codierten digitalen Signale SDK das Vorzeichenbit V der linear codierten Signale SDL als höchstwertiges Bit und damit als Vorzeichenbit V, die drei vorerwähnten aus dem ersten programmierbaren Speicher K1 auslesbaren Bits als Bits 26 bis 24 der nachfolgen- den Wertigkeit und damit als Segmentadresse darstellende Bits und schliesslich die vier aus dem zweiten programmierbaren Speicher K2 auslesbaren Bits als niedrigstwertige Bits 2 bis 20 herangezogen. Das niedrigstwertige Bit 20 der linear codierten digitalen Signale bleibt aus den obenerwähnten Gründen unberücksichtigt. Die Einträge in den Speichern K1 und K2 können auch derart sein, dass die nichtlinear codierten Signalwerte im sogenannte NININI-Code erscheinen, der sich vom vorerwähnten Code dadurch unterscheidet, dass dessen höchstwertiges Bit unverändert bleibt, das in der Wertigkeit nachfolgende Bit invertiert ist, das darauffolgende Bit wieder nicht invertiert ist usw. usw. . 1 Patentanspruch 2 Figuren

Claims: Patentanspruch. Verfahren zur Umwandlung von positiven, linear codierten digitalen Signalen sowie deren Zweierkomplement in nichtlinear codierte digitale Signale gemäss einer dem A-Gesetz gehorchenden Mehrfachsegmentkennlinie, d a d u r c h g e k e n n z e i c h n e t , dass die Zuordnung von in den beiden Codierungsarten codierten Signalwerten unter Zuhilfenahme von zwei Speichern (K1, K2) erfolgt, von denen dem ersten (K1) jeweils das höchstwertige, das Vorzeichen bestimmtende Bit (212), sowie so viele darauffolgende höherwertige Bits (211 bis 25) eines linear codierten Signalwertes (SDL) als Ansteueradresse zugeführt werden, wie zur Kennzeichnung des Segmentes der Kennlinie erforderlich sind, in die der betreffende Signalwert fällt, wobei in den Speicherzellen dieses, ersten Speichers (K1) Digitalwörter gespeichert sind, deren drei höchstwertige Bits die auf das Vorzeichenbit (V, 27) folgenden höchstwertigen Bits (26 bis 24) des entsprechenden nichtlinear codierten Signalwertes (SDK) sind, die das Segment der Kennlinie angeben, auf der dieser Signalwert liegt, und deren übrige Bits (05 bis 01) eine Teiladresse (A8 bis A4) zur Ansteuerung des zweiten Speichers (K2) darstellen, dem als höchstwertiges Ansteueradressenbit (A9) das höchstwertige Bit (V) des jeweiligen linear dodierten Signalwertes (SDL) und als auf den genannten, vom ersten Speicher gelieferten Ansteueradressenteil folgender niedrigstwertiger Ansteueradressenteil (A3 bis A0) die nicht als Ansteueradresse für den ersten Speicher (K1) herangezogenen verbleibenden Bits (2Ú bis 24) ausser dem niedrigstwertigen Bit (20), das bei der Umwandlung unberücksichtigt bleibt, des jeweiligen linear codierten Signalwertes (SDL) zugeführt werden, wobei in den Speicherzellen dieses zweiten Speichers (K2) die Bitkombinationen gespeichert sind, die die entsprechenden Stufen der Segmente der Kennlinie kennzeichnen, de nen die nichtlinear codierten Signalwerte (SDK) zugeordnet sind, und dass zur Bildung der nichtlinear codierten Signalwerte (SDK) das invertierte höchstewetige Bit (V, 212) der linear codierten Signalwerte (SDL), die aus dem ersten Speicher (K1) ausgelesenen erwähnten drei höchstwertigen Bits (08 bis 06) als in der Werzigkeit nachfolgende Bits (26 bis 24) und die aus dem zweiten Speicher (K2) ausgelesenen Bit (04 bis 01) als hiedrigstwertige Bits (2 bis 20) herangezogen werden.

Inventors: ZEITRAG, ROLF, DIPL.-PHYS., Zeiträg, Rolf, Dipl.-Phys.
Applicants: SIEMENS AKTIENGESELLSCHAFT
Application year: 1981
Main classification: H03M7
IPC codes: H03M7