METHOD AND ARRANGEMENT FOR REDUCING JITTER DURING BLOCK TRANSCODING OF DIGITAL SIGNALS

Abstract: 1. Method for reducing jitter during the block-wise code-conversion of digital signals, wherein the signals which are to be code-converted are converted into signal blocks by means of series-parallel conversion, the signal blocks are code-converted and the code-converted signal blocks are output following parallel-series conversion, wherein storage is provided and wherein the series-parallel conversion is controlled by a first word clock pulse signal of the signal to be code-converted and the parallel-series conversion is controlled by a second word clock pulse signal which is derived from the first, characterised in that between the series-parallel and the parallel-series conversion, in addition to the code-conversion, an intermediate storage of the signal blocks is carried out with a word clock pulse signal which, in the event that the intermediate storage takes place before the code-conversion corresponds to the second derived word clock pulse signal (TW2, T2, T4), and in the event that the intermediate storage takes place following the code-conversion corresponds to the word clock pulse signal (TW1, T1, T3) of the signals (S1) to be code-converted and that the derived word clock pulse signal (TW2, T2, T4) is produced by means of a high Q-factor phase locked loop which contains a phase discriminator (PD1, PD2, PD3) and a generator (G1, G2, G3).

Description: Jitterreduzierung bei der blockweisen Umcodierung dizitaler Signale Die Erfindung betrifft ein Verfahren zur Jitterreduzie- rung bei der blockweisen Umcodierung digitaler Signale, bei der die umzucodierenden Signale mittels einer Serien Parallel-Wandlung in SignaIblcke umgewandelt, diese umcodiert und die umcodierten Signalblöcke nach einer Parallel-Serien-Wandlung abgegeben werden und bei dem die Serien-Parallel-Wandlung von einem ersten Worttakt des umzucodierenden Signals und die Parallel-Serien- umwandlung von einem zweiten Worttakt gesteuert wird, der vom ersten abgeleitet ist, und eine Anordnung zur Durchführung dieses Verfahrens. Die Ubertragung digitaler Signale, die beispielsweise als PCM-Signale vorliegen, erfolgt mittels Impulsen, die in einem festen Zeitraster ausgesendet werden. Wahrend der Ubertragung dieser Impulse beispielsweise über eine Kabelstrecke erfolgt eine Veränderung der Impulse hinsichtlich deren Amplitude, deren Dauer und deren Lage im zeitlichen Raster. Im Hinblick auf diese Veränderung der Impulse sind in die Ubertragungsstrecke in gewissen Abständen Regeneratoren eingefügt, in denen die Impulse amplituden- und zeitmässig regeneriert werden. Für die zeitliche Regenerierung der Impulse wird ein im Regenerator erzeugtes Taktsignal verwendet. Dieses Taktsignal kann mittels einer passiven Anordnung, beispielsweise einer Schwungradschaltung, oder mittels einer Phasenregelschleife aus dem empfangenen Signal abgeleitet werden. Die Schaltungsanordnungen zur Taktableitung haben dabei die Funktion einen auf die Taktfrequenz abgestimmten Bandfilters, eine Taktableitung ist also nur gewahrleistet, so lange die Phasenschwankungen im empfangenen Signal ein bestimmtes Mass nicht tiberschreiten. Ausserdem hat eine derartige Schaltung zur Taktableitung in ihrer Funktion als Sandfilter nur eine bestimmte, endliche Güte, so dass bei groBeren Phasenschwanungen, also bei grösserem Jitter des empfangenen Signals, auch das abgeleitete Taktsignal ein gewisses Mass an Jitter aufweist. Eine Regenerierung der empfangenen Signale erfolgt nicht nur auf der Übertragungsstrecke, sondern auch in den Leitungsendgeräten an den beiden Streckenenden. Dort ist die Regenerierung besonders kritisch, da in den Leitungs- endgeraten meist noch eine Umsetzung der digitalen Signale in einen bestimmten Streckencode bzw. eine R0ckum- setzung erfolgt und stark verjftterte Signale zu Fehlern bei der Umcodierung führen können. Die Aufgabe der Erfindung besteht nun darin, ein Verfahren zur Jitterreduzierung bei der blockweisen Umco- dierung digitaler Signale anzugeben, das mit möglichst geringem Aufwand realisierbar ist und das im Hinblick auf die steigenden Anforderungen an die Ubertragungsge schwindigkeit auch bei Bitraten von über 10 Mbit/s einsetzbar ist. Erfindungsgemäss wird die Aufgabe dadurch gelöst, dass zwischen Serien-Parallel- und Parallel Serien-Wandlung zusätzlich zur Umcodierung eine Zwischenspeicherung der Signalbldeke mit einem Blocktakt erfolgt, der, falls die Zwischenspeicherung vor der Umcodierung erfolgt, dem zweiten abgeleiteten Blocktakt und, falls die Zwischenspeicherung nach der Umcodierung erfolgt, dem Blocktakt der umzucodierenden Signale entspricht. Das Verfahren ermöglicht einen vorteilhaSt geringen Aufwand, da nur jeweils ein Signalblock zwischengespeichert werden muss und die Zwischenspeicherung nicht mit dem Bittakt sondern mit dem Blocktakt erfolgt. Bine bevorzugte Variante des erfindungsgemässen Verfahrens macht von den bei der Umcodierung auitretenden unterschiedlich langen Signalblöcken dadurch Gebrauch, dass jeweils der kürzere Signalblock zwischengespeichert wird. Im Hinblick auf die Möglichkeit, ternäre Signale in Form zweier unipolarer Signale zu verarbeiten, ist eine Variante des erfindungsgemässen Verfahrens zweckmässig, bei der die Signale entsprechend einer 4B/5T-Codevor- schrift umgewandelt werden und dabei die binären Signale zwischengespeichert und die ternären Signale in zwei nni- polare Signalströme aufgeteilt werden. Zweckmässige Anordnungen zur Durchführung des erfindungsgemässen Verfahrens sind in den Patentansprüchen 4 bis 6 näher beschrieben. Die Erfindung soll im folgenden anhand der Zeichnung näher erläutert werden. In der Zeichnung zeigen Fig. 1 das Blockschaltbild des Leitungsendgerätes einer digitalen Ubertragungsstrecke, Fig. 2 das Blockschaltbild eines Codeumsetzers, Fig. 3 ein Impulsdiagramm zum Codeumsetzer nach Fig. 2, Fig. 4 ein detailliertes Blockschaltbild eines Teils eines sendeseitig angeordneten Leitungsendge- rotes und Fig. 5 ein detailliertes Blockschaltbild eines Teils ei nes empfangsseitig angeordneten Leitungsend- gerätes. Das in der Fig. 1 dargestellte Leitungsendgerät enthält im Anschluss an eine digitale Schnittstelle DS einen Sendeteil mit einem Empfangsinterface EI, einem sendeseitigen Codeumsetzer CUS und einem Sendeverstärker SV, dessen Ausgang über einen Anschluss F1.ab an eine Leitungsschnittstelle LS angeschlossen ist. Der Empfangsteil des Leitangsendgerätes enthält einen über den Anschluss Fian an die Leitungssclinittstelle angeschlossenen Sndregene- rator ER, einen an dessen Ausgangsanschluss angeschlossenen empfangsseitigen Codeumsetzer CUE und ein Sendeinterface Sl, dessen Ausgang Ueber den Anschluss F2ab an die digitale Schnittstelle angeschlossen ist. Bei der digitalen Schnittstelle und der Leitnngsschnitt- stelle handelt es sich um Uberg nge, an denen genormte Signale anstehen. Durch den sendeseitigen Codeumsetzer wird das an der digitalen Schnittstelle DS aufgenommene Signal in ein Signal umgewandelt, das der an der Leitungsschnittstelle LS vorgeschriebenen Norm entspricht. Zu diesem Zweck wird das am Anschluss F2an ankommende Signal im Empfangsinterface EI zunächst entzerrt, dann regeneriert, falls erforderlich auch verwürfelt, und dann dem sendeseitigen Codeumsetzer CUS zugeführt. In diesem Codeumsetzer erfolgt eine Umformung in ein Signal mit einem sogenannten "Leitungscode", die 4B/3T-Umformung stellt einen derartigen Fall dar. Nach der Codeumsetzung wird das Signal im Sendeverstärker SV verstärkt' und über den Anschluss Ei ab an die Leitungsstrecke abgegeben, die dem Anfang des Übertragungskabels entspricht. In der Gegenrichtung entspricht die Leitungsschnittstelle LS dem Ende des entsprechenden Ubertragungska- bels mit dem Anschluss F7an. Das von der Leitung kommende Signal wird im Endregenerator ER entzerrt, amplitudenund zeitmässig regeneriert und dem empfangsseitigen Codeumsetzer CUE zugeführt, in den das Signal vom Leitungscode wieder in den Schnittstellencode zurückgewandelt wird. Im nachgeschalteten Sende interface SI wird das für die digitale Schnittstelle vorgeschriebene Signal gebildet. Im Hinblick auf eine möglichst gute Jitterverträglich keit der digitalen Ubertragungsstrecke ist im Smpfangs- interface EI ein Regenerator enthalten, der auch bei stark verjitterten Signalen diese noch wirksam regenerieren kann. Ein derartig ausgebildeter Regenerator gibt zwangsläufig wegen seiner relativ niedrigen Güte im Taktrückgewinnungskreis noch einen betrachtlichen Anteil an Jitter weiter, der dann im nachgeschalteten CodeuzXXzer CUS stark reduziert wird, so dass nur ein sehr gering mit Jitter behaftetes Signal an die Cbertra- gungsstrecke abgegeben wird. Entsprechend ist empfangsseitig der Empfangsregenerator ER so ausgebildet, dass dieser ein stark verjittertes Signal aufnehmen und an den empfangsseitigen Codeumsetzer CUE abgeben kann. Das in der Fig. 2 dargestellte Blockschaltbild zeigt einen Codeumsetzer, der als sendeseitiger Codeumsetzer CUS oder als empfangsseitiger Codeumsetzer CUE in das Leitungsendgerät nach der Fig. 1 einsetzbar ist. Der Codeumsetzer nach der Fig. 2 dient dazu, einen belspiels- weise einem Codewort entsprechenden Signalblock von einem Code in den anderen umzusetzen. Zu diesem Zweck müssen der dafür vorgesehenen Umcodierlogik UL die Signale block- oder wortweise zugeführt und von ihr abgenommen werden. Zur Umwandlung der ankommenden Signale dient ein erster .Serien-Parallel-Wandler mit einem Eingang für ein umzuwandelndes Signal SI und mehreren Ausgängen, an denen die einzelnen Codeelemente eines Signaiblockes' gleich- zeitig abgenommen werden können. Während beim Stand der Technik diese Ausgänge direkt mit entsprechenden Eingängen der Umcodierlogik UL verbunden sind, sind bei der vorliegenden Anordnung nach der Erfindung die einzelnen Ausgänge des ersten Serien-Parallel-Wandlers SPI mit entsprechenden Eingängen eines ersten Zwischenspeichers ZS1 verbunden. Dieser Zwischenspeicher verfügt über eine gleiche Anzahl Ausgänge, an denen der zwischengespeicherte Signalblock zu einem bestimmten Zeitpunkt abgerufen und in die Umcodierlogik UL übertragen werden kann. Die Anzahl der Eingänge der Umcodierlogik entspricht dabei der Anzahl der Codeelemente eines Sigaalblockes des umzuformenden Signals S1, während die Anzahl der parallelen Ausgang der UmcodierlogSk der Anzahl der Codeelemente des umgeformten Signals S2 entspricht. Die Ausgänge der Umcodierlogik sind mit den Eingängen eines ersten Parallel-Serien-Wandlers PS1 verbunden, an dessen Ausgang das umgewandelte Signal S2 entnehmbar ist. Zur Erzeugung der verschiedenen bendtig- ten Taktsignale dient eine Taktrückgewinnungsschaltung in Form einer Phasenregelschleife mit einem ersten Taktgenerator G1 und einem ersten Phasendiskriminator PD1. Vom Empfangs interface bzw. vom Empfangsregenerator wird ein erstes Taktsignal TS1 erzeugt, das dem Bittakt des umzuformenden Signals Si entspricht und dem Bittaktein- gang des ersten Serien-Parallel-Wandlers SP1 und dem Ein- gang eines ersten Frequenzteilers TT1 zugeführt wird. Durch den ersten Frequenzteiler TT1 wird aus dem Bittaktsignal TS1 das Worttaktsignai TW1 erzeugt und dem Wort takteingang des ersten Serien-Parallel-Wandlers SP1 und einem ersten Signaleingang des ersten Phasendiskrimina tors PDi zugeführt. Das Teilerverhältnis des ersten Frequenzteilers entspricht der Anzahl der Codeelemente pro Slgnalblock fm umzuformenden Signal SI. Vom Generator G1 wird ein zweites Taktsignal erzeugt, das dem Takt der Code elemente des umgeformten Signals S2 entspricht und dem entsprechenden Takteingang des ersten Parallel Serien-Wandlers PSI zugeführt wird. Aus diesem Signal wird mittels eines zweiten Frequenzteilers TT2 das Worttaktsignal TW2 des umgeformten Signals S2 erzeugt und dem Worttakteingang des ersten Parallel-Serien-Wandlers PS7, einem weiteren Signaleingang des ersten Phasendis kriminators PD1 und einem Takteingang des ersten Zwischenspeichers ZS1 zugeführt. Der Generator G1 wird durch den ersten Phasendiskriminator PDI nachgesteuert. Das Teilerverhältnis des zweiten Frequenzteilers TT2 entspricht der Anzahl der Codeelemente pro Signalblock im umgeformten Signal S2. Für den Fall einer 43/3T-Umwandlung zeigt die Fig. 3 ein Impulsdiagramm mit den dabei auftretenden Taktsignalen. Das Taktsignal TSI entspricht in diesem Falle dem Bittaktsignal des umzuformenden Signals S7, wahrend das Signal TW1 das entsprechende Worttaktsignal darstellt. Dabei ist angenommen, dass das entsprechende Wort bzw. der Signalblock aus vier einzelnen Codeelementen, in diesem Falle also Bits, besteht. Da die ternären Codeblöcke von der Umcodierlogik UL mit der gleichen Frequenz abgegeben werden, mit der diese die binären Codeblocke aufnimmt, entspricht der Worttakt des umgeformten Signals S2, in diesem Falle also das Worttaktsignal TW2 des ternären Signals, in seiner Frequenz dem Worttaktsignal TW1. Während in der Fig. 3 das Worttaktsignal TW2 sich an die entsprechende Phase des Worttaktsignals TW1 anschliesst, konnen im Betrieb aufgrund der Phasenschwankungen im empfangenen Signal entsprechende Verschiebun gen auftreten. Der Zwischenspeicher kann dadurch Phasenschwankungen aufnehmen, die Laufzeitschwankungen nahezu von der Dauer eines Signalblockes entsprechen. Eine erste Anwendung des Codeumsetzers nach der Fig. 2 ist im detaillierten Blockschaltbild der Fig. 4 näher erläutert, in der die Sendeseite eines Leitungsendgertes, allerdings ohne Sendeverstärker, dargestellt ist. Zur Aufnahme des von der digitalen Schnittstelle DS abgegebenen Signals dient ein Empfangs interface EI, das einen ersten Dämpfungsentzerrer DEI, einen diesem nachgeschalteten Amplitudenentscheider AE1, einen mit dessen Ausgang verbundenen ersten Zeitentscheider ZS1 und eine erste Taktrtlckgewinnungsschaltung TR1 enthält. Durch das Empfangs interface EI wird ein amplituden- und zeitmässig regeneriertes Signal erzeugt1 das das umzucodierende Signal S1 für den ersten Codeumsetzer CUI darstellt. Zu letzlich wird vom Empfangs interface der Bittakt dieses Signals erzeugt und als Bittaktsignal Til einem entsprechenden Eingang des Codeumsetzers CUI zugeführt. Im ersten Codeumsetzer CUI soll eine 4B/3T-Umwandlung des Signals SI vorgenommen werden. Zu diesem Zweck enthält der erste Codeumsetzer CUI einen eingangsseitigen vierstufigen Serien-Paralle-Wandler SP2 mit vier parallelen Ausgang, einem zweiten Zwischenspeicher ZS2 mit vier parallelen Eingängen und vier parallelen Ausgängen, eine Codierlogik CL mit vier parallelen Eingangen und sechs parallelen Ausgängen und einen zweiten Parallel Serien-Wandler PS2 mit sechs parallelen Eingangen und zwei parallelen Ausgängen sowie einen Schaltungsteil zur Taktrückgewinnung. Dieser Schaltungsteil enthält einen dritten Frequenzteiler TT3, dessen Eingang mit dem Ausgang des Empfangsinterfaces EI für das Taktsignal T11 verbunden ist und an dessen Ausgang der Worttaktein gang des zweiten Serien-Parallel-Wandlers SP2 und ein erster Signaleingang eines zweiten Phasendiskriminators PD2 angeschlossen ist. An den Ausgang dieses Phasendiskriminators ist der Steuereingang eines zweiten Taktgenerators G2 angeschlossen, dessen Ausgang für das Taktsignal T21 mit einem Eingang eines vierten Frequenzteilers TT4 und einem Schrittakteingang des zweiten PÅarallel-Serien-Wandlers PS2 verbunden ist. Der Ausgang des vierten Frequenzteilers TT4 ist sowohl mit einem Worttakteingang des zweiten Parallel-Serien-Wandlers PS2, einem Takteingang des zweiten Zwischenspeichers ZS2 und einem weiteren Signaleingang des zweiten Phasendiskriminators PD2 verbunden. Der Anschluss für das Taktsignal Ei 1 des ersten Codeumsetzers CUI ist ausserdem mit dem Schrittakteingang des zweiten Serienparallelwandlers SP2 verbunden. Das Teilerverhältnis des dritten Frequenzteilers ist mit 4 : 1 gewahrt. so dass dadurch das Worttaktsignal T1 des umzuformenden Signals erzeugt wird. Entsprechend der 43/3T-2mwandlung ist die Frequenz des vom zweiten Generator G2 abgegebenen Taktsignals T21, das als Taktsignal.für die ternären Codeelemente dient, nur 3/4 der Frequenz des Bittaktsignals TlI'. Zur Erzeugung des Worttaktsignals T2 der ternären Ausgangssignale dient der vierte Frequenzteiler TT4 mit einem Teilerver haltnis 3 : 1. Dadurch entspricht die Frequenz des Worttaktsignals T2 der Frequenz des Worttaktsignals T1, die entsprechenden Worttaktsignale sind jedoch aufgrund auftretenden Jitters zueinander phasenverschoben. Das zweite Worttaktsignal wird dem Takteingang des zweiten Zwischenspeichers ZS1 und einem Vergleichssignaleingang des zweiten Phasendiskriminators PD2 zugeführt. Während also die Signalblöcke an den Ausgängen des zweiten Serien-Parallel-Wandlers SP2 mit dem Worttakt T1 auftreten, werden sie vom zweiten Zwischenspeicher ZS2 an die Codierlogik entsprechend dem zweiten Worttaktsignal T2 abgegeben. Die Codierlogik enthalt im vorliegenden Falle sechs Ausgänge, die mit entsprechenden Eingängen des zweiten Serien-Parallel-Wandlers PS2 verbunden sind. Diese verdoppelte Anzahl der Ausgänge wurde im Hinblick auf eine einfache Verarbeitung der ternären Signale gewählt. Wegen der Schwierigkeiten mit einer temar-cn Logik wurde im vorliegenden Falle das ternare Signal in zwei unpolare Impulszüge aufgespalten, die jeweils den Impulsen der einen Polarität des eigentlichen ternären Signals entsprechen, Vom zweiten Paralle-Serien-Wandler PS2 werden diese beiden unipolaren Impulszüge getrennt voneinander dem Sendeverstärker zugeführt, der beispielsweise als Gegentaktverstarker zur Aufnahme dieser Signale eingerichtet ist. Im Hinblick auf eine Verarbeitung von Signalen mit gro Bem Jitter in diesem Teil des Leitungsendgerätes wurde die Taktrückgewinnungsschaltung TR1 mit vergleichsweise niedriger Güte, damit aber mit vergleichsweise guter RegenerierfEEigkeit gewählt. Dadurch weist sowohl das umzucodierende Signal 51 als auch das entsprechende Taktsignal T11 noch erhebliche Phasenschwankangen auf. Diese Phasenschwankungen treten auch noch beim Ausgangssignal des zweiten Serien-Parallel-Wandlers SP2 auf. Die Ubertragung des zwischengespeicherten Signals erfolgt mit dem zweiten Worttaktsignal T2, das durch die aus dem zweiten Phasendiskriminator PD2 und dem zweiten Generator G2 gebildete Phasenregelschleife vergleichsweise hoher Güte mit nachgeschaltetem Frequenzteiler erzeugt wird. Die Phasenschwankungen des zweiten Worttaktsignals T2 sind dementsprechend zu vernachlässigen. Nach Durchlaufen der Ubertragungsstrecke gelangen die zu übertragenden Signale schliesslich zum empfangsseiti gen Leitungsendgerät, dessen interessierender Teil in der Fig. 5 dargestellt ist. Empfangsseitig enthält dieses Leitungsendgerät einen mit dem Streckenanschluss Flan verbundenen Endregenerator ER, der einen zweiten Dämpfungsentzerrer DE2, eine mit dessen Ausgang verbundenen zweite Taktruckgewinnungsschaltung TR2, ausserdem einen zweiten Amplitudenentscheider AE2 und einen zweiten Zeitentscheider ZW2 enthält. Aufbau und Funktion des Empfangsregenerators entsprechen weitgehend dem in der Fig. 4 dargestellten Empfangsinterface EI, im Hinblick auf die übertragenen ternären Signale enthält der zweite Zeitentscheider jedoch zwei Ausgänge für die beiden unipolaren Impulszüge, die den Impulsen Jeweils einer Polarität des ternären Vbertragungssignals entsprechen. Beide Aus gangsanschlüsse des Zeitentscheiders ZS2 sind mit entsprechenden Eingangsanschlüssen eines dritten Serien Parallel-Wandlers SP3 verbunden, der ausserdem einen An schuss iUr den entsprechenden Schrittakt T31, den entspre- chenden Worttakt T3 und über sechs Ausgang zur parallelen Abgabe der unipolaren Impulse verfügt. Aus dem von der zweiten Taktrückgewinnungsschaltung TR2 im Endregenerator ER erzeugten Schrittaktsignal T31 wird im zwei ten Codeumsetzer mittels eines fünften Frequenzteilers mit einem Teilerverhältnis von 3 : 1 das entsprechende Worttaktsignal T3 erzeugt, das neben dem dritten Serien Parallel-Wandler SP3 einem dritten Zwischenspeicher ZS3 und einem dritten Phasendiskriminator PD3 zugeführt wird. entsprechend dem Aufbau einer Phasenregelschleife ist mit dem Steuerausgang des dritten Phasendiskriminators der Steuereingang eines dritten Generators verbunden, der ein Taktsignal T41 entsprechend dem Zeittakt des umgeformten Signals S3 erzeugt. Im Hinblick auf die TernEr- Binärumwandlung ist dabei die Schwingfrequenz des Generators G3 4/3 der Taktfrequenz T31 der ternären Signale. Aus dem Ausgangssignal des dritten Generators T3 wird mittels eines sechsten Frequenzteilers TT6 mit einem Teilerverhältnis 4 : 1 ein neues binäres Worttaktsignal T4 erzeugt, das einem Worttakteingang des dritten Parallel Serien-Wandlers PS3 und einem weiteren Signaleingang des dritten Phasendiskriminators PD3 zugeführt wird. Mit den sechs Ausgängen des dritten Serien-Parallel-Zand- lers SP3 sind entsprechende Eingänge einer Decodierlogik DL verbunden, durch die die ternären Signale in bi narbe Signale umgewandelt werden. Der dritte Zwischenspeicher ZS3 ist in diesem Falle der Decodierlogik DL nachgeschaltet, da die von der Decodierlogik DL erzeugten binären Signale jeweils aus vier Bit bestehen und dadurch mit geringerem Aufwand zwischengespeichert werden können. Der dritte Zwischenspeicher ZS3 wird mit dem mittels des fünften Frequenzteilers 25 aus dem Smpfangs- taktsignal T31 erzeugten Worttaktsignal T3 gespeist. Dadurch schwanken also die im dritten Serien-Parallel Wandler SP3, in der Decodierlogik DL und im dritten Zwischenspeicher ZS3 befindlichen Signale mit einem Rest Jitter, mit dem der zweite Zeitentscheider ZE2 diese Signale an den zweiten Codeumsetzer CU2 abgibt.-Die eigentliche dynamische Schnittstelle zwischen Sitterbehafte- tem und Jitterreduziertem Signal befindet sich also in diesem Falle zwischen dem dritten Zwischenspeicher ZSD und dem dritten Parallel-Serien-Wandler PS3, da letzterer mit dem Worttaktsignal T4 beaufschlagt ist, das mittels einer aus dem dritten Phasendiskriminator PDD und dem dritten Generator G3 gebildeten Phasenregelschleife hoher Güte erzeugt wurde. Natürlich könnte der Zwischenspeicher und damit die dynamische Schnittstelle zwischen jitterbehaftetem und Jitterreduziertem Signal auch zwischen drittem Serien Parallel-Wandler SP3 und Decodierlogik DL angeordnet werden. In diesem Falle müsste der dritte Zwischenspeicher aber über zwei weitere Speicherplätze verfügen. 6 Patentansprüche 5 Figuren

Claims: PatentansDrUche 1. Verfahren zur Jitterreduzierung bei der blockweisen Umcodierung digitaler Signale, bei der die umzucodierenden Signale mittels einer Serien-Parallel-Wandlung in Signalblocke umgewandelt, diese umcodiert und die umcodierten Signalblöcke nach einer Parallel-Serien-Wandlung abgegeben werden und bei dem die Serien-Parallel Wandlung von einem ersten Worttakt des umzucodierenden Signals und die Parallel-Serienumwandlung von einem zweiten Worttakt gesteuert wird, der vom ersten abgeleitet ist, d a d u r c h g e k e n n z e i c h n e t , dass zwischen Serien-Parallel- und Parallel-Serien-Wandlung zusatzlich zur Umcodierung eine Zwischenspeicherung der Signalblöcke mit'einem Blocktakt erfolgt, der, falls die Zwischenspeicherung vor der Umcodierung erfolgt, dem zweiten abgeleiteten Blocktakt (TS2, T2, T4) und, falls die Zwischenspeicherung nach der Umcodierung erfolgt, dem Blocktakt tTW1, T1, T3) der umzucodierenden Signale (S1) entspricht. 2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , dass der kürzere Signalblock zwischengespeichert wird. 3. Verfahren nach den Ansprüchen 1 oder 2, d a d u r c h g e k e n n z ei c h n e t , dass die Signale (S1) entsprechend einer 4B/3T-Codevorschrift umgewandelt werden und dabei die binären Signale zwischengespeichert und die ternären Signale in zwei unipolare Signalströme aufgeteilt werden. 4. Anordnung zur Durchführung des Verfahrens nach den Fatentansprüchen 1 bis 3 für eine An/Bm-Umcodierung eines digitalen Signals, d a d u r c h g e k e n n z e i c h n e t , dass ein eingangsseitiger Serien Parallel-Wandler (sps) mit einem Eingang für das umzucodierende Signal (S1), einem Eingang für dessen Schritttaktsignal (TSI), einem Eingang für dessen Worttaktsignal (TW1) und mit n parallelen Ausgängen vorgesehen ist, dass diese Ausgänge mit n parallelen Eingängen eines ersten Zwischenspeichers (ZSI) verbunden sind, an dessen n parallele Ausgänge n parallele Eingange einer Umcodierlogik (UL) angeschlossen sind, dass die Umcodierlogik m parallele Ausgänge hat, an die die entsprechende Anzahl paralleler Eingänge eines ersten Parallel-Serien-Wandlers (psi) angeschlossen ist, an dessem Ausgang das umcodierte und Sitterreduzierte Signal (S2) entnehmbar ist, dass aus dem ersten Schrittaktsignal (TS1) mittels eines ersten Frequenzteilers (TT1) abgeleitet ist, das zusätz lich einem ersten Phasendiskriminator (PD1) zugeführt ist, an dessen Steuerausgang der Steuereingang eines ersten Taktgenerators (G1) angeschlossen ist, dessen Ausgang mit einem Eingang des ersten Parallel-Serien-Wandlers (PS1) für das Schrittaktsignal (TS2) des umcodier- ten Signals (S2) und mit einem zweiten Frequenzteiler (TT2) verbunden ist, an dessen Ausgang der Eingang des ersten Paralle-Serien-Wandlers (PS7) für das Worttakt signal (TW2) des umcodierten Signals (52), der Eingang des ersten Phasendiskriminators (PD1) für. das Vergleichssignal und der Takteingang des ersten Zwischenspeichers (ZS1) angeschlossen ist. 5. Anordnung nach Patentanspruch 4, d a d u r c h g e k e n n z e i c h n e t , dass für eine 4B/3T-Codierung der eingangsseitige Serien-Parallel-Wandler (SP2) vier Stufen, der ausgangsseitige Parallel-Serien-Wand ler (PS2) sechs Stufen, der Zwischenspeicher (ZS2) vier Stufen, der erste Frequenzteiler (TT3) ein Teilungsver hältnis von 4 : 1 sowie der zweite Frequenzteiler (TT4) ein Teilungsverhältnis von 3 : 1 hat und die Frequenz des Schrittaktsignals (T21) und damit die Schwingfrequenz des Generators (G2) drei Viertel der Frequenz des Schrittaktsignals (T11) des umzucodierenden Signals (S1) entspricht. 6. Anordnung nach Patentanspruch 4, d a zur c h g e k e n n z e i c h n e t , dass für eine 4B/3T-Decodierung der Serien-Parallel-Wandler (SP3) sechs Stufen, der. Parallel-Serien-Wandler (PS3) vier Stufen, der Zwischenspeicher (ZS3) vier Stufen, der erste Frequenzteiler (TT5) ein Teilerverhältnis von 3 : 1 und der zweite Frequenzteiler (TT4) ein Teilerverhältnis von 4 : 1 hat und die Frequenz des Schrittaktsignals (T41) des umcodierten Signals (S) und damit- die Schwingfrequenz des Generators (G3) vier Drittel der Frequenz des Schrittaktsignals (T41) des umzucodierenden Signals (S2') ist.

Inventors: DOMER, JOSEF, ING. GRAD., KAHN, KLAUS-DIETER, DIPL.-ING., KUHNE, FRIEDRICH, DIPL.-ING., Dömer, Josef, Ing. grad., Kühne, Friedrich, Dipl.-Ing.
Applicants: SIEMENS AKTIENGESELLSCHAFT
Application year: 1980
Main classification: H04L25
IPC codes: H04L25