INTEGRATABLE SEMICONDUCTOR STORAGE CELL

Abstract: 1. An integratable semiconductor storage cell having two similar bipolar transistors so connected that their collectors are each connected in series with a respective circuit element having a non-linear current-voltage characteristic, to a common first electrical supply potential, and which are also each connected to the base of the respective other of the two transistors, in which, moreover, an emitter of each of the two transistors is connected to a common terminal for a second supply potential and in each case a further emitter is provided for signal control of the semiconductor storage cell, wherein furthermore each circuit element arranged between the collector of a respective one of the two transistors and the input carrying the first supply potential has a steeper rise at all points of its current-voltage characteristic than have the corresponding points of the current-voltage characteristic of the emitter-base-junction of the two transistors, characterized in that, in known manner, the tow circuit elements having a non-linear current-voltage characteristic each consist of one Schottky diode only (SD1, SD2), the anode of the Schottky diode, which is in the form of a metal electrode (5), together with the anode of the Schottky diode forming the other non-linear circuit anode being connected to the common terminal (DW) which supplies the first supply potential, and the cathode (3) of the Schottky diode being connected to the collector of the one and to the base of the other transistor (T1 or T2, as the case may be) ; and that the cathodes (3) of the respective Schottky diodes (SD1, SD2) are produced from polycrystalline semiconductor material.

Description: Integrierbare Halbleitersteicherzelle Die Erfindung betrifft eine integrierbare Halbleiterspeicherzelle mit zwei einander gleichen Bipolartransistoren, deren Kollektoren in Serie mit (e einem eine nichtlineare Strom-Spannungscharakteristik aufweisenden Schaltungsteil an ein gemeinsames erstes elektrisches Versorgungspotential gelegt und ausserdem jeweils mit der Basis des jeweils anderen dieser beiden Transistoren verbunden sind, bei der ferner Je ein Emitter dieser beiden Transistoren an einen gemeinsamen Anschluss für ein zweites Versorgungspotential gelegt und je ein weiterer Emitter zur Signalsteuerung der Halbleiterspeicherzelle vorgesehen ist, bei der ausserdem der zwischen dem Kollektor jedes der beiden Transistoren und dem das erste elektrische Versorguzigspctantial faserenden Eingang liegende Schaltungsteil in allen Punkten seiner Strom- Spannungscharakteristik einen stärkeren Anstieg als die Strom-Spannungscharakteristik des Emitter-3asis- Übergangs der beiden Transistoren hat. Eine solche Speicherzelle ist in der DE-Patentanmeldung P 27 39 283.2 (VPA 77 P 1133) beschrieben. Jeder der beiden zwischen den Kollektoren der kreuzgekoppelten Transistoren der Speicherzelle liegenden Schaltungsteile mit nichtlinearer Strom-Spannungscharakteristik ist durch die Serienschaltung zweier Schottkydioden gegeben, bei der die Kathode der einen Diode jeweils mit dem Kollektor des zugehörigen Transistors und mit der Basis des anderen Transistors ¯nnmittelbar verbunden ist, während die Anode der zweiten Scbottkydiode an dem das erste Versorgungspotential der Speicherzelle liefernden gemeinsamen Anschluss liegt. Damit wird ein Verhalten der Speicherzelle erreicht, das in bezug auf die Grösse der Spannung U zwischen den Kollektoren der beiden Transistoren (also in bezug des Spannungshubes) einer Speicherzelle entspricht, deren nichtlineares Schaltungsglied aus der Parallelschaltung einer Diode in Flussrichtung mit einem Widerstand besteht und dementsprechend grösser als die nur mit einer Diode oder SchottRydiode als nichtlineares Glied erreichbarer Spannungshub ist. Zum anderen ist ein definierter ¯Arbeitspunkt und damit eine definierte Umschaltschwelle der Speicherzelle aus dem einen in den anderen Zustand gesichert. Diese und weitere Vorteile sind in der DE-Anmeldl7ng P 27 39 283.2 (VPA 77 P 1133) dargestellt. Einer der wichtigsten Gesichtspunkte bei der Herstellung monolithisch integrierter Halbleiterschaltungen ist einmal die Ersparnis an Chip-Fläche und dann die Einsparung von Fertigungsschritte75. Hier soll die Erfindung die in der Hauptanmeldung dargelegten Möglichkeiten verbessern. Insbesondere ist es dabei das Ziel, eine der beiden Schottkydioden pro nichtlinearen Schaltungsteil einzusparen. Demgemäss ist bei einer der Erfindung entsprechenden Halbielterspeicherzelle vorgesehen, dass die beiden Schaltungsteile mit nichtlinearer Strom.#Spannun#g"scharak teristik jeweils nur aus einer Schottkydiode bestehen, deren Anode zusammen mit der Anode der den anderen nichtlinearen Schaltungsteil bildenden Schottkydiode an dem das erste Versorgungspotential liefernden gemeinsamen Anschluss und deren Kathode am Kollektor jeweils des einen und an der Basis des anderen Transistors liegt, und dass jede der beiden Schottkydioden auf einer aus polykristallinem Halbleitermaterial bestehenden Unterlage erzeugt sind. Durch die Verwendung einer aus polykristallinem Halbleitermaterial, insbesondere polykristallinem Silicium, bestehenden Unterlage fUr den die Schottkydiode bildenden Schottkykontakt erreicht man eine wesentlich höhere Steigung der Strom-Spannungskennlinie der Schottkydiode als im Falle der an sich für diesen Einsatz bekannten Schottkydiode auf monokristalliner Unterlage, die zum Beispiel in der US-PS 3 886 531 beschrieben ist. Gesichert oder sogar noch gesteigert wird der durch diesen Stand der Technik erzielte Vorteil der raschen Ausräumung und damit Schaltgeschwindigkeit der Speicherzelle. An sich könnte man als nichtlinearen Schaltungsteil einer Speicherzelle von dem genannten Typ auch eine sogenannte Punch-Through-Diode verwenden, die - im Gegensatz zu einer Schottkydiode auf monokristalliner Unterlage oder einer normalen Diode mit pn-2bergang - ebenfalls eine sehr steile Strom-Spannungscharakteristik hat. Jedoch führen der hohe Serienwiderstand und die Speichereigenschaften einer solchen pn-Diode zu ungunstigen dynamischen Eigenschaften der Speicherzelle. Diese Nachteile werden ebenfalls bei Anwendung der Lehre der Erfindung vermieden. Die Herstellung der als nichtlinearer Schaltungsteil bei einer Speicherzelle gemäss der Erfindung anzuwendenden Schottkydioden geschieht vorteilhaft unter Verwendung des in der DE-Patentanmeldung P 27 57 762.4 (VPA 77 P 1186) beschriebenen Verfahrens. Dort handelt es sich um eine monolithische Kombination zweier komplementärer Bipolartransistoren, von denen der eine als Lateraitransistor, der andere als Vertikaltran sistor nebeneinander an der Oberfläche eines Halbleitereln- kristalls erzeugt und derart ausgebildet sind, dass die Basiszone des Vertikaltransistors mit der Kollektorzone des Lateraltransistors zusammenfällt, bei der ausserdem mindestens eine zum Vertikaltransistor gehörende und gegen die Basiszone dieses Transistors durch einen pn Ubergang abgegrenzte Kollektorzone aus einkristallinem Halbleitermaterial und als Kollektorelektrode ein Schottky-Kontakt vorgesehen ist. Diese Anordnung drt dadurch gekennzeichnet, dass. die einkristalline Kollektorzone des Vertikaltransistors durch eine Schicht aus po lykristallinem Halbleitermaterial vom Leitungstyp der einkristallinen Kollektorzone erweitert und die als Schottkykontakt ausgebildete Kollektorelektrode an der Oberfläche der polykristallinen Halbleiterschicht erzeugt ist. Dabei handelt es sich um sogenannte I2L-Schaltungen, mit einem oder mehreren durch die Kollektoren der Vertikal- transistoren gegebenen Signalausgängen Dabei kann die vorzugsweise aus polykristallinem Silicium bestehende polykristalline Trägerschicht zum Teil auch auf einer an der Oberfläche des den übrigen Teil der Schaltung enthaltenden Halbleiterbereichs erzeugten Isolierschicht, insbesondere SiO2-Schicht, und somit ausserhalb der für die betreffende Speicherzelle benötigten Chip Fläche erzeugt werden. Da diese Isolierschicht im übrigen auch als Träger der elektrischen Verbindungen zwischen benachbarten Speicherzellen dient und sich auf einem lediglich für die Isolation zwischen benachbarten Speicherzellen vorgesehenen Bereich des die Speicherschaltung aufnehmenden Chips befindet, wird der Vorteil der Platzersparnis bei einer solchen Ausgestaltung einer I2L.-Logik ohne weiteres verständlich. Derselbe Vorteil lässt sich auch bei Speicherzellen entsprechend der Erfindung. erreichen, da auch hier die bei den Schottkydioden an der Oberfläche einer aus polykristallinem Silicium bestehenden Halbleiterschicht erzeugt werden und sich eine solche Schicht ohne Schwierigkeit auch an der Oberfläche einer, zum Beispiel aus SiO2 bestehenden Isolierschicht durch thermisches Abscheiden von dotiertem Silicium aus der Gasphase erzeugen lässt. Die Erfindung wird nun an Hand von Fig. 1 bis 5°näher beschrieben: Fig. 1 stellt das Schaltbild einer Speicherzelle gemäss der Erfindung dar. Die beiden Transistoren T 1 und T 2 haben jeweils zwei Emitter, von denen der eine über eine dem Betrieb des Speichers dienende erste Leitung L 1 beziehungsweise L 2 mit der jeweils zu speichernden Information beaufschlagt wird. Die beiden anderen Emitter der beiden Transistoren T 1 und T 2 sind miteinander verbunden und an einen gemeinsamen Versorgungsanschluss U gelegt. Die Basis des Transistors T 1 liegt am Kollektor des Transistors T 2, die Basis des Transistors T 2 liegt am Kollektor des Transistors T 1. Ausserdem sind die Eol- lektoren der beiden Transistoren jeweils mit der Kathode einer Schottkydiode SD 1 beziehungsweise SD 2 verbunden, die einander gleich sind und mit ihrer Anode an einem gemeinsamen weiteren Versorgungsanschluss OW liegen. (OW = obere Wortleitung, UW = untere Wortleitung an der Grenze der betreffenden Speicherzelle, während L 1 und L 2 die Rolle der linken und rechten Bitleitung am Rande der Zelle im Verband des Speichers erfüllen. Für die Funktion der in Fig. 1 dargestellten Speicherzelle ist eine Stromcharakteristik für die Dioden SD 1 und SD 2 gemäss EMI5.1 ( exp = Exponentialfunktion mit der Basis e) angestrebt, wobei der Faktor m > 1 sein muss. Die Diodenspannung ist mit U bezeichnet. Die Spannung UT hat bei Zimmertemperatur den Wert von 0,025 V. Dioden mit dieser Charakteristik werden bevorzugt in der aus Fig. 2 ersichtlichen Weise realisiert. Hier hat man an der Oberfläche des aus n-dotiertem monokristallinem Silicium bestehenden Kollektorbereichs 1 Jedes der beiden Transistoren T 1 beziehungsweise T 2 jeweils eine n -dotierte Zone 2 und auf dieser eine aus undotiertem Silicium bestehende polykristalline Schicht 3, welche ihrerseits einen aus einem geeigneten Metall, insbesondere aus Platin, bestehenden Schottkykontakt 5 trägt. Die aus SiO2 bestehenden Isolierschichten an der freien Oberfläche des monokristallinen und des polykristallinen Siliciummaterials sind mit 4 bezeichnet. Die Strom-Spannungscharakteristik einer solchen Diode, deren Anode durch die Metallschicht und deren Kathode durch die hochdotierte n+-Einkristallschicht 2 gebildet ist, entspricht Gleichung (1) mit m > 2. Die Erhöhung der Packungsdichte wird durch Verwendung einer solchen Schottkydiode als Lastelement und die Aus führung der Kreuzkopplungen 1 und 2 in Form von aus dotiertem polyknstallinem Silicium bestehenden Leiterbahnen erreicht. Dabei wird das n+-diffundierte Kollektor- gebiet Jedes der beiden Transistoren mit dem p+ -diffun- dierten Basiskontaktgebiet des jeweils anderen der beiden Transistoren T 1 und T 2 verbunden. (Einzelheiten bezüglich des Aufbaus der beiden Transistoren T 1 und T 2 sind weitgehend bekannt, so dass auf deren Darstellung verzichtet wurde.) Um die dabei entstehende Polysildiode n+p+ zu überbrücken, wird die Oberfläche dieser Diode mit einer Platinsilicidschicht überzogen (damit wird eine Dotierung der aus polykristallinem Silicium bestehenden Leiterbahnen 1, 2 überflüssig, da Platinsi licid ein guter Leiter ist), wozu zum Beispiel das in der Literaturstelle C. E. Weitzel und D. J. Tanguay "PtSi/Polysilicon Gate CMOS/SOS Transistors" in "Elec- trochemical Soc. Meetingfl 1978 Abstr. No. 274 beschriebene Verfahren mit Erfolg angewendet werden kann. Die erforderliche Platinschicht kann ersichtlich gemeinsam mit dem Material der Elektroden 5 der beiden Schottkydioden SD 1 und SD 2 aufgebracht werden. Mittels der angedeuteten Verfahrensschritte kann die Anzahl der erforderlichen Metallisierungsbahnen auf drei solcher Bahnen reduziert werden. Hierdurch und vor allem durch die angegebene Ausbildung der Schottkydioden SD 1 und SD 2 erreicht man eine beachtliche Einsparung an Chip-Fläche pro Speicherzelle und damit eine entsprechende Erhöhung der Packungsdichte bei der Vereinigung einer Vielzahl von solchen Speicherzellen in einer Spei chermatrix monolithisch integrierter Bauart. Als Beispiel wird das Layout einer entsprechenden Ausgestaltung einer Speicherzelle gemäss der Erfindung in Fig. 3. gebracht, das für minimale Strukturgrössen von 3 entwickelt wurde, wobei ein Metallisierungsraster von 7 /um Leiterbahnbreite und 2 /um Leiterbahnabstand zugrundegelegt sind. Weitere Reduktion der Strukturgrössen auf 2 /um ist ebenfalls möglich. 3 Figuren 6 Patentansprüche

Claims: Patentanstrüche 1. Integrierbare Halbleiterspeicherzelle mit zwei einander gleichen Bipolartransistoren, deren Kollektoren in Serie mit Je einem eine nichtlinear-e Strom-Spannungscharakteristik aufweisenden Schaltungsteil an ein gemeinsames erstes elektrisches Versorgungspotential gelegt und ausserdem jeweils mit der Basis des jeweils anderen dieser beiden Transistoren verbunden sind, bei der ferner je ein Emitter dieser beiden Transistoren an einen gemeinsamen Anschluss für ein zweites Versorgungspotential gelegt und je ein weiterer Emitter zur Signalsteuerung der Halbleiterspeicherzelle vorgesehen ist, bei der au sserdem der zwischen dem Kollektor Jedes der beiden Transistoren und dem das erste elektrische Versorgungspoten- tial führenden Eingang liegende Schaltungsteil in allen Punkten seiner Strom-Spannungscharakteristik einen stär keren anstieg als die Strom-Spannungscharakteristik des Emitter-Basis-Ubergangs der beiden Transistoren hat, d a d u r c h g e k e n n z e i c h n e t , dass in an sich bekannter Weise die beiden Schaltungsteile mit nichtlinearer Strom-Spannungscharakteristik Jeweils nur aus einer Schottkydiode (SD 1, SD 2) bestehen, deren Anode zusammen mit der Anode der den anderen nichtlinearen Schaltungsteil bildenden Schottkydiode (SD 2, SD 1) an dem das erste Versorgungspotential liefernden gemeinsamen Anschluss (OW)-und deren Kathode am Kollektor Jeweils des einen und an der Basis des anderen Transistors (T 1 beziehungsweise T 2) liegt, und dass jede der beiden Schottkydioden (SD 1 SD 2) auf einer aus polykristallinem HaLbleitermaterial bestehenden Unterlage erzeugt sind. 2. Halbleiterspeicherzelle nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , dass die beiden Schottkydioden (SD 1, SD 2) auf einer aus undotiertem beziehungsweise intrinsic-leitendem Halbleitermaterial bestehenden Unterlage erzeugt sind. 3. Halbleiterspeicherzelle nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , dass die polykristalline Halbleiterschicht, insbesondere Siliciumschicht, an der Oberfläche eines hochdotierten Bereichs (2) an der Oberfläche der Kollektorzone (1) jedes der beiden Transistoren (T 1, T 2) niedergeschlagen und an der von dem einkristallinen Bereich abgewandten Seite mit einer den Schottkykontakt bildenden Metallschicht (5) versehen ist. 4. Halbleiterspeicherzelle nach den Ansprüchen 1 bis 3, d a d u r c h g e k e n n z e i c h n e t , dass die beiden Transistoren (T 1, T 2) der Speicherzelle als npn-Transistoren in einer einkristallinen Siliciumschicht, insbesondere als Vertikaltransistoren ausgebildet sind. 5. Halbleiterspeicherzelle nach den Ansprüchen 1 bis 4, d a d u r c h g e k e n n z e i c h n e t , dass als Material für den Kontakt (5) der beiden Schottkydioden (SD 1, SD 2) Platin verwendet ist. 6. Halbleiterspeicherzelle nach den Ansprüchen 1 bis 5, d a d u r c h g e k e n n z e i c h n e t , dass die Kreuzkopplung der beiden Transistoren (T 1, T 2) der Speicherzelle mittels aus polykristallinem Silicium gebildeten Leiterbahnen (1, 2) besteht, die wenigstens an ihrer Oberfläche in Platinsilicid umgewandelt sind.

Inventors: KRANZER, DITMAR, DR., RYDVAL, PETER, DIPL.-ING., WERNER, WOLFGANG, DR.
Applicants: SIEMENS AKTIENGESELLSCHAFT
Application year: 1980
Main classification: G11C11
IPC codes: H01L27, H01L29, G11C11, H01L21