MONOLITHICALLY INTEGRATABLE LOGIC CELL

Abstract: 1. A monolithically integratable logic cell, in which each of the signal inputs (A, B, ...) provided is formed by the base terminal of a bipolar transistor, the emitter of which is connected to the supply terminal for the reference potential and the collector of which is connected to the signal output of the logic cell, wherein, in the case of a plurality of signal inputs, the transistors (T1 , T2 , ...), which are then connected in parallel, are identical, and wherein, finally, the connection of the signal output to the supply terminal, which supplies the supply potential, contains a Schottky diode, the cathode of which is connected to the collector of the transistors provided, characterised in that the Schottky diode (SD), which has its cathode connected to the collector of the transistors (T1 , T2 , ...) and forms the only connection between the collector and the supply terminal for the supply potential (U2 ), has its anode directly connected to the supply terminal ; that the contact, which forms the anode of the Schottky diode is directly arranged on a substrate (3) consisting of a polycrystalline semiconductor material, in particular polycrystalline silicon, and, together with this substrate (3) is so constituted that the slope of the current-voltage characteristic curve of the Schottky diode (SD) is greater than the slope of the current-voltage characteristic curve of the emitter-base junction of the transistors of the logic cell.

Description: Monolithisch integrierbare Logikzelle Die Erfindung betrifft eine monolithisch integrierbare Logikzelle, deren Signaleingämrge auf die Basis je eines Bipolartransistors vom gleichen Typus geschaltet sind, bei der die Emitter dieser Transistoren gemeinsam an einem ersten Versorgungspotential liegen und bei der die Kollektoren dieser Transistoren über einen gemeinsamen Lastwiderstand an ein zweites Versorgungspotential gelegt sind und bei der schliesslich der Signalausgang durch einen zwischen den Transistoren und dem Lastwiderstand gelegenen Schaltungspunkt gegeben ist. Solche Logikzellen sind bekannt. In der DE-OS 28 24 275 ist ausserdem angegeben, dass dabei für den Lastwiderstand eine nichtlineare Strom-Spannungscharakteristik erwünscht ist, deren Steigung grösser. als die des Emitter Basis-Ubergangs der Transistoren der Logikzelle ist, weil dadurch eine Steuerung in einem weiten Geschwindigkeitsbereich, ein gutes Power Delay Product und eine niederohmige Ausgangsstufe gewährleistet ist. Die dort angegebene Realisierung sieht die Verwendung zweier in Serie liegender Dioden für die Verkörperung des Lastwiderstands vor, weil die Verwendung einer Diode und auch einer normalen Schottkydiode als Lastwiderstand nicht ausreichend ist, um das gewünschte Ziel zu erreichen. Andererseits braucht die Realisierung zweier Dioden bedeutend mehr Platz pro Logikzelle in dem für die Aufnahme der Zelle benötigten Halbleiterchip, als wenn der Lastwiderstand nur durch eine Diode oder Schottkydiode realisiert wäre. Erfindungsgemäss wird deshalb vorgeschlagen, dass als Lastwiderstand eine Schottkydiode verwendet wird, deren Kathode mit dem Kollektor der genannten Transistoren und deren Anode mit dem das zweite Versorgungspotential lie fernden Anschluss verbunden ist, und dass die Schottkydiode auf einer aus polykristallinem Halbleitermaterial, insbesondere aus polykristallinem Silicium, bestehenden Unterlage erzeugt ist. Durch die Verwendung einer insbesondere aus polykristallinem Silicium und den auf ihr aufgebrachten Schóttky- kontakt bestehenden Schottkydiode erhält man eine nichtlineare Strom-Spannungscharakteristik, deren Steigung wesentlich höher als die einer auf einkristalliner Halbleiterunterlage erzeugten Diode mit pn-Ubergang und Diode mit Schottkyübergang ist. Diese Erkenntnis wird bei der vorliegenden Erfindung ausgenutzt und damit die Möglichkeit der Erzeugung einer Logikzelle mit den in der DE-OS 28 24 275 (VPA 78 P 1081) genannten Vorteilen gegeben, ohne dass damit der Nachteil des beträchtlichen Platzbedarfs der bekannten Logikzelle in Kauf genommen werden muss. Eine weitere Verbesserung ist gemäss der weiteren Erfin- dung gegeben, wenn der die Schottkydiode bildende Metallkontakt auf einer aus intrinsic-leitendem polykristallinem Halbleitermaterials insbesondere Silicium, bestehenden Unterlage erzeugt wird. Man verwendet hier also zweckmässig undotiertes polykristallines Silicium, wie man es leicht durch pyrolytische Zersetzung von hochgereinigtem Monosilan (SiH4) an der Oberfläche der auf 0 4 bis 500 C erhitzten und den übrigen Teil der Schal tung aufnehmenden Siliciumeinkristall oder noch einfacher durch Glimmentladungsabscheidung erhalten kann. Die Erfindung wird nun an Hand der Fig; 1 bis 3 näher beschrieben. Fig. 1 stellt das Schaltbild der Logikzel le, Fig. 2 den bevorzugten Aufbau der Schottkydiode und Fig. 3 ein mögliches Layout bei der Realisierung der Zelle gemäss Fig. 1 dar. Im Falle der Fig. 1 hat man ein NOR-Gatter mit zwei Eingängen A und B und demgemäss zwei Transistoren T1 und T2, die in der oben definierten Weise an die Kathode der Schottkydiode SD und damit über die Schottkydiode SD an das zweite Betriebspotential U2 der Logikzelle gelegt sind. Die Emitter der Transistoren T1, T2 liegen im Beispielsfall unmittelbar am ersten Betriebspotential oder Bezugspotential Un der Zelle, so dass die Transistoren T1 und T2 mit ihren Emitter-Kollektorstrecken einander parallel geschaltet sind, so dass eine NOR-Funktion zustande kommt, die am Ausgang A+B abnehmbar ist. Ersichtlich könnten auch mehr als zwei Transistoren bezüglich ihrer Emitter-Kollektorstrecken parallel geschaltet sein, so dass man ein NOR-Gatter mit entsprechend mehr logischen Eingängen hätte. Andererseits könnte die Schaltung auch nur einen einzigen Transistor aufweisen, so dass man einen einfachen Inverter hätte. Die in Fig. 2 dargestellte Schottkydiode SD hat als Kathode einen aus monokristallinem +-dotiertem Silicium bestehenden Bereich 2 und als Anode einen vorteilhafterweise aus Platin bestehenden Metallkontakt 5. Zwischen dem Bereich 2 aus hochdotiertem einkristallinem Silicium und dem Kontakt 5 befindet sich eine aus hochreinem, also intrinsic-leitendem Silicium bestehende Schicht 3, die zweckmässig auf eine Stärke im Bereich von etwa 4000 AE bis etwa 5000 AE eingestellt ist. Da die Realisierung der Erfindung gewöhnlich in Form eines Teils einer monolithisch integrierten, insbesondere auf digitaler Grundlage arbeitenden Schaltung erfolgt, wird man im allgemeinen die hochdotierte Zone 2, also die Kathode der Schottkydiode SD, an der Oberfläche des die Schaltung aufnehmenden Siliciumeinkristalls 1 innerhalb der den Kollektor K der Transistoren T1, T2, bildenden n-dotierten einkristallinen Zone C vorsehen (Fig. 3). Wesentlich ist für die Erfindung, dass bereits durch Verwendung einer einzigen Schottkydiode als Lastwiderstand die der DE-OS 28 24 275 angegebenen Vorteile erhalten werden, sobald die Schottkydiode nicht an der Oberfläche eines monokristallinen Halbleiterkörpers, sondern an der Oberfläche einer polykristallinen Unterlage aus Halbleitermaterial erzeugt ist. Dabei genügt es, ganz dünne Schichten von der Grössenordnung einiger tausend AE zu verwenden, wenn die polykristalline Schicht aus.undo- tiertem Halbleitermaterial, insbesondere Silicium, besteht. Grundsätzlich gilt in allen von der Erfindung vorgeschlagenen Möglichkeiten, dass die Bedingung dUL/dIL > dUBE/dIE erfüllt ist, wobei der erste Differentialquotient die Steilheit der Strom-Spannungskennlini e des Lastelements, also der Schottkydiode, und der zweite Differentialquotient die Steilheit der Strom-Spannungskennlinie der durch den Emitter-Basis-Ubergang der Transistoren T1 T2, ... gegebenen Dioden ist. 3 Figuren 7 Patentansprüche

Claims: Patentanspruche 1. Monolithisch integrierbare Logikzelle, deren Signaleingänge auf die Basis je eines Bipolartransistors vom gleichen Typus geschaltet sind, bei der die Emitter dieser Transistoren gemeinsam an einem ersten Versorgungspotential liegen und bei der die Kollektoren dieser Transistoren über einen gemeinsamen Lastwiderstand an ein zweites Versorgungspotential gelegt sind und bei der schliesslich der Signalausgang durch einen zwischen den Transistoren und dem Lastwiderstand gelegenen Schal tungspunkt gegeben ist, d a d u r c h g e k e n n z e i c h n e t , dass als Lastwiderstand eine Schott kydiode (SD) verwendet ist, deren Kathode mit dem Kollektor der genannten Transistoren (tun, T2s ...) und deren Anode mit dem das zweite Versorgungspotential liefernden Anschluss verbunden ist und dass die Schottkydiode auf einer aus polykristallinem Halbleitermaterial, insbesondere polykristallinem Silicium, bestehenden Unterlage erzeugt ist. 2. Logikzelle nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , dass der die Schottkydiode (SD) bildende Metallkontakt auf einer aus intrinsic-leitendem, insbesondere aus undotiertem polykristallinen Halbleitermaterial bestehenden Unterlage aufgebracht ist. 3. Logikzelle nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t , dass die Stärke der aus intrinsic-leitendem polykristallinen Silicium bestehenden Unterlage für den Schottkykontakt der Schottkydiode (SD) im Bereich von etwa 4000 bis 5000 AE liegt. 4. Logikzelle nach den Ansprüchen 1 bis 3, d a d u r c h g e k e n n z e i c h n e t , dass die polykristalline HaLbleiterschicht (3) der Schottkydiode (SD) an der dem Schottkykontakt (Anode) gegenüberliegen- den Seite mit einer Schicht (2) aus hochdotiertem, einkristallinem Halbleitermaterial, insbesondere Silicium, kontaktiert ist. 5. Monolithisch integrierte Logikzelle nach den Ansprü- chen 1 bis 4, d a d u r c h g e k e n n z e i c h n e t , dass die Transistoren (T1, T2, ...) der -Logik- zelle als einander gleiche npn-Transistoren ausgebildet sind. 6. Logikzelle nach Anspruch 5, d a d u r c h g e k e n n z e i c h n e t , dass die Transistoren (T1, 2' ...) der Schaltung eine gemeinsame Xollektorzone (K) aufweisen, die in einem, insbesondere¯ aus Silicium bestehenden Halbleitereinkristall ausgebildet ist, dass in dieser gemeinsamen Kollektorzone (K) pro Transistor (T1, T2, ...) eine Basiszone (B1, B2, ...) und in jeder dieser Basiszone (B1, B2, ...) mindestens je eine Emitterzone (E1, E2, ...) erzeugt ist, dass ferner die Oberfläche der Kollektorzone (K) einen hochdotierten einkristallinen Bereich (2) vom Leitungstyp der Kollektor- zone (K) aufweist, auf der sich die polykristalline Halbleiterschicht (3) und der Schottkykontakt (5) der gemeinsamen Schottkydiode befindet. 7. Logikzelle nach den Ansprüchen 1 bis 6, d a d u r c h g e k e n n z e i c h n e t , dass bei Verwendung von polykristallinem Silicium als Unterlage (3) für den Schottkykontakt (5) der Schottkydiode (SD) als Material für den Schottkykontakt Platin oder eine Legierung aus Nickel-Wolfram verwendet ist.

Inventors: KRANZER, DITMAR, DR.TECHN., RYDVAL, PETER, DIPL.-ING., WERNER, WOLFGANG, DR. ING.
Applicants: SIEMENS AKTIENGESELLSCHAFT
Application year: 1980
Main classification: H03K19
IPC codes: H01L29, H01L21, H03K19, H01L27