METHOD OF PROTECTING A D.C. CONVERTER AGAINST EXCESSIVE VOLTAGES

Abstract: 1. Method for the protection of a pulse-width controlled direct current transistor converter against voltages which are too hight, wherein an actual voltage derived from the output voltage is compared with a first reference voltage in a first comparison equipment and wherein the actual voltage is conducted to an input of the first comparison equipment (V1) and only the reference voltage is conducted to the other input of this comparison equipment (V1) and wherein the output signal of this comparison equipment (V1) blocks the switching transistors (Ts2) in the case of an overvoltage at the output side, characterized thereby, that a magnitude derived from the input voltage of the direct current converter is added to the actual voltage derived from the output voltage, that the control unit (PBM) of the switching transistor (Ts2) is influenced by the output signal of the comparison equipment (V1) in such a manner that the duration of an over-voltage at the output side and/or input side and that the switching transistor (Ts2) is switched on again with delay after disappearance of an over-voltage.

Description: Verfahren zum Schutz eines Gleichspannungswandlers vor zu hohen Spannungen Die Erfindung betrifft ein Verfahren zum Schutz eines fremderregten impulsbreitengesteuerten Transistor-Gleichspannungswandlers vor zu hohen Eingangs- und Ausgangsspannungen, wobei in einer ersten Vergleichseinrichtung eine Istspannung mit einer ersten Referenzspannung verglichen wird und wobei die Ist spannung aus von der Eingangs- und/oder Ausgangsspannung abgeleiteten Grössen gebildet wird. Aus der DE-OS 24 45 032 ist eine Schaltungsanordnung bekannt, bei der die Eingangsspannung über einen Widerstand einen ersten Kondensator auflädt. Die daran abfallende Spannung wird zusammen mit einer Referenzspannung einem Vergleichsverstärker zugeführt, dessen Ausgangssignal den Schalttransistor beeinflusst. Bei Überschreiten eines vorgegebenen Höchstwertes der Eingangsspannung wird durch eine Spannungsmesseinrichtung ein Aufladen des Kondensators verhindert. Diese Schaltungsanordnung ist sehr aufwendig. Die Erfindung stellt sich daher die Aufgabe, ein Verfahren eingangs genannter Art anzugeben, das mit einer einfacheren und universell einsetzbaren Schaltung realisiert werden kann. ErfindungsgemäDX wird diese Aufgabe dadurch gelöst, dass die Istspannung einem Eingang der ersten Vergleichseinrichtung und nur die Referenzspannung dem anderen Eingang der Vergleichseinrichtung zugeführt wird und dass, wenn die Istspannung einen Schwellwert überschreitet, das Ausgangssignal der Vergleichseinrichtung derart in die Steuerschaltung des Schalttransistors eingreift, dass der Schalttransistor für die Dauer der überspannung gesperrt wird. Vorteilhafte Schaltungsanordnungen zum Durchführen des erfindungsgemässen Verfahrens sind in den Unteransprüchen gekennzeichnet. Bei eingangsseitigen Überspannungen wird so eine Gefährdung des Schalttransistors vermieden, da er nun wegen des Wegfalls der Rückschlagspannung nur eine kleinere Spannung aushalten muss. Bei ausgangsseitiger Überspannung wird nach Wegfall der überspannung der Schalttransistor verzögert wieder eingeschaltet, beispielsweise dadurch, dass ein Teil der Steuerschaltung, der für sanften Anlauf sorgt, in Tätigkeit tritt. Die Verzögerung ist dabei so zu dimensionieren, dass der Mittelwert der Ausgangsspannung niedriger alS der Nennwert liegt. Besonders vorteilhaft an dem erfindungsgemässen Verfahren ist die Reduzierung der Sperrbeanspruchung der Stelltransistoren und Leitungsdioden im Falle überhöhter Eingangsspannung des Gleichspannungswandlers. Erfahrungsgemäss sind die Stell transistoren die kritischsten Bauteile in Bezug auf überhöhte Eingangsspannungen. Die Ursache dafür ist, dass als Sperrspannung mehr als der doppelte Wert der angelegten Spannung auftreten kann. Eine optimale Dimensionierung hinsichtlich der Schaltereigenschaften führt aber praktisch immer zu einem Stelltransistor mit möglichst hohen zulässigen Spitzenströmen und möglichst geringer Sperrspannung. Nach der VDE-Bestimmung 0160 muss die Funktionsfähigkeit der Geräte kurzzeitig bis zum doppelten Nennwert der angelegten Spannung sichergestellt sein. Bis zum 2,5fachen Nennwert dürfen keine Beschädigungen auftreten. Diese Anforderungen haben zur Folge, dass die Stelltransistoren oftmals hinsichtlich der Sperrspannung ungünstig dimensioniert werden müssen. Durch Streuinduktivitäten treten beim Abschalten zusätzliche Spannungsspitzen auf, die bej der Dimensionierung der Bauteile mitzuberücksichtigen sind. Anhand der Zeichnungen wird nun die Erfindung näher erläutert. Dabei zeigt die Figur ein Prinzipschaltbild eines erfindungsge mässen Gleichspannungswandlers. Bei ausgangsseitigen Überspannungen, z.B. bei Regelschleifen-Störungen, wird die Ausgangsspannung UA über den Widerstand R5 einem ersten Eingang der zweiten Vergleichseinrichtung V2 zugeführt. Am zweiten Eingang V2 liegt die Referenzspannung Uref der Zenerdiode D. Der Ausgang von V2 ist mit aem Optokoppler OK verbunden. Dieser spricht an, wenn die Ausgangsspannung UA die an der Zenerdiode D4 anliegende Referenzspannung Uref überschreitet. Über den Op- tokoppler OK wird also nur eine von der Ausgangsspannung UA abgeleitete Grösse an die erste Vergleichseinrichtung V1 als Teil der Istspannung geführt. Die Empfangseinrichtung des Optokopplers OK besteht aus einem Phototransistor, dessen Emitter mit dem ersten Eingang der Vergleichseinrichtung V1 verbunden ist. Zur Spannungsversorgung des Phototransistors ist dieser kollektorseitig mit der aus Transistor Ts1, Widerstand R2, Zenerdiode D1 bestehenden internen Versorgungsspannungsstufe verbunden. Die Referenzspannung der ersten Vergleichseinheit V1 wird durch die an der Zenerdiode D2 anstehenden Spannung gebildet. Die Zenerdiode D2 wird über den Widerstand R4 aus der internen Versorgungsspannungsstufe gespeist. Bei eingangsseitigen Überspannungen wird die Eingangsspannung über den Spannungsteiler, bestehend aus R1 und R3 mit der Referenzspannung verglichen. Bei zu hohen Eingangsspannungen blockiert die Vergleichseinrichtung V2 die Steuereinheit-Pulsbreitenmodulator PBM, die wiederum den Stelltransistor Ts2 unverzögert abschaltet. Damit entfällt sofort die durch Streuinduktivitäten normalerweise auftretende Spannungsspitze, so dass nunmehr eine Sperrbeanspruchung von maximal doppelter Versorgungsspannung im Stelltransistor auftritt. Hiebei sei auf die Einflüsse der Eingangs Siebschaltung sowie des Innenwiderstandes der Stromverteilungsanlage hingewiesen, die einen steilen Anstieg des überspannungsimpulses am Eingangskondensator C2 verhindern, so dass bis zur völligen Energieabgabe von Transformator Tr1 nur ein geringer Anstieg der Eingangsspannung am Eingangskondensator C2 auftritt. Nach der sehr schnell erfolgenden Energieabgabe von Tr1 bricht die am Stelltransistor Ts2 auftretende Sperrspannung auf den Wert der. Eingangsspannung zusammen, d.h. sie beträgt nunmehr im ungünstigsten nach VDE 0160 zu berücksichtigenden Fall genau die Eingangsspannung, d.h. für den Stelltransistor ist ein Typ mit erheblich geringerer Sperrspannung verwendbar. Klingt die Überspannung auf einen Wert ab, der unterhalb der oberen Toleranzgrenze der Eingangsspannung liegt, so wird durch V1 der Pulsbreitenmodulator PBM freigegeben und der Schaltregler läuft automatisch wieder an. Die nach VDE 0160 geforderte Funktionsfähigkeit bei 2-facher Nennspannung ist damit erreicht, obwohl Ts2 und D3 praktisch nur für Nennbedingungen dimensioniert sind. Eine zusätzli che, den Betrieb andauernd unterbrechende Schutzeinrichtung 2-2,5-fache Nennspannung ist in den meisten Fällen nicht mehr erforderlich. Für die Vergleichseinrichtung V1 bzw. V2 können Differenzverstärker oder Schaltungen mit bistabilen Gliedern eingesetzt werden.

Claims: Patentansprüche 1. Verfahren zum Schutz eines fremderregten impulsbreiten gesteuerten Transistor-Gleichspannungswandlers vor zu hohen Eingangs- und Ausgangsspannungen, wobei in einer ersten Vergleichseinrichtung eine Istspannung mit einer ersten Referenzspannung verglichen wird und wobei die Ist spannung aus von der Eingangs- und/oder Ausgangsspan nung abgeleiteten Grössen gebildet wird, dadurch gekenn zeichnet, dass die Istspannung einem Eingang der ersten Vergleichseinrichtung und nur die Referenzspannung dem anderen Eingang der Vergleichseinrichtung zugeführt wird und dass, wenn die Istspannung einen Schwellwert überschreitet, das Ausgangssignal der Vergleichsein richtung derart in die Steuerschaltung des Schalttran sistors eingreift, dass der Schalttransistor für die Dauer der Überspannung gesperrt wird. 2. Schaltungsanordnung zum Durchführen des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, dass ein erster Ein gang einer ersten Vergleichseinrichtung (V1) sowohl über einen Widerstand (R1) mit der Eingangsspannung als auch mit einer Empfangseinrichtung eines eine aus der Ausgangsspannung abgeleiteten Grösse übertragenden Opt tokopplers (OK) verbunden ist und dass der Ausgang der ersten Vergleichseinrichtung (V1) mit dem Eingang einer den Stelltransistor steuernden Steuereinheit (PBM) ver bunden ist. 3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeich net, dass eine zur Ausgangsspannung proportionale Grösse an einem ersten Eingang einer zweiten Vergleichseinrich tung (V2) anliegt, dass eine zweite Referenzspannung (Uref) an einem zweiten Eingang der zweiten Vergleichs einrichtung (V2) anliegt und dass der Ausgang letzterer mit der Sendeeinrichtung des Optokopplers (OK) verbun den ist.

Inventors: FREYE, KLAUS-DIETER
Applicants: ANT NACHRICHTENTECHNIK GMBH
Application year: 1980
Main classification: H02H3
IPC codes: H02H7, H02H1