PROGRAMMABLE LOGIC CIRCUITRY

Abstract: 1. Integrated PLA, consisting of an OR array (30) with an associated current source (40'), and a search group array (32), the circuits of the OR array, of the search group array, as well as of the current source consisting of bipolar transistors, characterized in that each block (30, 32) is isolated in its own epitaxial region in the semiconductor substrate which is used as a common collector for the bipolar transistors, that the emitters of the bipolar transistors are selectively connected in each of the two arrays (30, 32) to an emitter line (22', 33) common for the array, that the emitter line (22') of the OR array (30) is connected to the current source (40'), that the emitter line (33) of the search group array (32) is connected to the common collector region of the OR array (30), and that an output (35) is connected to the common collector region of the search group array (32) so that the logic function of the OR array (30) and that of the search group array (32) are combined at the output (35) of the search group array (32).

Description: Programmierbare logische Schaltungsanordnung Die Erfindung betrifft eine kaskadenförmig angeordnete programmierbare logische Schaltung nach dem Oberbegriff des Anspruchs 1. Eine bekannte programmierbare logische Schaltung ist in Fig. 1 dargestellt; sie ist Gegenstand des IBM-TDBs, Vol.18, Nr. 10, März 76, Seite 3245. In der Schaltung ist jeder ODER-Block 2 und 8 der Suchgruppe 1 mit einer eigenen Stromquelle 40 oder 41 verbunden. Im ODER-Block 2, dargestellt in Fig. 1B, sind die Transistoren 20 und 21 in einer Emitterkopplungsschaltung mit dem Transistor 26 verbunden, dessen Kollektor der Ausgangspunkt für diesen ODER-Block ist. Der ODER-Block-Ausgang muss vom Inverter 4 invertiert werden, der wiederum seine eigene Stromquelle 42 hat, und der invertierte Ausgang wird mit dem entsprechenden Ausgang des ODER-Blockes 8 ODER verknüpft. Für diese in Fig. 1A gezeigte herkömmliche Schaltung werden fünf Stromquellen 40, 41, 42, 43 und 44, zwei Inverter 4 und 10 und eine separate Gruppe aus ODER-Schaltungen 6 benötigt, um die PLA-Funktion auszuführen. Die Kollektorspannung VCC wird an die epitaxiale Mulde, die als gemeinsamer Kollektor für den ODERblock 2 dient, und über einen Widerstand an den Kollektor des Referenztransistors 26 angelegt. Die Aufgabe der vorliegenden Erfindung besteht daher darin, die Anzahl der in einer bipolaren PLA-Schaltung erforderlichen Stromquellen sowie die von dieser Schaltung für die Ausführung einer gegebenen Funktion belegte Gesamtfläche zu reduzieren und das Geschwindigkeits/Leistungsprodukt für diese Schaltung zu erhöhen. Diese Aufgabe wird gelöst durch eine kaskadenförmig angeordnete integrierte programmierbare logische Schaltung aus bipolaren Transistoren, wobei jede Schaltungsanordnung einen ersten und einen zweiten epitaxialen Bereich in einem Halbleitersubstrat enthält, die voneinander isoliert sind. Im ersten epitaxialen Bereich sind mehrere bipolare Transistoren mit gemeinsamem Kollektor ausgebildet, von denen einige mit ihrem Emitter gemeinsam an eine erste Stromquelle angeschlossen sind. Im zweiten epitaxialen Bereich sind ebenfalls mehrere bipolare Transistoren mit gemeinsamem Kollektor ausgebildet, von denen einige mit ihrem Emitter gemeinsam an den ersten epitaxialen Bereich angeschlossen sind. Die Basen der entsprechenden Transistorpaare aus dem ersten und zweiten epitaxialen Bereich sind gemeinsam an eine Eingangssignalquelle angeschlossen. Der zweite epitaxiale Bereich ist an einen Ausgangsknotenpunkt angeschlossen. Auf diese Weise wird eine kaskadenförmig geschaltete programmierbare logische Schaltung gebildet, in der weitere in herk#mmlichen Schaltungen erforderliche Stromquellen entfallen. Die durch die Schaltung gebildete Phantom-ODER Schaltung mischt effektiv die herkömmliche ODER-Schaltungsgruppe mit der Suchgruppe. Ein Ausführungsbeispiel der Erfindung ist in den beigefügten Zeichnungen dargestellt und wird angeschliessend näher beschrieben. Es zeigen: Fig. 1A eine bekannte PLA-Schaltung, Fig. 1B das Schaltbild der in Fig. 1A gezeigten Schaltung, Fig. 2A das Schaltbild der erfindungsgemäss kaskaden förmig verbundenen PLA-Schaltung, Fig. 2B in einem Schaltbild im einzelnen die Emitter Kopplung der in Fig. 2A gezeigten Schaltung und Fig. 2E in einem logischen Blockdiagramm die in Fig. 2A dargestellte Schaltung. Die erfindungsgemässe kaskadenförmige PLA-Schaltung ist in den Fign. 2A, 2B und 2C dargestellt. In Fig. 2A sind diejenigen Transistoren, die logische Funktionen entsprechend denen der herkömmlichen Schaltung in Fig. 1A übernehmen, mit einem kleinen Strich versehen, ansonsten entspricht die Transistornummerierung der in Fig. 1A. In Fig. 2A ist jeder ODER-Block 30 und 32 in seiner eigenen epitaxialen Mulde isoliert, die als gemeinsamer Kollektor für die Transistoren dient. Beispielsweise sind die Emitter der bipolaren Transistoren im ODER-Block 32 selektiv mit einer Emitterleitung 33 verbunden, die als Stromquellenverbindung für den ODER-Block 30 dienen kann. Wichtiger ist aber, dass die Emitterleitung 33 kaskadenförmig mit der gemeinsamen Kollektormulde des ODER-Blocks 30 gemäss Darstellung in Fig. 2B so verbunden werden kann, dass die logische Funktion der ODER-Schaltungsgruppe 32 und diejenige der ODER-Schaltungsgruppe 30 am Ausgang 35 der ODER-Schaltungsgruppe 32 kombiniert wird, wie es im Schaltbild der Fig. 2C gezeigt ist. Wie deutlicher aus Fig. 2B zu ersehen ist, liefert die kaskadenförmige Anordnung der bipolaren Transistoren eine stromgeschaltete logische Verbindung, worin die parallele Gruppe der Transistoren 20', 21' und 50 im unteren ODER-Block 30 mit der parallelen Gruppe der Transistoren 23', 24' und 52 im oberen ODER-Schaltungsblock 32 in Reihe geschaltet ist. Auf diese Weise muss wenigstens ein Transistor im unteren Schaltungsblock 30 und wenigstens einer im oberen Schaltungsblock 32 leitend geschaltet sein, bevor Strom von der Quelle Vcc über den Lastwiderstand L und durch den oberen Block von ODER-Schaltungen 32 sowie den unteren Block von ODER-Schaltungen 30 fliessen kann. Wenn kein Strom durch den Lasttransistor L fliesst, wird das Potential am Ausgangsanschluss 35 reduziert. Wenn z.B. der logische Wert der Eingangsspannung AB zum Transistor 23' grösser ist als derjenige der Referenzspannung REF2, der Eingangsspannung zum Transistor 25', dann wird der Transistor 23' leitend geschaltet. Wenn gleichzeitig die logische Eingangsspannung CO zum Transistor 50 grösser ist als die Referenzspannung REF1 am Transistor 26', wird der Transistor 50 leitend geschaltet. Eine Strombahn wird dann gebildet von der Quelle Vcc über den Lastwiderstand L, den oberen Transistor 23' und den unteren Transistor 50 zur Stromquelle 40', so dass sich der Ausgang am Ausgangsanschluss 35 von einer relativ hohen Spannung, die anliegt, wenn alle Transistoren in der oberen oder alle Transistoren in der unteren Gruppe abgeschaltet sind, zu einer relativ niedrigen logischen Spannung ändert. Die von der oberen Transistorgruppe ausgeführte logische Funktion wird abgekürzt auch mit UOR bezeichnet, die von der unteren Transistorgruppe übernommene Funktion mit LOR, wie es in Fig. 2C gezeigt ist. Die die Referenzspannungen REF1 und REF2 liefernden bipolaren Transistoren 25' und 26' liegen in einer dritten isolierten epitaxialen Mulde 34, die in Fig. 2A gezeigt ist. Die epitaxiale Mulde 34 kann noch andere Transistoren enthalten, an deren Basen andere Referenzspannungen REF3, REF4 und REF5 angelegt werden, um beispielsweise Referenzpotentiale an Referenztransistoren in anderen kaskadenförmig gestalteten PLA-Schaltungen zu liefern. Die Kollektoren der Transistoren in der epitaxialen Mulde 34 sind gemeinsam ähnlich geschaltet wie die Kollektoren für die Transistoren in den oben beschriebenen epitaxialen Mulden 30 und 32. Bei der in den Fign. 2A, 2B und 2C gezeigten kaskadenförmigen Anordnung der PLA-Schaltungen sind also die bei her kömmlichen Schaltungen, wie sie in Fig. 1A gezeigt sind, üblichen Stromquellen 41, 42, 43 und 44 nicht mehr nötig. Das Geschwindigkeits-/Leistungsprodukt der in Fig. 2A gezeigten kaskadenförmigen PLA-Schaltung wird gegenüber dem Produkt einer herkömmlichen Schaltung, wie sie in Fig. 1A gezeigt ist, um ungefähr den Faktor 10 verbessert. Das entscheidende Merkmal der in Fig. 2A gezeigten verbesserten kakadenförmigen PLA-Schaltung ist der Wegfall¯der ODER Schaltungsgruppe 6 der Fig. 1A durch die in den Fign. 2A, 2B und 2C mit dem Buchstaben E gekennzeichnete Phantom-ODER Schaltung, die effektiv die ODER-Schaltungsgruppe 6 mit der Suchschaltungsgruppe 1 mischt. Bezogen auf die bipolaren PLA-Schaltungen herkömmlicher Art benötigt die resultierende kaskadenförmig geschaltete PLA-Schaltung weniger Chipfläche.

Claims: PATENTANSPRUCHE 1. Programmierbare logische Schaltungsanordnung (PLA), bestehend aus einem ODER-Block und einer Suchgruppe mit dazugehörigen Stromquellen, wobei sowohl die Schal tungen des ODER-Blocks, der Suchgruppe als auch der Stromquellen aus bipolaren Transistoren bestehen und hochintegriert sind, dadurch gekennzeichnet, dass die bipolaren Transistoren in den ODER- und Such gruppen-Blöcken kaskadenförmig angeordnet sind, dass jeder Block (30 und 32) für sich in einem epitaxialen Bereich im Halbleitersubstrat angeordnet ist, und voneinander isoliert ist. 2. Programmierbare logische Schaltungsanordnung nach An spruch 1, dadurch gekennzeichnet, dass jeder ODER-Block (30 und 32) in seiner eigenen epitaxialen Mulde isoliert angeordnet ist, die als gemeinsamer Kollektor für die bipolaren Transistoren dient, dass die Emitter der bipolaren Transistoren in min destens einem der ODER-Blöcke (30 und/oder 32) selek tiv mit einer Emitterleitung (33) verbunden sind, die als Stromquellenverbindung dient und kaskaden förmig mit einer gemeinsamen Kollektormulde des ODER-Blocks (30) verbindbar ist, und dass die logische Funktion des ODER-Blocks (30) und diejenige des ODER-Blocks (32) an einem Ausgang (35) des ODER-Blocks (32) kombiniert ist. 3. Programmierbare logische Schaltungsanordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, dass die kaskadenförmige Anordnung der bipolaren Tran sistoren eine stromgeschaltete logische Verbindung bil det, worin eine parallele Gruppe von Transistoren (20', 21' und 50) im unteren ODER-Block (30) mit einer parallelen Gruppe von Transistoren (23', 24' und 52) im oberen ODER-Block (32) in Reihe geschaltet ist. 4. Programmierbare logische Schaltungsanordnung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, dass im ersten epitaxialen Bereich (30) mehrere bipolare Transistoren mit gemeinsamem Kollektor ausgebildet sind, von denen einige mit ihrem Emitter gemeinsam an eine erste Stromquelle angeschlossen sind, dass im zweiten epitaxialen Bereich (32) ebenfalls mehrere bipolare Transistoren mit gemeinsamem Kollek tor ausgebildet sind, von denen einige mit ihrem Emit ter gemeinsam an den ersten epitaxialen Bereich (30) angeschlossen sind, und dass die Basen der entsprechenden Transistorpaare aus dem ersten und zweiten epitaxialen Bereich gemeinsam an eine Eingangssignalquelle angeschlossen sind, während der zweite epitaxiale Bereich an den Ausgangs knotenpunkt (35) angeschlossen ist. 5. Programmierbare logische Schaltungsanordnung nach An spruch 4, dadurch gekennzeichnet, dass zur Bildung von Referenzspannungen (REF1 und REF2) bipolare Transistoren (25' und 26') in einer dritten isolierten epitaxialen Mulde (34) angeordnet sind. 6. Programmierbare logische Schaltungsanordnung nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, dass wenigstens ein Transistor im unteren ODER-Block (30) und wenigstens einer im oberen ODER-Block (32) leitend ist, bevor Strom von der Quelle (Vcc) über einen Lastwiderstand (L) durch die beiden ODER Blöcke fliesst.

Inventors: DAVIS, JAMES W., JONES, FRANK D.
Applicants: INTERNATIONAL BUSINESS MACHINES CORPORATION
Application year: 1979
Main classification: H03K19
IPC codes: H01L27, H03K19, H01L21