标题：Cortex-A7
处理器
  
(View Larger Cortex-A7 处理器 Image)
ARM Cortex™-A7 MPCore™ 处理器是 ARM 迄今为止开发的最有效的应用处理器，它显著扩展了 ARM 在未来入门级智能手机、平板电脑以及其他高级移动设备方面的低功耗领先地位。Cortex-A7 处理器的体系结构和功能集与 Cortex-A15 处理器完全相同，不同之处在于，Cortex-A7 处理器的微体系结构侧重于提供最佳能效，因此这两种处理器可在 big.LITTLE 配置中协同工作，从而提供高性能与超低功耗的终极组合。
作为独立处理器，Cortex-A7 可以使 2013-2014 年期间低于 100 美元价格点的入门级智能手机与 2010 年 500 美元的高端智能手机相媲美。这些入门级智能手机在发展中世界将重新定义连接和 Internet 使用。
优势
概述Cortex-A7 处理器是一种高能效应用处理器，除了其他低功耗应用外，还支持低成本、全功能入门级智能手机。
该处理器与其他 Cortex-A 系列处理器完全兼容并整合了高性能 Cortex-A15 处理器的所有功能，包括虚拟化、大物理地址扩展 (LPAE) NEON 高级 SIMD 和 AMBA 4 ACE 一致性。
单个 Cortex-A7 处理器的能源效率是 ARM Cortex-A8 处理器（支持如今的许多最流行智能手机）的 5 倍，性能提升 50%，而尺寸仅为后者的五分之一。最佳的功效可作为独立的应用处理器
性能高于 2011 年主流智能手机 CPU
性能提升高达 20% 而功耗降低 60%配合使用可支持 big.LITTLE 处理
软件可以在高能效 Cortex-A7 处理器上运行
也可以在需要时在高性能 Cortex-A15 处理器上运行
无需重新编译！
AMBA 4 ACE 一致性接口支持大小 CPU 群集之间 20us 以下的上下文迁移
性能
性能和面积（功耗、性能和面积 (PPA)）
>1GHz（28 纳米）
单核 0.45 mm2
带 FPU 和 NEON™，32K L1 高速缓存
功耗类似于高效 Cortex-A5
  浏览性能（高效 Web 浏览性能，受以下方面支持：）
带跳转预测功能的顺序 8 阶段管道
内存管理单元和总线接口的改进
集成式低延迟 L2 高速缓存
  性能改进（Cortex-A7 CPU 设计的性能改进）
集成的 L2 高速缓存
更低的事务延迟
简化了软件控制，因而改善了 L2 高速缓存维护的 OS 支持
采用低功耗方法进行设计
针对查找能耗的连续标记数据查找和固定 8 向集关联性平衡性能
L2 丢失时的外部请求 - 不一定降低能耗
跳转预测的改进
在直接跳转后，BTIC 高速缓存会提取数据，隐藏紧密循环上的跳转阴影
改进的内存系统性能
与 Cortex-A5（32b 路径）相比，64b 加载存储路径提高了整数和 NEON 性能
128b AMBA 4 总线提高了带宽
更大的 TLB 大小（256 个表项，Cortex-A9 和 Cortex-A5 为 128 个表项）
提高大型工作负载（例如 Web 浏览）的性能
规格
Cortex-A7 MPCore
架构 
ARMv7-A Cortex
多核 
单处理器群集中的 1-4X SMP通过 AMBA® 4 技术实现多个一致的 SMP 处理器群集 
ISA 支持 
ARMThumb-2TrustZone® 安全技术NEON™ 高级 SIMDDSP & SIMD 扩展VFPv4 浮点Jazelle® RCT硬件虚拟化支持大物理地址扩展 (LPAE) 
内存管理 
ARMv7 内存管理单元 
调试和追踪
CoreSight™ SoC-400
Cortex-A7 MPCore 主要功能
​Thumb-2 技术
可为传统 ARM 代码提供最高性能，对于存储指令占用的内存，最多可节省 30% 的空间。
TrustZone 技术
确保安全应用的可靠实现，适合从数字版权管理到电子支付等应用。
NEON
NEON 技术可加速多媒体和信号处理算法（如视频编码/解码、2D/3D 图形、游戏、音频和语音处理、图像处理技术、电话和声音合成） 
DSP 和 SIMD 扩展
增加高性能应用中 ARM 解决方案的 DSP 处理能力，同时通过便携式、电池电源设备提供所需的低功耗。DSP 扩展经过优化，适用于范围广泛的软件应用，包括伺服马达控制、VoIP 和视频音频编解码器。
浮点
对半精度、单精度和双精度浮点运算中的浮点操作提供硬件支持。Cortex-A7 处理器的浮点功能增强了下一代消费类产品（如 Internet 设备、机顶盒和家用网关）中使用的浮点运算的性能。 
Jazelle RCT
最多可使即时生产 (JIT) 和提前编译的字节码语言的代码大小缩小 3 倍，以便提高传统虚拟机的速度
硬件虚拟化
针对数据管理和仲裁的高效硬件支持，通过此方式，多个软件环境及其应用程序将能够同时访问系统功能。这样，就实现了可靠、具有相互隔离的虚拟环境的设备。
大物理地址扩展 (LPAE)
大物理地址扩展 (LPAE) 的引入允许处理器可访问最大 1TB 内存。
优化的 1 级高速缓存
性能和功率优化的 L1 高速缓存结合了最低访问延迟技术，可以在最大程度上提高性能和降低功耗。高速缓存中可配置大小的 8kB~64KB 用于指令和数据。还为实现高速缓存一致性提供了增强处理器间通信的选项或支持富 SMP 功能操作系统的选项，以便简化多核软件开发 
集成、可配置大小的 2 级高速缓存控制器
在高频率设计或需要降低与芯片外内存访问关联的能耗的设计中，最多可对 1 MB 高速缓存内存提供低延迟、高带宽访问。L2 高速缓存在 Cortex-A7 上是可选的。
AMBA® 4 高速缓存一致性互连 (CCI)
CCI 提供符合 AMBA 4 AXI™ 一致性扩展 (ACE) 的端口，以在多个 Cortex-A7 MPCore 处理器之间实现完全一致，可以更好地利用高速缓存并简化软件开发。此功能对于高带宽应用是必需的，包括需要一致的单核和多核处理器的群集的游戏、服务器和网络。CCI 与 ARM CoreLink™ 网络互连和内存控制器 IP 相结合，提高了系统性能和能效。
Cortex-A7 NEON 媒体处理引擎 (MPE)
Cortex-A7 MPE 提供了一个引擎，该引擎可同时提供 Cortex-A7 浮点单元的性能和功能以及 NEON 高级 SIMD 指令集实现，以便进一步提高媒体和信号处理功能的速度。MPE 扩展了 Cortex-A7 处理器的浮点单元 (FPU) 以提供一个 quad-MAC 以及附加的 64 位和 128 位寄存器集，在 8 位、16 位和 32 位整型以及 32 位浮点数据量的基础上支持一组丰富的 SIMD 操作。
Cortex-A7 浮点单元 (FPU)
FPU 提供了与 ARM VFPv4 体系结构兼容的高性能的单双精度浮点指令，该体系结构是与上一代 ARM 浮点协处理器兼容的软件。 
高级多核功能
该处理器还利用得到广泛认可的 ARM MPCore 多核技术，支持性能可伸缩性并可控制功耗，超过现今类似的高性能设备的性能，同时能够在严格限制移动电源的情况下维持运行。多核处理功能为任何四个组成处理器提供了在不使用时关闭的功能，例如，当设备处于待机模式时关闭以节省功耗。当需要更高性能时，将利用所有处理器以满足需求，同时仍分享工作负载以保持尽可能低的功耗。 虚拟机监控程序。 
侦测控制单元
SCU 负责管理互连、仲裁、通信、高速缓存之间的传输和系统内存传输、高速缓存一致性以及处理器的其他功能。Cortex-A7 MPCore 处理器还向其他系统加速器和非缓存 DMA 驱动的外设公开这些功能，以便提高性能并降低系统范围内的功耗。这一系统一致性还可降低在各个操作系统驱动程序中维持软件一致性所涉及的软件复杂性。
AMBA® 4 AMBA 一致性扩展 (ACE)-Lite
此机制支持外部非高速缓存总线主设备，以便执行对 Cortex-A7 内存映射的一致读写。一致性由监听控制单元管理，并通过 AMBA-4 ACE-Lite 实现连接；其作用相当于是对 Cortex-A5 和 Cortex-A9 中存在的加速器一致性端口 (ACP) 的功能性替代。ACE-Lite 对于采用 Cortex-A7 CPU 管理由外部 DMA 驱动的 IO 流量的应用程序尤其有用。
通用中断控制器
实现标准化、基于架构的中断控制器后，GIC 可提供内容丰富、使用灵活的方式来中断处理器间通信以及路由系统中断和确定其优先次序。在软件控制下，最多支持 480 次独立中断，每次中断均可在 CPU 之间分布，经过硬件确定优先级，然后在操作系统和 TrustZone 软件管理层之间路由。借助虚拟机监控程序，此路由灵活性以及支持虚拟化操作系统中断这一特性赋予了增强解决方案功能所需的其中一个主要功能

相关产品
Cortex-A7 MPCore 处理器融合了各种各样的 ARM 技术并由这些技术提供支持，包括系统 IP、物理 IP 和开发工具。此技术由来自 ARM Connected Community™ 的各种不同 SoC 和软件设计解决方案、工具和服务提供补充，为 ARM 合作伙伴提供了一个涵盖全功能开发、验证和生产的通道，增加了设备的吸引力同时显著缩短了上市时间。系统 IPARM CoreLink™ 互连和内存控制器 IP 解决了在多个 Cortex-A7 MPCore 处理器、高性能媒体处理器和动态内存之间高效移动和存储数据的重大难题，优化了 SoC 的系统性能和功耗。使用 CoreLink 系统 IP，SoC 设计人员可以最大限度地利用内存带宽并缩短静态和动态延迟。ARM CoreSight™ 技术不仅提供了有关 Cortex-A7 MPCore 处理器的所有内核的完整片上调试和相关的实时跟踪可见性，还降低了风险并加快了高质量多处理软件的开发速度。最佳系统带宽和延迟由全新的 AMBA® 4 高速缓存互连 (CCI) 提供。CCI 提供符合 AMBA 4 AXI™ 一致性扩展 (ACE) 的端口，以在多个 Cortex-A7 MPCore 处理器之间实现完全一致，可以更好地利用高速缓存并简化软件开发。此功能对于高带宽应用是必需的，包括需要一致的单核和多核处理器的群集的游戏、服务器和网络。CCI 与 ARM CoreLink 网络互连和内存控制器 IP 相结合，提高了系统性能和能效。 物理 IPARM 物理 IP 平台可提供工艺上得到优化的 IP，从而能够在采用 40 纳米及以下工艺时获得同类最佳的 Cortex-A7 处理器实现。Cortex-A15 处理器由一组高性能处理器优化包 (POP) 提供支持，这些优化包中包含适用于 28 纳米技术的高级 ARM 物理 IP，支持快速开发领先的物理实现。ARM 还在很早就着手准备，确保遵循旨在实现 20nm 优化的路线图。优化包支持 ARM 旨在提供专用型物理 IP 的战略，以支持合作伙伴获得优化的 ARM 内核实现。ARM 独家拥有同时设计优化包和 Cortex-A7 MPCore 处理器体系结构的功能，支持组合使用处理器和物理 IP 以在移动功率包络中提供工作站级性能，同时加快上市速度。工具支持所有 ARM 处理器在 ARM Development Suite 5 (DS-5™) 工具套件和范围广泛的第三方工具、操作系统和 EDA 流中都是完全受支持的。ARM DS-5 软件开发工具独一无二，能够提供的解决方案充分利用完整 ARM 技术组合的优势。ARM Development Studio 5 (DS-5™) 提供了一整套软件工具，用于创建、调试和优化基于 Cortex-A15 MPCore 处理器的系统。它纳入了 DS-5 调试器，该调试器具有强大且直观的图形环境，支持快速调试裸机、Linux 和 Android 本机应用程序。此外，其中包含的全新 ARM Streamline™ 性能分析器简化了软件中的热点识别和内核之间的负载平衡。ARM 编译器支持在芯片可用之前进行早期软件开发，此编译器已包括针对 Cortex-A15 MPCore 处理器的特定优化，ARM Versatile™ 参考虚拟平台基于 ARM 快速模型技术构建。此虚拟平台可供 6 个月免费评估。图形处理器产品的 Mali™ 系列可组合提供完整的图形堆栈以满足所有嵌入式图形需求，从而使设备制造商和内容开发商能够为范围广泛的消费类设备提供最高质量的尖端图形解决方案。支持 ARM 培训课程和主动协助现场系统设计咨询服务，可帮助授权使用方高效地将 Cortex-A7 MPCore 处理器集成到其设计中以实现最高系统性能，同时最大限度地降低风险和缩短上市时间。支持ARM 培训课程和主动协助现场系统设计咨询服务，可帮助授权使用方高效地将 Cortex-A7 MPCore 处理器集成到其设计中以实现最高系统性能，同时最大限度地降低风险和缩短上市时间。
资源
白皮书
[1] (150Kb PDF)
[2]