标题：Cadence实例设计详解
图书信息
书名：高速电路设计与仿真分析：Cadence实例设计详解  　　作者：邵鹏  编著
ISBN  978-7-121-11129-7
出版日期：2010年7月
定价：49.00元
开本：16开 
页码：300页
推荐序
高速电路设计与信号完整性仿真作为一门新兴学科，越来越受到系统设计公司的重视。记得2000年，我刚刚加入Cadence的时候，国内知名系统设计企业只有华为、中兴有专门的SI部门从事相关的工作，而到2010年的今天，信号完整性、电磁兼容性问题日益成为每位电子设计工程师所必须面对的挑战。如何着手学习高速电路设计和仿真成为众多工程师面临的共同问题。
一名合格的信号完整性工程师，首先要了解系统架构，了解各种信号体制和设计规范，以及生产工艺，并且能够综合应用诸如信号与系统、微波电路等多学科的相关理论，将其与设计实践有机地结合起来，还要能够灵活驾驭各种EDA等辅助设计工具，完成系统设计。因此对于广大SI工程师及想要了解和从事SI工作的PCB工程师来说，《高速电路设计与仿真分析：Cadence实例设计详解》一书正是这样的一本从理论到实践不可多得的教材和设计指导。
长久以来，以高速电路设计与仿真分析为题的文章书籍不少，但大多停留在某种EDA软件的应用说明阶段，甚至是对EDA软件帮助文档的直接翻译，与实际应用的结合尤如隔靴搔痒，读者难解其中真味，更谈不上作者对实际问题的解决方案和心得体会。
而《高速电路设计与仿真分析：Cadence实例设计详解》一书的作者可以说和我是多年的朋友。从最初作为我的客户，开始接触Cadence设计工具，到今天这本书的问世，其间我们一起探讨和解决过各种实际问题。这本书可以说是作者多年来工作经验的总结。
作者多年来一直从事系统设计和高速电路设计与仿真工作，在这一领域拥有丰富的一线实践经验。尤其近两年来，作者就职于IBM中国集成电路设计中心，负责芯片级的封装和Noise分析，因此作者有着从芯片到板级SI和PI的设计分析，也就是Die-Package-Board-System整体的设计理念和实践经验。这也正是本书有别于其他同类书籍的地方。
在本书中，作者根据自己多年来从事高速电路设计与仿真工作的经验，从信号完整性基本理论入手，结合当今方兴未艾的DDRx和高速Serdes系统设计实例，如庖丁解牛般地为读者剖析了高速电路设计与仿真的设计方法和手段。然而，作者并没有将这些内容进行简单枯燥的罗列，而是穿插在实例设计和软件的使用过程中。本书的编排逻辑清晰、结构紧凑，在展示设计实例的过程中，穿插了作者的实践经验总结和心得体会。因此读者在阅读此书时，应按照书中所编排的顺序，循序渐进地学习。在操作软件学习设计实例的过程中，应特别注意体会作者的使用经验和体会。如果读者能够领会这些经验和体会，并结合自己的设计工作，总结出适合自己的设计方法和心得，那么也就达到了作者写这本书的目的。
作为出版物，由于篇幅和时间的限制，同时，也由于电子技术的快速发展，新的工业规范和信号体制层出不穷，甚至同一个信号体制本身也在不断地更新换代，比如DDRx技术，因此作者不可能将所有SI问题和实际工作中的实例都一一介绍。因此，经过仔细的考量，选择在实际工作中比较有代表性的DDRx分析设计技术和大家比较关注的高速Serdes应用作为两个典范加以讲解和设计经验分享，希望读者通过对此书的阅读，通过对这两个典型技术的理解和掌握，扩展到其他的设计应用中。具有举一反三的能力，是电子工程师紧跟技术发展的不变法宝。
常言道，工欲善其事，必先利其器，信号完整性仿真工作也是同样的道理。作者将Cadence PCB SI软件应用介绍与具体设计实例有机地结合在一起，使本书脱离了枯燥的操作界面介绍。读者可以通过随书附送的设计实例数据，对信号完整性仿真及Cadence PCB SI软件应用有更全面的了解。希望读者通过对本书的阅读，结合实际操作设计实例，对SI的设计理念和设计能力有个全新的认识和提高。也期待作者在本书的基础上能够更深入剖析高速信号理论并结合更多的实例，写出更多更好的书展现给读者。
祝所有从事高速电路设计和SI的工程师，能够从看似“枯燥乏味”的PCB连线、信号波形中寻找到工作的乐趣！
胡建伟
2010年3月15日
2002—2008年        Cadence中国分公司北京办事处          资深应用工程师
2009年至今           Mentor Graphics亚太区                 PCB产品技术顾问
前言
顾名思义，本书讲述如何使用Cadence工具进行高速电路系统设计，以及利用仿真分析对设计进行指导和验证。面对电子、信息技术的飞速发展和层出不穷的市场需求，必须由硬件工程师利用最新的工具，使用前沿的科技产品，把这些奇妙的想法付诸实践，把一个概念或者设想以可以看见、可以触摸的物质形式展现给社会，来影响人们的生活。也正是从这个意义上讲，使得这么多年来，我一直以平淡和愉快的心情从事着硬件设计工作。
直到今天，在积攒了足够的经验和冲动后，促使我来完成这本书的写作。电路设计，尤其是现代高速电路系统的设计，是一个随着电子技术而日新月异的工作，具有很强的趣味性，也具有相当的挑战性。而目前，市场上还没有一个从实践出发、结合高速电路设计理论的设计指导书，所以我希望借助本书使得现在的硬件工程师更好地掌握这项技术，也希望通过我自己的经验分享，使得高速电路系统设计看起来没有那么神秘，从而吸引更多的电子技术人员加入到这个行业，通过我们的双手让这个世界变得更加美好。
写作目的和读者对象
首先需要指出的是，本书是高速电路系统设计和仿真技术的实践总结和设计指导，而并不是一本高速电路理论研究书籍。因此，也就决定了本书中所提到高速信号理论是前人研究成果的总结和借用。本书并不对这些理论进行推导和研究，如果读者对这些高速信号理论感兴趣，请参阅与此相关的专业理论书籍。之所以要在本书中提及这些高速信号理论，是因为从全书结构上考虑，使读者在阅读本书的过程中，能够由浅入深、由理论指导到实践应用地进行循序渐进的学习，并对高速电路系统设计的一些技巧和方法有比较深刻的理解和掌握。
本书的目的是要使得电子系统设计工程师们能够更好地掌握高速电路系统设计的方法和技巧，跟上行业发展要求。因此，本书针对的对象是那些希望挑战高速电路系统设计的工程师，已经具备电子系统设计的基本知识和技能，而不是刚刚从事这个行业的技术人员。因为本书也不会从原理图符号的制作、PCB板元件的封装设计、板框设定、元件的布局和PCB板的布线等开始讲起，这些是被默认为阅读此书之前应该掌握的基本内容。
有必要多提一点的是，尽管我们能够在市面上，或者网上找到例如“……高速电路设计指南……”、“……高速PCB设计与仿真……”等类似或相近题目的书籍，然而浏览其目录内容便可得知，虽题目相近，但内容相去甚远，有些只是对Cadence软件的操作和帮助文件进行了翻译，有些虽然提及了高速电路设计所需的工具和流程，但也仅限于软件的使用介绍，缺乏设计实例的设计分析过程和实践经验的指导。请读者自行甄别此类书籍与本书的差别。
最后，本书虽然冠名为《高速电路系统设计与仿真分析：Cadence实例设计详解》，但它决不是对Cadence软件工具的帮助文件和用户手册的简单翻译。尽管在本书写作过程中，不可避免地通过Cadence工具环境和Cadence仿真分析工具的使用来介绍设计实例，但本书更注重地是如何让读者通过使用工具，自己动手，重复这个设计分析过程来掌握这些设计技术。
另外，本书虽然以Cadence工具环境为依托来介绍高速电路系统的设计思想和方法，但这些思想和方法并不仅限于Cadence工具环境，经过适当的修改和重新配置，读者可以在其他工具中实现同样的设计，只是基于作者多年在Cadence工具环境下的经验，能够更加清晰流畅地阐述本书内容。
内容组织
本书内容由简到难，由理论到实践，被划分为四大部分。
第一部分（第1章到第3章）首先回顾了电子系统的设计发展过程，介绍了高速电路系统设计所面临的问题和挑战，然后阐述了高速信号的基本理论知识。此部分内容意在提醒读者在高速电路系统中遇到的新问题，以及解决这些问题所需的理论基础。在这部分的内容中，加入了作者对于高速信号的理解和经验的总结，使得读者能够在较短的时间内，掌握高速电路设计的精髓。
第二部分（第4章、第5章）介绍Cadence高速电路设计的工具和流程，也就是在Cadence工具环境中设计高速电路系统，应该遵循怎样的工作流程，选择哪些工具来完成各个阶段的设计任务，从而实现高速电路设计。
第三部分（第6章、第7章）此部分是本书的重点。第6章通过对一个DDR存储模块的设计分析，结合第二部分介绍的软件流程和使用，一步一步带领读者完成整个设计，使读者能够在实际的操作过程中掌握软件的使用方法，建立高速电路设计的概念和工作方法，让高速电路设计变得轻松。在第7章中，对正在快速发展并得到广泛应用的高速串行差分信号的分析与设计技术进行了讲解。
对于低于5Gbps的高速差分信号，作者介绍了Cadence的解决方案和一个设计实例，而对于高于5Gbps的高速差分信号的设计，由于受到各种技术和非技术原因的限制，不能以实例来展示5Gbps以上的设计方法和技术，但是基于对高速信号完整性的理解，作者给出了具体应对高于5Gbps的高速差分信号的实践技巧，作为读者在实际工作中的指导原则。
第四部分（第8章）结束部分，内容是作者关于从事高速电路设计的心得和对技术发展的展望。
实例下载及阅读支持
本书为了能够从实用的角度阐述Cadence的高速电路设计技术，提供了一个设计实例供读者在阅读本书过程中进行同步参考。该实例以网络下载的方式提供给读者，读者购买此书之后，可以登录合作网站中国PCB技术论坛，通过首页寻找本书专属讨论区，并找到相应的链接，下载此书所使用的设计实例。
读者在安装了Cadence SPB16.0以上版本的软件后，可以按照书中所讲的步骤，同步完成设计，从而在实际操作中解决问题，完成并掌握高速电路设计方法。
另外，本书在写作和推广的过程中，得到了中国PCB技术网和中国PCB论坛网的大力支持。为方便读者的阅读、读者答疑和信息反馈，中国PCB技术网和中国PCB论坛网为本书提供了两个二级域名分别作为图书推广宣传活动和读者技术交流的空间。
读者可以通过免费注册的方式，成为中国PCB技术网和中国PCB论坛网的用户。高速电路系统设计的工程师和研究者，应该不断地跟踪业界最新技术发展，进行广泛的交流和学习。如今，网络已经成为信息获取和交流的重要手段，作为电子技术工程师，必须能够利用网络及时跟踪先进技术的发展动态，并在网络环境中和来自不同领域的工程师进行积极的技术交流，这样才能使自己始终处于技术发展的前沿。
在阅读本书的过程中，如果读者遇到任何问题，或者对本书内容有任何建议和意见，都可以通过这个讨论区和作者直接进行交流。希望读者在阅读本书之后，能够登录合作网站，以获得最新的技术发展信息。
除了上述合作网站之外，在网上还有大量的相关技术信息及不同专业工程师交流的技术论坛，非常有利于大家相互学习和促进技术发展。下面将列出部分相关网络站点供读者参考。另外，在本书的参考文献中，列举了一些业界非常流行的参考书籍，这些书籍包含了信号完整性设计更深的理论内容和更广泛的知识，作为每个高速电路系统设计工程师，都应该仔细阅读体会这些作者的研究成果和经验总结。下面列出部分站点供读者参考。
目录
第1章  高速系统设计简介    1
1.1  PCB设计技术回顾    1
1.2  什么是“高速”系统设计    2
1.3  如何应对高速系统设计    6
1.3.1  理论作为指导和基准    6
1.3.2  实践经验积累    7
1.3.3  时间效率平衡    7
1.4  小结    8
第2章  高速系统设计理论基础    9
2.1  微波电磁波简介    9
2.2  微波传输线    10
2.2.1  微波等效电路物理量    12
2.2.2  微波传输线等效电路    12
2.3  电磁波反射    15
2.4  微波传输介质    17
2.4.1  微带线Microstrip Line    18
2.4.2  微带线的损耗    19
2.4.3  带状线Strip Line    20
2.4.4  同轴线Coaxial Line    21
2.4.5  双绞线 Twist Line    22
2.4.6  差分传输线    23
2.4.7  差分阻抗    25
2.5  “阻抗”的困惑    26
2.5.1  阻抗的定义    26
2.5.2  为什么要考虑阻抗    27
2.5.3  传输线结构和传输线阻抗    28
2.5.4  瞬时阻抗和特征阻抗    29
2.5.5  特征阻抗和信号完整性    29
2.5.6  为什么是50Ω    29
2.6  阻抗的测量    30
2.7  “阻抗”的困惑之答案    32
2.8  小结    33
第3章  信号完整性简介    34
3.1  什么是信号完整性    34
3.2  信号完整性问题分类    35
3.3  反射的产生和预防    37
3.3.1  反射的产生    38
3.3.2  反射的消除和预防    42
3.3.2.1  匹配    44
3.3.2.2  拓扑结构设计    49
3.4  串扰的产生和预防    54
3.4.1  串扰的产生    54
3.4.2  串扰的预防与消除    57
3.5  电源完整性分析    59
3.5.1  电源系统设计目标    60
3.5.2  电源系统设计方法    62
3.5.3  电容的理解    64
3.5.4  SSN分析和应用    67
3.6  电磁兼容性EMC和电磁干扰EMI    70
3.7  影响信号完整性的其他因素    71
3.8  小结    72
第4章  Cadence高速系统设计工具    73
4.1  Cadence高速系统设计流程    74
4.2  约束管理器Constrain Manager    78
4.3  SigXplorer信号完整性分析工具    82
4.3.1  S参数（Scattering parameters）    84
4.3.2  过孔模型生成（Via Modeling）    86
4.3.3  通道分析CA（Channel Analysis）    89
4.4  前仿和后仿    90
第5章  Cadence高速系统设计流程及工具使用    92
5.1  高速电路设计流程的实施条件分析    92
5.2  IBIS模型和DML模型    94
5.2.1  IBIS模型介绍    94
5.2.2  IBIS文件介绍    96
5.2.3  DML模型    99
5.2.4  如何获得IBIS模型    102
5.2.5  在Cadence中使用IBIS模型    103
5.2.6  IBIS2 SigNoise的警告和错误参考    105
5.3  仿真库的建立和设置    110
5.4  仿真分析条件设置    111
5.4.1  Cross-section——PCB叠层设置    112
5.4.2  DC Nets——直流电压设置    113
5.4.3  Devices——器件类型和管脚属性设置    114
5.4.4  SI Models——为器件指定模型    116
5.4.5  SI Audit——仿真条件的检查    117
5.5  系统设计和（预）布局    118
5.6  使用SigXP进行仿真分析    121
5.6.1  拓扑结构抽取    121
5.6.2  在SigXP中进行仿真    123
5.6.2.1  设置激励和仿真类型    124
5.6.2.2  设置仿真参数    125
5.6.2.3  查看仿真结果    127
5.6.2.4  为什么要进行参数扫描仿真    128
5.7  约束规则生成    130
5.7.1  简单约束设计——Prop Delay    130
5.7.2  拓扑约束设计——Wiring    131
5.7.3  时序相关约束设计——Switch-Settle Delay    134
5.8  约束规则的应用    136
5.8.1  层次化约束关系    136
5.8.2  约束规则的映射    138
5.8.3  Constrain Mananer的使用    139
5.9  布线后的仿真分析和验证    140
5.9.1  布线后仿真的必要性    140
5.9.2  布线后仿真流程    141
5.10  电源完整性设计    144
5.10.1  电源完整性设计方法    145
5.10.2  电源完整性设计分析步骤    148
5.10.3  多节点仿真分析    151
5.10.4  电容的布局和布线    155
5.10.5  合理认识电容的有效去耦半径    156
5.11  SSN的设计分析    159
5.12  小结    160
第6章  高速系统设计实例设计分析    161
6.1  设计实例介绍    162
6.2  DDR设计分析    163
6.2.1  DDR规范的DC和AC特性    165
6.2.2  DDR规范的时序要求    166
6.2.3  DDR芯片的电气特性和时序要求    167
6.2.4  DDR控制器的电气特性和时序要求    169
6.3  仿真库的建立    171
6.3.1  DDR芯片的IBIS文件处理    171
6.3.2  FPGA的IBIS模型文件处理    175
6.3.3  仿真库的建立    177
6.4  仿真条件设置——Setup Advisor    178
6.4.1  设置叠层和阻抗特性    178
6.4.2  设置电压    179
6.4.3  器件类型和模型设置    180
6.5  （预）布局    184
6.6  仿真约束的生成和实施    185
6.6.1  网络整理和仿真对象规划    186
6.6.2  结构抽取与仿真分析    189
6.6.3  DDR地址总线约束定义    193
6.6.4  DDR数据总线仿真分析和约束    196
6.6.4.1  DDR数据总线仿真分析    196
6.6.4.2  DDR数据总线时序仿真分析    198
6.6.5  DDR数据总线约束定义    206
6.6.6  约束的时序验证    206
6.7  约束实施和布线    207
6.8  布线后的仿真验证    210
6.9  DDR总线的其他分析技术    214
6.9.1  DDR2和DDR3介绍    214
6.9.2  DDR2仿真分析设计方法    216
6.9.3  DIMM系统设计分析方法    218
6.10  电源完整性——多节点仿真分析    219
6.11  灵活使用Cadence高速设计流程    221
第7章  高速串行差分信号仿真分析及技术发展挑战    225
7.1  高速串行信号介绍    225
7.2  Cadence中高速串行信号仿真分析流程和方法    227
7.2.1  系统级设计    228
7.2.2  互连设计和S参数    229
7.2.3  通道分析和预加重设计    236
7.2.4  时域分析和验证    239
7.3  3.125Gbps差分串行信号设计实例仿真分析    240
7.3.1  设计用例说明    240
7.3.2  设计用例解析    241
7.3.3  设计用例的使用    243
7.4  高速串行信号设计挑战    246
7.4.1  有损传输线和PCB材料的选择    247
7.4.2  高频差分信号的布线和匹配设计    248
7.4.3  过孔的Stub效应    249
7.4.4  连接器信号分布    250
7.4.5  预加重和均衡    251
7.4.6  阻抗，还是阻抗    253
7.4.7  6 Gbps，12 Gbps！然后    255
7.5  5Gbps以上的高速差分串行信号仿真和IBIS-AMI模型    256
7.5.1  5 Gbps以上的高速差分串行信号仿真    256
7.5.2  IBIS-AMI模型    257
7.6  抖动（Jitter）    259
7.6.1  认识抖动（Jitter）    260
7.6.2  实时抖动分析    261
7.6.3  抖动各分量的典型特征    263
第8章  实战后的思考    267
参考书目    271
术语和缩略词    274