标题：可编程逻辑器件及EDA技术：数字系统设计与SOPC技术
基本信息
出版社: 东北大学出版社; 第1版 (2008年5月1日)
丛书名: 普通高等教育“十一五”国家规划教材
平装: 496页
正文语种: 简体中文
开本: 16
ISBN: 7811025299, 9787811025293
条形码: 9787811025293
商品尺寸: 22.6 x 18 x 2 cm
商品重量: 640 g
品牌: 东北大学出版社
ASIN: B001M0MBOK
内容简介
《可编程逻辑器件及EDA技术》详细阐述了VHDt一语言和设计实例、典型数字系统设计实例以及QuartusⅡ7.0开发系统。特别增设了SOPC技术与应用的相关内容。这一部分详细地阐述了Nios Ⅱ软核处理器的体系结构、外部设备以及实现NiosⅡ软核处理器的FPGA配置和应用程序引导等关键技术，并且给出了丰富的设计实例。可编程逻辑器件及EDA技术是普通高等教育“十一五”国家级规划教材。随着EDA技术的进步。根据现阶段大学本科及研究生在数字系统设计方面的实际情况，此外，《可编程逻辑器件及EDA技术》还介绍了利用一体化EDA开发工具（AIfium Designer 6.x）设计电路板、FPGA、嵌入式系统的方法及其设计实例。
编辑推荐
《可编程逻辑器件及EDA技术》可作为高等学校电子信息工程、电子科学与技术、通信工程、计算机科学与技术、电子信息工程、自动控制等专业的本科生和相关专业研究生的教科书或参考教材，也可作为电子系统的工程设计人员和其他相关人员的自学参考书。
目录
第1章 可编程器件和EDA技术概述
1.1 EDA技术的主要特征
1.2 EDA技术的设计方法
1.3 可编程逻辑器件简介
1.3.1 从ASIC到FPGA/CPID
1.3.2 CPLD器件
1.3.3 FPGA器件
1.4 可编程逻辑器件设计
1.4.1 可编程逻辑器件的设计流程
1.4.2 Xilinx公司的ISE开发工具概述
1.4.3 Altera公司的QuartusⅡ开发工具概述
1.5 可编程逻辑器件选型
1.5.1 CPLD选择的方法
1.5.2 FPGA选择的方法
1.6 IP核简介
1.7 EDA技术的发展趋势
1.7.1 可编程逻辑器件的发展趋势
1.7.2 EAD软件开发工具的发展趋势
1.7.3 设计输入方式的发展趋势
第2章VHDL硬件描述语言
2.1 HDL简介
2.1.1 代表性的HDL语言
2.1.2 VHDL程序结构
2.1.3 程序包
2.1.4 库
2.1.5 实体和结构体
2.1.6 配置
2.2 VHDL基本要素
2.2.1 标识符
2.2.2 数据对象
2.2.3 数据类型
2.2.4 用户自定义的数据类型
2.2.5 数据类型的转换
2.2.6 操作符
2.2.7 函数类属性
2.3 VHDL的主要语句及应用
2.3.1 进程
2.3.2 过程及其函数
2.3.3 顺序描述语句
2.3.4 信号赋值语句
2.3.5 COMPONENT语句和COMPONENT INSTANT语句
2.3.6 GENERIC语句和GENERATE语句
第3章 典型VHDL设计实例
3.1 组合逻辑电路设计
3.1.1 逻辑门电路设计
3.1.2 常用编码器设计
3.1.3 常用译码器设计
3.1.4 数据选择器设计
3、1.5 数据分配器设计
3.1.6 数值比较器设计
3.1.7 算术运算单元电路设计
3.2 时序逻辑电路设计
3.2.1 常用触发器设计
3.2.2 常用数码寄存器设计
3.2.3 常用计数器设计
3.3 有限状态机设计
3.3.1 有限状态机的建模
3.3.2 状态编码
3.3.3 Mealy型状态机设计
3.3.4 Moore型状态机设计
3.4 存储器设计
3.4.1 只读存储器(ROM)的设计
3.4.2 随机存储器(RAM)的设计
3.4.3 顺序存取存储器的设计
第4章 典型数字系统的设计
4.1 数字系统概述
4.2 数码管动态显示扫描电路原理及设计
4.2.1 数码管动态显示扫描电路原理
4.2.2 采用VHDL描述的动态显示扫描电路
4.3 乘法器的原理及设计
4.3.1 乘法器工作原理
4.3.2 采用VHDL描述的乘法器
4.4 除法器的原理及设计方法
4.4.1 除法器的工作原理
4.4.2 用VHDL描述的除法器
4.5 简易CPU工作原理及设计方法
4.5.1 简易CPU的工作原理
4.5.2 采用VHDL描述的ALU
4.6 交通信号灯控制器原理及设计
4.6.1 交通信号灯控制器原理
4.6.2 交通信号灯的VHDL描述
4.7 数字频率计的原理及设计
4.7.1 数字频率计的原理
4.7.2 数字频率计的VHDL描述
4.8 数字信号发生器的原理及设计
4.8.1 数字信号发生器(13DS)的原理
4.8.2 数字信号发生器(DDS)的VHDL描述
第5章QuartusⅡ7.O开发系统
5.1 QuartusⅡ7.0开发系统简介
5.1.1 QuartusⅡ7.0开发系统的特性
5.1.2 QuartusⅡ7.0开发系统的安装
5.1.3 QuartusⅡ7.0开发系统的软件许可配置
5.1.4 QuartusⅡ7.0开发系统的设计流程
5.2 设计输入
5.2.1 建立设计工程
5.2.2 原理图设计文件
5.2.3 VHDL设计文件
5.2.4 设计约束文件
5.3 综合与编程
5.1 综合参数控制
5.3.2 RTL查看器和状态机查看器
5.3.3 渐进式综合
5.3.4 多样化编程
5.4 设计仿真
5.4.1 仿真波形文件
5.4.2 仿真
5.5 SignalTapⅡ逻辑分析器
5.5.1 设置和运行SignalTapⅡ逻辑分析器
5.5.2 渐进式编译使用SignalTapⅡ逻辑分析器
5.5.3 分析SignalTapⅡ数据
5.6 设计实例
5.6.1 建立设计工程
5.6.2 建立源文件
5.6.3 编译设计
5.6.4 引脚锁定
5.6.5 仿真设计
5.6.6 编程和配置
第6章SOPC系统简介
6.1 概述
6.1.1 SOC简介
6.1.2 SOPC技术
6.2 典型的SOPC系统处理器
6.2.1 Altera公司的NiosⅡ软核处理器
6.2.2 Xilinx公司的PowerPC硬核处理器
6.2.3 Xilinx公司的MicroBlaze软核处理器
6.2.4 Lattice公司的LatticeMico 32软核处理器
6.3 典型的SOPC系统开发工具
6.3.1 Altera公司的SOPC开发工具
6.3.2 Xilinx公司的SOPC开发工具
6.3.3 Lattice公司的SOPC开发工具
6.4 支持NiosⅡ系统的FPGA器件
6.4.1 Cyclone系列FPGA器件
6.4.2 CycloneⅡ系列FPGA器件
6.4.3 CycloneⅢ系列FPGA器件
6.4.4 StratixⅡ系列FPGA器件
6.4.5 StratixⅡGX系列FPGA器件
6.5 支持MicroBlaze软核和PowerPC硬核的FPGA器件
6.5.1 Spartan-3系列FPGA概述
6.5.2 Spartan-3系列FPGA结构特性
6.5.3 Spartan-3系列FPGA的IOB结构特性
6.5.4 Spartan-3系列FPGA的CLB结构特性
6.5.5 SDartan-3系列FPGA的RAM结构特性
6.5.6 Spartan-3系列FPGA的时钟网络特性
6.5.7 Spartan-3系列FPGA的布线资源特性
……
第7章NiosⅡ嵌入式处理器及总线接口
第8章NiosⅡ系统嵌入式外设
第9章NiosⅡ系统设计
第10章 一体化EDA开发工具
参考文献