标题：EDA原理及Verilog实现
图书信息
书 名: EDA原理及Verilog实现  作　者：何宾
出版社： 清华大学出版社
出版时间： 2010年7月1日
ISBN: 9787302224891
开本： 16开
定价: 33.00元
内容简介
《EDA原理及Verilog实现》是为高等学校信息类和其他相关专业编著的教材。《EDA原理及Verilog实现》共分为11章。主要介绍了EDA设计导论，可编程逻辑器件设计方法，Verilog HDL语言基础，数字逻辑单元设计，Verilog HDL高级设计技术，基于HDL的设计输入，基于原理图的设计输入，设计综合和行为仿真，设计实现和时序仿真，设计下载和调试，数字系统设计实例。
根据EDA课程的教学要求和实际的教学实践的体会，《EDA原理及Verilog实现》不仅系统地介绍了EDA的设计理论，而且将理论和实践相结合，给出了大量的设计实例，并反映了最新的EDA设计技术及发展趋势。
《EDA原理及Verilog实现》可作为大学本科生和研究生教材，也可作为从事Xilinx可编程逻辑器件设计的设计人员的参考用书，同时也可作为与Xilinx相关的培训教材。
图书目录
第1章 EDA设计导论1 
1.1 EDA技术综述1 
1.1.1 EDA技术发展历史1 
1.1.2 EDA技术含义3 
1.1.3 EDA技术主要内容3 
1.2 PLD设计方法学7 
1.2.1 PLD设计概论7 
1.2.2 PLD设计流程8 
1.2.3 SOPC设计流程11 
1.3 HDL硬件描述语言11 
1.3.1 HDL硬件描述语言概念11 
1.3.2 HDL语言特点和比较12 
1.3.3 HDL语言最新发展13 
习题14 
第2章 可编程逻辑器件设计方法15 
2.1 可编程逻辑器件基础15 
2.1.1 可编程逻辑器件概述15 
2.1.2 可编程逻辑器件的发展历史16 
2.2 PLD芯片制造工艺17 
2.3 PLD芯片结构18 
2.3.1 CPLD原理及结构18 
2.3.2 FPGA原理及结构20 
2.3.3 CPLD和FPGA比较24 
2.3.4 PLD选择原则25 
2.4 Xilinx公司芯片简介26 
2.4.1 Xilinx CPLD芯片介绍26 
2.4.2 Xilinx FPGA芯片介绍29 
2.4.3 Xilinx PROM芯片介绍40 
习题41
第3章 Verilog HDL语言基础42 
3.1 Verilog语言概述42 
3.1.1 Verilog HDL语言发展历史42 
3.1.2 Verilog HDL硬件描述语言功能43 
3.2 Verilog程序结构44 
3.2.1 模块声明44 
3.2.2 模块端口定义45 
3.2.3 信号类型声明46 
3.2.4 逻辑功能定义46 
3.3 Verilog语言要素47 
3.4 Verilog常量48 
3.4.1 整数型常量48 
3.4.2 实数型常量50 
3.4.3 字符串常量50 
3.5 Verilog数据类型51 
3.5.1 网络和变量52 
3.5.2 参数56 
3.5.3 向量57 
3.6 Verilog名字空间59 
3.7 Verilog语言表达式60 
3.7.1 操作符60 
3.7.2 延迟表达式66 
3.7.3 表达式的位宽66 
3.7.4 有符号表达式67 
3.8 Verilog行为描述语句67 
3.8.1 过程语句68 
3.8.2 语句块70 
3.8.3 赋值语句72 
3.8.4 分支语句75 
3.8.5 循环控制语句78 
3.9 Verilog门级描述语句80 
3.9.1 内置基本门级元件81 
3.9.2 用户自定义基本元件85 
3.10 Verilog生成语句及结构89 
3.11 Verilog编译指示语句90 
3.12 Verilog系统任务和函数94 
3.13 Verilog用户定义任务和函数103 
3.13.1 任务103 
3.13.2 函数106 
3.14 Verilog语言模块描述方式108 
3.14.1 层次化设计方法108 
3.14.2 模块的行为级描述109 
3.14.3 模块的数据流描述109 
3.14.4 模块的结构描述111 
习题112 
第4章 数字逻辑单元设计113 
4.1 组合逻辑电路设计113 
4.1.1 基本逻辑门电路设计113 
4.1.2 编码器和译码器设计114 
4.1.3 数据选择器设计116 
4.1.4 数字比较器设计117 
4.1.5 数据运算单元设计117 
4.1.6 总线缓冲器设计119 
4.2 时序逻辑电路设计120 
4.2.1 时钟和复位设计120 
4.2.2 触发器设计121 
4.2.3 锁存器设计122 
4.2.4 计数器设计122 
4.2.5 移位寄存器设计124 
4.3 存储器设计125 
4.3.1 ROM设计125 
4.3.2 RAM设计127 
4.4 有限自动状态机设计127 
4.4.1 有限状态机原理128 
4.4.2 有限状态机分类128 
4.4.3 有限状态机设计131 
习题136 
第5章 Verilog HDL高级设计技术138 
5.1 Verilog HDL代码风格138 
5.1.1 逻辑复制和复用技术139 
5.1.2 并行和流水线技术141 
5.1.3 同步和异步单元处理技术143 
5.1.4 逻辑处理技术147 
5.1.5 模块划分的设计原则152 
5.2 IP核技术154 
5.2.1 IP核分类154 
5.2.2 IP核优化155 
5.2.3 IP核生成156 
5.2.4 IP核应用156 
习题162 
第6章 基于HDL的设计输入163 
6.1 软件环境163 
6.2 综合工具介绍165 
6.3 工程建立165 
6.4 设计描述167 
6.5 添加设计和检查168 
6.6 创建基于HDL的模块169 
6.7 IP核产生和例化170 
6.7.1 IP核的生成171 
6.7.2 IP核的例化172 
习题174 
第7章 基于原理图的设计输入175 
7.1 工程建立175 
7.2 设计描述176 
7.3 创建原理图模块178 
7.3.1 原理图编辑器操作178 
7.3.2 定义模块符号178 
7.3.3 创建模块符号182 
7.4 创建状态图模块182 
7.4.1 添加状态184 
7.4.2 添加迁移184 
7.4.3 添加行为184 
7.4.4 添加复位条件185 
7.4.5 设计输出和添加186 
7.5 设计完成186 
习题186 
第8章 设计综合和行为仿真187 
8.1 设计综合187 
8.1.1 行为综合描述187 
8.1.2 综合属性设置188 
8.1.3 基于XST的综合概述188 
8.1.4 约束及设计综合的实现189 
8.1.5 RTL符号的查看189 
8.2 行为仿真的实现190 
8.2.1 生成测试向量190 
8.2.2 基于Modelsim行为仿真实现193 
8.2.3 基于ISE行为仿真实现197 
习题200 
第9章 设计实现和时序仿真201 
9.1 实现过程概述及约束201 
9.1.1 实现过程概述201 
9.1.2 建立约束文件201 
9.2 实现属性参数设置202 
9.3 创建分区203 
9.4 创建时序约束204 
9.5 设计翻译204 
9.6 设计约束205 
9.6.1 时序约束205 
9.6.2 管脚和面积约束208 
9.7 设计映射及时序分析210 
9.7.1 设计映射210 
9.7.2 使用时序分析评估块延迟210 
9.8 布局布线验证212 
9.8.1 用FPGA Editor验证布局布线213 
9.8.2 评估布局后时序214 
9.8.3 改变分区HDL215 
9.9 时序仿真实现216 
9.9.1 时序仿真概述216 
9.9.2 使用ModelSim进行时序仿真216 
9.9.3 使用ISE仿真器进行时序仿真221 
习题224 
第10章 设计下载和调试225 
10.1 可编程逻辑器件配置接口225 
10.2 创建配置数据233 
10.2.1 配置属性设置233 
10.2.2 创建PROM文件234 
10.3 下载实现236 
10.3.1 下载环境236 
10.3.2 下载实现237 
10.3.3 JTAG诊断242 
10.3.4 建立SVF文件243 
10.4 可编程逻辑器件调试245 
10.4.1 多路复用技术的应用245 
10.4.2 虚拟逻辑分析工具概述246 
10.4.3 ChipScope Pro调试工具概述246 
习题248 
第11章 数字系统设计实例249 
11.1 7段数码管显示功能设计249 
11.1.1 7段数码管基本显示功能设计249 
11.1.2 自动扫描复用7段数码管的设计253 
11.2 二进制码转换设计256 
11.2.1 4位二进制码到BCD码变换设计256 
11.2.2 8位二进制码到BCD码变换设计257 
11.2.3 4位二进制码到Gray码变换设计260 
11.2.4 4位Gray码到二进制码变换设计261 
11.3 基于移位相加运算的乘法器设计262 
11.3.1 设计原理262 
11.3.2 设计实现及验证263 
11.3.3 设计代码264 
11.4 基于移位相减运算的除法器设计265 
11.4.1 除法器设计原理265 
11.4.2 设计实现及验证267 
11.4.3 设计代码267 
11.5 4位ALU单元设计269 
11.5.1 设计原理269 
11.5.2 设计实现和验证269 
11.5.3 设计代码270 
11.6 伪随机序列产生器设计271 
11.6.1 伪随机序列生成原理271 
11.6.2 设计实现及验证272 
11.7 滚动7段数码显示设计273 
11.7.1 设计原理273 
11.7.2 设计实现和验证274 
11.7.3 设计代码274 
11.8 序列检测器设计277 
11.8.1 设计原理277 
11.8.2 设计实现及验证278 
11.8.3 设计代码278 
11.9 有限脉冲响应FIR滤波器设计280 
11.9.1 有限脉冲响应FIR滤波器设计原理280 
11.9.2 设计实现及验证281 
11.9.3 设计代码282 
11.10 异步先进先出队列FIFO设计284 
11.10.1 异步先进先出FIFO原理284 
11.10.2 设计实现及验证284 
11.10.3 设计代码286 
11.11 数字时钟的设计288 
11.11.1 数字时钟原理288 
11.11.2 设计实现及验证289 
11.11.3 设计代码290 
11.12 液晶显示模块应用设计294 
11.12.1 液晶显示模块原理295 
11.12.2 设计实现及验证298 
11.12.3 设计代码298 
11.13 VGA接口设计300 
11.13.1 设计原理300 
11.13.2 设计实现及验证303 
11.13.3 设计代码304 
11.14 PS/2键盘接口设计309 
11.14.1 设计原理309 
11.14.2 设计实现及验证312 
11.14.3 设计代码312 
11.15 串行A/D转换器应用设计316 
11.15.1 系统设计原理316 
11.15.2 设计实现及验证318 
11.15.3 设计代码318 
11.16 数字电压表的设计324 
11.16.1 数字电压表设计原理324 
11.16.2 设计实现及验证327 
11.16.3 设计代码327 
11.17 函数信号发生器的设计332 
11.17.1 函数信号发生器设计原理332 
11.17.2 设计实现及验证333 
11.17.3 设计代码334 
附录A XST支持的Verilog结构337 
附录B XST支持的Verilog语句339 
附录C XST支持的Verilog系统任务和函数341 
附录D XST支持的Verilog原语342 
附录E XST支持的Verilog关键字343 
参考文献344