标题：DSP的CPU与外设
基本信息
ISBN：9787302088493
定价：38元
印次：1-2
装帧：平装
印刷日期：2006-11-17
图书简介
本书详细介绍了TMS320C28x系列DSP的事件管理器、模-数转换器、32位CPU定时器、多通道缓冲串行口、串行外设接口、串行通信接口、增强型区域网络控制器、通用输入/输出多路复用器，以及电气特性和机械数据等内容。
本书可供高等学校电子、通信、计算机、自动控制和电力电子技术等专业的高年级本科生及研究生作为教科书或参考书，也可作为各领域中从事信号处理、控制和电力电子技术的科研及工程技术人员的参考书籍。
书籍目录
目录
第11章事件管理器（EV） 272
11.1事件管理器功能概述 272
11.1.1事件管理器功能 272
11.1.2EV的增强特性 278
11.1.3事件管理器的寄存器地址 278
11.1.4通用目的（GP）定时器 280
11.1.5使用GP定时器产生PWM输出 292
11.1.6全比较单元 292
11.2PWM电路 295
11.2.1有比较单元的PWM电路 295
11.2.2PWM信号的产生 299
11.2.3空间向量PWM 301
11.3捕捉单元 305
11.3.1捕捉单元概述 305
11.3.2捕捉单元的操作 306
11.3.3捕捉单元的FIFO堆栈 307
11.3.4捕捉中断 308
11.3.5正交编码脉冲电路（QEP） 308
11.4事件管理器的中断 310
11.4.1事件管理器中断概述 310
11.4.2EV中断请求和服务 311
11.5事件管理器的寄存器 312
11.5.1寄存器概述 312
11.5.2定时器寄存器 312
11.5.3比较控制寄存器 319
11.5.4比较行为控制寄存器 324
11.5.5捕捉单元寄存器 326
11.5.6事件管理器中断标志寄存器 332
11.5.7事件管理器控制寄存器 342
11.5.8寄存器位设置的区别 344
第12章模-数转换器（ADC） 349
12.1ADC模块的特点 349
12.2自动转换序列发生器的工作原理 351
12.2.1序列采样模式 352
12.2.2并发采样模式 352
12.2.3并发采样双序列发生器模式举例 355
12.2.4并发采样级联序列发生器模式举例 356
12.3连续自动序列化模式 357
12.3.1序列发生器启动/停止模式 359
12.3.2并发采样模式 360
12.3.3输入触发描述 361
12.3.4序列转换过程中的中断操作 361
12.4ADC时钟预定标器 363
12.5低功耗方式 364
12.6加电顺序 364
12.7序列发生器的替换特性 364
12.8ADC寄存器 365
12.8.1ADC控制寄存器 365
12.8.2最大转换通道寄存器 371
12.8.3自动序列状态寄存器 372
12.8.4ADC状态和标志寄存器 374
12.8.5ADC输入通道选择序列控制寄存器 375
12.8.6ADC转换结果缓冲寄存器 376
第13章32位CPU定时器0/1/2 377
13.1CPU定时器的结构与工作原理 377
13.2CPU定时器的寄存器 378
13.2.1定时器计数器寄存器 379
13.2.2定时器计数器寄存器高位 379
13.2.3定时器周期寄存器 379
13.2.4定时器周期寄存器 380
13.2.5定时器控制寄存器 380
13.2.6定时器预定标计数器低位 381
13.2.7定时器预定标计数器高位 382
第14章多通道缓冲串行口（McBSP） 383
14.1概述 383
14.1.1McBSP介绍 383
14.1.2寄存器一览 386
14.1.3McBSP操作 387
14.1.4McBSP的采样率发生器 397
14.1.5McBSP的意外/出错情况 405
14.2多通道选择模式 412
14.2.1通道、模块、分区 412
14.2.2A-bis模式 419
14.2.3SPI协议 420
14.3配置接收器和发送器 427
14.3.1接收器配置 427
14.3.2发送器配置 442
14.4仿真和复位事项 458
14.4.1McBSP仿真模式 458
14.4.2数据打包实例 461
14.4.3GPIO功能 463
14.5McBSP的FIFO和中断 463
14.5.1McBSP的FIFO概述 463
14.5.2FIFO模式下McBSP的功能性与局限性 464
14.5.3McBSP的FIFO操作 465
14.5.4McBSP接收中断的产生 467
14.5.5McBSP发送中断的产生 468
14.5.6McBSPFIFO寄存器的说明 470
14.6McBSP寄存器 474
14.6.1数据接收和发送寄存器 474
14.6.2串行口控制寄存器（SPCR1和SPCR2） 476
14.6.3接收控制寄存器（RCR1和RCR2） 479
14.6.4发送控制寄存器（XCR1和XCR2） 481
14.6.5采样率产生器寄存器（SRGR1和SRGR2） 483
14.6.6多通道控制寄存器（MCR1和MCR2） 485
14.6.7引脚控制寄存器（PCR） 488
14.6.8接收通道使能寄存器（RCERA~RCERH） 490
14.6.9发送通道使能寄存器（XCERA~XCERH） 493
14.6.10寄存器总结 496
第15章串行外围接口（SPI） 504
15.1增强型SPI模块概述 504
15.2SPI模块结构及工作原理 505
15.2.1SPI模块信号总结 505
15.2.2SPI模块寄存器概述 507
15.2.3SPI操作 508
15.2.4SPI中断 510
15.2.5数据格式 511
15.2.6波特率和时钟方案 511
15.2.7复位的初始化 513
15.2.8SPIFIFO说明 515
15.3SPI的寄存器组 517
15.3.1SPI配置控制寄存器 517
15.3.2SPI工作控制寄存器 518
15.3.3SPI状态寄存器 520
15.3.4SPI波特率寄存器 521
15.3.5SPI仿真缓冲寄存器 522
15.3.6SPI串行接收缓冲寄存器 522
15.3.7SPI串行发送?撼寮拇嫫?523
15.3.8SPI串行数据寄存器 523
15.3.9SPIFIFO发送、接收及控制寄存器 524
15.3.10SPI优先权控制寄存器 527
15.4SPI范例波形 528
第16章串行通信接口（SCI） 532
16.1增强型SCI模块概述 532
16.2SCI模块结构及工作原理 535
16.2.1SCI模块信号总结 535
16.2.2多处理器和异步处理模式 536
16.2.3SCI可编程数据格式 536
16.2.4SCI多处理器通信 537
16.2.5空闲线多处理器模式 538
16.2.6地址位多处理器模式 540
16.2.7SCI通信格式 541
16.2.8SCI端口的中断 542
16.2.9SCI波特率计算 543
16.2.10SCI增强型特点 543
16.3SCI寄存器组 546
16.3.1SCI模块寄存器一览 546
16.3.2SCI通信控制寄存器 547
16.3.3SCI控制寄存器1 549
16.3.4SCI波特率选择寄存器组 551
16.3.5SCI控制寄存器2 552
16.3.6SCI接收状态寄存器 553
16.3.7接收数据缓冲寄存器 555
16.3.8SCI发送数据缓冲寄存器 556
16.3.9SCIFIFO寄存器组 557
16.3.10优先权控制寄存器 559
第17章增强型区域网络控制器（eCAN） 561
17.1eCAN的结构 561
17.1.1CAN概述 562
17.1.2CAN网络和模块 562
17.1.3eCAN控制器概述 564
17.1.4消息对象 567
17.1.5消息邮箱 567
17.2eCAN的寄存器 571
17.3eCAN配置 599
17.3.1CAN模块初始化 599
17.3.2分步配置eCAN 603
17.3.3远程帧邮箱操作 606
17.3.4中断 607
17.3.5CAN功率下降模式 612
第18章通用输入/输出（GPIO）多路复用器 614
18.1GPIO多路复用器 614
18.2GPIO多路复用器的寄存器 617
第19章电气特性和机械数据 623
19.1电气特性 623
19.2机械数据 659
附录A寄存器速查参考 663
附录A.1CPU寄存器速查参考 663
A.1.1访问CPU寄存器的指令和复位值 663
A.1.2寄存器图解 663
附录A.2事件管理器EV寄存器一览 668
附录A.3片内ADC寄存器一览 673
附录A.4串行外围接口SPI寄存器一览 675
附录A.5串行通信接口SCI寄存器一览 677
附录A.6CPU定时器0/1/2的寄存器一览 679
附录A.7多通道缓冲串行口McBSP寄存器一览 680
附录A.8eCAN寄存器一览 685
附录A.9通用I/O口GPIO寄存器一览 690
附录A.10时钟、系统控制及PIE寄存器一览 690
附录A.11片内Flash、OTP寄存器一览 693
附录A.12外设接口XINTF的寄存器一览 694
附录B词汇表 696
参考文献 702[1]