标题：EDA技术及应用（第三版）
出版信息
  ISBN：9787560625034
定价：46.00元
作者：谭会生
出版社：西安电子科技大学出版社
版次：3-1
开本：16
字数：648千字
页数：426页
开卷分类：计算机
内容简介
全书内容分为五个部分，前四部分为正文，共七章，第五部分为附录。第一部分概括地阐述了EDA技术及应用的基本概念、基础知识和基本流程等内容(第1章)； 第二部分比较全面地介绍了EDA技术的主要内容，包括EDA的物质基础——Lattice、Altera和Xilinx公司主流大规模可编程逻辑器件FPGA/CPLD的品种规格、性能参数、组成结构及原理(第2章)，EDA的主流表达方式——Verilog HDL的编程基础(第3章)，EDA的设计开发软件——Quartus Ⅱ 8.0、ISE Design Suite 10.1、ispLEVER 8.1、Synplify Pro 7.6、ModelSim SE 6.0等五个常用EDA工具软件的安装与使用(第4章)，EDA的实验开发系统——通用EDA实验开发系统基本组成、工作原理、性能指标及GW48型EDA实验开发系统的结构及使用方法(第5章)；第三部分提供了12个综合性的EDA设计应用实例(第6章)，包括数字信号处理、智能控制、神经网络中经常用到的高速PID控制器、FIR滤波器、CORDIC算法的应用等实例；第四部分是EDA技术实验(第7章)；第五部分是附录，包括常用FPGA/CPLD管脚图、利用WWW进行EDA资源的检索等内容。   本书可供高等院校电子工程、通信工程、自动化、计算机应用、仪器仪表等信息工程类及相近专业的本科生或研究生使用，也可作为相关人员的自学参考书。
目录
第1章  绪论 1
1.1  EDA技术的涵义 1
1.2  EDA技术的发展历程 1
1.3  EDA技术的主要内容 3
1.3.1  大规模可编程逻辑器件 3
1.3.2  硬件描述语言(HDL) 4
1.3.3  EDA软件开发工具 5
1.3.4  EDA实验开发系统 6
1.4  EDA软件系统的构成 6
1.5  EDA工具的发展趋势 7
1.6  EDA的工程设计流程 9
1.6.1  FPGA/CPLD工程设计流程 9
1.6.2  ASIC工程设计流程 12
1.7  数字系统的设计 14
1.7.1  数字系统的设计模型 14
1.7.2  数字系统的设计方法 15
1.7.3  数字系统的设计准则 16
1.7.4  数字系统的设计步骤 17
1.8  EDA技术的应用展望 18
习题 19
第2章  大规模可编程逻辑器件 20
2.1  可编程逻辑器件概述 20
2.1.1  PLD的发展进程 20
2.1.2  PLD的分类方法 22
2.1.3  常用CPLD和FPGA标识的含义 23
2.2  Lattice公司的CPLD和FPGA器件 25
2.2.1  Lattice公司的CPLD和FPGA概述 25
2.2.2  ispLSI/pLSI系列CPLD结构 30
2.2.3  ispMACH系列CPLD结构 36
2.2.4  EC/ECP系列FPGA结构 39
2.2.5  XP/XP2系列FPGA结构 46
2.2.6  MachXO系列FPGA结构 47
2.3  Altera公司的CPLD和FPGA器件 50
2.3.1  Altera公司的CPLD和FPGA概述 50
2.3.2  MAX系列CPLD结构 57
2.3.3  MAXⅡ系列CPLD结构 58
2.3.4  Cyclone系列FPGA结构 60
2.3.5  Stratix系列FPGA结构 71
2.4  Xilinx公司的CPLD和FPGA器件 78
2.4.1  Xilinx公司的CPLD和FPGA概述 78
2.4.2  XC9500系列CPLD结构 83
2.4.3  CoolRunner系列CPLD结构 86
2.4.4  Spartan系列FPGA结构 88
2.4.5  Virtex系列FPGA结构 94
2.5  CPLD和FPGA的编程与配置 98
2.5.1  CPLD和FPGA的编程配置 98
2.5.2  CPLD和FPGA 的下载接口 100
2.5.3  CPLD器件的编程电路 101
2.5.4  FPGA器件的配置电路 102
2.6  FPGA和CPLD的开发应用选择 107
习题 111
第3章  Verilog HDL编程基础 112
3.1  Verilog HDL简介 112
3.1.1  常用硬件描述语言简介 112
3.1.2  Verilog HDL的优点 113
3.1.3  Verilog HDL程序设计约定 113
3.2  Verilog HDL程序概述 114
3.2.1  Verilog HDL程序设计举例 114
3.2.2  Verilog HDL程序的基本结构 116
3.2.3  Verilog HDL程序的基本特性 116
3.2.4  Verilog HDL程序的描述风格 117
3.3  Verilog HDL语言要素 119
3.3.1  Verilog HDL文字规则 119
3.3.2  Verilog HDL数据类型 122
3.3.3  Verilog HDL操作符 125
3.3.4  编译器伪指令 131
3.4  结构描述语句 134
3.4.1  元件实例化语句 134
3.4.2  门级结构描述 136
3.5  数据流描述语句 138
3.5.1  隐式连续赋值语句 138
3.5.2  显式连续赋值语句 139
3.5.3  连续赋值的表达式 140
3.5.4  连续赋值的应用实例 140
3.6  行为描述语句 143
3.6.1  过程性结构 143
3.6.2  过程赋值语句 148
3.6.3  块语句 152
3.6.4  条件语句 153
3.6.5  选择语句 157
3.6.6  循环语句 160
3.6.7  wait语句 165
3.7  函数与任务 165
3.7.1  函数 166
3.7.2  任务 168
3.7.3  函数调用函数 170
3.7.4  任务调用函数及任务 171
3.7.5  系统函数与任务 173
3.8  基本逻辑电路设计 175
3.8.1  组合逻辑电路设计 175
3.8.2  时序逻辑电路设计 182
3.8.3  存储器电路设计 197
3.9  状态机的Verilog HDL设计 202
3.9.1  状态机的基本结构和编码方案 202
3.9.2  一般状态机的Verilog HDL设计 203
3.9.3  摩尔状态机的Verilog HDL设计 206
3.9.4  米立状态机的Verilog HDL设计 208
习题 212
第4章  常用EDA工具软件操作指南 215
4.1  常用EDA工具软件安装指南 215
4.2  常用EDA工具软件操作用例 218
4.2.1  四位十进制计数器电路 218
4.2.2  计数动态扫描显示电路 220
4.2.3  EDA仿真测试模型及程序 223
4.3  Altera QuartusⅡ操作指南 225
4.3.1  Quartus Ⅱ的初步认识 225
4.3.2  Quartus Ⅱ的基本操作 230
4.3.3  Quartus Ⅱ的综合操作 246
4.3.4  Quartus Ⅱ的SOPC开发 251
4.4  Xilinx ISE Design Suite操作指南 256
4.4.1  Xilinx ISE的初步认识 257
4.4.2  ISE Suite的基本操作 260
4.4.3  ISE Suite的综合操作 273
4.5  Lattice ispLEVER操作指南 279
4.5.1  ispLEVER的初步认识 279
4.5.2  ispLEVER的基本操作 283
4.5.3  ispLEVER的综合操作 296
4.6  Synplicity Synplify Pro操作指南 300
4.6.1  Synplify Pro的使用步骤 301
4.6.2  Synplify Pro的使用实例 301
4.7  Mentor Graphics ModelSim操作指南 304
4.7.1  ModelSim的使用步骤 305
4.7.2  ModelSim的使用实例 305
习题 310
第5章  EDA实验开发系统 312
5.1  通用EDA实验开发系统概述 312
5.1.1  EDA实验开发系统的基本组成 312
5.1.2  EDA实验开发系统的性能指标 312
5.1.3  通用EDA实验开发系统的工作原理 313
5.1.4  通用EDA实验开发系统的使用方法 313
5.2  GW48型EDA实验开发系统的使用 314
5.2.1  GW48型EDA实验开发系统介绍 314
5.2.2  GW48实验电路结构图 320
5.2.3  GW48系统结构图信号名与芯片引脚对照表 326
5.2.4  GW48型EDA实验开发系统使用实例 329
习题 333
第6章  Verilog HDL设计应用实例 334
6.1  8位加法器的设计 334
6.2  8位乘法器的设计 337
6.3  8位除法器的设计 341
6.4  可调信号发生器的设计 346
6.5  PWM信号发生器的设计 354
6.6  数字频率计的设计 359
6.7  数字秒表的设计 363
6.8  交通灯信号控制器的设计 366
6.9  高速PID控制器的设计 373
6.10  FIR滤波器的设计 378
6.11  CORDIC算法的应用设计 382
6.12  闹钟系统的设计 390
6.12.1  系统设计思路 390
6.12.2  Verilog HDL源程序 393
6.12.3  仿真结果验证 412
6.12.4  逻辑综合分析 412
6.12.5  硬件逻辑验证 412
习题 412
第7章  EDA技术实验 413
7.1  实验一：计数器电路的设计 413
7.2  实验二：算术运算电路的设计 413
7.3  实验三：可调信号发生器的设计 414
7.4  实验四：数字频率计的设计 415
7.5  实验五：数字秒表的设计 415
7.6  实验六：交通灯信号控制器的设计 416
7.7  实验七：FIR滤波器的设计 417
7.8  实验八：CORDIC算法的应用设计 418
7.9  实验报告范例 418
附录1  常用FPGA/CPLD管脚图 422
附录2  利用WWW进行EDA资源的检索 424
主要参考文献 426