标题：QBM
简介
  QBMQBM（Quad Band Memory，四倍带宽内存）采用一种‘位填塞’机制，不需要更高时脉频率的内存组件，在不增加内存基准频率的条件下，QBM可以利用现有的DDR内存和其它组件，实现了能获得两倍数据率的配置。其并不是什么全新的内存架构，也不是什么全新的内存产品，而是一种内存控制技术。
QBM与DDR一样，是通过缩短数据传输的时钟周期来提高传输带宽的，但两者有有所不同。DDR是通过在时钟频率的上下沿都存取数据来实现带宽倍增的。而QBM则是在此基础上做了一种改进。一个QBM模块由两个DDR内存模块组成，其中一个模块运行在正常频率的速度，而另外一个的模块的时钟周期比前一个模块时钟周期正好慢90度的相位差，也就是说两者的工作起始时间相差1/4个时钟周期，通过这种简单的方法来让QBM得到两倍于DDR内存的工作效率，即一个时钟周期实现了4次数据读写。QBM的两个DDR模块之间采用FET芯片进行连接，而这个FET芯片就起到场效应管的作用－－当做延迟开关。这样就简单的完成了串联了两个DDR模块。[1]
背景
随着CPU前端总线带宽的提高和高速局部总线的出现，例如AGP8X，USB2.0，高速以太网等，内存带宽成为系统越来越大的瓶颈。因此各种新的内存解决方案应运而生，首先要提得是DDR II， 日本的ELPIDA已经推出了每pin数据传输率1000Mbps的DDR II颗粒，DDR II还有功耗低、可靠性高等优点。但是各大内存产商都认为DDR II成为主流至少要到2004年，悲观一点得认为2005年DDR II才会成为主流。 
2003年的主流内存还是DDR333，那么对于高端桌面平台和工作站平台，会采用什么内存解决方案呢。在服务器平台上Intel已经推出了E7500双通道DDR芯片组，随后会推出针对高端桌面系统和工作站的E7502，可以使用双通过DDR333内存，它的内存带宽甚至要比E7500还高（限于 Pentium4Xeon的前端总线频率，E7500只能支持DDR200和DDR266内存模组）。VIA的双通道DDR芯片组P4X600已经出样，估计很快就会上市。不过双通道DDR系统的成本较高，它需要六层PCB板支持，要同时使用两个模组，在主板布线上也更加的复杂，因此双通道DDR系统的定位会比较高，主要是工作站平台。VIA另外引入了一个高带宽的内存技术QBM，QBM的名字并不是第一次听到了，只是首次有主流内存厂商来支持它。QBM可以说是一个向下兼容和成本较低的高带宽解决方案。 
  内存带宽比较为了满足日益增加的处理器数据吞吐量的要求，还有高速的图形局部总线，磁盘通道，高速串行总线，PCI设备的要求，内存架构一直在进行更新换代。从486之后，内存就一直成为制约系统性能发展的主要瓶颈之一。虽然内存从快页内存发展到 EDO内存，然后又发展到 SDRAM内存，此时内存终于可以和系统时钟频率同步了。内存总线的位宽也从32位发展到64位，频率也从66MHz到100MHz再到133MHz，内存的速度是不断的提高但总是追不上平台的要求。当SDRAM发展到一个瓶颈时，出现了两条不同的道路，一条是在SDRAM基础上发展起来的DDR SDRAM，它通过在一个时钟周期内的两倍采样率来达到频率倍增的效果。另一条是串行内存总线RAMBUS，由于串行总线的频率可以做得很高，现在的RDRAM采用了8bit Prefetch，比DDR要先进许多，因此在内存带宽上处于领先地位。但是随着市场的发展，DDR开始成为主流，而RDRAM的市场萎缩到高端工作站上。在SDRAM的发展过程中也出现过其它一些很有希望的技术，最有可能成功的应该算是QDR，故名思意QDR可以在一个时钟周期内进行四次数据传输，在同样频率下内存带宽是DDR的两倍，而且QDR内存仍然使用DDR颗粒，QDR也就是四倍数据传输率。不过没有主流芯片组厂商支持QDR，反而是QBM获得了VIA的青睐。 [2]
原理
  QBM模组由DDR SDRAM颗粒和QBM10寄存器构成QBM的芯片组简单地说就是使用了一个传统的64位DDR SDRAM内存接口，其中再整合进支持QBM模块的内存控制器。它的一个模组最小需要16片DDR SDRAM颗粒，这些颗粒中的8颗组成第一个段（bank），其它的颗粒组成第二个段。它们分别占用DIMM的两侧，QBM模组仍然采用184pin的接口，和现在的DDR SDRAM模组一样，接口电气规范是STTL_2，2.5V工作电压需要主板上提供总线终结电阻。 
QBM模组上有8颗寄存器（registers，QBM-10，分别针对8颗DDR SDRAM颗粒），这些寄存器的作用和锁相环（PLL）电路一样，通过这个锁相环电路可以使时钟信号延迟90度，它把第二个bank的信号的相位进行了90度延迟，而第一个bank仍然使用原始的时钟相位。  QBM技术示意图8个寄存器还有FET作用，所谓FET就是一个电路的切换开关，在每个时钟周期里循环切换两个bank来传输信号，因为有90度的相位延迟，因此在一个时钟周期中可以传输四位数据，也就是说最终的结果是在每个时钟周期可以得到两部的DDR数据传输率，每pin每个时钟周期可以传输4bit的数据，这也是Quad Band Memory名字的由来。
QBM结构在不增加存储器基准频率（内存总线工作频率）的条件下增加了存储器子系统的数据带宽。  FET开关工作原理示意图QBM利用现有的DDR SDRAM和一种"2到1" FET开关；一种具有基准频率输出、基准频率的90度相移输出以及双倍基准频率输出的锁相环(PLL)来实现4倍的内存带宽（相对于同基准频率的SDRAM）。 
QBM利用了数据在接收器端（指芯片组中的内存控制器）没有必要保持长时间有效。当基准频率为100 MHz时，每个DDR器件输出的数据位的理想保持时间是5纳秒。而当接收器的设置和保持时间不足1纳秒时，很多时间被浪费掉（接收器等待内存数据）。为了降低位时间，就必须提高基准频率。为了避免高频带来的问题，QBM将每个位时间分割，使另外一个有效的数据位插入到前一个数据位没有占用的时间段内的方法。简单地说，QBM是一种"位填塞"(bit packing)机制。 下面的时序图中大家可以比较清楚的看到这种"位填塞"(bit packing)机制，这需要内存控制器作一些改进。  QBM的时序图QBM将两颗DDR芯片连接到一个"2到1"的FET开关，它们具有相同的基准频率,只是其中一个器件的时钟有90度（或者1/4周期）的相移，因此传输到接收器的数据位是DDR所产生的数据位的两倍。在一个时钟周期，有四位被"填塞"，QBM可以达到DDR I两倍的数据传输率。
历程
前途似锦2001年1月23~24日，在美国加州圣·乔治召开的Platform Conference会上，美国内存模块制造商Kentron展示了QBM技术。通过这种技术可以实现在一个时钟周期内4次数据传输，可以将目前的传统DDR内存在同等工作频率下，把数据传输带宽提升整整一倍，从根本上解决了DDR内存相对于RDRAM内存的不足之处，同时这种技术在目前的任何一种DDR内存上都能够发挥同样的作用。
而负责外部控制QBM运行的重要部件FET模块的成本极低。一颗FET模块仅需要1美元左右，通过这个FET模块，除了可以配合目前的DDR内存达到更高的速度以外，还能够减小系统的功耗，提高内存密度以及达到更快的系统总线速度，低成本实现高性能。也就是说，QBM内存的成本能够得到很好的控制，其成本理论上同DDR内存差不多。
鉴于QBM的良好发展前景，虽然很少有内存厂商直接表示对于QBM技术的支持，但是意法电子(ST Micro Electronics)、Integrated Circuit System和Actel三家著名的半导体公司已经公开表示支持QBM技术。Kentron公司也公开表示支持，目前正在和多家公司进行详细的洽谈工作，其中包括DDR内存架构的倡导者VIA，以及正在涉足芯片组研发领域的显卡业界霸主NVIDIA公司。同时业界也传出了有关SiS、ALi等芯片组厂商以及ATi意在支持QBM的传言。风光无限2003年8月，QuakeCon游戏大会上VIA首次展示了其Intel Pentium4平台最新芯片组PT880，并宣布该芯片组除了会支持双通道传统DDR内存的同时还会支持双通道QBM内存，使得一时间该芯片备受关注。公开露面  QBM芯片组样品在Compute  x2004展会上，VIA首次公开展示其QBM内存，演示了QBM内存在p4平台上的工作。展示的产品似乎使用双通道工作模式，QMB内存的工作频率为533MHz，可看到内存产品在2004年4月21日出厂，但它仍只是一款工程样品。无奈夭折2004年11月12日，VIA的威盛电子芯片暨绘图芯片业务处副总监许伟德生先向记者透露，由于QBM缺乏内存厂商的支持，加上DDR2的普及，QBM内存已没有多余的生存空间，VIA的芯片组将不会再对QBM内存作出支持，并终止了对QBM内存的研发工作。