; LLVM IR from gem5/gem5 :: ext/softfloat (s_roundToUI32)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@softfloat_exceptionFlags = external global i8, align 1

; Function Attrs: nounwind uwtable
define dso_local i64 @softfloat_roundToUI32(i1 noundef zeroext %0, i64 noundef %1, i8 noundef zeroext %2, i1 noundef zeroext %3) #0 {
  %5 = alloca i64, align 8
  %6 = alloca i8, align 1
  %7 = alloca i64, align 8
  %8 = alloca i8, align 1
  %9 = alloca i8, align 1
  %10 = alloca i8, align 1
  %11 = alloca i64, align 8
  %12 = alloca i64, align 8
  %13 = alloca i64, align 8
  %14 = alloca i32, align 4
  %15 = zext i1 %0 to i8
  store i8 %15, ptr %6, align 1, !tbaa !5
  store i64 %1, ptr %7, align 8, !tbaa !9
  store i8 %2, ptr %8, align 1, !tbaa !11
  %16 = zext i1 %3 to i8
  store i8 %16, ptr %9, align 1, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 1, ptr %10) #3
  call void @llvm.lifetime.start.p0(i64 8, ptr %11) #3
  call void @llvm.lifetime.start.p0(i64 8, ptr %12) #3
  call void @llvm.lifetime.start.p0(i64 8, ptr %13) #3
  %17 = load i8, ptr %8, align 1, !tbaa !11
  %18 = zext i8 %17 to i32
  %19 = icmp eq i32 %18, 0
  %20 = zext i1 %19 to i8
  store i8 %20, ptr %10, align 1, !tbaa !5
  store i64 2048, ptr %11, align 8, !tbaa !9
  %21 = load i8, ptr %10, align 1, !tbaa !5, !range !12, !noundef !13
  %22 = trunc i8 %21 to i1
  br i1 %22, label %38, label %23

23:                                               ; preds = %4
  %24 = load i8, ptr %8, align 1, !tbaa !11
  %25 = zext i8 %24 to i32
  %26 = icmp ne i32 %25, 4
  br i1 %26, label %27, label %38

27:                                               ; preds = %23
  %28 = load i8, ptr %8, align 1, !tbaa !11
  %29 = zext i8 %28 to i32
  %30 = load i8, ptr %6, align 1, !tbaa !5, !range !12, !noundef !13
  %31 = trunc i8 %30 to i1
  %32 = zext i1 %31 to i64
  %33 = select i1 %31, i32 2, i32 3
  %34 = icmp eq i32 %29, %33
  %35 = zext i1 %34 to i64
  %36 = select i1 %34, i32 4095, i32 0
  %37 = sext i32 %36 to i64
  store i64 %37, ptr %11, align 8, !tbaa !9
  br label %38

38:                                               ; preds = %27, %23, %4
  %39 = load i64, ptr %7, align 8, !tbaa !9
  %40 = and i64 %39, 4095
  store i64 %40, ptr %12, align 8, !tbaa !9
  %41 = load i64, ptr %11, align 8, !tbaa !9
  %42 = load i64, ptr %7, align 8, !tbaa !9
  %43 = add i64 %42, %41
  store i64 %43, ptr %7, align 8, !tbaa !9
  %44 = load i64, ptr %7, align 8, !tbaa !9
  %45 = and i64 %44, -17592186044416
  %46 = icmp ne i64 %45, 0
  br i1 %46, label %47, label %48

47:                                               ; preds = %38
  br label %83

48:                                               ; preds = %38
  %49 = load i64, ptr %7, align 8, !tbaa !9
  %50 = lshr i64 %49, 12
  store i64 %50, ptr %13, align 8, !tbaa !9
  %51 = load i64, ptr %12, align 8, !tbaa !9
  %52 = xor i64 %51, 2048
  %53 = icmp ne i64 %52, 0
  %54 = xor i1 %53, true
  %55 = zext i1 %54 to i32
  %56 = load i8, ptr %10, align 1, !tbaa !5, !range !12, !noundef !13
  %57 = trunc i8 %56 to i1
  %58 = zext i1 %57 to i32
  %59 = and i32 %55, %58
  %60 = sext i32 %59 to i64
  %61 = xor i64 %60, -1
  %62 = load i64, ptr %13, align 8, !tbaa !9
  %63 = and i64 %62, %61
  store i64 %63, ptr %13, align 8, !tbaa !9
  %64 = load i8, ptr %6, align 1, !tbaa !5, !range !12, !noundef !13
  %65 = trunc i8 %64 to i1
  br i1 %65, label %66, label %70

66:                                               ; preds = %48
  %67 = load i64, ptr %13, align 8, !tbaa !9
  %68 = icmp ne i64 %67, 0
  br i1 %68, label %69, label %70

69:                                               ; preds = %66
  br label %83

70:                                               ; preds = %66, %48
  %71 = load i8, ptr %9, align 1, !tbaa !5, !range !12, !noundef !13
  %72 = trunc i8 %71 to i1
  br i1 %72, label %73, label %81

73:                                               ; preds = %70
  %74 = load i64, ptr %12, align 8, !tbaa !9
  %75 = icmp ne i64 %74, 0
  br i1 %75, label %76, label %81

76:                                               ; preds = %73
  %77 = load i8, ptr @softfloat_exceptionFlags, align 1, !tbaa !11
  %78 = zext i8 %77 to i32
  %79 = or i32 %78, 1
  %80 = trunc i32 %79 to i8
  store i8 %80, ptr @softfloat_exceptionFlags, align 1, !tbaa !11
  br label %81

81:                                               ; preds = %76, %73, %70
  %82 = load i64, ptr %13, align 8, !tbaa !9
  store i64 %82, ptr %5, align 8
  store i32 1, ptr %14, align 4
  br label %89

83:                                               ; preds = %69, %47
  call void @softfloat_raiseFlags(i8 noundef zeroext 16)
  %84 = load i8, ptr %6, align 1, !tbaa !5, !range !12, !noundef !13
  %85 = trunc i8 %84 to i1
  %86 = zext i1 %85 to i64
  %87 = select i1 %85, i32 0, i32 -1
  %88 = zext i32 %87 to i64
  store i64 %88, ptr %5, align 8
  store i32 1, ptr %14, align 4
  br label %89

89:                                               ; preds = %83, %81
  call void @llvm.lifetime.end.p0(i64 8, ptr %13) #3
  call void @llvm.lifetime.end.p0(i64 8, ptr %12) #3
  call void @llvm.lifetime.end.p0(i64 8, ptr %11) #3
  call void @llvm.lifetime.end.p0(i64 1, ptr %10) #3
  %90 = load i64, ptr %5, align 8
  ret i64 %90
}

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

declare void @softfloat_raiseFlags(i8 noundef zeroext) #2

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"_Bool", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"long", !7, i64 0}
!11 = !{!7, !7, i64 0}
!12 = !{i8 0, i8 2}
!13 = !{}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@softfloat_exceptionFlags = external local_unnamed_addr global i8, align 1

; Function Attrs: nounwind uwtable
define dso_local range(i64 0, 4503599627370496) i64 @softfloat_roundToUI32(i1 noundef zeroext %0, i64 noundef %1, i8 noundef zeroext %2, i1 noundef zeroext %3) local_unnamed_addr #0 {
  %5 = icmp eq i8 %2, 0
  %6 = icmp ne i8 %2, 4
  %or.cond = xor i1 %5, %6
  %7 = zext i8 %2 to i32
  %8 = select i1 %0, i32 2, i32 3
  %9 = icmp eq i32 %8, %7
  %10 = select i1 %9, i64 4095, i64 0
  %.026 = select i1 %or.cond, i64 %10, i64 2048
  %11 = and i64 %1, 4095
  %12 = add i64 %.026, %1
  %.not = icmp ult i64 %12, 17592186044416
  br i1 %.not, label %13, label %25

13:                                               ; preds = %4
  %14 = lshr i64 %12, 12
  %.not28 = icmp eq i64 %11, 2048
  %15 = and i1 %.not28, %5
  %16 = zext i1 %15 to i64
  %17 = xor i64 %16, -1
  %18 = and i64 %14, %17
  %19 = icmp ne i64 %18, 0
  %or.cond4 = and i1 %19, %0
  br i1 %or.cond4, label %25, label %20

20:                                               ; preds = %13
  %21 = icmp ne i64 %11, 0
  %or.cond6 = and i1 %21, %3
  br i1 %or.cond6, label %22, label %27

22:                                               ; preds = %20
  %23 = load i8, ptr @softfloat_exceptionFlags, align 1, !tbaa !5
  %24 = or i8 %23, 1
  store i8 %24, ptr @softfloat_exceptionFlags, align 1, !tbaa !5
  br label %27

25:                                               ; preds = %13, %4
  tail call void @softfloat_raiseFlags(i8 noundef zeroext 16) #2
  %26 = select i1 %0, i64 0, i64 4294967295
  br label %27

27:                                               ; preds = %20, %22, %25
  %.0 = phi i64 [ %26, %25 ], [ %18, %22 ], [ %18, %20 ]
  ret i64 %.0
}

declare void @softfloat_raiseFlags(i8 noundef zeroext) local_unnamed_addr #1

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"omnipotent char", !7, i64 0}
!7 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass