; LLVM IR from gem5/gem5 :: src/systemc/tests/systemc/misc/sim/prime_do_while (prime_numgen)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%"class.sc_dt::sc_bv" = type { %"class.sc_dt::sc_bv_base" }
%"class.sc_dt::sc_bv_base" = type { %"class.sc_dt::sc_proxy", i32, i32, ptr }
%"class.sc_dt::sc_proxy" = type { ptr }
%struct.prime_numgen = type { %"class.sc_core::sc_module", %"class.sc_core::sc_in", ptr, ptr }
%"class.sc_core::sc_module" = type { %"class.sc_core::sc_object", %"class.sc_core::sc_process_host", %"class.sc_core::sc_sensitive", %"class.sc_core::sc_sensitive_pos", %"class.sc_core::sc_sensitive_neg", i8, ptr, i32, ptr, ptr }
%"class.sc_core::sc_object" = type { ptr, ptr, %"class.std::vector", %"class.std::vector.0", %"class.std::__cxx11::basic_string", ptr, ptr }
%"class.std::vector" = type { %"struct.std::_Vector_base" }
%"struct.std::_Vector_base" = type { %"struct.std::_Vector_base<sc_core::sc_event *, std::allocator<sc_core::sc_event *>>::_Vector_impl" }
%"struct.std::_Vector_base<sc_core::sc_event *, std::allocator<sc_core::sc_event *>>::_Vector_impl" = type { %"struct.std::_Vector_base<sc_core::sc_event *, std::allocator<sc_core::sc_event *>>::_Vector_impl_data" }
%"struct.std::_Vector_base<sc_core::sc_event *, std::allocator<sc_core::sc_event *>>::_Vector_impl_data" = type { ptr, ptr, ptr }
%"class.std::vector.0" = type { %"struct.std::_Vector_base.1" }
%"struct.std::_Vector_base.1" = type { %"struct.std::_Vector_base<sc_core::sc_object *, std::allocator<sc_core::sc_object *>>::_Vector_impl" }
%"struct.std::_Vector_base<sc_core::sc_object *, std::allocator<sc_core::sc_object *>>::_Vector_impl" = type { %"struct.std::_Vector_base<sc_core::sc_object *, std::allocator<sc_core::sc_object *>>::_Vector_impl_data" }
%"struct.std::_Vector_base<sc_core::sc_object *, std::allocator<sc_core::sc_object *>>::_Vector_impl_data" = type { ptr, ptr, ptr }
%"class.std::__cxx11::basic_string" = type { %"struct.std::__cxx11::basic_string<char>::_Alloc_hider", i64, %union.anon }
%"struct.std::__cxx11::basic_string<char>::_Alloc_hider" = type { ptr }
%union.anon = type { i64, [8 x i8] }
%"class.sc_core::sc_process_host" = type { ptr }
%"class.sc_core::sc_sensitive" = type { ptr, i32, ptr }
%"class.sc_core::sc_sensitive_pos" = type { ptr, i32, ptr }
%"class.sc_core::sc_sensitive_neg" = type { ptr, i32, ptr }
%"class.sc_core::sc_in" = type { %"class.sc_core::sc_port", ptr, ptr, ptr, ptr }
%"class.sc_core::sc_port" = type { %"class.sc_core::sc_port_b" }
%"class.sc_core::sc_port_b" = type { %"class.sc_core::sc_port_base", ptr, %"class.std::vector.8" }
%"class.sc_core::sc_port_base" = type { %"class.sc_core::sc_object", ptr }
%"class.std::vector.8" = type { %"struct.std::_Vector_base.9" }
%"struct.std::_Vector_base.9" = type { %"struct.std::_Vector_base<sc_core::sc_signal_in_if<bool> *, std::allocator<sc_core::sc_signal_in_if<bool> *>>::_Vector_impl" }
%"struct.std::_Vector_base<sc_core::sc_signal_in_if<bool> *, std::allocator<sc_core::sc_signal_in_if<bool> *>>::_Vector_impl" = type { %"struct.std::_Vector_base<sc_core::sc_signal_in_if<bool> *, std::allocator<sc_core::sc_signal_in_if<bool> *>>::_Vector_impl_data" }
%"struct.std::_Vector_base<sc_core::sc_signal_in_if<bool> *, std::allocator<sc_core::sc_signal_in_if<bool> *>>::_Vector_impl_data" = type { ptr, ptr, ptr }

@_ZZN12prime_numgen5entryEvE2p2 = external hidden global i32, align 4
@_ZZN12prime_numgen5entryEvE2p3 = external hidden global i32, align 4
@_ZZN12prime_numgen5entryEvE2p5 = external hidden global i32, align 4
@_ZZN12prime_numgen5entryEvE2p7 = external hidden global i32, align 4
@_ZZN12prime_numgen5entryEvE3p11 = external hidden global i32, align 4
@_ZZN12prime_numgen5entryEvE3p13 = external hidden global i32, align 4
@_ZZN12prime_numgen5entryEvE3p17 = external hidden global i32, align 4
@_ZZN12prime_numgen5entryEvE3p19 = external hidden global i32, align 4
@_ZZN12prime_numgen5entryEvE3p23 = external hidden global i32, align 4
@_ZZN12prime_numgen5entryEvE3p29 = external hidden global i32, align 4

; Function Attrs: mustprogress uwtable
define dso_local void @_ZN12prime_numgen5entryEv(ptr noundef nonnull align 8 dereferenceable(432) %0) #0 align 2 personality ptr @__gxx_personality_v0 {
  %2 = alloca ptr, align 8
  %3 = alloca %"class.sc_dt::sc_bv", align 8
  %4 = alloca ptr, align 8
  %5 = alloca i32, align 4
  store ptr %0, ptr %2, align 8, !tbaa !5
  %6 = load ptr, ptr %2, align 8
  br label %7

7:                                                ; preds = %210, %1
  %8 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p2, align 4, !tbaa !9
  %9 = icmp ne i32 %8, 0
  br i1 %9, label %10, label %49

10:                                               ; preds = %7
  %11 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p3, align 4, !tbaa !9
  %12 = icmp ne i32 %11, 0
  br i1 %12, label %49, label %13

13:                                               ; preds = %10
  %14 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p5, align 4, !tbaa !9
  %15 = icmp ne i32 %14, 0
  br i1 %15, label %49, label %16

16:                                               ; preds = %13
  %17 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p7, align 4, !tbaa !9
  %18 = icmp ne i32 %17, 0
  br i1 %18, label %49, label %19

19:                                               ; preds = %16
  %20 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p11, align 4, !tbaa !9
  %21 = icmp ne i32 %20, 0
  br i1 %21, label %49, label %22

22:                                               ; preds = %19
  %23 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p13, align 4, !tbaa !9
  %24 = icmp ne i32 %23, 0
  br i1 %24, label %49, label %25

25:                                               ; preds = %22
  %26 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p17, align 4, !tbaa !9
  %27 = icmp ne i32 %26, 0
  br i1 %27, label %49, label %28

28:                                               ; preds = %25
  %29 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p19, align 4, !tbaa !9
  %30 = icmp ne i32 %29, 0
  br i1 %30, label %49, label %31

31:                                               ; preds = %28
  %32 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p23, align 4, !tbaa !9
  %33 = icmp ne i32 %32, 0
  br i1 %33, label %49, label %34

34:                                               ; preds = %31
  %35 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p29, align 4, !tbaa !9
  %36 = icmp ne i32 %35, 0
  br i1 %36, label %49, label %37

37:                                               ; preds = %34
  %38 = getelementptr inbounds %struct.prime_numgen, ptr %6, i32 0, i32 3
  %39 = load ptr, ptr %38, align 8, !tbaa !11
  call void @llvm.lifetime.start.p0(i64 24, ptr %3) #3
  %40 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p2, align 4, !tbaa !9
  call void @_ZN5sc_dt5sc_bvILi16EEC2Ej(ptr noundef nonnull align 8 dereferenceable(24) %3, i32 noundef %40)
  %41 = load ptr, ptr %39, align 8, !tbaa !42
  %42 = getelementptr inbounds ptr, ptr %41, i64 9
  %43 = load ptr, ptr %42, align 8
  invoke void %43(ptr noundef nonnull align 8 dereferenceable(232) %39, ptr noundef nonnull align 8 dereferenceable(24) %3)
          to label %44 unwind label %45

44:                                               ; preds = %37
  call void @_ZN5sc_dt10sc_bv_baseD2Ev(ptr noundef nonnull align 8 dereferenceable(24) %3) #3
  call void @llvm.lifetime.end.p0(i64 24, ptr %3) #3
  call void @_ZN7sc_core9sc_module4waitEv(ptr noundef nonnull align 8 dereferenceable(232) %6)
  br label %49

45:                                               ; preds = %37
  %46 = landingpad { ptr, i32 }
          cleanup
  %47 = extractvalue { ptr, i32 } %46, 0
  store ptr %47, ptr %4, align 8
  %48 = extractvalue { ptr, i32 } %46, 1
  store i32 %48, ptr %5, align 4
  call void @_ZN5sc_dt10sc_bv_baseD2Ev(ptr noundef nonnull align 8 dereferenceable(24) %3) #3
  call void @llvm.lifetime.end.p0(i64 24, ptr %3) #3
  br label %211

49:                                               ; preds = %44, %34, %31, %28, %25, %22, %19, %16, %13, %10, %7
  %50 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p7, align 4, !tbaa !9
  %51 = icmp ne i32 %50, 0
  br i1 %51, label %52, label %62

52:                                               ; preds = %49
  %53 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p13, align 4, !tbaa !9
  %54 = icmp ne i32 %53, 0
  br i1 %54, label %55, label %62

55:                                               ; preds = %52
  %56 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p7, align 4, !tbaa !9
  %57 = add i32 %56, -1
  store i32 %57, ptr @_ZZN12prime_numgen5entryEvE2p7, align 4, !tbaa !9
  %58 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p13, align 4, !tbaa !9
  %59 = add i32 %58, -1
  store i32 %59, ptr @_ZZN12prime_numgen5entryEvE3p13, align 4, !tbaa !9
  %60 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p17, align 4, !tbaa !9
  %61 = add i32 %60, 1
  store i32 %61, ptr @_ZZN12prime_numgen5entryEvE3p17, align 4, !tbaa !9
  br label %210

62:                                               ; preds = %52, %49
  %63 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p5, align 4, !tbaa !9
  %64 = icmp ne i32 %63, 0
  br i1 %64, label %65, label %79

65:                                               ; preds = %62
  %66 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p17, align 4, !tbaa !9
  %67 = icmp ne i32 %66, 0
  br i1 %67, label %68, label %79

68:                                               ; preds = %65
  %69 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p5, align 4, !tbaa !9
  %70 = add i32 %69, -1
  store i32 %70, ptr @_ZZN12prime_numgen5entryEvE2p5, align 4, !tbaa !9
  %71 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p17, align 4, !tbaa !9
  %72 = add i32 %71, -1
  store i32 %72, ptr @_ZZN12prime_numgen5entryEvE3p17, align 4, !tbaa !9
  %73 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p2, align 4, !tbaa !9
  %74 = add i32 %73, 1
  store i32 %74, ptr @_ZZN12prime_numgen5entryEvE2p2, align 4, !tbaa !9
  %75 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p3, align 4, !tbaa !9
  %76 = add i32 %75, 1
  store i32 %76, ptr @_ZZN12prime_numgen5entryEvE2p3, align 4, !tbaa !9
  %77 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p13, align 4, !tbaa !9
  %78 = add i32 %77, 1
  store i32 %78, ptr @_ZZN12prime_numgen5entryEvE3p13, align 4, !tbaa !9
  br label %209

79:                                               ; preds = %65, %62
  %80 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p3, align 4, !tbaa !9
  %81 = icmp ne i32 %80, 0
  br i1 %81, label %82, label %92

82:                                               ; preds = %79
  %83 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p17, align 4, !tbaa !9
  %84 = icmp ne i32 %83, 0
  br i1 %84, label %85, label %92

85:                                               ; preds = %82
  %86 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p3, align 4, !tbaa !9
  %87 = add i32 %86, -1
  store i32 %87, ptr @_ZZN12prime_numgen5entryEvE2p3, align 4, !tbaa !9
  %88 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p17, align 4, !tbaa !9
  %89 = add i32 %88, -1
  store i32 %89, ptr @_ZZN12prime_numgen5entryEvE3p17, align 4, !tbaa !9
  %90 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p19, align 4, !tbaa !9
  %91 = add i32 %90, 1
  store i32 %91, ptr @_ZZN12prime_numgen5entryEvE3p19, align 4, !tbaa !9
  br label %208

92:                                               ; preds = %82, %79
  %93 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p2, align 4, !tbaa !9
  %94 = icmp ne i32 %93, 0
  br i1 %94, label %95, label %105

95:                                               ; preds = %92
  %96 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p19, align 4, !tbaa !9
  %97 = icmp ne i32 %96, 0
  br i1 %97, label %98, label %105

98:                                               ; preds = %95
  %99 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p2, align 4, !tbaa !9
  %100 = add i32 %99, -1
  store i32 %100, ptr @_ZZN12prime_numgen5entryEvE2p2, align 4, !tbaa !9
  %101 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p19, align 4, !tbaa !9
  %102 = add i32 %101, -1
  store i32 %102, ptr @_ZZN12prime_numgen5entryEvE3p19, align 4, !tbaa !9
  %103 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p23, align 4, !tbaa !9
  %104 = add i32 %103, 1
  store i32 %104, ptr @_ZZN12prime_numgen5entryEvE3p23, align 4, !tbaa !9
  br label %207

105:                                              ; preds = %95, %92
  %106 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p3, align 4, !tbaa !9
  %107 = icmp ne i32 %106, 0
  br i1 %107, label %108, label %118

108:                                              ; preds = %105
  %109 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p11, align 4, !tbaa !9
  %110 = icmp ne i32 %109, 0
  br i1 %110, label %111, label %118

111:                                              ; preds = %108
  %112 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p3, align 4, !tbaa !9
  %113 = add i32 %112, -1
  store i32 %113, ptr @_ZZN12prime_numgen5entryEvE2p3, align 4, !tbaa !9
  %114 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p11, align 4, !tbaa !9
  %115 = add i32 %114, -1
  store i32 %115, ptr @_ZZN12prime_numgen5entryEvE3p11, align 4, !tbaa !9
  %116 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p29, align 4, !tbaa !9
  %117 = add i32 %116, 1
  store i32 %117, ptr @_ZZN12prime_numgen5entryEvE3p29, align 4, !tbaa !9
  br label %206

118:                                              ; preds = %108, %105
  %119 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p29, align 4, !tbaa !9
  %120 = icmp ne i32 %119, 0
  br i1 %120, label %121, label %128

121:                                              ; preds = %118
  %122 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p29, align 4, !tbaa !9
  %123 = add i32 %122, -1
  store i32 %123, ptr @_ZZN12prime_numgen5entryEvE3p29, align 4, !tbaa !9
  %124 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p7, align 4, !tbaa !9
  %125 = add i32 %124, 1
  store i32 %125, ptr @_ZZN12prime_numgen5entryEvE2p7, align 4, !tbaa !9
  %126 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p11, align 4, !tbaa !9
  %127 = add i32 %126, 1
  store i32 %127, ptr @_ZZN12prime_numgen5entryEvE3p11, align 4, !tbaa !9
  br label %205

128:                                              ; preds = %118
  %129 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p23, align 4, !tbaa !9
  %130 = icmp ne i32 %129, 0
  br i1 %130, label %131, label %138

131:                                              ; preds = %128
  %132 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p23, align 4, !tbaa !9
  %133 = add i32 %132, -1
  store i32 %133, ptr @_ZZN12prime_numgen5entryEvE3p23, align 4, !tbaa !9
  %134 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p5, align 4, !tbaa !9
  %135 = add i32 %134, 1
  store i32 %135, ptr @_ZZN12prime_numgen5entryEvE2p5, align 4, !tbaa !9
  %136 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p19, align 4, !tbaa !9
  %137 = add i32 %136, 1
  store i32 %137, ptr @_ZZN12prime_numgen5entryEvE3p19, align 4, !tbaa !9
  br label %204

138:                                              ; preds = %128
  %139 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p19, align 4, !tbaa !9
  %140 = icmp ne i32 %139, 0
  br i1 %140, label %141, label %148

141:                                              ; preds = %138
  %142 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p19, align 4, !tbaa !9
  %143 = add i32 %142, -1
  store i32 %143, ptr @_ZZN12prime_numgen5entryEvE3p19, align 4, !tbaa !9
  %144 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p7, align 4, !tbaa !9
  %145 = add i32 %144, 1
  store i32 %145, ptr @_ZZN12prime_numgen5entryEvE2p7, align 4, !tbaa !9
  %146 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p11, align 4, !tbaa !9
  %147 = add i32 %146, 1
  store i32 %147, ptr @_ZZN12prime_numgen5entryEvE3p11, align 4, !tbaa !9
  br label %203

148:                                              ; preds = %138
  %149 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p17, align 4, !tbaa !9
  %150 = icmp ne i32 %149, 0
  br i1 %150, label %151, label %152

151:                                              ; preds = %148
  store i32 0, ptr @_ZZN12prime_numgen5entryEvE3p17, align 4, !tbaa !9
  br label %202

152:                                              ; preds = %148
  %153 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p13, align 4, !tbaa !9
  %154 = icmp ne i32 %153, 0
  br i1 %154, label %155, label %160

155:                                              ; preds = %152
  %156 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p13, align 4, !tbaa !9
  %157 = add i32 %156, -1
  store i32 %157, ptr @_ZZN12prime_numgen5entryEvE3p13, align 4, !tbaa !9
  %158 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p11, align 4, !tbaa !9
  %159 = add i32 %158, 1
  store i32 %159, ptr @_ZZN12prime_numgen5entryEvE3p11, align 4, !tbaa !9
  br label %201

160:                                              ; preds = %152
  %161 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p11, align 4, !tbaa !9
  %162 = icmp ne i32 %161, 0
  br i1 %162, label %163, label %168

163:                                              ; preds = %160
  %164 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p11, align 4, !tbaa !9
  %165 = add i32 %164, -1
  store i32 %165, ptr @_ZZN12prime_numgen5entryEvE3p11, align 4, !tbaa !9
  %166 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p13, align 4, !tbaa !9
  %167 = add i32 %166, 1
  store i32 %167, ptr @_ZZN12prime_numgen5entryEvE3p13, align 4, !tbaa !9
  br label %200

168:                                              ; preds = %160
  %169 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p2, align 4, !tbaa !9
  %170 = icmp ne i32 %169, 0
  br i1 %170, label %171, label %183

171:                                              ; preds = %168
  %172 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p7, align 4, !tbaa !9
  %173 = icmp ne i32 %172, 0
  br i1 %173, label %174, label %183

174:                                              ; preds = %171
  %175 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p2, align 4, !tbaa !9
  %176 = add i32 %175, -1
  store i32 %176, ptr @_ZZN12prime_numgen5entryEvE2p2, align 4, !tbaa !9
  %177 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p7, align 4, !tbaa !9
  %178 = add i32 %177, -1
  store i32 %178, ptr @_ZZN12prime_numgen5entryEvE2p7, align 4, !tbaa !9
  %179 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p3, align 4, !tbaa !9
  %180 = add i32 %179, 1
  store i32 %180, ptr @_ZZN12prime_numgen5entryEvE2p3, align 4, !tbaa !9
  %181 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p5, align 4, !tbaa !9
  %182 = add i32 %181, 1
  store i32 %182, ptr @_ZZN12prime_numgen5entryEvE2p5, align 4, !tbaa !9
  br label %199

183:                                              ; preds = %171, %168
  %184 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p2, align 4, !tbaa !9
  %185 = icmp ne i32 %184, 0
  br i1 %185, label %186, label %193

186:                                              ; preds = %183
  %187 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p2, align 4, !tbaa !9
  %188 = add i32 %187, -1
  store i32 %188, ptr @_ZZN12prime_numgen5entryEvE2p2, align 4, !tbaa !9
  %189 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p3, align 4, !tbaa !9
  %190 = add i32 %189, 1
  store i32 %190, ptr @_ZZN12prime_numgen5entryEvE2p3, align 4, !tbaa !9
  %191 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p5, align 4, !tbaa !9
  %192 = add i32 %191, 1
  store i32 %192, ptr @_ZZN12prime_numgen5entryEvE2p5, align 4, !tbaa !9
  br label %198

193:                                              ; preds = %183
  %194 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p5, align 4, !tbaa !9
  %195 = add i32 %194, 1
  store i32 %195, ptr @_ZZN12prime_numgen5entryEvE2p5, align 4, !tbaa !9
  %196 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p11, align 4, !tbaa !9
  %197 = add i32 %196, 1
  store i32 %197, ptr @_ZZN12prime_numgen5entryEvE3p11, align 4, !tbaa !9
  br label %198

198:                                              ; preds = %193, %186
  br label %199

199:                                              ; preds = %198, %174
  br label %200

200:                                              ; preds = %199, %163
  br label %201

201:                                              ; preds = %200, %155
  br label %202

202:                                              ; preds = %201, %151
  br label %203

203:                                              ; preds = %202, %141
  br label %204

204:                                              ; preds = %203, %131
  br label %205

205:                                              ; preds = %204, %121
  br label %206

206:                                              ; preds = %205, %111
  br label %207

207:                                              ; preds = %206, %98
  br label %208

208:                                              ; preds = %207, %85
  br label %209

209:                                              ; preds = %208, %68
  br label %210

210:                                              ; preds = %209, %55
  br label %7, !llvm.loop !44

211:                                              ; preds = %45
  %212 = load ptr, ptr %4, align 8
  %213 = load i32, ptr %5, align 4
  %214 = insertvalue { ptr, i32 } poison, ptr %212, 0
  %215 = insertvalue { ptr, i32 } %214, i32 %213, 1
  resume { ptr, i32 } %215
}

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: mustprogress uwtable
declare dso_local void @_ZN5sc_dt5sc_bvILi16EEC2Ej(ptr noundef nonnull align 8 dereferenceable(24), i32 noundef) unnamed_addr #0 align 2

declare i32 @__gxx_personality_v0(...)

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: mustprogress uwtable
declare dso_local void @_ZN7sc_core9sc_module4waitEv(ptr noundef nonnull align 8 dereferenceable(232)) #0 align 2

; Function Attrs: mustprogress nounwind uwtable
declare dso_local void @_ZN5sc_dt10sc_bv_baseD2Ev(ptr noundef nonnull align 8 dereferenceable(24)) unnamed_addr #2 align 2

attributes #0 = { mustprogress uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { mustprogress nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}
!11 = !{!12, !6, i64 424}
!12 = !{!"_ZTS12prime_numgen", !13, i64 0, !34, i64 232, !6, i64 416, !6, i64 424}
!13 = !{!"_ZTSN7sc_core9sc_moduleE", !14, i64 0, !26, i64 112, !27, i64 120, !29, i64 144, !31, i64 168, !33, i64 192, !6, i64 200, !10, i64 208, !6, i64 216, !6, i64 224}
!14 = !{!"_ZTSN7sc_core9sc_objectE", !6, i64 8, !15, i64 16, !19, i64 40, !23, i64 64, !6, i64 96, !6, i64 104}
!15 = !{!"_ZTSSt6vectorIPN7sc_core8sc_eventESaIS2_EE", !16, i64 0}
!16 = !{!"_ZTSSt12_Vector_baseIPN7sc_core8sc_eventESaIS2_EE", !17, i64 0}
!17 = !{!"_ZTSNSt12_Vector_baseIPN7sc_core8sc_eventESaIS2_EE12_Vector_implE", !18, i64 0}
!18 = !{!"_ZTSNSt12_Vector_baseIPN7sc_core8sc_eventESaIS2_EE17_Vector_impl_dataE", !6, i64 0, !6, i64 8, !6, i64 16}
!19 = !{!"_ZTSSt6vectorIPN7sc_core9sc_objectESaIS2_EE", !20, i64 0}
!20 = !{!"_ZTSSt12_Vector_baseIPN7sc_core9sc_objectESaIS2_EE", !21, i64 0}
!21 = !{!"_ZTSNSt12_Vector_baseIPN7sc_core9sc_objectESaIS2_EE12_Vector_implE", !22, i64 0}
!22 = !{!"_ZTSNSt12_Vector_baseIPN7sc_core9sc_objectESaIS2_EE17_Vector_impl_dataE", !6, i64 0, !6, i64 8, !6, i64 16}
!23 = !{!"_ZTSNSt7__cxx1112basic_stringIcSt11char_traitsIcESaIcEEE", !24, i64 0, !25, i64 8, !7, i64 16}
!24 = !{!"_ZTSNSt7__cxx1112basic_stringIcSt11char_traitsIcESaIcEE12_Alloc_hiderE", !6, i64 0}
!25 = !{!"long", !7, i64 0}
!26 = !{!"_ZTSN7sc_core15sc_process_hostE"}
!27 = !{!"_ZTSN7sc_core12sc_sensitiveE", !6, i64 0, !28, i64 8, !6, i64 16}
!28 = !{!"_ZTSN7sc_core12sc_sensitiveUt_E", !7, i64 0}
!29 = !{!"_ZTSN7sc_core16sc_sensitive_posE", !6, i64 0, !30, i64 8, !6, i64 16}
!30 = !{!"_ZTSN7sc_core16sc_sensitive_posUt_E", !7, i64 0}
!31 = !{!"_ZTSN7sc_core16sc_sensitive_negE", !6, i64 0, !32, i64 8, !6, i64 16}
!32 = !{!"_ZTSN7sc_core16sc_sensitive_negUt_E", !7, i64 0}
!33 = !{!"bool", !7, i64 0}
!34 = !{!"_ZTSN7sc_core5sc_inIbEE", !35, i64 0, !6, i64 152, !6, i64 160, !6, i64 168, !6, i64 176}
!35 = !{!"_ZTSN7sc_core7sc_portINS_15sc_signal_in_ifIbEELi1ELNS_14sc_port_policyE0EEE", !36, i64 0}
!36 = !{!"_ZTSN7sc_core9sc_port_bINS_15sc_signal_in_ifIbEEEE", !37, i64 0, !6, i64 120, !38, i64 128}
!37 = !{!"_ZTSN7sc_core12sc_port_baseE", !14, i64 0, !6, i64 112}
!38 = !{!"_ZTSSt6vectorIPN7sc_core15sc_signal_in_ifIbEESaIS3_EE", !39, i64 0}
!39 = !{!"_ZTSSt12_Vector_baseIPN7sc_core15sc_signal_in_ifIbEESaIS3_EE", !40, i64 0}
!40 = !{!"_ZTSNSt12_Vector_baseIPN7sc_core15sc_signal_in_ifIbEESaIS3_EE12_Vector_implE", !41, i64 0}
!41 = !{!"_ZTSNSt12_Vector_baseIPN7sc_core15sc_signal_in_ifIbEESaIS3_EE17_Vector_impl_dataE", !6, i64 0, !6, i64 8, !6, i64 16}
!42 = !{!43, !43, i64 0}
!43 = !{!"vtable pointer", !8, i64 0}
!44 = distinct !{!44, !45}
!45 = !{!"llvm.loop.mustprogress"}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%"class.sc_dt::sc_bv" = type { %"class.sc_dt::sc_bv_base" }
%"class.sc_dt::sc_bv_base" = type { %"class.sc_dt::sc_proxy", i32, i32, ptr }
%"class.sc_dt::sc_proxy" = type { ptr }

@_ZZN12prime_numgen5entryEvE2p2 = external hidden local_unnamed_addr global i32, align 4
@_ZZN12prime_numgen5entryEvE2p3 = external hidden local_unnamed_addr global i32, align 4
@_ZZN12prime_numgen5entryEvE2p5 = external hidden local_unnamed_addr global i32, align 4
@_ZZN12prime_numgen5entryEvE2p7 = external hidden local_unnamed_addr global i32, align 4
@_ZZN12prime_numgen5entryEvE3p11 = external hidden local_unnamed_addr global i32, align 4
@_ZZN12prime_numgen5entryEvE3p13 = external hidden local_unnamed_addr global i32, align 4
@_ZZN12prime_numgen5entryEvE3p17 = external hidden local_unnamed_addr global i32, align 4
@_ZZN12prime_numgen5entryEvE3p19 = external hidden local_unnamed_addr global i32, align 4
@_ZZN12prime_numgen5entryEvE3p23 = external hidden local_unnamed_addr global i32, align 4
@_ZZN12prime_numgen5entryEvE3p29 = external hidden local_unnamed_addr global i32, align 4

; Function Attrs: mustprogress noreturn uwtable
define dso_local void @_ZN12prime_numgen5entryEv(ptr noundef nonnull align 8 dereferenceable(432) %0) local_unnamed_addr #0 align 2 personality ptr @__gxx_personality_v0 {
  %2 = alloca %"class.sc_dt::sc_bv", align 8
  %3 = getelementptr inbounds i8, ptr %0, i64 424
  %.pre41 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p2, align 4, !tbaa !5
  %.pre43 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p3, align 4
  %.pre45 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p5, align 4
  %.pre46 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p7, align 4
  %.pre48 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p11, align 4
  %.pre49 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p13, align 4
  %.pre50 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p17, align 4
  %.pre52 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p19, align 4
  %.pre54 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p23, align 4
  %.pre56 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p29, align 4
  br label %4

4:                                                ; preds = %.backedge, %1
  %5 = phi i32 [ %.pre41, %1 ], [ %.be, %.backedge ]
  %6 = phi i32 [ %.pre52, %1 ], [ %.be59, %.backedge ]
  %7 = phi i32 [ %.pre54, %1 ], [ %.be60, %.backedge ]
  %8 = phi i32 [ %.pre56, %1 ], [ %.be61, %.backedge ]
  %9 = phi i32 [ %.pre54, %1 ], [ %.be62, %.backedge ]
  %10 = phi i32 [ %.pre56, %1 ], [ %.be63, %.backedge ]
  %11 = phi i32 [ %.pre48, %1 ], [ %.be64, %.backedge ]
  %12 = phi i32 [ %.pre52, %1 ], [ %.be65, %.backedge ]
  %13 = phi i32 [ %.pre41, %1 ], [ %.be66, %.backedge ]
  %14 = phi i32 [ %.pre43, %1 ], [ %.be67, %.backedge ]
  %15 = phi i32 [ %.pre45, %1 ], [ %.be68, %.backedge ]
  %16 = phi i32 [ %.pre49, %1 ], [ %.be69, %.backedge ]
  %17 = phi i32 [ %.pre46, %1 ], [ %.be70, %.backedge ]
  %18 = phi i32 [ %.pre56, %1 ], [ %.be71, %.backedge ]
  %19 = phi i32 [ %.pre54, %1 ], [ %.be72, %.backedge ]
  %20 = phi i32 [ %.pre52, %1 ], [ %.be73, %.backedge ]
  %21 = phi i32 [ %.pre50, %1 ], [ %.be74, %.backedge ]
  %22 = phi i32 [ %.pre48, %1 ], [ %.be75, %.backedge ]
  %23 = phi i32 [ %.pre45, %1 ], [ %.be76, %.backedge ]
  %24 = phi i32 [ %.pre43, %1 ], [ %.be77, %.backedge ]
  %25 = phi i32 [ %.pre41, %1 ], [ %.be78, %.backedge ]
  %26 = icmp eq i32 %25, 0
  %27 = icmp ne i32 %24, 0
  %or.cond = select i1 %26, i1 true, i1 %27
  %28 = icmp ne i32 %23, 0
  %or.cond3 = select i1 %or.cond, i1 true, i1 %28
  %29 = icmp ne i32 %17, 0
  %or.cond5 = select i1 %or.cond3, i1 true, i1 %29
  %30 = icmp ne i32 %22, 0
  %or.cond7 = select i1 %or.cond5, i1 true, i1 %30
  %31 = icmp ne i32 %16, 0
  %or.cond9 = select i1 %or.cond7, i1 true, i1 %31
  %32 = icmp ne i32 %21, 0
  %or.cond11 = select i1 %or.cond9, i1 true, i1 %32
  %33 = icmp ne i32 %20, 0
  %or.cond13 = select i1 %or.cond11, i1 true, i1 %33
  %34 = icmp ne i32 %19, 0
  %or.cond15 = select i1 %or.cond13, i1 true, i1 %34
  %35 = icmp ne i32 %18, 0
  %or.cond17 = select i1 %or.cond15, i1 true, i1 %35
  br i1 %or.cond17, label %44, label %36

36:                                               ; preds = %4
  %37 = load ptr, ptr %3, align 8, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 24, ptr nonnull %2) #4
  call void @_ZN5sc_dt5sc_bvILi16EEC2Ej(ptr noundef nonnull align 8 dereferenceable(24) %2, i32 noundef %25)
  %38 = load ptr, ptr %37, align 8, !tbaa !41
  %39 = getelementptr inbounds i8, ptr %38, i64 72
  %40 = load ptr, ptr %39, align 8
  invoke void %40(ptr noundef nonnull align 8 dereferenceable(232) %37, ptr noundef nonnull align 8 dereferenceable(24) %2)
          to label %41 unwind label %42

41:                                               ; preds = %36
  call void @_ZN5sc_dt10sc_bv_baseD2Ev(ptr noundef nonnull align 8 dereferenceable(24) %2) #4
  call void @llvm.lifetime.end.p0(i64 24, ptr nonnull %2) #4
  call void @_ZN7sc_core9sc_module4waitEv(ptr noundef nonnull align 8 dereferenceable(232) %0)
  %.pre = load i32, ptr @_ZZN12prime_numgen5entryEvE2p2, align 4, !tbaa !5
  %.pre42 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p3, align 4
  %.pre44 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p5, align 4
  %.pre47 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p11, align 4
  %.pre51 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p19, align 4
  %.pre53 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p23, align 4
  %.pre55 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p29, align 4
  %.pre57 = load i32, ptr @_ZZN12prime_numgen5entryEvE2p7, align 4
  %.pre58 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p13, align 4
  br label %44

42:                                               ; preds = %36
  %43 = landingpad { ptr, i32 }
          cleanup
  call void @_ZN5sc_dt10sc_bv_baseD2Ev(ptr noundef nonnull align 8 dereferenceable(24) %2) #4
  call void @llvm.lifetime.end.p0(i64 24, ptr nonnull %2) #4
  resume { ptr, i32 } %43

44:                                               ; preds = %41, %4
  %45 = phi i32 [ %.pre, %41 ], [ %5, %4 ]
  %46 = phi i32 [ %.pre51, %41 ], [ %6, %4 ]
  %47 = phi i32 [ %.pre53, %41 ], [ %7, %4 ]
  %48 = phi i32 [ %.pre55, %41 ], [ %8, %4 ]
  %49 = phi i32 [ %.pre53, %41 ], [ %9, %4 ]
  %50 = phi i32 [ %.pre55, %41 ], [ %10, %4 ]
  %51 = phi i32 [ %.pre47, %41 ], [ %11, %4 ]
  %52 = phi i32 [ %.pre51, %41 ], [ %12, %4 ]
  %53 = phi i32 [ %.pre, %41 ], [ %13, %4 ]
  %54 = phi i32 [ %.pre42, %41 ], [ %14, %4 ]
  %55 = phi i32 [ %.pre44, %41 ], [ %15, %4 ]
  %56 = phi i32 [ %.pre58, %41 ], [ %16, %4 ]
  %57 = phi i32 [ %.pre57, %41 ], [ %17, %4 ]
  %58 = phi i32 [ %.pre55, %41 ], [ %18, %4 ]
  %59 = phi i32 [ %.pre53, %41 ], [ %19, %4 ]
  %60 = phi i32 [ %.pre51, %41 ], [ %20, %4 ]
  %61 = phi i32 [ %.pre47, %41 ], [ %22, %4 ]
  %62 = phi i32 [ %.pre44, %41 ], [ %23, %4 ]
  %63 = phi i32 [ %.pre42, %41 ], [ %24, %4 ]
  %64 = phi i32 [ %.pre, %41 ], [ %25, %4 ]
  %65 = icmp ne i32 %57, 0
  %66 = icmp ne i32 %56, 0
  %or.cond19 = select i1 %65, i1 %66, i1 false
  br i1 %or.cond19, label %67, label %72

67:                                               ; preds = %44
  %68 = add i32 %57, -1
  store i32 %68, ptr @_ZZN12prime_numgen5entryEvE2p7, align 4, !tbaa !5
  %69 = add i32 %56, -1
  store i32 %69, ptr @_ZZN12prime_numgen5entryEvE3p13, align 4, !tbaa !5
  %70 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p17, align 4, !tbaa !5
  %71 = add i32 %70, 1
  store i32 %71, ptr @_ZZN12prime_numgen5entryEvE3p17, align 4, !tbaa !5
  br label %.backedge

72:                                               ; preds = %44
  %73 = icmp ne i32 %55, 0
  %74 = load i32, ptr @_ZZN12prime_numgen5entryEvE3p17, align 4
  %75 = icmp ne i32 %74, 0
  %or.cond21 = select i1 %73, i1 %75, i1 false
  br i1 %or.cond21, label %76, label %82

76:                                               ; preds = %72
  %77 = add i32 %55, -1
  store i32 %77, ptr @_ZZN12prime_numgen5entryEvE2p5, align 4, !tbaa !5
  %78 = add i32 %74, -1
  store i32 %78, ptr @_ZZN12prime_numgen5entryEvE3p17, align 4, !tbaa !5
  %79 = add i32 %45, 1
  store i32 %79, ptr @_ZZN12prime_numgen5entryEvE2p2, align 4, !tbaa !5
  %80 = add i32 %54, 1
  store i32 %80, ptr @_ZZN12prime_numgen5entryEvE2p3, align 4, !tbaa !5
  %81 = add i32 %56, 1
  store i32 %81, ptr @_ZZN12prime_numgen5entryEvE3p13, align 4, !tbaa !5
  br label %.backedge

.backedge:                                        ; preds = %76, %91, %102, %112, %119, %126, %136, %132, %123, %117, %107, %97, %84, %67
  %.be = phi i32 [ %79, %76 ], [ %92, %91 ], [ %45, %102 ], [ %45, %112 ], [ %45, %119 ], [ %127, %126 ], [ %45, %136 ], [ %133, %132 ], [ %45, %123 ], [ %45, %117 ], [ %45, %107 ], [ %45, %97 ], [ %45, %84 ], [ %45, %67 ]
  %.be59 = phi i32 [ %46, %76 ], [ %93, %91 ], [ %46, %102 ], [ %113, %112 ], [ %46, %119 ], [ %46, %126 ], [ %46, %136 ], [ %46, %132 ], [ %46, %123 ], [ %46, %117 ], [ %110, %107 ], [ %46, %97 ], [ %87, %84 ], [ %46, %67 ]
  %.be60 = phi i32 [ %47, %76 ], [ %94, %91 ], [ %47, %102 ], [ %47, %112 ], [ %47, %119 ], [ %47, %126 ], [ %47, %136 ], [ %47, %132 ], [ %47, %123 ], [ %47, %117 ], [ %108, %107 ], [ %47, %97 ], [ %47, %84 ], [ %47, %67 ]
  %.be61 = phi i32 [ %48, %76 ], [ %48, %91 ], [ %103, %102 ], [ %48, %112 ], [ %48, %119 ], [ %48, %126 ], [ %48, %136 ], [ %48, %132 ], [ %48, %123 ], [ %48, %117 ], [ %48, %107 ], [ %100, %97 ], [ %48, %84 ], [ %48, %67 ]
  %.be62 = phi i32 [ %49, %76 ], [ %94, %91 ], [ %49, %102 ], [ 0, %112 ], [ 0, %119 ], [ 0, %126 ], [ 0, %136 ], [ 0, %132 ], [ 0, %123 ], [ 0, %117 ], [ %108, %107 ], [ %49, %97 ], [ %49, %84 ], [ %49, %67 ]
  %.be63 = phi i32 [ %50, %76 ], [ %50, %91 ], [ %103, %102 ], [ 0, %112 ], [ 0, %119 ], [ 0, %126 ], [ 0, %136 ], [ 0, %132 ], [ 0, %123 ], [ 0, %117 ], [ 0, %107 ], [ %100, %97 ], [ %50, %84 ], [ %50, %67 ]
  %.be64 = phi i32 [ %51, %76 ], [ %51, %91 ], [ %105, %102 ], [ %115, %112 ], [ %121, %119 ], [ 0, %126 ], [ 1, %136 ], [ 0, %132 ], [ %124, %123 ], [ %51, %117 ], [ %51, %107 ], [ %99, %97 ], [ %51, %84 ], [ %51, %67 ]
  %.be65 = phi i32 [ %52, %76 ], [ %93, %91 ], [ %52, %102 ], [ %113, %112 ], [ 0, %119 ], [ 0, %126 ], [ 0, %136 ], [ 0, %132 ], [ 0, %123 ], [ 0, %117 ], [ %110, %107 ], [ %52, %97 ], [ %87, %84 ], [ %52, %67 ]
  %.be66 = phi i32 [ %79, %76 ], [ %92, %91 ], [ %53, %102 ], [ %53, %112 ], [ %53, %119 ], [ %127, %126 ], [ 0, %136 ], [ %133, %132 ], [ %53, %123 ], [ %53, %117 ], [ %53, %107 ], [ %53, %97 ], [ %53, %84 ], [ %53, %67 ]
  %.be67 = phi i32 [ %80, %76 ], [ %54, %91 ], [ %54, %102 ], [ %54, %112 ], [ %54, %119 ], [ %129, %126 ], [ %54, %136 ], [ %134, %132 ], [ %54, %123 ], [ %54, %117 ], [ %54, %107 ], [ %98, %97 ], [ %85, %84 ], [ %54, %67 ]
  %.be68 = phi i32 [ %77, %76 ], [ %55, %91 ], [ %55, %102 ], [ %55, %112 ], [ %55, %119 ], [ %130, %126 ], [ %137, %136 ], [ %135, %132 ], [ %55, %123 ], [ %55, %117 ], [ %109, %107 ], [ %55, %97 ], [ %55, %84 ], [ %55, %67 ]
  %.be69 = phi i32 [ %81, %76 ], [ %56, %91 ], [ %56, %102 ], [ %56, %112 ], [ %120, %119 ], [ 0, %126 ], [ 0, %136 ], [ 0, %132 ], [ 1, %123 ], [ %56, %117 ], [ %56, %107 ], [ %56, %97 ], [ %56, %84 ], [ %69, %67 ]
  %.be70 = phi i32 [ %57, %76 ], [ %57, %91 ], [ %104, %102 ], [ %114, %112 ], [ %57, %119 ], [ %128, %126 ], [ %57, %136 ], [ %57, %132 ], [ %57, %123 ], [ %57, %117 ], [ %57, %107 ], [ %57, %97 ], [ %57, %84 ], [ %68, %67 ]
  %.be71 = phi i32 [ %58, %76 ], [ %58, %91 ], [ %103, %102 ], [ 0, %112 ], [ 0, %119 ], [ 0, %126 ], [ 0, %136 ], [ 0, %132 ], [ 0, %123 ], [ 0, %117 ], [ 0, %107 ], [ %100, %97 ], [ %58, %84 ], [ %58, %67 ]
  %.be72 = phi i32 [ %59, %76 ], [ %94, %91 ], [ %59, %102 ], [ 0, %112 ], [ 0, %119 ], [ 0, %126 ], [ 0, %136 ], [ 0, %132 ], [ 0, %123 ], [ 0, %117 ], [ %108, %107 ], [ %59, %97 ], [ %59, %84 ], [ %59, %67 ]
  %.be73 = phi i32 [ %60, %76 ], [ %93, %91 ], [ %52, %102 ], [ %113, %112 ], [ 0, %119 ], [ 0, %126 ], [ 0, %136 ], [ 0, %132 ], [ 0, %123 ], [ 0, %117 ], [ %110, %107 ], [ %52, %97 ], [ %87, %84 ], [ %60, %67 ]
  %.be74 = phi i32 [ %78, %76 ], [ %74, %91 ], [ %74, %102 ], [ %74, %112 ], [ 0, %119 ], [ 0, %126 ], [ 0, %136 ], [ 0, %132 ], [ 0, %123 ], [ 0, %117 ], [ %74, %107 ], [ %74, %97 ], [ %86, %84 ], [ %71, %67 ]
  %.be75 = phi i32 [ %61, %76 ], [ %61, %91 ], [ %105, %102 ], [ %115, %112 ], [ %121, %119 ], [ 0, %126 ], [ 1, %136 ], [ 0, %132 ], [ %124, %123 ], [ %51, %117 ], [ %51, %107 ], [ %99, %97 ], [ %61, %84 ], [ %61, %67 ]
  %.be76 = phi i32 [ %77, %76 ], [ %55, %91 ], [ %55, %102 ], [ %55, %112 ], [ %55, %119 ], [ %130, %126 ], [ %137, %136 ], [ %135, %132 ], [ %55, %123 ], [ %55, %117 ], [ %109, %107 ], [ %55, %97 ], [ %55, %84 ], [ %62, %67 ]
  %.be77 = phi i32 [ %80, %76 ], [ %54, %91 ], [ %54, %102 ], [ %54, %112 ], [ %54, %119 ], [ %129, %126 ], [ %54, %136 ], [ %134, %132 ], [ %54, %123 ], [ %54, %117 ], [ %54, %107 ], [ %98, %97 ], [ %85, %84 ], [ %63, %67 ]
  %.be78 = phi i32 [ %79, %76 ], [ %92, %91 ], [ %53, %102 ], [ %53, %112 ], [ %53, %119 ], [ %127, %126 ], [ 0, %136 ], [ %133, %132 ], [ %53, %123 ], [ %53, %117 ], [ %53, %107 ], [ %53, %97 ], [ %64, %84 ], [ %64, %67 ]
  br label %4, !llvm.loop !43

82:                                               ; preds = %72
  %83 = icmp ne i32 %54, 0
  %or.cond23 = select i1 %83, i1 %75, i1 false
  br i1 %or.cond23, label %84, label %88

84:                                               ; preds = %82
  %85 = add i32 %54, -1
  store i32 %85, ptr @_ZZN12prime_numgen5entryEvE2p3, align 4, !tbaa !5
  %86 = add i32 %74, -1
  store i32 %86, ptr @_ZZN12prime_numgen5entryEvE3p17, align 4, !tbaa !5
  %87 = add i32 %46, 1
  store i32 %87, ptr @_ZZN12prime_numgen5entryEvE3p19, align 4, !tbaa !5
  br label %.backedge

88:                                               ; preds = %82
  %89 = icmp ne i32 %53, 0
  %90 = icmp ne i32 %52, 0
  %or.cond25 = select i1 %89, i1 %90, i1 false
  br i1 %or.cond25, label %91, label %95

91:                                               ; preds = %88
  %92 = add i32 %53, -1
  store i32 %92, ptr @_ZZN12prime_numgen5entryEvE2p2, align 4, !tbaa !5
  %93 = add i32 %52, -1
  store i32 %93, ptr @_ZZN12prime_numgen5entryEvE3p19, align 4, !tbaa !5
  %94 = add i32 %47, 1
  store i32 %94, ptr @_ZZN12prime_numgen5entryEvE3p23, align 4, !tbaa !5
  br label %.backedge

95:                                               ; preds = %88
  %96 = icmp ne i32 %51, 0
  %or.cond27 = select i1 %83, i1 %96, i1 false
  br i1 %or.cond27, label %97, label %101

97:                                               ; preds = %95
  %98 = add i32 %54, -1
  store i32 %98, ptr @_ZZN12prime_numgen5entryEvE2p3, align 4, !tbaa !5
  %99 = add i32 %51, -1
  store i32 %99, ptr @_ZZN12prime_numgen5entryEvE3p11, align 4, !tbaa !5
  %100 = add i32 %48, 1
  store i32 %100, ptr @_ZZN12prime_numgen5entryEvE3p29, align 4, !tbaa !5
  br label %.backedge

101:                                              ; preds = %95
  %.not = icmp eq i32 %50, 0
  br i1 %.not, label %106, label %102

102:                                              ; preds = %101
  %103 = add i32 %50, -1
  store i32 %103, ptr @_ZZN12prime_numgen5entryEvE3p29, align 4, !tbaa !5
  %104 = add i32 %57, 1
  store i32 %104, ptr @_ZZN12prime_numgen5entryEvE2p7, align 4, !tbaa !5
  %105 = add i32 %51, 1
  store i32 %105, ptr @_ZZN12prime_numgen5entryEvE3p11, align 4, !tbaa !5
  br label %.backedge

106:                                              ; preds = %101
  %.not40 = icmp eq i32 %49, 0
  br i1 %.not40, label %111, label %107

107:                                              ; preds = %106
  %108 = add i32 %49, -1
  store i32 %108, ptr @_ZZN12prime_numgen5entryEvE3p23, align 4, !tbaa !5
  %109 = add i32 %55, 1
  store i32 %109, ptr @_ZZN12prime_numgen5entryEvE2p5, align 4, !tbaa !5
  %110 = add i32 %52, 1
  store i32 %110, ptr @_ZZN12prime_numgen5entryEvE3p19, align 4, !tbaa !5
  br label %.backedge

111:                                              ; preds = %106
  br i1 %90, label %112, label %116

112:                                              ; preds = %111
  %113 = add i32 %52, -1
  store i32 %113, ptr @_ZZN12prime_numgen5entryEvE3p19, align 4, !tbaa !5
  %114 = add i32 %57, 1
  store i32 %114, ptr @_ZZN12prime_numgen5entryEvE2p7, align 4, !tbaa !5
  %115 = add i32 %51, 1
  store i32 %115, ptr @_ZZN12prime_numgen5entryEvE3p11, align 4, !tbaa !5
  br label %.backedge

116:                                              ; preds = %111
  br i1 %75, label %117, label %118

117:                                              ; preds = %116
  store i32 0, ptr @_ZZN12prime_numgen5entryEvE3p17, align 4, !tbaa !5
  br label %.backedge

118:                                              ; preds = %116
  br i1 %66, label %119, label %122

119:                                              ; preds = %118
  %120 = add i32 %56, -1
  store i32 %120, ptr @_ZZN12prime_numgen5entryEvE3p13, align 4, !tbaa !5
  %121 = add i32 %51, 1
  store i32 %121, ptr @_ZZN12prime_numgen5entryEvE3p11, align 4, !tbaa !5
  br label %.backedge

122:                                              ; preds = %118
  br i1 %96, label %123, label %125

123:                                              ; preds = %122
  %124 = add i32 %51, -1
  store i32 %124, ptr @_ZZN12prime_numgen5entryEvE3p11, align 4, !tbaa !5
  store i32 1, ptr @_ZZN12prime_numgen5entryEvE3p13, align 4, !tbaa !5
  br label %.backedge

125:                                              ; preds = %122
  %or.cond29 = and i1 %65, %89
  br i1 %or.cond29, label %126, label %131

126:                                              ; preds = %125
  %127 = add i32 %53, -1
  store i32 %127, ptr @_ZZN12prime_numgen5entryEvE2p2, align 4, !tbaa !5
  %128 = add i32 %57, -1
  store i32 %128, ptr @_ZZN12prime_numgen5entryEvE2p7, align 4, !tbaa !5
  %129 = add i32 %54, 1
  store i32 %129, ptr @_ZZN12prime_numgen5entryEvE2p3, align 4, !tbaa !5
  %130 = add i32 %55, 1
  store i32 %130, ptr @_ZZN12prime_numgen5entryEvE2p5, align 4, !tbaa !5
  br label %.backedge

131:                                              ; preds = %125
  br i1 %89, label %132, label %136

132:                                              ; preds = %131
  %133 = add i32 %53, -1
  store i32 %133, ptr @_ZZN12prime_numgen5entryEvE2p2, align 4, !tbaa !5
  %134 = add i32 %54, 1
  store i32 %134, ptr @_ZZN12prime_numgen5entryEvE2p3, align 4, !tbaa !5
  %135 = add i32 %55, 1
  store i32 %135, ptr @_ZZN12prime_numgen5entryEvE2p5, align 4, !tbaa !5
  br label %.backedge

136:                                              ; preds = %131
  %137 = add i32 %55, 1
  store i32 %137, ptr @_ZZN12prime_numgen5entryEvE2p5, align 4, !tbaa !5
  store i32 1, ptr @_ZZN12prime_numgen5entryEvE3p11, align 4, !tbaa !5
  br label %.backedge
}

; Function Attrs: mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: mustprogress uwtable
declare dso_local void @_ZN5sc_dt5sc_bvILi16EEC2Ej(ptr noundef nonnull align 8 dereferenceable(24), i32 noundef) unnamed_addr #2 align 2

declare i32 @__gxx_personality_v0(...)

; Function Attrs: mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: mustprogress uwtable
declare dso_local void @_ZN7sc_core9sc_module4waitEv(ptr noundef nonnull align 8 dereferenceable(232)) local_unnamed_addr #2 align 2

; Function Attrs: mustprogress nounwind uwtable
declare dso_local void @_ZN5sc_dt10sc_bv_baseD2Ev(ptr noundef nonnull align 8 dereferenceable(24)) unnamed_addr #3 align 2

attributes #0 = { mustprogress noreturn uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { mustprogress uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { mustprogress nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #4 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C++ TBAA"}
!9 = !{!10, !13, i64 424}
!10 = !{!"_ZTS12prime_numgen", !11, i64 0, !33, i64 232, !13, i64 416, !13, i64 424}
!11 = !{!"_ZTSN7sc_core9sc_moduleE", !12, i64 0, !25, i64 112, !26, i64 120, !28, i64 144, !30, i64 168, !32, i64 192, !13, i64 200, !6, i64 208, !13, i64 216, !13, i64 224}
!12 = !{!"_ZTSN7sc_core9sc_objectE", !13, i64 8, !14, i64 16, !18, i64 40, !22, i64 64, !13, i64 96, !13, i64 104}
!13 = !{!"any pointer", !7, i64 0}
!14 = !{!"_ZTSSt6vectorIPN7sc_core8sc_eventESaIS2_EE", !15, i64 0}
!15 = !{!"_ZTSSt12_Vector_baseIPN7sc_core8sc_eventESaIS2_EE", !16, i64 0}
!16 = !{!"_ZTSNSt12_Vector_baseIPN7sc_core8sc_eventESaIS2_EE12_Vector_implE", !17, i64 0}
!17 = !{!"_ZTSNSt12_Vector_baseIPN7sc_core8sc_eventESaIS2_EE17_Vector_impl_dataE", !13, i64 0, !13, i64 8, !13, i64 16}
!18 = !{!"_ZTSSt6vectorIPN7sc_core9sc_objectESaIS2_EE", !19, i64 0}
!19 = !{!"_ZTSSt12_Vector_baseIPN7sc_core9sc_objectESaIS2_EE", !20, i64 0}
!20 = !{!"_ZTSNSt12_Vector_baseIPN7sc_core9sc_objectESaIS2_EE12_Vector_implE", !21, i64 0}
!21 = !{!"_ZTSNSt12_Vector_baseIPN7sc_core9sc_objectESaIS2_EE17_Vector_impl_dataE", !13, i64 0, !13, i64 8, !13, i64 16}
!22 = !{!"_ZTSNSt7__cxx1112basic_stringIcSt11char_traitsIcESaIcEEE", !23, i64 0, !24, i64 8, !7, i64 16}
!23 = !{!"_ZTSNSt7__cxx1112basic_stringIcSt11char_traitsIcESaIcEE12_Alloc_hiderE", !13, i64 0}
!24 = !{!"long", !7, i64 0}
!25 = !{!"_ZTSN7sc_core15sc_process_hostE"}
!26 = !{!"_ZTSN7sc_core12sc_sensitiveE", !13, i64 0, !27, i64 8, !13, i64 16}
!27 = !{!"_ZTSN7sc_core12sc_sensitiveUt_E", !7, i64 0}
!28 = !{!"_ZTSN7sc_core16sc_sensitive_posE", !13, i64 0, !29, i64 8, !13, i64 16}
!29 = !{!"_ZTSN7sc_core16sc_sensitive_posUt_E", !7, i64 0}
!30 = !{!"_ZTSN7sc_core16sc_sensitive_negE", !13, i64 0, !31, i64 8, !13, i64 16}
!31 = !{!"_ZTSN7sc_core16sc_sensitive_negUt_E", !7, i64 0}
!32 = !{!"bool", !7, i64 0}
!33 = !{!"_ZTSN7sc_core5sc_inIbEE", !34, i64 0, !13, i64 152, !13, i64 160, !13, i64 168, !13, i64 176}
!34 = !{!"_ZTSN7sc_core7sc_portINS_15sc_signal_in_ifIbEELi1ELNS_14sc_port_policyE0EEE", !35, i64 0}
!35 = !{!"_ZTSN7sc_core9sc_port_bINS_15sc_signal_in_ifIbEEEE", !36, i64 0, !13, i64 120, !37, i64 128}
!36 = !{!"_ZTSN7sc_core12sc_port_baseE", !12, i64 0, !13, i64 112}
!37 = !{!"_ZTSSt6vectorIPN7sc_core15sc_signal_in_ifIbEESaIS3_EE", !38, i64 0}
!38 = !{!"_ZTSSt12_Vector_baseIPN7sc_core15sc_signal_in_ifIbEESaIS3_EE", !39, i64 0}
!39 = !{!"_ZTSNSt12_Vector_baseIPN7sc_core15sc_signal_in_ifIbEESaIS3_EE12_Vector_implE", !40, i64 0}
!40 = !{!"_ZTSNSt12_Vector_baseIPN7sc_core15sc_signal_in_ifIbEESaIS3_EE17_Vector_impl_dataE", !13, i64 0, !13, i64 8, !13, i64 16}
!41 = !{!42, !42, i64 0}
!42 = !{!"vtable pointer", !8, i64 0}
!43 = distinct !{!43, !44}
!44 = !{!"llvm.loop.mustprogress"}


; Effective O3 passes: CorrelatedValuePropagationPass,EarlyCSEPass,GVNPass,GlobalOptPass,InferFunctionAttrsPass,InstCombinePass,LICMPass,LoopUnrollPass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass