; LLVM IR from thalium/icebox :: third_party/virtualbox/src/VBox/Devices/EFI/Firmware/MdePkg/Library (PciCf8ReadBuffer)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@.str = external hidden unnamed_addr constant [142 x i8], align 1
@.str.4 = external hidden unnamed_addr constant [43 x i8], align 1
@.str.5 = external hidden unnamed_addr constant [41 x i8], align 1
@.str.6 = external hidden unnamed_addr constant [23 x i8], align 1

declare zeroext i8 @DebugAssertEnabled() #0

declare void @DebugAssert(ptr noundef, i64 noundef, ptr noundef) #0

; Function Attrs: nounwind uwtable
declare dso_local zeroext i8 @PciCf8Read8(i64 noundef) #1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #2

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #2

; Function Attrs: nounwind uwtable
declare dso_local zeroext i16 @PciCf8Read16(i64 noundef) #1

; Function Attrs: nounwind uwtable
declare dso_local i32 @PciCf8Read32(i64 noundef) #1

; Function Attrs: nounwind uwtable
define dso_local i64 @PciCf8ReadBuffer(i64 noundef %0, i64 noundef %1, ptr noundef %2) #1 {
  %4 = alloca i64, align 8
  %5 = alloca i64, align 8
  %6 = alloca i64, align 8
  %7 = alloca ptr, align 8
  %8 = alloca i64, align 8
  %9 = alloca i32, align 4
  store i64 %0, ptr %5, align 8, !tbaa !5
  store i64 %1, ptr %6, align 8, !tbaa !5
  store ptr %2, ptr %7, align 8, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 8, ptr %8) #3
  br label %10

10:                                               ; preds = %3
  %11 = call zeroext i8 @DebugAssertEnabled()
  %12 = icmp ne i8 %11, 0
  br i1 %12, label %13, label %19

13:                                               ; preds = %10
  %14 = load i64, ptr %5, align 8, !tbaa !5
  %15 = and i64 %14, -268431616
  %16 = icmp eq i64 %15, 0
  br i1 %16, label %18, label %17

17:                                               ; preds = %13
  call void @DebugAssert(ptr noundef @.str, i64 noundef 1622, ptr noundef @.str.4)
  br label %18

18:                                               ; preds = %17, %13
  br label %19

19:                                               ; preds = %18, %10
  br label %20

20:                                               ; preds = %19
  br label %21

21:                                               ; preds = %20
  br label %22

22:                                               ; preds = %21
  %23 = call zeroext i8 @DebugAssertEnabled()
  %24 = icmp ne i8 %23, 0
  br i1 %24, label %25, label %33

25:                                               ; preds = %22
  %26 = load i64, ptr %5, align 8, !tbaa !5
  %27 = and i64 %26, 4095
  %28 = load i64, ptr %6, align 8, !tbaa !5
  %29 = add i64 %27, %28
  %30 = icmp ule i64 %29, 256
  br i1 %30, label %32, label %31

31:                                               ; preds = %25
  call void @DebugAssert(ptr noundef @.str, i64 noundef 1623, ptr noundef @.str.5)
  br label %32

32:                                               ; preds = %31, %25
  br label %33

33:                                               ; preds = %32, %22
  br label %34

34:                                               ; preds = %33
  br label %35

35:                                               ; preds = %34
  %36 = load i64, ptr %6, align 8, !tbaa !5
  %37 = icmp eq i64 %36, 0
  br i1 %37, label %38, label %40

38:                                               ; preds = %35
  %39 = load i64, ptr %6, align 8, !tbaa !5
  store i64 %39, ptr %4, align 8
  store i32 1, ptr %9, align 4
  br label %122

40:                                               ; preds = %35
  br label %41

41:                                               ; preds = %40
  %42 = call zeroext i8 @DebugAssertEnabled()
  %43 = icmp ne i8 %42, 0
  br i1 %43, label %44, label %49

44:                                               ; preds = %41
  %45 = load ptr, ptr %7, align 8, !tbaa !9
  %46 = icmp ne ptr %45, null
  br i1 %46, label %48, label %47

47:                                               ; preds = %44
  call void @DebugAssert(ptr noundef @.str, i64 noundef 1629, ptr noundef @.str.6)
  br label %48

48:                                               ; preds = %47, %44
  br label %49

49:                                               ; preds = %48, %41
  br label %50

50:                                               ; preds = %49
  br label %51

51:                                               ; preds = %50
  %52 = load i64, ptr %6, align 8, !tbaa !5
  store i64 %52, ptr %8, align 8, !tbaa !5
  %53 = load i64, ptr %5, align 8, !tbaa !5
  %54 = and i64 %53, 1
  %55 = icmp ne i64 %54, 0
  br i1 %55, label %56, label %66

56:                                               ; preds = %51
  %57 = load i64, ptr %5, align 8, !tbaa !5
  %58 = call zeroext i8 @PciCf8Read8(i64 noundef %57)
  %59 = load ptr, ptr %7, align 8, !tbaa !9
  store volatile i8 %58, ptr %59, align 1, !tbaa !11
  %60 = load i64, ptr %5, align 8, !tbaa !5
  %61 = add i64 %60, 1
  store i64 %61, ptr %5, align 8, !tbaa !5
  %62 = load i64, ptr %6, align 8, !tbaa !5
  %63 = sub i64 %62, 1
  store i64 %63, ptr %6, align 8, !tbaa !5
  %64 = load ptr, ptr %7, align 8, !tbaa !9
  %65 = getelementptr inbounds i8, ptr %64, i64 1
  store ptr %65, ptr %7, align 8, !tbaa !9
  br label %66

66:                                               ; preds = %56, %51
  %67 = load i64, ptr %6, align 8, !tbaa !5
  %68 = icmp uge i64 %67, 2
  br i1 %68, label %69, label %84

69:                                               ; preds = %66
  %70 = load i64, ptr %5, align 8, !tbaa !5
  %71 = and i64 %70, 2
  %72 = icmp ne i64 %71, 0
  br i1 %72, label %73, label %84

73:                                               ; preds = %69
  %74 = load ptr, ptr %7, align 8, !tbaa !9
  %75 = load i64, ptr %5, align 8, !tbaa !5
  %76 = call zeroext i16 @PciCf8Read16(i64 noundef %75)
  %77 = call zeroext i16 @WriteUnaligned16(ptr noundef %74, i16 noundef zeroext %76)
  %78 = load i64, ptr %5, align 8, !tbaa !5
  %79 = add i64 %78, 2
  store i64 %79, ptr %5, align 8, !tbaa !5
  %80 = load i64, ptr %6, align 8, !tbaa !5
  %81 = sub i64 %80, 2
  store i64 %81, ptr %6, align 8, !tbaa !5
  %82 = load ptr, ptr %7, align 8, !tbaa !9
  %83 = getelementptr inbounds i16, ptr %82, i64 1
  store ptr %83, ptr %7, align 8, !tbaa !9
  br label %84

84:                                               ; preds = %73, %69, %66
  br label %85

85:                                               ; preds = %88, %84
  %86 = load i64, ptr %6, align 8, !tbaa !5
  %87 = icmp uge i64 %86, 4
  br i1 %87, label %88, label %99

88:                                               ; preds = %85
  %89 = load ptr, ptr %7, align 8, !tbaa !9
  %90 = load i64, ptr %5, align 8, !tbaa !5
  %91 = call i32 @PciCf8Read32(i64 noundef %90)
  %92 = call i32 @WriteUnaligned32(ptr noundef %89, i32 noundef %91)
  %93 = load i64, ptr %5, align 8, !tbaa !5
  %94 = add i64 %93, 4
  store i64 %94, ptr %5, align 8, !tbaa !5
  %95 = load i64, ptr %6, align 8, !tbaa !5
  %96 = sub i64 %95, 4
  store i64 %96, ptr %6, align 8, !tbaa !5
  %97 = load ptr, ptr %7, align 8, !tbaa !9
  %98 = getelementptr inbounds i32, ptr %97, i64 1
  store ptr %98, ptr %7, align 8, !tbaa !9
  br label %85, !llvm.loop !12

99:                                               ; preds = %85
  %100 = load i64, ptr %6, align 8, !tbaa !5
  %101 = icmp uge i64 %100, 2
  br i1 %101, label %102, label %113

102:                                              ; preds = %99
  %103 = load ptr, ptr %7, align 8, !tbaa !9
  %104 = load i64, ptr %5, align 8, !tbaa !5
  %105 = call zeroext i16 @PciCf8Read16(i64 noundef %104)
  %106 = call zeroext i16 @WriteUnaligned16(ptr noundef %103, i16 noundef zeroext %105)
  %107 = load i64, ptr %5, align 8, !tbaa !5
  %108 = add i64 %107, 2
  store i64 %108, ptr %5, align 8, !tbaa !5
  %109 = load i64, ptr %6, align 8, !tbaa !5
  %110 = sub i64 %109, 2
  store i64 %110, ptr %6, align 8, !tbaa !5
  %111 = load ptr, ptr %7, align 8, !tbaa !9
  %112 = getelementptr inbounds i16, ptr %111, i64 1
  store ptr %112, ptr %7, align 8, !tbaa !9
  br label %113

113:                                              ; preds = %102, %99
  %114 = load i64, ptr %6, align 8, !tbaa !5
  %115 = icmp uge i64 %114, 1
  br i1 %115, label %116, label %120

116:                                              ; preds = %113
  %117 = load i64, ptr %5, align 8, !tbaa !5
  %118 = call zeroext i8 @PciCf8Read8(i64 noundef %117)
  %119 = load ptr, ptr %7, align 8, !tbaa !9
  store volatile i8 %118, ptr %119, align 1, !tbaa !11
  br label %120

120:                                              ; preds = %116, %113
  %121 = load i64, ptr %8, align 8, !tbaa !5
  store i64 %121, ptr %4, align 8
  store i32 1, ptr %9, align 4
  br label %122

122:                                              ; preds = %120, %38
  call void @llvm.lifetime.end.p0(i64 8, ptr %8) #3
  %123 = load i64, ptr %4, align 8
  ret i64 %123
}

declare zeroext i16 @WriteUnaligned16(ptr noundef, i16 noundef zeroext) #0

declare i32 @WriteUnaligned32(ptr noundef, i32 noundef) #0

attributes #0 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"long long", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"any pointer", !7, i64 0}
!11 = !{!7, !7, i64 0}
!12 = distinct !{!12, !13}
!13 = !{!"llvm.loop.mustprogress"}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@.str = external hidden unnamed_addr constant [142 x i8], align 1
@.str.4 = external hidden unnamed_addr constant [43 x i8], align 1
@.str.5 = external hidden unnamed_addr constant [41 x i8], align 1
@.str.6 = external hidden unnamed_addr constant [23 x i8], align 1

declare zeroext i8 @DebugAssertEnabled() local_unnamed_addr #0

declare void @DebugAssert(ptr noundef, i64 noundef, ptr noundef) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
declare dso_local zeroext i8 @PciCf8Read8(i64 noundef) local_unnamed_addr #1

; Function Attrs: nounwind uwtable
declare dso_local zeroext i16 @PciCf8Read16(i64 noundef) local_unnamed_addr #1

; Function Attrs: nounwind uwtable
declare dso_local i32 @PciCf8Read32(i64 noundef) local_unnamed_addr #1

; Function Attrs: nounwind uwtable
define dso_local noundef i64 @PciCf8ReadBuffer(i64 noundef %0, i64 noundef returned %1, ptr noundef %2) local_unnamed_addr #1 {
  %4 = tail call zeroext i8 @DebugAssertEnabled() #2
  %.not = icmp eq i8 %4, 0
  %5 = and i64 %0, -268431616
  %6 = icmp eq i64 %5, 0
  %or.cond51 = or i1 %6, %.not
  br i1 %or.cond51, label %8, label %7

7:                                                ; preds = %3
  tail call void @DebugAssert(ptr noundef nonnull @.str, i64 noundef 1622, ptr noundef nonnull @.str.4) #2
  br label %8

8:                                                ; preds = %3, %7
  %9 = tail call zeroext i8 @DebugAssertEnabled() #2
  %.not46 = icmp eq i8 %9, 0
  br i1 %.not46, label %15, label %10

10:                                               ; preds = %8
  %11 = and i64 %0, 4095
  %12 = add i64 %11, %1
  %13 = icmp ult i64 %12, 257
  br i1 %13, label %15, label %14

14:                                               ; preds = %10
  tail call void @DebugAssert(ptr noundef nonnull @.str, i64 noundef 1623, ptr noundef nonnull @.str.5) #2
  br label %15

15:                                               ; preds = %10, %14, %8
  %16 = icmp eq i64 %1, 0
  br i1 %16, label %56, label %17

17:                                               ; preds = %15
  %18 = tail call zeroext i8 @DebugAssertEnabled() #2
  %19 = icmp eq i8 %18, 0
  %20 = icmp ne ptr %2, null
  %or.cond = or i1 %20, %19
  br i1 %or.cond, label %22, label %21

21:                                               ; preds = %17
  tail call void @DebugAssert(ptr noundef nonnull @.str, i64 noundef 1629, ptr noundef nonnull @.str.6) #2
  br label %22

22:                                               ; preds = %21, %17
  %23 = and i64 %0, 1
  %.not47 = icmp eq i64 %23, 0
  br i1 %.not47, label %29, label %24

24:                                               ; preds = %22
  %25 = tail call zeroext i8 @PciCf8Read8(i64 noundef %0)
  store volatile i8 %25, ptr %2, align 1, !tbaa !5
  %26 = add i64 %0, 1
  %27 = add i64 %1, -1
  %28 = getelementptr inbounds i8, ptr %2, i64 1
  br label %29

29:                                               ; preds = %24, %22
  %.042 = phi i64 [ %26, %24 ], [ %0, %22 ]
  %.038 = phi i64 [ %27, %24 ], [ %1, %22 ]
  %.037 = phi ptr [ %28, %24 ], [ %2, %22 ]
  %30 = icmp ult i64 %.038, 2
  %31 = and i64 %.042, 2
  %.not48 = icmp eq i64 %31, 0
  %or.cond52 = or i1 %30, %.not48
  br i1 %or.cond52, label %38, label %32

32:                                               ; preds = %29
  %33 = tail call zeroext i16 @PciCf8Read16(i64 noundef %.042)
  %34 = tail call zeroext i16 @WriteUnaligned16(ptr noundef %.037, i16 noundef zeroext %33) #2
  %35 = add i64 %.042, 2
  %36 = add i64 %.038, -2
  %37 = getelementptr inbounds i8, ptr %.037, i64 2
  br label %38

38:                                               ; preds = %32, %29
  %.143 = phi i64 [ %35, %32 ], [ %.042, %29 ]
  %.139 = phi i64 [ %36, %32 ], [ %.038, %29 ]
  %.1 = phi ptr [ %37, %32 ], [ %.037, %29 ]
  %39 = icmp ugt i64 %.139, 3
  br i1 %39, label %.lr.ph, label %._crit_edge

.lr.ph:                                           ; preds = %38, %.lr.ph
  %.255 = phi ptr [ %44, %.lr.ph ], [ %.1, %38 ]
  %.24054 = phi i64 [ %43, %.lr.ph ], [ %.139, %38 ]
  %.24453 = phi i64 [ %42, %.lr.ph ], [ %.143, %38 ]
  %40 = tail call i32 @PciCf8Read32(i64 noundef %.24453)
  %41 = tail call i32 @WriteUnaligned32(ptr noundef %.255, i32 noundef %40) #2
  %42 = add i64 %.24453, 4
  %43 = add i64 %.24054, -4
  %44 = getelementptr inbounds i8, ptr %.255, i64 4
  %45 = icmp ugt i64 %43, 3
  br i1 %45, label %.lr.ph, label %._crit_edge, !llvm.loop !8

._crit_edge:                                      ; preds = %.lr.ph, %38
  %.244.lcssa = phi i64 [ %.143, %38 ], [ %42, %.lr.ph ]
  %.240.lcssa = phi i64 [ %.139, %38 ], [ %43, %.lr.ph ]
  %.2.lcssa = phi ptr [ %.1, %38 ], [ %44, %.lr.ph ]
  %46 = icmp ugt i64 %.240.lcssa, 1
  br i1 %46, label %47, label %53

47:                                               ; preds = %._crit_edge
  %48 = tail call zeroext i16 @PciCf8Read16(i64 noundef %.244.lcssa)
  %49 = tail call zeroext i16 @WriteUnaligned16(ptr noundef %.2.lcssa, i16 noundef zeroext %48) #2
  %50 = add i64 %.244.lcssa, 2
  %51 = add nsw i64 %.240.lcssa, -2
  %52 = getelementptr inbounds i8, ptr %.2.lcssa, i64 2
  br label %53

53:                                               ; preds = %47, %._crit_edge
  %.345 = phi i64 [ %50, %47 ], [ %.244.lcssa, %._crit_edge ]
  %.341 = phi i64 [ %51, %47 ], [ %.240.lcssa, %._crit_edge ]
  %.3 = phi ptr [ %52, %47 ], [ %.2.lcssa, %._crit_edge ]
  %.not49 = icmp eq i64 %.341, 0
  br i1 %.not49, label %56, label %54

54:                                               ; preds = %53
  %55 = tail call zeroext i8 @PciCf8Read8(i64 noundef %.345)
  store volatile i8 %55, ptr %.3, align 1, !tbaa !5
  br label %56

56:                                               ; preds = %53, %54, %15
  ret i64 %1
}

declare zeroext i16 @WriteUnaligned16(ptr noundef, i16 noundef zeroext) local_unnamed_addr #0

declare i32 @WriteUnaligned32(ptr noundef, i32 noundef) local_unnamed_addr #0

attributes #0 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"omnipotent char", !7, i64 0}
!7 = !{!"Simple C/C++ TBAA"}
!8 = distinct !{!8, !9}
!9 = !{!"llvm.loop.mustprogress"}


; Effective O3 passes: GVNPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,InstSimplifyPass,JumpThreadingPass,LCSSAPass,LoopRotatePass,LoopSimplifyPass,LoopUnrollPass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass