; LLVM IR from gem5/gem5 :: ext/softfloat (s_subMagsF16)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.float16_t = type { i16 }
%union.ui16_f16 = type { i16 }

@softfloat_roundingMode = external global i8, align 1
@softfloat_exceptionFlags = external global i8, align 1

; Function Attrs: nounwind uwtable
define dso_local i16 @softfloat_subMagsF16(i64 noundef %0, i64 noundef %1) #0 {
  %3 = alloca %struct.float16_t, align 2
  %4 = alloca i64, align 8
  %5 = alloca i64, align 8
  %6 = alloca i8, align 1
  %7 = alloca i64, align 8
  %8 = alloca i8, align 1
  %9 = alloca i64, align 8
  %10 = alloca i8, align 1
  %11 = alloca i64, align 8
  %12 = alloca i64, align 8
  %13 = alloca i8, align 1
  %14 = alloca i8, align 1
  %15 = alloca i8, align 1
  %16 = alloca i64, align 8
  %17 = alloca i64, align 8
  %18 = alloca i64, align 8
  %19 = alloca i64, align 8
  %20 = alloca i8, align 1
  %21 = alloca %union.ui16_f16, align 2
  %22 = alloca i32, align 4
  store i64 %0, ptr %4, align 8, !tbaa !5
  store i64 %1, ptr %5, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 1, ptr %6) #5
  call void @llvm.lifetime.start.p0(i64 8, ptr %7) #5
  call void @llvm.lifetime.start.p0(i64 1, ptr %8) #5
  call void @llvm.lifetime.start.p0(i64 8, ptr %9) #5
  call void @llvm.lifetime.start.p0(i64 1, ptr %10) #5
  call void @llvm.lifetime.start.p0(i64 8, ptr %11) #5
  call void @llvm.lifetime.start.p0(i64 8, ptr %12) #5
  call void @llvm.lifetime.start.p0(i64 1, ptr %13) #5
  call void @llvm.lifetime.start.p0(i64 1, ptr %14) #5
  call void @llvm.lifetime.start.p0(i64 1, ptr %15) #5
  call void @llvm.lifetime.start.p0(i64 8, ptr %16) #5
  call void @llvm.lifetime.start.p0(i64 8, ptr %17) #5
  call void @llvm.lifetime.start.p0(i64 8, ptr %18) #5
  call void @llvm.lifetime.start.p0(i64 8, ptr %19) #5
  call void @llvm.lifetime.start.p0(i64 1, ptr %20) #5
  call void @llvm.lifetime.start.p0(i64 2, ptr %21) #5
  %23 = load i64, ptr %4, align 8, !tbaa !5
  %24 = lshr i64 %23, 10
  %25 = trunc i64 %24 to i8
  %26 = sext i8 %25 to i32
  %27 = and i32 %26, 31
  %28 = trunc i32 %27 to i8
  store i8 %28, ptr %6, align 1, !tbaa !9
  %29 = load i64, ptr %4, align 8, !tbaa !5
  %30 = and i64 %29, 1023
  store i64 %30, ptr %7, align 8, !tbaa !5
  %31 = load i64, ptr %5, align 8, !tbaa !5
  %32 = lshr i64 %31, 10
  %33 = trunc i64 %32 to i8
  %34 = sext i8 %33 to i32
  %35 = and i32 %34, 31
  %36 = trunc i32 %35 to i8
  store i8 %36, ptr %8, align 1, !tbaa !9
  %37 = load i64, ptr %5, align 8, !tbaa !5
  %38 = and i64 %37, 1023
  store i64 %38, ptr %9, align 8, !tbaa !5
  %39 = load i8, ptr %6, align 1, !tbaa !9
  %40 = sext i8 %39 to i32
  %41 = load i8, ptr %8, align 1, !tbaa !9
  %42 = sext i8 %41 to i32
  %43 = sub nsw i32 %40, %42
  %44 = trunc i32 %43 to i8
  store i8 %44, ptr %10, align 1, !tbaa !9
  %45 = load i8, ptr %10, align 1, !tbaa !9
  %46 = icmp ne i8 %45, 0
  br i1 %46, label %121, label %47

47:                                               ; preds = %2
  %48 = load i8, ptr %6, align 1, !tbaa !9
  %49 = sext i8 %48 to i32
  %50 = icmp eq i32 %49, 31
  br i1 %50, label %51, label %58

51:                                               ; preds = %47
  %52 = load i64, ptr %7, align 8, !tbaa !5
  %53 = load i64, ptr %9, align 8, !tbaa !5
  %54 = or i64 %52, %53
  %55 = icmp ne i64 %54, 0
  br i1 %55, label %56, label %57

56:                                               ; preds = %51
  br label %290

57:                                               ; preds = %51
  call void @softfloat_raiseFlags(i8 noundef zeroext 16)
  store i64 32256, ptr %11, align 8, !tbaa !5
  br label %346

58:                                               ; preds = %47
  %59 = load i64, ptr %7, align 8, !tbaa !5
  %60 = load i64, ptr %9, align 8, !tbaa !5
  %61 = sub i64 %59, %60
  store i64 %61, ptr %12, align 8, !tbaa !5
  %62 = load i64, ptr %12, align 8, !tbaa !5
  %63 = icmp ne i64 %62, 0
  br i1 %63, label %75, label %64

64:                                               ; preds = %58
  %65 = load i8, ptr @softfloat_roundingMode, align 1, !tbaa !9
  %66 = zext i8 %65 to i32
  %67 = icmp eq i32 %66, 2
  %68 = zext i1 %67 to i32
  %69 = trunc i32 %68 to i16
  %70 = zext i16 %69 to i32
  %71 = shl i32 %70, 15
  %72 = add nsw i32 %71, 0
  %73 = add nsw i32 %72, 0
  %74 = sext i32 %73 to i64
  store i64 %74, ptr %11, align 8, !tbaa !5
  br label %346

75:                                               ; preds = %58
  %76 = load i8, ptr %6, align 1, !tbaa !9
  %77 = icmp ne i8 %76, 0
  br i1 %77, label %78, label %81

78:                                               ; preds = %75
  %79 = load i8, ptr %6, align 1, !tbaa !9
  %80 = add i8 %79, -1
  store i8 %80, ptr %6, align 1, !tbaa !9
  br label %81

81:                                               ; preds = %78, %75
  %82 = load i64, ptr %4, align 8, !tbaa !5
  %83 = trunc i64 %82 to i16
  %84 = zext i16 %83 to i32
  %85 = ashr i32 %84, 15
  %86 = icmp ne i32 %85, 0
  %87 = zext i1 %86 to i8
  store i8 %87, ptr %13, align 1, !tbaa !10
  %88 = load i64, ptr %12, align 8, !tbaa !5
  %89 = icmp slt i64 %88, 0
  br i1 %89, label %90, label %97

90:                                               ; preds = %81
  %91 = load i8, ptr %13, align 1, !tbaa !10, !range !12, !noundef !13
  %92 = trunc i8 %91 to i1
  %93 = xor i1 %92, true
  %94 = zext i1 %93 to i8
  store i8 %94, ptr %13, align 1, !tbaa !10
  %95 = load i64, ptr %12, align 8, !tbaa !5
  %96 = sub nsw i64 0, %95
  store i64 %96, ptr %12, align 8, !tbaa !5
  br label %97

97:                                               ; preds = %90, %81
  %98 = load i64, ptr %12, align 8, !tbaa !5
  %99 = trunc i64 %98 to i16
  %100 = call zeroext i8 @softfloat_countLeadingZeros16(i16 noundef zeroext %99)
  %101 = zext i8 %100 to i32
  %102 = sub nsw i32 %101, 5
  %103 = trunc i32 %102 to i8
  store i8 %103, ptr %14, align 1, !tbaa !9
  %104 = load i8, ptr %6, align 1, !tbaa !9
  %105 = sext i8 %104 to i32
  %106 = load i8, ptr %14, align 1, !tbaa !9
  %107 = sext i8 %106 to i32
  %108 = sub nsw i32 %105, %107
  %109 = trunc i32 %108 to i8
  store i8 %109, ptr %15, align 1, !tbaa !9
  %110 = load i8, ptr %15, align 1, !tbaa !9
  %111 = sext i8 %110 to i32
  %112 = icmp slt i32 %111, 0
  br i1 %112, label %113, label %115

113:                                              ; preds = %97
  %114 = load i8, ptr %6, align 1, !tbaa !9
  store i8 %114, ptr %14, align 1, !tbaa !9
  store i8 0, ptr %15, align 1, !tbaa !9
  br label %115

115:                                              ; preds = %113, %97
  %116 = load i64, ptr %12, align 8, !tbaa !5
  %117 = load i8, ptr %14, align 1, !tbaa !9
  %118 = sext i8 %117 to i32
  %119 = zext i32 %118 to i64
  %120 = shl i64 %116, %119
  store i64 %120, ptr %16, align 8, !tbaa !5
  br label %332

121:                                              ; preds = %2
  %122 = load i64, ptr %4, align 8, !tbaa !5
  %123 = trunc i64 %122 to i16
  %124 = zext i16 %123 to i32
  %125 = ashr i32 %124, 15
  %126 = icmp ne i32 %125, 0
  %127 = zext i1 %126 to i8
  store i8 %127, ptr %13, align 1, !tbaa !10
  %128 = load i8, ptr %10, align 1, !tbaa !9
  %129 = sext i8 %128 to i32
  %130 = icmp slt i32 %129, 0
  br i1 %130, label %131, label %198

131:                                              ; preds = %121
  %132 = load i8, ptr %13, align 1, !tbaa !10, !range !12, !noundef !13
  %133 = trunc i8 %132 to i1
  %134 = xor i1 %133, true
  %135 = zext i1 %134 to i8
  store i8 %135, ptr %13, align 1, !tbaa !10
  %136 = load i8, ptr %8, align 1, !tbaa !9
  %137 = sext i8 %136 to i32
  %138 = icmp eq i32 %137, 31
  br i1 %138, label %139, label %152

139:                                              ; preds = %131
  %140 = load i64, ptr %9, align 8, !tbaa !5
  %141 = icmp ne i64 %140, 0
  br i1 %141, label %142, label %143

142:                                              ; preds = %139
  br label %290

143:                                              ; preds = %139
  %144 = load i8, ptr %13, align 1, !tbaa !10, !range !12, !noundef !13
  %145 = trunc i8 %144 to i1
  %146 = zext i1 %145 to i16
  %147 = zext i16 %146 to i32
  %148 = shl i32 %147, 15
  %149 = add nsw i32 %148, 31744
  %150 = add nsw i32 %149, 0
  %151 = sext i32 %150 to i64
  store i64 %151, ptr %11, align 8, !tbaa !5
  br label %346

152:                                              ; preds = %131
  %153 = load i8, ptr %10, align 1, !tbaa !9
  %154 = sext i8 %153 to i32
  %155 = icmp sle i32 %154, -13
  br i1 %155, label %156, label %177

156:                                              ; preds = %152
  %157 = load i8, ptr %13, align 1, !tbaa !10, !range !12, !noundef !13
  %158 = trunc i8 %157 to i1
  %159 = zext i1 %158 to i16
  %160 = zext i16 %159 to i32
  %161 = shl i32 %160, 15
  %162 = load i8, ptr %8, align 1, !tbaa !9
  %163 = sext i8 %162 to i16
  %164 = zext i16 %163 to i32
  %165 = shl i32 %164, 10
  %166 = add nsw i32 %161, %165
  %167 = sext i32 %166 to i64
  %168 = load i64, ptr %9, align 8, !tbaa !5
  %169 = add i64 %167, %168
  store i64 %169, ptr %11, align 8, !tbaa !5
  %170 = load i8, ptr %6, align 1, !tbaa !9
  %171 = sext i8 %170 to i64
  %172 = load i64, ptr %7, align 8, !tbaa !5
  %173 = or i64 %171, %172
  %174 = icmp ne i64 %173, 0
  br i1 %174, label %175, label %176

175:                                              ; preds = %156
  br label %294

176:                                              ; preds = %156
  br label %346

177:                                              ; preds = %152
  %178 = load i8, ptr %6, align 1, !tbaa !9
  %179 = sext i8 %178 to i32
  %180 = add nsw i32 %179, 19
  %181 = trunc i32 %180 to i8
  store i8 %181, ptr %15, align 1, !tbaa !9
  %182 = load i64, ptr %9, align 8, !tbaa !5
  %183 = or i64 %182, 1024
  store i64 %183, ptr %17, align 8, !tbaa !5
  %184 = load i64, ptr %7, align 8, !tbaa !5
  %185 = load i8, ptr %6, align 1, !tbaa !9
  %186 = sext i8 %185 to i32
  %187 = icmp ne i32 %186, 0
  br i1 %187, label %188, label %189

188:                                              ; preds = %177
  br label %191

189:                                              ; preds = %177
  %190 = load i64, ptr %7, align 8, !tbaa !5
  br label %191

191:                                              ; preds = %189, %188
  %192 = phi i64 [ 1024, %188 ], [ %190, %189 ]
  %193 = add i64 %184, %192
  store i64 %193, ptr %18, align 8, !tbaa !5
  %194 = load i8, ptr %10, align 1, !tbaa !9
  %195 = sext i8 %194 to i32
  %196 = sub nsw i32 0, %195
  %197 = trunc i32 %196 to i8
  store i8 %197, ptr %10, align 1, !tbaa !9
  br label %237

198:                                              ; preds = %121
  %199 = load i64, ptr %4, align 8, !tbaa !5
  store i64 %199, ptr %11, align 8, !tbaa !5
  %200 = load i8, ptr %6, align 1, !tbaa !9
  %201 = sext i8 %200 to i32
  %202 = icmp eq i32 %201, 31
  br i1 %202, label %203, label %208

203:                                              ; preds = %198
  %204 = load i64, ptr %7, align 8, !tbaa !5
  %205 = icmp ne i64 %204, 0
  br i1 %205, label %206, label %207

206:                                              ; preds = %203
  br label %290

207:                                              ; preds = %203
  br label %346

208:                                              ; preds = %198
  %209 = load i8, ptr %10, align 1, !tbaa !9
  %210 = sext i8 %209 to i32
  %211 = icmp sle i32 13, %210
  br i1 %211, label %212, label %220

212:                                              ; preds = %208
  %213 = load i8, ptr %8, align 1, !tbaa !9
  %214 = sext i8 %213 to i64
  %215 = load i64, ptr %9, align 8, !tbaa !5
  %216 = or i64 %214, %215
  %217 = icmp ne i64 %216, 0
  br i1 %217, label %218, label %219

218:                                              ; preds = %212
  br label %294

219:                                              ; preds = %212
  br label %346

220:                                              ; preds = %208
  %221 = load i8, ptr %8, align 1, !tbaa !9
  %222 = sext i8 %221 to i32
  %223 = add nsw i32 %222, 19
  %224 = trunc i32 %223 to i8
  store i8 %224, ptr %15, align 1, !tbaa !9
  %225 = load i64, ptr %7, align 8, !tbaa !5
  %226 = or i64 %225, 1024
  store i64 %226, ptr %17, align 8, !tbaa !5
  %227 = load i64, ptr %9, align 8, !tbaa !5
  %228 = load i8, ptr %8, align 1, !tbaa !9
  %229 = sext i8 %228 to i32
  %230 = icmp ne i32 %229, 0
  br i1 %230, label %231, label %232

231:                                              ; preds = %220
  br label %234

232:                                              ; preds = %220
  %233 = load i64, ptr %9, align 8, !tbaa !5
  br label %234

234:                                              ; preds = %232, %231
  %235 = phi i64 [ 1024, %231 ], [ %233, %232 ]
  %236 = add i64 %227, %235
  store i64 %236, ptr %18, align 8, !tbaa !5
  br label %237

237:                                              ; preds = %234, %191
  %238 = load i64, ptr %17, align 8, !tbaa !5
  %239 = load i8, ptr %10, align 1, !tbaa !9
  %240 = sext i8 %239 to i32
  %241 = zext i32 %240 to i64
  %242 = shl i64 %238, %241
  %243 = load i64, ptr %18, align 8, !tbaa !5
  %244 = sub i64 %242, %243
  store i64 %244, ptr %19, align 8, !tbaa !5
  %245 = load i64, ptr %19, align 8, !tbaa !5
  %246 = trunc i64 %245 to i32
  %247 = call zeroext i8 @softfloat_countLeadingZeros32(i32 noundef %246)
  %248 = zext i8 %247 to i32
  %249 = sub nsw i32 %248, 1
  %250 = trunc i32 %249 to i8
  store i8 %250, ptr %14, align 1, !tbaa !9
  %251 = load i8, ptr %14, align 1, !tbaa !9
  %252 = sext i8 %251 to i32
  %253 = load i64, ptr %19, align 8, !tbaa !5
  %254 = zext i32 %252 to i64
  %255 = shl i64 %253, %254
  store i64 %255, ptr %19, align 8, !tbaa !5
  %256 = load i8, ptr %14, align 1, !tbaa !9
  %257 = sext i8 %256 to i32
  %258 = load i8, ptr %15, align 1, !tbaa !9
  %259 = sext i8 %258 to i32
  %260 = sub nsw i32 %259, %257
  %261 = trunc i32 %260 to i8
  store i8 %261, ptr %15, align 1, !tbaa !9
  %262 = load i64, ptr %19, align 8, !tbaa !5
  %263 = lshr i64 %262, 16
  store i64 %263, ptr %16, align 8, !tbaa !5
  %264 = load i64, ptr %19, align 8, !tbaa !5
  %265 = and i64 %264, 65535
  %266 = icmp ne i64 %265, 0
  br i1 %266, label %267, label %270

267:                                              ; preds = %237
  %268 = load i64, ptr %16, align 8, !tbaa !5
  %269 = or i64 %268, 1
  store i64 %269, ptr %16, align 8, !tbaa !5
  br label %282

270:                                              ; preds = %237
  %271 = load i64, ptr %16, align 8, !tbaa !5
  %272 = and i64 %271, 15
  %273 = icmp ne i64 %272, 0
  br i1 %273, label %281, label %274

274:                                              ; preds = %270
  %275 = load i8, ptr %15, align 1, !tbaa !9
  %276 = sext i8 %275 to i32
  %277 = icmp ult i32 %276, 30
  br i1 %277, label %278, label %281

278:                                              ; preds = %274
  %279 = load i64, ptr %16, align 8, !tbaa !5
  %280 = lshr i64 %279, 4
  store i64 %280, ptr %16, align 8, !tbaa !5
  br label %332

281:                                              ; preds = %274, %270
  br label %282

282:                                              ; preds = %281, %267
  %283 = load i8, ptr %13, align 1, !tbaa !10, !range !12, !noundef !13
  %284 = trunc i8 %283 to i1
  %285 = load i8, ptr %15, align 1, !tbaa !9
  %286 = sext i8 %285 to i64
  %287 = load i64, ptr %16, align 8, !tbaa !5
  %288 = call i16 @softfloat_roundPackToF16(i1 noundef zeroext %284, i64 noundef %286, i64 noundef %287)
  %289 = getelementptr inbounds %struct.float16_t, ptr %3, i32 0, i32 0
  store i16 %288, ptr %289, align 2
  store i32 1, ptr %22, align 4
  br label %349

290:                                              ; preds = %206, %142, %56
  %291 = load i64, ptr %4, align 8, !tbaa !5
  %292 = load i64, ptr %5, align 8, !tbaa !5
  %293 = call i64 @softfloat_propagateNaNF16UI(i64 noundef %291, i64 noundef %292)
  store i64 %293, ptr %11, align 8, !tbaa !5
  br label %346

294:                                              ; preds = %218, %175
  %295 = load i8, ptr @softfloat_roundingMode, align 1, !tbaa !9
  store i8 %295, ptr %20, align 1, !tbaa !9
  %296 = load i8, ptr %20, align 1, !tbaa !9
  %297 = sext i8 %296 to i32
  %298 = icmp ne i32 %297, 0
  br i1 %298, label %299, label %327

299:                                              ; preds = %294
  %300 = load i8, ptr %20, align 1, !tbaa !9
  %301 = sext i8 %300 to i32
  %302 = icmp eq i32 %301, 1
  br i1 %302, label %314, label %303

303:                                              ; preds = %299
  %304 = load i8, ptr %20, align 1, !tbaa !9
  %305 = sext i8 %304 to i32
  %306 = load i64, ptr %11, align 8, !tbaa !5
  %307 = trunc i64 %306 to i16
  %308 = zext i16 %307 to i32
  %309 = ashr i32 %308, 15
  %310 = icmp ne i32 %309, 0
  %311 = zext i1 %310 to i64
  %312 = select i1 %310, i32 3, i32 2
  %313 = icmp eq i32 %305, %312
  br i1 %313, label %314, label %317

314:                                              ; preds = %303, %299
  %315 = load i64, ptr %11, align 8, !tbaa !5
  %316 = add i64 %315, -1
  store i64 %316, ptr %11, align 8, !tbaa !5
  br label %326

317:                                              ; preds = %303
  %318 = load i8, ptr %20, align 1, !tbaa !9
  %319 = sext i8 %318 to i32
  %320 = icmp eq i32 %319, 5
  br i1 %320, label %321, label %325

321:                                              ; preds = %317
  %322 = load i64, ptr %11, align 8, !tbaa !5
  %323 = sub i64 %322, 1
  %324 = or i64 %323, 1
  store i64 %324, ptr %11, align 8, !tbaa !5
  br label %325

325:                                              ; preds = %321, %317
  br label %326

326:                                              ; preds = %325, %314
  br label %327

327:                                              ; preds = %326, %294
  %328 = load i8, ptr @softfloat_exceptionFlags, align 1, !tbaa !9
  %329 = zext i8 %328 to i32
  %330 = or i32 %329, 1
  %331 = trunc i32 %330 to i8
  store i8 %331, ptr @softfloat_exceptionFlags, align 1, !tbaa !9
  br label %346

332:                                              ; preds = %278, %115
  %333 = load i8, ptr %13, align 1, !tbaa !10, !range !12, !noundef !13
  %334 = trunc i8 %333 to i1
  %335 = zext i1 %334 to i16
  %336 = zext i16 %335 to i32
  %337 = shl i32 %336, 15
  %338 = load i8, ptr %15, align 1, !tbaa !9
  %339 = sext i8 %338 to i16
  %340 = zext i16 %339 to i32
  %341 = shl i32 %340, 10
  %342 = add nsw i32 %337, %341
  %343 = sext i32 %342 to i64
  %344 = load i64, ptr %16, align 8, !tbaa !5
  %345 = add i64 %343, %344
  store i64 %345, ptr %11, align 8, !tbaa !5
  br label %346

346:                                              ; preds = %332, %327, %290, %219, %207, %176, %143, %64, %57
  %347 = load i64, ptr %11, align 8, !tbaa !5
  %348 = trunc i64 %347 to i16
  store i16 %348, ptr %21, align 2, !tbaa !9
  call void @llvm.memcpy.p0.p0.i64(ptr align 2 %3, ptr align 2 %21, i64 2, i1 false), !tbaa.struct !14
  store i32 1, ptr %22, align 4
  br label %349

349:                                              ; preds = %346, %282
  call void @llvm.lifetime.end.p0(i64 2, ptr %21) #5
  call void @llvm.lifetime.end.p0(i64 1, ptr %20) #5
  call void @llvm.lifetime.end.p0(i64 8, ptr %19) #5
  call void @llvm.lifetime.end.p0(i64 8, ptr %18) #5
  call void @llvm.lifetime.end.p0(i64 8, ptr %17) #5
  call void @llvm.lifetime.end.p0(i64 8, ptr %16) #5
  call void @llvm.lifetime.end.p0(i64 1, ptr %15) #5
  call void @llvm.lifetime.end.p0(i64 1, ptr %14) #5
  call void @llvm.lifetime.end.p0(i64 1, ptr %13) #5
  call void @llvm.lifetime.end.p0(i64 8, ptr %12) #5
  call void @llvm.lifetime.end.p0(i64 8, ptr %11) #5
  call void @llvm.lifetime.end.p0(i64 1, ptr %10) #5
  call void @llvm.lifetime.end.p0(i64 8, ptr %9) #5
  call void @llvm.lifetime.end.p0(i64 1, ptr %8) #5
  call void @llvm.lifetime.end.p0(i64 8, ptr %7) #5
  call void @llvm.lifetime.end.p0(i64 1, ptr %6) #5
  %350 = getelementptr inbounds %struct.float16_t, ptr %3, i32 0, i32 0
  %351 = load i16, ptr %350, align 2
  ret i16 %351
}

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

declare void @softfloat_raiseFlags(i8 noundef zeroext) #2

; Function Attrs: inlinehint nounwind uwtable
declare hidden zeroext i8 @softfloat_countLeadingZeros16(i16 noundef zeroext) #3

; Function Attrs: inlinehint nounwind uwtable
declare hidden zeroext i8 @softfloat_countLeadingZeros32(i32 noundef) #3

declare i16 @softfloat_roundPackToF16(i1 noundef zeroext, i64 noundef, i64 noundef) #2

declare i64 @softfloat_propagateNaNF16UI(i64 noundef, i64 noundef) #2

; Function Attrs: nocallback nofree nounwind willreturn memory(argmem: readwrite)
declare void @llvm.memcpy.p0.p0.i64(ptr noalias nocapture writeonly, ptr noalias nocapture readonly, i64, i1 immarg) #4

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { inlinehint nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #4 = { nocallback nofree nounwind willreturn memory(argmem: readwrite) }
attributes #5 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"long", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!7, !7, i64 0}
!10 = !{!11, !11, i64 0}
!11 = !{!"_Bool", !7, i64 0}
!12 = !{i8 0, i8 2}
!13 = !{}
!14 = !{i64 0, i64 2, !15}
!15 = !{!16, !16, i64 0}
!16 = !{!"short", !7, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@softfloat_roundingMode = external local_unnamed_addr global i8, align 1
@softfloat_exceptionFlags = external local_unnamed_addr global i8, align 1

; Function Attrs: nounwind uwtable
define dso_local i16 @softfloat_subMagsF16(i64 noundef %0, i64 noundef %1) local_unnamed_addr #0 {
  %3 = lshr i64 %0, 10
  %4 = trunc i64 %3 to i8
  %5 = and i8 %4, 31
  %6 = and i64 %0, 1023
  %7 = lshr i64 %1, 10
  %8 = trunc i64 %7 to i8
  %9 = and i8 %8, 31
  %10 = and i64 %1, 1023
  %11 = sub nsw i8 %5, %9
  %.not = icmp eq i8 %11, 0
  br i1 %.not, label %12, label %36

12:                                               ; preds = %2
  %13 = icmp eq i8 %5, 31
  br i1 %13, label %14, label %17

14:                                               ; preds = %12
  %15 = or i64 %10, %6
  %.not112 = icmp eq i64 %15, 0
  br i1 %.not112, label %16, label %95

16:                                               ; preds = %14
  tail call void @softfloat_raiseFlags(i8 noundef zeroext 16) #4
  br label %121

17:                                               ; preds = %12
  %.not109 = icmp eq i64 %6, %10
  br i1 %.not109, label %18, label %22

18:                                               ; preds = %17
  %19 = load i8, ptr @softfloat_roundingMode, align 1, !tbaa !5
  %20 = icmp eq i8 %19, 2
  %21 = select i1 %20, i64 32768, i64 0
  br label %121

22:                                               ; preds = %17
  %23 = sub nsw i64 %6, %10
  %spec.select = tail call i8 @llvm.usub.sat.i8(i8 %5, i8 1)
  %24 = and i64 %0, 32768
  %.lobit = lshr exact i64 %24, 15
  %25 = trunc nuw nsw i64 %.lobit to i8
  %26 = icmp slt i64 %23, 0
  %.not111 = icmp eq i64 %24, 0
  %27 = zext i1 %.not111 to i8
  %.098 = tail call i64 @llvm.abs.i64(i64 %23, i1 true)
  %.095 = select i1 %26, i8 %27, i8 %25
  %28 = trunc nuw nsw i64 %.098 to i16
  %29 = tail call zeroext i8 @softfloat_countLeadingZeros16(i16 noundef zeroext %28)
  %30 = add i8 %29, -5
  %31 = sub i8 %spec.select, %30
  %32 = icmp slt i8 %31, 0
  %.094 = select i1 %32, i8 %spec.select, i8 %30
  %.092 = tail call i8 @llvm.smax.i8(i8 %31, i8 0)
  %33 = sext i8 %.094 to i64
  %34 = and i64 %33, 4294967295
  %35 = shl i64 %.098, %34
  br label %114

36:                                               ; preds = %2
  %37 = and i64 %0, 32768
  %.lobit113 = lshr exact i64 %37, 15
  %38 = trunc nuw nsw i64 %.lobit113 to i8
  %39 = icmp slt i8 %11, 0
  br i1 %39, label %40, label %58

40:                                               ; preds = %36
  %.not114 = icmp eq i64 %37, 0
  %41 = zext i1 %.not114 to i8
  %42 = icmp eq i8 %9, 31
  br i1 %42, label %43, label %46

43:                                               ; preds = %40
  %.not123 = icmp eq i64 %10, 0
  br i1 %.not123, label %44, label %95

44:                                               ; preds = %43
  %45 = xor i64 %37, 64512
  br label %121

46:                                               ; preds = %40
  %47 = icmp ult i8 %11, -12
  br i1 %47, label %48, label %55

48:                                               ; preds = %46
  %49 = and i64 %1, 31744
  %50 = or disjoint i64 %49, %37
  %51 = or disjoint i64 %50, %10
  %52 = xor i64 %51, 32768
  %53 = and i64 %3, 31
  %54 = or i64 %53, %6
  %.not120 = icmp eq i64 %54, 0
  br i1 %.not120, label %121, label %97

55:                                               ; preds = %46
  %.not118 = icmp eq i8 %5, 0
  %56 = select i1 %.not118, i64 %6, i64 1024
  %57 = add nuw nsw i64 %56, %6
  %narrow = sub nsw i8 0, %11
  br label %69

58:                                               ; preds = %36
  %59 = icmp eq i8 %5, 31
  br i1 %59, label %60, label %61

60:                                               ; preds = %58
  %.not117 = icmp eq i64 %6, 0
  br i1 %.not117, label %121, label %95

61:                                               ; preds = %58
  %62 = icmp ugt i8 %11, 12
  br i1 %62, label %63, label %66

63:                                               ; preds = %61
  %64 = and i64 %7, 31
  %65 = or i64 %64, %10
  %.not116 = icmp eq i64 %65, 0
  br i1 %.not116, label %121, label %97

66:                                               ; preds = %61
  %.not115 = icmp eq i8 %9, 0
  %67 = select i1 %.not115, i64 %10, i64 1024
  %68 = add nuw nsw i64 %67, %10
  br label %69

69:                                               ; preds = %66, %55
  %.196 = phi i8 [ %41, %55 ], [ %38, %66 ]
  %.193.in = phi i8 [ %5, %55 ], [ %9, %66 ]
  %.090.in = phi i64 [ %10, %55 ], [ %6, %66 ]
  %.089 = phi i64 [ %57, %55 ], [ %68, %66 ]
  %.088 = phi i8 [ %narrow, %55 ], [ %11, %66 ]
  %.090 = or disjoint i64 %.090.in, 1024
  %70 = zext nneg i8 %.088 to i64
  %71 = shl nuw nsw i64 %.090, %70
  %72 = sub nsw i64 %71, %.089
  %73 = trunc i64 %72 to i32
  %74 = tail call zeroext i8 @softfloat_countLeadingZeros32(i32 noundef %73)
  %75 = add i8 %74, -1
  %76 = sext i8 %75 to i64
  %77 = and i64 %76, 4294967295
  %78 = shl i64 %72, %77
  %79 = sub i8 %.193.in, %74
  %80 = add i8 %79, 20
  %81 = lshr i64 %78, 16
  %82 = and i64 %78, 65535
  %.not119 = icmp eq i64 %82, 0
  br i1 %.not119, label %85, label %83

83:                                               ; preds = %69
  %84 = or i64 %81, 1
  br label %91

85:                                               ; preds = %69
  %86 = and i64 %78, 983040
  %87 = icmp eq i64 %86, 0
  %88 = icmp ult i8 %80, 30
  %or.cond = and i1 %87, %88
  br i1 %or.cond, label %89, label %91

89:                                               ; preds = %85
  %90 = lshr exact i64 %78, 20
  br label %114

91:                                               ; preds = %85, %83
  %.091 = phi i64 [ %84, %83 ], [ %81, %85 ]
  %92 = trunc nuw i8 %.196 to i1
  %93 = sext i8 %80 to i64
  %94 = tail call i16 @softfloat_roundPackToF16(i1 noundef zeroext %92, i64 noundef %93, i64 noundef %.091) #4
  br label %123

95:                                               ; preds = %60, %43, %14
  %96 = tail call i64 @softfloat_propagateNaNF16UI(i64 noundef %0, i64 noundef %1) #4
  br label %121

97:                                               ; preds = %63, %48
  %.099 = phi i64 [ %52, %48 ], [ %0, %63 ]
  %98 = load i8, ptr @softfloat_roundingMode, align 1, !tbaa !5
  switch i8 %98, label %99 [
    i8 0, label %111
    i8 1, label %104
  ]

99:                                               ; preds = %97
  %100 = sext i8 %98 to i32
  %101 = and i64 %.099, 32768
  %.not122 = icmp eq i64 %101, 0
  %102 = select i1 %.not122, i32 2, i32 3
  %103 = icmp eq i32 %102, %100
  br i1 %103, label %104, label %106

104:                                              ; preds = %97, %99
  %105 = add i64 %.099, -1
  br label %111

106:                                              ; preds = %99
  %107 = icmp eq i8 %98, 5
  br i1 %107, label %108, label %111

108:                                              ; preds = %106
  %109 = add i64 %.099, -1
  %110 = or i64 %109, 1
  br label %111

111:                                              ; preds = %97, %104, %108, %106
  %.1100 = phi i64 [ %105, %104 ], [ %110, %108 ], [ %.099, %106 ], [ %.099, %97 ]
  %112 = load i8, ptr @softfloat_exceptionFlags, align 1, !tbaa !5
  %113 = or i8 %112, 1
  store i8 %113, ptr @softfloat_exceptionFlags, align 1, !tbaa !5
  br label %121

114:                                              ; preds = %89, %22
  %.297 = phi i8 [ %.196, %89 ], [ %.095, %22 ]
  %.2 = phi i8 [ %80, %89 ], [ %.092, %22 ]
  %.1 = phi i64 [ %90, %89 ], [ %35, %22 ]
  %115 = zext nneg i8 %.297 to i64
  %116 = shl nuw nsw i64 %115, 15
  %117 = zext nneg i8 %.2 to i64
  %118 = shl nuw nsw i64 %117, 10
  %119 = add i64 %.1, %116
  %120 = add i64 %119, %118
  br label %121

121:                                              ; preds = %63, %60, %48, %114, %111, %95, %44, %18, %16
  %.2101 = phi i64 [ %96, %95 ], [ %45, %44 ], [ %.1100, %111 ], [ %52, %48 ], [ %120, %114 ], [ %0, %60 ], [ %0, %63 ], [ 32256, %16 ], [ %21, %18 ]
  %122 = trunc i64 %.2101 to i16
  br label %123

123:                                              ; preds = %121, %91
  %.sroa.087.0 = phi i16 [ %122, %121 ], [ %94, %91 ]
  ret i16 %.sroa.087.0
}

declare void @softfloat_raiseFlags(i8 noundef zeroext) local_unnamed_addr #1

; Function Attrs: inlinehint nounwind uwtable
declare hidden zeroext i8 @softfloat_countLeadingZeros16(i16 noundef zeroext) local_unnamed_addr #2

; Function Attrs: inlinehint nounwind uwtable
declare hidden zeroext i8 @softfloat_countLeadingZeros32(i32 noundef) local_unnamed_addr #2

declare i16 @softfloat_roundPackToF16(i1 noundef zeroext, i64 noundef, i64 noundef) local_unnamed_addr #1

declare i64 @softfloat_propagateNaNF16UI(i64 noundef, i64 noundef) local_unnamed_addr #1

; Function Attrs: nocallback nofree nosync nounwind speculatable willreturn memory(none)
declare i8 @llvm.usub.sat.i8(i8, i8) #3

; Function Attrs: nocallback nofree nosync nounwind speculatable willreturn memory(none)
declare i64 @llvm.abs.i64(i64, i1 immarg) #3

; Function Attrs: nocallback nofree nosync nounwind speculatable willreturn memory(none)
declare i8 @llvm.smax.i8(i8, i8) #3

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { inlinehint nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nocallback nofree nosync nounwind speculatable willreturn memory(none) }
attributes #4 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"omnipotent char", !7, i64 0}
!7 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: CorrelatedValuePropagationPass,EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass