; LLVM IR from thalium/icebox :: third_party/virtualbox/src/VBox/Devices/EFI/Firmware/MdeModulePkg/Universal (IScsiAsciiStrToIp)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.EFI_IPv4_ADDRESS = type { [4 x i8] }

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nounwind uwtable
define dso_local i64 @IScsiAsciiStrToIp(ptr noundef %0, ptr noundef %1) #1 {
  %3 = alloca i64, align 8
  %4 = alloca ptr, align 8
  %5 = alloca ptr, align 8
  %6 = alloca i64, align 8
  %7 = alloca i64, align 8
  %8 = alloca i32, align 4
  store ptr %0, ptr %4, align 8, !tbaa !5
  store ptr %1, ptr %5, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 8, ptr %6) #2
  call void @llvm.lifetime.start.p0(i64 8, ptr %7) #2
  store i64 0, ptr %6, align 8, !tbaa !9
  br label %9

9:                                                ; preds = %71, %2
  %10 = load ptr, ptr %4, align 8, !tbaa !5
  %11 = load i8, ptr %10, align 1, !tbaa !11
  %12 = sext i8 %11 to i32
  %13 = icmp ne i32 %12, 0
  br i1 %13, label %14, label %74

14:                                               ; preds = %9
  %15 = load i64, ptr %6, align 8, !tbaa !9
  %16 = icmp ugt i64 %15, 3
  br i1 %16, label %17, label %18

17:                                               ; preds = %14
  store i64 -9223372036854775806, ptr %3, align 8
  store i32 1, ptr %8, align 4
  br label %79

18:                                               ; preds = %14
  store i64 0, ptr %7, align 8, !tbaa !9
  br label %19

19:                                               ; preds = %31, %18
  %20 = load ptr, ptr %4, align 8, !tbaa !5
  %21 = load i8, ptr %20, align 1, !tbaa !11
  %22 = sext i8 %21 to i32
  %23 = icmp sle i32 48, %22
  br i1 %23, label %24, label %29

24:                                               ; preds = %19
  %25 = load ptr, ptr %4, align 8, !tbaa !5
  %26 = load i8, ptr %25, align 1, !tbaa !11
  %27 = sext i8 %26 to i32
  %28 = icmp sle i32 %27, 57
  br label %29

29:                                               ; preds = %24, %19
  %30 = phi i1 [ false, %19 ], [ %28, %24 ]
  br i1 %30, label %31, label %42

31:                                               ; preds = %29
  %32 = load i64, ptr %7, align 8, !tbaa !9
  %33 = mul i64 %32, 10
  %34 = load ptr, ptr %4, align 8, !tbaa !5
  %35 = load i8, ptr %34, align 1, !tbaa !11
  %36 = sext i8 %35 to i32
  %37 = sub nsw i32 %36, 48
  %38 = sext i32 %37 to i64
  %39 = add i64 %33, %38
  store i64 %39, ptr %7, align 8, !tbaa !9
  %40 = load ptr, ptr %4, align 8, !tbaa !5
  %41 = getelementptr inbounds i8, ptr %40, i32 1
  store ptr %41, ptr %4, align 8, !tbaa !5
  br label %19, !llvm.loop !12

42:                                               ; preds = %29
  %43 = load i64, ptr %7, align 8, !tbaa !9
  %44 = icmp ugt i64 %43, 255
  br i1 %44, label %45, label %46

45:                                               ; preds = %42
  store i64 -9223372036854775806, ptr %3, align 8
  store i32 1, ptr %8, align 4
  br label %79

46:                                               ; preds = %42
  %47 = load i64, ptr %7, align 8, !tbaa !9
  %48 = trunc i64 %47 to i8
  %49 = load ptr, ptr %5, align 8, !tbaa !5
  %50 = getelementptr inbounds %struct.EFI_IPv4_ADDRESS, ptr %49, i32 0, i32 0
  %51 = load i64, ptr %6, align 8, !tbaa !9
  %52 = getelementptr inbounds [4 x i8], ptr %50, i64 0, i64 %51
  store i8 %48, ptr %52, align 1, !tbaa !11
  %53 = load ptr, ptr %4, align 8, !tbaa !5
  %54 = load i8, ptr %53, align 1, !tbaa !11
  %55 = sext i8 %54 to i32
  %56 = icmp ne i32 %55, 0
  br i1 %56, label %57, label %63

57:                                               ; preds = %46
  %58 = load ptr, ptr %4, align 8, !tbaa !5
  %59 = load i8, ptr %58, align 1, !tbaa !11
  %60 = sext i8 %59 to i32
  %61 = icmp ne i32 %60, 46
  br i1 %61, label %62, label %63

62:                                               ; preds = %57
  store i64 -9223372036854775806, ptr %3, align 8
  store i32 1, ptr %8, align 4
  br label %79

63:                                               ; preds = %57, %46
  %64 = load ptr, ptr %4, align 8, !tbaa !5
  %65 = load i8, ptr %64, align 1, !tbaa !11
  %66 = sext i8 %65 to i32
  %67 = icmp eq i32 %66, 46
  br i1 %67, label %68, label %71

68:                                               ; preds = %63
  %69 = load ptr, ptr %4, align 8, !tbaa !5
  %70 = getelementptr inbounds i8, ptr %69, i32 1
  store ptr %70, ptr %4, align 8, !tbaa !5
  br label %71

71:                                               ; preds = %68, %63
  %72 = load i64, ptr %6, align 8, !tbaa !9
  %73 = add i64 %72, 1
  store i64 %73, ptr %6, align 8, !tbaa !9
  br label %9, !llvm.loop !14

74:                                               ; preds = %9
  %75 = load i64, ptr %6, align 8, !tbaa !9
  %76 = icmp ne i64 %75, 4
  br i1 %76, label %77, label %78

77:                                               ; preds = %74
  store i64 -9223372036854775806, ptr %3, align 8
  store i32 1, ptr %8, align 4
  br label %79

78:                                               ; preds = %74
  store i64 0, ptr %3, align 8
  store i32 1, ptr %8, align 4
  br label %79

79:                                               ; preds = %78, %77, %62, %45, %17
  call void @llvm.lifetime.end.p0(i64 8, ptr %7) #2
  call void @llvm.lifetime.end.p0(i64 8, ptr %6) #2
  %80 = load i64, ptr %3, align 8
  ret i64 %80
}

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"long long", !7, i64 0}
!11 = !{!7, !7, i64 0}
!12 = distinct !{!12, !13}
!13 = !{!"llvm.loop.mustprogress"}
!14 = distinct !{!14, !13}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nofree norecurse nosync nounwind memory(read, argmem: readwrite, inaccessiblemem: none) uwtable
define dso_local range(i64 -9223372036854775806, 1) i64 @IScsiAsciiStrToIp(ptr nocapture noundef readonly %0, ptr nocapture noundef writeonly %1) local_unnamed_addr #0 {
  %3 = load i8, ptr %0, align 1, !tbaa !5
  %.not30 = icmp eq i8 %3, 0
  br i1 %.not30, label %.loopexit, label %.lr.ph33.preheader

.lr.ph33.preheader:                               ; preds = %2
  %4 = add i8 %3, -48
  %or.cond26 = icmp ult i8 %4, 10
  br i1 %or.cond26, label %.lr.ph, label %.critedge.thread

.lr.ph:                                           ; preds = %.lr.ph33.preheader, %.lr.ph
  %5 = phi i8 [ %10, %.lr.ph ], [ %3, %.lr.ph33.preheader ]
  %.028 = phi i64 [ %8, %.lr.ph ], [ 0, %.lr.ph33.preheader ]
  %.127 = phi ptr [ %9, %.lr.ph ], [ %0, %.lr.ph33.preheader ]
  %6 = mul i64 %.028, 10
  %narrow = add nsw i8 %5, -48
  %7 = zext nneg i8 %narrow to i64
  %8 = add i64 %6, %7
  %9 = getelementptr inbounds i8, ptr %.127, i64 1
  %10 = load i8, ptr %9, align 1, !tbaa !5
  %11 = add i8 %10, -48
  %or.cond = icmp ult i8 %11, 10
  br i1 %or.cond, label %.lr.ph, label %.critedge, !llvm.loop !8

.critedge:                                        ; preds = %.lr.ph
  %12 = icmp ugt i64 %8, 255
  br i1 %12, label %.loopexit.loopexit, label %.critedge.thread

.critedge.thread:                                 ; preds = %.lr.ph33.preheader, %.critedge
  %.0.lcssa40 = phi i64 [ %8, %.critedge ], [ 0, %.lr.ph33.preheader ]
  %.1.lcssa39 = phi ptr [ %9, %.critedge ], [ %0, %.lr.ph33.preheader ]
  %13 = trunc nuw i64 %.0.lcssa40 to i8
  store i8 %13, ptr %1, align 1, !tbaa !5
  %14 = load i8, ptr %.1.lcssa39, align 1, !tbaa !5
  switch i8 %14, label %.loopexit.loopexit [
    i8 0, label %15
    i8 46, label %15
  ]

15:                                               ; preds = %.critedge.thread, %.critedge.thread
  %16 = icmp eq i8 %14, 46
  %spec.select.idx = zext i1 %16 to i64
  %spec.select = getelementptr inbounds i8, ptr %.1.lcssa39, i64 %spec.select.idx
  %17 = load i8, ptr %spec.select, align 1, !tbaa !5
  %.not = icmp eq i8 %17, 0
  br i1 %.not, label %.loopexit, label %.lr.ph33.1, !llvm.loop !10

.lr.ph33.1:                                       ; preds = %15
  %18 = add i8 %17, -48
  %or.cond26.1 = icmp ult i8 %18, 10
  br i1 %or.cond26.1, label %.lr.ph.1, label %.critedge.1.thread

.lr.ph.1:                                         ; preds = %.lr.ph33.1, %.lr.ph.1
  %19 = phi i8 [ %24, %.lr.ph.1 ], [ %17, %.lr.ph33.1 ]
  %.028.1 = phi i64 [ %22, %.lr.ph.1 ], [ 0, %.lr.ph33.1 ]
  %.127.1 = phi ptr [ %23, %.lr.ph.1 ], [ %spec.select, %.lr.ph33.1 ]
  %20 = mul i64 %.028.1, 10
  %narrow.1 = add nsw i8 %19, -48
  %21 = zext nneg i8 %narrow.1 to i64
  %22 = add i64 %20, %21
  %23 = getelementptr inbounds i8, ptr %.127.1, i64 1
  %24 = load i8, ptr %23, align 1, !tbaa !5
  %25 = add i8 %24, -48
  %or.cond.1 = icmp ult i8 %25, 10
  br i1 %or.cond.1, label %.lr.ph.1, label %.critedge.1, !llvm.loop !8

.critedge.1:                                      ; preds = %.lr.ph.1
  %26 = icmp ugt i64 %22, 255
  br i1 %26, label %.loopexit.loopexit, label %.critedge.1.thread

.critedge.1.thread:                               ; preds = %.lr.ph33.1, %.critedge.1
  %.0.lcssa.144 = phi i64 [ %22, %.critedge.1 ], [ 0, %.lr.ph33.1 ]
  %.1.lcssa.143 = phi ptr [ %23, %.critedge.1 ], [ %spec.select, %.lr.ph33.1 ]
  %27 = trunc nuw i64 %.0.lcssa.144 to i8
  %28 = getelementptr inbounds i8, ptr %1, i64 1
  store i8 %27, ptr %28, align 1, !tbaa !5
  %29 = load i8, ptr %.1.lcssa.143, align 1, !tbaa !5
  switch i8 %29, label %.loopexit.loopexit [
    i8 0, label %30
    i8 46, label %30
  ]

30:                                               ; preds = %.critedge.1.thread, %.critedge.1.thread
  %31 = icmp eq i8 %29, 46
  %spec.select.idx.1 = zext i1 %31 to i64
  %spec.select.1 = getelementptr inbounds i8, ptr %.1.lcssa.143, i64 %spec.select.idx.1
  %32 = load i8, ptr %spec.select.1, align 1, !tbaa !5
  %.not.1 = icmp eq i8 %32, 0
  br i1 %.not.1, label %.loopexit, label %.lr.ph33.2, !llvm.loop !10

.lr.ph33.2:                                       ; preds = %30
  %33 = add i8 %32, -48
  %or.cond26.2 = icmp ult i8 %33, 10
  br i1 %or.cond26.2, label %.lr.ph.2, label %.critedge.2.thread

.lr.ph.2:                                         ; preds = %.lr.ph33.2, %.lr.ph.2
  %34 = phi i8 [ %39, %.lr.ph.2 ], [ %32, %.lr.ph33.2 ]
  %.028.2 = phi i64 [ %37, %.lr.ph.2 ], [ 0, %.lr.ph33.2 ]
  %.127.2 = phi ptr [ %38, %.lr.ph.2 ], [ %spec.select.1, %.lr.ph33.2 ]
  %35 = mul i64 %.028.2, 10
  %narrow.2 = add nsw i8 %34, -48
  %36 = zext nneg i8 %narrow.2 to i64
  %37 = add i64 %35, %36
  %38 = getelementptr inbounds i8, ptr %.127.2, i64 1
  %39 = load i8, ptr %38, align 1, !tbaa !5
  %40 = add i8 %39, -48
  %or.cond.2 = icmp ult i8 %40, 10
  br i1 %or.cond.2, label %.lr.ph.2, label %.critedge.2, !llvm.loop !8

.critedge.2:                                      ; preds = %.lr.ph.2
  %41 = icmp ugt i64 %37, 255
  br i1 %41, label %.loopexit.loopexit, label %.critedge.2.thread

.critedge.2.thread:                               ; preds = %.lr.ph33.2, %.critedge.2
  %.0.lcssa.248 = phi i64 [ %37, %.critedge.2 ], [ 0, %.lr.ph33.2 ]
  %.1.lcssa.247 = phi ptr [ %38, %.critedge.2 ], [ %spec.select.1, %.lr.ph33.2 ]
  %42 = trunc nuw i64 %.0.lcssa.248 to i8
  %43 = getelementptr inbounds i8, ptr %1, i64 2
  store i8 %42, ptr %43, align 1, !tbaa !5
  %44 = load i8, ptr %.1.lcssa.247, align 1, !tbaa !5
  switch i8 %44, label %.loopexit.loopexit [
    i8 0, label %45
    i8 46, label %45
  ]

45:                                               ; preds = %.critedge.2.thread, %.critedge.2.thread
  %46 = icmp eq i8 %44, 46
  %spec.select.idx.2 = zext i1 %46 to i64
  %spec.select.2 = getelementptr inbounds i8, ptr %.1.lcssa.247, i64 %spec.select.idx.2
  %47 = load i8, ptr %spec.select.2, align 1, !tbaa !5
  %.not.2 = icmp eq i8 %47, 0
  br i1 %.not.2, label %.loopexit, label %.lr.ph33.3, !llvm.loop !10

.lr.ph33.3:                                       ; preds = %45
  %48 = add i8 %47, -48
  %or.cond26.3 = icmp ult i8 %48, 10
  br i1 %or.cond26.3, label %.lr.ph.3, label %.critedge.3.thread

.lr.ph.3:                                         ; preds = %.lr.ph33.3, %.lr.ph.3
  %49 = phi i8 [ %54, %.lr.ph.3 ], [ %47, %.lr.ph33.3 ]
  %.028.3 = phi i64 [ %52, %.lr.ph.3 ], [ 0, %.lr.ph33.3 ]
  %.127.3 = phi ptr [ %53, %.lr.ph.3 ], [ %spec.select.2, %.lr.ph33.3 ]
  %50 = mul i64 %.028.3, 10
  %narrow.3 = add nsw i8 %49, -48
  %51 = zext nneg i8 %narrow.3 to i64
  %52 = add i64 %50, %51
  %53 = getelementptr inbounds i8, ptr %.127.3, i64 1
  %54 = load i8, ptr %53, align 1, !tbaa !5
  %55 = add i8 %54, -48
  %or.cond.3 = icmp ult i8 %55, 10
  br i1 %or.cond.3, label %.lr.ph.3, label %.critedge.3, !llvm.loop !8

.critedge.3:                                      ; preds = %.lr.ph.3
  %56 = icmp ugt i64 %52, 255
  br i1 %56, label %.loopexit.loopexit, label %.critedge.3.thread

.critedge.3.thread:                               ; preds = %.lr.ph33.3, %.critedge.3
  %.0.lcssa.352 = phi i64 [ %52, %.critedge.3 ], [ 0, %.lr.ph33.3 ]
  %.1.lcssa.351 = phi ptr [ %53, %.critedge.3 ], [ %spec.select.2, %.lr.ph33.3 ]
  %57 = trunc nuw i64 %.0.lcssa.352 to i8
  %58 = getelementptr inbounds i8, ptr %1, i64 3
  store i8 %57, ptr %58, align 1, !tbaa !5
  %59 = load i8, ptr %.1.lcssa.351, align 1, !tbaa !5
  switch i8 %59, label %.loopexit.loopexit [
    i8 0, label %60
    i8 46, label %60
  ]

60:                                               ; preds = %.critedge.3.thread, %.critedge.3.thread
  %61 = icmp eq i8 %59, 46
  %spec.select.idx.3 = zext i1 %61 to i64
  %spec.select.3 = getelementptr inbounds i8, ptr %.1.lcssa.351, i64 %spec.select.idx.3
  %62 = load i8, ptr %spec.select.3, align 1, !tbaa !5
  %.not.3 = icmp eq i8 %62, 0
  br i1 %.not.3, label %.loopexit, label %.loopexit.loopexit, !llvm.loop !10

.loopexit.loopexit:                               ; preds = %60, %.critedge.3.thread, %.critedge.3, %.critedge.2.thread, %.critedge.2, %.critedge.1.thread, %.critedge.1, %.critedge, %.critedge.thread
  br label %.loopexit

.loopexit:                                        ; preds = %2, %60, %45, %30, %15, %.loopexit.loopexit
  %.018 = phi i64 [ -9223372036854775806, %.loopexit.loopexit ], [ -9223372036854775806, %2 ], [ -9223372036854775806, %15 ], [ -9223372036854775806, %30 ], [ -9223372036854775806, %45 ], [ 0, %60 ]
  ret i64 %.018
}

attributes #0 = { nofree norecurse nosync nounwind memory(read, argmem: readwrite, inaccessiblemem: none) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"omnipotent char", !7, i64 0}
!7 = !{!"Simple C/C++ TBAA"}
!8 = distinct !{!8, !9}
!9 = !{!"llvm.loop.mustprogress"}
!10 = distinct !{!10, !9}


; Effective O3 passes: CorrelatedValuePropagationPass,EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,IndVarSimplifyPass,InferFunctionAttrsPass,InstCombinePass,InstSimplifyPass,JumpThreadingPass,LCSSAPass,LoopRotatePass,LoopSimplifyPass,LoopUnrollPass,PostOrderFunctionAttrsPass,ReassociatePass,SCCPPass,SROAPass,SimplifyCFGPass