; LLVM IR from gem5/gem5 :: ext/libfdt (fdt)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: inlinehint nounwind uwtable
declare hidden i32 @fdt32_to_cpu(i32 noundef) #0

; Function Attrs: nounwind uwtable
declare dso_local ptr @fdt_offset_ptr(ptr noundef, i32 noundef, i32 noundef) #1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #2

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #2

; Function Attrs: nounwind uwtable
define dso_local i32 @fdt_next_tag(ptr noundef %0, i32 noundef %1, ptr noundef %2) #1 {
  %4 = alloca i32, align 4
  %5 = alloca ptr, align 8
  %6 = alloca i32, align 4
  %7 = alloca ptr, align 8
  %8 = alloca ptr, align 8
  %9 = alloca ptr, align 8
  %10 = alloca i32, align 4
  %11 = alloca i32, align 4
  %12 = alloca ptr, align 8
  %13 = alloca i32, align 4
  store ptr %0, ptr %5, align 8, !tbaa !5
  store i32 %1, ptr %6, align 4, !tbaa !9
  store ptr %2, ptr %7, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 8, ptr %8) #3
  call void @llvm.lifetime.start.p0(i64 8, ptr %9) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %10) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %11) #3
  %14 = load i32, ptr %6, align 4, !tbaa !9
  store i32 %14, ptr %11, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 8, ptr %12) #3
  %15 = load ptr, ptr %7, align 8, !tbaa !5
  store i32 -8, ptr %15, align 4, !tbaa !9
  %16 = load ptr, ptr %5, align 8, !tbaa !5
  %17 = load i32, ptr %11, align 4, !tbaa !9
  %18 = call ptr @fdt_offset_ptr(ptr noundef %16, i32 noundef %17, i32 noundef 4)
  store ptr %18, ptr %8, align 8, !tbaa !5
  %19 = load ptr, ptr %8, align 8, !tbaa !5
  %20 = icmp ne ptr %19, null
  br i1 %20, label %22, label %21

21:                                               ; preds = %3
  store i32 9, ptr %4, align 4
  store i32 1, ptr %13, align 4
  br label %90

22:                                               ; preds = %3
  %23 = load ptr, ptr %8, align 8, !tbaa !5
  %24 = load i32, ptr %23, align 4, !tbaa !9
  %25 = call i32 @fdt32_to_cpu(i32 noundef %24)
  store i32 %25, ptr %10, align 4, !tbaa !9
  %26 = load i32, ptr %11, align 4, !tbaa !9
  %27 = sext i32 %26 to i64
  %28 = add i64 %27, 4
  %29 = trunc i64 %28 to i32
  store i32 %29, ptr %11, align 4, !tbaa !9
  %30 = load ptr, ptr %7, align 8, !tbaa !5
  store i32 -11, ptr %30, align 4, !tbaa !9
  %31 = load i32, ptr %10, align 4, !tbaa !9
  switch i32 %31, label %71 [
    i32 1, label %32
    i32 3, label %53
    i32 9, label %70
    i32 2, label %70
    i32 4, label %70
  ]

32:                                               ; preds = %22
  br label %33

33:                                               ; preds = %46, %32
  %34 = load ptr, ptr %5, align 8, !tbaa !5
  %35 = load i32, ptr %11, align 4, !tbaa !9
  %36 = add nsw i32 %35, 1
  store i32 %36, ptr %11, align 4, !tbaa !9
  %37 = call ptr @fdt_offset_ptr(ptr noundef %34, i32 noundef %35, i32 noundef 1)
  store ptr %37, ptr %12, align 8, !tbaa !5
  br label %38

38:                                               ; preds = %33
  %39 = load ptr, ptr %12, align 8, !tbaa !5
  %40 = icmp ne ptr %39, null
  br i1 %40, label %41, label %46

41:                                               ; preds = %38
  %42 = load ptr, ptr %12, align 8, !tbaa !5
  %43 = load i8, ptr %42, align 1, !tbaa !11
  %44 = sext i8 %43 to i32
  %45 = icmp ne i32 %44, 0
  br label %46

46:                                               ; preds = %41, %38
  %47 = phi i1 [ false, %38 ], [ %45, %41 ]
  br i1 %47, label %33, label %48, !llvm.loop !12

48:                                               ; preds = %46
  %49 = load ptr, ptr %12, align 8, !tbaa !5
  %50 = icmp ne ptr %49, null
  br i1 %50, label %52, label %51

51:                                               ; preds = %48
  store i32 9, ptr %4, align 4
  store i32 1, ptr %13, align 4
  br label %90

52:                                               ; preds = %48
  br label %72

53:                                               ; preds = %22
  %54 = load ptr, ptr %5, align 8, !tbaa !5
  %55 = load i32, ptr %11, align 4, !tbaa !9
  %56 = call ptr @fdt_offset_ptr(ptr noundef %54, i32 noundef %55, i32 noundef 4)
  store ptr %56, ptr %9, align 8, !tbaa !5
  %57 = load ptr, ptr %9, align 8, !tbaa !5
  %58 = icmp ne ptr %57, null
  br i1 %58, label %60, label %59

59:                                               ; preds = %53
  store i32 9, ptr %4, align 4
  store i32 1, ptr %13, align 4
  br label %90

60:                                               ; preds = %53
  %61 = load ptr, ptr %9, align 8, !tbaa !5
  %62 = load i32, ptr %61, align 4, !tbaa !9
  %63 = call i32 @fdt32_to_cpu(i32 noundef %62)
  %64 = zext i32 %63 to i64
  %65 = add i64 8, %64
  %66 = load i32, ptr %11, align 4, !tbaa !9
  %67 = sext i32 %66 to i64
  %68 = add i64 %67, %65
  %69 = trunc i64 %68 to i32
  store i32 %69, ptr %11, align 4, !tbaa !9
  br label %72

70:                                               ; preds = %22, %22, %22
  br label %72

71:                                               ; preds = %22
  store i32 9, ptr %4, align 4
  store i32 1, ptr %13, align 4
  br label %90

72:                                               ; preds = %70, %60, %52
  %73 = load ptr, ptr %5, align 8, !tbaa !5
  %74 = load i32, ptr %6, align 4, !tbaa !9
  %75 = load i32, ptr %11, align 4, !tbaa !9
  %76 = load i32, ptr %6, align 4, !tbaa !9
  %77 = sub nsw i32 %75, %76
  %78 = call ptr @fdt_offset_ptr(ptr noundef %73, i32 noundef %74, i32 noundef %77)
  %79 = icmp ne ptr %78, null
  br i1 %79, label %81, label %80

80:                                               ; preds = %72
  store i32 9, ptr %4, align 4
  store i32 1, ptr %13, align 4
  br label %90

81:                                               ; preds = %72
  %82 = load i32, ptr %11, align 4, !tbaa !9
  %83 = sext i32 %82 to i64
  %84 = add i64 %83, 4
  %85 = sub i64 %84, 1
  %86 = and i64 %85, -4
  %87 = trunc i64 %86 to i32
  %88 = load ptr, ptr %7, align 8, !tbaa !5
  store i32 %87, ptr %88, align 4, !tbaa !9
  %89 = load i32, ptr %10, align 4, !tbaa !9
  store i32 %89, ptr %4, align 4
  store i32 1, ptr %13, align 4
  br label %90

90:                                               ; preds = %81, %80, %71, %59, %51, %21
  call void @llvm.lifetime.end.p0(i64 8, ptr %12) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %11) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %10) #3
  call void @llvm.lifetime.end.p0(i64 8, ptr %9) #3
  call void @llvm.lifetime.end.p0(i64 8, ptr %8) #3
  %91 = load i32, ptr %4, align 4
  ret i32 %91
}

attributes #0 = { inlinehint nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}
!11 = !{!7, !7, i64 0}
!12 = distinct !{!12, !13}
!13 = !{!"llvm.loop.mustprogress"}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: inlinehint nounwind uwtable
declare hidden i32 @fdt32_to_cpu(i32 noundef) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
declare dso_local ptr @fdt_offset_ptr(ptr noundef, i32 noundef, i32 noundef) local_unnamed_addr #1

; Function Attrs: nounwind uwtable
define dso_local noundef i32 @fdt_next_tag(ptr noundef %0, i32 noundef %1, ptr nocapture noundef writeonly %2) local_unnamed_addr #1 {
  store i32 -8, ptr %2, align 4, !tbaa !5
  %4 = tail call ptr @fdt_offset_ptr(ptr noundef %0, i32 noundef %1, i32 noundef 4)
  %.not = icmp eq ptr %4, null
  br i1 %.not, label %.critedge34, label %5

5:                                                ; preds = %3
  %6 = load i32, ptr %4, align 4, !tbaa !5
  %7 = tail call i32 @fdt32_to_cpu(i32 noundef %6)
  %8 = add i32 %1, 4
  store i32 -11, ptr %2, align 4, !tbaa !5
  switch i32 %7, label %.critedge34 [
    i32 1, label %.preheader
    i32 3, label %13
    i32 9, label %.critedge
    i32 2, label %.critedge
    i32 4, label %.critedge
  ]

.preheader:                                       ; preds = %5, %10
  %.026 = phi i32 [ %11, %10 ], [ %8, %5 ]
  %9 = tail call ptr @fdt_offset_ptr(ptr noundef %0, i32 noundef %.026, i32 noundef 1)
  %.not31 = icmp eq ptr %9, null
  br i1 %.not31, label %.critedge34, label %10

10:                                               ; preds = %.preheader
  %11 = add nsw i32 %.026, 1
  %12 = load i8, ptr %9, align 1, !tbaa !9
  %.not32 = icmp eq i8 %12, 0
  br i1 %.not32, label %.critedge, label %.preheader, !llvm.loop !10

13:                                               ; preds = %5
  %14 = tail call ptr @fdt_offset_ptr(ptr noundef %0, i32 noundef %8, i32 noundef 4)
  %.not30 = icmp eq ptr %14, null
  br i1 %.not30, label %.critedge34, label %15

15:                                               ; preds = %13
  %16 = load i32, ptr %14, align 4, !tbaa !5
  %17 = tail call i32 @fdt32_to_cpu(i32 noundef %16)
  %18 = add i32 %1, 12
  %19 = add i32 %18, %17
  br label %.critedge

.critedge:                                        ; preds = %10, %5, %5, %5, %15
  %.1 = phi i32 [ %8, %5 ], [ %8, %5 ], [ %8, %5 ], [ %19, %15 ], [ %11, %10 ]
  %20 = sub nsw i32 %.1, %1
  %21 = tail call ptr @fdt_offset_ptr(ptr noundef %0, i32 noundef %1, i32 noundef %20)
  %.not33 = icmp eq ptr %21, null
  br i1 %.not33, label %.critedge34, label %22

22:                                               ; preds = %.critedge
  %23 = add i32 %.1, 3
  %24 = and i32 %23, -4
  store i32 %24, ptr %2, align 4, !tbaa !5
  br label %.critedge34

.critedge34:                                      ; preds = %.preheader, %.critedge, %5, %13, %3, %22
  %.0 = phi i32 [ %7, %22 ], [ 9, %3 ], [ 9, %13 ], [ 9, %5 ], [ 9, %.critedge ], [ 9, %.preheader ]
  ret i32 %.0
}

attributes #0 = { inlinehint nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!7, !7, i64 0}
!10 = distinct !{!10, !11}
!11 = !{!"llvm.loop.mustprogress"}


; Effective O3 passes: EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,InstSimplifyPass,JumpThreadingPass,LCSSAPass,LoopSimplifyPass,LoopUnrollPass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass