; LLVM IR from gem5/gem5 :: ext/softfloat (s_roundPackToF64)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.float64_t = type { i64 }
%union.ui64_f64 = type { i64 }

@softfloat_roundingMode = external global i8, align 1
@softfloat_detectTininess = external global i8, align 1
@softfloat_exceptionFlags = external global i8, align 1

; Function Attrs: nounwind uwtable
define dso_local i64 @softfloat_roundPackToF64(i1 noundef zeroext %0, i64 noundef %1, i64 noundef %2) #0 {
  %4 = alloca %struct.float64_t, align 8
  %5 = alloca i8, align 1
  %6 = alloca i64, align 8
  %7 = alloca i64, align 8
  %8 = alloca i8, align 1
  %9 = alloca i8, align 1
  %10 = alloca i64, align 8
  %11 = alloca i64, align 8
  %12 = alloca i8, align 1
  %13 = alloca i64, align 8
  %14 = alloca %union.ui64_f64, align 8
  %15 = zext i1 %0 to i8
  store i8 %15, ptr %5, align 1, !tbaa !5
  store i64 %1, ptr %6, align 8, !tbaa !9
  store i64 %2, ptr %7, align 8, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 1, ptr %8) #5
  call void @llvm.lifetime.start.p0(i64 1, ptr %9) #5
  call void @llvm.lifetime.start.p0(i64 8, ptr %10) #5
  call void @llvm.lifetime.start.p0(i64 8, ptr %11) #5
  call void @llvm.lifetime.start.p0(i64 1, ptr %12) #5
  call void @llvm.lifetime.start.p0(i64 8, ptr %13) #5
  call void @llvm.lifetime.start.p0(i64 8, ptr %14) #5
  %16 = load i8, ptr @softfloat_roundingMode, align 1, !tbaa !11
  store i8 %16, ptr %8, align 1, !tbaa !11
  %17 = load i8, ptr %8, align 1, !tbaa !11
  %18 = zext i8 %17 to i32
  %19 = icmp eq i32 %18, 0
  %20 = zext i1 %19 to i8
  store i8 %20, ptr %9, align 1, !tbaa !5
  store i64 512, ptr %10, align 8, !tbaa !9
  %21 = load i8, ptr %9, align 1, !tbaa !5, !range !12, !noundef !13
  %22 = trunc i8 %21 to i1
  br i1 %22, label %38, label %23

23:                                               ; preds = %3
  %24 = load i8, ptr %8, align 1, !tbaa !11
  %25 = zext i8 %24 to i32
  %26 = icmp ne i32 %25, 4
  br i1 %26, label %27, label %38

27:                                               ; preds = %23
  %28 = load i8, ptr %8, align 1, !tbaa !11
  %29 = zext i8 %28 to i32
  %30 = load i8, ptr %5, align 1, !tbaa !5, !range !12, !noundef !13
  %31 = trunc i8 %30 to i1
  %32 = zext i1 %31 to i64
  %33 = select i1 %31, i32 2, i32 3
  %34 = icmp eq i32 %29, %33
  %35 = zext i1 %34 to i64
  %36 = select i1 %34, i32 1023, i32 0
  %37 = sext i32 %36 to i64
  store i64 %37, ptr %10, align 8, !tbaa !9
  br label %38

38:                                               ; preds = %27, %23, %3
  %39 = load i64, ptr %7, align 8, !tbaa !9
  %40 = and i64 %39, 1023
  store i64 %40, ptr %11, align 8, !tbaa !9
  %41 = load i64, ptr %6, align 8, !tbaa !9
  %42 = trunc i64 %41 to i16
  %43 = zext i16 %42 to i32
  %44 = icmp sle i32 2045, %43
  br i1 %44, label %45, label %99

45:                                               ; preds = %38
  %46 = load i64, ptr %6, align 8, !tbaa !9
  %47 = icmp slt i64 %46, 0
  br i1 %47, label %48, label %76

48:                                               ; preds = %45
  %49 = load i8, ptr @softfloat_detectTininess, align 1, !tbaa !11
  %50 = zext i8 %49 to i32
  %51 = icmp eq i32 %50, 0
  br i1 %51, label %60, label %52

52:                                               ; preds = %48
  %53 = load i64, ptr %6, align 8, !tbaa !9
  %54 = icmp slt i64 %53, -1
  br i1 %54, label %60, label %55

55:                                               ; preds = %52
  %56 = load i64, ptr %7, align 8, !tbaa !9
  %57 = load i64, ptr %10, align 8, !tbaa !9
  %58 = add i64 %56, %57
  %59 = icmp ult i64 %58, -9223372036854775808
  br label %60

60:                                               ; preds = %55, %52, %48
  %61 = phi i1 [ true, %52 ], [ true, %48 ], [ %59, %55 ]
  %62 = zext i1 %61 to i8
  store i8 %62, ptr %12, align 1, !tbaa !5
  %63 = load i64, ptr %7, align 8, !tbaa !9
  %64 = load i64, ptr %6, align 8, !tbaa !9
  %65 = sub nsw i64 0, %64
  %66 = call i64 @softfloat_shiftRightJam64(i64 noundef %63, i64 noundef %65)
  store i64 %66, ptr %7, align 8, !tbaa !9
  store i64 0, ptr %6, align 8, !tbaa !9
  %67 = load i64, ptr %7, align 8, !tbaa !9
  %68 = and i64 %67, 1023
  store i64 %68, ptr %11, align 8, !tbaa !9
  %69 = load i8, ptr %12, align 1, !tbaa !5, !range !12, !noundef !13
  %70 = trunc i8 %69 to i1
  br i1 %70, label %71, label %75

71:                                               ; preds = %60
  %72 = load i64, ptr %11, align 8, !tbaa !9
  %73 = icmp ne i64 %72, 0
  br i1 %73, label %74, label %75

74:                                               ; preds = %71
  call void @softfloat_raiseFlags(i8 noundef zeroext 2)
  br label %75

75:                                               ; preds = %74, %71, %60
  br label %98

76:                                               ; preds = %45
  %77 = load i64, ptr %6, align 8, !tbaa !9
  %78 = icmp slt i64 2045, %77
  br i1 %78, label %84, label %79

79:                                               ; preds = %76
  %80 = load i64, ptr %7, align 8, !tbaa !9
  %81 = load i64, ptr %10, align 8, !tbaa !9
  %82 = add i64 %80, %81
  %83 = icmp ule i64 -9223372036854775808, %82
  br i1 %83, label %84, label %97

84:                                               ; preds = %79, %76
  call void @softfloat_raiseFlags(i8 noundef zeroext 5)
  %85 = load i8, ptr %5, align 1, !tbaa !5, !range !12, !noundef !13
  %86 = trunc i8 %85 to i1
  %87 = zext i1 %86 to i64
  %88 = shl i64 %87, 63
  %89 = add i64 %88, 9218868437227405312
  %90 = add i64 %89, 0
  %91 = load i64, ptr %10, align 8, !tbaa !9
  %92 = icmp ne i64 %91, 0
  %93 = xor i1 %92, true
  %94 = zext i1 %93 to i32
  %95 = sext i32 %94 to i64
  %96 = sub i64 %90, %95
  store i64 %96, ptr %13, align 8, !tbaa !9
  br label %146

97:                                               ; preds = %79
  br label %98

98:                                               ; preds = %97, %75
  br label %99

99:                                               ; preds = %98, %38
  %100 = load i64, ptr %7, align 8, !tbaa !9
  %101 = load i64, ptr %10, align 8, !tbaa !9
  %102 = add i64 %100, %101
  %103 = lshr i64 %102, 10
  store i64 %103, ptr %7, align 8, !tbaa !9
  %104 = load i64, ptr %11, align 8, !tbaa !9
  %105 = icmp ne i64 %104, 0
  br i1 %105, label %106, label %118

106:                                              ; preds = %99
  %107 = load i8, ptr @softfloat_exceptionFlags, align 1, !tbaa !11
  %108 = zext i8 %107 to i32
  %109 = or i32 %108, 1
  %110 = trunc i32 %109 to i8
  store i8 %110, ptr @softfloat_exceptionFlags, align 1, !tbaa !11
  %111 = load i8, ptr %8, align 1, !tbaa !11
  %112 = zext i8 %111 to i32
  %113 = icmp eq i32 %112, 5
  br i1 %113, label %114, label %117

114:                                              ; preds = %106
  %115 = load i64, ptr %7, align 8, !tbaa !9
  %116 = or i64 %115, 1
  store i64 %116, ptr %7, align 8, !tbaa !9
  br label %136

117:                                              ; preds = %106
  br label %118

118:                                              ; preds = %117, %99
  %119 = load i64, ptr %11, align 8, !tbaa !9
  %120 = xor i64 %119, 512
  %121 = icmp ne i64 %120, 0
  %122 = xor i1 %121, true
  %123 = zext i1 %122 to i32
  %124 = load i8, ptr %9, align 1, !tbaa !5, !range !12, !noundef !13
  %125 = trunc i8 %124 to i1
  %126 = zext i1 %125 to i32
  %127 = and i32 %123, %126
  %128 = sext i32 %127 to i64
  %129 = xor i64 %128, -1
  %130 = load i64, ptr %7, align 8, !tbaa !9
  %131 = and i64 %130, %129
  store i64 %131, ptr %7, align 8, !tbaa !9
  %132 = load i64, ptr %7, align 8, !tbaa !9
  %133 = icmp ne i64 %132, 0
  br i1 %133, label %135, label %134

134:                                              ; preds = %118
  store i64 0, ptr %6, align 8, !tbaa !9
  br label %135

135:                                              ; preds = %134, %118
  br label %136

136:                                              ; preds = %135, %114
  %137 = load i8, ptr %5, align 1, !tbaa !5, !range !12, !noundef !13
  %138 = trunc i8 %137 to i1
  %139 = zext i1 %138 to i64
  %140 = shl i64 %139, 63
  %141 = load i64, ptr %6, align 8, !tbaa !9
  %142 = shl i64 %141, 52
  %143 = add i64 %140, %142
  %144 = load i64, ptr %7, align 8, !tbaa !9
  %145 = add i64 %143, %144
  store i64 %145, ptr %13, align 8, !tbaa !9
  br label %146

146:                                              ; preds = %136, %84
  %147 = load i64, ptr %13, align 8, !tbaa !9
  store i64 %147, ptr %14, align 8, !tbaa !11
  call void @llvm.memcpy.p0.p0.i64(ptr align 8 %4, ptr align 8 %14, i64 8, i1 false), !tbaa.struct !14
  call void @llvm.lifetime.end.p0(i64 8, ptr %14) #5
  call void @llvm.lifetime.end.p0(i64 8, ptr %13) #5
  call void @llvm.lifetime.end.p0(i64 1, ptr %12) #5
  call void @llvm.lifetime.end.p0(i64 8, ptr %11) #5
  call void @llvm.lifetime.end.p0(i64 8, ptr %10) #5
  call void @llvm.lifetime.end.p0(i64 1, ptr %9) #5
  call void @llvm.lifetime.end.p0(i64 1, ptr %8) #5
  %148 = getelementptr inbounds %struct.float64_t, ptr %4, i32 0, i32 0
  %149 = load i64, ptr %148, align 8
  ret i64 %149
}

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: inlinehint nounwind uwtable
declare hidden i64 @softfloat_shiftRightJam64(i64 noundef, i64 noundef) #2

declare void @softfloat_raiseFlags(i8 noundef zeroext) #3

; Function Attrs: nocallback nofree nounwind willreturn memory(argmem: readwrite)
declare void @llvm.memcpy.p0.p0.i64(ptr noalias nocapture writeonly, ptr noalias nocapture readonly, i64, i1 immarg) #4

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { inlinehint nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #4 = { nocallback nofree nounwind willreturn memory(argmem: readwrite) }
attributes #5 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"_Bool", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"long", !7, i64 0}
!11 = !{!7, !7, i64 0}
!12 = !{i8 0, i8 2}
!13 = !{}
!14 = !{i64 0, i64 8, !9}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@softfloat_roundingMode = external local_unnamed_addr global i8, align 1
@softfloat_detectTininess = external local_unnamed_addr global i8, align 1
@softfloat_exceptionFlags = external local_unnamed_addr global i8, align 1

; Function Attrs: nounwind uwtable
define dso_local i64 @softfloat_roundPackToF64(i1 noundef zeroext %0, i64 noundef %1, i64 noundef %2) local_unnamed_addr #0 {
  %4 = load i8, ptr @softfloat_roundingMode, align 1, !tbaa !5
  %5 = icmp eq i8 %4, 0
  %6 = icmp ne i8 %4, 4
  %or.cond = xor i1 %5, %6
  %7 = zext i8 %4 to i32
  %8 = select i1 %0, i32 2, i32 3
  %9 = icmp eq i32 %8, %7
  %10 = select i1 %9, i64 1023, i64 0
  %.045 = select i1 %or.cond, i64 %10, i64 512
  %11 = and i64 %2, 1023
  %12 = and i64 %1, 65535
  %13 = icmp ugt i64 %12, 2044
  br i1 %13, label %14, label %38

14:                                               ; preds = %3
  %15 = icmp slt i64 %1, 0
  br i1 %15, label %16, label %31

16:                                               ; preds = %14
  %17 = load i8, ptr @softfloat_detectTininess, align 1, !tbaa !5
  %18 = icmp eq i8 %17, 0
  %19 = icmp ne i64 %1, -1
  %or.cond4 = or i1 %19, %18
  br i1 %or.cond4, label %23, label %20

20:                                               ; preds = %16
  %21 = add i64 %.045, %2
  %22 = icmp sgt i64 %21, -1
  br label %23

23:                                               ; preds = %20, %16
  %24 = phi i1 [ true, %16 ], [ %22, %20 ]
  %25 = sub nsw i64 0, %1
  %26 = tail call i64 @softfloat_shiftRightJam64(i64 noundef %2, i64 noundef %25)
  %27 = and i64 %26, 1023
  %28 = icmp ne i64 %27, 0
  %or.cond6 = select i1 %24, i1 %28, i1 false
  br i1 %or.cond6, label %.thread, label %38

.thread:                                          ; preds = %23
  tail call void @softfloat_raiseFlags(i8 noundef zeroext 2) #3
  %29 = add i64 %26, %.045
  %30 = lshr i64 %29, 10
  br label %41

31:                                               ; preds = %14
  %32 = icmp ugt i64 %1, 2045
  %33 = add i64 %.045, %2
  %34 = icmp slt i64 %33, 0
  %or.cond56 = select i1 %32, i1 true, i1 %34
  br i1 %or.cond56, label %35, label %38

35:                                               ; preds = %31
  tail call void @softfloat_raiseFlags(i8 noundef zeroext 5) #3
  %36 = select i1 %0, i64 -4503599627370496, i64 9218868437227405312
  %.not = icmp eq i64 %.045, 0
  %.neg = sext i1 %.not to i64
  %37 = add i64 %36, %.neg
  br label %59

38:                                               ; preds = %31, %23, %3
  %.044 = phi i64 [ %27, %23 ], [ %11, %3 ], [ %11, %31 ]
  %.042 = phi i64 [ %26, %23 ], [ %2, %3 ], [ %2, %31 ]
  %.0 = phi i64 [ 0, %23 ], [ %1, %3 ], [ 2045, %31 ]
  %39 = add i64 %.042, %.045
  %40 = lshr i64 %39, 10
  %.not52 = icmp eq i64 %.044, 0
  br i1 %.not52, label %48, label %41

41:                                               ; preds = %.thread, %38
  %42 = phi i64 [ %30, %.thread ], [ %40, %38 ]
  %.064 = phi i64 [ 0, %.thread ], [ %.0, %38 ]
  %.04462 = phi i64 [ %27, %.thread ], [ %.044, %38 ]
  %43 = load i8, ptr @softfloat_exceptionFlags, align 1, !tbaa !5
  %44 = or i8 %43, 1
  store i8 %44, ptr @softfloat_exceptionFlags, align 1, !tbaa !5
  %45 = icmp eq i8 %4, 5
  br i1 %45, label %46, label %48

46:                                               ; preds = %41
  %47 = or i64 %42, 1
  br label %54

48:                                               ; preds = %41, %38
  %49 = phi i64 [ %42, %41 ], [ %40, %38 ]
  %.065 = phi i64 [ %.064, %41 ], [ %.0, %38 ]
  %.04463 = phi i64 [ %.04462, %41 ], [ 0, %38 ]
  %.not53 = icmp eq i64 %.04463, 512
  %50 = and i1 %5, %.not53
  %51 = zext i1 %50 to i64
  %52 = xor i64 %51, -1
  %53 = and i64 %49, %52
  %.not54 = icmp eq i64 %53, 0
  %spec.select57 = select i1 %.not54, i64 0, i64 %.065
  br label %54

54:                                               ; preds = %48, %46
  %.143 = phi i64 [ %47, %46 ], [ %53, %48 ]
  %.1 = phi i64 [ %.064, %46 ], [ %spec.select57, %48 ]
  %55 = select i1 %0, i64 -9223372036854775808, i64 0
  %56 = shl i64 %.1, 52
  %57 = add nuw i64 %.143, %55
  %58 = add i64 %57, %56
  br label %59

59:                                               ; preds = %54, %35
  %.041 = phi i64 [ %58, %54 ], [ %37, %35 ]
  ret i64 %.041
}

; Function Attrs: inlinehint nounwind uwtable
declare hidden i64 @softfloat_shiftRightJam64(i64 noundef, i64 noundef) local_unnamed_addr #1

declare void @softfloat_raiseFlags(i8 noundef zeroext) local_unnamed_addr #2

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { inlinehint nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"omnipotent char", !7, i64 0}
!7 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: CorrelatedValuePropagationPass,EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,JumpThreadingPass,ReassociatePass,SCCPPass,SROAPass,SimplifyCFGPass,TailCallElimPass