; LLVM IR from gem5/gem5 :: ext/softfloat (f16_to_i64_r_minMag)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.float16_t = type { i16 }
%union.ui16_f16 = type { i16 }

@softfloat_exceptionFlags = external global i8, align 1

; Function Attrs: nounwind uwtable
define dso_local i64 @f16_to_i64_r_minMag(i16 %0, i1 noundef zeroext %1) #0 {
  %3 = alloca i64, align 8
  %4 = alloca %struct.float16_t, align 2
  %5 = alloca i8, align 1
  %6 = alloca %union.ui16_f16, align 2
  %7 = alloca i64, align 8
  %8 = alloca i8, align 1
  %9 = alloca i64, align 8
  %10 = alloca i8, align 1
  %11 = alloca i8, align 1
  %12 = alloca i64, align 8
  %13 = alloca i32, align 4
  %14 = getelementptr inbounds %struct.float16_t, ptr %4, i32 0, i32 0
  store i16 %0, ptr %14, align 2
  %15 = zext i1 %1 to i8
  store i8 %15, ptr %5, align 1, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 2, ptr %6) #4
  call void @llvm.lifetime.start.p0(i64 8, ptr %7) #4
  call void @llvm.lifetime.start.p0(i64 1, ptr %8) #4
  call void @llvm.lifetime.start.p0(i64 8, ptr %9) #4
  call void @llvm.lifetime.start.p0(i64 1, ptr %10) #4
  call void @llvm.lifetime.start.p0(i64 1, ptr %11) #4
  call void @llvm.lifetime.start.p0(i64 8, ptr %12) #4
  call void @llvm.memcpy.p0.p0.i64(ptr align 2 %6, ptr align 2 %4, i64 2, i1 false), !tbaa.struct !9
  %16 = load i16, ptr %6, align 2, !tbaa !12
  %17 = zext i16 %16 to i64
  store i64 %17, ptr %7, align 8, !tbaa !13
  %18 = load i64, ptr %7, align 8, !tbaa !13
  %19 = lshr i64 %18, 10
  %20 = trunc i64 %19 to i8
  %21 = sext i8 %20 to i32
  %22 = and i32 %21, 31
  %23 = trunc i32 %22 to i8
  store i8 %23, ptr %8, align 1, !tbaa !12
  %24 = load i64, ptr %7, align 8, !tbaa !13
  %25 = and i64 %24, 1023
  store i64 %25, ptr %9, align 8, !tbaa !13
  %26 = load i8, ptr %8, align 1, !tbaa !12
  %27 = sext i8 %26 to i32
  %28 = sub nsw i32 %27, 15
  %29 = trunc i32 %28 to i8
  store i8 %29, ptr %10, align 1, !tbaa !12
  %30 = load i8, ptr %10, align 1, !tbaa !12
  %31 = sext i8 %30 to i32
  %32 = icmp slt i32 %31, 0
  br i1 %32, label %33, label %48

33:                                               ; preds = %2
  %34 = load i8, ptr %5, align 1, !tbaa !5, !range !15, !noundef !16
  %35 = trunc i8 %34 to i1
  br i1 %35, label %36, label %47

36:                                               ; preds = %33
  %37 = load i8, ptr %8, align 1, !tbaa !12
  %38 = sext i8 %37 to i64
  %39 = load i64, ptr %9, align 8, !tbaa !13
  %40 = or i64 %38, %39
  %41 = icmp ne i64 %40, 0
  br i1 %41, label %42, label %47

42:                                               ; preds = %36
  %43 = load i8, ptr @softfloat_exceptionFlags, align 1, !tbaa !12
  %44 = zext i8 %43 to i32
  %45 = or i32 %44, 1
  %46 = trunc i32 %45 to i8
  store i8 %46, ptr @softfloat_exceptionFlags, align 1, !tbaa !12
  br label %47

47:                                               ; preds = %42, %36, %33
  store i64 0, ptr %3, align 8
  store i32 1, ptr %13, align 4
  br label %103

48:                                               ; preds = %2
  %49 = load i64, ptr %7, align 8, !tbaa !13
  %50 = trunc i64 %49 to i16
  %51 = zext i16 %50 to i32
  %52 = ashr i32 %51, 15
  %53 = icmp ne i32 %52, 0
  %54 = zext i1 %53 to i8
  store i8 %54, ptr %11, align 1, !tbaa !5
  %55 = load i8, ptr %8, align 1, !tbaa !12
  %56 = sext i8 %55 to i32
  %57 = icmp eq i32 %56, 31
  br i1 %57, label %58, label %73

58:                                               ; preds = %48
  call void @softfloat_raiseFlags(i8 noundef zeroext 16)
  %59 = load i8, ptr %8, align 1, !tbaa !12
  %60 = sext i8 %59 to i32
  %61 = icmp eq i32 %60, 31
  br i1 %61, label %62, label %66

62:                                               ; preds = %58
  %63 = load i64, ptr %9, align 8, !tbaa !13
  %64 = icmp ne i64 %63, 0
  br i1 %64, label %65, label %66

65:                                               ; preds = %62
  br label %71

66:                                               ; preds = %62, %58
  %67 = load i8, ptr %11, align 1, !tbaa !5, !range !15, !noundef !16
  %68 = trunc i8 %67 to i1
  %69 = zext i1 %68 to i64
  %70 = select i1 %68, i64 -9223372036854775808, i64 9223372036854775807
  br label %71

71:                                               ; preds = %66, %65
  %72 = phi i64 [ 9223372036854775807, %65 ], [ %70, %66 ]
  store i64 %72, ptr %3, align 8
  store i32 1, ptr %13, align 4
  br label %103

73:                                               ; preds = %48
  %74 = load i64, ptr %9, align 8, !tbaa !13
  %75 = or i64 %74, 1024
  %76 = load i8, ptr %10, align 1, !tbaa !12
  %77 = sext i8 %76 to i32
  %78 = zext i32 %77 to i64
  %79 = shl i64 %75, %78
  store i64 %79, ptr %12, align 8, !tbaa !13
  %80 = load i8, ptr %5, align 1, !tbaa !5, !range !15, !noundef !16
  %81 = trunc i8 %80 to i1
  br i1 %81, label %82, label %91

82:                                               ; preds = %73
  %83 = load i64, ptr %12, align 8, !tbaa !13
  %84 = and i64 %83, 1023
  %85 = icmp ne i64 %84, 0
  br i1 %85, label %86, label %91

86:                                               ; preds = %82
  %87 = load i8, ptr @softfloat_exceptionFlags, align 1, !tbaa !12
  %88 = zext i8 %87 to i32
  %89 = or i32 %88, 1
  %90 = trunc i32 %89 to i8
  store i8 %90, ptr @softfloat_exceptionFlags, align 1, !tbaa !12
  br label %91

91:                                               ; preds = %86, %82, %73
  %92 = load i64, ptr %12, align 8, !tbaa !13
  %93 = ashr i64 %92, 10
  store i64 %93, ptr %12, align 8, !tbaa !13
  %94 = load i8, ptr %11, align 1, !tbaa !5, !range !15, !noundef !16
  %95 = trunc i8 %94 to i1
  br i1 %95, label %96, label %99

96:                                               ; preds = %91
  %97 = load i64, ptr %12, align 8, !tbaa !13
  %98 = sub nsw i64 0, %97
  br label %101

99:                                               ; preds = %91
  %100 = load i64, ptr %12, align 8, !tbaa !13
  br label %101

101:                                              ; preds = %99, %96
  %102 = phi i64 [ %98, %96 ], [ %100, %99 ]
  store i64 %102, ptr %3, align 8
  store i32 1, ptr %13, align 4
  br label %103

103:                                              ; preds = %101, %71, %47
  call void @llvm.lifetime.end.p0(i64 8, ptr %12) #4
  call void @llvm.lifetime.end.p0(i64 1, ptr %11) #4
  call void @llvm.lifetime.end.p0(i64 1, ptr %10) #4
  call void @llvm.lifetime.end.p0(i64 8, ptr %9) #4
  call void @llvm.lifetime.end.p0(i64 1, ptr %8) #4
  call void @llvm.lifetime.end.p0(i64 8, ptr %7) #4
  call void @llvm.lifetime.end.p0(i64 2, ptr %6) #4
  %104 = load i64, ptr %3, align 8
  ret i64 %104
}

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nocallback nofree nounwind willreturn memory(argmem: readwrite)
declare void @llvm.memcpy.p0.p0.i64(ptr noalias nocapture writeonly, ptr noalias nocapture readonly, i64, i1 immarg) #2

declare void @softfloat_raiseFlags(i8 noundef zeroext) #3

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { nocallback nofree nounwind willreturn memory(argmem: readwrite) }
attributes #3 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #4 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"_Bool", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{i64 0, i64 2, !10}
!10 = !{!11, !11, i64 0}
!11 = !{!"short", !7, i64 0}
!12 = !{!7, !7, i64 0}
!13 = !{!14, !14, i64 0}
!14 = !{!"long", !7, i64 0}
!15 = !{i8 0, i8 2}
!16 = !{}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@softfloat_exceptionFlags = external local_unnamed_addr global i8, align 1

; Function Attrs: nounwind uwtable
define dso_local range(i64 -131008, -9223372036854775807) i64 @f16_to_i64_r_minMag(i16 %0, i1 noundef zeroext %1) local_unnamed_addr #0 {
  %3 = lshr i16 %0, 10
  %4 = trunc nuw nsw i16 %3 to i8
  %5 = and i8 %4, 31
  %6 = and i16 %0, 1023
  %7 = zext nneg i16 %6 to i64
  %8 = add nsw i8 %5, -15
  %9 = sext i8 %8 to i64
  %10 = icmp ult i8 %5, 15
  br i1 %10, label %11, label %18

11:                                               ; preds = %2
  br i1 %1, label %12, label %34

12:                                               ; preds = %11
  %13 = zext nneg i8 %5 to i64
  %14 = or i64 %13, %7
  %.not26 = icmp eq i64 %14, 0
  br i1 %.not26, label %34, label %15

15:                                               ; preds = %12
  %16 = load i8, ptr @softfloat_exceptionFlags, align 1, !tbaa !5
  %17 = or i8 %16, 1
  store i8 %17, ptr @softfloat_exceptionFlags, align 1, !tbaa !5
  br label %34

18:                                               ; preds = %2
  %.not = icmp sgt i16 %0, -1
  %19 = icmp eq i8 %5, 31
  br i1 %19, label %20, label %22

20:                                               ; preds = %18
  tail call void @softfloat_raiseFlags(i8 noundef zeroext 16) #2
  %.not25 = icmp eq i16 %6, 0
  %21 = select i1 %.not, i64 9223372036854775807, i64 -9223372036854775808
  %spec.select = select i1 %.not25, i64 %21, i64 9223372036854775807
  br label %34

22:                                               ; preds = %18
  %23 = or disjoint i64 %7, 1024
  %24 = and i64 %9, 4294967295
  %25 = shl nuw nsw i64 %23, %24
  %26 = and i64 %25, 1023
  %.not24 = icmp ne i64 %26, 0
  %or.cond.not = select i1 %1, i1 %.not24, i1 false
  br i1 %or.cond.not, label %27, label %30

27:                                               ; preds = %22
  %28 = load i8, ptr @softfloat_exceptionFlags, align 1, !tbaa !5
  %29 = or i8 %28, 1
  store i8 %29, ptr @softfloat_exceptionFlags, align 1, !tbaa !5
  br label %30

30:                                               ; preds = %27, %22
  %31 = lshr i64 %25, 10
  %32 = sub nsw i64 0, %31
  %33 = select i1 %.not, i64 %31, i64 %32
  br label %34

34:                                               ; preds = %11, %12, %15, %30, %20
  %.0 = phi i64 [ %spec.select, %20 ], [ %33, %30 ], [ 0, %15 ], [ 0, %12 ], [ 0, %11 ]
  ret i64 %.0
}

declare void @softfloat_raiseFlags(i8 noundef zeroext) local_unnamed_addr #1

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"omnipotent char", !7, i64 0}
!7 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,SROAPass,SimplifyCFGPass,TailCallElimPass