; LLVM IR from gem5/gem5 :: ext/softfloat (extF80_to_ui32_r_minMag)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.extFloat80M = type { i64, i16 }
%union.anon = type { %struct.extFloat80M }

@softfloat_exceptionFlags = external global i8, align 1

; Function Attrs: nounwind uwtable
define dso_local i64 @extF80_to_ui32_r_minMag(i64 %0, i16 %1, i1 noundef zeroext %2) #0 {
  %4 = alloca i64, align 8
  %5 = alloca %struct.extFloat80M, align 8
  %6 = alloca i8, align 1
  %7 = alloca %union.anon, align 8
  %8 = alloca i64, align 8
  %9 = alloca i64, align 8
  %10 = alloca i64, align 8
  %11 = alloca i64, align 8
  %12 = alloca i8, align 1
  %13 = alloca i64, align 8
  %14 = alloca i32, align 4
  %15 = getelementptr inbounds { i64, i16 }, ptr %5, i32 0, i32 0
  store i64 %0, ptr %15, align 8
  %16 = getelementptr inbounds { i64, i16 }, ptr %5, i32 0, i32 1
  store i16 %1, ptr %16, align 8
  %17 = zext i1 %2 to i8
  store i8 %17, ptr %6, align 1, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 16, ptr %7) #4
  call void @llvm.lifetime.start.p0(i64 8, ptr %8) #4
  call void @llvm.lifetime.start.p0(i64 8, ptr %9) #4
  call void @llvm.lifetime.start.p0(i64 8, ptr %10) #4
  call void @llvm.lifetime.start.p0(i64 8, ptr %11) #4
  call void @llvm.lifetime.start.p0(i64 1, ptr %12) #4
  call void @llvm.lifetime.start.p0(i64 8, ptr %13) #4
  call void @llvm.memcpy.p0.p0.i64(ptr align 8 %7, ptr align 8 %5, i64 16, i1 false), !tbaa.struct !9
  %18 = getelementptr inbounds %struct.extFloat80M, ptr %7, i32 0, i32 1
  %19 = load i16, ptr %18, align 8, !tbaa !14
  %20 = zext i16 %19 to i64
  store i64 %20, ptr %8, align 8, !tbaa !10
  %21 = load i64, ptr %8, align 8, !tbaa !10
  %22 = and i64 %21, 32767
  store i64 %22, ptr %9, align 8, !tbaa !10
  %23 = getelementptr inbounds %struct.extFloat80M, ptr %7, i32 0, i32 0
  %24 = load i64, ptr %23, align 8, !tbaa !14
  store i64 %24, ptr %10, align 8, !tbaa !10
  %25 = load i64, ptr %9, align 8, !tbaa !10
  %26 = sub nsw i64 16446, %25
  store i64 %26, ptr %11, align 8, !tbaa !10
  %27 = load i64, ptr %11, align 8, !tbaa !10
  %28 = icmp sle i64 64, %27
  br i1 %28, label %29, label %43

29:                                               ; preds = %3
  %30 = load i8, ptr %6, align 1, !tbaa !5, !range !15, !noundef !16
  %31 = trunc i8 %30 to i1
  br i1 %31, label %32, label %42

32:                                               ; preds = %29
  %33 = load i64, ptr %9, align 8, !tbaa !10
  %34 = load i64, ptr %10, align 8, !tbaa !10
  %35 = or i64 %33, %34
  %36 = icmp ne i64 %35, 0
  br i1 %36, label %37, label %42

37:                                               ; preds = %32
  %38 = load i8, ptr @softfloat_exceptionFlags, align 1, !tbaa !14
  %39 = zext i8 %38 to i32
  %40 = or i32 %39, 1
  %41 = trunc i32 %40 to i8
  store i8 %41, ptr @softfloat_exceptionFlags, align 1, !tbaa !14
  br label %42

42:                                               ; preds = %37, %32, %29
  store i64 0, ptr %4, align 8
  store i32 1, ptr %14, align 4
  br label %90

43:                                               ; preds = %3
  %44 = load i64, ptr %8, align 8, !tbaa !10
  %45 = trunc i64 %44 to i16
  %46 = zext i16 %45 to i32
  %47 = ashr i32 %46, 15
  %48 = icmp ne i32 %47, 0
  %49 = zext i1 %48 to i8
  store i8 %49, ptr %12, align 1, !tbaa !5
  %50 = load i8, ptr %12, align 1, !tbaa !5, !range !15, !noundef !16
  %51 = trunc i8 %50 to i1
  br i1 %51, label %55, label %52

52:                                               ; preds = %43
  %53 = load i64, ptr %11, align 8, !tbaa !10
  %54 = icmp slt i64 %53, 32
  br i1 %54, label %55, label %71

55:                                               ; preds = %52, %43
  call void @softfloat_raiseFlags(i8 noundef zeroext 16)
  %56 = load i64, ptr %9, align 8, !tbaa !10
  %57 = icmp eq i64 %56, 32767
  br i1 %57, label %58, label %63

58:                                               ; preds = %55
  %59 = load i64, ptr %10, align 8, !tbaa !10
  %60 = and i64 %59, 9223372036854775807
  %61 = icmp ne i64 %60, 0
  br i1 %61, label %62, label %63

62:                                               ; preds = %58
  br label %68

63:                                               ; preds = %58, %55
  %64 = load i8, ptr %12, align 1, !tbaa !5, !range !15, !noundef !16
  %65 = trunc i8 %64 to i1
  %66 = zext i1 %65 to i64
  %67 = select i1 %65, i32 0, i32 -1
  br label %68

68:                                               ; preds = %63, %62
  %69 = phi i32 [ -1, %62 ], [ %67, %63 ]
  %70 = zext i32 %69 to i64
  store i64 %70, ptr %4, align 8
  store i32 1, ptr %14, align 4
  br label %90

71:                                               ; preds = %52
  %72 = load i64, ptr %10, align 8, !tbaa !10
  %73 = load i64, ptr %11, align 8, !tbaa !10
  %74 = lshr i64 %72, %73
  store i64 %74, ptr %13, align 8, !tbaa !10
  %75 = load i8, ptr %6, align 1, !tbaa !5, !range !15, !noundef !16
  %76 = trunc i8 %75 to i1
  br i1 %76, label %77, label %88

77:                                               ; preds = %71
  %78 = load i64, ptr %13, align 8, !tbaa !10
  %79 = load i64, ptr %11, align 8, !tbaa !10
  %80 = shl i64 %78, %79
  %81 = load i64, ptr %10, align 8, !tbaa !10
  %82 = icmp ne i64 %80, %81
  br i1 %82, label %83, label %88

83:                                               ; preds = %77
  %84 = load i8, ptr @softfloat_exceptionFlags, align 1, !tbaa !14
  %85 = zext i8 %84 to i32
  %86 = or i32 %85, 1
  %87 = trunc i32 %86 to i8
  store i8 %87, ptr @softfloat_exceptionFlags, align 1, !tbaa !14
  br label %88

88:                                               ; preds = %83, %77, %71
  %89 = load i64, ptr %13, align 8, !tbaa !10
  store i64 %89, ptr %4, align 8
  store i32 1, ptr %14, align 4
  br label %90

90:                                               ; preds = %88, %68, %42
  call void @llvm.lifetime.end.p0(i64 8, ptr %13) #4
  call void @llvm.lifetime.end.p0(i64 1, ptr %12) #4
  call void @llvm.lifetime.end.p0(i64 8, ptr %11) #4
  call void @llvm.lifetime.end.p0(i64 8, ptr %10) #4
  call void @llvm.lifetime.end.p0(i64 8, ptr %9) #4
  call void @llvm.lifetime.end.p0(i64 8, ptr %8) #4
  call void @llvm.lifetime.end.p0(i64 16, ptr %7) #4
  %91 = load i64, ptr %4, align 8
  ret i64 %91
}

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nocallback nofree nounwind willreturn memory(argmem: readwrite)
declare void @llvm.memcpy.p0.p0.i64(ptr noalias nocapture writeonly, ptr noalias nocapture readonly, i64, i1 immarg) #2

declare void @softfloat_raiseFlags(i8 noundef zeroext) #3

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { nocallback nofree nounwind willreturn memory(argmem: readwrite) }
attributes #3 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #4 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"_Bool", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{i64 0, i64 8, !10, i64 8, i64 2, !12}
!10 = !{!11, !11, i64 0}
!11 = !{!"long", !7, i64 0}
!12 = !{!13, !13, i64 0}
!13 = !{!"short", !7, i64 0}
!14 = !{!7, !7, i64 0}
!15 = !{i8 0, i8 2}
!16 = !{}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@softfloat_exceptionFlags = external local_unnamed_addr global i8, align 1

; Function Attrs: nounwind uwtable
define dso_local range(i64 0, 4294967296) i64 @extF80_to_ui32_r_minMag(i64 %0, i16 %1, i1 noundef zeroext %2) local_unnamed_addr #0 {
  %4 = and i16 %1, 32767
  %5 = zext nneg i16 %4 to i64
  %6 = sub nsw i64 16446, %5
  %7 = icmp ult i16 %4, 16383
  br i1 %7, label %8, label %13

8:                                                ; preds = %3
  %9 = or i64 %5, %0
  %.not25 = icmp ne i64 %9, 0
  %or.cond27.not = select i1 %2, i1 %.not25, i1 false
  br i1 %or.cond27.not, label %10, label %27

10:                                               ; preds = %8
  %11 = load i8, ptr @softfloat_exceptionFlags, align 1, !tbaa !5
  %12 = or i8 %11, 1
  store i8 %12, ptr @softfloat_exceptionFlags, align 1, !tbaa !5
  br label %27

13:                                               ; preds = %3
  %14 = icmp slt i16 %1, 0
  %15 = icmp ugt i16 %4, 16414
  %or.cond = or i1 %14, %15
  br i1 %or.cond, label %16, label %21

16:                                               ; preds = %13
  tail call void @softfloat_raiseFlags(i8 noundef zeroext 16) #2
  %17 = icmp ne i16 %4, 32767
  %18 = and i64 %0, 9223372036854775807
  %.not24 = icmp eq i64 %18, 0
  %or.cond28 = select i1 %17, i1 true, i1 %.not24
  %19 = and i1 %14, %or.cond28
  %20 = select i1 %19, i64 0, i64 4294967295
  br label %27

21:                                               ; preds = %13
  %22 = lshr i64 %0, %6
  %23 = shl i64 %22, %6
  %.not = icmp ne i64 %23, %0
  %or.cond30.not = select i1 %2, i1 %.not, i1 false
  br i1 %or.cond30.not, label %24, label %27

24:                                               ; preds = %21
  %25 = load i8, ptr @softfloat_exceptionFlags, align 1, !tbaa !5
  %26 = or i8 %25, 1
  store i8 %26, ptr @softfloat_exceptionFlags, align 1, !tbaa !5
  br label %27

27:                                               ; preds = %21, %24, %8, %10, %16
  %.0 = phi i64 [ %20, %16 ], [ 0, %10 ], [ 0, %8 ], [ %22, %24 ], [ %22, %21 ]
  ret i64 %.0
}

declare void @softfloat_raiseFlags(i8 noundef zeroext) local_unnamed_addr #1

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"omnipotent char", !7, i64 0}
!7 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass