; LLVM IR from gem5/gem5 :: ext/softfloat (s_subMagsF32)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.float32_t = type { i32 }
%union.ui32_f32 = type { i32 }

@softfloat_roundingMode = external global i8, align 1

; Function Attrs: nounwind uwtable
define dso_local i32 @softfloat_subMagsF32(i64 noundef %0, i64 noundef %1) #0 {
  %3 = alloca %struct.float32_t, align 4
  %4 = alloca i64, align 8
  %5 = alloca i64, align 8
  %6 = alloca i64, align 8
  %7 = alloca i64, align 8
  %8 = alloca i64, align 8
  %9 = alloca i64, align 8
  %10 = alloca i64, align 8
  %11 = alloca i64, align 8
  %12 = alloca i64, align 8
  %13 = alloca i8, align 1
  %14 = alloca i8, align 1
  %15 = alloca i64, align 8
  %16 = alloca i64, align 8
  %17 = alloca i64, align 8
  %18 = alloca %union.ui32_f32, align 4
  %19 = alloca i32, align 4
  store i64 %0, ptr %4, align 8, !tbaa !5
  store i64 %1, ptr %5, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 8, ptr %6) #5
  call void @llvm.lifetime.start.p0(i64 8, ptr %7) #5
  call void @llvm.lifetime.start.p0(i64 8, ptr %8) #5
  call void @llvm.lifetime.start.p0(i64 8, ptr %9) #5
  call void @llvm.lifetime.start.p0(i64 8, ptr %10) #5
  call void @llvm.lifetime.start.p0(i64 8, ptr %11) #5
  call void @llvm.lifetime.start.p0(i64 8, ptr %12) #5
  call void @llvm.lifetime.start.p0(i64 1, ptr %13) #5
  call void @llvm.lifetime.start.p0(i64 1, ptr %14) #5
  call void @llvm.lifetime.start.p0(i64 8, ptr %15) #5
  call void @llvm.lifetime.start.p0(i64 8, ptr %16) #5
  call void @llvm.lifetime.start.p0(i64 8, ptr %17) #5
  call void @llvm.lifetime.start.p0(i64 4, ptr %18) #5
  %20 = load i64, ptr %4, align 8, !tbaa !5
  %21 = lshr i64 %20, 23
  %22 = and i64 %21, 255
  store i64 %22, ptr %6, align 8, !tbaa !5
  %23 = load i64, ptr %4, align 8, !tbaa !5
  %24 = and i64 %23, 8388607
  store i64 %24, ptr %7, align 8, !tbaa !5
  %25 = load i64, ptr %5, align 8, !tbaa !5
  %26 = lshr i64 %25, 23
  %27 = and i64 %26, 255
  store i64 %27, ptr %8, align 8, !tbaa !5
  %28 = load i64, ptr %5, align 8, !tbaa !5
  %29 = and i64 %28, 8388607
  store i64 %29, ptr %9, align 8, !tbaa !5
  %30 = load i64, ptr %6, align 8, !tbaa !5
  %31 = load i64, ptr %8, align 8, !tbaa !5
  %32 = sub nsw i64 %30, %31
  store i64 %32, ptr %10, align 8, !tbaa !5
  %33 = load i64, ptr %10, align 8, !tbaa !5
  %34 = icmp ne i64 %33, 0
  br i1 %34, label %113, label %35

35:                                               ; preds = %2
  %36 = load i64, ptr %6, align 8, !tbaa !5
  %37 = icmp eq i64 %36, 255
  br i1 %37, label %38, label %45

38:                                               ; preds = %35
  %39 = load i64, ptr %7, align 8, !tbaa !5
  %40 = load i64, ptr %9, align 8, !tbaa !5
  %41 = or i64 %39, %40
  %42 = icmp ne i64 %41, 0
  br i1 %42, label %43, label %44

43:                                               ; preds = %38
  br label %196

44:                                               ; preds = %38
  call void @softfloat_raiseFlags(i8 noundef zeroext 16)
  store i64 2143289344, ptr %11, align 8, !tbaa !5
  br label %200

45:                                               ; preds = %35
  %46 = load i64, ptr %7, align 8, !tbaa !5
  %47 = load i64, ptr %9, align 8, !tbaa !5
  %48 = sub i64 %46, %47
  store i64 %48, ptr %12, align 8, !tbaa !5
  %49 = load i64, ptr %12, align 8, !tbaa !5
  %50 = icmp ne i64 %49, 0
  br i1 %50, label %60, label %51

51:                                               ; preds = %45
  %52 = load i8, ptr @softfloat_roundingMode, align 1, !tbaa !9
  %53 = zext i8 %52 to i32
  %54 = icmp eq i32 %53, 2
  %55 = zext i1 %54 to i32
  %56 = shl i32 %55, 31
  %57 = add i32 %56, 0
  %58 = add i32 %57, 0
  %59 = zext i32 %58 to i64
  store i64 %59, ptr %11, align 8, !tbaa !5
  br label %200

60:                                               ; preds = %45
  %61 = load i64, ptr %6, align 8, !tbaa !5
  %62 = icmp ne i64 %61, 0
  br i1 %62, label %63, label %66

63:                                               ; preds = %60
  %64 = load i64, ptr %6, align 8, !tbaa !5
  %65 = add nsw i64 %64, -1
  store i64 %65, ptr %6, align 8, !tbaa !5
  br label %66

66:                                               ; preds = %63, %60
  %67 = load i64, ptr %4, align 8, !tbaa !5
  %68 = trunc i64 %67 to i32
  %69 = lshr i32 %68, 31
  %70 = icmp ne i32 %69, 0
  %71 = zext i1 %70 to i8
  store i8 %71, ptr %13, align 1, !tbaa !10
  %72 = load i64, ptr %12, align 8, !tbaa !5
  %73 = icmp slt i64 %72, 0
  br i1 %73, label %74, label %81

74:                                               ; preds = %66
  %75 = load i8, ptr %13, align 1, !tbaa !10, !range !12, !noundef !13
  %76 = trunc i8 %75 to i1
  %77 = xor i1 %76, true
  %78 = zext i1 %77 to i8
  store i8 %78, ptr %13, align 1, !tbaa !10
  %79 = load i64, ptr %12, align 8, !tbaa !5
  %80 = sub nsw i64 0, %79
  store i64 %80, ptr %12, align 8, !tbaa !5
  br label %81

81:                                               ; preds = %74, %66
  %82 = load i64, ptr %12, align 8, !tbaa !5
  %83 = trunc i64 %82 to i32
  %84 = call zeroext i8 @softfloat_countLeadingZeros32(i32 noundef %83)
  %85 = zext i8 %84 to i32
  %86 = sub nsw i32 %85, 8
  %87 = trunc i32 %86 to i8
  store i8 %87, ptr %14, align 1, !tbaa !9
  %88 = load i64, ptr %6, align 8, !tbaa !5
  %89 = load i8, ptr %14, align 1, !tbaa !9
  %90 = sext i8 %89 to i64
  %91 = sub nsw i64 %88, %90
  store i64 %91, ptr %15, align 8, !tbaa !5
  %92 = load i64, ptr %15, align 8, !tbaa !5
  %93 = icmp slt i64 %92, 0
  br i1 %93, label %94, label %97

94:                                               ; preds = %81
  %95 = load i64, ptr %6, align 8, !tbaa !5
  %96 = trunc i64 %95 to i8
  store i8 %96, ptr %14, align 1, !tbaa !9
  store i64 0, ptr %15, align 8, !tbaa !5
  br label %97

97:                                               ; preds = %94, %81
  %98 = load i8, ptr %13, align 1, !tbaa !10, !range !12, !noundef !13
  %99 = trunc i8 %98 to i1
  %100 = zext i1 %99 to i32
  %101 = shl i32 %100, 31
  %102 = load i64, ptr %15, align 8, !tbaa !5
  %103 = trunc i64 %102 to i32
  %104 = shl i32 %103, 23
  %105 = add i32 %101, %104
  %106 = zext i32 %105 to i64
  %107 = load i64, ptr %12, align 8, !tbaa !5
  %108 = load i8, ptr %14, align 1, !tbaa !9
  %109 = sext i8 %108 to i32
  %110 = zext i32 %109 to i64
  %111 = shl i64 %107, %110
  %112 = add nsw i64 %106, %111
  store i64 %112, ptr %11, align 8, !tbaa !5
  br label %200

113:                                              ; preds = %2
  %114 = load i64, ptr %4, align 8, !tbaa !5
  %115 = trunc i64 %114 to i32
  %116 = lshr i32 %115, 31
  %117 = icmp ne i32 %116, 0
  %118 = zext i1 %117 to i8
  store i8 %118, ptr %13, align 1, !tbaa !10
  %119 = load i64, ptr %7, align 8, !tbaa !5
  %120 = shl i64 %119, 7
  store i64 %120, ptr %7, align 8, !tbaa !5
  %121 = load i64, ptr %9, align 8, !tbaa !5
  %122 = shl i64 %121, 7
  store i64 %122, ptr %9, align 8, !tbaa !5
  %123 = load i64, ptr %10, align 8, !tbaa !5
  %124 = icmp slt i64 %123, 0
  br i1 %124, label %125, label %160

125:                                              ; preds = %113
  %126 = load i8, ptr %13, align 1, !tbaa !10, !range !12, !noundef !13
  %127 = trunc i8 %126 to i1
  %128 = xor i1 %127, true
  %129 = zext i1 %128 to i8
  store i8 %129, ptr %13, align 1, !tbaa !10
  %130 = load i64, ptr %8, align 8, !tbaa !5
  %131 = icmp eq i64 %130, 255
  br i1 %131, label %132, label %144

132:                                              ; preds = %125
  %133 = load i64, ptr %9, align 8, !tbaa !5
  %134 = icmp ne i64 %133, 0
  br i1 %134, label %135, label %136

135:                                              ; preds = %132
  br label %196

136:                                              ; preds = %132
  %137 = load i8, ptr %13, align 1, !tbaa !10, !range !12, !noundef !13
  %138 = trunc i8 %137 to i1
  %139 = zext i1 %138 to i32
  %140 = shl i32 %139, 31
  %141 = add i32 %140, 2139095040
  %142 = add i32 %141, 0
  %143 = zext i32 %142 to i64
  store i64 %143, ptr %11, align 8, !tbaa !5
  br label %200

144:                                              ; preds = %125
  %145 = load i64, ptr %8, align 8, !tbaa !5
  %146 = sub nsw i64 %145, 1
  store i64 %146, ptr %15, align 8, !tbaa !5
  %147 = load i64, ptr %9, align 8, !tbaa !5
  %148 = or i64 %147, 1073741824
  store i64 %148, ptr %16, align 8, !tbaa !5
  %149 = load i64, ptr %7, align 8, !tbaa !5
  %150 = load i64, ptr %6, align 8, !tbaa !5
  %151 = icmp ne i64 %150, 0
  br i1 %151, label %152, label %153

152:                                              ; preds = %144
  br label %155

153:                                              ; preds = %144
  %154 = load i64, ptr %7, align 8, !tbaa !5
  br label %155

155:                                              ; preds = %153, %152
  %156 = phi i64 [ 1073741824, %152 ], [ %154, %153 ]
  %157 = add i64 %149, %156
  store i64 %157, ptr %17, align 8, !tbaa !5
  %158 = load i64, ptr %10, align 8, !tbaa !5
  %159 = sub nsw i64 0, %158
  store i64 %159, ptr %10, align 8, !tbaa !5
  br label %183

160:                                              ; preds = %113
  %161 = load i64, ptr %6, align 8, !tbaa !5
  %162 = icmp eq i64 %161, 255
  br i1 %162, label %163, label %169

163:                                              ; preds = %160
  %164 = load i64, ptr %7, align 8, !tbaa !5
  %165 = icmp ne i64 %164, 0
  br i1 %165, label %166, label %167

166:                                              ; preds = %163
  br label %196

167:                                              ; preds = %163
  %168 = load i64, ptr %4, align 8, !tbaa !5
  store i64 %168, ptr %11, align 8, !tbaa !5
  br label %200

169:                                              ; preds = %160
  %170 = load i64, ptr %6, align 8, !tbaa !5
  %171 = sub nsw i64 %170, 1
  store i64 %171, ptr %15, align 8, !tbaa !5
  %172 = load i64, ptr %7, align 8, !tbaa !5
  %173 = or i64 %172, 1073741824
  store i64 %173, ptr %16, align 8, !tbaa !5
  %174 = load i64, ptr %9, align 8, !tbaa !5
  %175 = load i64, ptr %8, align 8, !tbaa !5
  %176 = icmp ne i64 %175, 0
  br i1 %176, label %177, label %178

177:                                              ; preds = %169
  br label %180

178:                                              ; preds = %169
  %179 = load i64, ptr %9, align 8, !tbaa !5
  br label %180

180:                                              ; preds = %178, %177
  %181 = phi i64 [ 1073741824, %177 ], [ %179, %178 ]
  %182 = add i64 %174, %181
  store i64 %182, ptr %17, align 8, !tbaa !5
  br label %183

183:                                              ; preds = %180, %155
  %184 = load i8, ptr %13, align 1, !tbaa !10, !range !12, !noundef !13
  %185 = trunc i8 %184 to i1
  %186 = load i64, ptr %15, align 8, !tbaa !5
  %187 = load i64, ptr %16, align 8, !tbaa !5
  %188 = load i64, ptr %17, align 8, !tbaa !5
  %189 = trunc i64 %188 to i32
  %190 = load i64, ptr %10, align 8, !tbaa !5
  %191 = call i32 @softfloat_shiftRightJam32(i32 noundef %189, i64 noundef %190)
  %192 = zext i32 %191 to i64
  %193 = sub i64 %187, %192
  %194 = call i32 @softfloat_normRoundPackToF32(i1 noundef zeroext %185, i64 noundef %186, i64 noundef %193)
  %195 = getelementptr inbounds %struct.float32_t, ptr %3, i32 0, i32 0
  store i32 %194, ptr %195, align 4
  store i32 1, ptr %19, align 4
  br label %203

196:                                              ; preds = %166, %135, %43
  %197 = load i64, ptr %4, align 8, !tbaa !5
  %198 = load i64, ptr %5, align 8, !tbaa !5
  %199 = call i64 @softfloat_propagateNaNF32UI(i64 noundef %197, i64 noundef %198)
  store i64 %199, ptr %11, align 8, !tbaa !5
  br label %200

200:                                              ; preds = %196, %167, %136, %97, %51, %44
  %201 = load i64, ptr %11, align 8, !tbaa !5
  %202 = trunc i64 %201 to i32
  store i32 %202, ptr %18, align 4, !tbaa !9
  call void @llvm.memcpy.p0.p0.i64(ptr align 4 %3, ptr align 4 %18, i64 4, i1 false), !tbaa.struct !14
  store i32 1, ptr %19, align 4
  br label %203

203:                                              ; preds = %200, %183
  call void @llvm.lifetime.end.p0(i64 4, ptr %18) #5
  call void @llvm.lifetime.end.p0(i64 8, ptr %17) #5
  call void @llvm.lifetime.end.p0(i64 8, ptr %16) #5
  call void @llvm.lifetime.end.p0(i64 8, ptr %15) #5
  call void @llvm.lifetime.end.p0(i64 1, ptr %14) #5
  call void @llvm.lifetime.end.p0(i64 1, ptr %13) #5
  call void @llvm.lifetime.end.p0(i64 8, ptr %12) #5
  call void @llvm.lifetime.end.p0(i64 8, ptr %11) #5
  call void @llvm.lifetime.end.p0(i64 8, ptr %10) #5
  call void @llvm.lifetime.end.p0(i64 8, ptr %9) #5
  call void @llvm.lifetime.end.p0(i64 8, ptr %8) #5
  call void @llvm.lifetime.end.p0(i64 8, ptr %7) #5
  call void @llvm.lifetime.end.p0(i64 8, ptr %6) #5
  %204 = getelementptr inbounds %struct.float32_t, ptr %3, i32 0, i32 0
  %205 = load i32, ptr %204, align 4
  ret i32 %205
}

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

declare void @softfloat_raiseFlags(i8 noundef zeroext) #2

; Function Attrs: inlinehint nounwind uwtable
declare hidden zeroext i8 @softfloat_countLeadingZeros32(i32 noundef) #3

declare i32 @softfloat_normRoundPackToF32(i1 noundef zeroext, i64 noundef, i64 noundef) #2

; Function Attrs: inlinehint nounwind uwtable
declare hidden i32 @softfloat_shiftRightJam32(i32 noundef, i64 noundef) #3

declare i64 @softfloat_propagateNaNF32UI(i64 noundef, i64 noundef) #2

; Function Attrs: nocallback nofree nounwind willreturn memory(argmem: readwrite)
declare void @llvm.memcpy.p0.p0.i64(ptr noalias nocapture writeonly, ptr noalias nocapture readonly, i64, i1 immarg) #4

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { inlinehint nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #4 = { nocallback nofree nounwind willreturn memory(argmem: readwrite) }
attributes #5 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"long", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!7, !7, i64 0}
!10 = !{!11, !11, i64 0}
!11 = !{!"_Bool", !7, i64 0}
!12 = !{i8 0, i8 2}
!13 = !{}
!14 = !{i64 0, i64 4, !15}
!15 = !{!16, !16, i64 0}
!16 = !{!"int", !7, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@softfloat_roundingMode = external local_unnamed_addr global i8, align 1

; Function Attrs: nounwind uwtable
define dso_local i32 @softfloat_subMagsF32(i64 noundef %0, i64 noundef %1) local_unnamed_addr #0 {
  %3 = lshr i64 %0, 23
  %4 = and i64 %3, 255
  %5 = and i64 %0, 8388607
  %6 = lshr i64 %1, 23
  %7 = and i64 %6, 255
  %8 = and i64 %1, 8388607
  %9 = sub nsw i64 %4, %7
  %.not = icmp eq i64 %9, 0
  br i1 %.not, label %10, label %40

10:                                               ; preds = %2
  %11 = icmp eq i64 %4, 255
  br i1 %11, label %12, label %15

12:                                               ; preds = %10
  %13 = or i64 %8, %5
  %.not77 = icmp eq i64 %13, 0
  br i1 %.not77, label %14, label %69

14:                                               ; preds = %12
  tail call void @softfloat_raiseFlags(i8 noundef zeroext 16) #4
  br label %71

15:                                               ; preds = %10
  %.not74 = icmp eq i64 %5, %8
  br i1 %.not74, label %16, label %20

16:                                               ; preds = %15
  %17 = load i8, ptr @softfloat_roundingMode, align 1, !tbaa !5
  %18 = icmp eq i8 %17, 2
  %19 = select i1 %18, i64 2147483648, i64 0
  br label %71

20:                                               ; preds = %15
  %21 = sub nsw i64 %5, %8
  %spec.select = tail call i64 @llvm.usub.sat.i64(i64 %4, i64 1)
  %22 = and i64 %0, 2147483648
  %23 = icmp ne i64 %22, 0
  %24 = icmp slt i64 %21, 0
  %.064 = tail call i64 @llvm.abs.i64(i64 %21, i1 true)
  %.062 = xor i1 %23, %24
  %25 = trunc nuw nsw i64 %.064 to i32
  %26 = tail call zeroext i8 @softfloat_countLeadingZeros32(i32 noundef %25)
  %27 = add i8 %26, -8
  %28 = sext i8 %27 to i64
  %29 = sub nsw i64 %spec.select, %28
  %30 = icmp slt i64 %29, 0
  %31 = trunc nuw i64 %spec.select to i8
  %.061 = select i1 %30, i8 %31, i8 %27
  %.060 = tail call i64 @llvm.smax.i64(i64 %29, i64 0)
  %32 = select i1 %.062, i64 2147483648, i64 0
  %33 = shl nuw nsw i64 %.060, 23
  %34 = add nuw nsw i64 %33, %32
  %35 = and i64 %34, 4286578688
  %36 = sext i8 %.061 to i64
  %37 = and i64 %36, 4294967295
  %38 = shl i64 %.064, %37
  %39 = add nsw i64 %38, %35
  br label %71

40:                                               ; preds = %2
  %41 = shl nuw nsw i64 %5, 7
  %42 = shl nuw nsw i64 %8, 7
  %43 = icmp slt i64 %9, 0
  br i1 %43, label %44, label %55

44:                                               ; preds = %40
  %45 = and i64 %0, 2147483648
  %46 = icmp eq i64 %7, 255
  br i1 %46, label %47, label %51

47:                                               ; preds = %44
  %.not82 = icmp eq i64 %8, 0
  br i1 %.not82, label %48, label %69

48:                                               ; preds = %47
  %49 = add nuw nsw i64 %45, 4286578688
  %50 = and i64 %49, 4286578688
  br label %71

51:                                               ; preds = %44
  %.not78 = icmp eq i64 %45, 0
  %.not81 = icmp eq i64 %4, 0
  %52 = select i1 %.not81, i64 %41, i64 1073741824
  %53 = add nuw nsw i64 %52, %41
  %54 = sub nsw i64 0, %9
  br label %63

55:                                               ; preds = %40
  %56 = icmp eq i64 %4, 255
  br i1 %56, label %57, label %58

57:                                               ; preds = %55
  %.not80 = icmp eq i64 %5, 0
  br i1 %.not80, label %71, label %69

58:                                               ; preds = %55
  %.not79 = icmp eq i64 %7, 0
  %59 = select i1 %.not79, i64 %42, i64 1073741824
  %60 = add nuw nsw i64 %59, %42
  %61 = and i64 %0, 2147483648
  %62 = icmp ne i64 %61, 0
  br label %63

63:                                               ; preds = %58, %51
  %.066 = phi i64 [ %54, %51 ], [ %9, %58 ]
  %.163 = phi i1 [ %.not78, %51 ], [ %62, %58 ]
  %.1.in = phi i64 [ %7, %51 ], [ %4, %58 ]
  %.059.in = phi i64 [ %42, %51 ], [ %41, %58 ]
  %.0 = phi i64 [ %53, %51 ], [ %60, %58 ]
  %.059 = add nuw nsw i64 %.059.in, 1073741824
  %.1 = add nsw i64 %.1.in, -1
  %64 = trunc nuw nsw i64 %.0 to i32
  %65 = tail call i32 @softfloat_shiftRightJam32(i32 noundef %64, i64 noundef %.066)
  %66 = zext i32 %65 to i64
  %67 = sub nsw i64 %.059, %66
  %68 = tail call i32 @softfloat_normRoundPackToF32(i1 noundef zeroext %.163, i64 noundef %.1, i64 noundef %67) #4
  br label %73

69:                                               ; preds = %57, %47, %12
  %70 = tail call i64 @softfloat_propagateNaNF32UI(i64 noundef %0, i64 noundef %1) #4
  br label %71

71:                                               ; preds = %57, %69, %48, %20, %16, %14
  %.065 = phi i64 [ %70, %69 ], [ %50, %48 ], [ 2143289344, %14 ], [ %39, %20 ], [ %19, %16 ], [ %0, %57 ]
  %72 = trunc i64 %.065 to i32
  br label %73

73:                                               ; preds = %71, %63
  %.sroa.058.0 = phi i32 [ %72, %71 ], [ %68, %63 ]
  ret i32 %.sroa.058.0
}

declare void @softfloat_raiseFlags(i8 noundef zeroext) local_unnamed_addr #1

; Function Attrs: inlinehint nounwind uwtable
declare hidden zeroext i8 @softfloat_countLeadingZeros32(i32 noundef) local_unnamed_addr #2

declare i32 @softfloat_normRoundPackToF32(i1 noundef zeroext, i64 noundef, i64 noundef) local_unnamed_addr #1

; Function Attrs: inlinehint nounwind uwtable
declare hidden i32 @softfloat_shiftRightJam32(i32 noundef, i64 noundef) local_unnamed_addr #2

declare i64 @softfloat_propagateNaNF32UI(i64 noundef, i64 noundef) local_unnamed_addr #1

; Function Attrs: nocallback nofree nosync nounwind speculatable willreturn memory(none)
declare i64 @llvm.usub.sat.i64(i64, i64) #3

; Function Attrs: nocallback nofree nosync nounwind speculatable willreturn memory(none)
declare i64 @llvm.abs.i64(i64, i1 immarg) #3

; Function Attrs: nocallback nofree nosync nounwind speculatable willreturn memory(none)
declare i64 @llvm.smax.i64(i64, i64) #3

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { inlinehint nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nocallback nofree nosync nounwind speculatable willreturn memory(none) }
attributes #4 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"omnipotent char", !7, i64 0}
!7 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: CorrelatedValuePropagationPass,EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass