; LLVM IR from ebiggers/libdeflate :: lib/x86 (cpu_features)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.cpu_feature = type { i32, ptr }

@libdeflate_x86_cpu_features = external dso_local global i32, align 4
@x86_cpu_feature_table = external hidden constant [11 x %struct.cpu_feature], align 16

; Function Attrs: nounwind uwtable
define dso_local void @libdeflate_init_x86_cpu_features() #0 {
  %1 = alloca i32, align 4
  %2 = alloca [3 x i32], align 4
  %3 = alloca i32, align 4
  %4 = alloca i32, align 4
  %5 = alloca i32, align 4
  %6 = alloca i32, align 4
  %7 = alloca i32, align 4
  %8 = alloca i32, align 4
  %9 = alloca i64, align 8
  %10 = alloca i32, align 4
  call void @llvm.lifetime.start.p0(i64 4, ptr %1) #3
  call void @llvm.lifetime.start.p0(i64 12, ptr %2) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %3) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %4) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %5) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %6) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %7) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %8) #3
  call void @llvm.lifetime.start.p0(i64 8, ptr %9) #3
  store i64 0, ptr %9, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %10) #3
  store i32 0, ptr %10, align 4, !tbaa !9
  %11 = getelementptr inbounds [3 x i32], ptr %2, i64 0, i64 0
  %12 = getelementptr inbounds [3 x i32], ptr %2, i64 0, i64 2
  %13 = getelementptr inbounds [3 x i32], ptr %2, i64 0, i64 1
  call void @cpuid(i32 noundef 0, i32 noundef 0, ptr noundef %1, ptr noundef %11, ptr noundef %12, ptr noundef %13)
  %14 = load i32, ptr %1, align 4, !tbaa !9
  %15 = icmp ult i32 %14, 1
  br i1 %15, label %16, label %17

16:                                               ; preds = %0
  br label %154

17:                                               ; preds = %0
  call void @cpuid(i32 noundef 1, i32 noundef 0, ptr noundef %5, ptr noundef %6, ptr noundef %7, ptr noundef %8)
  %18 = load i32, ptr %5, align 4, !tbaa !9
  %19 = lshr i32 %18, 8
  %20 = and i32 %19, 15
  store i32 %20, ptr %3, align 4, !tbaa !9
  %21 = load i32, ptr %5, align 4, !tbaa !9
  %22 = lshr i32 %21, 4
  %23 = and i32 %22, 15
  store i32 %23, ptr %4, align 4, !tbaa !9
  %24 = load i32, ptr %3, align 4, !tbaa !9
  %25 = icmp eq i32 %24, 6
  br i1 %25, label %29, label %26

26:                                               ; preds = %17
  %27 = load i32, ptr %3, align 4, !tbaa !9
  %28 = icmp eq i32 %27, 15
  br i1 %28, label %29, label %35

29:                                               ; preds = %26, %17
  %30 = load i32, ptr %5, align 4, !tbaa !9
  %31 = lshr i32 %30, 12
  %32 = and i32 %31, 240
  %33 = load i32, ptr %4, align 4, !tbaa !9
  %34 = add i32 %33, %32
  store i32 %34, ptr %4, align 4, !tbaa !9
  br label %35

35:                                               ; preds = %29, %26
  %36 = load i32, ptr %3, align 4, !tbaa !9
  %37 = icmp eq i32 %36, 15
  br i1 %37, label %38, label %44

38:                                               ; preds = %35
  %39 = load i32, ptr %5, align 4, !tbaa !9
  %40 = lshr i32 %39, 20
  %41 = and i32 %40, 255
  %42 = load i32, ptr %3, align 4, !tbaa !9
  %43 = add i32 %42, %41
  store i32 %43, ptr %3, align 4, !tbaa !9
  br label %44

44:                                               ; preds = %38, %35
  %45 = load i32, ptr %8, align 4, !tbaa !9
  %46 = and i32 %45, 67108864
  %47 = icmp ne i32 %46, 0
  br i1 %47, label %48, label %51

48:                                               ; preds = %44
  %49 = load i32, ptr %10, align 4, !tbaa !9
  %50 = or i32 %49, 1
  store i32 %50, ptr %10, align 4, !tbaa !9
  br label %51

51:                                               ; preds = %48, %44
  %52 = load i32, ptr %7, align 4, !tbaa !9
  %53 = and i32 %52, 2
  %54 = icmp ne i32 %53, 0
  br i1 %54, label %55, label %62

55:                                               ; preds = %51
  %56 = load i32, ptr %7, align 4, !tbaa !9
  %57 = and i32 %56, 524288
  %58 = icmp ne i32 %57, 0
  br i1 %58, label %59, label %62

59:                                               ; preds = %55
  %60 = load i32, ptr %10, align 4, !tbaa !9
  %61 = or i32 %60, 2
  store i32 %61, ptr %10, align 4, !tbaa !9
  br label %62

62:                                               ; preds = %59, %55, %51
  %63 = load i32, ptr %7, align 4, !tbaa !9
  %64 = and i32 %63, 134217728
  %65 = icmp ne i32 %64, 0
  br i1 %65, label %66, label %68

66:                                               ; preds = %62
  %67 = call i64 @read_xcr(i32 noundef 0)
  store i64 %67, ptr %9, align 8, !tbaa !5
  br label %68

68:                                               ; preds = %66, %62
  %69 = load i32, ptr %7, align 4, !tbaa !9
  %70 = and i32 %69, 268435456
  %71 = icmp ne i32 %70, 0
  br i1 %71, label %72, label %79

72:                                               ; preds = %68
  %73 = load i64, ptr %9, align 8, !tbaa !5
  %74 = and i64 %73, 6
  %75 = icmp eq i64 %74, 6
  br i1 %75, label %76, label %79

76:                                               ; preds = %72
  %77 = load i32, ptr %10, align 4, !tbaa !9
  %78 = or i32 %77, 4
  store i32 %78, ptr %10, align 4, !tbaa !9
  br label %79

79:                                               ; preds = %76, %72, %68
  %80 = load i32, ptr %1, align 4, !tbaa !9
  %81 = icmp ult i32 %80, 7
  br i1 %81, label %82, label %83

82:                                               ; preds = %79
  br label %154

83:                                               ; preds = %79
  call void @cpuid(i32 noundef 7, i32 noundef 0, ptr noundef %5, ptr noundef %6, ptr noundef %7, ptr noundef %8)
  %84 = load i32, ptr %6, align 4, !tbaa !9
  %85 = and i32 %84, 256
  %86 = icmp ne i32 %85, 0
  br i1 %86, label %87, label %90

87:                                               ; preds = %83
  %88 = load i32, ptr %10, align 4, !tbaa !9
  %89 = or i32 %88, 16
  store i32 %89, ptr %10, align 4, !tbaa !9
  br label %90

90:                                               ; preds = %87, %83
  %91 = load i64, ptr %9, align 8, !tbaa !5
  %92 = and i64 %91, 6
  %93 = icmp eq i64 %92, 6
  br i1 %93, label %94, label %109

94:                                               ; preds = %90
  %95 = load i32, ptr %6, align 4, !tbaa !9
  %96 = and i32 %95, 32
  %97 = icmp ne i32 %96, 0
  br i1 %97, label %98, label %101

98:                                               ; preds = %94
  %99 = load i32, ptr %10, align 4, !tbaa !9
  %100 = or i32 %99, 8
  store i32 %100, ptr %10, align 4, !tbaa !9
  br label %101

101:                                              ; preds = %98, %94
  %102 = load i32, ptr %7, align 4, !tbaa !9
  %103 = and i32 %102, 1024
  %104 = icmp ne i32 %103, 0
  br i1 %104, label %105, label %108

105:                                              ; preds = %101
  %106 = load i32, ptr %10, align 4, !tbaa !9
  %107 = or i32 %106, 256
  store i32 %107, ptr %10, align 4, !tbaa !9
  br label %108

108:                                              ; preds = %105, %101
  br label %109

109:                                              ; preds = %108, %90
  %110 = load i64, ptr %9, align 8, !tbaa !5
  %111 = call zeroext i1 @os_supports_avx512(i64 noundef %110)
  br i1 %111, label %112, label %142

112:                                              ; preds = %109
  %113 = getelementptr inbounds [3 x i32], ptr %2, i64 0, i64 0
  %114 = load i32, ptr %3, align 4, !tbaa !9
  %115 = load i32, ptr %4, align 4, !tbaa !9
  %116 = call zeroext i1 @allow_512bit_vectors(ptr noundef %113, i32 noundef %114, i32 noundef %115)
  br i1 %116, label %117, label %120

117:                                              ; preds = %112
  %118 = load i32, ptr %10, align 4, !tbaa !9
  %119 = or i32 %118, 32
  store i32 %119, ptr %10, align 4, !tbaa !9
  br label %120

120:                                              ; preds = %117, %112
  %121 = load i32, ptr %6, align 4, !tbaa !9
  %122 = and i32 %121, 1073741824
  %123 = icmp ne i32 %122, 0
  br i1 %123, label %124, label %127

124:                                              ; preds = %120
  %125 = load i32, ptr %10, align 4, !tbaa !9
  %126 = or i32 %125, 64
  store i32 %126, ptr %10, align 4, !tbaa !9
  br label %127

127:                                              ; preds = %124, %120
  %128 = load i32, ptr %6, align 4, !tbaa !9
  %129 = and i32 %128, -2147483648
  %130 = icmp ne i32 %129, 0
  br i1 %130, label %131, label %134

131:                                              ; preds = %127
  %132 = load i32, ptr %10, align 4, !tbaa !9
  %133 = or i32 %132, 128
  store i32 %133, ptr %10, align 4, !tbaa !9
  br label %134

134:                                              ; preds = %131, %127
  %135 = load i32, ptr %7, align 4, !tbaa !9
  %136 = and i32 %135, 2048
  %137 = icmp ne i32 %136, 0
  br i1 %137, label %138, label %141

138:                                              ; preds = %134
  %139 = load i32, ptr %10, align 4, !tbaa !9
  %140 = or i32 %139, 512
  store i32 %140, ptr %10, align 4, !tbaa !9
  br label %141

141:                                              ; preds = %138, %134
  br label %142

142:                                              ; preds = %141, %109
  call void @cpuid(i32 noundef 7, i32 noundef 1, ptr noundef %5, ptr noundef %6, ptr noundef %7, ptr noundef %8)
  %143 = load i32, ptr %5, align 4, !tbaa !9
  %144 = and i32 %143, 16
  %145 = icmp ne i32 %144, 0
  br i1 %145, label %146, label %153

146:                                              ; preds = %142
  %147 = load i64, ptr %9, align 8, !tbaa !5
  %148 = and i64 %147, 6
  %149 = icmp eq i64 %148, 6
  br i1 %149, label %150, label %153

150:                                              ; preds = %146
  %151 = load i32, ptr %10, align 4, !tbaa !9
  %152 = or i32 %151, 1024
  store i32 %152, ptr %10, align 4, !tbaa !9
  br label %153

153:                                              ; preds = %150, %146, %142
  br label %154

154:                                              ; preds = %153, %82, %16
  call void @disable_cpu_features_for_testing(ptr noundef %10, ptr noundef @x86_cpu_feature_table, i64 noundef 11)
  %155 = load i32, ptr %10, align 4, !tbaa !9
  %156 = or i32 %155, -2147483648
  store volatile i32 %156, ptr @libdeflate_x86_cpu_features, align 4, !tbaa !9
  call void @llvm.lifetime.end.p0(i64 4, ptr %10) #3
  call void @llvm.lifetime.end.p0(i64 8, ptr %9) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %8) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %7) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %6) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %5) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %4) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %3) #3
  call void @llvm.lifetime.end.p0(i64 12, ptr %2) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %1) #3
  ret void
}

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @cpuid(i32 noundef, i32 noundef, ptr noundef, ptr noundef, ptr noundef, ptr noundef) #2

; Function Attrs: inlinehint nounwind uwtable
declare hidden i64 @read_xcr(i32 noundef) #2

; Function Attrs: inlinehint nounwind uwtable
declare hidden zeroext i1 @os_supports_avx512(i64 noundef) #2

; Function Attrs: inlinehint nounwind uwtable
declare hidden zeroext i1 @allow_512bit_vectors(ptr noundef, i32 noundef, i32 noundef) #2

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @disable_cpu_features_for_testing(ptr noundef, ptr noundef, i64 noundef) #2

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { inlinehint nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"long", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.cpu_feature = type { i32, ptr }

@libdeflate_x86_cpu_features = external dso_local global i32, align 4
@x86_cpu_feature_table = external hidden constant [11 x %struct.cpu_feature], align 16

; Function Attrs: nounwind uwtable
define dso_local void @libdeflate_init_x86_cpu_features() local_unnamed_addr #0 {
  %1 = alloca i32, align 4
  %2 = alloca [3 x i32], align 4
  %3 = alloca i32, align 4
  %4 = alloca i32, align 4
  %5 = alloca i32, align 4
  %6 = alloca i32, align 4
  %7 = alloca i32, align 4
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %1) #3
  call void @llvm.lifetime.start.p0(i64 12, ptr nonnull %2) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %3) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %4) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %5) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %6) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %7) #3
  store i32 0, ptr %7, align 4, !tbaa !5
  %8 = getelementptr inbounds i8, ptr %2, i64 8
  %9 = getelementptr inbounds i8, ptr %2, i64 4
  call void @cpuid(i32 noundef 0, i32 noundef 0, ptr noundef nonnull %1, ptr noundef nonnull %2, ptr noundef nonnull %8, ptr noundef nonnull %9)
  %10 = load i32, ptr %1, align 4, !tbaa !5
  %11 = icmp eq i32 %10, 0
  br i1 %11, label %96, label %12

12:                                               ; preds = %0
  call void @cpuid(i32 noundef 1, i32 noundef 0, ptr noundef nonnull %3, ptr noundef nonnull %4, ptr noundef nonnull %5, ptr noundef nonnull %6)
  %13 = load i32, ptr %3, align 4
  %14 = lshr i32 %13, 8
  %15 = and i32 %14, 15
  %16 = lshr i32 %13, 4
  %17 = and i32 %16, 15
  %18 = icmp eq i32 %15, 15
  switch i32 %15, label %23 [
    i32 15, label %19
    i32 6, label %19
  ]

19:                                               ; preds = %12, %12
  %20 = lshr i32 %13, 12
  %21 = and i32 %20, 240
  %22 = or disjoint i32 %17, %21
  br label %23

23:                                               ; preds = %12, %19
  %.012 = phi i32 [ %22, %19 ], [ %17, %12 ]
  %24 = lshr i32 %13, 20
  %25 = and i32 %24, 255
  %26 = add nuw nsw i32 %25, 15
  %.013 = select i1 %18, i32 %26, i32 %15
  %27 = load i32, ptr %6, align 4, !tbaa !5
  %28 = and i32 %27, 67108864
  %.not = icmp eq i32 %28, 0
  br i1 %.not, label %30, label %29

29:                                               ; preds = %23
  store i32 1, ptr %7, align 4, !tbaa !5
  br label %30

30:                                               ; preds = %29, %23
  %31 = phi i32 [ 1, %29 ], [ 0, %23 ]
  %32 = load i32, ptr %5, align 4, !tbaa !5
  %33 = and i32 %32, 524290
  %or.cond.not = icmp eq i32 %33, 524290
  br i1 %or.cond.not, label %34, label %36

34:                                               ; preds = %30
  %35 = or disjoint i32 %31, 2
  store i32 %35, ptr %7, align 4, !tbaa !5
  br label %36

36:                                               ; preds = %34, %30
  %37 = phi i32 [ %35, %34 ], [ %31, %30 ]
  %38 = and i32 %32, 134217728
  %.not17 = icmp eq i32 %38, 0
  br i1 %.not17, label %.thread, label %39

39:                                               ; preds = %36
  %40 = call i64 @read_xcr(i32 noundef 0)
  %41 = load i32, ptr %5, align 4, !tbaa !5
  %42 = and i32 %41, 268435456
  %.not18 = icmp ne i32 %42, 0
  %43 = and i64 %40, 6
  %44 = icmp eq i64 %43, 6
  %or.cond27 = select i1 %.not18, i1 %44, i1 false
  br i1 %or.cond27, label %45, label %.thread

45:                                               ; preds = %39
  %46 = or i32 %37, 4
  store i32 %46, ptr %7, align 4, !tbaa !5
  br label %.thread

.thread:                                          ; preds = %36, %45, %39
  %47 = phi i32 [ %46, %45 ], [ %37, %39 ], [ %37, %36 ]
  %48 = phi i1 [ true, %45 ], [ %44, %39 ], [ false, %36 ]
  %.032 = phi i64 [ %40, %45 ], [ %40, %39 ], [ 0, %36 ]
  %49 = load i32, ptr %1, align 4, !tbaa !5
  %50 = icmp ult i32 %49, 7
  br i1 %50, label %96, label %51

51:                                               ; preds = %.thread
  call void @cpuid(i32 noundef 7, i32 noundef 0, ptr noundef nonnull %3, ptr noundef nonnull %4, ptr noundef nonnull %5, ptr noundef nonnull %6)
  %52 = load i32, ptr %4, align 4, !tbaa !5
  %53 = and i32 %52, 256
  %.not19 = icmp eq i32 %53, 0
  br i1 %.not19, label %56, label %54

54:                                               ; preds = %51
  %55 = or i32 %47, 16
  store i32 %55, ptr %7, align 4, !tbaa !5
  br label %56

56:                                               ; preds = %54, %51
  %57 = phi i32 [ %55, %54 ], [ %47, %51 ]
  br i1 %48, label %58, label %68

58:                                               ; preds = %56
  %59 = and i32 %52, 32
  %.not20 = icmp eq i32 %59, 0
  br i1 %.not20, label %62, label %60

60:                                               ; preds = %58
  %61 = or i32 %57, 8
  store i32 %61, ptr %7, align 4, !tbaa !5
  br label %62

62:                                               ; preds = %60, %58
  %63 = phi i32 [ %61, %60 ], [ %57, %58 ]
  %64 = load i32, ptr %5, align 4, !tbaa !5
  %65 = and i32 %64, 1024
  %.not21 = icmp eq i32 %65, 0
  br i1 %.not21, label %68, label %66

66:                                               ; preds = %62
  %67 = or i32 %63, 256
  store i32 %67, ptr %7, align 4, !tbaa !5
  br label %68

68:                                               ; preds = %62, %66, %56
  %69 = phi i32 [ %63, %62 ], [ %67, %66 ], [ %57, %56 ]
  %70 = call zeroext i1 @os_supports_avx512(i64 noundef %.032)
  br i1 %70, label %71, label %90

71:                                               ; preds = %68
  %72 = call zeroext i1 @allow_512bit_vectors(ptr noundef nonnull %2, i32 noundef %.013, i32 noundef %.012)
  br i1 %72, label %73, label %75

73:                                               ; preds = %71
  %74 = or i32 %69, 32
  store i32 %74, ptr %7, align 4, !tbaa !5
  br label %75

75:                                               ; preds = %73, %71
  %76 = phi i32 [ %74, %73 ], [ %69, %71 ]
  %77 = load i32, ptr %4, align 4, !tbaa !5
  %78 = lshr i32 %77, 24
  %79 = and i32 %78, 64
  %80 = or i32 %76, %79
  %81 = lshr i32 %77, 24
  %82 = and i32 %81, 128
  %83 = or i32 %80, %82
  %.not33 = icmp ult i32 %77, 1073741824
  br i1 %.not33, label %85, label %84

84:                                               ; preds = %75
  store i32 %83, ptr %7, align 4, !tbaa !5
  br label %85

85:                                               ; preds = %75, %84
  %86 = load i32, ptr %5, align 4, !tbaa !5
  %87 = and i32 %86, 2048
  %.not24 = icmp eq i32 %87, 0
  br i1 %.not24, label %90, label %88

88:                                               ; preds = %85
  %89 = or i32 %83, 512
  store i32 %89, ptr %7, align 4, !tbaa !5
  br label %90

90:                                               ; preds = %85, %88, %68
  %91 = phi i32 [ %83, %85 ], [ %89, %88 ], [ %69, %68 ]
  call void @cpuid(i32 noundef 7, i32 noundef 1, ptr noundef nonnull %3, ptr noundef nonnull %4, ptr noundef nonnull %5, ptr noundef nonnull %6)
  %92 = load i32, ptr %3, align 4, !tbaa !5
  %93 = and i32 %92, 16
  %.not25 = icmp ne i32 %93, 0
  %brmerge.not = and i1 %48, %.not25
  br i1 %brmerge.not, label %94, label %96

94:                                               ; preds = %90
  %95 = or i32 %91, 1024
  store i32 %95, ptr %7, align 4, !tbaa !5
  br label %96

96:                                               ; preds = %90, %94, %.thread, %0
  call void @disable_cpu_features_for_testing(ptr noundef nonnull %7, ptr noundef nonnull @x86_cpu_feature_table, i64 noundef 11)
  %97 = load i32, ptr %7, align 4, !tbaa !5
  %98 = or i32 %97, -2147483648
  store volatile i32 %98, ptr @libdeflate_x86_cpu_features, align 4, !tbaa !5
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %7) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %6) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %5) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %4) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %3) #3
  call void @llvm.lifetime.end.p0(i64 12, ptr nonnull %2) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %1) #3
  ret void
}

; Function Attrs: mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @cpuid(i32 noundef, i32 noundef, ptr noundef, ptr noundef, ptr noundef, ptr noundef) local_unnamed_addr #2

; Function Attrs: inlinehint nounwind uwtable
declare hidden i64 @read_xcr(i32 noundef) local_unnamed_addr #2

; Function Attrs: inlinehint nounwind uwtable
declare hidden zeroext i1 @os_supports_avx512(i64 noundef) local_unnamed_addr #2

; Function Attrs: inlinehint nounwind uwtable
declare hidden zeroext i1 @allow_512bit_vectors(ptr noundef, i32 noundef, i32 noundef) local_unnamed_addr #2

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @disable_cpu_features_for_testing(ptr noundef, ptr noundef, i64 noundef) local_unnamed_addr #2

; Function Attrs: mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { inlinehint nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: ConstraintEliminationPass,EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,JumpThreadingPass,ReassociatePass,SROAPass,SimplifyCFGPass