; LLVM IR from ubaldot/defrecs :: stm32f4x/ADC_Readings/Drivers/CMSIS/DSP/Source/FastMathFunctions (q31)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@sqrt_initial_lut_q31 = external constant [32 x i32], align 16

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nounwind uwtable
define dso_local i32 @arm_sqrt_q31(i32 noundef %0, ptr noundef %1) #1 {
  %3 = alloca i32, align 4
  %4 = alloca i32, align 4
  %5 = alloca ptr, align 8
  %6 = alloca i32, align 4
  %7 = alloca i32, align 4
  %8 = alloca i32, align 4
  %9 = alloca i32, align 4
  %10 = alloca i32, align 4
  store i32 %0, ptr %4, align 4, !tbaa !5
  store ptr %1, ptr %5, align 8, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 4, ptr %6) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %7) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %8) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %9) #3
  %11 = load i32, ptr %4, align 4, !tbaa !5
  store i32 %11, ptr %6, align 4, !tbaa !5
  %12 = load i32, ptr %6, align 4, !tbaa !5
  %13 = icmp sgt i32 %12, 0
  br i1 %13, label %14, label %131

14:                                               ; preds = %2
  %15 = load i32, ptr %6, align 4, !tbaa !5
  %16 = call zeroext i8 @__CLZ(i32 noundef %15)
  %17 = zext i8 %16 to i32
  %18 = sub nsw i32 %17, 1
  store i32 %18, ptr %8, align 4, !tbaa !5
  %19 = load i32, ptr %8, align 4, !tbaa !5
  %20 = srem i32 %19, 2
  %21 = icmp eq i32 %20, 0
  br i1 %21, label %22, label %26

22:                                               ; preds = %14
  %23 = load i32, ptr %6, align 4, !tbaa !5
  %24 = load i32, ptr %8, align 4, !tbaa !5
  %25 = shl i32 %23, %24
  store i32 %25, ptr %6, align 4, !tbaa !5
  br label %31

26:                                               ; preds = %14
  %27 = load i32, ptr %6, align 4, !tbaa !5
  %28 = load i32, ptr %8, align 4, !tbaa !5
  %29 = sub nsw i32 %28, 1
  %30 = shl i32 %27, %29
  store i32 %30, ptr %6, align 4, !tbaa !5
  br label %31

31:                                               ; preds = %26, %22
  %32 = load i32, ptr %6, align 4, !tbaa !5
  %33 = ashr i32 %32, 26
  %34 = sub nsw i32 %33, 8
  %35 = sext i32 %34 to i64
  %36 = getelementptr inbounds [32 x i32], ptr @sqrt_initial_lut_q31, i64 0, i64 %35
  %37 = load i32, ptr %36, align 4, !tbaa !5
  store i32 %37, ptr %7, align 4, !tbaa !5
  %38 = load i32, ptr %7, align 4, !tbaa !5
  %39 = sext i32 %38 to i64
  %40 = load i32, ptr %7, align 4, !tbaa !5
  %41 = sext i32 %40 to i64
  %42 = mul nsw i64 %39, %41
  %43 = ashr i64 %42, 28
  %44 = trunc i64 %43 to i32
  store i32 %44, ptr %9, align 4, !tbaa !5
  %45 = load i32, ptr %6, align 4, !tbaa !5
  %46 = sext i32 %45 to i64
  %47 = load i32, ptr %9, align 4, !tbaa !5
  %48 = sext i32 %47 to i64
  %49 = mul nsw i64 %46, %48
  %50 = ashr i64 %49, 31
  %51 = trunc i64 %50 to i32
  store i32 %51, ptr %9, align 4, !tbaa !5
  %52 = load i32, ptr %9, align 4, !tbaa !5
  %53 = sub nsw i32 805306368, %52
  store i32 %53, ptr %9, align 4, !tbaa !5
  %54 = load i32, ptr %7, align 4, !tbaa !5
  %55 = sext i32 %54 to i64
  %56 = load i32, ptr %9, align 4, !tbaa !5
  %57 = sext i32 %56 to i64
  %58 = mul nsw i64 %55, %57
  %59 = ashr i64 %58, 29
  %60 = trunc i64 %59 to i32
  store i32 %60, ptr %7, align 4, !tbaa !5
  %61 = load i32, ptr %7, align 4, !tbaa !5
  %62 = sext i32 %61 to i64
  %63 = load i32, ptr %7, align 4, !tbaa !5
  %64 = sext i32 %63 to i64
  %65 = mul nsw i64 %62, %64
  %66 = ashr i64 %65, 28
  %67 = trunc i64 %66 to i32
  store i32 %67, ptr %9, align 4, !tbaa !5
  %68 = load i32, ptr %6, align 4, !tbaa !5
  %69 = sext i32 %68 to i64
  %70 = load i32, ptr %9, align 4, !tbaa !5
  %71 = sext i32 %70 to i64
  %72 = mul nsw i64 %69, %71
  %73 = ashr i64 %72, 31
  %74 = trunc i64 %73 to i32
  store i32 %74, ptr %9, align 4, !tbaa !5
  %75 = load i32, ptr %9, align 4, !tbaa !5
  %76 = sub nsw i32 805306368, %75
  store i32 %76, ptr %9, align 4, !tbaa !5
  %77 = load i32, ptr %7, align 4, !tbaa !5
  %78 = sext i32 %77 to i64
  %79 = load i32, ptr %9, align 4, !tbaa !5
  %80 = sext i32 %79 to i64
  %81 = mul nsw i64 %78, %80
  %82 = ashr i64 %81, 29
  %83 = trunc i64 %82 to i32
  store i32 %83, ptr %7, align 4, !tbaa !5
  %84 = load i32, ptr %7, align 4, !tbaa !5
  %85 = sext i32 %84 to i64
  %86 = load i32, ptr %7, align 4, !tbaa !5
  %87 = sext i32 %86 to i64
  %88 = mul nsw i64 %85, %87
  %89 = ashr i64 %88, 28
  %90 = trunc i64 %89 to i32
  store i32 %90, ptr %9, align 4, !tbaa !5
  %91 = load i32, ptr %6, align 4, !tbaa !5
  %92 = sext i32 %91 to i64
  %93 = load i32, ptr %9, align 4, !tbaa !5
  %94 = sext i32 %93 to i64
  %95 = mul nsw i64 %92, %94
  %96 = ashr i64 %95, 31
  %97 = trunc i64 %96 to i32
  store i32 %97, ptr %9, align 4, !tbaa !5
  %98 = load i32, ptr %9, align 4, !tbaa !5
  %99 = sub nsw i32 805306368, %98
  store i32 %99, ptr %9, align 4, !tbaa !5
  %100 = load i32, ptr %7, align 4, !tbaa !5
  %101 = sext i32 %100 to i64
  %102 = load i32, ptr %9, align 4, !tbaa !5
  %103 = sext i32 %102 to i64
  %104 = mul nsw i64 %101, %103
  %105 = ashr i64 %104, 29
  %106 = trunc i64 %105 to i32
  store i32 %106, ptr %7, align 4, !tbaa !5
  %107 = load i32, ptr %6, align 4, !tbaa !5
  %108 = sext i32 %107 to i64
  %109 = load i32, ptr %7, align 4, !tbaa !5
  %110 = sext i32 %109 to i64
  %111 = mul nsw i64 %108, %110
  %112 = ashr i64 %111, 28
  %113 = trunc i64 %112 to i32
  store i32 %113, ptr %7, align 4, !tbaa !5
  %114 = load i32, ptr %8, align 4, !tbaa !5
  %115 = srem i32 %114, 2
  %116 = icmp eq i32 %115, 0
  br i1 %116, label %117, label %122

117:                                              ; preds = %31
  %118 = load i32, ptr %7, align 4, !tbaa !5
  %119 = load i32, ptr %8, align 4, !tbaa !5
  %120 = sdiv i32 %119, 2
  %121 = ashr i32 %118, %120
  store i32 %121, ptr %7, align 4, !tbaa !5
  br label %128

122:                                              ; preds = %31
  %123 = load i32, ptr %7, align 4, !tbaa !5
  %124 = load i32, ptr %8, align 4, !tbaa !5
  %125 = sub nsw i32 %124, 1
  %126 = sdiv i32 %125, 2
  %127 = ashr i32 %123, %126
  store i32 %127, ptr %7, align 4, !tbaa !5
  br label %128

128:                                              ; preds = %122, %117
  %129 = load i32, ptr %7, align 4, !tbaa !5
  %130 = load ptr, ptr %5, align 8, !tbaa !9
  store i32 %129, ptr %130, align 4, !tbaa !5
  store i32 0, ptr %3, align 4
  store i32 1, ptr %10, align 4
  br label %133

131:                                              ; preds = %2
  %132 = load ptr, ptr %5, align 8, !tbaa !9
  store i32 0, ptr %132, align 4, !tbaa !5
  store i32 -1, ptr %3, align 4
  store i32 1, ptr %10, align 4
  br label %133

133:                                              ; preds = %131, %128
  call void @llvm.lifetime.end.p0(i64 4, ptr %9) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %8) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %7) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %6) #3
  %134 = load i32, ptr %3, align 4
  ret i32 %134
}

; Function Attrs: alwaysinline nounwind uwtable
declare hidden zeroext i8 @__CLZ(i32 noundef) #2

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { alwaysinline nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"any pointer", !7, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@sqrt_initial_lut_q31 = external local_unnamed_addr constant [32 x i32], align 16

; Function Attrs: nounwind uwtable
define dso_local range(i32 -1, 1) i32 @arm_sqrt_q31(i32 noundef %0, ptr nocapture noundef writeonly %1) local_unnamed_addr #0 {
  %3 = icmp sgt i32 %0, 0
  br i1 %3, label %4, label %55

4:                                                ; preds = %2
  %5 = tail call zeroext i8 @__CLZ(i32 noundef %0)
  %6 = zext i8 %5 to i32
  %7 = add nsw i32 %6, -1
  %8 = and i32 %7, 1
  %9 = icmp eq i32 %8, 0
  %10 = add nsw i32 %6, -2
  %.pn = select i1 %9, i32 %7, i32 %10
  %.040 = shl i32 %0, %.pn
  %11 = ashr i32 %.040, 26
  %12 = add nsw i32 %11, -8
  %13 = sext i32 %12 to i64
  %14 = getelementptr inbounds [32 x i32], ptr @sqrt_initial_lut_q31, i64 0, i64 %13
  %15 = load i32, ptr %14, align 4, !tbaa !5
  %16 = sext i32 %15 to i64
  %17 = sext i32 %.040 to i64
  %18 = shl nsw i64 %16, 4
  %19 = mul i64 %18, %16
  %20 = ashr i64 %19, 31
  %21 = and i64 %20, -2
  %22 = mul i64 %21, %17
  %23 = and i64 %22, -4294967296
  %sext = sub i64 3458764513820540928, %23
  %24 = ashr exact i64 %sext, 32
  %25 = shl nsw i64 %16, 3
  %26 = mul i64 %25, %24
  %27 = ashr i64 %26, 32
  %28 = shl nsw i64 %27, 4
  %29 = mul i64 %28, %27
  %30 = ashr i64 %29, 32
  %31 = shl nsw i64 %17, 1
  %32 = mul i64 %31, %30
  %33 = and i64 %32, -4294967296
  %sext45 = sub i64 3458764513820540928, %33
  %34 = ashr exact i64 %sext45, 32
  %35 = shl nsw i64 %27, 3
  %36 = mul i64 %35, %34
  %37 = ashr i64 %36, 32
  %38 = shl nsw i64 %37, 4
  %39 = mul i64 %38, %37
  %40 = ashr i64 %39, 32
  %41 = mul i64 %31, %40
  %42 = and i64 %41, -4294967296
  %sext48 = sub i64 3458764513820540928, %42
  %43 = ashr exact i64 %sext48, 32
  %44 = shl nsw i64 %37, 3
  %45 = mul i64 %44, %43
  %46 = ashr i64 %45, 32
  %47 = mul nsw i64 %46, %17
  %48 = lshr i64 %47, 28
  %49 = trunc i64 %48 to i32
  br i1 %9, label %50, label %52

50:                                               ; preds = %4
  %51 = lshr exact i32 %7, 1
  br label %54

52:                                               ; preds = %4
  %.lhs.trunc = trunc nsw i32 %10 to i16
  %53 = sdiv i16 %.lhs.trunc, 2
  %.sext = sext i16 %53 to i32
  br label %54

54:                                               ; preds = %52, %50
  %.pn50 = phi i32 [ %51, %50 ], [ %.sext, %52 ]
  %.041 = ashr i32 %49, %.pn50
  br label %55

55:                                               ; preds = %2, %54
  %storemerge = phi i32 [ %.041, %54 ], [ 0, %2 ]
  %.0 = phi i32 [ 0, %54 ], [ -1, %2 ]
  store i32 %storemerge, ptr %1, align 4, !tbaa !5
  ret i32 %.0
}

; Function Attrs: alwaysinline nounwind uwtable
declare hidden zeroext i8 @__CLZ(i32 noundef) local_unnamed_addr #1

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { alwaysinline nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: CorrelatedValuePropagationPass,EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass