; LLVM IR from Izaron/ACM-ICPC :: Timus Online Judge/Volume 11/2010. Sasha the Young Grandmaster.ll (Z11checkKnightxx)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: mustprogress nounwind uwtable
declare dso_local noundef zeroext i1 @_Z6insidexx(i64 noundef, i64 noundef) #1

; Function Attrs: mustprogress nounwind uwtable
define dso_local noundef i64 @_Z11checkKnightxx(i64 noundef %0, i64 noundef %1) #1 {
  %3 = alloca i64, align 8
  %4 = alloca i64, align 8
  %5 = alloca i64, align 8
  store i64 %0, ptr %3, align 8, !tbaa !5
  store i64 %1, ptr %4, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 8, ptr %5) #2
  store i64 0, ptr %5, align 8, !tbaa !5
  %6 = load i64, ptr %3, align 8, !tbaa !5
  %7 = sub nsw i64 %6, 2
  %8 = load i64, ptr %4, align 8, !tbaa !5
  %9 = sub nsw i64 %8, 1
  %10 = call noundef zeroext i1 @_Z6insidexx(i64 noundef %7, i64 noundef %9)
  br i1 %10, label %11, label %14

11:                                               ; preds = %2
  %12 = load i64, ptr %5, align 8, !tbaa !5
  %13 = add nsw i64 %12, 1
  store i64 %13, ptr %5, align 8, !tbaa !5
  br label %14

14:                                               ; preds = %11, %2
  %15 = load i64, ptr %3, align 8, !tbaa !5
  %16 = sub nsw i64 %15, 1
  %17 = load i64, ptr %4, align 8, !tbaa !5
  %18 = sub nsw i64 %17, 2
  %19 = call noundef zeroext i1 @_Z6insidexx(i64 noundef %16, i64 noundef %18)
  br i1 %19, label %20, label %23

20:                                               ; preds = %14
  %21 = load i64, ptr %5, align 8, !tbaa !5
  %22 = add nsw i64 %21, 1
  store i64 %22, ptr %5, align 8, !tbaa !5
  br label %23

23:                                               ; preds = %20, %14
  %24 = load i64, ptr %3, align 8, !tbaa !5
  %25 = add nsw i64 %24, 2
  %26 = load i64, ptr %4, align 8, !tbaa !5
  %27 = sub nsw i64 %26, 1
  %28 = call noundef zeroext i1 @_Z6insidexx(i64 noundef %25, i64 noundef %27)
  br i1 %28, label %29, label %32

29:                                               ; preds = %23
  %30 = load i64, ptr %5, align 8, !tbaa !5
  %31 = add nsw i64 %30, 1
  store i64 %31, ptr %5, align 8, !tbaa !5
  br label %32

32:                                               ; preds = %29, %23
  %33 = load i64, ptr %3, align 8, !tbaa !5
  %34 = add nsw i64 %33, 1
  %35 = load i64, ptr %4, align 8, !tbaa !5
  %36 = sub nsw i64 %35, 2
  %37 = call noundef zeroext i1 @_Z6insidexx(i64 noundef %34, i64 noundef %36)
  br i1 %37, label %38, label %41

38:                                               ; preds = %32
  %39 = load i64, ptr %5, align 8, !tbaa !5
  %40 = add nsw i64 %39, 1
  store i64 %40, ptr %5, align 8, !tbaa !5
  br label %41

41:                                               ; preds = %38, %32
  %42 = load i64, ptr %3, align 8, !tbaa !5
  %43 = sub nsw i64 %42, 2
  %44 = load i64, ptr %4, align 8, !tbaa !5
  %45 = add nsw i64 %44, 1
  %46 = call noundef zeroext i1 @_Z6insidexx(i64 noundef %43, i64 noundef %45)
  br i1 %46, label %47, label %50

47:                                               ; preds = %41
  %48 = load i64, ptr %5, align 8, !tbaa !5
  %49 = add nsw i64 %48, 1
  store i64 %49, ptr %5, align 8, !tbaa !5
  br label %50

50:                                               ; preds = %47, %41
  %51 = load i64, ptr %3, align 8, !tbaa !5
  %52 = sub nsw i64 %51, 1
  %53 = load i64, ptr %4, align 8, !tbaa !5
  %54 = add nsw i64 %53, 2
  %55 = call noundef zeroext i1 @_Z6insidexx(i64 noundef %52, i64 noundef %54)
  br i1 %55, label %56, label %59

56:                                               ; preds = %50
  %57 = load i64, ptr %5, align 8, !tbaa !5
  %58 = add nsw i64 %57, 1
  store i64 %58, ptr %5, align 8, !tbaa !5
  br label %59

59:                                               ; preds = %56, %50
  %60 = load i64, ptr %3, align 8, !tbaa !5
  %61 = add nsw i64 %60, 2
  %62 = load i64, ptr %4, align 8, !tbaa !5
  %63 = add nsw i64 %62, 1
  %64 = call noundef zeroext i1 @_Z6insidexx(i64 noundef %61, i64 noundef %63)
  br i1 %64, label %65, label %68

65:                                               ; preds = %59
  %66 = load i64, ptr %5, align 8, !tbaa !5
  %67 = add nsw i64 %66, 1
  store i64 %67, ptr %5, align 8, !tbaa !5
  br label %68

68:                                               ; preds = %65, %59
  %69 = load i64, ptr %3, align 8, !tbaa !5
  %70 = add nsw i64 %69, 1
  %71 = load i64, ptr %4, align 8, !tbaa !5
  %72 = add nsw i64 %71, 2
  %73 = call noundef zeroext i1 @_Z6insidexx(i64 noundef %70, i64 noundef %72)
  br i1 %73, label %74, label %77

74:                                               ; preds = %68
  %75 = load i64, ptr %5, align 8, !tbaa !5
  %76 = add nsw i64 %75, 1
  store i64 %76, ptr %5, align 8, !tbaa !5
  br label %77

77:                                               ; preds = %74, %68
  %78 = load i64, ptr %5, align 8, !tbaa !5
  call void @llvm.lifetime.end.p0(i64 8, ptr %5) #2
  ret i64 %78
}

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { mustprogress nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"long long", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C++ TBAA"}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nounwind uwtable
declare dso_local noundef zeroext i1 @_Z6insidexx(i64 noundef, i64 noundef) local_unnamed_addr #0

; Function Attrs: mustprogress nounwind uwtable
define dso_local noundef i64 @_Z11checkKnightxx(i64 noundef %0, i64 noundef %1) local_unnamed_addr #0 {
  %3 = add nsw i64 %0, -2
  %4 = add nsw i64 %1, -1
  %5 = tail call noundef zeroext i1 @_Z6insidexx(i64 noundef %3, i64 noundef %4)
  %spec.select = zext i1 %5 to i64
  %6 = add nsw i64 %0, -1
  %7 = add nsw i64 %1, -2
  %8 = tail call noundef zeroext i1 @_Z6insidexx(i64 noundef %6, i64 noundef %7)
  %9 = select i1 %5, i64 2, i64 1
  %.1 = select i1 %8, i64 %9, i64 %spec.select
  %10 = add nsw i64 %0, 2
  %11 = tail call noundef zeroext i1 @_Z6insidexx(i64 noundef %10, i64 noundef %4)
  %12 = zext i1 %11 to i64
  %.2 = add nuw nsw i64 %.1, %12
  %13 = add nsw i64 %0, 1
  %14 = tail call noundef zeroext i1 @_Z6insidexx(i64 noundef %13, i64 noundef %7)
  %15 = zext i1 %14 to i64
  %.3 = add nuw nsw i64 %.2, %15
  %16 = add nsw i64 %1, 1
  %17 = tail call noundef zeroext i1 @_Z6insidexx(i64 noundef %3, i64 noundef %16)
  %18 = zext i1 %17 to i64
  %.4 = add nuw nsw i64 %.3, %18
  %19 = add nsw i64 %1, 2
  %20 = tail call noundef zeroext i1 @_Z6insidexx(i64 noundef %6, i64 noundef %19)
  %21 = zext i1 %20 to i64
  %.5 = add nuw nsw i64 %.4, %21
  %22 = tail call noundef zeroext i1 @_Z6insidexx(i64 noundef %10, i64 noundef %16)
  %23 = zext i1 %22 to i64
  %.6 = add nuw nsw i64 %.5, %23
  %24 = tail call noundef zeroext i1 @_Z6insidexx(i64 noundef %13, i64 noundef %19)
  %25 = zext i1 %24 to i64
  %.7 = add nuw nsw i64 %.6, %25
  ret i64 %.7
}

attributes #0 = { mustprogress nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}


; Effective O3 passes: CorrelatedValuePropagationPass,EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass