; LLVM IR from FrancesoM/Bisc8FX :: sdk_projects/bisc8_platform/ps7_cortexa9_0/standalone_domain/bsp/ps7_cortexa9_0_ (ResetHw)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
define dso_local void @XGpioPs_ResetHw(i64 noundef %0) #0 {
  %2 = alloca i64, align 8
  %3 = alloca i32, align 4
  %4 = alloca i32, align 4
  %5 = alloca i32, align 4
  store i64 %0, ptr %2, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %3) #4
  call void @llvm.lifetime.start.p0(i64 4, ptr %4) #4
  call void @llvm.lifetime.start.p0(i64 4, ptr %5) #4
  %6 = call i32 @XGetPlatform_Info()
  store i32 %6, ptr %4, align 4, !tbaa !9
  %7 = load i32, ptr %4, align 4, !tbaa !9
  %8 = icmp eq i32 %7, 1
  br i1 %8, label %9, label %10

9:                                                ; preds = %1
  store i32 6, ptr %5, align 4, !tbaa !9
  br label %21

10:                                               ; preds = %1
  %11 = load i32, ptr %4, align 4, !tbaa !9
  %12 = icmp eq i32 %11, 6
  br i1 %12, label %13, label %19

13:                                               ; preds = %10
  %14 = load i64, ptr %2, align 8, !tbaa !5
  %15 = icmp eq i64 %14, 4278910976
  br i1 %15, label %16, label %17

16:                                               ; preds = %13
  store i32 4, ptr %5, align 4, !tbaa !9
  br label %18

17:                                               ; preds = %13
  store i32 5, ptr %5, align 4, !tbaa !9
  br label %18

18:                                               ; preds = %17, %16
  br label %20

19:                                               ; preds = %10
  store i32 4, ptr %5, align 4, !tbaa !9
  br label %20

20:                                               ; preds = %19, %18
  br label %21

21:                                               ; preds = %20, %9
  %22 = load i32, ptr %4, align 4, !tbaa !9
  %23 = icmp eq i32 %22, 6
  br i1 %23, label %24, label %144

24:                                               ; preds = %21
  store i32 3, ptr %3, align 4, !tbaa !9
  br label %25

25:                                               ; preds = %42, %24
  %26 = load i32, ptr %3, align 4, !tbaa !9
  %27 = load i32, ptr %5, align 4, !tbaa !9
  %28 = icmp ult i32 %26, %27
  br i1 %28, label %29, label %45

29:                                               ; preds = %25
  %30 = load i64, ptr %2, align 8, !tbaa !5
  %31 = load i32, ptr %3, align 4, !tbaa !9
  %32 = mul i32 %31, 8
  %33 = add i32 %32, 0
  %34 = zext i32 %33 to i64
  %35 = add i64 %30, %34
  call void @Xil_Out32(i64 noundef %35, i32 noundef 0)
  %36 = load i64, ptr %2, align 8, !tbaa !5
  %37 = load i32, ptr %3, align 4, !tbaa !9
  %38 = mul i32 %37, 8
  %39 = add i32 %38, 4
  %40 = zext i32 %39 to i64
  %41 = add i64 %36, %40
  call void @Xil_Out32(i64 noundef %41, i32 noundef 0)
  br label %42

42:                                               ; preds = %29
  %43 = load i32, ptr %3, align 4, !tbaa !9
  %44 = add i32 %43, 1
  store i32 %44, ptr %3, align 4, !tbaa !9
  br label %25, !llvm.loop !11

45:                                               ; preds = %25
  store i32 3, ptr %3, align 4, !tbaa !9
  br label %46

46:                                               ; preds = %57, %45
  %47 = load i32, ptr %3, align 4, !tbaa !9
  %48 = load i32, ptr %5, align 4, !tbaa !9
  %49 = icmp ult i32 %47, %48
  br i1 %49, label %50, label %60

50:                                               ; preds = %46
  %51 = load i64, ptr %2, align 8, !tbaa !5
  %52 = load i32, ptr %3, align 4, !tbaa !9
  %53 = mul i32 %52, 4
  %54 = add i32 %53, 64
  %55 = zext i32 %54 to i64
  %56 = add i64 %51, %55
  call void @Xil_Out32(i64 noundef %56, i32 noundef 0)
  br label %57

57:                                               ; preds = %50
  %58 = load i32, ptr %3, align 4, !tbaa !9
  %59 = add i32 %58, 1
  store i32 %59, ptr %3, align 4, !tbaa !9
  br label %46, !llvm.loop !13

60:                                               ; preds = %46
  store i32 0, ptr %3, align 4, !tbaa !9
  br label %61

61:                                               ; preds = %132, %60
  %62 = load i32, ptr %3, align 4, !tbaa !9
  %63 = load i32, ptr %5, align 4, !tbaa !9
  %64 = icmp ult i32 %62, %63
  br i1 %64, label %65, label %135

65:                                               ; preds = %61
  %66 = load i64, ptr %2, align 8, !tbaa !5
  %67 = icmp eq i64 %66, 4278910976
  br i1 %67, label %68, label %75

68:                                               ; preds = %65
  %69 = load i32, ptr %3, align 4, !tbaa !9
  %70 = icmp eq i32 %69, 1
  br i1 %70, label %74, label %71

71:                                               ; preds = %68
  %72 = load i32, ptr %3, align 4, !tbaa !9
  %73 = icmp eq i32 %72, 2
  br i1 %73, label %74, label %75

74:                                               ; preds = %71, %68
  br label %132

75:                                               ; preds = %71, %65
  %76 = load i64, ptr %2, align 8, !tbaa !5
  %77 = icmp ne i64 %76, 4278910976
  br i1 %77, label %78, label %82

78:                                               ; preds = %75
  %79 = load i32, ptr %3, align 4, !tbaa !9
  %80 = icmp eq i32 %79, 1
  br i1 %80, label %81, label %82

81:                                               ; preds = %78
  br label %132

82:                                               ; preds = %78, %75
  br label %83

83:                                               ; preds = %82
  %84 = load i64, ptr %2, align 8, !tbaa !5
  %85 = load i32, ptr %3, align 4, !tbaa !9
  %86 = mul i32 %85, 64
  %87 = add i32 %86, 516
  %88 = zext i32 %87 to i64
  %89 = add i64 %84, %88
  call void @Xil_Out32(i64 noundef %89, i32 noundef 0)
  %90 = load i64, ptr %2, align 8, !tbaa !5
  %91 = load i32, ptr %3, align 4, !tbaa !9
  %92 = mul i32 %91, 64
  %93 = add i32 %92, 520
  %94 = zext i32 %93 to i64
  %95 = add i64 %90, %94
  call void @Xil_Out32(i64 noundef %95, i32 noundef 0)
  %96 = load i64, ptr %2, align 8, !tbaa !5
  %97 = load i32, ptr %3, align 4, !tbaa !9
  %98 = mul i32 %97, 64
  %99 = add i32 %98, 524
  %100 = zext i32 %99 to i64
  %101 = add i64 %96, %100
  call void @Xil_Out32(i64 noundef %101, i32 noundef 0)
  %102 = load i64, ptr %2, align 8, !tbaa !5
  %103 = load i32, ptr %3, align 4, !tbaa !9
  %104 = mul i32 %103, 64
  %105 = add i32 %104, 528
  %106 = zext i32 %105 to i64
  %107 = add i64 %102, %106
  call void @Xil_Out32(i64 noundef %107, i32 noundef 0)
  %108 = load i64, ptr %2, align 8, !tbaa !5
  %109 = load i32, ptr %3, align 4, !tbaa !9
  %110 = mul i32 %109, 64
  %111 = add i32 %110, 532
  %112 = zext i32 %111 to i64
  %113 = add i64 %108, %112
  call void @Xil_Out32(i64 noundef %113, i32 noundef 0)
  %114 = load i64, ptr %2, align 8, !tbaa !5
  %115 = load i32, ptr %3, align 4, !tbaa !9
  %116 = mul i32 %115, 64
  %117 = add i32 %116, 536
  %118 = zext i32 %117 to i64
  %119 = add i64 %114, %118
  call void @Xil_Out32(i64 noundef %119, i32 noundef 0)
  %120 = load i64, ptr %2, align 8, !tbaa !5
  %121 = load i32, ptr %3, align 4, !tbaa !9
  %122 = mul i32 %121, 64
  %123 = add i32 %122, 544
  %124 = zext i32 %123 to i64
  %125 = add i64 %120, %124
  call void @Xil_Out32(i64 noundef %125, i32 noundef 0)
  %126 = load i64, ptr %2, align 8, !tbaa !5
  %127 = load i32, ptr %3, align 4, !tbaa !9
  %128 = mul i32 %127, 64
  %129 = add i32 %128, 548
  %130 = zext i32 %129 to i64
  %131 = add i64 %126, %130
  call void @Xil_Out32(i64 noundef %131, i32 noundef 0)
  br label %132

132:                                              ; preds = %83, %81, %74
  %133 = load i32, ptr %3, align 4, !tbaa !9
  %134 = add i32 %133, 1
  store i32 %134, ptr %3, align 4, !tbaa !9
  br label %61, !llvm.loop !14

135:                                              ; preds = %61
  %136 = load i64, ptr %2, align 8, !tbaa !5
  %137 = add i64 %136, 540
  call void @Xil_Out32(i64 noundef %137, i32 noundef -1)
  %138 = load i64, ptr %2, align 8, !tbaa !5
  %139 = add i64 %138, 604
  call void @Xil_Out32(i64 noundef %139, i32 noundef 4194303)
  %140 = load i64, ptr %2, align 8, !tbaa !5
  %141 = add i64 %140, 732
  call void @Xil_Out32(i64 noundef %141, i32 noundef -1)
  %142 = load i64, ptr %2, align 8, !tbaa !5
  %143 = add i64 %142, 796
  call void @Xil_Out32(i64 noundef %143, i32 noundef -1)
  br label %254

144:                                              ; preds = %21
  store i32 2, ptr %3, align 4, !tbaa !9
  br label %145

145:                                              ; preds = %162, %144
  %146 = load i32, ptr %3, align 4, !tbaa !9
  %147 = load i32, ptr %5, align 4, !tbaa !9
  %148 = icmp ult i32 %146, %147
  br i1 %148, label %149, label %165

149:                                              ; preds = %145
  %150 = load i64, ptr %2, align 8, !tbaa !5
  %151 = load i32, ptr %3, align 4, !tbaa !9
  %152 = mul i32 %151, 8
  %153 = add i32 %152, 0
  %154 = zext i32 %153 to i64
  %155 = add i64 %150, %154
  call void @Xil_Out32(i64 noundef %155, i32 noundef 0)
  %156 = load i64, ptr %2, align 8, !tbaa !5
  %157 = load i32, ptr %3, align 4, !tbaa !9
  %158 = mul i32 %157, 8
  %159 = add i32 %158, 4
  %160 = zext i32 %159 to i64
  %161 = add i64 %156, %160
  call void @Xil_Out32(i64 noundef %161, i32 noundef 0)
  br label %162

162:                                              ; preds = %149
  %163 = load i32, ptr %3, align 4, !tbaa !9
  %164 = add i32 %163, 1
  store i32 %164, ptr %3, align 4, !tbaa !9
  br label %145, !llvm.loop !15

165:                                              ; preds = %145
  store i32 2, ptr %3, align 4, !tbaa !9
  br label %166

166:                                              ; preds = %177, %165
  %167 = load i32, ptr %3, align 4, !tbaa !9
  %168 = load i32, ptr %5, align 4, !tbaa !9
  %169 = icmp ult i32 %167, %168
  br i1 %169, label %170, label %180

170:                                              ; preds = %166
  %171 = load i64, ptr %2, align 8, !tbaa !5
  %172 = load i32, ptr %3, align 4, !tbaa !9
  %173 = mul i32 %172, 4
  %174 = add i32 %173, 64
  %175 = zext i32 %174 to i64
  %176 = add i64 %171, %175
  call void @Xil_Out32(i64 noundef %176, i32 noundef 0)
  br label %177

177:                                              ; preds = %170
  %178 = load i32, ptr %3, align 4, !tbaa !9
  %179 = add i32 %178, 1
  store i32 %179, ptr %3, align 4, !tbaa !9
  br label %166, !llvm.loop !16

180:                                              ; preds = %166
  store i32 0, ptr %3, align 4, !tbaa !9
  br label %181

181:                                              ; preds = %234, %180
  %182 = load i32, ptr %3, align 4, !tbaa !9
  %183 = load i32, ptr %5, align 4, !tbaa !9
  %184 = icmp ult i32 %182, %183
  br i1 %184, label %185, label %237

185:                                              ; preds = %181
  %186 = load i64, ptr %2, align 8, !tbaa !5
  %187 = load i32, ptr %3, align 4, !tbaa !9
  %188 = mul i32 %187, 64
  %189 = add i32 %188, 516
  %190 = zext i32 %189 to i64
  %191 = add i64 %186, %190
  call void @Xil_Out32(i64 noundef %191, i32 noundef 0)
  %192 = load i64, ptr %2, align 8, !tbaa !5
  %193 = load i32, ptr %3, align 4, !tbaa !9
  %194 = mul i32 %193, 64
  %195 = add i32 %194, 520
  %196 = zext i32 %195 to i64
  %197 = add i64 %192, %196
  call void @Xil_Out32(i64 noundef %197, i32 noundef 0)
  %198 = load i64, ptr %2, align 8, !tbaa !5
  %199 = load i32, ptr %3, align 4, !tbaa !9
  %200 = mul i32 %199, 64
  %201 = add i32 %200, 524
  %202 = zext i32 %201 to i64
  %203 = add i64 %198, %202
  call void @Xil_Out32(i64 noundef %203, i32 noundef 0)
  %204 = load i64, ptr %2, align 8, !tbaa !5
  %205 = load i32, ptr %3, align 4, !tbaa !9
  %206 = mul i32 %205, 64
  %207 = add i32 %206, 528
  %208 = zext i32 %207 to i64
  %209 = add i64 %204, %208
  call void @Xil_Out32(i64 noundef %209, i32 noundef 0)
  %210 = load i64, ptr %2, align 8, !tbaa !5
  %211 = load i32, ptr %3, align 4, !tbaa !9
  %212 = mul i32 %211, 64
  %213 = add i32 %212, 532
  %214 = zext i32 %213 to i64
  %215 = add i64 %210, %214
  call void @Xil_Out32(i64 noundef %215, i32 noundef 0)
  %216 = load i64, ptr %2, align 8, !tbaa !5
  %217 = load i32, ptr %3, align 4, !tbaa !9
  %218 = mul i32 %217, 64
  %219 = add i32 %218, 536
  %220 = zext i32 %219 to i64
  %221 = add i64 %216, %220
  call void @Xil_Out32(i64 noundef %221, i32 noundef 0)
  %222 = load i64, ptr %2, align 8, !tbaa !5
  %223 = load i32, ptr %3, align 4, !tbaa !9
  %224 = mul i32 %223, 64
  %225 = add i32 %224, 544
  %226 = zext i32 %225 to i64
  %227 = add i64 %222, %226
  call void @Xil_Out32(i64 noundef %227, i32 noundef 0)
  %228 = load i64, ptr %2, align 8, !tbaa !5
  %229 = load i32, ptr %3, align 4, !tbaa !9
  %230 = mul i32 %229, 64
  %231 = add i32 %230, 548
  %232 = zext i32 %231 to i64
  %233 = add i64 %228, %232
  call void @Xil_Out32(i64 noundef %233, i32 noundef 0)
  br label %234

234:                                              ; preds = %185
  %235 = load i32, ptr %3, align 4, !tbaa !9
  %236 = add i32 %235, 1
  store i32 %236, ptr %3, align 4, !tbaa !9
  br label %181, !llvm.loop !17

237:                                              ; preds = %181
  %238 = load i64, ptr %2, align 8, !tbaa !5
  %239 = add i64 %238, 540
  call void @Xil_Out32(i64 noundef %239, i32 noundef -1)
  %240 = load i64, ptr %2, align 8, !tbaa !5
  %241 = add i64 %240, 604
  call void @Xil_Out32(i64 noundef %241, i32 noundef 4194303)
  %242 = load i64, ptr %2, align 8, !tbaa !5
  %243 = add i64 %242, 668
  call void @Xil_Out32(i64 noundef %243, i32 noundef -1)
  %244 = load i64, ptr %2, align 8, !tbaa !5
  %245 = add i64 %244, 732
  call void @Xil_Out32(i64 noundef %245, i32 noundef -1)
  %246 = load i32, ptr %4, align 4, !tbaa !9
  %247 = icmp eq i32 %246, 1
  br i1 %247, label %248, label %253

248:                                              ; preds = %237
  %249 = load i64, ptr %2, align 8, !tbaa !5
  %250 = add i64 %249, 796
  call void @Xil_Out32(i64 noundef %250, i32 noundef -1)
  %251 = load i64, ptr %2, align 8, !tbaa !5
  %252 = add i64 %251, 860
  call void @Xil_Out32(i64 noundef %252, i32 noundef -1)
  br label %253

253:                                              ; preds = %248, %237
  br label %254

254:                                              ; preds = %253, %135
  call void @llvm.lifetime.end.p0(i64 4, ptr %5) #4
  call void @llvm.lifetime.end.p0(i64 4, ptr %4) #4
  call void @llvm.lifetime.end.p0(i64 4, ptr %3) #4
  ret void
}

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

declare i32 @XGetPlatform_Info() #2

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @Xil_Out32(i64 noundef, i32 noundef) #3

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { inlinehint nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #4 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"long", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}
!11 = distinct !{!11, !12}
!12 = !{!"llvm.loop.mustprogress"}
!13 = distinct !{!13, !12}
!14 = distinct !{!14, !12}
!15 = distinct !{!15, !12}
!16 = distinct !{!16, !12}
!17 = distinct !{!17, !12}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
define dso_local void @XGpioPs_ResetHw(i64 noundef %0) local_unnamed_addr #0 {
  %2 = tail call i32 @XGetPlatform_Info() #3
  %3 = icmp eq i32 %2, 1
  br i1 %3, label %.preheader92.preheader, label %4

4:                                                ; preds = %1
  %5 = icmp eq i32 %2, 6
  br i1 %5, label %.preheader89.preheader, label %.preheader92.preheader

.preheader92.preheader:                           ; preds = %4, %1
  %.0139 = phi i64 [ 6, %1 ], [ 4, %4 ]
  br label %.preheader92

.preheader89.preheader:                           ; preds = %4
  %6 = icmp eq i64 %0, 4278910976
  %7 = select i1 %6, i64 4, i64 5
  br label %.preheader89

.preheader89:                                     ; preds = %.preheader89.preheader, %.preheader89
  %indvars.iv111 = phi i64 [ 3, %.preheader89.preheader ], [ %indvars.iv.next112, %.preheader89 ]
  %8 = shl nuw nsw i64 %indvars.iv111, 3
  %9 = add i64 %8, %0
  tail call void @Xil_Out32(i64 noundef %9, i32 noundef 0)
  %10 = or disjoint i64 %8, 4
  %11 = add i64 %10, %0
  tail call void @Xil_Out32(i64 noundef %11, i32 noundef 0)
  %indvars.iv.next112 = add nuw nsw i64 %indvars.iv111, 1
  %exitcond115.not = icmp eq i64 %indvars.iv.next112, %7
  br i1 %exitcond115.not, label %.preheader88, label %.preheader89, !llvm.loop !5

.peel.next126:                                    ; preds = %.preheader88
  %12 = icmp eq i64 %0, 4278910976
  %13 = add i64 %0, 516
  tail call void @Xil_Out32(i64 noundef %13, i32 noundef 0)
  %14 = add i64 %0, 520
  tail call void @Xil_Out32(i64 noundef %14, i32 noundef 0)
  %15 = add i64 %0, 524
  tail call void @Xil_Out32(i64 noundef %15, i32 noundef 0)
  %16 = add i64 %0, 528
  tail call void @Xil_Out32(i64 noundef %16, i32 noundef 0)
  %17 = add i64 %0, 532
  tail call void @Xil_Out32(i64 noundef %17, i32 noundef 0)
  %18 = add i64 %0, 536
  tail call void @Xil_Out32(i64 noundef %18, i32 noundef 0)
  %19 = add i64 %0, 544
  tail call void @Xil_Out32(i64 noundef %19, i32 noundef 0)
  %20 = add i64 %0, 548
  tail call void @Xil_Out32(i64 noundef %20, i32 noundef 0)
  br i1 %12, label %.peel.next126.peel.newph, label %21

21:                                               ; preds = %.peel.next126
  %22 = add i64 %0, 644
  tail call void @Xil_Out32(i64 noundef %22, i32 noundef 0)
  %23 = add i64 %0, 648
  tail call void @Xil_Out32(i64 noundef %23, i32 noundef 0)
  %24 = add i64 %0, 652
  tail call void @Xil_Out32(i64 noundef %24, i32 noundef 0)
  %25 = add i64 %0, 656
  tail call void @Xil_Out32(i64 noundef %25, i32 noundef 0)
  %26 = add i64 %0, 660
  tail call void @Xil_Out32(i64 noundef %26, i32 noundef 0)
  %27 = add i64 %0, 664
  tail call void @Xil_Out32(i64 noundef %27, i32 noundef 0)
  %28 = add i64 %0, 672
  tail call void @Xil_Out32(i64 noundef %28, i32 noundef 0)
  %29 = add i64 %0, 676
  tail call void @Xil_Out32(i64 noundef %29, i32 noundef 0)
  br label %.peel.next126.peel.newph

.peel.next126.peel.newph:                         ; preds = %.peel.next126, %21
  br label %33

.preheader88:                                     ; preds = %.preheader89, %.preheader88
  %indvars.iv116 = phi i64 [ %indvars.iv.next117, %.preheader88 ], [ 3, %.preheader89 ]
  %30 = shl nuw nsw i64 %indvars.iv116, 2
  %31 = add nuw nsw i64 %30, 64
  %32 = add i64 %31, %0
  tail call void @Xil_Out32(i64 noundef %32, i32 noundef 0)
  %indvars.iv.next117 = add nuw nsw i64 %indvars.iv116, 1
  %exitcond120.not = icmp eq i64 %indvars.iv.next117, %7
  br i1 %exitcond120.not, label %.peel.next126, label %.preheader88, !llvm.loop !7

33:                                               ; preds = %.peel.next126.peel.newph, %33
  %indvars.iv121 = phi i64 [ 3, %.peel.next126.peel.newph ], [ %indvars.iv.next122, %33 ]
  %34 = shl nuw nsw i64 %indvars.iv121, 6
  %35 = add nuw nsw i64 %34, 516
  %36 = add i64 %35, %0
  tail call void @Xil_Out32(i64 noundef %36, i32 noundef 0)
  %37 = add nuw nsw i64 %34, 520
  %38 = add i64 %37, %0
  tail call void @Xil_Out32(i64 noundef %38, i32 noundef 0)
  %39 = add nuw nsw i64 %34, 524
  %40 = add i64 %39, %0
  tail call void @Xil_Out32(i64 noundef %40, i32 noundef 0)
  %41 = add nuw nsw i64 %34, 528
  %42 = add i64 %41, %0
  tail call void @Xil_Out32(i64 noundef %42, i32 noundef 0)
  %43 = add nuw nsw i64 %34, 532
  %44 = add i64 %43, %0
  tail call void @Xil_Out32(i64 noundef %44, i32 noundef 0)
  %45 = add nuw nsw i64 %34, 536
  %46 = add i64 %45, %0
  tail call void @Xil_Out32(i64 noundef %46, i32 noundef 0)
  %47 = add nuw nsw i64 %34, 544
  %48 = add i64 %47, %0
  tail call void @Xil_Out32(i64 noundef %48, i32 noundef 0)
  %49 = add nuw nsw i64 %34, 548
  %50 = add i64 %49, %0
  tail call void @Xil_Out32(i64 noundef %50, i32 noundef 0)
  %indvars.iv.next122 = add nuw nsw i64 %indvars.iv121, 1
  %exitcond125.not = icmp eq i64 %indvars.iv.next122, %7
  br i1 %exitcond125.not, label %.loopexit, label %33, !llvm.loop !8

.loopexit:                                        ; preds = %33
  %51 = add i64 %0, 540
  tail call void @Xil_Out32(i64 noundef %51, i32 noundef -1)
  %52 = add i64 %0, 604
  tail call void @Xil_Out32(i64 noundef %52, i32 noundef 4194303)
  br label %.sink.split

.preheader92:                                     ; preds = %.preheader92.preheader, %.preheader92
  %indvars.iv = phi i64 [ 2, %.preheader92.preheader ], [ %indvars.iv.next, %.preheader92 ]
  %53 = shl nuw nsw i64 %indvars.iv, 3
  %54 = add i64 %53, %0
  tail call void @Xil_Out32(i64 noundef %54, i32 noundef 0)
  %55 = or disjoint i64 %53, 4
  %56 = add i64 %55, %0
  tail call void @Xil_Out32(i64 noundef %56, i32 noundef 0)
  %indvars.iv.next = add nuw nsw i64 %indvars.iv, 1
  %exitcond.not = icmp eq i64 %indvars.iv.next, %.0139
  br i1 %exitcond.not, label %.preheader91, label %.preheader92, !llvm.loop !10

.preheader91:                                     ; preds = %.preheader92, %.preheader91
  %indvars.iv101 = phi i64 [ %indvars.iv.next102, %.preheader91 ], [ 2, %.preheader92 ]
  %57 = shl nuw nsw i64 %indvars.iv101, 2
  %58 = add nuw nsw i64 %57, 64
  %59 = add i64 %58, %0
  tail call void @Xil_Out32(i64 noundef %59, i32 noundef 0)
  %indvars.iv.next102 = add nuw nsw i64 %indvars.iv101, 1
  %exitcond105.not = icmp eq i64 %indvars.iv.next102, %.0139
  br i1 %exitcond105.not, label %.preheader90, label %.preheader91, !llvm.loop !11

.preheader90:                                     ; preds = %.preheader91, %.preheader90
  %indvars.iv106 = phi i64 [ %indvars.iv.next107, %.preheader90 ], [ 0, %.preheader91 ]
  %60 = shl nuw nsw i64 %indvars.iv106, 6
  %61 = add nuw nsw i64 %60, 516
  %62 = add i64 %61, %0
  tail call void @Xil_Out32(i64 noundef %62, i32 noundef 0)
  %63 = add nuw nsw i64 %60, 520
  %64 = add i64 %63, %0
  tail call void @Xil_Out32(i64 noundef %64, i32 noundef 0)
  %65 = add nuw nsw i64 %60, 524
  %66 = add i64 %65, %0
  tail call void @Xil_Out32(i64 noundef %66, i32 noundef 0)
  %67 = add nuw nsw i64 %60, 528
  %68 = add i64 %67, %0
  tail call void @Xil_Out32(i64 noundef %68, i32 noundef 0)
  %69 = add nuw nsw i64 %60, 532
  %70 = add i64 %69, %0
  tail call void @Xil_Out32(i64 noundef %70, i32 noundef 0)
  %71 = add nuw nsw i64 %60, 536
  %72 = add i64 %71, %0
  tail call void @Xil_Out32(i64 noundef %72, i32 noundef 0)
  %73 = add nuw nsw i64 %60, 544
  %74 = add i64 %73, %0
  tail call void @Xil_Out32(i64 noundef %74, i32 noundef 0)
  %75 = add nuw nsw i64 %60, 548
  %76 = add i64 %75, %0
  tail call void @Xil_Out32(i64 noundef %76, i32 noundef 0)
  %indvars.iv.next107 = add nuw nsw i64 %indvars.iv106, 1
  %exitcond110.not = icmp eq i64 %indvars.iv.next107, %.0139
  br i1 %exitcond110.not, label %77, label %.preheader90, !llvm.loop !12

77:                                               ; preds = %.preheader90
  %78 = add i64 %0, 540
  tail call void @Xil_Out32(i64 noundef %78, i32 noundef -1)
  %79 = add i64 %0, 604
  tail call void @Xil_Out32(i64 noundef %79, i32 noundef 4194303)
  %80 = add i64 %0, 668
  tail call void @Xil_Out32(i64 noundef %80, i32 noundef -1)
  %81 = add i64 %0, 732
  tail call void @Xil_Out32(i64 noundef %81, i32 noundef -1)
  br i1 %3, label %.sink.split, label %84

.sink.split:                                      ; preds = %77, %.loopexit
  %.sink141 = phi i64 [ 732, %.loopexit ], [ 796, %77 ]
  %.sink140 = phi i64 [ 796, %.loopexit ], [ 860, %77 ]
  %82 = add i64 %.sink141, %0
  tail call void @Xil_Out32(i64 noundef %82, i32 noundef -1)
  %83 = add i64 %.sink140, %0
  tail call void @Xil_Out32(i64 noundef %83, i32 noundef -1)
  br label %84

84:                                               ; preds = %.sink.split, %77
  ret void
}

declare i32 @XGetPlatform_Info() local_unnamed_addr #1

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @Xil_Out32(i64 noundef, i32 noundef) local_unnamed_addr #2

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { inlinehint nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = distinct !{!5, !6}
!6 = !{!"llvm.loop.mustprogress"}
!7 = distinct !{!7, !6}
!8 = distinct !{!8, !6, !9}
!9 = !{!"llvm.loop.peeled.count", i32 3}
!10 = distinct !{!10, !6}
!11 = distinct !{!11, !6}
!12 = distinct !{!12, !6}


; Effective O3 passes: ADCEPass,BDCEPass,CorrelatedValuePropagationPass,EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,IndVarSimplifyPass,InferFunctionAttrsPass,InstCombinePass,JumpThreadingPass,LICMPass,LoopFullUnrollPass,LoopRotatePass,LoopSimplifyPass,LoopUnrollPass,ReassociatePass,SCCPPass,SROAPass,SimplifyCFGPass,TailCallElimPass