; LLVM IR from lfarcaro/ARINC653_ARMV7A_AM335X :: Hardware (mcspi)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
define dso_local void @McSPIClkConfig(i32 noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef %3, i32 noundef %4) #0 {
  %6 = alloca i32, align 4
  %7 = alloca i32, align 4
  %8 = alloca i32, align 4
  %9 = alloca i32, align 4
  %10 = alloca i32, align 4
  %11 = alloca i32, align 4
  %12 = alloca i32, align 4
  %13 = alloca i32, align 4
  store i32 %0, ptr %6, align 4, !tbaa !5
  store i32 %1, ptr %7, align 4, !tbaa !5
  store i32 %2, ptr %8, align 4, !tbaa !5
  store i32 %3, ptr %9, align 4, !tbaa !5
  store i32 %4, ptr %10, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %11) #2
  store i32 0, ptr %11, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %12) #2
  store i32 0, ptr %12, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %13) #2
  store i32 0, ptr %13, align 4, !tbaa !5
  %14 = load i32, ptr %7, align 4, !tbaa !5
  %15 = load i32, ptr %8, align 4, !tbaa !5
  %16 = udiv i32 %14, %15
  store i32 %16, ptr %11, align 4, !tbaa !5
  %17 = load i32, ptr %11, align 4, !tbaa !5
  %18 = load i32, ptr %11, align 4, !tbaa !5
  %19 = sub i32 %18, 1
  %20 = and i32 %17, %19
  %21 = icmp ne i32 0, %20
  br i1 %21, label %22, label %58

22:                                               ; preds = %5
  %23 = load i32, ptr %6, align 4, !tbaa !5
  %24 = load i32, ptr %9, align 4, !tbaa !5
  %25 = mul i32 %24, 20
  %26 = add i32 300, %25
  %27 = add i32 %23, %26
  %28 = zext i32 %27 to i64
  %29 = inttoptr i64 %28 to ptr
  %30 = load volatile i32, ptr %29, align 4, !tbaa !5
  %31 = or i32 %30, 536870912
  store volatile i32 %31, ptr %29, align 4, !tbaa !5
  %32 = load i32, ptr %11, align 4, !tbaa !5
  %33 = sub i32 %32, 1
  %34 = lshr i32 %33, 4
  store i32 %34, ptr %12, align 4, !tbaa !5
  %35 = load i32, ptr %11, align 4, !tbaa !5
  %36 = sub i32 %35, 1
  %37 = and i32 %36, 15
  store i32 %37, ptr %13, align 4, !tbaa !5
  %38 = load i32, ptr %6, align 4, !tbaa !5
  %39 = load i32, ptr %9, align 4, !tbaa !5
  %40 = mul i32 %39, 20
  %41 = add i32 308, %40
  %42 = add i32 %38, %41
  %43 = zext i32 %42 to i64
  %44 = inttoptr i64 %43 to ptr
  %45 = load volatile i32, ptr %44, align 4, !tbaa !5
  %46 = and i32 %45, -65281
  store volatile i32 %46, ptr %44, align 4, !tbaa !5
  %47 = load i32, ptr %12, align 4, !tbaa !5
  %48 = shl i32 %47, 8
  %49 = load i32, ptr %6, align 4, !tbaa !5
  %50 = load i32, ptr %9, align 4, !tbaa !5
  %51 = mul i32 %50, 20
  %52 = add i32 308, %51
  %53 = add i32 %49, %52
  %54 = zext i32 %53 to i64
  %55 = inttoptr i64 %54 to ptr
  %56 = load volatile i32, ptr %55, align 4, !tbaa !5
  %57 = or i32 %56, %48
  store volatile i32 %57, ptr %55, align 4, !tbaa !5
  br label %77

58:                                               ; preds = %5
  %59 = load i32, ptr %6, align 4, !tbaa !5
  %60 = load i32, ptr %9, align 4, !tbaa !5
  %61 = mul i32 %60, 20
  %62 = add i32 300, %61
  %63 = add i32 %59, %62
  %64 = zext i32 %63 to i64
  %65 = inttoptr i64 %64 to ptr
  %66 = load volatile i32, ptr %65, align 4, !tbaa !5
  %67 = and i32 %66, -536870913
  store volatile i32 %67, ptr %65, align 4, !tbaa !5
  br label %68

68:                                               ; preds = %71, %58
  %69 = load i32, ptr %11, align 4, !tbaa !5
  %70 = icmp ne i32 1, %69
  br i1 %70, label %71, label %76

71:                                               ; preds = %68
  %72 = load i32, ptr %11, align 4, !tbaa !5
  %73 = udiv i32 %72, 2
  store i32 %73, ptr %11, align 4, !tbaa !5
  %74 = load i32, ptr %13, align 4, !tbaa !5
  %75 = add i32 %74, 1
  store i32 %75, ptr %13, align 4, !tbaa !5
  br label %68, !llvm.loop !9

76:                                               ; preds = %68
  br label %77

77:                                               ; preds = %76, %22
  %78 = load i32, ptr %6, align 4, !tbaa !5
  %79 = load i32, ptr %9, align 4, !tbaa !5
  %80 = mul i32 %79, 20
  %81 = add i32 300, %80
  %82 = add i32 %78, %81
  %83 = zext i32 %82 to i64
  %84 = inttoptr i64 %83 to ptr
  %85 = load volatile i32, ptr %84, align 4, !tbaa !5
  %86 = and i32 %85, -61
  store volatile i32 %86, ptr %84, align 4, !tbaa !5
  %87 = load i32, ptr %13, align 4, !tbaa !5
  %88 = shl i32 %87, 2
  %89 = load i32, ptr %6, align 4, !tbaa !5
  %90 = load i32, ptr %9, align 4, !tbaa !5
  %91 = mul i32 %90, 20
  %92 = add i32 300, %91
  %93 = add i32 %89, %92
  %94 = zext i32 %93 to i64
  %95 = inttoptr i64 %94 to ptr
  %96 = load volatile i32, ptr %95, align 4, !tbaa !5
  %97 = or i32 %96, %88
  store volatile i32 %97, ptr %95, align 4, !tbaa !5
  %98 = load i32, ptr %6, align 4, !tbaa !5
  %99 = load i32, ptr %9, align 4, !tbaa !5
  %100 = mul i32 %99, 20
  %101 = add i32 300, %100
  %102 = add i32 %98, %101
  %103 = zext i32 %102 to i64
  %104 = inttoptr i64 %103 to ptr
  %105 = load volatile i32, ptr %104, align 4, !tbaa !5
  %106 = and i32 %105, -4
  store volatile i32 %106, ptr %104, align 4, !tbaa !5
  %107 = load i32, ptr %10, align 4, !tbaa !5
  %108 = and i32 %107, 3
  %109 = load i32, ptr %6, align 4, !tbaa !5
  %110 = load i32, ptr %9, align 4, !tbaa !5
  %111 = mul i32 %110, 20
  %112 = add i32 300, %111
  %113 = add i32 %109, %112
  %114 = zext i32 %113 to i64
  %115 = inttoptr i64 %114 to ptr
  %116 = load volatile i32, ptr %115, align 4, !tbaa !5
  %117 = or i32 %116, %108
  store volatile i32 %117, ptr %115, align 4, !tbaa !5
  call void @llvm.lifetime.end.p0(i64 4, ptr %13) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %12) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %11) #2
  ret void
}

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = distinct !{!9, !10}
!10 = !{!"llvm.loop.mustprogress"}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nofree norecurse nounwind uwtable
define dso_local void @McSPIClkConfig(i32 noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef %3, i32 noundef %4) local_unnamed_addr #0 {
  %6 = udiv i32 %1, %2
  %7 = tail call range(i32 0, 33) i32 @llvm.ctpop.i32(i32 %6)
  %.not = icmp ult i32 %7, 2
  br i1 %.not, label %28, label %8

8:                                                ; preds = %5
  %9 = add i32 %6, -1
  %10 = mul i32 %3, 20
  %11 = add i32 %0, 300
  %12 = add i32 %11, %10
  %13 = zext i32 %12 to i64
  %14 = inttoptr i64 %13 to ptr
  %15 = load volatile i32, ptr %14, align 4, !tbaa !5
  %16 = or i32 %15, 536870912
  store volatile i32 %16, ptr %14, align 4, !tbaa !5
  %17 = and i32 %9, 15
  %18 = add i32 %0, 308
  %19 = add i32 %18, %10
  %20 = zext i32 %19 to i64
  %21 = inttoptr i64 %20 to ptr
  %22 = load volatile i32, ptr %21, align 4, !tbaa !5
  %23 = and i32 %22, -65281
  store volatile i32 %23, ptr %21, align 4, !tbaa !5
  %24 = shl i32 %9, 4
  %25 = and i32 %24, -256
  %26 = load volatile i32, ptr %21, align 4, !tbaa !5
  %27 = or i32 %26, %25
  store volatile i32 %27, ptr %21, align 4, !tbaa !5
  br label %.loopexit

28:                                               ; preds = %5
  %29 = mul i32 %3, 20
  %30 = add i32 %0, 300
  %31 = add i32 %30, %29
  %32 = zext i32 %31 to i64
  %33 = inttoptr i64 %32 to ptr
  %34 = load volatile i32, ptr %33, align 4, !tbaa !5
  %35 = and i32 %34, -536870913
  store volatile i32 %35, ptr %33, align 4, !tbaa !5
  %.not2930 = icmp eq i32 %6, 1
  br i1 %.not2930, label %.loopexit, label %.lr.ph

.lr.ph:                                           ; preds = %28, %.lr.ph
  %.032 = phi i32 [ %37, %.lr.ph ], [ 0, %28 ]
  %.02831 = phi i32 [ %36, %.lr.ph ], [ %6, %28 ]
  %36 = lshr i32 %.02831, 1
  %37 = add i32 %.032, 1
  %.not29 = icmp eq i32 %36, 1
  br i1 %.not29, label %.loopexit, label %.lr.ph, !llvm.loop !9

.loopexit:                                        ; preds = %.lr.ph, %28, %8
  %.pre-phi36 = phi ptr [ %33, %28 ], [ %14, %8 ], [ %33, %.lr.ph ]
  %.1 = phi i32 [ 0, %28 ], [ %17, %8 ], [ %37, %.lr.ph ]
  %38 = load volatile i32, ptr %.pre-phi36, align 4, !tbaa !5
  %39 = and i32 %38, -61
  store volatile i32 %39, ptr %.pre-phi36, align 4, !tbaa !5
  %40 = shl i32 %.1, 2
  %41 = load volatile i32, ptr %.pre-phi36, align 4, !tbaa !5
  %42 = or i32 %41, %40
  store volatile i32 %42, ptr %.pre-phi36, align 4, !tbaa !5
  %43 = load volatile i32, ptr %.pre-phi36, align 4, !tbaa !5
  %44 = and i32 %43, -4
  store volatile i32 %44, ptr %.pre-phi36, align 4, !tbaa !5
  %45 = and i32 %4, 3
  %46 = load volatile i32, ptr %.pre-phi36, align 4, !tbaa !5
  %47 = or i32 %46, %45
  store volatile i32 %47, ptr %.pre-phi36, align 4, !tbaa !5
  ret void
}

; Function Attrs: nocallback nofree nosync nounwind speculatable willreturn memory(none)
declare i32 @llvm.ctpop.i32(i32) #1

attributes #0 = { nofree norecurse nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind speculatable willreturn memory(none) }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = distinct !{!9, !10}
!10 = !{!"llvm.loop.mustprogress"}


; Effective O3 passes: BDCEPass,EarlyCSEPass,GVNPass,GlobalOptPass,InferFunctionAttrsPass,InstCombinePass,InstSimplifyPass,JumpThreadingPass,LCSSAPass,LoopRotatePass,LoopSimplifyPass,LoopUnrollPass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass