; LLVM IR from lfarcaro/ARINC653_ARMV7A_AM335X :: Hardware (uart_irda_cir)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nounwind uwtable
define dso_local i32 @UARTFIFOConfig(i32 noundef %0, i32 noundef %1) #1 {
  %3 = alloca i32, align 4
  %4 = alloca i32, align 4
  %5 = alloca i32, align 4
  %6 = alloca i32, align 4
  %7 = alloca i32, align 4
  %8 = alloca i32, align 4
  %9 = alloca i32, align 4
  %10 = alloca i32, align 4
  %11 = alloca i32, align 4
  %12 = alloca i32, align 4
  %13 = alloca i32, align 4
  %14 = alloca i32, align 4
  %15 = alloca i32, align 4
  %16 = alloca i32, align 4
  store i32 %0, ptr %3, align 4, !tbaa !5
  store i32 %1, ptr %4, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %5) #2
  %17 = load i32, ptr %4, align 4, !tbaa !5
  %18 = and i32 %17, 1006632960
  %19 = lshr i32 %18, 26
  store i32 %19, ptr %5, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %6) #2
  %20 = load i32, ptr %4, align 4, !tbaa !5
  %21 = and i32 %20, 62914560
  %22 = lshr i32 %21, 22
  store i32 %22, ptr %6, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %7) #2
  %23 = load i32, ptr %4, align 4, !tbaa !5
  %24 = and i32 %23, 4177920
  %25 = lshr i32 %24, 14
  store i32 %25, ptr %7, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %8) #2
  %26 = load i32, ptr %4, align 4, !tbaa !5
  %27 = and i32 %26, 16320
  %28 = lshr i32 %27, 6
  store i32 %28, ptr %8, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %9) #2
  %29 = load i32, ptr %4, align 4, !tbaa !5
  %30 = and i32 %29, 32
  %31 = lshr i32 %30, 5
  store i32 %31, ptr %9, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %10) #2
  %32 = load i32, ptr %4, align 4, !tbaa !5
  %33 = and i32 %32, 16
  %34 = lshr i32 %33, 4
  store i32 %34, ptr %10, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %11) #2
  %35 = load i32, ptr %4, align 4, !tbaa !5
  %36 = and i32 %35, 8
  %37 = lshr i32 %36, 3
  store i32 %37, ptr %11, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %12) #2
  %38 = load i32, ptr %4, align 4, !tbaa !5
  %39 = and i32 %38, 7
  store i32 %39, ptr %12, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %13) #2
  store i32 0, ptr %13, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %14) #2
  store i32 0, ptr %14, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %15) #2
  store i32 0, ptr %15, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %16) #2
  store i32 0, ptr %16, align 4, !tbaa !5
  %40 = load i32, ptr %3, align 4, !tbaa !5
  %41 = call i32 @UARTEnhanFuncEnable(i32 noundef %40)
  store i32 %41, ptr %13, align 4, !tbaa !5
  %42 = load i32, ptr %3, align 4, !tbaa !5
  %43 = call i32 @UARTSubConfigTCRTLRModeEn(i32 noundef %42)
  store i32 %43, ptr %14, align 4, !tbaa !5
  %44 = load i32, ptr %16, align 4, !tbaa !5
  %45 = or i32 %44, 1
  store i32 %45, ptr %16, align 4, !tbaa !5
  %46 = load i32, ptr %6, align 4, !tbaa !5
  %47 = icmp ne i32 1, %46
  br i1 %47, label %48, label %90

48:                                               ; preds = %2
  %49 = load i32, ptr %3, align 4, !tbaa !5
  %50 = add i32 %49, 64
  %51 = zext i32 %50 to i64
  %52 = inttoptr i64 %51 to ptr
  %53 = load volatile i32, ptr %52, align 4, !tbaa !5
  %54 = and i32 %53, -129
  store volatile i32 %54, ptr %52, align 4, !tbaa !5
  %55 = load i32, ptr %3, align 4, !tbaa !5
  %56 = add i32 %55, 28
  %57 = zext i32 %56 to i64
  %58 = inttoptr i64 %57 to ptr
  %59 = load volatile i32, ptr %58, align 4, !tbaa !5
  %60 = and i32 %59, -241
  store volatile i32 %60, ptr %58, align 4, !tbaa !5
  %61 = load i32, ptr %16, align 4, !tbaa !5
  %62 = and i32 %61, -193
  store i32 %62, ptr %16, align 4, !tbaa !5
  %63 = load i32, ptr %8, align 4, !tbaa !5
  %64 = icmp eq i32 0, %63
  br i1 %64, label %74, label %65

65:                                               ; preds = %48
  %66 = load i32, ptr %8, align 4, !tbaa !5
  %67 = icmp eq i32 64, %66
  br i1 %67, label %74, label %68

68:                                               ; preds = %65
  %69 = load i32, ptr %8, align 4, !tbaa !5
  %70 = icmp eq i32 128, %69
  br i1 %70, label %74, label %71

71:                                               ; preds = %68
  %72 = load i32, ptr %8, align 4, !tbaa !5
  %73 = icmp eq i32 192, %72
  br i1 %73, label %74, label %79

74:                                               ; preds = %71, %68, %65, %48
  %75 = load i32, ptr %8, align 4, !tbaa !5
  %76 = and i32 %75, 192
  %77 = load i32, ptr %16, align 4, !tbaa !5
  %78 = or i32 %77, %76
  store i32 %78, ptr %16, align 4, !tbaa !5
  br label %89

79:                                               ; preds = %71
  %80 = load i32, ptr %8, align 4, !tbaa !5
  %81 = shl i32 %80, 4
  %82 = and i32 %81, 240
  %83 = load i32, ptr %3, align 4, !tbaa !5
  %84 = add i32 %83, 28
  %85 = zext i32 %84 to i64
  %86 = inttoptr i64 %85 to ptr
  %87 = load volatile i32, ptr %86, align 4, !tbaa !5
  %88 = or i32 %87, %82
  store volatile i32 %88, ptr %86, align 4, !tbaa !5
  br label %89

89:                                               ; preds = %79, %74
  br label %115

90:                                               ; preds = %2
  %91 = load i32, ptr %8, align 4, !tbaa !5
  %92 = and i32 %91, 63
  store i32 %92, ptr %8, align 4, !tbaa !5
  %93 = load i32, ptr %8, align 4, !tbaa !5
  %94 = and i32 %93, 60
  %95 = lshr i32 %94, 2
  store i32 %95, ptr %15, align 4, !tbaa !5
  %96 = load i32, ptr %8, align 4, !tbaa !5
  %97 = and i32 %96, 3
  %98 = shl i32 %97, 6
  %99 = load i32, ptr %16, align 4, !tbaa !5
  %100 = or i32 %99, %98
  store i32 %100, ptr %16, align 4, !tbaa !5
  %101 = load i32, ptr %3, align 4, !tbaa !5
  %102 = add i32 %101, 64
  %103 = zext i32 %102 to i64
  %104 = inttoptr i64 %103 to ptr
  %105 = load volatile i32, ptr %104, align 4, !tbaa !5
  %106 = or i32 %105, 128
  store volatile i32 %106, ptr %104, align 4, !tbaa !5
  %107 = load i32, ptr %15, align 4, !tbaa !5
  %108 = shl i32 %107, 4
  %109 = load i32, ptr %3, align 4, !tbaa !5
  %110 = add i32 %109, 28
  %111 = zext i32 %110 to i64
  %112 = inttoptr i64 %111 to ptr
  %113 = load volatile i32, ptr %112, align 4, !tbaa !5
  %114 = or i32 %113, %108
  store volatile i32 %114, ptr %112, align 4, !tbaa !5
  br label %115

115:                                              ; preds = %90, %89
  %116 = load i32, ptr %5, align 4, !tbaa !5
  %117 = icmp ne i32 1, %116
  br i1 %117, label %118, label %160

118:                                              ; preds = %115
  %119 = load i32, ptr %3, align 4, !tbaa !5
  %120 = add i32 %119, 64
  %121 = zext i32 %120 to i64
  %122 = inttoptr i64 %121 to ptr
  %123 = load volatile i32, ptr %122, align 4, !tbaa !5
  %124 = and i32 %123, -65
  store volatile i32 %124, ptr %122, align 4, !tbaa !5
  %125 = load i32, ptr %3, align 4, !tbaa !5
  %126 = add i32 %125, 28
  %127 = zext i32 %126 to i64
  %128 = inttoptr i64 %127 to ptr
  %129 = load volatile i32, ptr %128, align 4, !tbaa !5
  %130 = and i32 %129, -16
  store volatile i32 %130, ptr %128, align 4, !tbaa !5
  %131 = load i32, ptr %16, align 4, !tbaa !5
  %132 = and i32 %131, -49
  store i32 %132, ptr %16, align 4, !tbaa !5
  %133 = load i32, ptr %7, align 4, !tbaa !5
  %134 = icmp eq i32 0, %133
  br i1 %134, label %144, label %135

135:                                              ; preds = %118
  %136 = load i32, ptr %7, align 4, !tbaa !5
  %137 = icmp eq i32 16, %136
  br i1 %137, label %144, label %138

138:                                              ; preds = %135
  %139 = load i32, ptr %7, align 4, !tbaa !5
  %140 = icmp eq i32 32, %139
  br i1 %140, label %144, label %141

141:                                              ; preds = %138
  %142 = load i32, ptr %7, align 4, !tbaa !5
  %143 = icmp eq i32 48, %142
  br i1 %143, label %144, label %149

144:                                              ; preds = %141, %138, %135, %118
  %145 = load i32, ptr %7, align 4, !tbaa !5
  %146 = and i32 %145, 48
  %147 = load i32, ptr %16, align 4, !tbaa !5
  %148 = or i32 %147, %146
  store i32 %148, ptr %16, align 4, !tbaa !5
  br label %159

149:                                              ; preds = %141
  %150 = load i32, ptr %7, align 4, !tbaa !5
  %151 = shl i32 %150, 0
  %152 = and i32 %151, 15
  %153 = load i32, ptr %3, align 4, !tbaa !5
  %154 = add i32 %153, 28
  %155 = zext i32 %154 to i64
  %156 = inttoptr i64 %155 to ptr
  %157 = load volatile i32, ptr %156, align 4, !tbaa !5
  %158 = or i32 %157, %152
  store volatile i32 %158, ptr %156, align 4, !tbaa !5
  br label %159

159:                                              ; preds = %149, %144
  br label %185

160:                                              ; preds = %115
  %161 = load i32, ptr %7, align 4, !tbaa !5
  %162 = and i32 %161, 63
  store i32 %162, ptr %7, align 4, !tbaa !5
  %163 = load i32, ptr %7, align 4, !tbaa !5
  %164 = and i32 %163, 60
  %165 = lshr i32 %164, 2
  store i32 %165, ptr %15, align 4, !tbaa !5
  %166 = load i32, ptr %7, align 4, !tbaa !5
  %167 = and i32 %166, 3
  %168 = shl i32 %167, 4
  %169 = load i32, ptr %16, align 4, !tbaa !5
  %170 = or i32 %169, %168
  store i32 %170, ptr %16, align 4, !tbaa !5
  %171 = load i32, ptr %3, align 4, !tbaa !5
  %172 = add i32 %171, 64
  %173 = zext i32 %172 to i64
  %174 = inttoptr i64 %173 to ptr
  %175 = load volatile i32, ptr %174, align 4, !tbaa !5
  %176 = or i32 %175, 64
  store volatile i32 %176, ptr %174, align 4, !tbaa !5
  %177 = load i32, ptr %15, align 4, !tbaa !5
  %178 = shl i32 %177, 0
  %179 = load i32, ptr %3, align 4, !tbaa !5
  %180 = add i32 %179, 28
  %181 = zext i32 %180 to i64
  %182 = inttoptr i64 %181 to ptr
  %183 = load volatile i32, ptr %182, align 4, !tbaa !5
  %184 = or i32 %183, %178
  store volatile i32 %184, ptr %182, align 4, !tbaa !5
  br label %185

185:                                              ; preds = %160, %159
  %186 = load i32, ptr %11, align 4, !tbaa !5
  %187 = icmp eq i32 0, %186
  br i1 %187, label %188, label %203

188:                                              ; preds = %185
  %189 = load i32, ptr %3, align 4, !tbaa !5
  %190 = add i32 %189, 64
  %191 = zext i32 %190 to i64
  %192 = inttoptr i64 %191 to ptr
  %193 = load volatile i32, ptr %192, align 4, !tbaa !5
  %194 = and i32 %193, -2
  store volatile i32 %194, ptr %192, align 4, !tbaa !5
  %195 = load i32, ptr %12, align 4, !tbaa !5
  %196 = and i32 %195, 1
  store i32 %196, ptr %12, align 4, !tbaa !5
  %197 = load i32, ptr %16, align 4, !tbaa !5
  %198 = and i32 %197, -9
  store i32 %198, ptr %16, align 4, !tbaa !5
  %199 = load i32, ptr %12, align 4, !tbaa !5
  %200 = shl i32 %199, 3
  %201 = load i32, ptr %16, align 4, !tbaa !5
  %202 = or i32 %201, %200
  store i32 %202, ptr %16, align 4, !tbaa !5
  br label %226

203:                                              ; preds = %185
  %204 = load i32, ptr %12, align 4, !tbaa !5
  %205 = and i32 %204, 3
  store i32 %205, ptr %12, align 4, !tbaa !5
  %206 = load i32, ptr %3, align 4, !tbaa !5
  %207 = add i32 %206, 64
  %208 = zext i32 %207 to i64
  %209 = inttoptr i64 %208 to ptr
  %210 = load volatile i32, ptr %209, align 4, !tbaa !5
  %211 = or i32 %210, 1
  store volatile i32 %211, ptr %209, align 4, !tbaa !5
  %212 = load i32, ptr %3, align 4, !tbaa !5
  %213 = add i32 %212, 64
  %214 = zext i32 %213 to i64
  %215 = inttoptr i64 %214 to ptr
  %216 = load volatile i32, ptr %215, align 4, !tbaa !5
  %217 = and i32 %216, -7
  store volatile i32 %217, ptr %215, align 4, !tbaa !5
  %218 = load i32, ptr %12, align 4, !tbaa !5
  %219 = shl i32 %218, 1
  %220 = load i32, ptr %3, align 4, !tbaa !5
  %221 = add i32 %220, 64
  %222 = zext i32 %221 to i64
  %223 = inttoptr i64 %222 to ptr
  %224 = load volatile i32, ptr %223, align 4, !tbaa !5
  %225 = or i32 %224, %219
  store volatile i32 %225, ptr %223, align 4, !tbaa !5
  br label %226

226:                                              ; preds = %203, %188
  %227 = load i32, ptr %10, align 4, !tbaa !5
  %228 = shl i32 %227, 1
  %229 = load i32, ptr %16, align 4, !tbaa !5
  %230 = or i32 %229, %228
  store i32 %230, ptr %16, align 4, !tbaa !5
  %231 = load i32, ptr %9, align 4, !tbaa !5
  %232 = shl i32 %231, 2
  %233 = load i32, ptr %16, align 4, !tbaa !5
  %234 = or i32 %233, %232
  store i32 %234, ptr %16, align 4, !tbaa !5
  %235 = load i32, ptr %3, align 4, !tbaa !5
  %236 = load i32, ptr %16, align 4, !tbaa !5
  call void @UARTFIFORegisterWrite(i32 noundef %235, i32 noundef %236)
  %237 = load i32, ptr %3, align 4, !tbaa !5
  %238 = load i32, ptr %14, align 4, !tbaa !5
  call void @UARTTCRTLRBitValRestore(i32 noundef %237, i32 noundef %238)
  %239 = load i32, ptr %3, align 4, !tbaa !5
  %240 = load i32, ptr %13, align 4, !tbaa !5
  call void @UARTEnhanFuncBitValRestore(i32 noundef %239, i32 noundef %240)
  %241 = load i32, ptr %16, align 4, !tbaa !5
  call void @llvm.lifetime.end.p0(i64 4, ptr %16) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %15) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %14) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %13) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %12) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %11) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %10) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %9) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %8) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %7) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %6) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %5) #2
  ret i32 %241
}

; Function Attrs: nounwind uwtable
declare dso_local i32 @UARTEnhanFuncEnable(i32 noundef) #1

; Function Attrs: nounwind uwtable
declare dso_local i32 @UARTSubConfigTCRTLRModeEn(i32 noundef) #1

; Function Attrs: nounwind uwtable
declare dso_local void @UARTFIFORegisterWrite(i32 noundef, i32 noundef) #1

; Function Attrs: nounwind uwtable
declare dso_local void @UARTTCRTLRBitValRestore(i32 noundef, i32 noundef) #1

; Function Attrs: nounwind uwtable
declare dso_local void @UARTEnhanFuncBitValRestore(i32 noundef, i32 noundef) #1

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
define dso_local range(i32 0, 256) i32 @UARTFIFOConfig(i32 noundef %0, i32 noundef %1) local_unnamed_addr #0 {
  %3 = lshr i32 %1, 14
  %4 = lshr i32 %1, 6
  %5 = tail call i32 @UARTEnhanFuncEnable(i32 noundef %0)
  %6 = tail call i32 @UARTSubConfigTCRTLRModeEn(i32 noundef %0)
  %7 = and i32 %1, 62914560
  %.not = icmp eq i32 %7, 4194304
  br i1 %.not, label %28, label %8

8:                                                ; preds = %2
  %9 = add i32 %0, 64
  %10 = zext i32 %9 to i64
  %11 = inttoptr i64 %10 to ptr
  %12 = load volatile i32, ptr %11, align 4, !tbaa !5
  %13 = and i32 %12, -129
  store volatile i32 %13, ptr %11, align 4, !tbaa !5
  %14 = add i32 %0, 28
  %15 = zext i32 %14 to i64
  %16 = inttoptr i64 %15 to ptr
  %17 = load volatile i32, ptr %16, align 4, !tbaa !5
  %18 = and i32 %17, -241
  store volatile i32 %18, ptr %16, align 4, !tbaa !5
  %19 = and i32 %1, 12224
  switch i32 %19, label %23 [
    i32 8192, label %20
    i32 0, label %20
  ]

20:                                               ; preds = %8, %8
  %21 = and i32 %4, 192
  %22 = or disjoint i32 %21, 1
  br label %43

23:                                               ; preds = %8
  %24 = shl nuw nsw i32 %4, 4
  %25 = and i32 %24, 240
  %26 = load volatile i32, ptr %16, align 4, !tbaa !5
  %27 = or i32 %26, %25
  store volatile i32 %27, ptr %16, align 4, !tbaa !5
  br label %43

28:                                               ; preds = %2
  %29 = and i32 %1, 192
  %30 = or disjoint i32 %29, 1
  %31 = add i32 %0, 64
  %32 = zext i32 %31 to i64
  %33 = inttoptr i64 %32 to ptr
  %34 = load volatile i32, ptr %33, align 4, !tbaa !5
  %35 = or i32 %34, 128
  store volatile i32 %35, ptr %33, align 4, !tbaa !5
  %36 = lshr i32 %1, 4
  %37 = and i32 %36, 240
  %38 = add i32 %0, 28
  %39 = zext i32 %38 to i64
  %40 = inttoptr i64 %39 to ptr
  %41 = load volatile i32, ptr %40, align 4, !tbaa !5
  %42 = or i32 %41, %37
  store volatile i32 %42, ptr %40, align 4, !tbaa !5
  br label %43

43:                                               ; preds = %20, %23, %28
  %.0 = phi i32 [ %22, %20 ], [ 1, %23 ], [ %30, %28 ]
  %44 = and i32 %1, 1006632960
  %.not84 = icmp eq i32 %44, 67108864
  br i1 %.not84, label %65, label %45

45:                                               ; preds = %43
  %46 = add i32 %0, 64
  %47 = zext i32 %46 to i64
  %48 = inttoptr i64 %47 to ptr
  %49 = load volatile i32, ptr %48, align 4, !tbaa !5
  %50 = and i32 %49, -65
  store volatile i32 %50, ptr %48, align 4, !tbaa !5
  %51 = add i32 %0, 28
  %52 = zext i32 %51 to i64
  %53 = inttoptr i64 %52 to ptr
  %54 = load volatile i32, ptr %53, align 4, !tbaa !5
  %55 = and i32 %54, -16
  store volatile i32 %55, ptr %53, align 4, !tbaa !5
  %56 = and i32 %.0, -49
  %57 = and i32 %1, 3915776
  switch i32 %57, label %61 [
    i32 524288, label %58
    i32 0, label %58
  ]

58:                                               ; preds = %45, %45
  %59 = and i32 %3, 48
  %60 = or disjoint i32 %56, %59
  br label %81

61:                                               ; preds = %45
  %62 = and i32 %3, 15
  %63 = load volatile i32, ptr %53, align 4, !tbaa !5
  %64 = or i32 %63, %62
  store volatile i32 %64, ptr %53, align 4, !tbaa !5
  br label %81

65:                                               ; preds = %43
  %66 = lshr i32 %1, 16
  %67 = and i32 %66, 15
  %68 = shl nuw nsw i32 %3, 4
  %69 = and i32 %68, 48
  %70 = or i32 %.0, %69
  %71 = add i32 %0, 64
  %72 = zext i32 %71 to i64
  %73 = inttoptr i64 %72 to ptr
  %74 = load volatile i32, ptr %73, align 4, !tbaa !5
  %75 = or i32 %74, 64
  store volatile i32 %75, ptr %73, align 4, !tbaa !5
  %76 = add i32 %0, 28
  %77 = zext i32 %76 to i64
  %78 = inttoptr i64 %77 to ptr
  %79 = load volatile i32, ptr %78, align 4, !tbaa !5
  %80 = or i32 %79, %67
  store volatile i32 %80, ptr %78, align 4, !tbaa !5
  br label %81

81:                                               ; preds = %58, %61, %65
  %.1 = phi i32 [ %60, %58 ], [ %56, %61 ], [ %70, %65 ]
  %82 = and i32 %1, 8
  %83 = icmp eq i32 %82, 0
  %84 = add i32 %0, 64
  %85 = zext i32 %84 to i64
  %86 = inttoptr i64 %85 to ptr
  %87 = load volatile i32, ptr %86, align 4, !tbaa !5
  br i1 %83, label %88, label %94

88:                                               ; preds = %81
  %89 = and i32 %87, -2
  store volatile i32 %89, ptr %86, align 4, !tbaa !5
  %90 = and i32 %.1, -9
  %91 = shl i32 %1, 3
  %92 = and i32 %91, 8
  %93 = or disjoint i32 %90, %92
  br label %102

94:                                               ; preds = %81
  %95 = or i32 %87, 1
  store volatile i32 %95, ptr %86, align 4, !tbaa !5
  %96 = load volatile i32, ptr %86, align 4, !tbaa !5
  %97 = and i32 %96, -7
  store volatile i32 %97, ptr %86, align 4, !tbaa !5
  %98 = shl i32 %1, 1
  %99 = and i32 %98, 6
  %100 = load volatile i32, ptr %86, align 4, !tbaa !5
  %101 = or i32 %100, %99
  store volatile i32 %101, ptr %86, align 4, !tbaa !5
  br label %102

102:                                              ; preds = %94, %88
  %.2 = phi i32 [ %93, %88 ], [ %.1, %94 ]
  %103 = lshr i32 %1, 3
  %104 = and i32 %103, 6
  %105 = or i32 %.2, %104
  tail call void @UARTFIFORegisterWrite(i32 noundef %0, i32 noundef %105)
  tail call void @UARTTCRTLRBitValRestore(i32 noundef %0, i32 noundef %6)
  tail call void @UARTEnhanFuncBitValRestore(i32 noundef %0, i32 noundef %5)
  ret i32 %105
}

; Function Attrs: nounwind uwtable
declare dso_local i32 @UARTEnhanFuncEnable(i32 noundef) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
declare dso_local i32 @UARTSubConfigTCRTLRModeEn(i32 noundef) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
declare dso_local void @UARTFIFORegisterWrite(i32 noundef, i32 noundef) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
declare dso_local void @UARTTCRTLRBitValRestore(i32 noundef, i32 noundef) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
declare dso_local void @UARTEnhanFuncBitValRestore(i32 noundef, i32 noundef) local_unnamed_addr #0

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,SROAPass,SimplifyCFGPass,TailCallElimPass