; LLVM IR from lfarcaro/ARINC653_ARMV7A_AM335X :: Hardware (gpio_v2)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
define dso_local void @GPIOIntTypeSet(i32 noundef %0, i32 noundef %1, i32 noundef %2) #0 {
  %4 = alloca i32, align 4
  %5 = alloca i32, align 4
  %6 = alloca i32, align 4
  store i32 %0, ptr %4, align 4, !tbaa !5
  store i32 %1, ptr %5, align 4, !tbaa !5
  store i32 %2, ptr %6, align 4, !tbaa !5
  %7 = load i32, ptr %6, align 4, !tbaa !5
  %8 = and i32 %7, 255
  store i32 %8, ptr %6, align 4, !tbaa !5
  %9 = load i32, ptr %6, align 4, !tbaa !5
  switch i32 %9, label %262 [
    i32 1, label %10
    i32 4, label %29
    i32 8, label %65
    i32 12, label %101
    i32 128, label %136
    i32 16, label %155
    i32 32, label %191
    i32 48, label %227
  ]

10:                                               ; preds = %3
  %11 = load i32, ptr %5, align 4, !tbaa !5
  %12 = shl i32 1, %11
  %13 = xor i32 %12, -1
  %14 = load i32, ptr %4, align 4, !tbaa !5
  %15 = add i32 %14, 320
  %16 = zext i32 %15 to i64
  %17 = inttoptr i64 %16 to ptr
  %18 = load volatile i32, ptr %17, align 4, !tbaa !5
  %19 = and i32 %18, %13
  store volatile i32 %19, ptr %17, align 4, !tbaa !5
  %20 = load i32, ptr %5, align 4, !tbaa !5
  %21 = shl i32 1, %20
  %22 = xor i32 %21, -1
  %23 = load i32, ptr %4, align 4, !tbaa !5
  %24 = add i32 %23, 324
  %25 = zext i32 %24 to i64
  %26 = inttoptr i64 %25 to ptr
  %27 = load volatile i32, ptr %26, align 4, !tbaa !5
  %28 = and i32 %27, %22
  store volatile i32 %28, ptr %26, align 4, !tbaa !5
  br label %263

29:                                               ; preds = %3
  %30 = load i32, ptr %5, align 4, !tbaa !5
  %31 = shl i32 1, %30
  %32 = load i32, ptr %4, align 4, !tbaa !5
  %33 = add i32 %32, 320
  %34 = zext i32 %33 to i64
  %35 = inttoptr i64 %34 to ptr
  %36 = load volatile i32, ptr %35, align 4, !tbaa !5
  %37 = or i32 %36, %31
  store volatile i32 %37, ptr %35, align 4, !tbaa !5
  %38 = load i32, ptr %5, align 4, !tbaa !5
  %39 = shl i32 1, %38
  %40 = xor i32 %39, -1
  %41 = load i32, ptr %4, align 4, !tbaa !5
  %42 = add i32 %41, 324
  %43 = zext i32 %42 to i64
  %44 = inttoptr i64 %43 to ptr
  %45 = load volatile i32, ptr %44, align 4, !tbaa !5
  %46 = and i32 %45, %40
  store volatile i32 %46, ptr %44, align 4, !tbaa !5
  %47 = load i32, ptr %5, align 4, !tbaa !5
  %48 = shl i32 1, %47
  %49 = xor i32 %48, -1
  %50 = load i32, ptr %4, align 4, !tbaa !5
  %51 = add i32 %50, 328
  %52 = zext i32 %51 to i64
  %53 = inttoptr i64 %52 to ptr
  %54 = load volatile i32, ptr %53, align 4, !tbaa !5
  %55 = and i32 %54, %49
  store volatile i32 %55, ptr %53, align 4, !tbaa !5
  %56 = load i32, ptr %5, align 4, !tbaa !5
  %57 = shl i32 1, %56
  %58 = xor i32 %57, -1
  %59 = load i32, ptr %4, align 4, !tbaa !5
  %60 = add i32 %59, 332
  %61 = zext i32 %60 to i64
  %62 = inttoptr i64 %61 to ptr
  %63 = load volatile i32, ptr %62, align 4, !tbaa !5
  %64 = and i32 %63, %58
  store volatile i32 %64, ptr %62, align 4, !tbaa !5
  br label %263

65:                                               ; preds = %3
  %66 = load i32, ptr %5, align 4, !tbaa !5
  %67 = shl i32 1, %66
  %68 = xor i32 %67, -1
  %69 = load i32, ptr %4, align 4, !tbaa !5
  %70 = add i32 %69, 320
  %71 = zext i32 %70 to i64
  %72 = inttoptr i64 %71 to ptr
  %73 = load volatile i32, ptr %72, align 4, !tbaa !5
  %74 = and i32 %73, %68
  store volatile i32 %74, ptr %72, align 4, !tbaa !5
  %75 = load i32, ptr %5, align 4, !tbaa !5
  %76 = shl i32 1, %75
  %77 = load i32, ptr %4, align 4, !tbaa !5
  %78 = add i32 %77, 324
  %79 = zext i32 %78 to i64
  %80 = inttoptr i64 %79 to ptr
  %81 = load volatile i32, ptr %80, align 4, !tbaa !5
  %82 = or i32 %81, %76
  store volatile i32 %82, ptr %80, align 4, !tbaa !5
  %83 = load i32, ptr %5, align 4, !tbaa !5
  %84 = shl i32 1, %83
  %85 = xor i32 %84, -1
  %86 = load i32, ptr %4, align 4, !tbaa !5
  %87 = add i32 %86, 328
  %88 = zext i32 %87 to i64
  %89 = inttoptr i64 %88 to ptr
  %90 = load volatile i32, ptr %89, align 4, !tbaa !5
  %91 = and i32 %90, %85
  store volatile i32 %91, ptr %89, align 4, !tbaa !5
  %92 = load i32, ptr %5, align 4, !tbaa !5
  %93 = shl i32 1, %92
  %94 = xor i32 %93, -1
  %95 = load i32, ptr %4, align 4, !tbaa !5
  %96 = add i32 %95, 332
  %97 = zext i32 %96 to i64
  %98 = inttoptr i64 %97 to ptr
  %99 = load volatile i32, ptr %98, align 4, !tbaa !5
  %100 = and i32 %99, %94
  store volatile i32 %100, ptr %98, align 4, !tbaa !5
  br label %263

101:                                              ; preds = %3
  %102 = load i32, ptr %5, align 4, !tbaa !5
  %103 = shl i32 1, %102
  %104 = load i32, ptr %4, align 4, !tbaa !5
  %105 = add i32 %104, 320
  %106 = zext i32 %105 to i64
  %107 = inttoptr i64 %106 to ptr
  %108 = load volatile i32, ptr %107, align 4, !tbaa !5
  %109 = or i32 %108, %103
  store volatile i32 %109, ptr %107, align 4, !tbaa !5
  %110 = load i32, ptr %5, align 4, !tbaa !5
  %111 = shl i32 1, %110
  %112 = load i32, ptr %4, align 4, !tbaa !5
  %113 = add i32 %112, 324
  %114 = zext i32 %113 to i64
  %115 = inttoptr i64 %114 to ptr
  %116 = load volatile i32, ptr %115, align 4, !tbaa !5
  %117 = or i32 %116, %111
  store volatile i32 %117, ptr %115, align 4, !tbaa !5
  %118 = load i32, ptr %5, align 4, !tbaa !5
  %119 = shl i32 1, %118
  %120 = xor i32 %119, -1
  %121 = load i32, ptr %4, align 4, !tbaa !5
  %122 = add i32 %121, 328
  %123 = zext i32 %122 to i64
  %124 = inttoptr i64 %123 to ptr
  %125 = load volatile i32, ptr %124, align 4, !tbaa !5
  %126 = and i32 %125, %120
  store volatile i32 %126, ptr %124, align 4, !tbaa !5
  %127 = load i32, ptr %5, align 4, !tbaa !5
  %128 = shl i32 1, %127
  %129 = xor i32 %128, -1
  %130 = load i32, ptr %4, align 4, !tbaa !5
  %131 = add i32 %130, 332
  %132 = zext i32 %131 to i64
  %133 = inttoptr i64 %132 to ptr
  %134 = load volatile i32, ptr %133, align 4, !tbaa !5
  %135 = and i32 %134, %129
  store volatile i32 %135, ptr %133, align 4, !tbaa !5
  br label %263

136:                                              ; preds = %3
  %137 = load i32, ptr %5, align 4, !tbaa !5
  %138 = shl i32 1, %137
  %139 = xor i32 %138, -1
  %140 = load i32, ptr %4, align 4, !tbaa !5
  %141 = add i32 %140, 328
  %142 = zext i32 %141 to i64
  %143 = inttoptr i64 %142 to ptr
  %144 = load volatile i32, ptr %143, align 4, !tbaa !5
  %145 = and i32 %144, %139
  store volatile i32 %145, ptr %143, align 4, !tbaa !5
  %146 = load i32, ptr %5, align 4, !tbaa !5
  %147 = shl i32 1, %146
  %148 = xor i32 %147, -1
  %149 = load i32, ptr %4, align 4, !tbaa !5
  %150 = add i32 %149, 332
  %151 = zext i32 %150 to i64
  %152 = inttoptr i64 %151 to ptr
  %153 = load volatile i32, ptr %152, align 4, !tbaa !5
  %154 = and i32 %153, %148
  store volatile i32 %154, ptr %152, align 4, !tbaa !5
  br label %263

155:                                              ; preds = %3
  %156 = load i32, ptr %5, align 4, !tbaa !5
  %157 = shl i32 1, %156
  %158 = load i32, ptr %4, align 4, !tbaa !5
  %159 = add i32 %158, 328
  %160 = zext i32 %159 to i64
  %161 = inttoptr i64 %160 to ptr
  %162 = load volatile i32, ptr %161, align 4, !tbaa !5
  %163 = or i32 %162, %157
  store volatile i32 %163, ptr %161, align 4, !tbaa !5
  %164 = load i32, ptr %5, align 4, !tbaa !5
  %165 = shl i32 1, %164
  %166 = xor i32 %165, -1
  %167 = load i32, ptr %4, align 4, !tbaa !5
  %168 = add i32 %167, 332
  %169 = zext i32 %168 to i64
  %170 = inttoptr i64 %169 to ptr
  %171 = load volatile i32, ptr %170, align 4, !tbaa !5
  %172 = and i32 %171, %166
  store volatile i32 %172, ptr %170, align 4, !tbaa !5
  %173 = load i32, ptr %5, align 4, !tbaa !5
  %174 = shl i32 1, %173
  %175 = xor i32 %174, -1
  %176 = load i32, ptr %4, align 4, !tbaa !5
  %177 = add i32 %176, 320
  %178 = zext i32 %177 to i64
  %179 = inttoptr i64 %178 to ptr
  %180 = load volatile i32, ptr %179, align 4, !tbaa !5
  %181 = and i32 %180, %175
  store volatile i32 %181, ptr %179, align 4, !tbaa !5
  %182 = load i32, ptr %5, align 4, !tbaa !5
  %183 = shl i32 1, %182
  %184 = xor i32 %183, -1
  %185 = load i32, ptr %4, align 4, !tbaa !5
  %186 = add i32 %185, 324
  %187 = zext i32 %186 to i64
  %188 = inttoptr i64 %187 to ptr
  %189 = load volatile i32, ptr %188, align 4, !tbaa !5
  %190 = and i32 %189, %184
  store volatile i32 %190, ptr %188, align 4, !tbaa !5
  br label %263

191:                                              ; preds = %3
  %192 = load i32, ptr %5, align 4, !tbaa !5
  %193 = shl i32 1, %192
  %194 = xor i32 %193, -1
  %195 = load i32, ptr %4, align 4, !tbaa !5
  %196 = add i32 %195, 328
  %197 = zext i32 %196 to i64
  %198 = inttoptr i64 %197 to ptr
  %199 = load volatile i32, ptr %198, align 4, !tbaa !5
  %200 = and i32 %199, %194
  store volatile i32 %200, ptr %198, align 4, !tbaa !5
  %201 = load i32, ptr %5, align 4, !tbaa !5
  %202 = shl i32 1, %201
  %203 = load i32, ptr %4, align 4, !tbaa !5
  %204 = add i32 %203, 332
  %205 = zext i32 %204 to i64
  %206 = inttoptr i64 %205 to ptr
  %207 = load volatile i32, ptr %206, align 4, !tbaa !5
  %208 = or i32 %207, %202
  store volatile i32 %208, ptr %206, align 4, !tbaa !5
  %209 = load i32, ptr %5, align 4, !tbaa !5
  %210 = shl i32 1, %209
  %211 = xor i32 %210, -1
  %212 = load i32, ptr %4, align 4, !tbaa !5
  %213 = add i32 %212, 320
  %214 = zext i32 %213 to i64
  %215 = inttoptr i64 %214 to ptr
  %216 = load volatile i32, ptr %215, align 4, !tbaa !5
  %217 = and i32 %216, %211
  store volatile i32 %217, ptr %215, align 4, !tbaa !5
  %218 = load i32, ptr %5, align 4, !tbaa !5
  %219 = shl i32 1, %218
  %220 = xor i32 %219, -1
  %221 = load i32, ptr %4, align 4, !tbaa !5
  %222 = add i32 %221, 324
  %223 = zext i32 %222 to i64
  %224 = inttoptr i64 %223 to ptr
  %225 = load volatile i32, ptr %224, align 4, !tbaa !5
  %226 = and i32 %225, %220
  store volatile i32 %226, ptr %224, align 4, !tbaa !5
  br label %263

227:                                              ; preds = %3
  %228 = load i32, ptr %5, align 4, !tbaa !5
  %229 = shl i32 1, %228
  %230 = load i32, ptr %4, align 4, !tbaa !5
  %231 = add i32 %230, 328
  %232 = zext i32 %231 to i64
  %233 = inttoptr i64 %232 to ptr
  %234 = load volatile i32, ptr %233, align 4, !tbaa !5
  %235 = or i32 %234, %229
  store volatile i32 %235, ptr %233, align 4, !tbaa !5
  %236 = load i32, ptr %5, align 4, !tbaa !5
  %237 = shl i32 1, %236
  %238 = load i32, ptr %4, align 4, !tbaa !5
  %239 = add i32 %238, 332
  %240 = zext i32 %239 to i64
  %241 = inttoptr i64 %240 to ptr
  %242 = load volatile i32, ptr %241, align 4, !tbaa !5
  %243 = or i32 %242, %237
  store volatile i32 %243, ptr %241, align 4, !tbaa !5
  %244 = load i32, ptr %5, align 4, !tbaa !5
  %245 = shl i32 1, %244
  %246 = xor i32 %245, -1
  %247 = load i32, ptr %4, align 4, !tbaa !5
  %248 = add i32 %247, 320
  %249 = zext i32 %248 to i64
  %250 = inttoptr i64 %249 to ptr
  %251 = load volatile i32, ptr %250, align 4, !tbaa !5
  %252 = and i32 %251, %246
  store volatile i32 %252, ptr %250, align 4, !tbaa !5
  %253 = load i32, ptr %5, align 4, !tbaa !5
  %254 = shl i32 1, %253
  %255 = xor i32 %254, -1
  %256 = load i32, ptr %4, align 4, !tbaa !5
  %257 = add i32 %256, 324
  %258 = zext i32 %257 to i64
  %259 = inttoptr i64 %258 to ptr
  %260 = load volatile i32, ptr %259, align 4, !tbaa !5
  %261 = and i32 %260, %255
  store volatile i32 %261, ptr %259, align 4, !tbaa !5
  br label %263

262:                                              ; preds = %3
  br label %263

263:                                              ; preds = %262, %227, %191, %155, %136, %101, %65, %29, %10
  ret void
}

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nofree norecurse nounwind uwtable
define dso_local void @GPIOIntTypeSet(i32 noundef %0, i32 noundef %1, i32 noundef %2) local_unnamed_addr #0 {
  %trunc = trunc i32 %2 to i8
  switch i8 %trunc, label %98 [
    i8 1, label %4
    i8 4, label %7
    i8 8, label %20
    i8 12, label %33
    i8 -128, label %46
    i8 16, label %49
    i8 32, label %62
    i8 48, label %75
  ]

4:                                                ; preds = %3
  %5 = shl nuw i32 1, %1
  %6 = xor i32 %5, -1
  br label %.sink.split

7:                                                ; preds = %3
  %8 = shl nuw i32 1, %1
  %9 = add i32 %0, 320
  %10 = zext i32 %9 to i64
  %11 = inttoptr i64 %10 to ptr
  %12 = load volatile i32, ptr %11, align 4, !tbaa !5
  %13 = or i32 %12, %8
  store volatile i32 %13, ptr %11, align 4, !tbaa !5
  %14 = xor i32 %8, -1
  %15 = add i32 %0, 324
  %16 = zext i32 %15 to i64
  %17 = inttoptr i64 %16 to ptr
  %18 = load volatile i32, ptr %17, align 4, !tbaa !5
  %19 = and i32 %18, %14
  store volatile i32 %19, ptr %17, align 4, !tbaa !5
  br label %.sink.split

20:                                               ; preds = %3
  %21 = shl nuw i32 1, %1
  %22 = xor i32 %21, -1
  %23 = add i32 %0, 320
  %24 = zext i32 %23 to i64
  %25 = inttoptr i64 %24 to ptr
  %26 = load volatile i32, ptr %25, align 4, !tbaa !5
  %27 = and i32 %26, %22
  store volatile i32 %27, ptr %25, align 4, !tbaa !5
  %28 = add i32 %0, 324
  %29 = zext i32 %28 to i64
  %30 = inttoptr i64 %29 to ptr
  %31 = load volatile i32, ptr %30, align 4, !tbaa !5
  %32 = or i32 %31, %21
  store volatile i32 %32, ptr %30, align 4, !tbaa !5
  br label %.sink.split

33:                                               ; preds = %3
  %34 = shl nuw i32 1, %1
  %35 = add i32 %0, 320
  %36 = zext i32 %35 to i64
  %37 = inttoptr i64 %36 to ptr
  %38 = load volatile i32, ptr %37, align 4, !tbaa !5
  %39 = or i32 %38, %34
  store volatile i32 %39, ptr %37, align 4, !tbaa !5
  %40 = add i32 %0, 324
  %41 = zext i32 %40 to i64
  %42 = inttoptr i64 %41 to ptr
  %43 = load volatile i32, ptr %42, align 4, !tbaa !5
  %44 = or i32 %43, %34
  store volatile i32 %44, ptr %42, align 4, !tbaa !5
  %45 = xor i32 %34, -1
  br label %.sink.split

46:                                               ; preds = %3
  %47 = shl nuw i32 1, %1
  %48 = xor i32 %47, -1
  br label %.sink.split

49:                                               ; preds = %3
  %50 = shl nuw i32 1, %1
  %51 = add i32 %0, 328
  %52 = zext i32 %51 to i64
  %53 = inttoptr i64 %52 to ptr
  %54 = load volatile i32, ptr %53, align 4, !tbaa !5
  %55 = or i32 %54, %50
  store volatile i32 %55, ptr %53, align 4, !tbaa !5
  %56 = xor i32 %50, -1
  %57 = add i32 %0, 332
  %58 = zext i32 %57 to i64
  %59 = inttoptr i64 %58 to ptr
  %60 = load volatile i32, ptr %59, align 4, !tbaa !5
  %61 = and i32 %60, %56
  store volatile i32 %61, ptr %59, align 4, !tbaa !5
  br label %.sink.split

62:                                               ; preds = %3
  %63 = shl nuw i32 1, %1
  %64 = xor i32 %63, -1
  %65 = add i32 %0, 328
  %66 = zext i32 %65 to i64
  %67 = inttoptr i64 %66 to ptr
  %68 = load volatile i32, ptr %67, align 4, !tbaa !5
  %69 = and i32 %68, %64
  store volatile i32 %69, ptr %67, align 4, !tbaa !5
  %70 = add i32 %0, 332
  %71 = zext i32 %70 to i64
  %72 = inttoptr i64 %71 to ptr
  %73 = load volatile i32, ptr %72, align 4, !tbaa !5
  %74 = or i32 %73, %63
  store volatile i32 %74, ptr %72, align 4, !tbaa !5
  br label %.sink.split

75:                                               ; preds = %3
  %76 = shl nuw i32 1, %1
  %77 = add i32 %0, 328
  %78 = zext i32 %77 to i64
  %79 = inttoptr i64 %78 to ptr
  %80 = load volatile i32, ptr %79, align 4, !tbaa !5
  %81 = or i32 %80, %76
  store volatile i32 %81, ptr %79, align 4, !tbaa !5
  %82 = add i32 %0, 332
  %83 = zext i32 %82 to i64
  %84 = inttoptr i64 %83 to ptr
  %85 = load volatile i32, ptr %84, align 4, !tbaa !5
  %86 = or i32 %85, %76
  store volatile i32 %86, ptr %84, align 4, !tbaa !5
  %87 = xor i32 %76, -1
  br label %.sink.split

.sink.split:                                      ; preds = %4, %7, %20, %33, %46, %49, %62, %75
  %.sink67 = phi i32 [ 320, %75 ], [ 320, %62 ], [ 320, %49 ], [ 328, %46 ], [ 328, %33 ], [ 328, %20 ], [ 328, %7 ], [ 320, %4 ]
  %.sink65 = phi i32 [ %87, %75 ], [ %64, %62 ], [ %56, %49 ], [ %48, %46 ], [ %45, %33 ], [ %22, %20 ], [ %14, %7 ], [ %6, %4 ]
  %.sink62 = phi i32 [ 324, %75 ], [ 324, %62 ], [ 324, %49 ], [ 332, %46 ], [ 332, %33 ], [ 332, %20 ], [ 332, %7 ], [ 324, %4 ]
  %88 = add i32 %.sink67, %0
  %89 = zext i32 %88 to i64
  %90 = inttoptr i64 %89 to ptr
  %91 = load volatile i32, ptr %90, align 4, !tbaa !5
  %92 = and i32 %91, %.sink65
  store volatile i32 %92, ptr %90, align 4, !tbaa !5
  %93 = add i32 %.sink62, %0
  %94 = zext i32 %93 to i64
  %95 = inttoptr i64 %94 to ptr
  %96 = load volatile i32, ptr %95, align 4, !tbaa !5
  %97 = and i32 %96, %.sink65
  store volatile i32 %97, ptr %95, align 4, !tbaa !5
  br label %98

98:                                               ; preds = %.sink.split, %3
  ret void
}

attributes #0 = { nofree norecurse nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: EarlyCSEPass,GlobalOptPass,IPSCCPPass,InstCombinePass,PostOrderFunctionAttrsPass,SROAPass,SimplifyCFGPass