; LLVM IR from lfarcaro/ARINC653_ARMV7A_AM335X :: Hardware (misc)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
declare dso_local zeroext i16 @bcdAdd(i8 noundef zeroext, i8 noundef zeroext) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nounwind uwtable
define dso_local i32 @addTime(i32 noundef %0, i32 noundef %1, ptr noundef %2) #0 {
  %4 = alloca i32, align 4
  %5 = alloca i32, align 4
  %6 = alloca ptr, align 8
  %7 = alloca i32, align 4
  %8 = alloca i32, align 4
  %9 = alloca i32, align 4
  %10 = alloca i32, align 4
  %11 = alloca i32, align 4
  %12 = alloca i32, align 4
  %13 = alloca i32, align 4
  %14 = alloca i32, align 4
  %15 = alloca i32, align 4
  store i32 %0, ptr %4, align 4, !tbaa !5
  store i32 %1, ptr %5, align 4, !tbaa !5
  store ptr %2, ptr %6, align 8, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 4, ptr %7) #2
  store i32 0, ptr %7, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %8) #2
  store i32 0, ptr %8, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %9) #2
  store i32 0, ptr %9, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %10) #2
  store i32 0, ptr %10, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %11) #2
  store i32 0, ptr %11, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %12) #2
  store i32 0, ptr %12, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %13) #2
  store i32 0, ptr %13, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %14) #2
  store i32 0, ptr %14, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %15) #2
  store i32 0, ptr %15, align 4, !tbaa !5
  %16 = load i32, ptr %4, align 4, !tbaa !5
  %17 = and i32 %16, 65280
  %18 = lshr i32 %17, 8
  %19 = trunc i32 %18 to i8
  %20 = load i32, ptr %5, align 4, !tbaa !5
  %21 = and i32 %20, 65280
  %22 = lshr i32 %21, 8
  %23 = trunc i32 %22 to i8
  %24 = call zeroext i16 @bcdAdd(i8 noundef zeroext %19, i8 noundef zeroext %23)
  %25 = zext i16 %24 to i32
  store i32 %25, ptr %7, align 4, !tbaa !5
  %26 = load i32, ptr %7, align 4, !tbaa !5
  %27 = icmp uge i32 %26, 96
  br i1 %27, label %28, label %33

28:                                               ; preds = %3
  %29 = load i32, ptr %8, align 4, !tbaa !5
  %30 = add i32 %29, 1
  store i32 %30, ptr %8, align 4, !tbaa !5
  %31 = load i32, ptr %7, align 4, !tbaa !5
  %32 = urem i32 %31, 96
  store i32 %32, ptr %7, align 4, !tbaa !5
  br label %33

33:                                               ; preds = %28, %3
  %34 = load i32, ptr %4, align 4, !tbaa !5
  %35 = and i32 %34, 16711680
  %36 = lshr i32 %35, 16
  %37 = trunc i32 %36 to i8
  %38 = load i32, ptr %5, align 4, !tbaa !5
  %39 = and i32 %38, 16711680
  %40 = lshr i32 %39, 16
  %41 = trunc i32 %40 to i8
  %42 = zext i8 %41 to i32
  %43 = load i32, ptr %8, align 4, !tbaa !5
  %44 = add i32 %42, %43
  %45 = trunc i32 %44 to i8
  %46 = call zeroext i16 @bcdAdd(i8 noundef zeroext %37, i8 noundef zeroext %45)
  %47 = zext i16 %46 to i32
  store i32 %47, ptr %8, align 4, !tbaa !5
  %48 = load i32, ptr %8, align 4, !tbaa !5
  %49 = icmp uge i32 %48, 96
  br i1 %49, label %50, label %55

50:                                               ; preds = %33
  %51 = load i32, ptr %9, align 4, !tbaa !5
  %52 = add i32 %51, 1
  store i32 %52, ptr %9, align 4, !tbaa !5
  %53 = load i32, ptr %8, align 4, !tbaa !5
  %54 = urem i32 %53, 96
  store i32 %54, ptr %8, align 4, !tbaa !5
  br label %55

55:                                               ; preds = %50, %33
  %56 = load i32, ptr %4, align 4, !tbaa !5
  %57 = and i32 %56, -16777216
  %58 = lshr i32 %57, 24
  %59 = trunc i32 %58 to i8
  %60 = load i32, ptr %5, align 4, !tbaa !5
  %61 = and i32 %60, -16777216
  %62 = lshr i32 %61, 24
  %63 = trunc i32 %62 to i8
  %64 = zext i8 %63 to i32
  %65 = load i32, ptr %9, align 4, !tbaa !5
  %66 = add i32 %64, %65
  %67 = trunc i32 %66 to i8
  %68 = call zeroext i16 @bcdAdd(i8 noundef zeroext %59, i8 noundef zeroext %67)
  %69 = zext i16 %68 to i32
  store i32 %69, ptr %9, align 4, !tbaa !5
  %70 = load i32, ptr %9, align 4, !tbaa !5
  %71 = icmp uge i32 %70, 36
  br i1 %71, label %72, label %79

72:                                               ; preds = %55
  %73 = load i32, ptr %10, align 4, !tbaa !5
  %74 = add i32 %73, 1
  store i32 %74, ptr %10, align 4, !tbaa !5
  %75 = load i32, ptr %13, align 4, !tbaa !5
  %76 = add i32 %75, 1
  store i32 %76, ptr %13, align 4, !tbaa !5
  %77 = load i32, ptr %9, align 4, !tbaa !5
  %78 = urem i32 %77, 36
  store i32 %78, ptr %9, align 4, !tbaa !5
  br label %79

79:                                               ; preds = %72, %55
  %80 = load i32, ptr %9, align 4, !tbaa !5
  %81 = shl i32 %80, 24
  %82 = load i32, ptr %8, align 4, !tbaa !5
  %83 = shl i32 %82, 16
  %84 = or i32 %81, %83
  %85 = load i32, ptr %7, align 4, !tbaa !5
  %86 = shl i32 %85, 8
  %87 = or i32 %84, %86
  store i32 %87, ptr %14, align 4, !tbaa !5
  %88 = load i32, ptr %10, align 4, !tbaa !5
  %89 = icmp eq i32 1, %88
  br i1 %89, label %90, label %181

90:                                               ; preds = %79
  %91 = load ptr, ptr %6, align 8, !tbaa !9
  %92 = load i32, ptr %91, align 4, !tbaa !5
  %93 = and i32 %92, 16711680
  %94 = lshr i32 %93, 16
  switch i32 %94, label %107 [
    i32 1, label %95
    i32 3, label %95
    i32 5, label %95
    i32 7, label %95
    i32 8, label %95
    i32 10, label %95
    i32 12, label %95
    i32 4, label %96
    i32 6, label %96
    i32 9, label %96
    i32 11, label %96
    i32 2, label %97
  ]

95:                                               ; preds = %90, %90, %90, %90, %90, %90, %90
  store i32 49, ptr %15, align 4, !tbaa !5
  br label %107

96:                                               ; preds = %90, %90, %90, %90
  store i32 48, ptr %15, align 4, !tbaa !5
  br label %107

97:                                               ; preds = %90
  %98 = load ptr, ptr %6, align 8, !tbaa !9
  %99 = load i32, ptr %98, align 4, !tbaa !5
  %100 = and i32 %99, 65280
  %101 = lshr i32 %100, 8
  %102 = urem i32 %101, 4
  %103 = icmp eq i32 0, %102
  br i1 %103, label %104, label %105

104:                                              ; preds = %97
  store i32 41, ptr %15, align 4, !tbaa !5
  br label %106

105:                                              ; preds = %97
  store i32 40, ptr %15, align 4, !tbaa !5
  br label %106

106:                                              ; preds = %105, %104
  br label %107

107:                                              ; preds = %106, %96, %95, %90
  %108 = load i32, ptr %15, align 4, !tbaa !5
  %109 = load ptr, ptr %6, align 8, !tbaa !9
  %110 = load i32, ptr %109, align 4, !tbaa !5
  %111 = and i32 %110, -16777216
  %112 = lshr i32 %111, 24
  %113 = icmp eq i32 %108, %112
  br i1 %113, label %114, label %117

114:                                              ; preds = %107
  %115 = load i32, ptr %11, align 4, !tbaa !5
  %116 = add i32 %115, 1
  store i32 %116, ptr %11, align 4, !tbaa !5
  store i32 1, ptr %10, align 4, !tbaa !5
  br label %124

117:                                              ; preds = %107
  %118 = load ptr, ptr %6, align 8, !tbaa !9
  %119 = load i32, ptr %118, align 4, !tbaa !5
  %120 = and i32 %119, -16777216
  %121 = lshr i32 %120, 24
  %122 = load i32, ptr %10, align 4, !tbaa !5
  %123 = add i32 %122, %121
  store i32 %123, ptr %10, align 4, !tbaa !5
  br label %124

124:                                              ; preds = %117, %114
  %125 = load i32, ptr %13, align 4, !tbaa !5
  %126 = add i32 %125, 1
  store i32 %126, ptr %13, align 4, !tbaa !5
  %127 = load i32, ptr %13, align 4, !tbaa !5
  %128 = urem i32 %127, 6
  store i32 %128, ptr %13, align 4, !tbaa !5
  %129 = load ptr, ptr %6, align 8, !tbaa !9
  %130 = load i32, ptr %129, align 4, !tbaa !5
  %131 = and i32 %130, 16711680
  %132 = lshr i32 %131, 16
  %133 = load i32, ptr %11, align 4, !tbaa !5
  %134 = add i32 %133, %132
  store i32 %134, ptr %11, align 4, !tbaa !5
  %135 = load i32, ptr %11, align 4, !tbaa !5
  %136 = icmp uge i32 %135, 18
  br i1 %136, label %137, label %142

137:                                              ; preds = %124
  %138 = load i32, ptr %12, align 4, !tbaa !5
  %139 = add i32 %138, 1
  store i32 %139, ptr %12, align 4, !tbaa !5
  %140 = load i32, ptr %11, align 4, !tbaa !5
  %141 = sub i32 %140, 18
  store i32 %141, ptr %11, align 4, !tbaa !5
  br label %142

142:                                              ; preds = %137, %124
  %143 = load ptr, ptr %6, align 8, !tbaa !9
  %144 = load i32, ptr %143, align 4, !tbaa !5
  %145 = and i32 %144, 65280
  %146 = lshr i32 %145, 8
  %147 = load i32, ptr %12, align 4, !tbaa !5
  %148 = add i32 %147, %146
  store i32 %148, ptr %12, align 4, !tbaa !5
  %149 = load i32, ptr %10, align 4, !tbaa !5
  %150 = and i32 %149, 15
  %151 = icmp uge i32 %150, 10
  br i1 %151, label %152, label %155

152:                                              ; preds = %142
  %153 = load i32, ptr %10, align 4, !tbaa !5
  %154 = add i32 %153, 6
  store i32 %154, ptr %10, align 4, !tbaa !5
  br label %155

155:                                              ; preds = %152, %142
  %156 = load i32, ptr %11, align 4, !tbaa !5
  %157 = and i32 %156, 15
  %158 = icmp uge i32 %157, 10
  br i1 %158, label %159, label %162

159:                                              ; preds = %155
  %160 = load i32, ptr %11, align 4, !tbaa !5
  %161 = add i32 %160, 6
  store i32 %161, ptr %11, align 4, !tbaa !5
  br label %162

162:                                              ; preds = %159, %155
  %163 = load i32, ptr %12, align 4, !tbaa !5
  %164 = and i32 %163, 15
  %165 = icmp uge i32 %164, 10
  br i1 %165, label %166, label %169

166:                                              ; preds = %162
  %167 = load i32, ptr %12, align 4, !tbaa !5
  %168 = add i32 %167, 6
  store i32 %168, ptr %12, align 4, !tbaa !5
  br label %169

169:                                              ; preds = %166, %162
  %170 = load i32, ptr %10, align 4, !tbaa !5
  %171 = shl i32 %170, 24
  %172 = load i32, ptr %11, align 4, !tbaa !5
  %173 = shl i32 %172, 16
  %174 = or i32 %171, %173
  %175 = load i32, ptr %12, align 4, !tbaa !5
  %176 = shl i32 %175, 8
  %177 = or i32 %174, %176
  %178 = load i32, ptr %13, align 4, !tbaa !5
  %179 = or i32 %177, %178
  %180 = load ptr, ptr %6, align 8, !tbaa !9
  store i32 %179, ptr %180, align 4, !tbaa !5
  br label %181

181:                                              ; preds = %169, %79
  %182 = load i32, ptr %14, align 4, !tbaa !5
  call void @llvm.lifetime.end.p0(i64 4, ptr %15) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %14) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %13) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %12) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %11) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %10) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %9) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %8) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %7) #2
  ret i32 %182
}

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"any pointer", !7, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
declare dso_local zeroext i16 @bcdAdd(i8 noundef zeroext, i8 noundef zeroext) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
define dso_local range(i32 0, 1073741824) i32 @addTime(i32 noundef %0, i32 noundef %1, ptr nocapture noundef %2) local_unnamed_addr #0 {
  %4 = lshr i32 %0, 8
  %5 = trunc i32 %4 to i8
  %6 = lshr i32 %1, 8
  %7 = trunc i32 %6 to i8
  %8 = tail call zeroext i16 @bcdAdd(i8 noundef zeroext %5, i8 noundef zeroext %7)
  %9 = icmp ugt i16 %8, 95
  %.058 = zext i1 %9 to i32
  %10 = lshr i32 %0, 16
  %11 = trunc i32 %10 to i8
  %12 = lshr i32 %1, 16
  %13 = add nuw nsw i32 %12, %.058
  %14 = trunc i32 %13 to i8
  %15 = tail call zeroext i16 @bcdAdd(i8 noundef zeroext %11, i8 noundef zeroext %14)
  %16 = icmp ugt i16 %15, 95
  %.056 = zext i1 %16 to i32
  %17 = lshr i32 %0, 24
  %18 = trunc nuw i32 %17 to i8
  %19 = lshr i32 %1, 24
  %20 = add nuw nsw i32 %19, %.056
  %21 = trunc i32 %20 to i8
  %22 = tail call zeroext i16 @bcdAdd(i8 noundef zeroext %18, i8 noundef zeroext %21)
  %23 = icmp ugt i16 %22, 35
  %24 = urem i16 %22, 36
  br i1 %23, label %25, label %62

25:                                               ; preds = %3
  %26 = load i32, ptr %2, align 4, !tbaa !5
  %27 = lshr i32 %26, 16
  %trunc = trunc i32 %27 to i8
  switch i8 %trunc, label %33 [
    i8 1, label %28
    i8 3, label %28
    i8 5, label %28
    i8 7, label %28
    i8 8, label %28
    i8 10, label %28
    i8 12, label %28
    i8 4, label %29
    i8 6, label %29
    i8 9, label %29
    i8 11, label %29
    i8 2, label %30
  ]

28:                                               ; preds = %25, %25, %25, %25, %25, %25, %25
  br label %33

29:                                               ; preds = %25, %25, %25, %25
  br label %33

30:                                               ; preds = %25
  %31 = and i32 %26, 768
  %32 = icmp eq i32 %31, 0
  %. = select i1 %32, i32 41, i32 40
  br label %33

33:                                               ; preds = %30, %29, %28, %25
  %.0 = phi i32 [ 0, %25 ], [ 48, %29 ], [ 49, %28 ], [ %., %30 ]
  %34 = lshr i32 %26, 24
  %35 = icmp eq i32 %.0, %34
  %36 = add nuw nsw i32 %34, 1
  %.154 = select i1 %35, i32 1, i32 %36
  %.051 = zext i1 %35 to i32
  %37 = and i32 %27, 255
  %38 = add nuw nsw i32 %37, %.051
  %39 = icmp ugt i32 %38, 17
  %40 = add nsw i32 %38, -18
  %.152 = select i1 %39, i32 %40, i32 %38
  %.050 = zext i1 %39 to i32
  %41 = lshr i32 %26, 8
  %42 = and i32 %41, 255
  %43 = add nuw nsw i32 %42, %.050
  %44 = and i32 %.154, 14
  %45 = icmp ugt i32 %44, 9
  %46 = and i32 %.152, 14
  %47 = icmp ugt i32 %46, 9
  %48 = and i32 %43, 14
  %49 = icmp ugt i32 %48, 9
  %50 = shl i32 %.154, 24
  %51 = add i32 %50, 100663296
  %52 = select i1 %45, i32 %51, i32 %50
  %53 = shl nsw i32 %.152, 16
  %54 = add nsw i32 %53, 393216
  %55 = select i1 %47, i32 %54, i32 %53
  %56 = shl nuw nsw i32 %43, 8
  %57 = add nuw nsw i32 %56, 1536
  %58 = select i1 %49, i32 %57, i32 %56
  %59 = or i32 %52, %55
  %60 = or i32 %59, %58
  %61 = or disjoint i32 %60, 2
  store i32 %61, ptr %2, align 4, !tbaa !5
  br label %62

62:                                               ; preds = %33, %3
  %.157.v = phi i16 [ %24, %33 ], [ %22, %3 ]
  %.157 = zext nneg i16 %.157.v to i32
  %63 = urem i16 %15, 96
  %.159.v = select i1 %16, i16 %63, i16 %15
  %.159 = zext i16 %.159.v to i32
  %64 = urem i16 %8, 96
  %.060.v = select i1 %9, i16 %64, i16 %8
  %.060 = zext i16 %.060.v to i32
  %65 = shl nuw nsw i32 %.157, 24
  %66 = shl nuw nsw i32 %.159, 16
  %67 = shl nuw nsw i32 %.060, 8
  %68 = or i32 %66, %67
  %69 = or i32 %68, %65
  ret i32 %69
}

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: CorrelatedValuePropagationPass,EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass