; LLVM IR from lfarcaro/ARINC653_ARMV7A_AM335X :: Hardware (raster)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

declare i32 @LCDVersionGet() #1

; Function Attrs: nounwind uwtable
define dso_local void @RasterSubPanelConfig(i32 noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef %3) #2 {
  %5 = alloca i32, align 4
  %6 = alloca i32, align 4
  %7 = alloca i32, align 4
  %8 = alloca i32, align 4
  %9 = alloca i32, align 4
  store i32 %0, ptr %5, align 4, !tbaa !5
  store i32 %1, ptr %6, align 4, !tbaa !5
  store i32 %2, ptr %7, align 4, !tbaa !5
  store i32 %3, ptr %8, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %9) #3
  %10 = call i32 @LCDVersionGet()
  store i32 %10, ptr %9, align 4, !tbaa !5
  %11 = load i32, ptr %9, align 4, !tbaa !5
  %12 = icmp eq i32 2, %11
  br i1 %12, label %13, label %70

13:                                               ; preds = %4
  %14 = load i32, ptr %5, align 4, !tbaa !5
  %15 = add i32 %14, 56
  %16 = zext i32 %15 to i64
  %17 = inttoptr i64 %16 to ptr
  %18 = load volatile i32, ptr %17, align 4, !tbaa !5
  %19 = and i32 %18, -65536
  store volatile i32 %19, ptr %17, align 4, !tbaa !5
  %20 = load i32, ptr %8, align 4, !tbaa !5
  %21 = and i32 %20, 65535
  %22 = load i32, ptr %5, align 4, !tbaa !5
  %23 = add i32 %22, 56
  %24 = zext i32 %23 to i64
  %25 = inttoptr i64 %24 to ptr
  store volatile i32 %21, ptr %25, align 4, !tbaa !5
  %26 = load i32, ptr %5, align 4, !tbaa !5
  %27 = add i32 %26, 60
  %28 = zext i32 %27 to i64
  %29 = inttoptr i64 %28 to ptr
  %30 = load volatile i32, ptr %29, align 4, !tbaa !5
  %31 = and i32 %30, -16711681
  store volatile i32 %31, ptr %29, align 4, !tbaa !5
  %32 = load i32, ptr %8, align 4, !tbaa !5
  %33 = and i32 %32, 16711680
  %34 = lshr i32 %33, 15
  %35 = load i32, ptr %5, align 4, !tbaa !5
  %36 = add i32 %35, 60
  %37 = zext i32 %36 to i64
  %38 = inttoptr i64 %37 to ptr
  store volatile i32 %34, ptr %38, align 4, !tbaa !5
  %39 = load i32, ptr %5, align 4, !tbaa !5
  %40 = add i32 %39, 56
  %41 = zext i32 %40 to i64
  %42 = inttoptr i64 %41 to ptr
  %43 = load volatile i32, ptr %42, align 4, !tbaa !5
  %44 = and i32 %43, -67043329
  store volatile i32 %44, ptr %42, align 4, !tbaa !5
  %45 = load i32, ptr %7, align 4, !tbaa !5
  %46 = and i32 %45, 1023
  %47 = shl i32 %46, 16
  %48 = load i32, ptr %5, align 4, !tbaa !5
  %49 = add i32 %48, 56
  %50 = zext i32 %49 to i64
  %51 = inttoptr i64 %50 to ptr
  %52 = load volatile i32, ptr %51, align 4, !tbaa !5
  %53 = or i32 %52, %47
  store volatile i32 %53, ptr %51, align 4, !tbaa !5
  %54 = load i32, ptr %5, align 4, !tbaa !5
  %55 = add i32 %54, 60
  %56 = zext i32 %55 to i64
  %57 = inttoptr i64 %56 to ptr
  %58 = load volatile i32, ptr %57, align 4, !tbaa !5
  %59 = and i32 %58, -257
  store volatile i32 %59, ptr %57, align 4, !tbaa !5
  %60 = load i32, ptr %7, align 4, !tbaa !5
  %61 = and i32 %60, 1024
  %62 = lshr i32 %61, 11
  %63 = shl i32 %62, 8
  %64 = load i32, ptr %5, align 4, !tbaa !5
  %65 = add i32 %64, 60
  %66 = zext i32 %65 to i64
  %67 = inttoptr i64 %66 to ptr
  %68 = load volatile i32, ptr %67, align 4, !tbaa !5
  %69 = or i32 %68, %63
  store volatile i32 %69, ptr %67, align 4, !tbaa !5
  br label %104

70:                                               ; preds = %4
  %71 = load i32, ptr %9, align 4, !tbaa !5
  %72 = icmp eq i32 1, %71
  br i1 %72, label %73, label %102

73:                                               ; preds = %70
  %74 = load i32, ptr %5, align 4, !tbaa !5
  %75 = add i32 %74, 56
  %76 = zext i32 %75 to i64
  %77 = inttoptr i64 %76 to ptr
  %78 = load volatile i32, ptr %77, align 4, !tbaa !5
  %79 = and i32 %78, -67043329
  store volatile i32 %79, ptr %77, align 4, !tbaa !5
  %80 = load i32, ptr %7, align 4, !tbaa !5
  %81 = shl i32 %80, 16
  %82 = load i32, ptr %5, align 4, !tbaa !5
  %83 = add i32 %82, 56
  %84 = zext i32 %83 to i64
  %85 = inttoptr i64 %84 to ptr
  %86 = load volatile i32, ptr %85, align 4, !tbaa !5
  %87 = or i32 %86, %81
  store volatile i32 %87, ptr %85, align 4, !tbaa !5
  %88 = load i32, ptr %5, align 4, !tbaa !5
  %89 = add i32 %88, 56
  %90 = zext i32 %89 to i64
  %91 = inttoptr i64 %90 to ptr
  %92 = load volatile i32, ptr %91, align 4, !tbaa !5
  %93 = and i32 %92, -65521
  store volatile i32 %93, ptr %91, align 4, !tbaa !5
  %94 = load i32, ptr %8, align 4, !tbaa !5
  %95 = shl i32 %94, 0
  %96 = load i32, ptr %5, align 4, !tbaa !5
  %97 = add i32 %96, 56
  %98 = zext i32 %97 to i64
  %99 = inttoptr i64 %98 to ptr
  %100 = load volatile i32, ptr %99, align 4, !tbaa !5
  %101 = or i32 %100, %95
  store volatile i32 %101, ptr %99, align 4, !tbaa !5
  br label %103

102:                                              ; preds = %70
  br label %103

103:                                              ; preds = %102, %73
  br label %104

104:                                              ; preds = %103, %13
  %105 = load i32, ptr %5, align 4, !tbaa !5
  %106 = add i32 %105, 56
  %107 = zext i32 %106 to i64
  %108 = inttoptr i64 %107 to ptr
  %109 = load volatile i32, ptr %108, align 4, !tbaa !5
  %110 = and i32 %109, -536870913
  store volatile i32 %110, ptr %108, align 4, !tbaa !5
  %111 = load i32, ptr %6, align 4, !tbaa !5
  %112 = shl i32 %111, 29
  %113 = load i32, ptr %5, align 4, !tbaa !5
  %114 = add i32 %113, 56
  %115 = zext i32 %114 to i64
  %116 = inttoptr i64 %115 to ptr
  %117 = load volatile i32, ptr %116, align 4, !tbaa !5
  %118 = or i32 %117, %112
  store volatile i32 %118, ptr %116, align 4, !tbaa !5
  call void @llvm.lifetime.end.p0(i64 4, ptr %9) #3
  ret void
}

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

declare i32 @LCDVersionGet() local_unnamed_addr #0

; Function Attrs: nounwind uwtable
define dso_local void @RasterSubPanelConfig(i32 noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef %3) local_unnamed_addr #1 {
  %5 = tail call i32 @LCDVersionGet() #2
  %.pre = add i32 %0, 56
  %.pre23 = zext i32 %.pre to i64
  %.pre25 = inttoptr i64 %.pre23 to ptr
  switch i32 %5, label %._crit_edge [
    i32 2, label %6
    i32 1, label %26
  ]

6:                                                ; preds = %4
  %7 = load volatile i32, ptr %.pre25, align 4, !tbaa !5
  %8 = and i32 %7, -65536
  store volatile i32 %8, ptr %.pre25, align 4, !tbaa !5
  %9 = and i32 %3, 65535
  store volatile i32 %9, ptr %.pre25, align 4, !tbaa !5
  %10 = add i32 %0, 60
  %11 = zext i32 %10 to i64
  %12 = inttoptr i64 %11 to ptr
  %13 = load volatile i32, ptr %12, align 4, !tbaa !5
  %14 = and i32 %13, -16711681
  store volatile i32 %14, ptr %12, align 4, !tbaa !5
  %15 = lshr i32 %3, 15
  %16 = and i32 %15, 510
  store volatile i32 %16, ptr %12, align 4, !tbaa !5
  %17 = load volatile i32, ptr %.pre25, align 4, !tbaa !5
  %18 = and i32 %17, -67043329
  store volatile i32 %18, ptr %.pre25, align 4, !tbaa !5
  %19 = shl i32 %2, 16
  %20 = and i32 %19, 67043328
  %21 = load volatile i32, ptr %.pre25, align 4, !tbaa !5
  %22 = or i32 %21, %20
  store volatile i32 %22, ptr %.pre25, align 4, !tbaa !5
  %23 = load volatile i32, ptr %12, align 4, !tbaa !5
  %24 = and i32 %23, -257
  store volatile i32 %24, ptr %12, align 4, !tbaa !5
  %25 = load volatile i32, ptr %12, align 4, !tbaa !5
  store volatile i32 %25, ptr %12, align 4, !tbaa !5
  br label %._crit_edge

26:                                               ; preds = %4
  %27 = load volatile i32, ptr %.pre25, align 4, !tbaa !5
  %28 = and i32 %27, -67043329
  store volatile i32 %28, ptr %.pre25, align 4, !tbaa !5
  %29 = shl i32 %2, 16
  %30 = load volatile i32, ptr %.pre25, align 4, !tbaa !5
  %31 = or i32 %30, %29
  store volatile i32 %31, ptr %.pre25, align 4, !tbaa !5
  %32 = load volatile i32, ptr %.pre25, align 4, !tbaa !5
  %33 = and i32 %32, -65521
  store volatile i32 %33, ptr %.pre25, align 4, !tbaa !5
  %34 = load volatile i32, ptr %.pre25, align 4, !tbaa !5
  %35 = or i32 %34, %3
  store volatile i32 %35, ptr %.pre25, align 4, !tbaa !5
  br label %._crit_edge

._crit_edge:                                      ; preds = %4, %26, %6
  %36 = load volatile i32, ptr %.pre25, align 4, !tbaa !5
  %37 = and i32 %36, -536870913
  store volatile i32 %37, ptr %.pre25, align 4, !tbaa !5
  %38 = shl i32 %1, 29
  %39 = load volatile i32, ptr %.pre25, align 4, !tbaa !5
  %40 = or i32 %39, %38
  store volatile i32 %40, ptr %.pre25, align 4, !tbaa !5
  ret void
}

attributes #0 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: BDCEPass,EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,SROAPass,SimplifyCFGPass,TailCallElimPass