; LLVM IR from lfarcaro/ARINC653_ARMV7A_AM335X :: Hardware (cpsw)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nounwind uwtable
define dso_local void @CPSWCPDMAReset(i32 noundef %0) #1 {
  %2 = alloca i32, align 4
  %3 = alloca i32, align 4
  store i32 %0, ptr %2, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %3) #2
  %4 = load i32, ptr %2, align 4, !tbaa !5
  %5 = add i32 %4, 28
  %6 = zext i32 %5 to i64
  %7 = inttoptr i64 %6 to ptr
  store volatile i32 1, ptr %7, align 4, !tbaa !5
  br label %8

8:                                                ; preds = %16, %1
  %9 = load i32, ptr %2, align 4, !tbaa !5
  %10 = add i32 %9, 28
  %11 = zext i32 %10 to i64
  %12 = inttoptr i64 %11 to ptr
  %13 = load volatile i32, ptr %12, align 4, !tbaa !5
  %14 = and i32 %13, 1
  %15 = icmp ne i32 %14, 0
  br i1 %15, label %16, label %17

16:                                               ; preds = %8
  br label %8, !llvm.loop !9

17:                                               ; preds = %8
  store i32 0, ptr %3, align 4, !tbaa !5
  br label %18

18:                                               ; preds = %50, %17
  %19 = load i32, ptr %3, align 4, !tbaa !5
  %20 = icmp ult i32 %19, 8
  br i1 %20, label %21, label %53

21:                                               ; preds = %18
  %22 = load i32, ptr %2, align 4, !tbaa !5
  %23 = load i32, ptr %3, align 4, !tbaa !5
  %24 = mul i32 %23, 4
  %25 = add i32 512, %24
  %26 = add i32 %22, %25
  %27 = zext i32 %26 to i64
  %28 = inttoptr i64 %27 to ptr
  store volatile i32 0, ptr %28, align 4, !tbaa !5
  %29 = load i32, ptr %2, align 4, !tbaa !5
  %30 = load i32, ptr %3, align 4, !tbaa !5
  %31 = mul i32 %30, 4
  %32 = add i32 544, %31
  %33 = add i32 %29, %32
  %34 = zext i32 %33 to i64
  %35 = inttoptr i64 %34 to ptr
  store volatile i32 0, ptr %35, align 4, !tbaa !5
  %36 = load i32, ptr %2, align 4, !tbaa !5
  %37 = load i32, ptr %3, align 4, !tbaa !5
  %38 = mul i32 %37, 4
  %39 = add i32 576, %38
  %40 = add i32 %36, %39
  %41 = zext i32 %40 to i64
  %42 = inttoptr i64 %41 to ptr
  store volatile i32 0, ptr %42, align 4, !tbaa !5
  %43 = load i32, ptr %2, align 4, !tbaa !5
  %44 = load i32, ptr %3, align 4, !tbaa !5
  %45 = mul i32 %44, 4
  %46 = add i32 608, %45
  %47 = add i32 %43, %46
  %48 = zext i32 %47 to i64
  %49 = inttoptr i64 %48 to ptr
  store volatile i32 0, ptr %49, align 4, !tbaa !5
  br label %50

50:                                               ; preds = %21
  %51 = load i32, ptr %3, align 4, !tbaa !5
  %52 = add i32 %51, 1
  store i32 %52, ptr %3, align 4, !tbaa !5
  br label %18, !llvm.loop !11

53:                                               ; preds = %18
  call void @llvm.lifetime.end.p0(i64 4, ptr %3) #2
  ret void
}

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = distinct !{!9, !10}
!10 = !{!"llvm.loop.mustprogress"}
!11 = distinct !{!11, !10}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nofree norecurse nounwind uwtable
define dso_local void @CPSWCPDMAReset(i32 noundef %0) local_unnamed_addr #0 {
  %2 = add i32 %0, 28
  %3 = zext i32 %2 to i64
  %4 = inttoptr i64 %3 to ptr
  store volatile i32 1, ptr %4, align 4, !tbaa !5
  br label %5

5:                                                ; preds = %5, %1
  %6 = load volatile i32, ptr %4, align 4, !tbaa !5
  %7 = and i32 %6, 1
  %.not = icmp eq i32 %7, 0
  br i1 %.not, label %.preheader, label %5, !llvm.loop !9

.preheader:                                       ; preds = %5
  %8 = add i32 %0, 512
  %9 = add i32 %0, 544
  %10 = add i32 %0, 576
  %11 = add i32 %0, 608
  %12 = zext i32 %8 to i64
  %13 = inttoptr i64 %12 to ptr
  store volatile i32 0, ptr %13, align 4, !tbaa !5
  %14 = zext i32 %9 to i64
  %15 = inttoptr i64 %14 to ptr
  store volatile i32 0, ptr %15, align 4, !tbaa !5
  %16 = zext i32 %10 to i64
  %17 = inttoptr i64 %16 to ptr
  store volatile i32 0, ptr %17, align 4, !tbaa !5
  %18 = zext i32 %11 to i64
  %19 = inttoptr i64 %18 to ptr
  store volatile i32 0, ptr %19, align 4, !tbaa !5
  %20 = add i32 %0, 516
  %21 = zext i32 %20 to i64
  %22 = inttoptr i64 %21 to ptr
  store volatile i32 0, ptr %22, align 4, !tbaa !5
  %23 = add i32 %0, 548
  %24 = zext i32 %23 to i64
  %25 = inttoptr i64 %24 to ptr
  store volatile i32 0, ptr %25, align 4, !tbaa !5
  %26 = add i32 %0, 580
  %27 = zext i32 %26 to i64
  %28 = inttoptr i64 %27 to ptr
  store volatile i32 0, ptr %28, align 4, !tbaa !5
  %29 = add i32 %0, 612
  %30 = zext i32 %29 to i64
  %31 = inttoptr i64 %30 to ptr
  store volatile i32 0, ptr %31, align 4, !tbaa !5
  %32 = add i32 %0, 520
  %33 = zext i32 %32 to i64
  %34 = inttoptr i64 %33 to ptr
  store volatile i32 0, ptr %34, align 4, !tbaa !5
  %35 = add i32 %0, 552
  %36 = zext i32 %35 to i64
  %37 = inttoptr i64 %36 to ptr
  store volatile i32 0, ptr %37, align 4, !tbaa !5
  %38 = add i32 %0, 584
  %39 = zext i32 %38 to i64
  %40 = inttoptr i64 %39 to ptr
  store volatile i32 0, ptr %40, align 4, !tbaa !5
  %41 = add i32 %0, 616
  %42 = zext i32 %41 to i64
  %43 = inttoptr i64 %42 to ptr
  store volatile i32 0, ptr %43, align 4, !tbaa !5
  %44 = add i32 %0, 524
  %45 = zext i32 %44 to i64
  %46 = inttoptr i64 %45 to ptr
  store volatile i32 0, ptr %46, align 4, !tbaa !5
  %47 = add i32 %0, 556
  %48 = zext i32 %47 to i64
  %49 = inttoptr i64 %48 to ptr
  store volatile i32 0, ptr %49, align 4, !tbaa !5
  %50 = add i32 %0, 588
  %51 = zext i32 %50 to i64
  %52 = inttoptr i64 %51 to ptr
  store volatile i32 0, ptr %52, align 4, !tbaa !5
  %53 = add i32 %0, 620
  %54 = zext i32 %53 to i64
  %55 = inttoptr i64 %54 to ptr
  store volatile i32 0, ptr %55, align 4, !tbaa !5
  %56 = add i32 %0, 528
  %57 = zext i32 %56 to i64
  %58 = inttoptr i64 %57 to ptr
  store volatile i32 0, ptr %58, align 4, !tbaa !5
  %59 = add i32 %0, 560
  %60 = zext i32 %59 to i64
  %61 = inttoptr i64 %60 to ptr
  store volatile i32 0, ptr %61, align 4, !tbaa !5
  %62 = add i32 %0, 592
  %63 = zext i32 %62 to i64
  %64 = inttoptr i64 %63 to ptr
  store volatile i32 0, ptr %64, align 4, !tbaa !5
  %65 = add i32 %0, 624
  %66 = zext i32 %65 to i64
  %67 = inttoptr i64 %66 to ptr
  store volatile i32 0, ptr %67, align 4, !tbaa !5
  %68 = add i32 %0, 532
  %69 = zext i32 %68 to i64
  %70 = inttoptr i64 %69 to ptr
  store volatile i32 0, ptr %70, align 4, !tbaa !5
  %71 = add i32 %0, 564
  %72 = zext i32 %71 to i64
  %73 = inttoptr i64 %72 to ptr
  store volatile i32 0, ptr %73, align 4, !tbaa !5
  %74 = add i32 %0, 596
  %75 = zext i32 %74 to i64
  %76 = inttoptr i64 %75 to ptr
  store volatile i32 0, ptr %76, align 4, !tbaa !5
  %77 = add i32 %0, 628
  %78 = zext i32 %77 to i64
  %79 = inttoptr i64 %78 to ptr
  store volatile i32 0, ptr %79, align 4, !tbaa !5
  %80 = add i32 %0, 536
  %81 = zext i32 %80 to i64
  %82 = inttoptr i64 %81 to ptr
  store volatile i32 0, ptr %82, align 4, !tbaa !5
  %83 = add i32 %0, 568
  %84 = zext i32 %83 to i64
  %85 = inttoptr i64 %84 to ptr
  store volatile i32 0, ptr %85, align 4, !tbaa !5
  %86 = add i32 %0, 600
  %87 = zext i32 %86 to i64
  %88 = inttoptr i64 %87 to ptr
  store volatile i32 0, ptr %88, align 4, !tbaa !5
  %89 = add i32 %0, 632
  %90 = zext i32 %89 to i64
  %91 = inttoptr i64 %90 to ptr
  store volatile i32 0, ptr %91, align 4, !tbaa !5
  %92 = add i32 %0, 540
  %93 = zext i32 %92 to i64
  %94 = inttoptr i64 %93 to ptr
  store volatile i32 0, ptr %94, align 4, !tbaa !5
  %95 = add i32 %0, 572
  %96 = zext i32 %95 to i64
  %97 = inttoptr i64 %96 to ptr
  store volatile i32 0, ptr %97, align 4, !tbaa !5
  %98 = add i32 %0, 604
  %99 = zext i32 %98 to i64
  %100 = inttoptr i64 %99 to ptr
  store volatile i32 0, ptr %100, align 4, !tbaa !5
  %101 = add i32 %0, 636
  %102 = zext i32 %101 to i64
  %103 = inttoptr i64 %102 to ptr
  store volatile i32 0, ptr %103, align 4, !tbaa !5
  ret void
}

attributes #0 = { nofree norecurse nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = distinct !{!9, !10}
!10 = !{!"llvm.loop.mustprogress"}


; Effective O3 passes: EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,IndVarSimplifyPass,InferFunctionAttrsPass,InstCombinePass,LICMPass,LoopRotatePass,LoopSimplifyPass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass