; LLVM IR from lfarcaro/ARINC653_ARMV7A_AM335X :: Hardware (mcspi)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nounwind uwtable
define dso_local i32 @McSPIMasterModeConfig(i32 noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef %3, i32 noundef %4) #1 {
  %6 = alloca i32, align 4
  %7 = alloca i32, align 4
  %8 = alloca i32, align 4
  %9 = alloca i32, align 4
  %10 = alloca i32, align 4
  %11 = alloca i32, align 4
  store i32 %0, ptr %6, align 4, !tbaa !5
  store i32 %1, ptr %7, align 4, !tbaa !5
  store i32 %2, ptr %8, align 4, !tbaa !5
  store i32 %3, ptr %9, align 4, !tbaa !5
  store i32 %4, ptr %10, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %11) #2
  store i32 0, ptr %11, align 4, !tbaa !5
  %12 = load i32, ptr %6, align 4, !tbaa !5
  %13 = add i32 %12, 296
  %14 = zext i32 %13 to i64
  %15 = inttoptr i64 %14 to ptr
  %16 = load volatile i32, ptr %15, align 4, !tbaa !5
  %17 = and i32 %16, -2
  store volatile i32 %17, ptr %15, align 4, !tbaa !5
  %18 = load i32, ptr %7, align 4, !tbaa !5
  %19 = and i32 %18, 1
  %20 = load i32, ptr %6, align 4, !tbaa !5
  %21 = add i32 %20, 296
  %22 = zext i32 %21 to i64
  %23 = inttoptr i64 %22 to ptr
  %24 = load volatile i32, ptr %23, align 4, !tbaa !5
  %25 = or i32 %24, %19
  store volatile i32 %25, ptr %23, align 4, !tbaa !5
  %26 = load i32, ptr %6, align 4, !tbaa !5
  %27 = load i32, ptr %10, align 4, !tbaa !5
  %28 = mul i32 %27, 20
  %29 = add i32 300, %28
  %30 = add i32 %26, %29
  %31 = zext i32 %30 to i64
  %32 = inttoptr i64 %31 to ptr
  %33 = load volatile i32, ptr %32, align 4, !tbaa !5
  %34 = and i32 %33, -12289
  store volatile i32 %34, ptr %32, align 4, !tbaa !5
  %35 = load i32, ptr %8, align 4, !tbaa !5
  %36 = and i32 %35, 12288
  %37 = load i32, ptr %6, align 4, !tbaa !5
  %38 = load i32, ptr %10, align 4, !tbaa !5
  %39 = mul i32 %38, 20
  %40 = add i32 300, %39
  %41 = add i32 %37, %40
  %42 = zext i32 %41 to i64
  %43 = inttoptr i64 %42 to ptr
  %44 = load volatile i32, ptr %43, align 4, !tbaa !5
  %45 = or i32 %44, %36
  store volatile i32 %45, ptr %43, align 4, !tbaa !5
  %46 = load i32, ptr %8, align 4, !tbaa !5
  %47 = icmp eq i32 0, %46
  br i1 %47, label %48, label %51

48:                                               ; preds = %5
  %49 = load i32, ptr %9, align 4, !tbaa !5
  %50 = icmp eq i32 196608, %49
  br i1 %50, label %69, label %51

51:                                               ; preds = %48, %5
  %52 = load i32, ptr %8, align 4, !tbaa !5
  %53 = icmp eq i32 8192, %52
  br i1 %53, label %54, label %57

54:                                               ; preds = %51
  %55 = load i32, ptr %9, align 4, !tbaa !5
  %56 = icmp eq i32 196608, %55
  br i1 %56, label %69, label %57

57:                                               ; preds = %54, %51
  %58 = load i32, ptr %8, align 4, !tbaa !5
  %59 = icmp eq i32 0, %58
  br i1 %59, label %60, label %63

60:                                               ; preds = %57
  %61 = load i32, ptr %9, align 4, !tbaa !5
  %62 = icmp eq i32 458752, %61
  br i1 %62, label %69, label %63

63:                                               ; preds = %60, %57
  %64 = load i32, ptr %8, align 4, !tbaa !5
  %65 = icmp eq i32 8192, %64
  br i1 %65, label %66, label %70

66:                                               ; preds = %63
  %67 = load i32, ptr %9, align 4, !tbaa !5
  %68 = icmp eq i32 458752, %67
  br i1 %68, label %69, label %70

69:                                               ; preds = %66, %60, %54, %48
  store i32 0, ptr %11, align 4, !tbaa !5
  br label %91

70:                                               ; preds = %66, %63
  %71 = load i32, ptr %6, align 4, !tbaa !5
  %72 = load i32, ptr %10, align 4, !tbaa !5
  %73 = mul i32 %72, 20
  %74 = add i32 300, %73
  %75 = add i32 %71, %74
  %76 = zext i32 %75 to i64
  %77 = inttoptr i64 %76 to ptr
  %78 = load volatile i32, ptr %77, align 4, !tbaa !5
  %79 = and i32 %78, -458753
  store volatile i32 %79, ptr %77, align 4, !tbaa !5
  %80 = load i32, ptr %9, align 4, !tbaa !5
  %81 = and i32 %80, 458752
  %82 = load i32, ptr %6, align 4, !tbaa !5
  %83 = load i32, ptr %10, align 4, !tbaa !5
  %84 = mul i32 %83, 20
  %85 = add i32 300, %84
  %86 = add i32 %82, %85
  %87 = zext i32 %86 to i64
  %88 = inttoptr i64 %87 to ptr
  %89 = load volatile i32, ptr %88, align 4, !tbaa !5
  %90 = or i32 %89, %81
  store volatile i32 %90, ptr %88, align 4, !tbaa !5
  store i32 1, ptr %11, align 4, !tbaa !5
  br label %91

91:                                               ; preds = %70, %69
  %92 = load i32, ptr %11, align 4, !tbaa !5
  call void @llvm.lifetime.end.p0(i64 4, ptr %11) #2
  ret i32 %92
}

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nofree norecurse nounwind uwtable
define dso_local range(i32 0, 2) i32 @McSPIMasterModeConfig(i32 noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef %3, i32 noundef %4) local_unnamed_addr #0 {
  %6 = add i32 %0, 296
  %7 = zext i32 %6 to i64
  %8 = inttoptr i64 %7 to ptr
  %9 = load volatile i32, ptr %8, align 4, !tbaa !5
  %10 = and i32 %9, -2
  store volatile i32 %10, ptr %8, align 4, !tbaa !5
  %11 = and i32 %1, 1
  %12 = load volatile i32, ptr %8, align 4, !tbaa !5
  %13 = or i32 %12, %11
  store volatile i32 %13, ptr %8, align 4, !tbaa !5
  %14 = mul i32 %4, 20
  %15 = add i32 %0, 300
  %16 = add i32 %15, %14
  %17 = zext i32 %16 to i64
  %18 = inttoptr i64 %17 to ptr
  %19 = load volatile i32, ptr %18, align 4, !tbaa !5
  %20 = and i32 %19, -12289
  store volatile i32 %20, ptr %18, align 4, !tbaa !5
  %21 = and i32 %2, 12288
  %22 = load volatile i32, ptr %18, align 4, !tbaa !5
  %23 = or i32 %22, %21
  store volatile i32 %23, ptr %18, align 4, !tbaa !5
  %24 = icmp eq i32 %2, 0
  %25 = icmp eq i32 %3, 196608
  %or.cond = and i1 %24, %25
  br i1 %or.cond, label %36, label %26

26:                                               ; preds = %5
  %27 = icmp eq i32 %2, 8192
  %or.cond3 = and i1 %27, %25
  br i1 %or.cond3, label %36, label %28

28:                                               ; preds = %26
  %29 = icmp eq i32 %3, 458752
  %or.cond530 = or i1 %24, %27
  %or.cond29 = and i1 %or.cond530, %29
  br i1 %or.cond29, label %36, label %30

30:                                               ; preds = %28
  %31 = load volatile i32, ptr %18, align 4, !tbaa !5
  %32 = and i32 %31, -458753
  store volatile i32 %32, ptr %18, align 4, !tbaa !5
  %33 = and i32 %3, 458752
  %34 = load volatile i32, ptr %18, align 4, !tbaa !5
  %35 = or i32 %34, %33
  store volatile i32 %35, ptr %18, align 4, !tbaa !5
  br label %36

36:                                               ; preds = %5, %26, %28, %30
  %.0 = phi i32 [ 1, %30 ], [ 0, %28 ], [ 0, %26 ], [ 0, %5 ]
  ret i32 %.0
}

attributes #0 = { nofree norecurse nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass