; LLVM IR from lfarcaro/ARINC653_ARMV7A_AM335X :: Hardware (mcspi)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
define dso_local void @McSPIFIFOTrigLvlSet(i32 noundef %0, i8 noundef zeroext %1, i8 noundef zeroext %2, i32 noundef %3) #0 {
  %5 = alloca i32, align 4
  %6 = alloca i8, align 1
  %7 = alloca i8, align 1
  %8 = alloca i32, align 4
  store i32 %0, ptr %5, align 4, !tbaa !5
  store i8 %1, ptr %6, align 1, !tbaa !9
  store i8 %2, ptr %7, align 1, !tbaa !9
  store i32 %3, ptr %8, align 4, !tbaa !5
  %9 = load i32, ptr %8, align 4, !tbaa !5
  %10 = icmp eq i32 0, %9
  br i1 %10, label %11, label %34

11:                                               ; preds = %4
  %12 = load i32, ptr %5, align 4, !tbaa !5
  %13 = add i32 %12, 380
  %14 = zext i32 %13 to i64
  %15 = inttoptr i64 %14 to ptr
  %16 = load volatile i32, ptr %15, align 4, !tbaa !5
  %17 = and i32 %16, -65536
  store volatile i32 %17, ptr %15, align 4, !tbaa !5
  %18 = load i8, ptr %6, align 1, !tbaa !9
  %19 = zext i8 %18 to i32
  %20 = sub nsw i32 %19, 1
  %21 = shl i32 %20, 8
  %22 = and i32 %21, 65280
  %23 = load i8, ptr %7, align 1, !tbaa !9
  %24 = zext i8 %23 to i32
  %25 = sub nsw i32 %24, 1
  %26 = and i32 %25, 255
  %27 = or i32 %22, %26
  %28 = load i32, ptr %5, align 4, !tbaa !5
  %29 = add i32 %28, 380
  %30 = zext i32 %29 to i64
  %31 = inttoptr i64 %30 to ptr
  %32 = load volatile i32, ptr %31, align 4, !tbaa !5
  %33 = or i32 %32, %27
  store volatile i32 %33, ptr %31, align 4, !tbaa !5
  br label %78

34:                                               ; preds = %4
  %35 = load i32, ptr %8, align 4, !tbaa !5
  %36 = icmp eq i32 8192, %35
  br i1 %36, label %37, label %54

37:                                               ; preds = %34
  %38 = load i32, ptr %5, align 4, !tbaa !5
  %39 = add i32 %38, 380
  %40 = zext i32 %39 to i64
  %41 = inttoptr i64 %40 to ptr
  %42 = load volatile i32, ptr %41, align 4, !tbaa !5
  %43 = and i32 %42, -256
  store volatile i32 %43, ptr %41, align 4, !tbaa !5
  %44 = load i8, ptr %7, align 1, !tbaa !9
  %45 = zext i8 %44 to i32
  %46 = sub nsw i32 %45, 1
  %47 = and i32 %46, 255
  %48 = load i32, ptr %5, align 4, !tbaa !5
  %49 = add i32 %48, 380
  %50 = zext i32 %49 to i64
  %51 = inttoptr i64 %50 to ptr
  %52 = load volatile i32, ptr %51, align 4, !tbaa !5
  %53 = or i32 %52, %47
  store volatile i32 %53, ptr %51, align 4, !tbaa !5
  br label %77

54:                                               ; preds = %34
  %55 = load i32, ptr %8, align 4, !tbaa !5
  %56 = icmp eq i32 4096, %55
  br i1 %56, label %57, label %75

57:                                               ; preds = %54
  %58 = load i32, ptr %5, align 4, !tbaa !5
  %59 = add i32 %58, 380
  %60 = zext i32 %59 to i64
  %61 = inttoptr i64 %60 to ptr
  %62 = load volatile i32, ptr %61, align 4, !tbaa !5
  %63 = and i32 %62, -65281
  store volatile i32 %63, ptr %61, align 4, !tbaa !5
  %64 = load i8, ptr %6, align 1, !tbaa !9
  %65 = zext i8 %64 to i32
  %66 = sub nsw i32 %65, 1
  %67 = shl i32 %66, 8
  %68 = and i32 %67, 65280
  %69 = load i32, ptr %5, align 4, !tbaa !5
  %70 = add i32 %69, 380
  %71 = zext i32 %70 to i64
  %72 = inttoptr i64 %71 to ptr
  %73 = load volatile i32, ptr %72, align 4, !tbaa !5
  %74 = or i32 %73, %68
  store volatile i32 %74, ptr %72, align 4, !tbaa !5
  br label %76

75:                                               ; preds = %54
  br label %76

76:                                               ; preds = %75, %57
  br label %77

77:                                               ; preds = %76, %37
  br label %78

78:                                               ; preds = %77, %11
  ret void
}

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!7, !7, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nofree norecurse nounwind uwtable
define dso_local void @McSPIFIFOTrigLvlSet(i32 noundef %0, i8 noundef zeroext %1, i8 noundef zeroext %2, i32 noundef %3) local_unnamed_addr #0 {
  switch i32 %3, label %42 [
    i32 0, label %5
    i32 8192, label %20
    i32 4096, label %30
  ]

5:                                                ; preds = %4
  %6 = add i32 %0, 380
  %7 = zext i32 %6 to i64
  %8 = inttoptr i64 %7 to ptr
  %9 = load volatile i32, ptr %8, align 4, !tbaa !5
  %10 = and i32 %9, -65536
  store volatile i32 %10, ptr %8, align 4, !tbaa !5
  %11 = zext i8 %1 to i32
  %12 = shl nuw nsw i32 %11, 8
  %13 = add nuw nsw i32 %12, 65280
  %14 = and i32 %13, 65280
  %15 = add i8 %2, -1
  %16 = zext i8 %15 to i32
  %17 = or disjoint i32 %14, %16
  %18 = load volatile i32, ptr %8, align 4, !tbaa !5
  %19 = or i32 %17, %18
  store volatile i32 %19, ptr %8, align 4, !tbaa !5
  br label %42

20:                                               ; preds = %4
  %21 = add i32 %0, 380
  %22 = zext i32 %21 to i64
  %23 = inttoptr i64 %22 to ptr
  %24 = load volatile i32, ptr %23, align 4, !tbaa !5
  %25 = and i32 %24, -256
  store volatile i32 %25, ptr %23, align 4, !tbaa !5
  %26 = add i8 %2, -1
  %27 = zext i8 %26 to i32
  %28 = load volatile i32, ptr %23, align 4, !tbaa !5
  %29 = or i32 %28, %27
  store volatile i32 %29, ptr %23, align 4, !tbaa !5
  br label %42

30:                                               ; preds = %4
  %31 = add i32 %0, 380
  %32 = zext i32 %31 to i64
  %33 = inttoptr i64 %32 to ptr
  %34 = load volatile i32, ptr %33, align 4, !tbaa !5
  %35 = and i32 %34, -65281
  store volatile i32 %35, ptr %33, align 4, !tbaa !5
  %36 = zext i8 %1 to i32
  %37 = shl nuw nsw i32 %36, 8
  %38 = add nuw nsw i32 %37, 65280
  %39 = and i32 %38, 65280
  %40 = load volatile i32, ptr %33, align 4, !tbaa !5
  %41 = or i32 %40, %39
  store volatile i32 %41, ptr %33, align 4, !tbaa !5
  br label %42

42:                                               ; preds = %4, %20, %30, %5
  ret void
}

attributes #0 = { nofree norecurse nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: EarlyCSEPass,GlobalOptPass,IPSCCPPass,InstCombinePass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass