; LLVM IR from lfarcaro/ARINC653_ARMV7A_AM335X :: Hardware (raster)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

declare i32 @LCDVersionGet() #1

; Function Attrs: nounwind uwtable
define dso_local void @RasterVparamConfig(i32 noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef %3, i32 noundef %4) #2 {
  %6 = alloca i32, align 4
  %7 = alloca i32, align 4
  %8 = alloca i32, align 4
  %9 = alloca i32, align 4
  %10 = alloca i32, align 4
  %11 = alloca i32, align 4
  store i32 %0, ptr %6, align 4, !tbaa !5
  store i32 %1, ptr %7, align 4, !tbaa !5
  store i32 %2, ptr %8, align 4, !tbaa !5
  store i32 %3, ptr %9, align 4, !tbaa !5
  store i32 %4, ptr %10, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %11) #3
  %12 = call i32 @LCDVersionGet()
  store i32 %12, ptr %11, align 4, !tbaa !5
  %13 = load i32, ptr %11, align 4, !tbaa !5
  %14 = icmp eq i32 2, %13
  br i1 %14, label %15, label %40

15:                                               ; preds = %5
  %16 = load i32, ptr %7, align 4, !tbaa !5
  %17 = sub i32 %16, 1
  %18 = and i32 %17, 1023
  %19 = load i32, ptr %6, align 4, !tbaa !5
  %20 = add i32 %19, 48
  %21 = zext i32 %20 to i64
  %22 = inttoptr i64 %21 to ptr
  store volatile i32 %18, ptr %22, align 4, !tbaa !5
  %23 = load i32, ptr %6, align 4, !tbaa !5
  %24 = add i32 %23, 52
  %25 = zext i32 %24 to i64
  %26 = inttoptr i64 %25 to ptr
  %27 = load volatile i32, ptr %26, align 4, !tbaa !5
  %28 = and i32 %27, -67108865
  store volatile i32 %28, ptr %26, align 4, !tbaa !5
  %29 = load i32, ptr %7, align 4, !tbaa !5
  %30 = sub i32 %29, 1
  %31 = and i32 %30, 1024
  %32 = lshr i32 %31, 10
  %33 = shl i32 %32, 26
  %34 = load i32, ptr %6, align 4, !tbaa !5
  %35 = add i32 %34, 52
  %36 = zext i32 %35 to i64
  %37 = inttoptr i64 %36 to ptr
  %38 = load volatile i32, ptr %37, align 4, !tbaa !5
  %39 = or i32 %38, %33
  store volatile i32 %39, ptr %37, align 4, !tbaa !5
  br label %53

40:                                               ; preds = %5
  %41 = load i32, ptr %11, align 4, !tbaa !5
  %42 = icmp eq i32 1, %41
  br i1 %42, label %43, label %51

43:                                               ; preds = %40
  %44 = load i32, ptr %7, align 4, !tbaa !5
  %45 = sub i32 %44, 1
  %46 = shl i32 %45, 0
  %47 = load i32, ptr %6, align 4, !tbaa !5
  %48 = add i32 %47, 48
  %49 = zext i32 %48 to i64
  %50 = inttoptr i64 %49 to ptr
  store volatile i32 %46, ptr %50, align 4, !tbaa !5
  br label %52

51:                                               ; preds = %40
  br label %52

52:                                               ; preds = %51, %43
  br label %53

53:                                               ; preds = %52, %15
  %54 = load i32, ptr %8, align 4, !tbaa !5
  %55 = sub i32 %54, 1
  %56 = shl i32 %55, 10
  %57 = load i32, ptr %6, align 4, !tbaa !5
  %58 = add i32 %57, 48
  %59 = zext i32 %58 to i64
  %60 = inttoptr i64 %59 to ptr
  %61 = load volatile i32, ptr %60, align 4, !tbaa !5
  %62 = or i32 %61, %56
  store volatile i32 %62, ptr %60, align 4, !tbaa !5
  %63 = load i32, ptr %9, align 4, !tbaa !5
  %64 = shl i32 %63, 16
  %65 = load i32, ptr %6, align 4, !tbaa !5
  %66 = add i32 %65, 48
  %67 = zext i32 %66 to i64
  %68 = inttoptr i64 %67 to ptr
  %69 = load volatile i32, ptr %68, align 4, !tbaa !5
  %70 = or i32 %69, %64
  store volatile i32 %70, ptr %68, align 4, !tbaa !5
  %71 = load i32, ptr %10, align 4, !tbaa !5
  %72 = shl i32 %71, 24
  %73 = load i32, ptr %6, align 4, !tbaa !5
  %74 = add i32 %73, 48
  %75 = zext i32 %74 to i64
  %76 = inttoptr i64 %75 to ptr
  %77 = load volatile i32, ptr %76, align 4, !tbaa !5
  %78 = or i32 %77, %72
  store volatile i32 %78, ptr %76, align 4, !tbaa !5
  call void @llvm.lifetime.end.p0(i64 4, ptr %11) #3
  ret void
}

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

declare i32 @LCDVersionGet() local_unnamed_addr #0

; Function Attrs: nounwind uwtable
define dso_local void @RasterVparamConfig(i32 noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef %3, i32 noundef %4) local_unnamed_addr #1 {
  %6 = tail call i32 @LCDVersionGet() #2
  switch i32 %6, label %._crit_edge [
    i32 2, label %7
    i32 1, label %22
  ]

._crit_edge:                                      ; preds = %5
  %.pre = add i32 %0, 48
  %.pre15 = zext i32 %.pre to i64
  %.pre17 = inttoptr i64 %.pre15 to ptr
  br label %27

7:                                                ; preds = %5
  %8 = add i32 %1, -1
  %9 = and i32 %8, 1023
  %10 = add i32 %0, 48
  %11 = zext i32 %10 to i64
  %12 = inttoptr i64 %11 to ptr
  store volatile i32 %9, ptr %12, align 4, !tbaa !5
  %13 = add i32 %0, 52
  %14 = zext i32 %13 to i64
  %15 = inttoptr i64 %14 to ptr
  %16 = load volatile i32, ptr %15, align 4, !tbaa !5
  %17 = and i32 %16, -67108865
  store volatile i32 %17, ptr %15, align 4, !tbaa !5
  %18 = shl i32 %8, 16
  %19 = and i32 %18, 67108864
  %20 = load volatile i32, ptr %15, align 4, !tbaa !5
  %21 = or i32 %20, %19
  store volatile i32 %21, ptr %15, align 4, !tbaa !5
  br label %27

22:                                               ; preds = %5
  %23 = add i32 %1, -1
  %24 = add i32 %0, 48
  %25 = zext i32 %24 to i64
  %26 = inttoptr i64 %25 to ptr
  store volatile i32 %23, ptr %26, align 4, !tbaa !5
  br label %27

27:                                               ; preds = %._crit_edge, %22, %7
  %.pre-phi18 = phi ptr [ %.pre17, %._crit_edge ], [ %26, %22 ], [ %12, %7 ]
  %28 = shl i32 %2, 10
  %29 = add i32 %28, -1024
  %30 = load volatile i32, ptr %.pre-phi18, align 4, !tbaa !5
  %31 = or i32 %30, %29
  store volatile i32 %31, ptr %.pre-phi18, align 4, !tbaa !5
  %32 = shl i32 %3, 16
  %33 = load volatile i32, ptr %.pre-phi18, align 4, !tbaa !5
  %34 = or i32 %33, %32
  store volatile i32 %34, ptr %.pre-phi18, align 4, !tbaa !5
  %35 = shl i32 %4, 24
  %36 = load volatile i32, ptr %.pre-phi18, align 4, !tbaa !5
  %37 = or i32 %36, %35
  store volatile i32 %37, ptr %.pre-phi18, align 4, !tbaa !5
  ret void
}

attributes #0 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: BDCEPass,EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass