; LLVM IR from Eclipse-SDV-Hackathon-Chapter-Two/challenge-threadx-and-beyond :: MXChip/AZ3166/lib/mxchip_bsp/stm_sensor/Src (lsm6dsl_reg)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.lsm6dsl_int2_ctrl_t = type { i8 }
%struct.lsm6dsl_md2_cfg_t = type { i8 }
%struct.lsm6dsl_drdy_pulse_cfg_g_t = type { i8 }
%struct.lsm6dsl_int2_route_t = type <{ i16, i8 }>

; Function Attrs: nounwind uwtable
declare dso_local i32 @lsm6dsl_read_reg(ptr noundef, i8 noundef zeroext, ptr noundef, i16 noundef zeroext) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nounwind uwtable
define dso_local i32 @lsm6dsl_pin_int2_route_get(ptr noundef %0, ptr noundef %1) #0 {
  %3 = alloca ptr, align 8
  %4 = alloca ptr, align 8
  %5 = alloca %struct.lsm6dsl_int2_ctrl_t, align 1
  %6 = alloca %struct.lsm6dsl_md2_cfg_t, align 1
  %7 = alloca %struct.lsm6dsl_drdy_pulse_cfg_g_t, align 1
  %8 = alloca i32, align 4
  store ptr %0, ptr %3, align 8, !tbaa !5
  store ptr %1, ptr %4, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 1, ptr %5) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %6) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %7) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %8) #2
  %9 = load ptr, ptr %3, align 8, !tbaa !5
  %10 = call i32 @lsm6dsl_read_reg(ptr noundef %9, i8 noundef zeroext 14, ptr noundef %5, i16 noundef zeroext 1)
  store i32 %10, ptr %8, align 4, !tbaa !9
  %11 = load i32, ptr %8, align 4, !tbaa !9
  %12 = icmp eq i32 %11, 0
  br i1 %12, label %13, label %201

13:                                               ; preds = %2
  %14 = load i8, ptr %5, align 1
  %15 = and i8 %14, 1
  %16 = load ptr, ptr %4, align 8, !tbaa !5
  %17 = zext i8 %15 to i16
  %18 = load i16, ptr %16, align 1
  %19 = and i16 %17, 1
  %20 = and i16 %18, -2
  %21 = or i16 %20, %19
  store i16 %21, ptr %16, align 1
  %22 = trunc i16 %19 to i8
  %23 = load i8, ptr %5, align 1
  %24 = lshr i8 %23, 1
  %25 = and i8 %24, 1
  %26 = load ptr, ptr %4, align 8, !tbaa !5
  %27 = zext i8 %25 to i16
  %28 = load i16, ptr %26, align 1
  %29 = and i16 %27, 1
  %30 = shl i16 %29, 1
  %31 = and i16 %28, -3
  %32 = or i16 %31, %30
  store i16 %32, ptr %26, align 1
  %33 = trunc i16 %29 to i8
  %34 = load i8, ptr %5, align 1
  %35 = lshr i8 %34, 2
  %36 = and i8 %35, 1
  %37 = load ptr, ptr %4, align 8, !tbaa !5
  %38 = zext i8 %36 to i16
  %39 = load i16, ptr %37, align 1
  %40 = and i16 %38, 1
  %41 = shl i16 %40, 2
  %42 = and i16 %39, -5
  %43 = or i16 %42, %41
  store i16 %43, ptr %37, align 1
  %44 = trunc i16 %40 to i8
  %45 = load i8, ptr %5, align 1
  %46 = lshr i8 %45, 3
  %47 = and i8 %46, 1
  %48 = load ptr, ptr %4, align 8, !tbaa !5
  %49 = zext i8 %47 to i16
  %50 = load i16, ptr %48, align 1
  %51 = and i16 %49, 1
  %52 = shl i16 %51, 3
  %53 = and i16 %50, -9
  %54 = or i16 %53, %52
  store i16 %54, ptr %48, align 1
  %55 = trunc i16 %51 to i8
  %56 = load i8, ptr %5, align 1
  %57 = lshr i8 %56, 4
  %58 = and i8 %57, 1
  %59 = load ptr, ptr %4, align 8, !tbaa !5
  %60 = zext i8 %58 to i16
  %61 = load i16, ptr %59, align 1
  %62 = and i16 %60, 1
  %63 = shl i16 %62, 4
  %64 = and i16 %61, -17
  %65 = or i16 %64, %63
  store i16 %65, ptr %59, align 1
  %66 = trunc i16 %62 to i8
  %67 = load i8, ptr %5, align 1
  %68 = lshr i8 %67, 5
  %69 = and i8 %68, 1
  %70 = load ptr, ptr %4, align 8, !tbaa !5
  %71 = zext i8 %69 to i16
  %72 = load i16, ptr %70, align 1
  %73 = and i16 %71, 1
  %74 = shl i16 %73, 5
  %75 = and i16 %72, -33
  %76 = or i16 %75, %74
  store i16 %76, ptr %70, align 1
  %77 = trunc i16 %73 to i8
  %78 = load i8, ptr %5, align 1
  %79 = lshr i8 %78, 6
  %80 = and i8 %79, 1
  %81 = load ptr, ptr %4, align 8, !tbaa !5
  %82 = zext i8 %80 to i16
  %83 = load i16, ptr %81, align 1
  %84 = and i16 %82, 1
  %85 = shl i16 %84, 6
  %86 = and i16 %83, -65
  %87 = or i16 %86, %85
  store i16 %87, ptr %81, align 1
  %88 = trunc i16 %84 to i8
  %89 = load i8, ptr %5, align 1
  %90 = lshr i8 %89, 7
  %91 = load ptr, ptr %4, align 8, !tbaa !5
  %92 = zext i8 %90 to i16
  %93 = load i16, ptr %91, align 1
  %94 = and i16 %92, 1
  %95 = shl i16 %94, 7
  %96 = and i16 %93, -129
  %97 = or i16 %96, %95
  store i16 %97, ptr %91, align 1
  %98 = trunc i16 %94 to i8
  %99 = load ptr, ptr %3, align 8, !tbaa !5
  %100 = call i32 @lsm6dsl_read_reg(ptr noundef %99, i8 noundef zeroext 95, ptr noundef %6, i16 noundef zeroext 1)
  store i32 %100, ptr %8, align 4, !tbaa !9
  %101 = load i32, ptr %8, align 4, !tbaa !9
  %102 = icmp eq i32 %101, 0
  br i1 %102, label %103, label %200

103:                                              ; preds = %13
  %104 = load i8, ptr %6, align 1
  %105 = and i8 %104, 1
  %106 = load ptr, ptr %4, align 8, !tbaa !5
  %107 = zext i8 %105 to i16
  %108 = load i16, ptr %106, align 1
  %109 = and i16 %107, 1
  %110 = shl i16 %109, 8
  %111 = and i16 %108, -257
  %112 = or i16 %111, %110
  store i16 %112, ptr %106, align 1
  %113 = trunc i16 %109 to i8
  %114 = load i8, ptr %6, align 1
  %115 = lshr i8 %114, 1
  %116 = and i8 %115, 1
  %117 = load ptr, ptr %4, align 8, !tbaa !5
  %118 = zext i8 %116 to i16
  %119 = load i16, ptr %117, align 1
  %120 = and i16 %118, 1
  %121 = shl i16 %120, 9
  %122 = and i16 %119, -513
  %123 = or i16 %122, %121
  store i16 %123, ptr %117, align 1
  %124 = trunc i16 %120 to i8
  %125 = load i8, ptr %6, align 1
  %126 = lshr i8 %125, 2
  %127 = and i8 %126, 1
  %128 = load ptr, ptr %4, align 8, !tbaa !5
  %129 = zext i8 %127 to i16
  %130 = load i16, ptr %128, align 1
  %131 = and i16 %129, 1
  %132 = shl i16 %131, 10
  %133 = and i16 %130, -1025
  %134 = or i16 %133, %132
  store i16 %134, ptr %128, align 1
  %135 = trunc i16 %131 to i8
  %136 = load i8, ptr %6, align 1
  %137 = lshr i8 %136, 3
  %138 = and i8 %137, 1
  %139 = load ptr, ptr %4, align 8, !tbaa !5
  %140 = zext i8 %138 to i16
  %141 = load i16, ptr %139, align 1
  %142 = and i16 %140, 1
  %143 = shl i16 %142, 11
  %144 = and i16 %141, -2049
  %145 = or i16 %144, %143
  store i16 %145, ptr %139, align 1
  %146 = trunc i16 %142 to i8
  %147 = load i8, ptr %6, align 1
  %148 = lshr i8 %147, 4
  %149 = and i8 %148, 1
  %150 = load ptr, ptr %4, align 8, !tbaa !5
  %151 = zext i8 %149 to i16
  %152 = load i16, ptr %150, align 1
  %153 = and i16 %151, 1
  %154 = shl i16 %153, 12
  %155 = and i16 %152, -4097
  %156 = or i16 %155, %154
  store i16 %156, ptr %150, align 1
  %157 = trunc i16 %153 to i8
  %158 = load i8, ptr %6, align 1
  %159 = lshr i8 %158, 5
  %160 = and i8 %159, 1
  %161 = load ptr, ptr %4, align 8, !tbaa !5
  %162 = zext i8 %160 to i16
  %163 = load i16, ptr %161, align 1
  %164 = and i16 %162, 1
  %165 = shl i16 %164, 13
  %166 = and i16 %163, -8193
  %167 = or i16 %166, %165
  store i16 %167, ptr %161, align 1
  %168 = trunc i16 %164 to i8
  %169 = load i8, ptr %6, align 1
  %170 = lshr i8 %169, 6
  %171 = and i8 %170, 1
  %172 = load ptr, ptr %4, align 8, !tbaa !5
  %173 = zext i8 %171 to i16
  %174 = load i16, ptr %172, align 1
  %175 = and i16 %173, 1
  %176 = shl i16 %175, 14
  %177 = and i16 %174, -16385
  %178 = or i16 %177, %176
  store i16 %178, ptr %172, align 1
  %179 = trunc i16 %175 to i8
  %180 = load i8, ptr %6, align 1
  %181 = lshr i8 %180, 7
  %182 = load ptr, ptr %4, align 8, !tbaa !5
  %183 = zext i8 %181 to i16
  %184 = load i16, ptr %182, align 1
  %185 = and i16 %183, 1
  %186 = shl i16 %185, 15
  %187 = and i16 %184, 32767
  %188 = or i16 %187, %186
  store i16 %188, ptr %182, align 1
  %189 = trunc i16 %185 to i8
  %190 = load ptr, ptr %3, align 8, !tbaa !5
  %191 = call i32 @lsm6dsl_read_reg(ptr noundef %190, i8 noundef zeroext 11, ptr noundef %7, i16 noundef zeroext 1)
  store i32 %191, ptr %8, align 4, !tbaa !9
  %192 = load i8, ptr %7, align 1
  %193 = and i8 %192, 1
  %194 = load ptr, ptr %4, align 8, !tbaa !5
  %195 = getelementptr inbounds %struct.lsm6dsl_int2_route_t, ptr %194, i32 0, i32 1
  %196 = load i8, ptr %195, align 1
  %197 = and i8 %193, 1
  %198 = and i8 %196, -2
  %199 = or i8 %198, %197
  store i8 %199, ptr %195, align 1
  br label %200

200:                                              ; preds = %103, %13
  br label %201

201:                                              ; preds = %200, %2
  %202 = load i32, ptr %8, align 4, !tbaa !9
  call void @llvm.lifetime.end.p0(i64 4, ptr %8) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %7) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %6) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %5) #2
  ret i32 %202
}

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.lsm6dsl_int2_ctrl_t = type { i8 }
%struct.lsm6dsl_md2_cfg_t = type { i8 }
%struct.lsm6dsl_drdy_pulse_cfg_g_t = type { i8 }

; Function Attrs: nounwind uwtable
declare dso_local i32 @lsm6dsl_read_reg(ptr noundef, i8 noundef zeroext, ptr noundef, i16 noundef zeroext) local_unnamed_addr #0

; Function Attrs: mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nounwind uwtable
define dso_local i32 @lsm6dsl_pin_int2_route_get(ptr noundef %0, ptr nocapture noundef %1) local_unnamed_addr #0 {
  %3 = alloca %struct.lsm6dsl_int2_ctrl_t, align 1
  %4 = alloca %struct.lsm6dsl_md2_cfg_t, align 1
  %5 = alloca %struct.lsm6dsl_drdy_pulse_cfg_g_t, align 1
  call void @llvm.lifetime.start.p0(i64 1, ptr nonnull %3) #3
  call void @llvm.lifetime.start.p0(i64 1, ptr nonnull %4) #3
  call void @llvm.lifetime.start.p0(i64 1, ptr nonnull %5) #3
  %6 = call i32 @lsm6dsl_read_reg(ptr noundef %0, i8 noundef zeroext 14, ptr noundef nonnull %3, i16 noundef zeroext 1)
  %7 = icmp eq i32 %6, 0
  br i1 %7, label %8, label %65

8:                                                ; preds = %2
  %9 = load i8, ptr %3, align 1
  %10 = load i16, ptr %1, align 1
  %11 = and i16 %10, -256
  %12 = insertelement <8 x i8> poison, i8 %9, i64 0
  %13 = shufflevector <8 x i8> %12, <8 x i8> poison, <8 x i32> zeroinitializer
  %14 = and <8 x i8> %13, <i8 1, i8 2, i8 4, i8 8, i8 16, i8 32, i8 64, i8 -128>
  %15 = zext <8 x i8> %14 to <8 x i16>
  %16 = call i16 @llvm.vector.reduce.or.v8i16(<8 x i16> %15)
  %op.rdx = or disjoint i16 %16, %11
  store i16 %op.rdx, ptr %1, align 1
  %17 = call i32 @lsm6dsl_read_reg(ptr noundef %0, i8 noundef zeroext 95, ptr noundef nonnull %4, i16 noundef zeroext 1)
  %18 = icmp eq i32 %17, 0
  br i1 %18, label %19, label %65

19:                                               ; preds = %8
  %20 = load i8, ptr %4, align 1
  %21 = load i16, ptr %1, align 1
  %22 = and i8 %20, 1
  %23 = zext nneg i8 %22 to i16
  %24 = shl nuw nsw i16 %23, 8
  %25 = and i16 %21, 255
  %26 = or disjoint i16 %24, %25
  %27 = lshr i8 %20, 1
  %28 = and i8 %27, 1
  %29 = zext nneg i8 %28 to i16
  %30 = shl nuw nsw i16 %29, 9
  %31 = or disjoint i16 %26, %30
  %32 = lshr i8 %20, 2
  %33 = and i8 %32, 1
  %34 = zext nneg i8 %33 to i16
  %35 = shl nuw nsw i16 %34, 10
  %36 = lshr i8 %20, 3
  %37 = and i8 %36, 1
  %38 = zext nneg i8 %37 to i16
  %39 = shl nuw nsw i16 %38, 11
  %40 = or disjoint i16 %31, %35
  %41 = lshr i8 %20, 4
  %42 = and i8 %41, 1
  %43 = zext nneg i8 %42 to i16
  %44 = shl nuw nsw i16 %43, 12
  %45 = lshr i8 %20, 5
  %46 = and i8 %45, 1
  %47 = zext nneg i8 %46 to i16
  %48 = shl nuw nsw i16 %47, 13
  %49 = lshr i8 %20, 6
  %50 = and i8 %49, 1
  %51 = zext nneg i8 %50 to i16
  %52 = shl nuw nsw i16 %51, 14
  %.masked29.masked = or disjoint i16 %40, %39
  %53 = lshr i8 %20, 7
  %54 = zext nneg i8 %53 to i16
  %55 = shl nuw i16 %54, 15
  %.masked31.masked = or disjoint i16 %48, %44
  %.masked33 = or disjoint i16 %.masked31.masked, %52
  %56 = or i16 %.masked33, %.masked29.masked
  %57 = or disjoint i16 %56, %55
  store i16 %57, ptr %1, align 1
  %58 = call i32 @lsm6dsl_read_reg(ptr noundef %0, i8 noundef zeroext 11, ptr noundef nonnull %5, i16 noundef zeroext 1)
  %59 = load i8, ptr %5, align 1
  %60 = and i8 %59, 1
  %61 = getelementptr inbounds i8, ptr %1, i64 2
  %62 = load i8, ptr %61, align 1
  %63 = and i8 %62, -2
  %64 = or disjoint i8 %63, %60
  store i8 %64, ptr %61, align 1
  br label %65

65:                                               ; preds = %8, %19, %2
  %.0 = phi i32 [ %58, %19 ], [ %17, %8 ], [ %6, %2 ]
  call void @llvm.lifetime.end.p0(i64 1, ptr nonnull %5) #3
  call void @llvm.lifetime.end.p0(i64 1, ptr nonnull %4) #3
  call void @llvm.lifetime.end.p0(i64 1, ptr nonnull %3) #3
  ret i32 %.0
}

; Function Attrs: nocallback nofree nosync nounwind speculatable willreturn memory(none)
declare i16 @llvm.vector.reduce.or.v8i16(<8 x i16>) #2

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { nocallback nofree nosync nounwind speculatable willreturn memory(none) }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}


; Effective O3 passes: EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,PostOrderFunctionAttrsPass,ReassociatePass,SLPVectorizerPass,SROAPass,SimplifyCFGPass