; LLVM IR from Eclipse-SDV-Hackathon-Chapter-Two/challenge-threadx-and-beyond :: MXChip/AZ3166/lib/mxchip_bsp/stm_sensor/Src (lsm6dsl_reg)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.lsm6dsl_int2_route_t = type <{ i16, i8 }>
%struct.lsm6dsl_int2_ctrl_t = type { i8 }
%struct.lsm6dsl_md1_cfg_t = type { i8 }
%struct.lsm6dsl_md2_cfg_t = type { i8 }
%struct.lsm6dsl_drdy_pulse_cfg_g_t = type { i8 }
%struct.lsm6dsl_tap_cfg_t = type { i8 }

; Function Attrs: nounwind uwtable
declare dso_local i32 @lsm6dsl_read_reg(ptr noundef, i8 noundef zeroext, ptr noundef, i16 noundef zeroext) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nounwind uwtable
declare dso_local i32 @lsm6dsl_write_reg(ptr noundef, i8 noundef zeroext, ptr noundef, i16 noundef zeroext) #0

; Function Attrs: nounwind uwtable
define dso_local i32 @lsm6dsl_pin_int2_route_set(ptr noundef %0, i24 %1) #0 {
  %3 = alloca %struct.lsm6dsl_int2_route_t, align 1
  %4 = alloca ptr, align 8
  %5 = alloca %struct.lsm6dsl_int2_ctrl_t, align 1
  %6 = alloca %struct.lsm6dsl_md1_cfg_t, align 1
  %7 = alloca %struct.lsm6dsl_md2_cfg_t, align 1
  %8 = alloca %struct.lsm6dsl_drdy_pulse_cfg_g_t, align 1
  %9 = alloca %struct.lsm6dsl_tap_cfg_t, align 1
  %10 = alloca i32, align 4
  store i24 %1, ptr %3, align 1
  store ptr %0, ptr %4, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 1, ptr %5) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %6) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %7) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %8) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %9) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %10) #2
  %11 = load ptr, ptr %4, align 8, !tbaa !5
  %12 = call i32 @lsm6dsl_read_reg(ptr noundef %11, i8 noundef zeroext 14, ptr noundef %5, i16 noundef zeroext 1)
  store i32 %12, ptr %10, align 4, !tbaa !9
  %13 = load i32, ptr %10, align 4, !tbaa !9
  %14 = icmp eq i32 %13, 0
  br i1 %14, label %15, label %88

15:                                               ; preds = %2
  %16 = load i16, ptr %3, align 1
  %17 = and i16 %16, 1
  %18 = trunc i16 %17 to i8
  %19 = load i8, ptr %5, align 1
  %20 = and i8 %18, 1
  %21 = and i8 %19, -2
  %22 = or i8 %21, %20
  store i8 %22, ptr %5, align 1
  %23 = load i16, ptr %3, align 1
  %24 = lshr i16 %23, 1
  %25 = and i16 %24, 1
  %26 = trunc i16 %25 to i8
  %27 = load i8, ptr %5, align 1
  %28 = and i8 %26, 1
  %29 = shl i8 %28, 1
  %30 = and i8 %27, -3
  %31 = or i8 %30, %29
  store i8 %31, ptr %5, align 1
  %32 = load i16, ptr %3, align 1
  %33 = lshr i16 %32, 2
  %34 = and i16 %33, 1
  %35 = trunc i16 %34 to i8
  %36 = load i8, ptr %5, align 1
  %37 = and i8 %35, 1
  %38 = shl i8 %37, 2
  %39 = and i8 %36, -5
  %40 = or i8 %39, %38
  store i8 %40, ptr %5, align 1
  %41 = load i16, ptr %3, align 1
  %42 = lshr i16 %41, 3
  %43 = and i16 %42, 1
  %44 = trunc i16 %43 to i8
  %45 = load i8, ptr %5, align 1
  %46 = and i8 %44, 1
  %47 = shl i8 %46, 3
  %48 = and i8 %45, -9
  %49 = or i8 %48, %47
  store i8 %49, ptr %5, align 1
  %50 = load i16, ptr %3, align 1
  %51 = lshr i16 %50, 4
  %52 = and i16 %51, 1
  %53 = trunc i16 %52 to i8
  %54 = load i8, ptr %5, align 1
  %55 = and i8 %53, 1
  %56 = shl i8 %55, 4
  %57 = and i8 %54, -17
  %58 = or i8 %57, %56
  store i8 %58, ptr %5, align 1
  %59 = load i16, ptr %3, align 1
  %60 = lshr i16 %59, 5
  %61 = and i16 %60, 1
  %62 = trunc i16 %61 to i8
  %63 = load i8, ptr %5, align 1
  %64 = and i8 %62, 1
  %65 = shl i8 %64, 5
  %66 = and i8 %63, -33
  %67 = or i8 %66, %65
  store i8 %67, ptr %5, align 1
  %68 = load i16, ptr %3, align 1
  %69 = lshr i16 %68, 6
  %70 = and i16 %69, 1
  %71 = trunc i16 %70 to i8
  %72 = load i8, ptr %5, align 1
  %73 = and i8 %71, 1
  %74 = shl i8 %73, 6
  %75 = and i8 %72, -65
  %76 = or i8 %75, %74
  store i8 %76, ptr %5, align 1
  %77 = load i16, ptr %3, align 1
  %78 = lshr i16 %77, 7
  %79 = and i16 %78, 1
  %80 = trunc i16 %79 to i8
  %81 = load i8, ptr %5, align 1
  %82 = and i8 %80, 1
  %83 = shl i8 %82, 7
  %84 = and i8 %81, 127
  %85 = or i8 %84, %83
  store i8 %85, ptr %5, align 1
  %86 = load ptr, ptr %4, align 8, !tbaa !5
  %87 = call i32 @lsm6dsl_write_reg(ptr noundef %86, i8 noundef zeroext 14, ptr noundef %5, i16 noundef zeroext 1)
  store i32 %87, ptr %10, align 4, !tbaa !9
  br label %88

88:                                               ; preds = %15, %2
  %89 = load i32, ptr %10, align 4, !tbaa !9
  %90 = icmp eq i32 %89, 0
  br i1 %90, label %91, label %94

91:                                               ; preds = %88
  %92 = load ptr, ptr %4, align 8, !tbaa !5
  %93 = call i32 @lsm6dsl_read_reg(ptr noundef %92, i8 noundef zeroext 94, ptr noundef %6, i16 noundef zeroext 1)
  store i32 %93, ptr %10, align 4, !tbaa !9
  br label %94

94:                                               ; preds = %91, %88
  %95 = load i32, ptr %10, align 4, !tbaa !9
  %96 = icmp eq i32 %95, 0
  br i1 %96, label %97, label %100

97:                                               ; preds = %94
  %98 = load ptr, ptr %4, align 8, !tbaa !5
  %99 = call i32 @lsm6dsl_read_reg(ptr noundef %98, i8 noundef zeroext 95, ptr noundef %7, i16 noundef zeroext 1)
  store i32 %99, ptr %10, align 4, !tbaa !9
  br label %100

100:                                              ; preds = %97, %94
  %101 = load i32, ptr %10, align 4, !tbaa !9
  %102 = icmp eq i32 %101, 0
  br i1 %102, label %103, label %176

103:                                              ; preds = %100
  %104 = load i16, ptr %3, align 1
  %105 = lshr i16 %104, 8
  %106 = and i16 %105, 1
  %107 = trunc i16 %106 to i8
  %108 = load i8, ptr %7, align 1
  %109 = and i8 %107, 1
  %110 = and i8 %108, -2
  %111 = or i8 %110, %109
  store i8 %111, ptr %7, align 1
  %112 = load i16, ptr %3, align 1
  %113 = lshr i16 %112, 9
  %114 = and i16 %113, 1
  %115 = trunc i16 %114 to i8
  %116 = load i8, ptr %7, align 1
  %117 = and i8 %115, 1
  %118 = shl i8 %117, 1
  %119 = and i8 %116, -3
  %120 = or i8 %119, %118
  store i8 %120, ptr %7, align 1
  %121 = load i16, ptr %3, align 1
  %122 = lshr i16 %121, 10
  %123 = and i16 %122, 1
  %124 = trunc i16 %123 to i8
  %125 = load i8, ptr %7, align 1
  %126 = and i8 %124, 1
  %127 = shl i8 %126, 2
  %128 = and i8 %125, -5
  %129 = or i8 %128, %127
  store i8 %129, ptr %7, align 1
  %130 = load i16, ptr %3, align 1
  %131 = lshr i16 %130, 11
  %132 = and i16 %131, 1
  %133 = trunc i16 %132 to i8
  %134 = load i8, ptr %7, align 1
  %135 = and i8 %133, 1
  %136 = shl i8 %135, 3
  %137 = and i8 %134, -9
  %138 = or i8 %137, %136
  store i8 %138, ptr %7, align 1
  %139 = load i16, ptr %3, align 1
  %140 = lshr i16 %139, 12
  %141 = and i16 %140, 1
  %142 = trunc i16 %141 to i8
  %143 = load i8, ptr %7, align 1
  %144 = and i8 %142, 1
  %145 = shl i8 %144, 4
  %146 = and i8 %143, -17
  %147 = or i8 %146, %145
  store i8 %147, ptr %7, align 1
  %148 = load i16, ptr %3, align 1
  %149 = lshr i16 %148, 13
  %150 = and i16 %149, 1
  %151 = trunc i16 %150 to i8
  %152 = load i8, ptr %7, align 1
  %153 = and i8 %151, 1
  %154 = shl i8 %153, 5
  %155 = and i8 %152, -33
  %156 = or i8 %155, %154
  store i8 %156, ptr %7, align 1
  %157 = load i16, ptr %3, align 1
  %158 = lshr i16 %157, 14
  %159 = and i16 %158, 1
  %160 = trunc i16 %159 to i8
  %161 = load i8, ptr %7, align 1
  %162 = and i8 %160, 1
  %163 = shl i8 %162, 6
  %164 = and i8 %161, -65
  %165 = or i8 %164, %163
  store i8 %165, ptr %7, align 1
  %166 = load i16, ptr %3, align 1
  %167 = lshr i16 %166, 15
  %168 = trunc i16 %167 to i8
  %169 = load i8, ptr %7, align 1
  %170 = and i8 %168, 1
  %171 = shl i8 %170, 7
  %172 = and i8 %169, 127
  %173 = or i8 %172, %171
  store i8 %173, ptr %7, align 1
  %174 = load ptr, ptr %4, align 8, !tbaa !5
  %175 = call i32 @lsm6dsl_write_reg(ptr noundef %174, i8 noundef zeroext 95, ptr noundef %7, i16 noundef zeroext 1)
  store i32 %175, ptr %10, align 4, !tbaa !9
  br label %176

176:                                              ; preds = %103, %100
  %177 = load i32, ptr %10, align 4, !tbaa !9
  %178 = icmp eq i32 %177, 0
  br i1 %178, label %179, label %182

179:                                              ; preds = %176
  %180 = load ptr, ptr %4, align 8, !tbaa !5
  %181 = call i32 @lsm6dsl_read_reg(ptr noundef %180, i8 noundef zeroext 11, ptr noundef %8, i16 noundef zeroext 1)
  store i32 %181, ptr %10, align 4, !tbaa !9
  br label %182

182:                                              ; preds = %179, %176
  %183 = load i32, ptr %10, align 4, !tbaa !9
  %184 = icmp eq i32 %183, 0
  br i1 %184, label %185, label %195

185:                                              ; preds = %182
  %186 = getelementptr inbounds %struct.lsm6dsl_int2_route_t, ptr %3, i32 0, i32 1
  %187 = load i8, ptr %186, align 1
  %188 = and i8 %187, 1
  %189 = load i8, ptr %8, align 1
  %190 = and i8 %188, 1
  %191 = and i8 %189, -2
  %192 = or i8 %191, %190
  store i8 %192, ptr %8, align 1
  %193 = load ptr, ptr %4, align 8, !tbaa !5
  %194 = call i32 @lsm6dsl_write_reg(ptr noundef %193, i8 noundef zeroext 11, ptr noundef %8, i16 noundef zeroext 1)
  store i32 %194, ptr %10, align 4, !tbaa !9
  br label %195

195:                                              ; preds = %185, %182
  %196 = load i32, ptr %10, align 4, !tbaa !9
  %197 = icmp eq i32 %196, 0
  br i1 %197, label %198, label %285

198:                                              ; preds = %195
  %199 = load ptr, ptr %4, align 8, !tbaa !5
  %200 = call i32 @lsm6dsl_read_reg(ptr noundef %199, i8 noundef zeroext 88, ptr noundef %9, i16 noundef zeroext 1)
  store i32 %200, ptr %10, align 4, !tbaa !9
  %201 = load i8, ptr %6, align 1
  %202 = lshr i8 %201, 2
  %203 = and i8 %202, 1
  %204 = zext i8 %203 to i32
  %205 = icmp ne i32 %204, 0
  br i1 %205, label %276, label %206

206:                                              ; preds = %198
  %207 = load i8, ptr %6, align 1
  %208 = lshr i8 %207, 4
  %209 = and i8 %208, 1
  %210 = zext i8 %209 to i32
  %211 = icmp ne i32 %210, 0
  br i1 %211, label %276, label %212

212:                                              ; preds = %206
  %213 = load i8, ptr %6, align 1
  %214 = lshr i8 %213, 5
  %215 = and i8 %214, 1
  %216 = zext i8 %215 to i32
  %217 = icmp ne i32 %216, 0
  br i1 %217, label %276, label %218

218:                                              ; preds = %212
  %219 = load i8, ptr %6, align 1
  %220 = lshr i8 %219, 6
  %221 = and i8 %220, 1
  %222 = zext i8 %221 to i32
  %223 = icmp ne i32 %222, 0
  br i1 %223, label %276, label %224

224:                                              ; preds = %218
  %225 = load i8, ptr %6, align 1
  %226 = lshr i8 %225, 3
  %227 = and i8 %226, 1
  %228 = zext i8 %227 to i32
  %229 = icmp ne i32 %228, 0
  br i1 %229, label %276, label %230

230:                                              ; preds = %224
  %231 = load i8, ptr %6, align 1
  %232 = lshr i8 %231, 7
  %233 = zext i8 %232 to i32
  %234 = icmp ne i32 %233, 0
  br i1 %234, label %276, label %235

235:                                              ; preds = %230
  %236 = load i16, ptr %3, align 1
  %237 = lshr i16 %236, 10
  %238 = and i16 %237, 1
  %239 = trunc i16 %238 to i8
  %240 = zext i8 %239 to i32
  %241 = icmp ne i32 %240, 0
  br i1 %241, label %276, label %242

242:                                              ; preds = %235
  %243 = load i16, ptr %3, align 1
  %244 = lshr i16 %243, 12
  %245 = and i16 %244, 1
  %246 = trunc i16 %245 to i8
  %247 = zext i8 %246 to i32
  %248 = icmp ne i32 %247, 0
  br i1 %248, label %276, label %249

249:                                              ; preds = %242
  %250 = load i16, ptr %3, align 1
  %251 = lshr i16 %250, 13
  %252 = and i16 %251, 1
  %253 = trunc i16 %252 to i8
  %254 = zext i8 %253 to i32
  %255 = icmp ne i32 %254, 0
  br i1 %255, label %276, label %256

256:                                              ; preds = %249
  %257 = load i16, ptr %3, align 1
  %258 = lshr i16 %257, 14
  %259 = and i16 %258, 1
  %260 = trunc i16 %259 to i8
  %261 = zext i8 %260 to i32
  %262 = icmp ne i32 %261, 0
  br i1 %262, label %276, label %263

263:                                              ; preds = %256
  %264 = load i16, ptr %3, align 1
  %265 = lshr i16 %264, 11
  %266 = and i16 %265, 1
  %267 = trunc i16 %266 to i8
  %268 = zext i8 %267 to i32
  %269 = icmp ne i32 %268, 0
  br i1 %269, label %276, label %270

270:                                              ; preds = %263
  %271 = load i16, ptr %3, align 1
  %272 = lshr i16 %271, 15
  %273 = trunc i16 %272 to i8
  %274 = zext i8 %273 to i32
  %275 = icmp ne i32 %274, 0
  br i1 %275, label %276, label %280

276:                                              ; preds = %270, %263, %256, %249, %242, %235, %230, %224, %218, %212, %206, %198
  %277 = load i8, ptr %9, align 1
  %278 = and i8 %277, 127
  %279 = or i8 %278, -128
  store i8 %279, ptr %9, align 1
  br label %284

280:                                              ; preds = %270
  %281 = load i8, ptr %9, align 1
  %282 = and i8 %281, 127
  %283 = or i8 %282, 0
  store i8 %283, ptr %9, align 1
  br label %284

284:                                              ; preds = %280, %276
  br label %285

285:                                              ; preds = %284, %195
  %286 = load i32, ptr %10, align 4, !tbaa !9
  %287 = icmp eq i32 %286, 0
  br i1 %287, label %288, label %291

288:                                              ; preds = %285
  %289 = load ptr, ptr %4, align 8, !tbaa !5
  %290 = call i32 @lsm6dsl_write_reg(ptr noundef %289, i8 noundef zeroext 88, ptr noundef %9, i16 noundef zeroext 1)
  store i32 %290, ptr %10, align 4, !tbaa !9
  br label %291

291:                                              ; preds = %288, %285
  %292 = load i32, ptr %10, align 4, !tbaa !9
  call void @llvm.lifetime.end.p0(i64 4, ptr %10) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %9) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %8) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %7) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %6) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %5) #2
  ret i32 %292
}

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.lsm6dsl_int2_ctrl_t = type { i8 }
%struct.lsm6dsl_md1_cfg_t = type { i8 }
%struct.lsm6dsl_md2_cfg_t = type { i8 }
%struct.lsm6dsl_drdy_pulse_cfg_g_t = type { i8 }
%struct.lsm6dsl_tap_cfg_t = type { i8 }

; Function Attrs: nounwind uwtable
declare dso_local i32 @lsm6dsl_read_reg(ptr noundef, i8 noundef zeroext, ptr noundef, i16 noundef zeroext) local_unnamed_addr #0

; Function Attrs: mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nounwind uwtable
declare dso_local i32 @lsm6dsl_write_reg(ptr noundef, i8 noundef zeroext, ptr noundef, i16 noundef zeroext) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
define dso_local i32 @lsm6dsl_pin_int2_route_set(ptr noundef %0, i24 %1) local_unnamed_addr #0 {
  %3 = alloca %struct.lsm6dsl_int2_ctrl_t, align 1
  %4 = alloca %struct.lsm6dsl_md1_cfg_t, align 1
  %5 = alloca %struct.lsm6dsl_md2_cfg_t, align 1
  %6 = alloca %struct.lsm6dsl_drdy_pulse_cfg_g_t, align 1
  %7 = alloca %struct.lsm6dsl_tap_cfg_t, align 1
  %.sroa.0.0.extract.trunc = trunc i24 %1 to i16
  %.sroa.23.0.extract.shift = lshr i24 %1, 16
  %.sroa.23.0.extract.trunc = trunc nuw i24 %.sroa.23.0.extract.shift to i8
  call void @llvm.lifetime.start.p0(i64 1, ptr nonnull %3) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr nonnull %4) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr nonnull %5) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr nonnull %6) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr nonnull %7) #2
  %8 = call i32 @lsm6dsl_read_reg(ptr noundef %0, i8 noundef zeroext 14, ptr noundef nonnull %3, i16 noundef zeroext 1)
  %9 = icmp eq i32 %8, 0
  br i1 %9, label %10, label %.thread96

10:                                               ; preds = %2
  %11 = trunc i24 %1 to i8
  store i8 %11, ptr %3, align 1
  %12 = call i32 @lsm6dsl_write_reg(ptr noundef %0, i8 noundef zeroext 14, ptr noundef nonnull %3, i16 noundef zeroext 1)
  %13 = icmp eq i32 %12, 0
  br i1 %13, label %14, label %.thread96

14:                                               ; preds = %10
  %15 = call i32 @lsm6dsl_read_reg(ptr noundef %0, i8 noundef zeroext 94, ptr noundef nonnull %4, i16 noundef zeroext 1)
  %16 = icmp eq i32 %15, 0
  br i1 %16, label %17, label %.thread96

17:                                               ; preds = %14
  %18 = call i32 @lsm6dsl_read_reg(ptr noundef %0, i8 noundef zeroext 95, ptr noundef nonnull %5, i16 noundef zeroext 1)
  %19 = icmp eq i32 %18, 0
  br i1 %19, label %20, label %.thread96

20:                                               ; preds = %17
  %21 = lshr i24 %1, 8
  %22 = trunc i24 %21 to i8
  store i8 %22, ptr %5, align 1
  %23 = call i32 @lsm6dsl_write_reg(ptr noundef %0, i8 noundef zeroext 95, ptr noundef nonnull %5, i16 noundef zeroext 1)
  %24 = icmp eq i32 %23, 0
  br i1 %24, label %25, label %.thread96

25:                                               ; preds = %20
  %26 = call i32 @lsm6dsl_read_reg(ptr noundef %0, i8 noundef zeroext 11, ptr noundef nonnull %6, i16 noundef zeroext 1)
  %27 = icmp eq i32 %26, 0
  br i1 %27, label %28, label %.thread96

28:                                               ; preds = %25
  %29 = and i8 %.sroa.23.0.extract.trunc, 1
  %30 = load i8, ptr %6, align 1
  %31 = and i8 %30, -2
  %32 = or disjoint i8 %31, %29
  store i8 %32, ptr %6, align 1
  %33 = call i32 @lsm6dsl_write_reg(ptr noundef %0, i8 noundef zeroext 11, ptr noundef nonnull %6, i16 noundef zeroext 1)
  %34 = icmp eq i32 %33, 0
  br i1 %34, label %35, label %.thread96

35:                                               ; preds = %28
  %36 = call i32 @lsm6dsl_read_reg(ptr noundef %0, i8 noundef zeroext 88, ptr noundef nonnull %7, i16 noundef zeroext 1)
  %37 = load i8, ptr %4, align 1
  %or.cond73 = icmp ult i8 %37, 4
  %38 = and i16 %.sroa.0.0.extract.trunc, 31744
  %39 = icmp eq i16 %38, 0
  %.not69 = icmp sgt i16 %.sroa.0.0.extract.trunc, -1
  %40 = and i1 %.not69, %39
  %or.cond79 = select i1 %or.cond73, i1 %40, i1 false
  %41 = load i8, ptr %7, align 1
  %42 = and i8 %41, 127
  %masksel = select i1 %or.cond79, i8 0, i8 -128
  %storemerge = or disjoint i8 %42, %masksel
  store i8 %storemerge, ptr %7, align 1
  %43 = icmp eq i32 %36, 0
  br i1 %43, label %44, label %.thread96

44:                                               ; preds = %35
  %45 = call i32 @lsm6dsl_write_reg(ptr noundef %0, i8 noundef zeroext 88, ptr noundef nonnull %7, i16 noundef zeroext 1)
  br label %.thread96

.thread96:                                        ; preds = %2, %10, %14, %17, %20, %25, %28, %44, %35
  %.7 = phi i32 [ %45, %44 ], [ %36, %35 ], [ %33, %28 ], [ %26, %25 ], [ %23, %20 ], [ %18, %17 ], [ %15, %14 ], [ %12, %10 ], [ %8, %2 ]
  call void @llvm.lifetime.end.p0(i64 1, ptr nonnull %7) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr nonnull %6) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr nonnull %5) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr nonnull %4) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr nonnull %3) #2
  ret i32 %.7
}

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}


; Effective O3 passes: CorrelatedValuePropagationPass,EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,JumpThreadingPass,ReassociatePass,SROAPass,SimplifyCFGPass