; LLVM IR from sca-secure-library-sca25519/sca25519 :: libopencm3/lib/lpc43xx (uart)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@dummy_read = external dso_local global i32, align 4

; Function Attrs: nounwind uwtable
define dso_local void @uart_init(i32 noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef %3, i16 noundef zeroext %4, i8 noundef zeroext %5, i8 noundef zeroext %6) #0 {
  %8 = alloca i32, align 4
  %9 = alloca i32, align 4
  %10 = alloca i32, align 4
  %11 = alloca i32, align 4
  %12 = alloca i16, align 2
  %13 = alloca i8, align 1
  %14 = alloca i8, align 1
  %15 = alloca i32, align 4
  %16 = alloca i32, align 4
  %17 = alloca i32, align 4
  store i32 %0, ptr %8, align 4, !tbaa !5
  store i32 %1, ptr %9, align 4, !tbaa !5
  store i32 %2, ptr %10, align 4, !tbaa !5
  store i32 %3, ptr %11, align 4, !tbaa !5
  store i16 %4, ptr %12, align 2, !tbaa !9
  store i8 %5, ptr %13, align 1, !tbaa !11
  store i8 %6, ptr %14, align 1, !tbaa !11
  call void @llvm.lifetime.start.p0(i64 4, ptr %15) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %16) #2
  %18 = load i32, ptr %8, align 4, !tbaa !5
  store i32 %18, ptr %16, align 4, !tbaa !5
  %19 = load i32, ptr %8, align 4, !tbaa !5
  switch i32 %19, label %24 [
    i32 1074270208, label %20
    i32 1074274304, label %21
    i32 1074532352, label %22
    i32 1074536448, label %23
  ]

20:                                               ; preds = %7
  store volatile i32 150996992, ptr inttoptr (i64 1074069660 to ptr), align 4, !tbaa !5
  br label %25

21:                                               ; preds = %7
  store volatile i32 150996992, ptr inttoptr (i64 1074069664 to ptr), align 4, !tbaa !5
  br label %25

22:                                               ; preds = %7
  store volatile i32 150996992, ptr inttoptr (i64 1074069668 to ptr), align 4, !tbaa !5
  br label %25

23:                                               ; preds = %7
  store volatile i32 150996992, ptr inttoptr (i64 1074069672 to ptr), align 4, !tbaa !5
  br label %25

24:                                               ; preds = %7
  store i32 1, ptr %17, align 4
  br label %151

25:                                               ; preds = %23, %22, %21, %20
  %26 = load i32, ptr %16, align 4, !tbaa !5
  %27 = add i32 %26, 8
  %28 = zext i32 %27 to i64
  %29 = inttoptr i64 %28 to ptr
  store volatile i32 7, ptr %29, align 4, !tbaa !5
  %30 = load i32, ptr %16, align 4, !tbaa !5
  %31 = add i32 %30, 8
  %32 = zext i32 %31 to i64
  %33 = inttoptr i64 %32 to ptr
  store volatile i32 0, ptr %33, align 4, !tbaa !5
  br label %34

34:                                               ; preds = %42, %25
  %35 = load i32, ptr %16, align 4, !tbaa !5
  %36 = add i32 %35, 20
  %37 = zext i32 %36 to i64
  %38 = inttoptr i64 %37 to ptr
  %39 = load volatile i32, ptr %38, align 4, !tbaa !5
  %40 = and i32 %39, 1
  %41 = icmp ne i32 %40, 0
  br i1 %41, label %42, label %48

42:                                               ; preds = %34
  %43 = load i32, ptr %16, align 4, !tbaa !5
  %44 = add i32 %43, 0
  %45 = zext i32 %44 to i64
  %46 = inttoptr i64 %45 to ptr
  %47 = load volatile i32, ptr %46, align 4, !tbaa !5
  store i32 %47, ptr @dummy_read, align 4, !tbaa !5
  br label %34, !llvm.loop !12

48:                                               ; preds = %34
  %49 = load i32, ptr %16, align 4, !tbaa !5
  %50 = add i32 %49, 92
  %51 = zext i32 %50 to i64
  %52 = inttoptr i64 %51 to ptr
  store volatile i32 1, ptr %52, align 4, !tbaa !5
  br label %53

53:                                               ; preds = %62, %48
  %54 = load i32, ptr %16, align 4, !tbaa !5
  %55 = add i32 %54, 20
  %56 = zext i32 %55 to i64
  %57 = inttoptr i64 %56 to ptr
  %58 = load volatile i32, ptr %57, align 4, !tbaa !5
  %59 = and i32 %58, 32
  %60 = icmp ne i32 %59, 0
  %61 = xor i1 %60, true
  br i1 %61, label %62, label %63

62:                                               ; preds = %53
  br label %53, !llvm.loop !14

63:                                               ; preds = %53
  %64 = load i32, ptr %16, align 4, !tbaa !5
  %65 = add i32 %64, 92
  %66 = zext i32 %65 to i64
  %67 = inttoptr i64 %66 to ptr
  store volatile i32 0, ptr %67, align 4, !tbaa !5
  %68 = load i32, ptr %16, align 4, !tbaa !5
  %69 = add i32 %68, 4
  %70 = zext i32 %69 to i64
  %71 = inttoptr i64 %70 to ptr
  store volatile i32 0, ptr %71, align 4, !tbaa !5
  %72 = load i32, ptr %16, align 4, !tbaa !5
  %73 = add i32 %72, 12
  %74 = zext i32 %73 to i64
  %75 = inttoptr i64 %74 to ptr
  store volatile i32 0, ptr %75, align 4, !tbaa !5
  %76 = load i32, ptr %16, align 4, !tbaa !5
  %77 = add i32 %76, 32
  %78 = zext i32 %77 to i64
  %79 = inttoptr i64 %78 to ptr
  store volatile i32 0, ptr %79, align 4, !tbaa !5
  %80 = load i32, ptr %16, align 4, !tbaa !5
  %81 = add i32 %80, 20
  %82 = zext i32 %81 to i64
  %83 = inttoptr i64 %82 to ptr
  %84 = load volatile i32, ptr %83, align 4, !tbaa !5
  store i32 %84, ptr @dummy_read, align 4, !tbaa !5
  %85 = load i32, ptr %16, align 4, !tbaa !5
  %86 = add i32 %85, 12
  %87 = zext i32 %86 to i64
  %88 = inttoptr i64 %87 to ptr
  %89 = load volatile i32, ptr %88, align 4, !tbaa !5
  %90 = or i32 %89, 128
  store volatile i32 %90, ptr %88, align 4, !tbaa !5
  %91 = load i16, ptr %12, align 2, !tbaa !9
  %92 = zext i16 %91 to i32
  %93 = ashr i32 %92, 8
  %94 = and i32 %93, 255
  %95 = load i32, ptr %16, align 4, !tbaa !5
  %96 = add i32 %95, 4
  %97 = zext i32 %96 to i64
  %98 = inttoptr i64 %97 to ptr
  store volatile i32 %94, ptr %98, align 4, !tbaa !5
  %99 = load i16, ptr %12, align 2, !tbaa !9
  %100 = zext i16 %99 to i32
  %101 = and i32 %100, 255
  %102 = load i32, ptr %16, align 4, !tbaa !5
  %103 = add i32 %102, 0
  %104 = zext i32 %103 to i64
  %105 = inttoptr i64 %104 to ptr
  store volatile i32 %101, ptr %105, align 4, !tbaa !5
  %106 = load i32, ptr %16, align 4, !tbaa !5
  %107 = add i32 %106, 12
  %108 = zext i32 %107 to i64
  %109 = inttoptr i64 %108 to ptr
  %110 = load volatile i32, ptr %109, align 4, !tbaa !5
  %111 = and i32 %110, 127
  store volatile i32 %111, ptr %109, align 4, !tbaa !5
  %112 = load i8, ptr %14, align 1, !tbaa !11
  %113 = zext i8 %112 to i32
  %114 = shl i32 %113, 4
  %115 = and i32 %114, 240
  %116 = load i8, ptr %13, align 1, !tbaa !11
  %117 = zext i8 %116 to i32
  %118 = and i32 %117, 15
  %119 = or i32 %115, %118
  %120 = and i32 255, %119
  %121 = load i32, ptr %16, align 4, !tbaa !5
  %122 = add i32 %121, 40
  %123 = zext i32 %122 to i64
  %124 = inttoptr i64 %123 to ptr
  store volatile i32 %120, ptr %124, align 4, !tbaa !5
  %125 = load i32, ptr %16, align 4, !tbaa !5
  %126 = add i32 %125, 12
  %127 = zext i32 %126 to i64
  %128 = inttoptr i64 %127 to ptr
  %129 = load volatile i32, ptr %128, align 4, !tbaa !5
  %130 = and i32 %129, 128
  %131 = and i32 %130, 255
  store i32 %131, ptr %15, align 4, !tbaa !5
  %132 = load i32, ptr %9, align 4, !tbaa !5
  %133 = load i32, ptr %15, align 4, !tbaa !5
  %134 = or i32 %133, %132
  store i32 %134, ptr %15, align 4, !tbaa !5
  %135 = load i32, ptr %10, align 4, !tbaa !5
  %136 = load i32, ptr %15, align 4, !tbaa !5
  %137 = or i32 %136, %135
  store i32 %137, ptr %15, align 4, !tbaa !5
  %138 = load i32, ptr %11, align 4, !tbaa !5
  %139 = load i32, ptr %15, align 4, !tbaa !5
  %140 = or i32 %139, %138
  store i32 %140, ptr %15, align 4, !tbaa !5
  %141 = load i32, ptr %15, align 4, !tbaa !5
  %142 = and i32 %141, 255
  %143 = load i32, ptr %16, align 4, !tbaa !5
  %144 = add i32 %143, 12
  %145 = zext i32 %144 to i64
  %146 = inttoptr i64 %145 to ptr
  store volatile i32 %142, ptr %146, align 4, !tbaa !5
  %147 = load i32, ptr %16, align 4, !tbaa !5
  %148 = add i32 %147, 92
  %149 = zext i32 %148 to i64
  %150 = inttoptr i64 %149 to ptr
  store volatile i32 1, ptr %150, align 4, !tbaa !5
  store i32 0, ptr %17, align 4
  br label %151

151:                                              ; preds = %63, %24
  call void @llvm.lifetime.end.p0(i64 4, ptr %16) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %15) #2
  %152 = load i32, ptr %17, align 4
  switch i32 %152, label %154 [
    i32 0, label %153
    i32 1, label %153
  ]

153:                                              ; preds = %151, %151
  ret void

154:                                              ; preds = %151
  unreachable
}

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"short", !7, i64 0}
!11 = !{!7, !7, i64 0}
!12 = distinct !{!12, !13}
!13 = !{!"llvm.loop.mustprogress"}
!14 = distinct !{!14, !13}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@dummy_read = external dso_local local_unnamed_addr global i32, align 4

; Function Attrs: nofree norecurse nounwind uwtable
define dso_local void @uart_init(i32 noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef %3, i16 noundef zeroext %4, i8 noundef zeroext %5, i8 noundef zeroext %6) local_unnamed_addr #0 {
  switch i32 %0, label %66 [
    i32 1074270208, label %11
    i32 1074274304, label %8
    i32 1074532352, label %9
    i32 1074536448, label %10
  ]

8:                                                ; preds = %7
  br label %11

9:                                                ; preds = %7
  br label %11

10:                                               ; preds = %7
  br label %11

11:                                               ; preds = %7, %10, %9, %8
  %.sink = phi ptr [ inttoptr (i64 1074069672 to ptr), %10 ], [ inttoptr (i64 1074069668 to ptr), %9 ], [ inttoptr (i64 1074069664 to ptr), %8 ], [ inttoptr (i64 1074069660 to ptr), %7 ]
  store volatile i32 150996992, ptr %.sink, align 4, !tbaa !5
  %12 = add nuw nsw i32 %0, 8
  %13 = zext nneg i32 %12 to i64
  %14 = inttoptr i64 %13 to ptr
  store volatile i32 7, ptr %14, align 4, !tbaa !5
  store volatile i32 0, ptr %14, align 4, !tbaa !5
  %15 = add nuw nsw i32 %0, 20
  %16 = zext nneg i32 %15 to i64
  %17 = inttoptr i64 %16 to ptr
  %18 = load volatile i32, ptr %17, align 4, !tbaa !5
  %19 = and i32 %18, 1
  %.not33 = icmp eq i32 %19, 0
  br i1 %.not33, label %._crit_edge, label %.lr.ph

.lr.ph:                                           ; preds = %11
  %20 = zext nneg i32 %0 to i64
  %21 = inttoptr i64 %20 to ptr
  br label %22

22:                                               ; preds = %.lr.ph, %22
  %23 = load volatile i32, ptr %21, align 4, !tbaa !5
  store i32 %23, ptr @dummy_read, align 4, !tbaa !5
  %24 = load volatile i32, ptr %17, align 4, !tbaa !5
  %25 = and i32 %24, 1
  %.not = icmp eq i32 %25, 0
  br i1 %.not, label %._crit_edge, label %22, !llvm.loop !9

._crit_edge:                                      ; preds = %22, %11
  %26 = add i32 %0, 92
  %27 = zext i32 %26 to i64
  %28 = inttoptr i64 %27 to ptr
  store volatile i32 1, ptr %28, align 4, !tbaa !5
  br label %29

29:                                               ; preds = %29, %._crit_edge
  %30 = load volatile i32, ptr %17, align 4, !tbaa !5
  %31 = and i32 %30, 32
  %.not32 = icmp eq i32 %31, 0
  br i1 %.not32, label %29, label %32, !llvm.loop !11

32:                                               ; preds = %29
  store volatile i32 0, ptr %28, align 4, !tbaa !5
  %33 = add i32 %0, 4
  %34 = zext i32 %33 to i64
  %35 = inttoptr i64 %34 to ptr
  store volatile i32 0, ptr %35, align 4, !tbaa !5
  %36 = add i32 %0, 12
  %37 = zext i32 %36 to i64
  %38 = inttoptr i64 %37 to ptr
  store volatile i32 0, ptr %38, align 4, !tbaa !5
  %39 = add i32 %0, 32
  %40 = zext i32 %39 to i64
  %41 = inttoptr i64 %40 to ptr
  store volatile i32 0, ptr %41, align 4, !tbaa !5
  %42 = load volatile i32, ptr %17, align 4, !tbaa !5
  store i32 %42, ptr @dummy_read, align 4, !tbaa !5
  %43 = load volatile i32, ptr %38, align 4, !tbaa !5
  %44 = or i32 %43, 128
  store volatile i32 %44, ptr %38, align 4, !tbaa !5
  %45 = zext i16 %4 to i32
  %46 = lshr i32 %45, 8
  store volatile i32 %46, ptr %35, align 4, !tbaa !5
  %47 = and i32 %45, 255
  %48 = zext i32 %0 to i64
  %49 = inttoptr i64 %48 to ptr
  store volatile i32 %47, ptr %49, align 4, !tbaa !5
  %50 = load volatile i32, ptr %38, align 4, !tbaa !5
  %51 = and i32 %50, 127
  store volatile i32 %51, ptr %38, align 4, !tbaa !5
  %52 = zext i8 %6 to i32
  %53 = shl nuw nsw i32 %52, 4
  %54 = and i32 %53, 240
  %55 = and i8 %5, 15
  %56 = zext nneg i8 %55 to i32
  %57 = or disjoint i32 %54, %56
  %58 = add i32 %0, 40
  %59 = zext i32 %58 to i64
  %60 = inttoptr i64 %59 to ptr
  store volatile i32 %57, ptr %60, align 4, !tbaa !5
  %61 = load volatile i32, ptr %38, align 4, !tbaa !5
  %62 = and i32 %61, 128
  %63 = or i32 %2, %1
  %64 = or i32 %63, %3
  %.masked = and i32 %64, 255
  %65 = or i32 %.masked, %62
  store volatile i32 %65, ptr %38, align 4, !tbaa !5
  store volatile i32 1, ptr %28, align 4, !tbaa !5
  br label %66

66:                                               ; preds = %7, %32
  ret void
}

attributes #0 = { nofree norecurse nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = distinct !{!9, !10}
!10 = !{!"llvm.loop.mustprogress"}
!11 = distinct !{!11, !10}


; Effective O3 passes: CorrelatedValuePropagationPass,EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,JumpThreadingPass,LCSSAPass,LICMPass,LoopRotatePass,LoopSimplifyPass,LoopUnrollPass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass