; LLVM IR from IOsonata/IOsonata :: ARM/Nordic/nRF52/nRF52840/exemples/BoschAppBoard/src (bmi3)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.bmi3_int_pin_config = type { i8, i8, [2 x %struct.bmi3_int_pin_cfg] }
%struct.bmi3_int_pin_cfg = type { i8, i8, i8 }

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nounwind willreturn memory(argmem: write)
declare void @llvm.memset.p0.i64(ptr nocapture writeonly, i8, i64, i1 immarg) #1

; Function Attrs: nounwind uwtable
declare hidden signext i8 @null_ptr_check(ptr noundef) #2

; Function Attrs: nounwind uwtable
declare dso_local signext i8 @bmi3_get_regs(i8 noundef zeroext, ptr noundef, i16 noundef zeroext, ptr noundef) #2

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nounwind uwtable
declare dso_local signext i8 @bmi3_set_regs(i8 noundef zeroext, ptr noundef, i16 noundef zeroext, ptr noundef) #2

; Function Attrs: nounwind uwtable
define dso_local signext i8 @bmi3_set_int_pin_config(ptr noundef %0, ptr noundef %1) #2 {
  %3 = alloca ptr, align 8
  %4 = alloca ptr, align 8
  %5 = alloca i8, align 1
  %6 = alloca [3 x i8], align 1
  %7 = alloca i16, align 2
  %8 = alloca i8, align 1
  %9 = alloca i16, align 2
  %10 = alloca i16, align 2
  %11 = alloca i16, align 2
  store ptr %0, ptr %3, align 8, !tbaa !5
  store ptr %1, ptr %4, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 1, ptr %5) #3
  call void @llvm.lifetime.start.p0(i64 3, ptr %6) #3
  call void @llvm.memset.p0.i64(ptr align 1 %6, i8 0, i64 3, i1 false)
  call void @llvm.lifetime.start.p0(i64 2, ptr %7) #3
  store i16 0, ptr %7, align 2, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 1, ptr %8) #3
  store i8 0, ptr %8, align 1, !tbaa !11
  call void @llvm.lifetime.start.p0(i64 2, ptr %9) #3
  call void @llvm.lifetime.start.p0(i64 2, ptr %10) #3
  call void @llvm.lifetime.start.p0(i64 2, ptr %11) #3
  %12 = load ptr, ptr %4, align 8, !tbaa !5
  %13 = call signext i8 @null_ptr_check(ptr noundef %12)
  store i8 %13, ptr %5, align 1, !tbaa !11
  %14 = load i8, ptr %5, align 1, !tbaa !11
  %15 = sext i8 %14 to i32
  %16 = icmp eq i32 %15, 0
  br i1 %16, label %17, label %170

17:                                               ; preds = %2
  %18 = load ptr, ptr %3, align 8, !tbaa !5
  %19 = icmp ne ptr %18, null
  br i1 %19, label %20, label %170

20:                                               ; preds = %17
  %21 = load ptr, ptr %3, align 8, !tbaa !5
  %22 = getelementptr inbounds %struct.bmi3_int_pin_config, ptr %21, i32 0, i32 0
  %23 = load i8, ptr %22, align 1, !tbaa !12
  store i8 %23, ptr %8, align 1, !tbaa !11
  %24 = load i8, ptr %8, align 1, !tbaa !11
  %25 = zext i8 %24 to i32
  %26 = icmp sgt i32 %25, 0
  br i1 %26, label %27, label %168

27:                                               ; preds = %20
  %28 = load i8, ptr %8, align 1, !tbaa !11
  %29 = zext i8 %28 to i32
  %30 = icmp slt i32 %29, 4
  br i1 %30, label %31, label %168

31:                                               ; preds = %27
  %32 = getelementptr inbounds [3 x i8], ptr %6, i64 0, i64 0
  %33 = load ptr, ptr %4, align 8, !tbaa !5
  %34 = call signext i8 @bmi3_get_regs(i8 noundef zeroext 56, ptr noundef %32, i16 noundef zeroext 2, ptr noundef %33)
  store i8 %34, ptr %5, align 1, !tbaa !11
  %35 = load i8, ptr %5, align 1, !tbaa !11
  %36 = sext i8 %35 to i32
  %37 = icmp eq i32 %36, 0
  br i1 %37, label %38, label %167

38:                                               ; preds = %31
  %39 = load i8, ptr %8, align 1, !tbaa !11
  %40 = zext i8 %39 to i32
  %41 = icmp eq i32 %40, 1
  br i1 %41, label %42, label %94

42:                                               ; preds = %38
  %43 = getelementptr inbounds [3 x i8], ptr %6, i64 0, i64 0
  %44 = load i8, ptr %43, align 1, !tbaa !11
  %45 = zext i8 %44 to i16
  store i16 %45, ptr %7, align 2, !tbaa !9
  %46 = load i16, ptr %7, align 2, !tbaa !9
  %47 = zext i16 %46 to i32
  %48 = and i32 %47, -2
  %49 = load ptr, ptr %3, align 8, !tbaa !5
  %50 = getelementptr inbounds %struct.bmi3_int_pin_config, ptr %49, i32 0, i32 2
  %51 = getelementptr inbounds [2 x %struct.bmi3_int_pin_cfg], ptr %50, i64 0, i64 0
  %52 = getelementptr inbounds %struct.bmi3_int_pin_cfg, ptr %51, i32 0, i32 0
  %53 = load i8, ptr %52, align 1, !tbaa !14
  %54 = zext i8 %53 to i32
  %55 = and i32 %54, 1
  %56 = or i32 %48, %55
  %57 = trunc i32 %56 to i16
  store i16 %57, ptr %9, align 2, !tbaa !9
  %58 = load i16, ptr %7, align 2, !tbaa !9
  %59 = zext i16 %58 to i32
  %60 = and i32 %59, -3
  %61 = load ptr, ptr %3, align 8, !tbaa !5
  %62 = getelementptr inbounds %struct.bmi3_int_pin_config, ptr %61, i32 0, i32 2
  %63 = getelementptr inbounds [2 x %struct.bmi3_int_pin_cfg], ptr %62, i64 0, i64 0
  %64 = getelementptr inbounds %struct.bmi3_int_pin_cfg, ptr %63, i32 0, i32 1
  %65 = load i8, ptr %64, align 1, !tbaa !16
  %66 = zext i8 %65 to i32
  %67 = shl i32 %66, 1
  %68 = and i32 %67, 2
  %69 = or i32 %60, %68
  %70 = trunc i32 %69 to i16
  store i16 %70, ptr %10, align 2, !tbaa !9
  %71 = load i16, ptr %7, align 2, !tbaa !9
  %72 = zext i16 %71 to i32
  %73 = and i32 %72, -5
  %74 = load ptr, ptr %3, align 8, !tbaa !5
  %75 = getelementptr inbounds %struct.bmi3_int_pin_config, ptr %74, i32 0, i32 2
  %76 = getelementptr inbounds [2 x %struct.bmi3_int_pin_cfg], ptr %75, i64 0, i64 0
  %77 = getelementptr inbounds %struct.bmi3_int_pin_cfg, ptr %76, i32 0, i32 2
  %78 = load i8, ptr %77, align 1, !tbaa !17
  %79 = zext i8 %78 to i32
  %80 = shl i32 %79, 2
  %81 = and i32 %80, 4
  %82 = or i32 %73, %81
  %83 = trunc i32 %82 to i16
  store i16 %83, ptr %11, align 2, !tbaa !9
  %84 = load i16, ptr %9, align 2, !tbaa !9
  %85 = zext i16 %84 to i32
  %86 = load i16, ptr %10, align 2, !tbaa !9
  %87 = zext i16 %86 to i32
  %88 = or i32 %85, %87
  %89 = load i16, ptr %11, align 2, !tbaa !9
  %90 = zext i16 %89 to i32
  %91 = or i32 %88, %90
  %92 = trunc i32 %91 to i8
  %93 = getelementptr inbounds [3 x i8], ptr %6, i64 0, i64 0
  store i8 %92, ptr %93, align 1, !tbaa !11
  br label %94

94:                                               ; preds = %42, %38
  %95 = load i8, ptr %8, align 1, !tbaa !11
  %96 = zext i8 %95 to i32
  %97 = icmp eq i32 %96, 2
  br i1 %97, label %98, label %155

98:                                               ; preds = %94
  %99 = getelementptr inbounds [3 x i8], ptr %6, i64 0, i64 1
  %100 = load i8, ptr %99, align 1, !tbaa !11
  %101 = zext i8 %100 to i16
  %102 = zext i16 %101 to i32
  %103 = shl i32 %102, 8
  %104 = trunc i32 %103 to i16
  store i16 %104, ptr %7, align 2, !tbaa !9
  %105 = load i16, ptr %7, align 2, !tbaa !9
  %106 = zext i16 %105 to i32
  %107 = and i32 %106, -257
  %108 = load ptr, ptr %3, align 8, !tbaa !5
  %109 = getelementptr inbounds %struct.bmi3_int_pin_config, ptr %108, i32 0, i32 2
  %110 = getelementptr inbounds [2 x %struct.bmi3_int_pin_cfg], ptr %109, i64 0, i64 1
  %111 = getelementptr inbounds %struct.bmi3_int_pin_cfg, ptr %110, i32 0, i32 0
  %112 = load i8, ptr %111, align 1, !tbaa !14
  %113 = zext i8 %112 to i32
  %114 = shl i32 %113, 8
  %115 = and i32 %114, 256
  %116 = or i32 %107, %115
  %117 = trunc i32 %116 to i16
  store i16 %117, ptr %9, align 2, !tbaa !9
  %118 = load i16, ptr %7, align 2, !tbaa !9
  %119 = zext i16 %118 to i32
  %120 = and i32 %119, -513
  %121 = load ptr, ptr %3, align 8, !tbaa !5
  %122 = getelementptr inbounds %struct.bmi3_int_pin_config, ptr %121, i32 0, i32 2
  %123 = getelementptr inbounds [2 x %struct.bmi3_int_pin_cfg], ptr %122, i64 0, i64 1
  %124 = getelementptr inbounds %struct.bmi3_int_pin_cfg, ptr %123, i32 0, i32 1
  %125 = load i8, ptr %124, align 1, !tbaa !16
  %126 = zext i8 %125 to i32
  %127 = shl i32 %126, 9
  %128 = and i32 %127, 512
  %129 = or i32 %120, %128
  %130 = trunc i32 %129 to i16
  store i16 %130, ptr %10, align 2, !tbaa !9
  %131 = load i16, ptr %7, align 2, !tbaa !9
  %132 = zext i16 %131 to i32
  %133 = and i32 %132, -1025
  %134 = load ptr, ptr %3, align 8, !tbaa !5
  %135 = getelementptr inbounds %struct.bmi3_int_pin_config, ptr %134, i32 0, i32 2
  %136 = getelementptr inbounds [2 x %struct.bmi3_int_pin_cfg], ptr %135, i64 0, i64 1
  %137 = getelementptr inbounds %struct.bmi3_int_pin_cfg, ptr %136, i32 0, i32 2
  %138 = load i8, ptr %137, align 1, !tbaa !17
  %139 = zext i8 %138 to i32
  %140 = shl i32 %139, 10
  %141 = and i32 %140, 1024
  %142 = or i32 %133, %141
  %143 = trunc i32 %142 to i16
  store i16 %143, ptr %11, align 2, !tbaa !9
  %144 = load i16, ptr %9, align 2, !tbaa !9
  %145 = zext i16 %144 to i32
  %146 = load i16, ptr %10, align 2, !tbaa !9
  %147 = zext i16 %146 to i32
  %148 = or i32 %145, %147
  %149 = load i16, ptr %11, align 2, !tbaa !9
  %150 = zext i16 %149 to i32
  %151 = or i32 %148, %150
  %152 = ashr i32 %151, 8
  %153 = trunc i32 %152 to i8
  %154 = getelementptr inbounds [3 x i8], ptr %6, i64 0, i64 1
  store i8 %153, ptr %154, align 1, !tbaa !11
  br label %155

155:                                              ; preds = %98, %94
  %156 = getelementptr inbounds [3 x i8], ptr %6, i64 0, i64 0
  %157 = load ptr, ptr %4, align 8, !tbaa !5
  %158 = call signext i8 @bmi3_set_regs(i8 noundef zeroext 56, ptr noundef %156, i16 noundef zeroext 2, ptr noundef %157)
  store i8 %158, ptr %5, align 1, !tbaa !11
  %159 = load i8, ptr %5, align 1, !tbaa !11
  %160 = sext i8 %159 to i32
  %161 = icmp eq i32 %160, 0
  br i1 %161, label %162, label %166

162:                                              ; preds = %155
  %163 = load ptr, ptr %3, align 8, !tbaa !5
  %164 = load ptr, ptr %4, align 8, !tbaa !5
  %165 = call signext i8 @set_latch_mode(ptr noundef %163, ptr noundef %164)
  store i8 %165, ptr %5, align 1, !tbaa !11
  br label %166

166:                                              ; preds = %162, %155
  br label %167

167:                                              ; preds = %166, %31
  br label %169

168:                                              ; preds = %27, %20
  store i8 -7, ptr %5, align 1, !tbaa !11
  br label %169

169:                                              ; preds = %168, %167
  br label %171

170:                                              ; preds = %17, %2
  store i8 -1, ptr %5, align 1, !tbaa !11
  br label %171

171:                                              ; preds = %170, %169
  %172 = load i8, ptr %5, align 1, !tbaa !11
  call void @llvm.lifetime.end.p0(i64 2, ptr %11) #3
  call void @llvm.lifetime.end.p0(i64 2, ptr %10) #3
  call void @llvm.lifetime.end.p0(i64 2, ptr %9) #3
  call void @llvm.lifetime.end.p0(i64 1, ptr %8) #3
  call void @llvm.lifetime.end.p0(i64 2, ptr %7) #3
  call void @llvm.lifetime.end.p0(i64 3, ptr %6) #3
  call void @llvm.lifetime.end.p0(i64 1, ptr %5) #3
  ret i8 %172
}

; Function Attrs: nounwind uwtable
declare hidden signext i8 @set_latch_mode(ptr noundef, ptr noundef) #2

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { nocallback nofree nounwind willreturn memory(argmem: write) }
attributes #2 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"short", !7, i64 0}
!11 = !{!7, !7, i64 0}
!12 = !{!13, !7, i64 0}
!13 = !{!"bmi3_int_pin_config", !7, i64 0, !7, i64 1, !7, i64 2}
!14 = !{!15, !7, i64 0}
!15 = !{!"bmi3_int_pin_cfg", !7, i64 0, !7, i64 1, !7, i64 2}
!16 = !{!15, !7, i64 1}
!17 = !{!15, !7, i64 2}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: mustprogress nocallback nofree nounwind willreturn memory(argmem: write)
declare void @llvm.memset.p0.i64(ptr nocapture writeonly, i8, i64, i1 immarg) #1

; Function Attrs: nounwind uwtable
declare hidden signext i8 @null_ptr_check(ptr noundef) local_unnamed_addr #2

; Function Attrs: nounwind uwtable
declare dso_local signext i8 @bmi3_get_regs(i8 noundef zeroext, ptr noundef, i16 noundef zeroext, ptr noundef) local_unnamed_addr #2

; Function Attrs: mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nounwind uwtable
declare dso_local signext i8 @bmi3_set_regs(i8 noundef zeroext, ptr noundef, i16 noundef zeroext, ptr noundef) local_unnamed_addr #2

; Function Attrs: nounwind uwtable
define dso_local signext i8 @bmi3_set_int_pin_config(ptr noundef %0, ptr noundef %1) local_unnamed_addr #2 {
  %3 = alloca [3 x i8], align 1
  call void @llvm.lifetime.start.p0(i64 3, ptr nonnull %3) #3
  call void @llvm.memset.p0.i64(ptr noundef nonnull align 1 dereferenceable(3) %3, i8 0, i64 3, i1 false)
  %4 = tail call signext i8 @null_ptr_check(ptr noundef %1)
  %5 = icmp eq i8 %4, 0
  %6 = icmp ne ptr %0, null
  %or.cond = and i1 %6, %5
  br i1 %or.cond, label %7, label %58

7:                                                ; preds = %2
  %8 = load i8, ptr %0, align 1, !tbaa !5
  %9 = add i8 %8, -1
  %or.cond4 = icmp ult i8 %9, 3
  br i1 %or.cond4, label %10, label %58

10:                                               ; preds = %7
  %11 = call signext i8 @bmi3_get_regs(i8 noundef zeroext 56, ptr noundef nonnull %3, i16 noundef zeroext 2, ptr noundef %1)
  %12 = icmp eq i8 %11, 0
  br i1 %12, label %13, label %58

13:                                               ; preds = %10
  switch i8 %8, label %53 [
    i8 1, label %14
    i8 2, label %30
  ]

14:                                               ; preds = %13
  %15 = load i8, ptr %3, align 1, !tbaa !9
  %16 = getelementptr inbounds i8, ptr %0, i64 2
  %17 = load i8, ptr %16, align 1, !tbaa !10
  %18 = and i8 %17, 1
  %19 = getelementptr inbounds i8, ptr %0, i64 3
  %20 = load i8, ptr %19, align 1, !tbaa !12
  %21 = shl i8 %20, 1
  %22 = and i8 %21, 2
  %23 = getelementptr inbounds i8, ptr %0, i64 4
  %24 = load i8, ptr %23, align 1, !tbaa !13
  %25 = shl i8 %24, 2
  %26 = and i8 %25, 4
  %27 = or i8 %15, %18
  %28 = or i8 %27, %22
  %29 = or i8 %28, %26
  store i8 %29, ptr %3, align 1, !tbaa !9
  br label %53

30:                                               ; preds = %13
  %31 = getelementptr inbounds i8, ptr %3, i64 1
  %32 = load i8, ptr %31, align 1, !tbaa !9
  %33 = getelementptr inbounds i8, ptr %0, i64 5
  %34 = load i8, ptr %33, align 1, !tbaa !10
  %35 = getelementptr inbounds i8, ptr %0, i64 6
  %36 = load i8, ptr %35, align 1, !tbaa !12
  %37 = zext i8 %36 to i16
  %38 = shl i16 %37, 9
  %39 = and i16 %38, 512
  %40 = getelementptr inbounds i8, ptr %0, i64 7
  %41 = load i8, ptr %40, align 1, !tbaa !13
  %42 = zext i8 %41 to i16
  %43 = shl i16 %42, 10
  %44 = and i16 %43, 1024
  %45 = and i8 %34, 1
  %46 = or i8 %32, %45
  %47 = zext i8 %46 to i16
  %48 = shl nuw i16 %47, 8
  %49 = or i16 %48, %39
  %50 = or i16 %49, %44
  %51 = lshr exact i16 %50, 8
  %52 = trunc nuw i16 %51 to i8
  store i8 %52, ptr %31, align 1, !tbaa !9
  br label %53

53:                                               ; preds = %14, %13, %30
  %54 = call signext i8 @bmi3_set_regs(i8 noundef zeroext 56, ptr noundef nonnull %3, i16 noundef zeroext 2, ptr noundef %1)
  %55 = icmp eq i8 %54, 0
  br i1 %55, label %56, label %58

56:                                               ; preds = %53
  %57 = call signext i8 @set_latch_mode(ptr noundef nonnull %0, ptr noundef %1)
  br label %58

58:                                               ; preds = %2, %7, %53, %56, %10
  %.0 = phi i8 [ %57, %56 ], [ %54, %53 ], [ %11, %10 ], [ -7, %7 ], [ -1, %2 ]
  call void @llvm.lifetime.end.p0(i64 3, ptr nonnull %3) #3
  ret i8 %.0
}

; Function Attrs: nounwind uwtable
declare hidden signext i8 @set_latch_mode(ptr noundef, ptr noundef) local_unnamed_addr #2

attributes #0 = { mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { mustprogress nocallback nofree nounwind willreturn memory(argmem: write) }
attributes #2 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !7, i64 0}
!6 = !{!"bmi3_int_pin_config", !7, i64 0, !7, i64 1, !7, i64 2}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!7, !7, i64 0}
!10 = !{!11, !7, i64 0}
!11 = !{!"bmi3_int_pin_cfg", !7, i64 0, !7, i64 1, !7, i64 2}
!12 = !{!11, !7, i64 1}
!13 = !{!11, !7, i64 2}


; Effective O3 passes: AggressiveInstCombinePass,EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass