; LLVM IR from Eclipse-SDV-Hackathon-Chapter-Two/challenge-threadx-and-beyond :: MXChip/AZ3166/lib/mxchip_bsp/stm_sensor/Src (lsm6dsl_reg)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.lsm6dsl_master_config_t = type { i8 }
%struct.lsm6dsl_int1_ctrl_t = type { i8 }
%struct.lsm6dsl_md1_cfg_t = type { i8 }
%struct.lsm6dsl_ctrl4_c_t = type { i8 }
%struct.lsm6dsl_int1_route_t = type <{ i16, i8 }>

; Function Attrs: nounwind uwtable
declare dso_local i32 @lsm6dsl_read_reg(ptr noundef, i8 noundef zeroext, ptr noundef, i16 noundef zeroext) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nounwind uwtable
define dso_local i32 @lsm6dsl_pin_int1_route_get(ptr noundef %0, ptr noundef %1) #0 {
  %3 = alloca ptr, align 8
  %4 = alloca ptr, align 8
  %5 = alloca %struct.lsm6dsl_master_config_t, align 1
  %6 = alloca %struct.lsm6dsl_int1_ctrl_t, align 1
  %7 = alloca %struct.lsm6dsl_md1_cfg_t, align 1
  %8 = alloca %struct.lsm6dsl_ctrl4_c_t, align 1
  %9 = alloca i32, align 4
  store ptr %0, ptr %3, align 8, !tbaa !5
  store ptr %1, ptr %4, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 1, ptr %5) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %6) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %7) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %8) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %9) #2
  %10 = load ptr, ptr %3, align 8, !tbaa !5
  %11 = call i32 @lsm6dsl_read_reg(ptr noundef %10, i8 noundef zeroext 13, ptr noundef %6, i16 noundef zeroext 1)
  store i32 %11, ptr %9, align 4, !tbaa !9
  %12 = load i32, ptr %9, align 4, !tbaa !9
  %13 = icmp eq i32 %12, 0
  br i1 %13, label %14, label %217

14:                                               ; preds = %2
  %15 = load i8, ptr %6, align 1
  %16 = and i8 %15, 1
  %17 = load ptr, ptr %4, align 8, !tbaa !5
  %18 = zext i8 %16 to i16
  %19 = load i16, ptr %17, align 1
  %20 = and i16 %18, 1
  %21 = and i16 %19, -2
  %22 = or i16 %21, %20
  store i16 %22, ptr %17, align 1
  %23 = trunc i16 %20 to i8
  %24 = load i8, ptr %6, align 1
  %25 = lshr i8 %24, 1
  %26 = and i8 %25, 1
  %27 = load ptr, ptr %4, align 8, !tbaa !5
  %28 = zext i8 %26 to i16
  %29 = load i16, ptr %27, align 1
  %30 = and i16 %28, 1
  %31 = shl i16 %30, 1
  %32 = and i16 %29, -3
  %33 = or i16 %32, %31
  store i16 %33, ptr %27, align 1
  %34 = trunc i16 %30 to i8
  %35 = load i8, ptr %6, align 1
  %36 = lshr i8 %35, 2
  %37 = and i8 %36, 1
  %38 = load ptr, ptr %4, align 8, !tbaa !5
  %39 = zext i8 %37 to i16
  %40 = load i16, ptr %38, align 1
  %41 = and i16 %39, 1
  %42 = shl i16 %41, 2
  %43 = and i16 %40, -5
  %44 = or i16 %43, %42
  store i16 %44, ptr %38, align 1
  %45 = trunc i16 %41 to i8
  %46 = load i8, ptr %6, align 1
  %47 = lshr i8 %46, 3
  %48 = and i8 %47, 1
  %49 = load ptr, ptr %4, align 8, !tbaa !5
  %50 = zext i8 %48 to i16
  %51 = load i16, ptr %49, align 1
  %52 = and i16 %50, 1
  %53 = shl i16 %52, 3
  %54 = and i16 %51, -9
  %55 = or i16 %54, %53
  store i16 %55, ptr %49, align 1
  %56 = trunc i16 %52 to i8
  %57 = load i8, ptr %6, align 1
  %58 = lshr i8 %57, 4
  %59 = and i8 %58, 1
  %60 = load ptr, ptr %4, align 8, !tbaa !5
  %61 = zext i8 %59 to i16
  %62 = load i16, ptr %60, align 1
  %63 = and i16 %61, 1
  %64 = shl i16 %63, 4
  %65 = and i16 %62, -17
  %66 = or i16 %65, %64
  store i16 %66, ptr %60, align 1
  %67 = trunc i16 %63 to i8
  %68 = load i8, ptr %6, align 1
  %69 = lshr i8 %68, 5
  %70 = and i8 %69, 1
  %71 = load ptr, ptr %4, align 8, !tbaa !5
  %72 = zext i8 %70 to i16
  %73 = load i16, ptr %71, align 1
  %74 = and i16 %72, 1
  %75 = shl i16 %74, 5
  %76 = and i16 %73, -33
  %77 = or i16 %76, %75
  store i16 %77, ptr %71, align 1
  %78 = trunc i16 %74 to i8
  %79 = load i8, ptr %6, align 1
  %80 = lshr i8 %79, 6
  %81 = and i8 %80, 1
  %82 = load ptr, ptr %4, align 8, !tbaa !5
  %83 = zext i8 %81 to i16
  %84 = load i16, ptr %82, align 1
  %85 = and i16 %83, 1
  %86 = shl i16 %85, 6
  %87 = and i16 %84, -65
  %88 = or i16 %87, %86
  store i16 %88, ptr %82, align 1
  %89 = trunc i16 %85 to i8
  %90 = load i8, ptr %6, align 1
  %91 = lshr i8 %90, 7
  %92 = load ptr, ptr %4, align 8, !tbaa !5
  %93 = zext i8 %91 to i16
  %94 = load i16, ptr %92, align 1
  %95 = and i16 %93, 1
  %96 = shl i16 %95, 7
  %97 = and i16 %94, -129
  %98 = or i16 %97, %96
  store i16 %98, ptr %92, align 1
  %99 = trunc i16 %95 to i8
  %100 = load ptr, ptr %3, align 8, !tbaa !5
  %101 = call i32 @lsm6dsl_read_reg(ptr noundef %100, i8 noundef zeroext 94, ptr noundef %7, i16 noundef zeroext 1)
  store i32 %101, ptr %9, align 4, !tbaa !9
  %102 = load i32, ptr %9, align 4, !tbaa !9
  %103 = icmp eq i32 %102, 0
  br i1 %103, label %104, label %216

104:                                              ; preds = %14
  %105 = load i8, ptr %7, align 1
  %106 = and i8 %105, 1
  %107 = load ptr, ptr %4, align 8, !tbaa !5
  %108 = zext i8 %106 to i16
  %109 = load i16, ptr %107, align 1
  %110 = and i16 %108, 1
  %111 = shl i16 %110, 8
  %112 = and i16 %109, -257
  %113 = or i16 %112, %111
  store i16 %113, ptr %107, align 1
  %114 = trunc i16 %110 to i8
  %115 = load i8, ptr %7, align 1
  %116 = lshr i8 %115, 1
  %117 = and i8 %116, 1
  %118 = load ptr, ptr %4, align 8, !tbaa !5
  %119 = zext i8 %117 to i16
  %120 = load i16, ptr %118, align 1
  %121 = and i16 %119, 1
  %122 = shl i16 %121, 9
  %123 = and i16 %120, -513
  %124 = or i16 %123, %122
  store i16 %124, ptr %118, align 1
  %125 = trunc i16 %121 to i8
  %126 = load i8, ptr %7, align 1
  %127 = lshr i8 %126, 2
  %128 = and i8 %127, 1
  %129 = load ptr, ptr %4, align 8, !tbaa !5
  %130 = zext i8 %128 to i16
  %131 = load i16, ptr %129, align 1
  %132 = and i16 %130, 1
  %133 = shl i16 %132, 10
  %134 = and i16 %131, -1025
  %135 = or i16 %134, %133
  store i16 %135, ptr %129, align 1
  %136 = trunc i16 %132 to i8
  %137 = load i8, ptr %7, align 1
  %138 = lshr i8 %137, 3
  %139 = and i8 %138, 1
  %140 = load ptr, ptr %4, align 8, !tbaa !5
  %141 = zext i8 %139 to i16
  %142 = load i16, ptr %140, align 1
  %143 = and i16 %141, 1
  %144 = shl i16 %143, 11
  %145 = and i16 %142, -2049
  %146 = or i16 %145, %144
  store i16 %146, ptr %140, align 1
  %147 = trunc i16 %143 to i8
  %148 = load i8, ptr %7, align 1
  %149 = lshr i8 %148, 4
  %150 = and i8 %149, 1
  %151 = load ptr, ptr %4, align 8, !tbaa !5
  %152 = zext i8 %150 to i16
  %153 = load i16, ptr %151, align 1
  %154 = and i16 %152, 1
  %155 = shl i16 %154, 12
  %156 = and i16 %153, -4097
  %157 = or i16 %156, %155
  store i16 %157, ptr %151, align 1
  %158 = trunc i16 %154 to i8
  %159 = load i8, ptr %7, align 1
  %160 = lshr i8 %159, 5
  %161 = and i8 %160, 1
  %162 = load ptr, ptr %4, align 8, !tbaa !5
  %163 = zext i8 %161 to i16
  %164 = load i16, ptr %162, align 1
  %165 = and i16 %163, 1
  %166 = shl i16 %165, 13
  %167 = and i16 %164, -8193
  %168 = or i16 %167, %166
  store i16 %168, ptr %162, align 1
  %169 = trunc i16 %165 to i8
  %170 = load i8, ptr %7, align 1
  %171 = lshr i8 %170, 6
  %172 = and i8 %171, 1
  %173 = load ptr, ptr %4, align 8, !tbaa !5
  %174 = zext i8 %172 to i16
  %175 = load i16, ptr %173, align 1
  %176 = and i16 %174, 1
  %177 = shl i16 %176, 14
  %178 = and i16 %175, -16385
  %179 = or i16 %178, %177
  store i16 %179, ptr %173, align 1
  %180 = trunc i16 %176 to i8
  %181 = load i8, ptr %7, align 1
  %182 = lshr i8 %181, 7
  %183 = load ptr, ptr %4, align 8, !tbaa !5
  %184 = zext i8 %182 to i16
  %185 = load i16, ptr %183, align 1
  %186 = and i16 %184, 1
  %187 = shl i16 %186, 15
  %188 = and i16 %185, 32767
  %189 = or i16 %188, %187
  store i16 %189, ptr %183, align 1
  %190 = trunc i16 %186 to i8
  %191 = load ptr, ptr %3, align 8, !tbaa !5
  %192 = call i32 @lsm6dsl_read_reg(ptr noundef %191, i8 noundef zeroext 19, ptr noundef %8, i16 noundef zeroext 1)
  store i32 %192, ptr %9, align 4, !tbaa !9
  %193 = load i32, ptr %9, align 4, !tbaa !9
  %194 = icmp eq i32 %193, 0
  br i1 %194, label %195, label %215

195:                                              ; preds = %104
  %196 = load i8, ptr %8, align 1
  %197 = lshr i8 %196, 4
  %198 = and i8 %197, 1
  %199 = load ptr, ptr %4, align 8, !tbaa !5
  %200 = getelementptr inbounds %struct.lsm6dsl_int1_route_t, ptr %199, i32 0, i32 1
  %201 = load i8, ptr %200, align 1
  %202 = and i8 %198, 1
  %203 = and i8 %201, -2
  %204 = or i8 %203, %202
  store i8 %204, ptr %200, align 1
  %205 = load ptr, ptr %3, align 8, !tbaa !5
  %206 = call i32 @lsm6dsl_read_reg(ptr noundef %205, i8 noundef zeroext 26, ptr noundef %5, i16 noundef zeroext 1)
  store i32 %206, ptr %9, align 4, !tbaa !9
  %207 = load i8, ptr %5, align 1
  %208 = lshr i8 %207, 7
  %209 = load ptr, ptr %4, align 8, !tbaa !5
  %210 = getelementptr inbounds %struct.lsm6dsl_int1_route_t, ptr %209, i32 0, i32 1
  %211 = load i8, ptr %210, align 1
  %212 = and i8 %208, 1
  %213 = and i8 %211, -2
  %214 = or i8 %213, %212
  store i8 %214, ptr %210, align 1
  br label %215

215:                                              ; preds = %195, %104
  br label %216

216:                                              ; preds = %215, %14
  br label %217

217:                                              ; preds = %216, %2
  %218 = load i32, ptr %9, align 4, !tbaa !9
  call void @llvm.lifetime.end.p0(i64 4, ptr %9) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %8) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %7) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %6) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %5) #2
  ret i32 %218
}

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.lsm6dsl_master_config_t = type { i8 }
%struct.lsm6dsl_int1_ctrl_t = type { i8 }
%struct.lsm6dsl_md1_cfg_t = type { i8 }
%struct.lsm6dsl_ctrl4_c_t = type { i8 }

; Function Attrs: nounwind uwtable
declare dso_local i32 @lsm6dsl_read_reg(ptr noundef, i8 noundef zeroext, ptr noundef, i16 noundef zeroext) local_unnamed_addr #0

; Function Attrs: mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nounwind uwtable
define dso_local i32 @lsm6dsl_pin_int1_route_get(ptr noundef %0, ptr nocapture noundef %1) local_unnamed_addr #0 {
  %3 = alloca %struct.lsm6dsl_master_config_t, align 1
  %4 = alloca %struct.lsm6dsl_int1_ctrl_t, align 1
  %5 = alloca %struct.lsm6dsl_md1_cfg_t, align 1
  %6 = alloca %struct.lsm6dsl_ctrl4_c_t, align 1
  call void @llvm.lifetime.start.p0(i64 1, ptr nonnull %3) #3
  call void @llvm.lifetime.start.p0(i64 1, ptr nonnull %4) #3
  call void @llvm.lifetime.start.p0(i64 1, ptr nonnull %5) #3
  call void @llvm.lifetime.start.p0(i64 1, ptr nonnull %6) #3
  %7 = call i32 @lsm6dsl_read_reg(ptr noundef %0, i8 noundef zeroext 13, ptr noundef nonnull %4, i16 noundef zeroext 1)
  %8 = icmp eq i32 %7, 0
  br i1 %8, label %9, label %75

9:                                                ; preds = %2
  %10 = load i8, ptr %4, align 1
  %11 = load i16, ptr %1, align 1
  %12 = and i16 %11, -256
  %13 = insertelement <8 x i8> poison, i8 %10, i64 0
  %14 = shufflevector <8 x i8> %13, <8 x i8> poison, <8 x i32> zeroinitializer
  %15 = and <8 x i8> %14, <i8 1, i8 2, i8 4, i8 8, i8 16, i8 32, i8 64, i8 -128>
  %16 = zext <8 x i8> %15 to <8 x i16>
  %17 = call i16 @llvm.vector.reduce.or.v8i16(<8 x i16> %16)
  %op.rdx = or disjoint i16 %17, %12
  store i16 %op.rdx, ptr %1, align 1
  %18 = call i32 @lsm6dsl_read_reg(ptr noundef %0, i8 noundef zeroext 94, ptr noundef nonnull %5, i16 noundef zeroext 1)
  %19 = icmp eq i32 %18, 0
  br i1 %19, label %20, label %75

20:                                               ; preds = %9
  %21 = load i8, ptr %5, align 1
  %22 = load i16, ptr %1, align 1
  %23 = and i8 %21, 1
  %24 = zext nneg i8 %23 to i16
  %25 = shl nuw nsw i16 %24, 8
  %26 = and i16 %22, 255
  %27 = or disjoint i16 %25, %26
  %28 = lshr i8 %21, 1
  %29 = and i8 %28, 1
  %30 = zext nneg i8 %29 to i16
  %31 = shl nuw nsw i16 %30, 9
  %32 = or disjoint i16 %27, %31
  %33 = lshr i8 %21, 2
  %34 = and i8 %33, 1
  %35 = zext nneg i8 %34 to i16
  %36 = shl nuw nsw i16 %35, 10
  %37 = lshr i8 %21, 3
  %38 = and i8 %37, 1
  %39 = zext nneg i8 %38 to i16
  %40 = shl nuw nsw i16 %39, 11
  %41 = or disjoint i16 %32, %36
  %42 = lshr i8 %21, 4
  %43 = and i8 %42, 1
  %44 = zext nneg i8 %43 to i16
  %45 = shl nuw nsw i16 %44, 12
  %46 = lshr i8 %21, 5
  %47 = and i8 %46, 1
  %48 = zext nneg i8 %47 to i16
  %49 = shl nuw nsw i16 %48, 13
  %50 = lshr i8 %21, 6
  %51 = and i8 %50, 1
  %52 = zext nneg i8 %51 to i16
  %53 = shl nuw nsw i16 %52, 14
  %.masked33.masked = or disjoint i16 %41, %40
  %54 = lshr i8 %21, 7
  %55 = zext nneg i8 %54 to i16
  %56 = shl nuw i16 %55, 15
  %.masked35.masked = or disjoint i16 %49, %45
  %.masked37 = or disjoint i16 %.masked35.masked, %53
  %57 = or i16 %.masked37, %.masked33.masked
  %58 = or disjoint i16 %57, %56
  store i16 %58, ptr %1, align 1
  %59 = call i32 @lsm6dsl_read_reg(ptr noundef %0, i8 noundef zeroext 19, ptr noundef nonnull %6, i16 noundef zeroext 1)
  %60 = icmp eq i32 %59, 0
  br i1 %60, label %61, label %75

61:                                               ; preds = %20
  %62 = load i8, ptr %6, align 1
  %63 = lshr i8 %62, 4
  %64 = and i8 %63, 1
  %65 = getelementptr inbounds i8, ptr %1, i64 2
  %66 = load i8, ptr %65, align 1
  %67 = and i8 %66, -2
  %68 = or disjoint i8 %67, %64
  store i8 %68, ptr %65, align 1
  %69 = call i32 @lsm6dsl_read_reg(ptr noundef %0, i8 noundef zeroext 26, ptr noundef nonnull %3, i16 noundef zeroext 1)
  %70 = load i8, ptr %3, align 1
  %71 = lshr i8 %70, 7
  %72 = load i8, ptr %65, align 1
  %73 = and i8 %72, -2
  %74 = or disjoint i8 %73, %71
  store i8 %74, ptr %65, align 1
  br label %75

75:                                               ; preds = %9, %61, %20, %2
  %.0 = phi i32 [ %69, %61 ], [ %59, %20 ], [ %18, %9 ], [ %7, %2 ]
  call void @llvm.lifetime.end.p0(i64 1, ptr nonnull %6) #3
  call void @llvm.lifetime.end.p0(i64 1, ptr nonnull %5) #3
  call void @llvm.lifetime.end.p0(i64 1, ptr nonnull %4) #3
  call void @llvm.lifetime.end.p0(i64 1, ptr nonnull %3) #3
  ret i32 %.0
}

; Function Attrs: nocallback nofree nosync nounwind speculatable willreturn memory(none)
declare i16 @llvm.vector.reduce.or.v8i16(<8 x i16>) #2

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { nocallback nofree nosync nounwind speculatable willreturn memory(none) }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}


; Effective O3 passes: EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,PostOrderFunctionAttrsPass,ReassociatePass,SLPVectorizerPass,SROAPass,SimplifyCFGPass