; LLVM IR from sca-secure-library-sca25519/sca25519 :: libopencm3/lib/msp432/e4 (gpio)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
define dso_local void @gpio_set_output_options(i32 noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef %3, i8 noundef zeroext %4) #0 {
  %6 = alloca i32, align 4
  %7 = alloca i32, align 4
  %8 = alloca i32, align 4
  %9 = alloca i32, align 4
  %10 = alloca i8, align 1
  %11 = alloca i8, align 1
  %12 = alloca i8, align 1
  store i32 %0, ptr %6, align 4, !tbaa !5
  store i32 %1, ptr %7, align 4, !tbaa !5
  store i32 %2, ptr %8, align 4, !tbaa !5
  store i32 %3, ptr %9, align 4, !tbaa !5
  store i8 %4, ptr %10, align 1, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 1, ptr %11) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %12) #2
  %13 = load i32, ptr %7, align 4, !tbaa !5
  %14 = icmp eq i32 %13, 1
  br i1 %14, label %15, label %24

15:                                               ; preds = %5
  %16 = load i8, ptr %10, align 1, !tbaa !9
  %17 = zext i8 %16 to i32
  %18 = load i32, ptr %6, align 4, !tbaa !5
  %19 = add i32 %18, 1292
  %20 = zext i32 %19 to i64
  %21 = inttoptr i64 %20 to ptr
  %22 = load volatile i32, ptr %21, align 4, !tbaa !5
  %23 = or i32 %22, %17
  store volatile i32 %23, ptr %21, align 4, !tbaa !5
  br label %34

24:                                               ; preds = %5
  %25 = load i8, ptr %10, align 1, !tbaa !9
  %26 = zext i8 %25 to i32
  %27 = xor i32 %26, -1
  %28 = load i32, ptr %6, align 4, !tbaa !5
  %29 = add i32 %28, 1292
  %30 = zext i32 %29 to i64
  %31 = inttoptr i64 %30 to ptr
  %32 = load volatile i32, ptr %31, align 4, !tbaa !5
  %33 = and i32 %32, %27
  store volatile i32 %33, ptr %31, align 4, !tbaa !5
  br label %34

34:                                               ; preds = %24, %15
  %35 = load i32, ptr %6, align 4, !tbaa !5
  %36 = add i32 %35, 4032
  %37 = zext i32 %36 to i64
  %38 = inttoptr i64 %37 to ptr
  %39 = load volatile i32, ptr %38, align 4, !tbaa !5
  %40 = or i32 %39, 1
  store volatile i32 %40, ptr %38, align 4, !tbaa !5
  store i8 0, ptr %11, align 1, !tbaa !9
  br label %41

41:                                               ; preds = %79, %34
  %42 = load i8, ptr %11, align 1, !tbaa !9
  %43 = zext i8 %42 to i32
  %44 = icmp slt i32 %43, 8
  br i1 %44, label %45, label %82

45:                                               ; preds = %41
  %46 = load i8, ptr %11, align 1, !tbaa !9
  %47 = zext i8 %46 to i32
  %48 = shl i32 1, %47
  %49 = trunc i32 %48 to i8
  store i8 %49, ptr %12, align 1, !tbaa !9
  %50 = load i8, ptr %10, align 1, !tbaa !9
  %51 = zext i8 %50 to i32
  %52 = load i8, ptr %12, align 1, !tbaa !9
  %53 = zext i8 %52 to i32
  %54 = and i32 %51, %53
  %55 = icmp ne i32 %54, 0
  br i1 %55, label %57, label %56

56:                                               ; preds = %45
  br label %79

57:                                               ; preds = %45
  %58 = load i8, ptr %11, align 1, !tbaa !9
  %59 = zext i8 %58 to i32
  %60 = mul nsw i32 2, %59
  %61 = shl i32 3, %60
  %62 = xor i32 %61, -1
  %63 = load i32, ptr %6, align 4, !tbaa !5
  %64 = add i32 %63, 4036
  %65 = zext i32 %64 to i64
  %66 = inttoptr i64 %65 to ptr
  %67 = load volatile i32, ptr %66, align 4, !tbaa !5
  %68 = and i32 %67, %62
  store volatile i32 %68, ptr %66, align 4, !tbaa !5
  %69 = load i8, ptr %11, align 1, !tbaa !9
  %70 = zext i8 %69 to i32
  %71 = mul nsw i32 2, %70
  %72 = shl i32 3, %71
  %73 = load i32, ptr %6, align 4, !tbaa !5
  %74 = add i32 %73, 4036
  %75 = zext i32 %74 to i64
  %76 = inttoptr i64 %75 to ptr
  %77 = load volatile i32, ptr %76, align 4, !tbaa !5
  %78 = or i32 %77, %72
  store volatile i32 %78, ptr %76, align 4, !tbaa !5
  br label %79

79:                                               ; preds = %57, %56
  %80 = load i8, ptr %11, align 1, !tbaa !9
  %81 = add i8 %80, 1
  store i8 %81, ptr %11, align 1, !tbaa !9
  br label %41, !llvm.loop !10

82:                                               ; preds = %41
  %83 = load i8, ptr %10, align 1, !tbaa !9
  %84 = zext i8 %83 to i32
  %85 = xor i32 %84, -1
  %86 = load i32, ptr %6, align 4, !tbaa !5
  %87 = add i32 %86, 1284
  %88 = zext i32 %87 to i64
  %89 = inttoptr i64 %88 to ptr
  %90 = load volatile i32, ptr %89, align 4, !tbaa !5
  %91 = and i32 %90, %85
  store volatile i32 %91, ptr %89, align 4, !tbaa !5
  %92 = load i8, ptr %10, align 1, !tbaa !9
  %93 = zext i8 %92 to i32
  %94 = xor i32 %93, -1
  %95 = load i32, ptr %6, align 4, !tbaa !5
  %96 = add i32 %95, 1288
  %97 = zext i32 %96 to i64
  %98 = inttoptr i64 %97 to ptr
  %99 = load volatile i32, ptr %98, align 4, !tbaa !5
  %100 = and i32 %99, %94
  store volatile i32 %100, ptr %98, align 4, !tbaa !5
  %101 = load i8, ptr %10, align 1, !tbaa !9
  %102 = zext i8 %101 to i32
  %103 = xor i32 %102, -1
  %104 = load i32, ptr %6, align 4, !tbaa !5
  %105 = add i32 %104, 1340
  %106 = zext i32 %105 to i64
  %107 = inttoptr i64 %106 to ptr
  %108 = load volatile i32, ptr %107, align 4, !tbaa !5
  %109 = and i32 %108, %103
  store volatile i32 %109, ptr %107, align 4, !tbaa !5
  %110 = load i32, ptr %8, align 4, !tbaa !5
  switch i32 %110, label %189 [
    i32 1, label %111
    i32 2, label %120
    i32 3, label %129
    i32 4, label %146
    i32 5, label %163
    i32 0, label %188
  ]

111:                                              ; preds = %82
  %112 = load i8, ptr %10, align 1, !tbaa !9
  %113 = zext i8 %112 to i32
  %114 = load i32, ptr %6, align 4, !tbaa !5
  %115 = add i32 %114, 1284
  %116 = zext i32 %115 to i64
  %117 = inttoptr i64 %116 to ptr
  %118 = load volatile i32, ptr %117, align 4, !tbaa !5
  %119 = or i32 %118, %113
  store volatile i32 %119, ptr %117, align 4, !tbaa !5
  br label %190

120:                                              ; preds = %82
  %121 = load i8, ptr %10, align 1, !tbaa !9
  %122 = zext i8 %121 to i32
  %123 = load i32, ptr %6, align 4, !tbaa !5
  %124 = add i32 %123, 1288
  %125 = zext i32 %124 to i64
  %126 = inttoptr i64 %125 to ptr
  %127 = load volatile i32, ptr %126, align 4, !tbaa !5
  %128 = or i32 %127, %122
  store volatile i32 %128, ptr %126, align 4, !tbaa !5
  br label %190

129:                                              ; preds = %82
  %130 = load i8, ptr %10, align 1, !tbaa !9
  %131 = zext i8 %130 to i32
  %132 = load i32, ptr %6, align 4, !tbaa !5
  %133 = add i32 %132, 1284
  %134 = zext i32 %133 to i64
  %135 = inttoptr i64 %134 to ptr
  %136 = load volatile i32, ptr %135, align 4, !tbaa !5
  %137 = or i32 %136, %131
  store volatile i32 %137, ptr %135, align 4, !tbaa !5
  %138 = load i8, ptr %10, align 1, !tbaa !9
  %139 = zext i8 %138 to i32
  %140 = load i32, ptr %6, align 4, !tbaa !5
  %141 = add i32 %140, 1288
  %142 = zext i32 %141 to i64
  %143 = inttoptr i64 %142 to ptr
  %144 = load volatile i32, ptr %143, align 4, !tbaa !5
  %145 = or i32 %144, %139
  store volatile i32 %145, ptr %143, align 4, !tbaa !5
  br label %190

146:                                              ; preds = %82
  %147 = load i8, ptr %10, align 1, !tbaa !9
  %148 = zext i8 %147 to i32
  %149 = load i32, ptr %6, align 4, !tbaa !5
  %150 = add i32 %149, 1288
  %151 = zext i32 %150 to i64
  %152 = inttoptr i64 %151 to ptr
  %153 = load volatile i32, ptr %152, align 4, !tbaa !5
  %154 = or i32 %153, %148
  store volatile i32 %154, ptr %152, align 4, !tbaa !5
  %155 = load i8, ptr %10, align 1, !tbaa !9
  %156 = zext i8 %155 to i32
  %157 = load i32, ptr %6, align 4, !tbaa !5
  %158 = add i32 %157, 1340
  %159 = zext i32 %158 to i64
  %160 = inttoptr i64 %159 to ptr
  %161 = load volatile i32, ptr %160, align 4, !tbaa !5
  %162 = or i32 %161, %156
  store volatile i32 %162, ptr %160, align 4, !tbaa !5
  br label %190

163:                                              ; preds = %82
  %164 = load i8, ptr %10, align 1, !tbaa !9
  %165 = zext i8 %164 to i32
  %166 = load i32, ptr %6, align 4, !tbaa !5
  %167 = add i32 %166, 1284
  %168 = zext i32 %167 to i64
  %169 = inttoptr i64 %168 to ptr
  %170 = load volatile i32, ptr %169, align 4, !tbaa !5
  %171 = or i32 %170, %165
  store volatile i32 %171, ptr %169, align 4, !tbaa !5
  %172 = load i8, ptr %10, align 1, !tbaa !9
  %173 = zext i8 %172 to i32
  %174 = load i32, ptr %6, align 4, !tbaa !5
  %175 = add i32 %174, 1288
  %176 = zext i32 %175 to i64
  %177 = inttoptr i64 %176 to ptr
  %178 = load volatile i32, ptr %177, align 4, !tbaa !5
  %179 = or i32 %178, %173
  store volatile i32 %179, ptr %177, align 4, !tbaa !5
  %180 = load i8, ptr %10, align 1, !tbaa !9
  %181 = zext i8 %180 to i32
  %182 = load i32, ptr %6, align 4, !tbaa !5
  %183 = add i32 %182, 1340
  %184 = zext i32 %183 to i64
  %185 = inttoptr i64 %184 to ptr
  %186 = load volatile i32, ptr %185, align 4, !tbaa !5
  %187 = or i32 %186, %181
  store volatile i32 %187, ptr %185, align 4, !tbaa !5
  br label %190

188:                                              ; preds = %82
  br label %189

189:                                              ; preds = %188, %82
  br label %190

190:                                              ; preds = %189, %163, %146, %129, %120, %111
  %191 = load i32, ptr %9, align 4, !tbaa !5
  %192 = icmp eq i32 %191, 0
  br i1 %192, label %193, label %211

193:                                              ; preds = %190
  %194 = load i32, ptr %8, align 4, !tbaa !5
  %195 = icmp eq i32 %194, 3
  br i1 %195, label %202, label %196

196:                                              ; preds = %193
  %197 = load i32, ptr %8, align 4, !tbaa !5
  %198 = icmp eq i32 %197, 4
  br i1 %198, label %202, label %199

199:                                              ; preds = %196
  %200 = load i32, ptr %8, align 4, !tbaa !5
  %201 = icmp eq i32 %200, 5
  br i1 %201, label %202, label %211

202:                                              ; preds = %199, %196, %193
  %203 = load i8, ptr %10, align 1, !tbaa !9
  %204 = zext i8 %203 to i32
  %205 = load i32, ptr %6, align 4, !tbaa !5
  %206 = add i32 %205, 1304
  %207 = zext i32 %206 to i64
  %208 = inttoptr i64 %207 to ptr
  %209 = load volatile i32, ptr %208, align 4, !tbaa !5
  %210 = or i32 %209, %204
  store volatile i32 %210, ptr %208, align 4, !tbaa !5
  br label %221

211:                                              ; preds = %199, %190
  %212 = load i8, ptr %10, align 1, !tbaa !9
  %213 = zext i8 %212 to i32
  %214 = xor i32 %213, -1
  %215 = load i32, ptr %6, align 4, !tbaa !5
  %216 = add i32 %215, 1304
  %217 = zext i32 %216 to i64
  %218 = inttoptr i64 %217 to ptr
  %219 = load volatile i32, ptr %218, align 4, !tbaa !5
  %220 = and i32 %219, %214
  store volatile i32 %220, ptr %218, align 4, !tbaa !5
  br label %221

221:                                              ; preds = %211, %202
  call void @llvm.lifetime.end.p0(i64 1, ptr %12) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %11) #2
  ret void
}

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!7, !7, i64 0}
!10 = distinct !{!10, !11}
!11 = !{!"llvm.loop.mustprogress"}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nofree norecurse nounwind uwtable
define dso_local void @gpio_set_output_options(i32 noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef %3, i8 noundef zeroext %4) local_unnamed_addr #0 {
  %6 = icmp eq i32 %1, 1
  %7 = zext i8 %4 to i32
  br i1 %6, label %8, label %14

8:                                                ; preds = %5
  %9 = add i32 %0, 1292
  %10 = zext i32 %9 to i64
  %11 = inttoptr i64 %10 to ptr
  %12 = load volatile i32, ptr %11, align 4, !tbaa !5
  %13 = or i32 %12, %7
  store volatile i32 %13, ptr %11, align 4, !tbaa !5
  br label %21

14:                                               ; preds = %5
  %15 = xor i32 %7, -1
  %16 = add i32 %0, 1292
  %17 = zext i32 %16 to i64
  %18 = inttoptr i64 %17 to ptr
  %19 = load volatile i32, ptr %18, align 4, !tbaa !5
  %20 = and i32 %19, %15
  store volatile i32 %20, ptr %18, align 4, !tbaa !5
  br label %21

21:                                               ; preds = %14, %8
  %22 = add i32 %0, 4032
  %23 = zext i32 %22 to i64
  %24 = inttoptr i64 %23 to ptr
  %25 = load volatile i32, ptr %24, align 4, !tbaa !5
  %26 = or i32 %25, 1
  store volatile i32 %26, ptr %24, align 4, !tbaa !5
  %27 = add i32 %0, 4036
  %28 = zext i32 %27 to i64
  %29 = inttoptr i64 %28 to ptr
  %30 = and i32 %7, 1
  %.not = icmp eq i32 %30, 0
  br i1 %.not, label %36, label %31

31:                                               ; preds = %21
  %32 = load volatile i32, ptr %29, align 4, !tbaa !5
  %33 = and i32 %32, -4
  store volatile i32 %33, ptr %29, align 4, !tbaa !5
  %34 = load volatile i32, ptr %29, align 4, !tbaa !5
  %35 = or i32 %34, 3
  store volatile i32 %35, ptr %29, align 4, !tbaa !5
  br label %36

36:                                               ; preds = %21, %31
  %37 = and i32 %7, 2
  %.not.1 = icmp eq i32 %37, 0
  br i1 %.not.1, label %43, label %38

38:                                               ; preds = %36
  %39 = load volatile i32, ptr %29, align 4, !tbaa !5
  %40 = and i32 %39, -13
  store volatile i32 %40, ptr %29, align 4, !tbaa !5
  %41 = load volatile i32, ptr %29, align 4, !tbaa !5
  %42 = or i32 %41, 12
  store volatile i32 %42, ptr %29, align 4, !tbaa !5
  br label %43

43:                                               ; preds = %38, %36
  %44 = and i32 %7, 4
  %.not.2 = icmp eq i32 %44, 0
  br i1 %.not.2, label %50, label %45

45:                                               ; preds = %43
  %46 = load volatile i32, ptr %29, align 4, !tbaa !5
  %47 = and i32 %46, -49
  store volatile i32 %47, ptr %29, align 4, !tbaa !5
  %48 = load volatile i32, ptr %29, align 4, !tbaa !5
  %49 = or i32 %48, 48
  store volatile i32 %49, ptr %29, align 4, !tbaa !5
  br label %50

50:                                               ; preds = %45, %43
  %51 = and i32 %7, 8
  %.not.3 = icmp eq i32 %51, 0
  br i1 %.not.3, label %57, label %52

52:                                               ; preds = %50
  %53 = load volatile i32, ptr %29, align 4, !tbaa !5
  %54 = and i32 %53, -193
  store volatile i32 %54, ptr %29, align 4, !tbaa !5
  %55 = load volatile i32, ptr %29, align 4, !tbaa !5
  %56 = or i32 %55, 192
  store volatile i32 %56, ptr %29, align 4, !tbaa !5
  br label %57

57:                                               ; preds = %52, %50
  %58 = and i32 %7, 16
  %.not.4 = icmp eq i32 %58, 0
  br i1 %.not.4, label %64, label %59

59:                                               ; preds = %57
  %60 = load volatile i32, ptr %29, align 4, !tbaa !5
  %61 = and i32 %60, -769
  store volatile i32 %61, ptr %29, align 4, !tbaa !5
  %62 = load volatile i32, ptr %29, align 4, !tbaa !5
  %63 = or i32 %62, 768
  store volatile i32 %63, ptr %29, align 4, !tbaa !5
  br label %64

64:                                               ; preds = %59, %57
  %65 = and i32 %7, 32
  %.not.5 = icmp eq i32 %65, 0
  br i1 %.not.5, label %71, label %66

66:                                               ; preds = %64
  %67 = load volatile i32, ptr %29, align 4, !tbaa !5
  %68 = and i32 %67, -3073
  store volatile i32 %68, ptr %29, align 4, !tbaa !5
  %69 = load volatile i32, ptr %29, align 4, !tbaa !5
  %70 = or i32 %69, 3072
  store volatile i32 %70, ptr %29, align 4, !tbaa !5
  br label %71

71:                                               ; preds = %66, %64
  %72 = and i32 %7, 64
  %.not.6 = icmp eq i32 %72, 0
  br i1 %.not.6, label %78, label %73

73:                                               ; preds = %71
  %74 = load volatile i32, ptr %29, align 4, !tbaa !5
  %75 = and i32 %74, -12289
  store volatile i32 %75, ptr %29, align 4, !tbaa !5
  %76 = load volatile i32, ptr %29, align 4, !tbaa !5
  %77 = or i32 %76, 12288
  store volatile i32 %77, ptr %29, align 4, !tbaa !5
  br label %78

78:                                               ; preds = %73, %71
  %.not.7 = icmp sgt i8 %4, -1
  br i1 %.not.7, label %84, label %79

79:                                               ; preds = %78
  %80 = load volatile i32, ptr %29, align 4, !tbaa !5
  %81 = and i32 %80, -49153
  store volatile i32 %81, ptr %29, align 4, !tbaa !5
  %82 = load volatile i32, ptr %29, align 4, !tbaa !5
  %83 = or i32 %82, 49152
  store volatile i32 %83, ptr %29, align 4, !tbaa !5
  br label %84

84:                                               ; preds = %79, %78
  %85 = xor i32 %7, -1
  %86 = add i32 %0, 1284
  %87 = zext i32 %86 to i64
  %88 = inttoptr i64 %87 to ptr
  %89 = load volatile i32, ptr %88, align 4, !tbaa !5
  %90 = and i32 %89, %85
  store volatile i32 %90, ptr %88, align 4, !tbaa !5
  %91 = add i32 %0, 1288
  %92 = zext i32 %91 to i64
  %93 = inttoptr i64 %92 to ptr
  %94 = load volatile i32, ptr %93, align 4, !tbaa !5
  %95 = and i32 %94, %85
  store volatile i32 %95, ptr %93, align 4, !tbaa !5
  %96 = add i32 %0, 1340
  %97 = zext i32 %96 to i64
  %98 = inttoptr i64 %97 to ptr
  %99 = load volatile i32, ptr %98, align 4, !tbaa !5
  %100 = and i32 %99, %85
  store volatile i32 %100, ptr %98, align 4, !tbaa !5
  switch i32 %2, label %.thread [
    i32 1, label %.thread.sink.split
    i32 2, label %101
    i32 3, label %106
    i32 4, label %102
    i32 5, label %103
  ]

101:                                              ; preds = %84
  br label %.thread.sink.split

102:                                              ; preds = %84
  br label %106

103:                                              ; preds = %84
  %104 = load volatile i32, ptr %88, align 4, !tbaa !5
  %105 = or i32 %104, %7
  store volatile i32 %105, ptr %88, align 4, !tbaa !5
  br label %106

106:                                              ; preds = %84, %103, %102
  %.sink61 = phi ptr [ %93, %103 ], [ %93, %102 ], [ %88, %84 ]
  %.sink = phi ptr [ %98, %103 ], [ %98, %102 ], [ %93, %84 ]
  %107 = load volatile i32, ptr %.sink61, align 4, !tbaa !5
  %108 = or i32 %107, %7
  store volatile i32 %108, ptr %.sink61, align 4, !tbaa !5
  %109 = load volatile i32, ptr %.sink, align 4, !tbaa !5
  %110 = or i32 %109, %7
  store volatile i32 %110, ptr %.sink, align 4, !tbaa !5
  %111 = icmp eq i32 %3, 0
  br i1 %111, label %112, label %.thread

112:                                              ; preds = %106
  %113 = add i32 %0, 1304
  %114 = zext i32 %113 to i64
  %115 = inttoptr i64 %114 to ptr
  %116 = load volatile i32, ptr %115, align 4, !tbaa !5
  %117 = or i32 %116, %7
  store volatile i32 %117, ptr %115, align 4, !tbaa !5
  br label %125

.thread.sink.split:                               ; preds = %84, %101
  %.sink65 = phi ptr [ %93, %101 ], [ %88, %84 ]
  %118 = load volatile i32, ptr %.sink65, align 4, !tbaa !5
  %119 = or i32 %118, %7
  store volatile i32 %119, ptr %.sink65, align 4, !tbaa !5
  br label %.thread

.thread:                                          ; preds = %.thread.sink.split, %84, %106
  %120 = add i32 %0, 1304
  %121 = zext i32 %120 to i64
  %122 = inttoptr i64 %121 to ptr
  %123 = load volatile i32, ptr %122, align 4, !tbaa !5
  %124 = and i32 %123, %85
  store volatile i32 %124, ptr %122, align 4, !tbaa !5
  br label %125

125:                                              ; preds = %.thread, %112
  ret void
}

attributes #0 = { nofree norecurse nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: CorrelatedValuePropagationPass,EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,IndVarSimplifyPass,InferFunctionAttrsPass,InstCombinePass,JumpThreadingPass,LICMPass,LoopRotatePass,PostOrderFunctionAttrsPass,SROAPass,SimplifyCFGPass