; LLVM IR from Eclipse-SDV-Hackathon-Chapter-Two/challenge-threadx-and-beyond :: MXChip/AZ3166/lib/mxchip_bsp/stm_sensor/Src (lsm6dsl_reg)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.lsm6dsl_int1_route_t = type <{ i16, i8 }>
%struct.lsm6dsl_master_config_t = type { i8 }
%struct.lsm6dsl_int1_ctrl_t = type { i8 }
%struct.lsm6dsl_md1_cfg_t = type { i8 }
%struct.lsm6dsl_md2_cfg_t = type { i8 }
%struct.lsm6dsl_ctrl4_c_t = type { i8 }
%struct.lsm6dsl_tap_cfg_t = type { i8 }

; Function Attrs: nounwind uwtable
declare dso_local i32 @lsm6dsl_read_reg(ptr noundef, i8 noundef zeroext, ptr noundef, i16 noundef zeroext) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nounwind uwtable
declare dso_local i32 @lsm6dsl_write_reg(ptr noundef, i8 noundef zeroext, ptr noundef, i16 noundef zeroext) #0

; Function Attrs: nounwind uwtable
define dso_local i32 @lsm6dsl_pin_int1_route_set(ptr noundef %0, i24 %1) #0 {
  %3 = alloca %struct.lsm6dsl_int1_route_t, align 1
  %4 = alloca ptr, align 8
  %5 = alloca %struct.lsm6dsl_master_config_t, align 1
  %6 = alloca %struct.lsm6dsl_int1_ctrl_t, align 1
  %7 = alloca %struct.lsm6dsl_md1_cfg_t, align 1
  %8 = alloca %struct.lsm6dsl_md2_cfg_t, align 1
  %9 = alloca %struct.lsm6dsl_ctrl4_c_t, align 1
  %10 = alloca %struct.lsm6dsl_tap_cfg_t, align 1
  %11 = alloca i32, align 4
  store i24 %1, ptr %3, align 1
  store ptr %0, ptr %4, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 1, ptr %5) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %6) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %7) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %8) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %9) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %10) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %11) #2
  %12 = load ptr, ptr %4, align 8, !tbaa !5
  %13 = call i32 @lsm6dsl_read_reg(ptr noundef %12, i8 noundef zeroext 13, ptr noundef %6, i16 noundef zeroext 1)
  store i32 %13, ptr %11, align 4, !tbaa !9
  %14 = load i32, ptr %11, align 4, !tbaa !9
  %15 = icmp eq i32 %14, 0
  br i1 %15, label %16, label %89

16:                                               ; preds = %2
  %17 = load i16, ptr %3, align 1
  %18 = and i16 %17, 1
  %19 = trunc i16 %18 to i8
  %20 = load i8, ptr %6, align 1
  %21 = and i8 %19, 1
  %22 = and i8 %20, -2
  %23 = or i8 %22, %21
  store i8 %23, ptr %6, align 1
  %24 = load i16, ptr %3, align 1
  %25 = lshr i16 %24, 1
  %26 = and i16 %25, 1
  %27 = trunc i16 %26 to i8
  %28 = load i8, ptr %6, align 1
  %29 = and i8 %27, 1
  %30 = shl i8 %29, 1
  %31 = and i8 %28, -3
  %32 = or i8 %31, %30
  store i8 %32, ptr %6, align 1
  %33 = load i16, ptr %3, align 1
  %34 = lshr i16 %33, 2
  %35 = and i16 %34, 1
  %36 = trunc i16 %35 to i8
  %37 = load i8, ptr %6, align 1
  %38 = and i8 %36, 1
  %39 = shl i8 %38, 2
  %40 = and i8 %37, -5
  %41 = or i8 %40, %39
  store i8 %41, ptr %6, align 1
  %42 = load i16, ptr %3, align 1
  %43 = lshr i16 %42, 3
  %44 = and i16 %43, 1
  %45 = trunc i16 %44 to i8
  %46 = load i8, ptr %6, align 1
  %47 = and i8 %45, 1
  %48 = shl i8 %47, 3
  %49 = and i8 %46, -9
  %50 = or i8 %49, %48
  store i8 %50, ptr %6, align 1
  %51 = load i16, ptr %3, align 1
  %52 = lshr i16 %51, 4
  %53 = and i16 %52, 1
  %54 = trunc i16 %53 to i8
  %55 = load i8, ptr %6, align 1
  %56 = and i8 %54, 1
  %57 = shl i8 %56, 4
  %58 = and i8 %55, -17
  %59 = or i8 %58, %57
  store i8 %59, ptr %6, align 1
  %60 = load i16, ptr %3, align 1
  %61 = lshr i16 %60, 5
  %62 = and i16 %61, 1
  %63 = trunc i16 %62 to i8
  %64 = load i8, ptr %6, align 1
  %65 = and i8 %63, 1
  %66 = shl i8 %65, 5
  %67 = and i8 %64, -33
  %68 = or i8 %67, %66
  store i8 %68, ptr %6, align 1
  %69 = load i16, ptr %3, align 1
  %70 = lshr i16 %69, 6
  %71 = and i16 %70, 1
  %72 = trunc i16 %71 to i8
  %73 = load i8, ptr %6, align 1
  %74 = and i8 %72, 1
  %75 = shl i8 %74, 6
  %76 = and i8 %73, -65
  %77 = or i8 %76, %75
  store i8 %77, ptr %6, align 1
  %78 = load i16, ptr %3, align 1
  %79 = lshr i16 %78, 7
  %80 = and i16 %79, 1
  %81 = trunc i16 %80 to i8
  %82 = load i8, ptr %6, align 1
  %83 = and i8 %81, 1
  %84 = shl i8 %83, 7
  %85 = and i8 %82, 127
  %86 = or i8 %85, %84
  store i8 %86, ptr %6, align 1
  %87 = load ptr, ptr %4, align 8, !tbaa !5
  %88 = call i32 @lsm6dsl_write_reg(ptr noundef %87, i8 noundef zeroext 13, ptr noundef %6, i16 noundef zeroext 1)
  store i32 %88, ptr %11, align 4, !tbaa !9
  br label %89

89:                                               ; preds = %16, %2
  %90 = load i32, ptr %11, align 4, !tbaa !9
  %91 = icmp eq i32 %90, 0
  br i1 %91, label %92, label %95

92:                                               ; preds = %89
  %93 = load ptr, ptr %4, align 8, !tbaa !5
  %94 = call i32 @lsm6dsl_read_reg(ptr noundef %93, i8 noundef zeroext 94, ptr noundef %7, i16 noundef zeroext 1)
  store i32 %94, ptr %11, align 4, !tbaa !9
  br label %95

95:                                               ; preds = %92, %89
  %96 = load i32, ptr %11, align 4, !tbaa !9
  %97 = icmp eq i32 %96, 0
  br i1 %97, label %98, label %101

98:                                               ; preds = %95
  %99 = load ptr, ptr %4, align 8, !tbaa !5
  %100 = call i32 @lsm6dsl_read_reg(ptr noundef %99, i8 noundef zeroext 95, ptr noundef %8, i16 noundef zeroext 1)
  store i32 %100, ptr %11, align 4, !tbaa !9
  br label %101

101:                                              ; preds = %98, %95
  %102 = load i32, ptr %11, align 4, !tbaa !9
  %103 = icmp eq i32 %102, 0
  br i1 %103, label %104, label %177

104:                                              ; preds = %101
  %105 = load i16, ptr %3, align 1
  %106 = lshr i16 %105, 8
  %107 = and i16 %106, 1
  %108 = trunc i16 %107 to i8
  %109 = load i8, ptr %7, align 1
  %110 = and i8 %108, 1
  %111 = and i8 %109, -2
  %112 = or i8 %111, %110
  store i8 %112, ptr %7, align 1
  %113 = load i16, ptr %3, align 1
  %114 = lshr i16 %113, 9
  %115 = and i16 %114, 1
  %116 = trunc i16 %115 to i8
  %117 = load i8, ptr %7, align 1
  %118 = and i8 %116, 1
  %119 = shl i8 %118, 1
  %120 = and i8 %117, -3
  %121 = or i8 %120, %119
  store i8 %121, ptr %7, align 1
  %122 = load i16, ptr %3, align 1
  %123 = lshr i16 %122, 10
  %124 = and i16 %123, 1
  %125 = trunc i16 %124 to i8
  %126 = load i8, ptr %7, align 1
  %127 = and i8 %125, 1
  %128 = shl i8 %127, 2
  %129 = and i8 %126, -5
  %130 = or i8 %129, %128
  store i8 %130, ptr %7, align 1
  %131 = load i16, ptr %3, align 1
  %132 = lshr i16 %131, 11
  %133 = and i16 %132, 1
  %134 = trunc i16 %133 to i8
  %135 = load i8, ptr %7, align 1
  %136 = and i8 %134, 1
  %137 = shl i8 %136, 3
  %138 = and i8 %135, -9
  %139 = or i8 %138, %137
  store i8 %139, ptr %7, align 1
  %140 = load i16, ptr %3, align 1
  %141 = lshr i16 %140, 12
  %142 = and i16 %141, 1
  %143 = trunc i16 %142 to i8
  %144 = load i8, ptr %7, align 1
  %145 = and i8 %143, 1
  %146 = shl i8 %145, 4
  %147 = and i8 %144, -17
  %148 = or i8 %147, %146
  store i8 %148, ptr %7, align 1
  %149 = load i16, ptr %3, align 1
  %150 = lshr i16 %149, 13
  %151 = and i16 %150, 1
  %152 = trunc i16 %151 to i8
  %153 = load i8, ptr %7, align 1
  %154 = and i8 %152, 1
  %155 = shl i8 %154, 5
  %156 = and i8 %153, -33
  %157 = or i8 %156, %155
  store i8 %157, ptr %7, align 1
  %158 = load i16, ptr %3, align 1
  %159 = lshr i16 %158, 14
  %160 = and i16 %159, 1
  %161 = trunc i16 %160 to i8
  %162 = load i8, ptr %7, align 1
  %163 = and i8 %161, 1
  %164 = shl i8 %163, 6
  %165 = and i8 %162, -65
  %166 = or i8 %165, %164
  store i8 %166, ptr %7, align 1
  %167 = load i16, ptr %3, align 1
  %168 = lshr i16 %167, 15
  %169 = trunc i16 %168 to i8
  %170 = load i8, ptr %7, align 1
  %171 = and i8 %169, 1
  %172 = shl i8 %171, 7
  %173 = and i8 %170, 127
  %174 = or i8 %173, %172
  store i8 %174, ptr %7, align 1
  %175 = load ptr, ptr %4, align 8, !tbaa !5
  %176 = call i32 @lsm6dsl_write_reg(ptr noundef %175, i8 noundef zeroext 94, ptr noundef %7, i16 noundef zeroext 1)
  store i32 %176, ptr %11, align 4, !tbaa !9
  br label %177

177:                                              ; preds = %104, %101
  %178 = load i32, ptr %11, align 4, !tbaa !9
  %179 = icmp eq i32 %178, 0
  br i1 %179, label %180, label %183

180:                                              ; preds = %177
  %181 = load ptr, ptr %4, align 8, !tbaa !5
  %182 = call i32 @lsm6dsl_read_reg(ptr noundef %181, i8 noundef zeroext 19, ptr noundef %9, i16 noundef zeroext 1)
  store i32 %182, ptr %11, align 4, !tbaa !9
  br label %183

183:                                              ; preds = %180, %177
  %184 = load i32, ptr %11, align 4, !tbaa !9
  %185 = icmp eq i32 %184, 0
  br i1 %185, label %186, label %197

186:                                              ; preds = %183
  %187 = getelementptr inbounds %struct.lsm6dsl_int1_route_t, ptr %3, i32 0, i32 1
  %188 = load i8, ptr %187, align 1
  %189 = and i8 %188, 1
  %190 = load i8, ptr %9, align 1
  %191 = and i8 %189, 1
  %192 = shl i8 %191, 4
  %193 = and i8 %190, -17
  %194 = or i8 %193, %192
  store i8 %194, ptr %9, align 1
  %195 = load ptr, ptr %4, align 8, !tbaa !5
  %196 = call i32 @lsm6dsl_write_reg(ptr noundef %195, i8 noundef zeroext 19, ptr noundef %9, i16 noundef zeroext 1)
  store i32 %196, ptr %11, align 4, !tbaa !9
  br label %197

197:                                              ; preds = %186, %183
  %198 = load i32, ptr %11, align 4, !tbaa !9
  %199 = icmp eq i32 %198, 0
  br i1 %199, label %200, label %203

200:                                              ; preds = %197
  %201 = load ptr, ptr %4, align 8, !tbaa !5
  %202 = call i32 @lsm6dsl_read_reg(ptr noundef %201, i8 noundef zeroext 26, ptr noundef %5, i16 noundef zeroext 1)
  store i32 %202, ptr %11, align 4, !tbaa !9
  br label %203

203:                                              ; preds = %200, %197
  %204 = load i32, ptr %11, align 4, !tbaa !9
  %205 = icmp eq i32 %204, 0
  br i1 %205, label %206, label %217

206:                                              ; preds = %203
  %207 = getelementptr inbounds %struct.lsm6dsl_int1_route_t, ptr %3, i32 0, i32 1
  %208 = load i8, ptr %207, align 1
  %209 = and i8 %208, 1
  %210 = load i8, ptr %5, align 1
  %211 = and i8 %209, 1
  %212 = shl i8 %211, 7
  %213 = and i8 %210, 127
  %214 = or i8 %213, %212
  store i8 %214, ptr %5, align 1
  %215 = load ptr, ptr %4, align 8, !tbaa !5
  %216 = call i32 @lsm6dsl_write_reg(ptr noundef %215, i8 noundef zeroext 26, ptr noundef %5, i16 noundef zeroext 1)
  store i32 %216, ptr %11, align 4, !tbaa !9
  br label %217

217:                                              ; preds = %206, %203
  %218 = load i32, ptr %11, align 4, !tbaa !9
  %219 = icmp eq i32 %218, 0
  br i1 %219, label %220, label %307

220:                                              ; preds = %217
  %221 = load ptr, ptr %4, align 8, !tbaa !5
  %222 = call i32 @lsm6dsl_read_reg(ptr noundef %221, i8 noundef zeroext 88, ptr noundef %10, i16 noundef zeroext 1)
  store i32 %222, ptr %11, align 4, !tbaa !9
  %223 = load i16, ptr %3, align 1
  %224 = lshr i16 %223, 10
  %225 = and i16 %224, 1
  %226 = trunc i16 %225 to i8
  %227 = zext i8 %226 to i32
  %228 = icmp ne i32 %227, 0
  br i1 %228, label %298, label %229

229:                                              ; preds = %220
  %230 = load i16, ptr %3, align 1
  %231 = lshr i16 %230, 12
  %232 = and i16 %231, 1
  %233 = trunc i16 %232 to i8
  %234 = zext i8 %233 to i32
  %235 = icmp ne i32 %234, 0
  br i1 %235, label %298, label %236

236:                                              ; preds = %229
  %237 = load i16, ptr %3, align 1
  %238 = lshr i16 %237, 13
  %239 = and i16 %238, 1
  %240 = trunc i16 %239 to i8
  %241 = zext i8 %240 to i32
  %242 = icmp ne i32 %241, 0
  br i1 %242, label %298, label %243

243:                                              ; preds = %236
  %244 = load i16, ptr %3, align 1
  %245 = lshr i16 %244, 14
  %246 = and i16 %245, 1
  %247 = trunc i16 %246 to i8
  %248 = zext i8 %247 to i32
  %249 = icmp ne i32 %248, 0
  br i1 %249, label %298, label %250

250:                                              ; preds = %243
  %251 = load i16, ptr %3, align 1
  %252 = lshr i16 %251, 11
  %253 = and i16 %252, 1
  %254 = trunc i16 %253 to i8
  %255 = zext i8 %254 to i32
  %256 = icmp ne i32 %255, 0
  br i1 %256, label %298, label %257

257:                                              ; preds = %250
  %258 = load i16, ptr %3, align 1
  %259 = lshr i16 %258, 15
  %260 = trunc i16 %259 to i8
  %261 = zext i8 %260 to i32
  %262 = icmp ne i32 %261, 0
  br i1 %262, label %298, label %263

263:                                              ; preds = %257
  %264 = load i8, ptr %8, align 1
  %265 = lshr i8 %264, 2
  %266 = and i8 %265, 1
  %267 = zext i8 %266 to i32
  %268 = icmp ne i32 %267, 0
  br i1 %268, label %298, label %269

269:                                              ; preds = %263
  %270 = load i8, ptr %8, align 1
  %271 = lshr i8 %270, 4
  %272 = and i8 %271, 1
  %273 = zext i8 %272 to i32
  %274 = icmp ne i32 %273, 0
  br i1 %274, label %298, label %275

275:                                              ; preds = %269
  %276 = load i8, ptr %8, align 1
  %277 = lshr i8 %276, 5
  %278 = and i8 %277, 1
  %279 = zext i8 %278 to i32
  %280 = icmp ne i32 %279, 0
  br i1 %280, label %298, label %281

281:                                              ; preds = %275
  %282 = load i8, ptr %8, align 1
  %283 = lshr i8 %282, 6
  %284 = and i8 %283, 1
  %285 = zext i8 %284 to i32
  %286 = icmp ne i32 %285, 0
  br i1 %286, label %298, label %287

287:                                              ; preds = %281
  %288 = load i8, ptr %8, align 1
  %289 = lshr i8 %288, 3
  %290 = and i8 %289, 1
  %291 = zext i8 %290 to i32
  %292 = icmp ne i32 %291, 0
  br i1 %292, label %298, label %293

293:                                              ; preds = %287
  %294 = load i8, ptr %8, align 1
  %295 = lshr i8 %294, 7
  %296 = zext i8 %295 to i32
  %297 = icmp ne i32 %296, 0
  br i1 %297, label %298, label %302

298:                                              ; preds = %293, %287, %281, %275, %269, %263, %257, %250, %243, %236, %229, %220
  %299 = load i8, ptr %10, align 1
  %300 = and i8 %299, 127
  %301 = or i8 %300, -128
  store i8 %301, ptr %10, align 1
  br label %306

302:                                              ; preds = %293
  %303 = load i8, ptr %10, align 1
  %304 = and i8 %303, 127
  %305 = or i8 %304, 0
  store i8 %305, ptr %10, align 1
  br label %306

306:                                              ; preds = %302, %298
  br label %307

307:                                              ; preds = %306, %217
  %308 = load i32, ptr %11, align 4, !tbaa !9
  %309 = icmp eq i32 %308, 0
  br i1 %309, label %310, label %313

310:                                              ; preds = %307
  %311 = load ptr, ptr %4, align 8, !tbaa !5
  %312 = call i32 @lsm6dsl_write_reg(ptr noundef %311, i8 noundef zeroext 88, ptr noundef %10, i16 noundef zeroext 1)
  store i32 %312, ptr %11, align 4, !tbaa !9
  br label %313

313:                                              ; preds = %310, %307
  %314 = load i32, ptr %11, align 4, !tbaa !9
  call void @llvm.lifetime.end.p0(i64 4, ptr %11) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %10) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %9) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %8) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %7) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %6) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %5) #2
  ret i32 %314
}

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.lsm6dsl_master_config_t = type { i8 }
%struct.lsm6dsl_int1_ctrl_t = type { i8 }
%struct.lsm6dsl_md1_cfg_t = type { i8 }
%struct.lsm6dsl_md2_cfg_t = type { i8 }
%struct.lsm6dsl_ctrl4_c_t = type { i8 }
%struct.lsm6dsl_tap_cfg_t = type { i8 }

; Function Attrs: nounwind uwtable
declare dso_local i32 @lsm6dsl_read_reg(ptr noundef, i8 noundef zeroext, ptr noundef, i16 noundef zeroext) local_unnamed_addr #0

; Function Attrs: mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nounwind uwtable
declare dso_local i32 @lsm6dsl_write_reg(ptr noundef, i8 noundef zeroext, ptr noundef, i16 noundef zeroext) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
define dso_local i32 @lsm6dsl_pin_int1_route_set(ptr noundef %0, i24 %1) local_unnamed_addr #0 {
  %3 = alloca %struct.lsm6dsl_master_config_t, align 1
  %4 = alloca %struct.lsm6dsl_int1_ctrl_t, align 1
  %5 = alloca %struct.lsm6dsl_md1_cfg_t, align 1
  %6 = alloca %struct.lsm6dsl_md2_cfg_t, align 1
  %7 = alloca %struct.lsm6dsl_ctrl4_c_t, align 1
  %8 = alloca %struct.lsm6dsl_tap_cfg_t, align 1
  %.sroa.0.0.extract.trunc = trunc i24 %1 to i16
  %.sroa.23.0.extract.shift = lshr i24 %1, 16
  %.sroa.23.0.extract.trunc = trunc nuw i24 %.sroa.23.0.extract.shift to i8
  call void @llvm.lifetime.start.p0(i64 1, ptr nonnull %3) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr nonnull %4) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr nonnull %5) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr nonnull %6) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr nonnull %7) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr nonnull %8) #2
  %9 = call i32 @lsm6dsl_read_reg(ptr noundef %0, i8 noundef zeroext 13, ptr noundef nonnull %4, i16 noundef zeroext 1)
  %10 = icmp eq i32 %9, 0
  br i1 %10, label %11, label %.thread106

11:                                               ; preds = %2
  %12 = trunc i24 %1 to i8
  store i8 %12, ptr %4, align 1
  %13 = call i32 @lsm6dsl_write_reg(ptr noundef %0, i8 noundef zeroext 13, ptr noundef nonnull %4, i16 noundef zeroext 1)
  %14 = icmp eq i32 %13, 0
  br i1 %14, label %15, label %.thread106

15:                                               ; preds = %11
  %16 = call i32 @lsm6dsl_read_reg(ptr noundef %0, i8 noundef zeroext 94, ptr noundef nonnull %5, i16 noundef zeroext 1)
  %17 = icmp eq i32 %16, 0
  br i1 %17, label %18, label %.thread106

18:                                               ; preds = %15
  %19 = call i32 @lsm6dsl_read_reg(ptr noundef %0, i8 noundef zeroext 95, ptr noundef nonnull %6, i16 noundef zeroext 1)
  %20 = icmp eq i32 %19, 0
  br i1 %20, label %21, label %.thread106

21:                                               ; preds = %18
  %22 = lshr i24 %1, 8
  %23 = trunc i24 %22 to i8
  store i8 %23, ptr %5, align 1
  %24 = call i32 @lsm6dsl_write_reg(ptr noundef %0, i8 noundef zeroext 94, ptr noundef nonnull %5, i16 noundef zeroext 1)
  %25 = icmp eq i32 %24, 0
  br i1 %25, label %26, label %.thread106

26:                                               ; preds = %21
  %27 = call i32 @lsm6dsl_read_reg(ptr noundef %0, i8 noundef zeroext 19, ptr noundef nonnull %7, i16 noundef zeroext 1)
  %28 = icmp eq i32 %27, 0
  br i1 %28, label %29, label %.thread106

29:                                               ; preds = %26
  %30 = load i8, ptr %7, align 1
  %31 = shl i8 %.sroa.23.0.extract.trunc, 4
  %32 = and i8 %31, 16
  %33 = and i8 %30, -17
  %34 = or disjoint i8 %33, %32
  store i8 %34, ptr %7, align 1
  %35 = call i32 @lsm6dsl_write_reg(ptr noundef %0, i8 noundef zeroext 19, ptr noundef nonnull %7, i16 noundef zeroext 1)
  %36 = icmp eq i32 %35, 0
  br i1 %36, label %37, label %.thread106

37:                                               ; preds = %29
  %38 = call i32 @lsm6dsl_read_reg(ptr noundef %0, i8 noundef zeroext 26, ptr noundef nonnull %3, i16 noundef zeroext 1)
  %39 = icmp eq i32 %38, 0
  br i1 %39, label %40, label %.thread106

40:                                               ; preds = %37
  %41 = load i8, ptr %3, align 1
  %42 = shl i8 %.sroa.23.0.extract.trunc, 7
  %43 = and i8 %41, 127
  %44 = or disjoint i8 %43, %42
  store i8 %44, ptr %3, align 1
  %45 = call i32 @lsm6dsl_write_reg(ptr noundef %0, i8 noundef zeroext 26, ptr noundef nonnull %3, i16 noundef zeroext 1)
  %46 = icmp eq i32 %45, 0
  br i1 %46, label %47, label %.thread106

47:                                               ; preds = %40
  %48 = call i32 @lsm6dsl_read_reg(ptr noundef %0, i8 noundef zeroext 88, ptr noundef nonnull %8, i16 noundef zeroext 1)
  %49 = and i16 %.sroa.0.0.extract.trunc, 31744
  %or.cond77 = icmp eq i16 %49, 0
  %.not68 = icmp sgt i16 %.sroa.0.0.extract.trunc, -1
  %or.cond78 = and i1 %.not68, %or.cond77
  %50 = load i8, ptr %6, align 1
  %or.cond83 = icmp ult i8 %50, 4
  %or.cond = select i1 %or.cond78, i1 %or.cond83, i1 false
  %51 = load i8, ptr %8, align 1
  %52 = and i8 %51, 127
  %masksel = select i1 %or.cond, i8 0, i8 -128
  %storemerge = or disjoint i8 %52, %masksel
  store i8 %storemerge, ptr %8, align 1
  %53 = icmp eq i32 %48, 0
  br i1 %53, label %54, label %.thread106

54:                                               ; preds = %47
  %55 = call i32 @lsm6dsl_write_reg(ptr noundef %0, i8 noundef zeroext 88, ptr noundef nonnull %8, i16 noundef zeroext 1)
  br label %.thread106

.thread106:                                       ; preds = %2, %11, %15, %18, %21, %26, %29, %37, %40, %54, %47
  %.9 = phi i32 [ %55, %54 ], [ %48, %47 ], [ %45, %40 ], [ %38, %37 ], [ %35, %29 ], [ %27, %26 ], [ %24, %21 ], [ %19, %18 ], [ %16, %15 ], [ %13, %11 ], [ %9, %2 ]
  call void @llvm.lifetime.end.p0(i64 1, ptr nonnull %8) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr nonnull %7) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr nonnull %6) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr nonnull %5) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr nonnull %4) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr nonnull %3) #2
  ret i32 %.9
}

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}


; Effective O3 passes: CorrelatedValuePropagationPass,EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,JumpThreadingPass,ReassociatePass,SROAPass,SimplifyCFGPass