; LLVM IR from siara-cc/Unishox_Arduino_lib :: src/unishox2.ll (Z11append_bitsPciihi)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@usx_mask = external dso_local global [8 x i32], align 16

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: mustprogress nounwind uwtable
define dso_local noundef i32 @_Z11append_bitsPciihi(ptr noundef %0, i32 noundef %1, i32 noundef %2, i8 noundef zeroext %3, i32 noundef %4) #1 {
  %6 = alloca i32, align 4
  %7 = alloca ptr, align 8
  %8 = alloca i32, align 4
  %9 = alloca i32, align 4
  %10 = alloca i8, align 1
  %11 = alloca i32, align 4
  %12 = alloca i32, align 4
  %13 = alloca i8, align 1
  %14 = alloca i8, align 1
  %15 = alloca i8, align 1
  %16 = alloca i32, align 4
  store ptr %0, ptr %7, align 8, !tbaa !5
  store i32 %1, ptr %8, align 4, !tbaa !9
  store i32 %2, ptr %9, align 4, !tbaa !9
  store i8 %3, ptr %10, align 1, !tbaa !11
  store i32 %4, ptr %11, align 4, !tbaa !9
  br label %17

17:                                               ; preds = %101, %5
  %18 = load i32, ptr %11, align 4, !tbaa !9
  %19 = icmp sgt i32 %18, 0
  br i1 %19, label %20, label %102

20:                                               ; preds = %17
  call void @llvm.lifetime.start.p0(i64 4, ptr %12) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %13) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %14) #2
  %21 = load i32, ptr %9, align 4, !tbaa !9
  %22 = srem i32 %21, 8
  %23 = trunc i32 %22 to i8
  store i8 %23, ptr %14, align 1, !tbaa !11
  call void @llvm.lifetime.start.p0(i64 1, ptr %15) #2
  %24 = load i32, ptr %11, align 4, !tbaa !9
  %25 = trunc i32 %24 to i8
  store i8 %25, ptr %15, align 1, !tbaa !11
  %26 = load i8, ptr %10, align 1, !tbaa !11
  %27 = zext i8 %26 to i32
  %28 = load i8, ptr %15, align 1, !tbaa !11
  %29 = zext i8 %28 to i32
  %30 = sub nsw i32 %29, 1
  %31 = sext i32 %30 to i64
  %32 = getelementptr inbounds [8 x i32], ptr @usx_mask, i64 0, i64 %31
  %33 = load i32, ptr %32, align 4, !tbaa !9
  %34 = and i32 %27, %33
  %35 = trunc i32 %34 to i8
  store i8 %35, ptr %13, align 1, !tbaa !11
  %36 = load i8, ptr %14, align 1, !tbaa !11
  %37 = zext i8 %36 to i32
  %38 = load i8, ptr %13, align 1, !tbaa !11
  %39 = zext i8 %38 to i32
  %40 = ashr i32 %39, %37
  %41 = trunc i32 %40 to i8
  store i8 %41, ptr %13, align 1, !tbaa !11
  %42 = load i8, ptr %15, align 1, !tbaa !11
  %43 = zext i8 %42 to i32
  %44 = load i8, ptr %14, align 1, !tbaa !11
  %45 = zext i8 %44 to i32
  %46 = add nsw i32 %43, %45
  %47 = icmp sgt i32 %46, 8
  br i1 %47, label %48, label %53

48:                                               ; preds = %20
  %49 = load i8, ptr %14, align 1, !tbaa !11
  %50 = zext i8 %49 to i32
  %51 = sub nsw i32 8, %50
  %52 = trunc i32 %51 to i8
  store i8 %52, ptr %15, align 1, !tbaa !11
  br label %53

53:                                               ; preds = %48, %20
  %54 = load i32, ptr %9, align 4, !tbaa !9
  %55 = sdiv i32 %54, 8
  store i32 %55, ptr %12, align 4, !tbaa !9
  %56 = load i32, ptr %12, align 4, !tbaa !9
  %57 = icmp slt i32 %56, 0
  br i1 %57, label %62, label %58

58:                                               ; preds = %53
  %59 = load i32, ptr %8, align 4, !tbaa !9
  %60 = load i32, ptr %12, align 4, !tbaa !9
  %61 = icmp sle i32 %59, %60
  br i1 %61, label %62, label %63

62:                                               ; preds = %58, %53
  store i32 -1, ptr %6, align 4
  store i32 1, ptr %16, align 4
  br label %99

63:                                               ; preds = %58
  %64 = load i8, ptr %14, align 1, !tbaa !11
  %65 = zext i8 %64 to i32
  %66 = icmp eq i32 %65, 0
  br i1 %66, label %67, label %73

67:                                               ; preds = %63
  %68 = load i8, ptr %13, align 1, !tbaa !11
  %69 = load ptr, ptr %7, align 8, !tbaa !5
  %70 = load i32, ptr %12, align 4, !tbaa !9
  %71 = sext i32 %70 to i64
  %72 = getelementptr inbounds i8, ptr %69, i64 %71
  store i8 %68, ptr %72, align 1, !tbaa !11
  br label %84

73:                                               ; preds = %63
  %74 = load i8, ptr %13, align 1, !tbaa !11
  %75 = zext i8 %74 to i32
  %76 = load ptr, ptr %7, align 8, !tbaa !5
  %77 = load i32, ptr %12, align 4, !tbaa !9
  %78 = sext i32 %77 to i64
  %79 = getelementptr inbounds i8, ptr %76, i64 %78
  %80 = load i8, ptr %79, align 1, !tbaa !11
  %81 = sext i8 %80 to i32
  %82 = or i32 %81, %75
  %83 = trunc i32 %82 to i8
  store i8 %83, ptr %79, align 1, !tbaa !11
  br label %84

84:                                               ; preds = %73, %67
  %85 = load i8, ptr %15, align 1, !tbaa !11
  %86 = zext i8 %85 to i32
  %87 = load i8, ptr %10, align 1, !tbaa !11
  %88 = zext i8 %87 to i32
  %89 = shl i32 %88, %86
  %90 = trunc i32 %89 to i8
  store i8 %90, ptr %10, align 1, !tbaa !11
  %91 = load i8, ptr %15, align 1, !tbaa !11
  %92 = zext i8 %91 to i32
  %93 = load i32, ptr %9, align 4, !tbaa !9
  %94 = add nsw i32 %93, %92
  store i32 %94, ptr %9, align 4, !tbaa !9
  %95 = load i8, ptr %15, align 1, !tbaa !11
  %96 = zext i8 %95 to i32
  %97 = load i32, ptr %11, align 4, !tbaa !9
  %98 = sub nsw i32 %97, %96
  store i32 %98, ptr %11, align 4, !tbaa !9
  store i32 0, ptr %16, align 4
  br label %99

99:                                               ; preds = %84, %62
  call void @llvm.lifetime.end.p0(i64 1, ptr %15) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %14) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %13) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %12) #2
  %100 = load i32, ptr %16, align 4
  switch i32 %100, label %106 [
    i32 0, label %101
    i32 1, label %104
  ]

101:                                              ; preds = %99
  br label %17, !llvm.loop !12

102:                                              ; preds = %17
  %103 = load i32, ptr %9, align 4, !tbaa !9
  store i32 %103, ptr %6, align 4
  br label %104

104:                                              ; preds = %102, %99
  %105 = load i32, ptr %6, align 4
  ret i32 %105

106:                                              ; preds = %99
  unreachable
}

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { mustprogress nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}
!11 = !{!7, !7, i64 0}
!12 = distinct !{!12, !13}
!13 = !{!"llvm.loop.mustprogress"}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@usx_mask = external dso_local local_unnamed_addr global [8 x i32], align 16

; Function Attrs: mustprogress nofree norecurse nosync nounwind memory(read, argmem: readwrite, inaccessiblemem: none) uwtable
define dso_local noundef i32 @_Z11append_bitsPciihi(ptr nocapture noundef %0, i32 noundef %1, i32 noundef %2, i8 noundef zeroext %3, i32 noundef %4) local_unnamed_addr #0 {
  %6 = icmp sgt i32 %4, 0
  br i1 %6, label %.lr.ph, label %.thread

.lr.ph:                                           ; preds = %5, %32
  %.03145 = phi i32 [ %36, %32 ], [ %2, %5 ]
  %.03344 = phi i32 [ %37, %32 ], [ %4, %5 ]
  %.03543 = phi i8 [ %35, %32 ], [ %3, %5 ]
  %7 = srem i32 %.03145, 8
  %8 = zext i8 %.03543 to i32
  %9 = and i32 %.03344, 255
  %10 = add nsw i32 %9, -1
  %11 = sext i32 %10 to i64
  %12 = getelementptr inbounds [8 x i32], ptr @usx_mask, i64 0, i64 %11
  %13 = load i32, ptr %12, align 4, !tbaa !5
  %14 = trunc i32 %13 to i8
  %15 = and i8 %.03543, %14
  %16 = and i32 %7, 255
  %17 = zext i8 %15 to i32
  %18 = lshr i32 %17, %16
  %19 = trunc nuw i32 %18 to i8
  %20 = add nuw nsw i32 %16, %9
  %21 = icmp ugt i32 %20, 8
  %22 = sub nsw i32 8, %7
  %spec.select = select i1 %21, i32 %22, i32 %.03344
  %23 = sdiv i32 %.03145, 8
  %24 = icmp sgt i32 %.03145, -8
  %.not = icmp slt i32 %23, %1
  %or.cond = and i1 %24, %.not
  br i1 %or.cond, label %25, label %.thread

25:                                               ; preds = %.lr.ph
  %26 = icmp eq i32 %16, 0
  %27 = zext nneg i32 %23 to i64
  %28 = getelementptr inbounds i8, ptr %0, i64 %27
  br i1 %26, label %32, label %29

29:                                               ; preds = %25
  %30 = load i8, ptr %28, align 1, !tbaa !9
  %31 = or i8 %30, %19
  br label %32

32:                                               ; preds = %25, %29
  %.sink = phi i8 [ %31, %29 ], [ %19, %25 ]
  store i8 %.sink, ptr %28, align 1, !tbaa !9
  %33 = and i32 %spec.select, 255
  %34 = shl i32 %8, %33
  %35 = trunc i32 %34 to i8
  %36 = add nsw i32 %33, %.03145
  %37 = sub nsw i32 %.03344, %33
  %38 = icmp sgt i32 %37, 0
  br i1 %38, label %.lr.ph, label %.thread

.thread:                                          ; preds = %32, %.lr.ph, %5
  %.2 = phi i32 [ %2, %5 ], [ -1, %.lr.ph ], [ %36, %32 ]
  ret i32 %.2
}

attributes #0 = { mustprogress nofree norecurse nosync nounwind memory(read, argmem: readwrite, inaccessiblemem: none) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C++ TBAA"}
!9 = !{!7, !7, i64 0}


; Effective O3 passes: EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,JumpThreadingPass,LoopRotatePass,LoopSimplifyPass,LoopUnrollPass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass