; LLVM IR from cpuimage/cpuimagelib :: cpuimage (hsv2rgb)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nounwind uwtable
define dso_local void @hsv2rgb(ptr noundef %0, ptr noundef %1, ptr noundef %2, ptr noundef %3, ptr noundef %4, ptr noundef %5) #1 {
  %7 = alloca ptr, align 8
  %8 = alloca ptr, align 8
  %9 = alloca ptr, align 8
  %10 = alloca ptr, align 8
  %11 = alloca ptr, align 8
  %12 = alloca ptr, align 8
  %13 = alloca i32, align 4
  %14 = alloca i32, align 4
  %15 = alloca i32, align 4
  %16 = alloca float, align 4
  %17 = alloca i32, align 4
  %18 = alloca i32, align 4
  %19 = alloca i32, align 4
  %20 = alloca i32, align 4
  store ptr %0, ptr %7, align 8, !tbaa !5
  store ptr %1, ptr %8, align 8, !tbaa !5
  store ptr %2, ptr %9, align 8, !tbaa !5
  store ptr %3, ptr %10, align 8, !tbaa !5
  store ptr %4, ptr %11, align 8, !tbaa !5
  store ptr %5, ptr %12, align 8, !tbaa !5
  %21 = load ptr, ptr %8, align 8, !tbaa !5
  %22 = load i8, ptr %21, align 1, !tbaa !9
  %23 = zext i8 %22 to i32
  %24 = icmp sgt i32 %23, 0
  br i1 %24, label %25, label %121

25:                                               ; preds = %6
  call void @llvm.lifetime.start.p0(i64 4, ptr %13) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %14) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %15) #2
  %26 = load ptr, ptr %9, align 8, !tbaa !5
  %27 = load i8, ptr %26, align 1, !tbaa !9
  %28 = zext i8 %27 to i32
  store i32 %28, ptr %13, align 4, !tbaa !10
  %29 = load ptr, ptr %9, align 8, !tbaa !5
  %30 = load i8, ptr %29, align 1, !tbaa !9
  %31 = zext i8 %30 to i32
  store i32 %31, ptr %14, align 4, !tbaa !10
  %32 = load ptr, ptr %9, align 8, !tbaa !5
  %33 = load i8, ptr %32, align 1, !tbaa !9
  %34 = zext i8 %33 to i32
  store i32 %34, ptr %15, align 4, !tbaa !10
  call void @llvm.lifetime.start.p0(i64 4, ptr %16) #2
  %35 = load ptr, ptr %7, align 8, !tbaa !5
  %36 = load i8, ptr %35, align 1, !tbaa !9
  %37 = zext i8 %36 to i32
  %38 = sitofp i32 %37 to float
  %39 = fmul float %38, 0x3FA1111120000000
  store float %39, ptr %16, align 4, !tbaa !12
  call void @llvm.lifetime.start.p0(i64 4, ptr %17) #2
  %40 = load float, ptr %16, align 4, !tbaa !12
  %41 = fptosi float %40 to i32
  store i32 %41, ptr %17, align 4, !tbaa !10
  call void @llvm.lifetime.start.p0(i64 4, ptr %18) #2
  %42 = load float, ptr %16, align 4, !tbaa !12
  %43 = load i32, ptr %17, align 4, !tbaa !10
  %44 = sitofp i32 %43 to float
  %45 = fsub float %42, %44
  %46 = fmul float 2.560000e+02, %45
  %47 = fptosi float %46 to i32
  store i32 %47, ptr %18, align 4, !tbaa !10
  call void @llvm.lifetime.start.p0(i64 4, ptr %19) #2
  %48 = load ptr, ptr %9, align 8, !tbaa !5
  %49 = load i8, ptr %48, align 1, !tbaa !9
  %50 = zext i8 %49 to i32
  %51 = load ptr, ptr %8, align 8, !tbaa !5
  %52 = load i8, ptr %51, align 1, !tbaa !9
  %53 = zext i8 %52 to i32
  %54 = mul nsw i32 %50, %53
  %55 = ashr i32 %54, 8
  store i32 %55, ptr %19, align 4, !tbaa !10
  call void @llvm.lifetime.start.p0(i64 4, ptr %20) #2
  %56 = load i32, ptr %19, align 4, !tbaa !10
  %57 = load i32, ptr %18, align 4, !tbaa !10
  %58 = mul nsw i32 %56, %57
  store i32 %58, ptr %20, align 4, !tbaa !10
  %59 = load i32, ptr %17, align 4, !tbaa !10
  switch i32 %59, label %110 [
    i32 0, label %60
    i32 1, label %68
    i32 2, label %78
    i32 3, label %86
    i32 4, label %94
    i32 5, label %102
  ]

60:                                               ; preds = %25
  %61 = load i32, ptr %19, align 4, !tbaa !10
  %62 = load i32, ptr %15, align 4, !tbaa !10
  %63 = sub nsw i32 %62, %61
  store i32 %63, ptr %15, align 4, !tbaa !10
  %64 = load i32, ptr %15, align 4, !tbaa !10
  %65 = load i32, ptr %20, align 4, !tbaa !10
  %66 = ashr i32 %65, 8
  %67 = add nsw i32 %64, %66
  store i32 %67, ptr %14, align 4, !tbaa !10
  br label %111

68:                                               ; preds = %25
  %69 = load ptr, ptr %9, align 8, !tbaa !5
  %70 = load i8, ptr %69, align 1, !tbaa !9
  %71 = zext i8 %70 to i32
  %72 = load i32, ptr %20, align 4, !tbaa !10
  %73 = ashr i32 %72, 8
  %74 = sub nsw i32 %71, %73
  store i32 %74, ptr %13, align 4, !tbaa !10
  %75 = load i32, ptr %19, align 4, !tbaa !10
  %76 = load i32, ptr %15, align 4, !tbaa !10
  %77 = sub nsw i32 %76, %75
  store i32 %77, ptr %15, align 4, !tbaa !10
  br label %111

78:                                               ; preds = %25
  %79 = load i32, ptr %19, align 4, !tbaa !10
  %80 = load i32, ptr %13, align 4, !tbaa !10
  %81 = sub nsw i32 %80, %79
  store i32 %81, ptr %13, align 4, !tbaa !10
  %82 = load i32, ptr %13, align 4, !tbaa !10
  %83 = load i32, ptr %20, align 4, !tbaa !10
  %84 = ashr i32 %83, 8
  %85 = add nsw i32 %82, %84
  store i32 %85, ptr %15, align 4, !tbaa !10
  br label %111

86:                                               ; preds = %25
  %87 = load i32, ptr %19, align 4, !tbaa !10
  %88 = load i32, ptr %13, align 4, !tbaa !10
  %89 = sub nsw i32 %88, %87
  store i32 %89, ptr %13, align 4, !tbaa !10
  %90 = load i32, ptr %20, align 4, !tbaa !10
  %91 = ashr i32 %90, 8
  %92 = load i32, ptr %14, align 4, !tbaa !10
  %93 = sub nsw i32 %92, %91
  store i32 %93, ptr %14, align 4, !tbaa !10
  br label %111

94:                                               ; preds = %25
  %95 = load i32, ptr %19, align 4, !tbaa !10
  %96 = load i32, ptr %14, align 4, !tbaa !10
  %97 = sub nsw i32 %96, %95
  store i32 %97, ptr %14, align 4, !tbaa !10
  %98 = load i32, ptr %14, align 4, !tbaa !10
  %99 = load i32, ptr %20, align 4, !tbaa !10
  %100 = ashr i32 %99, 8
  %101 = add nsw i32 %98, %100
  store i32 %101, ptr %13, align 4, !tbaa !10
  br label %111

102:                                              ; preds = %25
  %103 = load i32, ptr %19, align 4, !tbaa !10
  %104 = load i32, ptr %14, align 4, !tbaa !10
  %105 = sub nsw i32 %104, %103
  store i32 %105, ptr %14, align 4, !tbaa !10
  %106 = load i32, ptr %20, align 4, !tbaa !10
  %107 = ashr i32 %106, 8
  %108 = load i32, ptr %15, align 4, !tbaa !10
  %109 = sub nsw i32 %108, %107
  store i32 %109, ptr %15, align 4, !tbaa !10
  br label %111

110:                                              ; preds = %25
  br label %111

111:                                              ; preds = %110, %102, %94, %86, %78, %68, %60
  %112 = load i32, ptr %13, align 4, !tbaa !10
  %113 = trunc i32 %112 to i8
  %114 = load ptr, ptr %10, align 8, !tbaa !5
  store i8 %113, ptr %114, align 1, !tbaa !9
  %115 = load i32, ptr %14, align 4, !tbaa !10
  %116 = trunc i32 %115 to i8
  %117 = load ptr, ptr %11, align 8, !tbaa !5
  store i8 %116, ptr %117, align 1, !tbaa !9
  %118 = load i32, ptr %15, align 4, !tbaa !10
  %119 = trunc i32 %118 to i8
  %120 = load ptr, ptr %12, align 8, !tbaa !5
  store i8 %119, ptr %120, align 1, !tbaa !9
  call void @llvm.lifetime.end.p0(i64 4, ptr %20) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %19) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %18) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %17) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %16) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %15) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %14) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %13) #2
  br label %131

121:                                              ; preds = %6
  %122 = load ptr, ptr %9, align 8, !tbaa !5
  %123 = load i8, ptr %122, align 1, !tbaa !9
  %124 = load ptr, ptr %10, align 8, !tbaa !5
  store i8 %123, ptr %124, align 1, !tbaa !9
  %125 = load ptr, ptr %9, align 8, !tbaa !5
  %126 = load i8, ptr %125, align 1, !tbaa !9
  %127 = load ptr, ptr %11, align 8, !tbaa !5
  store i8 %126, ptr %127, align 1, !tbaa !9
  %128 = load ptr, ptr %9, align 8, !tbaa !5
  %129 = load i8, ptr %128, align 1, !tbaa !9
  %130 = load ptr, ptr %12, align 8, !tbaa !5
  store i8 %129, ptr %130, align 1, !tbaa !9
  br label %131

131:                                              ; preds = %121, %111
  ret void
}

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!7, !7, i64 0}
!10 = !{!11, !11, i64 0}
!11 = !{!"int", !7, i64 0}
!12 = !{!13, !13, i64 0}
!13 = !{!"float", !7, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nofree norecurse nosync nounwind willreturn memory(argmem: readwrite) uwtable
define dso_local void @hsv2rgb(ptr nocapture noundef readonly %0, ptr nocapture noundef readonly %1, ptr nocapture noundef readonly %2, ptr nocapture noundef writeonly %3, ptr nocapture noundef writeonly %4, ptr nocapture noundef writeonly %5) local_unnamed_addr #0 {
  %7 = load i8, ptr %1, align 1, !tbaa !5
  %.not = icmp eq i8 %7, 0
  br i1 %.not, label %51, label %8

8:                                                ; preds = %6
  %9 = zext i8 %7 to i32
  %10 = load i8, ptr %2, align 1, !tbaa !5
  %11 = zext i8 %10 to i32
  %12 = load i8, ptr %0, align 1, !tbaa !5
  %13 = uitofp i8 %12 to float
  %14 = fmul float %13, 0x3FA1111120000000
  %15 = fptosi float %14 to i32
  %16 = sitofp i32 %15 to float
  %17 = fsub float %14, %16
  %18 = fmul float %17, 2.560000e+02
  %19 = fptosi float %18 to i32
  %20 = mul nuw nsw i32 %11, %9
  %21 = lshr i32 %20, 8
  %22 = mul nsw i32 %21, %19
  switch i32 %15, label %47 [
    i32 0, label %23
    i32 1, label %27
    i32 2, label %31
    i32 3, label %35
    i32 4, label %39
    i32 5, label %43
  ]

23:                                               ; preds = %8
  %24 = sub nsw i32 %11, %21
  %25 = ashr i32 %22, 8
  %26 = add nsw i32 %25, %24
  br label %47

27:                                               ; preds = %8
  %28 = ashr i32 %22, 8
  %29 = sub nsw i32 %11, %28
  %30 = sub nsw i32 %11, %21
  br label %47

31:                                               ; preds = %8
  %32 = sub nsw i32 %11, %21
  %33 = ashr i32 %22, 8
  %34 = add nsw i32 %33, %32
  br label %47

35:                                               ; preds = %8
  %36 = sub nsw i32 %11, %21
  %37 = ashr i32 %22, 8
  %38 = sub nsw i32 %11, %37
  br label %47

39:                                               ; preds = %8
  %40 = sub nsw i32 %11, %21
  %41 = ashr i32 %22, 8
  %42 = add nsw i32 %41, %40
  br label %47

43:                                               ; preds = %8
  %44 = sub nsw i32 %11, %21
  %45 = ashr i32 %22, 8
  %46 = sub nsw i32 %11, %45
  br label %47

47:                                               ; preds = %8, %43, %39, %35, %31, %27, %23
  %.049 = phi i32 [ %11, %8 ], [ %46, %43 ], [ %11, %39 ], [ %11, %35 ], [ %34, %31 ], [ %30, %27 ], [ %24, %23 ]
  %.048 = phi i32 [ %11, %8 ], [ %44, %43 ], [ %40, %39 ], [ %38, %35 ], [ %11, %31 ], [ %11, %27 ], [ %26, %23 ]
  %.0 = phi i32 [ %11, %8 ], [ %11, %43 ], [ %42, %39 ], [ %36, %35 ], [ %32, %31 ], [ %29, %27 ], [ %11, %23 ]
  %48 = trunc i32 %.0 to i8
  store i8 %48, ptr %3, align 1, !tbaa !5
  %49 = trunc i32 %.048 to i8
  store i8 %49, ptr %4, align 1, !tbaa !5
  %50 = trunc i32 %.049 to i8
  br label %54

51:                                               ; preds = %6
  %52 = load i8, ptr %2, align 1, !tbaa !5
  store i8 %52, ptr %3, align 1, !tbaa !5
  store i8 %52, ptr %4, align 1, !tbaa !5
  %53 = load i8, ptr %2, align 1, !tbaa !5
  br label %54

54:                                               ; preds = %51, %47
  %storemerge = phi i8 [ %53, %51 ], [ %50, %47 ]
  store i8 %storemerge, ptr %5, align 1, !tbaa !5
  ret void
}

attributes #0 = { mustprogress nofree norecurse nosync nounwind willreturn memory(argmem: readwrite) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"omnipotent char", !7, i64 0}
!7 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass