; LLVM IR from ctlst-tech/catpilot :: bsp/mcu/core/stm32/h753/hal/src (stm32h7xx_hal_adc)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.ADC_HandleTypeDef = type { ptr, %struct.ADC_InitTypeDef, ptr, i32, i32, i32, %struct.ADC_InjectionConfigTypeDef }
%struct.ADC_InitTypeDef = type { i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, %struct.ADC_OversamplingTypeDef }
%struct.ADC_OversamplingTypeDef = type { i32, i32, i32, i32 }
%struct.ADC_InjectionConfigTypeDef = type { i32, i32 }
%struct.ADC_TypeDef = type { i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, [4 x i32], i32, i32, i32, i32, [4 x i32], i32, i32, i32, i32, [4 x i32], i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32 }

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: inlinehint nounwind uwtable
declare hidden i32 @LL_ADC_GetMultimode(ptr noundef) #1

; Function Attrs: nounwind uwtable
define dso_local i32 @HAL_ADC_PollForConversion(ptr noundef %0, i32 noundef %1) #2 {
  %3 = alloca i32, align 4
  %4 = alloca ptr, align 8
  %5 = alloca i32, align 4
  %6 = alloca i32, align 4
  %7 = alloca i32, align 4
  %8 = alloca i32, align 4
  %9 = alloca ptr, align 8
  %10 = alloca i32, align 4
  %11 = alloca i32, align 4
  store ptr %0, ptr %4, align 8, !tbaa !5
  store i32 %1, ptr %5, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 4, ptr %6) #4
  call void @llvm.lifetime.start.p0(i64 4, ptr %7) #4
  call void @llvm.lifetime.start.p0(i64 4, ptr %8) #4
  call void @llvm.lifetime.start.p0(i64 8, ptr %9) #4
  call void @llvm.lifetime.start.p0(i64 4, ptr %10) #4
  %12 = load ptr, ptr %4, align 8, !tbaa !5
  %13 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %12, i32 0, i32 0
  %14 = load ptr, ptr %13, align 8, !tbaa !11
  %15 = icmp eq ptr %14, inttoptr (i64 1073881088 to ptr)
  br i1 %15, label %21, label %16

16:                                               ; preds = %2
  %17 = load ptr, ptr %4, align 8, !tbaa !5
  %18 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %17, i32 0, i32 0
  %19 = load ptr, ptr %18, align 8, !tbaa !11
  %20 = icmp eq ptr %19, inttoptr (i64 1073881344 to ptr)
  br label %21

21:                                               ; preds = %16, %2
  %22 = phi i1 [ true, %2 ], [ %20, %16 ]
  %23 = zext i1 %22 to i64
  %24 = select i1 %22, ptr inttoptr (i64 1073881856 to ptr), ptr inttoptr (i64 1476551424 to ptr)
  %25 = call i32 @LL_ADC_GetMultimode(ptr noundef %24)
  store i32 %25, ptr %10, align 4, !tbaa !9
  %26 = load ptr, ptr %4, align 8, !tbaa !5
  %27 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %26, i32 0, i32 1
  %28 = getelementptr inbounds %struct.ADC_InitTypeDef, ptr %27, i32 0, i32 3
  %29 = load i32, ptr %28, align 4, !tbaa !16
  %30 = zext i32 %29 to i64
  %31 = icmp eq i64 %30, 8
  br i1 %31, label %32, label %33

32:                                               ; preds = %21
  store i32 8, ptr %7, align 4, !tbaa !9
  br label %90

33:                                               ; preds = %21
  %34 = load i32, ptr %10, align 4, !tbaa !9
  %35 = zext i32 %34 to i64
  %36 = icmp eq i64 %35, 0
  br i1 %36, label %45, label %37

37:                                               ; preds = %33
  %38 = load i32, ptr %10, align 4, !tbaa !9
  %39 = zext i32 %38 to i64
  %40 = icmp eq i64 %39, 5
  br i1 %40, label %45, label %41

41:                                               ; preds = %37
  %42 = load i32, ptr %10, align 4, !tbaa !9
  %43 = zext i32 %42 to i64
  %44 = icmp eq i64 %43, 9
  br i1 %44, label %45, label %63

45:                                               ; preds = %41, %37, %33
  %46 = load ptr, ptr %4, align 8, !tbaa !5
  %47 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %46, i32 0, i32 0
  %48 = load ptr, ptr %47, align 8, !tbaa !11
  %49 = getelementptr inbounds %struct.ADC_TypeDef, ptr %48, i32 0, i32 3
  %50 = load volatile i32, ptr %49, align 4, !tbaa !17
  %51 = zext i32 %50 to i64
  %52 = and i64 %51, 1
  %53 = icmp ne i64 %52, 0
  br i1 %53, label %54, label %61

54:                                               ; preds = %45
  %55 = load ptr, ptr %4, align 8, !tbaa !5
  %56 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %55, i32 0, i32 4
  %57 = load volatile i32, ptr %56, align 4, !tbaa !19
  %58 = zext i32 %57 to i64
  %59 = or i64 %58, 32
  %60 = trunc i64 %59 to i32
  store volatile i32 %60, ptr %56, align 4, !tbaa !19
  store i32 1, ptr %3, align 4
  store i32 1, ptr %11, align 4
  br label %260

61:                                               ; preds = %45
  store i32 4, ptr %7, align 4, !tbaa !9
  br label %62

62:                                               ; preds = %61
  br label %89

63:                                               ; preds = %41
  %64 = load ptr, ptr %4, align 8, !tbaa !5
  %65 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %64, i32 0, i32 0
  %66 = load ptr, ptr %65, align 8, !tbaa !11
  %67 = icmp eq ptr %66, inttoptr (i64 1073881088 to ptr)
  br i1 %67, label %73, label %68

68:                                               ; preds = %63
  %69 = load ptr, ptr %4, align 8, !tbaa !5
  %70 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %69, i32 0, i32 0
  %71 = load ptr, ptr %70, align 8, !tbaa !11
  %72 = icmp eq ptr %71, inttoptr (i64 1073881344 to ptr)
  br label %73

73:                                               ; preds = %68, %63
  %74 = phi i1 [ true, %63 ], [ %72, %68 ]
  %75 = zext i1 %74 to i64
  %76 = select i1 %74, ptr inttoptr (i64 1073881856 to ptr), ptr inttoptr (i64 1476551424 to ptr)
  %77 = call i32 @LL_ADC_GetMultiDMATransfer(ptr noundef %76)
  %78 = zext i32 %77 to i64
  %79 = icmp ne i64 %78, 0
  br i1 %79, label %80, label %87

80:                                               ; preds = %73
  %81 = load ptr, ptr %4, align 8, !tbaa !5
  %82 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %81, i32 0, i32 4
  %83 = load volatile i32, ptr %82, align 4, !tbaa !19
  %84 = zext i32 %83 to i64
  %85 = or i64 %84, 32
  %86 = trunc i64 %85 to i32
  store volatile i32 %86, ptr %82, align 4, !tbaa !19
  store i32 1, ptr %3, align 4
  store i32 1, ptr %11, align 4
  br label %260

87:                                               ; preds = %73
  store i32 4, ptr %7, align 4, !tbaa !9
  br label %88

88:                                               ; preds = %87
  br label %89

89:                                               ; preds = %88, %62
  br label %90

90:                                               ; preds = %89, %32
  %91 = call i32 @HAL_GetTick()
  store i32 %91, ptr %6, align 4, !tbaa !9
  br label %92

92:                                               ; preds = %139, %90
  %93 = load ptr, ptr %4, align 8, !tbaa !5
  %94 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %93, i32 0, i32 0
  %95 = load ptr, ptr %94, align 8, !tbaa !11
  %96 = getelementptr inbounds %struct.ADC_TypeDef, ptr %95, i32 0, i32 0
  %97 = load volatile i32, ptr %96, align 4, !tbaa !20
  %98 = load i32, ptr %7, align 4, !tbaa !9
  %99 = and i32 %97, %98
  %100 = zext i32 %99 to i64
  %101 = icmp eq i64 %100, 0
  br i1 %101, label %102, label %140

102:                                              ; preds = %92
  %103 = load i32, ptr %5, align 4, !tbaa !9
  %104 = icmp ne i32 %103, -1
  br i1 %104, label %105, label %139

105:                                              ; preds = %102
  %106 = call i32 @HAL_GetTick()
  %107 = load i32, ptr %6, align 4, !tbaa !9
  %108 = sub i32 %106, %107
  %109 = load i32, ptr %5, align 4, !tbaa !9
  %110 = icmp ugt i32 %108, %109
  br i1 %110, label %115, label %111

111:                                              ; preds = %105
  %112 = load i32, ptr %5, align 4, !tbaa !9
  %113 = zext i32 %112 to i64
  %114 = icmp eq i64 %113, 0
  br i1 %114, label %115, label %138

115:                                              ; preds = %111, %105
  %116 = load ptr, ptr %4, align 8, !tbaa !5
  %117 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %116, i32 0, i32 0
  %118 = load ptr, ptr %117, align 8, !tbaa !11
  %119 = getelementptr inbounds %struct.ADC_TypeDef, ptr %118, i32 0, i32 0
  %120 = load volatile i32, ptr %119, align 4, !tbaa !20
  %121 = load i32, ptr %7, align 4, !tbaa !9
  %122 = and i32 %120, %121
  %123 = zext i32 %122 to i64
  %124 = icmp eq i64 %123, 0
  br i1 %124, label %125, label %137

125:                                              ; preds = %115
  %126 = load ptr, ptr %4, align 8, !tbaa !5
  %127 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %126, i32 0, i32 4
  %128 = load volatile i32, ptr %127, align 4, !tbaa !19
  %129 = zext i32 %128 to i64
  %130 = or i64 %129, 4
  %131 = trunc i64 %130 to i32
  store volatile i32 %131, ptr %127, align 4, !tbaa !19
  br label %132

132:                                              ; preds = %125
  %133 = load ptr, ptr %4, align 8, !tbaa !5
  %134 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %133, i32 0, i32 3
  store i32 0, ptr %134, align 8, !tbaa !21
  br label %135

135:                                              ; preds = %132
  br label %136

136:                                              ; preds = %135
  store i32 3, ptr %3, align 4
  store i32 1, ptr %11, align 4
  br label %260

137:                                              ; preds = %115
  br label %138

138:                                              ; preds = %137, %111
  br label %139

139:                                              ; preds = %138, %102
  br label %92, !llvm.loop !22

140:                                              ; preds = %92
  %141 = load ptr, ptr %4, align 8, !tbaa !5
  %142 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %141, i32 0, i32 4
  %143 = load volatile i32, ptr %142, align 4, !tbaa !19
  %144 = zext i32 %143 to i64
  %145 = or i64 %144, 512
  %146 = trunc i64 %145 to i32
  store volatile i32 %146, ptr %142, align 4, !tbaa !19
  %147 = load ptr, ptr %4, align 8, !tbaa !5
  %148 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %147, i32 0, i32 0
  %149 = load ptr, ptr %148, align 8, !tbaa !11
  %150 = call i32 @LL_ADC_REG_IsTriggerSourceSWStart(ptr noundef %149)
  %151 = zext i32 %150 to i64
  %152 = icmp ne i64 %151, 0
  br i1 %152, label %153, label %190

153:                                              ; preds = %140
  %154 = load ptr, ptr %4, align 8, !tbaa !5
  %155 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %154, i32 0, i32 1
  %156 = getelementptr inbounds %struct.ADC_InitTypeDef, ptr %155, i32 0, i32 5
  %157 = load i32, ptr %156, align 4, !tbaa !24
  %158 = icmp eq i32 %157, 0
  br i1 %158, label %159, label %190

159:                                              ; preds = %153
  %160 = load ptr, ptr %4, align 8, !tbaa !5
  %161 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %160, i32 0, i32 0
  %162 = load ptr, ptr %161, align 8, !tbaa !11
  %163 = getelementptr inbounds %struct.ADC_TypeDef, ptr %162, i32 0, i32 0
  %164 = load volatile i32, ptr %163, align 4, !tbaa !20
  %165 = zext i32 %164 to i64
  %166 = and i64 %165, 8
  %167 = icmp eq i64 %166, 8
  br i1 %167, label %168, label %189

168:                                              ; preds = %159
  %169 = load ptr, ptr %4, align 8, !tbaa !5
  %170 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %169, i32 0, i32 4
  %171 = load volatile i32, ptr %170, align 4, !tbaa !19
  %172 = zext i32 %171 to i64
  %173 = and i64 %172, -257
  %174 = trunc i64 %173 to i32
  store volatile i32 %174, ptr %170, align 4, !tbaa !19
  %175 = load ptr, ptr %4, align 8, !tbaa !5
  %176 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %175, i32 0, i32 4
  %177 = load volatile i32, ptr %176, align 4, !tbaa !19
  %178 = zext i32 %177 to i64
  %179 = and i64 %178, 4096
  %180 = icmp eq i64 %179, 0
  br i1 %180, label %181, label %188

181:                                              ; preds = %168
  %182 = load ptr, ptr %4, align 8, !tbaa !5
  %183 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %182, i32 0, i32 4
  %184 = load volatile i32, ptr %183, align 4, !tbaa !19
  %185 = zext i32 %184 to i64
  %186 = or i64 %185, 1
  %187 = trunc i64 %186 to i32
  store volatile i32 %187, ptr %183, align 4, !tbaa !19
  br label %188

188:                                              ; preds = %181, %168
  br label %189

189:                                              ; preds = %188, %159
  br label %190

190:                                              ; preds = %189, %153, %140
  %191 = load ptr, ptr %4, align 8, !tbaa !5
  %192 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %191, i32 0, i32 0
  %193 = load ptr, ptr %192, align 8, !tbaa !11
  %194 = icmp eq ptr %193, inttoptr (i64 1073881344 to ptr)
  br i1 %194, label %195, label %196

195:                                              ; preds = %190
  br label %200

196:                                              ; preds = %190
  %197 = load ptr, ptr %4, align 8, !tbaa !5
  %198 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %197, i32 0, i32 0
  %199 = load ptr, ptr %198, align 8, !tbaa !11
  br label %200

200:                                              ; preds = %196, %195
  %201 = phi ptr [ inttoptr (i64 1073881088 to ptr), %195 ], [ %199, %196 ]
  %202 = load ptr, ptr %4, align 8, !tbaa !5
  %203 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %202, i32 0, i32 0
  %204 = load ptr, ptr %203, align 8, !tbaa !11
  %205 = icmp eq ptr %201, %204
  br i1 %205, label %218, label %206

206:                                              ; preds = %200
  %207 = load i32, ptr %10, align 4, !tbaa !9
  %208 = zext i32 %207 to i64
  %209 = icmp eq i64 %208, 0
  br i1 %209, label %218, label %210

210:                                              ; preds = %206
  %211 = load i32, ptr %10, align 4, !tbaa !9
  %212 = zext i32 %211 to i64
  %213 = icmp eq i64 %212, 5
  br i1 %213, label %218, label %214

214:                                              ; preds = %210
  %215 = load i32, ptr %10, align 4, !tbaa !9
  %216 = zext i32 %215 to i64
  %217 = icmp eq i64 %216, 9
  br i1 %217, label %218, label %224

218:                                              ; preds = %214, %210, %206, %200
  %219 = load ptr, ptr %4, align 8, !tbaa !5
  %220 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %219, i32 0, i32 0
  %221 = load ptr, ptr %220, align 8, !tbaa !11
  %222 = getelementptr inbounds %struct.ADC_TypeDef, ptr %221, i32 0, i32 3
  %223 = load volatile i32, ptr %222, align 4, !tbaa !17
  store i32 %223, ptr %8, align 4, !tbaa !9
  br label %239

224:                                              ; preds = %214
  %225 = load ptr, ptr %4, align 8, !tbaa !5
  %226 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %225, i32 0, i32 0
  %227 = load ptr, ptr %226, align 8, !tbaa !11
  %228 = icmp eq ptr %227, inttoptr (i64 1073881344 to ptr)
  br i1 %228, label %229, label %230

229:                                              ; preds = %224
  br label %234

230:                                              ; preds = %224
  %231 = load ptr, ptr %4, align 8, !tbaa !5
  %232 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %231, i32 0, i32 0
  %233 = load ptr, ptr %232, align 8, !tbaa !11
  br label %234

234:                                              ; preds = %230, %229
  %235 = phi ptr [ inttoptr (i64 1073881088 to ptr), %229 ], [ %233, %230 ]
  store ptr %235, ptr %9, align 8, !tbaa !5
  %236 = load ptr, ptr %9, align 8, !tbaa !5
  %237 = getelementptr inbounds %struct.ADC_TypeDef, ptr %236, i32 0, i32 3
  %238 = load volatile i32, ptr %237, align 4, !tbaa !17
  store i32 %238, ptr %8, align 4, !tbaa !9
  br label %239

239:                                              ; preds = %234, %218
  %240 = load i32, ptr %7, align 4, !tbaa !9
  %241 = zext i32 %240 to i64
  %242 = icmp eq i64 %241, 8
  br i1 %242, label %243, label %248

243:                                              ; preds = %239
  %244 = load ptr, ptr %4, align 8, !tbaa !5
  %245 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %244, i32 0, i32 0
  %246 = load ptr, ptr %245, align 8, !tbaa !11
  %247 = getelementptr inbounds %struct.ADC_TypeDef, ptr %246, i32 0, i32 0
  store volatile i32 8, ptr %247, align 4, !tbaa !20
  br label %259

248:                                              ; preds = %239
  %249 = load i32, ptr %8, align 4, !tbaa !9
  %250 = zext i32 %249 to i64
  %251 = and i64 %250, 16384
  %252 = icmp eq i64 %251, 0
  br i1 %252, label %253, label %258

253:                                              ; preds = %248
  %254 = load ptr, ptr %4, align 8, !tbaa !5
  %255 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %254, i32 0, i32 0
  %256 = load ptr, ptr %255, align 8, !tbaa !11
  %257 = getelementptr inbounds %struct.ADC_TypeDef, ptr %256, i32 0, i32 0
  store volatile i32 12, ptr %257, align 4, !tbaa !20
  br label %258

258:                                              ; preds = %253, %248
  br label %259

259:                                              ; preds = %258, %243
  store i32 0, ptr %3, align 4
  store i32 1, ptr %11, align 4
  br label %260

260:                                              ; preds = %259, %136, %80, %54
  call void @llvm.lifetime.end.p0(i64 4, ptr %10) #4
  call void @llvm.lifetime.end.p0(i64 8, ptr %9) #4
  call void @llvm.lifetime.end.p0(i64 4, ptr %8) #4
  call void @llvm.lifetime.end.p0(i64 4, ptr %7) #4
  call void @llvm.lifetime.end.p0(i64 4, ptr %6) #4
  %261 = load i32, ptr %3, align 4
  ret i32 %261
}

; Function Attrs: inlinehint nounwind uwtable
declare hidden i32 @LL_ADC_GetMultiDMATransfer(ptr noundef) #1

declare i32 @HAL_GetTick() #3

; Function Attrs: inlinehint nounwind uwtable
declare hidden i32 @LL_ADC_REG_IsTriggerSourceSWStart(ptr noundef) #1

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { inlinehint nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #4 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}
!11 = !{!12, !6, i64 0}
!12 = !{!"", !6, i64 0, !13, i64 8, !6, i64 88, !10, i64 96, !10, i64 100, !10, i64 104, !15, i64 108}
!13 = !{!"", !10, i64 0, !10, i64 4, !10, i64 8, !10, i64 12, !10, i64 16, !10, i64 20, !10, i64 24, !10, i64 28, !10, i64 32, !10, i64 36, !10, i64 40, !10, i64 44, !10, i64 48, !10, i64 52, !10, i64 56, !14, i64 60}
!14 = !{!"", !10, i64 0, !10, i64 4, !10, i64 8, !10, i64 12}
!15 = !{!"", !10, i64 0, !10, i64 4}
!16 = !{!12, !10, i64 20}
!17 = !{!18, !10, i64 12}
!18 = !{!"", !10, i64 0, !10, i64 4, !10, i64 8, !10, i64 12, !10, i64 16, !10, i64 20, !10, i64 24, !10, i64 28, !10, i64 32, !10, i64 36, !10, i64 40, !10, i64 44, !10, i64 48, !10, i64 52, !10, i64 56, !10, i64 60, !10, i64 64, !10, i64 68, !10, i64 72, !10, i64 76, !7, i64 80, !10, i64 96, !10, i64 100, !10, i64 104, !10, i64 108, !7, i64 112, !10, i64 128, !10, i64 132, !10, i64 136, !10, i64 140, !7, i64 144, !10, i64 160, !10, i64 164, !10, i64 168, !10, i64 172, !10, i64 176, !10, i64 180, !10, i64 184, !10, i64 188, !10, i64 192, !10, i64 196, !10, i64 200}
!19 = !{!12, !10, i64 100}
!20 = !{!18, !10, i64 0}
!21 = !{!12, !10, i64 96}
!22 = distinct !{!22, !23}
!23 = !{!"llvm.loop.mustprogress"}
!24 = !{!12, !10, i64 28}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: inlinehint nounwind uwtable
declare hidden i32 @LL_ADC_GetMultimode(ptr noundef) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
define dso_local range(i32 0, 4) i32 @HAL_ADC_PollForConversion(ptr noundef %0, i32 noundef %1) local_unnamed_addr #1 {
  %3 = load ptr, ptr %0, align 8, !tbaa !5
  %4 = icmp eq ptr %3, inttoptr (i64 1073881088 to ptr)
  %5 = icmp eq ptr %3, inttoptr (i64 1073881344 to ptr)
  %spec.select = or i1 %4, %5
  %6 = select i1 %spec.select, ptr inttoptr (i64 1073881856 to ptr), ptr inttoptr (i64 1476551424 to ptr)
  %7 = tail call i32 @LL_ADC_GetMultimode(ptr noundef nonnull %6)
  %8 = getelementptr inbounds i8, ptr %0, i64 20
  %9 = load i32, ptr %8, align 4, !tbaa !14
  %10 = icmp eq i32 %9, 8
  br i1 %10, label %31, label %11

11:                                               ; preds = %2
  switch i32 %7, label %21 [
    i32 9, label %12
    i32 5, label %12
    i32 0, label %12
  ]

12:                                               ; preds = %11, %11, %11
  %13 = load ptr, ptr %0, align 8, !tbaa !5
  %14 = getelementptr inbounds i8, ptr %13, i64 12
  %15 = load volatile i32, ptr %14, align 4, !tbaa !15
  %16 = and i32 %15, 1
  %.not66 = icmp eq i32 %16, 0
  br i1 %.not66, label %31, label %17

17:                                               ; preds = %12
  %18 = getelementptr inbounds i8, ptr %0, i64 100
  %19 = load volatile i32, ptr %18, align 4, !tbaa !17
  %20 = or i32 %19, 32
  store volatile i32 %20, ptr %18, align 4, !tbaa !17
  br label %98

21:                                               ; preds = %11
  %22 = load ptr, ptr %0, align 8, !tbaa !5
  %23 = icmp eq ptr %22, inttoptr (i64 1073881088 to ptr)
  %24 = icmp eq ptr %22, inttoptr (i64 1073881344 to ptr)
  %spec.select70 = or i1 %23, %24
  %25 = select i1 %spec.select70, ptr inttoptr (i64 1073881856 to ptr), ptr inttoptr (i64 1476551424 to ptr)
  %26 = tail call i32 @LL_ADC_GetMultiDMATransfer(ptr noundef nonnull %25)
  %.not = icmp eq i32 %26, 0
  br i1 %.not, label %31, label %27

27:                                               ; preds = %21
  %28 = getelementptr inbounds i8, ptr %0, i64 100
  %29 = load volatile i32, ptr %28, align 4, !tbaa !17
  %30 = or i32 %29, 32
  store volatile i32 %30, ptr %28, align 4, !tbaa !17
  br label %98

31:                                               ; preds = %21, %12, %2
  %.059 = phi i32 [ 8, %2 ], [ 4, %12 ], [ 4, %21 ]
  %32 = tail call i32 @HAL_GetTick() #3
  %33 = load ptr, ptr %0, align 8, !tbaa !5
  %34 = load volatile i32, ptr %33, align 4, !tbaa !18
  %35 = and i32 %34, %.059
  %36 = icmp eq i32 %35, 0
  br i1 %36, label %.lr.ph, label %._crit_edge

.lr.ph:                                           ; preds = %31
  switch i32 %1, label %.lr.ph.split.split [
    i32 -1, label %.lr.ph.split.us
    i32 0, label %.lr.ph.split.split.us
  ]

.lr.ph.split.us:                                  ; preds = %.lr.ph, %.lr.ph.split.us
  %37 = load volatile i32, ptr %33, align 4, !tbaa !18
  %38 = and i32 %37, %.059
  %39 = icmp eq i32 %38, 0
  br i1 %39, label %.lr.ph.split.us, label %._crit_edge, !llvm.loop !19

.lr.ph.split.split.us:                            ; preds = %.lr.ph, %45
  %40 = tail call i32 @HAL_GetTick() #3
  %41 = load ptr, ptr %0, align 8, !tbaa !5
  %42 = load volatile i32, ptr %41, align 4, !tbaa !18
  %43 = and i32 %42, %.059
  %44 = icmp eq i32 %43, 0
  br i1 %44, label %.split.us, label %45

45:                                               ; preds = %.lr.ph.split.split.us
  %46 = load volatile i32, ptr %41, align 4, !tbaa !18
  %47 = and i32 %46, %.059
  %48 = icmp eq i32 %47, 0
  br i1 %48, label %.lr.ph.split.split.us, label %._crit_edge, !llvm.loop !19

.lr.ph.split.split:                               ; preds = %.lr.ph, %60
  %49 = tail call i32 @HAL_GetTick() #3
  %50 = sub i32 %49, %32
  %51 = icmp ugt i32 %50, %1
  %.pre = load ptr, ptr %0, align 8, !tbaa !5
  br i1 %51, label %52, label %60

52:                                               ; preds = %.lr.ph.split.split
  %53 = load volatile i32, ptr %.pre, align 4, !tbaa !18
  %54 = and i32 %53, %.059
  %55 = icmp eq i32 %54, 0
  br i1 %55, label %.split.us, label %60

.split.us:                                        ; preds = %.lr.ph.split.split.us, %52
  %56 = getelementptr inbounds i8, ptr %0, i64 100
  %57 = load volatile i32, ptr %56, align 4, !tbaa !17
  %58 = or i32 %57, 4
  store volatile i32 %58, ptr %56, align 4, !tbaa !17
  %59 = getelementptr inbounds i8, ptr %0, i64 96
  store i32 0, ptr %59, align 8, !tbaa !21
  br label %98

60:                                               ; preds = %.lr.ph.split.split, %52
  %61 = load volatile i32, ptr %.pre, align 4, !tbaa !18
  %62 = and i32 %61, %.059
  %63 = icmp eq i32 %62, 0
  br i1 %63, label %.lr.ph.split.split, label %._crit_edge, !llvm.loop !19

._crit_edge:                                      ; preds = %45, %.lr.ph.split.us, %60, %31
  %.lcssa = phi ptr [ %33, %31 ], [ %.pre, %60 ], [ %33, %.lr.ph.split.us ], [ %41, %45 ]
  %64 = getelementptr inbounds i8, ptr %0, i64 100
  %65 = load volatile i32, ptr %64, align 4, !tbaa !17
  %66 = or i32 %65, 512
  store volatile i32 %66, ptr %64, align 4, !tbaa !17
  %67 = tail call i32 @LL_ADC_REG_IsTriggerSourceSWStart(ptr noundef nonnull %.lcssa)
  %.not67 = icmp eq i32 %67, 0
  br i1 %.not67, label %._crit_edge._crit_edge, label %68

._crit_edge._crit_edge:                           ; preds = %._crit_edge
  %.pre81 = load ptr, ptr %0, align 8, !tbaa !5
  br label %84

68:                                               ; preds = %._crit_edge
  %69 = getelementptr inbounds i8, ptr %0, i64 28
  %70 = load i32, ptr %69, align 4, !tbaa !22
  %71 = icmp eq i32 %70, 0
  %.pre82 = load ptr, ptr %0, align 8, !tbaa !5
  br i1 %71, label %72, label %84

72:                                               ; preds = %68
  %73 = load volatile i32, ptr %.pre82, align 4, !tbaa !18
  %74 = and i32 %73, 8
  %.not68 = icmp eq i32 %74, 0
  br i1 %.not68, label %84, label %75

75:                                               ; preds = %72
  %76 = load volatile i32, ptr %64, align 4, !tbaa !17
  %77 = and i32 %76, -257
  store volatile i32 %77, ptr %64, align 4, !tbaa !17
  %78 = load volatile i32, ptr %64, align 4, !tbaa !17
  %79 = and i32 %78, 4096
  %80 = icmp eq i32 %79, 0
  br i1 %80, label %81, label %84

81:                                               ; preds = %75
  %82 = load volatile i32, ptr %64, align 4, !tbaa !17
  %83 = or i32 %82, 1
  store volatile i32 %83, ptr %64, align 4, !tbaa !17
  br label %84

84:                                               ; preds = %._crit_edge._crit_edge, %72, %81, %75, %68
  %85 = phi ptr [ %.pre81, %._crit_edge._crit_edge ], [ %.pre82, %72 ], [ %.pre82, %81 ], [ %.pre82, %75 ], [ %.pre82, %68 ]
  %86 = icmp eq ptr %85, inttoptr (i64 1073881344 to ptr)
  %spec.select71 = select i1 %86, ptr inttoptr (i64 1073881088 to ptr), ptr %85
  %87 = icmp eq ptr %spec.select71, %85
  %88 = icmp eq i32 %7, 0
  %89 = icmp eq i32 %7, 5
  %90 = or i1 %88, %89
  %91 = icmp eq i32 %7, 9
  %92 = or i1 %91, %90
  %or.cond17 = select i1 %87, i1 true, i1 %92
  %.pn = select i1 %or.cond17, ptr %85, ptr %spec.select71
  %.060.in = getelementptr inbounds i8, ptr %.pn, i64 12
  %.060 = load volatile i32, ptr %.060.in, align 4, !tbaa !15
  br i1 %10, label %93, label %94

93:                                               ; preds = %84
  store volatile i32 8, ptr %85, align 4, !tbaa !18
  br label %98

94:                                               ; preds = %84
  %95 = and i32 %.060, 16384
  %96 = icmp eq i32 %95, 0
  br i1 %96, label %97, label %98

97:                                               ; preds = %94
  store volatile i32 12, ptr %85, align 4, !tbaa !18
  br label %98

98:                                               ; preds = %93, %97, %94, %.split.us, %27, %17
  %.0 = phi i32 [ 3, %.split.us ], [ 1, %17 ], [ 1, %27 ], [ 0, %94 ], [ 0, %97 ], [ 0, %93 ]
  ret i32 %.0
}

; Function Attrs: inlinehint nounwind uwtable
declare hidden i32 @LL_ADC_GetMultiDMATransfer(ptr noundef) local_unnamed_addr #0

declare i32 @HAL_GetTick() local_unnamed_addr #2

; Function Attrs: inlinehint nounwind uwtable
declare hidden i32 @LL_ADC_REG_IsTriggerSourceSWStart(ptr noundef) local_unnamed_addr #0

attributes #0 = { inlinehint nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !7, i64 0}
!6 = !{!"", !7, i64 0, !10, i64 8, !7, i64 88, !11, i64 96, !11, i64 100, !11, i64 104, !13, i64 108}
!7 = !{!"any pointer", !8, i64 0}
!8 = !{!"omnipotent char", !9, i64 0}
!9 = !{!"Simple C/C++ TBAA"}
!10 = !{!"", !11, i64 0, !11, i64 4, !11, i64 8, !11, i64 12, !11, i64 16, !11, i64 20, !11, i64 24, !11, i64 28, !11, i64 32, !11, i64 36, !11, i64 40, !11, i64 44, !11, i64 48, !11, i64 52, !11, i64 56, !12, i64 60}
!11 = !{!"int", !8, i64 0}
!12 = !{!"", !11, i64 0, !11, i64 4, !11, i64 8, !11, i64 12}
!13 = !{!"", !11, i64 0, !11, i64 4}
!14 = !{!6, !11, i64 20}
!15 = !{!16, !11, i64 12}
!16 = !{!"", !11, i64 0, !11, i64 4, !11, i64 8, !11, i64 12, !11, i64 16, !11, i64 20, !11, i64 24, !11, i64 28, !11, i64 32, !11, i64 36, !11, i64 40, !11, i64 44, !11, i64 48, !11, i64 52, !11, i64 56, !11, i64 60, !11, i64 64, !11, i64 68, !11, i64 72, !11, i64 76, !8, i64 80, !11, i64 96, !11, i64 100, !11, i64 104, !11, i64 108, !8, i64 112, !11, i64 128, !11, i64 132, !11, i64 136, !11, i64 140, !8, i64 144, !11, i64 160, !11, i64 164, !11, i64 168, !11, i64 172, !11, i64 176, !11, i64 180, !11, i64 184, !11, i64 188, !11, i64 192, !11, i64 196, !11, i64 200}
!17 = !{!6, !11, i64 100}
!18 = !{!16, !11, i64 0}
!19 = distinct !{!19, !20}
!20 = !{!"llvm.loop.mustprogress"}
!21 = !{!6, !11, i64 96}
!22 = !{!6, !11, i64 28}


; Effective O3 passes: CorrelatedValuePropagationPass,EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,InstSimplifyPass,JumpThreadingPass,LCSSAPass,LICMPass,LoopInstSimplifyPass,LoopRotatePass,LoopSimplifyCFGPass,LoopSimplifyPass,LoopUnrollPass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass