; LLVM IR from xing1357/SimpleOS :: src (ide)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.IDE_CHANNELS = type { i16, i16, i16, i16 }
%struct.IDE_DEVICE = type { i8, i8, i8, i16, i16, i16, i32, i32, [41 x i8] }

@g_ide_channels = external dso_local global [2 x %struct.IDE_CHANNELS], align 16
@g_ide_devices = external dso_local global [5 x %struct.IDE_DEVICE], align 16
@g_ide_irq_invoked = external hidden global i8, align 1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nounwind uwtable
declare hidden void @ide_write_register(i8 noundef zeroext, i8 noundef zeroext, i8 noundef zeroext) #1

; Function Attrs: nounwind uwtable
declare dso_local zeroext i8 @ide_polling(i8 noundef zeroext, i8 noundef zeroext) #1

; Function Attrs: nounwind uwtable
declare hidden zeroext i8 @ide_read_register(i8 noundef zeroext, i8 noundef zeroext) #1

; Function Attrs: nounwind uwtable
define dso_local zeroext i8 @ide_ata_access(i8 noundef zeroext %0, i8 noundef zeroext %1, i32 noundef %2, i8 noundef zeroext %3, i32 noundef %4) #1 {
  %6 = alloca i8, align 1
  %7 = alloca i8, align 1
  %8 = alloca i8, align 1
  %9 = alloca i32, align 4
  %10 = alloca i8, align 1
  %11 = alloca i32, align 4
  %12 = alloca i8, align 1
  %13 = alloca i8, align 1
  %14 = alloca i8, align 1
  %15 = alloca [6 x i8], align 1
  %16 = alloca i32, align 4
  %17 = alloca i32, align 4
  %18 = alloca i32, align 4
  %19 = alloca i32, align 4
  %20 = alloca i16, align 2
  %21 = alloca i16, align 2
  %22 = alloca i8, align 1
  %23 = alloca i8, align 1
  %24 = alloca i8, align 1
  %25 = alloca i32, align 4
  %26 = alloca [3 x i8], align 1
  store i8 %0, ptr %7, align 1, !tbaa !5
  store i8 %1, ptr %8, align 1, !tbaa !5
  store i32 %2, ptr %9, align 4, !tbaa !8
  store i8 %3, ptr %10, align 1, !tbaa !5
  store i32 %4, ptr %11, align 4, !tbaa !8
  call void @llvm.lifetime.start.p0(i64 1, ptr %12) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %13) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %14) #2
  call void @llvm.lifetime.start.p0(i64 6, ptr %15) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %16) #2
  %27 = load i8, ptr %8, align 1, !tbaa !5
  %28 = zext i8 %27 to i64
  %29 = getelementptr inbounds [5 x %struct.IDE_DEVICE], ptr @g_ide_devices, i64 0, i64 %28
  %30 = getelementptr inbounds %struct.IDE_DEVICE, ptr %29, i32 0, i32 1
  %31 = load i8, ptr %30, align 1, !tbaa !10
  %32 = zext i8 %31 to i32
  store i32 %32, ptr %16, align 4, !tbaa !8
  call void @llvm.lifetime.start.p0(i64 4, ptr %17) #2
  %33 = load i8, ptr %8, align 1, !tbaa !5
  %34 = zext i8 %33 to i64
  %35 = getelementptr inbounds [5 x %struct.IDE_DEVICE], ptr @g_ide_devices, i64 0, i64 %34
  %36 = getelementptr inbounds %struct.IDE_DEVICE, ptr %35, i32 0, i32 2
  %37 = load i8, ptr %36, align 2, !tbaa !13
  %38 = zext i8 %37 to i32
  store i32 %38, ptr %17, align 4, !tbaa !8
  call void @llvm.lifetime.start.p0(i64 4, ptr %18) #2
  %39 = load i32, ptr %16, align 4, !tbaa !8
  %40 = zext i32 %39 to i64
  %41 = getelementptr inbounds [2 x %struct.IDE_CHANNELS], ptr @g_ide_channels, i64 0, i64 %40
  %42 = getelementptr inbounds %struct.IDE_CHANNELS, ptr %41, i32 0, i32 0
  %43 = load i16, ptr %42, align 8, !tbaa !14
  %44 = zext i16 %43 to i32
  store i32 %44, ptr %18, align 4, !tbaa !8
  call void @llvm.lifetime.start.p0(i64 4, ptr %19) #2
  store i32 256, ptr %19, align 4, !tbaa !8
  call void @llvm.lifetime.start.p0(i64 2, ptr %20) #2
  call void @llvm.lifetime.start.p0(i64 2, ptr %21) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %22) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %23) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %24) #2
  %45 = load i32, ptr %16, align 4, !tbaa !8
  %46 = trunc i32 %45 to i8
  store volatile i8 0, ptr @g_ide_irq_invoked, align 1, !tbaa !5
  %47 = load i32, ptr %16, align 4, !tbaa !8
  %48 = zext i32 %47 to i64
  %49 = getelementptr inbounds [2 x %struct.IDE_CHANNELS], ptr @g_ide_channels, i64 0, i64 %48
  %50 = getelementptr inbounds %struct.IDE_CHANNELS, ptr %49, i32 0, i32 3
  store i16 2, ptr %50, align 2, !tbaa !16
  call void @ide_write_register(i8 noundef zeroext %46, i8 noundef zeroext 12, i8 noundef zeroext 2)
  %51 = load i32, ptr %9, align 4, !tbaa !8
  %52 = icmp uge i32 %51, 268435456
  br i1 %52, label %53, label %76

53:                                               ; preds = %5
  store i8 2, ptr %12, align 1, !tbaa !5
  %54 = load i32, ptr %9, align 4, !tbaa !8
  %55 = and i32 %54, 255
  %56 = lshr i32 %55, 0
  %57 = trunc i32 %56 to i8
  %58 = getelementptr inbounds [6 x i8], ptr %15, i64 0, i64 0
  store i8 %57, ptr %58, align 1, !tbaa !5
  %59 = load i32, ptr %9, align 4, !tbaa !8
  %60 = and i32 %59, 65280
  %61 = lshr i32 %60, 8
  %62 = trunc i32 %61 to i8
  %63 = getelementptr inbounds [6 x i8], ptr %15, i64 0, i64 1
  store i8 %62, ptr %63, align 1, !tbaa !5
  %64 = load i32, ptr %9, align 4, !tbaa !8
  %65 = and i32 %64, 16711680
  %66 = lshr i32 %65, 16
  %67 = trunc i32 %66 to i8
  %68 = getelementptr inbounds [6 x i8], ptr %15, i64 0, i64 2
  store i8 %67, ptr %68, align 1, !tbaa !5
  %69 = load i32, ptr %9, align 4, !tbaa !8
  %70 = and i32 %69, -16777216
  %71 = lshr i32 %70, 24
  %72 = trunc i32 %71 to i8
  %73 = getelementptr inbounds [6 x i8], ptr %15, i64 0, i64 3
  store i8 %72, ptr %73, align 1, !tbaa !5
  %74 = getelementptr inbounds [6 x i8], ptr %15, i64 0, i64 4
  store i8 0, ptr %74, align 1, !tbaa !5
  %75 = getelementptr inbounds [6 x i8], ptr %15, i64 0, i64 5
  store i8 0, ptr %75, align 1, !tbaa !5
  store i8 0, ptr %22, align 1, !tbaa !5
  br label %146

76:                                               ; preds = %5
  %77 = load i8, ptr %8, align 1, !tbaa !5
  %78 = zext i8 %77 to i64
  %79 = getelementptr inbounds [5 x %struct.IDE_DEVICE], ptr @g_ide_devices, i64 0, i64 %78
  %80 = getelementptr inbounds %struct.IDE_DEVICE, ptr %79, i32 0, i32 5
  %81 = load i16, ptr %80, align 8, !tbaa !17
  %82 = zext i16 %81 to i32
  %83 = and i32 %82, 512
  %84 = icmp ne i32 %83, 0
  br i1 %84, label %85, label %108

85:                                               ; preds = %76
  store i8 1, ptr %12, align 1, !tbaa !5
  %86 = load i32, ptr %9, align 4, !tbaa !8
  %87 = and i32 %86, 255
  %88 = lshr i32 %87, 0
  %89 = trunc i32 %88 to i8
  %90 = getelementptr inbounds [6 x i8], ptr %15, i64 0, i64 0
  store i8 %89, ptr %90, align 1, !tbaa !5
  %91 = load i32, ptr %9, align 4, !tbaa !8
  %92 = and i32 %91, 65280
  %93 = lshr i32 %92, 8
  %94 = trunc i32 %93 to i8
  %95 = getelementptr inbounds [6 x i8], ptr %15, i64 0, i64 1
  store i8 %94, ptr %95, align 1, !tbaa !5
  %96 = load i32, ptr %9, align 4, !tbaa !8
  %97 = and i32 %96, 16711680
  %98 = lshr i32 %97, 16
  %99 = trunc i32 %98 to i8
  %100 = getelementptr inbounds [6 x i8], ptr %15, i64 0, i64 2
  store i8 %99, ptr %100, align 1, !tbaa !5
  %101 = getelementptr inbounds [6 x i8], ptr %15, i64 0, i64 3
  store i8 0, ptr %101, align 1, !tbaa !5
  %102 = getelementptr inbounds [6 x i8], ptr %15, i64 0, i64 4
  store i8 0, ptr %102, align 1, !tbaa !5
  %103 = getelementptr inbounds [6 x i8], ptr %15, i64 0, i64 5
  store i8 0, ptr %103, align 1, !tbaa !5
  %104 = load i32, ptr %9, align 4, !tbaa !8
  %105 = and i32 %104, 251658240
  %106 = lshr i32 %105, 24
  %107 = trunc i32 %106 to i8
  store i8 %107, ptr %22, align 1, !tbaa !5
  br label %145

108:                                              ; preds = %76
  store i8 0, ptr %12, align 1, !tbaa !5
  %109 = load i32, ptr %9, align 4, !tbaa !8
  %110 = urem i32 %109, 63
  %111 = add i32 %110, 1
  %112 = trunc i32 %111 to i8
  store i8 %112, ptr %23, align 1, !tbaa !5
  %113 = load i32, ptr %9, align 4, !tbaa !8
  %114 = add i32 %113, 1
  %115 = load i8, ptr %23, align 1, !tbaa !5
  %116 = zext i8 %115 to i32
  %117 = sub i32 %114, %116
  %118 = udiv i32 %117, 1008
  %119 = trunc i32 %118 to i16
  store i16 %119, ptr %20, align 2, !tbaa !18
  %120 = load i8, ptr %23, align 1, !tbaa !5
  %121 = getelementptr inbounds [6 x i8], ptr %15, i64 0, i64 0
  store i8 %120, ptr %121, align 1, !tbaa !5
  %122 = load i16, ptr %20, align 2, !tbaa !18
  %123 = zext i16 %122 to i32
  %124 = ashr i32 %123, 0
  %125 = and i32 %124, 255
  %126 = trunc i32 %125 to i8
  %127 = getelementptr inbounds [6 x i8], ptr %15, i64 0, i64 1
  store i8 %126, ptr %127, align 1, !tbaa !5
  %128 = load i16, ptr %20, align 2, !tbaa !18
  %129 = zext i16 %128 to i32
  %130 = ashr i32 %129, 8
  %131 = and i32 %130, 255
  %132 = trunc i32 %131 to i8
  %133 = getelementptr inbounds [6 x i8], ptr %15, i64 0, i64 2
  store i8 %132, ptr %133, align 1, !tbaa !5
  %134 = getelementptr inbounds [6 x i8], ptr %15, i64 0, i64 3
  store i8 0, ptr %134, align 1, !tbaa !5
  %135 = getelementptr inbounds [6 x i8], ptr %15, i64 0, i64 4
  store i8 0, ptr %135, align 1, !tbaa !5
  %136 = getelementptr inbounds [6 x i8], ptr %15, i64 0, i64 5
  store i8 0, ptr %136, align 1, !tbaa !5
  %137 = load i32, ptr %9, align 4, !tbaa !8
  %138 = add i32 %137, 1
  %139 = load i8, ptr %23, align 1, !tbaa !5
  %140 = zext i8 %139 to i32
  %141 = sub i32 %138, %140
  %142 = urem i32 %141, 1008
  %143 = udiv i32 %142, 63
  %144 = trunc i32 %143 to i8
  store i8 %144, ptr %22, align 1, !tbaa !5
  br label %145

145:                                              ; preds = %108, %85
  br label %146

146:                                              ; preds = %145, %53
  store i8 0, ptr %13, align 1, !tbaa !5
  br label %147

147:                                              ; preds = %154, %146
  %148 = load i32, ptr %16, align 4, !tbaa !8
  %149 = trunc i32 %148 to i8
  %150 = call zeroext i8 @ide_read_register(i8 noundef zeroext %149, i8 noundef zeroext 7)
  %151 = zext i8 %150 to i32
  %152 = and i32 %151, 128
  %153 = icmp ne i32 %152, 0
  br i1 %153, label %154, label %155

154:                                              ; preds = %147
  br label %147, !llvm.loop !19

155:                                              ; preds = %147
  %156 = load i8, ptr %12, align 1, !tbaa !5
  %157 = zext i8 %156 to i32
  %158 = icmp eq i32 %157, 0
  br i1 %158, label %159, label %169

159:                                              ; preds = %155
  %160 = load i32, ptr %16, align 4, !tbaa !8
  %161 = trunc i32 %160 to i8
  %162 = load i32, ptr %17, align 4, !tbaa !8
  %163 = shl i32 %162, 4
  %164 = or i32 160, %163
  %165 = load i8, ptr %22, align 1, !tbaa !5
  %166 = zext i8 %165 to i32
  %167 = or i32 %164, %166
  %168 = trunc i32 %167 to i8
  call void @ide_write_register(i8 noundef zeroext %161, i8 noundef zeroext 6, i8 noundef zeroext %168)
  br label %179

169:                                              ; preds = %155
  %170 = load i32, ptr %16, align 4, !tbaa !8
  %171 = trunc i32 %170 to i8
  %172 = load i32, ptr %17, align 4, !tbaa !8
  %173 = shl i32 %172, 4
  %174 = or i32 224, %173
  %175 = load i8, ptr %22, align 1, !tbaa !5
  %176 = zext i8 %175 to i32
  %177 = or i32 %174, %176
  %178 = trunc i32 %177 to i8
  call void @ide_write_register(i8 noundef zeroext %171, i8 noundef zeroext 6, i8 noundef zeroext %178)
  br label %179

179:                                              ; preds = %169, %159
  %180 = load i8, ptr %12, align 1, !tbaa !5
  %181 = zext i8 %180 to i32
  %182 = icmp eq i32 %181, 2
  br i1 %182, label %183, label %198

183:                                              ; preds = %179
  %184 = load i32, ptr %16, align 4, !tbaa !8
  %185 = trunc i32 %184 to i8
  call void @ide_write_register(i8 noundef zeroext %185, i8 noundef zeroext 8, i8 noundef zeroext 0)
  %186 = load i32, ptr %16, align 4, !tbaa !8
  %187 = trunc i32 %186 to i8
  %188 = getelementptr inbounds [6 x i8], ptr %15, i64 0, i64 3
  %189 = load i8, ptr %188, align 1, !tbaa !5
  call void @ide_write_register(i8 noundef zeroext %187, i8 noundef zeroext 9, i8 noundef zeroext %189)
  %190 = load i32, ptr %16, align 4, !tbaa !8
  %191 = trunc i32 %190 to i8
  %192 = getelementptr inbounds [6 x i8], ptr %15, i64 0, i64 4
  %193 = load i8, ptr %192, align 1, !tbaa !5
  call void @ide_write_register(i8 noundef zeroext %191, i8 noundef zeroext 10, i8 noundef zeroext %193)
  %194 = load i32, ptr %16, align 4, !tbaa !8
  %195 = trunc i32 %194 to i8
  %196 = getelementptr inbounds [6 x i8], ptr %15, i64 0, i64 5
  %197 = load i8, ptr %196, align 1, !tbaa !5
  call void @ide_write_register(i8 noundef zeroext %195, i8 noundef zeroext 11, i8 noundef zeroext %197)
  br label %198

198:                                              ; preds = %183, %179
  %199 = load i32, ptr %16, align 4, !tbaa !8
  %200 = trunc i32 %199 to i8
  %201 = load i8, ptr %10, align 1, !tbaa !5
  call void @ide_write_register(i8 noundef zeroext %200, i8 noundef zeroext 2, i8 noundef zeroext %201)
  %202 = load i32, ptr %16, align 4, !tbaa !8
  %203 = trunc i32 %202 to i8
  %204 = getelementptr inbounds [6 x i8], ptr %15, i64 0, i64 0
  %205 = load i8, ptr %204, align 1, !tbaa !5
  call void @ide_write_register(i8 noundef zeroext %203, i8 noundef zeroext 3, i8 noundef zeroext %205)
  %206 = load i32, ptr %16, align 4, !tbaa !8
  %207 = trunc i32 %206 to i8
  %208 = getelementptr inbounds [6 x i8], ptr %15, i64 0, i64 1
  %209 = load i8, ptr %208, align 1, !tbaa !5
  call void @ide_write_register(i8 noundef zeroext %207, i8 noundef zeroext 4, i8 noundef zeroext %209)
  %210 = load i32, ptr %16, align 4, !tbaa !8
  %211 = trunc i32 %210 to i8
  %212 = getelementptr inbounds [6 x i8], ptr %15, i64 0, i64 2
  %213 = load i8, ptr %212, align 1, !tbaa !5
  call void @ide_write_register(i8 noundef zeroext %211, i8 noundef zeroext 5, i8 noundef zeroext %213)
  %214 = load i8, ptr %12, align 1, !tbaa !5
  %215 = zext i8 %214 to i32
  %216 = icmp eq i32 %215, 0
  br i1 %216, label %217, label %226

217:                                              ; preds = %198
  %218 = load i8, ptr %13, align 1, !tbaa !5
  %219 = zext i8 %218 to i32
  %220 = icmp eq i32 %219, 0
  br i1 %220, label %221, label %226

221:                                              ; preds = %217
  %222 = load i8, ptr %7, align 1, !tbaa !5
  %223 = zext i8 %222 to i32
  %224 = icmp eq i32 %223, 0
  br i1 %224, label %225, label %226

225:                                              ; preds = %221
  store i8 32, ptr %14, align 1, !tbaa !5
  br label %226

226:                                              ; preds = %225, %221, %217, %198
  %227 = load i8, ptr %12, align 1, !tbaa !5
  %228 = zext i8 %227 to i32
  %229 = icmp eq i32 %228, 1
  br i1 %229, label %230, label %239

230:                                              ; preds = %226
  %231 = load i8, ptr %13, align 1, !tbaa !5
  %232 = zext i8 %231 to i32
  %233 = icmp eq i32 %232, 0
  br i1 %233, label %234, label %239

234:                                              ; preds = %230
  %235 = load i8, ptr %7, align 1, !tbaa !5
  %236 = zext i8 %235 to i32
  %237 = icmp eq i32 %236, 0
  br i1 %237, label %238, label %239

238:                                              ; preds = %234
  store i8 32, ptr %14, align 1, !tbaa !5
  br label %239

239:                                              ; preds = %238, %234, %230, %226
  %240 = load i8, ptr %12, align 1, !tbaa !5
  %241 = zext i8 %240 to i32
  %242 = icmp eq i32 %241, 2
  br i1 %242, label %243, label %252

243:                                              ; preds = %239
  %244 = load i8, ptr %13, align 1, !tbaa !5
  %245 = zext i8 %244 to i32
  %246 = icmp eq i32 %245, 0
  br i1 %246, label %247, label %252

247:                                              ; preds = %243
  %248 = load i8, ptr %7, align 1, !tbaa !5
  %249 = zext i8 %248 to i32
  %250 = icmp eq i32 %249, 0
  br i1 %250, label %251, label %252

251:                                              ; preds = %247
  store i8 36, ptr %14, align 1, !tbaa !5
  br label %252

252:                                              ; preds = %251, %247, %243, %239
  %253 = load i8, ptr %12, align 1, !tbaa !5
  %254 = zext i8 %253 to i32
  %255 = icmp eq i32 %254, 0
  br i1 %255, label %256, label %265

256:                                              ; preds = %252
  %257 = load i8, ptr %13, align 1, !tbaa !5
  %258 = zext i8 %257 to i32
  %259 = icmp eq i32 %258, 1
  br i1 %259, label %260, label %265

260:                                              ; preds = %256
  %261 = load i8, ptr %7, align 1, !tbaa !5
  %262 = zext i8 %261 to i32
  %263 = icmp eq i32 %262, 0
  br i1 %263, label %264, label %265

264:                                              ; preds = %260
  store i8 -56, ptr %14, align 1, !tbaa !5
  br label %265

265:                                              ; preds = %264, %260, %256, %252
  %266 = load i8, ptr %12, align 1, !tbaa !5
  %267 = zext i8 %266 to i32
  %268 = icmp eq i32 %267, 1
  br i1 %268, label %269, label %278

269:                                              ; preds = %265
  %270 = load i8, ptr %13, align 1, !tbaa !5
  %271 = zext i8 %270 to i32
  %272 = icmp eq i32 %271, 1
  br i1 %272, label %273, label %278

273:                                              ; preds = %269
  %274 = load i8, ptr %7, align 1, !tbaa !5
  %275 = zext i8 %274 to i32
  %276 = icmp eq i32 %275, 0
  br i1 %276, label %277, label %278

277:                                              ; preds = %273
  store i8 -56, ptr %14, align 1, !tbaa !5
  br label %278

278:                                              ; preds = %277, %273, %269, %265
  %279 = load i8, ptr %12, align 1, !tbaa !5
  %280 = zext i8 %279 to i32
  %281 = icmp eq i32 %280, 2
  br i1 %281, label %282, label %291

282:                                              ; preds = %278
  %283 = load i8, ptr %13, align 1, !tbaa !5
  %284 = zext i8 %283 to i32
  %285 = icmp eq i32 %284, 1
  br i1 %285, label %286, label %291

286:                                              ; preds = %282
  %287 = load i8, ptr %7, align 1, !tbaa !5
  %288 = zext i8 %287 to i32
  %289 = icmp eq i32 %288, 0
  br i1 %289, label %290, label %291

290:                                              ; preds = %286
  store i8 37, ptr %14, align 1, !tbaa !5
  br label %291

291:                                              ; preds = %290, %286, %282, %278
  %292 = load i8, ptr %12, align 1, !tbaa !5
  %293 = zext i8 %292 to i32
  %294 = icmp eq i32 %293, 0
  br i1 %294, label %295, label %304

295:                                              ; preds = %291
  %296 = load i8, ptr %13, align 1, !tbaa !5
  %297 = zext i8 %296 to i32
  %298 = icmp eq i32 %297, 0
  br i1 %298, label %299, label %304

299:                                              ; preds = %295
  %300 = load i8, ptr %7, align 1, !tbaa !5
  %301 = zext i8 %300 to i32
  %302 = icmp eq i32 %301, 1
  br i1 %302, label %303, label %304

303:                                              ; preds = %299
  store i8 48, ptr %14, align 1, !tbaa !5
  br label %304

304:                                              ; preds = %303, %299, %295, %291
  %305 = load i8, ptr %12, align 1, !tbaa !5
  %306 = zext i8 %305 to i32
  %307 = icmp eq i32 %306, 1
  br i1 %307, label %308, label %317

308:                                              ; preds = %304
  %309 = load i8, ptr %13, align 1, !tbaa !5
  %310 = zext i8 %309 to i32
  %311 = icmp eq i32 %310, 0
  br i1 %311, label %312, label %317

312:                                              ; preds = %308
  %313 = load i8, ptr %7, align 1, !tbaa !5
  %314 = zext i8 %313 to i32
  %315 = icmp eq i32 %314, 1
  br i1 %315, label %316, label %317

316:                                              ; preds = %312
  store i8 48, ptr %14, align 1, !tbaa !5
  br label %317

317:                                              ; preds = %316, %312, %308, %304
  %318 = load i8, ptr %12, align 1, !tbaa !5
  %319 = zext i8 %318 to i32
  %320 = icmp eq i32 %319, 2
  br i1 %320, label %321, label %330

321:                                              ; preds = %317
  %322 = load i8, ptr %13, align 1, !tbaa !5
  %323 = zext i8 %322 to i32
  %324 = icmp eq i32 %323, 0
  br i1 %324, label %325, label %330

325:                                              ; preds = %321
  %326 = load i8, ptr %7, align 1, !tbaa !5
  %327 = zext i8 %326 to i32
  %328 = icmp eq i32 %327, 1
  br i1 %328, label %329, label %330

329:                                              ; preds = %325
  store i8 52, ptr %14, align 1, !tbaa !5
  br label %330

330:                                              ; preds = %329, %325, %321, %317
  %331 = load i8, ptr %12, align 1, !tbaa !5
  %332 = zext i8 %331 to i32
  %333 = icmp eq i32 %332, 0
  br i1 %333, label %334, label %343

334:                                              ; preds = %330
  %335 = load i8, ptr %13, align 1, !tbaa !5
  %336 = zext i8 %335 to i32
  %337 = icmp eq i32 %336, 1
  br i1 %337, label %338, label %343

338:                                              ; preds = %334
  %339 = load i8, ptr %7, align 1, !tbaa !5
  %340 = zext i8 %339 to i32
  %341 = icmp eq i32 %340, 1
  br i1 %341, label %342, label %343

342:                                              ; preds = %338
  store i8 -54, ptr %14, align 1, !tbaa !5
  br label %343

343:                                              ; preds = %342, %338, %334, %330
  %344 = load i8, ptr %12, align 1, !tbaa !5
  %345 = zext i8 %344 to i32
  %346 = icmp eq i32 %345, 1
  br i1 %346, label %347, label %356

347:                                              ; preds = %343
  %348 = load i8, ptr %13, align 1, !tbaa !5
  %349 = zext i8 %348 to i32
  %350 = icmp eq i32 %349, 1
  br i1 %350, label %351, label %356

351:                                              ; preds = %347
  %352 = load i8, ptr %7, align 1, !tbaa !5
  %353 = zext i8 %352 to i32
  %354 = icmp eq i32 %353, 1
  br i1 %354, label %355, label %356

355:                                              ; preds = %351
  store i8 -54, ptr %14, align 1, !tbaa !5
  br label %356

356:                                              ; preds = %355, %351, %347, %343
  %357 = load i8, ptr %12, align 1, !tbaa !5
  %358 = zext i8 %357 to i32
  %359 = icmp eq i32 %358, 2
  br i1 %359, label %360, label %369

360:                                              ; preds = %356
  %361 = load i8, ptr %13, align 1, !tbaa !5
  %362 = zext i8 %361 to i32
  %363 = icmp eq i32 %362, 1
  br i1 %363, label %364, label %369

364:                                              ; preds = %360
  %365 = load i8, ptr %7, align 1, !tbaa !5
  %366 = zext i8 %365 to i32
  %367 = icmp eq i32 %366, 1
  br i1 %367, label %368, label %369

368:                                              ; preds = %364
  store i8 53, ptr %14, align 1, !tbaa !5
  br label %369

369:                                              ; preds = %368, %364, %360, %356
  %370 = load i32, ptr %16, align 4, !tbaa !8
  %371 = trunc i32 %370 to i8
  %372 = load i8, ptr %14, align 1, !tbaa !5
  call void @ide_write_register(i8 noundef zeroext %371, i8 noundef zeroext 7, i8 noundef zeroext %372)
  %373 = load i8, ptr %13, align 1, !tbaa !5
  %374 = icmp ne i8 %373, 0
  br i1 %374, label %375, label %382

375:                                              ; preds = %369
  %376 = load i8, ptr %7, align 1, !tbaa !5
  %377 = zext i8 %376 to i32
  %378 = icmp eq i32 %377, 0
  br i1 %378, label %379, label %380

379:                                              ; preds = %375
  br label %381

380:                                              ; preds = %375
  br label %381

381:                                              ; preds = %380, %379
  br label %446

382:                                              ; preds = %369
  %383 = load i8, ptr %7, align 1, !tbaa !5
  %384 = zext i8 %383 to i32
  %385 = icmp eq i32 %384, 0
  br i1 %385, label %386, label %412

386:                                              ; preds = %382
  store i16 0, ptr %21, align 2, !tbaa !18
  br label %387

387:                                              ; preds = %408, %386
  %388 = load i16, ptr %21, align 2, !tbaa !18
  %389 = zext i16 %388 to i32
  %390 = load i8, ptr %10, align 1, !tbaa !5
  %391 = zext i8 %390 to i32
  %392 = icmp slt i32 %389, %391
  br i1 %392, label %393, label %411

393:                                              ; preds = %387
  %394 = load i32, ptr %16, align 4, !tbaa !8
  %395 = trunc i32 %394 to i8
  %396 = call zeroext i8 @ide_polling(i8 noundef zeroext %395, i8 noundef zeroext 1)
  store i8 %396, ptr %24, align 1, !tbaa !5
  %397 = icmp ne i8 %396, 0
  br i1 %397, label %398, label %400

398:                                              ; preds = %393
  %399 = load i8, ptr %24, align 1, !tbaa !5
  store i8 %399, ptr %6, align 1
  store i32 1, ptr %25, align 4
  br label %447

400:                                              ; preds = %393
  call void asm sideeffect "pushw %es", "~{dirflag},~{fpsr},~{flags}"() #2, !srcloc !21
  %401 = load i32, ptr %19, align 4, !tbaa !8
  %402 = load i32, ptr %18, align 4, !tbaa !8
  %403 = load i32, ptr %11, align 4, !tbaa !8
  call void asm sideeffect "rep insw", "{cx},{dx},{di},~{dirflag},~{fpsr},~{flags}"(i32 %401, i32 %402, i32 %403) #2, !srcloc !22
  call void asm sideeffect "popw %es", "~{dirflag},~{fpsr},~{flags}"() #2, !srcloc !23
  %404 = load i32, ptr %19, align 4, !tbaa !8
  %405 = mul i32 %404, 2
  %406 = load i32, ptr %11, align 4, !tbaa !8
  %407 = add i32 %406, %405
  store i32 %407, ptr %11, align 4, !tbaa !8
  br label %408

408:                                              ; preds = %400
  %409 = load i16, ptr %21, align 2, !tbaa !18
  %410 = add i16 %409, 1
  store i16 %410, ptr %21, align 2, !tbaa !18
  br label %387, !llvm.loop !24

411:                                              ; preds = %387
  br label %445

412:                                              ; preds = %382
  store i16 0, ptr %21, align 2, !tbaa !18
  br label %413

413:                                              ; preds = %430, %412
  %414 = load i16, ptr %21, align 2, !tbaa !18
  %415 = zext i16 %414 to i32
  %416 = load i8, ptr %10, align 1, !tbaa !5
  %417 = zext i8 %416 to i32
  %418 = icmp slt i32 %415, %417
  br i1 %418, label %419, label %433

419:                                              ; preds = %413
  %420 = load i32, ptr %16, align 4, !tbaa !8
  %421 = trunc i32 %420 to i8
  %422 = call zeroext i8 @ide_polling(i8 noundef zeroext %421, i8 noundef zeroext 0)
  call void asm sideeffect "pushw %ds", "~{dirflag},~{fpsr},~{flags}"() #2, !srcloc !25
  %423 = load i32, ptr %19, align 4, !tbaa !8
  %424 = load i32, ptr %18, align 4, !tbaa !8
  %425 = load i32, ptr %11, align 4, !tbaa !8
  call void asm sideeffect "rep outsw", "{cx},{dx},{si},~{dirflag},~{fpsr},~{flags}"(i32 %423, i32 %424, i32 %425) #2, !srcloc !26
  call void asm sideeffect "popw %ds", "~{dirflag},~{fpsr},~{flags}"() #2, !srcloc !27
  %426 = load i32, ptr %19, align 4, !tbaa !8
  %427 = mul i32 %426, 2
  %428 = load i32, ptr %11, align 4, !tbaa !8
  %429 = add i32 %428, %427
  store i32 %429, ptr %11, align 4, !tbaa !8
  br label %430

430:                                              ; preds = %419
  %431 = load i16, ptr %21, align 2, !tbaa !18
  %432 = add i16 %431, 1
  store i16 %432, ptr %21, align 2, !tbaa !18
  br label %413, !llvm.loop !28

433:                                              ; preds = %413
  %434 = load i32, ptr %16, align 4, !tbaa !8
  %435 = trunc i32 %434 to i8
  store i8 -25, ptr %26, align 1, !tbaa !5
  %436 = getelementptr inbounds i8, ptr %26, i64 1
  store i8 -25, ptr %436, align 1, !tbaa !5
  %437 = getelementptr inbounds i8, ptr %26, i64 2
  store i8 -22, ptr %437, align 1, !tbaa !5
  %438 = load i8, ptr %12, align 1, !tbaa !5
  %439 = zext i8 %438 to i64
  %440 = getelementptr inbounds [3 x i8], ptr %26, i64 0, i64 %439
  %441 = load i8, ptr %440, align 1, !tbaa !5
  call void @ide_write_register(i8 noundef zeroext %435, i8 noundef zeroext 7, i8 noundef zeroext %441)
  %442 = load i32, ptr %16, align 4, !tbaa !8
  %443 = trunc i32 %442 to i8
  %444 = call zeroext i8 @ide_polling(i8 noundef zeroext %443, i8 noundef zeroext 0)
  br label %445

445:                                              ; preds = %433, %411
  br label %446

446:                                              ; preds = %445, %381
  store i8 0, ptr %6, align 1
  store i32 1, ptr %25, align 4
  br label %447

447:                                              ; preds = %446, %398
  call void @llvm.lifetime.end.p0(i64 1, ptr %24) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %23) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %22) #2
  call void @llvm.lifetime.end.p0(i64 2, ptr %21) #2
  call void @llvm.lifetime.end.p0(i64 2, ptr %20) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %19) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %18) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %17) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %16) #2
  call void @llvm.lifetime.end.p0(i64 6, ptr %15) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %14) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %13) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %12) #2
  %448 = load i8, ptr %6, align 1
  ret i8 %448
}

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"omnipotent char", !7, i64 0}
!7 = !{!"Simple C/C++ TBAA"}
!8 = !{!9, !9, i64 0}
!9 = !{!"int", !6, i64 0}
!10 = !{!11, !6, i64 1}
!11 = !{!"", !6, i64 0, !6, i64 1, !6, i64 2, !12, i64 4, !12, i64 6, !12, i64 8, !9, i64 12, !9, i64 16, !6, i64 20}
!12 = !{!"short", !6, i64 0}
!13 = !{!11, !6, i64 2}
!14 = !{!15, !12, i64 0}
!15 = !{!"", !12, i64 0, !12, i64 2, !12, i64 4, !12, i64 6}
!16 = !{!15, !12, i64 6}
!17 = !{!11, !12, i64 8}
!18 = !{!12, !12, i64 0}
!19 = distinct !{!19, !20}
!20 = !{!"llvm.loop.mustprogress"}
!21 = !{i64 18040}
!22 = !{i64 18070}
!23 = !{i64 18187}
!24 = distinct !{!24, !20}
!25 = !{i64 18519}
!26 = !{i64 18549}
!27 = !{i64 18629}
!28 = distinct !{!28, !20}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.IDE_CHANNELS = type { i16, i16, i16, i16 }
%struct.IDE_DEVICE = type { i8, i8, i8, i16, i16, i16, i32, i32, [41 x i8] }

@g_ide_channels = external dso_local local_unnamed_addr global [2 x %struct.IDE_CHANNELS], align 16
@g_ide_devices = external dso_local local_unnamed_addr global [5 x %struct.IDE_DEVICE], align 16
@g_ide_irq_invoked = external hidden global i8, align 1

; Function Attrs: nounwind uwtable
declare hidden void @ide_write_register(i8 noundef zeroext, i8 noundef zeroext, i8 noundef zeroext) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
declare dso_local zeroext i8 @ide_polling(i8 noundef zeroext, i8 noundef zeroext) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
declare hidden zeroext i8 @ide_read_register(i8 noundef zeroext, i8 noundef zeroext) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
define dso_local zeroext i8 @ide_ata_access(i8 noundef zeroext %0, i8 noundef zeroext %1, i32 noundef %2, i8 noundef zeroext %3, i32 noundef %4) local_unnamed_addr #0 {
  %.sroa.0 = alloca i8, align 1
  %.sroa.2 = alloca i8, align 1
  %.sroa.4 = alloca i8, align 1
  %6 = zext i8 %1 to i64
  %7 = getelementptr inbounds [5 x %struct.IDE_DEVICE], ptr @g_ide_devices, i64 0, i64 %6
  %8 = getelementptr inbounds i8, ptr %7, i64 1
  %9 = load i8, ptr %8, align 1, !tbaa !5
  %10 = getelementptr inbounds i8, ptr %7, i64 2
  %11 = load i8, ptr %10, align 2, !tbaa !11
  %12 = zext i8 %9 to i64
  %13 = getelementptr inbounds [2 x %struct.IDE_CHANNELS], ptr @g_ide_channels, i64 0, i64 %12
  %14 = load i16, ptr %13, align 8, !tbaa !12
  %15 = zext i16 %14 to i32
  store volatile i8 0, ptr @g_ide_irq_invoked, align 1, !tbaa !14
  %16 = getelementptr inbounds i8, ptr %13, i64 6
  store i16 2, ptr %16, align 2, !tbaa !15
  tail call void @ide_write_register(i8 noundef zeroext %9, i8 noundef zeroext 12, i8 noundef zeroext 2)
  %17 = icmp ugt i32 %2, 268435455
  br i1 %17, label %18, label %24

18:                                               ; preds = %5
  %19 = trunc i32 %2 to i8
  %20 = lshr i32 %2, 8
  %21 = lshr i32 %2, 16
  %22 = lshr i32 %2, 24
  %23 = trunc nuw i32 %22 to i8
  br label %46

24:                                               ; preds = %5
  %25 = getelementptr inbounds i8, ptr %7, i64 8
  %26 = load i16, ptr %25, align 8, !tbaa !16
  %27 = and i16 %26, 512
  %.not = icmp eq i16 %27, 0
  br i1 %.not, label %34, label %28

28:                                               ; preds = %24
  %29 = trunc i32 %2 to i8
  %30 = lshr i32 %2, 8
  %31 = lshr i32 %2, 16
  %32 = lshr i32 %2, 24
  %33 = trunc nuw nsw i32 %32 to i8
  br label %46

34:                                               ; preds = %24
  %35 = urem i32 %2, 63
  %36 = trunc nuw nsw i32 %35 to i8
  %37 = add nuw nsw i8 %36, 1
  %38 = add nuw nsw i32 %2, 1
  %39 = zext nneg i8 %37 to i32
  %40 = sub nsw i32 %38, %39
  %41 = udiv i32 %40, 1008
  %42 = lshr i32 %41, 8
  %43 = urem i32 %40, 1008
  %.lhs.trunc = trunc nuw nsw i32 %43 to i16
  %44 = udiv i16 %.lhs.trunc, 63
  %45 = trunc nuw nsw i16 %44 to i8
  br label %46

46:                                               ; preds = %28, %34, %18
  %.sroa.10.0.in = phi i32 [ %21, %18 ], [ %31, %28 ], [ %42, %34 ]
  %.sroa.6.0.in = phi i32 [ %20, %18 ], [ %30, %28 ], [ %41, %34 ]
  %.sroa.0.0 = phi i8 [ %19, %18 ], [ %29, %28 ], [ %37, %34 ]
  %.sroa.14.0 = phi i8 [ %23, %18 ], [ 0, %28 ], [ 0, %34 ]
  %47 = phi i1 [ false, %18 ], [ false, %28 ], [ true, %34 ]
  %48 = phi i1 [ false, %18 ], [ true, %28 ], [ false, %34 ]
  %.0179.sroa.phi = phi ptr [ %.sroa.4, %18 ], [ %.sroa.2, %28 ], [ %.sroa.0, %34 ]
  %.0176 = phi i8 [ 0, %18 ], [ %33, %28 ], [ %45, %34 ]
  %.sroa.6.0 = trunc i32 %.sroa.6.0.in to i8
  br label %49

49:                                               ; preds = %49, %46
  %50 = tail call zeroext i8 @ide_read_register(i8 noundef zeroext %9, i8 noundef zeroext 7)
  %.not185 = icmp sgt i8 %50, -1
  br i1 %.not185, label %51, label %49, !llvm.loop !17

51:                                               ; preds = %49
  %.sroa.10.0 = trunc i32 %.sroa.10.0.in to i8
  %52 = shl i8 %11, 4
  %53 = or i8 %52, %.0176
  %. = select i1 %47, i8 -96, i8 -32
  %54 = or i8 %53, %.
  tail call void @ide_write_register(i8 noundef zeroext %9, i8 noundef zeroext 6, i8 noundef zeroext %54)
  br i1 %17, label %55, label %56

55:                                               ; preds = %51
  tail call void @ide_write_register(i8 noundef zeroext %9, i8 noundef zeroext 8, i8 noundef zeroext 0)
  tail call void @ide_write_register(i8 noundef zeroext %9, i8 noundef zeroext 9, i8 noundef zeroext %.sroa.14.0)
  tail call void @ide_write_register(i8 noundef zeroext %9, i8 noundef zeroext 10, i8 noundef zeroext 0)
  tail call void @ide_write_register(i8 noundef zeroext %9, i8 noundef zeroext 11, i8 noundef zeroext 0)
  br label %56

56:                                               ; preds = %55, %51
  tail call void @ide_write_register(i8 noundef zeroext %9, i8 noundef zeroext 2, i8 noundef zeroext %3)
  tail call void @ide_write_register(i8 noundef zeroext %9, i8 noundef zeroext 3, i8 noundef zeroext %.sroa.0.0)
  tail call void @ide_write_register(i8 noundef zeroext %9, i8 noundef zeroext 4, i8 noundef zeroext %.sroa.6.0)
  tail call void @ide_write_register(i8 noundef zeroext %9, i8 noundef zeroext 5, i8 noundef zeroext %.sroa.10.0)
  %57 = icmp eq i8 %0, 0
  %or.cond17 = and i1 %57, %17
  %.2 = select i1 %or.cond17, i8 36, i8 32
  %58 = icmp eq i8 %0, 1
  %or.cond47189 = or i1 %47, %48
  %59 = and i1 %58, %or.cond47189
  %.7 = select i1 %59, i8 48, i8 %.2
  %or.cond53 = and i1 %58, %17
  %.8 = select i1 %or.cond53, i8 52, i8 %.7
  tail call void @ide_write_register(i8 noundef zeroext %9, i8 noundef zeroext 7, i8 noundef zeroext %.8)
  %60 = zext i8 %3 to i16
  %.not199 = icmp eq i8 %3, 0
  br i1 %57, label %.preheader, label %.preheader190

.preheader190:                                    ; preds = %56
  br i1 %.not199, label %._crit_edge, label %.lr.ph

.preheader:                                       ; preds = %56
  br i1 %.not199, label %.loopexit, label %.lr.ph195

.lr.ph195:                                        ; preds = %.preheader, %62
  %.0175194 = phi i32 [ %63, %62 ], [ %4, %.preheader ]
  %.0177193 = phi i16 [ %64, %62 ], [ 0, %.preheader ]
  %61 = tail call zeroext i8 @ide_polling(i8 noundef zeroext %9, i8 noundef zeroext 1)
  %.not186 = icmp eq i8 %61, 0
  br i1 %.not186, label %62, label %.loopexit

62:                                               ; preds = %.lr.ph195
  tail call void asm sideeffect "pushw %es", "~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !19
  tail call void asm sideeffect "rep insw", "{cx},{dx},{di},~{dirflag},~{fpsr},~{flags}"(i32 256, i32 %15, i32 %.0175194) #1, !srcloc !20
  tail call void asm sideeffect "popw %es", "~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !21
  %63 = add i32 %.0175194, 512
  %64 = add nuw nsw i16 %.0177193, 1
  %exitcond200.not = icmp eq i16 %64, %60
  br i1 %exitcond200.not, label %.loopexit, label %.lr.ph195, !llvm.loop !22

.lr.ph:                                           ; preds = %.preheader190, %.lr.ph
  %.1192 = phi i32 [ %66, %.lr.ph ], [ %4, %.preheader190 ]
  %.1178191 = phi i16 [ %67, %.lr.ph ], [ 0, %.preheader190 ]
  %65 = tail call zeroext i8 @ide_polling(i8 noundef zeroext %9, i8 noundef zeroext 0)
  tail call void asm sideeffect "pushw %ds", "~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !23
  tail call void asm sideeffect "rep outsw", "{cx},{dx},{si},~{dirflag},~{fpsr},~{flags}"(i32 256, i32 %15, i32 %.1192) #1, !srcloc !24
  tail call void asm sideeffect "popw %ds", "~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !25
  %66 = add i32 %.1192, 512
  %67 = add nuw nsw i16 %.1178191, 1
  %exitcond.not = icmp eq i16 %67, %60
  br i1 %exitcond.not, label %._crit_edge, label %.lr.ph, !llvm.loop !26

._crit_edge:                                      ; preds = %.lr.ph, %.preheader190
  store i8 -25, ptr %.sroa.0, align 1, !tbaa !14
  store i8 -25, ptr %.sroa.2, align 1, !tbaa !14
  store i8 -22, ptr %.sroa.4, align 1, !tbaa !14
  %68 = load i8, ptr %.0179.sroa.phi, align 1, !tbaa !14
  tail call void @ide_write_register(i8 noundef zeroext %9, i8 noundef zeroext 7, i8 noundef zeroext %68)
  %69 = tail call zeroext i8 @ide_polling(i8 noundef zeroext %9, i8 noundef zeroext 0)
  br label %.loopexit

.loopexit:                                        ; preds = %.lr.ph195, %62, %.preheader, %._crit_edge
  %.0 = phi i8 [ 0, %._crit_edge ], [ 0, %.preheader ], [ %61, %.lr.ph195 ], [ 0, %62 ]
  ret i8 %.0
}

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !7, i64 1}
!6 = !{!"", !7, i64 0, !7, i64 1, !7, i64 2, !9, i64 4, !9, i64 6, !9, i64 8, !10, i64 12, !10, i64 16, !7, i64 20}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!"short", !7, i64 0}
!10 = !{!"int", !7, i64 0}
!11 = !{!6, !7, i64 2}
!12 = !{!13, !9, i64 0}
!13 = !{!"", !9, i64 0, !9, i64 2, !9, i64 4, !9, i64 6}
!14 = !{!7, !7, i64 0}
!15 = !{!13, !9, i64 6}
!16 = !{!6, !9, i64 8}
!17 = distinct !{!17, !18}
!18 = !{!"llvm.loop.mustprogress"}
!19 = !{i64 18040}
!20 = !{i64 18070}
!21 = !{i64 18187}
!22 = distinct !{!22, !18}
!23 = !{i64 18519}
!24 = !{i64 18549}
!25 = !{i64 18629}
!26 = distinct !{!26, !18}


; Effective O3 passes: CorrelatedValuePropagationPass,EarlyCSEPass,GlobalOptPass,IPSCCPPass,IndVarSimplifyPass,InferFunctionAttrsPass,InstCombinePass,JumpThreadingPass,LICMPass,LoopRotatePass,LoopSimplifyPass,LoopUnrollPass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass