; LLVM IR from ctlst-tech/catpilot :: bsp/mcu/core/stm32/h753/hal/src (stm32h7xx_hal_tim)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.TIM_HandleTypeDef = type { ptr, %struct.TIM_Base_InitTypeDef, i32, [7 x ptr], i32, i32, [6 x i32], [4 x i32], i32 }
%struct.TIM_Base_InitTypeDef = type { i32, i32, i32, i32, i32, i32 }
%struct.__DMA_HandleTypeDef = type { ptr, %struct.DMA_InitTypeDef, i32, i32, ptr, ptr, ptr, ptr, ptr, ptr, ptr, i32, i32, i32, ptr, ptr, i32, ptr, ptr, i32 }
%struct.DMA_InitTypeDef = type { i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32 }
%struct.TIM_TypeDef = type { i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32 }

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nounwind uwtable
declare dso_local void @TIM_DMAError(ptr noundef) #1

declare i32 @HAL_DMA_Start_IT(ptr noundef, i32 noundef, i32 noundef, i32 noundef) #2

; Function Attrs: nounwind uwtable
declare dso_local void @TIM_CCxChannelCmd(ptr noundef, i32 noundef, i32 noundef) #1

; Function Attrs: nounwind uwtable
define dso_local i32 @HAL_TIM_OC_Start_DMA(ptr noundef %0, i32 noundef %1, ptr noundef %2, i16 noundef zeroext %3) #1 {
  %5 = alloca i32, align 4
  %6 = alloca ptr, align 8
  %7 = alloca i32, align 4
  %8 = alloca ptr, align 8
  %9 = alloca i16, align 2
  %10 = alloca i32, align 4
  %11 = alloca i32, align 4
  %12 = alloca i32, align 4
  store ptr %0, ptr %6, align 8, !tbaa !5
  store i32 %1, ptr %7, align 4, !tbaa !9
  store ptr %2, ptr %8, align 8, !tbaa !5
  store i16 %3, ptr %9, align 2, !tbaa !11
  call void @llvm.lifetime.start.p0(i64 4, ptr %10) #3
  store i32 0, ptr %10, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 4, ptr %11) #3
  %13 = load i32, ptr %7, align 4, !tbaa !9
  %14 = icmp eq i32 %13, 0
  br i1 %14, label %15, label %20

15:                                               ; preds = %4
  %16 = load ptr, ptr %6, align 8, !tbaa !5
  %17 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %16, i32 0, i32 6
  %18 = getelementptr inbounds [6 x i32], ptr %17, i64 0, i64 0
  %19 = load volatile i32, ptr %18, align 8, !tbaa !9
  br label %65

20:                                               ; preds = %4
  %21 = load i32, ptr %7, align 4, !tbaa !9
  %22 = icmp eq i32 %21, 4
  br i1 %22, label %23, label %28

23:                                               ; preds = %20
  %24 = load ptr, ptr %6, align 8, !tbaa !5
  %25 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %24, i32 0, i32 6
  %26 = getelementptr inbounds [6 x i32], ptr %25, i64 0, i64 1
  %27 = load volatile i32, ptr %26, align 4, !tbaa !9
  br label %63

28:                                               ; preds = %20
  %29 = load i32, ptr %7, align 4, !tbaa !9
  %30 = icmp eq i32 %29, 8
  br i1 %30, label %31, label %36

31:                                               ; preds = %28
  %32 = load ptr, ptr %6, align 8, !tbaa !5
  %33 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %32, i32 0, i32 6
  %34 = getelementptr inbounds [6 x i32], ptr %33, i64 0, i64 2
  %35 = load volatile i32, ptr %34, align 8, !tbaa !9
  br label %61

36:                                               ; preds = %28
  %37 = load i32, ptr %7, align 4, !tbaa !9
  %38 = icmp eq i32 %37, 12
  br i1 %38, label %39, label %44

39:                                               ; preds = %36
  %40 = load ptr, ptr %6, align 8, !tbaa !5
  %41 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %40, i32 0, i32 6
  %42 = getelementptr inbounds [6 x i32], ptr %41, i64 0, i64 3
  %43 = load volatile i32, ptr %42, align 4, !tbaa !9
  br label %59

44:                                               ; preds = %36
  %45 = load i32, ptr %7, align 4, !tbaa !9
  %46 = icmp eq i32 %45, 16
  br i1 %46, label %47, label %52

47:                                               ; preds = %44
  %48 = load ptr, ptr %6, align 8, !tbaa !5
  %49 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %48, i32 0, i32 6
  %50 = getelementptr inbounds [6 x i32], ptr %49, i64 0, i64 4
  %51 = load volatile i32, ptr %50, align 8, !tbaa !9
  br label %57

52:                                               ; preds = %44
  %53 = load ptr, ptr %6, align 8, !tbaa !5
  %54 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %53, i32 0, i32 6
  %55 = getelementptr inbounds [6 x i32], ptr %54, i64 0, i64 5
  %56 = load volatile i32, ptr %55, align 4, !tbaa !9
  br label %57

57:                                               ; preds = %52, %47
  %58 = phi i32 [ %51, %47 ], [ %56, %52 ]
  br label %59

59:                                               ; preds = %57, %39
  %60 = phi i32 [ %43, %39 ], [ %58, %57 ]
  br label %61

61:                                               ; preds = %59, %31
  %62 = phi i32 [ %35, %31 ], [ %60, %59 ]
  br label %63

63:                                               ; preds = %61, %23
  %64 = phi i32 [ %27, %23 ], [ %62, %61 ]
  br label %65

65:                                               ; preds = %63, %15
  %66 = phi i32 [ %19, %15 ], [ %64, %63 ]
  %67 = icmp eq i32 %66, 2
  br i1 %67, label %68, label %69

68:                                               ; preds = %65
  store i32 2, ptr %5, align 4
  store i32 1, ptr %12, align 4
  br label %475

69:                                               ; preds = %65
  %70 = load i32, ptr %7, align 4, !tbaa !9
  %71 = icmp eq i32 %70, 0
  br i1 %71, label %72, label %77

72:                                               ; preds = %69
  %73 = load ptr, ptr %6, align 8, !tbaa !5
  %74 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %73, i32 0, i32 6
  %75 = getelementptr inbounds [6 x i32], ptr %74, i64 0, i64 0
  %76 = load volatile i32, ptr %75, align 8, !tbaa !9
  br label %122

77:                                               ; preds = %69
  %78 = load i32, ptr %7, align 4, !tbaa !9
  %79 = icmp eq i32 %78, 4
  br i1 %79, label %80, label %85

80:                                               ; preds = %77
  %81 = load ptr, ptr %6, align 8, !tbaa !5
  %82 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %81, i32 0, i32 6
  %83 = getelementptr inbounds [6 x i32], ptr %82, i64 0, i64 1
  %84 = load volatile i32, ptr %83, align 4, !tbaa !9
  br label %120

85:                                               ; preds = %77
  %86 = load i32, ptr %7, align 4, !tbaa !9
  %87 = icmp eq i32 %86, 8
  br i1 %87, label %88, label %93

88:                                               ; preds = %85
  %89 = load ptr, ptr %6, align 8, !tbaa !5
  %90 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %89, i32 0, i32 6
  %91 = getelementptr inbounds [6 x i32], ptr %90, i64 0, i64 2
  %92 = load volatile i32, ptr %91, align 8, !tbaa !9
  br label %118

93:                                               ; preds = %85
  %94 = load i32, ptr %7, align 4, !tbaa !9
  %95 = icmp eq i32 %94, 12
  br i1 %95, label %96, label %101

96:                                               ; preds = %93
  %97 = load ptr, ptr %6, align 8, !tbaa !5
  %98 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %97, i32 0, i32 6
  %99 = getelementptr inbounds [6 x i32], ptr %98, i64 0, i64 3
  %100 = load volatile i32, ptr %99, align 4, !tbaa !9
  br label %116

101:                                              ; preds = %93
  %102 = load i32, ptr %7, align 4, !tbaa !9
  %103 = icmp eq i32 %102, 16
  br i1 %103, label %104, label %109

104:                                              ; preds = %101
  %105 = load ptr, ptr %6, align 8, !tbaa !5
  %106 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %105, i32 0, i32 6
  %107 = getelementptr inbounds [6 x i32], ptr %106, i64 0, i64 4
  %108 = load volatile i32, ptr %107, align 8, !tbaa !9
  br label %114

109:                                              ; preds = %101
  %110 = load ptr, ptr %6, align 8, !tbaa !5
  %111 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %110, i32 0, i32 6
  %112 = getelementptr inbounds [6 x i32], ptr %111, i64 0, i64 5
  %113 = load volatile i32, ptr %112, align 4, !tbaa !9
  br label %114

114:                                              ; preds = %109, %104
  %115 = phi i32 [ %108, %104 ], [ %113, %109 ]
  br label %116

116:                                              ; preds = %114, %96
  %117 = phi i32 [ %100, %96 ], [ %115, %114 ]
  br label %118

118:                                              ; preds = %116, %88
  %119 = phi i32 [ %92, %88 ], [ %117, %116 ]
  br label %120

120:                                              ; preds = %118, %80
  %121 = phi i32 [ %84, %80 ], [ %119, %118 ]
  br label %122

122:                                              ; preds = %120, %72
  %123 = phi i32 [ %76, %72 ], [ %121, %120 ]
  %124 = icmp eq i32 %123, 1
  br i1 %124, label %125, label %183

125:                                              ; preds = %122
  %126 = load ptr, ptr %8, align 8, !tbaa !5
  %127 = icmp eq ptr %126, null
  br i1 %127, label %128, label %133

128:                                              ; preds = %125
  %129 = load i16, ptr %9, align 2, !tbaa !11
  %130 = zext i16 %129 to i32
  %131 = icmp ugt i32 %130, 0
  br i1 %131, label %132, label %133

132:                                              ; preds = %128
  store i32 1, ptr %5, align 4
  store i32 1, ptr %12, align 4
  br label %475

133:                                              ; preds = %128, %125
  %134 = load i32, ptr %7, align 4, !tbaa !9
  %135 = icmp eq i32 %134, 0
  br i1 %135, label %136, label %140

136:                                              ; preds = %133
  %137 = load ptr, ptr %6, align 8, !tbaa !5
  %138 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %137, i32 0, i32 6
  %139 = getelementptr inbounds [6 x i32], ptr %138, i64 0, i64 0
  store volatile i32 2, ptr %139, align 8, !tbaa !9
  br label %180

140:                                              ; preds = %133
  %141 = load i32, ptr %7, align 4, !tbaa !9
  %142 = icmp eq i32 %141, 4
  br i1 %142, label %143, label %147

143:                                              ; preds = %140
  %144 = load ptr, ptr %6, align 8, !tbaa !5
  %145 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %144, i32 0, i32 6
  %146 = getelementptr inbounds [6 x i32], ptr %145, i64 0, i64 1
  store volatile i32 2, ptr %146, align 4, !tbaa !9
  br label %178

147:                                              ; preds = %140
  %148 = load i32, ptr %7, align 4, !tbaa !9
  %149 = icmp eq i32 %148, 8
  br i1 %149, label %150, label %154

150:                                              ; preds = %147
  %151 = load ptr, ptr %6, align 8, !tbaa !5
  %152 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %151, i32 0, i32 6
  %153 = getelementptr inbounds [6 x i32], ptr %152, i64 0, i64 2
  store volatile i32 2, ptr %153, align 8, !tbaa !9
  br label %176

154:                                              ; preds = %147
  %155 = load i32, ptr %7, align 4, !tbaa !9
  %156 = icmp eq i32 %155, 12
  br i1 %156, label %157, label %161

157:                                              ; preds = %154
  %158 = load ptr, ptr %6, align 8, !tbaa !5
  %159 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %158, i32 0, i32 6
  %160 = getelementptr inbounds [6 x i32], ptr %159, i64 0, i64 3
  store volatile i32 2, ptr %160, align 4, !tbaa !9
  br label %174

161:                                              ; preds = %154
  %162 = load i32, ptr %7, align 4, !tbaa !9
  %163 = icmp eq i32 %162, 16
  br i1 %163, label %164, label %168

164:                                              ; preds = %161
  %165 = load ptr, ptr %6, align 8, !tbaa !5
  %166 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %165, i32 0, i32 6
  %167 = getelementptr inbounds [6 x i32], ptr %166, i64 0, i64 4
  store volatile i32 2, ptr %167, align 8, !tbaa !9
  br label %172

168:                                              ; preds = %161
  %169 = load ptr, ptr %6, align 8, !tbaa !5
  %170 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %169, i32 0, i32 6
  %171 = getelementptr inbounds [6 x i32], ptr %170, i64 0, i64 5
  store volatile i32 2, ptr %171, align 4, !tbaa !9
  br label %172

172:                                              ; preds = %168, %164
  %173 = phi i32 [ 2, %164 ], [ 2, %168 ]
  br label %174

174:                                              ; preds = %172, %157
  %175 = phi i32 [ 2, %157 ], [ %173, %172 ]
  br label %176

176:                                              ; preds = %174, %150
  %177 = phi i32 [ 2, %150 ], [ %175, %174 ]
  br label %178

178:                                              ; preds = %176, %143
  %179 = phi i32 [ 2, %143 ], [ %177, %176 ]
  br label %180

180:                                              ; preds = %178, %136
  %181 = phi i32 [ 2, %136 ], [ %179, %178 ]
  br label %182

182:                                              ; preds = %180
  br label %184

183:                                              ; preds = %122
  store i32 1, ptr %5, align 4
  store i32 1, ptr %12, align 4
  br label %475

184:                                              ; preds = %182
  br label %185

185:                                              ; preds = %184
  %186 = load i32, ptr %7, align 4, !tbaa !9
  switch i32 %186, label %351 [
    i32 0, label %187
    i32 4, label %228
    i32 8, label %269
    i32 12, label %310
  ]

187:                                              ; preds = %185
  %188 = load ptr, ptr %6, align 8, !tbaa !5
  %189 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %188, i32 0, i32 3
  %190 = getelementptr inbounds [7 x ptr], ptr %189, i64 0, i64 1
  %191 = load ptr, ptr %190, align 8, !tbaa !5
  %192 = getelementptr inbounds %struct.__DMA_HandleTypeDef, ptr %191, i32 0, i32 5
  store ptr @TIM_DMADelayPulseCplt, ptr %192, align 8, !tbaa !13
  %193 = load ptr, ptr %6, align 8, !tbaa !5
  %194 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %193, i32 0, i32 3
  %195 = getelementptr inbounds [7 x ptr], ptr %194, i64 0, i64 1
  %196 = load ptr, ptr %195, align 8, !tbaa !5
  %197 = getelementptr inbounds %struct.__DMA_HandleTypeDef, ptr %196, i32 0, i32 6
  store ptr @TIM_DMADelayPulseHalfCplt, ptr %197, align 8, !tbaa !16
  %198 = load ptr, ptr %6, align 8, !tbaa !5
  %199 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %198, i32 0, i32 3
  %200 = getelementptr inbounds [7 x ptr], ptr %199, i64 0, i64 1
  %201 = load ptr, ptr %200, align 8, !tbaa !5
  %202 = getelementptr inbounds %struct.__DMA_HandleTypeDef, ptr %201, i32 0, i32 9
  store ptr @TIM_DMAError, ptr %202, align 8, !tbaa !17
  %203 = load ptr, ptr %6, align 8, !tbaa !5
  %204 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %203, i32 0, i32 3
  %205 = getelementptr inbounds [7 x ptr], ptr %204, i64 0, i64 1
  %206 = load ptr, ptr %205, align 8, !tbaa !5
  %207 = load ptr, ptr %8, align 8, !tbaa !5
  %208 = ptrtoint ptr %207 to i32
  %209 = load ptr, ptr %6, align 8, !tbaa !5
  %210 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %209, i32 0, i32 0
  %211 = load ptr, ptr %210, align 8, !tbaa !18
  %212 = getelementptr inbounds %struct.TIM_TypeDef, ptr %211, i32 0, i32 13
  %213 = ptrtoint ptr %212 to i32
  %214 = load i16, ptr %9, align 2, !tbaa !11
  %215 = zext i16 %214 to i32
  %216 = call i32 @HAL_DMA_Start_IT(ptr noundef %206, i32 noundef %208, i32 noundef %213, i32 noundef %215)
  %217 = icmp ne i32 %216, 0
  br i1 %217, label %218, label %219

218:                                              ; preds = %187
  store i32 1, ptr %5, align 4
  store i32 1, ptr %12, align 4
  br label %475

219:                                              ; preds = %187
  %220 = load ptr, ptr %6, align 8, !tbaa !5
  %221 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %220, i32 0, i32 0
  %222 = load ptr, ptr %221, align 8, !tbaa !18
  %223 = getelementptr inbounds %struct.TIM_TypeDef, ptr %222, i32 0, i32 3
  %224 = load volatile i32, ptr %223, align 4, !tbaa !21
  %225 = zext i32 %224 to i64
  %226 = or i64 %225, 512
  %227 = trunc i64 %226 to i32
  store volatile i32 %227, ptr %223, align 4, !tbaa !21
  br label %352

228:                                              ; preds = %185
  %229 = load ptr, ptr %6, align 8, !tbaa !5
  %230 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %229, i32 0, i32 3
  %231 = getelementptr inbounds [7 x ptr], ptr %230, i64 0, i64 2
  %232 = load ptr, ptr %231, align 8, !tbaa !5
  %233 = getelementptr inbounds %struct.__DMA_HandleTypeDef, ptr %232, i32 0, i32 5
  store ptr @TIM_DMADelayPulseCplt, ptr %233, align 8, !tbaa !13
  %234 = load ptr, ptr %6, align 8, !tbaa !5
  %235 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %234, i32 0, i32 3
  %236 = getelementptr inbounds [7 x ptr], ptr %235, i64 0, i64 2
  %237 = load ptr, ptr %236, align 8, !tbaa !5
  %238 = getelementptr inbounds %struct.__DMA_HandleTypeDef, ptr %237, i32 0, i32 6
  store ptr @TIM_DMADelayPulseHalfCplt, ptr %238, align 8, !tbaa !16
  %239 = load ptr, ptr %6, align 8, !tbaa !5
  %240 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %239, i32 0, i32 3
  %241 = getelementptr inbounds [7 x ptr], ptr %240, i64 0, i64 2
  %242 = load ptr, ptr %241, align 8, !tbaa !5
  %243 = getelementptr inbounds %struct.__DMA_HandleTypeDef, ptr %242, i32 0, i32 9
  store ptr @TIM_DMAError, ptr %243, align 8, !tbaa !17
  %244 = load ptr, ptr %6, align 8, !tbaa !5
  %245 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %244, i32 0, i32 3
  %246 = getelementptr inbounds [7 x ptr], ptr %245, i64 0, i64 2
  %247 = load ptr, ptr %246, align 8, !tbaa !5
  %248 = load ptr, ptr %8, align 8, !tbaa !5
  %249 = ptrtoint ptr %248 to i32
  %250 = load ptr, ptr %6, align 8, !tbaa !5
  %251 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %250, i32 0, i32 0
  %252 = load ptr, ptr %251, align 8, !tbaa !18
  %253 = getelementptr inbounds %struct.TIM_TypeDef, ptr %252, i32 0, i32 14
  %254 = ptrtoint ptr %253 to i32
  %255 = load i16, ptr %9, align 2, !tbaa !11
  %256 = zext i16 %255 to i32
  %257 = call i32 @HAL_DMA_Start_IT(ptr noundef %247, i32 noundef %249, i32 noundef %254, i32 noundef %256)
  %258 = icmp ne i32 %257, 0
  br i1 %258, label %259, label %260

259:                                              ; preds = %228
  store i32 1, ptr %5, align 4
  store i32 1, ptr %12, align 4
  br label %475

260:                                              ; preds = %228
  %261 = load ptr, ptr %6, align 8, !tbaa !5
  %262 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %261, i32 0, i32 0
  %263 = load ptr, ptr %262, align 8, !tbaa !18
  %264 = getelementptr inbounds %struct.TIM_TypeDef, ptr %263, i32 0, i32 3
  %265 = load volatile i32, ptr %264, align 4, !tbaa !21
  %266 = zext i32 %265 to i64
  %267 = or i64 %266, 1024
  %268 = trunc i64 %267 to i32
  store volatile i32 %268, ptr %264, align 4, !tbaa !21
  br label %352

269:                                              ; preds = %185
  %270 = load ptr, ptr %6, align 8, !tbaa !5
  %271 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %270, i32 0, i32 3
  %272 = getelementptr inbounds [7 x ptr], ptr %271, i64 0, i64 3
  %273 = load ptr, ptr %272, align 8, !tbaa !5
  %274 = getelementptr inbounds %struct.__DMA_HandleTypeDef, ptr %273, i32 0, i32 5
  store ptr @TIM_DMADelayPulseCplt, ptr %274, align 8, !tbaa !13
  %275 = load ptr, ptr %6, align 8, !tbaa !5
  %276 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %275, i32 0, i32 3
  %277 = getelementptr inbounds [7 x ptr], ptr %276, i64 0, i64 3
  %278 = load ptr, ptr %277, align 8, !tbaa !5
  %279 = getelementptr inbounds %struct.__DMA_HandleTypeDef, ptr %278, i32 0, i32 6
  store ptr @TIM_DMADelayPulseHalfCplt, ptr %279, align 8, !tbaa !16
  %280 = load ptr, ptr %6, align 8, !tbaa !5
  %281 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %280, i32 0, i32 3
  %282 = getelementptr inbounds [7 x ptr], ptr %281, i64 0, i64 3
  %283 = load ptr, ptr %282, align 8, !tbaa !5
  %284 = getelementptr inbounds %struct.__DMA_HandleTypeDef, ptr %283, i32 0, i32 9
  store ptr @TIM_DMAError, ptr %284, align 8, !tbaa !17
  %285 = load ptr, ptr %6, align 8, !tbaa !5
  %286 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %285, i32 0, i32 3
  %287 = getelementptr inbounds [7 x ptr], ptr %286, i64 0, i64 3
  %288 = load ptr, ptr %287, align 8, !tbaa !5
  %289 = load ptr, ptr %8, align 8, !tbaa !5
  %290 = ptrtoint ptr %289 to i32
  %291 = load ptr, ptr %6, align 8, !tbaa !5
  %292 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %291, i32 0, i32 0
  %293 = load ptr, ptr %292, align 8, !tbaa !18
  %294 = getelementptr inbounds %struct.TIM_TypeDef, ptr %293, i32 0, i32 15
  %295 = ptrtoint ptr %294 to i32
  %296 = load i16, ptr %9, align 2, !tbaa !11
  %297 = zext i16 %296 to i32
  %298 = call i32 @HAL_DMA_Start_IT(ptr noundef %288, i32 noundef %290, i32 noundef %295, i32 noundef %297)
  %299 = icmp ne i32 %298, 0
  br i1 %299, label %300, label %301

300:                                              ; preds = %269
  store i32 1, ptr %5, align 4
  store i32 1, ptr %12, align 4
  br label %475

301:                                              ; preds = %269
  %302 = load ptr, ptr %6, align 8, !tbaa !5
  %303 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %302, i32 0, i32 0
  %304 = load ptr, ptr %303, align 8, !tbaa !18
  %305 = getelementptr inbounds %struct.TIM_TypeDef, ptr %304, i32 0, i32 3
  %306 = load volatile i32, ptr %305, align 4, !tbaa !21
  %307 = zext i32 %306 to i64
  %308 = or i64 %307, 2048
  %309 = trunc i64 %308 to i32
  store volatile i32 %309, ptr %305, align 4, !tbaa !21
  br label %352

310:                                              ; preds = %185
  %311 = load ptr, ptr %6, align 8, !tbaa !5
  %312 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %311, i32 0, i32 3
  %313 = getelementptr inbounds [7 x ptr], ptr %312, i64 0, i64 4
  %314 = load ptr, ptr %313, align 8, !tbaa !5
  %315 = getelementptr inbounds %struct.__DMA_HandleTypeDef, ptr %314, i32 0, i32 5
  store ptr @TIM_DMADelayPulseCplt, ptr %315, align 8, !tbaa !13
  %316 = load ptr, ptr %6, align 8, !tbaa !5
  %317 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %316, i32 0, i32 3
  %318 = getelementptr inbounds [7 x ptr], ptr %317, i64 0, i64 4
  %319 = load ptr, ptr %318, align 8, !tbaa !5
  %320 = getelementptr inbounds %struct.__DMA_HandleTypeDef, ptr %319, i32 0, i32 6
  store ptr @TIM_DMADelayPulseHalfCplt, ptr %320, align 8, !tbaa !16
  %321 = load ptr, ptr %6, align 8, !tbaa !5
  %322 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %321, i32 0, i32 3
  %323 = getelementptr inbounds [7 x ptr], ptr %322, i64 0, i64 4
  %324 = load ptr, ptr %323, align 8, !tbaa !5
  %325 = getelementptr inbounds %struct.__DMA_HandleTypeDef, ptr %324, i32 0, i32 9
  store ptr @TIM_DMAError, ptr %325, align 8, !tbaa !17
  %326 = load ptr, ptr %6, align 8, !tbaa !5
  %327 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %326, i32 0, i32 3
  %328 = getelementptr inbounds [7 x ptr], ptr %327, i64 0, i64 4
  %329 = load ptr, ptr %328, align 8, !tbaa !5
  %330 = load ptr, ptr %8, align 8, !tbaa !5
  %331 = ptrtoint ptr %330 to i32
  %332 = load ptr, ptr %6, align 8, !tbaa !5
  %333 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %332, i32 0, i32 0
  %334 = load ptr, ptr %333, align 8, !tbaa !18
  %335 = getelementptr inbounds %struct.TIM_TypeDef, ptr %334, i32 0, i32 16
  %336 = ptrtoint ptr %335 to i32
  %337 = load i16, ptr %9, align 2, !tbaa !11
  %338 = zext i16 %337 to i32
  %339 = call i32 @HAL_DMA_Start_IT(ptr noundef %329, i32 noundef %331, i32 noundef %336, i32 noundef %338)
  %340 = icmp ne i32 %339, 0
  br i1 %340, label %341, label %342

341:                                              ; preds = %310
  store i32 1, ptr %5, align 4
  store i32 1, ptr %12, align 4
  br label %475

342:                                              ; preds = %310
  %343 = load ptr, ptr %6, align 8, !tbaa !5
  %344 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %343, i32 0, i32 0
  %345 = load ptr, ptr %344, align 8, !tbaa !18
  %346 = getelementptr inbounds %struct.TIM_TypeDef, ptr %345, i32 0, i32 3
  %347 = load volatile i32, ptr %346, align 4, !tbaa !21
  %348 = zext i32 %347 to i64
  %349 = or i64 %348, 4096
  %350 = trunc i64 %349 to i32
  store volatile i32 %350, ptr %346, align 4, !tbaa !21
  br label %352

351:                                              ; preds = %185
  store i32 1, ptr %10, align 4, !tbaa !9
  br label %352

352:                                              ; preds = %351, %342, %301, %260, %219
  %353 = load i32, ptr %10, align 4, !tbaa !9
  %354 = icmp eq i32 %353, 0
  br i1 %354, label %355, label %473

355:                                              ; preds = %352
  %356 = load ptr, ptr %6, align 8, !tbaa !5
  %357 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %356, i32 0, i32 0
  %358 = load ptr, ptr %357, align 8, !tbaa !18
  %359 = load i32, ptr %7, align 4, !tbaa !9
  call void @TIM_CCxChannelCmd(ptr noundef %358, i32 noundef %359, i32 noundef 1)
  %360 = load ptr, ptr %6, align 8, !tbaa !5
  %361 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %360, i32 0, i32 0
  %362 = load ptr, ptr %361, align 8, !tbaa !18
  %363 = icmp eq ptr %362, inttoptr (i64 1073807360 to ptr)
  br i1 %363, label %384, label %364

364:                                              ; preds = %355
  %365 = load ptr, ptr %6, align 8, !tbaa !5
  %366 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %365, i32 0, i32 0
  %367 = load ptr, ptr %366, align 8, !tbaa !18
  %368 = icmp eq ptr %367, inttoptr (i64 1073808384 to ptr)
  br i1 %368, label %384, label %369

369:                                              ; preds = %364
  %370 = load ptr, ptr %6, align 8, !tbaa !5
  %371 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %370, i32 0, i32 0
  %372 = load ptr, ptr %371, align 8, !tbaa !18
  %373 = icmp eq ptr %372, inttoptr (i64 1073823744 to ptr)
  br i1 %373, label %384, label %374

374:                                              ; preds = %369
  %375 = load ptr, ptr %6, align 8, !tbaa !5
  %376 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %375, i32 0, i32 0
  %377 = load ptr, ptr %376, align 8, !tbaa !18
  %378 = icmp eq ptr %377, inttoptr (i64 1073824768 to ptr)
  br i1 %378, label %384, label %379

379:                                              ; preds = %374
  %380 = load ptr, ptr %6, align 8, !tbaa !5
  %381 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %380, i32 0, i32 0
  %382 = load ptr, ptr %381, align 8, !tbaa !18
  %383 = icmp eq ptr %382, inttoptr (i64 1073825792 to ptr)
  br label %384

384:                                              ; preds = %379, %374, %369, %364, %355
  %385 = phi i1 [ true, %374 ], [ true, %369 ], [ true, %364 ], [ true, %355 ], [ %383, %379 ]
  %386 = zext i1 %385 to i32
  %387 = icmp ne i32 %386, 0
  br i1 %387, label %388, label %397

388:                                              ; preds = %384
  %389 = load ptr, ptr %6, align 8, !tbaa !5
  %390 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %389, i32 0, i32 0
  %391 = load ptr, ptr %390, align 8, !tbaa !18
  %392 = getelementptr inbounds %struct.TIM_TypeDef, ptr %391, i32 0, i32 17
  %393 = load volatile i32, ptr %392, align 4, !tbaa !23
  %394 = zext i32 %393 to i64
  %395 = or i64 %394, 32768
  %396 = trunc i64 %395 to i32
  store volatile i32 %396, ptr %392, align 4, !tbaa !23
  br label %397

397:                                              ; preds = %388, %384
  %398 = load ptr, ptr %6, align 8, !tbaa !5
  %399 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %398, i32 0, i32 0
  %400 = load ptr, ptr %399, align 8, !tbaa !18
  %401 = icmp eq ptr %400, inttoptr (i64 1073807360 to ptr)
  br i1 %401, label %437, label %402

402:                                              ; preds = %397
  %403 = load ptr, ptr %6, align 8, !tbaa !5
  %404 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %403, i32 0, i32 0
  %405 = load ptr, ptr %404, align 8, !tbaa !18
  %406 = icmp eq ptr %405, inttoptr (i64 1073741824 to ptr)
  br i1 %406, label %437, label %407

407:                                              ; preds = %402
  %408 = load ptr, ptr %6, align 8, !tbaa !5
  %409 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %408, i32 0, i32 0
  %410 = load ptr, ptr %409, align 8, !tbaa !18
  %411 = icmp eq ptr %410, inttoptr (i64 1073742848 to ptr)
  br i1 %411, label %437, label %412

412:                                              ; preds = %407
  %413 = load ptr, ptr %6, align 8, !tbaa !5
  %414 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %413, i32 0, i32 0
  %415 = load ptr, ptr %414, align 8, !tbaa !18
  %416 = icmp eq ptr %415, inttoptr (i64 1073743872 to ptr)
  br i1 %416, label %437, label %417

417:                                              ; preds = %412
  %418 = load ptr, ptr %6, align 8, !tbaa !5
  %419 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %418, i32 0, i32 0
  %420 = load ptr, ptr %419, align 8, !tbaa !18
  %421 = icmp eq ptr %420, inttoptr (i64 1073744896 to ptr)
  br i1 %421, label %437, label %422

422:                                              ; preds = %417
  %423 = load ptr, ptr %6, align 8, !tbaa !5
  %424 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %423, i32 0, i32 0
  %425 = load ptr, ptr %424, align 8, !tbaa !18
  %426 = icmp eq ptr %425, inttoptr (i64 1073808384 to ptr)
  br i1 %426, label %437, label %427

427:                                              ; preds = %422
  %428 = load ptr, ptr %6, align 8, !tbaa !5
  %429 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %428, i32 0, i32 0
  %430 = load ptr, ptr %429, align 8, !tbaa !18
  %431 = icmp eq ptr %430, inttoptr (i64 1073747968 to ptr)
  br i1 %431, label %437, label %432

432:                                              ; preds = %427
  %433 = load ptr, ptr %6, align 8, !tbaa !5
  %434 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %433, i32 0, i32 0
  %435 = load ptr, ptr %434, align 8, !tbaa !18
  %436 = icmp eq ptr %435, inttoptr (i64 1073823744 to ptr)
  br i1 %436, label %437, label %463

437:                                              ; preds = %432, %427, %422, %417, %412, %407, %402, %397
  %438 = load ptr, ptr %6, align 8, !tbaa !5
  %439 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %438, i32 0, i32 0
  %440 = load ptr, ptr %439, align 8, !tbaa !18
  %441 = getelementptr inbounds %struct.TIM_TypeDef, ptr %440, i32 0, i32 2
  %442 = load volatile i32, ptr %441, align 4, !tbaa !24
  %443 = zext i32 %442 to i64
  %444 = and i64 %443, 65543
  %445 = trunc i64 %444 to i32
  store i32 %445, ptr %11, align 4, !tbaa !9
  %446 = load i32, ptr %11, align 4, !tbaa !9
  %447 = zext i32 %446 to i64
  %448 = icmp eq i64 %447, 6
  br i1 %448, label %462, label %449

449:                                              ; preds = %437
  %450 = load i32, ptr %11, align 4, !tbaa !9
  %451 = zext i32 %450 to i64
  %452 = icmp eq i64 %451, 65536
  br i1 %452, label %462, label %453

453:                                              ; preds = %449
  %454 = load ptr, ptr %6, align 8, !tbaa !5
  %455 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %454, i32 0, i32 0
  %456 = load ptr, ptr %455, align 8, !tbaa !18
  %457 = getelementptr inbounds %struct.TIM_TypeDef, ptr %456, i32 0, i32 0
  %458 = load volatile i32, ptr %457, align 4, !tbaa !25
  %459 = zext i32 %458 to i64
  %460 = or i64 %459, 1
  %461 = trunc i64 %460 to i32
  store volatile i32 %461, ptr %457, align 4, !tbaa !25
  br label %462

462:                                              ; preds = %453, %449, %437
  br label %472

463:                                              ; preds = %432
  %464 = load ptr, ptr %6, align 8, !tbaa !5
  %465 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %464, i32 0, i32 0
  %466 = load ptr, ptr %465, align 8, !tbaa !18
  %467 = getelementptr inbounds %struct.TIM_TypeDef, ptr %466, i32 0, i32 0
  %468 = load volatile i32, ptr %467, align 4, !tbaa !25
  %469 = zext i32 %468 to i64
  %470 = or i64 %469, 1
  %471 = trunc i64 %470 to i32
  store volatile i32 %471, ptr %467, align 4, !tbaa !25
  br label %472

472:                                              ; preds = %463, %462
  br label %473

473:                                              ; preds = %472, %352
  %474 = load i32, ptr %10, align 4, !tbaa !9
  store i32 %474, ptr %5, align 4
  store i32 1, ptr %12, align 4
  br label %475

475:                                              ; preds = %473, %341, %300, %259, %218, %183, %132, %68
  call void @llvm.lifetime.end.p0(i64 4, ptr %11) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %10) #3
  %476 = load i32, ptr %5, align 4
  ret i32 %476
}

; Function Attrs: nounwind uwtable
declare hidden void @TIM_DMADelayPulseCplt(ptr noundef) #1

; Function Attrs: nounwind uwtable
declare dso_local void @TIM_DMADelayPulseHalfCplt(ptr noundef) #1

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}
!11 = !{!12, !12, i64 0}
!12 = !{!"short", !7, i64 0}
!13 = !{!14, !6, i64 72}
!14 = !{!"__DMA_HandleTypeDef", !6, i64 0, !15, i64 8, !10, i64 56, !10, i64 60, !6, i64 64, !6, i64 72, !6, i64 80, !6, i64 88, !6, i64 96, !6, i64 104, !6, i64 112, !10, i64 120, !10, i64 124, !10, i64 128, !6, i64 136, !6, i64 144, !10, i64 152, !6, i64 160, !6, i64 168, !10, i64 176}
!15 = !{!"", !10, i64 0, !10, i64 4, !10, i64 8, !10, i64 12, !10, i64 16, !10, i64 20, !10, i64 24, !10, i64 28, !10, i64 32, !10, i64 36, !10, i64 40, !10, i64 44}
!16 = !{!14, !6, i64 80}
!17 = !{!14, !6, i64 104}
!18 = !{!19, !6, i64 0}
!19 = !{!"", !6, i64 0, !20, i64 8, !10, i64 32, !7, i64 40, !10, i64 96, !10, i64 100, !7, i64 104, !7, i64 128, !10, i64 144}
!20 = !{!"", !10, i64 0, !10, i64 4, !10, i64 8, !10, i64 12, !10, i64 16, !10, i64 20}
!21 = !{!22, !10, i64 12}
!22 = !{!"", !10, i64 0, !10, i64 4, !10, i64 8, !10, i64 12, !10, i64 16, !10, i64 20, !10, i64 24, !10, i64 28, !10, i64 32, !10, i64 36, !10, i64 40, !10, i64 44, !10, i64 48, !10, i64 52, !10, i64 56, !10, i64 60, !10, i64 64, !10, i64 68, !10, i64 72, !10, i64 76, !10, i64 80, !10, i64 84, !10, i64 88, !10, i64 92, !10, i64 96, !10, i64 100, !10, i64 104}
!23 = !{!22, !10, i64 68}
!24 = !{!22, !10, i64 8}
!25 = !{!22, !10, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
declare dso_local void @TIM_DMAError(ptr noundef) #0

declare i32 @HAL_DMA_Start_IT(ptr noundef, i32 noundef, i32 noundef, i32 noundef) local_unnamed_addr #1

; Function Attrs: nounwind uwtable
declare dso_local void @TIM_CCxChannelCmd(ptr noundef, i32 noundef, i32 noundef) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
define dso_local range(i32 0, 3) i32 @HAL_TIM_OC_Start_DMA(ptr noundef %0, i32 noundef %1, ptr noundef %2, i16 noundef zeroext %3) local_unnamed_addr #0 {
  %5 = icmp eq i32 %1, 0
  br i1 %5, label %.thread, label %6

6:                                                ; preds = %4
  %7 = add i32 %1, -4
  %8 = tail call i32 @llvm.fshl.i32(i32 %7, i32 %7, i32 30)
  %9 = icmp ult i32 %8, 4
  %switch.idx.cast = zext i32 %8 to i64
  %switch.idx.mult = shl nuw nsw i64 %switch.idx.cast, 2
  %switch.offset = add nuw nsw i64 %switch.idx.mult, 108
  %.sink = select i1 %9, i64 %switch.offset, i64 124
  %10 = getelementptr inbounds i8, ptr %0, i64 %.sink
  %11 = load volatile i32, ptr %10, align 4, !tbaa !5
  %12 = icmp eq i32 %11, 2
  br i1 %12, label %130, label %16

.thread:                                          ; preds = %4
  %13 = getelementptr inbounds i8, ptr %0, i64 104
  %14 = load volatile i32, ptr %13, align 4, !tbaa !5
  %15 = icmp eq i32 %14, 2
  br i1 %15, label %130, label %.thread114

16:                                               ; preds = %6
  switch i32 %8, label %25 [
    i32 0, label %17
    i32 1, label %19
    i32 2, label %21
    i32 3, label %23
  ]

17:                                               ; preds = %16
  %18 = getelementptr inbounds i8, ptr %0, i64 108
  br label %.thread114

19:                                               ; preds = %16
  %20 = getelementptr inbounds i8, ptr %0, i64 112
  br label %.thread114

21:                                               ; preds = %16
  %22 = getelementptr inbounds i8, ptr %0, i64 116
  br label %.thread114

23:                                               ; preds = %16
  %24 = getelementptr inbounds i8, ptr %0, i64 120
  br label %.thread114

25:                                               ; preds = %16
  %26 = getelementptr inbounds i8, ptr %0, i64 124
  br label %.thread114

.thread114:                                       ; preds = %.thread, %17, %21, %25, %23, %19
  %.in100 = phi ptr [ %18, %17 ], [ %20, %19 ], [ %22, %21 ], [ %24, %23 ], [ %26, %25 ], [ %13, %.thread ]
  %27 = load volatile i32, ptr %.in100, align 4, !tbaa !5
  %28 = icmp eq i32 %27, 1
  br i1 %28, label %29, label %130

29:                                               ; preds = %.thread114
  %30 = icmp eq ptr %2, null
  %31 = zext i16 %3 to i32
  %32 = icmp ne i16 %3, 0
  %or.cond = and i1 %30, %32
  br i1 %or.cond, label %130, label %33

33:                                               ; preds = %29
  br i1 %5, label %34, label %36

34:                                               ; preds = %33
  %35 = getelementptr inbounds i8, ptr %0, i64 104
  store volatile i32 2, ptr %35, align 8, !tbaa !5
  br label %49

36:                                               ; preds = %33
  %37 = add i32 %1, -4
  %38 = tail call i32 @llvm.fshl.i32(i32 %37, i32 %37, i32 30)
  switch i32 %38, label %47 [
    i32 0, label %39
    i32 1, label %41
    i32 2, label %43
    i32 3, label %45
  ]

39:                                               ; preds = %36
  %40 = getelementptr inbounds i8, ptr %0, i64 108
  store volatile i32 2, ptr %40, align 4, !tbaa !5
  br label %49

41:                                               ; preds = %36
  %42 = getelementptr inbounds i8, ptr %0, i64 112
  store volatile i32 2, ptr %42, align 8, !tbaa !5
  br label %49

43:                                               ; preds = %36
  %44 = getelementptr inbounds i8, ptr %0, i64 116
  store volatile i32 2, ptr %44, align 4, !tbaa !5
  br label %49

45:                                               ; preds = %36
  %46 = getelementptr inbounds i8, ptr %0, i64 120
  store volatile i32 2, ptr %46, align 8, !tbaa !5
  br label %49

47:                                               ; preds = %36
  %48 = getelementptr inbounds i8, ptr %0, i64 124
  store volatile i32 2, ptr %48, align 4, !tbaa !5
  br label %49

49:                                               ; preds = %45, %47, %34, %41, %43, %39
  %50 = tail call i32 @llvm.fshl.i32(i32 %1, i32 %1, i32 30)
  switch i32 %50, label %130 [
    i32 0, label %51
    i32 1, label %67
    i32 2, label %83
    i32 3, label %99
  ]

51:                                               ; preds = %49
  %52 = getelementptr inbounds i8, ptr %0, i64 48
  %53 = load ptr, ptr %52, align 8, !tbaa !9
  %54 = getelementptr inbounds i8, ptr %53, i64 72
  store ptr @TIM_DMADelayPulseCplt, ptr %54, align 8, !tbaa !11
  %55 = load ptr, ptr %52, align 8, !tbaa !9
  %56 = getelementptr inbounds i8, ptr %55, i64 80
  store ptr @TIM_DMADelayPulseHalfCplt, ptr %56, align 8, !tbaa !14
  %57 = load ptr, ptr %52, align 8, !tbaa !9
  %58 = getelementptr inbounds i8, ptr %57, i64 104
  store ptr @TIM_DMAError, ptr %58, align 8, !tbaa !15
  %59 = load ptr, ptr %52, align 8, !tbaa !9
  %60 = ptrtoint ptr %2 to i64
  %61 = trunc i64 %60 to i32
  %62 = load ptr, ptr %0, align 8, !tbaa !16
  %63 = getelementptr inbounds i8, ptr %62, i64 52
  %64 = ptrtoint ptr %63 to i64
  %65 = trunc i64 %64 to i32
  %66 = tail call i32 @HAL_DMA_Start_IT(ptr noundef %59, i32 noundef %61, i32 noundef %65, i32 noundef %31) #3
  %.not103 = icmp eq i32 %66, 0
  br i1 %.not103, label %115, label %130

67:                                               ; preds = %49
  %68 = getelementptr inbounds i8, ptr %0, i64 56
  %69 = load ptr, ptr %68, align 8, !tbaa !9
  %70 = getelementptr inbounds i8, ptr %69, i64 72
  store ptr @TIM_DMADelayPulseCplt, ptr %70, align 8, !tbaa !11
  %71 = load ptr, ptr %68, align 8, !tbaa !9
  %72 = getelementptr inbounds i8, ptr %71, i64 80
  store ptr @TIM_DMADelayPulseHalfCplt, ptr %72, align 8, !tbaa !14
  %73 = load ptr, ptr %68, align 8, !tbaa !9
  %74 = getelementptr inbounds i8, ptr %73, i64 104
  store ptr @TIM_DMAError, ptr %74, align 8, !tbaa !15
  %75 = load ptr, ptr %68, align 8, !tbaa !9
  %76 = ptrtoint ptr %2 to i64
  %77 = trunc i64 %76 to i32
  %78 = load ptr, ptr %0, align 8, !tbaa !16
  %79 = getelementptr inbounds i8, ptr %78, i64 56
  %80 = ptrtoint ptr %79 to i64
  %81 = trunc i64 %80 to i32
  %82 = tail call i32 @HAL_DMA_Start_IT(ptr noundef %75, i32 noundef %77, i32 noundef %81, i32 noundef %31) #3
  %.not102 = icmp eq i32 %82, 0
  br i1 %.not102, label %115, label %130

83:                                               ; preds = %49
  %84 = getelementptr inbounds i8, ptr %0, i64 64
  %85 = load ptr, ptr %84, align 8, !tbaa !9
  %86 = getelementptr inbounds i8, ptr %85, i64 72
  store ptr @TIM_DMADelayPulseCplt, ptr %86, align 8, !tbaa !11
  %87 = load ptr, ptr %84, align 8, !tbaa !9
  %88 = getelementptr inbounds i8, ptr %87, i64 80
  store ptr @TIM_DMADelayPulseHalfCplt, ptr %88, align 8, !tbaa !14
  %89 = load ptr, ptr %84, align 8, !tbaa !9
  %90 = getelementptr inbounds i8, ptr %89, i64 104
  store ptr @TIM_DMAError, ptr %90, align 8, !tbaa !15
  %91 = load ptr, ptr %84, align 8, !tbaa !9
  %92 = ptrtoint ptr %2 to i64
  %93 = trunc i64 %92 to i32
  %94 = load ptr, ptr %0, align 8, !tbaa !16
  %95 = getelementptr inbounds i8, ptr %94, i64 60
  %96 = ptrtoint ptr %95 to i64
  %97 = trunc i64 %96 to i32
  %98 = tail call i32 @HAL_DMA_Start_IT(ptr noundef %91, i32 noundef %93, i32 noundef %97, i32 noundef %31) #3
  %.not101 = icmp eq i32 %98, 0
  br i1 %.not101, label %115, label %130

99:                                               ; preds = %49
  %100 = getelementptr inbounds i8, ptr %0, i64 72
  %101 = load ptr, ptr %100, align 8, !tbaa !9
  %102 = getelementptr inbounds i8, ptr %101, i64 72
  store ptr @TIM_DMADelayPulseCplt, ptr %102, align 8, !tbaa !11
  %103 = load ptr, ptr %100, align 8, !tbaa !9
  %104 = getelementptr inbounds i8, ptr %103, i64 80
  store ptr @TIM_DMADelayPulseHalfCplt, ptr %104, align 8, !tbaa !14
  %105 = load ptr, ptr %100, align 8, !tbaa !9
  %106 = getelementptr inbounds i8, ptr %105, i64 104
  store ptr @TIM_DMAError, ptr %106, align 8, !tbaa !15
  %107 = load ptr, ptr %100, align 8, !tbaa !9
  %108 = ptrtoint ptr %2 to i64
  %109 = trunc i64 %108 to i32
  %110 = load ptr, ptr %0, align 8, !tbaa !16
  %111 = getelementptr inbounds i8, ptr %110, i64 64
  %112 = ptrtoint ptr %111 to i64
  %113 = trunc i64 %112 to i32
  %114 = tail call i32 @HAL_DMA_Start_IT(ptr noundef %107, i32 noundef %109, i32 noundef %113, i32 noundef %31) #3
  %.not = icmp eq i32 %114, 0
  br i1 %.not, label %115, label %130

115:                                              ; preds = %99, %83, %67, %51
  %.sink121 = phi i32 [ 512, %51 ], [ 1024, %67 ], [ 2048, %83 ], [ 4096, %99 ]
  %116 = load ptr, ptr %0, align 8, !tbaa !16
  %117 = getelementptr inbounds i8, ptr %116, i64 12
  %118 = load volatile i32, ptr %117, align 4, !tbaa !19
  %119 = or i32 %118, %.sink121
  store volatile i32 %119, ptr %117, align 4, !tbaa !19
  tail call void @TIM_CCxChannelCmd(ptr noundef nonnull %116, i32 noundef %1, i32 noundef 1)
  %120 = load ptr, ptr %0, align 8, !tbaa !16
  %magicptr = ptrtoint ptr %120 to i64
  switch i64 %magicptr, label %.sink.split [
    i64 1073807360, label %.critedge
    i64 1073808384, label %.critedge
    i64 1073823744, label %.critedge
    i64 1073824768, label %.critedge
    i64 1073825792, label %.critedge
    i64 1073741824, label %124
    i64 1073742848, label %124
    i64 1073743872, label %124
    i64 1073744896, label %124
    i64 1073747968, label %124
  ]

.critedge:                                        ; preds = %115, %115, %115, %115, %115
  %121 = getelementptr inbounds i8, ptr %120, i64 68
  %122 = load volatile i32, ptr %121, align 4, !tbaa !21
  %123 = or i32 %122, 32768
  store volatile i32 %123, ptr %121, align 4, !tbaa !21
  switch i64 %magicptr, label %.sink.split [
    i64 1073807360, label %124
    i64 1073823744, label %124
    i64 1073808384, label %124
  ]

124:                                              ; preds = %.critedge, %.critedge, %115, %115, %115, %115, %115, %.critedge
  %125 = getelementptr inbounds i8, ptr %120, i64 8
  %126 = load volatile i32, ptr %125, align 4, !tbaa !22
  %127 = and i32 %126, 65543
  switch i32 %127, label %.sink.split [
    i32 65536, label %130
    i32 6, label %130
  ]

.sink.split:                                      ; preds = %.critedge, %115, %124
  %128 = load volatile i32, ptr %120, align 4, !tbaa !23
  %129 = or i32 %128, 1
  store volatile i32 %129, ptr %120, align 4, !tbaa !23
  br label %130

130:                                              ; preds = %.sink.split, %49, %.thread, %124, %124, %99, %83, %67, %51, %.thread114, %29, %6
  %.0 = phi i32 [ 2, %6 ], [ 1, %29 ], [ 1, %.thread114 ], [ 1, %51 ], [ 1, %67 ], [ 1, %83 ], [ 1, %99 ], [ 0, %124 ], [ 0, %124 ], [ 2, %.thread ], [ 1, %49 ], [ 0, %.sink.split ]
  ret i32 %.0
}

; Function Attrs: nounwind uwtable
declare hidden void @TIM_DMADelayPulseCplt(ptr noundef) #0

; Function Attrs: nounwind uwtable
declare dso_local void @TIM_DMADelayPulseHalfCplt(ptr noundef) #0

; Function Attrs: nocallback nofree nosync nounwind speculatable willreturn memory(none)
declare i32 @llvm.fshl.i32(i32, i32, i32) #2

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nocallback nofree nosync nounwind speculatable willreturn memory(none) }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"any pointer", !7, i64 0}
!11 = !{!12, !10, i64 72}
!12 = !{!"__DMA_HandleTypeDef", !10, i64 0, !13, i64 8, !6, i64 56, !6, i64 60, !10, i64 64, !10, i64 72, !10, i64 80, !10, i64 88, !10, i64 96, !10, i64 104, !10, i64 112, !6, i64 120, !6, i64 124, !6, i64 128, !10, i64 136, !10, i64 144, !6, i64 152, !10, i64 160, !10, i64 168, !6, i64 176}
!13 = !{!"", !6, i64 0, !6, i64 4, !6, i64 8, !6, i64 12, !6, i64 16, !6, i64 20, !6, i64 24, !6, i64 28, !6, i64 32, !6, i64 36, !6, i64 40, !6, i64 44}
!14 = !{!12, !10, i64 80}
!15 = !{!12, !10, i64 104}
!16 = !{!17, !10, i64 0}
!17 = !{!"", !10, i64 0, !18, i64 8, !6, i64 32, !7, i64 40, !6, i64 96, !6, i64 100, !7, i64 104, !7, i64 128, !6, i64 144}
!18 = !{!"", !6, i64 0, !6, i64 4, !6, i64 8, !6, i64 12, !6, i64 16, !6, i64 20}
!19 = !{!20, !6, i64 12}
!20 = !{!"", !6, i64 0, !6, i64 4, !6, i64 8, !6, i64 12, !6, i64 16, !6, i64 20, !6, i64 24, !6, i64 28, !6, i64 32, !6, i64 36, !6, i64 40, !6, i64 44, !6, i64 48, !6, i64 52, !6, i64 56, !6, i64 60, !6, i64 64, !6, i64 68, !6, i64 72, !6, i64 76, !6, i64 80, !6, i64 84, !6, i64 88, !6, i64 92, !6, i64 96, !6, i64 100, !6, i64 104}
!21 = !{!20, !6, i64 68}
!22 = !{!20, !6, i64 8}
!23 = !{!20, !6, i64 0}


; Effective O3 passes: ConstraintEliminationPass,CorrelatedValuePropagationPass,EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,JumpThreadingPass,SROAPass,SimplifyCFGPass,TailCallElimPass