; LLVM IR from ctlst-tech/catpilot :: bsp/mcu/core/stm32/h753/hal/src (stm32h7xx_hal_adc)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.ADC_AnalogWDGConfTypeDef = type { i32, i32, i32, i32, i32, i32 }
%struct.ADC_HandleTypeDef = type { ptr, %struct.ADC_InitTypeDef, ptr, i32, i32, i32, %struct.ADC_InjectionConfigTypeDef }
%struct.ADC_InitTypeDef = type { i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, %struct.ADC_OversamplingTypeDef }
%struct.ADC_OversamplingTypeDef = type { i32, i32, i32, i32 }
%struct.ADC_InjectionConfigTypeDef = type { i32, i32 }
%struct.ADC_TypeDef = type { i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, [4 x i32], i32, i32, i32, i32, [4 x i32], i32, i32, i32, i32, [4 x i32], i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32 }

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: inlinehint nounwind uwtable
declare hidden i32 @LL_ADC_REG_IsConversionOngoing(ptr noundef) #1

; Function Attrs: inlinehint nounwind uwtable
declare hidden i32 @LL_ADC_INJ_IsConversionOngoing(ptr noundef) #1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: alwaysinline nounwind uwtable
declare hidden i32 @__RBIT(i32 noundef) #2

; Function Attrs: nocallback nofree nosync nounwind speculatable willreturn memory(none)
declare i32 @llvm.ctlz.i32(i32, i1 immarg) #3

; Function Attrs: nounwind uwtable
define dso_local i32 @HAL_ADC_AnalogWDGConfig(ptr noundef %0, ptr noundef %1) #4 {
  %3 = alloca i32, align 4
  %4 = alloca ptr, align 8
  %5 = alloca ptr, align 8
  %6 = alloca i32, align 4
  %7 = alloca i32, align 4
  %8 = alloca i32, align 4
  %9 = alloca i32, align 4
  %10 = alloca i32, align 4
  %11 = alloca i32, align 4
  store ptr %0, ptr %4, align 8, !tbaa !5
  store ptr %1, ptr %5, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %6) #5
  store i32 0, ptr %6, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 4, ptr %7) #5
  call void @llvm.lifetime.start.p0(i64 4, ptr %8) #5
  call void @llvm.lifetime.start.p0(i64 4, ptr %9) #5
  call void @llvm.lifetime.start.p0(i64 4, ptr %10) #5
  %12 = load ptr, ptr %5, align 8, !tbaa !5
  %13 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %12, i32 0, i32 1
  %14 = load i32, ptr %13, align 4, !tbaa !11
  %15 = zext i32 %14 to i64
  %16 = icmp eq i64 %15, 12582912
  br i1 %16, label %29, label %17

17:                                               ; preds = %2
  %18 = load ptr, ptr %5, align 8, !tbaa !5
  %19 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %18, i32 0, i32 1
  %20 = load i32, ptr %19, align 4, !tbaa !11
  %21 = zext i32 %20 to i64
  %22 = icmp eq i64 %21, 20971520
  br i1 %22, label %29, label %23

23:                                               ; preds = %17
  %24 = load ptr, ptr %5, align 8, !tbaa !5
  %25 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %24, i32 0, i32 1
  %26 = load i32, ptr %25, align 4, !tbaa !11
  %27 = zext i32 %26 to i64
  %28 = icmp eq i64 %27, 29360128
  br i1 %28, label %29, label %30

29:                                               ; preds = %23, %17, %2
  br label %30

30:                                               ; preds = %29, %23
  %31 = load ptr, ptr %4, align 8, !tbaa !5
  %32 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %31, i32 0, i32 1
  %33 = getelementptr inbounds %struct.ADC_InitTypeDef, ptr %32, i32 0, i32 14
  %34 = load i32, ptr %33, align 8, !tbaa !13
  %35 = icmp eq i32 %34, 1
  br i1 %35, label %36, label %37

36:                                               ; preds = %30
  br label %38

37:                                               ; preds = %30
  br label %38

38:                                               ; preds = %37, %36
  br label %39

39:                                               ; preds = %38
  %40 = load ptr, ptr %4, align 8, !tbaa !5
  %41 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %40, i32 0, i32 3
  %42 = load i32, ptr %41, align 8, !tbaa !18
  %43 = icmp eq i32 %42, 1
  br i1 %43, label %44, label %45

44:                                               ; preds = %39
  store i32 2, ptr %3, align 4
  store i32 1, ptr %11, align 4
  br label %731

45:                                               ; preds = %39
  %46 = load ptr, ptr %4, align 8, !tbaa !5
  %47 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %46, i32 0, i32 3
  store i32 1, ptr %47, align 8, !tbaa !18
  br label %48

48:                                               ; preds = %45
  br label %49

49:                                               ; preds = %48
  br label %50

50:                                               ; preds = %49
  %51 = load ptr, ptr %4, align 8, !tbaa !5
  %52 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %51, i32 0, i32 0
  %53 = load ptr, ptr %52, align 8, !tbaa !19
  %54 = call i32 @LL_ADC_REG_IsConversionOngoing(ptr noundef %53)
  store i32 %54, ptr %9, align 4, !tbaa !9
  %55 = load ptr, ptr %4, align 8, !tbaa !5
  %56 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %55, i32 0, i32 0
  %57 = load ptr, ptr %56, align 8, !tbaa !19
  %58 = call i32 @LL_ADC_INJ_IsConversionOngoing(ptr noundef %57)
  store i32 %58, ptr %10, align 4, !tbaa !9
  %59 = load i32, ptr %9, align 4, !tbaa !9
  %60 = zext i32 %59 to i64
  %61 = icmp eq i64 %60, 0
  br i1 %61, label %62, label %717

62:                                               ; preds = %50
  %63 = load i32, ptr %10, align 4, !tbaa !9
  %64 = zext i32 %63 to i64
  %65 = icmp eq i64 %64, 0
  br i1 %65, label %66, label %717

66:                                               ; preds = %62
  %67 = load ptr, ptr %5, align 8, !tbaa !5
  %68 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %67, i32 0, i32 0
  %69 = load i32, ptr %68, align 4, !tbaa !20
  %70 = zext i32 %69 to i64
  %71 = icmp eq i64 %70, 2109734912
  br i1 %71, label %72, label %306

72:                                               ; preds = %66
  %73 = load ptr, ptr %5, align 8, !tbaa !5
  %74 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %73, i32 0, i32 1
  %75 = load i32, ptr %74, align 4, !tbaa !11
  switch i32 %75, label %125 [
    i32 12582912, label %76
    i32 20971520, label %88
    i32 29360128, label %100
    i32 8388608, label %113
    i32 16777216, label %117
    i32 25165824, label %121
  ]

76:                                               ; preds = %72
  %77 = load ptr, ptr %4, align 8, !tbaa !5
  %78 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %77, i32 0, i32 0
  %79 = load ptr, ptr %78, align 8, !tbaa !19
  %80 = load ptr, ptr %5, align 8, !tbaa !5
  %81 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %80, i32 0, i32 2
  %82 = load i32, ptr %81, align 4, !tbaa !21
  %83 = zext i32 %82 to i64
  %84 = and i64 %83, 4228907007
  %85 = or i64 %84, 8388608
  %86 = or i64 %85, 4194304
  %87 = trunc i64 %86 to i32
  call void @LL_ADC_SetAnalogWDMonitChannels(ptr noundef %79, i32 noundef 2109734912, i32 noundef %87)
  br label %129

88:                                               ; preds = %72
  %89 = load ptr, ptr %4, align 8, !tbaa !5
  %90 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %89, i32 0, i32 0
  %91 = load ptr, ptr %90, align 8, !tbaa !19
  %92 = load ptr, ptr %5, align 8, !tbaa !5
  %93 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %92, i32 0, i32 2
  %94 = load i32, ptr %93, align 4, !tbaa !21
  %95 = zext i32 %94 to i64
  %96 = and i64 %95, 4228907007
  %97 = or i64 %96, 16777216
  %98 = or i64 %97, 4194304
  %99 = trunc i64 %98 to i32
  call void @LL_ADC_SetAnalogWDMonitChannels(ptr noundef %91, i32 noundef 2109734912, i32 noundef %99)
  br label %129

100:                                              ; preds = %72
  %101 = load ptr, ptr %4, align 8, !tbaa !5
  %102 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %101, i32 0, i32 0
  %103 = load ptr, ptr %102, align 8, !tbaa !19
  %104 = load ptr, ptr %5, align 8, !tbaa !5
  %105 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %104, i32 0, i32 2
  %106 = load i32, ptr %105, align 4, !tbaa !21
  %107 = zext i32 %106 to i64
  %108 = and i64 %107, 4228907007
  %109 = or i64 %108, 16777216
  %110 = or i64 %109, 8388608
  %111 = or i64 %110, 4194304
  %112 = trunc i64 %111 to i32
  call void @LL_ADC_SetAnalogWDMonitChannels(ptr noundef %103, i32 noundef 2109734912, i32 noundef %112)
  br label %129

113:                                              ; preds = %72
  %114 = load ptr, ptr %4, align 8, !tbaa !5
  %115 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %114, i32 0, i32 0
  %116 = load ptr, ptr %115, align 8, !tbaa !19
  call void @LL_ADC_SetAnalogWDMonitChannels(ptr noundef %116, i32 noundef 2109734912, i32 noundef 9437183)
  br label %129

117:                                              ; preds = %72
  %118 = load ptr, ptr %4, align 8, !tbaa !5
  %119 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %118, i32 0, i32 0
  %120 = load ptr, ptr %119, align 8, !tbaa !19
  call void @LL_ADC_SetAnalogWDMonitChannels(ptr noundef %120, i32 noundef 2109734912, i32 noundef 17825791)
  br label %129

121:                                              ; preds = %72
  %122 = load ptr, ptr %4, align 8, !tbaa !5
  %123 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %122, i32 0, i32 0
  %124 = load ptr, ptr %123, align 8, !tbaa !19
  call void @LL_ADC_SetAnalogWDMonitChannels(ptr noundef %124, i32 noundef 2109734912, i32 noundef 26214399)
  br label %129

125:                                              ; preds = %72
  %126 = load ptr, ptr %4, align 8, !tbaa !5
  %127 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %126, i32 0, i32 0
  %128 = load ptr, ptr %127, align 8, !tbaa !19
  call void @LL_ADC_SetAnalogWDMonitChannels(ptr noundef %128, i32 noundef 2109734912, i32 noundef 0)
  br label %129

129:                                              ; preds = %125, %121, %117, %113, %100, %88, %76
  %130 = load volatile i32, ptr inttoptr (i64 1543507968 to ptr), align 4, !tbaa !22
  %131 = zext i32 %130 to i64
  %132 = and i64 %131, 4026531840
  %133 = icmp eq i64 %132, 268435456
  br i1 %133, label %134, label %149

134:                                              ; preds = %129
  %135 = load ptr, ptr %5, align 8, !tbaa !5
  %136 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %135, i32 0, i32 4
  %137 = load i32, ptr %136, align 4, !tbaa !24
  %138 = load ptr, ptr %4, align 8, !tbaa !5
  %139 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %138, i32 0, i32 0
  %140 = load ptr, ptr %139, align 8, !tbaa !19
  %141 = getelementptr inbounds %struct.ADC_TypeDef, ptr %140, i32 0, i32 3
  %142 = load volatile i32, ptr %141, align 4, !tbaa !25
  %143 = zext i32 %142 to i64
  %144 = and i64 %143, 28
  %145 = lshr i64 %144, 2
  %146 = mul i64 %145, 2
  %147 = trunc i64 %146 to i32
  %148 = shl i32 %137, %147
  br label %190

149:                                              ; preds = %129
  %150 = load ptr, ptr %4, align 8, !tbaa !5
  %151 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %150, i32 0, i32 0
  %152 = load ptr, ptr %151, align 8, !tbaa !19
  %153 = getelementptr inbounds %struct.ADC_TypeDef, ptr %152, i32 0, i32 3
  %154 = load volatile i32, ptr %153, align 4, !tbaa !25
  %155 = zext i32 %154 to i64
  %156 = and i64 %155, 16
  %157 = icmp eq i64 %156, 0
  br i1 %157, label %158, label %173

158:                                              ; preds = %149
  %159 = load ptr, ptr %5, align 8, !tbaa !5
  %160 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %159, i32 0, i32 4
  %161 = load i32, ptr %160, align 4, !tbaa !24
  %162 = load ptr, ptr %4, align 8, !tbaa !5
  %163 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %162, i32 0, i32 0
  %164 = load ptr, ptr %163, align 8, !tbaa !19
  %165 = getelementptr inbounds %struct.ADC_TypeDef, ptr %164, i32 0, i32 3
  %166 = load volatile i32, ptr %165, align 4, !tbaa !25
  %167 = zext i32 %166 to i64
  %168 = and i64 %167, 28
  %169 = lshr i64 %168, 2
  %170 = mul i64 %169, 2
  %171 = trunc i64 %170 to i32
  %172 = shl i32 %161, %171
  br label %188

173:                                              ; preds = %149
  %174 = load ptr, ptr %5, align 8, !tbaa !5
  %175 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %174, i32 0, i32 4
  %176 = load i32, ptr %175, align 4, !tbaa !24
  %177 = load ptr, ptr %4, align 8, !tbaa !5
  %178 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %177, i32 0, i32 0
  %179 = load ptr, ptr %178, align 8, !tbaa !19
  %180 = getelementptr inbounds %struct.ADC_TypeDef, ptr %179, i32 0, i32 3
  %181 = load volatile i32, ptr %180, align 4, !tbaa !25
  %182 = zext i32 %181 to i64
  %183 = and i64 %182, 16
  %184 = lshr i64 %183, 2
  %185 = mul i64 %184, 2
  %186 = trunc i64 %185 to i32
  %187 = shl i32 %176, %186
  br label %188

188:                                              ; preds = %173, %158
  %189 = phi i32 [ %172, %158 ], [ %187, %173 ]
  br label %190

190:                                              ; preds = %188, %134
  %191 = phi i32 [ %148, %134 ], [ %189, %188 ]
  store i32 %191, ptr %7, align 4, !tbaa !9
  %192 = load volatile i32, ptr inttoptr (i64 1543507968 to ptr), align 4, !tbaa !22
  %193 = zext i32 %192 to i64
  %194 = and i64 %193, 4026531840
  %195 = icmp eq i64 %194, 268435456
  br i1 %195, label %196, label %211

196:                                              ; preds = %190
  %197 = load ptr, ptr %5, align 8, !tbaa !5
  %198 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %197, i32 0, i32 5
  %199 = load i32, ptr %198, align 4, !tbaa !27
  %200 = load ptr, ptr %4, align 8, !tbaa !5
  %201 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %200, i32 0, i32 0
  %202 = load ptr, ptr %201, align 8, !tbaa !19
  %203 = getelementptr inbounds %struct.ADC_TypeDef, ptr %202, i32 0, i32 3
  %204 = load volatile i32, ptr %203, align 4, !tbaa !25
  %205 = zext i32 %204 to i64
  %206 = and i64 %205, 28
  %207 = lshr i64 %206, 2
  %208 = mul i64 %207, 2
  %209 = trunc i64 %208 to i32
  %210 = shl i32 %199, %209
  br label %252

211:                                              ; preds = %190
  %212 = load ptr, ptr %4, align 8, !tbaa !5
  %213 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %212, i32 0, i32 0
  %214 = load ptr, ptr %213, align 8, !tbaa !19
  %215 = getelementptr inbounds %struct.ADC_TypeDef, ptr %214, i32 0, i32 3
  %216 = load volatile i32, ptr %215, align 4, !tbaa !25
  %217 = zext i32 %216 to i64
  %218 = and i64 %217, 16
  %219 = icmp eq i64 %218, 0
  br i1 %219, label %220, label %235

220:                                              ; preds = %211
  %221 = load ptr, ptr %5, align 8, !tbaa !5
  %222 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %221, i32 0, i32 5
  %223 = load i32, ptr %222, align 4, !tbaa !27
  %224 = load ptr, ptr %4, align 8, !tbaa !5
  %225 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %224, i32 0, i32 0
  %226 = load ptr, ptr %225, align 8, !tbaa !19
  %227 = getelementptr inbounds %struct.ADC_TypeDef, ptr %226, i32 0, i32 3
  %228 = load volatile i32, ptr %227, align 4, !tbaa !25
  %229 = zext i32 %228 to i64
  %230 = and i64 %229, 28
  %231 = lshr i64 %230, 2
  %232 = mul i64 %231, 2
  %233 = trunc i64 %232 to i32
  %234 = shl i32 %223, %233
  br label %250

235:                                              ; preds = %211
  %236 = load ptr, ptr %5, align 8, !tbaa !5
  %237 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %236, i32 0, i32 5
  %238 = load i32, ptr %237, align 4, !tbaa !27
  %239 = load ptr, ptr %4, align 8, !tbaa !5
  %240 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %239, i32 0, i32 0
  %241 = load ptr, ptr %240, align 8, !tbaa !19
  %242 = getelementptr inbounds %struct.ADC_TypeDef, ptr %241, i32 0, i32 3
  %243 = load volatile i32, ptr %242, align 4, !tbaa !25
  %244 = zext i32 %243 to i64
  %245 = and i64 %244, 16
  %246 = lshr i64 %245, 2
  %247 = mul i64 %246, 2
  %248 = trunc i64 %247 to i32
  %249 = shl i32 %238, %248
  br label %250

250:                                              ; preds = %235, %220
  %251 = phi i32 [ %234, %220 ], [ %249, %235 ]
  br label %252

252:                                              ; preds = %250, %196
  %253 = phi i32 [ %210, %196 ], [ %251, %250 ]
  store i32 %253, ptr %8, align 4, !tbaa !9
  %254 = load ptr, ptr %4, align 8, !tbaa !5
  %255 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %254, i32 0, i32 0
  %256 = load ptr, ptr %255, align 8, !tbaa !19
  %257 = getelementptr inbounds %struct.ADC_TypeDef, ptr %256, i32 0, i32 8
  %258 = load volatile i32, ptr %257, align 4, !tbaa !28
  %259 = zext i32 %258 to i64
  %260 = and i64 %259, -67108864
  %261 = load i32, ptr %8, align 4, !tbaa !9
  %262 = zext i32 %261 to i64
  %263 = or i64 %260, %262
  %264 = trunc i64 %263 to i32
  %265 = load ptr, ptr %4, align 8, !tbaa !5
  %266 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %265, i32 0, i32 0
  %267 = load ptr, ptr %266, align 8, !tbaa !19
  %268 = getelementptr inbounds %struct.ADC_TypeDef, ptr %267, i32 0, i32 8
  store volatile i32 %264, ptr %268, align 4, !tbaa !28
  %269 = load ptr, ptr %4, align 8, !tbaa !5
  %270 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %269, i32 0, i32 0
  %271 = load ptr, ptr %270, align 8, !tbaa !19
  %272 = getelementptr inbounds %struct.ADC_TypeDef, ptr %271, i32 0, i32 9
  %273 = load volatile i32, ptr %272, align 4, !tbaa !29
  %274 = zext i32 %273 to i64
  %275 = and i64 %274, -67108864
  %276 = load i32, ptr %7, align 4, !tbaa !9
  %277 = zext i32 %276 to i64
  %278 = or i64 %275, %277
  %279 = trunc i64 %278 to i32
  %280 = load ptr, ptr %4, align 8, !tbaa !5
  %281 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %280, i32 0, i32 0
  %282 = load ptr, ptr %281, align 8, !tbaa !19
  %283 = getelementptr inbounds %struct.ADC_TypeDef, ptr %282, i32 0, i32 9
  store volatile i32 %279, ptr %283, align 4, !tbaa !29
  %284 = load ptr, ptr %4, align 8, !tbaa !5
  %285 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %284, i32 0, i32 4
  %286 = load volatile i32, ptr %285, align 4, !tbaa !30
  %287 = zext i32 %286 to i64
  %288 = and i64 %287, -65537
  %289 = trunc i64 %288 to i32
  store volatile i32 %289, ptr %285, align 4, !tbaa !30
  %290 = load ptr, ptr %4, align 8, !tbaa !5
  %291 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %290, i32 0, i32 0
  %292 = load ptr, ptr %291, align 8, !tbaa !19
  call void @LL_ADC_ClearFlag_AWD1(ptr noundef %292)
  %293 = load ptr, ptr %5, align 8, !tbaa !5
  %294 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %293, i32 0, i32 3
  %295 = load i32, ptr %294, align 4, !tbaa !31
  %296 = icmp eq i32 %295, 1
  br i1 %296, label %297, label %301

297:                                              ; preds = %252
  %298 = load ptr, ptr %4, align 8, !tbaa !5
  %299 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %298, i32 0, i32 0
  %300 = load ptr, ptr %299, align 8, !tbaa !19
  call void @LL_ADC_EnableIT_AWD1(ptr noundef %300)
  br label %305

301:                                              ; preds = %252
  %302 = load ptr, ptr %4, align 8, !tbaa !5
  %303 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %302, i32 0, i32 0
  %304 = load ptr, ptr %303, align 8, !tbaa !19
  call void @LL_ADC_DisableIT_AWD1(ptr noundef %304)
  br label %305

305:                                              ; preds = %301, %297
  br label %716

306:                                              ; preds = %66
  %307 = load ptr, ptr %5, align 8, !tbaa !5
  %308 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %307, i32 0, i32 1
  %309 = load i32, ptr %308, align 4, !tbaa !11
  switch i32 %309, label %464 [
    i32 12582912, label %310
    i32 20971520, label %310
    i32 29360128, label %310
    i32 8388608, label %387
    i32 16777216, label %387
    i32 25165824, label %387
  ]

310:                                              ; preds = %306, %306, %306
  %311 = load ptr, ptr %5, align 8, !tbaa !5
  %312 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %311, i32 0, i32 0
  %313 = load i32, ptr %312, align 4, !tbaa !20
  %314 = zext i32 %313 to i64
  %315 = icmp eq i64 %314, 2097151
  br i1 %315, label %316, label %351

316:                                              ; preds = %310
  %317 = load ptr, ptr %5, align 8, !tbaa !5
  %318 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %317, i32 0, i32 2
  %319 = load i32, ptr %318, align 4, !tbaa !21
  %320 = zext i32 %319 to i64
  %321 = and i64 %320, 1048575
  %322 = icmp eq i64 %321, 0
  br i1 %322, label %323, label %330

323:                                              ; preds = %316
  %324 = load ptr, ptr %5, align 8, !tbaa !5
  %325 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %324, i32 0, i32 2
  %326 = load i32, ptr %325, align 4, !tbaa !21
  %327 = zext i32 %326 to i64
  %328 = and i64 %327, 2080374784
  %329 = lshr i64 %328, 26
  br label %339

330:                                              ; preds = %316
  %331 = load ptr, ptr %5, align 8, !tbaa !5
  %332 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %331, i32 0, i32 2
  %333 = load i32, ptr %332, align 4, !tbaa !21
  %334 = call i32 @__RBIT(i32 noundef %333)
  %335 = call i32 @llvm.ctlz.i32(i32 %334, i1 true)
  %336 = trunc i32 %335 to i8
  %337 = zext i8 %336 to i32
  %338 = zext i32 %337 to i64
  br label %339

339:                                              ; preds = %330, %323
  %340 = phi i64 [ %329, %323 ], [ %338, %330 ]
  %341 = and i64 %340, 31
  %342 = shl i64 1, %341
  %343 = load ptr, ptr %4, align 8, !tbaa !5
  %344 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %343, i32 0, i32 0
  %345 = load ptr, ptr %344, align 8, !tbaa !19
  %346 = getelementptr inbounds %struct.ADC_TypeDef, ptr %345, i32 0, i32 31
  %347 = load volatile i32, ptr %346, align 4, !tbaa !32
  %348 = zext i32 %347 to i64
  %349 = or i64 %348, %342
  %350 = trunc i64 %349 to i32
  store volatile i32 %350, ptr %346, align 4, !tbaa !32
  br label %386

351:                                              ; preds = %310
  %352 = load ptr, ptr %5, align 8, !tbaa !5
  %353 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %352, i32 0, i32 2
  %354 = load i32, ptr %353, align 4, !tbaa !21
  %355 = zext i32 %354 to i64
  %356 = and i64 %355, 1048575
  %357 = icmp eq i64 %356, 0
  br i1 %357, label %358, label %365

358:                                              ; preds = %351
  %359 = load ptr, ptr %5, align 8, !tbaa !5
  %360 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %359, i32 0, i32 2
  %361 = load i32, ptr %360, align 4, !tbaa !21
  %362 = zext i32 %361 to i64
  %363 = and i64 %362, 2080374784
  %364 = lshr i64 %363, 26
  br label %374

365:                                              ; preds = %351
  %366 = load ptr, ptr %5, align 8, !tbaa !5
  %367 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %366, i32 0, i32 2
  %368 = load i32, ptr %367, align 4, !tbaa !21
  %369 = call i32 @__RBIT(i32 noundef %368)
  %370 = call i32 @llvm.ctlz.i32(i32 %369, i1 true)
  %371 = trunc i32 %370 to i8
  %372 = zext i8 %371 to i32
  %373 = zext i32 %372 to i64
  br label %374

374:                                              ; preds = %365, %358
  %375 = phi i64 [ %364, %358 ], [ %373, %365 ]
  %376 = and i64 %375, 31
  %377 = shl i64 1, %376
  %378 = load ptr, ptr %4, align 8, !tbaa !5
  %379 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %378, i32 0, i32 0
  %380 = load ptr, ptr %379, align 8, !tbaa !19
  %381 = getelementptr inbounds %struct.ADC_TypeDef, ptr %380, i32 0, i32 32
  %382 = load volatile i32, ptr %381, align 4, !tbaa !33
  %383 = zext i32 %382 to i64
  %384 = or i64 %383, %377
  %385 = trunc i64 %384 to i32
  store volatile i32 %385, ptr %381, align 4, !tbaa !33
  br label %386

386:                                              ; preds = %374, %339
  br label %471

387:                                              ; preds = %306, %306, %306
  %388 = load ptr, ptr %5, align 8, !tbaa !5
  %389 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %388, i32 0, i32 0
  %390 = load i32, ptr %389, align 4, !tbaa !20
  %391 = zext i32 %390 to i64
  %392 = icmp eq i64 %391, 2097151
  br i1 %392, label %393, label %428

393:                                              ; preds = %387
  %394 = load ptr, ptr %5, align 8, !tbaa !5
  %395 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %394, i32 0, i32 2
  %396 = load i32, ptr %395, align 4, !tbaa !21
  %397 = zext i32 %396 to i64
  %398 = and i64 %397, 1048575
  %399 = icmp eq i64 %398, 0
  br i1 %399, label %400, label %407

400:                                              ; preds = %393
  %401 = load ptr, ptr %5, align 8, !tbaa !5
  %402 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %401, i32 0, i32 2
  %403 = load i32, ptr %402, align 4, !tbaa !21
  %404 = zext i32 %403 to i64
  %405 = and i64 %404, 2080374784
  %406 = lshr i64 %405, 26
  br label %416

407:                                              ; preds = %393
  %408 = load ptr, ptr %5, align 8, !tbaa !5
  %409 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %408, i32 0, i32 2
  %410 = load i32, ptr %409, align 4, !tbaa !21
  %411 = call i32 @__RBIT(i32 noundef %410)
  %412 = call i32 @llvm.ctlz.i32(i32 %411, i1 true)
  %413 = trunc i32 %412 to i8
  %414 = zext i8 %413 to i32
  %415 = zext i32 %414 to i64
  br label %416

416:                                              ; preds = %407, %400
  %417 = phi i64 [ %406, %400 ], [ %415, %407 ]
  %418 = and i64 %417, 31
  %419 = shl i64 1, %418
  %420 = load ptr, ptr %4, align 8, !tbaa !5
  %421 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %420, i32 0, i32 0
  %422 = load ptr, ptr %421, align 8, !tbaa !19
  %423 = getelementptr inbounds %struct.ADC_TypeDef, ptr %422, i32 0, i32 31
  %424 = load volatile i32, ptr %423, align 4, !tbaa !32
  %425 = zext i32 %424 to i64
  %426 = or i64 %425, %419
  %427 = trunc i64 %426 to i32
  store volatile i32 %427, ptr %423, align 4, !tbaa !32
  br label %463

428:                                              ; preds = %387
  %429 = load ptr, ptr %5, align 8, !tbaa !5
  %430 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %429, i32 0, i32 2
  %431 = load i32, ptr %430, align 4, !tbaa !21
  %432 = zext i32 %431 to i64
  %433 = and i64 %432, 1048575
  %434 = icmp eq i64 %433, 0
  br i1 %434, label %435, label %442

435:                                              ; preds = %428
  %436 = load ptr, ptr %5, align 8, !tbaa !5
  %437 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %436, i32 0, i32 2
  %438 = load i32, ptr %437, align 4, !tbaa !21
  %439 = zext i32 %438 to i64
  %440 = and i64 %439, 2080374784
  %441 = lshr i64 %440, 26
  br label %451

442:                                              ; preds = %428
  %443 = load ptr, ptr %5, align 8, !tbaa !5
  %444 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %443, i32 0, i32 2
  %445 = load i32, ptr %444, align 4, !tbaa !21
  %446 = call i32 @__RBIT(i32 noundef %445)
  %447 = call i32 @llvm.ctlz.i32(i32 %446, i1 true)
  %448 = trunc i32 %447 to i8
  %449 = zext i8 %448 to i32
  %450 = zext i32 %449 to i64
  br label %451

451:                                              ; preds = %442, %435
  %452 = phi i64 [ %441, %435 ], [ %450, %442 ]
  %453 = and i64 %452, 31
  %454 = shl i64 1, %453
  %455 = load ptr, ptr %4, align 8, !tbaa !5
  %456 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %455, i32 0, i32 0
  %457 = load ptr, ptr %456, align 8, !tbaa !19
  %458 = getelementptr inbounds %struct.ADC_TypeDef, ptr %457, i32 0, i32 32
  %459 = load volatile i32, ptr %458, align 4, !tbaa !33
  %460 = zext i32 %459 to i64
  %461 = or i64 %460, %454
  %462 = trunc i64 %461 to i32
  store volatile i32 %462, ptr %458, align 4, !tbaa !33
  br label %463

463:                                              ; preds = %451, %416
  br label %471

464:                                              ; preds = %306
  %465 = load ptr, ptr %4, align 8, !tbaa !5
  %466 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %465, i32 0, i32 0
  %467 = load ptr, ptr %466, align 8, !tbaa !19
  %468 = load ptr, ptr %5, align 8, !tbaa !5
  %469 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %468, i32 0, i32 0
  %470 = load i32, ptr %469, align 4, !tbaa !20
  call void @LL_ADC_SetAnalogWDMonitChannels(ptr noundef %467, i32 noundef %470, i32 noundef 0)
  br label %471

471:                                              ; preds = %464, %463, %386
  %472 = load volatile i32, ptr inttoptr (i64 1543507968 to ptr), align 4, !tbaa !22
  %473 = zext i32 %472 to i64
  %474 = and i64 %473, 4026531840
  %475 = icmp eq i64 %474, 268435456
  br i1 %475, label %476, label %491

476:                                              ; preds = %471
  %477 = load ptr, ptr %5, align 8, !tbaa !5
  %478 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %477, i32 0, i32 4
  %479 = load i32, ptr %478, align 4, !tbaa !24
  %480 = load ptr, ptr %4, align 8, !tbaa !5
  %481 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %480, i32 0, i32 0
  %482 = load ptr, ptr %481, align 8, !tbaa !19
  %483 = getelementptr inbounds %struct.ADC_TypeDef, ptr %482, i32 0, i32 3
  %484 = load volatile i32, ptr %483, align 4, !tbaa !25
  %485 = zext i32 %484 to i64
  %486 = and i64 %485, 28
  %487 = lshr i64 %486, 2
  %488 = mul i64 %487, 2
  %489 = trunc i64 %488 to i32
  %490 = shl i32 %479, %489
  br label %532

491:                                              ; preds = %471
  %492 = load ptr, ptr %4, align 8, !tbaa !5
  %493 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %492, i32 0, i32 0
  %494 = load ptr, ptr %493, align 8, !tbaa !19
  %495 = getelementptr inbounds %struct.ADC_TypeDef, ptr %494, i32 0, i32 3
  %496 = load volatile i32, ptr %495, align 4, !tbaa !25
  %497 = zext i32 %496 to i64
  %498 = and i64 %497, 16
  %499 = icmp eq i64 %498, 0
  br i1 %499, label %500, label %515

500:                                              ; preds = %491
  %501 = load ptr, ptr %5, align 8, !tbaa !5
  %502 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %501, i32 0, i32 4
  %503 = load i32, ptr %502, align 4, !tbaa !24
  %504 = load ptr, ptr %4, align 8, !tbaa !5
  %505 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %504, i32 0, i32 0
  %506 = load ptr, ptr %505, align 8, !tbaa !19
  %507 = getelementptr inbounds %struct.ADC_TypeDef, ptr %506, i32 0, i32 3
  %508 = load volatile i32, ptr %507, align 4, !tbaa !25
  %509 = zext i32 %508 to i64
  %510 = and i64 %509, 28
  %511 = lshr i64 %510, 2
  %512 = mul i64 %511, 2
  %513 = trunc i64 %512 to i32
  %514 = shl i32 %503, %513
  br label %530

515:                                              ; preds = %491
  %516 = load ptr, ptr %5, align 8, !tbaa !5
  %517 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %516, i32 0, i32 4
  %518 = load i32, ptr %517, align 4, !tbaa !24
  %519 = load ptr, ptr %4, align 8, !tbaa !5
  %520 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %519, i32 0, i32 0
  %521 = load ptr, ptr %520, align 8, !tbaa !19
  %522 = getelementptr inbounds %struct.ADC_TypeDef, ptr %521, i32 0, i32 3
  %523 = load volatile i32, ptr %522, align 4, !tbaa !25
  %524 = zext i32 %523 to i64
  %525 = and i64 %524, 16
  %526 = lshr i64 %525, 2
  %527 = mul i64 %526, 2
  %528 = trunc i64 %527 to i32
  %529 = shl i32 %518, %528
  br label %530

530:                                              ; preds = %515, %500
  %531 = phi i32 [ %514, %500 ], [ %529, %515 ]
  br label %532

532:                                              ; preds = %530, %476
  %533 = phi i32 [ %490, %476 ], [ %531, %530 ]
  store i32 %533, ptr %7, align 4, !tbaa !9
  %534 = load volatile i32, ptr inttoptr (i64 1543507968 to ptr), align 4, !tbaa !22
  %535 = zext i32 %534 to i64
  %536 = and i64 %535, 4026531840
  %537 = icmp eq i64 %536, 268435456
  br i1 %537, label %538, label %553

538:                                              ; preds = %532
  %539 = load ptr, ptr %5, align 8, !tbaa !5
  %540 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %539, i32 0, i32 5
  %541 = load i32, ptr %540, align 4, !tbaa !27
  %542 = load ptr, ptr %4, align 8, !tbaa !5
  %543 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %542, i32 0, i32 0
  %544 = load ptr, ptr %543, align 8, !tbaa !19
  %545 = getelementptr inbounds %struct.ADC_TypeDef, ptr %544, i32 0, i32 3
  %546 = load volatile i32, ptr %545, align 4, !tbaa !25
  %547 = zext i32 %546 to i64
  %548 = and i64 %547, 28
  %549 = lshr i64 %548, 2
  %550 = mul i64 %549, 2
  %551 = trunc i64 %550 to i32
  %552 = shl i32 %541, %551
  br label %594

553:                                              ; preds = %532
  %554 = load ptr, ptr %4, align 8, !tbaa !5
  %555 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %554, i32 0, i32 0
  %556 = load ptr, ptr %555, align 8, !tbaa !19
  %557 = getelementptr inbounds %struct.ADC_TypeDef, ptr %556, i32 0, i32 3
  %558 = load volatile i32, ptr %557, align 4, !tbaa !25
  %559 = zext i32 %558 to i64
  %560 = and i64 %559, 16
  %561 = icmp eq i64 %560, 0
  br i1 %561, label %562, label %577

562:                                              ; preds = %553
  %563 = load ptr, ptr %5, align 8, !tbaa !5
  %564 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %563, i32 0, i32 5
  %565 = load i32, ptr %564, align 4, !tbaa !27
  %566 = load ptr, ptr %4, align 8, !tbaa !5
  %567 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %566, i32 0, i32 0
  %568 = load ptr, ptr %567, align 8, !tbaa !19
  %569 = getelementptr inbounds %struct.ADC_TypeDef, ptr %568, i32 0, i32 3
  %570 = load volatile i32, ptr %569, align 4, !tbaa !25
  %571 = zext i32 %570 to i64
  %572 = and i64 %571, 28
  %573 = lshr i64 %572, 2
  %574 = mul i64 %573, 2
  %575 = trunc i64 %574 to i32
  %576 = shl i32 %565, %575
  br label %592

577:                                              ; preds = %553
  %578 = load ptr, ptr %5, align 8, !tbaa !5
  %579 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %578, i32 0, i32 5
  %580 = load i32, ptr %579, align 4, !tbaa !27
  %581 = load ptr, ptr %4, align 8, !tbaa !5
  %582 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %581, i32 0, i32 0
  %583 = load ptr, ptr %582, align 8, !tbaa !19
  %584 = getelementptr inbounds %struct.ADC_TypeDef, ptr %583, i32 0, i32 3
  %585 = load volatile i32, ptr %584, align 4, !tbaa !25
  %586 = zext i32 %585 to i64
  %587 = and i64 %586, 16
  %588 = lshr i64 %587, 2
  %589 = mul i64 %588, 2
  %590 = trunc i64 %589 to i32
  %591 = shl i32 %580, %590
  br label %592

592:                                              ; preds = %577, %562
  %593 = phi i32 [ %576, %562 ], [ %591, %577 ]
  br label %594

594:                                              ; preds = %592, %538
  %595 = phi i32 [ %552, %538 ], [ %593, %592 ]
  store i32 %595, ptr %8, align 4, !tbaa !9
  %596 = load ptr, ptr %5, align 8, !tbaa !5
  %597 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %596, i32 0, i32 0
  %598 = load i32, ptr %597, align 4, !tbaa !20
  %599 = zext i32 %598 to i64
  %600 = icmp eq i64 %599, 2097151
  br i1 %600, label %601, label %632

601:                                              ; preds = %594
  %602 = load ptr, ptr %4, align 8, !tbaa !5
  %603 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %602, i32 0, i32 0
  %604 = load ptr, ptr %603, align 8, !tbaa !19
  %605 = getelementptr inbounds %struct.ADC_TypeDef, ptr %604, i32 0, i32 35
  %606 = load volatile i32, ptr %605, align 4, !tbaa !34
  %607 = zext i32 %606 to i64
  %608 = and i64 %607, -67108864
  %609 = load i32, ptr %8, align 4, !tbaa !9
  %610 = zext i32 %609 to i64
  %611 = or i64 %608, %610
  %612 = trunc i64 %611 to i32
  %613 = load ptr, ptr %4, align 8, !tbaa !5
  %614 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %613, i32 0, i32 0
  %615 = load ptr, ptr %614, align 8, !tbaa !19
  %616 = getelementptr inbounds %struct.ADC_TypeDef, ptr %615, i32 0, i32 35
  store volatile i32 %612, ptr %616, align 4, !tbaa !34
  %617 = load ptr, ptr %4, align 8, !tbaa !5
  %618 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %617, i32 0, i32 0
  %619 = load ptr, ptr %618, align 8, !tbaa !19
  %620 = getelementptr inbounds %struct.ADC_TypeDef, ptr %619, i32 0, i32 36
  %621 = load volatile i32, ptr %620, align 4, !tbaa !35
  %622 = zext i32 %621 to i64
  %623 = and i64 %622, -67108864
  %624 = load i32, ptr %7, align 4, !tbaa !9
  %625 = zext i32 %624 to i64
  %626 = or i64 %623, %625
  %627 = trunc i64 %626 to i32
  %628 = load ptr, ptr %4, align 8, !tbaa !5
  %629 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %628, i32 0, i32 0
  %630 = load ptr, ptr %629, align 8, !tbaa !19
  %631 = getelementptr inbounds %struct.ADC_TypeDef, ptr %630, i32 0, i32 36
  store volatile i32 %627, ptr %631, align 4, !tbaa !35
  br label %663

632:                                              ; preds = %594
  %633 = load ptr, ptr %4, align 8, !tbaa !5
  %634 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %633, i32 0, i32 0
  %635 = load ptr, ptr %634, align 8, !tbaa !19
  %636 = getelementptr inbounds %struct.ADC_TypeDef, ptr %635, i32 0, i32 37
  %637 = load volatile i32, ptr %636, align 4, !tbaa !36
  %638 = zext i32 %637 to i64
  %639 = and i64 %638, -67108864
  %640 = load i32, ptr %8, align 4, !tbaa !9
  %641 = zext i32 %640 to i64
  %642 = or i64 %639, %641
  %643 = trunc i64 %642 to i32
  %644 = load ptr, ptr %4, align 8, !tbaa !5
  %645 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %644, i32 0, i32 0
  %646 = load ptr, ptr %645, align 8, !tbaa !19
  %647 = getelementptr inbounds %struct.ADC_TypeDef, ptr %646, i32 0, i32 37
  store volatile i32 %643, ptr %647, align 4, !tbaa !36
  %648 = load ptr, ptr %4, align 8, !tbaa !5
  %649 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %648, i32 0, i32 0
  %650 = load ptr, ptr %649, align 8, !tbaa !19
  %651 = getelementptr inbounds %struct.ADC_TypeDef, ptr %650, i32 0, i32 38
  %652 = load volatile i32, ptr %651, align 4, !tbaa !37
  %653 = zext i32 %652 to i64
  %654 = and i64 %653, -67108864
  %655 = load i32, ptr %7, align 4, !tbaa !9
  %656 = zext i32 %655 to i64
  %657 = or i64 %654, %656
  %658 = trunc i64 %657 to i32
  %659 = load ptr, ptr %4, align 8, !tbaa !5
  %660 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %659, i32 0, i32 0
  %661 = load ptr, ptr %660, align 8, !tbaa !19
  %662 = getelementptr inbounds %struct.ADC_TypeDef, ptr %661, i32 0, i32 38
  store volatile i32 %658, ptr %662, align 4, !tbaa !37
  br label %663

663:                                              ; preds = %632, %601
  %664 = load ptr, ptr %5, align 8, !tbaa !5
  %665 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %664, i32 0, i32 0
  %666 = load i32, ptr %665, align 4, !tbaa !20
  %667 = zext i32 %666 to i64
  %668 = icmp eq i64 %667, 2097151
  br i1 %668, label %669, label %692

669:                                              ; preds = %663
  %670 = load ptr, ptr %4, align 8, !tbaa !5
  %671 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %670, i32 0, i32 4
  %672 = load volatile i32, ptr %671, align 4, !tbaa !30
  %673 = zext i32 %672 to i64
  %674 = and i64 %673, -131073
  %675 = trunc i64 %674 to i32
  store volatile i32 %675, ptr %671, align 4, !tbaa !30
  %676 = load ptr, ptr %4, align 8, !tbaa !5
  %677 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %676, i32 0, i32 0
  %678 = load ptr, ptr %677, align 8, !tbaa !19
  call void @LL_ADC_ClearFlag_AWD2(ptr noundef %678)
  %679 = load ptr, ptr %5, align 8, !tbaa !5
  %680 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %679, i32 0, i32 3
  %681 = load i32, ptr %680, align 4, !tbaa !31
  %682 = icmp eq i32 %681, 1
  br i1 %682, label %683, label %687

683:                                              ; preds = %669
  %684 = load ptr, ptr %4, align 8, !tbaa !5
  %685 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %684, i32 0, i32 0
  %686 = load ptr, ptr %685, align 8, !tbaa !19
  call void @LL_ADC_EnableIT_AWD2(ptr noundef %686)
  br label %691

687:                                              ; preds = %669
  %688 = load ptr, ptr %4, align 8, !tbaa !5
  %689 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %688, i32 0, i32 0
  %690 = load ptr, ptr %689, align 8, !tbaa !19
  call void @LL_ADC_DisableIT_AWD2(ptr noundef %690)
  br label %691

691:                                              ; preds = %687, %683
  br label %715

692:                                              ; preds = %663
  %693 = load ptr, ptr %4, align 8, !tbaa !5
  %694 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %693, i32 0, i32 4
  %695 = load volatile i32, ptr %694, align 4, !tbaa !30
  %696 = zext i32 %695 to i64
  %697 = and i64 %696, -262145
  %698 = trunc i64 %697 to i32
  store volatile i32 %698, ptr %694, align 4, !tbaa !30
  %699 = load ptr, ptr %4, align 8, !tbaa !5
  %700 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %699, i32 0, i32 0
  %701 = load ptr, ptr %700, align 8, !tbaa !19
  call void @LL_ADC_ClearFlag_AWD3(ptr noundef %701)
  %702 = load ptr, ptr %5, align 8, !tbaa !5
  %703 = getelementptr inbounds %struct.ADC_AnalogWDGConfTypeDef, ptr %702, i32 0, i32 3
  %704 = load i32, ptr %703, align 4, !tbaa !31
  %705 = icmp eq i32 %704, 1
  br i1 %705, label %706, label %710

706:                                              ; preds = %692
  %707 = load ptr, ptr %4, align 8, !tbaa !5
  %708 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %707, i32 0, i32 0
  %709 = load ptr, ptr %708, align 8, !tbaa !19
  call void @LL_ADC_EnableIT_AWD3(ptr noundef %709)
  br label %714

710:                                              ; preds = %692
  %711 = load ptr, ptr %4, align 8, !tbaa !5
  %712 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %711, i32 0, i32 0
  %713 = load ptr, ptr %712, align 8, !tbaa !19
  call void @LL_ADC_DisableIT_AWD3(ptr noundef %713)
  br label %714

714:                                              ; preds = %710, %706
  br label %715

715:                                              ; preds = %714, %691
  br label %716

716:                                              ; preds = %715, %305
  br label %724

717:                                              ; preds = %62, %50
  %718 = load ptr, ptr %4, align 8, !tbaa !5
  %719 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %718, i32 0, i32 4
  %720 = load volatile i32, ptr %719, align 4, !tbaa !30
  %721 = zext i32 %720 to i64
  %722 = or i64 %721, 32
  %723 = trunc i64 %722 to i32
  store volatile i32 %723, ptr %719, align 4, !tbaa !30
  store i32 1, ptr %6, align 4, !tbaa !9
  br label %724

724:                                              ; preds = %717, %716
  br label %725

725:                                              ; preds = %724
  %726 = load ptr, ptr %4, align 8, !tbaa !5
  %727 = getelementptr inbounds %struct.ADC_HandleTypeDef, ptr %726, i32 0, i32 3
  store i32 0, ptr %727, align 8, !tbaa !18
  br label %728

728:                                              ; preds = %725
  br label %729

729:                                              ; preds = %728
  %730 = load i32, ptr %6, align 4, !tbaa !9
  store i32 %730, ptr %3, align 4
  store i32 1, ptr %11, align 4
  br label %731

731:                                              ; preds = %729, %44
  call void @llvm.lifetime.end.p0(i64 4, ptr %10) #5
  call void @llvm.lifetime.end.p0(i64 4, ptr %9) #5
  call void @llvm.lifetime.end.p0(i64 4, ptr %8) #5
  call void @llvm.lifetime.end.p0(i64 4, ptr %7) #5
  call void @llvm.lifetime.end.p0(i64 4, ptr %6) #5
  %732 = load i32, ptr %3, align 4
  ret i32 %732
}

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @LL_ADC_SetAnalogWDMonitChannels(ptr noundef, i32 noundef, i32 noundef) #1

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @LL_ADC_ClearFlag_AWD1(ptr noundef) #1

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @LL_ADC_EnableIT_AWD1(ptr noundef) #1

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @LL_ADC_DisableIT_AWD1(ptr noundef) #1

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @LL_ADC_ClearFlag_AWD2(ptr noundef) #1

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @LL_ADC_EnableIT_AWD2(ptr noundef) #1

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @LL_ADC_DisableIT_AWD2(ptr noundef) #1

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @LL_ADC_ClearFlag_AWD3(ptr noundef) #1

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @LL_ADC_EnableIT_AWD3(ptr noundef) #1

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @LL_ADC_DisableIT_AWD3(ptr noundef) #1

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { inlinehint nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { alwaysinline nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nocallback nofree nosync nounwind speculatable willreturn memory(none) }
attributes #4 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #5 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}
!11 = !{!12, !10, i64 4}
!12 = !{!"", !10, i64 0, !10, i64 4, !10, i64 8, !10, i64 12, !10, i64 16, !10, i64 20}
!13 = !{!14, !10, i64 64}
!14 = !{!"", !6, i64 0, !15, i64 8, !6, i64 88, !10, i64 96, !10, i64 100, !10, i64 104, !17, i64 108}
!15 = !{!"", !10, i64 0, !10, i64 4, !10, i64 8, !10, i64 12, !10, i64 16, !10, i64 20, !10, i64 24, !10, i64 28, !10, i64 32, !10, i64 36, !10, i64 40, !10, i64 44, !10, i64 48, !10, i64 52, !10, i64 56, !16, i64 60}
!16 = !{!"", !10, i64 0, !10, i64 4, !10, i64 8, !10, i64 12}
!17 = !{!"", !10, i64 0, !10, i64 4}
!18 = !{!14, !10, i64 96}
!19 = !{!14, !6, i64 0}
!20 = !{!12, !10, i64 0}
!21 = !{!12, !10, i64 8}
!22 = !{!23, !10, i64 0}
!23 = !{!"", !10, i64 0, !10, i64 4, !7, i64 8, !10, i64 52, !10, i64 56, !10, i64 60, !10, i64 64, !10, i64 68, !10, i64 72, !10, i64 76, !10, i64 80, !10, i64 84}
!24 = !{!12, !10, i64 16}
!25 = !{!26, !10, i64 12}
!26 = !{!"", !10, i64 0, !10, i64 4, !10, i64 8, !10, i64 12, !10, i64 16, !10, i64 20, !10, i64 24, !10, i64 28, !10, i64 32, !10, i64 36, !10, i64 40, !10, i64 44, !10, i64 48, !10, i64 52, !10, i64 56, !10, i64 60, !10, i64 64, !10, i64 68, !10, i64 72, !10, i64 76, !7, i64 80, !10, i64 96, !10, i64 100, !10, i64 104, !10, i64 108, !7, i64 112, !10, i64 128, !10, i64 132, !10, i64 136, !10, i64 140, !7, i64 144, !10, i64 160, !10, i64 164, !10, i64 168, !10, i64 172, !10, i64 176, !10, i64 180, !10, i64 184, !10, i64 188, !10, i64 192, !10, i64 196, !10, i64 200}
!27 = !{!12, !10, i64 20}
!28 = !{!26, !10, i64 32}
!29 = !{!26, !10, i64 36}
!30 = !{!14, !10, i64 100}
!31 = !{!12, !10, i64 12}
!32 = !{!26, !10, i64 160}
!33 = !{!26, !10, i64 164}
!34 = !{!26, !10, i64 176}
!35 = !{!26, !10, i64 180}
!36 = !{!26, !10, i64 184}
!37 = !{!26, !10, i64 188}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: inlinehint nounwind uwtable
declare hidden i32 @LL_ADC_REG_IsConversionOngoing(ptr noundef) local_unnamed_addr #0

; Function Attrs: inlinehint nounwind uwtable
declare hidden i32 @LL_ADC_INJ_IsConversionOngoing(ptr noundef) local_unnamed_addr #0

; Function Attrs: alwaysinline nounwind uwtable
declare hidden i32 @__RBIT(i32 noundef) local_unnamed_addr #1

; Function Attrs: mustprogress nocallback nofree nosync nounwind speculatable willreturn memory(none)
declare i32 @llvm.ctlz.i32(i32, i1 immarg) #2

; Function Attrs: nounwind uwtable
define dso_local range(i32 0, 3) i32 @HAL_ADC_AnalogWDGConfig(ptr noundef %0, ptr nocapture noundef readonly %1) local_unnamed_addr #3 {
  %3 = getelementptr inbounds i8, ptr %1, i64 4
  %4 = getelementptr inbounds i8, ptr %0, i64 96
  %5 = load i32, ptr %4, align 8, !tbaa !5
  %6 = icmp eq i32 %5, 1
  br i1 %6, label %285, label %7

7:                                                ; preds = %2
  store i32 1, ptr %4, align 8, !tbaa !5
  %8 = load ptr, ptr %0, align 8, !tbaa !14
  %9 = tail call i32 @LL_ADC_REG_IsConversionOngoing(ptr noundef %8)
  %10 = load ptr, ptr %0, align 8, !tbaa !14
  %11 = tail call i32 @LL_ADC_INJ_IsConversionOngoing(ptr noundef %10)
  %12 = icmp eq i32 %9, 0
  %13 = icmp eq i32 %11, 0
  %or.cond = select i1 %12, i1 %13, i1 false
  br i1 %or.cond, label %14, label %280

14:                                               ; preds = %7
  %15 = load i32, ptr %1, align 4, !tbaa !15
  %16 = icmp eq i32 %15, 2109734912
  %17 = load i32, ptr %3, align 4, !tbaa !17
  %18 = add i32 %17, -8388608
  %19 = tail call i32 @llvm.fshl.i32(i32 %18, i32 %18, i32 10)
  br i1 %16, label %20, label %117

20:                                               ; preds = %14
  %21 = load ptr, ptr %0, align 8, !tbaa !14
  switch i32 %19, label %39 [
    i32 1, label %22
    i32 3, label %27
    i32 5, label %32
    i32 0, label %40
    i32 2, label %37
    i32 4, label %38
  ]

22:                                               ; preds = %20
  %23 = getelementptr inbounds i8, ptr %1, i64 8
  %24 = load i32, ptr %23, align 4, !tbaa !18
  %25 = and i32 %24, -66060289
  %26 = or disjoint i32 %25, 12582912
  br label %40

27:                                               ; preds = %20
  %28 = getelementptr inbounds i8, ptr %1, i64 8
  %29 = load i32, ptr %28, align 4, !tbaa !18
  %30 = and i32 %29, -66060289
  %31 = or disjoint i32 %30, 20971520
  br label %40

32:                                               ; preds = %20
  %33 = getelementptr inbounds i8, ptr %1, i64 8
  %34 = load i32, ptr %33, align 4, !tbaa !18
  %35 = and i32 %34, -66060289
  %36 = or disjoint i32 %35, 29360128
  br label %40

37:                                               ; preds = %20
  br label %40

38:                                               ; preds = %20
  br label %40

39:                                               ; preds = %20
  br label %40

40:                                               ; preds = %20, %39, %38, %37, %32, %27, %22
  %.sink = phi i32 [ 0, %39 ], [ 26214399, %38 ], [ 17825791, %37 ], [ %36, %32 ], [ %31, %27 ], [ %26, %22 ], [ 9437183, %20 ]
  tail call void @LL_ADC_SetAnalogWDMonitChannels(ptr noundef %21, i32 noundef 2109734912, i32 noundef %.sink)
  %41 = load volatile i32, ptr inttoptr (i64 1543507968 to ptr), align 4096, !tbaa !19
  %42 = and i32 %41, -268435456
  %43 = icmp eq i32 %42, 268435456
  br i1 %43, label %44, label %53

44:                                               ; preds = %40
  %45 = getelementptr inbounds i8, ptr %1, i64 16
  %46 = load i32, ptr %45, align 4, !tbaa !21
  %47 = load ptr, ptr %0, align 8, !tbaa !14
  %48 = getelementptr inbounds i8, ptr %47, i64 12
  %49 = load volatile i32, ptr %48, align 4, !tbaa !22
  %50 = lshr i32 %49, 1
  %51 = and i32 %50, 14
  %52 = shl i32 %46, %51
  br label %69

53:                                               ; preds = %40
  %54 = load ptr, ptr %0, align 8, !tbaa !14
  %55 = getelementptr inbounds i8, ptr %54, i64 12
  %56 = load volatile i32, ptr %55, align 4, !tbaa !22
  %57 = and i32 %56, 16
  %58 = icmp eq i32 %57, 0
  %59 = getelementptr inbounds i8, ptr %1, i64 16
  %60 = load i32, ptr %59, align 4, !tbaa !21
  %61 = load volatile i32, ptr %55, align 4, !tbaa !22
  %62 = lshr i32 %61, 1
  br i1 %58, label %63, label %66

63:                                               ; preds = %53
  %64 = and i32 %62, 14
  %65 = shl i32 %60, %64
  br label %69

66:                                               ; preds = %53
  %67 = and i32 %62, 8
  %68 = shl i32 %60, %67
  br label %69

69:                                               ; preds = %63, %66, %44
  %70 = phi ptr [ %47, %44 ], [ %54, %63 ], [ %54, %66 ]
  %71 = phi i32 [ %52, %44 ], [ %65, %63 ], [ %68, %66 ]
  %72 = load volatile i32, ptr inttoptr (i64 1543507968 to ptr), align 4096, !tbaa !19
  %73 = and i32 %72, -268435456
  %74 = icmp eq i32 %73, 268435456
  br i1 %74, label %75, label %83

75:                                               ; preds = %69
  %76 = getelementptr inbounds i8, ptr %1, i64 20
  %77 = load i32, ptr %76, align 4, !tbaa !24
  %78 = getelementptr inbounds i8, ptr %70, i64 12
  %79 = load volatile i32, ptr %78, align 4, !tbaa !22
  %80 = lshr i32 %79, 1
  %81 = and i32 %80, 14
  %82 = shl i32 %77, %81
  br label %98

83:                                               ; preds = %69
  %84 = getelementptr inbounds i8, ptr %70, i64 12
  %85 = load volatile i32, ptr %84, align 4, !tbaa !22
  %86 = and i32 %85, 16
  %87 = icmp eq i32 %86, 0
  %88 = getelementptr inbounds i8, ptr %1, i64 20
  %89 = load i32, ptr %88, align 4, !tbaa !24
  %90 = load volatile i32, ptr %84, align 4, !tbaa !22
  %91 = lshr i32 %90, 1
  br i1 %87, label %92, label %95

92:                                               ; preds = %83
  %93 = and i32 %91, 14
  %94 = shl i32 %89, %93
  br label %98

95:                                               ; preds = %83
  %96 = and i32 %91, 8
  %97 = shl i32 %89, %96
  br label %98

98:                                               ; preds = %92, %95, %75
  %99 = phi i32 [ %82, %75 ], [ %94, %92 ], [ %97, %95 ]
  %100 = getelementptr inbounds i8, ptr %70, i64 32
  %101 = load volatile i32, ptr %100, align 4, !tbaa !25
  %102 = and i32 %101, -67108864
  %103 = or i32 %102, %99
  store volatile i32 %103, ptr %100, align 4, !tbaa !25
  %104 = getelementptr inbounds i8, ptr %70, i64 36
  %105 = load volatile i32, ptr %104, align 4, !tbaa !26
  %106 = and i32 %105, -67108864
  %107 = or i32 %106, %71
  store volatile i32 %107, ptr %104, align 4, !tbaa !26
  %108 = getelementptr inbounds i8, ptr %0, i64 100
  %109 = load volatile i32, ptr %108, align 4, !tbaa !27
  %110 = and i32 %109, -65537
  store volatile i32 %110, ptr %108, align 4, !tbaa !27
  tail call void @LL_ADC_ClearFlag_AWD1(ptr noundef nonnull %70)
  %111 = getelementptr inbounds i8, ptr %1, i64 12
  %112 = load i32, ptr %111, align 4, !tbaa !28
  %113 = icmp eq i32 %112, 1
  %114 = load ptr, ptr %0, align 8, !tbaa !14
  br i1 %113, label %115, label %116

115:                                              ; preds = %98
  tail call void @LL_ADC_EnableIT_AWD1(ptr noundef %114)
  br label %284

116:                                              ; preds = %98
  tail call void @LL_ADC_DisableIT_AWD1(ptr noundef %114)
  br label %284

117:                                              ; preds = %14
  switch i32 %19, label %182 [
    i32 1, label %118
    i32 3, label %118
    i32 5, label %118
    i32 0, label %150
    i32 2, label %150
    i32 4, label %150
  ]

118:                                              ; preds = %117, %117, %117
  %119 = icmp eq i32 %15, 2097151
  %120 = getelementptr inbounds i8, ptr %1, i64 8
  %121 = load i32, ptr %120, align 4, !tbaa !18
  %122 = and i32 %121, 1048575
  %123 = icmp eq i32 %122, 0
  br i1 %119, label %124, label %137

124:                                              ; preds = %118
  br i1 %123, label %125, label %127

125:                                              ; preds = %124
  %126 = lshr i32 %121, 26
  br label %130

127:                                              ; preds = %124
  %128 = tail call i32 @__RBIT(i32 noundef %121)
  %129 = tail call range(i32 0, 33) i32 @llvm.ctlz.i32(i32 %128, i1 true)
  br label %130

130:                                              ; preds = %127, %125
  %.in111 = phi i32 [ %126, %125 ], [ %129, %127 ]
  %131 = and i32 %.in111, 31
  %132 = shl nuw i32 1, %131
  %133 = load ptr, ptr %0, align 8, !tbaa !14
  %134 = getelementptr inbounds i8, ptr %133, i64 160
  %135 = load volatile i32, ptr %134, align 4, !tbaa !29
  %136 = or i32 %132, %135
  store volatile i32 %136, ptr %134, align 4, !tbaa !29
  br label %184

137:                                              ; preds = %118
  br i1 %123, label %138, label %140

138:                                              ; preds = %137
  %139 = lshr i32 %121, 26
  br label %143

140:                                              ; preds = %137
  %141 = tail call i32 @__RBIT(i32 noundef %121)
  %142 = tail call range(i32 0, 33) i32 @llvm.ctlz.i32(i32 %141, i1 true)
  br label %143

143:                                              ; preds = %140, %138
  %.in110 = phi i32 [ %139, %138 ], [ %142, %140 ]
  %144 = and i32 %.in110, 31
  %145 = shl nuw i32 1, %144
  %146 = load ptr, ptr %0, align 8, !tbaa !14
  %147 = getelementptr inbounds i8, ptr %146, i64 164
  %148 = load volatile i32, ptr %147, align 4, !tbaa !30
  %149 = or i32 %145, %148
  store volatile i32 %149, ptr %147, align 4, !tbaa !30
  br label %184

150:                                              ; preds = %117, %117, %117
  %151 = icmp eq i32 %15, 2097151
  %152 = getelementptr inbounds i8, ptr %1, i64 8
  %153 = load i32, ptr %152, align 4, !tbaa !18
  %154 = and i32 %153, 1048575
  %155 = icmp eq i32 %154, 0
  br i1 %151, label %156, label %169

156:                                              ; preds = %150
  br i1 %155, label %157, label %159

157:                                              ; preds = %156
  %158 = lshr i32 %153, 26
  br label %162

159:                                              ; preds = %156
  %160 = tail call i32 @__RBIT(i32 noundef %153)
  %161 = tail call range(i32 0, 33) i32 @llvm.ctlz.i32(i32 %160, i1 true)
  br label %162

162:                                              ; preds = %159, %157
  %.in109 = phi i32 [ %158, %157 ], [ %161, %159 ]
  %163 = and i32 %.in109, 31
  %164 = shl nuw i32 1, %163
  %165 = load ptr, ptr %0, align 8, !tbaa !14
  %166 = getelementptr inbounds i8, ptr %165, i64 160
  %167 = load volatile i32, ptr %166, align 4, !tbaa !29
  %168 = or i32 %164, %167
  store volatile i32 %168, ptr %166, align 4, !tbaa !29
  br label %184

169:                                              ; preds = %150
  br i1 %155, label %170, label %172

170:                                              ; preds = %169
  %171 = lshr i32 %153, 26
  br label %175

172:                                              ; preds = %169
  %173 = tail call i32 @__RBIT(i32 noundef %153)
  %174 = tail call range(i32 0, 33) i32 @llvm.ctlz.i32(i32 %173, i1 true)
  br label %175

175:                                              ; preds = %172, %170
  %.in = phi i32 [ %171, %170 ], [ %174, %172 ]
  %176 = and i32 %.in, 31
  %177 = shl nuw i32 1, %176
  %178 = load ptr, ptr %0, align 8, !tbaa !14
  %179 = getelementptr inbounds i8, ptr %178, i64 164
  %180 = load volatile i32, ptr %179, align 4, !tbaa !30
  %181 = or i32 %177, %180
  store volatile i32 %181, ptr %179, align 4, !tbaa !30
  br label %184

182:                                              ; preds = %117
  %183 = load ptr, ptr %0, align 8, !tbaa !14
  tail call void @LL_ADC_SetAnalogWDMonitChannels(ptr noundef %183, i32 noundef %15, i32 noundef 0)
  br label %184

184:                                              ; preds = %162, %175, %130, %143, %182
  %185 = load volatile i32, ptr inttoptr (i64 1543507968 to ptr), align 4096, !tbaa !19
  %186 = and i32 %185, -268435456
  %187 = icmp eq i32 %186, 268435456
  br i1 %187, label %188, label %197

188:                                              ; preds = %184
  %189 = getelementptr inbounds i8, ptr %1, i64 16
  %190 = load i32, ptr %189, align 4, !tbaa !21
  %191 = load ptr, ptr %0, align 8, !tbaa !14
  %192 = getelementptr inbounds i8, ptr %191, i64 12
  %193 = load volatile i32, ptr %192, align 4, !tbaa !22
  %194 = lshr i32 %193, 1
  %195 = and i32 %194, 14
  %196 = shl i32 %190, %195
  br label %213

197:                                              ; preds = %184
  %198 = load ptr, ptr %0, align 8, !tbaa !14
  %199 = getelementptr inbounds i8, ptr %198, i64 12
  %200 = load volatile i32, ptr %199, align 4, !tbaa !22
  %201 = and i32 %200, 16
  %202 = icmp eq i32 %201, 0
  %203 = getelementptr inbounds i8, ptr %1, i64 16
  %204 = load i32, ptr %203, align 4, !tbaa !21
  %205 = load volatile i32, ptr %199, align 4, !tbaa !22
  %206 = lshr i32 %205, 1
  br i1 %202, label %207, label %210

207:                                              ; preds = %197
  %208 = and i32 %206, 14
  %209 = shl i32 %204, %208
  br label %213

210:                                              ; preds = %197
  %211 = and i32 %206, 8
  %212 = shl i32 %204, %211
  br label %213

213:                                              ; preds = %207, %210, %188
  %214 = phi ptr [ %191, %188 ], [ %198, %207 ], [ %198, %210 ]
  %215 = phi i32 [ %196, %188 ], [ %209, %207 ], [ %212, %210 ]
  %216 = load volatile i32, ptr inttoptr (i64 1543507968 to ptr), align 4096, !tbaa !19
  %217 = and i32 %216, -268435456
  %218 = icmp eq i32 %217, 268435456
  br i1 %218, label %219, label %227

219:                                              ; preds = %213
  %220 = getelementptr inbounds i8, ptr %1, i64 20
  %221 = load i32, ptr %220, align 4, !tbaa !24
  %222 = getelementptr inbounds i8, ptr %214, i64 12
  %223 = load volatile i32, ptr %222, align 4, !tbaa !22
  %224 = lshr i32 %223, 1
  %225 = and i32 %224, 14
  %226 = shl i32 %221, %225
  br label %242

227:                                              ; preds = %213
  %228 = getelementptr inbounds i8, ptr %214, i64 12
  %229 = load volatile i32, ptr %228, align 4, !tbaa !22
  %230 = and i32 %229, 16
  %231 = icmp eq i32 %230, 0
  %232 = getelementptr inbounds i8, ptr %1, i64 20
  %233 = load i32, ptr %232, align 4, !tbaa !24
  %234 = load volatile i32, ptr %228, align 4, !tbaa !22
  %235 = lshr i32 %234, 1
  br i1 %231, label %236, label %239

236:                                              ; preds = %227
  %237 = and i32 %235, 14
  %238 = shl i32 %233, %237
  br label %242

239:                                              ; preds = %227
  %240 = and i32 %235, 8
  %241 = shl i32 %233, %240
  br label %242

242:                                              ; preds = %236, %239, %219
  %243 = phi i32 [ %226, %219 ], [ %238, %236 ], [ %241, %239 ]
  %244 = load i32, ptr %1, align 4, !tbaa !15
  %245 = icmp eq i32 %244, 2097151
  %246 = getelementptr inbounds i8, ptr %0, i64 100
  %247 = getelementptr inbounds i8, ptr %1, i64 12
  br i1 %245, label %248, label %264

248:                                              ; preds = %242
  %249 = getelementptr inbounds i8, ptr %214, i64 176
  %250 = load volatile i32, ptr %249, align 4, !tbaa !31
  %251 = and i32 %250, -67108864
  %252 = or i32 %251, %243
  store volatile i32 %252, ptr %249, align 4, !tbaa !31
  %253 = getelementptr inbounds i8, ptr %214, i64 180
  %254 = load volatile i32, ptr %253, align 4, !tbaa !32
  %255 = and i32 %254, -67108864
  %256 = or i32 %255, %215
  store volatile i32 %256, ptr %253, align 4, !tbaa !32
  %257 = load volatile i32, ptr %246, align 4, !tbaa !27
  %258 = and i32 %257, -131073
  store volatile i32 %258, ptr %246, align 4, !tbaa !27
  tail call void @LL_ADC_ClearFlag_AWD2(ptr noundef nonnull %214)
  %259 = load i32, ptr %247, align 4, !tbaa !28
  %260 = icmp eq i32 %259, 1
  %261 = load ptr, ptr %0, align 8, !tbaa !14
  br i1 %260, label %262, label %263

262:                                              ; preds = %248
  tail call void @LL_ADC_EnableIT_AWD2(ptr noundef %261)
  br label %284

263:                                              ; preds = %248
  tail call void @LL_ADC_DisableIT_AWD2(ptr noundef %261)
  br label %284

264:                                              ; preds = %242
  %265 = getelementptr inbounds i8, ptr %214, i64 184
  %266 = load volatile i32, ptr %265, align 4, !tbaa !33
  %267 = and i32 %266, -67108864
  %268 = or i32 %267, %243
  store volatile i32 %268, ptr %265, align 4, !tbaa !33
  %269 = getelementptr inbounds i8, ptr %214, i64 188
  %270 = load volatile i32, ptr %269, align 4, !tbaa !34
  %271 = and i32 %270, -67108864
  %272 = or i32 %271, %215
  store volatile i32 %272, ptr %269, align 4, !tbaa !34
  %273 = load volatile i32, ptr %246, align 4, !tbaa !27
  %274 = and i32 %273, -262145
  store volatile i32 %274, ptr %246, align 4, !tbaa !27
  tail call void @LL_ADC_ClearFlag_AWD3(ptr noundef nonnull %214)
  %275 = load i32, ptr %247, align 4, !tbaa !28
  %276 = icmp eq i32 %275, 1
  %277 = load ptr, ptr %0, align 8, !tbaa !14
  br i1 %276, label %278, label %279

278:                                              ; preds = %264
  tail call void @LL_ADC_EnableIT_AWD3(ptr noundef %277)
  br label %284

279:                                              ; preds = %264
  tail call void @LL_ADC_DisableIT_AWD3(ptr noundef %277)
  br label %284

280:                                              ; preds = %7
  %281 = getelementptr inbounds i8, ptr %0, i64 100
  %282 = load volatile i32, ptr %281, align 4, !tbaa !27
  %283 = or i32 %282, 32
  store volatile i32 %283, ptr %281, align 4, !tbaa !27
  br label %284

284:                                              ; preds = %280, %263, %262, %279, %278, %115, %116
  %.0108 = phi i32 [ 0, %115 ], [ 0, %116 ], [ 0, %262 ], [ 0, %263 ], [ 0, %278 ], [ 0, %279 ], [ 1, %280 ]
  store i32 0, ptr %4, align 8, !tbaa !5
  br label %285

285:                                              ; preds = %2, %284
  %.0 = phi i32 [ %.0108, %284 ], [ 2, %2 ]
  ret i32 %.0
}

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @LL_ADC_SetAnalogWDMonitChannels(ptr noundef, i32 noundef, i32 noundef) local_unnamed_addr #0

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @LL_ADC_ClearFlag_AWD1(ptr noundef) local_unnamed_addr #0

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @LL_ADC_EnableIT_AWD1(ptr noundef) local_unnamed_addr #0

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @LL_ADC_DisableIT_AWD1(ptr noundef) local_unnamed_addr #0

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @LL_ADC_ClearFlag_AWD2(ptr noundef) local_unnamed_addr #0

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @LL_ADC_EnableIT_AWD2(ptr noundef) local_unnamed_addr #0

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @LL_ADC_DisableIT_AWD2(ptr noundef) local_unnamed_addr #0

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @LL_ADC_ClearFlag_AWD3(ptr noundef) local_unnamed_addr #0

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @LL_ADC_EnableIT_AWD3(ptr noundef) local_unnamed_addr #0

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @LL_ADC_DisableIT_AWD3(ptr noundef) local_unnamed_addr #0

; Function Attrs: nocallback nofree nosync nounwind speculatable willreturn memory(none)
declare i32 @llvm.fshl.i32(i32, i32, i32) #4

attributes #0 = { inlinehint nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { alwaysinline nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { mustprogress nocallback nofree nosync nounwind speculatable willreturn memory(none) }
attributes #3 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #4 = { nocallback nofree nosync nounwind speculatable willreturn memory(none) }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !11, i64 96}
!6 = !{!"", !7, i64 0, !10, i64 8, !7, i64 88, !11, i64 96, !11, i64 100, !11, i64 104, !13, i64 108}
!7 = !{!"any pointer", !8, i64 0}
!8 = !{!"omnipotent char", !9, i64 0}
!9 = !{!"Simple C/C++ TBAA"}
!10 = !{!"", !11, i64 0, !11, i64 4, !11, i64 8, !11, i64 12, !11, i64 16, !11, i64 20, !11, i64 24, !11, i64 28, !11, i64 32, !11, i64 36, !11, i64 40, !11, i64 44, !11, i64 48, !11, i64 52, !11, i64 56, !12, i64 60}
!11 = !{!"int", !8, i64 0}
!12 = !{!"", !11, i64 0, !11, i64 4, !11, i64 8, !11, i64 12}
!13 = !{!"", !11, i64 0, !11, i64 4}
!14 = !{!6, !7, i64 0}
!15 = !{!16, !11, i64 0}
!16 = !{!"", !11, i64 0, !11, i64 4, !11, i64 8, !11, i64 12, !11, i64 16, !11, i64 20}
!17 = !{!16, !11, i64 4}
!18 = !{!16, !11, i64 8}
!19 = !{!20, !11, i64 0}
!20 = !{!"", !11, i64 0, !11, i64 4, !8, i64 8, !11, i64 52, !11, i64 56, !11, i64 60, !11, i64 64, !11, i64 68, !11, i64 72, !11, i64 76, !11, i64 80, !11, i64 84}
!21 = !{!16, !11, i64 16}
!22 = !{!23, !11, i64 12}
!23 = !{!"", !11, i64 0, !11, i64 4, !11, i64 8, !11, i64 12, !11, i64 16, !11, i64 20, !11, i64 24, !11, i64 28, !11, i64 32, !11, i64 36, !11, i64 40, !11, i64 44, !11, i64 48, !11, i64 52, !11, i64 56, !11, i64 60, !11, i64 64, !11, i64 68, !11, i64 72, !11, i64 76, !8, i64 80, !11, i64 96, !11, i64 100, !11, i64 104, !11, i64 108, !8, i64 112, !11, i64 128, !11, i64 132, !11, i64 136, !11, i64 140, !8, i64 144, !11, i64 160, !11, i64 164, !11, i64 168, !11, i64 172, !11, i64 176, !11, i64 180, !11, i64 184, !11, i64 188, !11, i64 192, !11, i64 196, !11, i64 200}
!24 = !{!16, !11, i64 20}
!25 = !{!23, !11, i64 32}
!26 = !{!23, !11, i64 36}
!27 = !{!6, !11, i64 100}
!28 = !{!16, !11, i64 12}
!29 = !{!23, !11, i64 160}
!30 = !{!23, !11, i64 164}
!31 = !{!23, !11, i64 176}
!32 = !{!23, !11, i64 180}
!33 = !{!23, !11, i64 184}
!34 = !{!23, !11, i64 188}


; Effective O3 passes: CorrelatedValuePropagationPass,EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,InferAlignmentPass,InferFunctionAttrsPass,InstCombinePass,JumpThreadingPass,PostOrderFunctionAttrsPass,SROAPass,SimplifyCFGPass,TailCallElimPass