; LLVM IR from brpapa/algorithms :: solutions/uva/374.ll (Z9fastPowerxxi)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress uwtable
define dso_local noundef i64 @_Z9fastPowerxxi(i64 noundef %0, i64 noundef %1, i32 noundef %2) #0 {
  %4 = alloca i64, align 8
  %5 = alloca i64, align 8
  %6 = alloca i64, align 8
  %7 = alloca i32, align 4
  store i64 %0, ptr %5, align 8, !tbaa !5
  store i64 %1, ptr %6, align 8, !tbaa !5
  store i32 %2, ptr %7, align 4, !tbaa !9
  %8 = load i64, ptr %6, align 8, !tbaa !5
  %9 = icmp eq i64 %8, 0
  br i1 %9, label %10, label %11

10:                                               ; preds = %3
  store i64 1, ptr %4, align 8
  br label %49

11:                                               ; preds = %3
  %12 = load i64, ptr %6, align 8, !tbaa !5
  %13 = srem i64 %12, 2
  %14 = icmp eq i64 %13, 0
  br i1 %14, label %15, label %29

15:                                               ; preds = %11
  %16 = load i64, ptr %5, align 8, !tbaa !5
  %17 = load i64, ptr %5, align 8, !tbaa !5
  %18 = mul nsw i64 %16, %17
  %19 = load i32, ptr %7, align 4, !tbaa !9
  %20 = sext i32 %19 to i64
  %21 = srem i64 %18, %20
  %22 = load i64, ptr %6, align 8, !tbaa !5
  %23 = sdiv i64 %22, 2
  %24 = load i32, ptr %7, align 4, !tbaa !9
  %25 = call noundef i64 @_Z9fastPowerxxi(i64 noundef %21, i64 noundef %23, i32 noundef %24)
  %26 = load i32, ptr %7, align 4, !tbaa !9
  %27 = sext i32 %26 to i64
  %28 = srem i64 %25, %27
  store i64 %28, ptr %4, align 8
  br label %49

29:                                               ; preds = %11
  %30 = load i64, ptr %5, align 8, !tbaa !5
  %31 = load i32, ptr %7, align 4, !tbaa !9
  %32 = sext i32 %31 to i64
  %33 = srem i64 %30, %32
  %34 = load i64, ptr %5, align 8, !tbaa !5
  %35 = load i64, ptr %5, align 8, !tbaa !5
  %36 = mul nsw i64 %34, %35
  %37 = load i32, ptr %7, align 4, !tbaa !9
  %38 = sext i32 %37 to i64
  %39 = srem i64 %36, %38
  %40 = load i64, ptr %6, align 8, !tbaa !5
  %41 = sub nsw i64 %40, 1
  %42 = sdiv i64 %41, 2
  %43 = load i32, ptr %7, align 4, !tbaa !9
  %44 = call noundef i64 @_Z9fastPowerxxi(i64 noundef %39, i64 noundef %42, i32 noundef %43)
  %45 = mul nsw i64 %33, %44
  %46 = load i32, ptr %7, align 4, !tbaa !9
  %47 = sext i32 %46 to i64
  %48 = srem i64 %45, %47
  store i64 %48, ptr %4, align 8
  br label %49

49:                                               ; preds = %29, %15, %10
  %50 = load i64, ptr %4, align 8
  ret i64 %50
}

attributes #0 = { mustprogress uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"long long", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nofree nosync nounwind willreturn memory(none) uwtable
define dso_local noundef i64 @_Z9fastPowerxxi(i64 noundef %0, i64 noundef %1, i32 noundef %2) local_unnamed_addr #0 {
  %4 = icmp eq i64 %1, 0
  br i1 %4, label %common.ret18, label %5

5:                                                ; preds = %3
  %6 = and i64 %1, 1
  %7 = icmp eq i64 %6, 0
  br i1 %7, label %8, label %15

common.ret18:                                     ; preds = %3, %15, %8
  %common.ret18.op = phi i64 [ %14, %8 ], [ %24, %15 ], [ 1, %3 ]
  ret i64 %common.ret18.op

8:                                                ; preds = %5
  %9 = mul nsw i64 %0, %0
  %10 = sext i32 %2 to i64
  %11 = srem i64 %9, %10
  %12 = ashr exact i64 %1, 1
  %13 = tail call noundef i64 @_Z9fastPowerxxi(i64 noundef %11, i64 noundef %12, i32 noundef %2)
  %14 = srem i64 %13, %10
  br label %common.ret18

15:                                               ; preds = %5
  %16 = sext i32 %2 to i64
  %17 = srem i64 %0, %16
  %18 = mul nsw i64 %0, %0
  %19 = srem i64 %18, %16
  %20 = add nsw i64 %1, -1
  %21 = ashr exact i64 %20, 1
  %22 = tail call noundef i64 @_Z9fastPowerxxi(i64 noundef %19, i64 noundef %21, i32 noundef %2)
  %23 = mul nsw i64 %22, %17
  %24 = srem i64 %23, %16
  br label %common.ret18
}

attributes #0 = { mustprogress nofree nosync nounwind willreturn memory(none) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}


; Effective O3 passes: EarlyCSEPass,GlobalOptPass,IPSCCPPass,InstCombinePass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass