; LLVM IR from ctlst-tech/catpilot :: bsp/mcu/core/stm32/h753/hal/src (stm32h7xx_hal_tim_ex)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.TIM_HandleTypeDef = type { ptr, %struct.TIM_Base_InitTypeDef, i32, [7 x ptr], i32, i32, [6 x i32], [4 x i32], i32 }
%struct.TIM_Base_InitTypeDef = type { i32, i32, i32, i32, i32, i32 }
%struct.__DMA_HandleTypeDef = type { ptr, %struct.DMA_InitTypeDef, i32, i32, ptr, ptr, ptr, ptr, ptr, ptr, ptr, i32, i32, i32, ptr, ptr, i32, ptr, ptr, i32 }
%struct.DMA_InitTypeDef = type { i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32 }
%struct.TIM_TypeDef = type { i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32 }

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

declare i32 @HAL_DMA_Start_IT(ptr noundef, i32 noundef, i32 noundef, i32 noundef) #1

; Function Attrs: nounwind uwtable
declare hidden void @TIM_CCxNChannelCmd(ptr noundef, i32 noundef, i32 noundef) #2

; Function Attrs: nounwind uwtable
define dso_local i32 @HAL_TIMEx_OCN_Start_DMA(ptr noundef %0, i32 noundef %1, ptr noundef %2, i16 noundef zeroext %3) #2 {
  %5 = alloca i32, align 4
  %6 = alloca ptr, align 8
  %7 = alloca i32, align 4
  %8 = alloca ptr, align 8
  %9 = alloca i16, align 2
  %10 = alloca i32, align 4
  %11 = alloca i32, align 4
  %12 = alloca i32, align 4
  store ptr %0, ptr %6, align 8, !tbaa !5
  store i32 %1, ptr %7, align 4, !tbaa !9
  store ptr %2, ptr %8, align 8, !tbaa !5
  store i16 %3, ptr %9, align 2, !tbaa !11
  call void @llvm.lifetime.start.p0(i64 4, ptr %10) #3
  store i32 0, ptr %10, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 4, ptr %11) #3
  %13 = load i32, ptr %7, align 4, !tbaa !9
  %14 = icmp eq i32 %13, 0
  br i1 %14, label %15, label %20

15:                                               ; preds = %4
  %16 = load ptr, ptr %6, align 8, !tbaa !5
  %17 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %16, i32 0, i32 7
  %18 = getelementptr inbounds [4 x i32], ptr %17, i64 0, i64 0
  %19 = load volatile i32, ptr %18, align 8, !tbaa !9
  br label %45

20:                                               ; preds = %4
  %21 = load i32, ptr %7, align 4, !tbaa !9
  %22 = icmp eq i32 %21, 4
  br i1 %22, label %23, label %28

23:                                               ; preds = %20
  %24 = load ptr, ptr %6, align 8, !tbaa !5
  %25 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %24, i32 0, i32 7
  %26 = getelementptr inbounds [4 x i32], ptr %25, i64 0, i64 1
  %27 = load volatile i32, ptr %26, align 4, !tbaa !9
  br label %43

28:                                               ; preds = %20
  %29 = load i32, ptr %7, align 4, !tbaa !9
  %30 = icmp eq i32 %29, 8
  br i1 %30, label %31, label %36

31:                                               ; preds = %28
  %32 = load ptr, ptr %6, align 8, !tbaa !5
  %33 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %32, i32 0, i32 7
  %34 = getelementptr inbounds [4 x i32], ptr %33, i64 0, i64 2
  %35 = load volatile i32, ptr %34, align 8, !tbaa !9
  br label %41

36:                                               ; preds = %28
  %37 = load ptr, ptr %6, align 8, !tbaa !5
  %38 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %37, i32 0, i32 7
  %39 = getelementptr inbounds [4 x i32], ptr %38, i64 0, i64 3
  %40 = load volatile i32, ptr %39, align 4, !tbaa !9
  br label %41

41:                                               ; preds = %36, %31
  %42 = phi i32 [ %35, %31 ], [ %40, %36 ]
  br label %43

43:                                               ; preds = %41, %23
  %44 = phi i32 [ %27, %23 ], [ %42, %41 ]
  br label %45

45:                                               ; preds = %43, %15
  %46 = phi i32 [ %19, %15 ], [ %44, %43 ]
  %47 = icmp eq i32 %46, 2
  br i1 %47, label %48, label %49

48:                                               ; preds = %45
  store i32 2, ptr %5, align 4
  store i32 1, ptr %12, align 4
  br label %346

49:                                               ; preds = %45
  %50 = load i32, ptr %7, align 4, !tbaa !9
  %51 = icmp eq i32 %50, 0
  br i1 %51, label %52, label %57

52:                                               ; preds = %49
  %53 = load ptr, ptr %6, align 8, !tbaa !5
  %54 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %53, i32 0, i32 7
  %55 = getelementptr inbounds [4 x i32], ptr %54, i64 0, i64 0
  %56 = load volatile i32, ptr %55, align 8, !tbaa !9
  br label %82

57:                                               ; preds = %49
  %58 = load i32, ptr %7, align 4, !tbaa !9
  %59 = icmp eq i32 %58, 4
  br i1 %59, label %60, label %65

60:                                               ; preds = %57
  %61 = load ptr, ptr %6, align 8, !tbaa !5
  %62 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %61, i32 0, i32 7
  %63 = getelementptr inbounds [4 x i32], ptr %62, i64 0, i64 1
  %64 = load volatile i32, ptr %63, align 4, !tbaa !9
  br label %80

65:                                               ; preds = %57
  %66 = load i32, ptr %7, align 4, !tbaa !9
  %67 = icmp eq i32 %66, 8
  br i1 %67, label %68, label %73

68:                                               ; preds = %65
  %69 = load ptr, ptr %6, align 8, !tbaa !5
  %70 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %69, i32 0, i32 7
  %71 = getelementptr inbounds [4 x i32], ptr %70, i64 0, i64 2
  %72 = load volatile i32, ptr %71, align 8, !tbaa !9
  br label %78

73:                                               ; preds = %65
  %74 = load ptr, ptr %6, align 8, !tbaa !5
  %75 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %74, i32 0, i32 7
  %76 = getelementptr inbounds [4 x i32], ptr %75, i64 0, i64 3
  %77 = load volatile i32, ptr %76, align 4, !tbaa !9
  br label %78

78:                                               ; preds = %73, %68
  %79 = phi i32 [ %72, %68 ], [ %77, %73 ]
  br label %80

80:                                               ; preds = %78, %60
  %81 = phi i32 [ %64, %60 ], [ %79, %78 ]
  br label %82

82:                                               ; preds = %80, %52
  %83 = phi i32 [ %56, %52 ], [ %81, %80 ]
  %84 = icmp eq i32 %83, 1
  br i1 %84, label %85, label %125

85:                                               ; preds = %82
  %86 = load ptr, ptr %8, align 8, !tbaa !5
  %87 = icmp eq ptr %86, null
  br i1 %87, label %88, label %93

88:                                               ; preds = %85
  %89 = load i16, ptr %9, align 2, !tbaa !11
  %90 = zext i16 %89 to i32
  %91 = icmp ugt i32 %90, 0
  br i1 %91, label %92, label %93

92:                                               ; preds = %88
  store i32 1, ptr %5, align 4
  store i32 1, ptr %12, align 4
  br label %346

93:                                               ; preds = %88, %85
  %94 = load i32, ptr %7, align 4, !tbaa !9
  %95 = icmp eq i32 %94, 0
  br i1 %95, label %96, label %100

96:                                               ; preds = %93
  %97 = load ptr, ptr %6, align 8, !tbaa !5
  %98 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %97, i32 0, i32 7
  %99 = getelementptr inbounds [4 x i32], ptr %98, i64 0, i64 0
  store volatile i32 2, ptr %99, align 8, !tbaa !9
  br label %122

100:                                              ; preds = %93
  %101 = load i32, ptr %7, align 4, !tbaa !9
  %102 = icmp eq i32 %101, 4
  br i1 %102, label %103, label %107

103:                                              ; preds = %100
  %104 = load ptr, ptr %6, align 8, !tbaa !5
  %105 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %104, i32 0, i32 7
  %106 = getelementptr inbounds [4 x i32], ptr %105, i64 0, i64 1
  store volatile i32 2, ptr %106, align 4, !tbaa !9
  br label %120

107:                                              ; preds = %100
  %108 = load i32, ptr %7, align 4, !tbaa !9
  %109 = icmp eq i32 %108, 8
  br i1 %109, label %110, label %114

110:                                              ; preds = %107
  %111 = load ptr, ptr %6, align 8, !tbaa !5
  %112 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %111, i32 0, i32 7
  %113 = getelementptr inbounds [4 x i32], ptr %112, i64 0, i64 2
  store volatile i32 2, ptr %113, align 8, !tbaa !9
  br label %118

114:                                              ; preds = %107
  %115 = load ptr, ptr %6, align 8, !tbaa !5
  %116 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %115, i32 0, i32 7
  %117 = getelementptr inbounds [4 x i32], ptr %116, i64 0, i64 3
  store volatile i32 2, ptr %117, align 4, !tbaa !9
  br label %118

118:                                              ; preds = %114, %110
  %119 = phi i32 [ 2, %110 ], [ 2, %114 ]
  br label %120

120:                                              ; preds = %118, %103
  %121 = phi i32 [ 2, %103 ], [ %119, %118 ]
  br label %122

122:                                              ; preds = %120, %96
  %123 = phi i32 [ 2, %96 ], [ %121, %120 ]
  br label %124

124:                                              ; preds = %122
  br label %126

125:                                              ; preds = %82
  store i32 1, ptr %5, align 4
  store i32 1, ptr %12, align 4
  br label %346

126:                                              ; preds = %124
  br label %127

127:                                              ; preds = %126
  %128 = load i32, ptr %7, align 4, !tbaa !9
  switch i32 %128, label %252 [
    i32 0, label %129
    i32 4, label %170
    i32 8, label %211
  ]

129:                                              ; preds = %127
  %130 = load ptr, ptr %6, align 8, !tbaa !5
  %131 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %130, i32 0, i32 3
  %132 = getelementptr inbounds [7 x ptr], ptr %131, i64 0, i64 1
  %133 = load ptr, ptr %132, align 8, !tbaa !5
  %134 = getelementptr inbounds %struct.__DMA_HandleTypeDef, ptr %133, i32 0, i32 5
  store ptr @TIM_DMADelayPulseNCplt, ptr %134, align 8, !tbaa !13
  %135 = load ptr, ptr %6, align 8, !tbaa !5
  %136 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %135, i32 0, i32 3
  %137 = getelementptr inbounds [7 x ptr], ptr %136, i64 0, i64 1
  %138 = load ptr, ptr %137, align 8, !tbaa !5
  %139 = getelementptr inbounds %struct.__DMA_HandleTypeDef, ptr %138, i32 0, i32 6
  store ptr @TIM_DMADelayPulseHalfCplt, ptr %139, align 8, !tbaa !16
  %140 = load ptr, ptr %6, align 8, !tbaa !5
  %141 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %140, i32 0, i32 3
  %142 = getelementptr inbounds [7 x ptr], ptr %141, i64 0, i64 1
  %143 = load ptr, ptr %142, align 8, !tbaa !5
  %144 = getelementptr inbounds %struct.__DMA_HandleTypeDef, ptr %143, i32 0, i32 9
  store ptr @TIM_DMAErrorCCxN, ptr %144, align 8, !tbaa !17
  %145 = load ptr, ptr %6, align 8, !tbaa !5
  %146 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %145, i32 0, i32 3
  %147 = getelementptr inbounds [7 x ptr], ptr %146, i64 0, i64 1
  %148 = load ptr, ptr %147, align 8, !tbaa !5
  %149 = load ptr, ptr %8, align 8, !tbaa !5
  %150 = ptrtoint ptr %149 to i32
  %151 = load ptr, ptr %6, align 8, !tbaa !5
  %152 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %151, i32 0, i32 0
  %153 = load ptr, ptr %152, align 8, !tbaa !18
  %154 = getelementptr inbounds %struct.TIM_TypeDef, ptr %153, i32 0, i32 13
  %155 = ptrtoint ptr %154 to i32
  %156 = load i16, ptr %9, align 2, !tbaa !11
  %157 = zext i16 %156 to i32
  %158 = call i32 @HAL_DMA_Start_IT(ptr noundef %148, i32 noundef %150, i32 noundef %155, i32 noundef %157)
  %159 = icmp ne i32 %158, 0
  br i1 %159, label %160, label %161

160:                                              ; preds = %129
  store i32 1, ptr %5, align 4
  store i32 1, ptr %12, align 4
  br label %346

161:                                              ; preds = %129
  %162 = load ptr, ptr %6, align 8, !tbaa !5
  %163 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %162, i32 0, i32 0
  %164 = load ptr, ptr %163, align 8, !tbaa !18
  %165 = getelementptr inbounds %struct.TIM_TypeDef, ptr %164, i32 0, i32 3
  %166 = load volatile i32, ptr %165, align 4, !tbaa !21
  %167 = zext i32 %166 to i64
  %168 = or i64 %167, 512
  %169 = trunc i64 %168 to i32
  store volatile i32 %169, ptr %165, align 4, !tbaa !21
  br label %253

170:                                              ; preds = %127
  %171 = load ptr, ptr %6, align 8, !tbaa !5
  %172 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %171, i32 0, i32 3
  %173 = getelementptr inbounds [7 x ptr], ptr %172, i64 0, i64 2
  %174 = load ptr, ptr %173, align 8, !tbaa !5
  %175 = getelementptr inbounds %struct.__DMA_HandleTypeDef, ptr %174, i32 0, i32 5
  store ptr @TIM_DMADelayPulseNCplt, ptr %175, align 8, !tbaa !13
  %176 = load ptr, ptr %6, align 8, !tbaa !5
  %177 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %176, i32 0, i32 3
  %178 = getelementptr inbounds [7 x ptr], ptr %177, i64 0, i64 2
  %179 = load ptr, ptr %178, align 8, !tbaa !5
  %180 = getelementptr inbounds %struct.__DMA_HandleTypeDef, ptr %179, i32 0, i32 6
  store ptr @TIM_DMADelayPulseHalfCplt, ptr %180, align 8, !tbaa !16
  %181 = load ptr, ptr %6, align 8, !tbaa !5
  %182 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %181, i32 0, i32 3
  %183 = getelementptr inbounds [7 x ptr], ptr %182, i64 0, i64 2
  %184 = load ptr, ptr %183, align 8, !tbaa !5
  %185 = getelementptr inbounds %struct.__DMA_HandleTypeDef, ptr %184, i32 0, i32 9
  store ptr @TIM_DMAErrorCCxN, ptr %185, align 8, !tbaa !17
  %186 = load ptr, ptr %6, align 8, !tbaa !5
  %187 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %186, i32 0, i32 3
  %188 = getelementptr inbounds [7 x ptr], ptr %187, i64 0, i64 2
  %189 = load ptr, ptr %188, align 8, !tbaa !5
  %190 = load ptr, ptr %8, align 8, !tbaa !5
  %191 = ptrtoint ptr %190 to i32
  %192 = load ptr, ptr %6, align 8, !tbaa !5
  %193 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %192, i32 0, i32 0
  %194 = load ptr, ptr %193, align 8, !tbaa !18
  %195 = getelementptr inbounds %struct.TIM_TypeDef, ptr %194, i32 0, i32 14
  %196 = ptrtoint ptr %195 to i32
  %197 = load i16, ptr %9, align 2, !tbaa !11
  %198 = zext i16 %197 to i32
  %199 = call i32 @HAL_DMA_Start_IT(ptr noundef %189, i32 noundef %191, i32 noundef %196, i32 noundef %198)
  %200 = icmp ne i32 %199, 0
  br i1 %200, label %201, label %202

201:                                              ; preds = %170
  store i32 1, ptr %5, align 4
  store i32 1, ptr %12, align 4
  br label %346

202:                                              ; preds = %170
  %203 = load ptr, ptr %6, align 8, !tbaa !5
  %204 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %203, i32 0, i32 0
  %205 = load ptr, ptr %204, align 8, !tbaa !18
  %206 = getelementptr inbounds %struct.TIM_TypeDef, ptr %205, i32 0, i32 3
  %207 = load volatile i32, ptr %206, align 4, !tbaa !21
  %208 = zext i32 %207 to i64
  %209 = or i64 %208, 1024
  %210 = trunc i64 %209 to i32
  store volatile i32 %210, ptr %206, align 4, !tbaa !21
  br label %253

211:                                              ; preds = %127
  %212 = load ptr, ptr %6, align 8, !tbaa !5
  %213 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %212, i32 0, i32 3
  %214 = getelementptr inbounds [7 x ptr], ptr %213, i64 0, i64 3
  %215 = load ptr, ptr %214, align 8, !tbaa !5
  %216 = getelementptr inbounds %struct.__DMA_HandleTypeDef, ptr %215, i32 0, i32 5
  store ptr @TIM_DMADelayPulseNCplt, ptr %216, align 8, !tbaa !13
  %217 = load ptr, ptr %6, align 8, !tbaa !5
  %218 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %217, i32 0, i32 3
  %219 = getelementptr inbounds [7 x ptr], ptr %218, i64 0, i64 3
  %220 = load ptr, ptr %219, align 8, !tbaa !5
  %221 = getelementptr inbounds %struct.__DMA_HandleTypeDef, ptr %220, i32 0, i32 6
  store ptr @TIM_DMADelayPulseHalfCplt, ptr %221, align 8, !tbaa !16
  %222 = load ptr, ptr %6, align 8, !tbaa !5
  %223 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %222, i32 0, i32 3
  %224 = getelementptr inbounds [7 x ptr], ptr %223, i64 0, i64 3
  %225 = load ptr, ptr %224, align 8, !tbaa !5
  %226 = getelementptr inbounds %struct.__DMA_HandleTypeDef, ptr %225, i32 0, i32 9
  store ptr @TIM_DMAErrorCCxN, ptr %226, align 8, !tbaa !17
  %227 = load ptr, ptr %6, align 8, !tbaa !5
  %228 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %227, i32 0, i32 3
  %229 = getelementptr inbounds [7 x ptr], ptr %228, i64 0, i64 3
  %230 = load ptr, ptr %229, align 8, !tbaa !5
  %231 = load ptr, ptr %8, align 8, !tbaa !5
  %232 = ptrtoint ptr %231 to i32
  %233 = load ptr, ptr %6, align 8, !tbaa !5
  %234 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %233, i32 0, i32 0
  %235 = load ptr, ptr %234, align 8, !tbaa !18
  %236 = getelementptr inbounds %struct.TIM_TypeDef, ptr %235, i32 0, i32 15
  %237 = ptrtoint ptr %236 to i32
  %238 = load i16, ptr %9, align 2, !tbaa !11
  %239 = zext i16 %238 to i32
  %240 = call i32 @HAL_DMA_Start_IT(ptr noundef %230, i32 noundef %232, i32 noundef %237, i32 noundef %239)
  %241 = icmp ne i32 %240, 0
  br i1 %241, label %242, label %243

242:                                              ; preds = %211
  store i32 1, ptr %5, align 4
  store i32 1, ptr %12, align 4
  br label %346

243:                                              ; preds = %211
  %244 = load ptr, ptr %6, align 8, !tbaa !5
  %245 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %244, i32 0, i32 0
  %246 = load ptr, ptr %245, align 8, !tbaa !18
  %247 = getelementptr inbounds %struct.TIM_TypeDef, ptr %246, i32 0, i32 3
  %248 = load volatile i32, ptr %247, align 4, !tbaa !21
  %249 = zext i32 %248 to i64
  %250 = or i64 %249, 2048
  %251 = trunc i64 %250 to i32
  store volatile i32 %251, ptr %247, align 4, !tbaa !21
  br label %253

252:                                              ; preds = %127
  store i32 1, ptr %10, align 4, !tbaa !9
  br label %253

253:                                              ; preds = %252, %243, %202, %161
  %254 = load i32, ptr %10, align 4, !tbaa !9
  %255 = icmp eq i32 %254, 0
  br i1 %255, label %256, label %344

256:                                              ; preds = %253
  %257 = load ptr, ptr %6, align 8, !tbaa !5
  %258 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %257, i32 0, i32 0
  %259 = load ptr, ptr %258, align 8, !tbaa !18
  %260 = load i32, ptr %7, align 4, !tbaa !9
  call void @TIM_CCxNChannelCmd(ptr noundef %259, i32 noundef %260, i32 noundef 4)
  %261 = load ptr, ptr %6, align 8, !tbaa !5
  %262 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %261, i32 0, i32 0
  %263 = load ptr, ptr %262, align 8, !tbaa !18
  %264 = getelementptr inbounds %struct.TIM_TypeDef, ptr %263, i32 0, i32 17
  %265 = load volatile i32, ptr %264, align 4, !tbaa !23
  %266 = zext i32 %265 to i64
  %267 = or i64 %266, 32768
  %268 = trunc i64 %267 to i32
  store volatile i32 %268, ptr %264, align 4, !tbaa !23
  %269 = load ptr, ptr %6, align 8, !tbaa !5
  %270 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %269, i32 0, i32 0
  %271 = load ptr, ptr %270, align 8, !tbaa !18
  %272 = icmp eq ptr %271, inttoptr (i64 1073807360 to ptr)
  br i1 %272, label %308, label %273

273:                                              ; preds = %256
  %274 = load ptr, ptr %6, align 8, !tbaa !5
  %275 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %274, i32 0, i32 0
  %276 = load ptr, ptr %275, align 8, !tbaa !18
  %277 = icmp eq ptr %276, inttoptr (i64 1073741824 to ptr)
  br i1 %277, label %308, label %278

278:                                              ; preds = %273
  %279 = load ptr, ptr %6, align 8, !tbaa !5
  %280 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %279, i32 0, i32 0
  %281 = load ptr, ptr %280, align 8, !tbaa !18
  %282 = icmp eq ptr %281, inttoptr (i64 1073742848 to ptr)
  br i1 %282, label %308, label %283

283:                                              ; preds = %278
  %284 = load ptr, ptr %6, align 8, !tbaa !5
  %285 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %284, i32 0, i32 0
  %286 = load ptr, ptr %285, align 8, !tbaa !18
  %287 = icmp eq ptr %286, inttoptr (i64 1073743872 to ptr)
  br i1 %287, label %308, label %288

288:                                              ; preds = %283
  %289 = load ptr, ptr %6, align 8, !tbaa !5
  %290 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %289, i32 0, i32 0
  %291 = load ptr, ptr %290, align 8, !tbaa !18
  %292 = icmp eq ptr %291, inttoptr (i64 1073744896 to ptr)
  br i1 %292, label %308, label %293

293:                                              ; preds = %288
  %294 = load ptr, ptr %6, align 8, !tbaa !5
  %295 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %294, i32 0, i32 0
  %296 = load ptr, ptr %295, align 8, !tbaa !18
  %297 = icmp eq ptr %296, inttoptr (i64 1073808384 to ptr)
  br i1 %297, label %308, label %298

298:                                              ; preds = %293
  %299 = load ptr, ptr %6, align 8, !tbaa !5
  %300 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %299, i32 0, i32 0
  %301 = load ptr, ptr %300, align 8, !tbaa !18
  %302 = icmp eq ptr %301, inttoptr (i64 1073747968 to ptr)
  br i1 %302, label %308, label %303

303:                                              ; preds = %298
  %304 = load ptr, ptr %6, align 8, !tbaa !5
  %305 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %304, i32 0, i32 0
  %306 = load ptr, ptr %305, align 8, !tbaa !18
  %307 = icmp eq ptr %306, inttoptr (i64 1073823744 to ptr)
  br i1 %307, label %308, label %334

308:                                              ; preds = %303, %298, %293, %288, %283, %278, %273, %256
  %309 = load ptr, ptr %6, align 8, !tbaa !5
  %310 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %309, i32 0, i32 0
  %311 = load ptr, ptr %310, align 8, !tbaa !18
  %312 = getelementptr inbounds %struct.TIM_TypeDef, ptr %311, i32 0, i32 2
  %313 = load volatile i32, ptr %312, align 4, !tbaa !24
  %314 = zext i32 %313 to i64
  %315 = and i64 %314, 65543
  %316 = trunc i64 %315 to i32
  store i32 %316, ptr %11, align 4, !tbaa !9
  %317 = load i32, ptr %11, align 4, !tbaa !9
  %318 = zext i32 %317 to i64
  %319 = icmp eq i64 %318, 6
  br i1 %319, label %333, label %320

320:                                              ; preds = %308
  %321 = load i32, ptr %11, align 4, !tbaa !9
  %322 = zext i32 %321 to i64
  %323 = icmp eq i64 %322, 65536
  br i1 %323, label %333, label %324

324:                                              ; preds = %320
  %325 = load ptr, ptr %6, align 8, !tbaa !5
  %326 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %325, i32 0, i32 0
  %327 = load ptr, ptr %326, align 8, !tbaa !18
  %328 = getelementptr inbounds %struct.TIM_TypeDef, ptr %327, i32 0, i32 0
  %329 = load volatile i32, ptr %328, align 4, !tbaa !25
  %330 = zext i32 %329 to i64
  %331 = or i64 %330, 1
  %332 = trunc i64 %331 to i32
  store volatile i32 %332, ptr %328, align 4, !tbaa !25
  br label %333

333:                                              ; preds = %324, %320, %308
  br label %343

334:                                              ; preds = %303
  %335 = load ptr, ptr %6, align 8, !tbaa !5
  %336 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %335, i32 0, i32 0
  %337 = load ptr, ptr %336, align 8, !tbaa !18
  %338 = getelementptr inbounds %struct.TIM_TypeDef, ptr %337, i32 0, i32 0
  %339 = load volatile i32, ptr %338, align 4, !tbaa !25
  %340 = zext i32 %339 to i64
  %341 = or i64 %340, 1
  %342 = trunc i64 %341 to i32
  store volatile i32 %342, ptr %338, align 4, !tbaa !25
  br label %343

343:                                              ; preds = %334, %333
  br label %344

344:                                              ; preds = %343, %253
  %345 = load i32, ptr %10, align 4, !tbaa !9
  store i32 %345, ptr %5, align 4
  store i32 1, ptr %12, align 4
  br label %346

346:                                              ; preds = %344, %242, %201, %160, %125, %92, %48
  call void @llvm.lifetime.end.p0(i64 4, ptr %11) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %10) #3
  %347 = load i32, ptr %5, align 4
  ret i32 %347
}

; Function Attrs: nounwind uwtable
declare hidden void @TIM_DMADelayPulseNCplt(ptr noundef) #2

declare void @TIM_DMADelayPulseHalfCplt(ptr noundef) #1

; Function Attrs: nounwind uwtable
declare hidden void @TIM_DMAErrorCCxN(ptr noundef) #2

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}
!11 = !{!12, !12, i64 0}
!12 = !{!"short", !7, i64 0}
!13 = !{!14, !6, i64 72}
!14 = !{!"__DMA_HandleTypeDef", !6, i64 0, !15, i64 8, !10, i64 56, !10, i64 60, !6, i64 64, !6, i64 72, !6, i64 80, !6, i64 88, !6, i64 96, !6, i64 104, !6, i64 112, !10, i64 120, !10, i64 124, !10, i64 128, !6, i64 136, !6, i64 144, !10, i64 152, !6, i64 160, !6, i64 168, !10, i64 176}
!15 = !{!"", !10, i64 0, !10, i64 4, !10, i64 8, !10, i64 12, !10, i64 16, !10, i64 20, !10, i64 24, !10, i64 28, !10, i64 32, !10, i64 36, !10, i64 40, !10, i64 44}
!16 = !{!14, !6, i64 80}
!17 = !{!14, !6, i64 104}
!18 = !{!19, !6, i64 0}
!19 = !{!"", !6, i64 0, !20, i64 8, !10, i64 32, !7, i64 40, !10, i64 96, !10, i64 100, !7, i64 104, !7, i64 128, !10, i64 144}
!20 = !{!"", !10, i64 0, !10, i64 4, !10, i64 8, !10, i64 12, !10, i64 16, !10, i64 20}
!21 = !{!22, !10, i64 12}
!22 = !{!"", !10, i64 0, !10, i64 4, !10, i64 8, !10, i64 12, !10, i64 16, !10, i64 20, !10, i64 24, !10, i64 28, !10, i64 32, !10, i64 36, !10, i64 40, !10, i64 44, !10, i64 48, !10, i64 52, !10, i64 56, !10, i64 60, !10, i64 64, !10, i64 68, !10, i64 72, !10, i64 76, !10, i64 80, !10, i64 84, !10, i64 88, !10, i64 92, !10, i64 96, !10, i64 100, !10, i64 104}
!23 = !{!22, !10, i64 68}
!24 = !{!22, !10, i64 8}
!25 = !{!22, !10, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

declare i32 @HAL_DMA_Start_IT(ptr noundef, i32 noundef, i32 noundef, i32 noundef) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
declare hidden void @TIM_CCxNChannelCmd(ptr noundef, i32 noundef, i32 noundef) local_unnamed_addr #1

; Function Attrs: nounwind uwtable
define dso_local range(i32 0, 3) i32 @HAL_TIMEx_OCN_Start_DMA(ptr noundef %0, i32 noundef %1, ptr noundef %2, i16 noundef zeroext %3) local_unnamed_addr #1 {
  %5 = icmp eq i32 %1, 0
  br i1 %5, label %.thread, label %6

6:                                                ; preds = %4
  %switch.selectcmp = icmp eq i32 %1, 8
  %switch.select = select i1 %switch.selectcmp, i64 136, i64 140
  %switch.selectcmp94 = icmp eq i32 %1, 4
  %switch.select95 = select i1 %switch.selectcmp94, i64 132, i64 %switch.select
  %7 = getelementptr inbounds i8, ptr %0, i64 %switch.select95
  %8 = load volatile i32, ptr %7, align 4, !tbaa !5
  %9 = icmp eq i32 %8, 2
  br i1 %9, label %97, label %13

.thread:                                          ; preds = %4
  %10 = getelementptr inbounds i8, ptr %0, i64 128
  %11 = load volatile i32, ptr %10, align 4, !tbaa !5
  %12 = icmp eq i32 %11, 2
  br i1 %12, label %97, label %.thread81

13:                                               ; preds = %6
  switch i32 %1, label %18 [
    i32 4, label %14
    i32 8, label %16
  ]

14:                                               ; preds = %13
  %15 = getelementptr inbounds i8, ptr %0, i64 132
  br label %.thread81

16:                                               ; preds = %13
  %17 = getelementptr inbounds i8, ptr %0, i64 136
  br label %.thread81

18:                                               ; preds = %13
  %19 = getelementptr inbounds i8, ptr %0, i64 140
  br label %.thread81

.thread81:                                        ; preds = %.thread, %14, %18, %16
  %.in74 = phi ptr [ %15, %14 ], [ %17, %16 ], [ %19, %18 ], [ %10, %.thread ]
  %20 = load volatile i32, ptr %.in74, align 4, !tbaa !5
  %21 = icmp eq i32 %20, 1
  br i1 %21, label %22, label %97

22:                                               ; preds = %.thread81
  %23 = icmp eq ptr %2, null
  %24 = zext i16 %3 to i32
  %25 = icmp ne i16 %3, 0
  %or.cond = and i1 %23, %25
  br i1 %or.cond, label %97, label %26

26:                                               ; preds = %22
  br i1 %5, label %.thread82, label %43

.thread82:                                        ; preds = %26
  %27 = getelementptr inbounds i8, ptr %0, i64 128
  store volatile i32 2, ptr %27, align 8, !tbaa !5
  %28 = getelementptr inbounds i8, ptr %0, i64 48
  %29 = load ptr, ptr %28, align 8, !tbaa !9
  %30 = getelementptr inbounds i8, ptr %29, i64 72
  store ptr @TIM_DMADelayPulseNCplt, ptr %30, align 8, !tbaa !11
  %31 = load ptr, ptr %28, align 8, !tbaa !9
  %32 = getelementptr inbounds i8, ptr %31, i64 80
  store ptr @TIM_DMADelayPulseHalfCplt, ptr %32, align 8, !tbaa !14
  %33 = load ptr, ptr %28, align 8, !tbaa !9
  %34 = getelementptr inbounds i8, ptr %33, i64 104
  store ptr @TIM_DMAErrorCCxN, ptr %34, align 8, !tbaa !15
  %35 = load ptr, ptr %28, align 8, !tbaa !9
  %36 = ptrtoint ptr %2 to i64
  %37 = trunc i64 %36 to i32
  %38 = load ptr, ptr %0, align 8, !tbaa !16
  %39 = getelementptr inbounds i8, ptr %38, i64 52
  %40 = ptrtoint ptr %39 to i64
  %41 = trunc i64 %40 to i32
  %42 = tail call i32 @HAL_DMA_Start_IT(ptr noundef %35, i32 noundef %37, i32 noundef %41, i32 noundef %24) #2
  %.not76 = icmp eq i32 %42, 0
  br i1 %.not76, label %78, label %97

43:                                               ; preds = %26
  switch i32 %1, label %76 [
    i32 4, label %.thread83
    i32 8, label %.thread84
  ]

.thread83:                                        ; preds = %43
  %44 = getelementptr inbounds i8, ptr %0, i64 132
  store volatile i32 2, ptr %44, align 4, !tbaa !5
  %45 = getelementptr inbounds i8, ptr %0, i64 56
  %46 = load ptr, ptr %45, align 8, !tbaa !9
  %47 = getelementptr inbounds i8, ptr %46, i64 72
  store ptr @TIM_DMADelayPulseNCplt, ptr %47, align 8, !tbaa !11
  %48 = load ptr, ptr %45, align 8, !tbaa !9
  %49 = getelementptr inbounds i8, ptr %48, i64 80
  store ptr @TIM_DMADelayPulseHalfCplt, ptr %49, align 8, !tbaa !14
  %50 = load ptr, ptr %45, align 8, !tbaa !9
  %51 = getelementptr inbounds i8, ptr %50, i64 104
  store ptr @TIM_DMAErrorCCxN, ptr %51, align 8, !tbaa !15
  %52 = load ptr, ptr %45, align 8, !tbaa !9
  %53 = ptrtoint ptr %2 to i64
  %54 = trunc i64 %53 to i32
  %55 = load ptr, ptr %0, align 8, !tbaa !16
  %56 = getelementptr inbounds i8, ptr %55, i64 56
  %57 = ptrtoint ptr %56 to i64
  %58 = trunc i64 %57 to i32
  %59 = tail call i32 @HAL_DMA_Start_IT(ptr noundef %52, i32 noundef %54, i32 noundef %58, i32 noundef %24) #2
  %.not75 = icmp eq i32 %59, 0
  br i1 %.not75, label %78, label %97

.thread84:                                        ; preds = %43
  %60 = getelementptr inbounds i8, ptr %0, i64 136
  store volatile i32 2, ptr %60, align 8, !tbaa !5
  %61 = getelementptr inbounds i8, ptr %0, i64 64
  %62 = load ptr, ptr %61, align 8, !tbaa !9
  %63 = getelementptr inbounds i8, ptr %62, i64 72
  store ptr @TIM_DMADelayPulseNCplt, ptr %63, align 8, !tbaa !11
  %64 = load ptr, ptr %61, align 8, !tbaa !9
  %65 = getelementptr inbounds i8, ptr %64, i64 80
  store ptr @TIM_DMADelayPulseHalfCplt, ptr %65, align 8, !tbaa !14
  %66 = load ptr, ptr %61, align 8, !tbaa !9
  %67 = getelementptr inbounds i8, ptr %66, i64 104
  store ptr @TIM_DMAErrorCCxN, ptr %67, align 8, !tbaa !15
  %68 = load ptr, ptr %61, align 8, !tbaa !9
  %69 = ptrtoint ptr %2 to i64
  %70 = trunc i64 %69 to i32
  %71 = load ptr, ptr %0, align 8, !tbaa !16
  %72 = getelementptr inbounds i8, ptr %71, i64 60
  %73 = ptrtoint ptr %72 to i64
  %74 = trunc i64 %73 to i32
  %75 = tail call i32 @HAL_DMA_Start_IT(ptr noundef %68, i32 noundef %70, i32 noundef %74, i32 noundef %24) #2
  %.not = icmp eq i32 %75, 0
  br i1 %.not, label %78, label %97

76:                                               ; preds = %43
  %77 = getelementptr inbounds i8, ptr %0, i64 140
  store volatile i32 2, ptr %77, align 4, !tbaa !5
  br label %97

78:                                               ; preds = %.thread84, %.thread83, %.thread82
  %.sink91 = phi i32 [ 512, %.thread82 ], [ 1024, %.thread83 ], [ 2048, %.thread84 ]
  %79 = load ptr, ptr %0, align 8, !tbaa !16
  %80 = getelementptr inbounds i8, ptr %79, i64 12
  %81 = load volatile i32, ptr %80, align 4, !tbaa !19
  %82 = or i32 %81, %.sink91
  store volatile i32 %82, ptr %80, align 4, !tbaa !19
  tail call void @TIM_CCxNChannelCmd(ptr noundef nonnull %79, i32 noundef %1, i32 noundef 4)
  %83 = load ptr, ptr %0, align 8, !tbaa !16
  %84 = getelementptr inbounds i8, ptr %83, i64 68
  %85 = load volatile i32, ptr %84, align 4, !tbaa !21
  %86 = or i32 %85, 32768
  store volatile i32 %86, ptr %84, align 4, !tbaa !21
  %magicptr = ptrtoint ptr %83 to i64
  switch i64 %magicptr, label %94 [
    i64 1073807360, label %87
    i64 1073741824, label %87
    i64 1073742848, label %87
    i64 1073743872, label %87
    i64 1073744896, label %87
    i64 1073808384, label %87
    i64 1073747968, label %87
    i64 1073823744, label %87
  ]

87:                                               ; preds = %78, %78, %78, %78, %78, %78, %78, %78
  %88 = getelementptr inbounds i8, ptr %83, i64 8
  %89 = load volatile i32, ptr %88, align 4, !tbaa !22
  %90 = and i32 %89, 65543
  switch i32 %90, label %91 [
    i32 65536, label %97
    i32 6, label %97
  ]

91:                                               ; preds = %87
  %92 = load volatile i32, ptr %83, align 4, !tbaa !23
  %93 = or i32 %92, 1
  store volatile i32 %93, ptr %83, align 4, !tbaa !23
  br label %97

94:                                               ; preds = %78
  %95 = load volatile i32, ptr %83, align 4, !tbaa !23
  %96 = or i32 %95, 1
  store volatile i32 %96, ptr %83, align 4, !tbaa !23
  br label %97

97:                                               ; preds = %76, %.thread, %91, %94, %87, %87, %.thread84, %.thread83, %.thread82, %.thread81, %22, %6
  %.0 = phi i32 [ 2, %6 ], [ 1, %22 ], [ 1, %.thread81 ], [ 1, %.thread82 ], [ 1, %.thread83 ], [ 1, %.thread84 ], [ 0, %87 ], [ 0, %87 ], [ 0, %94 ], [ 0, %91 ], [ 2, %.thread ], [ 1, %76 ]
  ret i32 %.0
}

; Function Attrs: nounwind uwtable
declare hidden void @TIM_DMADelayPulseNCplt(ptr noundef) #1

declare void @TIM_DMADelayPulseHalfCplt(ptr noundef) #0

; Function Attrs: nounwind uwtable
declare hidden void @TIM_DMAErrorCCxN(ptr noundef) #1

attributes #0 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"any pointer", !7, i64 0}
!11 = !{!12, !10, i64 72}
!12 = !{!"__DMA_HandleTypeDef", !10, i64 0, !13, i64 8, !6, i64 56, !6, i64 60, !10, i64 64, !10, i64 72, !10, i64 80, !10, i64 88, !10, i64 96, !10, i64 104, !10, i64 112, !6, i64 120, !6, i64 124, !6, i64 128, !10, i64 136, !10, i64 144, !6, i64 152, !10, i64 160, !10, i64 168, !6, i64 176}
!13 = !{!"", !6, i64 0, !6, i64 4, !6, i64 8, !6, i64 12, !6, i64 16, !6, i64 20, !6, i64 24, !6, i64 28, !6, i64 32, !6, i64 36, !6, i64 40, !6, i64 44}
!14 = !{!12, !10, i64 80}
!15 = !{!12, !10, i64 104}
!16 = !{!17, !10, i64 0}
!17 = !{!"", !10, i64 0, !18, i64 8, !6, i64 32, !7, i64 40, !6, i64 96, !6, i64 100, !7, i64 104, !7, i64 128, !6, i64 144}
!18 = !{!"", !6, i64 0, !6, i64 4, !6, i64 8, !6, i64 12, !6, i64 16, !6, i64 20}
!19 = !{!20, !6, i64 12}
!20 = !{!"", !6, i64 0, !6, i64 4, !6, i64 8, !6, i64 12, !6, i64 16, !6, i64 20, !6, i64 24, !6, i64 28, !6, i64 32, !6, i64 36, !6, i64 40, !6, i64 44, !6, i64 48, !6, i64 52, !6, i64 56, !6, i64 60, !6, i64 64, !6, i64 68, !6, i64 72, !6, i64 76, !6, i64 80, !6, i64 84, !6, i64 88, !6, i64 92, !6, i64 96, !6, i64 100, !6, i64 104}
!21 = !{!20, !6, i64 68}
!22 = !{!20, !6, i64 8}
!23 = !{!20, !6, i64 0}


; Effective O3 passes: ConstraintEliminationPass,CorrelatedValuePropagationPass,EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,JumpThreadingPass,SROAPass,SimplifyCFGPass,TailCallElimPass