; LLVM IR from Seeed-Studio/Seeed_Arduino_edgeimpulse :: src/edge-impulse-sdk/CMSIS/NN/Source/PoolingFunctions (arm_pool_q7_HWC)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nounwind uwtable
define dso_local void @arm_avepool_q7_HWC(ptr noundef %0, i16 noundef zeroext %1, i16 noundef zeroext %2, i16 noundef zeroext %3, i16 noundef zeroext %4, i16 noundef zeroext %5, i16 noundef zeroext %6, ptr noundef %7, ptr noundef %8) #1 {
  %10 = alloca ptr, align 8
  %11 = alloca i16, align 2
  %12 = alloca i16, align 2
  %13 = alloca i16, align 2
  %14 = alloca i16, align 2
  %15 = alloca i16, align 2
  %16 = alloca i16, align 2
  %17 = alloca ptr, align 8
  %18 = alloca ptr, align 8
  %19 = alloca i16, align 2
  %20 = alloca i16, align 2
  %21 = alloca i16, align 2
  %22 = alloca i16, align 2
  %23 = alloca i16, align 2
  %24 = alloca i32, align 4
  %25 = alloca i32, align 4
  store ptr %0, ptr %10, align 8, !tbaa !5
  store i16 %1, ptr %11, align 2, !tbaa !9
  store i16 %2, ptr %12, align 2, !tbaa !9
  store i16 %3, ptr %13, align 2, !tbaa !9
  store i16 %4, ptr %14, align 2, !tbaa !9
  store i16 %5, ptr %15, align 2, !tbaa !9
  store i16 %6, ptr %16, align 2, !tbaa !9
  store ptr %7, ptr %17, align 8, !tbaa !5
  store ptr %8, ptr %18, align 8, !tbaa !5
  %26 = load ptr, ptr %17, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 2, ptr %19) #2
  call void @llvm.lifetime.start.p0(i64 2, ptr %20) #2
  call void @llvm.lifetime.start.p0(i64 2, ptr %21) #2
  call void @llvm.lifetime.start.p0(i64 2, ptr %22) #2
  call void @llvm.lifetime.start.p0(i64 2, ptr %23) #2
  store i16 0, ptr %19, align 2, !tbaa !9
  br label %27

27:                                               ; preds = %179, %9
  %28 = load i16, ptr %19, align 2, !tbaa !9
  %29 = sext i16 %28 to i32
  %30 = load i16, ptr %12, align 2, !tbaa !9
  %31 = zext i16 %30 to i32
  %32 = icmp slt i32 %29, %31
  br i1 %32, label %33, label %182

33:                                               ; preds = %27
  store i16 0, ptr %21, align 2, !tbaa !9
  br label %34

34:                                               ; preds = %175, %33
  %35 = load i16, ptr %21, align 2, !tbaa !9
  %36 = sext i16 %35 to i32
  %37 = load i16, ptr %16, align 2, !tbaa !9
  %38 = zext i16 %37 to i32
  %39 = icmp slt i32 %36, %38
  br i1 %39, label %40, label %178

40:                                               ; preds = %34
  store i16 0, ptr %20, align 2, !tbaa !9
  br label %41

41:                                               ; preds = %171, %40
  %42 = load i16, ptr %20, align 2, !tbaa !9
  %43 = sext i16 %42 to i32
  %44 = load i16, ptr %16, align 2, !tbaa !9
  %45 = zext i16 %44 to i32
  %46 = icmp slt i32 %43, %45
  br i1 %46, label %47, label %174

47:                                               ; preds = %41
  call void @llvm.lifetime.start.p0(i64 4, ptr %24) #2
  store i32 0, ptr %24, align 4, !tbaa !11
  call void @llvm.lifetime.start.p0(i64 4, ptr %25) #2
  store i32 0, ptr %25, align 4, !tbaa !11
  %48 = load i16, ptr %21, align 2, !tbaa !9
  %49 = sext i16 %48 to i32
  %50 = load i16, ptr %15, align 2, !tbaa !9
  %51 = zext i16 %50 to i32
  %52 = mul nsw i32 %49, %51
  %53 = load i16, ptr %14, align 2, !tbaa !9
  %54 = zext i16 %53 to i32
  %55 = sub nsw i32 %52, %54
  %56 = trunc i32 %55 to i16
  store i16 %56, ptr %23, align 2, !tbaa !9
  br label %57

57:                                               ; preds = %146, %47
  %58 = load i16, ptr %23, align 2, !tbaa !9
  %59 = sext i16 %58 to i32
  %60 = load i16, ptr %21, align 2, !tbaa !9
  %61 = sext i16 %60 to i32
  %62 = load i16, ptr %15, align 2, !tbaa !9
  %63 = zext i16 %62 to i32
  %64 = mul nsw i32 %61, %63
  %65 = load i16, ptr %14, align 2, !tbaa !9
  %66 = zext i16 %65 to i32
  %67 = sub nsw i32 %64, %66
  %68 = load i16, ptr %13, align 2, !tbaa !9
  %69 = zext i16 %68 to i32
  %70 = add nsw i32 %67, %69
  %71 = icmp slt i32 %59, %70
  br i1 %71, label %72, label %149

72:                                               ; preds = %57
  %73 = load i16, ptr %20, align 2, !tbaa !9
  %74 = sext i16 %73 to i32
  %75 = load i16, ptr %15, align 2, !tbaa !9
  %76 = zext i16 %75 to i32
  %77 = mul nsw i32 %74, %76
  %78 = load i16, ptr %14, align 2, !tbaa !9
  %79 = zext i16 %78 to i32
  %80 = sub nsw i32 %77, %79
  %81 = trunc i32 %80 to i16
  store i16 %81, ptr %22, align 2, !tbaa !9
  br label %82

82:                                               ; preds = %142, %72
  %83 = load i16, ptr %22, align 2, !tbaa !9
  %84 = sext i16 %83 to i32
  %85 = load i16, ptr %20, align 2, !tbaa !9
  %86 = sext i16 %85 to i32
  %87 = load i16, ptr %15, align 2, !tbaa !9
  %88 = zext i16 %87 to i32
  %89 = mul nsw i32 %86, %88
  %90 = load i16, ptr %14, align 2, !tbaa !9
  %91 = zext i16 %90 to i32
  %92 = sub nsw i32 %89, %91
  %93 = load i16, ptr %13, align 2, !tbaa !9
  %94 = zext i16 %93 to i32
  %95 = add nsw i32 %92, %94
  %96 = icmp slt i32 %84, %95
  br i1 %96, label %97, label %145

97:                                               ; preds = %82
  %98 = load i16, ptr %23, align 2, !tbaa !9
  %99 = sext i16 %98 to i32
  %100 = icmp sge i32 %99, 0
  br i1 %100, label %101, label %141

101:                                              ; preds = %97
  %102 = load i16, ptr %22, align 2, !tbaa !9
  %103 = sext i16 %102 to i32
  %104 = icmp sge i32 %103, 0
  br i1 %104, label %105, label %141

105:                                              ; preds = %101
  %106 = load i16, ptr %23, align 2, !tbaa !9
  %107 = sext i16 %106 to i32
  %108 = load i16, ptr %11, align 2, !tbaa !9
  %109 = zext i16 %108 to i32
  %110 = icmp slt i32 %107, %109
  br i1 %110, label %111, label %141

111:                                              ; preds = %105
  %112 = load i16, ptr %22, align 2, !tbaa !9
  %113 = sext i16 %112 to i32
  %114 = load i16, ptr %11, align 2, !tbaa !9
  %115 = zext i16 %114 to i32
  %116 = icmp slt i32 %113, %115
  br i1 %116, label %117, label %141

117:                                              ; preds = %111
  %118 = load ptr, ptr %10, align 8, !tbaa !5
  %119 = load i16, ptr %19, align 2, !tbaa !9
  %120 = sext i16 %119 to i32
  %121 = load i16, ptr %12, align 2, !tbaa !9
  %122 = zext i16 %121 to i32
  %123 = load i16, ptr %22, align 2, !tbaa !9
  %124 = sext i16 %123 to i32
  %125 = load i16, ptr %23, align 2, !tbaa !9
  %126 = sext i16 %125 to i32
  %127 = load i16, ptr %11, align 2, !tbaa !9
  %128 = zext i16 %127 to i32
  %129 = mul nsw i32 %126, %128
  %130 = add nsw i32 %124, %129
  %131 = mul nsw i32 %122, %130
  %132 = add nsw i32 %120, %131
  %133 = sext i32 %132 to i64
  %134 = getelementptr inbounds i8, ptr %118, i64 %133
  %135 = load i8, ptr %134, align 1, !tbaa !13
  %136 = sext i8 %135 to i32
  %137 = load i32, ptr %24, align 4, !tbaa !11
  %138 = add nsw i32 %137, %136
  store i32 %138, ptr %24, align 4, !tbaa !11
  %139 = load i32, ptr %25, align 4, !tbaa !11
  %140 = add nsw i32 %139, 1
  store i32 %140, ptr %25, align 4, !tbaa !11
  br label %141

141:                                              ; preds = %117, %111, %105, %101, %97
  br label %142

142:                                              ; preds = %141
  %143 = load i16, ptr %22, align 2, !tbaa !9
  %144 = add i16 %143, 1
  store i16 %144, ptr %22, align 2, !tbaa !9
  br label %82, !llvm.loop !14

145:                                              ; preds = %82
  br label %146

146:                                              ; preds = %145
  %147 = load i16, ptr %23, align 2, !tbaa !9
  %148 = add i16 %147, 1
  store i16 %148, ptr %23, align 2, !tbaa !9
  br label %57, !llvm.loop !16

149:                                              ; preds = %57
  %150 = load i32, ptr %24, align 4, !tbaa !11
  %151 = load i32, ptr %25, align 4, !tbaa !11
  %152 = sdiv i32 %150, %151
  %153 = trunc i32 %152 to i8
  %154 = load ptr, ptr %18, align 8, !tbaa !5
  %155 = load i16, ptr %19, align 2, !tbaa !9
  %156 = sext i16 %155 to i32
  %157 = load i16, ptr %12, align 2, !tbaa !9
  %158 = zext i16 %157 to i32
  %159 = load i16, ptr %20, align 2, !tbaa !9
  %160 = sext i16 %159 to i32
  %161 = load i16, ptr %21, align 2, !tbaa !9
  %162 = sext i16 %161 to i32
  %163 = load i16, ptr %16, align 2, !tbaa !9
  %164 = zext i16 %163 to i32
  %165 = mul nsw i32 %162, %164
  %166 = add nsw i32 %160, %165
  %167 = mul nsw i32 %158, %166
  %168 = add nsw i32 %156, %167
  %169 = sext i32 %168 to i64
  %170 = getelementptr inbounds i8, ptr %154, i64 %169
  store i8 %153, ptr %170, align 1, !tbaa !13
  call void @llvm.lifetime.end.p0(i64 4, ptr %25) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %24) #2
  br label %171

171:                                              ; preds = %149
  %172 = load i16, ptr %20, align 2, !tbaa !9
  %173 = add i16 %172, 1
  store i16 %173, ptr %20, align 2, !tbaa !9
  br label %41, !llvm.loop !17

174:                                              ; preds = %41
  br label %175

175:                                              ; preds = %174
  %176 = load i16, ptr %21, align 2, !tbaa !9
  %177 = add i16 %176, 1
  store i16 %177, ptr %21, align 2, !tbaa !9
  br label %34, !llvm.loop !18

178:                                              ; preds = %34
  br label %179

179:                                              ; preds = %178
  %180 = load i16, ptr %19, align 2, !tbaa !9
  %181 = add i16 %180, 1
  store i16 %181, ptr %19, align 2, !tbaa !9
  br label %27, !llvm.loop !19

182:                                              ; preds = %27
  call void @llvm.lifetime.end.p0(i64 2, ptr %23) #2
  call void @llvm.lifetime.end.p0(i64 2, ptr %22) #2
  call void @llvm.lifetime.end.p0(i64 2, ptr %21) #2
  call void @llvm.lifetime.end.p0(i64 2, ptr %20) #2
  call void @llvm.lifetime.end.p0(i64 2, ptr %19) #2
  ret void
}

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"short", !7, i64 0}
!11 = !{!12, !12, i64 0}
!12 = !{!"int", !7, i64 0}
!13 = !{!7, !7, i64 0}
!14 = distinct !{!14, !15}
!15 = !{!"llvm.loop.mustprogress"}
!16 = distinct !{!16, !15}
!17 = distinct !{!17, !15}
!18 = distinct !{!18, !15}
!19 = distinct !{!19, !15}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nofree norecurse nosync nounwind memory(argmem: readwrite) uwtable
define dso_local void @arm_avepool_q7_HWC(ptr nocapture noundef readonly %0, i16 noundef zeroext %1, i16 noundef zeroext %2, i16 noundef zeroext %3, i16 noundef zeroext %4, i16 noundef zeroext %5, i16 noundef zeroext %6, ptr nocapture noundef readnone %7, ptr nocapture noundef writeonly %8) local_unnamed_addr #0 {
  %10 = zext i16 %2 to i32
  %.not = icmp eq i16 %2, 0
  br i1 %.not, label %._crit_edge, label %.preheader68.lr.ph

.preheader68.lr.ph:                               ; preds = %9
  %11 = zext i16 %6 to i32
  %.not99 = icmp eq i16 %6, 0
  %12 = zext i16 %5 to i32
  %13 = zext i16 %4 to i32
  %14 = zext i16 %3 to i32
  %15 = zext i16 %1 to i32
  br i1 %.not99, label %._crit_edge, label %.preheader68.us

.preheader68.us:                                  ; preds = %.preheader68.lr.ph, %._crit_edge94.split.us.us
  %16 = phi i32 [ %70, %._crit_edge94.split.us.us ], [ 0, %.preheader68.lr.ph ]
  %.05898.us = phi i16 [ %69, %._crit_edge94.split.us.us ], [ 0, %.preheader68.lr.ph ]
  br label %.preheader.us.us

.preheader.us.us:                                 ; preds = %._crit_edge.us.us, %.preheader68.us
  %17 = phi i32 [ 0, %.preheader68.us ], [ %26, %._crit_edge.us.us ]
  %.05693.us.us = phi i16 [ 0, %.preheader68.us ], [ %25, %._crit_edge.us.us ]
  %18 = mul nsw i32 %17, %12
  %19 = sub i32 %18, %13
  %20 = trunc i32 %19 to i16
  %21 = add nsw i32 %19, %14
  %sext = shl i32 %19, 16
  %22 = ashr exact i32 %sext, 16
  %23 = icmp sgt i32 %21, %22
  %24 = mul nsw i32 %17, %11
  br i1 %23, label %.lr.ph79.us.us.us, label %._crit_edge.us.us

._crit_edge.us.us:                                ; preds = %._crit_edge80.us.us.us, %.preheader.us.us
  %25 = add i16 %.05693.us.us, 1
  %26 = sext i16 %25 to i32
  %27 = icmp slt i32 %26, %11
  br i1 %27, label %.preheader.us.us, label %._crit_edge94.split.us.us, !llvm.loop !5

.lr.ph79.us.us.us:                                ; preds = %.preheader.us.us, %._crit_edge80.us.us.us
  %28 = phi i32 [ %44, %._crit_edge80.us.us.us ], [ 0, %.preheader.us.us ]
  %.05789.us.us.us = phi i16 [ %43, %._crit_edge80.us.us.us ], [ 0, %.preheader.us.us ]
  %29 = mul nsw i32 %28, %12
  %30 = sub nsw i32 %29, %13
  %31 = trunc i32 %30 to i16
  %32 = add nsw i32 %30, %14
  %sext100 = shl i32 %30, 16
  %33 = ashr exact i32 %sext100, 16
  %34 = icmp sgt i32 %32, %33
  br i1 %34, label %.lr.ph.us.us.us.us, label %._crit_edge80.us.us.us

._crit_edge80.us.us.us.loopexit:                  ; preds = %._crit_edge.us.us.us.us
  %35 = sdiv i32 %.us-phi.us.us.us.us, %.us-phi73.us.us.us.us
  br label %._crit_edge80.us.us.us

._crit_edge80.us.us.us:                           ; preds = %.lr.ph79.us.us.us, %._crit_edge80.us.us.us.loopexit
  %36 = phi i32 [ %35, %._crit_edge80.us.us.us.loopexit ], [ poison, %.lr.ph79.us.us.us ]
  %37 = trunc i32 %36 to i8
  %38 = add nsw i32 %28, %24
  %39 = mul nsw i32 %38, %10
  %40 = add nsw i32 %39, %16
  %41 = sext i32 %40 to i64
  %42 = getelementptr inbounds i8, ptr %8, i64 %41
  store i8 %37, ptr %42, align 1, !tbaa !7
  %43 = add i16 %.05789.us.us.us, 1
  %44 = sext i16 %43 to i32
  %45 = icmp slt i32 %44, %11
  br i1 %45, label %.lr.ph79.us.us.us, label %._crit_edge.us.us, !llvm.loop !10

.lr.ph.us.us.us.us:                               ; preds = %.lr.ph79.us.us.us, %._crit_edge.us.us.us.us
  %46 = phi i32 [ %67, %._crit_edge.us.us.us.us ], [ %22, %.lr.ph79.us.us.us ]
  %.077.us.us.us.us = phi i32 [ %.us-phi73.us.us.us.us, %._crit_edge.us.us.us.us ], [ 0, %.lr.ph79.us.us.us ]
  %.05176.us.us.us.us = phi i32 [ %.us-phi.us.us.us.us, %._crit_edge.us.us.us.us ], [ 0, %.lr.ph79.us.us.us ]
  %.05474.us.us.us.us = phi i16 [ %66, %._crit_edge.us.us.us.us ], [ %20, %.lr.ph79.us.us.us ]
  %47 = icmp slt i32 %46, %15
  %48 = mul nuw nsw i32 %46, %15
  br i1 %47, label %.lr.ph.split.us86.us.us.us, label %._crit_edge.us.us.us.us

.lr.ph.split.us86.us.us.us:                       ; preds = %.lr.ph.us.us.us.us, %62
  %49 = phi i32 [ %64, %62 ], [ %33, %.lr.ph.us.us.us.us ]
  %.171.us.us.us.us = phi i32 [ %.2.us.us.us.us, %62 ], [ %.077.us.us.us.us, %.lr.ph.us.us.us.us ]
  %.15270.us.us.us.us = phi i32 [ %.253.us.us.us.us, %62 ], [ %.05176.us.us.us.us, %.lr.ph.us.us.us.us ]
  %.05569.us83.us.us.us = phi i16 [ %63, %62 ], [ %31, %.lr.ph.us.us.us.us ]
  %50 = or i16 %.05569.us83.us.us.us, %.05474.us.us.us.us
  %or.cond.us84.us.us.us = icmp sgt i16 %50, -1
  %51 = icmp slt i32 %49, %15
  %or.cond = and i1 %or.cond.us84.us.us.us, %51
  br i1 %or.cond, label %52, label %62

52:                                               ; preds = %.lr.ph.split.us86.us.us.us
  %53 = add nuw nsw i32 %49, %48
  %54 = mul nsw i32 %53, %10
  %55 = add nsw i32 %54, %16
  %56 = sext i32 %55 to i64
  %57 = getelementptr inbounds i8, ptr %0, i64 %56
  %58 = load i8, ptr %57, align 1, !tbaa !7
  %59 = sext i8 %58 to i32
  %60 = add nsw i32 %.15270.us.us.us.us, %59
  %61 = add nsw i32 %.171.us.us.us.us, 1
  br label %62

62:                                               ; preds = %52, %.lr.ph.split.us86.us.us.us
  %.253.us.us.us.us = phi i32 [ %60, %52 ], [ %.15270.us.us.us.us, %.lr.ph.split.us86.us.us.us ]
  %.2.us.us.us.us = phi i32 [ %61, %52 ], [ %.171.us.us.us.us, %.lr.ph.split.us86.us.us.us ]
  %63 = add i16 %.05569.us83.us.us.us, 1
  %64 = sext i16 %63 to i32
  %65 = icmp sgt i32 %32, %64
  br i1 %65, label %.lr.ph.split.us86.us.us.us, label %._crit_edge.us.us.us.us, !llvm.loop !11

._crit_edge.us.us.us.us:                          ; preds = %62, %.lr.ph.us.us.us.us
  %.us-phi.us.us.us.us = phi i32 [ %.05176.us.us.us.us, %.lr.ph.us.us.us.us ], [ %.253.us.us.us.us, %62 ]
  %.us-phi73.us.us.us.us = phi i32 [ %.077.us.us.us.us, %.lr.ph.us.us.us.us ], [ %.2.us.us.us.us, %62 ]
  %66 = add i16 %.05474.us.us.us.us, 1
  %67 = sext i16 %66 to i32
  %68 = icmp sgt i32 %21, %67
  br i1 %68, label %.lr.ph.us.us.us.us, label %._crit_edge80.us.us.us.loopexit, !llvm.loop !12

._crit_edge94.split.us.us:                        ; preds = %._crit_edge.us.us
  %69 = add i16 %.05898.us, 1
  %70 = sext i16 %69 to i32
  %71 = icmp slt i32 %70, %10
  br i1 %71, label %.preheader68.us, label %._crit_edge, !llvm.loop !13

._crit_edge:                                      ; preds = %._crit_edge94.split.us.us, %.preheader68.lr.ph, %9
  ret void
}

attributes #0 = { nofree norecurse nosync nounwind memory(argmem: readwrite) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = distinct !{!5, !6}
!6 = !{!"llvm.loop.mustprogress"}
!7 = !{!8, !8, i64 0}
!8 = !{!"omnipotent char", !9, i64 0}
!9 = !{!"Simple C/C++ TBAA"}
!10 = distinct !{!10, !6}
!11 = distinct !{!11, !6}
!12 = distinct !{!12, !6}
!13 = distinct !{!13, !6}


; Effective O3 passes: EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,InstSimplifyPass,JumpThreadingPass,LCSSAPass,LICMPass,LoopInstSimplifyPass,LoopRotatePass,LoopSimplifyCFGPass,LoopSimplifyPass,LoopUnrollPass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass