; LLVM IR from lichen-community-systems/signaletic :: hosts/daisy/vendor/libDaisy/Drivers/STM32H7xx_HAL_Driver/Src (IRQHandler)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.__SMBUS_HandleTypeDef = type { ptr, %struct.SMBUS_InitTypeDef, ptr, i16, i16, i32, i32, i32, i32, i32 }
%struct.SMBUS_InitTypeDef = type { i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32 }
%struct.I2C_TypeDef = type { i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32 }

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nounwind uwtable
define dso_local void @HAL_SMBUS_EV_IRQHandler(ptr noundef %0) #1 {
  %2 = alloca ptr, align 8
  %3 = alloca i32, align 4
  %4 = alloca i32, align 4
  store ptr %0, ptr %2, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %3) #2
  %5 = load ptr, ptr %2, align 8, !tbaa !5
  %6 = getelementptr inbounds %struct.__SMBUS_HandleTypeDef, ptr %5, i32 0, i32 0
  %7 = load ptr, ptr %6, align 8, !tbaa !9
  %8 = getelementptr inbounds %struct.I2C_TypeDef, ptr %7, i32 0, i32 6
  %9 = load volatile i32, ptr %8, align 4, !tbaa !14
  store i32 %9, ptr %3, align 4, !tbaa !16
  call void @llvm.lifetime.start.p0(i64 4, ptr %4) #2
  %10 = load ptr, ptr %2, align 8, !tbaa !5
  %11 = getelementptr inbounds %struct.__SMBUS_HandleTypeDef, ptr %10, i32 0, i32 0
  %12 = load ptr, ptr %11, align 8, !tbaa !9
  %13 = getelementptr inbounds %struct.I2C_TypeDef, ptr %12, i32 0, i32 0
  %14 = load volatile i32, ptr %13, align 4, !tbaa !17
  store i32 %14, ptr %4, align 4, !tbaa !16
  %15 = load i32, ptr %4, align 4, !tbaa !16
  %16 = zext i32 %15 to i64
  %17 = and i64 %16, 114
  %18 = icmp eq i64 %17, 114
  %19 = zext i1 %18 to i64
  %20 = select i1 %18, i32 1, i32 0
  %21 = icmp ne i32 %20, 0
  br i1 %21, label %22, label %85

22:                                               ; preds = %1
  %23 = load i32, ptr %3, align 4, !tbaa !16
  %24 = zext i32 %23 to i64
  %25 = and i64 %24, 2
  %26 = icmp eq i64 %25, 2
  %27 = zext i1 %26 to i64
  %28 = select i1 %26, i32 1, i32 0
  %29 = icmp ne i32 %28, 0
  br i1 %29, label %62, label %30

30:                                               ; preds = %22
  %31 = load i32, ptr %3, align 4, !tbaa !16
  %32 = zext i32 %31 to i64
  %33 = and i64 %32, 128
  %34 = icmp eq i64 %33, 128
  %35 = zext i1 %34 to i64
  %36 = select i1 %34, i32 1, i32 0
  %37 = icmp ne i32 %36, 0
  br i1 %37, label %62, label %38

38:                                               ; preds = %30
  %39 = load i32, ptr %3, align 4, !tbaa !16
  %40 = zext i32 %39 to i64
  %41 = and i64 %40, 64
  %42 = icmp eq i64 %41, 64
  %43 = zext i1 %42 to i64
  %44 = select i1 %42, i32 1, i32 0
  %45 = icmp ne i32 %44, 0
  br i1 %45, label %62, label %46

46:                                               ; preds = %38
  %47 = load i32, ptr %3, align 4, !tbaa !16
  %48 = zext i32 %47 to i64
  %49 = and i64 %48, 32
  %50 = icmp eq i64 %49, 32
  %51 = zext i1 %50 to i64
  %52 = select i1 %50, i32 1, i32 0
  %53 = icmp ne i32 %52, 0
  br i1 %53, label %62, label %54

54:                                               ; preds = %46
  %55 = load i32, ptr %3, align 4, !tbaa !16
  %56 = zext i32 %55 to i64
  %57 = and i64 %56, 16
  %58 = icmp eq i64 %57, 16
  %59 = zext i1 %58 to i64
  %60 = select i1 %58, i32 1, i32 0
  %61 = icmp ne i32 %60, 0
  br i1 %61, label %62, label %85

62:                                               ; preds = %54, %46, %38, %30, %22
  %63 = load ptr, ptr %2, align 8, !tbaa !5
  %64 = getelementptr inbounds %struct.__SMBUS_HandleTypeDef, ptr %63, i32 0, i32 8
  %65 = load volatile i32, ptr %64, align 8, !tbaa !18
  %66 = and i32 %65, 50
  %67 = icmp eq i32 %66, 50
  br i1 %67, label %68, label %72

68:                                               ; preds = %62
  %69 = load ptr, ptr %2, align 8, !tbaa !5
  %70 = load i32, ptr %3, align 4, !tbaa !16
  %71 = call i32 @SMBUS_Slave_ISR(ptr noundef %69, i32 noundef %70)
  br label %84

72:                                               ; preds = %62
  %73 = load ptr, ptr %2, align 8, !tbaa !5
  %74 = getelementptr inbounds %struct.__SMBUS_HandleTypeDef, ptr %73, i32 0, i32 8
  %75 = load volatile i32, ptr %74, align 8, !tbaa !18
  %76 = and i32 %75, 18
  %77 = icmp eq i32 %76, 18
  br i1 %77, label %78, label %82

78:                                               ; preds = %72
  %79 = load ptr, ptr %2, align 8, !tbaa !5
  %80 = load i32, ptr %3, align 4, !tbaa !16
  %81 = call i32 @SMBUS_Master_ISR(ptr noundef %79, i32 noundef %80)
  br label %83

82:                                               ; preds = %72
  br label %83

83:                                               ; preds = %82, %78
  br label %84

84:                                               ; preds = %83, %68
  br label %85

85:                                               ; preds = %84, %54, %1
  %86 = load i32, ptr %4, align 4, !tbaa !16
  %87 = zext i32 %86 to i64
  %88 = and i64 %87, 116
  %89 = icmp eq i64 %88, 116
  %90 = zext i1 %89 to i64
  %91 = select i1 %89, i32 1, i32 0
  %92 = icmp ne i32 %91, 0
  br i1 %92, label %93, label %156

93:                                               ; preds = %85
  %94 = load i32, ptr %3, align 4, !tbaa !16
  %95 = zext i32 %94 to i64
  %96 = and i64 %95, 4
  %97 = icmp eq i64 %96, 4
  %98 = zext i1 %97 to i64
  %99 = select i1 %97, i32 1, i32 0
  %100 = icmp ne i32 %99, 0
  br i1 %100, label %133, label %101

101:                                              ; preds = %93
  %102 = load i32, ptr %3, align 4, !tbaa !16
  %103 = zext i32 %102 to i64
  %104 = and i64 %103, 128
  %105 = icmp eq i64 %104, 128
  %106 = zext i1 %105 to i64
  %107 = select i1 %105, i32 1, i32 0
  %108 = icmp ne i32 %107, 0
  br i1 %108, label %133, label %109

109:                                              ; preds = %101
  %110 = load i32, ptr %3, align 4, !tbaa !16
  %111 = zext i32 %110 to i64
  %112 = and i64 %111, 64
  %113 = icmp eq i64 %112, 64
  %114 = zext i1 %113 to i64
  %115 = select i1 %113, i32 1, i32 0
  %116 = icmp ne i32 %115, 0
  br i1 %116, label %133, label %117

117:                                              ; preds = %109
  %118 = load i32, ptr %3, align 4, !tbaa !16
  %119 = zext i32 %118 to i64
  %120 = and i64 %119, 32
  %121 = icmp eq i64 %120, 32
  %122 = zext i1 %121 to i64
  %123 = select i1 %121, i32 1, i32 0
  %124 = icmp ne i32 %123, 0
  br i1 %124, label %133, label %125

125:                                              ; preds = %117
  %126 = load i32, ptr %3, align 4, !tbaa !16
  %127 = zext i32 %126 to i64
  %128 = and i64 %127, 16
  %129 = icmp eq i64 %128, 16
  %130 = zext i1 %129 to i64
  %131 = select i1 %129, i32 1, i32 0
  %132 = icmp ne i32 %131, 0
  br i1 %132, label %133, label %156

133:                                              ; preds = %125, %117, %109, %101, %93
  %134 = load ptr, ptr %2, align 8, !tbaa !5
  %135 = getelementptr inbounds %struct.__SMBUS_HandleTypeDef, ptr %134, i32 0, i32 8
  %136 = load volatile i32, ptr %135, align 8, !tbaa !18
  %137 = and i32 %136, 66
  %138 = icmp eq i32 %137, 66
  br i1 %138, label %139, label %143

139:                                              ; preds = %133
  %140 = load ptr, ptr %2, align 8, !tbaa !5
  %141 = load i32, ptr %3, align 4, !tbaa !16
  %142 = call i32 @SMBUS_Slave_ISR(ptr noundef %140, i32 noundef %141)
  br label %155

143:                                              ; preds = %133
  %144 = load ptr, ptr %2, align 8, !tbaa !5
  %145 = getelementptr inbounds %struct.__SMBUS_HandleTypeDef, ptr %144, i32 0, i32 8
  %146 = load volatile i32, ptr %145, align 8, !tbaa !18
  %147 = and i32 %146, 34
  %148 = icmp eq i32 %147, 34
  br i1 %148, label %149, label %153

149:                                              ; preds = %143
  %150 = load ptr, ptr %2, align 8, !tbaa !5
  %151 = load i32, ptr %3, align 4, !tbaa !16
  %152 = call i32 @SMBUS_Master_ISR(ptr noundef %150, i32 noundef %151)
  br label %154

153:                                              ; preds = %143
  br label %154

154:                                              ; preds = %153, %149
  br label %155

155:                                              ; preds = %154, %139
  br label %156

156:                                              ; preds = %155, %125, %85
  %157 = load i32, ptr %4, align 4, !tbaa !16
  %158 = zext i32 %157 to i64
  %159 = and i64 %158, 8
  %160 = icmp eq i64 %159, 8
  %161 = zext i1 %160 to i64
  %162 = select i1 %160, i32 1, i32 0
  %163 = icmp ne i32 %162, 0
  br i1 %163, label %180, label %164

164:                                              ; preds = %156
  %165 = load i32, ptr %4, align 4, !tbaa !16
  %166 = zext i32 %165 to i64
  %167 = and i64 %166, 32
  %168 = icmp eq i64 %167, 32
  %169 = zext i1 %168 to i64
  %170 = select i1 %168, i32 1, i32 0
  %171 = icmp ne i32 %170, 0
  br i1 %171, label %180, label %172

172:                                              ; preds = %164
  %173 = load i32, ptr %4, align 4, !tbaa !16
  %174 = zext i32 %173 to i64
  %175 = and i64 %174, 16
  %176 = icmp eq i64 %175, 16
  %177 = zext i1 %176 to i64
  %178 = select i1 %176, i32 1, i32 0
  %179 = icmp ne i32 %178, 0
  br i1 %179, label %180, label %215

180:                                              ; preds = %172, %164, %156
  %181 = load i32, ptr %3, align 4, !tbaa !16
  %182 = zext i32 %181 to i64
  %183 = and i64 %182, 8
  %184 = icmp eq i64 %183, 8
  %185 = zext i1 %184 to i64
  %186 = select i1 %184, i32 1, i32 0
  %187 = icmp ne i32 %186, 0
  br i1 %187, label %204, label %188

188:                                              ; preds = %180
  %189 = load i32, ptr %3, align 4, !tbaa !16
  %190 = zext i32 %189 to i64
  %191 = and i64 %190, 32
  %192 = icmp eq i64 %191, 32
  %193 = zext i1 %192 to i64
  %194 = select i1 %192, i32 1, i32 0
  %195 = icmp ne i32 %194, 0
  br i1 %195, label %204, label %196

196:                                              ; preds = %188
  %197 = load i32, ptr %3, align 4, !tbaa !16
  %198 = zext i32 %197 to i64
  %199 = and i64 %198, 16
  %200 = icmp eq i64 %199, 16
  %201 = zext i1 %200 to i64
  %202 = select i1 %200, i32 1, i32 0
  %203 = icmp ne i32 %202, 0
  br i1 %203, label %204, label %215

204:                                              ; preds = %196, %188, %180
  %205 = load ptr, ptr %2, align 8, !tbaa !5
  %206 = getelementptr inbounds %struct.__SMBUS_HandleTypeDef, ptr %205, i32 0, i32 8
  %207 = load volatile i32, ptr %206, align 8, !tbaa !18
  %208 = and i32 %207, 8
  %209 = icmp eq i32 %208, 8
  br i1 %209, label %210, label %214

210:                                              ; preds = %204
  %211 = load ptr, ptr %2, align 8, !tbaa !5
  %212 = load i32, ptr %3, align 4, !tbaa !16
  %213 = call i32 @SMBUS_Slave_ISR(ptr noundef %211, i32 noundef %212)
  br label %214

214:                                              ; preds = %210, %204
  br label %215

215:                                              ; preds = %214, %196, %172
  call void @llvm.lifetime.end.p0(i64 4, ptr %4) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %3) #2
  ret void
}

; Function Attrs: nounwind uwtable
declare hidden i32 @SMBUS_Slave_ISR(ptr noundef, i32 noundef) #1

; Function Attrs: nounwind uwtable
declare hidden i32 @SMBUS_Master_ISR(ptr noundef, i32 noundef) #1

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !6, i64 0}
!10 = !{!"__SMBUS_HandleTypeDef", !6, i64 0, !11, i64 8, !6, i64 56, !13, i64 64, !13, i64 66, !12, i64 68, !12, i64 72, !12, i64 76, !12, i64 80, !12, i64 84}
!11 = !{!"", !12, i64 0, !12, i64 4, !12, i64 8, !12, i64 12, !12, i64 16, !12, i64 20, !12, i64 24, !12, i64 28, !12, i64 32, !12, i64 36, !12, i64 40, !12, i64 44}
!12 = !{!"int", !7, i64 0}
!13 = !{!"short", !7, i64 0}
!14 = !{!15, !12, i64 24}
!15 = !{!"", !12, i64 0, !12, i64 4, !12, i64 8, !12, i64 12, !12, i64 16, !12, i64 20, !12, i64 24, !12, i64 28, !12, i64 32, !12, i64 36, !12, i64 40}
!16 = !{!12, !12, i64 0}
!17 = !{!15, !12, i64 0}
!18 = !{!10, !12, i64 80}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
define dso_local void @HAL_SMBUS_EV_IRQHandler(ptr noundef %0) local_unnamed_addr #0 {
  %2 = load ptr, ptr %0, align 8, !tbaa !5
  %3 = getelementptr inbounds i8, ptr %2, i64 24
  %4 = load volatile i32, ptr %3, align 4, !tbaa !13
  %5 = load volatile i32, ptr %2, align 4, !tbaa !15
  %6 = zext i32 %5 to i64
  %7 = and i64 %6, 114
  %8 = icmp ne i64 %7, 114
  %9 = and i32 %4, 242
  %or.cond52 = icmp eq i32 %9, 0
  %or.cond = select i1 %8, i1 true, i1 %or.cond52
  br i1 %or.cond, label %23, label %10

10:                                               ; preds = %1
  %11 = getelementptr inbounds i8, ptr %0, i64 80
  %12 = load volatile i32, ptr %11, align 8, !tbaa !16
  %13 = and i32 %12, 50
  %14 = icmp eq i32 %13, 50
  br i1 %14, label %15, label %17

15:                                               ; preds = %10
  %16 = tail call i32 @SMBUS_Slave_ISR(ptr noundef nonnull %0, i32 noundef %4)
  br label %23

17:                                               ; preds = %10
  %18 = load volatile i32, ptr %11, align 8, !tbaa !16
  %19 = and i32 %18, 18
  %20 = icmp eq i32 %19, 18
  br i1 %20, label %21, label %23

21:                                               ; preds = %17
  %22 = tail call i32 @SMBUS_Master_ISR(ptr noundef nonnull %0, i32 noundef %4)
  br label %23

23:                                               ; preds = %15, %17, %21, %1
  %24 = and i64 %6, 116
  %25 = icmp ne i64 %24, 116
  %26 = and i32 %4, 244
  %or.cond56 = icmp eq i32 %26, 0
  %or.cond61 = select i1 %25, i1 true, i1 %or.cond56
  br i1 %or.cond61, label %40, label %27

27:                                               ; preds = %23
  %28 = getelementptr inbounds i8, ptr %0, i64 80
  %29 = load volatile i32, ptr %28, align 8, !tbaa !16
  %30 = and i32 %29, 66
  %31 = icmp eq i32 %30, 66
  br i1 %31, label %32, label %34

32:                                               ; preds = %27
  %33 = tail call i32 @SMBUS_Slave_ISR(ptr noundef nonnull %0, i32 noundef %4)
  br label %40

34:                                               ; preds = %27
  %35 = load volatile i32, ptr %28, align 8, !tbaa !16
  %36 = and i32 %35, 34
  %37 = icmp eq i32 %36, 34
  br i1 %37, label %38, label %40

38:                                               ; preds = %34
  %39 = tail call i32 @SMBUS_Master_ISR(ptr noundef nonnull %0, i32 noundef %4)
  br label %40

40:                                               ; preds = %32, %34, %38, %23
  %41 = and i64 %6, 56
  %or.cond58 = icmp eq i64 %41, 0
  %42 = and i32 %4, 56
  %or.cond60 = icmp eq i32 %42, 0
  %or.cond62 = select i1 %or.cond58, i1 true, i1 %or.cond60
  br i1 %or.cond62, label %49, label %43

43:                                               ; preds = %40
  %44 = getelementptr inbounds i8, ptr %0, i64 80
  %45 = load volatile i32, ptr %44, align 8, !tbaa !16
  %46 = and i32 %45, 8
  %.not49 = icmp eq i32 %46, 0
  br i1 %.not49, label %49, label %47

47:                                               ; preds = %43
  %48 = tail call i32 @SMBUS_Slave_ISR(ptr noundef nonnull %0, i32 noundef %4)
  br label %49

49:                                               ; preds = %40, %43, %47
  ret void
}

; Function Attrs: nounwind uwtable
declare hidden i32 @SMBUS_Slave_ISR(ptr noundef, i32 noundef) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
declare hidden i32 @SMBUS_Master_ISR(ptr noundef, i32 noundef) local_unnamed_addr #0

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !7, i64 0}
!6 = !{!"__SMBUS_HandleTypeDef", !7, i64 0, !10, i64 8, !7, i64 56, !12, i64 64, !12, i64 66, !11, i64 68, !11, i64 72, !11, i64 76, !11, i64 80, !11, i64 84}
!7 = !{!"any pointer", !8, i64 0}
!8 = !{!"omnipotent char", !9, i64 0}
!9 = !{!"Simple C/C++ TBAA"}
!10 = !{!"", !11, i64 0, !11, i64 4, !11, i64 8, !11, i64 12, !11, i64 16, !11, i64 20, !11, i64 24, !11, i64 28, !11, i64 32, !11, i64 36, !11, i64 40, !11, i64 44}
!11 = !{!"int", !8, i64 0}
!12 = !{!"short", !8, i64 0}
!13 = !{!14, !11, i64 24}
!14 = !{!"", !11, i64 0, !11, i64 4, !11, i64 8, !11, i64 12, !11, i64 16, !11, i64 20, !11, i64 24, !11, i64 28, !11, i64 32, !11, i64 36, !11, i64 40}
!15 = !{!14, !11, i64 0}
!16 = !{!6, !11, i64 80}


; Effective O3 passes: EarlyCSEPass,GlobalOptPass,InferFunctionAttrsPass,InstCombinePass,SROAPass,SimplifyCFGPass,TailCallElimPass