; LLVM IR from lichen-community-systems/signaletic :: hosts/daisy/vendor/libDaisy/Drivers/STM32H7xx_HAL_Driver/Src (fmc)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.FMC_Bank1_TypeDef = type { [8 x i32] }
%struct.FMC_NORSRAM_TimingTypeDef = type { i32, i32, i32, i32, i32, i32, i32 }

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nounwind uwtable
define dso_local i32 @FMC_NORSRAM_Timing_Init(ptr noundef %0, ptr noundef %1, i32 noundef %2) #1 {
  %4 = alloca ptr, align 8
  %5 = alloca ptr, align 8
  %6 = alloca i32, align 4
  %7 = alloca i32, align 4
  store ptr %0, ptr %4, align 8, !tbaa !5
  store ptr %1, ptr %5, align 8, !tbaa !5
  store i32 %2, ptr %6, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 4, ptr %7) #2
  %8 = load ptr, ptr %4, align 8, !tbaa !5
  %9 = getelementptr inbounds %struct.FMC_Bank1_TypeDef, ptr %8, i32 0, i32 0
  %10 = load i32, ptr %6, align 4, !tbaa !9
  %11 = add i32 %10, 1
  %12 = zext i32 %11 to i64
  %13 = getelementptr inbounds [8 x i32], ptr %9, i64 0, i64 %12
  %14 = load volatile i32, ptr %13, align 4, !tbaa !9
  %15 = and i32 %14, -1073741824
  %16 = load ptr, ptr %5, align 8, !tbaa !5
  %17 = getelementptr inbounds %struct.FMC_NORSRAM_TimingTypeDef, ptr %16, i32 0, i32 0
  %18 = load i32, ptr %17, align 4, !tbaa !11
  %19 = load ptr, ptr %5, align 8, !tbaa !5
  %20 = getelementptr inbounds %struct.FMC_NORSRAM_TimingTypeDef, ptr %19, i32 0, i32 1
  %21 = load i32, ptr %20, align 4, !tbaa !13
  %22 = shl i32 %21, 4
  %23 = or i32 %18, %22
  %24 = load ptr, ptr %5, align 8, !tbaa !5
  %25 = getelementptr inbounds %struct.FMC_NORSRAM_TimingTypeDef, ptr %24, i32 0, i32 2
  %26 = load i32, ptr %25, align 4, !tbaa !14
  %27 = shl i32 %26, 8
  %28 = or i32 %23, %27
  %29 = load ptr, ptr %5, align 8, !tbaa !5
  %30 = getelementptr inbounds %struct.FMC_NORSRAM_TimingTypeDef, ptr %29, i32 0, i32 3
  %31 = load i32, ptr %30, align 4, !tbaa !15
  %32 = shl i32 %31, 16
  %33 = or i32 %28, %32
  %34 = load ptr, ptr %5, align 8, !tbaa !5
  %35 = getelementptr inbounds %struct.FMC_NORSRAM_TimingTypeDef, ptr %34, i32 0, i32 4
  %36 = load i32, ptr %35, align 4, !tbaa !16
  %37 = sub i32 %36, 1
  %38 = shl i32 %37, 20
  %39 = or i32 %33, %38
  %40 = load ptr, ptr %5, align 8, !tbaa !5
  %41 = getelementptr inbounds %struct.FMC_NORSRAM_TimingTypeDef, ptr %40, i32 0, i32 5
  %42 = load i32, ptr %41, align 4, !tbaa !17
  %43 = sub i32 %42, 2
  %44 = shl i32 %43, 24
  %45 = or i32 %39, %44
  %46 = load ptr, ptr %5, align 8, !tbaa !5
  %47 = getelementptr inbounds %struct.FMC_NORSRAM_TimingTypeDef, ptr %46, i32 0, i32 6
  %48 = load i32, ptr %47, align 4, !tbaa !18
  %49 = or i32 %45, %48
  %50 = or i32 %15, %49
  %51 = load ptr, ptr %4, align 8, !tbaa !5
  %52 = getelementptr inbounds %struct.FMC_Bank1_TypeDef, ptr %51, i32 0, i32 0
  %53 = load i32, ptr %6, align 4, !tbaa !9
  %54 = add i32 %53, 1
  %55 = zext i32 %54 to i64
  %56 = getelementptr inbounds [8 x i32], ptr %52, i64 0, i64 %55
  store volatile i32 %50, ptr %56, align 4, !tbaa !9
  %57 = load ptr, ptr %4, align 8, !tbaa !5
  %58 = getelementptr inbounds %struct.FMC_Bank1_TypeDef, ptr %57, i32 0, i32 0
  %59 = getelementptr inbounds [8 x i32], ptr %58, i64 0, i64 0
  %60 = load volatile i32, ptr %59, align 4, !tbaa !9
  %61 = zext i32 %60 to i64
  %62 = and i64 %61, 1048576
  %63 = icmp eq i64 %62, 1048576
  br i1 %63, label %64, label %90

64:                                               ; preds = %3
  %65 = load ptr, ptr %4, align 8, !tbaa !5
  %66 = getelementptr inbounds %struct.FMC_Bank1_TypeDef, ptr %65, i32 0, i32 0
  %67 = getelementptr inbounds [8 x i32], ptr %66, i64 0, i64 1
  %68 = load volatile i32, ptr %67, align 4, !tbaa !9
  %69 = and i32 %68, -15728641
  store i32 %69, ptr %7, align 4, !tbaa !9
  %70 = load ptr, ptr %5, align 8, !tbaa !5
  %71 = getelementptr inbounds %struct.FMC_NORSRAM_TimingTypeDef, ptr %70, i32 0, i32 4
  %72 = load i32, ptr %71, align 4, !tbaa !16
  %73 = sub i32 %72, 1
  %74 = shl i32 %73, 20
  %75 = load i32, ptr %7, align 4, !tbaa !9
  %76 = or i32 %75, %74
  store i32 %76, ptr %7, align 4, !tbaa !9
  %77 = load ptr, ptr %4, align 8, !tbaa !5
  %78 = getelementptr inbounds %struct.FMC_Bank1_TypeDef, ptr %77, i32 0, i32 0
  %79 = getelementptr inbounds [8 x i32], ptr %78, i64 0, i64 1
  %80 = load volatile i32, ptr %79, align 4, !tbaa !9
  %81 = zext i32 %80 to i64
  %82 = and i64 %81, -15728641
  %83 = load i32, ptr %7, align 4, !tbaa !9
  %84 = zext i32 %83 to i64
  %85 = or i64 %82, %84
  %86 = trunc i64 %85 to i32
  %87 = load ptr, ptr %4, align 8, !tbaa !5
  %88 = getelementptr inbounds %struct.FMC_Bank1_TypeDef, ptr %87, i32 0, i32 0
  %89 = getelementptr inbounds [8 x i32], ptr %88, i64 0, i64 1
  store volatile i32 %86, ptr %89, align 4, !tbaa !9
  br label %90

90:                                               ; preds = %64, %3
  call void @llvm.lifetime.end.p0(i64 4, ptr %7) #2
  ret i32 0
}

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}
!11 = !{!12, !10, i64 0}
!12 = !{!"", !10, i64 0, !10, i64 4, !10, i64 8, !10, i64 12, !10, i64 16, !10, i64 20, !10, i64 24}
!13 = !{!12, !10, i64 4}
!14 = !{!12, !10, i64 8}
!15 = !{!12, !10, i64 12}
!16 = !{!12, !10, i64 16}
!17 = !{!12, !10, i64 20}
!18 = !{!12, !10, i64 24}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nofree norecurse nounwind memory(argmem: readwrite, inaccessiblemem: readwrite) uwtable
define dso_local noundef i32 @FMC_NORSRAM_Timing_Init(ptr noundef %0, ptr nocapture noundef readonly %1, i32 noundef %2) local_unnamed_addr #0 {
  %4 = add i32 %2, 1
  %5 = zext i32 %4 to i64
  %6 = getelementptr inbounds [8 x i32], ptr %0, i64 0, i64 %5
  %7 = load volatile i32, ptr %6, align 4, !tbaa !5
  %8 = and i32 %7, -1073741824
  %9 = load i32, ptr %1, align 4, !tbaa !9
  %10 = getelementptr inbounds i8, ptr %1, i64 4
  %11 = load i32, ptr %10, align 4, !tbaa !11
  %12 = shl i32 %11, 4
  %13 = getelementptr inbounds i8, ptr %1, i64 8
  %14 = load i32, ptr %13, align 4, !tbaa !12
  %15 = shl i32 %14, 8
  %16 = getelementptr inbounds i8, ptr %1, i64 12
  %17 = load i32, ptr %16, align 4, !tbaa !13
  %18 = shl i32 %17, 16
  %19 = getelementptr inbounds i8, ptr %1, i64 16
  %20 = load i32, ptr %19, align 4, !tbaa !14
  %21 = shl i32 %20, 20
  %22 = add i32 %21, -1048576
  %23 = getelementptr inbounds i8, ptr %1, i64 20
  %24 = load i32, ptr %23, align 4, !tbaa !15
  %25 = shl i32 %24, 24
  %26 = add i32 %25, -33554432
  %27 = getelementptr inbounds i8, ptr %1, i64 24
  %28 = load i32, ptr %27, align 4, !tbaa !16
  %29 = or i32 %8, %9
  %30 = or i32 %29, %12
  %31 = or i32 %30, %15
  %32 = or i32 %31, %18
  %33 = or i32 %32, %22
  %34 = or i32 %33, %28
  %35 = or i32 %34, %26
  store volatile i32 %35, ptr %6, align 4, !tbaa !5
  %36 = load volatile i32, ptr %0, align 4, !tbaa !5
  %37 = and i32 %36, 1048576
  %.not = icmp eq i32 %37, 0
  br i1 %.not, label %48, label %38

38:                                               ; preds = %3
  %39 = getelementptr inbounds i8, ptr %0, i64 4
  %40 = load volatile i32, ptr %39, align 4, !tbaa !5
  %41 = load i32, ptr %19, align 4, !tbaa !14
  %42 = shl i32 %41, 20
  %43 = add i32 %42, -1048576
  %44 = load volatile i32, ptr %39, align 4, !tbaa !5
  %45 = or i32 %44, %40
  %46 = and i32 %45, -15728641
  %47 = or i32 %46, %43
  store volatile i32 %47, ptr %39, align 4, !tbaa !5
  br label %48

48:                                               ; preds = %38, %3
  ret i32 0
}

attributes #0 = { nofree norecurse nounwind memory(argmem: readwrite, inaccessiblemem: readwrite) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !6, i64 0}
!10 = !{!"", !6, i64 0, !6, i64 4, !6, i64 8, !6, i64 12, !6, i64 16, !6, i64 20, !6, i64 24}
!11 = !{!10, !6, i64 4}
!12 = !{!10, !6, i64 8}
!13 = !{!10, !6, i64 12}
!14 = !{!10, !6, i64 16}
!15 = !{!10, !6, i64 20}
!16 = !{!10, !6, i64 24}


; Effective O3 passes: EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass