; LLVM IR from lichen-community-systems/signaletic :: hosts/daisy/vendor/libDaisy/Drivers/STM32H7xx_HAL_Driver/Src (stm32h7xx_hal)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.EXTI_TypeDef = type { i32, i32, i32, i32, i32, i32, [2 x i32], i32, i32, i32, i32, i32, i32, [2 x i32], i32, i32, i32, i32, i32, i32, [10 x i32], i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32 }

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nounwind uwtable
define dso_local void @HAL_EXTI_D3_EventInputConfig(i32 noundef %0, i32 noundef %1, i32 noundef %2) #1 {
  %4 = alloca i32, align 4
  %5 = alloca i32, align 4
  %6 = alloca i32, align 4
  %7 = alloca ptr, align 8
  store i32 %0, ptr %4, align 4, !tbaa !5
  store i32 %1, ptr %5, align 4, !tbaa !5
  store i32 %2, ptr %6, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 8, ptr %7) #2
  %8 = load i32, ptr %5, align 4, !tbaa !5
  %9 = zext i32 %8 to i64
  %10 = icmp eq i64 %9, 0
  br i1 %10, label %11, label %27

11:                                               ; preds = %3
  %12 = load i32, ptr %4, align 4, !tbaa !5
  %13 = zext i32 %12 to i64
  %14 = and i64 %13, 31
  %15 = shl i64 1, %14
  %16 = trunc i64 %15 to i32
  %17 = xor i32 %16, -1
  %18 = zext i32 ptrtoint (ptr getelementptr inbounds (%struct.EXTI_TypeDef, ptr inttoptr (i64 1476395008 to ptr), i32 0, i32 3) to i32) to i64
  %19 = load i32, ptr %4, align 4, !tbaa !5
  %20 = lshr i32 %19, 5
  %21 = zext i32 %20 to i64
  %22 = mul i64 %21, 32
  %23 = add i64 %18, %22
  %24 = inttoptr i64 %23 to ptr
  %25 = load volatile i32, ptr %24, align 4, !tbaa !5
  %26 = and i32 %25, %17
  store volatile i32 %26, ptr %24, align 4, !tbaa !5
  br label %42

27:                                               ; preds = %3
  %28 = load i32, ptr %4, align 4, !tbaa !5
  %29 = zext i32 %28 to i64
  %30 = and i64 %29, 31
  %31 = shl i64 1, %30
  %32 = trunc i64 %31 to i32
  %33 = zext i32 ptrtoint (ptr getelementptr inbounds (%struct.EXTI_TypeDef, ptr inttoptr (i64 1476395008 to ptr), i32 0, i32 3) to i32) to i64
  %34 = load i32, ptr %4, align 4, !tbaa !5
  %35 = lshr i32 %34, 5
  %36 = zext i32 %35 to i64
  %37 = mul i64 %36, 32
  %38 = add i64 %33, %37
  %39 = inttoptr i64 %38 to ptr
  %40 = load volatile i32, ptr %39, align 4, !tbaa !5
  %41 = or i32 %40, %32
  store volatile i32 %41, ptr %39, align 4, !tbaa !5
  br label %42

42:                                               ; preds = %27, %11
  %43 = load i32, ptr %4, align 4, !tbaa !5
  %44 = lshr i32 %43, 4
  %45 = zext i32 %44 to i64
  %46 = urem i64 %45, 2
  %47 = icmp eq i64 %46, 0
  br i1 %47, label %48, label %56

48:                                               ; preds = %42
  %49 = zext i32 ptrtoint (ptr getelementptr inbounds (%struct.EXTI_TypeDef, ptr inttoptr (i64 1476395008 to ptr), i32 0, i32 4) to i32) to i64
  %50 = load i32, ptr %4, align 4, !tbaa !5
  %51 = lshr i32 %50, 5
  %52 = zext i32 %51 to i64
  %53 = mul i64 %52, 32
  %54 = add i64 %49, %53
  %55 = inttoptr i64 %54 to ptr
  store ptr %55, ptr %7, align 8, !tbaa !9
  br label %64

56:                                               ; preds = %42
  %57 = zext i32 ptrtoint (ptr getelementptr inbounds (%struct.EXTI_TypeDef, ptr inttoptr (i64 1476395008 to ptr), i32 0, i32 5) to i32) to i64
  %58 = load i32, ptr %4, align 4, !tbaa !5
  %59 = lshr i32 %58, 5
  %60 = zext i32 %59 to i64
  %61 = mul i64 %60, 32
  %62 = add i64 %57, %61
  %63 = inttoptr i64 %62 to ptr
  store ptr %63, ptr %7, align 8, !tbaa !9
  br label %64

64:                                               ; preds = %56, %48
  %65 = load ptr, ptr %7, align 8, !tbaa !9
  %66 = load volatile i32, ptr %65, align 4, !tbaa !5
  %67 = load i32, ptr %4, align 4, !tbaa !5
  %68 = zext i32 %67 to i64
  %69 = mul i64 %68, 2
  %70 = and i64 %69, 31
  %71 = shl i64 3, %70
  %72 = trunc i64 %71 to i32
  %73 = xor i32 %72, -1
  %74 = and i32 %66, %73
  %75 = load i32, ptr %6, align 4, !tbaa !5
  %76 = load i32, ptr %4, align 4, !tbaa !5
  %77 = zext i32 %76 to i64
  %78 = mul i64 %77, 2
  %79 = and i64 %78, 31
  %80 = trunc i64 %79 to i32
  %81 = shl i32 %75, %80
  %82 = or i32 %74, %81
  %83 = load ptr, ptr %7, align 8, !tbaa !9
  store volatile i32 %82, ptr %83, align 4, !tbaa !5
  call void @llvm.lifetime.end.p0(i64 8, ptr %7) #2
  ret void
}

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"any pointer", !7, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nofree norecurse nounwind uwtable
define dso_local void @HAL_EXTI_D3_EventInputConfig(i32 noundef %0, i32 noundef %1, i32 noundef %2) local_unnamed_addr #0 {
  %4 = icmp eq i32 %1, 0
  %5 = and i32 %0, 31
  %6 = shl nuw i32 1, %5
  br i1 %4, label %7, label %15

7:                                                ; preds = %3
  %8 = xor i32 %6, -1
  %9 = and i32 %0, -32
  %10 = zext i32 %9 to i64
  %11 = add nuw nsw i64 %10, 1476395020
  %12 = inttoptr i64 %11 to ptr
  %13 = load volatile i32, ptr %12, align 4, !tbaa !5
  %14 = and i32 %13, %8
  store volatile i32 %14, ptr %12, align 4, !tbaa !5
  br label %22

15:                                               ; preds = %3
  %16 = and i32 %0, -32
  %17 = zext i32 %16 to i64
  %18 = add nuw nsw i64 %17, 1476395020
  %19 = inttoptr i64 %18 to ptr
  %20 = load volatile i32, ptr %19, align 4, !tbaa !5
  %21 = or i32 %20, %6
  store volatile i32 %21, ptr %19, align 4, !tbaa !5
  br label %22

22:                                               ; preds = %15, %7
  %.pre-phi12 = phi i64 [ %17, %15 ], [ %10, %7 ]
  %23 = and i32 %0, 16
  %24 = icmp eq i32 %23, 0
  %.0.in.v = select i1 %24, i64 1476395024, i64 1476395028
  %.0.in = add nuw nsw i64 %.0.in.v, %.pre-phi12
  %.0 = inttoptr i64 %.0.in to ptr
  %25 = load volatile i32, ptr %.0, align 4, !tbaa !5
  %26 = zext i32 %0 to i64
  %27 = shl nuw nsw i64 %26, 1
  %28 = and i64 %27, 30
  %29 = shl nuw nsw i64 3, %28
  %30 = trunc nuw i64 %29 to i32
  %31 = xor i32 %30, -1
  %32 = and i32 %25, %31
  %33 = trunc nuw nsw i64 %28 to i32
  %34 = shl i32 %2, %33
  %35 = or i32 %32, %34
  store volatile i32 %35, ptr %.0, align 4, !tbaa !5
  ret void
}

attributes #0 = { nofree norecurse nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: BDCEPass,EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,PostOrderFunctionAttrsPass,SROAPass,SimplifyCFGPass