; LLVM IR from lichen-community-systems/signaletic :: hosts/daisy/vendor/libDaisy/Drivers/STM32H7xx_HAL_Driver/Src (stm32h7xx_hal)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.EXTI_TypeDef = type { i32, i32, i32, i32, i32, i32, [2 x i32], i32, i32, i32, i32, i32, i32, [2 x i32], i32, i32, i32, i32, i32, i32, [10 x i32], i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32 }

; Function Attrs: nounwind uwtable
define dso_local void @HAL_EXTI_EdgeConfig(i32 noundef %0, i32 noundef %1) #0 {
  %3 = alloca i32, align 4
  %4 = alloca i32, align 4
  store i32 %0, ptr %3, align 4, !tbaa !5
  store i32 %1, ptr %4, align 4, !tbaa !5
  %5 = load i32, ptr %3, align 4, !tbaa !5
  %6 = zext i32 %5 to i64
  %7 = and i64 %6, 31
  %8 = shl i64 1, %7
  %9 = trunc i64 %8 to i32
  %10 = xor i32 %9, -1
  %11 = zext i32 ptrtoint (ptr getelementptr inbounds (%struct.EXTI_TypeDef, ptr inttoptr (i64 1476395008 to ptr), i32 0, i32 1) to i32) to i64
  %12 = load i32, ptr %3, align 4, !tbaa !5
  %13 = lshr i32 %12, 5
  %14 = zext i32 %13 to i64
  %15 = mul i64 %14, 32
  %16 = add i64 %11, %15
  %17 = inttoptr i64 %16 to ptr
  %18 = load volatile i32, ptr %17, align 4, !tbaa !5
  %19 = and i32 %18, %10
  store volatile i32 %19, ptr %17, align 4, !tbaa !5
  %20 = load i32, ptr %3, align 4, !tbaa !5
  %21 = zext i32 %20 to i64
  %22 = and i64 %21, 31
  %23 = shl i64 1, %22
  %24 = trunc i64 %23 to i32
  %25 = xor i32 %24, -1
  %26 = zext i32 ptrtoint (ptr inttoptr (i64 1476395008 to ptr) to i32) to i64
  %27 = load i32, ptr %3, align 4, !tbaa !5
  %28 = lshr i32 %27, 5
  %29 = zext i32 %28 to i64
  %30 = mul i64 %29, 32
  %31 = add i64 %26, %30
  %32 = inttoptr i64 %31 to ptr
  %33 = load volatile i32, ptr %32, align 4, !tbaa !5
  %34 = and i32 %33, %25
  store volatile i32 %34, ptr %32, align 4, !tbaa !5
  %35 = load i32, ptr %4, align 4, !tbaa !5
  %36 = and i32 %35, 1048576
  %37 = icmp eq i32 %36, 1048576
  br i1 %37, label %38, label %53

38:                                               ; preds = %2
  %39 = load i32, ptr %3, align 4, !tbaa !5
  %40 = zext i32 %39 to i64
  %41 = and i64 %40, 31
  %42 = shl i64 1, %41
  %43 = trunc i64 %42 to i32
  %44 = zext i32 ptrtoint (ptr inttoptr (i64 1476395008 to ptr) to i32) to i64
  %45 = load i32, ptr %3, align 4, !tbaa !5
  %46 = lshr i32 %45, 5
  %47 = zext i32 %46 to i64
  %48 = mul i64 %47, 32
  %49 = add i64 %44, %48
  %50 = inttoptr i64 %49 to ptr
  %51 = load volatile i32, ptr %50, align 4, !tbaa !5
  %52 = or i32 %51, %43
  store volatile i32 %52, ptr %50, align 4, !tbaa !5
  br label %53

53:                                               ; preds = %38, %2
  %54 = load i32, ptr %4, align 4, !tbaa !5
  %55 = and i32 %54, 2097152
  %56 = icmp eq i32 %55, 2097152
  br i1 %56, label %57, label %72

57:                                               ; preds = %53
  %58 = load i32, ptr %3, align 4, !tbaa !5
  %59 = zext i32 %58 to i64
  %60 = and i64 %59, 31
  %61 = shl i64 1, %60
  %62 = trunc i64 %61 to i32
  %63 = zext i32 ptrtoint (ptr getelementptr inbounds (%struct.EXTI_TypeDef, ptr inttoptr (i64 1476395008 to ptr), i32 0, i32 1) to i32) to i64
  %64 = load i32, ptr %3, align 4, !tbaa !5
  %65 = lshr i32 %64, 5
  %66 = zext i32 %65 to i64
  %67 = mul i64 %66, 32
  %68 = add i64 %63, %67
  %69 = inttoptr i64 %68 to ptr
  %70 = load volatile i32, ptr %69, align 4, !tbaa !5
  %71 = or i32 %70, %62
  store volatile i32 %71, ptr %69, align 4, !tbaa !5
  br label %72

72:                                               ; preds = %57, %53
  ret void
}

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nofree norecurse nounwind uwtable
define dso_local void @HAL_EXTI_EdgeConfig(i32 noundef %0, i32 noundef %1) local_unnamed_addr #0 {
  %3 = and i32 %0, 31
  %4 = shl nuw i32 1, %3
  %5 = xor i32 %4, -1
  %6 = and i32 %0, -32
  %7 = zext i32 %6 to i64
  %8 = add nuw nsw i64 %7, 1476395012
  %9 = inttoptr i64 %8 to ptr
  %10 = load volatile i32, ptr %9, align 4, !tbaa !5
  %11 = and i32 %10, %5
  store volatile i32 %11, ptr %9, align 4, !tbaa !5
  %12 = add nuw nsw i64 %7, 1476395008
  %13 = inttoptr i64 %12 to ptr
  %14 = load volatile i32, ptr %13, align 32, !tbaa !5
  %15 = and i32 %14, %5
  store volatile i32 %15, ptr %13, align 32, !tbaa !5
  %16 = and i32 %1, 1048576
  %.not = icmp eq i32 %16, 0
  br i1 %.not, label %20, label %17

17:                                               ; preds = %2
  %18 = load volatile i32, ptr %13, align 32, !tbaa !5
  %19 = or i32 %18, %4
  store volatile i32 %19, ptr %13, align 32, !tbaa !5
  br label %20

20:                                               ; preds = %17, %2
  %21 = and i32 %1, 2097152
  %.not10 = icmp eq i32 %21, 0
  br i1 %.not10, label %25, label %22

22:                                               ; preds = %20
  %23 = load volatile i32, ptr %9, align 4, !tbaa !5
  %24 = or i32 %23, %4
  store volatile i32 %24, ptr %9, align 4, !tbaa !5
  br label %25

25:                                               ; preds = %22, %20
  ret void
}

attributes #0 = { nofree norecurse nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferAlignmentPass,InstCombinePass,PostOrderFunctionAttrsPass,SROAPass