; LLVM IR from lichen-community-systems/signaletic :: hosts/daisy/vendor/libDaisy/Drivers/STM32H7xx_HAL_Driver/Src (ProgramBuffer)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.NOR_HandleTypeDef = type { ptr, ptr, %struct.FMC_NORSRAM_InitTypeDef, i32, i32 }
%struct.FMC_NORSRAM_InitTypeDef = type { i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32 }

@uwNORMemoryDataWidth = external hidden global i32, align 4

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: alwaysinline nounwind uwtable
declare hidden void @__DSB() #1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nounwind uwtable
define dso_local i32 @HAL_NOR_ProgramBuffer(ptr noundef %0, i32 noundef %1, ptr noundef %2, i32 noundef %3) #2 {
  %5 = alloca i32, align 4
  %6 = alloca ptr, align 8
  %7 = alloca i32, align 4
  %8 = alloca ptr, align 8
  %9 = alloca i32, align 4
  %10 = alloca ptr, align 8
  %11 = alloca ptr, align 8
  %12 = alloca ptr, align 8
  %13 = alloca i32, align 4
  %14 = alloca i32, align 4
  %15 = alloca i32, align 4
  store ptr %0, ptr %6, align 8, !tbaa !5
  store i32 %1, ptr %7, align 4, !tbaa !9
  store ptr %2, ptr %8, align 8, !tbaa !5
  store i32 %3, ptr %9, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 8, ptr %10) #3
  call void @llvm.lifetime.start.p0(i64 8, ptr %11) #3
  call void @llvm.lifetime.start.p0(i64 8, ptr %12) #3
  %16 = load ptr, ptr %8, align 8, !tbaa !5
  store ptr %16, ptr %12, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %13) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %14) #3
  %17 = load ptr, ptr %6, align 8, !tbaa !5
  %18 = getelementptr inbounds %struct.NOR_HandleTypeDef, ptr %17, i32 0, i32 4
  %19 = load volatile i32, ptr %18, align 8, !tbaa !11
  %20 = icmp eq i32 %19, 2
  br i1 %20, label %21, label %22

21:                                               ; preds = %4
  store i32 2, ptr %5, align 4
  store i32 1, ptr %15, align 4
  br label %182

22:                                               ; preds = %4
  %23 = load ptr, ptr %6, align 8, !tbaa !5
  %24 = getelementptr inbounds %struct.NOR_HandleTypeDef, ptr %23, i32 0, i32 4
  %25 = load volatile i32, ptr %24, align 8, !tbaa !11
  %26 = icmp eq i32 %25, 1
  br i1 %26, label %27, label %179

27:                                               ; preds = %22
  br label %28

28:                                               ; preds = %27
  %29 = load ptr, ptr %6, align 8, !tbaa !5
  %30 = getelementptr inbounds %struct.NOR_HandleTypeDef, ptr %29, i32 0, i32 3
  %31 = load i32, ptr %30, align 4, !tbaa !14
  %32 = icmp eq i32 %31, 1
  br i1 %32, label %33, label %34

33:                                               ; preds = %28
  store i32 2, ptr %5, align 4
  store i32 1, ptr %15, align 4
  br label %182

34:                                               ; preds = %28
  %35 = load ptr, ptr %6, align 8, !tbaa !5
  %36 = getelementptr inbounds %struct.NOR_HandleTypeDef, ptr %35, i32 0, i32 3
  store i32 1, ptr %36, align 4, !tbaa !14
  br label %37

37:                                               ; preds = %34
  br label %38

38:                                               ; preds = %37
  br label %39

39:                                               ; preds = %38
  %40 = load ptr, ptr %6, align 8, !tbaa !5
  %41 = getelementptr inbounds %struct.NOR_HandleTypeDef, ptr %40, i32 0, i32 4
  store volatile i32 2, ptr %41, align 8, !tbaa !11
  %42 = load ptr, ptr %6, align 8, !tbaa !5
  %43 = getelementptr inbounds %struct.NOR_HandleTypeDef, ptr %42, i32 0, i32 2
  %44 = getelementptr inbounds %struct.FMC_NORSRAM_InitTypeDef, ptr %43, i32 0, i32 0
  %45 = load i32, ptr %44, align 8, !tbaa !15
  %46 = icmp eq i32 %45, 0
  br i1 %46, label %47, label %48

47:                                               ; preds = %39
  store i32 1610612736, ptr %14, align 4, !tbaa !9
  br label %65

48:                                               ; preds = %39
  %49 = load ptr, ptr %6, align 8, !tbaa !5
  %50 = getelementptr inbounds %struct.NOR_HandleTypeDef, ptr %49, i32 0, i32 2
  %51 = getelementptr inbounds %struct.FMC_NORSRAM_InitTypeDef, ptr %50, i32 0, i32 0
  %52 = load i32, ptr %51, align 8, !tbaa !15
  %53 = icmp eq i32 %52, 2
  br i1 %53, label %54, label %55

54:                                               ; preds = %48
  store i32 1677721600, ptr %14, align 4, !tbaa !9
  br label %64

55:                                               ; preds = %48
  %56 = load ptr, ptr %6, align 8, !tbaa !5
  %57 = getelementptr inbounds %struct.NOR_HandleTypeDef, ptr %56, i32 0, i32 2
  %58 = getelementptr inbounds %struct.FMC_NORSRAM_InitTypeDef, ptr %57, i32 0, i32 0
  %59 = load i32, ptr %58, align 8, !tbaa !15
  %60 = icmp eq i32 %59, 4
  br i1 %60, label %61, label %62

61:                                               ; preds = %55
  store i32 1744830464, ptr %14, align 4, !tbaa !9
  br label %63

62:                                               ; preds = %55
  store i32 1811939328, ptr %14, align 4, !tbaa !9
  br label %63

63:                                               ; preds = %62, %61
  br label %64

64:                                               ; preds = %63, %54
  br label %65

65:                                               ; preds = %64, %47
  %66 = load i32, ptr %7, align 4, !tbaa !9
  %67 = zext i32 %66 to i64
  %68 = inttoptr i64 %67 to ptr
  store ptr %68, ptr %10, align 8, !tbaa !5
  %69 = load i32, ptr %7, align 4, !tbaa !9
  %70 = load i32, ptr %9, align 4, !tbaa !9
  %71 = sub i32 %70, 1
  %72 = add i32 %69, %71
  %73 = zext i32 %72 to i64
  %74 = inttoptr i64 %73 to ptr
  store ptr %74, ptr %11, align 8, !tbaa !5
  %75 = load i32, ptr %7, align 4, !tbaa !9
  store i32 %75, ptr %13, align 4, !tbaa !9
  br label %76

76:                                               ; preds = %65
  %77 = load i32, ptr @uwNORMemoryDataWidth, align 4, !tbaa !9
  %78 = icmp eq i32 %77, 1
  br i1 %78, label %79, label %82

79:                                               ; preds = %76
  %80 = load i32, ptr %14, align 4, !tbaa !9
  %81 = add i32 %80, 2730
  br label %85

82:                                               ; preds = %76
  %83 = load i32, ptr %14, align 4, !tbaa !9
  %84 = add i32 %83, 1365
  br label %85

85:                                               ; preds = %82, %79
  %86 = phi i32 [ %81, %79 ], [ %84, %82 ]
  %87 = zext i32 %86 to i64
  %88 = inttoptr i64 %87 to ptr
  store volatile i16 170, ptr %88, align 2, !tbaa !16
  call void @__DSB()
  br label %89

89:                                               ; preds = %85
  br label %90

90:                                               ; preds = %89
  br label %91

91:                                               ; preds = %90
  %92 = load i32, ptr @uwNORMemoryDataWidth, align 4, !tbaa !9
  %93 = icmp eq i32 %92, 1
  br i1 %93, label %94, label %97

94:                                               ; preds = %91
  %95 = load i32, ptr %14, align 4, !tbaa !9
  %96 = add i32 %95, 1364
  br label %100

97:                                               ; preds = %91
  %98 = load i32, ptr %14, align 4, !tbaa !9
  %99 = add i32 %98, 682
  br label %100

100:                                              ; preds = %97, %94
  %101 = phi i32 [ %96, %94 ], [ %99, %97 ]
  %102 = zext i32 %101 to i64
  %103 = inttoptr i64 %102 to ptr
  store volatile i16 85, ptr %103, align 2, !tbaa !16
  call void @__DSB()
  br label %104

104:                                              ; preds = %100
  br label %105

105:                                              ; preds = %104
  br label %106

106:                                              ; preds = %105
  %107 = load i32, ptr @uwNORMemoryDataWidth, align 4, !tbaa !9
  %108 = icmp eq i32 %107, 1
  br i1 %108, label %109, label %114

109:                                              ; preds = %106
  %110 = load i32, ptr %14, align 4, !tbaa !9
  %111 = load i32, ptr %7, align 4, !tbaa !9
  %112 = mul i32 2, %111
  %113 = add i32 %110, %112
  br label %118

114:                                              ; preds = %106
  %115 = load i32, ptr %14, align 4, !tbaa !9
  %116 = load i32, ptr %7, align 4, !tbaa !9
  %117 = add i32 %115, %116
  br label %118

118:                                              ; preds = %114, %109
  %119 = phi i32 [ %113, %109 ], [ %117, %114 ]
  %120 = zext i32 %119 to i64
  %121 = inttoptr i64 %120 to ptr
  store volatile i16 37, ptr %121, align 2, !tbaa !16
  call void @__DSB()
  br label %122

122:                                              ; preds = %118
  br label %123

123:                                              ; preds = %122
  br label %124

124:                                              ; preds = %123
  %125 = load i32, ptr %9, align 4, !tbaa !9
  %126 = sub i32 %125, 1
  %127 = trunc i32 %126 to i16
  %128 = load i32, ptr @uwNORMemoryDataWidth, align 4, !tbaa !9
  %129 = icmp eq i32 %128, 1
  br i1 %129, label %130, label %135

130:                                              ; preds = %124
  %131 = load i32, ptr %14, align 4, !tbaa !9
  %132 = load i32, ptr %7, align 4, !tbaa !9
  %133 = mul i32 2, %132
  %134 = add i32 %131, %133
  br label %139

135:                                              ; preds = %124
  %136 = load i32, ptr %14, align 4, !tbaa !9
  %137 = load i32, ptr %7, align 4, !tbaa !9
  %138 = add i32 %136, %137
  br label %139

139:                                              ; preds = %135, %130
  %140 = phi i32 [ %134, %130 ], [ %138, %135 ]
  %141 = zext i32 %140 to i64
  %142 = inttoptr i64 %141 to ptr
  store volatile i16 %127, ptr %142, align 2, !tbaa !16
  call void @__DSB()
  br label %143

143:                                              ; preds = %139
  br label %144

144:                                              ; preds = %143
  br label %145

145:                                              ; preds = %160, %144
  %146 = load ptr, ptr %10, align 8, !tbaa !5
  %147 = load ptr, ptr %11, align 8, !tbaa !5
  %148 = icmp ule ptr %146, %147
  br i1 %148, label %149, label %165

149:                                              ; preds = %145
  %150 = load ptr, ptr %10, align 8, !tbaa !5
  %151 = ptrtoint ptr %150 to i32
  store i32 %151, ptr %13, align 4, !tbaa !9
  br label %152

152:                                              ; preds = %149
  %153 = load ptr, ptr %12, align 8, !tbaa !5
  %154 = load i16, ptr %153, align 2, !tbaa !16
  %155 = load ptr, ptr %10, align 8, !tbaa !5
  %156 = ptrtoint ptr %155 to i32
  %157 = zext i32 %156 to i64
  %158 = inttoptr i64 %157 to ptr
  store volatile i16 %154, ptr %158, align 2, !tbaa !16
  call void @__DSB()
  br label %159

159:                                              ; preds = %152
  br label %160

160:                                              ; preds = %159
  %161 = load ptr, ptr %12, align 8, !tbaa !5
  %162 = getelementptr inbounds i16, ptr %161, i32 1
  store ptr %162, ptr %12, align 8, !tbaa !5
  %163 = load ptr, ptr %10, align 8, !tbaa !5
  %164 = getelementptr inbounds i16, ptr %163, i32 1
  store ptr %164, ptr %10, align 8, !tbaa !5
  br label %145, !llvm.loop !18

165:                                              ; preds = %145
  br label %166

166:                                              ; preds = %165
  %167 = load i32, ptr %13, align 4, !tbaa !9
  %168 = zext i32 %167 to i64
  %169 = inttoptr i64 %168 to ptr
  store volatile i16 41, ptr %169, align 2, !tbaa !16
  call void @__DSB()
  br label %170

170:                                              ; preds = %166
  br label %171

171:                                              ; preds = %170
  %172 = load ptr, ptr %6, align 8, !tbaa !5
  %173 = getelementptr inbounds %struct.NOR_HandleTypeDef, ptr %172, i32 0, i32 4
  store volatile i32 1, ptr %173, align 8, !tbaa !11
  br label %174

174:                                              ; preds = %171
  %175 = load ptr, ptr %6, align 8, !tbaa !5
  %176 = getelementptr inbounds %struct.NOR_HandleTypeDef, ptr %175, i32 0, i32 3
  store i32 0, ptr %176, align 4, !tbaa !14
  br label %177

177:                                              ; preds = %174
  br label %178

178:                                              ; preds = %177
  br label %180

179:                                              ; preds = %22
  store i32 1, ptr %5, align 4
  store i32 1, ptr %15, align 4
  br label %182

180:                                              ; preds = %178
  br label %181

181:                                              ; preds = %180
  store i32 0, ptr %5, align 4
  store i32 1, ptr %15, align 4
  br label %182

182:                                              ; preds = %181, %179, %33, %21
  call void @llvm.lifetime.end.p0(i64 4, ptr %14) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %13) #3
  call void @llvm.lifetime.end.p0(i64 8, ptr %12) #3
  call void @llvm.lifetime.end.p0(i64 8, ptr %11) #3
  call void @llvm.lifetime.end.p0(i64 8, ptr %10) #3
  %183 = load i32, ptr %5, align 4
  ret i32 %183
}

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { alwaysinline nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}
!11 = !{!12, !10, i64 80}
!12 = !{!"", !6, i64 0, !6, i64 8, !13, i64 16, !10, i64 76, !10, i64 80}
!13 = !{!"", !10, i64 0, !10, i64 4, !10, i64 8, !10, i64 12, !10, i64 16, !10, i64 20, !10, i64 24, !10, i64 28, !10, i64 32, !10, i64 36, !10, i64 40, !10, i64 44, !10, i64 48, !10, i64 52, !10, i64 56}
!14 = !{!12, !10, i64 76}
!15 = !{!12, !10, i64 16}
!16 = !{!17, !17, i64 0}
!17 = !{!"short", !7, i64 0}
!18 = distinct !{!18, !19}
!19 = !{!"llvm.loop.mustprogress"}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@uwNORMemoryDataWidth = external hidden local_unnamed_addr global i32, align 4
@switch.table.HAL_NOR_ProgramBuffer = private unnamed_addr constant [5 x i32] [i32 1610612736, i32 1811939328, i32 1677721600, i32 1811939328, i32 1744830464], align 4

; Function Attrs: alwaysinline nounwind uwtable
declare hidden void @__DSB() local_unnamed_addr #0

; Function Attrs: nounwind uwtable
define dso_local range(i32 0, 3) i32 @HAL_NOR_ProgramBuffer(ptr noundef %0, i32 noundef %1, ptr nocapture noundef readonly %2, i32 noundef %3) local_unnamed_addr #1 {
  %5 = getelementptr inbounds i8, ptr %0, i64 80
  %6 = load volatile i32, ptr %5, align 8, !tbaa !5
  %7 = icmp eq i32 %6, 2
  br i1 %7, label %56, label %8

8:                                                ; preds = %4
  %9 = load volatile i32, ptr %5, align 8, !tbaa !5
  %10 = icmp eq i32 %9, 1
  br i1 %10, label %11, label %56

11:                                               ; preds = %8
  %12 = getelementptr inbounds i8, ptr %0, i64 76
  %13 = load i32, ptr %12, align 4, !tbaa !12
  %14 = icmp eq i32 %13, 1
  br i1 %14, label %56, label %15

15:                                               ; preds = %11
  store i32 1, ptr %12, align 4, !tbaa !12
  store volatile i32 2, ptr %5, align 8, !tbaa !5
  %16 = getelementptr inbounds i8, ptr %0, i64 16
  %17 = load i32, ptr %16, align 8, !tbaa !13
  %18 = icmp ult i32 %17, 5
  br i1 %18, label %switch.lookup, label %20

switch.lookup:                                    ; preds = %15
  %19 = zext nneg i32 %17 to i64
  %switch.gep = getelementptr inbounds [5 x i32], ptr @switch.table.HAL_NOR_ProgramBuffer, i64 0, i64 %19
  %switch.load = load i32, ptr %switch.gep, align 4
  br label %20

20:                                               ; preds = %15, %switch.lookup
  %.0 = phi i32 [ %switch.load, %switch.lookup ], [ 1811939328, %15 ]
  %21 = zext i32 %1 to i64
  %22 = inttoptr i64 %21 to ptr
  %23 = add i32 %3, -1
  %24 = add i32 %23, %1
  %25 = zext i32 %24 to i64
  %26 = inttoptr i64 %25 to ptr
  %27 = load i32, ptr @uwNORMemoryDataWidth, align 4, !tbaa !14
  %28 = icmp eq i32 %27, 1
  %.v = select i1 %28, i32 2730, i32 1365
  %29 = or disjoint i32 %.v, %.0
  %30 = zext nneg i32 %29 to i64
  %31 = inttoptr i64 %30 to ptr
  store volatile i16 170, ptr %31, align 2, !tbaa !15
  tail call void @__DSB()
  %32 = load i32, ptr @uwNORMemoryDataWidth, align 4, !tbaa !14
  %33 = icmp eq i32 %32, 1
  %.v41 = select i1 %33, i32 1364, i32 682
  %34 = or disjoint i32 %.v41, %.0
  %35 = zext nneg i32 %34 to i64
  %36 = inttoptr i64 %35 to ptr
  store volatile i16 85, ptr %36, align 2, !tbaa !15
  tail call void @__DSB()
  %37 = load i32, ptr @uwNORMemoryDataWidth, align 4, !tbaa !14
  %38 = icmp eq i32 %37, 1
  %39 = shl i32 %1, 1
  %.pn = select i1 %38, i32 %39, i32 %1
  %40 = add i32 %.pn, %.0
  %41 = zext i32 %40 to i64
  %42 = inttoptr i64 %41 to ptr
  store volatile i16 37, ptr %42, align 2, !tbaa !15
  tail call void @__DSB()
  %43 = trunc i32 %23 to i16
  %44 = load i32, ptr @uwNORMemoryDataWidth, align 4, !tbaa !14
  %45 = icmp eq i32 %44, 1
  %.pn42 = select i1 %45, i32 %39, i32 %1
  %46 = add i32 %.pn42, %.0
  %47 = zext i32 %46 to i64
  %48 = inttoptr i64 %47 to ptr
  store volatile i16 %43, ptr %48, align 2, !tbaa !15
  tail call void @__DSB()
  %.not43 = icmp ugt ptr %22, %26
  br i1 %.not43, label %55, label %.lr.ph

.lr.ph:                                           ; preds = %20, %.lr.ph
  %.03745 = phi ptr [ %53, %.lr.ph ], [ %2, %20 ]
  %.03944 = phi ptr [ %54, %.lr.ph ], [ %22, %20 ]
  %49 = ptrtoint ptr %.03944 to i64
  %50 = load i16, ptr %.03745, align 2, !tbaa !15
  %51 = and i64 %49, 4294967295
  %52 = inttoptr i64 %51 to ptr
  store volatile i16 %50, ptr %52, align 2, !tbaa !15
  tail call void @__DSB()
  %53 = getelementptr inbounds i8, ptr %.03745, i64 2
  %54 = getelementptr inbounds i8, ptr %.03944, i64 2
  %.not = icmp ugt ptr %54, %26
  br i1 %.not, label %._crit_edge, label %.lr.ph, !llvm.loop !17

._crit_edge:                                      ; preds = %.lr.ph
  %.pre = and i64 %49, 4294967295
  %.pre46 = inttoptr i64 %.pre to ptr
  br label %55

55:                                               ; preds = %._crit_edge, %20
  %.pre-phi47 = phi ptr [ %.pre46, %._crit_edge ], [ %22, %20 ]
  store volatile i16 41, ptr %.pre-phi47, align 2, !tbaa !15
  tail call void @__DSB()
  store volatile i32 1, ptr %5, align 8, !tbaa !5
  store i32 0, ptr %12, align 4, !tbaa !12
  br label %56

56:                                               ; preds = %8, %11, %4, %55
  %.038 = phi i32 [ 0, %55 ], [ 2, %4 ], [ 2, %11 ], [ 1, %8 ]
  ret i32 %.038
}

attributes #0 = { alwaysinline nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !11, i64 80}
!6 = !{!"", !7, i64 0, !7, i64 8, !10, i64 16, !11, i64 76, !11, i64 80}
!7 = !{!"any pointer", !8, i64 0}
!8 = !{!"omnipotent char", !9, i64 0}
!9 = !{!"Simple C/C++ TBAA"}
!10 = !{!"", !11, i64 0, !11, i64 4, !11, i64 8, !11, i64 12, !11, i64 16, !11, i64 20, !11, i64 24, !11, i64 28, !11, i64 32, !11, i64 36, !11, i64 40, !11, i64 44, !11, i64 48, !11, i64 52, !11, i64 56}
!11 = !{!"int", !8, i64 0}
!12 = !{!6, !11, i64 76}
!13 = !{!6, !11, i64 16}
!14 = !{!11, !11, i64 0}
!15 = !{!16, !16, i64 0}
!16 = !{!"short", !8, i64 0}
!17 = distinct !{!17, !18}
!18 = !{!"llvm.loop.mustprogress"}


; Effective O3 passes: BDCEPass,EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,InstSimplifyPass,LCSSAPass,LICMPass,LoopRotatePass,LoopSimplifyPass,LoopUnrollPass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass