; LLVM IR from lichen-community-systems/signaletic :: hosts/daisy/vendor/libDaisy/Drivers/STM32H7xx_HAL_Driver/Src (16b)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.SDRAM_HandleTypeDef = type { ptr, %struct.FMC_SDRAM_InitTypeDef, i32, i32, ptr }
%struct.FMC_SDRAM_InitTypeDef = type { i32, i32, i32, i32, i32, i32, i32, i32, i32, i32 }

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nounwind uwtable
define dso_local i32 @HAL_SDRAM_Write_16b(ptr noundef %0, ptr noundef %1, ptr noundef %2, i32 noundef %3) #1 {
  %5 = alloca i32, align 4
  %6 = alloca ptr, align 8
  %7 = alloca ptr, align 8
  %8 = alloca ptr, align 8
  %9 = alloca i32, align 4
  %10 = alloca i32, align 4
  %11 = alloca ptr, align 8
  %12 = alloca ptr, align 8
  %13 = alloca i32, align 4
  store ptr %0, ptr %6, align 8, !tbaa !5
  store ptr %1, ptr %7, align 8, !tbaa !5
  store ptr %2, ptr %8, align 8, !tbaa !5
  store i32 %3, ptr %9, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 4, ptr %10) #2
  call void @llvm.lifetime.start.p0(i64 8, ptr %11) #2
  %14 = load ptr, ptr %7, align 8, !tbaa !5
  store ptr %14, ptr %11, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 8, ptr %12) #2
  %15 = load ptr, ptr %8, align 8, !tbaa !5
  store ptr %15, ptr %12, align 8, !tbaa !5
  %16 = load ptr, ptr %6, align 8, !tbaa !5
  %17 = getelementptr inbounds %struct.SDRAM_HandleTypeDef, ptr %16, i32 0, i32 2
  %18 = load volatile i32, ptr %17, align 8, !tbaa !11
  %19 = icmp eq i32 %18, 2
  br i1 %19, label %20, label %21

20:                                               ; preds = %4
  store i32 2, ptr %5, align 4
  store i32 1, ptr %13, align 4
  br label %91

21:                                               ; preds = %4
  %22 = load ptr, ptr %6, align 8, !tbaa !5
  %23 = getelementptr inbounds %struct.SDRAM_HandleTypeDef, ptr %22, i32 0, i32 2
  %24 = load volatile i32, ptr %23, align 8, !tbaa !11
  %25 = icmp eq i32 %24, 1
  br i1 %25, label %26, label %88

26:                                               ; preds = %21
  br label %27

27:                                               ; preds = %26
  %28 = load ptr, ptr %6, align 8, !tbaa !5
  %29 = getelementptr inbounds %struct.SDRAM_HandleTypeDef, ptr %28, i32 0, i32 3
  %30 = load i32, ptr %29, align 4, !tbaa !14
  %31 = icmp eq i32 %30, 1
  br i1 %31, label %32, label %33

32:                                               ; preds = %27
  store i32 2, ptr %5, align 4
  store i32 1, ptr %13, align 4
  br label %91

33:                                               ; preds = %27
  %34 = load ptr, ptr %6, align 8, !tbaa !5
  %35 = getelementptr inbounds %struct.SDRAM_HandleTypeDef, ptr %34, i32 0, i32 3
  store i32 1, ptr %35, align 4, !tbaa !14
  br label %36

36:                                               ; preds = %33
  br label %37

37:                                               ; preds = %36
  br label %38

38:                                               ; preds = %37
  %39 = load ptr, ptr %6, align 8, !tbaa !5
  %40 = getelementptr inbounds %struct.SDRAM_HandleTypeDef, ptr %39, i32 0, i32 2
  store volatile i32 2, ptr %40, align 8, !tbaa !11
  %41 = load i32, ptr %9, align 4, !tbaa !9
  store i32 %41, ptr %10, align 4, !tbaa !9
  br label %42

42:                                               ; preds = %63, %38
  %43 = load i32, ptr %10, align 4, !tbaa !9
  %44 = icmp uge i32 %43, 2
  br i1 %44, label %45, label %66

45:                                               ; preds = %42
  %46 = load ptr, ptr %12, align 8, !tbaa !5
  %47 = load i16, ptr %46, align 2, !tbaa !15
  %48 = zext i16 %47 to i32
  %49 = load ptr, ptr %11, align 8, !tbaa !5
  store volatile i32 %48, ptr %49, align 4, !tbaa !9
  %50 = load ptr, ptr %12, align 8, !tbaa !5
  %51 = getelementptr inbounds i16, ptr %50, i32 1
  store ptr %51, ptr %12, align 8, !tbaa !5
  %52 = load ptr, ptr %12, align 8, !tbaa !5
  %53 = load i16, ptr %52, align 2, !tbaa !15
  %54 = zext i16 %53 to i32
  %55 = shl i32 %54, 16
  %56 = load ptr, ptr %11, align 8, !tbaa !5
  %57 = load volatile i32, ptr %56, align 4, !tbaa !9
  %58 = or i32 %57, %55
  store volatile i32 %58, ptr %56, align 4, !tbaa !9
  %59 = load ptr, ptr %12, align 8, !tbaa !5
  %60 = getelementptr inbounds i16, ptr %59, i32 1
  store ptr %60, ptr %12, align 8, !tbaa !5
  %61 = load ptr, ptr %11, align 8, !tbaa !5
  %62 = getelementptr inbounds i32, ptr %61, i32 1
  store ptr %62, ptr %11, align 8, !tbaa !5
  br label %63

63:                                               ; preds = %45
  %64 = load i32, ptr %10, align 4, !tbaa !9
  %65 = sub i32 %64, 2
  store i32 %65, ptr %10, align 4, !tbaa !9
  br label %42, !llvm.loop !17

66:                                               ; preds = %42
  %67 = load i32, ptr %9, align 4, !tbaa !9
  %68 = urem i32 %67, 2
  %69 = icmp ne i32 %68, 0
  br i1 %69, label %70, label %80

70:                                               ; preds = %66
  %71 = load ptr, ptr %12, align 8, !tbaa !5
  %72 = load i16, ptr %71, align 2, !tbaa !15
  %73 = zext i16 %72 to i32
  %74 = and i32 %73, 65535
  %75 = load ptr, ptr %11, align 8, !tbaa !5
  %76 = load volatile i32, ptr %75, align 4, !tbaa !9
  %77 = and i32 %76, -65536
  %78 = or i32 %74, %77
  %79 = load ptr, ptr %11, align 8, !tbaa !5
  store volatile i32 %78, ptr %79, align 4, !tbaa !9
  br label %80

80:                                               ; preds = %70, %66
  %81 = load ptr, ptr %6, align 8, !tbaa !5
  %82 = getelementptr inbounds %struct.SDRAM_HandleTypeDef, ptr %81, i32 0, i32 2
  store volatile i32 1, ptr %82, align 8, !tbaa !11
  br label %83

83:                                               ; preds = %80
  %84 = load ptr, ptr %6, align 8, !tbaa !5
  %85 = getelementptr inbounds %struct.SDRAM_HandleTypeDef, ptr %84, i32 0, i32 3
  store i32 0, ptr %85, align 4, !tbaa !14
  br label %86

86:                                               ; preds = %83
  br label %87

87:                                               ; preds = %86
  br label %89

88:                                               ; preds = %21
  store i32 1, ptr %5, align 4
  store i32 1, ptr %13, align 4
  br label %91

89:                                               ; preds = %87
  br label %90

90:                                               ; preds = %89
  store i32 0, ptr %5, align 4
  store i32 1, ptr %13, align 4
  br label %91

91:                                               ; preds = %90, %88, %32, %20
  call void @llvm.lifetime.end.p0(i64 8, ptr %12) #2
  call void @llvm.lifetime.end.p0(i64 8, ptr %11) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %10) #2
  %92 = load i32, ptr %5, align 4
  ret i32 %92
}

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}
!11 = !{!12, !10, i64 48}
!12 = !{!"", !6, i64 0, !13, i64 8, !10, i64 48, !10, i64 52, !6, i64 56}
!13 = !{!"", !10, i64 0, !10, i64 4, !10, i64 8, !10, i64 12, !10, i64 16, !10, i64 20, !10, i64 24, !10, i64 28, !10, i64 32, !10, i64 36}
!14 = !{!12, !10, i64 52}
!15 = !{!16, !16, i64 0}
!16 = !{!"short", !7, i64 0}
!17 = distinct !{!17, !18}
!18 = !{!"llvm.loop.mustprogress"}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nofree norecurse nounwind uwtable
define dso_local range(i32 0, 3) i32 @HAL_SDRAM_Write_16b(ptr noundef %0, ptr noundef %1, ptr nocapture noundef readonly %2, i32 noundef %3) local_unnamed_addr #0 {
  %5 = getelementptr inbounds i8, ptr %0, i64 48
  %6 = load volatile i32, ptr %5, align 8, !tbaa !5
  %7 = icmp eq i32 %6, 2
  br i1 %7, label %61, label %8

8:                                                ; preds = %4
  %9 = load volatile i32, ptr %5, align 8, !tbaa !5
  %10 = icmp eq i32 %9, 1
  br i1 %10, label %11, label %61

11:                                               ; preds = %8
  %12 = getelementptr inbounds i8, ptr %0, i64 52
  %13 = load i32, ptr %12, align 4, !tbaa !12
  %14 = icmp eq i32 %13, 1
  br i1 %14, label %61, label %15

15:                                               ; preds = %11
  store i32 1, ptr %12, align 4, !tbaa !12
  store volatile i32 2, ptr %5, align 8, !tbaa !5
  %16 = icmp ugt i32 %3, 1
  br i1 %16, label %.lr.ph.preheader, label %._crit_edge

.lr.ph.preheader:                                 ; preds = %15
  %17 = add i32 %3, -2
  %18 = and i32 %17, 2
  %lcmp.mod.not.not = icmp eq i32 %18, 0
  br i1 %lcmp.mod.not.not, label %.lr.ph.prol, label %.lr.ph.prol.loopexit

.lr.ph.prol:                                      ; preds = %.lr.ph.preheader
  %19 = load i16, ptr %2, align 2, !tbaa !13
  %20 = zext i16 %19 to i32
  store volatile i32 %20, ptr %1, align 4, !tbaa !15
  %21 = getelementptr inbounds i8, ptr %2, i64 2
  %22 = load i16, ptr %21, align 2, !tbaa !13
  %23 = zext i16 %22 to i32
  %24 = shl nuw i32 %23, 16
  %25 = load volatile i32, ptr %1, align 4, !tbaa !15
  %26 = or i32 %24, %25
  store volatile i32 %26, ptr %1, align 4, !tbaa !15
  %27 = getelementptr inbounds i8, ptr %2, i64 4
  %28 = getelementptr inbounds i8, ptr %1, i64 4
  %29 = add i32 %3, -2
  br label %.lr.ph.prol.loopexit

.lr.ph.prol.loopexit:                             ; preds = %.lr.ph.prol, %.lr.ph.preheader
  %.028.unr = phi ptr [ %2, %.lr.ph.preheader ], [ %27, %.lr.ph.prol ]
  %.02327.unr = phi ptr [ %1, %.lr.ph.preheader ], [ %28, %.lr.ph.prol ]
  %.02426.unr = phi i32 [ %3, %.lr.ph.preheader ], [ %29, %.lr.ph.prol ]
  %.lcssa33.unr = phi ptr [ poison, %.lr.ph.preheader ], [ %27, %.lr.ph.prol ]
  %.lcssa.unr = phi ptr [ poison, %.lr.ph.preheader ], [ %28, %.lr.ph.prol ]
  %30 = icmp ult i32 %17, 2
  br i1 %30, label %._crit_edge, label %.lr.ph

.lr.ph:                                           ; preds = %.lr.ph.prol.loopexit, %.lr.ph
  %.028 = phi ptr [ %49, %.lr.ph ], [ %.028.unr, %.lr.ph.prol.loopexit ]
  %.02327 = phi ptr [ %50, %.lr.ph ], [ %.02327.unr, %.lr.ph.prol.loopexit ]
  %.02426 = phi i32 [ %51, %.lr.ph ], [ %.02426.unr, %.lr.ph.prol.loopexit ]
  %31 = load i16, ptr %.028, align 2, !tbaa !13
  %32 = zext i16 %31 to i32
  store volatile i32 %32, ptr %.02327, align 4, !tbaa !15
  %33 = getelementptr inbounds i8, ptr %.028, i64 2
  %34 = load i16, ptr %33, align 2, !tbaa !13
  %35 = zext i16 %34 to i32
  %36 = shl nuw i32 %35, 16
  %37 = load volatile i32, ptr %.02327, align 4, !tbaa !15
  %38 = or i32 %36, %37
  store volatile i32 %38, ptr %.02327, align 4, !tbaa !15
  %39 = getelementptr inbounds i8, ptr %.028, i64 4
  %40 = getelementptr inbounds i8, ptr %.02327, i64 4
  %41 = load i16, ptr %39, align 2, !tbaa !13
  %42 = zext i16 %41 to i32
  store volatile i32 %42, ptr %40, align 4, !tbaa !15
  %43 = getelementptr inbounds i8, ptr %.028, i64 6
  %44 = load i16, ptr %43, align 2, !tbaa !13
  %45 = zext i16 %44 to i32
  %46 = shl nuw i32 %45, 16
  %47 = load volatile i32, ptr %40, align 4, !tbaa !15
  %48 = or i32 %46, %47
  store volatile i32 %48, ptr %40, align 4, !tbaa !15
  %49 = getelementptr inbounds i8, ptr %.028, i64 8
  %50 = getelementptr inbounds i8, ptr %.02327, i64 8
  %51 = add i32 %.02426, -4
  %52 = icmp ugt i32 %51, 1
  br i1 %52, label %.lr.ph, label %._crit_edge, !llvm.loop !16

._crit_edge:                                      ; preds = %.lr.ph.prol.loopexit, %.lr.ph, %15
  %.023.lcssa = phi ptr [ %1, %15 ], [ %.lcssa.unr, %.lr.ph.prol.loopexit ], [ %50, %.lr.ph ]
  %.0.lcssa = phi ptr [ %2, %15 ], [ %.lcssa33.unr, %.lr.ph.prol.loopexit ], [ %49, %.lr.ph ]
  %53 = and i32 %3, 1
  %.not = icmp eq i32 %53, 0
  br i1 %.not, label %60, label %54

54:                                               ; preds = %._crit_edge
  %55 = load i16, ptr %.0.lcssa, align 2, !tbaa !13
  %56 = zext i16 %55 to i32
  %57 = load volatile i32, ptr %.023.lcssa, align 4, !tbaa !15
  %58 = and i32 %57, -65536
  %59 = or disjoint i32 %58, %56
  store volatile i32 %59, ptr %.023.lcssa, align 4, !tbaa !15
  br label %60

60:                                               ; preds = %54, %._crit_edge
  store volatile i32 1, ptr %5, align 8, !tbaa !5
  store i32 0, ptr %12, align 4, !tbaa !12
  br label %61

61:                                               ; preds = %8, %11, %4, %60
  %.025 = phi i32 [ 0, %60 ], [ 2, %4 ], [ 2, %11 ], [ 1, %8 ]
  ret i32 %.025
}

attributes #0 = { nofree norecurse nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !11, i64 48}
!6 = !{!"", !7, i64 0, !10, i64 8, !11, i64 48, !11, i64 52, !7, i64 56}
!7 = !{!"any pointer", !8, i64 0}
!8 = !{!"omnipotent char", !9, i64 0}
!9 = !{!"Simple C/C++ TBAA"}
!10 = !{!"", !11, i64 0, !11, i64 4, !11, i64 8, !11, i64 12, !11, i64 16, !11, i64 20, !11, i64 24, !11, i64 28, !11, i64 32, !11, i64 36}
!11 = !{!"int", !8, i64 0}
!12 = !{!6, !11, i64 52}
!13 = !{!14, !14, i64 0}
!14 = !{!"short", !8, i64 0}
!15 = !{!11, !11, i64 0}
!16 = distinct !{!16, !17}
!17 = !{!"llvm.loop.mustprogress"}


; Effective O3 passes: EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,InstSimplifyPass,JumpThreadingPass,LCSSAPass,LoopRotatePass,LoopSimplifyPass,LoopUnrollPass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass