; LLVM IR from Seeed-Studio/Seeed_Arduino_edgeimpulse :: src/edge-impulse-sdk/CMSIS/NN/Source/PoolingFunctions (arm_pool_q7_HWC)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
define dso_local void @arm_maxpool_q7_HWC(ptr noundef %0, i16 noundef zeroext %1, i16 noundef zeroext %2, i16 noundef zeroext %3, i16 noundef zeroext %4, i16 noundef zeroext %5, i16 noundef zeroext %6, ptr noundef %7, ptr noundef %8) #0 {
  %10 = alloca ptr, align 8
  %11 = alloca i16, align 2
  %12 = alloca i16, align 2
  %13 = alloca i16, align 2
  %14 = alloca i16, align 2
  %15 = alloca i16, align 2
  %16 = alloca i16, align 2
  %17 = alloca ptr, align 8
  %18 = alloca ptr, align 8
  %19 = alloca i16, align 2
  %20 = alloca i16, align 2
  %21 = alloca i16, align 2
  %22 = alloca i16, align 2
  %23 = alloca i16, align 2
  %24 = alloca i32, align 4
  store ptr %0, ptr %10, align 8, !tbaa !5
  store i16 %1, ptr %11, align 2, !tbaa !9
  store i16 %2, ptr %12, align 2, !tbaa !9
  store i16 %3, ptr %13, align 2, !tbaa !9
  store i16 %4, ptr %14, align 2, !tbaa !9
  store i16 %5, ptr %15, align 2, !tbaa !9
  store i16 %6, ptr %16, align 2, !tbaa !9
  store ptr %7, ptr %17, align 8, !tbaa !5
  store ptr %8, ptr %18, align 8, !tbaa !5
  %25 = load ptr, ptr %17, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 2, ptr %19) #2
  call void @llvm.lifetime.start.p0(i64 2, ptr %20) #2
  call void @llvm.lifetime.start.p0(i64 2, ptr %21) #2
  call void @llvm.lifetime.start.p0(i64 2, ptr %22) #2
  call void @llvm.lifetime.start.p0(i64 2, ptr %23) #2
  store i16 0, ptr %19, align 2, !tbaa !9
  br label %26

26:                                               ; preds = %195, %9
  %27 = load i16, ptr %19, align 2, !tbaa !9
  %28 = sext i16 %27 to i32
  %29 = load i16, ptr %12, align 2, !tbaa !9
  %30 = zext i16 %29 to i32
  %31 = icmp slt i32 %28, %30
  br i1 %31, label %32, label %198

32:                                               ; preds = %26
  store i16 0, ptr %21, align 2, !tbaa !9
  br label %33

33:                                               ; preds = %191, %32
  %34 = load i16, ptr %21, align 2, !tbaa !9
  %35 = sext i16 %34 to i32
  %36 = load i16, ptr %16, align 2, !tbaa !9
  %37 = zext i16 %36 to i32
  %38 = icmp slt i32 %35, %37
  br i1 %38, label %39, label %194

39:                                               ; preds = %33
  store i16 0, ptr %20, align 2, !tbaa !9
  br label %40

40:                                               ; preds = %187, %39
  %41 = load i16, ptr %20, align 2, !tbaa !9
  %42 = sext i16 %41 to i32
  %43 = load i16, ptr %16, align 2, !tbaa !9
  %44 = zext i16 %43 to i32
  %45 = icmp slt i32 %42, %44
  br i1 %45, label %46, label %190

46:                                               ; preds = %40
  call void @llvm.lifetime.start.p0(i64 4, ptr %24) #2
  store i32 -129, ptr %24, align 4, !tbaa !11
  %47 = load i16, ptr %21, align 2, !tbaa !9
  %48 = sext i16 %47 to i32
  %49 = load i16, ptr %15, align 2, !tbaa !9
  %50 = zext i16 %49 to i32
  %51 = mul nsw i32 %48, %50
  %52 = load i16, ptr %14, align 2, !tbaa !9
  %53 = zext i16 %52 to i32
  %54 = sub nsw i32 %51, %53
  %55 = trunc i32 %54 to i16
  store i16 %55, ptr %23, align 2, !tbaa !9
  br label %56

56:                                               ; preds = %164, %46
  %57 = load i16, ptr %23, align 2, !tbaa !9
  %58 = sext i16 %57 to i32
  %59 = load i16, ptr %21, align 2, !tbaa !9
  %60 = sext i16 %59 to i32
  %61 = load i16, ptr %15, align 2, !tbaa !9
  %62 = zext i16 %61 to i32
  %63 = mul nsw i32 %60, %62
  %64 = load i16, ptr %14, align 2, !tbaa !9
  %65 = zext i16 %64 to i32
  %66 = sub nsw i32 %63, %65
  %67 = load i16, ptr %13, align 2, !tbaa !9
  %68 = zext i16 %67 to i32
  %69 = add nsw i32 %66, %68
  %70 = icmp slt i32 %58, %69
  br i1 %70, label %71, label %167

71:                                               ; preds = %56
  %72 = load i16, ptr %20, align 2, !tbaa !9
  %73 = sext i16 %72 to i32
  %74 = load i16, ptr %15, align 2, !tbaa !9
  %75 = zext i16 %74 to i32
  %76 = mul nsw i32 %73, %75
  %77 = load i16, ptr %14, align 2, !tbaa !9
  %78 = zext i16 %77 to i32
  %79 = sub nsw i32 %76, %78
  %80 = trunc i32 %79 to i16
  store i16 %80, ptr %22, align 2, !tbaa !9
  br label %81

81:                                               ; preds = %160, %71
  %82 = load i16, ptr %22, align 2, !tbaa !9
  %83 = sext i16 %82 to i32
  %84 = load i16, ptr %20, align 2, !tbaa !9
  %85 = sext i16 %84 to i32
  %86 = load i16, ptr %15, align 2, !tbaa !9
  %87 = zext i16 %86 to i32
  %88 = mul nsw i32 %85, %87
  %89 = load i16, ptr %14, align 2, !tbaa !9
  %90 = zext i16 %89 to i32
  %91 = sub nsw i32 %88, %90
  %92 = load i16, ptr %13, align 2, !tbaa !9
  %93 = zext i16 %92 to i32
  %94 = add nsw i32 %91, %93
  %95 = icmp slt i32 %83, %94
  br i1 %95, label %96, label %163

96:                                               ; preds = %81
  %97 = load i16, ptr %23, align 2, !tbaa !9
  %98 = sext i16 %97 to i32
  %99 = icmp sge i32 %98, 0
  br i1 %99, label %100, label %159

100:                                              ; preds = %96
  %101 = load i16, ptr %22, align 2, !tbaa !9
  %102 = sext i16 %101 to i32
  %103 = icmp sge i32 %102, 0
  br i1 %103, label %104, label %159

104:                                              ; preds = %100
  %105 = load i16, ptr %23, align 2, !tbaa !9
  %106 = sext i16 %105 to i32
  %107 = load i16, ptr %11, align 2, !tbaa !9
  %108 = zext i16 %107 to i32
  %109 = icmp slt i32 %106, %108
  br i1 %109, label %110, label %159

110:                                              ; preds = %104
  %111 = load i16, ptr %22, align 2, !tbaa !9
  %112 = sext i16 %111 to i32
  %113 = load i16, ptr %11, align 2, !tbaa !9
  %114 = zext i16 %113 to i32
  %115 = icmp slt i32 %112, %114
  br i1 %115, label %116, label %159

116:                                              ; preds = %110
  %117 = load ptr, ptr %10, align 8, !tbaa !5
  %118 = load i16, ptr %19, align 2, !tbaa !9
  %119 = sext i16 %118 to i32
  %120 = load i16, ptr %12, align 2, !tbaa !9
  %121 = zext i16 %120 to i32
  %122 = load i16, ptr %22, align 2, !tbaa !9
  %123 = sext i16 %122 to i32
  %124 = load i16, ptr %23, align 2, !tbaa !9
  %125 = sext i16 %124 to i32
  %126 = load i16, ptr %11, align 2, !tbaa !9
  %127 = zext i16 %126 to i32
  %128 = mul nsw i32 %125, %127
  %129 = add nsw i32 %123, %128
  %130 = mul nsw i32 %121, %129
  %131 = add nsw i32 %119, %130
  %132 = sext i32 %131 to i64
  %133 = getelementptr inbounds i8, ptr %117, i64 %132
  %134 = load i8, ptr %133, align 1, !tbaa !13
  %135 = sext i8 %134 to i32
  %136 = load i32, ptr %24, align 4, !tbaa !11
  %137 = icmp sgt i32 %135, %136
  br i1 %137, label %138, label %158

138:                                              ; preds = %116
  %139 = load ptr, ptr %10, align 8, !tbaa !5
  %140 = load i16, ptr %19, align 2, !tbaa !9
  %141 = sext i16 %140 to i32
  %142 = load i16, ptr %12, align 2, !tbaa !9
  %143 = zext i16 %142 to i32
  %144 = load i16, ptr %22, align 2, !tbaa !9
  %145 = sext i16 %144 to i32
  %146 = load i16, ptr %23, align 2, !tbaa !9
  %147 = sext i16 %146 to i32
  %148 = load i16, ptr %11, align 2, !tbaa !9
  %149 = zext i16 %148 to i32
  %150 = mul nsw i32 %147, %149
  %151 = add nsw i32 %145, %150
  %152 = mul nsw i32 %143, %151
  %153 = add nsw i32 %141, %152
  %154 = sext i32 %153 to i64
  %155 = getelementptr inbounds i8, ptr %139, i64 %154
  %156 = load i8, ptr %155, align 1, !tbaa !13
  %157 = sext i8 %156 to i32
  store i32 %157, ptr %24, align 4, !tbaa !11
  br label %158

158:                                              ; preds = %138, %116
  br label %159

159:                                              ; preds = %158, %110, %104, %100, %96
  br label %160

160:                                              ; preds = %159
  %161 = load i16, ptr %22, align 2, !tbaa !9
  %162 = add i16 %161, 1
  store i16 %162, ptr %22, align 2, !tbaa !9
  br label %81, !llvm.loop !14

163:                                              ; preds = %81
  br label %164

164:                                              ; preds = %163
  %165 = load i16, ptr %23, align 2, !tbaa !9
  %166 = add i16 %165, 1
  store i16 %166, ptr %23, align 2, !tbaa !9
  br label %56, !llvm.loop !16

167:                                              ; preds = %56
  %168 = load i32, ptr %24, align 4, !tbaa !11
  %169 = trunc i32 %168 to i8
  %170 = load ptr, ptr %18, align 8, !tbaa !5
  %171 = load i16, ptr %19, align 2, !tbaa !9
  %172 = sext i16 %171 to i32
  %173 = load i16, ptr %12, align 2, !tbaa !9
  %174 = zext i16 %173 to i32
  %175 = load i16, ptr %20, align 2, !tbaa !9
  %176 = sext i16 %175 to i32
  %177 = load i16, ptr %21, align 2, !tbaa !9
  %178 = sext i16 %177 to i32
  %179 = load i16, ptr %16, align 2, !tbaa !9
  %180 = zext i16 %179 to i32
  %181 = mul nsw i32 %178, %180
  %182 = add nsw i32 %176, %181
  %183 = mul nsw i32 %174, %182
  %184 = add nsw i32 %172, %183
  %185 = sext i32 %184 to i64
  %186 = getelementptr inbounds i8, ptr %170, i64 %185
  store i8 %169, ptr %186, align 1, !tbaa !13
  call void @llvm.lifetime.end.p0(i64 4, ptr %24) #2
  br label %187

187:                                              ; preds = %167
  %188 = load i16, ptr %20, align 2, !tbaa !9
  %189 = add i16 %188, 1
  store i16 %189, ptr %20, align 2, !tbaa !9
  br label %40, !llvm.loop !17

190:                                              ; preds = %40
  br label %191

191:                                              ; preds = %190
  %192 = load i16, ptr %21, align 2, !tbaa !9
  %193 = add i16 %192, 1
  store i16 %193, ptr %21, align 2, !tbaa !9
  br label %33, !llvm.loop !18

194:                                              ; preds = %33
  br label %195

195:                                              ; preds = %194
  %196 = load i16, ptr %19, align 2, !tbaa !9
  %197 = add i16 %196, 1
  store i16 %197, ptr %19, align 2, !tbaa !9
  br label %26, !llvm.loop !19

198:                                              ; preds = %26
  call void @llvm.lifetime.end.p0(i64 2, ptr %23) #2
  call void @llvm.lifetime.end.p0(i64 2, ptr %22) #2
  call void @llvm.lifetime.end.p0(i64 2, ptr %21) #2
  call void @llvm.lifetime.end.p0(i64 2, ptr %20) #2
  call void @llvm.lifetime.end.p0(i64 2, ptr %19) #2
  ret void
}

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"short", !7, i64 0}
!11 = !{!12, !12, i64 0}
!12 = !{!"int", !7, i64 0}
!13 = !{!7, !7, i64 0}
!14 = distinct !{!14, !15}
!15 = !{!"llvm.loop.mustprogress"}
!16 = distinct !{!16, !15}
!17 = distinct !{!17, !15}
!18 = distinct !{!18, !15}
!19 = distinct !{!19, !15}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nofree norecurse nosync nounwind memory(argmem: readwrite) uwtable
define dso_local void @arm_maxpool_q7_HWC(ptr nocapture noundef readonly %0, i16 noundef zeroext %1, i16 noundef zeroext %2, i16 noundef zeroext %3, i16 noundef zeroext %4, i16 noundef zeroext %5, i16 noundef zeroext %6, ptr nocapture noundef readnone %7, ptr nocapture noundef writeonly %8) local_unnamed_addr #0 {
  %10 = zext i16 %2 to i32
  %.not = icmp eq i16 %2, 0
  br i1 %.not, label %._crit_edge, label %.preheader70.lr.ph

.preheader70.lr.ph:                               ; preds = %9
  %11 = zext i16 %6 to i32
  %.not95 = icmp eq i16 %6, 0
  %12 = zext i16 %5 to i32
  %13 = zext i16 %4 to i32
  %14 = zext i16 %3 to i32
  %15 = zext i16 %1 to i32
  br i1 %.not95, label %._crit_edge, label %.preheader70.us

.preheader70.us:                                  ; preds = %.preheader70.lr.ph, %._crit_edge90.split.us.us
  %16 = phi i32 [ %75, %._crit_edge90.split.us.us ], [ 0, %.preheader70.lr.ph ]
  %.05994.us = phi i16 [ %74, %._crit_edge90.split.us.us ], [ 0, %.preheader70.lr.ph ]
  br label %.preheader.us.us

.preheader.us.us:                                 ; preds = %._crit_edge.us.us, %.preheader70.us
  %17 = phi i32 [ 0, %.preheader70.us ], [ %35, %._crit_edge.us.us ]
  %.05789.us.us = phi i16 [ 0, %.preheader70.us ], [ %34, %._crit_edge.us.us ]
  %18 = mul nsw i32 %17, %12
  %19 = sub i32 %18, %13
  %20 = trunc i32 %19 to i16
  %21 = add nsw i32 %19, %14
  %sext = shl i32 %19, 16
  %22 = ashr exact i32 %sext, 16
  %23 = icmp sgt i32 %21, %22
  %24 = mul nsw i32 %17, %11
  br i1 %23, label %.lr.ph77.us.us.us, label %.lr.ph.split.us93.us

.lr.ph.split.us93.us:                             ; preds = %.preheader.us.us, %.lr.ph.split.us93.us
  %25 = phi i32 [ %32, %.lr.ph.split.us93.us ], [ 0, %.preheader.us.us ]
  %.05885.us91.us = phi i16 [ %31, %.lr.ph.split.us93.us ], [ 0, %.preheader.us.us ]
  %26 = add nsw i32 %25, %24
  %27 = mul nsw i32 %26, %10
  %28 = add nsw i32 %27, %16
  %29 = sext i32 %28 to i64
  %30 = getelementptr inbounds i8, ptr %8, i64 %29
  store i8 127, ptr %30, align 1, !tbaa !5
  %31 = add i16 %.05885.us91.us, 1
  %32 = sext i16 %31 to i32
  %33 = icmp slt i32 %32, %11
  br i1 %33, label %.lr.ph.split.us93.us, label %._crit_edge.us.us, !llvm.loop !8

._crit_edge.us.us:                                ; preds = %.lr.ph.split.us93.us, %._crit_edge78.us.us.us
  %34 = add i16 %.05789.us.us, 1
  %35 = sext i16 %34 to i32
  %36 = icmp slt i32 %35, %11
  br i1 %36, label %.preheader.us.us, label %._crit_edge90.split.us.us, !llvm.loop !10

.lr.ph77.us.us.us:                                ; preds = %.preheader.us.us, %._crit_edge78.us.us.us
  %37 = phi i32 [ %51, %._crit_edge78.us.us.us ], [ 0, %.preheader.us.us ]
  %.05885.us.us.us = phi i16 [ %50, %._crit_edge78.us.us.us ], [ 0, %.preheader.us.us ]
  %38 = mul nsw i32 %37, %12
  %39 = sub nsw i32 %38, %13
  %40 = trunc i32 %39 to i16
  %41 = add nsw i32 %39, %14
  %sext96 = shl i32 %39, 16
  %42 = ashr exact i32 %sext96, 16
  %43 = icmp sgt i32 %41, %42
  br i1 %43, label %.lr.ph.us.us.us.us, label %._crit_edge78.us.us.us

._crit_edge78.us.us.us:                           ; preds = %._crit_edge.us.us.us.us, %.lr.ph77.us.us.us
  %.us-phi84.us.us.us = phi i32 [ -129, %.lr.ph77.us.us.us ], [ %.us-phi.us.us.us.us, %._crit_edge.us.us.us.us ]
  %44 = trunc i32 %.us-phi84.us.us.us to i8
  %45 = add nsw i32 %37, %24
  %46 = mul nsw i32 %45, %10
  %47 = add nsw i32 %46, %16
  %48 = sext i32 %47 to i64
  %49 = getelementptr inbounds i8, ptr %8, i64 %48
  store i8 %44, ptr %49, align 1, !tbaa !5
  %50 = add i16 %.05885.us.us.us, 1
  %51 = sext i16 %50 to i32
  %52 = icmp slt i32 %51, %11
  br i1 %52, label %.lr.ph77.us.us.us, label %._crit_edge.us.us, !llvm.loop !8

.lr.ph.us.us.us.us:                               ; preds = %.lr.ph77.us.us.us, %._crit_edge.us.us.us.us
  %53 = phi i32 [ %72, %._crit_edge.us.us.us.us ], [ %22, %.lr.ph77.us.us.us ]
  %.075.us.us.us.us = phi i32 [ %.us-phi.us.us.us.us, %._crit_edge.us.us.us.us ], [ -129, %.lr.ph77.us.us.us ]
  %.05573.us.us.us.us = phi i16 [ %71, %._crit_edge.us.us.us.us ], [ %20, %.lr.ph77.us.us.us ]
  %54 = icmp slt i32 %53, %15
  %55 = mul nuw nsw i32 %53, %15
  br i1 %54, label %.lr.ph.split.us83.us.us.us, label %._crit_edge.us.us.us.us

.lr.ph.split.us83.us.us.us:                       ; preds = %.lr.ph.us.us.us.us, %67
  %56 = phi i32 [ %69, %67 ], [ %42, %.lr.ph.us.us.us.us ]
  %.172.us.us.us.us = phi i32 [ %.2.us.us.us.us, %67 ], [ %.075.us.us.us.us, %.lr.ph.us.us.us.us ]
  %.05671.us80.us.us.us = phi i16 [ %68, %67 ], [ %40, %.lr.ph.us.us.us.us ]
  %57 = or i16 %.05671.us80.us.us.us, %.05573.us.us.us.us
  %or.cond.us81.us.us.us = icmp sgt i16 %57, -1
  %58 = icmp slt i32 %56, %15
  %or.cond = and i1 %or.cond.us81.us.us.us, %58
  br i1 %or.cond, label %59, label %67

59:                                               ; preds = %.lr.ph.split.us83.us.us.us
  %60 = add nuw nsw i32 %56, %55
  %61 = mul nsw i32 %60, %10
  %62 = add nsw i32 %61, %16
  %63 = sext i32 %62 to i64
  %64 = getelementptr inbounds i8, ptr %0, i64 %63
  %65 = load i8, ptr %64, align 1, !tbaa !5
  %66 = sext i8 %65 to i32
  %spec.select.us.us.us.us = tail call i32 @llvm.smax.i32(i32 %.172.us.us.us.us, i32 %66)
  br label %67

67:                                               ; preds = %59, %.lr.ph.split.us83.us.us.us
  %.2.us.us.us.us = phi i32 [ %.172.us.us.us.us, %.lr.ph.split.us83.us.us.us ], [ %spec.select.us.us.us.us, %59 ]
  %68 = add i16 %.05671.us80.us.us.us, 1
  %69 = sext i16 %68 to i32
  %70 = icmp sgt i32 %41, %69
  br i1 %70, label %.lr.ph.split.us83.us.us.us, label %._crit_edge.us.us.us.us, !llvm.loop !11

._crit_edge.us.us.us.us:                          ; preds = %67, %.lr.ph.us.us.us.us
  %.us-phi.us.us.us.us = phi i32 [ %.075.us.us.us.us, %.lr.ph.us.us.us.us ], [ %.2.us.us.us.us, %67 ]
  %71 = add i16 %.05573.us.us.us.us, 1
  %72 = sext i16 %71 to i32
  %73 = icmp sgt i32 %21, %72
  br i1 %73, label %.lr.ph.us.us.us.us, label %._crit_edge78.us.us.us, !llvm.loop !12

._crit_edge90.split.us.us:                        ; preds = %._crit_edge.us.us
  %74 = add i16 %.05994.us, 1
  %75 = sext i16 %74 to i32
  %76 = icmp slt i32 %75, %10
  br i1 %76, label %.preheader70.us, label %._crit_edge, !llvm.loop !13

._crit_edge:                                      ; preds = %._crit_edge90.split.us.us, %.preheader70.lr.ph, %9
  ret void
}

; Function Attrs: nocallback nofree nosync nounwind speculatable willreturn memory(none)
declare i32 @llvm.smax.i32(i32, i32) #1

attributes #0 = { nofree norecurse nosync nounwind memory(argmem: readwrite) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind speculatable willreturn memory(none) }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"omnipotent char", !7, i64 0}
!7 = !{!"Simple C/C++ TBAA"}
!8 = distinct !{!8, !9}
!9 = !{!"llvm.loop.mustprogress"}
!10 = distinct !{!10, !9}
!11 = distinct !{!11, !9}
!12 = distinct !{!12, !9}
!13 = distinct !{!13, !9}


; Effective O3 passes: EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,InstSimplifyPass,JumpThreadingPass,LCSSAPass,LICMPass,LoopInstSimplifyPass,LoopRotatePass,LoopSimplifyCFGPass,LoopSimplifyPass,LoopUnrollPass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass