; LLVM IR from lichen-community-systems/signaletic :: hosts/daisy/vendor/libDaisy/Drivers/STM32H7xx_HAL_Driver/Src (fmc)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.FMC_Bank5_6_TypeDef = type { [2 x i32], [2 x i32], i32, i32, i32 }
%struct.FMC_SDRAM_TimingTypeDef = type { i32, i32, i32, i32, i32, i32, i32 }

; Function Attrs: nounwind uwtable
define dso_local i32 @FMC_SDRAM_Timing_Init(ptr noundef %0, ptr noundef %1, i32 noundef %2) #0 {
  %4 = alloca ptr, align 8
  %5 = alloca ptr, align 8
  %6 = alloca i32, align 4
  store ptr %0, ptr %4, align 8, !tbaa !5
  store ptr %1, ptr %5, align 8, !tbaa !5
  store i32 %2, ptr %6, align 4, !tbaa !9
  %7 = load i32, ptr %6, align 4, !tbaa !9
  %8 = icmp eq i32 %7, 0
  br i1 %8, label %9, label %59

9:                                                ; preds = %3
  %10 = load ptr, ptr %4, align 8, !tbaa !5
  %11 = getelementptr inbounds %struct.FMC_Bank5_6_TypeDef, ptr %10, i32 0, i32 1
  %12 = getelementptr inbounds [2 x i32], ptr %11, i64 0, i64 0
  %13 = load volatile i32, ptr %12, align 4, !tbaa !9
  %14 = and i32 %13, -268435456
  %15 = load ptr, ptr %5, align 8, !tbaa !5
  %16 = getelementptr inbounds %struct.FMC_SDRAM_TimingTypeDef, ptr %15, i32 0, i32 0
  %17 = load i32, ptr %16, align 4, !tbaa !11
  %18 = sub i32 %17, 1
  %19 = load ptr, ptr %5, align 8, !tbaa !5
  %20 = getelementptr inbounds %struct.FMC_SDRAM_TimingTypeDef, ptr %19, i32 0, i32 1
  %21 = load i32, ptr %20, align 4, !tbaa !13
  %22 = sub i32 %21, 1
  %23 = shl i32 %22, 4
  %24 = or i32 %18, %23
  %25 = load ptr, ptr %5, align 8, !tbaa !5
  %26 = getelementptr inbounds %struct.FMC_SDRAM_TimingTypeDef, ptr %25, i32 0, i32 2
  %27 = load i32, ptr %26, align 4, !tbaa !14
  %28 = sub i32 %27, 1
  %29 = shl i32 %28, 8
  %30 = or i32 %24, %29
  %31 = load ptr, ptr %5, align 8, !tbaa !5
  %32 = getelementptr inbounds %struct.FMC_SDRAM_TimingTypeDef, ptr %31, i32 0, i32 3
  %33 = load i32, ptr %32, align 4, !tbaa !15
  %34 = sub i32 %33, 1
  %35 = shl i32 %34, 12
  %36 = or i32 %30, %35
  %37 = load ptr, ptr %5, align 8, !tbaa !5
  %38 = getelementptr inbounds %struct.FMC_SDRAM_TimingTypeDef, ptr %37, i32 0, i32 4
  %39 = load i32, ptr %38, align 4, !tbaa !16
  %40 = sub i32 %39, 1
  %41 = shl i32 %40, 16
  %42 = or i32 %36, %41
  %43 = load ptr, ptr %5, align 8, !tbaa !5
  %44 = getelementptr inbounds %struct.FMC_SDRAM_TimingTypeDef, ptr %43, i32 0, i32 5
  %45 = load i32, ptr %44, align 4, !tbaa !17
  %46 = sub i32 %45, 1
  %47 = shl i32 %46, 20
  %48 = or i32 %42, %47
  %49 = load ptr, ptr %5, align 8, !tbaa !5
  %50 = getelementptr inbounds %struct.FMC_SDRAM_TimingTypeDef, ptr %49, i32 0, i32 6
  %51 = load i32, ptr %50, align 4, !tbaa !18
  %52 = sub i32 %51, 1
  %53 = shl i32 %52, 24
  %54 = or i32 %48, %53
  %55 = or i32 %14, %54
  %56 = load ptr, ptr %4, align 8, !tbaa !5
  %57 = getelementptr inbounds %struct.FMC_Bank5_6_TypeDef, ptr %56, i32 0, i32 1
  %58 = getelementptr inbounds [2 x i32], ptr %57, i64 0, i64 0
  store volatile i32 %55, ptr %58, align 4, !tbaa !9
  br label %120

59:                                               ; preds = %3
  %60 = load ptr, ptr %4, align 8, !tbaa !5
  %61 = getelementptr inbounds %struct.FMC_Bank5_6_TypeDef, ptr %60, i32 0, i32 1
  %62 = getelementptr inbounds [2 x i32], ptr %61, i64 0, i64 0
  %63 = load volatile i32, ptr %62, align 4, !tbaa !9
  %64 = zext i32 %63 to i64
  %65 = and i64 %64, -15790081
  %66 = load ptr, ptr %5, align 8, !tbaa !5
  %67 = getelementptr inbounds %struct.FMC_SDRAM_TimingTypeDef, ptr %66, i32 0, i32 3
  %68 = load i32, ptr %67, align 4, !tbaa !15
  %69 = sub i32 %68, 1
  %70 = shl i32 %69, 12
  %71 = load ptr, ptr %5, align 8, !tbaa !5
  %72 = getelementptr inbounds %struct.FMC_SDRAM_TimingTypeDef, ptr %71, i32 0, i32 5
  %73 = load i32, ptr %72, align 4, !tbaa !17
  %74 = sub i32 %73, 1
  %75 = shl i32 %74, 20
  %76 = or i32 %70, %75
  %77 = zext i32 %76 to i64
  %78 = or i64 %65, %77
  %79 = trunc i64 %78 to i32
  %80 = load ptr, ptr %4, align 8, !tbaa !5
  %81 = getelementptr inbounds %struct.FMC_Bank5_6_TypeDef, ptr %80, i32 0, i32 1
  %82 = getelementptr inbounds [2 x i32], ptr %81, i64 0, i64 0
  store volatile i32 %79, ptr %82, align 4, !tbaa !9
  %83 = load ptr, ptr %4, align 8, !tbaa !5
  %84 = getelementptr inbounds %struct.FMC_Bank5_6_TypeDef, ptr %83, i32 0, i32 1
  %85 = getelementptr inbounds [2 x i32], ptr %84, i64 0, i64 1
  %86 = load volatile i32, ptr %85, align 4, !tbaa !9
  %87 = and i32 %86, -268435456
  %88 = load ptr, ptr %5, align 8, !tbaa !5
  %89 = getelementptr inbounds %struct.FMC_SDRAM_TimingTypeDef, ptr %88, i32 0, i32 0
  %90 = load i32, ptr %89, align 4, !tbaa !11
  %91 = sub i32 %90, 1
  %92 = load ptr, ptr %5, align 8, !tbaa !5
  %93 = getelementptr inbounds %struct.FMC_SDRAM_TimingTypeDef, ptr %92, i32 0, i32 1
  %94 = load i32, ptr %93, align 4, !tbaa !13
  %95 = sub i32 %94, 1
  %96 = shl i32 %95, 4
  %97 = or i32 %91, %96
  %98 = load ptr, ptr %5, align 8, !tbaa !5
  %99 = getelementptr inbounds %struct.FMC_SDRAM_TimingTypeDef, ptr %98, i32 0, i32 2
  %100 = load i32, ptr %99, align 4, !tbaa !14
  %101 = sub i32 %100, 1
  %102 = shl i32 %101, 8
  %103 = or i32 %97, %102
  %104 = load ptr, ptr %5, align 8, !tbaa !5
  %105 = getelementptr inbounds %struct.FMC_SDRAM_TimingTypeDef, ptr %104, i32 0, i32 4
  %106 = load i32, ptr %105, align 4, !tbaa !16
  %107 = sub i32 %106, 1
  %108 = shl i32 %107, 16
  %109 = or i32 %103, %108
  %110 = load ptr, ptr %5, align 8, !tbaa !5
  %111 = getelementptr inbounds %struct.FMC_SDRAM_TimingTypeDef, ptr %110, i32 0, i32 6
  %112 = load i32, ptr %111, align 4, !tbaa !18
  %113 = sub i32 %112, 1
  %114 = shl i32 %113, 24
  %115 = or i32 %109, %114
  %116 = or i32 %87, %115
  %117 = load ptr, ptr %4, align 8, !tbaa !5
  %118 = getelementptr inbounds %struct.FMC_Bank5_6_TypeDef, ptr %117, i32 0, i32 1
  %119 = getelementptr inbounds [2 x i32], ptr %118, i64 0, i64 1
  store volatile i32 %116, ptr %119, align 4, !tbaa !9
  br label %120

120:                                              ; preds = %59, %9
  ret i32 0
}

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}
!11 = !{!12, !10, i64 0}
!12 = !{!"", !10, i64 0, !10, i64 4, !10, i64 8, !10, i64 12, !10, i64 16, !10, i64 20, !10, i64 24}
!13 = !{!12, !10, i64 4}
!14 = !{!12, !10, i64 8}
!15 = !{!12, !10, i64 12}
!16 = !{!12, !10, i64 16}
!17 = !{!12, !10, i64 20}
!18 = !{!12, !10, i64 24}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nofree norecurse nounwind memory(argmem: readwrite, inaccessiblemem: readwrite) uwtable
define dso_local noundef i32 @FMC_SDRAM_Timing_Init(ptr noundef %0, ptr nocapture noundef readonly %1, i32 noundef %2) local_unnamed_addr #0 {
  %4 = icmp eq i32 %2, 0
  %5 = getelementptr inbounds i8, ptr %0, i64 8
  %6 = load volatile i32, ptr %5, align 4, !tbaa !5
  br i1 %4, label %7, label %24

7:                                                ; preds = %3
  %8 = and i32 %6, -268435456
  %9 = load i32, ptr %1, align 4, !tbaa !9
  %10 = add i32 %9, -1
  %11 = getelementptr inbounds i8, ptr %1, i64 4
  %12 = load <4 x i32>, ptr %11, align 4, !tbaa !5
  %13 = shl <4 x i32> %12, <i32 4, i32 8, i32 12, i32 16>
  %14 = add <4 x i32> %13, <i32 -16, i32 -256, i32 -4096, i32 -65536>
  %15 = getelementptr inbounds i8, ptr %1, i64 20
  %16 = load i32, ptr %15, align 4, !tbaa !11
  %17 = shl i32 %16, 20
  %18 = add i32 %17, -1048576
  %19 = getelementptr inbounds i8, ptr %1, i64 24
  %20 = load i32, ptr %19, align 4, !tbaa !12
  %21 = shl i32 %20, 24
  %22 = add i32 %21, -16777216
  %23 = tail call i32 @llvm.vector.reduce.or.v4i32(<4 x i32> %14)
  %op.rdx = or i32 %23, %10
  %op.rdx20 = or i32 %18, %22
  %op.rdx21 = or i32 %op.rdx, %op.rdx20
  %op.rdx22 = or i32 %op.rdx21, %8
  store volatile i32 %op.rdx22, ptr %5, align 4, !tbaa !5
  br label %62

24:                                               ; preds = %3
  %25 = and i32 %6, -15790081
  %26 = getelementptr inbounds i8, ptr %1, i64 12
  %27 = load i32, ptr %26, align 4, !tbaa !13
  %28 = shl i32 %27, 12
  %29 = add i32 %28, -4096
  %30 = getelementptr inbounds i8, ptr %1, i64 20
  %31 = load i32, ptr %30, align 4, !tbaa !11
  %32 = shl i32 %31, 20
  %33 = add i32 %32, -1048576
  %34 = or i32 %29, %25
  %35 = or i32 %34, %33
  store volatile i32 %35, ptr %5, align 4, !tbaa !5
  %36 = getelementptr inbounds i8, ptr %0, i64 12
  %37 = load volatile i32, ptr %36, align 4, !tbaa !5
  %38 = and i32 %37, -268435456
  %39 = load i32, ptr %1, align 4, !tbaa !9
  %40 = add i32 %39, -1
  %41 = getelementptr inbounds i8, ptr %1, i64 4
  %42 = load i32, ptr %41, align 4, !tbaa !14
  %43 = shl i32 %42, 4
  %44 = add i32 %43, -16
  %45 = getelementptr inbounds i8, ptr %1, i64 8
  %46 = load i32, ptr %45, align 4, !tbaa !15
  %47 = shl i32 %46, 8
  %48 = add i32 %47, -256
  %49 = getelementptr inbounds i8, ptr %1, i64 16
  %50 = load i32, ptr %49, align 4, !tbaa !16
  %51 = shl i32 %50, 16
  %52 = add i32 %51, -65536
  %53 = getelementptr inbounds i8, ptr %1, i64 24
  %54 = load i32, ptr %53, align 4, !tbaa !12
  %55 = shl i32 %54, 24
  %56 = add i32 %55, -16777216
  %57 = or i32 %40, %38
  %58 = or i32 %57, %44
  %59 = or i32 %58, %48
  %60 = or i32 %59, %52
  %61 = or i32 %60, %56
  store volatile i32 %61, ptr %36, align 4, !tbaa !5
  br label %62

62:                                               ; preds = %24, %7
  ret i32 0
}

; Function Attrs: nocallback nofree nosync nounwind speculatable willreturn memory(none)
declare i32 @llvm.vector.reduce.or.v4i32(<4 x i32>) #1

attributes #0 = { nofree norecurse nounwind memory(argmem: readwrite, inaccessiblemem: readwrite) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind speculatable willreturn memory(none) }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !6, i64 0}
!10 = !{!"", !6, i64 0, !6, i64 4, !6, i64 8, !6, i64 12, !6, i64 16, !6, i64 20, !6, i64 24}
!11 = !{!10, !6, i64 20}
!12 = !{!10, !6, i64 24}
!13 = !{!10, !6, i64 12}
!14 = !{!10, !6, i64 4}
!15 = !{!10, !6, i64 8}
!16 = !{!10, !6, i64 16}


; Effective O3 passes: EarlyCSEPass,GlobalOptPass,IPSCCPPass,InstCombinePass,PostOrderFunctionAttrsPass,ReassociatePass,SLPVectorizerPass,SROAPass,SimplifyCFGPass,TailCallElimPass