; LLVM IR from lichen-community-systems/signaletic :: hosts/daisy/vendor/libDaisy/Drivers/STM32H7xx_HAL_Driver/Src (ConfigChannel)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.TIM_HandleTypeDef = type { ptr, %struct.TIM_Base_InitTypeDef, i32, [7 x ptr], i32, i32 }
%struct.TIM_Base_InitTypeDef = type { i32, i32, i32, i32, i32, i32 }
%struct.TIM_TypeDef = type { i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32 }
%struct.TIM_OC_InitTypeDef = type { i32, i32, i32, i32, i32, i32, i32 }

; Function Attrs: nounwind uwtable
declare hidden void @TIM_OC1_SetConfig(ptr noundef, ptr noundef) #0

; Function Attrs: nounwind uwtable
declare dso_local void @TIM_OC2_SetConfig(ptr noundef, ptr noundef) #0

; Function Attrs: nounwind uwtable
declare hidden void @TIM_OC3_SetConfig(ptr noundef, ptr noundef) #0

; Function Attrs: nounwind uwtable
declare hidden void @TIM_OC4_SetConfig(ptr noundef, ptr noundef) #0

; Function Attrs: nounwind uwtable
declare hidden void @TIM_OC5_SetConfig(ptr noundef, ptr noundef) #0

; Function Attrs: nounwind uwtable
declare hidden void @TIM_OC6_SetConfig(ptr noundef, ptr noundef) #0

; Function Attrs: nounwind uwtable
define dso_local i32 @HAL_TIM_PWM_ConfigChannel(ptr noundef %0, ptr noundef %1, i32 noundef %2) #0 {
  %4 = alloca i32, align 4
  %5 = alloca ptr, align 8
  %6 = alloca ptr, align 8
  %7 = alloca i32, align 4
  store ptr %0, ptr %5, align 8, !tbaa !5
  store ptr %1, ptr %6, align 8, !tbaa !5
  store i32 %2, ptr %7, align 4, !tbaa !9
  br label %8

8:                                                ; preds = %3
  %9 = load ptr, ptr %5, align 8, !tbaa !5
  %10 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %9, i32 0, i32 4
  %11 = load i32, ptr %10, align 8, !tbaa !11
  %12 = icmp eq i32 %11, 1
  br i1 %12, label %13, label %14

13:                                               ; preds = %8
  store i32 2, ptr %4, align 4
  br label %213

14:                                               ; preds = %8
  %15 = load ptr, ptr %5, align 8, !tbaa !5
  %16 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %15, i32 0, i32 4
  store i32 1, ptr %16, align 8, !tbaa !11
  br label %17

17:                                               ; preds = %14
  br label %18

18:                                               ; preds = %17
  %19 = load ptr, ptr %5, align 8, !tbaa !5
  %20 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %19, i32 0, i32 5
  store volatile i32 2, ptr %20, align 4, !tbaa !14
  %21 = load i32, ptr %7, align 4, !tbaa !9
  switch i32 %21, label %205 [
    i32 0, label %22
    i32 4, label %52
    i32 8, label %83
    i32 12, label %113
    i32 16, label %144
    i32 20, label %174
  ]

22:                                               ; preds = %18
  %23 = load ptr, ptr %5, align 8, !tbaa !5
  %24 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %23, i32 0, i32 0
  %25 = load ptr, ptr %24, align 8, !tbaa !15
  %26 = load ptr, ptr %6, align 8, !tbaa !5
  call void @TIM_OC1_SetConfig(ptr noundef %25, ptr noundef %26)
  %27 = load ptr, ptr %5, align 8, !tbaa !5
  %28 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %27, i32 0, i32 0
  %29 = load ptr, ptr %28, align 8, !tbaa !15
  %30 = getelementptr inbounds %struct.TIM_TypeDef, ptr %29, i32 0, i32 6
  %31 = load volatile i32, ptr %30, align 4, !tbaa !16
  %32 = zext i32 %31 to i64
  %33 = or i64 %32, 8
  %34 = trunc i64 %33 to i32
  store volatile i32 %34, ptr %30, align 4, !tbaa !16
  %35 = load ptr, ptr %5, align 8, !tbaa !5
  %36 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %35, i32 0, i32 0
  %37 = load ptr, ptr %36, align 8, !tbaa !15
  %38 = getelementptr inbounds %struct.TIM_TypeDef, ptr %37, i32 0, i32 6
  %39 = load volatile i32, ptr %38, align 4, !tbaa !16
  %40 = zext i32 %39 to i64
  %41 = and i64 %40, -5
  %42 = trunc i64 %41 to i32
  store volatile i32 %42, ptr %38, align 4, !tbaa !16
  %43 = load ptr, ptr %6, align 8, !tbaa !5
  %44 = getelementptr inbounds %struct.TIM_OC_InitTypeDef, ptr %43, i32 0, i32 4
  %45 = load i32, ptr %44, align 4, !tbaa !18
  %46 = load ptr, ptr %5, align 8, !tbaa !5
  %47 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %46, i32 0, i32 0
  %48 = load ptr, ptr %47, align 8, !tbaa !15
  %49 = getelementptr inbounds %struct.TIM_TypeDef, ptr %48, i32 0, i32 6
  %50 = load volatile i32, ptr %49, align 4, !tbaa !16
  %51 = or i32 %50, %45
  store volatile i32 %51, ptr %49, align 4, !tbaa !16
  br label %206

52:                                               ; preds = %18
  %53 = load ptr, ptr %5, align 8, !tbaa !5
  %54 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %53, i32 0, i32 0
  %55 = load ptr, ptr %54, align 8, !tbaa !15
  %56 = load ptr, ptr %6, align 8, !tbaa !5
  call void @TIM_OC2_SetConfig(ptr noundef %55, ptr noundef %56)
  %57 = load ptr, ptr %5, align 8, !tbaa !5
  %58 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %57, i32 0, i32 0
  %59 = load ptr, ptr %58, align 8, !tbaa !15
  %60 = getelementptr inbounds %struct.TIM_TypeDef, ptr %59, i32 0, i32 6
  %61 = load volatile i32, ptr %60, align 4, !tbaa !16
  %62 = zext i32 %61 to i64
  %63 = or i64 %62, 2048
  %64 = trunc i64 %63 to i32
  store volatile i32 %64, ptr %60, align 4, !tbaa !16
  %65 = load ptr, ptr %5, align 8, !tbaa !5
  %66 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %65, i32 0, i32 0
  %67 = load ptr, ptr %66, align 8, !tbaa !15
  %68 = getelementptr inbounds %struct.TIM_TypeDef, ptr %67, i32 0, i32 6
  %69 = load volatile i32, ptr %68, align 4, !tbaa !16
  %70 = zext i32 %69 to i64
  %71 = and i64 %70, -1025
  %72 = trunc i64 %71 to i32
  store volatile i32 %72, ptr %68, align 4, !tbaa !16
  %73 = load ptr, ptr %6, align 8, !tbaa !5
  %74 = getelementptr inbounds %struct.TIM_OC_InitTypeDef, ptr %73, i32 0, i32 4
  %75 = load i32, ptr %74, align 4, !tbaa !18
  %76 = shl i32 %75, 8
  %77 = load ptr, ptr %5, align 8, !tbaa !5
  %78 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %77, i32 0, i32 0
  %79 = load ptr, ptr %78, align 8, !tbaa !15
  %80 = getelementptr inbounds %struct.TIM_TypeDef, ptr %79, i32 0, i32 6
  %81 = load volatile i32, ptr %80, align 4, !tbaa !16
  %82 = or i32 %81, %76
  store volatile i32 %82, ptr %80, align 4, !tbaa !16
  br label %206

83:                                               ; preds = %18
  %84 = load ptr, ptr %5, align 8, !tbaa !5
  %85 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %84, i32 0, i32 0
  %86 = load ptr, ptr %85, align 8, !tbaa !15
  %87 = load ptr, ptr %6, align 8, !tbaa !5
  call void @TIM_OC3_SetConfig(ptr noundef %86, ptr noundef %87)
  %88 = load ptr, ptr %5, align 8, !tbaa !5
  %89 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %88, i32 0, i32 0
  %90 = load ptr, ptr %89, align 8, !tbaa !15
  %91 = getelementptr inbounds %struct.TIM_TypeDef, ptr %90, i32 0, i32 7
  %92 = load volatile i32, ptr %91, align 4, !tbaa !20
  %93 = zext i32 %92 to i64
  %94 = or i64 %93, 8
  %95 = trunc i64 %94 to i32
  store volatile i32 %95, ptr %91, align 4, !tbaa !20
  %96 = load ptr, ptr %5, align 8, !tbaa !5
  %97 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %96, i32 0, i32 0
  %98 = load ptr, ptr %97, align 8, !tbaa !15
  %99 = getelementptr inbounds %struct.TIM_TypeDef, ptr %98, i32 0, i32 7
  %100 = load volatile i32, ptr %99, align 4, !tbaa !20
  %101 = zext i32 %100 to i64
  %102 = and i64 %101, -5
  %103 = trunc i64 %102 to i32
  store volatile i32 %103, ptr %99, align 4, !tbaa !20
  %104 = load ptr, ptr %6, align 8, !tbaa !5
  %105 = getelementptr inbounds %struct.TIM_OC_InitTypeDef, ptr %104, i32 0, i32 4
  %106 = load i32, ptr %105, align 4, !tbaa !18
  %107 = load ptr, ptr %5, align 8, !tbaa !5
  %108 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %107, i32 0, i32 0
  %109 = load ptr, ptr %108, align 8, !tbaa !15
  %110 = getelementptr inbounds %struct.TIM_TypeDef, ptr %109, i32 0, i32 7
  %111 = load volatile i32, ptr %110, align 4, !tbaa !20
  %112 = or i32 %111, %106
  store volatile i32 %112, ptr %110, align 4, !tbaa !20
  br label %206

113:                                              ; preds = %18
  %114 = load ptr, ptr %5, align 8, !tbaa !5
  %115 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %114, i32 0, i32 0
  %116 = load ptr, ptr %115, align 8, !tbaa !15
  %117 = load ptr, ptr %6, align 8, !tbaa !5
  call void @TIM_OC4_SetConfig(ptr noundef %116, ptr noundef %117)
  %118 = load ptr, ptr %5, align 8, !tbaa !5
  %119 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %118, i32 0, i32 0
  %120 = load ptr, ptr %119, align 8, !tbaa !15
  %121 = getelementptr inbounds %struct.TIM_TypeDef, ptr %120, i32 0, i32 7
  %122 = load volatile i32, ptr %121, align 4, !tbaa !20
  %123 = zext i32 %122 to i64
  %124 = or i64 %123, 2048
  %125 = trunc i64 %124 to i32
  store volatile i32 %125, ptr %121, align 4, !tbaa !20
  %126 = load ptr, ptr %5, align 8, !tbaa !5
  %127 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %126, i32 0, i32 0
  %128 = load ptr, ptr %127, align 8, !tbaa !15
  %129 = getelementptr inbounds %struct.TIM_TypeDef, ptr %128, i32 0, i32 7
  %130 = load volatile i32, ptr %129, align 4, !tbaa !20
  %131 = zext i32 %130 to i64
  %132 = and i64 %131, -1025
  %133 = trunc i64 %132 to i32
  store volatile i32 %133, ptr %129, align 4, !tbaa !20
  %134 = load ptr, ptr %6, align 8, !tbaa !5
  %135 = getelementptr inbounds %struct.TIM_OC_InitTypeDef, ptr %134, i32 0, i32 4
  %136 = load i32, ptr %135, align 4, !tbaa !18
  %137 = shl i32 %136, 8
  %138 = load ptr, ptr %5, align 8, !tbaa !5
  %139 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %138, i32 0, i32 0
  %140 = load ptr, ptr %139, align 8, !tbaa !15
  %141 = getelementptr inbounds %struct.TIM_TypeDef, ptr %140, i32 0, i32 7
  %142 = load volatile i32, ptr %141, align 4, !tbaa !20
  %143 = or i32 %142, %137
  store volatile i32 %143, ptr %141, align 4, !tbaa !20
  br label %206

144:                                              ; preds = %18
  %145 = load ptr, ptr %5, align 8, !tbaa !5
  %146 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %145, i32 0, i32 0
  %147 = load ptr, ptr %146, align 8, !tbaa !15
  %148 = load ptr, ptr %6, align 8, !tbaa !5
  call void @TIM_OC5_SetConfig(ptr noundef %147, ptr noundef %148)
  %149 = load ptr, ptr %5, align 8, !tbaa !5
  %150 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %149, i32 0, i32 0
  %151 = load ptr, ptr %150, align 8, !tbaa !15
  %152 = getelementptr inbounds %struct.TIM_TypeDef, ptr %151, i32 0, i32 21
  %153 = load volatile i32, ptr %152, align 4, !tbaa !21
  %154 = zext i32 %153 to i64
  %155 = or i64 %154, 8
  %156 = trunc i64 %155 to i32
  store volatile i32 %156, ptr %152, align 4, !tbaa !21
  %157 = load ptr, ptr %5, align 8, !tbaa !5
  %158 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %157, i32 0, i32 0
  %159 = load ptr, ptr %158, align 8, !tbaa !15
  %160 = getelementptr inbounds %struct.TIM_TypeDef, ptr %159, i32 0, i32 21
  %161 = load volatile i32, ptr %160, align 4, !tbaa !21
  %162 = zext i32 %161 to i64
  %163 = and i64 %162, -5
  %164 = trunc i64 %163 to i32
  store volatile i32 %164, ptr %160, align 4, !tbaa !21
  %165 = load ptr, ptr %6, align 8, !tbaa !5
  %166 = getelementptr inbounds %struct.TIM_OC_InitTypeDef, ptr %165, i32 0, i32 4
  %167 = load i32, ptr %166, align 4, !tbaa !18
  %168 = load ptr, ptr %5, align 8, !tbaa !5
  %169 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %168, i32 0, i32 0
  %170 = load ptr, ptr %169, align 8, !tbaa !15
  %171 = getelementptr inbounds %struct.TIM_TypeDef, ptr %170, i32 0, i32 21
  %172 = load volatile i32, ptr %171, align 4, !tbaa !21
  %173 = or i32 %172, %167
  store volatile i32 %173, ptr %171, align 4, !tbaa !21
  br label %206

174:                                              ; preds = %18
  %175 = load ptr, ptr %5, align 8, !tbaa !5
  %176 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %175, i32 0, i32 0
  %177 = load ptr, ptr %176, align 8, !tbaa !15
  %178 = load ptr, ptr %6, align 8, !tbaa !5
  call void @TIM_OC6_SetConfig(ptr noundef %177, ptr noundef %178)
  %179 = load ptr, ptr %5, align 8, !tbaa !5
  %180 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %179, i32 0, i32 0
  %181 = load ptr, ptr %180, align 8, !tbaa !15
  %182 = getelementptr inbounds %struct.TIM_TypeDef, ptr %181, i32 0, i32 21
  %183 = load volatile i32, ptr %182, align 4, !tbaa !21
  %184 = zext i32 %183 to i64
  %185 = or i64 %184, 2048
  %186 = trunc i64 %185 to i32
  store volatile i32 %186, ptr %182, align 4, !tbaa !21
  %187 = load ptr, ptr %5, align 8, !tbaa !5
  %188 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %187, i32 0, i32 0
  %189 = load ptr, ptr %188, align 8, !tbaa !15
  %190 = getelementptr inbounds %struct.TIM_TypeDef, ptr %189, i32 0, i32 21
  %191 = load volatile i32, ptr %190, align 4, !tbaa !21
  %192 = zext i32 %191 to i64
  %193 = and i64 %192, -1025
  %194 = trunc i64 %193 to i32
  store volatile i32 %194, ptr %190, align 4, !tbaa !21
  %195 = load ptr, ptr %6, align 8, !tbaa !5
  %196 = getelementptr inbounds %struct.TIM_OC_InitTypeDef, ptr %195, i32 0, i32 4
  %197 = load i32, ptr %196, align 4, !tbaa !18
  %198 = shl i32 %197, 8
  %199 = load ptr, ptr %5, align 8, !tbaa !5
  %200 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %199, i32 0, i32 0
  %201 = load ptr, ptr %200, align 8, !tbaa !15
  %202 = getelementptr inbounds %struct.TIM_TypeDef, ptr %201, i32 0, i32 21
  %203 = load volatile i32, ptr %202, align 4, !tbaa !21
  %204 = or i32 %203, %198
  store volatile i32 %204, ptr %202, align 4, !tbaa !21
  br label %206

205:                                              ; preds = %18
  br label %206

206:                                              ; preds = %205, %174, %144, %113, %83, %52, %22
  %207 = load ptr, ptr %5, align 8, !tbaa !5
  %208 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %207, i32 0, i32 5
  store volatile i32 1, ptr %208, align 4, !tbaa !14
  br label %209

209:                                              ; preds = %206
  %210 = load ptr, ptr %5, align 8, !tbaa !5
  %211 = getelementptr inbounds %struct.TIM_HandleTypeDef, ptr %210, i32 0, i32 4
  store i32 0, ptr %211, align 8, !tbaa !11
  br label %212

212:                                              ; preds = %209
  store i32 0, ptr %4, align 4
  br label %213

213:                                              ; preds = %212, %13
  %214 = load i32, ptr %4, align 4
  ret i32 %214
}

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}
!11 = !{!12, !10, i64 96}
!12 = !{!"", !6, i64 0, !13, i64 8, !10, i64 32, !7, i64 40, !10, i64 96, !10, i64 100}
!13 = !{!"", !10, i64 0, !10, i64 4, !10, i64 8, !10, i64 12, !10, i64 16, !10, i64 20}
!14 = !{!12, !10, i64 100}
!15 = !{!12, !6, i64 0}
!16 = !{!17, !10, i64 24}
!17 = !{!"", !10, i64 0, !10, i64 4, !10, i64 8, !10, i64 12, !10, i64 16, !10, i64 20, !10, i64 24, !10, i64 28, !10, i64 32, !10, i64 36, !10, i64 40, !10, i64 44, !10, i64 48, !10, i64 52, !10, i64 56, !10, i64 60, !10, i64 64, !10, i64 68, !10, i64 72, !10, i64 76, !10, i64 80, !10, i64 84, !10, i64 88, !10, i64 92, !10, i64 96, !10, i64 100, !10, i64 104}
!18 = !{!19, !10, i64 16}
!19 = !{!"", !10, i64 0, !10, i64 4, !10, i64 8, !10, i64 12, !10, i64 16, !10, i64 20, !10, i64 24}
!20 = !{!17, !10, i64 28}
!21 = !{!17, !10, i64 84}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
declare hidden void @TIM_OC1_SetConfig(ptr noundef, ptr noundef) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
declare dso_local void @TIM_OC2_SetConfig(ptr noundef, ptr noundef) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
declare hidden void @TIM_OC3_SetConfig(ptr noundef, ptr noundef) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
declare hidden void @TIM_OC4_SetConfig(ptr noundef, ptr noundef) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
declare hidden void @TIM_OC5_SetConfig(ptr noundef, ptr noundef) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
declare hidden void @TIM_OC6_SetConfig(ptr noundef, ptr noundef) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
define dso_local range(i32 0, 3) i32 @HAL_TIM_PWM_ConfigChannel(ptr noundef %0, ptr noundef %1, i32 noundef %2) local_unnamed_addr #0 {
  %4 = getelementptr inbounds i8, ptr %0, i64 96
  %5 = load i32, ptr %4, align 8, !tbaa !5
  %6 = icmp eq i32 %5, 1
  br i1 %6, label %76, label %7

7:                                                ; preds = %3
  store i32 1, ptr %4, align 8, !tbaa !5
  %8 = getelementptr inbounds i8, ptr %0, i64 100
  store volatile i32 2, ptr %8, align 4, !tbaa !12
  %9 = tail call i32 @llvm.fshl.i32(i32 %2, i32 %2, i32 30)
  switch i32 %9, label %75 [
    i32 0, label %10
    i32 1, label %20
    i32 2, label %31
    i32 3, label %41
    i32 4, label %52
    i32 5, label %62
  ]

10:                                               ; preds = %7
  %11 = load ptr, ptr %0, align 8, !tbaa !13
  tail call void @TIM_OC1_SetConfig(ptr noundef %11, ptr noundef %1)
  %12 = load ptr, ptr %0, align 8, !tbaa !13
  %13 = getelementptr inbounds i8, ptr %12, i64 24
  %14 = load volatile i32, ptr %13, align 4, !tbaa !14
  %15 = or i32 %14, 8
  store volatile i32 %15, ptr %13, align 4, !tbaa !14
  %16 = load volatile i32, ptr %13, align 4, !tbaa !14
  %17 = and i32 %16, -5
  store volatile i32 %17, ptr %13, align 4, !tbaa !14
  %18 = getelementptr inbounds i8, ptr %1, i64 16
  %19 = load i32, ptr %18, align 4, !tbaa !16
  br label %.sink.split

20:                                               ; preds = %7
  %21 = load ptr, ptr %0, align 8, !tbaa !13
  tail call void @TIM_OC2_SetConfig(ptr noundef %21, ptr noundef %1)
  %22 = load ptr, ptr %0, align 8, !tbaa !13
  %23 = getelementptr inbounds i8, ptr %22, i64 24
  %24 = load volatile i32, ptr %23, align 4, !tbaa !14
  %25 = or i32 %24, 2048
  store volatile i32 %25, ptr %23, align 4, !tbaa !14
  %26 = load volatile i32, ptr %23, align 4, !tbaa !14
  %27 = and i32 %26, -1025
  store volatile i32 %27, ptr %23, align 4, !tbaa !14
  %28 = getelementptr inbounds i8, ptr %1, i64 16
  %29 = load i32, ptr %28, align 4, !tbaa !16
  %30 = shl i32 %29, 8
  br label %.sink.split

31:                                               ; preds = %7
  %32 = load ptr, ptr %0, align 8, !tbaa !13
  tail call void @TIM_OC3_SetConfig(ptr noundef %32, ptr noundef %1)
  %33 = load ptr, ptr %0, align 8, !tbaa !13
  %34 = getelementptr inbounds i8, ptr %33, i64 28
  %35 = load volatile i32, ptr %34, align 4, !tbaa !18
  %36 = or i32 %35, 8
  store volatile i32 %36, ptr %34, align 4, !tbaa !18
  %37 = load volatile i32, ptr %34, align 4, !tbaa !18
  %38 = and i32 %37, -5
  store volatile i32 %38, ptr %34, align 4, !tbaa !18
  %39 = getelementptr inbounds i8, ptr %1, i64 16
  %40 = load i32, ptr %39, align 4, !tbaa !16
  br label %.sink.split

41:                                               ; preds = %7
  %42 = load ptr, ptr %0, align 8, !tbaa !13
  tail call void @TIM_OC4_SetConfig(ptr noundef %42, ptr noundef %1)
  %43 = load ptr, ptr %0, align 8, !tbaa !13
  %44 = getelementptr inbounds i8, ptr %43, i64 28
  %45 = load volatile i32, ptr %44, align 4, !tbaa !18
  %46 = or i32 %45, 2048
  store volatile i32 %46, ptr %44, align 4, !tbaa !18
  %47 = load volatile i32, ptr %44, align 4, !tbaa !18
  %48 = and i32 %47, -1025
  store volatile i32 %48, ptr %44, align 4, !tbaa !18
  %49 = getelementptr inbounds i8, ptr %1, i64 16
  %50 = load i32, ptr %49, align 4, !tbaa !16
  %51 = shl i32 %50, 8
  br label %.sink.split

52:                                               ; preds = %7
  %53 = load ptr, ptr %0, align 8, !tbaa !13
  tail call void @TIM_OC5_SetConfig(ptr noundef %53, ptr noundef %1)
  %54 = load ptr, ptr %0, align 8, !tbaa !13
  %55 = getelementptr inbounds i8, ptr %54, i64 84
  %56 = load volatile i32, ptr %55, align 4, !tbaa !19
  %57 = or i32 %56, 8
  store volatile i32 %57, ptr %55, align 4, !tbaa !19
  %58 = load volatile i32, ptr %55, align 4, !tbaa !19
  %59 = and i32 %58, -5
  store volatile i32 %59, ptr %55, align 4, !tbaa !19
  %60 = getelementptr inbounds i8, ptr %1, i64 16
  %61 = load i32, ptr %60, align 4, !tbaa !16
  br label %.sink.split

62:                                               ; preds = %7
  %63 = load ptr, ptr %0, align 8, !tbaa !13
  tail call void @TIM_OC6_SetConfig(ptr noundef %63, ptr noundef %1)
  %64 = load ptr, ptr %0, align 8, !tbaa !13
  %65 = getelementptr inbounds i8, ptr %64, i64 84
  %66 = load volatile i32, ptr %65, align 4, !tbaa !19
  %67 = or i32 %66, 2048
  store volatile i32 %67, ptr %65, align 4, !tbaa !19
  %68 = load volatile i32, ptr %65, align 4, !tbaa !19
  %69 = and i32 %68, -1025
  store volatile i32 %69, ptr %65, align 4, !tbaa !19
  %70 = getelementptr inbounds i8, ptr %1, i64 16
  %71 = load i32, ptr %70, align 4, !tbaa !16
  %72 = shl i32 %71, 8
  br label %.sink.split

.sink.split:                                      ; preds = %10, %20, %31, %41, %52, %62
  %.sink = phi ptr [ %65, %62 ], [ %55, %52 ], [ %44, %41 ], [ %34, %31 ], [ %23, %20 ], [ %13, %10 ]
  %.sink44 = phi i32 [ %72, %62 ], [ %61, %52 ], [ %51, %41 ], [ %40, %31 ], [ %30, %20 ], [ %19, %10 ]
  %73 = load volatile i32, ptr %.sink, align 4, !tbaa !20
  %74 = or i32 %73, %.sink44
  store volatile i32 %74, ptr %.sink, align 4, !tbaa !20
  br label %75

75:                                               ; preds = %.sink.split, %7
  store volatile i32 1, ptr %8, align 4, !tbaa !12
  store i32 0, ptr %4, align 8, !tbaa !5
  br label %76

76:                                               ; preds = %3, %75
  %.0 = phi i32 [ 0, %75 ], [ 2, %3 ]
  ret i32 %.0
}

; Function Attrs: nocallback nofree nosync nounwind speculatable willreturn memory(none)
declare i32 @llvm.fshl.i32(i32, i32, i32) #1

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind speculatable willreturn memory(none) }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !11, i64 96}
!6 = !{!"", !7, i64 0, !10, i64 8, !11, i64 32, !8, i64 40, !11, i64 96, !11, i64 100}
!7 = !{!"any pointer", !8, i64 0}
!8 = !{!"omnipotent char", !9, i64 0}
!9 = !{!"Simple C/C++ TBAA"}
!10 = !{!"", !11, i64 0, !11, i64 4, !11, i64 8, !11, i64 12, !11, i64 16, !11, i64 20}
!11 = !{!"int", !8, i64 0}
!12 = !{!6, !11, i64 100}
!13 = !{!6, !7, i64 0}
!14 = !{!15, !11, i64 24}
!15 = !{!"", !11, i64 0, !11, i64 4, !11, i64 8, !11, i64 12, !11, i64 16, !11, i64 20, !11, i64 24, !11, i64 28, !11, i64 32, !11, i64 36, !11, i64 40, !11, i64 44, !11, i64 48, !11, i64 52, !11, i64 56, !11, i64 60, !11, i64 64, !11, i64 68, !11, i64 72, !11, i64 76, !11, i64 80, !11, i64 84, !11, i64 88, !11, i64 92, !11, i64 96, !11, i64 100, !11, i64 104}
!16 = !{!17, !11, i64 16}
!17 = !{!"", !11, i64 0, !11, i64 4, !11, i64 8, !11, i64 12, !11, i64 16, !11, i64 20, !11, i64 24}
!18 = !{!15, !11, i64 28}
!19 = !{!15, !11, i64 84}
!20 = !{!11, !11, i64 0}


; Effective O3 passes: EarlyCSEPass,GlobalOptPass,IPSCCPPass,InstCombinePass,SROAPass,SimplifyCFGPass,TailCallElimPass