; LLVM IR from ermig1979/Simd :: src/Simd (SimdBaseSynet)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: mustprogress uwtable
define dso_local void @_ZN4Simd4Base19SynetInnerProduct8iEmmmPKhPKaPi26SimdSynetCompatibilityType(i64 noundef %0, i64 noundef %1, i64 noundef %2, ptr noundef %3, ptr noundef %4, ptr noundef %5, i32 noundef %6) #1 {
  %8 = alloca i64, align 8
  %9 = alloca i64, align 8
  %10 = alloca i64, align 8
  %11 = alloca ptr, align 8
  %12 = alloca ptr, align 8
  %13 = alloca ptr, align 8
  %14 = alloca i32, align 4
  %15 = alloca i64, align 8
  %16 = alloca i64, align 8
  %17 = alloca i32, align 4
  %18 = alloca i64, align 8
  %19 = alloca ptr, align 8
  %20 = alloca i64, align 8
  %21 = alloca i32, align 4
  store i64 %0, ptr %8, align 8, !tbaa !5
  store i64 %1, ptr %9, align 8, !tbaa !5
  store i64 %2, ptr %10, align 8, !tbaa !5
  store ptr %3, ptr %11, align 8, !tbaa !9
  store ptr %4, ptr %12, align 8, !tbaa !9
  store ptr %5, ptr %13, align 8, !tbaa !9
  store i32 %6, ptr %14, align 4, !tbaa !11
  call void @llvm.lifetime.start.p0(i64 8, ptr %15) #4
  %22 = load i32, ptr %14, align 4, !tbaa !11
  %23 = call noundef zeroext i1 @_ZN4Simd4Base7PreciseE26SimdSynetCompatibilityType(i32 noundef %22)
  br i1 %23, label %24, label %25

24:                                               ; preds = %7
  br label %29

25:                                               ; preds = %7
  %26 = load i64, ptr %10, align 8, !tbaa !5
  %27 = udiv i64 %26, 2
  %28 = mul i64 %27, 2
  br label %29

29:                                               ; preds = %25, %24
  %30 = phi i64 [ 0, %24 ], [ %28, %25 ]
  store i64 %30, ptr %15, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 8, ptr %16) #4
  store i64 0, ptr %16, align 8, !tbaa !5
  br label %31

31:                                               ; preds = %125, %29
  %32 = load i64, ptr %16, align 8, !tbaa !5
  %33 = load i64, ptr %8, align 8, !tbaa !5
  %34 = icmp ult i64 %32, %33
  br i1 %34, label %36, label %35

35:                                               ; preds = %31
  store i32 2, ptr %17, align 4
  call void @llvm.lifetime.end.p0(i64 8, ptr %16) #4
  br label %128

36:                                               ; preds = %31
  call void @llvm.lifetime.start.p0(i64 8, ptr %18) #4
  store i64 0, ptr %18, align 8, !tbaa !5
  br label %37

37:                                               ; preds = %115, %36
  %38 = load i64, ptr %18, align 8, !tbaa !5
  %39 = load i64, ptr %9, align 8, !tbaa !5
  %40 = icmp ult i64 %38, %39
  br i1 %40, label %42, label %41

41:                                               ; preds = %37
  store i32 5, ptr %17, align 4
  call void @llvm.lifetime.end.p0(i64 8, ptr %18) #4
  br label %118

42:                                               ; preds = %37
  call void @llvm.lifetime.start.p0(i64 8, ptr %19) #4
  %43 = load ptr, ptr %12, align 8, !tbaa !9
  %44 = load i64, ptr %18, align 8, !tbaa !5
  %45 = load i64, ptr %10, align 8, !tbaa !5
  %46 = mul i64 %44, %45
  %47 = getelementptr inbounds i8, ptr %43, i64 %46
  store ptr %47, ptr %19, align 8, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 8, ptr %20) #4
  store i64 0, ptr %20, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %21) #4
  store i32 0, ptr %21, align 4, !tbaa !13
  br label %48

48:                                               ; preds = %83, %42
  %49 = load i64, ptr %20, align 8, !tbaa !5
  %50 = load i64, ptr %15, align 8, !tbaa !5
  %51 = icmp ult i64 %49, %50
  br i1 %51, label %52, label %86

52:                                               ; preds = %48
  %53 = load ptr, ptr %11, align 8, !tbaa !9
  %54 = load i64, ptr %20, align 8, !tbaa !5
  %55 = add i64 %54, 0
  %56 = getelementptr inbounds i8, ptr %53, i64 %55
  %57 = load i8, ptr %56, align 1, !tbaa !15
  %58 = zext i8 %57 to i32
  %59 = load ptr, ptr %19, align 8, !tbaa !9
  %60 = load i64, ptr %20, align 8, !tbaa !5
  %61 = add i64 %60, 0
  %62 = getelementptr inbounds i8, ptr %59, i64 %61
  %63 = load i8, ptr %62, align 1, !tbaa !15
  %64 = sext i8 %63 to i32
  %65 = mul nsw i32 %58, %64
  %66 = load ptr, ptr %11, align 8, !tbaa !9
  %67 = load i64, ptr %20, align 8, !tbaa !5
  %68 = add i64 %67, 1
  %69 = getelementptr inbounds i8, ptr %66, i64 %68
  %70 = load i8, ptr %69, align 1, !tbaa !15
  %71 = zext i8 %70 to i32
  %72 = load ptr, ptr %19, align 8, !tbaa !9
  %73 = load i64, ptr %20, align 8, !tbaa !5
  %74 = add i64 %73, 1
  %75 = getelementptr inbounds i8, ptr %72, i64 %74
  %76 = load i8, ptr %75, align 1, !tbaa !15
  %77 = sext i8 %76 to i32
  %78 = mul nsw i32 %71, %77
  %79 = add nsw i32 %65, %78
  %80 = call noundef i32 @_ZN4Simd4Base13RestrictRangeEiii(i32 noundef %79, i32 noundef -32768, i32 noundef 32767)
  %81 = load i32, ptr %21, align 4, !tbaa !13
  %82 = add nsw i32 %81, %80
  store i32 %82, ptr %21, align 4, !tbaa !13
  br label %83

83:                                               ; preds = %52
  %84 = load i64, ptr %20, align 8, !tbaa !5
  %85 = add i64 %84, 2
  store i64 %85, ptr %20, align 8, !tbaa !5
  br label %48, !llvm.loop !16

86:                                               ; preds = %48
  br label %87

87:                                               ; preds = %107, %86
  %88 = load i64, ptr %20, align 8, !tbaa !5
  %89 = load i64, ptr %10, align 8, !tbaa !5
  %90 = icmp ult i64 %88, %89
  br i1 %90, label %91, label %110

91:                                               ; preds = %87
  %92 = load ptr, ptr %11, align 8, !tbaa !9
  %93 = load i64, ptr %20, align 8, !tbaa !5
  %94 = add i64 %93, 0
  %95 = getelementptr inbounds i8, ptr %92, i64 %94
  %96 = load i8, ptr %95, align 1, !tbaa !15
  %97 = zext i8 %96 to i32
  %98 = load ptr, ptr %19, align 8, !tbaa !9
  %99 = load i64, ptr %20, align 8, !tbaa !5
  %100 = add i64 %99, 0
  %101 = getelementptr inbounds i8, ptr %98, i64 %100
  %102 = load i8, ptr %101, align 1, !tbaa !15
  %103 = sext i8 %102 to i32
  %104 = mul nsw i32 %97, %103
  %105 = load i32, ptr %21, align 4, !tbaa !13
  %106 = add nsw i32 %105, %104
  store i32 %106, ptr %21, align 4, !tbaa !13
  br label %107

107:                                              ; preds = %91
  %108 = load i64, ptr %20, align 8, !tbaa !5
  %109 = add i64 %108, 1
  store i64 %109, ptr %20, align 8, !tbaa !5
  br label %87, !llvm.loop !18

110:                                              ; preds = %87
  %111 = load i32, ptr %21, align 4, !tbaa !13
  %112 = load ptr, ptr %13, align 8, !tbaa !9
  %113 = load i64, ptr %18, align 8, !tbaa !5
  %114 = getelementptr inbounds i32, ptr %112, i64 %113
  store i32 %111, ptr %114, align 4, !tbaa !13
  call void @llvm.lifetime.end.p0(i64 4, ptr %21) #4
  call void @llvm.lifetime.end.p0(i64 8, ptr %20) #4
  call void @llvm.lifetime.end.p0(i64 8, ptr %19) #4
  br label %115

115:                                              ; preds = %110
  %116 = load i64, ptr %18, align 8, !tbaa !5
  %117 = add i64 %116, 1
  store i64 %117, ptr %18, align 8, !tbaa !5
  br label %37, !llvm.loop !19

118:                                              ; preds = %41
  %119 = load i64, ptr %10, align 8, !tbaa !5
  %120 = load ptr, ptr %11, align 8, !tbaa !9
  %121 = getelementptr inbounds i8, ptr %120, i64 %119
  store ptr %121, ptr %11, align 8, !tbaa !9
  %122 = load i64, ptr %9, align 8, !tbaa !5
  %123 = load ptr, ptr %13, align 8, !tbaa !9
  %124 = getelementptr inbounds i32, ptr %123, i64 %122
  store ptr %124, ptr %13, align 8, !tbaa !9
  br label %125

125:                                              ; preds = %118
  %126 = load i64, ptr %16, align 8, !tbaa !5
  %127 = add i64 %126, 1
  store i64 %127, ptr %16, align 8, !tbaa !5
  br label %31, !llvm.loop !20

128:                                              ; preds = %35
  call void @llvm.lifetime.end.p0(i64 8, ptr %15) #4
  ret void
}

; Function Attrs: alwaysinline mustprogress nounwind uwtable
declare dso_local noundef zeroext i1 @_ZN4Simd4Base7PreciseE26SimdSynetCompatibilityType(i32 noundef) #2

; Function Attrs: alwaysinline mustprogress uwtable
declare dso_local noundef i32 @_ZN4Simd4Base13RestrictRangeEiii(i32 noundef, i32 noundef, i32 noundef) #3

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { mustprogress uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { alwaysinline mustprogress nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { alwaysinline mustprogress uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #4 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"long", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"any pointer", !7, i64 0}
!11 = !{!12, !12, i64 0}
!12 = !{!"_ZTS26SimdSynetCompatibilityType", !7, i64 0}
!13 = !{!14, !14, i64 0}
!14 = !{!"int", !7, i64 0}
!15 = !{!7, !7, i64 0}
!16 = distinct !{!16, !17}
!17 = !{!"llvm.loop.mustprogress"}
!18 = distinct !{!18, !17}
!19 = distinct !{!19, !17}
!20 = distinct !{!20, !17}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress uwtable
define dso_local void @_ZN4Simd4Base19SynetInnerProduct8iEmmmPKhPKaPi26SimdSynetCompatibilityType(i64 noundef %0, i64 noundef %1, i64 noundef %2, ptr nocapture noundef readonly %3, ptr nocapture noundef readonly %4, ptr nocapture noundef writeonly %5, i32 noundef %6) local_unnamed_addr #0 {
  %8 = tail call noundef zeroext i1 @_ZN4Simd4Base7PreciseE26SimdSynetCompatibilityType(i32 noundef %6)
  %9 = and i64 %2, -2
  %.not = icmp eq i64 %0, 0
  br i1 %.not, label %._crit_edge72, label %.preheader45.lr.ph

.preheader45.lr.ph:                               ; preds = %7
  %.not87 = icmp eq i64 %1, 0
  %.not88 = icmp eq i64 %2, 0
  br i1 %.not87, label %._crit_edge72, label %.preheader45.lr.ph.split.us

.preheader45.lr.ph.split.us:                      ; preds = %.preheader45.lr.ph
  %10 = icmp eq i64 %9, 0
  %.not4446 = or i1 %8, %10
  br i1 %.not4446, label %.preheader45.lr.ph.split.us.split.us, label %.preheader45.us.preheader

.preheader45.us.preheader:                        ; preds = %.preheader45.lr.ph.split.us
  %11 = add i64 %9, -1
  %12 = and i64 %11, -2
  %13 = add i64 %12, 3
  %umax = tail call i64 @llvm.umax.i64(i64 %2, i64 %13)
  %14 = add i64 %umax, -2
  %15 = sub i64 %14, %12
  %min.iters.check = icmp ult i64 %15, 8
  %n.vec = and i64 %15, -8
  %cmp.n = icmp eq i64 %15, %n.vec
  br label %.preheader45.us

.preheader45.lr.ph.split.us.split.us:             ; preds = %.preheader45.lr.ph.split.us
  br i1 %.not88, label %.preheader45.us.us.preheader, label %.preheader45.us.us.us.preheader

.preheader45.us.us.us.preheader:                  ; preds = %.preheader45.lr.ph.split.us.split.us
  %min.iters.check122 = icmp ult i64 %2, 8
  %n.vec125 = and i64 %2, -8
  %cmp.n137 = icmp eq i64 %n.vec125, %2
  br label %.preheader45.us.us.us

.preheader45.us.us.preheader:                     ; preds = %.preheader45.lr.ph.split.us.split.us
  %16 = mul i64 %1, %0
  %17 = shl i64 %16, 2
  tail call void @llvm.memset.p0.i64(ptr align 4 %5, i8 0, i64 %17, i1 false), !tbaa !5
  br label %._crit_edge72

.preheader45.us.us.us:                            ; preds = %.preheader45.us.us.us.preheader, %._crit_edge57.split.us.split.us.us.us.us
  %.03969.us.us.us = phi ptr [ %45, %._crit_edge57.split.us.split.us.us.us.us ], [ %3, %.preheader45.us.us.us.preheader ]
  %.04168.us.us.us = phi i64 [ %47, %._crit_edge57.split.us.split.us.us.us.us ], [ 0, %.preheader45.us.us.us.preheader ]
  %.04265.us.us.us = phi ptr [ %46, %._crit_edge57.split.us.split.us.us.us.us ], [ %5, %.preheader45.us.us.us.preheader ]
  br label %.preheader.us.us.us.us.us

.preheader.us.us.us.us.us:                        ; preds = %._crit_edge.us.us.us.us.us, %.preheader45.us.us.us
  %.04055.us.us.us.us.us = phi i64 [ 0, %.preheader45.us.us.us ], [ %44, %._crit_edge.us.us.us.us.us ]
  %18 = mul i64 %.04055.us.us.us.us.us, %2
  %19 = getelementptr inbounds i8, ptr %4, i64 %18
  br i1 %min.iters.check122, label %scalar.ph121.preheader, label %vector.body127

vector.body127:                                   ; preds = %.preheader.us.us.us.us.us, %vector.body127
  %index128 = phi i64 [ %index.next135, %vector.body127 ], [ 0, %.preheader.us.us.us.us.us ]
  %vec.phi129 = phi <4 x i32> [ %30, %vector.body127 ], [ zeroinitializer, %.preheader.us.us.us.us.us ]
  %vec.phi130 = phi <4 x i32> [ %31, %vector.body127 ], [ zeroinitializer, %.preheader.us.us.us.us.us ]
  %20 = getelementptr inbounds i8, ptr %.03969.us.us.us, i64 %index128
  %21 = getelementptr inbounds i8, ptr %20, i64 4
  %wide.load131 = load <4 x i8>, ptr %20, align 1, !tbaa !9
  %wide.load132 = load <4 x i8>, ptr %21, align 1, !tbaa !9
  %22 = zext <4 x i8> %wide.load131 to <4 x i32>
  %23 = zext <4 x i8> %wide.load132 to <4 x i32>
  %24 = getelementptr inbounds i8, ptr %19, i64 %index128
  %25 = getelementptr inbounds i8, ptr %24, i64 4
  %wide.load133 = load <4 x i8>, ptr %24, align 1, !tbaa !9
  %wide.load134 = load <4 x i8>, ptr %25, align 1, !tbaa !9
  %26 = sext <4 x i8> %wide.load133 to <4 x i32>
  %27 = sext <4 x i8> %wide.load134 to <4 x i32>
  %28 = mul nsw <4 x i32> %26, %22
  %29 = mul nsw <4 x i32> %27, %23
  %30 = add <4 x i32> %28, %vec.phi129
  %31 = add <4 x i32> %29, %vec.phi130
  %index.next135 = add nuw i64 %index128, 8
  %32 = icmp eq i64 %index.next135, %n.vec125
  br i1 %32, label %middle.block120, label %vector.body127, !llvm.loop !10

middle.block120:                                  ; preds = %vector.body127
  %bin.rdx136 = add <4 x i32> %31, %30
  %33 = tail call i32 @llvm.vector.reduce.add.v4i32(<4 x i32> %bin.rdx136)
  br i1 %cmp.n137, label %._crit_edge.us.us.us.us.us, label %scalar.ph121.preheader

scalar.ph121.preheader:                           ; preds = %middle.block120, %.preheader.us.us.us.us.us
  %.152.us.us.us.us.us.ph = phi i32 [ 0, %.preheader.us.us.us.us.us ], [ %33, %middle.block120 ]
  %.13851.us.us.us.us.us.ph = phi i64 [ 0, %.preheader.us.us.us.us.us ], [ %n.vec125, %middle.block120 ]
  br label %scalar.ph121

scalar.ph121:                                     ; preds = %scalar.ph121.preheader, %scalar.ph121
  %.152.us.us.us.us.us = phi i32 [ %41, %scalar.ph121 ], [ %.152.us.us.us.us.us.ph, %scalar.ph121.preheader ]
  %.13851.us.us.us.us.us = phi i64 [ %42, %scalar.ph121 ], [ %.13851.us.us.us.us.us.ph, %scalar.ph121.preheader ]
  %34 = getelementptr inbounds i8, ptr %.03969.us.us.us, i64 %.13851.us.us.us.us.us
  %35 = load i8, ptr %34, align 1, !tbaa !9
  %36 = zext i8 %35 to i32
  %37 = getelementptr inbounds i8, ptr %19, i64 %.13851.us.us.us.us.us
  %38 = load i8, ptr %37, align 1, !tbaa !9
  %39 = sext i8 %38 to i32
  %40 = mul nsw i32 %39, %36
  %41 = add nsw i32 %40, %.152.us.us.us.us.us
  %42 = add nuw i64 %.13851.us.us.us.us.us, 1
  %exitcond105.not = icmp eq i64 %42, %2
  br i1 %exitcond105.not, label %._crit_edge.us.us.us.us.us, label %scalar.ph121, !llvm.loop !14

._crit_edge.us.us.us.us.us:                       ; preds = %scalar.ph121, %middle.block120
  %.lcssa = phi i32 [ %33, %middle.block120 ], [ %41, %scalar.ph121 ]
  %43 = getelementptr inbounds i32, ptr %.04265.us.us.us, i64 %.04055.us.us.us.us.us
  store i32 %.lcssa, ptr %43, align 4, !tbaa !5
  %44 = add nuw i64 %.04055.us.us.us.us.us, 1
  %exitcond106.not = icmp eq i64 %44, %1
  br i1 %exitcond106.not, label %._crit_edge57.split.us.split.us.us.us.us, label %.preheader.us.us.us.us.us, !llvm.loop !15

._crit_edge57.split.us.split.us.us.us.us:         ; preds = %._crit_edge.us.us.us.us.us
  %45 = getelementptr inbounds i8, ptr %.03969.us.us.us, i64 %2
  %46 = getelementptr inbounds i32, ptr %.04265.us.us.us, i64 %1
  %47 = add nuw i64 %.04168.us.us.us, 1
  %exitcond107.not = icmp eq i64 %47, %0
  br i1 %exitcond107.not, label %._crit_edge72, label %.preheader45.us.us.us, !llvm.loop !16

.preheader45.us:                                  ; preds = %.preheader45.us.preheader, %._crit_edge57.split.split.us75
  %.03969.us = phi ptr [ %98, %._crit_edge57.split.split.us75 ], [ %3, %.preheader45.us.preheader ]
  %.04168.us = phi i64 [ %100, %._crit_edge57.split.split.us75 ], [ 0, %.preheader45.us.preheader ]
  %.04265.us = phi ptr [ %99, %._crit_edge57.split.split.us75 ], [ %5, %.preheader45.us.preheader ]
  br label %.lr.ph.us73

.lr.ph.us73:                                      ; preds = %.preheader45.us, %._crit_edge.us
  %.04055.us74 = phi i64 [ 0, %.preheader45.us ], [ %71, %._crit_edge.us ]
  %48 = mul i64 %.04055.us74, %2
  %49 = getelementptr inbounds i8, ptr %4, i64 %48
  br label %50

50:                                               ; preds = %50, %.lr.ph.us73
  %.048.us = phi i32 [ 0, %.lr.ph.us73 ], [ %68, %50 ]
  %.03747.us = phi i64 [ 0, %.lr.ph.us73 ], [ %69, %50 ]
  %51 = getelementptr inbounds i8, ptr %.03969.us, i64 %.03747.us
  %52 = load i8, ptr %51, align 1, !tbaa !9
  %53 = zext i8 %52 to i32
  %54 = getelementptr inbounds i8, ptr %49, i64 %.03747.us
  %55 = load i8, ptr %54, align 1, !tbaa !9
  %56 = sext i8 %55 to i32
  %57 = mul nsw i32 %56, %53
  %58 = or disjoint i64 %.03747.us, 1
  %59 = getelementptr inbounds i8, ptr %.03969.us, i64 %58
  %60 = load i8, ptr %59, align 1, !tbaa !9
  %61 = zext i8 %60 to i32
  %62 = getelementptr inbounds i8, ptr %49, i64 %58
  %63 = load i8, ptr %62, align 1, !tbaa !9
  %64 = sext i8 %63 to i32
  %65 = mul nsw i32 %64, %61
  %66 = add nsw i32 %65, %57
  %67 = tail call noundef i32 @_ZN4Simd4Base13RestrictRangeEiii(i32 noundef %66, i32 noundef -32768, i32 noundef 32767)
  %68 = add nsw i32 %67, %.048.us
  %69 = add nuw i64 %.03747.us, 2
  %.not89 = icmp ugt i64 %9, %69
  br i1 %.not89, label %50, label %..preheader_crit_edge.split.us, !llvm.loop !17

._crit_edge.us:                                   ; preds = %.lr.ph53.us, %middle.block, %..preheader_crit_edge.split.us
  %.1.lcssa.us = phi i32 [ %68, %..preheader_crit_edge.split.us ], [ %97, %middle.block ], [ %79, %.lr.ph53.us ]
  %70 = getelementptr inbounds i32, ptr %.04265.us, i64 %.04055.us74
  store i32 %.1.lcssa.us, ptr %70, align 4, !tbaa !5
  %71 = add nuw i64 %.04055.us74, 1
  %exitcond.not = icmp eq i64 %71, %1
  br i1 %exitcond.not, label %._crit_edge57.split.split.us75, label %.lr.ph.us73, !llvm.loop !15

.lr.ph53.us:                                      ; preds = %.lr.ph53.us.preheader142, %.lr.ph53.us
  %.152.us = phi i32 [ %79, %.lr.ph53.us ], [ %.152.us.ph, %.lr.ph53.us.preheader142 ]
  %.13851.us = phi i64 [ %80, %.lr.ph53.us ], [ %.13851.us.ph, %.lr.ph53.us.preheader142 ]
  %72 = getelementptr inbounds i8, ptr %.03969.us, i64 %.13851.us
  %73 = load i8, ptr %72, align 1, !tbaa !9
  %74 = zext i8 %73 to i32
  %75 = getelementptr inbounds i8, ptr %49, i64 %.13851.us
  %76 = load i8, ptr %75, align 1, !tbaa !9
  %77 = sext i8 %76 to i32
  %78 = mul nsw i32 %77, %74
  %79 = add nsw i32 %78, %.152.us
  %80 = add nuw i64 %.13851.us, 1
  %81 = icmp ult i64 %80, %2
  br i1 %81, label %.lr.ph53.us, label %._crit_edge.us, !llvm.loop !18

..preheader_crit_edge.split.us:                   ; preds = %50
  %82 = icmp ult i64 %69, %2
  br i1 %82, label %.lr.ph53.us.preheader, label %._crit_edge.us

.lr.ph53.us.preheader:                            ; preds = %..preheader_crit_edge.split.us
  br i1 %min.iters.check, label %.lr.ph53.us.preheader142, label %vector.ph

.lr.ph53.us.preheader142:                         ; preds = %middle.block, %.lr.ph53.us.preheader
  %.152.us.ph = phi i32 [ %68, %.lr.ph53.us.preheader ], [ %97, %middle.block ]
  %.13851.us.ph = phi i64 [ %69, %.lr.ph53.us.preheader ], [ %ind.end, %middle.block ]
  br label %.lr.ph53.us

vector.ph:                                        ; preds = %.lr.ph53.us.preheader
  %ind.end = add i64 %69, %n.vec
  %83 = insertelement <4 x i32> <i32 poison, i32 0, i32 0, i32 0>, i32 %68, i64 0
  br label %vector.body

vector.body:                                      ; preds = %vector.body, %vector.ph
  %index = phi i64 [ 0, %vector.ph ], [ %index.next, %vector.body ]
  %vec.phi = phi <4 x i32> [ %83, %vector.ph ], [ %94, %vector.body ]
  %vec.phi116 = phi <4 x i32> [ zeroinitializer, %vector.ph ], [ %95, %vector.body ]
  %offset.idx = add i64 %69, %index
  %84 = getelementptr inbounds i8, ptr %.03969.us, i64 %offset.idx
  %85 = getelementptr inbounds i8, ptr %84, i64 4
  %wide.load = load <4 x i8>, ptr %84, align 1, !tbaa !9
  %wide.load117 = load <4 x i8>, ptr %85, align 1, !tbaa !9
  %86 = zext <4 x i8> %wide.load to <4 x i32>
  %87 = zext <4 x i8> %wide.load117 to <4 x i32>
  %88 = getelementptr inbounds i8, ptr %49, i64 %offset.idx
  %89 = getelementptr inbounds i8, ptr %88, i64 4
  %wide.load118 = load <4 x i8>, ptr %88, align 1, !tbaa !9
  %wide.load119 = load <4 x i8>, ptr %89, align 1, !tbaa !9
  %90 = sext <4 x i8> %wide.load118 to <4 x i32>
  %91 = sext <4 x i8> %wide.load119 to <4 x i32>
  %92 = mul nsw <4 x i32> %90, %86
  %93 = mul nsw <4 x i32> %91, %87
  %94 = add <4 x i32> %92, %vec.phi
  %95 = add <4 x i32> %93, %vec.phi116
  %index.next = add nuw i64 %index, 8
  %96 = icmp eq i64 %index.next, %n.vec
  br i1 %96, label %middle.block, label %vector.body, !llvm.loop !19

middle.block:                                     ; preds = %vector.body
  %bin.rdx = add <4 x i32> %95, %94
  %97 = tail call i32 @llvm.vector.reduce.add.v4i32(<4 x i32> %bin.rdx)
  br i1 %cmp.n, label %._crit_edge.us, label %.lr.ph53.us.preheader142

._crit_edge57.split.split.us75:                   ; preds = %._crit_edge.us
  %98 = getelementptr inbounds i8, ptr %.03969.us, i64 %2
  %99 = getelementptr inbounds i32, ptr %.04265.us, i64 %1
  %100 = add nuw i64 %.04168.us, 1
  %exitcond99.not = icmp eq i64 %100, %0
  br i1 %exitcond99.not, label %._crit_edge72, label %.preheader45.us, !llvm.loop !16

._crit_edge72:                                    ; preds = %._crit_edge57.split.split.us75, %._crit_edge57.split.us.split.us.us.us.us, %.preheader45.lr.ph, %.preheader45.us.us.preheader, %7
  ret void
}

; Function Attrs: alwaysinline mustprogress nounwind uwtable
declare dso_local noundef zeroext i1 @_ZN4Simd4Base7PreciseE26SimdSynetCompatibilityType(i32 noundef) local_unnamed_addr #1

; Function Attrs: alwaysinline mustprogress uwtable
declare dso_local noundef i32 @_ZN4Simd4Base13RestrictRangeEiii(i32 noundef, i32 noundef, i32 noundef) local_unnamed_addr #2

; Function Attrs: nocallback nofree nounwind willreturn memory(argmem: write)
declare void @llvm.memset.p0.i64(ptr nocapture writeonly, i8, i64, i1 immarg) #3

; Function Attrs: nocallback nofree nosync nounwind speculatable willreturn memory(none)
declare i64 @llvm.umax.i64(i64, i64) #4

; Function Attrs: nocallback nofree nosync nounwind speculatable willreturn memory(none)
declare i32 @llvm.vector.reduce.add.v4i32(<4 x i32>) #4

attributes #0 = { mustprogress uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { alwaysinline mustprogress nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { alwaysinline mustprogress uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nocallback nofree nounwind willreturn memory(argmem: write) }
attributes #4 = { nocallback nofree nosync nounwind speculatable willreturn memory(none) }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C++ TBAA"}
!9 = !{!7, !7, i64 0}
!10 = distinct !{!10, !11, !12, !13}
!11 = !{!"llvm.loop.mustprogress"}
!12 = !{!"llvm.loop.isvectorized", i32 1}
!13 = !{!"llvm.loop.unroll.runtime.disable"}
!14 = distinct !{!14, !11, !13, !12}
!15 = distinct !{!15, !11}
!16 = distinct !{!16, !11}
!17 = distinct !{!17, !11}
!18 = distinct !{!18, !11, !13, !12}
!19 = distinct !{!19, !11, !12, !13}


; Effective O3 passes: BDCEPass,CorrelatedValuePropagationPass,EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,IndVarSimplifyPass,InferFunctionAttrsPass,InstCombinePass,InstSimplifyPass,JumpThreadingPass,LCSSAPass,LICMPass,LoopIdiomRecognizePass,LoopInstSimplifyPass,LoopLoadEliminationPass,LoopRotatePass,LoopSimplifyCFGPass,LoopSimplifyPass,LoopUnrollPass,LoopVectorizePass,PostOrderFunctionAttrsPass,ReassociatePass,SCCPPass,SROAPass,SimplifyCFGPass,TailCallElimPass