; LLVM IR from libxsmm/libxsmm :: src (generator_common_aarch64)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@.str.1 = external hidden unnamed_addr constant [80 x i8], align 1
@.str.8 = external hidden unnamed_addr constant [27 x i8], align 1
@__PRETTY_FUNCTION__.libxsmm_generator_load_2dregblock_aarch64_sve = external hidden unnamed_addr constant [261 x i8], align 1

; Function Attrs: nounwind uwtable
declare dso_local void @libxsmm_generator_vcvt_bf16f32_aarch64_sve(ptr noundef, i32 noundef, i32 noundef) #0

declare void @libxsmm_aarch64_instruction_sve_compute(ptr noundef, i32 noundef, i32 noundef, i32 noundef, i8 noundef zeroext, i32 noundef, i32 noundef, i32 noundef) #1

declare void @libxsmm_aarch64_instruction_alu_compute_imm12(ptr noundef, i32 noundef, i32 noundef, i32 noundef, i32 noundef, i8 noundef zeroext) #1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #2

; Function Attrs: noreturn nounwind
declare void @__assert_fail(ptr noundef, ptr noundef, i32 noundef, ptr noundef) #3

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #2

declare void @libxsmm_aarch64_instruction_sve_move(ptr noundef, i32 noundef, i32 noundef, i32 noundef, i32 noundef, i32 noundef, i32 noundef) #1

declare void @libxsmm_aarch64_instruction_alu_compute_imm64(ptr noundef, i32 noundef, i32 noundef, i32 noundef, i32 noundef, i64 noundef) #1

; Function Attrs: nounwind uwtable
define dso_local void @libxsmm_generator_load_2dregblock_aarch64_sve(ptr noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef %3, i32 noundef %4, i32 noundef %5, i32 noundef %6, i32 noundef %7, i32 noundef %8, i32 noundef %9) #0 {
  %11 = alloca ptr, align 8
  %12 = alloca i32, align 4
  %13 = alloca i32, align 4
  %14 = alloca i32, align 4
  %15 = alloca i32, align 4
  %16 = alloca i32, align 4
  %17 = alloca i32, align 4
  %18 = alloca i32, align 4
  %19 = alloca i32, align 4
  %20 = alloca i32, align 4
  %21 = alloca i32, align 4
  %22 = alloca i32, align 4
  %23 = alloca [2 x i32], align 4
  %24 = alloca i32, align 4
  %25 = alloca i32, align 4
  %26 = alloca i32, align 4
  %27 = alloca i32, align 4
  %28 = alloca i32, align 4
  %29 = alloca i32, align 4
  %30 = alloca i32, align 4
  %31 = alloca i32, align 4
  %32 = alloca i32, align 4
  %33 = alloca i64, align 8
  %34 = alloca i64, align 8
  store ptr %0, ptr %11, align 8, !tbaa !5
  store i32 %1, ptr %12, align 4, !tbaa !9
  store i32 %2, ptr %13, align 4, !tbaa !9
  store i32 %3, ptr %14, align 4, !tbaa !9
  store i32 %4, ptr %15, align 4, !tbaa !9
  store i32 %5, ptr %16, align 4, !tbaa !9
  store i32 %6, ptr %17, align 4, !tbaa !9
  store i32 %7, ptr %18, align 4, !tbaa !9
  store i32 %8, ptr %19, align 4, !tbaa !9
  store i32 %9, ptr %20, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 4, ptr %21) #5
  store i32 0, ptr %21, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 4, ptr %22) #5
  store i32 0, ptr %22, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 8, ptr %23) #5
  call void @llvm.memset.p0.i64(ptr align 4 %23, i8 0, i64 8, i1 false)
  call void @llvm.lifetime.start.p0(i64 4, ptr %24) #5
  store i32 0, ptr %24, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 4, ptr %25) #5
  store i32 0, ptr %25, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 4, ptr %26) #5
  store i32 0, ptr %26, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 4, ptr %27) #5
  store i32 0, ptr %27, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 4, ptr %28) #5
  %35 = load i32, ptr %12, align 4, !tbaa !9
  %36 = icmp eq i32 0, %35
  br i1 %36, label %37, label %38

37:                                               ; preds = %10
  br label %118

38:                                               ; preds = %10
  %39 = load i32, ptr %12, align 4, !tbaa !9
  %40 = icmp eq i32 1, %39
  br i1 %40, label %41, label %42

41:                                               ; preds = %38
  br label %116

42:                                               ; preds = %38
  %43 = load i32, ptr %12, align 4, !tbaa !9
  %44 = icmp eq i32 2, %43
  br i1 %44, label %45, label %46

45:                                               ; preds = %42
  br label %114

46:                                               ; preds = %42
  %47 = load i32, ptr %12, align 4, !tbaa !9
  %48 = icmp eq i32 3, %47
  br i1 %48, label %49, label %50

49:                                               ; preds = %46
  br label %112

50:                                               ; preds = %46
  %51 = load i32, ptr %12, align 4, !tbaa !9
  %52 = icmp eq i32 4, %51
  br i1 %52, label %53, label %54

53:                                               ; preds = %50
  br label %110

54:                                               ; preds = %50
  %55 = load i32, ptr %12, align 4, !tbaa !9
  %56 = icmp eq i32 5, %55
  br i1 %56, label %57, label %58

57:                                               ; preds = %54
  br label %108

58:                                               ; preds = %54
  %59 = load i32, ptr %12, align 4, !tbaa !9
  %60 = icmp eq i32 6, %59
  br i1 %60, label %61, label %62

61:                                               ; preds = %58
  br label %106

62:                                               ; preds = %58
  %63 = load i32, ptr %12, align 4, !tbaa !9
  %64 = icmp eq i32 7, %63
  br i1 %64, label %65, label %66

65:                                               ; preds = %62
  br label %104

66:                                               ; preds = %62
  %67 = load i32, ptr %12, align 4, !tbaa !9
  %68 = icmp eq i32 8, %67
  br i1 %68, label %69, label %70

69:                                               ; preds = %66
  br label %102

70:                                               ; preds = %66
  %71 = load i32, ptr %12, align 4, !tbaa !9
  %72 = icmp eq i32 9, %71
  br i1 %72, label %73, label %74

73:                                               ; preds = %70
  br label %100

74:                                               ; preds = %70
  %75 = load i32, ptr %12, align 4, !tbaa !9
  %76 = icmp eq i32 10, %75
  br i1 %76, label %77, label %78

77:                                               ; preds = %74
  br label %98

78:                                               ; preds = %74
  %79 = load i32, ptr %12, align 4, !tbaa !9
  %80 = icmp eq i32 11, %79
  br i1 %80, label %81, label %82

81:                                               ; preds = %78
  br label %96

82:                                               ; preds = %78
  %83 = load i32, ptr %12, align 4, !tbaa !9
  %84 = icmp eq i32 12, %83
  br i1 %84, label %85, label %86

85:                                               ; preds = %82
  br label %94

86:                                               ; preds = %82
  %87 = load i32, ptr %12, align 4, !tbaa !9
  %88 = icmp eq i32 13, %87
  br i1 %88, label %89, label %90

89:                                               ; preds = %86
  br label %92

90:                                               ; preds = %86
  call void @__assert_fail(ptr noundef @.str.8, ptr noundef @.str.1, i32 noundef 842, ptr noundef @__PRETTY_FUNCTION__.libxsmm_generator_load_2dregblock_aarch64_sve) #6
  unreachable

91:                                               ; No predecessors!
  br label %92

92:                                               ; preds = %91, %89
  %93 = phi i32 [ 1, %89 ], [ 0, %91 ]
  br label %94

94:                                               ; preds = %92, %85
  %95 = phi i32 [ 1, %85 ], [ %93, %92 ]
  br label %96

96:                                               ; preds = %94, %81
  %97 = phi i32 [ 2, %81 ], [ %95, %94 ]
  br label %98

98:                                               ; preds = %96, %77
  %99 = phi i32 [ 2, %77 ], [ %97, %96 ]
  br label %100

100:                                              ; preds = %98, %73
  %101 = phi i32 [ 4, %73 ], [ %99, %98 ]
  br label %102

102:                                              ; preds = %100, %69
  %103 = phi i32 [ 4, %69 ], [ %101, %100 ]
  br label %104

104:                                              ; preds = %102, %65
  %105 = phi i32 [ 8, %65 ], [ %103, %102 ]
  br label %106

106:                                              ; preds = %104, %61
  %107 = phi i32 [ 8, %61 ], [ %105, %104 ]
  br label %108

108:                                              ; preds = %106, %57
  %109 = phi i32 [ 1, %57 ], [ %107, %106 ]
  br label %110

110:                                              ; preds = %108, %53
  %111 = phi i32 [ 1, %53 ], [ %109, %108 ]
  br label %112

112:                                              ; preds = %110, %49
  %113 = phi i32 [ 2, %49 ], [ %111, %110 ]
  br label %114

114:                                              ; preds = %112, %45
  %115 = phi i32 [ 2, %45 ], [ %113, %112 ]
  br label %116

116:                                              ; preds = %114, %41
  %117 = phi i32 [ 4, %41 ], [ %115, %114 ]
  br label %118

118:                                              ; preds = %116, %37
  %119 = phi i32 [ 8, %37 ], [ %117, %116 ]
  store i32 %119, ptr %28, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 4, ptr %29) #5
  %120 = load i32, ptr %12, align 4, !tbaa !9
  %121 = icmp eq i32 2, %120
  %122 = zext i1 %121 to i64
  %123 = select i1 %121, i32 2, i32 127
  store i32 %123, ptr %29, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 4, ptr %30) #5
  %124 = load i32, ptr %12, align 4, !tbaa !9
  %125 = icmp eq i32 2, %124
  %126 = zext i1 %125 to i64
  %127 = select i1 %125, i32 -1532977018, i32 -2055192570
  store i32 %127, ptr %30, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 4, ptr %31) #5
  %128 = load i32, ptr %12, align 4, !tbaa !9
  %129 = icmp eq i32 2, %128
  %130 = zext i1 %129 to i64
  %131 = select i1 %129, i32 -1532977018, i32 -1522491258
  store i32 %131, ptr %31, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 4, ptr %32) #5
  %132 = load i32, ptr %12, align 4, !tbaa !9
  %133 = icmp eq i32 2, %132
  %134 = zext i1 %133 to i64
  %135 = select i1 %133, i32 4, i32 1
  store i32 %135, ptr %32, align 4, !tbaa !9
  %136 = load i32, ptr %17, align 4, !tbaa !9
  %137 = load i32, ptr %15, align 4, !tbaa !9
  %138 = udiv i32 %136, %137
  %139 = getelementptr inbounds [2 x i32], ptr %23, i64 0, i64 0
  store i32 %138, ptr %139, align 4, !tbaa !9
  %140 = load i32, ptr %17, align 4, !tbaa !9
  %141 = load i32, ptr %15, align 4, !tbaa !9
  %142 = urem i32 %140, %141
  store i32 %142, ptr %27, align 4, !tbaa !9
  %143 = load i32, ptr %27, align 4, !tbaa !9
  %144 = icmp ugt i32 %143, 0
  %145 = zext i1 %144 to i32
  %146 = getelementptr inbounds [2 x i32], ptr %23, i64 0, i64 1
  store i32 %145, ptr %146, align 4, !tbaa !9
  %147 = getelementptr inbounds [2 x i32], ptr %23, i64 0, i64 0
  %148 = load i32, ptr %147, align 4, !tbaa !9
  %149 = getelementptr inbounds [2 x i32], ptr %23, i64 0, i64 1
  %150 = load i32, ptr %149, align 4, !tbaa !9
  %151 = add i32 %148, %150
  store i32 %151, ptr %24, align 4, !tbaa !9
  %152 = getelementptr inbounds [2 x i32], ptr %23, i64 0, i64 0
  %153 = load i32, ptr %152, align 4, !tbaa !9
  %154 = load i32, ptr %15, align 4, !tbaa !9
  %155 = mul i32 %153, %154
  %156 = load i32, ptr %28, align 4, !tbaa !9
  %157 = mul i32 %155, %156
  store i32 %157, ptr %25, align 4, !tbaa !9
  %158 = load i32, ptr %16, align 4, !tbaa !9
  %159 = load i32, ptr %18, align 4, !tbaa !9
  %160 = load i32, ptr %24, align 4, !tbaa !9
  %161 = mul i32 %159, %160
  %162 = sub i32 %158, %161
  store i32 %162, ptr %26, align 4, !tbaa !9
  %163 = load i32, ptr %20, align 4, !tbaa !9
  %164 = icmp eq i32 %163, 0
  br i1 %164, label %165, label %293

165:                                              ; preds = %118
  call void @llvm.lifetime.start.p0(i64 8, ptr %33) #5
  store i64 0, ptr %33, align 8, !tbaa !11
  store i32 0, ptr %21, align 4, !tbaa !9
  br label %166

166:                                              ; preds = %277, %165
  %167 = load i32, ptr %21, align 4, !tbaa !9
  %168 = load i32, ptr %18, align 4, !tbaa !9
  %169 = icmp ult i32 %167, %168
  br i1 %169, label %170, label %280

170:                                              ; preds = %166
  call void @llvm.lifetime.start.p0(i64 8, ptr %34) #5
  store i64 0, ptr %34, align 8, !tbaa !11
  store i32 0, ptr %22, align 4, !tbaa !9
  br label %171

171:                                              ; preds = %223, %170
  %172 = load i32, ptr %22, align 4, !tbaa !9
  %173 = getelementptr inbounds [2 x i32], ptr %23, i64 0, i64 0
  %174 = load i32, ptr %173, align 4, !tbaa !9
  %175 = icmp ult i32 %172, %174
  br i1 %175, label %176, label %226

176:                                              ; preds = %171
  %177 = load ptr, ptr %11, align 8, !tbaa !5
  %178 = load i32, ptr %30, align 4, !tbaa !9
  %179 = load i32, ptr %13, align 4, !tbaa !9
  %180 = load i32, ptr %26, align 4, !tbaa !9
  %181 = load i32, ptr %24, align 4, !tbaa !9
  %182 = load i32, ptr %21, align 4, !tbaa !9
  %183 = mul i32 %181, %182
  %184 = add i32 %180, %183
  %185 = load i32, ptr %22, align 4, !tbaa !9
  %186 = add i32 %184, %185
  %187 = load i32, ptr %29, align 4, !tbaa !9
  call void @libxsmm_aarch64_instruction_sve_move(ptr noundef %177, i32 noundef %178, i32 noundef %179, i32 noundef 127, i32 noundef 0, i32 noundef %186, i32 noundef %187)
  %188 = load i32, ptr %12, align 4, !tbaa !9
  %189 = icmp eq i32 2, %188
  br i1 %189, label %190, label %199

190:                                              ; preds = %176
  %191 = load ptr, ptr %11, align 8, !tbaa !5
  %192 = load i32, ptr %26, align 4, !tbaa !9
  %193 = load i32, ptr %24, align 4, !tbaa !9
  %194 = load i32, ptr %21, align 4, !tbaa !9
  %195 = mul i32 %193, %194
  %196 = add i32 %192, %195
  %197 = load i32, ptr %22, align 4, !tbaa !9
  %198 = add i32 %196, %197
  call void @libxsmm_generator_vcvt_bf16f32_aarch64_sve(ptr noundef %191, i32 noundef %198, i32 noundef 127)
  br label %199

199:                                              ; preds = %190, %176
  %200 = getelementptr inbounds [2 x i32], ptr %23, i64 0, i64 1
  %201 = load i32, ptr %200, align 4, !tbaa !9
  %202 = icmp ne i32 %201, 0
  br i1 %202, label %209, label %203

203:                                              ; preds = %199
  %204 = load i32, ptr %22, align 4, !tbaa !9
  %205 = getelementptr inbounds [2 x i32], ptr %23, i64 0, i64 0
  %206 = load i32, ptr %205, align 4, !tbaa !9
  %207 = sub i32 %206, 1
  %208 = icmp ne i32 %204, %207
  br i1 %208, label %209, label %216

209:                                              ; preds = %203, %199
  %210 = load ptr, ptr %11, align 8, !tbaa !5
  %211 = load i32, ptr %13, align 4, !tbaa !9
  %212 = load i32, ptr %13, align 4, !tbaa !9
  %213 = load i32, ptr %15, align 4, !tbaa !9
  %214 = load i32, ptr %28, align 4, !tbaa !9
  %215 = mul i32 %213, %214
  call void @libxsmm_aarch64_instruction_alu_compute_imm12(ptr noundef %210, i32 noundef 285212678, i32 noundef %211, i32 noundef %212, i32 noundef %215, i8 noundef zeroext 0)
  br label %222

216:                                              ; preds = %203
  %217 = load i32, ptr %15, align 4, !tbaa !9
  %218 = zext i32 %217 to i64
  %219 = load i32, ptr %28, align 4, !tbaa !9
  %220 = zext i32 %219 to i64
  %221 = mul nsw i64 %218, %220
  store i64 %221, ptr %34, align 8, !tbaa !11
  br label %222

222:                                              ; preds = %216, %209
  br label %223

223:                                              ; preds = %222
  %224 = load i32, ptr %22, align 4, !tbaa !9
  %225 = add i32 %224, 1
  store i32 %225, ptr %22, align 4, !tbaa !9
  br label %171, !llvm.loop !13

226:                                              ; preds = %171
  %227 = getelementptr inbounds [2 x i32], ptr %23, i64 0, i64 1
  %228 = load i32, ptr %227, align 4, !tbaa !9
  %229 = icmp ne i32 %228, 0
  br i1 %229, label %230, label %256

230:                                              ; preds = %226
  %231 = load ptr, ptr %11, align 8, !tbaa !5
  %232 = load i32, ptr %31, align 4, !tbaa !9
  %233 = load i32, ptr %13, align 4, !tbaa !9
  %234 = load i32, ptr %26, align 4, !tbaa !9
  %235 = load i32, ptr %24, align 4, !tbaa !9
  %236 = load i32, ptr %21, align 4, !tbaa !9
  %237 = mul i32 %235, %236
  %238 = add i32 %234, %237
  %239 = getelementptr inbounds [2 x i32], ptr %23, i64 0, i64 0
  %240 = load i32, ptr %239, align 4, !tbaa !9
  %241 = add i32 %238, %240
  %242 = load i32, ptr %32, align 4, !tbaa !9
  call void @libxsmm_aarch64_instruction_sve_move(ptr noundef %231, i32 noundef %232, i32 noundef %233, i32 noundef 127, i32 noundef 0, i32 noundef %241, i32 noundef %242)
  %243 = load i32, ptr %12, align 4, !tbaa !9
  %244 = icmp eq i32 2, %243
  br i1 %244, label %245, label %255

245:                                              ; preds = %230
  %246 = load ptr, ptr %11, align 8, !tbaa !5
  %247 = load i32, ptr %26, align 4, !tbaa !9
  %248 = load i32, ptr %24, align 4, !tbaa !9
  %249 = load i32, ptr %21, align 4, !tbaa !9
  %250 = mul i32 %248, %249
  %251 = add i32 %247, %250
  %252 = getelementptr inbounds [2 x i32], ptr %23, i64 0, i64 0
  %253 = load i32, ptr %252, align 4, !tbaa !9
  %254 = add i32 %251, %253
  call void @libxsmm_generator_vcvt_bf16f32_aarch64_sve(ptr noundef %246, i32 noundef %254, i32 noundef 127)
  br label %255

255:                                              ; preds = %245, %230
  br label %256

256:                                              ; preds = %255, %226
  %257 = load i32, ptr %19, align 4, !tbaa !9
  %258 = zext i32 %257 to i64
  %259 = load i32, ptr %25, align 4, !tbaa !9
  %260 = zext i32 %259 to i64
  %261 = sub nsw i64 %258, %260
  %262 = load i64, ptr %34, align 8, !tbaa !11
  %263 = add i64 %262, %261
  store i64 %263, ptr %34, align 8, !tbaa !11
  %264 = load i32, ptr %21, align 4, !tbaa !9
  %265 = load i32, ptr %18, align 4, !tbaa !9
  %266 = sub i32 %265, 1
  %267 = icmp ne i32 %264, %266
  br i1 %267, label %268, label %274

268:                                              ; preds = %256
  %269 = load ptr, ptr %11, align 8, !tbaa !5
  %270 = load i32, ptr %13, align 4, !tbaa !9
  %271 = load i32, ptr %14, align 4, !tbaa !9
  %272 = load i32, ptr %13, align 4, !tbaa !9
  %273 = load i64, ptr %34, align 8, !tbaa !11
  call void @libxsmm_aarch64_instruction_alu_compute_imm64(ptr noundef %269, i32 noundef 4096, i32 noundef %270, i32 noundef %271, i32 noundef %272, i64 noundef %273)
  br label %276

274:                                              ; preds = %256
  %275 = load i64, ptr %34, align 8, !tbaa !11
  store i64 %275, ptr %33, align 8, !tbaa !11
  br label %276

276:                                              ; preds = %274, %268
  call void @llvm.lifetime.end.p0(i64 8, ptr %34) #5
  br label %277

277:                                              ; preds = %276
  %278 = load i32, ptr %21, align 4, !tbaa !9
  %279 = add i32 %278, 1
  store i32 %279, ptr %21, align 4, !tbaa !9
  br label %166, !llvm.loop !15

280:                                              ; preds = %166
  %281 = load i32, ptr %19, align 4, !tbaa !9
  %282 = zext i32 %281 to i64
  %283 = load i32, ptr %18, align 4, !tbaa !9
  %284 = zext i32 %283 to i64
  %285 = mul nsw i64 %282, %284
  %286 = load i64, ptr %33, align 8, !tbaa !11
  %287 = sub i64 %285, %286
  store i64 %287, ptr %33, align 8, !tbaa !11
  %288 = load ptr, ptr %11, align 8, !tbaa !5
  %289 = load i32, ptr %13, align 4, !tbaa !9
  %290 = load i32, ptr %14, align 4, !tbaa !9
  %291 = load i32, ptr %13, align 4, !tbaa !9
  %292 = load i64, ptr %33, align 8, !tbaa !11
  call void @libxsmm_aarch64_instruction_alu_compute_imm64(ptr noundef %288, i32 noundef 4097, i32 noundef %289, i32 noundef %290, i32 noundef %291, i64 noundef %292)
  call void @llvm.lifetime.end.p0(i64 8, ptr %33) #5
  br label %334

293:                                              ; preds = %118
  store i32 0, ptr %21, align 4, !tbaa !9
  br label %294

294:                                              ; preds = %330, %293
  %295 = load i32, ptr %21, align 4, !tbaa !9
  %296 = load i32, ptr %18, align 4, !tbaa !9
  %297 = icmp ult i32 %295, %296
  br i1 %297, label %298, label %333

298:                                              ; preds = %294
  store i32 0, ptr %22, align 4, !tbaa !9
  br label %299

299:                                              ; preds = %326, %298
  %300 = load i32, ptr %22, align 4, !tbaa !9
  %301 = load i32, ptr %24, align 4, !tbaa !9
  %302 = icmp ult i32 %300, %301
  br i1 %302, label %303, label %329

303:                                              ; preds = %299
  %304 = load ptr, ptr %11, align 8, !tbaa !5
  %305 = load i32, ptr %26, align 4, !tbaa !9
  %306 = load i32, ptr %24, align 4, !tbaa !9
  %307 = load i32, ptr %21, align 4, !tbaa !9
  %308 = mul i32 %306, %307
  %309 = add i32 %305, %308
  %310 = load i32, ptr %22, align 4, !tbaa !9
  %311 = add i32 %309, %310
  %312 = load i32, ptr %26, align 4, !tbaa !9
  %313 = load i32, ptr %24, align 4, !tbaa !9
  %314 = load i32, ptr %21, align 4, !tbaa !9
  %315 = mul i32 %313, %314
  %316 = add i32 %312, %315
  %317 = load i32, ptr %22, align 4, !tbaa !9
  %318 = add i32 %316, %317
  %319 = load i32, ptr %26, align 4, !tbaa !9
  %320 = load i32, ptr %24, align 4, !tbaa !9
  %321 = load i32, ptr %21, align 4, !tbaa !9
  %322 = mul i32 %320, %321
  %323 = add i32 %319, %322
  %324 = load i32, ptr %22, align 4, !tbaa !9
  %325 = add i32 %323, %324
  call void @libxsmm_aarch64_instruction_sve_compute(ptr noundef %304, i32 noundef 77606915, i32 noundef %311, i32 noundef %318, i8 noundef zeroext -1, i32 noundef %325, i32 noundef 127, i32 noundef 3)
  br label %326

326:                                              ; preds = %303
  %327 = load i32, ptr %22, align 4, !tbaa !9
  %328 = add i32 %327, 1
  store i32 %328, ptr %22, align 4, !tbaa !9
  br label %299, !llvm.loop !16

329:                                              ; preds = %299
  br label %330

330:                                              ; preds = %329
  %331 = load i32, ptr %21, align 4, !tbaa !9
  %332 = add i32 %331, 1
  store i32 %332, ptr %21, align 4, !tbaa !9
  br label %294, !llvm.loop !17

333:                                              ; preds = %294
  br label %334

334:                                              ; preds = %333, %280
  call void @llvm.lifetime.end.p0(i64 4, ptr %32) #5
  call void @llvm.lifetime.end.p0(i64 4, ptr %31) #5
  call void @llvm.lifetime.end.p0(i64 4, ptr %30) #5
  call void @llvm.lifetime.end.p0(i64 4, ptr %29) #5
  call void @llvm.lifetime.end.p0(i64 4, ptr %28) #5
  call void @llvm.lifetime.end.p0(i64 4, ptr %27) #5
  call void @llvm.lifetime.end.p0(i64 4, ptr %26) #5
  call void @llvm.lifetime.end.p0(i64 4, ptr %25) #5
  call void @llvm.lifetime.end.p0(i64 4, ptr %24) #5
  call void @llvm.lifetime.end.p0(i64 8, ptr %23) #5
  call void @llvm.lifetime.end.p0(i64 4, ptr %22) #5
  call void @llvm.lifetime.end.p0(i64 4, ptr %21) #5
  ret void
}

; Function Attrs: nocallback nofree nounwind willreturn memory(argmem: write)
declare void @llvm.memset.p0.i64(ptr nocapture writeonly, i8, i64, i1 immarg) #4

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #3 = { noreturn nounwind "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #4 = { nocallback nofree nounwind willreturn memory(argmem: write) }
attributes #5 = { nounwind }
attributes #6 = { noreturn nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}
!11 = !{!12, !12, i64 0}
!12 = !{!"long long", !7, i64 0}
!13 = distinct !{!13, !14}
!14 = !{!"llvm.loop.mustprogress"}
!15 = distinct !{!15, !14}
!16 = distinct !{!16, !14}
!17 = distinct !{!17, !14}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@.str.1 = external hidden unnamed_addr constant [80 x i8], align 1
@.str.8 = external hidden unnamed_addr constant [27 x i8], align 1
@__PRETTY_FUNCTION__.libxsmm_generator_load_2dregblock_aarch64_sve = external hidden unnamed_addr constant [261 x i8], align 1
@switch.table.libxsmm_generator_load_2dregblock_aarch64_sve = private unnamed_addr constant [11 x i32] [i32 2, i32 2, i32 1, i32 2, i32 8, i32 2, i32 4, i32 2, i32 2, i32 2, i32 1], align 4

; Function Attrs: nounwind uwtable
declare dso_local void @libxsmm_generator_vcvt_bf16f32_aarch64_sve(ptr noundef, i32 noundef, i32 noundef) local_unnamed_addr #0

declare void @libxsmm_aarch64_instruction_sve_compute(ptr noundef, i32 noundef, i32 noundef, i32 noundef, i8 noundef zeroext, i32 noundef, i32 noundef, i32 noundef) local_unnamed_addr #1

declare void @libxsmm_aarch64_instruction_alu_compute_imm12(ptr noundef, i32 noundef, i32 noundef, i32 noundef, i32 noundef, i8 noundef zeroext) local_unnamed_addr #1

; Function Attrs: noreturn nounwind
declare void @__assert_fail(ptr noundef, ptr noundef, i32 noundef, ptr noundef) local_unnamed_addr #2

declare void @libxsmm_aarch64_instruction_sve_move(ptr noundef, i32 noundef, i32 noundef, i32 noundef, i32 noundef, i32 noundef, i32 noundef) local_unnamed_addr #1

declare void @libxsmm_aarch64_instruction_alu_compute_imm64(ptr noundef, i32 noundef, i32 noundef, i32 noundef, i32 noundef, i64 noundef) local_unnamed_addr #1

; Function Attrs: nounwind uwtable
define dso_local void @libxsmm_generator_load_2dregblock_aarch64_sve(ptr noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef %3, i32 noundef %4, i32 noundef %5, i32 noundef %6, i32 noundef %7, i32 noundef %8, i32 noundef %9) local_unnamed_addr #0 {
  switch i32 %1, label %11 [
    i32 0, label %16
    i32 1, label %.fold.split
  ]

11:                                               ; preds = %10
  %12 = and i32 %1, -2
  %switch.tableidx = add i32 %12, -2
  %13 = icmp ult i32 %switch.tableidx, 11
  br i1 %13, label %switch.hole_check, label %14

14:                                               ; preds = %switch.hole_check, %11
  tail call void @__assert_fail(ptr noundef nonnull @.str.8, ptr noundef nonnull @.str.1, i32 noundef 842, ptr noundef nonnull @__PRETTY_FUNCTION__.libxsmm_generator_load_2dregblock_aarch64_sve) #3
  unreachable

.fold.split:                                      ; preds = %10
  br label %16

switch.hole_check:                                ; preds = %11
  %switch.maskindex = trunc nuw i32 %switch.tableidx to i16
  %switch.shifted = lshr i16 1365, %switch.maskindex
  %switch.lobit = trunc i16 %switch.shifted to i1
  br i1 %switch.lobit, label %switch.lookup, label %14

switch.lookup:                                    ; preds = %switch.hole_check
  %15 = zext nneg i32 %switch.tableidx to i64
  %switch.gep = getelementptr inbounds [11 x i32], ptr @switch.table.libxsmm_generator_load_2dregblock_aarch64_sve, i64 0, i64 %15
  %switch.load = load i32, ptr %switch.gep, align 4
  br label %16

16:                                               ; preds = %switch.lookup, %10, %.fold.split
  %17 = phi i32 [ 8, %10 ], [ 4, %.fold.split ], [ %switch.load, %switch.lookup ]
  %18 = icmp eq i32 %1, 2
  %19 = select i1 %18, i32 2, i32 127
  %20 = select i1 %18, i32 -1532977018, i32 -2055192570
  %21 = select i1 %18, i32 -1532977018, i32 -1522491258
  %22 = select i1 %18, i32 4, i32 1
  %23 = udiv i32 %6, %4
  %24 = urem i32 %6, %4
  %25 = icmp ne i32 %24, 0
  %26 = zext i1 %25 to i32
  %27 = add i32 %23, %26
  %28 = mul i32 %17, %4
  %29 = mul i32 %28, %23
  %30 = mul i32 %27, %7
  %31 = sub i32 %5, %30
  %32 = icmp eq i32 %9, 0
  %.not185 = icmp eq i32 %7, 0
  br i1 %32, label %.preheader147, label %.preheader149

.preheader149:                                    ; preds = %16
  %.not184 = icmp eq i32 %27, 0
  %or.cond = or i1 %.not185, %.not184
  br i1 %or.cond, label %.loopexit, label %.preheader148.us

.preheader148.us:                                 ; preds = %.preheader149, %._crit_edge.us
  %.1131151.us = phi i32 [ %39, %._crit_edge.us ], [ 0, %.preheader149 ]
  %33 = mul i32 %.1131151.us, %27
  %34 = add i32 %33, %31
  br label %35

35:                                               ; preds = %.preheader148.us, %35
  %.1133150.us = phi i32 [ 0, %.preheader148.us ], [ %37, %35 ]
  %36 = add i32 %34, %.1133150.us
  tail call void @libxsmm_aarch64_instruction_sve_compute(ptr noundef %0, i32 noundef 77606915, i32 noundef %36, i32 noundef %36, i8 noundef zeroext -1, i32 noundef %36, i32 noundef 127, i32 noundef 3) #4
  %37 = add nuw i32 %.1133150.us, 1
  %38 = icmp ult i32 %37, %27
  br i1 %38, label %35, label %._crit_edge.us, !llvm.loop !5

._crit_edge.us:                                   ; preds = %35
  %39 = add nuw i32 %.1131151.us, 1
  %exitcond.not = icmp eq i32 %39, %7
  br i1 %exitcond.not, label %.loopexit, label %.preheader148.us, !llvm.loop !7

.preheader147:                                    ; preds = %16
  br i1 %.not185, label %.preheader147.._crit_edge163_crit_edge, label %.preheader.lr.ph

.preheader147.._crit_edge163_crit_edge:           ; preds = %.preheader147
  %.pre = zext i32 %8 to i64
  br label %._crit_edge163

.preheader.lr.ph:                                 ; preds = %.preheader147
  %.not186 = icmp ugt i32 %4, %6
  %40 = add i32 %23, -1
  %41 = zext i32 %4 to i64
  %42 = zext nneg i32 %17 to i64
  %43 = mul nuw nsw i64 %42, %41
  %44 = add i32 %31, %23
  %45 = zext i32 %8 to i64
  %46 = zext i32 %29 to i64
  %47 = sub nsw i64 %45, %46
  %48 = add i32 %7, -1
  br i1 %.not186, label %.preheader.lr.ph.split, label %.preheader.us

.preheader.us:                                    ; preds = %.preheader.lr.ph, %57
  %.0128162.us = phi i64 [ %.1129.us, %57 ], [ 0, %.preheader.lr.ph ]
  %.0130161.us = phi i32 [ %58, %57 ], [ 0, %.preheader.lr.ph ]
  %49 = mul i32 %.0130161.us, %27
  %50 = add i32 %49, %31
  br i1 %18, label %.lr.ph.split.us.us, label %.lr.ph.split.us171

51:                                               ; preds = %._crit_edge.us172
  %52 = add i32 %44, %49
  tail call void @libxsmm_aarch64_instruction_sve_move(ptr noundef %0, i32 noundef %21, i32 noundef %2, i32 noundef 127, i32 noundef 0, i32 noundef %52, i32 noundef %22) #4
  br i1 %18, label %53, label %54

53:                                               ; preds = %51
  tail call void @libxsmm_generator_vcvt_bf16f32_aarch64_sve(ptr noundef %0, i32 noundef %52, i32 noundef 127)
  br label %54

54:                                               ; preds = %53, %51, %._crit_edge.us172
  %55 = add nsw i64 %.us-phi.us, %47
  %.not.us = icmp eq i32 %.0130161.us, %48
  br i1 %.not.us, label %57, label %56

56:                                               ; preds = %54
  tail call void @libxsmm_aarch64_instruction_alu_compute_imm64(ptr noundef %0, i32 noundef 4096, i32 noundef %2, i32 noundef %3, i32 noundef %2, i64 noundef %55) #4
  br label %57

57:                                               ; preds = %56, %54
  %.1129.us = phi i64 [ %.0128162.us, %56 ], [ %55, %54 ]
  %58 = add nuw i32 %.0130161.us, 1
  %exitcond193.not = icmp eq i32 %58, %7
  br i1 %exitcond193.not, label %._crit_edge163, label %.preheader.us, !llvm.loop !8

.lr.ph.split.split.us173:                         ; preds = %.lr.ph.split.us171, %61
  %.0153.us165 = phi i64 [ %.1.us168, %61 ], [ 0, %.lr.ph.split.us171 ]
  %.0132152.us166 = phi i32 [ %62, %61 ], [ 0, %.lr.ph.split.us171 ]
  %59 = add i32 %50, %.0132152.us166
  tail call void @libxsmm_aarch64_instruction_sve_move(ptr noundef %0, i32 noundef %20, i32 noundef %2, i32 noundef 127, i32 noundef 0, i32 noundef %59, i32 noundef %19) #4
  %.not140.us167.not = icmp eq i32 %.0132152.us166, %40
  br i1 %.not140.us167.not, label %61, label %60

60:                                               ; preds = %.lr.ph.split.split.us173
  tail call void @libxsmm_aarch64_instruction_alu_compute_imm12(ptr noundef %0, i32 noundef 285212678, i32 noundef %2, i32 noundef %2, i32 noundef %28, i8 noundef zeroext 0) #4
  br label %61

61:                                               ; preds = %.lr.ph.split.split.us173, %60
  %.1.us168 = phi i64 [ %.0153.us165, %60 ], [ %43, %.lr.ph.split.split.us173 ]
  %62 = add nuw i32 %.0132152.us166, 1
  %63 = icmp ult i32 %62, %23
  br i1 %63, label %.lr.ph.split.split.us173, label %._crit_edge.us172, !llvm.loop !9

.lr.ph.split.us171:                               ; preds = %.preheader.us
  br i1 %25, label %.lr.ph.split.split.us.us, label %.lr.ph.split.split.us173

._crit_edge.us172:                                ; preds = %61, %.lr.ph.split.split.us.us, %66
  %.us-phi.us = phi i64 [ %.1.us.us, %66 ], [ 0, %.lr.ph.split.split.us.us ], [ %.1.us168, %61 ]
  br i1 %25, label %51, label %54

.lr.ph.split.us.us:                               ; preds = %.preheader.us, %66
  %.0153.us.us = phi i64 [ %.1.us.us, %66 ], [ 0, %.preheader.us ]
  %.0132152.us.us = phi i32 [ %67, %66 ], [ 0, %.preheader.us ]
  %64 = add i32 %50, %.0132152.us.us
  tail call void @libxsmm_aarch64_instruction_sve_move(ptr noundef %0, i32 noundef %20, i32 noundef %2, i32 noundef 127, i32 noundef 0, i32 noundef %64, i32 noundef %19) #4
  tail call void @libxsmm_generator_vcvt_bf16f32_aarch64_sve(ptr noundef %0, i32 noundef %64, i32 noundef 127)
  %.not140.us.us = icmp ne i32 %.0132152.us.us, %40
  %or.cond142.not.us.us = or i1 %25, %.not140.us.us
  br i1 %or.cond142.not.us.us, label %65, label %66

65:                                               ; preds = %.lr.ph.split.us.us
  tail call void @libxsmm_aarch64_instruction_alu_compute_imm12(ptr noundef %0, i32 noundef 285212678, i32 noundef %2, i32 noundef %2, i32 noundef %28, i8 noundef zeroext 0) #4
  br label %66

66:                                               ; preds = %.lr.ph.split.us.us, %65
  %.1.us.us = phi i64 [ %.0153.us.us, %65 ], [ %43, %.lr.ph.split.us.us ]
  %67 = add nuw i32 %.0132152.us.us, 1
  %68 = icmp ult i32 %67, %23
  br i1 %68, label %.lr.ph.split.us.us, label %._crit_edge.us172, !llvm.loop !9

.lr.ph.split.split.us.us:                         ; preds = %.lr.ph.split.us171, %.lr.ph.split.split.us.us
  %.0132152.us155.us = phi i32 [ %70, %.lr.ph.split.split.us.us ], [ 0, %.lr.ph.split.us171 ]
  %69 = add i32 %50, %.0132152.us155.us
  tail call void @libxsmm_aarch64_instruction_sve_move(ptr noundef %0, i32 noundef %20, i32 noundef %2, i32 noundef 127, i32 noundef 0, i32 noundef %69, i32 noundef %19) #4
  tail call void @libxsmm_aarch64_instruction_alu_compute_imm12(ptr noundef %0, i32 noundef 285212678, i32 noundef %2, i32 noundef %2, i32 noundef %28, i8 noundef zeroext 0) #4
  %70 = add nuw i32 %.0132152.us155.us, 1
  %71 = icmp ult i32 %70, %23
  br i1 %71, label %.lr.ph.split.split.us.us, label %._crit_edge.us172, !llvm.loop !9

.preheader.lr.ph.split:                           ; preds = %.preheader.lr.ph
  br i1 %25, label %.preheader.lr.ph.split.split.us, label %.preheader

.preheader.lr.ph.split.split.us:                  ; preds = %.preheader.lr.ph.split
  br i1 %18, label %.preheader.us176.us, label %.preheader.us176

.preheader.us176.us:                              ; preds = %.preheader.lr.ph.split.split.us, %75
  %.0128162.us177.us = phi i64 [ %.1129.us180.us, %75 ], [ 0, %.preheader.lr.ph.split.split.us ]
  %.0130161.us178.us = phi i32 [ %76, %75 ], [ 0, %.preheader.lr.ph.split.split.us ]
  %72 = mul i32 %.0130161.us178.us, %27
  %73 = add i32 %44, %72
  tail call void @libxsmm_aarch64_instruction_sve_move(ptr noundef %0, i32 noundef %21, i32 noundef %2, i32 noundef 127, i32 noundef 0, i32 noundef %73, i32 noundef %22) #4
  tail call void @libxsmm_generator_vcvt_bf16f32_aarch64_sve(ptr noundef %0, i32 noundef %73, i32 noundef 127)
  %.not.us179.us = icmp eq i32 %.0130161.us178.us, %48
  br i1 %.not.us179.us, label %75, label %74

74:                                               ; preds = %.preheader.us176.us
  tail call void @libxsmm_aarch64_instruction_alu_compute_imm64(ptr noundef %0, i32 noundef 4096, i32 noundef %2, i32 noundef %3, i32 noundef %2, i64 noundef %47) #4
  br label %75

75:                                               ; preds = %74, %.preheader.us176.us
  %.1129.us180.us = phi i64 [ %.0128162.us177.us, %74 ], [ %47, %.preheader.us176.us ]
  %76 = add nuw i32 %.0130161.us178.us, 1
  %exitcond196.not = icmp eq i32 %76, %7
  br i1 %exitcond196.not, label %._crit_edge163, label %.preheader.us176.us, !llvm.loop !8

.preheader.us176:                                 ; preds = %.preheader.lr.ph.split.split.us, %80
  %.0128162.us177 = phi i64 [ %.1129.us180, %80 ], [ 0, %.preheader.lr.ph.split.split.us ]
  %.0130161.us178 = phi i32 [ %81, %80 ], [ 0, %.preheader.lr.ph.split.split.us ]
  %77 = mul i32 %.0130161.us178, %27
  %78 = add i32 %44, %77
  tail call void @libxsmm_aarch64_instruction_sve_move(ptr noundef %0, i32 noundef %21, i32 noundef %2, i32 noundef 127, i32 noundef 0, i32 noundef %78, i32 noundef %22) #4
  %.not.us179 = icmp eq i32 %.0130161.us178, %48
  br i1 %.not.us179, label %80, label %79

79:                                               ; preds = %.preheader.us176
  tail call void @libxsmm_aarch64_instruction_alu_compute_imm64(ptr noundef %0, i32 noundef 4096, i32 noundef %2, i32 noundef %3, i32 noundef %2, i64 noundef %47) #4
  br label %80

80:                                               ; preds = %79, %.preheader.us176
  %.1129.us180 = phi i64 [ %.0128162.us177, %79 ], [ %47, %.preheader.us176 ]
  %81 = add nuw i32 %.0130161.us178, 1
  %exitcond195.not = icmp eq i32 %81, %7
  br i1 %exitcond195.not, label %._crit_edge163, label %.preheader.us176, !llvm.loop !8

.preheader:                                       ; preds = %.preheader.lr.ph.split, %83
  %.0128162 = phi i64 [ %.1129, %83 ], [ 0, %.preheader.lr.ph.split ]
  %.0130161 = phi i32 [ %84, %83 ], [ 0, %.preheader.lr.ph.split ]
  %.not = icmp eq i32 %.0130161, %48
  br i1 %.not, label %83, label %82

82:                                               ; preds = %.preheader
  tail call void @libxsmm_aarch64_instruction_alu_compute_imm64(ptr noundef %0, i32 noundef 4096, i32 noundef %2, i32 noundef %3, i32 noundef %2, i64 noundef %47) #4
  br label %83

83:                                               ; preds = %.preheader, %82
  %.1129 = phi i64 [ %.0128162, %82 ], [ %47, %.preheader ]
  %84 = add nuw i32 %.0130161, 1
  %exitcond194.not = icmp eq i32 %84, %7
  br i1 %exitcond194.not, label %._crit_edge163, label %.preheader, !llvm.loop !8

._crit_edge163:                                   ; preds = %57, %83, %80, %75, %.preheader147.._crit_edge163_crit_edge
  %.pre-phi = phi i64 [ %.pre, %.preheader147.._crit_edge163_crit_edge ], [ %45, %75 ], [ %45, %80 ], [ %45, %83 ], [ %45, %57 ]
  %.0128.lcssa = phi i64 [ 0, %.preheader147.._crit_edge163_crit_edge ], [ %.1129.us180.us, %75 ], [ %.1129.us180, %80 ], [ %.1129, %83 ], [ %.1129.us, %57 ]
  %85 = zext i32 %7 to i64
  %86 = mul nuw nsw i64 %.pre-phi, %85
  %87 = sub i64 %86, %.0128.lcssa
  tail call void @libxsmm_aarch64_instruction_alu_compute_imm64(ptr noundef %0, i32 noundef 4097, i32 noundef %2, i32 noundef %3, i32 noundef %2, i64 noundef %87) #4
  br label %.loopexit

.loopexit:                                        ; preds = %._crit_edge.us, %.preheader149, %._crit_edge163
  ret void
}

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { noreturn nounwind "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { noreturn nounwind }
attributes #4 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = distinct !{!5, !6}
!6 = !{!"llvm.loop.mustprogress"}
!7 = distinct !{!7, !6}
!8 = distinct !{!8, !6}
!9 = distinct !{!9, !6}


; Effective O3 passes: CorrelatedValuePropagationPass,EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,IndVarSimplifyPass,InferFunctionAttrsPass,InstCombinePass,InstSimplifyPass,JumpThreadingPass,LCSSAPass,LICMPass,LoopInstSimplifyPass,LoopRotatePass,LoopSimplifyCFGPass,LoopSimplifyPass,LoopUnrollPass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass