; LLVM IR from Overload-Technologies/Overload :: Dependencies/soloud/src/audiosource/ay/sndchip.ll (ZN7SNDCHIP5writeEjh)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%class.SNDCHIP = type <{ %class.SNDRENDER, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i8, i8, [2 x i8], [6 x [32 x i32]], i32, %union.anon, i32, i32, i32, i32, %struct.SNDCHIP_VOLTAB, %struct.SNDCHIP_PANTAB, [4 x i8] }>
%class.SNDRENDER = type { ptr, i32, i32, i32, i32, ptr, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32 }
%union.anon = type { [16 x i8] }
%struct.SNDCHIP_VOLTAB = type { [32 x i32] }
%struct.SNDCHIP_PANTAB = type { [6 x i32] }
%struct.AYREGS = type <{ i16, i16, i16, i8, i8, i8, i8, i8, i16, i8, i8, i8 }>

; Function Attrs: mustprogress uwtable
define dso_local void @_ZN7SNDCHIP5writeEjh(ptr noundef nonnull align 8 dereferenceable(1164) %0, i32 noundef %1, i8 noundef zeroext %2) #0 align 2 {
  %4 = alloca ptr, align 8
  %5 = alloca i32, align 4
  %6 = alloca i8, align 1
  store ptr %0, ptr %4, align 8, !tbaa !5
  store i32 %1, ptr %5, align 4, !tbaa !9
  store i8 %2, ptr %6, align 1, !tbaa !11
  %7 = load ptr, ptr %4, align 8
  %8 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 32
  %9 = load i8, ptr %8, align 4, !tbaa !12
  %10 = zext i8 %9 to i32
  %11 = icmp sge i32 %10, 16
  br i1 %11, label %12, label %13

12:                                               ; preds = %3
  br label %209

13:                                               ; preds = %3
  %14 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 32
  %15 = load i8, ptr %14, align 4, !tbaa !12
  %16 = zext i8 %15 to i32
  %17 = shl i32 1, %16
  %18 = and i32 %17, 8234
  %19 = icmp ne i32 %18, 0
  br i1 %19, label %20, label %25

20:                                               ; preds = %13
  %21 = load i8, ptr %6, align 1, !tbaa !11
  %22 = zext i8 %21 to i32
  %23 = and i32 %22, 15
  %24 = trunc i32 %23 to i8
  store i8 %24, ptr %6, align 1, !tbaa !11
  br label %25

25:                                               ; preds = %20, %13
  %26 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 32
  %27 = load i8, ptr %26, align 4, !tbaa !12
  %28 = zext i8 %27 to i32
  %29 = shl i32 1, %28
  %30 = and i32 %29, 1856
  %31 = icmp ne i32 %30, 0
  br i1 %31, label %32, label %37

32:                                               ; preds = %25
  %33 = load i8, ptr %6, align 1, !tbaa !11
  %34 = zext i8 %33 to i32
  %35 = and i32 %34, 31
  %36 = trunc i32 %35 to i8
  store i8 %36, ptr %6, align 1, !tbaa !11
  br label %37

37:                                               ; preds = %32, %25
  %38 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 32
  %39 = load i8, ptr %38, align 4, !tbaa !12
  %40 = zext i8 %39 to i32
  %41 = icmp ne i32 %40, 13
  br i1 %41, label %42, label %54

42:                                               ; preds = %37
  %43 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 37
  %44 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 32
  %45 = load i8, ptr %44, align 4, !tbaa !12
  %46 = zext i8 %45 to i64
  %47 = getelementptr inbounds [16 x i8], ptr %43, i64 0, i64 %46
  %48 = load i8, ptr %47, align 1, !tbaa !11
  %49 = zext i8 %48 to i32
  %50 = load i8, ptr %6, align 1, !tbaa !11
  %51 = zext i8 %50 to i32
  %52 = icmp eq i32 %49, %51
  br i1 %52, label %53, label %54

53:                                               ; preds = %42
  br label %209

54:                                               ; preds = %42, %37
  %55 = load i8, ptr %6, align 1, !tbaa !11
  %56 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 37
  %57 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 32
  %58 = load i8, ptr %57, align 4, !tbaa !12
  %59 = zext i8 %58 to i64
  %60 = getelementptr inbounds [16 x i8], ptr %56, i64 0, i64 %59
  store i8 %55, ptr %60, align 1, !tbaa !11
  %61 = load i32, ptr %5, align 4, !tbaa !9
  %62 = icmp ne i32 %61, 0
  br i1 %62, label %63, label %69

63:                                               ; preds = %54
  %64 = load i32, ptr %5, align 4, !tbaa !9
  %65 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 31
  %66 = load i32, ptr %65, align 8, !tbaa !18
  %67 = mul i32 %64, %66
  %68 = lshr i32 %67, 14
  call void @_ZN7SNDCHIP5flushEj(ptr noundef nonnull align 8 dereferenceable(1164) %7, i32 noundef %68)
  br label %69

69:                                               ; preds = %63, %54
  %70 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 32
  %71 = load i8, ptr %70, align 4, !tbaa !12
  %72 = zext i8 %71 to i32
  switch i32 %72, label %209 [
    i32 0, label %73
    i32 1, label %73
    i32 2, label %79
    i32 3, label %79
    i32 4, label %85
    i32 5, label %85
    i32 6, label %91
    i32 7, label %96
    i32 8, label %133
    i32 9, label %151
    i32 10, label %169
    i32 11, label %187
    i32 12, label %187
    i32 13, label %193
  ]

73:                                               ; preds = %69, %69
  %74 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 37
  %75 = getelementptr inbounds %struct.AYREGS, ptr %74, i32 0, i32 0
  %76 = load i16, ptr %75, align 4, !tbaa !11
  %77 = zext i16 %76 to i32
  %78 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 26
  store i32 %77, ptr %78, align 4, !tbaa !19
  br label %209

79:                                               ; preds = %69, %69
  %80 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 37
  %81 = getelementptr inbounds %struct.AYREGS, ptr %80, i32 0, i32 1
  %82 = load i16, ptr %81, align 2, !tbaa !11
  %83 = zext i16 %82 to i32
  %84 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 27
  store i32 %83, ptr %84, align 8, !tbaa !20
  br label %209

85:                                               ; preds = %69, %69
  %86 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 37
  %87 = getelementptr inbounds %struct.AYREGS, ptr %86, i32 0, i32 2
  %88 = load i16, ptr %87, align 4, !tbaa !11
  %89 = zext i16 %88 to i32
  %90 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 28
  store i32 %89, ptr %90, align 4, !tbaa !21
  br label %209

91:                                               ; preds = %69
  %92 = load i8, ptr %6, align 1, !tbaa !11
  %93 = zext i8 %92 to i32
  %94 = mul nsw i32 %93, 2
  %95 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 29
  store i32 %94, ptr %95, align 8, !tbaa !22
  br label %209

96:                                               ; preds = %69
  %97 = load i8, ptr %6, align 1, !tbaa !11
  %98 = zext i8 %97 to i32
  %99 = ashr i32 %98, 0
  %100 = and i32 %99, 1
  %101 = sub nsw i32 0, %100
  %102 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 14
  store i32 %101, ptr %102, align 4, !tbaa !23
  %103 = load i8, ptr %6, align 1, !tbaa !11
  %104 = zext i8 %103 to i32
  %105 = ashr i32 %104, 1
  %106 = and i32 %105, 1
  %107 = sub nsw i32 0, %106
  %108 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 15
  store i32 %107, ptr %108, align 8, !tbaa !24
  %109 = load i8, ptr %6, align 1, !tbaa !11
  %110 = zext i8 %109 to i32
  %111 = ashr i32 %110, 2
  %112 = and i32 %111, 1
  %113 = sub nsw i32 0, %112
  %114 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 16
  store i32 %113, ptr %114, align 4, !tbaa !25
  %115 = load i8, ptr %6, align 1, !tbaa !11
  %116 = zext i8 %115 to i32
  %117 = ashr i32 %116, 3
  %118 = and i32 %117, 1
  %119 = sub nsw i32 0, %118
  %120 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 17
  store i32 %119, ptr %120, align 8, !tbaa !26
  %121 = load i8, ptr %6, align 1, !tbaa !11
  %122 = zext i8 %121 to i32
  %123 = ashr i32 %122, 4
  %124 = and i32 %123, 1
  %125 = sub nsw i32 0, %124
  %126 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 18
  store i32 %125, ptr %126, align 4, !tbaa !27
  %127 = load i8, ptr %6, align 1, !tbaa !11
  %128 = zext i8 %127 to i32
  %129 = ashr i32 %128, 5
  %130 = and i32 %129, 1
  %131 = sub nsw i32 0, %130
  %132 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 19
  store i32 %131, ptr %132, align 8, !tbaa !28
  br label %209

133:                                              ; preds = %69
  %134 = load i8, ptr %6, align 1, !tbaa !11
  %135 = zext i8 %134 to i32
  %136 = and i32 %135, 16
  %137 = icmp ne i32 %136, 0
  %138 = zext i1 %137 to i64
  %139 = select i1 %137, i32 -1, i32 0
  %140 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 20
  store i32 %139, ptr %140, align 4, !tbaa !29
  %141 = load i8, ptr %6, align 1, !tbaa !11
  %142 = zext i8 %141 to i32
  %143 = and i32 %142, 15
  %144 = mul nsw i32 %143, 2
  %145 = add nsw i32 %144, 1
  %146 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 20
  %147 = load i32, ptr %146, align 4, !tbaa !29
  %148 = xor i32 %147, -1
  %149 = and i32 %145, %148
  %150 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 23
  store i32 %149, ptr %150, align 8, !tbaa !30
  br label %209

151:                                              ; preds = %69
  %152 = load i8, ptr %6, align 1, !tbaa !11
  %153 = zext i8 %152 to i32
  %154 = and i32 %153, 16
  %155 = icmp ne i32 %154, 0
  %156 = zext i1 %155 to i64
  %157 = select i1 %155, i32 -1, i32 0
  %158 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 21
  store i32 %157, ptr %158, align 8, !tbaa !31
  %159 = load i8, ptr %6, align 1, !tbaa !11
  %160 = zext i8 %159 to i32
  %161 = and i32 %160, 15
  %162 = mul nsw i32 %161, 2
  %163 = add nsw i32 %162, 1
  %164 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 21
  %165 = load i32, ptr %164, align 8, !tbaa !31
  %166 = xor i32 %165, -1
  %167 = and i32 %163, %166
  %168 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 24
  store i32 %167, ptr %168, align 4, !tbaa !32
  br label %209

169:                                              ; preds = %69
  %170 = load i8, ptr %6, align 1, !tbaa !11
  %171 = zext i8 %170 to i32
  %172 = and i32 %171, 16
  %173 = icmp ne i32 %172, 0
  %174 = zext i1 %173 to i64
  %175 = select i1 %173, i32 -1, i32 0
  %176 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 22
  store i32 %175, ptr %176, align 4, !tbaa !33
  %177 = load i8, ptr %6, align 1, !tbaa !11
  %178 = zext i8 %177 to i32
  %179 = and i32 %178, 15
  %180 = mul nsw i32 %179, 2
  %181 = add nsw i32 %180, 1
  %182 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 22
  %183 = load i32, ptr %182, align 4, !tbaa !33
  %184 = xor i32 %183, -1
  %185 = and i32 %181, %184
  %186 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 25
  store i32 %185, ptr %186, align 8, !tbaa !34
  br label %209

187:                                              ; preds = %69, %69
  %188 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 37
  %189 = getelementptr inbounds %struct.AYREGS, ptr %188, i32 0, i32 8
  %190 = load i16, ptr %189, align 1, !tbaa !11
  %191 = zext i16 %190 to i32
  %192 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 30
  store i32 %191, ptr %192, align 4, !tbaa !35
  br label %209

193:                                              ; preds = %69
  %194 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 33
  store i8 1, ptr %194, align 1, !tbaa !36
  %195 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 6
  store i32 0, ptr %195, align 4, !tbaa !37
  %196 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 37
  %197 = getelementptr inbounds %struct.AYREGS, ptr %196, i32 0, i32 9
  %198 = load i8, ptr %197, align 1, !tbaa !11
  %199 = zext i8 %198 to i32
  %200 = and i32 %199, 4
  %201 = icmp ne i32 %200, 0
  br i1 %201, label %202, label %205

202:                                              ; preds = %193
  %203 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 7
  store i32 0, ptr %203, align 8, !tbaa !38
  %204 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 8
  store i32 1, ptr %204, align 4, !tbaa !39
  br label %208

205:                                              ; preds = %193
  %206 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 7
  store i32 31, ptr %206, align 8, !tbaa !38
  %207 = getelementptr inbounds %class.SNDCHIP, ptr %7, i32 0, i32 8
  store i32 -1, ptr %207, align 4, !tbaa !39
  br label %208

208:                                              ; preds = %205, %202
  br label %209

209:                                              ; preds = %208, %187, %169, %151, %133, %96, %91, %85, %79, %73, %69, %53, %12
  ret void
}

; Function Attrs: mustprogress uwtable
declare dso_local void @_ZN7SNDCHIP5flushEj(ptr noundef nonnull align 8 dereferenceable(1164), i32 noundef) #0 align 2

attributes #0 = { mustprogress uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}
!11 = !{!7, !7, i64 0}
!12 = !{!13, !7, i64 204}
!13 = !{!"_ZTS7SNDCHIP", !14, i64 0, !10, i64 80, !10, i64 84, !10, i64 88, !10, i64 92, !10, i64 96, !10, i64 100, !10, i64 104, !10, i64 108, !10, i64 112, !10, i64 116, !10, i64 120, !10, i64 124, !10, i64 128, !10, i64 132, !10, i64 136, !10, i64 140, !10, i64 144, !10, i64 148, !10, i64 152, !10, i64 156, !10, i64 160, !10, i64 164, !10, i64 168, !10, i64 172, !10, i64 176, !10, i64 180, !10, i64 184, !10, i64 188, !10, i64 192, !10, i64 196, !10, i64 200, !7, i64 204, !7, i64 205, !7, i64 208, !15, i64 976, !7, i64 980, !10, i64 996, !10, i64 1000, !10, i64 1004, !10, i64 1008, !16, i64 1012, !17, i64 1140}
!14 = !{!"_ZTS9SNDRENDER", !6, i64 0, !10, i64 8, !10, i64 12, !10, i64 16, !10, i64 20, !6, i64 24, !10, i64 32, !10, i64 36, !10, i64 40, !10, i64 44, !10, i64 48, !10, i64 52, !10, i64 56, !10, i64 60, !10, i64 64, !10, i64 68, !10, i64 72, !10, i64 76}
!15 = !{!"_ZTSN7SNDCHIP9CHIP_TYPEE", !7, i64 0}
!16 = !{!"_ZTS14SNDCHIP_VOLTAB", !7, i64 0}
!17 = !{!"_ZTS14SNDCHIP_PANTAB", !7, i64 0}
!18 = !{!13, !10, i64 200}
!19 = !{!13, !10, i64 180}
!20 = !{!13, !10, i64 184}
!21 = !{!13, !10, i64 188}
!22 = !{!13, !10, i64 192}
!23 = !{!13, !10, i64 132}
!24 = !{!13, !10, i64 136}
!25 = !{!13, !10, i64 140}
!26 = !{!13, !10, i64 144}
!27 = !{!13, !10, i64 148}
!28 = !{!13, !10, i64 152}
!29 = !{!13, !10, i64 156}
!30 = !{!13, !10, i64 168}
!31 = !{!13, !10, i64 160}
!32 = !{!13, !10, i64 172}
!33 = !{!13, !10, i64 164}
!34 = !{!13, !10, i64 176}
!35 = !{!13, !10, i64 196}
!36 = !{!13, !7, i64 205}
!37 = !{!13, !10, i64 100}
!38 = !{!13, !10, i64 104}
!39 = !{!13, !10, i64 108}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress uwtable
define dso_local void @_ZN7SNDCHIP5writeEjh(ptr noundef nonnull align 8 dereferenceable(1164) %0, i32 noundef %1, i8 noundef zeroext %2) local_unnamed_addr #0 align 2 {
  %4 = getelementptr inbounds i8, ptr %0, i64 204
  %5 = load i8, ptr %4, align 4, !tbaa !5
  %6 = icmp ugt i8 %5, 15
  br i1 %6, label %102, label %7

7:                                                ; preds = %3
  %8 = zext nneg i8 %5 to i32
  %9 = shl nuw nsw i32 1, %8
  %10 = and i32 %9, 8234
  %.not = icmp eq i32 %10, 0
  %11 = and i8 %2, 15
  %spec.select = select i1 %.not, i8 %2, i8 %11
  %12 = and i32 %9, 1856
  %.not21 = icmp eq i32 %12, 0
  %13 = and i8 %spec.select, 31
  %.1 = select i1 %.not21, i8 %spec.select, i8 %13
  %.not22 = icmp eq i8 %5, 13
  br i1 %.not22, label %._crit_edge, label %14

14:                                               ; preds = %7
  %15 = getelementptr inbounds i8, ptr %0, i64 980
  %16 = zext nneg i8 %5 to i64
  %17 = getelementptr inbounds [16 x i8], ptr %15, i64 0, i64 %16
  %18 = load i8, ptr %17, align 1, !tbaa !15
  %19 = icmp eq i8 %18, %.1
  br i1 %19, label %102, label %._crit_edge

._crit_edge:                                      ; preds = %7, %14
  %.pre-phi = phi i64 [ %16, %14 ], [ 13, %7 ]
  %20 = getelementptr inbounds i8, ptr %0, i64 980
  %21 = getelementptr inbounds [16 x i8], ptr %20, i64 0, i64 %.pre-phi
  store i8 %.1, ptr %21, align 1, !tbaa !15
  %.not23 = icmp eq i32 %1, 0
  br i1 %.not23, label %27, label %22

22:                                               ; preds = %._crit_edge
  %23 = getelementptr inbounds i8, ptr %0, i64 200
  %24 = load i32, ptr %23, align 8, !tbaa !16
  %25 = mul i32 %24, %1
  %26 = lshr i32 %25, 14
  tail call void @_ZN7SNDCHIP5flushEj(ptr noundef nonnull align 8 dereferenceable(1164) %0, i32 noundef %26)
  %.pre = load i8, ptr %4, align 4, !tbaa !5
  br label %27

27:                                               ; preds = %22, %._crit_edge
  %28 = phi i8 [ %.pre, %22 ], [ %5, %._crit_edge ]
  switch i8 %28, label %102 [
    i8 0, label %29
    i8 1, label %29
    i8 2, label %33
    i8 3, label %33
    i8 4, label %38
    i8 5, label %38
    i8 6, label %43
    i8 7, label %47
    i8 8, label %60
    i8 9, label %69
    i8 10, label %78
    i8 11, label %87
    i8 12, label %87
    i8 13, label %92
  ]

29:                                               ; preds = %27, %27
  %30 = load i16, ptr %20, align 4, !tbaa !15
  %31 = zext i16 %30 to i32
  %32 = getelementptr inbounds i8, ptr %0, i64 180
  store i32 %31, ptr %32, align 4, !tbaa !17
  br label %102

33:                                               ; preds = %27, %27
  %34 = getelementptr inbounds i8, ptr %0, i64 982
  %35 = load i16, ptr %34, align 2, !tbaa !15
  %36 = zext i16 %35 to i32
  %37 = getelementptr inbounds i8, ptr %0, i64 184
  store i32 %36, ptr %37, align 8, !tbaa !18
  br label %102

38:                                               ; preds = %27, %27
  %39 = getelementptr inbounds i8, ptr %0, i64 984
  %40 = load i16, ptr %39, align 8, !tbaa !15
  %41 = zext i16 %40 to i32
  %42 = getelementptr inbounds i8, ptr %0, i64 188
  store i32 %41, ptr %42, align 4, !tbaa !19
  br label %102

43:                                               ; preds = %27
  %44 = zext i8 %.1 to i32
  %45 = shl nuw nsw i32 %44, 1
  %46 = getelementptr inbounds i8, ptr %0, i64 192
  store i32 %45, ptr %46, align 8, !tbaa !20
  br label %102

47:                                               ; preds = %27
  %48 = zext i8 %.1 to i32
  %49 = and i32 %48, 1
  %50 = sub nsw i32 0, %49
  %51 = getelementptr inbounds i8, ptr %0, i64 132
  store i32 %50, ptr %51, align 4, !tbaa !21
  %52 = getelementptr inbounds i8, ptr %0, i64 136
  %53 = insertelement <4 x i32> poison, i32 %48, i64 0
  %54 = shufflevector <4 x i32> %53, <4 x i32> poison, <4 x i32> zeroinitializer
  %55 = shl <4 x i32> %54, <i32 30, i32 29, i32 28, i32 27>
  %56 = ashr <4 x i32> %55, <i32 31, i32 31, i32 31, i32 31>
  store <4 x i32> %56, ptr %52, align 8, !tbaa !22
  %57 = shl i32 %48, 26
  %58 = ashr i32 %57, 31
  %59 = getelementptr inbounds i8, ptr %0, i64 152
  store i32 %58, ptr %59, align 8, !tbaa !23
  br label %102

60:                                               ; preds = %27
  %61 = zext i8 %.1 to i32
  %62 = shl i32 %61, 27
  %sext30 = ashr i32 %62, 31
  %63 = getelementptr inbounds i8, ptr %0, i64 156
  store i32 %sext30, ptr %63, align 4, !tbaa !24
  %64 = shl nuw nsw i32 %61, 1
  %65 = and i32 %64, 30
  %66 = or disjoint i32 %65, 1
  %isneg31 = icmp slt i32 %62, 0
  %67 = select i1 %isneg31, i32 0, i32 %66
  %68 = getelementptr inbounds i8, ptr %0, i64 168
  store i32 %67, ptr %68, align 8, !tbaa !25
  br label %102

69:                                               ; preds = %27
  %70 = zext i8 %.1 to i32
  %71 = shl i32 %70, 27
  %sext27 = ashr i32 %71, 31
  %72 = getelementptr inbounds i8, ptr %0, i64 160
  store i32 %sext27, ptr %72, align 8, !tbaa !26
  %73 = shl nuw nsw i32 %70, 1
  %74 = and i32 %73, 30
  %75 = or disjoint i32 %74, 1
  %isneg28 = icmp slt i32 %71, 0
  %76 = select i1 %isneg28, i32 0, i32 %75
  %77 = getelementptr inbounds i8, ptr %0, i64 172
  store i32 %76, ptr %77, align 4, !tbaa !27
  br label %102

78:                                               ; preds = %27
  %79 = zext i8 %.1 to i32
  %80 = shl i32 %79, 27
  %sext = ashr i32 %80, 31
  %81 = getelementptr inbounds i8, ptr %0, i64 164
  store i32 %sext, ptr %81, align 4, !tbaa !28
  %82 = shl nuw nsw i32 %79, 1
  %83 = and i32 %82, 30
  %84 = or disjoint i32 %83, 1
  %isneg = icmp slt i32 %80, 0
  %85 = select i1 %isneg, i32 0, i32 %84
  %86 = getelementptr inbounds i8, ptr %0, i64 176
  store i32 %85, ptr %86, align 8, !tbaa !29
  br label %102

87:                                               ; preds = %27, %27
  %88 = getelementptr inbounds i8, ptr %0, i64 991
  %89 = load i16, ptr %88, align 1, !tbaa !15
  %90 = zext i16 %89 to i32
  %91 = getelementptr inbounds i8, ptr %0, i64 196
  store i32 %90, ptr %91, align 4, !tbaa !30
  br label %102

92:                                               ; preds = %27
  %93 = getelementptr inbounds i8, ptr %0, i64 205
  store i8 1, ptr %93, align 1, !tbaa !31
  %94 = getelementptr inbounds i8, ptr %0, i64 100
  store i32 0, ptr %94, align 4, !tbaa !32
  %95 = getelementptr inbounds i8, ptr %0, i64 993
  %96 = load i8, ptr %95, align 1, !tbaa !15
  %97 = and i8 %96, 4
  %.not24 = icmp eq i8 %97, 0
  %98 = getelementptr inbounds i8, ptr %0, i64 104
  %99 = getelementptr inbounds i8, ptr %0, i64 108
  br i1 %.not24, label %101, label %100

100:                                              ; preds = %92
  store i32 0, ptr %98, align 8, !tbaa !33
  store i32 1, ptr %99, align 4, !tbaa !34
  br label %102

101:                                              ; preds = %92
  store i32 31, ptr %98, align 8, !tbaa !33
  store i32 -1, ptr %99, align 4, !tbaa !34
  br label %102

102:                                              ; preds = %100, %101, %14, %3, %87, %78, %69, %60, %47, %43, %38, %33, %29, %27
  ret void
}

; Function Attrs: mustprogress uwtable
declare dso_local void @_ZN7SNDCHIP5flushEj(ptr noundef nonnull align 8 dereferenceable(1164), i32 noundef) local_unnamed_addr #0 align 2

attributes #0 = { mustprogress uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !9, i64 204}
!6 = !{!"_ZTS7SNDCHIP", !7, i64 0, !11, i64 80, !11, i64 84, !11, i64 88, !11, i64 92, !11, i64 96, !11, i64 100, !11, i64 104, !11, i64 108, !11, i64 112, !11, i64 116, !11, i64 120, !11, i64 124, !11, i64 128, !11, i64 132, !11, i64 136, !11, i64 140, !11, i64 144, !11, i64 148, !11, i64 152, !11, i64 156, !11, i64 160, !11, i64 164, !11, i64 168, !11, i64 172, !11, i64 176, !11, i64 180, !11, i64 184, !11, i64 188, !11, i64 192, !11, i64 196, !11, i64 200, !9, i64 204, !9, i64 205, !9, i64 208, !12, i64 976, !9, i64 980, !11, i64 996, !11, i64 1000, !11, i64 1004, !11, i64 1008, !13, i64 1012, !14, i64 1140}
!7 = !{!"_ZTS9SNDRENDER", !8, i64 0, !11, i64 8, !11, i64 12, !11, i64 16, !11, i64 20, !8, i64 24, !11, i64 32, !11, i64 36, !11, i64 40, !11, i64 44, !11, i64 48, !11, i64 52, !11, i64 56, !11, i64 60, !11, i64 64, !11, i64 68, !11, i64 72, !11, i64 76}
!8 = !{!"any pointer", !9, i64 0}
!9 = !{!"omnipotent char", !10, i64 0}
!10 = !{!"Simple C++ TBAA"}
!11 = !{!"int", !9, i64 0}
!12 = !{!"_ZTSN7SNDCHIP9CHIP_TYPEE", !9, i64 0}
!13 = !{!"_ZTS14SNDCHIP_VOLTAB", !9, i64 0}
!14 = !{!"_ZTS14SNDCHIP_PANTAB", !9, i64 0}
!15 = !{!9, !9, i64 0}
!16 = !{!6, !11, i64 200}
!17 = !{!6, !11, i64 180}
!18 = !{!6, !11, i64 184}
!19 = !{!6, !11, i64 188}
!20 = !{!6, !11, i64 192}
!21 = !{!6, !11, i64 132}
!22 = !{!11, !11, i64 0}
!23 = !{!6, !11, i64 152}
!24 = !{!6, !11, i64 156}
!25 = !{!6, !11, i64 168}
!26 = !{!6, !11, i64 160}
!27 = !{!6, !11, i64 172}
!28 = !{!6, !11, i64 164}
!29 = !{!6, !11, i64 176}
!30 = !{!6, !11, i64 196}
!31 = !{!6, !9, i64 205}
!32 = !{!6, !11, i64 100}
!33 = !{!6, !11, i64 104}
!34 = !{!6, !11, i64 108}


; Effective O3 passes: ADCEPass,CorrelatedValuePropagationPass,EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,InferAlignmentPass,InstCombinePass,SLPVectorizerPass,SROAPass,SimplifyCFGPass,TailCallElimPass