; LLVM IR from 6leetcode/6leetcode :: questions/library/c/sds (sds)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: inlinehint nounwind uwtable
declare hidden i64 @sdslen(ptr noundef) #1

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @sdssetlen(ptr noundef, i64 noundef) #1

; Function Attrs: nocallback nofree nounwind willreturn memory(argmem: readwrite)
declare void @llvm.memmove.p0.p0.i64(ptr nocapture writeonly, ptr nocapture readonly, i64, i1 immarg) #2

; Function Attrs: nounwind uwtable
define dso_local void @sdsrange(ptr noundef %0, i64 noundef %1, i64 noundef %2) #3 {
  %4 = alloca ptr, align 8
  %5 = alloca i64, align 8
  %6 = alloca i64, align 8
  %7 = alloca i64, align 8
  %8 = alloca i64, align 8
  %9 = alloca i32, align 4
  store ptr %0, ptr %4, align 8, !tbaa !5
  store i64 %1, ptr %5, align 8, !tbaa !9
  store i64 %2, ptr %6, align 8, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 8, ptr %7) #4
  call void @llvm.lifetime.start.p0(i64 8, ptr %8) #4
  %10 = load ptr, ptr %4, align 8, !tbaa !5
  %11 = call i64 @sdslen(ptr noundef %10)
  store i64 %11, ptr %8, align 8, !tbaa !9
  %12 = load i64, ptr %8, align 8, !tbaa !9
  %13 = icmp eq i64 %12, 0
  br i1 %13, label %14, label %15

14:                                               ; preds = %3
  store i32 1, ptr %9, align 4
  br label %95

15:                                               ; preds = %3
  %16 = load i64, ptr %5, align 8, !tbaa !9
  %17 = icmp slt i64 %16, 0
  br i1 %17, label %18, label %26

18:                                               ; preds = %15
  %19 = load i64, ptr %8, align 8, !tbaa !9
  %20 = load i64, ptr %5, align 8, !tbaa !9
  %21 = add i64 %19, %20
  store i64 %21, ptr %5, align 8, !tbaa !9
  %22 = load i64, ptr %5, align 8, !tbaa !9
  %23 = icmp slt i64 %22, 0
  br i1 %23, label %24, label %25

24:                                               ; preds = %18
  store i64 0, ptr %5, align 8, !tbaa !9
  br label %25

25:                                               ; preds = %24, %18
  br label %26

26:                                               ; preds = %25, %15
  %27 = load i64, ptr %6, align 8, !tbaa !9
  %28 = icmp slt i64 %27, 0
  br i1 %28, label %29, label %37

29:                                               ; preds = %26
  %30 = load i64, ptr %8, align 8, !tbaa !9
  %31 = load i64, ptr %6, align 8, !tbaa !9
  %32 = add i64 %30, %31
  store i64 %32, ptr %6, align 8, !tbaa !9
  %33 = load i64, ptr %6, align 8, !tbaa !9
  %34 = icmp slt i64 %33, 0
  br i1 %34, label %35, label %36

35:                                               ; preds = %29
  store i64 0, ptr %6, align 8, !tbaa !9
  br label %36

36:                                               ; preds = %35, %29
  br label %37

37:                                               ; preds = %36, %26
  %38 = load i64, ptr %5, align 8, !tbaa !9
  %39 = load i64, ptr %6, align 8, !tbaa !9
  %40 = icmp sgt i64 %38, %39
  br i1 %40, label %41, label %42

41:                                               ; preds = %37
  br label %47

42:                                               ; preds = %37
  %43 = load i64, ptr %6, align 8, !tbaa !9
  %44 = load i64, ptr %5, align 8, !tbaa !9
  %45 = sub nsw i64 %43, %44
  %46 = add nsw i64 %45, 1
  br label %47

47:                                               ; preds = %42, %41
  %48 = phi i64 [ 0, %41 ], [ %46, %42 ]
  store i64 %48, ptr %7, align 8, !tbaa !9
  %49 = load i64, ptr %7, align 8, !tbaa !9
  %50 = icmp ne i64 %49, 0
  br i1 %50, label %51, label %76

51:                                               ; preds = %47
  %52 = load i64, ptr %5, align 8, !tbaa !9
  %53 = load i64, ptr %8, align 8, !tbaa !9
  %54 = icmp sge i64 %52, %53
  br i1 %54, label %55, label %56

55:                                               ; preds = %51
  store i64 0, ptr %7, align 8, !tbaa !9
  br label %75

56:                                               ; preds = %51
  %57 = load i64, ptr %6, align 8, !tbaa !9
  %58 = load i64, ptr %8, align 8, !tbaa !9
  %59 = icmp sge i64 %57, %58
  br i1 %59, label %60, label %74

60:                                               ; preds = %56
  %61 = load i64, ptr %8, align 8, !tbaa !9
  %62 = sub i64 %61, 1
  store i64 %62, ptr %6, align 8, !tbaa !9
  %63 = load i64, ptr %5, align 8, !tbaa !9
  %64 = load i64, ptr %6, align 8, !tbaa !9
  %65 = icmp sgt i64 %63, %64
  br i1 %65, label %66, label %67

66:                                               ; preds = %60
  br label %72

67:                                               ; preds = %60
  %68 = load i64, ptr %6, align 8, !tbaa !9
  %69 = load i64, ptr %5, align 8, !tbaa !9
  %70 = sub nsw i64 %68, %69
  %71 = add nsw i64 %70, 1
  br label %72

72:                                               ; preds = %67, %66
  %73 = phi i64 [ 0, %66 ], [ %71, %67 ]
  store i64 %73, ptr %7, align 8, !tbaa !9
  br label %74

74:                                               ; preds = %72, %56
  br label %75

75:                                               ; preds = %74, %55
  br label %77

76:                                               ; preds = %47
  store i64 0, ptr %5, align 8, !tbaa !9
  br label %77

77:                                               ; preds = %76, %75
  %78 = load i64, ptr %5, align 8, !tbaa !9
  %79 = icmp ne i64 %78, 0
  br i1 %79, label %80, label %89

80:                                               ; preds = %77
  %81 = load i64, ptr %7, align 8, !tbaa !9
  %82 = icmp ne i64 %81, 0
  br i1 %82, label %83, label %89

83:                                               ; preds = %80
  %84 = load ptr, ptr %4, align 8, !tbaa !5
  %85 = load ptr, ptr %4, align 8, !tbaa !5
  %86 = load i64, ptr %5, align 8, !tbaa !9
  %87 = getelementptr inbounds i8, ptr %85, i64 %86
  %88 = load i64, ptr %7, align 8, !tbaa !9
  call void @llvm.memmove.p0.p0.i64(ptr align 1 %84, ptr align 1 %87, i64 %88, i1 false)
  br label %89

89:                                               ; preds = %83, %80, %77
  %90 = load ptr, ptr %4, align 8, !tbaa !5
  %91 = load i64, ptr %7, align 8, !tbaa !9
  %92 = getelementptr inbounds i8, ptr %90, i64 %91
  store i8 0, ptr %92, align 1, !tbaa !11
  %93 = load ptr, ptr %4, align 8, !tbaa !5
  %94 = load i64, ptr %7, align 8, !tbaa !9
  call void @sdssetlen(ptr noundef %93, i64 noundef %94)
  store i32 0, ptr %9, align 4
  br label %95

95:                                               ; preds = %89, %14
  call void @llvm.lifetime.end.p0(i64 8, ptr %8) #4
  call void @llvm.lifetime.end.p0(i64 8, ptr %7) #4
  %96 = load i32, ptr %9, align 4
  switch i32 %96, label %98 [
    i32 0, label %97
    i32 1, label %97
  ]

97:                                               ; preds = %95, %95
  ret void

98:                                               ; preds = %95
  unreachable
}

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { inlinehint nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nocallback nofree nounwind willreturn memory(argmem: readwrite) }
attributes #3 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #4 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"long", !7, i64 0}
!11 = !{!7, !7, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: inlinehint nounwind uwtable
declare hidden i64 @sdslen(ptr noundef) local_unnamed_addr #0

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @sdssetlen(ptr noundef, i64 noundef) local_unnamed_addr #0

; Function Attrs: mustprogress nocallback nofree nounwind willreturn memory(argmem: readwrite)
declare void @llvm.memmove.p0.p0.i64(ptr nocapture writeonly, ptr nocapture readonly, i64, i1 immarg) #1

; Function Attrs: nounwind uwtable
define dso_local void @sdsrange(ptr noundef %0, i64 noundef %1, i64 noundef %2) local_unnamed_addr #2 {
  %4 = tail call i64 @sdslen(ptr noundef %0)
  %5 = icmp eq i64 %4, 0
  br i1 %5, label %24, label %6

6:                                                ; preds = %3
  %7 = icmp slt i64 %1, 0
  %8 = add i64 %4, %1
  %spec.store.select = tail call i64 @llvm.smax.i64(i64 %8, i64 0)
  %.0 = select i1 %7, i64 %spec.store.select, i64 %1
  %9 = icmp slt i64 %2, 0
  %10 = add i64 %4, %2
  %spec.store.select1 = tail call i64 @llvm.smax.i64(i64 %10, i64 0)
  %.036 = select i1 %9, i64 %spec.store.select1, i64 %2
  %11 = icmp ugt i64 %.0, %.036
  %reass.sub = sub nsw i64 %.036, %.0
  %12 = add i64 %reass.sub, 1
  %13 = select i1 %11, i64 0, i64 %12
  %.not = icmp ne i64 %13, 0
  %.not44 = icmp slt i64 %.0, %4
  %or.cond50 = and i1 %.not44, %.not
  br i1 %or.cond50, label %14, label %.thread

14:                                               ; preds = %6
  %.not45 = icmp ult i64 %.036, %4
  %15 = add nsw i64 %4, -1
  %16 = icmp ugt i64 %.0, %15
  %17 = sub nsw i64 %4, %.0
  %18 = select i1 %16, i64 0, i64 %17
  %.035 = select i1 %.not45, i64 %13, i64 %18
  %19 = icmp ne i64 %.0, 0
  %20 = icmp ne i64 %.035, 0
  %or.cond = select i1 %19, i1 %20, i1 false
  br i1 %or.cond, label %21, label %.thread

21:                                               ; preds = %14
  %22 = getelementptr inbounds i8, ptr %0, i64 %.0
  tail call void @llvm.memmove.p0.p0.i64(ptr align 1 %0, ptr nonnull align 1 %22, i64 %.035, i1 false)
  br label %.thread

.thread:                                          ; preds = %6, %21, %14
  %.03549 = phi i64 [ %.035, %21 ], [ %.035, %14 ], [ 0, %6 ]
  %23 = getelementptr inbounds i8, ptr %0, i64 %.03549
  store i8 0, ptr %23, align 1, !tbaa !5
  tail call void @sdssetlen(ptr noundef %0, i64 noundef %.03549)
  br label %24

24:                                               ; preds = %3, %.thread
  ret void
}

; Function Attrs: nocallback nofree nosync nounwind speculatable willreturn memory(none)
declare i64 @llvm.smax.i64(i64, i64) #3

attributes #0 = { inlinehint nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { mustprogress nocallback nofree nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nocallback nofree nosync nounwind speculatable willreturn memory(none) }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"omnipotent char", !7, i64 0}
!7 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: CorrelatedValuePropagationPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,JumpThreadingPass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass