; LLVM IR from xirc/cp-algorithm :: atcoder/arc105/A/main.ll (Z5solveiiii)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nounwind uwtable
define dso_local noundef zeroext i1 @_Z5solveiiii(i32 noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef %3) #0 {
  %5 = alloca i1, align 1
  %6 = alloca i32, align 4
  %7 = alloca i32, align 4
  %8 = alloca i32, align 4
  %9 = alloca i32, align 4
  %10 = alloca i32, align 4
  %11 = alloca i32, align 4
  %12 = alloca i32, align 4
  %13 = alloca i32, align 4
  store i32 %0, ptr %6, align 4, !tbaa !5
  store i32 %1, ptr %7, align 4, !tbaa !5
  store i32 %2, ptr %8, align 4, !tbaa !5
  store i32 %3, ptr %9, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %10) #2
  %14 = load i32, ptr %6, align 4, !tbaa !5
  %15 = load i32, ptr %7, align 4, !tbaa !5
  %16 = add nsw i32 %14, %15
  %17 = load i32, ptr %8, align 4, !tbaa !5
  %18 = add nsw i32 %16, %17
  %19 = load i32, ptr %9, align 4, !tbaa !5
  %20 = add nsw i32 %18, %19
  store i32 %20, ptr %10, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %11) #2
  store i32 0, ptr %11, align 4, !tbaa !5
  br label %21

21:                                               ; preds = %72, %4
  %22 = load i32, ptr %11, align 4, !tbaa !5
  %23 = icmp slt i32 %22, 16
  br i1 %23, label %25, label %24

24:                                               ; preds = %21
  store i32 2, ptr %12, align 4
  br label %75

25:                                               ; preds = %21
  call void @llvm.lifetime.start.p0(i64 4, ptr %13) #2
  store i32 0, ptr %13, align 4, !tbaa !5
  %26 = load i32, ptr %11, align 4, !tbaa !5
  %27 = ashr i32 %26, 3
  %28 = and i32 %27, 1
  %29 = icmp ne i32 %28, 0
  br i1 %29, label %30, label %34

30:                                               ; preds = %25
  %31 = load i32, ptr %6, align 4, !tbaa !5
  %32 = load i32, ptr %13, align 4, !tbaa !5
  %33 = add nsw i32 %32, %31
  store i32 %33, ptr %13, align 4, !tbaa !5
  br label %34

34:                                               ; preds = %30, %25
  %35 = load i32, ptr %11, align 4, !tbaa !5
  %36 = ashr i32 %35, 2
  %37 = and i32 %36, 1
  %38 = icmp ne i32 %37, 0
  br i1 %38, label %39, label %43

39:                                               ; preds = %34
  %40 = load i32, ptr %7, align 4, !tbaa !5
  %41 = load i32, ptr %13, align 4, !tbaa !5
  %42 = add nsw i32 %41, %40
  store i32 %42, ptr %13, align 4, !tbaa !5
  br label %43

43:                                               ; preds = %39, %34
  %44 = load i32, ptr %11, align 4, !tbaa !5
  %45 = ashr i32 %44, 1
  %46 = and i32 %45, 1
  %47 = icmp ne i32 %46, 0
  br i1 %47, label %48, label %52

48:                                               ; preds = %43
  %49 = load i32, ptr %8, align 4, !tbaa !5
  %50 = load i32, ptr %13, align 4, !tbaa !5
  %51 = add nsw i32 %50, %49
  store i32 %51, ptr %13, align 4, !tbaa !5
  br label %52

52:                                               ; preds = %48, %43
  %53 = load i32, ptr %11, align 4, !tbaa !5
  %54 = ashr i32 %53, 0
  %55 = and i32 %54, 1
  %56 = icmp ne i32 %55, 0
  br i1 %56, label %57, label %61

57:                                               ; preds = %52
  %58 = load i32, ptr %9, align 4, !tbaa !5
  %59 = load i32, ptr %13, align 4, !tbaa !5
  %60 = add nsw i32 %59, %58
  store i32 %60, ptr %13, align 4, !tbaa !5
  br label %61

61:                                               ; preds = %57, %52
  %62 = load i32, ptr %13, align 4, !tbaa !5
  %63 = load i32, ptr %10, align 4, !tbaa !5
  %64 = load i32, ptr %13, align 4, !tbaa !5
  %65 = sub nsw i32 %63, %64
  %66 = icmp eq i32 %62, %65
  br i1 %66, label %67, label %68

67:                                               ; preds = %61
  store i1 true, ptr %5, align 1
  store i32 1, ptr %12, align 4
  br label %69

68:                                               ; preds = %61
  store i32 0, ptr %12, align 4
  br label %69

69:                                               ; preds = %68, %67
  call void @llvm.lifetime.end.p0(i64 4, ptr %13) #2
  %70 = load i32, ptr %12, align 4
  switch i32 %70, label %75 [
    i32 0, label %71
  ]

71:                                               ; preds = %69
  br label %72

72:                                               ; preds = %71
  %73 = load i32, ptr %11, align 4, !tbaa !5
  %74 = add nsw i32 %73, 1
  store i32 %74, ptr %11, align 4, !tbaa !5
  br label %21, !llvm.loop !9

75:                                               ; preds = %69, %24
  call void @llvm.lifetime.end.p0(i64 4, ptr %11) #2
  %76 = load i32, ptr %12, align 4
  switch i32 %76, label %78 [
    i32 2, label %77
  ]

77:                                               ; preds = %75
  store i1 false, ptr %5, align 1
  store i32 1, ptr %12, align 4
  br label %78

78:                                               ; preds = %77, %75
  call void @llvm.lifetime.end.p0(i64 4, ptr %10) #2
  %79 = load i1, ptr %5, align 1
  ret i1 %79
}

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

attributes #0 = { mustprogress nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C++ TBAA"}
!9 = distinct !{!9, !10}
!10 = !{!"llvm.loop.mustprogress"}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nofree norecurse nosync nounwind willreturn memory(none) uwtable
define dso_local noundef zeroext i1 @_Z5solveiiii(i32 noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef %3) local_unnamed_addr #0 {
  %5 = add nsw i32 %1, %0
  %6 = add nsw i32 %5, %2
  %7 = add nsw i32 %6, %3
  br label %11

8:                                                ; preds = %11
  %9 = add nuw nsw i32 %.02635, 1
  %10 = icmp ult i32 %.02635, 15
  %exitcond.not = icmp eq i32 %9, 16
  br i1 %exitcond.not, label %.critedge, label %11, !llvm.loop !5

11:                                               ; preds = %4, %8
  %12 = phi i1 [ true, %4 ], [ %10, %8 ]
  %.02635 = phi i32 [ 0, %4 ], [ %9, %8 ]
  %.not = icmp ult i32 %.02635, 8
  %spec.select = select i1 %.not, i32 0, i32 %0
  %13 = and i32 %.02635, 4
  %.not31 = icmp eq i32 %13, 0
  %14 = select i1 %.not31, i32 0, i32 %1
  %.1 = add nsw i32 %14, %spec.select
  %15 = and i32 %.02635, 2
  %.not32 = icmp eq i32 %15, 0
  %16 = select i1 %.not32, i32 0, i32 %2
  %.2 = add nsw i32 %.1, %16
  %17 = and i32 %.02635, 1
  %.not33 = icmp eq i32 %17, 0
  %18 = select i1 %.not33, i32 0, i32 %3
  %.3 = add nsw i32 %.2, %18
  %19 = sub i32 %7, %.3
  %.not34 = icmp eq i32 %.3, %19
  br i1 %.not34, label %.critedge, label %8

.critedge:                                        ; preds = %8, %11
  %.lcssa = phi i1 [ %10, %8 ], [ %12, %11 ]
  ret i1 %.lcssa
}

attributes #0 = { mustprogress nofree norecurse nosync nounwind willreturn memory(none) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = distinct !{!5, !6}
!6 = !{!"llvm.loop.mustprogress"}


; Effective O3 passes: EarlyCSEPass,GlobalOptPass,IPSCCPPass,IndVarSimplifyPass,InferFunctionAttrsPass,InstCombinePass,LCSSAPass,LoopRotatePass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass