; LLVM IR from Stephane-D/SGDK :: src (dma)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.DMAOpInfo = type { i16, i16, i64, i64, i64 }

@maxTransferPerFrame = external hidden global i16, align 2
@flag = external hidden global i16, align 2
@dmaQueues = external dso_local global ptr, align 8
@queueSize = external hidden global i16, align 2
@queueIndex = external hidden global i16, align 2
@queueIndexLimit = external hidden global i16, align 2
@queueTransferSize = external hidden global i16, align 2

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: noinline nounwind uwtable
define dso_local zeroext i8 @DMA_queueDmaFast(i8 noundef zeroext %0, ptr noundef %1, i16 noundef zeroext %2, i16 noundef zeroext %3, i16 noundef zeroext %4) #1 {
  %6 = alloca i8, align 1
  %7 = alloca i8, align 1
  %8 = alloca ptr, align 8
  %9 = alloca i16, align 2
  %10 = alloca i16, align 2
  %11 = alloca i16, align 2
  %12 = alloca i64, align 8
  %13 = alloca ptr, align 8
  %14 = alloca i32, align 4
  store i8 %0, ptr %7, align 1, !tbaa !5
  store ptr %1, ptr %8, align 8, !tbaa !8
  store i16 %2, ptr %9, align 2, !tbaa !10
  store i16 %3, ptr %10, align 2, !tbaa !10
  store i16 %4, ptr %11, align 2, !tbaa !10
  call void @llvm.lifetime.start.p0(i64 8, ptr %12) #2
  call void @llvm.lifetime.start.p0(i64 8, ptr %13) #2
  %15 = load i16, ptr @queueIndex, align 2, !tbaa !10
  %16 = zext i16 %15 to i32
  %17 = load i16, ptr @queueSize, align 2, !tbaa !10
  %18 = zext i16 %17 to i32
  %19 = icmp sge i32 %16, %18
  br i1 %19, label %20, label %21

20:                                               ; preds = %5
  store i8 0, ptr %6, align 1
  store i32 1, ptr %14, align 4
  br label %136

21:                                               ; preds = %5
  %22 = load ptr, ptr %8, align 8, !tbaa !8
  %23 = ptrtoint ptr %22 to i64
  store i64 %23, ptr %12, align 8, !tbaa !12
  %24 = load ptr, ptr @dmaQueues, align 8, !tbaa !8
  %25 = load i16, ptr @queueIndex, align 2, !tbaa !10
  %26 = zext i16 %25 to i64
  %27 = getelementptr inbounds %struct.DMAOpInfo, ptr %24, i64 %26
  store ptr %27, ptr %13, align 8, !tbaa !8
  %28 = load i16, ptr %10, align 2, !tbaa !10
  %29 = zext i16 %28 to i32
  %30 = and i32 %29, 255
  %31 = add nsw i32 37632, %30
  %32 = trunc i32 %31 to i16
  %33 = load ptr, ptr %13, align 8, !tbaa !8
  %34 = getelementptr inbounds %struct.DMAOpInfo, ptr %33, i32 0, i32 0
  store i16 %32, ptr %34, align 8, !tbaa !14
  %35 = load i16, ptr %10, align 2, !tbaa !10
  %36 = zext i16 %35 to i32
  %37 = ashr i32 %36, 8
  %38 = and i32 %37, 255
  %39 = add nsw i32 37888, %38
  %40 = trunc i32 %39 to i16
  %41 = load ptr, ptr %13, align 8, !tbaa !8
  %42 = getelementptr inbounds %struct.DMAOpInfo, ptr %41, i32 0, i32 1
  store i16 %40, ptr %42, align 2, !tbaa !16
  %43 = load i64, ptr %12, align 8, !tbaa !12
  %44 = shl i64 %43, 7
  %45 = and i64 %44, 16711680
  %46 = add i64 2516619008, %45
  %47 = load i16, ptr %11, align 2, !tbaa !10
  %48 = zext i16 %47 to i64
  %49 = add i64 %46, %48
  %50 = load ptr, ptr %13, align 8, !tbaa !8
  %51 = getelementptr inbounds %struct.DMAOpInfo, ptr %50, i32 0, i32 2
  store i64 %49, ptr %51, align 8, !tbaa !17
  %52 = load i64, ptr %12, align 8, !tbaa !12
  %53 = lshr i64 %52, 1
  %54 = and i64 %53, 8323327
  %55 = add i64 2533397760, %54
  %56 = load ptr, ptr %13, align 8, !tbaa !8
  %57 = getelementptr inbounds %struct.DMAOpInfo, ptr %56, i32 0, i32 3
  store i64 %55, ptr %57, align 8, !tbaa !18
  %58 = load i8, ptr %7, align 1, !tbaa !5
  %59 = zext i8 %58 to i32
  switch i32 %59, label %110 [
    i32 0, label %60
    i32 1, label %80
    i32 2, label %95
  ]

60:                                               ; preds = %21
  %61 = load i16, ptr %9, align 2, !tbaa !10
  %62 = zext i16 %61 to i64
  %63 = and i64 %62, 16383
  %64 = add i64 16384, %63
  %65 = shl i64 %64, 16
  %66 = load i16, ptr %9, align 2, !tbaa !10
  %67 = zext i16 %66 to i64
  %68 = lshr i64 %67, 14
  %69 = or i64 %68, 128
  %70 = add i64 %65, %69
  %71 = load ptr, ptr %13, align 8, !tbaa !8
  %72 = getelementptr inbounds %struct.DMAOpInfo, ptr %71, i32 0, i32 4
  store i64 %70, ptr %72, align 8, !tbaa !19
  %73 = load i16, ptr %10, align 2, !tbaa !10
  %74 = zext i16 %73 to i32
  %75 = shl i32 %74, 1
  %76 = load i16, ptr @queueTransferSize, align 2, !tbaa !10
  %77 = zext i16 %76 to i32
  %78 = add nsw i32 %77, %75
  %79 = trunc i32 %78 to i16
  store i16 %79, ptr @queueTransferSize, align 2, !tbaa !10
  br label %110

80:                                               ; preds = %21
  %81 = load i16, ptr %9, align 2, !tbaa !10
  %82 = zext i16 %81 to i64
  %83 = and i64 %82, 127
  %84 = add i64 49152, %83
  %85 = shl i64 %84, 16
  %86 = add i64 %85, 128
  %87 = load ptr, ptr %13, align 8, !tbaa !8
  %88 = getelementptr inbounds %struct.DMAOpInfo, ptr %87, i32 0, i32 4
  store i64 %86, ptr %88, align 8, !tbaa !19
  %89 = load i16, ptr %10, align 2, !tbaa !10
  %90 = zext i16 %89 to i32
  %91 = load i16, ptr @queueTransferSize, align 2, !tbaa !10
  %92 = zext i16 %91 to i32
  %93 = add nsw i32 %92, %90
  %94 = trunc i32 %93 to i16
  store i16 %94, ptr @queueTransferSize, align 2, !tbaa !10
  br label %110

95:                                               ; preds = %21
  %96 = load i16, ptr %9, align 2, !tbaa !10
  %97 = zext i16 %96 to i64
  %98 = and i64 %97, 127
  %99 = add i64 16384, %98
  %100 = shl i64 %99, 16
  %101 = add i64 %100, 144
  %102 = load ptr, ptr %13, align 8, !tbaa !8
  %103 = getelementptr inbounds %struct.DMAOpInfo, ptr %102, i32 0, i32 4
  store i64 %101, ptr %103, align 8, !tbaa !19
  %104 = load i16, ptr %10, align 2, !tbaa !10
  %105 = zext i16 %104 to i32
  %106 = load i16, ptr @queueTransferSize, align 2, !tbaa !10
  %107 = zext i16 %106 to i32
  %108 = add nsw i32 %107, %105
  %109 = trunc i32 %108 to i16
  store i16 %109, ptr @queueTransferSize, align 2, !tbaa !10
  br label %110

110:                                              ; preds = %95, %80, %60, %21
  %111 = load i16, ptr @queueIndex, align 2, !tbaa !10
  %112 = add i16 %111, 1
  store i16 %112, ptr @queueIndex, align 2, !tbaa !10
  %113 = load i16, ptr @queueTransferSize, align 2, !tbaa !10
  %114 = zext i16 %113 to i32
  %115 = load i16, ptr @maxTransferPerFrame, align 2, !tbaa !10
  %116 = zext i16 %115 to i32
  %117 = icmp sgt i32 %114, %116
  br i1 %117, label %118, label %135

118:                                              ; preds = %110
  %119 = load i16, ptr @queueIndexLimit, align 2, !tbaa !10
  %120 = zext i16 %119 to i32
  %121 = icmp eq i32 %120, 0
  br i1 %121, label %122, label %127

122:                                              ; preds = %118
  %123 = load i16, ptr @queueIndex, align 2, !tbaa !10
  %124 = zext i16 %123 to i32
  %125 = sub nsw i32 %124, 1
  %126 = trunc i32 %125 to i16
  store i16 %126, ptr @queueIndexLimit, align 2, !tbaa !10
  br label %127

127:                                              ; preds = %122, %118
  %128 = load i16, ptr @flag, align 2, !tbaa !10
  %129 = zext i16 %128 to i32
  %130 = and i32 %129, 2
  %131 = icmp ne i32 %130, 0
  %132 = zext i1 %131 to i64
  %133 = select i1 %131, i32 0, i32 1
  %134 = trunc i32 %133 to i8
  store i8 %134, ptr %6, align 1
  store i32 1, ptr %14, align 4
  br label %136

135:                                              ; preds = %110
  store i8 1, ptr %6, align 1
  store i32 1, ptr %14, align 4
  br label %136

136:                                              ; preds = %135, %127, %20
  call void @llvm.lifetime.end.p0(i64 8, ptr %13) #2
  call void @llvm.lifetime.end.p0(i64 8, ptr %12) #2
  %137 = load i8, ptr %6, align 1
  ret i8 %137
}

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { noinline nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"omnipotent char", !7, i64 0}
!7 = !{!"Simple C/C++ TBAA"}
!8 = !{!9, !9, i64 0}
!9 = !{!"any pointer", !6, i64 0}
!10 = !{!11, !11, i64 0}
!11 = !{!"short", !6, i64 0}
!12 = !{!13, !13, i64 0}
!13 = !{!"long", !6, i64 0}
!14 = !{!15, !11, i64 0}
!15 = !{!"", !11, i64 0, !11, i64 2, !13, i64 8, !13, i64 16, !13, i64 24}
!16 = !{!15, !11, i64 2}
!17 = !{!15, !13, i64 8}
!18 = !{!15, !13, i64 16}
!19 = !{!15, !13, i64 24}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.DMAOpInfo = type { i16, i16, i64, i64, i64 }

@maxTransferPerFrame = external hidden local_unnamed_addr global i16, align 2
@flag = external hidden local_unnamed_addr global i16, align 2
@dmaQueues = external dso_local local_unnamed_addr global ptr, align 8
@queueSize = external hidden local_unnamed_addr global i16, align 2
@queueIndex = external hidden local_unnamed_addr global i16, align 2
@queueIndexLimit = external hidden local_unnamed_addr global i16, align 2
@queueTransferSize = external hidden local_unnamed_addr global i16, align 2

; Function Attrs: mustprogress nofree noinline norecurse nosync nounwind willreturn memory(readwrite, argmem: write, inaccessiblemem: none) uwtable
define dso_local zeroext range(i8 0, 2) i8 @DMA_queueDmaFast(i8 noundef zeroext %0, ptr noundef %1, i16 noundef zeroext %2, i16 noundef zeroext %3, i16 noundef zeroext %4) local_unnamed_addr #0 {
  %6 = load i16, ptr @queueIndex, align 2, !tbaa !5
  %7 = load i16, ptr @queueSize, align 2, !tbaa !5
  %.not = icmp ult i16 %6, %7
  br i1 %.not, label %8, label %71

8:                                                ; preds = %5
  %9 = ptrtoint ptr %1 to i64
  %10 = load ptr, ptr @dmaQueues, align 8, !tbaa !9
  %11 = zext i16 %6 to i64
  %12 = getelementptr inbounds %struct.DMAOpInfo, ptr %10, i64 %11
  %13 = and i16 %3, 255
  %14 = or disjoint i16 %13, -27904
  store i16 %14, ptr %12, align 8, !tbaa !11
  %15 = lshr i16 %3, 8
  %16 = or disjoint i16 %15, -27648
  %17 = getelementptr inbounds i8, ptr %12, i64 2
  store i16 %16, ptr %17, align 2, !tbaa !14
  %18 = shl i64 %9, 7
  %19 = and i64 %18, 16711680
  %20 = or disjoint i64 %19, 2516619008
  %21 = zext i16 %4 to i64
  %22 = add nuw nsw i64 %20, %21
  %23 = getelementptr inbounds i8, ptr %12, i64 8
  store i64 %22, ptr %23, align 8, !tbaa !15
  %24 = lshr i64 %9, 1
  %25 = and i64 %24, 8323327
  %26 = or disjoint i64 %25, 2533397760
  %27 = getelementptr inbounds i8, ptr %12, i64 16
  store i64 %26, ptr %27, align 8, !tbaa !16
  switch i8 %0, label %._crit_edge [
    i8 0, label %28
    i8 1, label %39
    i8 2, label %48
  ]

._crit_edge:                                      ; preds = %8
  %.pre = load i16, ptr @queueTransferSize, align 2, !tbaa !5
  br label %57

28:                                               ; preds = %8
  %29 = zext i16 %2 to i64
  %30 = shl nuw nsw i64 %29, 16
  %31 = and i64 %30, 1073676288
  %32 = lshr i64 %29, 14
  %33 = or disjoint i64 %32, %31
  %34 = or disjoint i64 %33, 1073741952
  %35 = getelementptr inbounds i8, ptr %12, i64 24
  store i64 %34, ptr %35, align 8, !tbaa !17
  %36 = shl i16 %3, 1
  %37 = load i16, ptr @queueTransferSize, align 2, !tbaa !5
  %38 = add i16 %37, %36
  store i16 %38, ptr @queueTransferSize, align 2, !tbaa !5
  br label %57

39:                                               ; preds = %8
  %40 = and i16 %2, 127
  %41 = or disjoint i16 %40, -16384
  %42 = zext i16 %41 to i64
  %43 = shl nuw nsw i64 %42, 16
  %44 = or disjoint i64 %43, 128
  %45 = getelementptr inbounds i8, ptr %12, i64 24
  store i64 %44, ptr %45, align 8, !tbaa !17
  %46 = load i16, ptr @queueTransferSize, align 2, !tbaa !5
  %47 = add i16 %46, %3
  store i16 %47, ptr @queueTransferSize, align 2, !tbaa !5
  br label %57

48:                                               ; preds = %8
  %49 = and i16 %2, 127
  %50 = or disjoint i16 %49, 16384
  %51 = zext nneg i16 %50 to i64
  %52 = shl nuw nsw i64 %51, 16
  %53 = or disjoint i64 %52, 144
  %54 = getelementptr inbounds i8, ptr %12, i64 24
  store i64 %53, ptr %54, align 8, !tbaa !17
  %55 = load i16, ptr @queueTransferSize, align 2, !tbaa !5
  %56 = add i16 %55, %3
  store i16 %56, ptr @queueTransferSize, align 2, !tbaa !5
  br label %57

57:                                               ; preds = %._crit_edge, %48, %39, %28
  %58 = phi i16 [ %.pre, %._crit_edge ], [ %56, %48 ], [ %47, %39 ], [ %38, %28 ]
  %59 = load i16, ptr @queueIndex, align 2, !tbaa !5
  %60 = add i16 %59, 1
  store i16 %60, ptr @queueIndex, align 2, !tbaa !5
  %61 = load i16, ptr @maxTransferPerFrame, align 2, !tbaa !5
  %62 = icmp ugt i16 %58, %61
  br i1 %62, label %63, label %71

63:                                               ; preds = %57
  %64 = load i16, ptr @queueIndexLimit, align 2, !tbaa !5
  %65 = icmp eq i16 %64, 0
  br i1 %65, label %66, label %67

66:                                               ; preds = %63
  store i16 %59, ptr @queueIndexLimit, align 2, !tbaa !5
  br label %67

67:                                               ; preds = %66, %63
  %68 = load i16, ptr @flag, align 2, !tbaa !5
  %69 = and i16 %68, 2
  %.not21 = icmp eq i16 %69, 0
  %70 = zext i1 %.not21 to i8
  br label %71

71:                                               ; preds = %57, %5, %67
  %.0 = phi i8 [ %70, %67 ], [ 0, %5 ], [ 1, %57 ]
  ret i8 %.0
}

attributes #0 = { mustprogress nofree noinline norecurse nosync nounwind willreturn memory(readwrite, argmem: write, inaccessiblemem: none) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"short", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"any pointer", !7, i64 0}
!11 = !{!12, !6, i64 0}
!12 = !{!"", !6, i64 0, !6, i64 2, !13, i64 8, !13, i64 16, !13, i64 24}
!13 = !{!"long", !7, i64 0}
!14 = !{!12, !6, i64 2}
!15 = !{!12, !13, i64 8}
!16 = !{!12, !13, i64 16}
!17 = !{!12, !13, i64 24}


; Effective O3 passes: EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass