; LLVM IR from Stephane-D/SGDK :: src (vdp_tile)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@bga_addr = external global i16, align 2
@planeWidth = external global i16, align 2
@planeHeight = external global i16, align 2
@planeWidthSft = external global i16, align 2
@bgb_addr = external global i16, align 2
@window_addr = external global i16, align 2
@windowWidth = external global i16, align 2
@windowWidthSft = external global i16, align 2

; Function Attrs: nounwind uwtable
define dso_local zeroext i16 @VDP_getPlaneAddress(i32 noundef %0, i16 noundef zeroext %1, i16 noundef zeroext %2) #0 {
  %4 = alloca i16, align 2
  %5 = alloca i32, align 4
  %6 = alloca i16, align 2
  %7 = alloca i16, align 2
  store i32 %0, ptr %5, align 4, !tbaa !5
  store i16 %1, ptr %6, align 2, !tbaa !9
  store i16 %2, ptr %7, align 2, !tbaa !9
  %8 = load i32, ptr %5, align 4, !tbaa !5
  switch i32 %8, label %9 [
    i32 0, label %10
    i32 1, label %32
    i32 2, label %54
  ]

9:                                                ; preds = %3
  br label %10

10:                                               ; preds = %9, %3
  %11 = load i16, ptr @bga_addr, align 2, !tbaa !9
  %12 = zext i16 %11 to i32
  %13 = load i16, ptr %6, align 2, !tbaa !9
  %14 = zext i16 %13 to i32
  %15 = load i16, ptr @planeWidth, align 2, !tbaa !9
  %16 = zext i16 %15 to i32
  %17 = sub nsw i32 %16, 1
  %18 = and i32 %14, %17
  %19 = load i16, ptr %7, align 2, !tbaa !9
  %20 = zext i16 %19 to i32
  %21 = load i16, ptr @planeHeight, align 2, !tbaa !9
  %22 = zext i16 %21 to i32
  %23 = sub nsw i32 %22, 1
  %24 = and i32 %20, %23
  %25 = load i16, ptr @planeWidthSft, align 2, !tbaa !9
  %26 = zext i16 %25 to i32
  %27 = shl i32 %24, %26
  %28 = add nsw i32 %18, %27
  %29 = mul nsw i32 %28, 2
  %30 = add nsw i32 %12, %29
  %31 = trunc i32 %30 to i16
  store i16 %31, ptr %4, align 2
  br label %73

32:                                               ; preds = %3
  %33 = load i16, ptr @bgb_addr, align 2, !tbaa !9
  %34 = zext i16 %33 to i32
  %35 = load i16, ptr %6, align 2, !tbaa !9
  %36 = zext i16 %35 to i32
  %37 = load i16, ptr @planeWidth, align 2, !tbaa !9
  %38 = zext i16 %37 to i32
  %39 = sub nsw i32 %38, 1
  %40 = and i32 %36, %39
  %41 = load i16, ptr %7, align 2, !tbaa !9
  %42 = zext i16 %41 to i32
  %43 = load i16, ptr @planeHeight, align 2, !tbaa !9
  %44 = zext i16 %43 to i32
  %45 = sub nsw i32 %44, 1
  %46 = and i32 %42, %45
  %47 = load i16, ptr @planeWidthSft, align 2, !tbaa !9
  %48 = zext i16 %47 to i32
  %49 = shl i32 %46, %48
  %50 = add nsw i32 %40, %49
  %51 = mul nsw i32 %50, 2
  %52 = add nsw i32 %34, %51
  %53 = trunc i32 %52 to i16
  store i16 %53, ptr %4, align 2
  br label %73

54:                                               ; preds = %3
  %55 = load i16, ptr @window_addr, align 2, !tbaa !9
  %56 = zext i16 %55 to i32
  %57 = load i16, ptr %6, align 2, !tbaa !9
  %58 = zext i16 %57 to i32
  %59 = load i16, ptr @windowWidth, align 2, !tbaa !9
  %60 = zext i16 %59 to i32
  %61 = sub nsw i32 %60, 1
  %62 = and i32 %58, %61
  %63 = load i16, ptr %7, align 2, !tbaa !9
  %64 = zext i16 %63 to i32
  %65 = and i32 %64, 31
  %66 = load i16, ptr @windowWidthSft, align 2, !tbaa !9
  %67 = zext i16 %66 to i32
  %68 = shl i32 %65, %67
  %69 = add nsw i32 %62, %68
  %70 = mul nsw i32 %69, 2
  %71 = add nsw i32 %56, %70
  %72 = trunc i32 %71 to i16
  store i16 %72, ptr %4, align 2
  br label %73

73:                                               ; preds = %54, %32, %10
  %74 = load i16, ptr %4, align 2
  ret i16 %74
}

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"short", !7, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@bga_addr = external local_unnamed_addr global i16, align 2
@planeWidth = external local_unnamed_addr global i16, align 2
@planeHeight = external local_unnamed_addr global i16, align 2
@planeWidthSft = external local_unnamed_addr global i16, align 2
@bgb_addr = external local_unnamed_addr global i16, align 2
@window_addr = external local_unnamed_addr global i16, align 2
@windowWidth = external local_unnamed_addr global i16, align 2
@windowWidthSft = external local_unnamed_addr global i16, align 2

; Function Attrs: mustprogress nofree norecurse nosync nounwind willreturn memory(read, inaccessiblemem: none) uwtable
define dso_local zeroext i16 @VDP_getPlaneAddress(i32 noundef %0, i16 noundef zeroext %1, i16 noundef zeroext %2) local_unnamed_addr #0 {
  %4 = zext i16 %1 to i32
  switch i32 %0, label %5 [
    i32 2, label %33
    i32 1, label %19
  ]

5:                                                ; preds = %3
  %6 = load i16, ptr @planeWidth, align 2, !tbaa !5
  %7 = zext i16 %6 to i32
  %8 = add nuw nsw i32 %7, 32767
  %9 = and i32 %8, %4
  %10 = zext i16 %2 to i32
  %11 = load i16, ptr @planeHeight, align 2, !tbaa !5
  %12 = zext i16 %11 to i32
  %13 = add nuw nsw i32 %12, 32767
  %14 = and i32 %13, %10
  %15 = load i16, ptr @planeWidthSft, align 2, !tbaa !5
  %16 = zext nneg i16 %15 to i32
  %17 = shl i32 %14, %16
  %18 = add i32 %17, %9
  br label %44

19:                                               ; preds = %3
  %20 = load i16, ptr @planeWidth, align 2, !tbaa !5
  %21 = zext i16 %20 to i32
  %22 = add nuw nsw i32 %21, 32767
  %23 = and i32 %22, %4
  %24 = zext i16 %2 to i32
  %25 = load i16, ptr @planeHeight, align 2, !tbaa !5
  %26 = zext i16 %25 to i32
  %27 = add nuw nsw i32 %26, 32767
  %28 = and i32 %27, %24
  %29 = load i16, ptr @planeWidthSft, align 2, !tbaa !5
  %30 = zext nneg i16 %29 to i32
  %31 = shl i32 %28, %30
  %32 = add i32 %31, %23
  br label %44

33:                                               ; preds = %3
  %34 = load i16, ptr @windowWidth, align 2, !tbaa !5
  %35 = zext i16 %34 to i32
  %36 = add nuw nsw i32 %35, 32767
  %37 = and i32 %36, %4
  %38 = and i16 %2, 31
  %39 = zext nneg i16 %38 to i32
  %40 = load i16, ptr @windowWidthSft, align 2, !tbaa !5
  %41 = zext nneg i16 %40 to i32
  %42 = shl i32 %39, %41
  %43 = add i32 %37, %42
  br label %44

44:                                               ; preds = %33, %19, %5
  %.sink = phi i32 [ %43, %33 ], [ %32, %19 ], [ %18, %5 ]
  %.sink10.in = phi ptr [ @window_addr, %33 ], [ @bgb_addr, %19 ], [ @bga_addr, %5 ]
  %.sink10 = load i16, ptr %.sink10.in, align 2, !tbaa !5
  %.tr8 = trunc i32 %.sink to i16
  %45 = shl i16 %.tr8, 1
  %46 = add i16 %45, %.sink10
  ret i16 %46
}

attributes #0 = { mustprogress nofree norecurse nosync nounwind willreturn memory(read, inaccessiblemem: none) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"short", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: GlobalOptPass,InstCombinePass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass