; LLVM IR from openanolis/openssl :: ssl/quic (quic_wire_pkt)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nounwind uwtable
define dso_local i32 @ossl_quic_wire_decode_pkt_hdr_pn(ptr noundef %0, i64 noundef %1, i64 noundef %2, ptr noundef %3) #1 {
  %5 = alloca i32, align 4
  %6 = alloca ptr, align 8
  %7 = alloca i64, align 8
  %8 = alloca i64, align 8
  %9 = alloca ptr, align 8
  %10 = alloca i64, align 8
  %11 = alloca i64, align 8
  %12 = alloca i64, align 8
  %13 = alloca i64, align 8
  %14 = alloca i64, align 8
  %15 = alloca i64, align 8
  %16 = alloca i32, align 4
  store ptr %0, ptr %6, align 8, !tbaa !5
  store i64 %1, ptr %7, align 8, !tbaa !9
  store i64 %2, ptr %8, align 8, !tbaa !9
  store ptr %3, ptr %9, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 8, ptr %10) #2
  call void @llvm.lifetime.start.p0(i64 8, ptr %11) #2
  call void @llvm.lifetime.start.p0(i64 8, ptr %12) #2
  call void @llvm.lifetime.start.p0(i64 8, ptr %13) #2
  call void @llvm.lifetime.start.p0(i64 8, ptr %14) #2
  call void @llvm.lifetime.start.p0(i64 8, ptr %15) #2
  %17 = load i64, ptr %7, align 8, !tbaa !9
  switch i64 %17, label %74 [
    i64 1, label %18
    i64 2, label %23
    i64 3, label %34
    i64 4, label %51
  ]

18:                                               ; preds = %4
  %19 = load ptr, ptr %6, align 8, !tbaa !5
  %20 = getelementptr inbounds i8, ptr %19, i64 0
  %21 = load i8, ptr %20, align 1, !tbaa !11
  %22 = zext i8 %21 to i64
  store i64 %22, ptr %11, align 8, !tbaa !9
  br label %75

23:                                               ; preds = %4
  %24 = load ptr, ptr %6, align 8, !tbaa !5
  %25 = getelementptr inbounds i8, ptr %24, i64 0
  %26 = load i8, ptr %25, align 1, !tbaa !11
  %27 = zext i8 %26 to i64
  %28 = shl i64 %27, 8
  %29 = load ptr, ptr %6, align 8, !tbaa !5
  %30 = getelementptr inbounds i8, ptr %29, i64 1
  %31 = load i8, ptr %30, align 1, !tbaa !11
  %32 = zext i8 %31 to i64
  %33 = or i64 %28, %32
  store i64 %33, ptr %11, align 8, !tbaa !9
  br label %75

34:                                               ; preds = %4
  %35 = load ptr, ptr %6, align 8, !tbaa !5
  %36 = getelementptr inbounds i8, ptr %35, i64 0
  %37 = load i8, ptr %36, align 1, !tbaa !11
  %38 = zext i8 %37 to i64
  %39 = shl i64 %38, 16
  %40 = load ptr, ptr %6, align 8, !tbaa !5
  %41 = getelementptr inbounds i8, ptr %40, i64 1
  %42 = load i8, ptr %41, align 1, !tbaa !11
  %43 = zext i8 %42 to i64
  %44 = shl i64 %43, 8
  %45 = or i64 %39, %44
  %46 = load ptr, ptr %6, align 8, !tbaa !5
  %47 = getelementptr inbounds i8, ptr %46, i64 2
  %48 = load i8, ptr %47, align 1, !tbaa !11
  %49 = zext i8 %48 to i64
  %50 = or i64 %45, %49
  store i64 %50, ptr %11, align 8, !tbaa !9
  br label %75

51:                                               ; preds = %4
  %52 = load ptr, ptr %6, align 8, !tbaa !5
  %53 = getelementptr inbounds i8, ptr %52, i64 0
  %54 = load i8, ptr %53, align 1, !tbaa !11
  %55 = zext i8 %54 to i64
  %56 = shl i64 %55, 24
  %57 = load ptr, ptr %6, align 8, !tbaa !5
  %58 = getelementptr inbounds i8, ptr %57, i64 1
  %59 = load i8, ptr %58, align 1, !tbaa !11
  %60 = zext i8 %59 to i64
  %61 = shl i64 %60, 16
  %62 = or i64 %56, %61
  %63 = load ptr, ptr %6, align 8, !tbaa !5
  %64 = getelementptr inbounds i8, ptr %63, i64 2
  %65 = load i8, ptr %64, align 1, !tbaa !11
  %66 = zext i8 %65 to i64
  %67 = shl i64 %66, 8
  %68 = or i64 %62, %67
  %69 = load ptr, ptr %6, align 8, !tbaa !5
  %70 = getelementptr inbounds i8, ptr %69, i64 3
  %71 = load i8, ptr %70, align 1, !tbaa !11
  %72 = zext i8 %71 to i64
  %73 = or i64 %68, %72
  store i64 %73, ptr %11, align 8, !tbaa !9
  br label %75

74:                                               ; preds = %4
  store i32 0, ptr %5, align 4
  store i32 1, ptr %16, align 4
  br label %126

75:                                               ; preds = %51, %34, %23, %18
  %76 = load i64, ptr %8, align 8, !tbaa !9
  %77 = add i64 %76, 1
  store i64 %77, ptr %10, align 8, !tbaa !9
  %78 = load i64, ptr %7, align 8, !tbaa !9
  %79 = mul i64 %78, 8
  %80 = shl i64 1, %79
  store i64 %80, ptr %13, align 8, !tbaa !9
  %81 = load i64, ptr %13, align 8, !tbaa !9
  %82 = sdiv i64 %81, 2
  store i64 %82, ptr %14, align 8, !tbaa !9
  %83 = load i64, ptr %13, align 8, !tbaa !9
  %84 = sub nsw i64 %83, 1
  store i64 %84, ptr %15, align 8, !tbaa !9
  %85 = load i64, ptr %10, align 8, !tbaa !9
  %86 = load i64, ptr %15, align 8, !tbaa !9
  %87 = xor i64 %86, -1
  %88 = and i64 %85, %87
  %89 = load i64, ptr %11, align 8, !tbaa !9
  %90 = or i64 %88, %89
  store i64 %90, ptr %12, align 8, !tbaa !9
  %91 = load i64, ptr %12, align 8, !tbaa !9
  %92 = load i64, ptr %10, align 8, !tbaa !9
  %93 = load i64, ptr %14, align 8, !tbaa !9
  %94 = sub nsw i64 %92, %93
  %95 = icmp sle i64 %91, %94
  br i1 %95, label %96, label %106

96:                                               ; preds = %75
  %97 = load i64, ptr %12, align 8, !tbaa !9
  %98 = load i64, ptr %13, align 8, !tbaa !9
  %99 = sub nsw i64 4611686018427387904, %98
  %100 = icmp slt i64 %97, %99
  br i1 %100, label %101, label %106

101:                                              ; preds = %96
  %102 = load i64, ptr %12, align 8, !tbaa !9
  %103 = load i64, ptr %13, align 8, !tbaa !9
  %104 = add nsw i64 %102, %103
  %105 = load ptr, ptr %9, align 8, !tbaa !5
  store i64 %104, ptr %105, align 8, !tbaa !9
  br label %125

106:                                              ; preds = %96, %75
  %107 = load i64, ptr %12, align 8, !tbaa !9
  %108 = load i64, ptr %10, align 8, !tbaa !9
  %109 = load i64, ptr %14, align 8, !tbaa !9
  %110 = add nsw i64 %108, %109
  %111 = icmp sgt i64 %107, %110
  br i1 %111, label %112, label %121

112:                                              ; preds = %106
  %113 = load i64, ptr %12, align 8, !tbaa !9
  %114 = load i64, ptr %13, align 8, !tbaa !9
  %115 = icmp sge i64 %113, %114
  br i1 %115, label %116, label %121

116:                                              ; preds = %112
  %117 = load i64, ptr %12, align 8, !tbaa !9
  %118 = load i64, ptr %13, align 8, !tbaa !9
  %119 = sub nsw i64 %117, %118
  %120 = load ptr, ptr %9, align 8, !tbaa !5
  store i64 %119, ptr %120, align 8, !tbaa !9
  br label %124

121:                                              ; preds = %112, %106
  %122 = load i64, ptr %12, align 8, !tbaa !9
  %123 = load ptr, ptr %9, align 8, !tbaa !5
  store i64 %122, ptr %123, align 8, !tbaa !9
  br label %124

124:                                              ; preds = %121, %116
  br label %125

125:                                              ; preds = %124, %101
  store i32 1, ptr %5, align 4
  store i32 1, ptr %16, align 4
  br label %126

126:                                              ; preds = %125, %74
  call void @llvm.lifetime.end.p0(i64 8, ptr %15) #2
  call void @llvm.lifetime.end.p0(i64 8, ptr %14) #2
  call void @llvm.lifetime.end.p0(i64 8, ptr %13) #2
  call void @llvm.lifetime.end.p0(i64 8, ptr %12) #2
  call void @llvm.lifetime.end.p0(i64 8, ptr %11) #2
  call void @llvm.lifetime.end.p0(i64 8, ptr %10) #2
  %127 = load i32, ptr %5, align 4
  ret i32 %127
}

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"long", !7, i64 0}
!11 = !{!7, !7, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nofree norecurse nosync nounwind willreturn memory(argmem: readwrite) uwtable
define dso_local range(i32 0, 2) i32 @ossl_quic_wire_decode_pkt_hdr_pn(ptr nocapture noundef readonly %0, i64 noundef %1, i64 noundef %2, ptr nocapture noundef writeonly %3) local_unnamed_addr #0 {
  switch i64 %1, label %64 [
    i64 1, label %5
    i64 2, label %8
    i64 3, label %16
    i64 4, label %29
  ]

5:                                                ; preds = %4
  %6 = load i8, ptr %0, align 1, !tbaa !5
  %7 = zext i8 %6 to i64
  br label %47

8:                                                ; preds = %4
  %9 = load i8, ptr %0, align 1, !tbaa !5
  %10 = zext i8 %9 to i64
  %11 = shl nuw nsw i64 %10, 8
  %12 = getelementptr inbounds i8, ptr %0, i64 1
  %13 = load i8, ptr %12, align 1, !tbaa !5
  %14 = zext i8 %13 to i64
  %15 = or disjoint i64 %11, %14
  br label %47

16:                                               ; preds = %4
  %17 = load i8, ptr %0, align 1, !tbaa !5
  %18 = zext i8 %17 to i64
  %19 = shl nuw nsw i64 %18, 16
  %20 = getelementptr inbounds i8, ptr %0, i64 1
  %21 = load i8, ptr %20, align 1, !tbaa !5
  %22 = zext i8 %21 to i64
  %23 = shl nuw nsw i64 %22, 8
  %24 = or disjoint i64 %23, %19
  %25 = getelementptr inbounds i8, ptr %0, i64 2
  %26 = load i8, ptr %25, align 1, !tbaa !5
  %27 = zext i8 %26 to i64
  %28 = or disjoint i64 %24, %27
  br label %47

29:                                               ; preds = %4
  %30 = load i8, ptr %0, align 1, !tbaa !5
  %31 = zext i8 %30 to i64
  %32 = shl nuw nsw i64 %31, 24
  %33 = getelementptr inbounds i8, ptr %0, i64 1
  %34 = load i8, ptr %33, align 1, !tbaa !5
  %35 = zext i8 %34 to i64
  %36 = shl nuw nsw i64 %35, 16
  %37 = or disjoint i64 %36, %32
  %38 = getelementptr inbounds i8, ptr %0, i64 2
  %39 = load i8, ptr %38, align 1, !tbaa !5
  %40 = zext i8 %39 to i64
  %41 = shl nuw nsw i64 %40, 8
  %42 = or disjoint i64 %37, %41
  %43 = getelementptr inbounds i8, ptr %0, i64 3
  %44 = load i8, ptr %43, align 1, !tbaa !5
  %45 = zext i8 %44 to i64
  %46 = or disjoint i64 %42, %45
  br label %47

47:                                               ; preds = %29, %16, %8, %5
  %.036 = phi i64 [ %46, %29 ], [ %28, %16 ], [ %15, %8 ], [ %7, %5 ]
  %48 = add i64 %2, 1
  %49 = shl nuw nsw i64 %1, 3
  %50 = shl nuw nsw i64 1, %49
  %51 = lshr i64 %50, 1
  %52 = sub nsw i64 0, %50
  %53 = and i64 %48, %52
  %54 = or i64 %.036, %53
  %55 = sub nsw i64 %48, %51
  %.not = icmp sle i64 %54, %55
  %56 = sub nuw nsw i64 4611686018427387904, %50
  %57 = icmp slt i64 %54, %56
  %or.cond = select i1 %.not, i1 %57, i1 false
  br i1 %or.cond, label %58, label %60

58:                                               ; preds = %47
  %59 = add nsw i64 %54, %50
  br label %.sink.split

60:                                               ; preds = %47
  %61 = add nsw i64 %51, %48
  %62 = icmp sle i64 %54, %61
  %.not39 = icmp slt i64 %54, %50
  %or.cond41 = or i1 %62, %.not39
  %63 = select i1 %or.cond41, i64 0, i64 %50
  %spec.select = sub nsw i64 %54, %63
  br label %.sink.split

.sink.split:                                      ; preds = %60, %58
  %.sink = phi i64 [ %59, %58 ], [ %spec.select, %60 ]
  store i64 %.sink, ptr %3, align 8, !tbaa !8
  br label %64

64:                                               ; preds = %.sink.split, %4
  %.0 = phi i32 [ 0, %4 ], [ 1, %.sink.split ]
  ret i32 %.0
}

attributes #0 = { mustprogress nofree norecurse nosync nounwind willreturn memory(argmem: readwrite) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"omnipotent char", !7, i64 0}
!7 = !{!"Simple C/C++ TBAA"}
!8 = !{!9, !9, i64 0}
!9 = !{!"long", !6, i64 0}


; Effective O3 passes: CorrelatedValuePropagationPass,EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass