; LLVM IR from lfarcaro/ARINC653_ARMV7A_Z7000 :: ARINC653_ARMV7A_Z7000.sw/ARINC653_ARMV7A_Z7000/src/ARINC653_PORT (mmu)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nounwind uwtable
define dso_local zeroext i8 @MMU_SLTRANSLATIONTABLE_MAPSMALLPAGE(ptr noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef %3, i32 noundef %4, i32 noundef %5, i32 noundef %6, i32 noundef %7) #1 {
  %9 = alloca i8, align 1
  %10 = alloca ptr, align 8
  %11 = alloca i32, align 4
  %12 = alloca i32, align 4
  %13 = alloca i32, align 4
  %14 = alloca i32, align 4
  %15 = alloca i32, align 4
  %16 = alloca i32, align 4
  %17 = alloca i32, align 4
  %18 = alloca ptr, align 8
  %19 = alloca i32, align 4
  %20 = alloca i32, align 4
  %21 = alloca i32, align 4
  store ptr %0, ptr %10, align 8, !tbaa !5
  store i32 %1, ptr %11, align 4, !tbaa !9
  store i32 %2, ptr %12, align 4, !tbaa !9
  store i32 %3, ptr %13, align 4, !tbaa !9
  store i32 %4, ptr %14, align 4, !tbaa !9
  store i32 %5, ptr %15, align 4, !tbaa !9
  store i32 %6, ptr %16, align 4, !tbaa !9
  store i32 %7, ptr %17, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 8, ptr %18) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %19) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %20) #2
  %22 = load i32, ptr %11, align 4, !tbaa !9
  %23 = and i32 %22, -4096
  %24 = load i32, ptr %11, align 4, !tbaa !9
  %25 = icmp ne i32 %23, %24
  br i1 %25, label %26, label %27

26:                                               ; preds = %8
  store i8 0, ptr %9, align 1
  store i32 1, ptr %21, align 4
  br label %131

27:                                               ; preds = %8
  %28 = load ptr, ptr %10, align 8, !tbaa !5
  %29 = load i32, ptr %11, align 4, !tbaa !9
  %30 = lshr i32 %29, 12
  %31 = and i32 %30, 255
  %32 = zext i32 %31 to i64
  %33 = getelementptr inbounds i32, ptr %28, i64 %32
  store ptr %33, ptr %18, align 8, !tbaa !5
  %34 = load ptr, ptr %18, align 8, !tbaa !5
  %35 = load i32, ptr %34, align 4, !tbaa !9
  %36 = icmp ne i32 %35, 0
  br i1 %36, label %37, label %38

37:                                               ; preds = %27
  store i8 0, ptr %9, align 1
  store i32 1, ptr %21, align 4
  br label %131

38:                                               ; preds = %27
  store i32 0, ptr %19, align 4, !tbaa !9
  %39 = load i32, ptr %13, align 4, !tbaa !9
  switch i32 %39, label %44 [
    i32 0, label %40
    i32 1, label %41
    i32 2, label %42
    i32 3, label %43
  ]

40:                                               ; preds = %38
  store i32 0, ptr %13, align 4, !tbaa !9
  br label %44

41:                                               ; preds = %38
  store i32 1, ptr %13, align 4, !tbaa !9
  br label %44

42:                                               ; preds = %38
  store i32 2, ptr %13, align 4, !tbaa !9
  br label %44

43:                                               ; preds = %38
  store i32 3, ptr %13, align 4, !tbaa !9
  br label %44

44:                                               ; preds = %43, %42, %41, %40, %38
  %45 = load i32, ptr %14, align 4, !tbaa !9
  switch i32 %45, label %50 [
    i32 0, label %46
    i32 1, label %47
    i32 2, label %48
    i32 3, label %49
  ]

46:                                               ; preds = %44
  store i32 0, ptr %14, align 4, !tbaa !9
  br label %50

47:                                               ; preds = %44
  store i32 1, ptr %14, align 4, !tbaa !9
  br label %50

48:                                               ; preds = %44
  store i32 2, ptr %14, align 4, !tbaa !9
  br label %50

49:                                               ; preds = %44
  store i32 3, ptr %14, align 4, !tbaa !9
  br label %50

50:                                               ; preds = %49, %48, %47, %46, %44
  %51 = load i32, ptr %12, align 4, !tbaa !9
  switch i32 %51, label %82 [
    i32 0, label %52
    i32 1, label %55
    i32 2, label %58
    i32 3, label %61
    i32 4, label %64
    i32 5, label %67
    i32 6, label %70
    i32 7, label %73
  ]

52:                                               ; preds = %50
  %53 = load i32, ptr %19, align 4, !tbaa !9
  %54 = or i32 %53, 0
  store i32 %54, ptr %19, align 4, !tbaa !9
  br label %82

55:                                               ; preds = %50
  %56 = load i32, ptr %19, align 4, !tbaa !9
  %57 = or i32 %56, 4
  store i32 %57, ptr %19, align 4, !tbaa !9
  br label %82

58:                                               ; preds = %50
  %59 = load i32, ptr %19, align 4, !tbaa !9
  %60 = or i32 %59, 8
  store i32 %60, ptr %19, align 4, !tbaa !9
  br label %82

61:                                               ; preds = %50
  %62 = load i32, ptr %19, align 4, !tbaa !9
  %63 = or i32 %62, 12
  store i32 %63, ptr %19, align 4, !tbaa !9
  br label %82

64:                                               ; preds = %50
  %65 = load i32, ptr %19, align 4, !tbaa !9
  %66 = or i32 %65, 64
  store i32 %66, ptr %19, align 4, !tbaa !9
  br label %82

67:                                               ; preds = %50
  %68 = load i32, ptr %19, align 4, !tbaa !9
  %69 = or i32 %68, 76
  store i32 %69, ptr %19, align 4, !tbaa !9
  br label %82

70:                                               ; preds = %50
  %71 = load i32, ptr %19, align 4, !tbaa !9
  %72 = or i32 %71, 128
  store i32 %72, ptr %19, align 4, !tbaa !9
  br label %82

73:                                               ; preds = %50
  %74 = load i32, ptr %14, align 4, !tbaa !9
  %75 = shl i32 %74, 6
  %76 = or i32 256, %75
  %77 = load i32, ptr %13, align 4, !tbaa !9
  %78 = shl i32 %77, 2
  %79 = or i32 %76, %78
  %80 = load i32, ptr %19, align 4, !tbaa !9
  %81 = or i32 %80, %79
  store i32 %81, ptr %19, align 4, !tbaa !9
  br label %82

82:                                               ; preds = %73, %70, %67, %64, %61, %58, %55, %52, %50
  %83 = load i32, ptr %15, align 4, !tbaa !9
  switch i32 %83, label %90 [
    i32 0, label %84
    i32 1, label %87
  ]

84:                                               ; preds = %82
  %85 = load i32, ptr %19, align 4, !tbaa !9
  %86 = or i32 %85, 1024
  store i32 %86, ptr %19, align 4, !tbaa !9
  br label %90

87:                                               ; preds = %82
  %88 = load i32, ptr %19, align 4, !tbaa !9
  %89 = or i32 %88, 0
  store i32 %89, ptr %19, align 4, !tbaa !9
  br label %90

90:                                               ; preds = %87, %84, %82
  %91 = load i32, ptr %16, align 4, !tbaa !9
  switch i32 %91, label %98 [
    i32 0, label %92
    i32 1, label %95
  ]

92:                                               ; preds = %90
  %93 = load i32, ptr %19, align 4, !tbaa !9
  %94 = or i32 %93, 0
  store i32 %94, ptr %19, align 4, !tbaa !9
  br label %98

95:                                               ; preds = %90
  %96 = load i32, ptr %19, align 4, !tbaa !9
  %97 = or i32 %96, 2048
  store i32 %97, ptr %19, align 4, !tbaa !9
  br label %98

98:                                               ; preds = %95, %92, %90
  %99 = load i32, ptr %17, align 4, !tbaa !9
  %100 = and i32 %99, 15
  switch i32 %100, label %116 [
    i32 0, label %101
    i32 1, label %104
    i32 2, label %107
    i32 3, label %110
    i32 4, label %113
  ]

101:                                              ; preds = %98
  %102 = load i32, ptr %19, align 4, !tbaa !9
  %103 = or i32 %102, 0
  store i32 %103, ptr %19, align 4, !tbaa !9
  br label %116

104:                                              ; preds = %98
  %105 = load i32, ptr %19, align 4, !tbaa !9
  %106 = or i32 %105, 16
  store i32 %106, ptr %19, align 4, !tbaa !9
  br label %116

107:                                              ; preds = %98
  %108 = load i32, ptr %19, align 4, !tbaa !9
  %109 = or i32 %108, 48
  store i32 %109, ptr %19, align 4, !tbaa !9
  br label %116

110:                                              ; preds = %98
  %111 = load i32, ptr %19, align 4, !tbaa !9
  %112 = or i32 %111, 528
  store i32 %112, ptr %19, align 4, !tbaa !9
  br label %116

113:                                              ; preds = %98
  %114 = load i32, ptr %19, align 4, !tbaa !9
  %115 = or i32 %114, 560
  store i32 %115, ptr %19, align 4, !tbaa !9
  br label %116

116:                                              ; preds = %113, %110, %107, %104, %101, %98
  %117 = load i32, ptr %17, align 4, !tbaa !9
  %118 = and i32 %117, 16
  %119 = icmp eq i32 %118, 16
  br i1 %119, label %120, label %123

120:                                              ; preds = %116
  %121 = load i32, ptr %19, align 4, !tbaa !9
  %122 = or i32 %121, 1
  store i32 %122, ptr %19, align 4, !tbaa !9
  br label %123

123:                                              ; preds = %120, %116
  %124 = load i32, ptr %11, align 4, !tbaa !9
  %125 = and i32 %124, -4096
  %126 = or i32 2, %125
  %127 = load i32, ptr %19, align 4, !tbaa !9
  %128 = or i32 %126, %127
  store i32 %128, ptr %20, align 4, !tbaa !9
  %129 = load i32, ptr %20, align 4, !tbaa !9
  %130 = load ptr, ptr %18, align 8, !tbaa !5
  store i32 %129, ptr %130, align 4, !tbaa !9
  store i8 1, ptr %9, align 1
  store i32 1, ptr %21, align 4
  br label %131

131:                                              ; preds = %123, %37, %26
  call void @llvm.lifetime.end.p0(i64 4, ptr %20) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %19) #2
  call void @llvm.lifetime.end.p0(i64 8, ptr %18) #2
  %132 = load i8, ptr %9, align 1
  ret i8 %132
}

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nofree norecurse nosync nounwind willreturn memory(argmem: readwrite) uwtable
define dso_local zeroext range(i8 0, 2) i8 @MMU_SLTRANSLATIONTABLE_MAPSMALLPAGE(ptr nocapture noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef %3, i32 noundef %4, i32 noundef %5, i32 noundef %6, i32 noundef %7) local_unnamed_addr #0 {
  %9 = and i32 %1, 4095
  %.not = icmp eq i32 %9, 0
  br i1 %.not, label %10, label %46

10:                                               ; preds = %8
  %11 = lshr exact i32 %1, 12
  %12 = and i32 %11, 255
  %13 = zext nneg i32 %12 to i64
  %14 = getelementptr inbounds i32, ptr %0, i64 %13
  %15 = load i32, ptr %14, align 4, !tbaa !5
  %.not41 = icmp eq i32 %15, 0
  br i1 %.not41, label %16, label %46

16:                                               ; preds = %10
  switch i32 %2, label %28 [
    i32 7, label %23
    i32 1, label %17
    i32 2, label %18
    i32 3, label %19
    i32 4, label %20
    i32 5, label %21
    i32 6, label %22
  ]

17:                                               ; preds = %16
  br label %28

18:                                               ; preds = %16
  br label %28

19:                                               ; preds = %16
  br label %28

20:                                               ; preds = %16
  br label %28

21:                                               ; preds = %16
  br label %28

22:                                               ; preds = %16
  br label %28

23:                                               ; preds = %16
  %24 = shl i32 %4, 6
  %25 = shl i32 %3, 2
  %26 = or i32 %25, %24
  %27 = or i32 %26, 256
  br label %28

28:                                               ; preds = %23, %22, %21, %20, %19, %18, %17, %16
  %.036 = phi i32 [ %27, %23 ], [ 128, %22 ], [ 76, %21 ], [ 64, %20 ], [ 12, %19 ], [ 8, %18 ], [ 4, %17 ], [ 0, %16 ]
  %cond = icmp eq i32 %5, 0
  %29 = or i32 %.036, 1024
  %spec.select43 = select i1 %cond, i32 %29, i32 %.036
  %cond44 = icmp eq i32 %6, 1
  %30 = or i32 %spec.select43, 2048
  %.2 = select i1 %cond44, i32 %30, i32 %spec.select43
  %31 = and i32 %7, 15
  switch i32 %31, label %40 [
    i32 4, label %38
    i32 1, label %32
    i32 2, label %34
    i32 3, label %36
  ]

32:                                               ; preds = %28
  %33 = or i32 %.2, 16
  br label %40

34:                                               ; preds = %28
  %35 = or i32 %.2, 48
  br label %40

36:                                               ; preds = %28
  %37 = or i32 %.2, 528
  br label %40

38:                                               ; preds = %28
  %39 = or i32 %.2, 560
  br label %40

40:                                               ; preds = %38, %36, %34, %32, %28
  %.3 = phi i32 [ %39, %38 ], [ %37, %36 ], [ %35, %34 ], [ %33, %32 ], [ %.2, %28 ]
  %41 = lshr i32 %7, 4
  %42 = and i32 %41, 1
  %43 = or i32 %42, %.3
  %44 = or i32 %43, %1
  %45 = or i32 %44, 2
  store i32 %45, ptr %14, align 4, !tbaa !5
  br label %46

46:                                               ; preds = %10, %8, %40
  %.0 = phi i8 [ 1, %40 ], [ 0, %8 ], [ 0, %10 ]
  ret i8 %.0
}

attributes #0 = { mustprogress nofree norecurse nosync nounwind willreturn memory(argmem: readwrite) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: CorrelatedValuePropagationPass,EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass