; LLVM IR from pingcap/tidb-bench :: ssb/dbgen (bcd2)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nounwind uwtable
define dso_local i32 @bcd2_div(ptr noundef %0, ptr noundef %1, i64 noundef %2) #1 {
  %4 = alloca ptr, align 8
  %5 = alloca ptr, align 8
  %6 = alloca i64, align 8
  %7 = alloca i64, align 8
  %8 = alloca i64, align 8
  %9 = alloca i64, align 8
  %10 = alloca i64, align 8
  %11 = alloca i64, align 8
  %12 = alloca i64, align 8
  store ptr %0, ptr %4, align 8, !tbaa !5
  store ptr %1, ptr %5, align 8, !tbaa !5
  store i64 %2, ptr %6, align 8, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 8, ptr %7) #2
  call void @llvm.lifetime.start.p0(i64 8, ptr %8) #2
  call void @llvm.lifetime.start.p0(i64 8, ptr %9) #2
  call void @llvm.lifetime.start.p0(i64 8, ptr %10) #2
  call void @llvm.lifetime.start.p0(i64 8, ptr %11) #2
  call void @llvm.lifetime.start.p0(i64 8, ptr %12) #2
  store i64 0, ptr %9, align 8, !tbaa !9
  %13 = load ptr, ptr %4, align 8, !tbaa !5
  %14 = load i64, ptr %13, align 8, !tbaa !9
  store i64 %14, ptr %7, align 8, !tbaa !9
  %15 = load ptr, ptr %5, align 8, !tbaa !5
  %16 = load i64, ptr %15, align 8, !tbaa !9
  store i64 %16, ptr %8, align 8, !tbaa !9
  %17 = load ptr, ptr %5, align 8, !tbaa !5
  store i64 0, ptr %17, align 8, !tbaa !9
  %18 = load ptr, ptr %4, align 8, !tbaa !5
  store i64 0, ptr %18, align 8, !tbaa !9
  store i64 13, ptr %12, align 8, !tbaa !9
  br label %19

19:                                               ; preds = %101, %3
  %20 = load i64, ptr %12, align 8, !tbaa !9
  %21 = icmp sge i64 %20, 0
  br i1 %21, label %22, label %104

22:                                               ; preds = %19
  %23 = load i64, ptr %12, align 8, !tbaa !9
  %24 = icmp sge i64 %23, 7
  br i1 %24, label %25, label %38

25:                                               ; preds = %22
  %26 = load i64, ptr %8, align 8, !tbaa !9
  %27 = load i64, ptr %12, align 8, !tbaa !9
  %28 = sub nsw i64 %27, 7
  %29 = mul nsw i64 4, %28
  %30 = trunc i64 %29 to i32
  %31 = shl i32 15, %30
  %32 = sext i32 %31 to i64
  %33 = and i64 %26, %32
  %34 = load i64, ptr %12, align 8, !tbaa !9
  %35 = sub nsw i64 %34, 7
  %36 = mul nsw i64 %35, 4
  %37 = ashr i64 %33, %36
  br label %49

38:                                               ; preds = %22
  %39 = load i64, ptr %7, align 8, !tbaa !9
  %40 = load i64, ptr %12, align 8, !tbaa !9
  %41 = mul nsw i64 4, %40
  %42 = trunc i64 %41 to i32
  %43 = shl i32 15, %42
  %44 = sext i32 %43 to i64
  %45 = and i64 %39, %44
  %46 = load i64, ptr %12, align 8, !tbaa !9
  %47 = mul nsw i64 %46, 4
  %48 = ashr i64 %45, %47
  br label %49

49:                                               ; preds = %38, %25
  %50 = phi i64 [ %37, %25 ], [ %48, %38 ]
  store i64 %50, ptr %10, align 8, !tbaa !9
  %51 = load i64, ptr %9, align 8, !tbaa !9
  %52 = mul nsw i64 10, %51
  %53 = load i64, ptr %10, align 8, !tbaa !9
  %54 = add nsw i64 %53, %52
  store i64 %54, ptr %10, align 8, !tbaa !9
  %55 = load i64, ptr %10, align 8, !tbaa !9
  %56 = load i64, ptr %6, align 8, !tbaa !9
  %57 = sdiv i64 %55, %56
  store i64 %57, ptr %11, align 8, !tbaa !9
  %58 = load i64, ptr %10, align 8, !tbaa !9
  %59 = load i64, ptr %6, align 8, !tbaa !9
  %60 = srem i64 %58, %59
  store i64 %60, ptr %9, align 8, !tbaa !9
  %61 = load i64, ptr %12, align 8, !tbaa !9
  %62 = icmp sge i64 %61, 7
  br i1 %62, label %63, label %82

63:                                               ; preds = %49
  %64 = load i64, ptr %12, align 8, !tbaa !9
  %65 = sub nsw i64 %64, 7
  %66 = mul nsw i64 4, %65
  %67 = trunc i64 %66 to i32
  %68 = shl i32 15, %67
  %69 = xor i32 268435455, %68
  %70 = sext i32 %69 to i64
  %71 = load ptr, ptr %5, align 8, !tbaa !5
  %72 = load i64, ptr %71, align 8, !tbaa !9
  %73 = and i64 %72, %70
  store i64 %73, ptr %71, align 8, !tbaa !9
  %74 = load i64, ptr %11, align 8, !tbaa !9
  %75 = load i64, ptr %12, align 8, !tbaa !9
  %76 = sub nsw i64 %75, 7
  %77 = mul nsw i64 4, %76
  %78 = shl i64 %74, %77
  %79 = load ptr, ptr %5, align 8, !tbaa !5
  %80 = load i64, ptr %79, align 8, !tbaa !9
  %81 = or i64 %80, %78
  store i64 %81, ptr %79, align 8, !tbaa !9
  br label %100

82:                                               ; preds = %49
  %83 = load ptr, ptr %4, align 8, !tbaa !5
  %84 = load i64, ptr %83, align 8, !tbaa !9
  %85 = load i64, ptr %12, align 8, !tbaa !9
  %86 = mul nsw i64 4, %85
  %87 = trunc i64 %86 to i32
  %88 = shl i32 15, %87
  %89 = xor i32 268435455, %88
  %90 = sext i32 %89 to i64
  %91 = and i64 %84, %90
  %92 = load ptr, ptr %4, align 8, !tbaa !5
  store i64 %91, ptr %92, align 8, !tbaa !9
  %93 = load i64, ptr %11, align 8, !tbaa !9
  %94 = load i64, ptr %12, align 8, !tbaa !9
  %95 = mul nsw i64 4, %94
  %96 = shl i64 %93, %95
  %97 = load ptr, ptr %4, align 8, !tbaa !5
  %98 = load i64, ptr %97, align 8, !tbaa !9
  %99 = or i64 %98, %96
  store i64 %99, ptr %97, align 8, !tbaa !9
  br label %100

100:                                              ; preds = %82, %63
  br label %101

101:                                              ; preds = %100
  %102 = load i64, ptr %12, align 8, !tbaa !9
  %103 = add nsw i64 %102, -1
  store i64 %103, ptr %12, align 8, !tbaa !9
  br label %19, !llvm.loop !11

104:                                              ; preds = %19
  %105 = load i64, ptr %9, align 8, !tbaa !9
  %106 = trunc i64 %105 to i32
  call void @llvm.lifetime.end.p0(i64 8, ptr %12) #2
  call void @llvm.lifetime.end.p0(i64 8, ptr %11) #2
  call void @llvm.lifetime.end.p0(i64 8, ptr %10) #2
  call void @llvm.lifetime.end.p0(i64 8, ptr %9) #2
  call void @llvm.lifetime.end.p0(i64 8, ptr %8) #2
  call void @llvm.lifetime.end.p0(i64 8, ptr %7) #2
  ret i32 %106
}

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"long", !7, i64 0}
!11 = distinct !{!11, !12}
!12 = !{!"llvm.loop.mustprogress"}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nofree norecurse nosync nounwind memory(argmem: readwrite) uwtable
define dso_local i32 @bcd2_div(ptr nocapture noundef %0, ptr nocapture noundef %1, i64 noundef %2) local_unnamed_addr #0 {
  %4 = load i64, ptr %0, align 8, !tbaa !5
  %5 = load i64, ptr %1, align 8, !tbaa !5
  store i64 0, ptr %1, align 8, !tbaa !5
  store i64 0, ptr %0, align 8, !tbaa !5
  br label %6

6:                                                ; preds = %3, %40
  %.033 = phi i64 [ 13, %3 ], [ %42, %40 ]
  %.03132 = phi i64 [ 0, %3 ], [ %41, %40 ]
  %7 = icmp ugt i64 %.033, 6
  %8 = shl i64 %.033, 2
  br i1 %7, label %9, label %25

9:                                                ; preds = %6
  %10 = add nsw i64 %8, -28
  %11 = trunc i64 %10 to i32
  %12 = shl i32 15, %11
  %13 = sext i32 %12 to i64
  %14 = and i64 %5, %13
  %15 = ashr i64 %14, %10
  %16 = mul nsw i64 %.03132, 10
  %17 = add nsw i64 %15, %16
  %18 = sdiv i64 %17, %2
  %19 = xor i32 %12, 268435455
  %20 = sext i32 %19 to i64
  %21 = load i64, ptr %1, align 8, !tbaa !5
  %22 = and i64 %21, %20
  %23 = shl i64 %18, %10
  %24 = or i64 %22, %23
  store i64 %24, ptr %1, align 8, !tbaa !5
  br label %40

25:                                               ; preds = %6
  %26 = trunc nuw nsw i64 %8 to i32
  %27 = shl nuw nsw i32 15, %26
  %28 = zext nneg i32 %27 to i64
  %29 = and i64 %4, %28
  %30 = lshr i64 %29, %8
  %31 = mul nsw i64 %.03132, 10
  %32 = add nsw i64 %30, %31
  %33 = sdiv i64 %32, %2
  %34 = load i64, ptr %0, align 8, !tbaa !5
  %35 = xor i32 %27, 268435455
  %36 = zext nneg i32 %35 to i64
  %37 = and i64 %34, %36
  %38 = shl i64 %33, %8
  %39 = or i64 %37, %38
  store i64 %39, ptr %0, align 8, !tbaa !5
  br label %40

40:                                               ; preds = %9, %25
  %.pn = phi i64 [ %17, %9 ], [ %32, %25 ]
  %41 = srem i64 %.pn, %2
  %42 = add nsw i64 %.033, -1
  %.not = icmp eq i64 %.033, 0
  br i1 %.not, label %43, label %6, !llvm.loop !9

43:                                               ; preds = %40
  %44 = trunc i64 %41 to i32
  ret i32 %44
}

attributes #0 = { nofree norecurse nosync nounwind memory(argmem: readwrite) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"long", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = distinct !{!9, !10}
!10 = !{!"llvm.loop.mustprogress"}


; Effective O3 passes: CorrelatedValuePropagationPass,EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,IndVarSimplifyPass,InferFunctionAttrsPass,InstCombinePass,InstSimplifyPass,JumpThreadingPass,LCSSAPass,LoopRotatePass,LoopUnrollPass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass