; LLVM IR from lfarcaro/ARINC653_ARMV7A_Z7000 :: ARINC653_ARMV7A_Z7000.sw/ARINC653_ARMV7A_Z7000_bsp/ps7_cortexa9_0/libsrc/gpiops_v3 (SetIntrTypePin)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.XGpioPs = type { %struct.XGpioPs_Config, i32, ptr, ptr, i32, i32, i8 }
%struct.XGpioPs_Config = type { i16, i32 }

@Xil_AssertStatus = external global i32, align 4
@.str = external hidden unnamed_addr constant [168 x i8], align 1

declare void @Xil_Assert(ptr noundef, i32 noundef) #0

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @Xil_Out32(i64 noundef, i32 noundef) #1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #2

declare void @XGpioPs_GetBankPin(i8 noundef zeroext, ptr noundef, ptr noundef) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #2

; Function Attrs: inlinehint nounwind uwtable
declare hidden i32 @Xil_In32(i64 noundef) #1

; Function Attrs: nounwind uwtable
define dso_local void @XGpioPs_SetIntrTypePin(ptr noundef %0, i32 noundef %1, i8 noundef zeroext %2) #3 {
  %4 = alloca ptr, align 8
  %5 = alloca i32, align 4
  %6 = alloca i8, align 1
  %7 = alloca i32, align 4
  %8 = alloca i32, align 4
  %9 = alloca i32, align 4
  %10 = alloca i8, align 1
  %11 = alloca i8, align 1
  %12 = alloca i32, align 4
  store ptr %0, ptr %4, align 8, !tbaa !5
  store i32 %1, ptr %5, align 4, !tbaa !9
  store i8 %2, ptr %6, align 1, !tbaa !11
  call void @llvm.lifetime.start.p0(i64 4, ptr %7) #4
  call void @llvm.lifetime.start.p0(i64 4, ptr %8) #4
  call void @llvm.lifetime.start.p0(i64 4, ptr %9) #4
  call void @llvm.lifetime.start.p0(i64 1, ptr %10) #4
  call void @llvm.lifetime.start.p0(i64 1, ptr %11) #4
  %13 = load ptr, ptr %4, align 8, !tbaa !5
  %14 = icmp ne ptr %13, null
  br i1 %14, label %15, label %16

15:                                               ; preds = %3
  store i32 0, ptr @Xil_AssertStatus, align 4, !tbaa !9
  br label %17

16:                                               ; preds = %3
  call void @Xil_Assert(ptr noundef @.str, i32 noundef 507)
  store i32 1, ptr @Xil_AssertStatus, align 4, !tbaa !9
  store i32 1, ptr %12, align 4
  br label %182

17:                                               ; preds = %15
  %18 = load ptr, ptr %4, align 8, !tbaa !5
  %19 = getelementptr inbounds %struct.XGpioPs, ptr %18, i32 0, i32 1
  %20 = load i32, ptr %19, align 8, !tbaa !12
  %21 = icmp eq i32 %20, 286331153
  br i1 %21, label %22, label %23

22:                                               ; preds = %17
  store i32 0, ptr @Xil_AssertStatus, align 4, !tbaa !9
  br label %24

23:                                               ; preds = %17
  call void @Xil_Assert(ptr noundef @.str, i32 noundef 508)
  store i32 1, ptr @Xil_AssertStatus, align 4, !tbaa !9
  store i32 1, ptr %12, align 4
  br label %182

24:                                               ; preds = %22
  %25 = load i32, ptr %5, align 4, !tbaa !9
  %26 = load ptr, ptr %4, align 8, !tbaa !5
  %27 = getelementptr inbounds %struct.XGpioPs, ptr %26, i32 0, i32 5
  %28 = load i32, ptr %27, align 4, !tbaa !16
  %29 = icmp ult i32 %25, %28
  br i1 %29, label %30, label %31

30:                                               ; preds = %24
  store i32 0, ptr @Xil_AssertStatus, align 4, !tbaa !9
  br label %32

31:                                               ; preds = %24
  call void @Xil_Assert(ptr noundef @.str, i32 noundef 509)
  store i32 1, ptr @Xil_AssertStatus, align 4, !tbaa !9
  store i32 1, ptr %12, align 4
  br label %182

32:                                               ; preds = %30
  %33 = load i8, ptr %6, align 1, !tbaa !11
  %34 = zext i8 %33 to i32
  %35 = icmp ule i32 %34, 4
  br i1 %35, label %36, label %37

36:                                               ; preds = %32
  store i32 0, ptr @Xil_AssertStatus, align 4, !tbaa !9
  br label %38

37:                                               ; preds = %32
  call void @Xil_Assert(ptr noundef @.str, i32 noundef 510)
  store i32 1, ptr @Xil_AssertStatus, align 4, !tbaa !9
  store i32 1, ptr %12, align 4
  br label %182

38:                                               ; preds = %36
  %39 = load i32, ptr %5, align 4, !tbaa !9
  %40 = trunc i32 %39 to i8
  call void @XGpioPs_GetBankPin(i8 noundef zeroext %40, ptr noundef %10, ptr noundef %11)
  %41 = load ptr, ptr %4, align 8, !tbaa !5
  %42 = getelementptr inbounds %struct.XGpioPs, ptr %41, i32 0, i32 0
  %43 = getelementptr inbounds %struct.XGpioPs_Config, ptr %42, i32 0, i32 1
  %44 = load i32, ptr %43, align 4, !tbaa !17
  %45 = load i8, ptr %10, align 1, !tbaa !11
  %46 = zext i8 %45 to i32
  %47 = mul i32 %46, 64
  %48 = add i32 %47, 540
  %49 = add i32 %44, %48
  %50 = zext i32 %49 to i64
  %51 = call i32 @Xil_In32(i64 noundef %50)
  store i32 %51, ptr %7, align 4, !tbaa !9
  %52 = load ptr, ptr %4, align 8, !tbaa !5
  %53 = getelementptr inbounds %struct.XGpioPs, ptr %52, i32 0, i32 0
  %54 = getelementptr inbounds %struct.XGpioPs_Config, ptr %53, i32 0, i32 1
  %55 = load i32, ptr %54, align 4, !tbaa !17
  %56 = load i8, ptr %10, align 1, !tbaa !11
  %57 = zext i8 %56 to i32
  %58 = mul i32 %57, 64
  %59 = add i32 %58, 544
  %60 = add i32 %55, %59
  %61 = zext i32 %60 to i64
  %62 = call i32 @Xil_In32(i64 noundef %61)
  store i32 %62, ptr %8, align 4, !tbaa !9
  %63 = load ptr, ptr %4, align 8, !tbaa !5
  %64 = getelementptr inbounds %struct.XGpioPs, ptr %63, i32 0, i32 0
  %65 = getelementptr inbounds %struct.XGpioPs_Config, ptr %64, i32 0, i32 1
  %66 = load i32, ptr %65, align 4, !tbaa !17
  %67 = load i8, ptr %10, align 1, !tbaa !11
  %68 = zext i8 %67 to i32
  %69 = mul i32 %68, 64
  %70 = add i32 %69, 548
  %71 = add i32 %66, %70
  %72 = zext i32 %71 to i64
  %73 = call i32 @Xil_In32(i64 noundef %72)
  store i32 %73, ptr %9, align 4, !tbaa !9
  %74 = load i8, ptr %6, align 1, !tbaa !11
  %75 = zext i8 %74 to i32
  switch i32 %75, label %147 [
    i32 0, label %76
    i32 1, label %93
    i32 2, label %111
    i32 3, label %122
    i32 4, label %134
  ]

76:                                               ; preds = %38
  %77 = load i8, ptr %11, align 1, !tbaa !11
  %78 = zext i8 %77 to i32
  %79 = shl i32 1, %78
  %80 = load i32, ptr %7, align 4, !tbaa !9
  %81 = or i32 %80, %79
  store i32 %81, ptr %7, align 4, !tbaa !9
  %82 = load i8, ptr %11, align 1, !tbaa !11
  %83 = zext i8 %82 to i32
  %84 = shl i32 1, %83
  %85 = load i32, ptr %8, align 4, !tbaa !9
  %86 = or i32 %85, %84
  store i32 %86, ptr %8, align 4, !tbaa !9
  %87 = load i8, ptr %11, align 1, !tbaa !11
  %88 = zext i8 %87 to i32
  %89 = shl i32 1, %88
  %90 = xor i32 %89, -1
  %91 = load i32, ptr %9, align 4, !tbaa !9
  %92 = and i32 %91, %90
  store i32 %92, ptr %9, align 4, !tbaa !9
  br label %148

93:                                               ; preds = %38
  %94 = load i8, ptr %11, align 1, !tbaa !11
  %95 = zext i8 %94 to i32
  %96 = shl i32 1, %95
  %97 = load i32, ptr %7, align 4, !tbaa !9
  %98 = or i32 %97, %96
  store i32 %98, ptr %7, align 4, !tbaa !9
  %99 = load i8, ptr %11, align 1, !tbaa !11
  %100 = zext i8 %99 to i32
  %101 = shl i32 1, %100
  %102 = xor i32 %101, -1
  %103 = load i32, ptr %8, align 4, !tbaa !9
  %104 = and i32 %103, %102
  store i32 %104, ptr %8, align 4, !tbaa !9
  %105 = load i8, ptr %11, align 1, !tbaa !11
  %106 = zext i8 %105 to i32
  %107 = shl i32 1, %106
  %108 = xor i32 %107, -1
  %109 = load i32, ptr %9, align 4, !tbaa !9
  %110 = and i32 %109, %108
  store i32 %110, ptr %9, align 4, !tbaa !9
  br label %148

111:                                              ; preds = %38
  %112 = load i8, ptr %11, align 1, !tbaa !11
  %113 = zext i8 %112 to i32
  %114 = shl i32 1, %113
  %115 = load i32, ptr %7, align 4, !tbaa !9
  %116 = or i32 %115, %114
  store i32 %116, ptr %7, align 4, !tbaa !9
  %117 = load i8, ptr %11, align 1, !tbaa !11
  %118 = zext i8 %117 to i32
  %119 = shl i32 1, %118
  %120 = load i32, ptr %9, align 4, !tbaa !9
  %121 = or i32 %120, %119
  store i32 %121, ptr %9, align 4, !tbaa !9
  br label %148

122:                                              ; preds = %38
  %123 = load i8, ptr %11, align 1, !tbaa !11
  %124 = zext i8 %123 to i32
  %125 = shl i32 1, %124
  %126 = xor i32 %125, -1
  %127 = load i32, ptr %7, align 4, !tbaa !9
  %128 = and i32 %127, %126
  store i32 %128, ptr %7, align 4, !tbaa !9
  %129 = load i8, ptr %11, align 1, !tbaa !11
  %130 = zext i8 %129 to i32
  %131 = shl i32 1, %130
  %132 = load i32, ptr %8, align 4, !tbaa !9
  %133 = or i32 %132, %131
  store i32 %133, ptr %8, align 4, !tbaa !9
  br label %148

134:                                              ; preds = %38
  %135 = load i8, ptr %11, align 1, !tbaa !11
  %136 = zext i8 %135 to i32
  %137 = shl i32 1, %136
  %138 = xor i32 %137, -1
  %139 = load i32, ptr %7, align 4, !tbaa !9
  %140 = and i32 %139, %138
  store i32 %140, ptr %7, align 4, !tbaa !9
  %141 = load i8, ptr %11, align 1, !tbaa !11
  %142 = zext i8 %141 to i32
  %143 = shl i32 1, %142
  %144 = xor i32 %143, -1
  %145 = load i32, ptr %8, align 4, !tbaa !9
  %146 = and i32 %145, %144
  store i32 %146, ptr %8, align 4, !tbaa !9
  br label %148

147:                                              ; preds = %38
  br label %148

148:                                              ; preds = %147, %134, %122, %111, %93, %76
  %149 = load ptr, ptr %4, align 8, !tbaa !5
  %150 = getelementptr inbounds %struct.XGpioPs, ptr %149, i32 0, i32 0
  %151 = getelementptr inbounds %struct.XGpioPs_Config, ptr %150, i32 0, i32 1
  %152 = load i32, ptr %151, align 4, !tbaa !17
  %153 = load i8, ptr %10, align 1, !tbaa !11
  %154 = zext i8 %153 to i32
  %155 = mul i32 %154, 64
  %156 = add i32 %155, 540
  %157 = add i32 %152, %156
  %158 = zext i32 %157 to i64
  %159 = load i32, ptr %7, align 4, !tbaa !9
  call void @Xil_Out32(i64 noundef %158, i32 noundef %159)
  %160 = load ptr, ptr %4, align 8, !tbaa !5
  %161 = getelementptr inbounds %struct.XGpioPs, ptr %160, i32 0, i32 0
  %162 = getelementptr inbounds %struct.XGpioPs_Config, ptr %161, i32 0, i32 1
  %163 = load i32, ptr %162, align 4, !tbaa !17
  %164 = load i8, ptr %10, align 1, !tbaa !11
  %165 = zext i8 %164 to i32
  %166 = mul i32 %165, 64
  %167 = add i32 %166, 544
  %168 = add i32 %163, %167
  %169 = zext i32 %168 to i64
  %170 = load i32, ptr %8, align 4, !tbaa !9
  call void @Xil_Out32(i64 noundef %169, i32 noundef %170)
  %171 = load ptr, ptr %4, align 8, !tbaa !5
  %172 = getelementptr inbounds %struct.XGpioPs, ptr %171, i32 0, i32 0
  %173 = getelementptr inbounds %struct.XGpioPs_Config, ptr %172, i32 0, i32 1
  %174 = load i32, ptr %173, align 4, !tbaa !17
  %175 = load i8, ptr %10, align 1, !tbaa !11
  %176 = zext i8 %175 to i32
  %177 = mul i32 %176, 64
  %178 = add i32 %177, 548
  %179 = add i32 %174, %178
  %180 = zext i32 %179 to i64
  %181 = load i32, ptr %9, align 4, !tbaa !9
  call void @Xil_Out32(i64 noundef %180, i32 noundef %181)
  store i32 0, ptr %12, align 4
  br label %182

182:                                              ; preds = %148, %37, %31, %23, %16
  call void @llvm.lifetime.end.p0(i64 1, ptr %11) #4
  call void @llvm.lifetime.end.p0(i64 1, ptr %10) #4
  call void @llvm.lifetime.end.p0(i64 4, ptr %9) #4
  call void @llvm.lifetime.end.p0(i64 4, ptr %8) #4
  call void @llvm.lifetime.end.p0(i64 4, ptr %7) #4
  %183 = load i32, ptr %12, align 4
  switch i32 %183, label %185 [
    i32 0, label %184
    i32 1, label %184
  ]

184:                                              ; preds = %182, %182
  ret void

185:                                              ; preds = %182
  unreachable
}

attributes #0 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { inlinehint nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #3 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #4 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}
!11 = !{!7, !7, i64 0}
!12 = !{!13, !10, i64 8}
!13 = !{!"", !14, i64 0, !10, i64 8, !6, i64 16, !6, i64 24, !10, i64 32, !10, i64 36, !7, i64 40}
!14 = !{!"", !15, i64 0, !10, i64 4}
!15 = !{!"short", !7, i64 0}
!16 = !{!13, !10, i64 36}
!17 = !{!13, !10, i64 4}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@Xil_AssertStatus = external local_unnamed_addr global i32, align 4
@.str = external hidden unnamed_addr constant [168 x i8], align 1

declare void @Xil_Assert(ptr noundef, i32 noundef) local_unnamed_addr #0

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @Xil_Out32(i64 noundef, i32 noundef) local_unnamed_addr #1

; Function Attrs: mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #2

declare void @XGpioPs_GetBankPin(i8 noundef zeroext, ptr noundef, ptr noundef) local_unnamed_addr #0

; Function Attrs: mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #2

; Function Attrs: inlinehint nounwind uwtable
declare hidden i32 @Xil_In32(i64 noundef) local_unnamed_addr #1

; Function Attrs: nounwind uwtable
define dso_local void @XGpioPs_SetIntrTypePin(ptr noundef readonly %0, i32 noundef %1, i8 noundef zeroext %2) local_unnamed_addr #3 {
  %4 = alloca i8, align 1
  %5 = alloca i8, align 1
  call void @llvm.lifetime.start.p0(i64 1, ptr nonnull %4) #4
  call void @llvm.lifetime.start.p0(i64 1, ptr nonnull %5) #4
  %.not = icmp eq ptr %0, null
  br i1 %.not, label %10, label %6

6:                                                ; preds = %3
  store i32 0, ptr @Xil_AssertStatus, align 4, !tbaa !5
  %7 = getelementptr inbounds i8, ptr %0, i64 8
  %8 = load i32, ptr %7, align 8, !tbaa !9
  %9 = icmp eq i32 %8, 286331153
  br i1 %9, label %11, label %15

10:                                               ; preds = %3
  tail call void @Xil_Assert(ptr noundef nonnull @.str, i32 noundef 507) #4
  store i32 1, ptr @Xil_AssertStatus, align 4, !tbaa !5
  br label %93

11:                                               ; preds = %6
  %12 = getelementptr inbounds i8, ptr %0, i64 36
  %13 = load i32, ptr %12, align 4, !tbaa !14
  %14 = icmp ugt i32 %13, %1
  br i1 %14, label %16, label %18

15:                                               ; preds = %6
  tail call void @Xil_Assert(ptr noundef nonnull @.str, i32 noundef 508) #4
  store i32 1, ptr @Xil_AssertStatus, align 4, !tbaa !5
  br label %93

16:                                               ; preds = %11
  %17 = icmp ult i8 %2, 5
  br i1 %17, label %19, label %49

18:                                               ; preds = %11
  tail call void @Xil_Assert(ptr noundef nonnull @.str, i32 noundef 509) #4
  store i32 1, ptr @Xil_AssertStatus, align 4, !tbaa !5
  br label %93

19:                                               ; preds = %16
  %20 = trunc i32 %1 to i8
  call void @XGpioPs_GetBankPin(i8 noundef zeroext %20, ptr noundef nonnull %4, ptr noundef nonnull %5) #4
  %21 = getelementptr inbounds i8, ptr %0, i64 4
  %22 = load i32, ptr %21, align 4, !tbaa !15
  %23 = load i8, ptr %4, align 1, !tbaa !16
  %24 = zext i8 %23 to i32
  %25 = shl nuw nsw i32 %24, 6
  %26 = add i32 %22, 540
  %27 = add i32 %26, %25
  %28 = zext i32 %27 to i64
  %29 = call i32 @Xil_In32(i64 noundef %28)
  %30 = load i32, ptr %21, align 4, !tbaa !15
  %31 = load i8, ptr %4, align 1, !tbaa !16
  %32 = zext i8 %31 to i32
  %33 = shl nuw nsw i32 %32, 6
  %34 = add i32 %30, 544
  %35 = add i32 %34, %33
  %36 = zext i32 %35 to i64
  %37 = call i32 @Xil_In32(i64 noundef %36)
  %38 = load i32, ptr %21, align 4, !tbaa !15
  %39 = load i8, ptr %4, align 1, !tbaa !16
  %40 = zext i8 %39 to i32
  %41 = shl nuw nsw i32 %40, 6
  %42 = add i32 %38, 548
  %43 = add i32 %42, %41
  %44 = zext i32 %43 to i64
  %45 = call i32 @Xil_In32(i64 noundef %44)
  %46 = load i8, ptr %5, align 1, !tbaa !16
  %47 = zext nneg i8 %46 to i32
  %48 = shl nuw i32 1, %47
  switch i8 %2, label %default.unreachable [
    i8 0, label %50
    i8 1, label %55
    i8 2, label %60
    i8 3, label %63
    i8 4, label %67
  ]

49:                                               ; preds = %16
  tail call void @Xil_Assert(ptr noundef nonnull @.str, i32 noundef 510) #4
  store i32 1, ptr @Xil_AssertStatus, align 4, !tbaa !5
  br label %93

50:                                               ; preds = %19
  %51 = or i32 %48, %29
  %52 = or i32 %48, %37
  %53 = xor i32 %48, -1
  %54 = and i32 %45, %53
  br label %71

55:                                               ; preds = %19
  %56 = or i32 %48, %29
  %57 = xor i32 %48, -1
  %58 = and i32 %37, %57
  %59 = and i32 %45, %57
  br label %71

60:                                               ; preds = %19
  %61 = or i32 %48, %29
  %62 = or i32 %48, %45
  br label %71

63:                                               ; preds = %19
  %64 = xor i32 %48, -1
  %65 = and i32 %29, %64
  %66 = or i32 %48, %37
  br label %71

67:                                               ; preds = %19
  %68 = xor i32 %48, -1
  %69 = and i32 %29, %68
  %70 = and i32 %37, %68
  br label %71

default.unreachable:                              ; preds = %19
  unreachable

71:                                               ; preds = %67, %63, %60, %55, %50
  %.028 = phi i32 [ %69, %67 ], [ %65, %63 ], [ %61, %60 ], [ %56, %55 ], [ %51, %50 ]
  %.027 = phi i32 [ %70, %67 ], [ %66, %63 ], [ %37, %60 ], [ %58, %55 ], [ %52, %50 ]
  %.0 = phi i32 [ %45, %67 ], [ %45, %63 ], [ %62, %60 ], [ %59, %55 ], [ %54, %50 ]
  %72 = load i32, ptr %21, align 4, !tbaa !15
  %73 = load i8, ptr %4, align 1, !tbaa !16
  %74 = zext i8 %73 to i32
  %75 = shl nuw nsw i32 %74, 6
  %76 = add i32 %72, 540
  %77 = add i32 %76, %75
  %78 = zext i32 %77 to i64
  call void @Xil_Out32(i64 noundef %78, i32 noundef %.028)
  %79 = load i32, ptr %21, align 4, !tbaa !15
  %80 = load i8, ptr %4, align 1, !tbaa !16
  %81 = zext i8 %80 to i32
  %82 = shl nuw nsw i32 %81, 6
  %83 = add i32 %79, 544
  %84 = add i32 %83, %82
  %85 = zext i32 %84 to i64
  call void @Xil_Out32(i64 noundef %85, i32 noundef %.027)
  %86 = load i32, ptr %21, align 4, !tbaa !15
  %87 = load i8, ptr %4, align 1, !tbaa !16
  %88 = zext i8 %87 to i32
  %89 = shl nuw nsw i32 %88, 6
  %90 = add i32 %86, 548
  %91 = add i32 %90, %89
  %92 = zext i32 %91 to i64
  call void @Xil_Out32(i64 noundef %92, i32 noundef %.0)
  br label %93

93:                                               ; preds = %71, %49, %18, %15, %10
  call void @llvm.lifetime.end.p0(i64 1, ptr nonnull %5) #4
  call void @llvm.lifetime.end.p0(i64 1, ptr nonnull %4) #4
  ret void
}

attributes #0 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { inlinehint nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #3 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #4 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !6, i64 8}
!10 = !{!"", !11, i64 0, !6, i64 8, !13, i64 16, !13, i64 24, !6, i64 32, !6, i64 36, !7, i64 40}
!11 = !{!"", !12, i64 0, !6, i64 4}
!12 = !{!"short", !7, i64 0}
!13 = !{!"any pointer", !7, i64 0}
!14 = !{!10, !6, i64 36}
!15 = !{!10, !6, i64 4}
!16 = !{!7, !7, i64 0}


; Effective O3 passes: DSEPass,EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass