; LLVM IR from MakeContributions/DSA :: algorithms/CPlusPlus/Number-system/binary_addition.ll (Z15binary_additionii)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nounwind uwtable
declare dso_local noundef i32 @_Z7reversei(i32 noundef) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: mustprogress nounwind uwtable
define dso_local noundef i32 @_Z15binary_additionii(i32 noundef %0, i32 noundef %1) #0 {
  %3 = alloca i32, align 4
  %4 = alloca i32, align 4
  %5 = alloca i32, align 4
  %6 = alloca i32, align 4
  store i32 %0, ptr %3, align 4, !tbaa !5
  store i32 %1, ptr %4, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %5) #2
  store i32 0, ptr %5, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %6) #2
  store i32 0, ptr %6, align 4, !tbaa !5
  br label %7

7:                                                ; preds = %62, %2
  %8 = load i32, ptr %3, align 4, !tbaa !5
  %9 = icmp sgt i32 %8, 0
  br i1 %9, label %10, label %13

10:                                               ; preds = %7
  %11 = load i32, ptr %4, align 4, !tbaa !5
  %12 = icmp sgt i32 %11, 0
  br label %13

13:                                               ; preds = %10, %7
  %14 = phi i1 [ false, %7 ], [ %12, %10 ]
  br i1 %14, label %15, label %67

15:                                               ; preds = %13
  %16 = load i32, ptr %3, align 4, !tbaa !5
  %17 = srem i32 %16, 2
  %18 = icmp eq i32 %17, 1
  br i1 %18, label %19, label %28

19:                                               ; preds = %15
  %20 = load i32, ptr %4, align 4, !tbaa !5
  %21 = srem i32 %20, 2
  %22 = icmp eq i32 %21, 1
  br i1 %22, label %23, label %28

23:                                               ; preds = %19
  %24 = load i32, ptr %5, align 4, !tbaa !5
  %25 = mul nsw i32 %24, 10
  %26 = load i32, ptr %6, align 4, !tbaa !5
  %27 = add nsw i32 %25, %26
  store i32 %27, ptr %5, align 4, !tbaa !5
  store i32 1, ptr %6, align 4, !tbaa !5
  br label %62

28:                                               ; preds = %19, %15
  %29 = load i32, ptr %3, align 4, !tbaa !5
  %30 = srem i32 %29, 2
  %31 = icmp eq i32 %30, 1
  br i1 %31, label %32, label %36

32:                                               ; preds = %28
  %33 = load i32, ptr %4, align 4, !tbaa !5
  %34 = srem i32 %33, 2
  %35 = icmp eq i32 %34, 0
  br i1 %35, label %44, label %36

36:                                               ; preds = %32, %28
  %37 = load i32, ptr %3, align 4, !tbaa !5
  %38 = srem i32 %37, 2
  %39 = icmp eq i32 %38, 0
  br i1 %39, label %40, label %56

40:                                               ; preds = %36
  %41 = load i32, ptr %4, align 4, !tbaa !5
  %42 = srem i32 %41, 2
  %43 = icmp eq i32 %42, 1
  br i1 %43, label %44, label %56

44:                                               ; preds = %40, %32
  %45 = load i32, ptr %6, align 4, !tbaa !5
  %46 = icmp eq i32 %45, 1
  br i1 %46, label %47, label %51

47:                                               ; preds = %44
  %48 = load i32, ptr %5, align 4, !tbaa !5
  %49 = mul nsw i32 %48, 10
  %50 = add nsw i32 %49, 0
  store i32 %50, ptr %5, align 4, !tbaa !5
  store i32 1, ptr %6, align 4, !tbaa !5
  br label %55

51:                                               ; preds = %44
  %52 = load i32, ptr %5, align 4, !tbaa !5
  %53 = mul nsw i32 %52, 10
  %54 = add nsw i32 %53, 1
  store i32 %54, ptr %5, align 4, !tbaa !5
  store i32 0, ptr %6, align 4, !tbaa !5
  br label %55

55:                                               ; preds = %51, %47
  br label %61

56:                                               ; preds = %40, %36
  %57 = load i32, ptr %5, align 4, !tbaa !5
  %58 = mul nsw i32 %57, 10
  %59 = load i32, ptr %6, align 4, !tbaa !5
  %60 = add nsw i32 %58, %59
  store i32 %60, ptr %5, align 4, !tbaa !5
  store i32 0, ptr %6, align 4, !tbaa !5
  br label %61

61:                                               ; preds = %56, %55
  br label %62

62:                                               ; preds = %61, %23
  %63 = load i32, ptr %3, align 4, !tbaa !5
  %64 = sdiv i32 %63, 10
  store i32 %64, ptr %3, align 4, !tbaa !5
  %65 = load i32, ptr %4, align 4, !tbaa !5
  %66 = sdiv i32 %65, 10
  store i32 %66, ptr %4, align 4, !tbaa !5
  br label %7, !llvm.loop !9

67:                                               ; preds = %13
  br label %68

68:                                               ; preds = %92, %67
  %69 = load i32, ptr %3, align 4, !tbaa !5
  %70 = icmp sgt i32 %69, 0
  br i1 %70, label %71, label %95

71:                                               ; preds = %68
  %72 = load i32, ptr %3, align 4, !tbaa !5
  %73 = srem i32 %72, 2
  %74 = icmp eq i32 %73, 1
  br i1 %74, label %75, label %87

75:                                               ; preds = %71
  %76 = load i32, ptr %6, align 4, !tbaa !5
  %77 = icmp eq i32 %76, 1
  br i1 %77, label %78, label %82

78:                                               ; preds = %75
  store i32 1, ptr %6, align 4, !tbaa !5
  %79 = load i32, ptr %5, align 4, !tbaa !5
  %80 = mul nsw i32 %79, 10
  %81 = add nsw i32 %80, 0
  store i32 %81, ptr %5, align 4, !tbaa !5
  br label %86

82:                                               ; preds = %75
  store i32 0, ptr %6, align 4, !tbaa !5
  %83 = load i32, ptr %5, align 4, !tbaa !5
  %84 = mul nsw i32 %83, 10
  %85 = add nsw i32 %84, 1
  store i32 %85, ptr %5, align 4, !tbaa !5
  br label %86

86:                                               ; preds = %82, %78
  br label %92

87:                                               ; preds = %71
  %88 = load i32, ptr %5, align 4, !tbaa !5
  %89 = mul nsw i32 %88, 10
  %90 = load i32, ptr %6, align 4, !tbaa !5
  %91 = add nsw i32 %89, %90
  store i32 %91, ptr %5, align 4, !tbaa !5
  store i32 0, ptr %6, align 4, !tbaa !5
  br label %92

92:                                               ; preds = %87, %86
  %93 = load i32, ptr %3, align 4, !tbaa !5
  %94 = sdiv i32 %93, 10
  store i32 %94, ptr %3, align 4, !tbaa !5
  br label %68, !llvm.loop !11

95:                                               ; preds = %68
  br label %96

96:                                               ; preds = %120, %95
  %97 = load i32, ptr %4, align 4, !tbaa !5
  %98 = icmp sgt i32 %97, 0
  br i1 %98, label %99, label %123

99:                                               ; preds = %96
  %100 = load i32, ptr %4, align 4, !tbaa !5
  %101 = srem i32 %100, 2
  %102 = icmp eq i32 %101, 1
  br i1 %102, label %103, label %115

103:                                              ; preds = %99
  %104 = load i32, ptr %6, align 4, !tbaa !5
  %105 = icmp eq i32 %104, 1
  br i1 %105, label %106, label %110

106:                                              ; preds = %103
  store i32 1, ptr %6, align 4, !tbaa !5
  %107 = load i32, ptr %5, align 4, !tbaa !5
  %108 = mul nsw i32 %107, 10
  %109 = add nsw i32 %108, 0
  store i32 %109, ptr %5, align 4, !tbaa !5
  br label %114

110:                                              ; preds = %103
  store i32 0, ptr %6, align 4, !tbaa !5
  %111 = load i32, ptr %5, align 4, !tbaa !5
  %112 = mul nsw i32 %111, 10
  %113 = add nsw i32 %112, 1
  store i32 %113, ptr %5, align 4, !tbaa !5
  br label %114

114:                                              ; preds = %110, %106
  br label %120

115:                                              ; preds = %99
  %116 = load i32, ptr %5, align 4, !tbaa !5
  %117 = mul nsw i32 %116, 10
  %118 = load i32, ptr %6, align 4, !tbaa !5
  %119 = add nsw i32 %117, %118
  store i32 %119, ptr %5, align 4, !tbaa !5
  store i32 0, ptr %6, align 4, !tbaa !5
  br label %120

120:                                              ; preds = %115, %114
  %121 = load i32, ptr %4, align 4, !tbaa !5
  %122 = sdiv i32 %121, 10
  store i32 %122, ptr %4, align 4, !tbaa !5
  br label %96, !llvm.loop !12

123:                                              ; preds = %96
  %124 = load i32, ptr %6, align 4, !tbaa !5
  %125 = icmp eq i32 %124, 1
  br i1 %125, label %126, label %130

126:                                              ; preds = %123
  %127 = load i32, ptr %5, align 4, !tbaa !5
  %128 = mul nsw i32 %127, 10
  %129 = add nsw i32 %128, 1
  store i32 %129, ptr %5, align 4, !tbaa !5
  br label %130

130:                                              ; preds = %126, %123
  %131 = load i32, ptr %5, align 4, !tbaa !5
  %132 = call noundef i32 @_Z7reversei(i32 noundef %131)
  store i32 %132, ptr %5, align 4, !tbaa !5
  %133 = load i32, ptr %5, align 4, !tbaa !5
  call void @llvm.lifetime.end.p0(i64 4, ptr %6) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %5) #2
  ret i32 %133
}

attributes #0 = { mustprogress nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C++ TBAA"}
!9 = distinct !{!9, !10}
!10 = !{!"llvm.loop.mustprogress"}
!11 = distinct !{!11, !10}
!12 = distinct !{!12, !10}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nounwind uwtable
declare dso_local noundef i32 @_Z7reversei(i32 noundef) local_unnamed_addr #0

; Function Attrs: mustprogress nounwind uwtable
define dso_local noundef i32 @_Z15binary_additionii(i32 noundef %0, i32 noundef %1) local_unnamed_addr #0 {
  %3 = icmp sgt i32 %0, 0
  %4 = icmp sgt i32 %1, 0
  %5 = and i1 %3, %4
  br i1 %5, label %.lr.ph, label %.preheader55

.preheader55:                                     ; preds = %21, %2
  %.045.lcssa = phi i32 [ %0, %2 ], [ %22, %21 ]
  %.043.lcssa = phi i32 [ %1, %2 ], [ %23, %21 ]
  %.037.lcssa = phi i32 [ 0, %2 ], [ %.138, %21 ]
  %.0.lcssa = phi i32 [ 0, %2 ], [ %.1, %21 ]
  %6 = icmp sgt i32 %.045.lcssa, 0
  br i1 %6, label %.lr.ph66, label %.preheader

.lr.ph:                                           ; preds = %2, %21
  %.059 = phi i32 [ %.1, %21 ], [ 0, %2 ]
  %.03758 = phi i32 [ %.138, %21 ], [ 0, %2 ]
  %.04357 = phi i32 [ %23, %21 ], [ %1, %2 ]
  %.04556 = phi i32 [ %22, %21 ], [ %0, %2 ]
  %7 = and i32 %.04556, 1
  %.not48 = icmp eq i32 %7, 0
  %8 = and i32 %.04357, 1
  %.not49 = icmp eq i32 %8, 0
  %or.cond = select i1 %.not48, i1 true, i1 %.not49
  br i1 %or.cond, label %12, label %9

9:                                                ; preds = %.lr.ph
  %10 = mul nsw i32 %.03758, 10
  %11 = add nsw i32 %10, %.059
  br label %21

12:                                               ; preds = %.lr.ph
  %.not49.not = xor i1 %.not49, true
  %or.cond52.not = select i1 %.not48, i1 true, i1 %.not49.not
  %13 = icmp ne i32 %7, 0
  %or.cond53 = select i1 %13, i1 true, i1 %.not49
  %or.cond54 = select i1 %or.cond52.not, i1 %or.cond53, i1 false
  br i1 %or.cond54, label %18, label %14

14:                                               ; preds = %12
  %15 = icmp ne i32 %.059, 1
  %16 = mul nsw i32 %.03758, 10
  %17 = zext i1 %15 to i32
  %spec.select = or disjoint i32 %16, %17
  %not. = xor i1 %15, true
  %spec.select79 = zext i1 %not. to i32
  br label %21

18:                                               ; preds = %12
  %19 = mul nsw i32 %.03758, 10
  %20 = add nsw i32 %19, %.059
  br label %21

21:                                               ; preds = %14, %18, %9
  %.138 = phi i32 [ %11, %9 ], [ %20, %18 ], [ %spec.select, %14 ]
  %.1 = phi i32 [ 1, %9 ], [ 0, %18 ], [ %spec.select79, %14 ]
  %22 = udiv i32 %.04556, 10
  %23 = udiv i32 %.04357, 10
  %24 = icmp ugt i32 %.04556, 9
  %25 = icmp ugt i32 %.04357, 9
  %26 = select i1 %24, i1 %25, i1 false
  br i1 %26, label %.lr.ph, label %.preheader55, !llvm.loop !5

.preheader:                                       ; preds = %36, %.preheader55
  %.239.lcssa = phi i32 [ %.037.lcssa, %.preheader55 ], [ %.340, %36 ]
  %.2.lcssa = phi i32 [ %.0.lcssa, %.preheader55 ], [ %.3, %36 ]
  %27 = icmp sgt i32 %.043.lcssa, 0
  br i1 %27, label %.lr.ph72, label %._crit_edge

.lr.ph66:                                         ; preds = %.preheader55, %36
  %.265 = phi i32 [ %.3, %36 ], [ %.0.lcssa, %.preheader55 ]
  %.23964 = phi i32 [ %.340, %36 ], [ %.037.lcssa, %.preheader55 ]
  %.14663 = phi i32 [ %37, %36 ], [ %.045.lcssa, %.preheader55 ]
  %28 = and i32 %.14663, 1
  %.not47 = icmp eq i32 %28, 0
  br i1 %.not47, label %33, label %29

29:                                               ; preds = %.lr.ph66
  %30 = icmp ne i32 %.265, 1
  %31 = mul nsw i32 %.23964, 10
  %32 = zext i1 %30 to i32
  %spec.select80 = or disjoint i32 %31, %32
  %not.85 = xor i1 %30, true
  %spec.select81 = zext i1 %not.85 to i32
  br label %36

33:                                               ; preds = %.lr.ph66
  %34 = mul nsw i32 %.23964, 10
  %35 = add nsw i32 %34, %.265
  br label %36

36:                                               ; preds = %29, %33
  %.340 = phi i32 [ %35, %33 ], [ %spec.select80, %29 ]
  %.3 = phi i32 [ 0, %33 ], [ %spec.select81, %29 ]
  %37 = udiv i32 %.14663, 10
  %.not75 = icmp ult i32 %.14663, 10
  br i1 %.not75, label %.preheader, label %.lr.ph66, !llvm.loop !7

.lr.ph72:                                         ; preds = %.preheader, %46
  %.471 = phi i32 [ %.5, %46 ], [ %.2.lcssa, %.preheader ]
  %.44170 = phi i32 [ %.542, %46 ], [ %.239.lcssa, %.preheader ]
  %.14469 = phi i32 [ %47, %46 ], [ %.043.lcssa, %.preheader ]
  %38 = and i32 %.14469, 1
  %.not = icmp eq i32 %38, 0
  br i1 %.not, label %43, label %39

39:                                               ; preds = %.lr.ph72
  %40 = icmp ne i32 %.471, 1
  %41 = mul nsw i32 %.44170, 10
  %42 = zext i1 %40 to i32
  %spec.select82 = or disjoint i32 %41, %42
  %not.87 = xor i1 %40, true
  %spec.select83 = zext i1 %not.87 to i32
  br label %46

43:                                               ; preds = %.lr.ph72
  %44 = mul nsw i32 %.44170, 10
  %45 = add nsw i32 %44, %.471
  br label %46

46:                                               ; preds = %39, %43
  %.542 = phi i32 [ %45, %43 ], [ %spec.select82, %39 ]
  %.5 = phi i32 [ 0, %43 ], [ %spec.select83, %39 ]
  %47 = udiv i32 %.14469, 10
  %.not76 = icmp ult i32 %.14469, 10
  br i1 %.not76, label %._crit_edge, label %.lr.ph72, !llvm.loop !8

._crit_edge:                                      ; preds = %46, %.preheader
  %.441.lcssa = phi i32 [ %.239.lcssa, %.preheader ], [ %.542, %46 ]
  %.4.lcssa = phi i32 [ %.2.lcssa, %.preheader ], [ %.5, %46 ]
  %48 = icmp eq i32 %.4.lcssa, 1
  %49 = mul nsw i32 %.441.lcssa, 10
  %50 = or disjoint i32 %49, 1
  %.6 = select i1 %48, i32 %50, i32 %.441.lcssa
  %51 = tail call noundef i32 @_Z7reversei(i32 noundef %.6)
  ret i32 %51
}

attributes #0 = { mustprogress nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = distinct !{!5, !6}
!6 = !{!"llvm.loop.mustprogress"}
!7 = distinct !{!7, !6}
!8 = distinct !{!8, !6}


; Effective O3 passes: EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,InstSimplifyPass,JumpThreadingPass,LCSSAPass,LoopRotatePass,LoopSimplifyPass,LoopUnrollPass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass