; LLVM IR from CactiLab/Sherloc-Cortex-M-CFVD :: Sherloc_runtime/freertos (queue)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.QueueDefinition = type { ptr, ptr, %union.anon, %struct.xLIST, %struct.xLIST, i64, i64, i64, i8, i8, ptr, i64, i8 }
%union.anon = type { %struct.QueuePointers }
%struct.QueuePointers = type { ptr, ptr }
%struct.xLIST = type { i64, ptr, %struct.xMINI_LIST_ITEM }
%struct.xMINI_LIST_ITEM = type { i32, ptr, ptr }

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

declare i64 @xTaskRemoveFromEventList(ptr noundef) #1 section "privileged_functions"

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nounwind uwtable
declare hidden i64 @prvCopyDataToQueue(ptr noundef, ptr noundef, i64 noundef) #2 section "privileged_functions"

; Function Attrs: nounwind uwtable
declare hidden i64 @prvNotifyQueueSetContainer(ptr noundef) #2 section "privileged_functions"

; Function Attrs: nounwind uwtable
define dso_local i64 @xQueueGenericSendFromISR(ptr noundef %0, ptr noundef %1, ptr noundef %2, i64 noundef %3) #2 section "privileged_functions" {
  %5 = alloca ptr, align 8
  %6 = alloca ptr, align 8
  %7 = alloca ptr, align 8
  %8 = alloca i64, align 8
  %9 = alloca i64, align 8
  %10 = alloca i64, align 8
  %11 = alloca ptr, align 8
  %12 = alloca i8, align 1
  %13 = alloca i64, align 8
  store ptr %0, ptr %5, align 8, !tbaa !5
  store ptr %1, ptr %6, align 8, !tbaa !5
  store ptr %2, ptr %7, align 8, !tbaa !5
  store i64 %3, ptr %8, align 8, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 8, ptr %9) #3
  call void @llvm.lifetime.start.p0(i64 8, ptr %10) #3
  call void @llvm.lifetime.start.p0(i64 8, ptr %11) #3
  %14 = load ptr, ptr %5, align 8, !tbaa !5
  store ptr %14, ptr %11, align 8, !tbaa !5
  %15 = load ptr, ptr %11, align 8, !tbaa !5
  %16 = icmp eq ptr %15, null
  br i1 %16, label %17, label %19

17:                                               ; preds = %4
  call void asm sideeffect " cpsid i ", "~{memory},~{dirflag},~{fpsr},~{flags}"() #3, !srcloc !11
  br label %18

18:                                               ; preds = %18, %17
  br label %18

19:                                               ; preds = %4
  %20 = load ptr, ptr %6, align 8, !tbaa !5
  %21 = icmp eq ptr %20, null
  br i1 %21, label %22, label %27

22:                                               ; preds = %19
  %23 = load ptr, ptr %11, align 8, !tbaa !5
  %24 = getelementptr inbounds %struct.QueueDefinition, ptr %23, i32 0, i32 7
  %25 = load i64, ptr %24, align 8, !tbaa !12
  %26 = icmp ne i64 %25, 0
  br label %27

27:                                               ; preds = %22, %19
  %28 = phi i1 [ false, %19 ], [ %26, %22 ]
  %29 = xor i1 %28, true
  %30 = zext i1 %29 to i32
  %31 = icmp eq i32 %30, 0
  br i1 %31, label %32, label %34

32:                                               ; preds = %27
  call void asm sideeffect " cpsid i ", "~{memory},~{dirflag},~{fpsr},~{flags}"() #3, !srcloc !17
  br label %33

33:                                               ; preds = %33, %32
  br label %33

34:                                               ; preds = %27
  %35 = load i64, ptr %8, align 8, !tbaa !9
  %36 = icmp eq i64 %35, 2
  br i1 %36, label %37, label %42

37:                                               ; preds = %34
  %38 = load ptr, ptr %11, align 8, !tbaa !5
  %39 = getelementptr inbounds %struct.QueueDefinition, ptr %38, i32 0, i32 6
  %40 = load i64, ptr %39, align 8, !tbaa !18
  %41 = icmp ne i64 %40, 1
  br label %42

42:                                               ; preds = %37, %34
  %43 = phi i1 [ false, %34 ], [ %41, %37 ]
  %44 = xor i1 %43, true
  %45 = zext i1 %44 to i32
  %46 = icmp eq i32 %45, 0
  br i1 %46, label %47, label %49

47:                                               ; preds = %42
  call void asm sideeffect " cpsid i ", "~{memory},~{dirflag},~{fpsr},~{flags}"() #3, !srcloc !19
  br label %48

48:                                               ; preds = %48, %47
  br label %48

49:                                               ; preds = %42
  %50 = call i32 @ulSetInterruptMask()
  %51 = zext i32 %50 to i64
  store i64 %51, ptr %10, align 8, !tbaa !9
  %52 = load ptr, ptr %11, align 8, !tbaa !5
  %53 = getelementptr inbounds %struct.QueueDefinition, ptr %52, i32 0, i32 5
  %54 = load volatile i64, ptr %53, align 8, !tbaa !20
  %55 = load ptr, ptr %11, align 8, !tbaa !5
  %56 = getelementptr inbounds %struct.QueueDefinition, ptr %55, i32 0, i32 6
  %57 = load i64, ptr %56, align 8, !tbaa !18
  %58 = icmp ult i64 %54, %57
  br i1 %58, label %62, label %59

59:                                               ; preds = %49
  %60 = load i64, ptr %8, align 8, !tbaa !9
  %61 = icmp eq i64 %60, 2
  br i1 %61, label %62, label %144

62:                                               ; preds = %59, %49
  call void @llvm.lifetime.start.p0(i64 1, ptr %12) #3
  %63 = load ptr, ptr %11, align 8, !tbaa !5
  %64 = getelementptr inbounds %struct.QueueDefinition, ptr %63, i32 0, i32 9
  %65 = load volatile i8, ptr %64, align 1, !tbaa !21
  store i8 %65, ptr %12, align 1, !tbaa !22
  call void @llvm.lifetime.start.p0(i64 8, ptr %13) #3
  %66 = load ptr, ptr %11, align 8, !tbaa !5
  %67 = getelementptr inbounds %struct.QueueDefinition, ptr %66, i32 0, i32 5
  %68 = load volatile i64, ptr %67, align 8, !tbaa !20
  store i64 %68, ptr %13, align 8, !tbaa !9
  %69 = load ptr, ptr %11, align 8, !tbaa !5
  %70 = load ptr, ptr %6, align 8, !tbaa !5
  %71 = load i64, ptr %8, align 8, !tbaa !9
  %72 = call i64 @prvCopyDataToQueue(ptr noundef %69, ptr noundef %70, i64 noundef %71)
  %73 = load i8, ptr %12, align 1, !tbaa !22
  %74 = sext i8 %73 to i32
  %75 = icmp eq i32 %74, -1
  br i1 %75, label %76, label %128

76:                                               ; preds = %62
  %77 = load ptr, ptr %11, align 8, !tbaa !5
  %78 = getelementptr inbounds %struct.QueueDefinition, ptr %77, i32 0, i32 10
  %79 = load ptr, ptr %78, align 8, !tbaa !23
  %80 = icmp ne ptr %79, null
  br i1 %80, label %81, label %102

81:                                               ; preds = %76
  %82 = load i64, ptr %8, align 8, !tbaa !9
  %83 = icmp eq i64 %82, 2
  br i1 %83, label %84, label %88

84:                                               ; preds = %81
  %85 = load i64, ptr %13, align 8, !tbaa !9
  %86 = icmp ne i64 %85, 0
  br i1 %86, label %87, label %88

87:                                               ; preds = %84
  br label %101

88:                                               ; preds = %84, %81
  %89 = load ptr, ptr %11, align 8, !tbaa !5
  %90 = call i64 @prvNotifyQueueSetContainer(ptr noundef %89)
  %91 = icmp ne i64 %90, 0
  br i1 %91, label %92, label %99

92:                                               ; preds = %88
  %93 = load ptr, ptr %7, align 8, !tbaa !5
  %94 = icmp ne ptr %93, null
  br i1 %94, label %95, label %97

95:                                               ; preds = %92
  %96 = load ptr, ptr %7, align 8, !tbaa !5
  store i64 1, ptr %96, align 8, !tbaa !9
  br label %98

97:                                               ; preds = %92
  br label %98

98:                                               ; preds = %97, %95
  br label %100

99:                                               ; preds = %88
  br label %100

100:                                              ; preds = %99, %98
  br label %101

101:                                              ; preds = %100, %87
  br label %127

102:                                              ; preds = %76
  %103 = load ptr, ptr %11, align 8, !tbaa !5
  %104 = getelementptr inbounds %struct.QueueDefinition, ptr %103, i32 0, i32 4
  %105 = getelementptr inbounds %struct.xLIST, ptr %104, i32 0, i32 0
  %106 = load volatile i64, ptr %105, align 8, !tbaa !24
  %107 = icmp eq i64 %106, 0
  %108 = zext i1 %107 to i64
  %109 = select i1 %107, i64 1, i64 0
  %110 = icmp eq i64 %109, 0
  br i1 %110, label %111, label %125

111:                                              ; preds = %102
  %112 = load ptr, ptr %11, align 8, !tbaa !5
  %113 = getelementptr inbounds %struct.QueueDefinition, ptr %112, i32 0, i32 4
  %114 = call i64 @xTaskRemoveFromEventList(ptr noundef %113)
  %115 = icmp ne i64 %114, 0
  br i1 %115, label %116, label %123

116:                                              ; preds = %111
  %117 = load ptr, ptr %7, align 8, !tbaa !5
  %118 = icmp ne ptr %117, null
  br i1 %118, label %119, label %121

119:                                              ; preds = %116
  %120 = load ptr, ptr %7, align 8, !tbaa !5
  store i64 1, ptr %120, align 8, !tbaa !9
  br label %122

121:                                              ; preds = %116
  br label %122

122:                                              ; preds = %121, %119
  br label %124

123:                                              ; preds = %111
  br label %124

124:                                              ; preds = %123, %122
  br label %126

125:                                              ; preds = %102
  br label %126

126:                                              ; preds = %125, %124
  br label %127

127:                                              ; preds = %126, %101
  br label %143

128:                                              ; preds = %62
  %129 = load i8, ptr %12, align 1, !tbaa !22
  %130 = sext i8 %129 to i32
  %131 = icmp ne i32 %130, 127
  %132 = zext i1 %131 to i32
  %133 = icmp eq i32 %132, 0
  br i1 %133, label %134, label %136

134:                                              ; preds = %128
  call void asm sideeffect " cpsid i ", "~{memory},~{dirflag},~{fpsr},~{flags}"() #3, !srcloc !25
  br label %135

135:                                              ; preds = %135, %134
  br label %135

136:                                              ; preds = %128
  %137 = load i8, ptr %12, align 1, !tbaa !22
  %138 = sext i8 %137 to i32
  %139 = add nsw i32 %138, 1
  %140 = trunc i32 %139 to i8
  %141 = load ptr, ptr %11, align 8, !tbaa !5
  %142 = getelementptr inbounds %struct.QueueDefinition, ptr %141, i32 0, i32 9
  store volatile i8 %140, ptr %142, align 1, !tbaa !21
  br label %143

143:                                              ; preds = %136, %127
  store i64 1, ptr %9, align 8, !tbaa !9
  call void @llvm.lifetime.end.p0(i64 8, ptr %13) #3
  call void @llvm.lifetime.end.p0(i64 1, ptr %12) #3
  br label %145

144:                                              ; preds = %59
  store i64 0, ptr %9, align 8, !tbaa !9
  br label %145

145:                                              ; preds = %144, %143
  %146 = load i64, ptr %10, align 8, !tbaa !9
  %147 = trunc i64 %146 to i32
  call void @vClearInterruptMask(i32 noundef %147)
  %148 = load i64, ptr %9, align 8, !tbaa !9
  call void @llvm.lifetime.end.p0(i64 8, ptr %11) #3
  call void @llvm.lifetime.end.p0(i64 8, ptr %10) #3
  call void @llvm.lifetime.end.p0(i64 8, ptr %9) #3
  ret i64 %148
}

declare i32 @ulSetInterruptMask() #1

declare void @vClearInterruptMask(i32 noundef) #1

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"long", !7, i64 0}
!11 = !{i64 2148322092}
!12 = !{!13, !10, i64 128}
!13 = !{!"QueueDefinition", !6, i64 0, !6, i64 8, !7, i64 16, !14, i64 32, !14, i64 72, !10, i64 112, !10, i64 120, !10, i64 128, !7, i64 136, !7, i64 137, !6, i64 144, !10, i64 152, !7, i64 160}
!14 = !{!"xLIST", !10, i64 0, !6, i64 8, !15, i64 16}
!15 = !{!"xMINI_LIST_ITEM", !16, i64 0, !6, i64 8, !6, i64 16}
!16 = !{!"int", !7, i64 0}
!17 = !{i64 2148322316}
!18 = !{!13, !10, i64 120}
!19 = !{i64 2148322541}
!20 = !{!13, !10, i64 112}
!21 = !{!13, !7, i64 137}
!22 = !{!7, !7, i64 0}
!23 = !{!13, !6, i64 144}
!24 = !{!13, !10, i64 72}
!25 = !{i64 2148323093}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

declare i64 @xTaskRemoveFromEventList(ptr noundef) local_unnamed_addr #0 section "privileged_functions"

; Function Attrs: nounwind uwtable
declare hidden i64 @prvCopyDataToQueue(ptr noundef, ptr noundef, i64 noundef) local_unnamed_addr #1 section "privileged_functions"

; Function Attrs: nounwind uwtable
declare hidden i64 @prvNotifyQueueSetContainer(ptr noundef) local_unnamed_addr #1 section "privileged_functions"

; Function Attrs: nounwind uwtable
define dso_local range(i64 0, 2) i64 @xQueueGenericSendFromISR(ptr noundef %0, ptr noundef %1, ptr noundef writeonly %2, i64 noundef %3) local_unnamed_addr #1 section "privileged_functions" {
  %5 = icmp eq ptr %0, null
  br i1 %5, label %6, label %8

6:                                                ; preds = %4
  tail call void asm sideeffect " cpsid i ", "~{memory},~{dirflag},~{fpsr},~{flags}"() #2, !srcloc !5
  br label %7

7:                                                ; preds = %7, %6
  br label %7

8:                                                ; preds = %4
  %9 = icmp eq ptr %1, null
  br i1 %9, label %10, label %.critedge

10:                                               ; preds = %8
  %11 = getelementptr inbounds i8, ptr %0, i64 128
  %12 = load i64, ptr %11, align 8, !tbaa !6
  %.not = icmp eq i64 %12, 0
  br i1 %.not, label %.critedge, label %13

13:                                               ; preds = %10
  tail call void asm sideeffect " cpsid i ", "~{memory},~{dirflag},~{fpsr},~{flags}"() #2, !srcloc !15
  br label %14

14:                                               ; preds = %14, %13
  br label %14

.critedge:                                        ; preds = %8, %10
  %15 = icmp eq i64 %3, 2
  br i1 %15, label %16, label %.critedge42

16:                                               ; preds = %.critedge
  %17 = getelementptr inbounds i8, ptr %0, i64 120
  %18 = load i64, ptr %17, align 8, !tbaa !16
  %.not43 = icmp eq i64 %18, 1
  br i1 %.not43, label %.critedge42, label %19

19:                                               ; preds = %16
  tail call void asm sideeffect " cpsid i ", "~{memory},~{dirflag},~{fpsr},~{flags}"() #2, !srcloc !17
  br label %20

20:                                               ; preds = %20, %19
  br label %20

.critedge42:                                      ; preds = %.critedge, %16
  %21 = tail call i32 @ulSetInterruptMask() #2
  %22 = getelementptr inbounds i8, ptr %0, i64 112
  %23 = load volatile i64, ptr %22, align 8, !tbaa !18
  %24 = getelementptr inbounds i8, ptr %0, i64 120
  %25 = load i64, ptr %24, align 8, !tbaa !16
  %26 = icmp ult i64 %23, %25
  %or.cond = or i1 %15, %26
  br i1 %or.cond, label %27, label %54

27:                                               ; preds = %.critedge42
  %28 = getelementptr inbounds i8, ptr %0, i64 137
  %29 = load volatile i8, ptr %28, align 1, !tbaa !19
  %30 = load volatile i64, ptr %22, align 8, !tbaa !18
  %31 = tail call i64 @prvCopyDataToQueue(ptr noundef nonnull %0, ptr noundef %1, i64 noundef %3)
  switch i8 %29, label %52 [
    i8 -1, label %32
    i8 127, label %50
  ]

32:                                               ; preds = %27
  %33 = getelementptr inbounds i8, ptr %0, i64 144
  %34 = load ptr, ptr %33, align 8, !tbaa !20
  %.not39 = icmp eq ptr %34, null
  br i1 %.not39, label %42, label %35

35:                                               ; preds = %32
  %36 = icmp ne i64 %30, 0
  %or.cond3 = select i1 %15, i1 %36, i1 false
  br i1 %or.cond3, label %54, label %37

37:                                               ; preds = %35
  %38 = tail call i64 @prvNotifyQueueSetContainer(ptr noundef nonnull %0)
  %39 = icmp ne i64 %38, 0
  %40 = icmp ne ptr %2, null
  %or.cond5 = and i1 %40, %39
  br i1 %or.cond5, label %41, label %54

41:                                               ; preds = %37
  store i64 1, ptr %2, align 8, !tbaa !21
  br label %54

42:                                               ; preds = %32
  %43 = getelementptr inbounds i8, ptr %0, i64 72
  %44 = load volatile i64, ptr %43, align 8, !tbaa !22
  %.not40 = icmp eq i64 %44, 0
  br i1 %.not40, label %54, label %45

45:                                               ; preds = %42
  %46 = tail call i64 @xTaskRemoveFromEventList(ptr noundef nonnull %43) #2
  %47 = icmp ne i64 %46, 0
  %48 = icmp ne ptr %2, null
  %or.cond7 = and i1 %48, %47
  br i1 %or.cond7, label %49, label %54

49:                                               ; preds = %45
  store i64 1, ptr %2, align 8, !tbaa !21
  br label %54

50:                                               ; preds = %27
  tail call void asm sideeffect " cpsid i ", "~{memory},~{dirflag},~{fpsr},~{flags}"() #2, !srcloc !23
  br label %51

51:                                               ; preds = %51, %50
  br label %51

52:                                               ; preds = %27
  %53 = add nuw i8 %29, 1
  store volatile i8 %53, ptr %28, align 1, !tbaa !19
  br label %54

54:                                               ; preds = %.critedge42, %52, %45, %49, %42, %35, %37, %41
  %.0 = phi i64 [ 1, %41 ], [ 1, %37 ], [ 1, %35 ], [ 1, %42 ], [ 1, %49 ], [ 1, %45 ], [ 1, %52 ], [ 0, %.critedge42 ]
  tail call void @vClearInterruptMask(i32 noundef %21) #2
  ret i64 %.0
}

declare i32 @ulSetInterruptMask() local_unnamed_addr #0

declare void @vClearInterruptMask(i32 noundef) local_unnamed_addr #0

attributes #0 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{i64 2148322092}
!6 = !{!7, !12, i64 128}
!7 = !{!"QueueDefinition", !8, i64 0, !8, i64 8, !9, i64 16, !11, i64 32, !11, i64 72, !12, i64 112, !12, i64 120, !12, i64 128, !9, i64 136, !9, i64 137, !8, i64 144, !12, i64 152, !9, i64 160}
!8 = !{!"any pointer", !9, i64 0}
!9 = !{!"omnipotent char", !10, i64 0}
!10 = !{!"Simple C/C++ TBAA"}
!11 = !{!"xLIST", !12, i64 0, !8, i64 8, !13, i64 16}
!12 = !{!"long", !9, i64 0}
!13 = !{!"xMINI_LIST_ITEM", !14, i64 0, !8, i64 8, !8, i64 16}
!14 = !{!"int", !9, i64 0}
!15 = !{i64 2148322316}
!16 = !{!7, !12, i64 120}
!17 = !{i64 2148322541}
!18 = !{!7, !12, i64 112}
!19 = !{!7, !9, i64 137}
!20 = !{!7, !8, i64 144}
!21 = !{!12, !12, i64 0}
!22 = !{!7, !12, i64 72}
!23 = !{i64 2148323093}


; Effective O3 passes: CorrelatedValuePropagationPass,EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass