; LLVM IR from lfarcaro/ARINC653_ARMV7A_Z7000 :: ARINC653_ARMV7A_Z7000.sw/ARINC653_ARMV7A_Z7000_bsp/ps7_cortexa9_0/libsrc/devcfg_v3 (Transfer)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.XDcfg = type { %struct.XDcfg_Config, i32, i32, ptr, ptr }
%struct.XDcfg_Config = type { i16, i32 }

@Xil_AssertStatus = external global i32, align 4
@.str = external hidden unnamed_addr constant [163 x i8], align 1

declare void @Xil_Assert(ptr noundef, i32 noundef) #0

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @Xil_Out32(i64 noundef, i32 noundef) #1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #2

; Function Attrs: inlinehint nounwind uwtable
declare hidden i32 @Xil_In32(i64 noundef) #1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #2

; Function Attrs: nounwind uwtable
declare dso_local void @XDcfg_SetControlRegister(ptr noundef, i32 noundef) #3

; Function Attrs: nounwind uwtable
declare dso_local i32 @XDcfg_IsDmaBusy(ptr noundef) #3

; Function Attrs: nounwind uwtable
declare dso_local void @XDcfg_InitiateDma(ptr noundef, i32 noundef, i32 noundef, i32 noundef, i32 noundef) #3

; Function Attrs: nounwind uwtable
define dso_local i32 @XDcfg_Transfer(ptr noundef %0, ptr noundef %1, i32 noundef %2, ptr noundef %3, i32 noundef %4, i32 noundef %5) #3 {
  %7 = alloca i32, align 4
  %8 = alloca ptr, align 8
  %9 = alloca ptr, align 8
  %10 = alloca i32, align 4
  %11 = alloca ptr, align 8
  %12 = alloca i32, align 4
  %13 = alloca i32, align 4
  %14 = alloca i32, align 4
  %15 = alloca i32, align 4
  store ptr %0, ptr %8, align 8, !tbaa !5
  store ptr %1, ptr %9, align 8, !tbaa !5
  store i32 %2, ptr %10, align 4, !tbaa !9
  store ptr %3, ptr %11, align 8, !tbaa !5
  store i32 %4, ptr %12, align 4, !tbaa !9
  store i32 %5, ptr %13, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 4, ptr %14) #4
  %16 = load ptr, ptr %8, align 8, !tbaa !5
  %17 = icmp ne ptr %16, null
  br i1 %17, label %18, label %19

18:                                               ; preds = %6
  store i32 0, ptr @Xil_AssertStatus, align 4, !tbaa !9
  br label %20

19:                                               ; preds = %6
  call void @Xil_Assert(ptr noundef @.str, i32 noundef 794)
  store i32 1, ptr @Xil_AssertStatus, align 4, !tbaa !9
  store i32 0, ptr %7, align 4
  store i32 1, ptr %15, align 4
  br label %224

20:                                               ; preds = %18
  %21 = load ptr, ptr %8, align 8, !tbaa !5
  %22 = getelementptr inbounds %struct.XDcfg, ptr %21, i32 0, i32 1
  %23 = load i32, ptr %22, align 8, !tbaa !11
  %24 = icmp eq i32 %23, 286331153
  br i1 %24, label %25, label %26

25:                                               ; preds = %20
  store i32 0, ptr @Xil_AssertStatus, align 4, !tbaa !9
  br label %27

26:                                               ; preds = %20
  call void @Xil_Assert(ptr noundef @.str, i32 noundef 795)
  store i32 1, ptr @Xil_AssertStatus, align 4, !tbaa !9
  store i32 0, ptr %7, align 4
  store i32 1, ptr %15, align 4
  br label %224

27:                                               ; preds = %25
  %28 = load ptr, ptr %8, align 8, !tbaa !5
  %29 = call i32 @XDcfg_IsDmaBusy(ptr noundef %28)
  %30 = zext i32 %29 to i64
  %31 = icmp eq i64 %30, 0
  br i1 %31, label %32, label %33

32:                                               ; preds = %27
  store i32 21, ptr %7, align 4
  store i32 1, ptr %15, align 4
  br label %224

33:                                               ; preds = %27
  %34 = load ptr, ptr %8, align 8, !tbaa !5
  %35 = getelementptr inbounds %struct.XDcfg, ptr %34, i32 0, i32 0
  %36 = getelementptr inbounds %struct.XDcfg_Config, ptr %35, i32 0, i32 1
  %37 = load i32, ptr %36, align 4, !tbaa !15
  %38 = add i32 %37, 20
  %39 = zext i32 %38 to i64
  %40 = call i32 @Xil_In32(i64 noundef %39)
  %41 = and i32 %40, 16
  %42 = icmp eq i32 %41, 0
  br i1 %42, label %43, label %48

43:                                               ; preds = %33
  %44 = load i32, ptr %13, align 4, !tbaa !9
  %45 = icmp ne i32 %44, 5
  br i1 %45, label %46, label %47

46:                                               ; preds = %43
  store i32 1, ptr %7, align 4
  store i32 1, ptr %15, align 4
  br label %224

47:                                               ; preds = %43
  br label %48

48:                                               ; preds = %47, %33
  %49 = load i32, ptr %13, align 4, !tbaa !9
  %50 = icmp eq i32 %49, 2
  br i1 %50, label %54, label %51

51:                                               ; preds = %48
  %52 = load i32, ptr %13, align 4, !tbaa !9
  %53 = icmp eq i32 %52, 1
  br i1 %53, label %54, label %108

54:                                               ; preds = %51, %48
  %55 = load ptr, ptr %9, align 8, !tbaa !5
  %56 = icmp ne ptr %55, null
  br i1 %56, label %57, label %60

57:                                               ; preds = %54
  %58 = load i32, ptr %10, align 4, !tbaa !9
  %59 = icmp eq i32 %58, 0
  br i1 %59, label %60, label %61

60:                                               ; preds = %57, %54
  store i32 15, ptr %7, align 4
  store i32 1, ptr %15, align 4
  br label %224

61:                                               ; preds = %57
  %62 = load ptr, ptr %8, align 8, !tbaa !5
  %63 = getelementptr inbounds %struct.XDcfg, ptr %62, i32 0, i32 0
  %64 = getelementptr inbounds %struct.XDcfg_Config, ptr %63, i32 0, i32 1
  %65 = load i32, ptr %64, align 4, !tbaa !15
  %66 = add i32 %65, 128
  %67 = zext i32 %66 to i64
  %68 = call i32 @Xil_In32(i64 noundef %67)
  store i32 %68, ptr %14, align 4, !tbaa !9
  %69 = load ptr, ptr %8, align 8, !tbaa !5
  %70 = getelementptr inbounds %struct.XDcfg, ptr %69, i32 0, i32 0
  %71 = getelementptr inbounds %struct.XDcfg_Config, ptr %70, i32 0, i32 1
  %72 = load i32, ptr %71, align 4, !tbaa !15
  %73 = add i32 %72, 128
  %74 = zext i32 %73 to i64
  %75 = load i32, ptr %14, align 4, !tbaa !9
  %76 = and i32 %75, -17
  call void @Xil_Out32(i64 noundef %74, i32 noundef %76)
  %77 = load i32, ptr %13, align 4, !tbaa !9
  %78 = icmp eq i32 %77, 1
  br i1 %78, label %79, label %95

79:                                               ; preds = %61
  %80 = load ptr, ptr %8, align 8, !tbaa !5
  %81 = getelementptr inbounds %struct.XDcfg, ptr %80, i32 0, i32 0
  %82 = getelementptr inbounds %struct.XDcfg_Config, ptr %81, i32 0, i32 1
  %83 = load i32, ptr %82, align 4, !tbaa !15
  %84 = add i32 %83, 0
  %85 = zext i32 %84 to i64
  %86 = call i32 @Xil_In32(i64 noundef %85)
  store i32 %86, ptr %14, align 4, !tbaa !9
  %87 = load ptr, ptr %8, align 8, !tbaa !5
  %88 = getelementptr inbounds %struct.XDcfg, ptr %87, i32 0, i32 0
  %89 = getelementptr inbounds %struct.XDcfg_Config, ptr %88, i32 0, i32 1
  %90 = load i32, ptr %89, align 4, !tbaa !15
  %91 = add i32 %90, 0
  %92 = zext i32 %91 to i64
  %93 = load i32, ptr %14, align 4, !tbaa !9
  %94 = and i32 %93, -33554433
  call void @Xil_Out32(i64 noundef %92, i32 noundef %94)
  br label %95

95:                                               ; preds = %79, %61
  %96 = load i32, ptr %13, align 4, !tbaa !9
  %97 = icmp eq i32 %96, 2
  br i1 %97, label %98, label %100

98:                                               ; preds = %95
  %99 = load ptr, ptr %8, align 8, !tbaa !5
  call void @XDcfg_SetControlRegister(ptr noundef %99, i32 noundef 33554432)
  br label %100

100:                                              ; preds = %98, %95
  %101 = load ptr, ptr %8, align 8, !tbaa !5
  %102 = load ptr, ptr %9, align 8, !tbaa !5
  %103 = ptrtoint ptr %102 to i32
  %104 = load ptr, ptr %11, align 8, !tbaa !5
  %105 = ptrtoint ptr %104 to i32
  %106 = load i32, ptr %10, align 4, !tbaa !9
  %107 = load i32, ptr %12, align 4, !tbaa !9
  call void @XDcfg_InitiateDma(ptr noundef %101, i32 noundef %103, i32 noundef %105, i32 noundef %106, i32 noundef %107)
  br label %108

108:                                              ; preds = %100, %51
  %109 = load i32, ptr %13, align 4, !tbaa !9
  %110 = icmp eq i32 %109, 3
  br i1 %110, label %111, label %142

111:                                              ; preds = %108
  %112 = load ptr, ptr %11, align 8, !tbaa !5
  %113 = icmp ne ptr %112, null
  br i1 %113, label %114, label %117

114:                                              ; preds = %111
  %115 = load i32, ptr %12, align 4, !tbaa !9
  %116 = icmp eq i32 %115, 0
  br i1 %116, label %117, label %118

117:                                              ; preds = %114, %111
  store i32 15, ptr %7, align 4
  store i32 1, ptr %15, align 4
  br label %224

118:                                              ; preds = %114
  %119 = load ptr, ptr %8, align 8, !tbaa !5
  %120 = getelementptr inbounds %struct.XDcfg, ptr %119, i32 0, i32 0
  %121 = getelementptr inbounds %struct.XDcfg_Config, ptr %120, i32 0, i32 1
  %122 = load i32, ptr %121, align 4, !tbaa !15
  %123 = add i32 %122, 128
  %124 = zext i32 %123 to i64
  %125 = call i32 @Xil_In32(i64 noundef %124)
  store i32 %125, ptr %14, align 4, !tbaa !9
  %126 = load ptr, ptr %8, align 8, !tbaa !5
  %127 = getelementptr inbounds %struct.XDcfg, ptr %126, i32 0, i32 0
  %128 = getelementptr inbounds %struct.XDcfg_Config, ptr %127, i32 0, i32 1
  %129 = load i32, ptr %128, align 4, !tbaa !15
  %130 = add i32 %129, 128
  %131 = zext i32 %130 to i64
  %132 = load i32, ptr %14, align 4, !tbaa !9
  %133 = and i32 %132, -17
  call void @Xil_Out32(i64 noundef %131, i32 noundef %133)
  %134 = load ptr, ptr %8, align 8, !tbaa !5
  %135 = load ptr, ptr %9, align 8, !tbaa !5
  %136 = ptrtoint ptr %135 to i32
  %137 = load i32, ptr %10, align 4, !tbaa !9
  %138 = load ptr, ptr %11, align 8, !tbaa !5
  %139 = ptrtoint ptr %138 to i32
  %140 = load i32, ptr %12, align 4, !tbaa !9
  %141 = call i32 @XDcfg_PcapReadback(ptr noundef %134, i32 noundef %136, i32 noundef %137, i32 noundef %139, i32 noundef %140)
  store i32 %141, ptr %7, align 4
  store i32 1, ptr %15, align 4
  br label %224

142:                                              ; preds = %108
  %143 = load i32, ptr %13, align 4, !tbaa !9
  %144 = icmp eq i32 %143, 4
  br i1 %144, label %148, label %145

145:                                              ; preds = %142
  %146 = load i32, ptr %13, align 4, !tbaa !9
  %147 = icmp eq i32 %146, 5
  br i1 %147, label %148, label %223

148:                                              ; preds = %145, %142
  %149 = load ptr, ptr %9, align 8, !tbaa !5
  %150 = icmp ne ptr %149, null
  br i1 %150, label %151, label %160

151:                                              ; preds = %148
  %152 = load i32, ptr %10, align 4, !tbaa !9
  %153 = icmp eq i32 %152, 0
  br i1 %153, label %160, label %154

154:                                              ; preds = %151
  %155 = load ptr, ptr %11, align 8, !tbaa !5
  %156 = icmp ne ptr %155, null
  br i1 %156, label %157, label %160

157:                                              ; preds = %154
  %158 = load i32, ptr %12, align 4, !tbaa !9
  %159 = icmp eq i32 %158, 0
  br i1 %159, label %160, label %161

160:                                              ; preds = %157, %154, %151, %148
  store i32 15, ptr %7, align 4
  store i32 1, ptr %15, align 4
  br label %224

161:                                              ; preds = %157
  %162 = load i32, ptr %13, align 4, !tbaa !9
  %163 = icmp eq i32 %162, 5
  br i1 %163, label %164, label %195

164:                                              ; preds = %161
  %165 = load ptr, ptr %8, align 8, !tbaa !5
  %166 = getelementptr inbounds %struct.XDcfg, ptr %165, i32 0, i32 0
  %167 = getelementptr inbounds %struct.XDcfg_Config, ptr %166, i32 0, i32 1
  %168 = load i32, ptr %167, align 4, !tbaa !15
  %169 = add i32 %168, 128
  %170 = zext i32 %169 to i64
  %171 = call i32 @Xil_In32(i64 noundef %170)
  store i32 %171, ptr %14, align 4, !tbaa !9
  %172 = load ptr, ptr %8, align 8, !tbaa !5
  %173 = getelementptr inbounds %struct.XDcfg, ptr %172, i32 0, i32 0
  %174 = getelementptr inbounds %struct.XDcfg_Config, ptr %173, i32 0, i32 1
  %175 = load i32, ptr %174, align 4, !tbaa !15
  %176 = add i32 %175, 128
  %177 = zext i32 %176 to i64
  %178 = load i32, ptr %14, align 4, !tbaa !9
  %179 = or i32 %178, 16
  call void @Xil_Out32(i64 noundef %177, i32 noundef %179)
  %180 = load ptr, ptr %8, align 8, !tbaa !5
  %181 = getelementptr inbounds %struct.XDcfg, ptr %180, i32 0, i32 0
  %182 = getelementptr inbounds %struct.XDcfg_Config, ptr %181, i32 0, i32 1
  %183 = load i32, ptr %182, align 4, !tbaa !15
  %184 = add i32 %183, 0
  %185 = zext i32 %184 to i64
  %186 = call i32 @Xil_In32(i64 noundef %185)
  store i32 %186, ptr %14, align 4, !tbaa !9
  %187 = load ptr, ptr %8, align 8, !tbaa !5
  %188 = getelementptr inbounds %struct.XDcfg, ptr %187, i32 0, i32 0
  %189 = getelementptr inbounds %struct.XDcfg_Config, ptr %188, i32 0, i32 1
  %190 = load i32, ptr %189, align 4, !tbaa !15
  %191 = add i32 %190, 0
  %192 = zext i32 %191 to i64
  %193 = load i32, ptr %14, align 4, !tbaa !9
  %194 = and i32 %193, -33554433
  call void @Xil_Out32(i64 noundef %192, i32 noundef %194)
  br label %195

195:                                              ; preds = %164, %161
  %196 = load i32, ptr %13, align 4, !tbaa !9
  %197 = icmp eq i32 %196, 4
  br i1 %197, label %198, label %215

198:                                              ; preds = %195
  %199 = load ptr, ptr %8, align 8, !tbaa !5
  %200 = getelementptr inbounds %struct.XDcfg, ptr %199, i32 0, i32 0
  %201 = getelementptr inbounds %struct.XDcfg_Config, ptr %200, i32 0, i32 1
  %202 = load i32, ptr %201, align 4, !tbaa !15
  %203 = add i32 %202, 128
  %204 = zext i32 %203 to i64
  %205 = call i32 @Xil_In32(i64 noundef %204)
  store i32 %205, ptr %14, align 4, !tbaa !9
  %206 = load ptr, ptr %8, align 8, !tbaa !5
  %207 = getelementptr inbounds %struct.XDcfg, ptr %206, i32 0, i32 0
  %208 = getelementptr inbounds %struct.XDcfg_Config, ptr %207, i32 0, i32 1
  %209 = load i32, ptr %208, align 4, !tbaa !15
  %210 = add i32 %209, 128
  %211 = zext i32 %210 to i64
  %212 = load i32, ptr %14, align 4, !tbaa !9
  %213 = and i32 %212, -17
  call void @Xil_Out32(i64 noundef %211, i32 noundef %213)
  %214 = load ptr, ptr %8, align 8, !tbaa !5
  call void @XDcfg_SetControlRegister(ptr noundef %214, i32 noundef 33554432)
  br label %215

215:                                              ; preds = %198, %195
  %216 = load ptr, ptr %8, align 8, !tbaa !5
  %217 = load ptr, ptr %9, align 8, !tbaa !5
  %218 = ptrtoint ptr %217 to i32
  %219 = load ptr, ptr %11, align 8, !tbaa !5
  %220 = ptrtoint ptr %219 to i32
  %221 = load i32, ptr %10, align 4, !tbaa !9
  %222 = load i32, ptr %12, align 4, !tbaa !9
  call void @XDcfg_InitiateDma(ptr noundef %216, i32 noundef %218, i32 noundef %220, i32 noundef %221, i32 noundef %222)
  br label %223

223:                                              ; preds = %215, %145
  store i32 0, ptr %7, align 4
  store i32 1, ptr %15, align 4
  br label %224

224:                                              ; preds = %223, %160, %118, %117, %60, %46, %32, %26, %19
  call void @llvm.lifetime.end.p0(i64 4, ptr %14) #4
  %225 = load i32, ptr %7, align 4
  ret i32 %225
}

; Function Attrs: nounwind uwtable
declare hidden i32 @XDcfg_PcapReadback(ptr noundef, i32 noundef, i32 noundef, i32 noundef, i32 noundef) #3

attributes #0 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { inlinehint nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #3 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #4 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}
!11 = !{!12, !10, i64 8}
!12 = !{!"", !13, i64 0, !10, i64 8, !10, i64 12, !6, i64 16, !6, i64 24}
!13 = !{!"", !14, i64 0, !10, i64 4}
!14 = !{!"short", !7, i64 0}
!15 = !{!12, !10, i64 4}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@Xil_AssertStatus = external local_unnamed_addr global i32, align 4
@.str = external hidden unnamed_addr constant [163 x i8], align 1

declare void @Xil_Assert(ptr noundef, i32 noundef) local_unnamed_addr #0

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @Xil_Out32(i64 noundef, i32 noundef) local_unnamed_addr #1

; Function Attrs: inlinehint nounwind uwtable
declare hidden i32 @Xil_In32(i64 noundef) local_unnamed_addr #1

; Function Attrs: nounwind uwtable
declare dso_local void @XDcfg_SetControlRegister(ptr noundef, i32 noundef) local_unnamed_addr #2

; Function Attrs: nounwind uwtable
declare dso_local i32 @XDcfg_IsDmaBusy(ptr noundef) local_unnamed_addr #2

; Function Attrs: nounwind uwtable
declare dso_local void @XDcfg_InitiateDma(ptr noundef, i32 noundef, i32 noundef, i32 noundef, i32 noundef) local_unnamed_addr #2

; Function Attrs: nounwind uwtable
define dso_local i32 @XDcfg_Transfer(ptr noundef %0, ptr noundef %1, i32 noundef %2, ptr noundef %3, i32 noundef %4, i32 noundef %5) local_unnamed_addr #2 {
  %.not = icmp eq ptr %0, null
  br i1 %.not, label %11, label %7

7:                                                ; preds = %6
  store i32 0, ptr @Xil_AssertStatus, align 4, !tbaa !5
  %8 = getelementptr inbounds i8, ptr %0, i64 8
  %9 = load i32, ptr %8, align 8, !tbaa !9
  %10 = icmp eq i32 %9, 286331153
  br i1 %10, label %12, label %15

11:                                               ; preds = %6
  tail call void @Xil_Assert(ptr noundef nonnull @.str, i32 noundef 794) #3
  store i32 1, ptr @Xil_AssertStatus, align 4, !tbaa !5
  br label %100

12:                                               ; preds = %7
  %13 = tail call i32 @XDcfg_IsDmaBusy(ptr noundef nonnull %0)
  %14 = icmp eq i32 %13, 0
  br i1 %14, label %100, label %16

15:                                               ; preds = %7
  tail call void @Xil_Assert(ptr noundef nonnull @.str, i32 noundef 795) #3
  store i32 1, ptr @Xil_AssertStatus, align 4, !tbaa !5
  br label %100

16:                                               ; preds = %12
  %17 = getelementptr inbounds i8, ptr %0, i64 4
  %18 = load i32, ptr %17, align 4, !tbaa !14
  %19 = add i32 %18, 20
  %20 = zext i32 %19 to i64
  %21 = tail call i32 @Xil_In32(i64 noundef %20)
  %22 = and i32 %21, 16
  %23 = icmp eq i32 %22, 0
  %24 = icmp ne i32 %5, 5
  %or.cond15 = and i1 %24, %23
  br i1 %or.cond15, label %100, label %25

25:                                               ; preds = %16
  %26 = add i32 %5, -1
  %or.cond = icmp ult i32 %26, 2
  br i1 %or.cond, label %27, label %51

27:                                               ; preds = %25
  %28 = icmp eq ptr %1, null
  %29 = icmp eq i32 %2, 0
  %or.cond3 = or i1 %28, %29
  br i1 %or.cond3, label %100, label %30

30:                                               ; preds = %27
  %31 = load i32, ptr %17, align 4, !tbaa !14
  %32 = add i32 %31, 128
  %33 = zext i32 %32 to i64
  %34 = tail call i32 @Xil_In32(i64 noundef %33)
  %35 = load i32, ptr %17, align 4, !tbaa !14
  %36 = add i32 %35, 128
  %37 = zext i32 %36 to i64
  %38 = and i32 %34, -17
  tail call void @Xil_Out32(i64 noundef %37, i32 noundef %38)
  %switch = icmp eq i32 %5, 1
  br i1 %switch, label %39, label %46

39:                                               ; preds = %30
  %40 = load i32, ptr %17, align 4, !tbaa !14
  %41 = zext i32 %40 to i64
  %42 = tail call i32 @Xil_In32(i64 noundef %41)
  %43 = load i32, ptr %17, align 4, !tbaa !14
  %44 = zext i32 %43 to i64
  %45 = and i32 %42, -33554433
  tail call void @Xil_Out32(i64 noundef %44, i32 noundef %45)
  br label %.thread

46:                                               ; preds = %30
  tail call void @XDcfg_SetControlRegister(ptr noundef nonnull %0, i32 noundef 33554432)
  br label %.thread

.thread:                                          ; preds = %46, %39
  %47 = ptrtoint ptr %1 to i64
  %48 = trunc i64 %47 to i32
  %49 = ptrtoint ptr %3 to i64
  %50 = trunc i64 %49 to i32
  tail call void @XDcfg_InitiateDma(ptr noundef nonnull %0, i32 noundef %48, i32 noundef %50, i32 noundef %2, i32 noundef %4)
  br label %70

51:                                               ; preds = %25
  %52 = icmp eq i32 %5, 3
  br i1 %52, label %53, label %70

53:                                               ; preds = %51
  %54 = icmp eq ptr %3, null
  %55 = icmp eq i32 %4, 0
  %or.cond5 = or i1 %54, %55
  br i1 %or.cond5, label %100, label %56

56:                                               ; preds = %53
  %57 = load i32, ptr %17, align 4, !tbaa !14
  %58 = add i32 %57, 128
  %59 = zext i32 %58 to i64
  %60 = tail call i32 @Xil_In32(i64 noundef %59)
  %61 = load i32, ptr %17, align 4, !tbaa !14
  %62 = add i32 %61, 128
  %63 = zext i32 %62 to i64
  %64 = and i32 %60, -17
  tail call void @Xil_Out32(i64 noundef %63, i32 noundef %64)
  %65 = ptrtoint ptr %1 to i64
  %66 = trunc i64 %65 to i32
  %67 = ptrtoint ptr %3 to i64
  %68 = trunc i64 %67 to i32
  %69 = tail call i32 @XDcfg_PcapReadback(ptr noundef nonnull %0, i32 noundef %66, i32 noundef %2, i32 noundef %68, i32 noundef %4)
  br label %100

70:                                               ; preds = %.thread, %51
  %71 = and i32 %5, -2
  %or.cond7 = icmp eq i32 %71, 4
  br i1 %or.cond7, label %72, label %100

72:                                               ; preds = %70
  %73 = icmp eq ptr %1, null
  %74 = icmp eq i32 %2, 0
  %or.cond9.not80.not85 = or i1 %73, %74
  %75 = icmp eq ptr %3, null
  %or.cond11.not82 = or i1 %or.cond9.not80.not85, %75
  %76 = icmp eq i32 %4, 0
  %or.cond13 = or i1 %or.cond11.not82, %76
  br i1 %or.cond13, label %100, label %77

77:                                               ; preds = %72
  %switch88 = icmp eq i32 %5, 5
  %78 = load i32, ptr %17, align 4, !tbaa !14
  %79 = add i32 %78, 128
  %80 = zext i32 %79 to i64
  %81 = tail call i32 @Xil_In32(i64 noundef %80)
  %82 = load i32, ptr %17, align 4, !tbaa !14
  %83 = add i32 %82, 128
  %84 = zext i32 %83 to i64
  br i1 %switch88, label %85, label %93

85:                                               ; preds = %77
  %86 = or i32 %81, 16
  tail call void @Xil_Out32(i64 noundef %84, i32 noundef %86)
  %87 = load i32, ptr %17, align 4, !tbaa !14
  %88 = zext i32 %87 to i64
  %89 = tail call i32 @Xil_In32(i64 noundef %88)
  %90 = load i32, ptr %17, align 4, !tbaa !14
  %91 = zext i32 %90 to i64
  %92 = and i32 %89, -33554433
  tail call void @Xil_Out32(i64 noundef %91, i32 noundef %92)
  br label %95

93:                                               ; preds = %77
  %94 = and i32 %81, -17
  tail call void @Xil_Out32(i64 noundef %84, i32 noundef %94)
  tail call void @XDcfg_SetControlRegister(ptr noundef nonnull %0, i32 noundef 33554432)
  br label %95

95:                                               ; preds = %85, %93
  %96 = ptrtoint ptr %1 to i64
  %97 = trunc i64 %96 to i32
  %98 = ptrtoint ptr %3 to i64
  %99 = trunc i64 %98 to i32
  tail call void @XDcfg_InitiateDma(ptr noundef nonnull %0, i32 noundef %97, i32 noundef %99, i32 noundef %2, i32 noundef %4)
  br label %100

100:                                              ; preds = %95, %70, %72, %53, %27, %16, %12, %56, %15, %11
  %.0 = phi i32 [ %69, %56 ], [ 0, %15 ], [ 0, %11 ], [ 21, %12 ], [ 1, %16 ], [ 15, %27 ], [ 15, %53 ], [ 15, %72 ], [ 0, %70 ], [ 0, %95 ]
  ret i32 %.0
}

; Function Attrs: nounwind uwtable
declare hidden i32 @XDcfg_PcapReadback(ptr noundef, i32 noundef, i32 noundef, i32 noundef, i32 noundef) local_unnamed_addr #2

attributes #0 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { inlinehint nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !6, i64 8}
!10 = !{!"", !11, i64 0, !6, i64 8, !6, i64 12, !13, i64 16, !13, i64 24}
!11 = !{!"", !12, i64 0, !6, i64 4}
!12 = !{!"short", !7, i64 0}
!13 = !{!"any pointer", !7, i64 0}
!14 = !{!10, !6, i64 4}


; Effective O3 passes: CorrelatedValuePropagationPass,DSEPass,EarlyCSEPass,GlobalOptPass,InferFunctionAttrsPass,InstCombinePass,JumpThreadingPass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass