; LLVM IR from lfarcaro/ARINC653_ARMV7A_Z7000 :: ARINC653_ARMV7A_Z7000.sw/ARINC653_ARMV7A_Z7000_bsp/ps7_cortexa9_0/libsrc/gpiops_v3 (ResetHw)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
define dso_local void @XGpioPs_ResetHw(i32 noundef %0) #0 {
  %2 = alloca i32, align 4
  %3 = alloca i32, align 4
  %4 = alloca i32, align 4
  %5 = alloca i32, align 4
  store i32 %0, ptr %2, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %3) #4
  call void @llvm.lifetime.start.p0(i64 4, ptr %4) #4
  call void @llvm.lifetime.start.p0(i64 4, ptr %5) #4
  %6 = call i32 @XGetPlatform_Info()
  store i32 %6, ptr %4, align 4, !tbaa !5
  %7 = load i32, ptr %4, align 4, !tbaa !5
  %8 = icmp eq i32 %7, 1
  br i1 %8, label %9, label %10

9:                                                ; preds = %1
  store i32 6, ptr %5, align 4, !tbaa !5
  br label %11

10:                                               ; preds = %1
  store i32 4, ptr %5, align 4, !tbaa !5
  br label %11

11:                                               ; preds = %10, %9
  store i32 2, ptr %3, align 4, !tbaa !5
  br label %12

12:                                               ; preds = %29, %11
  %13 = load i32, ptr %3, align 4, !tbaa !5
  %14 = load i32, ptr %5, align 4, !tbaa !5
  %15 = icmp ult i32 %13, %14
  br i1 %15, label %16, label %32

16:                                               ; preds = %12
  %17 = load i32, ptr %2, align 4, !tbaa !5
  %18 = load i32, ptr %3, align 4, !tbaa !5
  %19 = mul i32 %18, 8
  %20 = add i32 %19, 0
  %21 = add i32 %17, %20
  %22 = zext i32 %21 to i64
  call void @Xil_Out32(i64 noundef %22, i32 noundef 0)
  %23 = load i32, ptr %2, align 4, !tbaa !5
  %24 = load i32, ptr %3, align 4, !tbaa !5
  %25 = mul i32 %24, 8
  %26 = add i32 %25, 4
  %27 = add i32 %23, %26
  %28 = zext i32 %27 to i64
  call void @Xil_Out32(i64 noundef %28, i32 noundef 0)
  br label %29

29:                                               ; preds = %16
  %30 = load i32, ptr %3, align 4, !tbaa !5
  %31 = add i32 %30, 1
  store i32 %31, ptr %3, align 4, !tbaa !5
  br label %12, !llvm.loop !9

32:                                               ; preds = %12
  store i32 2, ptr %3, align 4, !tbaa !5
  br label %33

33:                                               ; preds = %44, %32
  %34 = load i32, ptr %3, align 4, !tbaa !5
  %35 = load i32, ptr %5, align 4, !tbaa !5
  %36 = icmp ult i32 %34, %35
  br i1 %36, label %37, label %47

37:                                               ; preds = %33
  %38 = load i32, ptr %2, align 4, !tbaa !5
  %39 = load i32, ptr %3, align 4, !tbaa !5
  %40 = mul i32 %39, 4
  %41 = add i32 %40, 64
  %42 = add i32 %38, %41
  %43 = zext i32 %42 to i64
  call void @Xil_Out32(i64 noundef %43, i32 noundef 0)
  br label %44

44:                                               ; preds = %37
  %45 = load i32, ptr %3, align 4, !tbaa !5
  %46 = add i32 %45, 1
  store i32 %46, ptr %3, align 4, !tbaa !5
  br label %33, !llvm.loop !11

47:                                               ; preds = %33
  store i32 0, ptr %3, align 4, !tbaa !5
  br label %48

48:                                               ; preds = %101, %47
  %49 = load i32, ptr %3, align 4, !tbaa !5
  %50 = load i32, ptr %5, align 4, !tbaa !5
  %51 = icmp ult i32 %49, %50
  br i1 %51, label %52, label %104

52:                                               ; preds = %48
  %53 = load i32, ptr %2, align 4, !tbaa !5
  %54 = load i32, ptr %3, align 4, !tbaa !5
  %55 = mul i32 %54, 64
  %56 = add i32 %55, 516
  %57 = add i32 %53, %56
  %58 = zext i32 %57 to i64
  call void @Xil_Out32(i64 noundef %58, i32 noundef 0)
  %59 = load i32, ptr %2, align 4, !tbaa !5
  %60 = load i32, ptr %3, align 4, !tbaa !5
  %61 = mul i32 %60, 64
  %62 = add i32 %61, 520
  %63 = add i32 %59, %62
  %64 = zext i32 %63 to i64
  call void @Xil_Out32(i64 noundef %64, i32 noundef 0)
  %65 = load i32, ptr %2, align 4, !tbaa !5
  %66 = load i32, ptr %3, align 4, !tbaa !5
  %67 = mul i32 %66, 64
  %68 = add i32 %67, 524
  %69 = add i32 %65, %68
  %70 = zext i32 %69 to i64
  call void @Xil_Out32(i64 noundef %70, i32 noundef 0)
  %71 = load i32, ptr %2, align 4, !tbaa !5
  %72 = load i32, ptr %3, align 4, !tbaa !5
  %73 = mul i32 %72, 64
  %74 = add i32 %73, 528
  %75 = add i32 %71, %74
  %76 = zext i32 %75 to i64
  call void @Xil_Out32(i64 noundef %76, i32 noundef 0)
  %77 = load i32, ptr %2, align 4, !tbaa !5
  %78 = load i32, ptr %3, align 4, !tbaa !5
  %79 = mul i32 %78, 64
  %80 = add i32 %79, 532
  %81 = add i32 %77, %80
  %82 = zext i32 %81 to i64
  call void @Xil_Out32(i64 noundef %82, i32 noundef 0)
  %83 = load i32, ptr %2, align 4, !tbaa !5
  %84 = load i32, ptr %3, align 4, !tbaa !5
  %85 = mul i32 %84, 64
  %86 = add i32 %85, 536
  %87 = add i32 %83, %86
  %88 = zext i32 %87 to i64
  call void @Xil_Out32(i64 noundef %88, i32 noundef 0)
  %89 = load i32, ptr %2, align 4, !tbaa !5
  %90 = load i32, ptr %3, align 4, !tbaa !5
  %91 = mul i32 %90, 64
  %92 = add i32 %91, 544
  %93 = add i32 %89, %92
  %94 = zext i32 %93 to i64
  call void @Xil_Out32(i64 noundef %94, i32 noundef 0)
  %95 = load i32, ptr %2, align 4, !tbaa !5
  %96 = load i32, ptr %3, align 4, !tbaa !5
  %97 = mul i32 %96, 64
  %98 = add i32 %97, 548
  %99 = add i32 %95, %98
  %100 = zext i32 %99 to i64
  call void @Xil_Out32(i64 noundef %100, i32 noundef 0)
  br label %101

101:                                              ; preds = %52
  %102 = load i32, ptr %3, align 4, !tbaa !5
  %103 = add i32 %102, 1
  store i32 %103, ptr %3, align 4, !tbaa !5
  br label %48, !llvm.loop !12

104:                                              ; preds = %48
  %105 = load i32, ptr %2, align 4, !tbaa !5
  %106 = add i32 %105, 540
  %107 = zext i32 %106 to i64
  call void @Xil_Out32(i64 noundef %107, i32 noundef -1)
  %108 = load i32, ptr %2, align 4, !tbaa !5
  %109 = add i32 %108, 604
  %110 = zext i32 %109 to i64
  call void @Xil_Out32(i64 noundef %110, i32 noundef 4194303)
  %111 = load i32, ptr %2, align 4, !tbaa !5
  %112 = add i32 %111, 668
  %113 = zext i32 %112 to i64
  call void @Xil_Out32(i64 noundef %113, i32 noundef -1)
  %114 = load i32, ptr %2, align 4, !tbaa !5
  %115 = add i32 %114, 732
  %116 = zext i32 %115 to i64
  call void @Xil_Out32(i64 noundef %116, i32 noundef -1)
  %117 = load i32, ptr %4, align 4, !tbaa !5
  %118 = icmp eq i32 %117, 1
  br i1 %118, label %119, label %126

119:                                              ; preds = %104
  %120 = load i32, ptr %2, align 4, !tbaa !5
  %121 = add i32 %120, 796
  %122 = zext i32 %121 to i64
  call void @Xil_Out32(i64 noundef %122, i32 noundef -1)
  %123 = load i32, ptr %2, align 4, !tbaa !5
  %124 = add i32 %123, 860
  %125 = zext i32 %124 to i64
  call void @Xil_Out32(i64 noundef %125, i32 noundef -1)
  br label %126

126:                                              ; preds = %119, %104
  call void @llvm.lifetime.end.p0(i64 4, ptr %5) #4
  call void @llvm.lifetime.end.p0(i64 4, ptr %4) #4
  call void @llvm.lifetime.end.p0(i64 4, ptr %3) #4
  ret void
}

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

declare i32 @XGetPlatform_Info() #2

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @Xil_Out32(i64 noundef, i32 noundef) #3

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { inlinehint nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #4 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = distinct !{!9, !10}
!10 = !{!"llvm.loop.mustprogress"}
!11 = distinct !{!11, !10}
!12 = distinct !{!12, !10}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
define dso_local void @XGpioPs_ResetHw(i32 noundef %0) local_unnamed_addr #0 {
  %2 = tail call i32 @XGetPlatform_Info() #3
  %3 = icmp eq i32 %2, 1
  %. = select i1 %3, i64 6, i64 4
  %4 = add i32 %0, 4
  br label %6

.preheader40:                                     ; preds = %6
  %5 = add i32 %0, 64
  br label %20

6:                                                ; preds = %1, %6
  %indvars.iv = phi i64 [ 2, %1 ], [ %indvars.iv.next, %6 ]
  %indvars.iv.tr = trunc i64 %indvars.iv to i32
  %7 = shl i32 %indvars.iv.tr, 3
  %8 = add i32 %7, %0
  %9 = zext i32 %8 to i64
  tail call void @Xil_Out32(i64 noundef %9, i32 noundef 0)
  %10 = add i32 %4, %7
  %11 = zext i32 %10 to i64
  tail call void @Xil_Out32(i64 noundef %11, i32 noundef 0)
  %indvars.iv.next = add nuw nsw i64 %indvars.iv, 1
  %exitcond.not = icmp eq i64 %indvars.iv.next, %.
  br i1 %exitcond.not, label %.preheader40, label %6, !llvm.loop !5

.preheader:                                       ; preds = %20
  %12 = add i32 %0, 516
  %13 = add i32 %0, 520
  %14 = add i32 %0, 524
  %15 = add i32 %0, 528
  %16 = add i32 %0, 532
  %17 = add i32 %0, 536
  %18 = add i32 %0, 544
  %19 = add i32 %0, 548
  br label %24

20:                                               ; preds = %.preheader40, %20
  %indvars.iv45 = phi i64 [ 2, %.preheader40 ], [ %indvars.iv.next46, %20 ]
  %indvars.iv45.tr = trunc i64 %indvars.iv45 to i32
  %21 = shl i32 %indvars.iv45.tr, 2
  %22 = add i32 %5, %21
  %23 = zext i32 %22 to i64
  tail call void @Xil_Out32(i64 noundef %23, i32 noundef 0)
  %indvars.iv.next46 = add nuw nsw i64 %indvars.iv45, 1
  %exitcond49.not = icmp eq i64 %indvars.iv.next46, %.
  br i1 %exitcond49.not, label %.preheader, label %20, !llvm.loop !7

24:                                               ; preds = %.preheader, %24
  %indvars.iv50 = phi i64 [ 0, %.preheader ], [ %indvars.iv.next51, %24 ]
  %indvars.iv50.tr = trunc i64 %indvars.iv50 to i32
  %25 = shl i32 %indvars.iv50.tr, 6
  %26 = add i32 %12, %25
  %27 = zext i32 %26 to i64
  tail call void @Xil_Out32(i64 noundef %27, i32 noundef 0)
  %28 = add i32 %13, %25
  %29 = zext i32 %28 to i64
  tail call void @Xil_Out32(i64 noundef %29, i32 noundef 0)
  %30 = add i32 %14, %25
  %31 = zext i32 %30 to i64
  tail call void @Xil_Out32(i64 noundef %31, i32 noundef 0)
  %32 = add i32 %15, %25
  %33 = zext i32 %32 to i64
  tail call void @Xil_Out32(i64 noundef %33, i32 noundef 0)
  %34 = add i32 %16, %25
  %35 = zext i32 %34 to i64
  tail call void @Xil_Out32(i64 noundef %35, i32 noundef 0)
  %36 = add i32 %17, %25
  %37 = zext i32 %36 to i64
  tail call void @Xil_Out32(i64 noundef %37, i32 noundef 0)
  %38 = add i32 %18, %25
  %39 = zext i32 %38 to i64
  tail call void @Xil_Out32(i64 noundef %39, i32 noundef 0)
  %40 = add i32 %19, %25
  %41 = zext i32 %40 to i64
  tail call void @Xil_Out32(i64 noundef %41, i32 noundef 0)
  %indvars.iv.next51 = add nuw nsw i64 %indvars.iv50, 1
  %exitcond54.not = icmp eq i64 %indvars.iv.next51, %.
  br i1 %exitcond54.not, label %42, label %24, !llvm.loop !8

42:                                               ; preds = %24
  %43 = add i32 %0, 540
  %44 = zext i32 %43 to i64
  tail call void @Xil_Out32(i64 noundef %44, i32 noundef -1)
  %45 = add i32 %0, 604
  %46 = zext i32 %45 to i64
  tail call void @Xil_Out32(i64 noundef %46, i32 noundef 4194303)
  %47 = add i32 %0, 668
  %48 = zext i32 %47 to i64
  tail call void @Xil_Out32(i64 noundef %48, i32 noundef -1)
  %49 = add i32 %0, 732
  %50 = zext i32 %49 to i64
  tail call void @Xil_Out32(i64 noundef %50, i32 noundef -1)
  br i1 %3, label %51, label %56

51:                                               ; preds = %42
  %52 = add i32 %0, 796
  %53 = zext i32 %52 to i64
  tail call void @Xil_Out32(i64 noundef %53, i32 noundef -1)
  %54 = add i32 %0, 860
  %55 = zext i32 %54 to i64
  tail call void @Xil_Out32(i64 noundef %55, i32 noundef -1)
  br label %56

56:                                               ; preds = %51, %42
  ret void
}

declare i32 @XGetPlatform_Info() local_unnamed_addr #1

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @Xil_Out32(i64 noundef, i32 noundef) local_unnamed_addr #2

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { inlinehint nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = distinct !{!5, !6}
!6 = !{!"llvm.loop.mustprogress"}
!7 = distinct !{!7, !6}
!8 = distinct !{!8, !6}


; Effective O3 passes: EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,IndVarSimplifyPass,InferFunctionAttrsPass,InstCombinePass,LICMPass,LoopRotatePass,LoopSimplifyPass,ReassociatePass,SCCPPass,SROAPass,SimplifyCFGPass,TailCallElimPass