; LLVM IR from DionysiosB/CodeForces :: 0900-0999/937B-VileGrasshoppers-OLD.ll (Z10checkPrimell)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nounwind uwtable
define dso_local noundef zeroext i1 @_Z10checkPrimell(i64 noundef %0, i64 noundef %1) #0 {
  %3 = alloca i1, align 1
  %4 = alloca i64, align 8
  %5 = alloca i64, align 8
  %6 = alloca i64, align 8
  %7 = alloca i32, align 4
  store i64 %0, ptr %4, align 8, !tbaa !5
  store i64 %1, ptr %5, align 8, !tbaa !5
  %8 = load i64, ptr %5, align 8, !tbaa !5
  %9 = icmp sge i64 %8, 2
  br i1 %9, label %10, label %15

10:                                               ; preds = %2
  %11 = load i64, ptr %4, align 8, !tbaa !5
  %12 = srem i64 %11, 2
  %13 = icmp eq i64 %12, 0
  br i1 %13, label %14, label %15

14:                                               ; preds = %10
  store i1 false, ptr %3, align 1
  br label %131

15:                                               ; preds = %10, %2
  %16 = load i64, ptr %5, align 8, !tbaa !5
  %17 = icmp sge i64 %16, 3
  br i1 %17, label %18, label %23

18:                                               ; preds = %15
  %19 = load i64, ptr %4, align 8, !tbaa !5
  %20 = srem i64 %19, 3
  %21 = icmp eq i64 %20, 0
  br i1 %21, label %22, label %23

22:                                               ; preds = %18
  store i1 false, ptr %3, align 1
  br label %131

23:                                               ; preds = %18, %15
  %24 = load i64, ptr %5, align 8, !tbaa !5
  %25 = icmp sge i64 %24, 5
  br i1 %25, label %26, label %31

26:                                               ; preds = %23
  %27 = load i64, ptr %4, align 8, !tbaa !5
  %28 = srem i64 %27, 5
  %29 = icmp eq i64 %28, 0
  br i1 %29, label %30, label %31

30:                                               ; preds = %26
  store i1 false, ptr %3, align 1
  br label %131

31:                                               ; preds = %26, %23
  %32 = load i64, ptr %5, align 8, !tbaa !5
  %33 = icmp sge i64 %32, 7
  br i1 %33, label %34, label %39

34:                                               ; preds = %31
  %35 = load i64, ptr %4, align 8, !tbaa !5
  %36 = srem i64 %35, 7
  %37 = icmp eq i64 %36, 0
  br i1 %37, label %38, label %39

38:                                               ; preds = %34
  store i1 false, ptr %3, align 1
  br label %131

39:                                               ; preds = %34, %31
  %40 = load i64, ptr %5, align 8, !tbaa !5
  %41 = icmp sge i64 %40, 11
  br i1 %41, label %42, label %47

42:                                               ; preds = %39
  %43 = load i64, ptr %4, align 8, !tbaa !5
  %44 = srem i64 %43, 11
  %45 = icmp eq i64 %44, 0
  br i1 %45, label %46, label %47

46:                                               ; preds = %42
  store i1 false, ptr %3, align 1
  br label %131

47:                                               ; preds = %42, %39
  %48 = load i64, ptr %5, align 8, !tbaa !5
  %49 = icmp sge i64 %48, 13
  br i1 %49, label %50, label %55

50:                                               ; preds = %47
  %51 = load i64, ptr %4, align 8, !tbaa !5
  %52 = srem i64 %51, 13
  %53 = icmp eq i64 %52, 0
  br i1 %53, label %54, label %55

54:                                               ; preds = %50
  store i1 false, ptr %3, align 1
  br label %131

55:                                               ; preds = %50, %47
  %56 = load i64, ptr %5, align 8, !tbaa !5
  %57 = icmp sge i64 %56, 17
  br i1 %57, label %58, label %63

58:                                               ; preds = %55
  %59 = load i64, ptr %4, align 8, !tbaa !5
  %60 = srem i64 %59, 17
  %61 = icmp eq i64 %60, 0
  br i1 %61, label %62, label %63

62:                                               ; preds = %58
  store i1 false, ptr %3, align 1
  br label %131

63:                                               ; preds = %58, %55
  %64 = load i64, ptr %5, align 8, !tbaa !5
  %65 = icmp sge i64 %64, 19
  br i1 %65, label %66, label %71

66:                                               ; preds = %63
  %67 = load i64, ptr %4, align 8, !tbaa !5
  %68 = srem i64 %67, 19
  %69 = icmp eq i64 %68, 0
  br i1 %69, label %70, label %71

70:                                               ; preds = %66
  store i1 false, ptr %3, align 1
  br label %131

71:                                               ; preds = %66, %63
  call void @llvm.lifetime.start.p0(i64 8, ptr %6) #2
  store i64 23, ptr %6, align 8, !tbaa !5
  br label %72

72:                                               ; preds = %125, %71
  %73 = load i64, ptr %6, align 8, !tbaa !5
  %74 = load i64, ptr %5, align 8, !tbaa !5
  %75 = icmp sle i64 %73, %74
  br i1 %75, label %76, label %82

76:                                               ; preds = %72
  %77 = load i64, ptr %6, align 8, !tbaa !5
  %78 = load i64, ptr %6, align 8, !tbaa !5
  %79 = mul nsw i64 %77, %78
  %80 = load i64, ptr %4, align 8, !tbaa !5
  %81 = icmp sle i64 %79, %80
  br label %82

82:                                               ; preds = %76, %72
  %83 = phi i1 [ false, %72 ], [ %81, %76 ]
  br i1 %83, label %85, label %84

84:                                               ; preds = %82
  store i32 2, ptr %7, align 4
  br label %128

85:                                               ; preds = %82
  %86 = load i64, ptr %6, align 8, !tbaa !5
  %87 = srem i64 %86, 2
  %88 = icmp eq i64 %87, 0
  br i1 %88, label %117, label %89

89:                                               ; preds = %85
  %90 = load i64, ptr %6, align 8, !tbaa !5
  %91 = srem i64 %90, 3
  %92 = icmp eq i64 %91, 0
  br i1 %92, label %117, label %93

93:                                               ; preds = %89
  %94 = load i64, ptr %6, align 8, !tbaa !5
  %95 = srem i64 %94, 5
  %96 = icmp eq i64 %95, 0
  br i1 %96, label %117, label %97

97:                                               ; preds = %93
  %98 = load i64, ptr %6, align 8, !tbaa !5
  %99 = srem i64 %98, 7
  %100 = icmp eq i64 %99, 0
  br i1 %100, label %117, label %101

101:                                              ; preds = %97
  %102 = load i64, ptr %6, align 8, !tbaa !5
  %103 = srem i64 %102, 11
  %104 = icmp eq i64 %103, 0
  br i1 %104, label %117, label %105

105:                                              ; preds = %101
  %106 = load i64, ptr %6, align 8, !tbaa !5
  %107 = srem i64 %106, 13
  %108 = icmp eq i64 %107, 0
  br i1 %108, label %117, label %109

109:                                              ; preds = %105
  %110 = load i64, ptr %6, align 8, !tbaa !5
  %111 = srem i64 %110, 17
  %112 = icmp eq i64 %111, 0
  br i1 %112, label %117, label %113

113:                                              ; preds = %109
  %114 = load i64, ptr %6, align 8, !tbaa !5
  %115 = srem i64 %114, 19
  %116 = icmp eq i64 %115, 0
  br i1 %116, label %117, label %118

117:                                              ; preds = %113, %109, %105, %101, %97, %93, %89, %85
  br label %125

118:                                              ; preds = %113
  %119 = load i64, ptr %4, align 8, !tbaa !5
  %120 = load i64, ptr %6, align 8, !tbaa !5
  %121 = srem i64 %119, %120
  %122 = icmp eq i64 %121, 0
  br i1 %122, label %123, label %124

123:                                              ; preds = %118
  store i1 false, ptr %3, align 1
  store i32 1, ptr %7, align 4
  br label %128

124:                                              ; preds = %118
  br label %125

125:                                              ; preds = %124, %117
  %126 = load i64, ptr %6, align 8, !tbaa !5
  %127 = add nsw i64 %126, 2
  store i64 %127, ptr %6, align 8, !tbaa !5
  br label %72, !llvm.loop !9

128:                                              ; preds = %123, %84
  call void @llvm.lifetime.end.p0(i64 8, ptr %6) #2
  %129 = load i32, ptr %7, align 4
  switch i32 %129, label %133 [
    i32 2, label %130
    i32 1, label %131
  ]

130:                                              ; preds = %128
  store i1 true, ptr %3, align 1
  br label %131

131:                                              ; preds = %130, %128, %70, %62, %54, %46, %38, %30, %22, %14
  %132 = load i1, ptr %3, align 1
  ret i1 %132

133:                                              ; preds = %128
  unreachable
}

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

attributes #0 = { mustprogress nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"long", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C++ TBAA"}
!9 = distinct !{!9, !10}
!10 = !{!"llvm.loop.mustprogress"}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nofree norecurse nosync nounwind willreturn memory(none) uwtable
define dso_local noundef zeroext i1 @_Z10checkPrimell(i64 noundef %0, i64 noundef %1) local_unnamed_addr #0 {
  %3 = icmp sgt i64 %1, 1
  %4 = and i64 %0, 1
  %5 = icmp eq i64 %4, 0
  %or.cond = and i1 %3, %5
  br i1 %or.cond, label %.critedge, label %6

6:                                                ; preds = %2
  %7 = icmp sgt i64 %1, 2
  %8 = srem i64 %0, 3
  %9 = icmp eq i64 %8, 0
  %or.cond39 = and i1 %7, %9
  br i1 %or.cond39, label %.critedge, label %10

10:                                               ; preds = %6
  %11 = icmp sgt i64 %1, 4
  %12 = srem i64 %0, 5
  %13 = icmp eq i64 %12, 0
  %or.cond41 = and i1 %11, %13
  br i1 %or.cond41, label %.critedge, label %14

14:                                               ; preds = %10
  %15 = icmp sgt i64 %1, 6
  %16 = srem i64 %0, 7
  %17 = icmp eq i64 %16, 0
  %or.cond43 = and i1 %15, %17
  br i1 %or.cond43, label %.critedge, label %18

18:                                               ; preds = %14
  %19 = icmp sgt i64 %1, 10
  %20 = srem i64 %0, 11
  %21 = icmp eq i64 %20, 0
  %or.cond45 = and i1 %19, %21
  br i1 %or.cond45, label %.critedge, label %22

22:                                               ; preds = %18
  %23 = icmp sgt i64 %1, 12
  %24 = srem i64 %0, 13
  %25 = icmp eq i64 %24, 0
  %or.cond47 = and i1 %23, %25
  br i1 %or.cond47, label %.critedge, label %26

26:                                               ; preds = %22
  %27 = icmp sgt i64 %1, 16
  %28 = srem i64 %0, 17
  %29 = icmp eq i64 %28, 0
  %or.cond49 = and i1 %27, %29
  br i1 %or.cond49, label %.critedge, label %30

30:                                               ; preds = %26
  %31 = icmp sgt i64 %1, 18
  %32 = srem i64 %0, 19
  %33 = icmp eq i64 %32, 0
  %or.cond51 = and i1 %31, %33
  br i1 %or.cond51, label %.critedge, label %.preheader

.preheader:                                       ; preds = %30
  %.not67 = icmp slt i64 %1, 23
  %.not3668 = icmp slt i64 %0, 529
  %or.cond5269 = or i1 %.not67, %.not3668
  br i1 %or.cond5269, label %.critedge, label %.lr.ph

.lr.ph:                                           ; preds = %.preheader, %51
  %.03370 = phi i64 [ %52, %51 ], [ 23, %.preheader ]
  %34 = urem i64 %.03370, 3
  %35 = icmp eq i64 %34, 0
  %36 = urem i64 %.03370, 5
  %37 = icmp eq i64 %36, 0
  %or.cond56 = or i1 %37, %35
  %38 = urem i64 %.03370, 7
  %39 = icmp eq i64 %38, 0
  %or.cond58 = or i1 %39, %or.cond56
  %40 = urem i64 %.03370, 11
  %41 = icmp eq i64 %40, 0
  %or.cond60 = or i1 %41, %or.cond58
  %42 = urem i64 %.03370, 13
  %43 = icmp eq i64 %42, 0
  %or.cond62 = or i1 %43, %or.cond60
  %44 = urem i64 %.03370, 17
  %45 = icmp eq i64 %44, 0
  %or.cond64 = or i1 %45, %or.cond62
  %46 = urem i64 %.03370, 19
  %47 = icmp eq i64 %46, 0
  %or.cond66 = or i1 %47, %or.cond64
  br i1 %or.cond66, label %51, label %48

48:                                               ; preds = %.lr.ph
  %49 = urem i64 %0, %.03370
  %50 = icmp eq i64 %49, 0
  br i1 %50, label %.critedge, label %51

51:                                               ; preds = %48, %.lr.ph
  %52 = add nuw nsw i64 %.03370, 2
  %.not = icmp sgt i64 %52, %1
  %53 = mul nuw nsw i64 %52, %52
  %.not36 = icmp sgt i64 %53, %0
  %or.cond52 = select i1 %.not, i1 true, i1 %.not36
  br i1 %or.cond52, label %.critedge, label %.lr.ph, !llvm.loop !5

.critedge:                                        ; preds = %48, %51, %.preheader, %30, %26, %22, %18, %14, %10, %6, %2
  %.1 = phi i1 [ false, %2 ], [ false, %6 ], [ false, %10 ], [ false, %14 ], [ false, %18 ], [ false, %22 ], [ false, %26 ], [ false, %30 ], [ true, %.preheader ], [ false, %48 ], [ true, %51 ]
  ret i1 %.1
}

attributes #0 = { mustprogress nofree norecurse nosync nounwind willreturn memory(none) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = distinct !{!5, !6}
!6 = !{!"llvm.loop.mustprogress"}


; Effective O3 passes: CorrelatedValuePropagationPass,EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,IndVarSimplifyPass,InferFunctionAttrsPass,InstCombinePass,JumpThreadingPass,LCSSAPass,LoopRotatePass,LoopSimplifyPass,LoopUnrollPass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass