; LLVM IR from FedericaPaoli1/stm32-speech-recognition-and-traduction :: Drivers/CMSIS/DSP/Source/InterpolationFunctions (arm_bilinear_interp_q31)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.arm_bilinear_interp_instance_q31 = type { i16, i16, ptr }

; Function Attrs: nounwind uwtable
define dso_local i32 @arm_bilinear_interp_q31(ptr noundef %0, i32 noundef %1, i32 noundef %2) #0 {
  %4 = alloca i32, align 4
  %5 = alloca ptr, align 8
  %6 = alloca i32, align 4
  %7 = alloca i32, align 4
  %8 = alloca i32, align 4
  %9 = alloca i32, align 4
  %10 = alloca i32, align 4
  %11 = alloca i32, align 4
  %12 = alloca i32, align 4
  %13 = alloca i32, align 4
  %14 = alloca i32, align 4
  %15 = alloca i32, align 4
  %16 = alloca i32, align 4
  %17 = alloca i32, align 4
  %18 = alloca ptr, align 8
  %19 = alloca i32, align 4
  %20 = alloca i32, align 4
  store ptr %0, ptr %5, align 8, !tbaa !5
  store i32 %1, ptr %6, align 4, !tbaa !9
  store i32 %2, ptr %7, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 4, ptr %8) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %9) #2
  store i32 0, ptr %9, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 4, ptr %10) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %11) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %12) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %13) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %14) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %15) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %16) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %17) #2
  call void @llvm.lifetime.start.p0(i64 8, ptr %18) #2
  %21 = load ptr, ptr %5, align 8, !tbaa !5
  %22 = getelementptr inbounds %struct.arm_bilinear_interp_instance_q31, ptr %21, i32 0, i32 2
  %23 = load ptr, ptr %22, align 8, !tbaa !11
  store ptr %23, ptr %18, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %19) #2
  %24 = load ptr, ptr %5, align 8, !tbaa !5
  %25 = getelementptr inbounds %struct.arm_bilinear_interp_instance_q31, ptr %24, i32 0, i32 1
  %26 = load i16, ptr %25, align 2, !tbaa !14
  %27 = zext i16 %26 to i32
  store i32 %27, ptr %19, align 4, !tbaa !9
  %28 = load i32, ptr %6, align 4, !tbaa !9
  %29 = and i32 %28, -1048576
  %30 = ashr i32 %29, 20
  store i32 %30, ptr %16, align 4, !tbaa !9
  %31 = load i32, ptr %7, align 4, !tbaa !9
  %32 = and i32 %31, -1048576
  %33 = ashr i32 %32, 20
  store i32 %33, ptr %17, align 4, !tbaa !9
  %34 = load i32, ptr %16, align 4, !tbaa !9
  %35 = icmp slt i32 %34, 0
  br i1 %35, label %55, label %36

36:                                               ; preds = %3
  %37 = load i32, ptr %16, align 4, !tbaa !9
  %38 = load ptr, ptr %5, align 8, !tbaa !5
  %39 = getelementptr inbounds %struct.arm_bilinear_interp_instance_q31, ptr %38, i32 0, i32 1
  %40 = load i16, ptr %39, align 2, !tbaa !14
  %41 = zext i16 %40 to i32
  %42 = sub nsw i32 %41, 2
  %43 = icmp sgt i32 %37, %42
  br i1 %43, label %55, label %44

44:                                               ; preds = %36
  %45 = load i32, ptr %17, align 4, !tbaa !9
  %46 = icmp slt i32 %45, 0
  br i1 %46, label %55, label %47

47:                                               ; preds = %44
  %48 = load i32, ptr %17, align 4, !tbaa !9
  %49 = load ptr, ptr %5, align 8, !tbaa !5
  %50 = getelementptr inbounds %struct.arm_bilinear_interp_instance_q31, ptr %49, i32 0, i32 0
  %51 = load i16, ptr %50, align 8, !tbaa !15
  %52 = zext i16 %51 to i32
  %53 = sub nsw i32 %52, 2
  %54 = icmp sgt i32 %48, %53
  br i1 %54, label %55, label %56

55:                                               ; preds = %47, %44, %36, %3
  store i32 0, ptr %4, align 4
  store i32 1, ptr %20, align 4
  br label %171

56:                                               ; preds = %47
  %57 = load i32, ptr %6, align 4, !tbaa !9
  %58 = and i32 %57, 1048575
  %59 = shl i32 %58, 11
  store i32 %59, ptr %10, align 4, !tbaa !9
  %60 = load ptr, ptr %18, align 8, !tbaa !5
  %61 = load i32, ptr %16, align 4, !tbaa !9
  %62 = load i32, ptr %19, align 4, !tbaa !9
  %63 = load i32, ptr %17, align 4, !tbaa !9
  %64 = mul nsw i32 %62, %63
  %65 = add nsw i32 %61, %64
  %66 = sext i32 %65 to i64
  %67 = getelementptr inbounds i32, ptr %60, i64 %66
  %68 = load i32, ptr %67, align 4, !tbaa !9
  store i32 %68, ptr %12, align 4, !tbaa !9
  %69 = load ptr, ptr %18, align 8, !tbaa !5
  %70 = load i32, ptr %16, align 4, !tbaa !9
  %71 = load i32, ptr %19, align 4, !tbaa !9
  %72 = load i32, ptr %17, align 4, !tbaa !9
  %73 = mul nsw i32 %71, %72
  %74 = add nsw i32 %70, %73
  %75 = add nsw i32 %74, 1
  %76 = sext i32 %75 to i64
  %77 = getelementptr inbounds i32, ptr %69, i64 %76
  %78 = load i32, ptr %77, align 4, !tbaa !9
  store i32 %78, ptr %13, align 4, !tbaa !9
  %79 = load i32, ptr %7, align 4, !tbaa !9
  %80 = and i32 %79, 1048575
  %81 = shl i32 %80, 11
  store i32 %81, ptr %11, align 4, !tbaa !9
  %82 = load ptr, ptr %18, align 8, !tbaa !5
  %83 = load i32, ptr %16, align 4, !tbaa !9
  %84 = load i32, ptr %19, align 4, !tbaa !9
  %85 = load i32, ptr %17, align 4, !tbaa !9
  %86 = add nsw i32 %85, 1
  %87 = mul nsw i32 %84, %86
  %88 = add nsw i32 %83, %87
  %89 = sext i32 %88 to i64
  %90 = getelementptr inbounds i32, ptr %82, i64 %89
  %91 = load i32, ptr %90, align 4, !tbaa !9
  store i32 %91, ptr %14, align 4, !tbaa !9
  %92 = load ptr, ptr %18, align 8, !tbaa !5
  %93 = load i32, ptr %16, align 4, !tbaa !9
  %94 = load i32, ptr %19, align 4, !tbaa !9
  %95 = load i32, ptr %17, align 4, !tbaa !9
  %96 = add nsw i32 %95, 1
  %97 = mul nsw i32 %94, %96
  %98 = add nsw i32 %93, %97
  %99 = add nsw i32 %98, 1
  %100 = sext i32 %99 to i64
  %101 = getelementptr inbounds i32, ptr %92, i64 %100
  %102 = load i32, ptr %101, align 4, !tbaa !9
  store i32 %102, ptr %15, align 4, !tbaa !9
  %103 = load i32, ptr %12, align 4, !tbaa !9
  %104 = sext i32 %103 to i64
  %105 = load i32, ptr %10, align 4, !tbaa !9
  %106 = sub nsw i32 2147483647, %105
  %107 = sext i32 %106 to i64
  %108 = mul nsw i64 %104, %107
  %109 = ashr i64 %108, 32
  %110 = trunc i64 %109 to i32
  store i32 %110, ptr %8, align 4, !tbaa !9
  %111 = load i32, ptr %8, align 4, !tbaa !9
  %112 = sext i32 %111 to i64
  %113 = load i32, ptr %11, align 4, !tbaa !9
  %114 = sub nsw i32 2147483647, %113
  %115 = sext i32 %114 to i64
  %116 = mul nsw i64 %112, %115
  %117 = ashr i64 %116, 32
  %118 = trunc i64 %117 to i32
  store i32 %118, ptr %9, align 4, !tbaa !9
  %119 = load i32, ptr %13, align 4, !tbaa !9
  %120 = sext i32 %119 to i64
  %121 = load i32, ptr %11, align 4, !tbaa !9
  %122 = sub nsw i32 2147483647, %121
  %123 = sext i32 %122 to i64
  %124 = mul nsw i64 %120, %123
  %125 = ashr i64 %124, 32
  %126 = trunc i64 %125 to i32
  store i32 %126, ptr %8, align 4, !tbaa !9
  %127 = load i32, ptr %8, align 4, !tbaa !9
  %128 = sext i32 %127 to i64
  %129 = load i32, ptr %10, align 4, !tbaa !9
  %130 = sext i32 %129 to i64
  %131 = mul nsw i64 %128, %130
  %132 = ashr i64 %131, 32
  %133 = trunc i64 %132 to i32
  %134 = load i32, ptr %9, align 4, !tbaa !9
  %135 = add nsw i32 %134, %133
  store i32 %135, ptr %9, align 4, !tbaa !9
  %136 = load i32, ptr %14, align 4, !tbaa !9
  %137 = sext i32 %136 to i64
  %138 = load i32, ptr %10, align 4, !tbaa !9
  %139 = sub nsw i32 2147483647, %138
  %140 = sext i32 %139 to i64
  %141 = mul nsw i64 %137, %140
  %142 = ashr i64 %141, 32
  %143 = trunc i64 %142 to i32
  store i32 %143, ptr %8, align 4, !tbaa !9
  %144 = load i32, ptr %8, align 4, !tbaa !9
  %145 = sext i32 %144 to i64
  %146 = load i32, ptr %11, align 4, !tbaa !9
  %147 = sext i32 %146 to i64
  %148 = mul nsw i64 %145, %147
  %149 = ashr i64 %148, 32
  %150 = trunc i64 %149 to i32
  %151 = load i32, ptr %9, align 4, !tbaa !9
  %152 = add nsw i32 %151, %150
  store i32 %152, ptr %9, align 4, !tbaa !9
  %153 = load i32, ptr %15, align 4, !tbaa !9
  %154 = sext i32 %153 to i64
  %155 = load i32, ptr %10, align 4, !tbaa !9
  %156 = sext i32 %155 to i64
  %157 = mul nsw i64 %154, %156
  %158 = ashr i64 %157, 32
  %159 = trunc i64 %158 to i32
  store i32 %159, ptr %8, align 4, !tbaa !9
  %160 = load i32, ptr %8, align 4, !tbaa !9
  %161 = sext i32 %160 to i64
  %162 = load i32, ptr %11, align 4, !tbaa !9
  %163 = sext i32 %162 to i64
  %164 = mul nsw i64 %161, %163
  %165 = ashr i64 %164, 32
  %166 = trunc i64 %165 to i32
  %167 = load i32, ptr %9, align 4, !tbaa !9
  %168 = add nsw i32 %167, %166
  store i32 %168, ptr %9, align 4, !tbaa !9
  %169 = load i32, ptr %9, align 4, !tbaa !9
  %170 = shl i32 %169, 2
  store i32 %170, ptr %4, align 4
  store i32 1, ptr %20, align 4
  br label %171

171:                                              ; preds = %56, %55
  call void @llvm.lifetime.end.p0(i64 4, ptr %19) #2
  call void @llvm.lifetime.end.p0(i64 8, ptr %18) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %17) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %16) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %15) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %14) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %13) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %12) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %11) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %10) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %9) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %8) #2
  %172 = load i32, ptr %4, align 4
  ret i32 %172
}

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}
!11 = !{!12, !6, i64 8}
!12 = !{!"", !13, i64 0, !13, i64 2, !6, i64 8}
!13 = !{!"short", !7, i64 0}
!14 = !{!12, !13, i64 2}
!15 = !{!12, !13, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nofree norecurse nosync nounwind willreturn memory(read, inaccessiblemem: none) uwtable
define dso_local range(i32 0, -3) i32 @arm_bilinear_interp_q31(ptr nocapture noundef readonly %0, i32 noundef %1, i32 noundef %2) local_unnamed_addr #0 {
  %4 = getelementptr inbounds i8, ptr %0, i64 8
  %5 = load ptr, ptr %4, align 8, !tbaa !5
  %6 = getelementptr inbounds i8, ptr %0, i64 2
  %7 = load i16, ptr %6, align 2, !tbaa !11
  %8 = zext i16 %7 to i32
  %9 = ashr i32 %1, 20
  %10 = ashr i32 %2, 20
  %11 = icmp slt i32 %9, 0
  br i1 %11, label %75, label %12

12:                                               ; preds = %3
  %13 = add nsw i32 %8, -2
  %14 = icmp sgt i32 %9, %13
  %15 = icmp slt i32 %10, 0
  %or.cond = or i1 %15, %14
  br i1 %or.cond, label %75, label %16

16:                                               ; preds = %12
  %17 = load i16, ptr %0, align 8, !tbaa !12
  %18 = zext i16 %17 to i32
  %19 = add nsw i32 %18, -2
  %20 = icmp sgt i32 %10, %19
  br i1 %20, label %75, label %21

21:                                               ; preds = %16
  %22 = shl i32 %1, 11
  %23 = and i32 %22, 2147481600
  %24 = mul nuw nsw i32 %10, %8
  %25 = add nuw nsw i32 %24, %9
  %26 = zext nneg i32 %25 to i64
  %27 = getelementptr inbounds i32, ptr %5, i64 %26
  %28 = load i32, ptr %27, align 4, !tbaa !13
  %29 = getelementptr inbounds i8, ptr %27, i64 4
  %30 = load i32, ptr %29, align 4, !tbaa !13
  %31 = shl i32 %2, 11
  %32 = and i32 %31, 2147481600
  %33 = add nuw nsw i32 %10, 1
  %34 = mul nuw nsw i32 %33, %8
  %35 = add nuw nsw i32 %34, %9
  %36 = zext nneg i32 %35 to i64
  %37 = getelementptr inbounds i32, ptr %5, i64 %36
  %38 = load i32, ptr %37, align 4, !tbaa !13
  %39 = getelementptr inbounds i8, ptr %37, i64 4
  %40 = load i32, ptr %39, align 4, !tbaa !13
  %41 = sext i32 %28 to i64
  %42 = xor i32 %23, 2147483647
  %43 = zext nneg i32 %42 to i64
  %44 = mul nsw i64 %41, %43
  %45 = ashr i64 %44, 32
  %46 = xor i32 %32, 2147483647
  %47 = zext nneg i32 %46 to i64
  %48 = mul nsw i64 %45, %47
  %49 = lshr i64 %48, 32
  %50 = trunc nuw i64 %49 to i32
  %51 = sext i32 %30 to i64
  %52 = mul nsw i64 %51, %47
  %53 = ashr i64 %52, 32
  %54 = zext nneg i32 %23 to i64
  %55 = mul nsw i64 %53, %54
  %56 = lshr i64 %55, 32
  %57 = trunc nuw i64 %56 to i32
  %58 = add nsw i32 %57, %50
  %59 = sext i32 %38 to i64
  %60 = mul nsw i64 %59, %43
  %61 = ashr i64 %60, 32
  %62 = zext nneg i32 %32 to i64
  %63 = mul nsw i64 %61, %62
  %64 = lshr i64 %63, 32
  %65 = trunc nuw i64 %64 to i32
  %66 = add nsw i32 %58, %65
  %67 = sext i32 %40 to i64
  %68 = mul nsw i64 %67, %54
  %69 = ashr i64 %68, 32
  %70 = mul nsw i64 %69, %62
  %71 = lshr i64 %70, 32
  %72 = trunc nuw i64 %71 to i32
  %73 = add nsw i32 %66, %72
  %74 = shl i32 %73, 2
  br label %75

75:                                               ; preds = %3, %12, %16, %21
  %.0 = phi i32 [ %74, %21 ], [ 0, %16 ], [ 0, %12 ], [ 0, %3 ]
  ret i32 %.0
}

attributes #0 = { mustprogress nofree norecurse nosync nounwind willreturn memory(read, inaccessiblemem: none) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !10, i64 8}
!6 = !{!"", !7, i64 0, !7, i64 2, !10, i64 8}
!7 = !{!"short", !8, i64 0}
!8 = !{!"omnipotent char", !9, i64 0}
!9 = !{!"Simple C/C++ TBAA"}
!10 = !{!"any pointer", !8, i64 0}
!11 = !{!6, !7, i64 2}
!12 = !{!6, !7, i64 0}
!13 = !{!14, !14, i64 0}
!14 = !{!"int", !8, i64 0}


; Effective O3 passes: EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass