; LLVM IR from FedericaPaoli1/stm32-speech-recognition-and-traduction :: Drivers/CMSIS/DSP/Source/TransformFunctions (arm_cfft_q31)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

declare void @arm_radix4_butterfly_q31(ptr noundef, i32 noundef, ptr noundef, i32 noundef) #1

; Function Attrs: nounwind uwtable
define dso_local void @arm_cfft_radix4by2_q31(ptr noundef %0, i32 noundef %1, ptr noundef %2) #2 {
  %4 = alloca ptr, align 8
  %5 = alloca i32, align 4
  %6 = alloca ptr, align 8
  %7 = alloca i32, align 4
  %8 = alloca i32, align 4
  %9 = alloca i32, align 4
  %10 = alloca i32, align 4
  %11 = alloca i32, align 4
  %12 = alloca i32, align 4
  %13 = alloca i32, align 4
  %14 = alloca i32, align 4
  %15 = alloca i32, align 4
  store ptr %0, ptr %4, align 8, !tbaa !5
  store i32 %1, ptr %5, align 4, !tbaa !9
  store ptr %2, ptr %6, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %7) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %8) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %9) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %10) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %11) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %12) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %13) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %14) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %15) #3
  %16 = load i32, ptr %5, align 4, !tbaa !9
  %17 = lshr i32 %16, 1
  store i32 %17, ptr %9, align 4, !tbaa !9
  store i32 0, ptr %7, align 4, !tbaa !9
  br label %18

18:                                               ; preds = %169, %3
  %19 = load i32, ptr %7, align 4, !tbaa !9
  %20 = load i32, ptr %9, align 4, !tbaa !9
  %21 = icmp ult i32 %19, %20
  br i1 %21, label %22, label %172

22:                                               ; preds = %18
  %23 = load ptr, ptr %6, align 8, !tbaa !5
  %24 = load i32, ptr %7, align 4, !tbaa !9
  %25 = mul i32 2, %24
  %26 = zext i32 %25 to i64
  %27 = getelementptr inbounds i32, ptr %23, i64 %26
  %28 = load i32, ptr %27, align 4, !tbaa !9
  store i32 %28, ptr %12, align 4, !tbaa !9
  %29 = load ptr, ptr %6, align 8, !tbaa !5
  %30 = load i32, ptr %7, align 4, !tbaa !9
  %31 = mul i32 2, %30
  %32 = add i32 %31, 1
  %33 = zext i32 %32 to i64
  %34 = getelementptr inbounds i32, ptr %29, i64 %33
  %35 = load i32, ptr %34, align 4, !tbaa !9
  store i32 %35, ptr %13, align 4, !tbaa !9
  %36 = load i32, ptr %7, align 4, !tbaa !9
  %37 = load i32, ptr %9, align 4, !tbaa !9
  %38 = add i32 %36, %37
  store i32 %38, ptr %8, align 4, !tbaa !9
  %39 = load ptr, ptr %4, align 8, !tbaa !5
  %40 = load i32, ptr %7, align 4, !tbaa !9
  %41 = mul i32 2, %40
  %42 = zext i32 %41 to i64
  %43 = getelementptr inbounds i32, ptr %39, i64 %42
  %44 = load i32, ptr %43, align 4, !tbaa !9
  %45 = ashr i32 %44, 2
  %46 = load ptr, ptr %4, align 8, !tbaa !5
  %47 = load i32, ptr %8, align 4, !tbaa !9
  %48 = mul i32 2, %47
  %49 = zext i32 %48 to i64
  %50 = getelementptr inbounds i32, ptr %46, i64 %49
  %51 = load i32, ptr %50, align 4, !tbaa !9
  %52 = ashr i32 %51, 2
  %53 = sub nsw i32 %45, %52
  store i32 %53, ptr %10, align 4, !tbaa !9
  %54 = load ptr, ptr %4, align 8, !tbaa !5
  %55 = load i32, ptr %7, align 4, !tbaa !9
  %56 = mul i32 2, %55
  %57 = zext i32 %56 to i64
  %58 = getelementptr inbounds i32, ptr %54, i64 %57
  %59 = load i32, ptr %58, align 4, !tbaa !9
  %60 = ashr i32 %59, 2
  %61 = load ptr, ptr %4, align 8, !tbaa !5
  %62 = load i32, ptr %8, align 4, !tbaa !9
  %63 = mul i32 2, %62
  %64 = zext i32 %63 to i64
  %65 = getelementptr inbounds i32, ptr %61, i64 %64
  %66 = load i32, ptr %65, align 4, !tbaa !9
  %67 = ashr i32 %66, 2
  %68 = add nsw i32 %60, %67
  %69 = load ptr, ptr %4, align 8, !tbaa !5
  %70 = load i32, ptr %7, align 4, !tbaa !9
  %71 = mul i32 2, %70
  %72 = zext i32 %71 to i64
  %73 = getelementptr inbounds i32, ptr %69, i64 %72
  store i32 %68, ptr %73, align 4, !tbaa !9
  %74 = load ptr, ptr %4, align 8, !tbaa !5
  %75 = load i32, ptr %7, align 4, !tbaa !9
  %76 = mul i32 2, %75
  %77 = add i32 %76, 1
  %78 = zext i32 %77 to i64
  %79 = getelementptr inbounds i32, ptr %74, i64 %78
  %80 = load i32, ptr %79, align 4, !tbaa !9
  %81 = ashr i32 %80, 2
  %82 = load ptr, ptr %4, align 8, !tbaa !5
  %83 = load i32, ptr %8, align 4, !tbaa !9
  %84 = mul i32 2, %83
  %85 = add i32 %84, 1
  %86 = zext i32 %85 to i64
  %87 = getelementptr inbounds i32, ptr %82, i64 %86
  %88 = load i32, ptr %87, align 4, !tbaa !9
  %89 = ashr i32 %88, 2
  %90 = sub nsw i32 %81, %89
  store i32 %90, ptr %11, align 4, !tbaa !9
  %91 = load ptr, ptr %4, align 8, !tbaa !5
  %92 = load i32, ptr %8, align 4, !tbaa !9
  %93 = mul i32 2, %92
  %94 = add i32 %93, 1
  %95 = zext i32 %94 to i64
  %96 = getelementptr inbounds i32, ptr %91, i64 %95
  %97 = load i32, ptr %96, align 4, !tbaa !9
  %98 = ashr i32 %97, 2
  %99 = load ptr, ptr %4, align 8, !tbaa !5
  %100 = load i32, ptr %7, align 4, !tbaa !9
  %101 = mul i32 2, %100
  %102 = add i32 %101, 1
  %103 = zext i32 %102 to i64
  %104 = getelementptr inbounds i32, ptr %99, i64 %103
  %105 = load i32, ptr %104, align 4, !tbaa !9
  %106 = ashr i32 %105, 2
  %107 = add nsw i32 %98, %106
  %108 = load ptr, ptr %4, align 8, !tbaa !5
  %109 = load i32, ptr %7, align 4, !tbaa !9
  %110 = mul i32 2, %109
  %111 = add i32 %110, 1
  %112 = zext i32 %111 to i64
  %113 = getelementptr inbounds i32, ptr %108, i64 %112
  store i32 %107, ptr %113, align 4, !tbaa !9
  %114 = load i32, ptr %10, align 4, !tbaa !9
  %115 = sext i32 %114 to i64
  %116 = load i32, ptr %12, align 4, !tbaa !9
  %117 = sext i32 %116 to i64
  %118 = mul nsw i64 %115, %117
  %119 = add nsw i64 %118, 2147483648
  %120 = ashr i64 %119, 32
  %121 = trunc i64 %120 to i32
  store i32 %121, ptr %14, align 4, !tbaa !9
  %122 = load i32, ptr %11, align 4, !tbaa !9
  %123 = sext i32 %122 to i64
  %124 = load i32, ptr %12, align 4, !tbaa !9
  %125 = sext i32 %124 to i64
  %126 = mul nsw i64 %123, %125
  %127 = add nsw i64 %126, 2147483648
  %128 = ashr i64 %127, 32
  %129 = trunc i64 %128 to i32
  store i32 %129, ptr %15, align 4, !tbaa !9
  %130 = load i32, ptr %14, align 4, !tbaa !9
  %131 = sext i32 %130 to i64
  %132 = shl i64 %131, 32
  %133 = load i32, ptr %11, align 4, !tbaa !9
  %134 = sext i32 %133 to i64
  %135 = load i32, ptr %13, align 4, !tbaa !9
  %136 = sext i32 %135 to i64
  %137 = mul nsw i64 %134, %136
  %138 = add nsw i64 %132, %137
  %139 = add nsw i64 %138, 2147483648
  %140 = ashr i64 %139, 32
  %141 = trunc i64 %140 to i32
  store i32 %141, ptr %14, align 4, !tbaa !9
  %142 = load i32, ptr %15, align 4, !tbaa !9
  %143 = sext i32 %142 to i64
  %144 = shl i64 %143, 32
  %145 = load i32, ptr %10, align 4, !tbaa !9
  %146 = sext i32 %145 to i64
  %147 = load i32, ptr %13, align 4, !tbaa !9
  %148 = sext i32 %147 to i64
  %149 = mul nsw i64 %146, %148
  %150 = sub nsw i64 %144, %149
  %151 = add nsw i64 %150, 2147483648
  %152 = ashr i64 %151, 32
  %153 = trunc i64 %152 to i32
  store i32 %153, ptr %15, align 4, !tbaa !9
  %154 = load i32, ptr %14, align 4, !tbaa !9
  %155 = shl i32 %154, 1
  %156 = load ptr, ptr %4, align 8, !tbaa !5
  %157 = load i32, ptr %8, align 4, !tbaa !9
  %158 = mul i32 2, %157
  %159 = zext i32 %158 to i64
  %160 = getelementptr inbounds i32, ptr %156, i64 %159
  store i32 %155, ptr %160, align 4, !tbaa !9
  %161 = load i32, ptr %15, align 4, !tbaa !9
  %162 = shl i32 %161, 1
  %163 = load ptr, ptr %4, align 8, !tbaa !5
  %164 = load i32, ptr %8, align 4, !tbaa !9
  %165 = mul i32 2, %164
  %166 = add i32 %165, 1
  %167 = zext i32 %166 to i64
  %168 = getelementptr inbounds i32, ptr %163, i64 %167
  store i32 %162, ptr %168, align 4, !tbaa !9
  br label %169

169:                                              ; preds = %22
  %170 = load i32, ptr %7, align 4, !tbaa !9
  %171 = add i32 %170, 1
  store i32 %171, ptr %7, align 4, !tbaa !9
  br label %18, !llvm.loop !11

172:                                              ; preds = %18
  %173 = load ptr, ptr %4, align 8, !tbaa !5
  %174 = load i32, ptr %9, align 4, !tbaa !9
  %175 = load ptr, ptr %6, align 8, !tbaa !5
  call void @arm_radix4_butterfly_q31(ptr noundef %173, i32 noundef %174, ptr noundef %175, i32 noundef 2)
  %176 = load ptr, ptr %4, align 8, !tbaa !5
  %177 = load i32, ptr %5, align 4, !tbaa !9
  %178 = zext i32 %177 to i64
  %179 = getelementptr inbounds i32, ptr %176, i64 %178
  %180 = load i32, ptr %9, align 4, !tbaa !9
  %181 = load ptr, ptr %6, align 8, !tbaa !5
  call void @arm_radix4_butterfly_q31(ptr noundef %179, i32 noundef %180, ptr noundef %181, i32 noundef 2)
  %182 = load i32, ptr %5, align 4, !tbaa !9
  %183 = lshr i32 %182, 1
  store i32 %183, ptr %9, align 4, !tbaa !9
  store i32 0, ptr %7, align 4, !tbaa !9
  br label %184

184:                                              ; preds = %253, %172
  %185 = load i32, ptr %7, align 4, !tbaa !9
  %186 = load i32, ptr %9, align 4, !tbaa !9
  %187 = icmp ult i32 %185, %186
  br i1 %187, label %188, label %256

188:                                              ; preds = %184
  %189 = load ptr, ptr %4, align 8, !tbaa !5
  %190 = load i32, ptr %7, align 4, !tbaa !9
  %191 = mul i32 4, %190
  %192 = add i32 %191, 0
  %193 = zext i32 %192 to i64
  %194 = getelementptr inbounds i32, ptr %189, i64 %193
  %195 = load i32, ptr %194, align 4, !tbaa !9
  store i32 %195, ptr %14, align 4, !tbaa !9
  %196 = load ptr, ptr %4, align 8, !tbaa !5
  %197 = load i32, ptr %7, align 4, !tbaa !9
  %198 = mul i32 4, %197
  %199 = add i32 %198, 1
  %200 = zext i32 %199 to i64
  %201 = getelementptr inbounds i32, ptr %196, i64 %200
  %202 = load i32, ptr %201, align 4, !tbaa !9
  store i32 %202, ptr %15, align 4, !tbaa !9
  %203 = load ptr, ptr %4, align 8, !tbaa !5
  %204 = load i32, ptr %7, align 4, !tbaa !9
  %205 = mul i32 4, %204
  %206 = add i32 %205, 2
  %207 = zext i32 %206 to i64
  %208 = getelementptr inbounds i32, ptr %203, i64 %207
  %209 = load i32, ptr %208, align 4, !tbaa !9
  store i32 %209, ptr %10, align 4, !tbaa !9
  %210 = load ptr, ptr %4, align 8, !tbaa !5
  %211 = load i32, ptr %7, align 4, !tbaa !9
  %212 = mul i32 4, %211
  %213 = add i32 %212, 3
  %214 = zext i32 %213 to i64
  %215 = getelementptr inbounds i32, ptr %210, i64 %214
  %216 = load i32, ptr %215, align 4, !tbaa !9
  store i32 %216, ptr %11, align 4, !tbaa !9
  %217 = load i32, ptr %14, align 4, !tbaa !9
  %218 = shl i32 %217, 1
  store i32 %218, ptr %14, align 4, !tbaa !9
  %219 = load i32, ptr %15, align 4, !tbaa !9
  %220 = shl i32 %219, 1
  store i32 %220, ptr %15, align 4, !tbaa !9
  %221 = load i32, ptr %10, align 4, !tbaa !9
  %222 = shl i32 %221, 1
  store i32 %222, ptr %10, align 4, !tbaa !9
  %223 = load i32, ptr %11, align 4, !tbaa !9
  %224 = shl i32 %223, 1
  store i32 %224, ptr %11, align 4, !tbaa !9
  %225 = load i32, ptr %14, align 4, !tbaa !9
  %226 = load ptr, ptr %4, align 8, !tbaa !5
  %227 = load i32, ptr %7, align 4, !tbaa !9
  %228 = mul i32 4, %227
  %229 = add i32 %228, 0
  %230 = zext i32 %229 to i64
  %231 = getelementptr inbounds i32, ptr %226, i64 %230
  store i32 %225, ptr %231, align 4, !tbaa !9
  %232 = load i32, ptr %15, align 4, !tbaa !9
  %233 = load ptr, ptr %4, align 8, !tbaa !5
  %234 = load i32, ptr %7, align 4, !tbaa !9
  %235 = mul i32 4, %234
  %236 = add i32 %235, 1
  %237 = zext i32 %236 to i64
  %238 = getelementptr inbounds i32, ptr %233, i64 %237
  store i32 %232, ptr %238, align 4, !tbaa !9
  %239 = load i32, ptr %10, align 4, !tbaa !9
  %240 = load ptr, ptr %4, align 8, !tbaa !5
  %241 = load i32, ptr %7, align 4, !tbaa !9
  %242 = mul i32 4, %241
  %243 = add i32 %242, 2
  %244 = zext i32 %243 to i64
  %245 = getelementptr inbounds i32, ptr %240, i64 %244
  store i32 %239, ptr %245, align 4, !tbaa !9
  %246 = load i32, ptr %11, align 4, !tbaa !9
  %247 = load ptr, ptr %4, align 8, !tbaa !5
  %248 = load i32, ptr %7, align 4, !tbaa !9
  %249 = mul i32 4, %248
  %250 = add i32 %249, 3
  %251 = zext i32 %250 to i64
  %252 = getelementptr inbounds i32, ptr %247, i64 %251
  store i32 %246, ptr %252, align 4, !tbaa !9
  br label %253

253:                                              ; preds = %188
  %254 = load i32, ptr %7, align 4, !tbaa !9
  %255 = add i32 %254, 1
  store i32 %255, ptr %7, align 4, !tbaa !9
  br label %184, !llvm.loop !13

256:                                              ; preds = %184
  call void @llvm.lifetime.end.p0(i64 4, ptr %15) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %14) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %13) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %12) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %11) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %10) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %9) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %8) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %7) #3
  ret void
}

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}
!11 = distinct !{!11, !12}
!12 = !{!"llvm.loop.mustprogress"}
!13 = distinct !{!13, !12}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

declare void @arm_radix4_butterfly_q31(ptr noundef, i32 noundef, ptr noundef, i32 noundef) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
define dso_local void @arm_cfft_radix4by2_q31(ptr noundef %0, i32 noundef %1, ptr noundef %2) local_unnamed_addr #1 {
  %4 = lshr i32 %1, 1
  %.not = icmp ult i32 %1, 2
  br i1 %.not, label %._crit_edge88.critedge, label %.lr.ph.preheader

.lr.ph.preheader:                                 ; preds = %3
  %5 = zext nneg i32 %4 to i64
  %min.iters.check = icmp ult i32 %1, 20
  br i1 %min.iters.check, label %.lr.ph.preheader120, label %vector.scevcheck

vector.scevcheck:                                 ; preds = %.lr.ph.preheader
  %6 = add nsw i64 %5, -1
  %7 = and i32 %1, -2
  %8 = trunc nsw i64 %6 to i32
  %mul.result = shl i32 %8, 1
  %9 = xor i32 %7, -1
  %10 = icmp ugt i32 %mul.result, %9
  %11 = trunc nsw i64 %6 to i32
  %mul.result97 = shl i32 %11, 1
  %12 = and i32 %1, -2
  %13 = xor i32 %12, -2
  %14 = icmp ult i32 %13, %mul.result97
  %15 = icmp ugt i64 %6, 4294967295
  %16 = or i1 %14, %15
  %17 = shl nuw nsw i64 %5, 3
  %18 = or disjoint i64 %17, 4
  %scevgep = getelementptr i8, ptr %0, i64 %18
  %mul.result100 = shl nsw i64 %6, 3
  %19 = getelementptr i8, ptr %scevgep, i64 %mul.result100
  %20 = icmp ult ptr %19, %scevgep
  %scevgep102 = getelementptr i8, ptr %0, i64 %17
  %mul.result104 = shl nsw i64 %6, 3
  %21 = getelementptr i8, ptr %scevgep102, i64 %mul.result104
  %22 = icmp ult ptr %21, %scevgep102
  %23 = or i1 %10, %16
  %24 = or i1 %20, %23
  %25 = or i1 %22, %24
  br i1 %25, label %.lr.ph.preheader120, label %vector.memcheck

vector.memcheck:                                  ; preds = %vector.scevcheck
  %26 = shl nuw nsw i64 %5, 3
  %scevgep106 = getelementptr i8, ptr %0, i64 %26
  %27 = shl nuw nsw i64 %5, 4
  %scevgep107 = getelementptr i8, ptr %0, i64 %27
  %scevgep108 = getelementptr i8, ptr %2, i64 %26
  %bound0 = icmp ult ptr %0, %2
  %bound1 = icmp ugt ptr %scevgep107, %2
  %found.conflict = and i1 %bound0, %bound1
  %bound0109 = icmp ugt ptr %scevgep108, %0
  %bound1110 = icmp ugt ptr %scevgep106, %2
  %found.conflict111 = and i1 %bound0109, %bound1110
  %conflict.rdx = or i1 %found.conflict, %found.conflict111
  br i1 %conflict.rdx, label %.lr.ph.preheader120, label %vector.ph

vector.ph:                                        ; preds = %vector.memcheck
  %n.vec = and i64 %5, 2147483646
  %invariant.gep = getelementptr i8, ptr %0, i64 -4
  %invariant.gep121 = getelementptr i8, ptr %0, i64 -4
  br label %vector.body

vector.body:                                      ; preds = %vector.body, %vector.ph
  %index = phi i64 [ 0, %vector.ph ], [ %index.next, %vector.body ]
  %28 = trunc i64 %index to i32
  %29 = shl nuw i64 %index, 1
  %30 = getelementptr inbounds i32, ptr %2, i64 %29
  %wide.vec = load <4 x i32>, ptr %30, align 4, !tbaa !5
  %strided.vec = shufflevector <4 x i32> %wide.vec, <4 x i32> poison, <2 x i32> <i32 0, i32 2>
  %strided.vec112 = shufflevector <4 x i32> %wide.vec, <4 x i32> poison, <2 x i32> <i32 1, i32 3>
  %31 = or disjoint i64 %29, 1
  %32 = getelementptr inbounds i32, ptr %0, i64 %29
  %wide.vec113 = load <4 x i32>, ptr %32, align 4, !tbaa !5
  %strided.vec114 = shufflevector <4 x i32> %wide.vec113, <4 x i32> poison, <2 x i32> <i32 0, i32 2>
  %strided.vec115 = shufflevector <4 x i32> %wide.vec113, <4 x i32> poison, <2 x i32> <i32 1, i32 3>
  %33 = ashr <2 x i32> %strided.vec114, <i32 2, i32 2>
  %34 = add i32 %4, %28
  %35 = shl i32 %34, 1
  %36 = zext i32 %35 to i64
  %37 = getelementptr inbounds i32, ptr %0, i64 %36
  %wide.vec116 = load <4 x i32>, ptr %37, align 4, !tbaa !5
  %strided.vec117 = shufflevector <4 x i32> %wide.vec116, <4 x i32> poison, <2 x i32> <i32 0, i32 2>
  %strided.vec118 = shufflevector <4 x i32> %wide.vec116, <4 x i32> poison, <2 x i32> <i32 1, i32 3>
  %38 = ashr <2 x i32> %strided.vec117, <i32 2, i32 2>
  %39 = sub nsw <2 x i32> %33, %38
  %40 = add nsw <2 x i32> %38, %33
  %41 = ashr <2 x i32> %strided.vec115, <i32 2, i32 2>
  %42 = or disjoint i32 %35, 1
  %43 = zext i32 %42 to i64
  %44 = ashr <2 x i32> %strided.vec118, <i32 2, i32 2>
  %45 = sub nsw <2 x i32> %41, %44
  %46 = add nsw <2 x i32> %44, %41
  %gep = getelementptr i32, ptr %invariant.gep, i64 %31
  %interleaved.vec = shufflevector <2 x i32> %40, <2 x i32> %46, <4 x i32> <i32 0, i32 2, i32 1, i32 3>
  store <4 x i32> %interleaved.vec, ptr %gep, align 4, !tbaa !5
  %47 = sext <2 x i32> %39 to <2 x i64>
  %48 = sext <2 x i32> %strided.vec to <2 x i64>
  %49 = mul nsw <2 x i64> %47, %48
  %50 = add nsw <2 x i64> %49, <i64 2147483648, i64 2147483648>
  %51 = sext <2 x i32> %45 to <2 x i64>
  %52 = mul nsw <2 x i64> %51, %48
  %53 = add nsw <2 x i64> %52, <i64 2147483648, i64 2147483648>
  %54 = and <2 x i64> %50, <i64 9223372032559808512, i64 9223372032559808512>
  %55 = sext <2 x i32> %strided.vec112 to <2 x i64>
  %56 = mul nsw <2 x i64> %51, %55
  %57 = or disjoint <2 x i64> %54, <i64 2147483648, i64 2147483648>
  %58 = add <2 x i64> %57, %56
  %59 = and <2 x i64> %53, <i64 9223372032559808512, i64 9223372032559808512>
  %60 = mul nsw <2 x i64> %47, %55
  %61 = sub <2 x i64> %59, %60
  %62 = add <2 x i64> %61, <i64 2147483648, i64 2147483648>
  %63 = lshr <2 x i64> %58, <i64 31, i64 31>
  %64 = trunc <2 x i64> %63 to <2 x i32>
  %65 = and <2 x i32> %64, <i32 -2, i32 -2>
  %66 = lshr <2 x i64> %62, <i64 31, i64 31>
  %67 = trunc <2 x i64> %66 to <2 x i32>
  %68 = and <2 x i32> %67, <i32 -2, i32 -2>
  %gep122 = getelementptr i32, ptr %invariant.gep121, i64 %43
  %interleaved.vec119 = shufflevector <2 x i32> %65, <2 x i32> %68, <4 x i32> <i32 0, i32 2, i32 1, i32 3>
  store <4 x i32> %interleaved.vec119, ptr %gep122, align 4, !tbaa !5
  %index.next = add nuw i64 %index, 2
  %69 = icmp eq i64 %index.next, %n.vec
  br i1 %69, label %middle.block, label %vector.body, !llvm.loop !9

middle.block:                                     ; preds = %vector.body
  %cmp.n = icmp eq i64 %n.vec, %5
  br i1 %cmp.n, label %._crit_edge, label %.lr.ph.preheader120

.lr.ph.preheader120:                              ; preds = %middle.block, %vector.memcheck, %vector.scevcheck, %.lr.ph.preheader
  %indvars.iv.ph = phi i64 [ 0, %vector.memcheck ], [ 0, %vector.scevcheck ], [ 0, %.lr.ph.preheader ], [ %n.vec, %middle.block ]
  br label %.lr.ph

.lr.ph:                                           ; preds = %.lr.ph.preheader120, %.lr.ph
  %indvars.iv = phi i64 [ %indvars.iv.next, %.lr.ph ], [ %indvars.iv.ph, %.lr.ph.preheader120 ]
  %70 = shl nuw i64 %indvars.iv, 1
  %71 = getelementptr inbounds i32, ptr %2, i64 %70
  %72 = load i32, ptr %71, align 4, !tbaa !5
  %73 = or disjoint i64 %70, 1
  %74 = getelementptr inbounds i32, ptr %2, i64 %73
  %75 = load i32, ptr %74, align 4, !tbaa !5
  %76 = getelementptr inbounds i32, ptr %0, i64 %70
  %77 = load i32, ptr %76, align 4, !tbaa !5
  %78 = ashr i32 %77, 2
  %79 = trunc i64 %indvars.iv to i32
  %80 = add i32 %4, %79
  %81 = shl i32 %80, 1
  %82 = zext i32 %81 to i64
  %83 = getelementptr inbounds i32, ptr %0, i64 %82
  %84 = load i32, ptr %83, align 4, !tbaa !5
  %85 = ashr i32 %84, 2
  %86 = sub nsw i32 %78, %85
  %87 = add nsw i32 %85, %78
  store i32 %87, ptr %76, align 4, !tbaa !5
  %88 = getelementptr inbounds i32, ptr %0, i64 %73
  %89 = load i32, ptr %88, align 4, !tbaa !5
  %90 = ashr i32 %89, 2
  %91 = or disjoint i32 %81, 1
  %92 = zext i32 %91 to i64
  %93 = getelementptr inbounds i32, ptr %0, i64 %92
  %94 = load i32, ptr %93, align 4, !tbaa !5
  %95 = ashr i32 %94, 2
  %96 = sub nsw i32 %90, %95
  %97 = add nsw i32 %95, %90
  store i32 %97, ptr %88, align 4, !tbaa !5
  %98 = sext i32 %86 to i64
  %99 = sext i32 %72 to i64
  %100 = mul nsw i64 %98, %99
  %101 = add nsw i64 %100, 2147483648
  %102 = sext i32 %96 to i64
  %103 = mul nsw i64 %102, %99
  %104 = add nsw i64 %103, 2147483648
  %105 = and i64 %101, 9223372032559808512
  %106 = sext i32 %75 to i64
  %107 = mul nsw i64 %102, %106
  %108 = or disjoint i64 %105, 2147483648
  %109 = add i64 %108, %107
  %110 = and i64 %104, 9223372032559808512
  %111 = mul nsw i64 %98, %106
  %reass.sub = sub i64 %110, %111
  %112 = add i64 %reass.sub, 2147483648
  %sh.diff = lshr i64 %109, 31
  %tr.sh.diff = trunc i64 %sh.diff to i32
  %113 = and i32 %tr.sh.diff, -2
  store i32 %113, ptr %83, align 4, !tbaa !5
  %sh.diff82 = lshr i64 %112, 31
  %tr.sh.diff83 = trunc i64 %sh.diff82 to i32
  %114 = and i32 %tr.sh.diff83, -2
  store i32 %114, ptr %93, align 4, !tbaa !5
  %indvars.iv.next = add nuw nsw i64 %indvars.iv, 1
  %exitcond.not = icmp eq i64 %indvars.iv.next, %5
  br i1 %exitcond.not, label %._crit_edge, label %.lr.ph, !llvm.loop !13

._crit_edge:                                      ; preds = %.lr.ph, %middle.block
  tail call void @arm_radix4_butterfly_q31(ptr noundef %0, i32 noundef %4, ptr noundef %2, i32 noundef 2) #2
  %115 = zext i32 %1 to i64
  %116 = getelementptr inbounds i32, ptr %0, i64 %115
  tail call void @arm_radix4_butterfly_q31(ptr noundef nonnull %116, i32 noundef %4, ptr noundef %2, i32 noundef 2) #2
  br i1 %.not, label %._crit_edge88, label %.lr.ph87.preheader

.lr.ph87.preheader:                               ; preds = %._crit_edge
  %xtraiter = and i64 %5, 1
  %117 = icmp eq i32 %4, 1
  br i1 %117, label %._crit_edge88.loopexit.unr-lcssa, label %.lr.ph87.preheader.new

.lr.ph87.preheader.new:                           ; preds = %.lr.ph87.preheader
  %unroll_iter = and i64 %5, 2147483646
  br label %.lr.ph87

.lr.ph87:                                         ; preds = %.lr.ph87, %.lr.ph87.preheader.new
  %indvars.iv91 = phi i64 [ 0, %.lr.ph87.preheader.new ], [ %indvars.iv.next92.1, %.lr.ph87 ]
  %niter = phi i64 [ 0, %.lr.ph87.preheader.new ], [ %niter.next.1, %.lr.ph87 ]
  %118 = shl i64 %indvars.iv91, 2
  %119 = and i64 %118, 4294967288
  %120 = getelementptr inbounds i32, ptr %0, i64 %119
  %121 = load <4 x i32>, ptr %120, align 4, !tbaa !5
  %122 = shl <4 x i32> %121, <i32 1, i32 1, i32 1, i32 1>
  store <4 x i32> %122, ptr %120, align 4, !tbaa !5
  %indvars.iv.next92 = shl i64 %indvars.iv91, 2
  %123 = and i64 %indvars.iv.next92, 4294967288
  %124 = or disjoint i64 %123, 4
  %125 = getelementptr inbounds i32, ptr %0, i64 %124
  %126 = load <4 x i32>, ptr %125, align 4, !tbaa !5
  %127 = shl <4 x i32> %126, <i32 1, i32 1, i32 1, i32 1>
  store <4 x i32> %127, ptr %125, align 4, !tbaa !5
  %indvars.iv.next92.1 = add nuw nsw i64 %indvars.iv91, 2
  %niter.next.1 = add i64 %niter, 2
  %niter.ncmp.1 = icmp eq i64 %niter.next.1, %unroll_iter
  br i1 %niter.ncmp.1, label %._crit_edge88.loopexit.unr-lcssa.loopexit, label %.lr.ph87, !llvm.loop !14

._crit_edge88.critedge:                           ; preds = %3
  tail call void @arm_radix4_butterfly_q31(ptr noundef %0, i32 noundef %4, ptr noundef %2, i32 noundef 2) #2
  %128 = zext nneg i32 %1 to i64
  %129 = getelementptr inbounds i32, ptr %0, i64 %128
  tail call void @arm_radix4_butterfly_q31(ptr noundef %129, i32 noundef %4, ptr noundef %2, i32 noundef 2) #2
  br label %._crit_edge88

._crit_edge88.loopexit.unr-lcssa.loopexit:        ; preds = %.lr.ph87
  %130 = shl i64 %indvars.iv.next92.1, 2
  %131 = and i64 %130, 4294967288
  br label %._crit_edge88.loopexit.unr-lcssa

._crit_edge88.loopexit.unr-lcssa:                 ; preds = %._crit_edge88.loopexit.unr-lcssa.loopexit, %.lr.ph87.preheader
  %indvars.iv91.unr = phi i64 [ 0, %.lr.ph87.preheader ], [ %131, %._crit_edge88.loopexit.unr-lcssa.loopexit ]
  %lcmp.mod.not = icmp eq i64 %xtraiter, 0
  br i1 %lcmp.mod.not, label %._crit_edge88, label %.lr.ph87.epil

.lr.ph87.epil:                                    ; preds = %._crit_edge88.loopexit.unr-lcssa
  %132 = getelementptr inbounds i32, ptr %0, i64 %indvars.iv91.unr
  %133 = load <4 x i32>, ptr %132, align 4, !tbaa !5
  %134 = shl <4 x i32> %133, <i32 1, i32 1, i32 1, i32 1>
  store <4 x i32> %134, ptr %132, align 4, !tbaa !5
  br label %._crit_edge88

._crit_edge88:                                    ; preds = %.lr.ph87.epil, %._crit_edge88.loopexit.unr-lcssa, %._crit_edge88.critedge, %._crit_edge
  ret void
}

attributes #0 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = distinct !{!9, !10, !11, !12}
!10 = !{!"llvm.loop.mustprogress"}
!11 = !{!"llvm.loop.isvectorized", i32 1}
!12 = !{!"llvm.loop.unroll.runtime.disable"}
!13 = distinct !{!13, !10, !11}
!14 = distinct !{!14, !10}


; Effective O3 passes: EarlyCSEPass,GVNPass,GlobalDCEPass,GlobalOptPass,IPSCCPPass,IndVarSimplifyPass,InferFunctionAttrsPass,InstCombinePass,InstSimplifyPass,JumpThreadingPass,LCSSAPass,LICMPass,LoopLoadEliminationPass,LoopRotatePass,LoopSimplifyPass,LoopUnrollPass,LoopVectorizePass,ReassociatePass,SCCPPass,SLPVectorizerPass,SROAPass,SimplifyCFGPass,TailCallElimPass