; LLVM IR from ARM-software/Arm-2D :: Acceleration/Arm/ACI/arm_2d_rgb565_aci_fvp_plugin (arm_2d_rgb565_aci_fvp)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: mustprogress nounwind uwtable
define dso_local void @_Z22arm_mix_rgb16_uint16x2PtPKtS1_S1_(ptr noundef %0, ptr noundef %1, ptr noundef %2, ptr noundef %3) #1 {
  %5 = alloca ptr, align 8
  %6 = alloca ptr, align 8
  %7 = alloca ptr, align 8
  %8 = alloca ptr, align 8
  %9 = alloca i32, align 4
  %10 = alloca i16, align 2
  %11 = alloca i16, align 2
  %12 = alloca i16, align 2
  %13 = alloca i16, align 2
  %14 = alloca i8, align 1
  %15 = alloca i8, align 1
  %16 = alloca i8, align 1
  %17 = alloca i8, align 1
  %18 = alloca i8, align 1
  %19 = alloca i8, align 1
  %20 = alloca i16, align 2
  %21 = alloca i16, align 2
  %22 = alloca i8, align 1
  %23 = alloca i8, align 1
  %24 = alloca i8, align 1
  %25 = alloca i32, align 4
  store ptr %0, ptr %5, align 8, !tbaa !5
  store ptr %1, ptr %6, align 8, !tbaa !5
  store ptr %2, ptr %7, align 8, !tbaa !5
  store ptr %3, ptr %8, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %9) #2
  call void @llvm.lifetime.start.p0(i64 2, ptr %10) #2
  store i16 31, ptr %10, align 2, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 2, ptr %11) #2
  store i16 63, ptr %11, align 2, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 2, ptr %12) #2
  store i16 248, ptr %12, align 2, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 2, ptr %13) #2
  store i16 252, ptr %13, align 2, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 1, ptr %14) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %15) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %16) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %17) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %18) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %19) #2
  store i32 2, ptr %9, align 4, !tbaa !11
  br label %26

26:                                               ; preds = %165, %4
  call void @llvm.lifetime.start.p0(i64 2, ptr %20) #2
  %27 = load ptr, ptr %8, align 8, !tbaa !5
  %28 = getelementptr inbounds i16, ptr %27, i32 1
  store ptr %28, ptr %8, align 8, !tbaa !5
  %29 = load i16, ptr %27, align 2, !tbaa !9
  %30 = zext i16 %29 to i32
  %31 = and i32 %30, 127
  %32 = trunc i32 %31 to i16
  store i16 %32, ptr %20, align 2, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 2, ptr %21) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %22) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %23) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %24) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %25) #2
  %33 = load ptr, ptr %6, align 8, !tbaa !5
  %34 = getelementptr inbounds i16, ptr %33, i32 1
  store ptr %34, ptr %6, align 8, !tbaa !5
  %35 = load i16, ptr %33, align 2, !tbaa !9
  store i16 %35, ptr %21, align 2, !tbaa !9
  %36 = load i16, ptr %21, align 2, !tbaa !9
  %37 = zext i16 %36 to i32
  %38 = load i16, ptr %10, align 2, !tbaa !9
  %39 = zext i16 %38 to i32
  %40 = and i32 %37, %39
  %41 = trunc i32 %40 to i8
  store i8 %41, ptr %22, align 1, !tbaa !13
  %42 = load i8, ptr %22, align 1, !tbaa !13
  %43 = zext i8 %42 to i32
  %44 = shl i32 %43, 3
  %45 = trunc i32 %44 to i8
  store i8 %45, ptr %14, align 1, !tbaa !13
  %46 = load i16, ptr %21, align 2, !tbaa !9
  %47 = zext i16 %46 to i32
  %48 = ashr i32 %47, 11
  %49 = trunc i32 %48 to i8
  store i8 %49, ptr %23, align 1, !tbaa !13
  %50 = load i8, ptr %23, align 1, !tbaa !13
  %51 = zext i8 %50 to i32
  %52 = shl i32 %51, 3
  %53 = trunc i32 %52 to i8
  store i8 %53, ptr %16, align 1, !tbaa !13
  %54 = load i16, ptr %21, align 2, !tbaa !9
  %55 = zext i16 %54 to i32
  %56 = ashr i32 %55, 5
  %57 = load i16, ptr %11, align 2, !tbaa !9
  %58 = zext i16 %57 to i32
  %59 = and i32 %56, %58
  %60 = trunc i32 %59 to i8
  store i8 %60, ptr %24, align 1, !tbaa !13
  %61 = load i8, ptr %24, align 1, !tbaa !13
  %62 = zext i8 %61 to i32
  %63 = shl i32 %62, 2
  %64 = trunc i32 %63 to i8
  store i8 %64, ptr %15, align 1, !tbaa !13
  %65 = load ptr, ptr %7, align 8, !tbaa !5
  %66 = getelementptr inbounds i16, ptr %65, i32 1
  store ptr %66, ptr %7, align 8, !tbaa !5
  %67 = load i16, ptr %65, align 2, !tbaa !9
  store i16 %67, ptr %21, align 2, !tbaa !9
  %68 = load i16, ptr %21, align 2, !tbaa !9
  %69 = zext i16 %68 to i32
  %70 = load i16, ptr %10, align 2, !tbaa !9
  %71 = zext i16 %70 to i32
  %72 = and i32 %69, %71
  %73 = trunc i32 %72 to i8
  store i8 %73, ptr %22, align 1, !tbaa !13
  %74 = load i8, ptr %22, align 1, !tbaa !13
  %75 = zext i8 %74 to i32
  %76 = shl i32 %75, 3
  %77 = trunc i32 %76 to i8
  store i8 %77, ptr %17, align 1, !tbaa !13
  %78 = load i16, ptr %21, align 2, !tbaa !9
  %79 = zext i16 %78 to i32
  %80 = ashr i32 %79, 11
  %81 = trunc i32 %80 to i8
  store i8 %81, ptr %23, align 1, !tbaa !13
  %82 = load i8, ptr %23, align 1, !tbaa !13
  %83 = zext i8 %82 to i32
  %84 = shl i32 %83, 3
  %85 = trunc i32 %84 to i8
  store i8 %85, ptr %19, align 1, !tbaa !13
  %86 = load i16, ptr %21, align 2, !tbaa !9
  %87 = zext i16 %86 to i32
  %88 = ashr i32 %87, 5
  %89 = load i16, ptr %11, align 2, !tbaa !9
  %90 = zext i16 %89 to i32
  %91 = and i32 %88, %90
  %92 = trunc i32 %91 to i8
  store i8 %92, ptr %24, align 1, !tbaa !13
  %93 = load i8, ptr %24, align 1, !tbaa !13
  %94 = zext i8 %93 to i32
  %95 = shl i32 %94, 2
  %96 = trunc i32 %95 to i8
  store i8 %96, ptr %18, align 1, !tbaa !13
  %97 = load i8, ptr %14, align 1, !tbaa !13
  %98 = zext i8 %97 to i32
  %99 = load i16, ptr %20, align 2, !tbaa !9
  %100 = zext i16 %99 to i32
  %101 = mul nsw i32 %98, %100
  %102 = load i8, ptr %17, align 1, !tbaa !13
  %103 = zext i8 %102 to i32
  %104 = load i16, ptr %20, align 2, !tbaa !9
  %105 = zext i16 %104 to i32
  %106 = sub nsw i32 127, %105
  %107 = mul nsw i32 %103, %106
  %108 = add nsw i32 %101, %107
  store i32 %108, ptr %25, align 4, !tbaa !11
  %109 = load i32, ptr %25, align 4, !tbaa !11
  %110 = ashr i32 %109, 7
  %111 = trunc i32 %110 to i8
  store i8 %111, ptr %14, align 1, !tbaa !13
  %112 = load i8, ptr %15, align 1, !tbaa !13
  %113 = zext i8 %112 to i32
  %114 = load i16, ptr %20, align 2, !tbaa !9
  %115 = zext i16 %114 to i32
  %116 = mul nsw i32 %113, %115
  %117 = load i8, ptr %18, align 1, !tbaa !13
  %118 = zext i8 %117 to i32
  %119 = load i16, ptr %20, align 2, !tbaa !9
  %120 = zext i16 %119 to i32
  %121 = sub nsw i32 127, %120
  %122 = mul nsw i32 %118, %121
  %123 = add nsw i32 %116, %122
  store i32 %123, ptr %25, align 4, !tbaa !11
  %124 = load i32, ptr %25, align 4, !tbaa !11
  %125 = ashr i32 %124, 7
  %126 = trunc i32 %125 to i8
  store i8 %126, ptr %15, align 1, !tbaa !13
  %127 = load i8, ptr %16, align 1, !tbaa !13
  %128 = zext i8 %127 to i32
  %129 = load i16, ptr %20, align 2, !tbaa !9
  %130 = zext i16 %129 to i32
  %131 = mul nsw i32 %128, %130
  %132 = load i8, ptr %19, align 1, !tbaa !13
  %133 = zext i8 %132 to i32
  %134 = load i16, ptr %20, align 2, !tbaa !9
  %135 = zext i16 %134 to i32
  %136 = sub nsw i32 127, %135
  %137 = mul nsw i32 %133, %136
  %138 = add nsw i32 %131, %137
  store i32 %138, ptr %25, align 4, !tbaa !11
  %139 = load i32, ptr %25, align 4, !tbaa !11
  %140 = ashr i32 %139, 7
  %141 = trunc i32 %140 to i8
  store i8 %141, ptr %16, align 1, !tbaa !13
  %142 = load i8, ptr %14, align 1, !tbaa !13
  %143 = zext i8 %142 to i32
  %144 = ashr i32 %143, 3
  %145 = load i8, ptr %15, align 1, !tbaa !13
  %146 = zext i8 %145 to i32
  %147 = load i16, ptr %13, align 2, !tbaa !9
  %148 = zext i16 %147 to i32
  %149 = and i32 %146, %148
  %150 = shl i32 %149, 3
  %151 = or i32 %144, %150
  %152 = load i8, ptr %16, align 1, !tbaa !13
  %153 = zext i8 %152 to i32
  %154 = load i16, ptr %12, align 2, !tbaa !9
  %155 = zext i16 %154 to i32
  %156 = and i32 %153, %155
  %157 = shl i32 %156, 8
  %158 = or i32 %151, %157
  %159 = trunc i32 %158 to i16
  %160 = load ptr, ptr %5, align 8, !tbaa !5
  store i16 %159, ptr %160, align 2, !tbaa !9
  %161 = load ptr, ptr %5, align 8, !tbaa !5
  %162 = getelementptr inbounds i16, ptr %161, i32 1
  store ptr %162, ptr %5, align 8, !tbaa !5
  %163 = load i32, ptr %9, align 4, !tbaa !11
  %164 = sub nsw i32 %163, 1
  store i32 %164, ptr %9, align 4, !tbaa !11
  call void @llvm.lifetime.end.p0(i64 4, ptr %25) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %24) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %23) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %22) #2
  call void @llvm.lifetime.end.p0(i64 2, ptr %21) #2
  call void @llvm.lifetime.end.p0(i64 2, ptr %20) #2
  br label %165

165:                                              ; preds = %26
  %166 = load i32, ptr %9, align 4, !tbaa !11
  %167 = icmp sgt i32 %166, 0
  br i1 %167, label %26, label %168, !llvm.loop !14

168:                                              ; preds = %165
  call void @llvm.lifetime.end.p0(i64 1, ptr %19) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %18) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %17) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %16) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %15) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %14) #2
  call void @llvm.lifetime.end.p0(i64 2, ptr %13) #2
  call void @llvm.lifetime.end.p0(i64 2, ptr %12) #2
  call void @llvm.lifetime.end.p0(i64 2, ptr %11) #2
  call void @llvm.lifetime.end.p0(i64 2, ptr %10) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %9) #2
  ret void
}

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { mustprogress nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"short", !7, i64 0}
!11 = !{!12, !12, i64 0}
!12 = !{!"int", !7, i64 0}
!13 = !{!7, !7, i64 0}
!14 = distinct !{!14, !15}
!15 = !{!"llvm.loop.mustprogress"}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nofree norecurse nosync nounwind willreturn memory(argmem: readwrite) uwtable
define dso_local void @_Z22arm_mix_rgb16_uint16x2PtPKtS1_S1_(ptr nocapture noundef writeonly %0, ptr nocapture noundef readonly %1, ptr nocapture noundef readonly %2, ptr nocapture noundef readonly %3) local_unnamed_addr #0 {
  %5 = getelementptr inbounds i8, ptr %3, i64 2
  %6 = load i16, ptr %3, align 2, !tbaa !5
  %7 = and i16 %6, 127
  %8 = getelementptr inbounds i8, ptr %1, i64 2
  %9 = load i16, ptr %1, align 2, !tbaa !5
  %10 = shl i16 %9, 3
  %11 = lshr i16 %9, 8
  %12 = and i16 %11, 248
  %13 = lshr i16 %9, 3
  %14 = and i16 %13, 252
  %15 = getelementptr inbounds i8, ptr %2, i64 2
  %16 = load i16, ptr %2, align 2, !tbaa !5
  %17 = shl i16 %16, 3
  %18 = lshr i16 %16, 8
  %19 = and i16 %18, 248
  %20 = lshr i16 %16, 3
  %21 = and i16 %20, 252
  %22 = and i16 %10, 248
  %23 = mul nuw nsw i16 %22, %7
  %24 = and i16 %17, 248
  %25 = xor i16 %7, 127
  %26 = mul nuw nsw i16 %24, %25
  %27 = add nuw i16 %26, %23
  %28 = lshr i16 %27, 10
  %narrow = mul nuw nsw i16 %14, %7
  %29 = mul nuw nsw i16 %21, %25
  %30 = add nuw i16 %29, %narrow
  %narrow47 = mul nuw nsw i16 %12, %7
  %31 = mul nuw nsw i16 %19, %25
  %32 = add nuw i16 %31, %narrow47
  %33 = and i16 %28, 31
  %34 = lshr i16 %30, 4
  %35 = and i16 %34, 2016
  %36 = or disjoint i16 %33, %35
  %37 = shl i16 %32, 1
  %38 = and i16 %37, -2048
  %39 = or disjoint i16 %36, %38
  store i16 %39, ptr %0, align 2, !tbaa !5
  %40 = getelementptr inbounds i8, ptr %0, i64 2
  %41 = load i16, ptr %5, align 2, !tbaa !5
  %42 = and i16 %41, 127
  %43 = load i16, ptr %8, align 2, !tbaa !5
  %44 = shl i16 %43, 3
  %45 = lshr i16 %43, 8
  %46 = and i16 %45, 248
  %47 = lshr i16 %43, 3
  %48 = and i16 %47, 252
  %49 = load i16, ptr %15, align 2, !tbaa !5
  %50 = shl i16 %49, 3
  %51 = lshr i16 %49, 8
  %52 = and i16 %51, 248
  %53 = lshr i16 %49, 3
  %54 = and i16 %53, 252
  %55 = and i16 %44, 248
  %56 = mul nuw nsw i16 %55, %42
  %57 = and i16 %50, 248
  %58 = xor i16 %42, 127
  %59 = mul nuw nsw i16 %57, %58
  %60 = add nuw i16 %59, %56
  %61 = lshr i16 %60, 10
  %narrow.1 = mul nuw nsw i16 %48, %42
  %62 = mul nuw nsw i16 %54, %58
  %63 = add nuw i16 %62, %narrow.1
  %narrow47.1 = mul nuw nsw i16 %46, %42
  %64 = mul nuw nsw i16 %52, %58
  %65 = add nuw i16 %64, %narrow47.1
  %66 = and i16 %61, 31
  %67 = lshr i16 %63, 4
  %68 = and i16 %67, 2016
  %69 = or disjoint i16 %66, %68
  %70 = shl i16 %65, 1
  %71 = and i16 %70, -2048
  %72 = or disjoint i16 %69, %71
  store i16 %72, ptr %40, align 2, !tbaa !5
  ret void
}

attributes #0 = { mustprogress nofree norecurse nosync nounwind willreturn memory(argmem: readwrite) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"short", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C++ TBAA"}


; Effective O3 passes: AggressiveInstCombinePass,CorrelatedValuePropagationPass,EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass