; LLVM IR from devicehive/esp8266-firmware :: firmware-src/sources/devices (mfrc522)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
declare dso_local void @MFRC522_PCD_WriteRegister(i8 noundef zeroext, i8 noundef zeroext) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nounwind uwtable
declare dso_local void @MFRC522_PCD_WriteRegister_n(i8 noundef zeroext, i8 noundef zeroext, ptr noundef) #0

; Function Attrs: nounwind uwtable
declare dso_local zeroext i8 @MFRC522_PCD_ReadRegister(i8 noundef zeroext) #0

; Function Attrs: nounwind uwtable
declare dso_local void @MFRC522_PCD_ReadRegister_n(i8 noundef zeroext, i8 noundef zeroext, ptr noundef, i8 noundef zeroext) #0

; Function Attrs: nounwind uwtable
declare dso_local void @MFRC522_PCD_SetRegisterBitMask(i8 noundef zeroext, i8 noundef zeroext) #0

; Function Attrs: nounwind uwtable
declare dso_local i32 @MFRC522_PCD_CalculateCRC(ptr noundef, i8 noundef zeroext, ptr noundef) #0

declare void @ets_delay_us(i32 noundef) #2

; Function Attrs: nounwind uwtable
define dso_local i32 @MFRC522_PCD_CommunicateWithPICC(i8 noundef zeroext %0, i8 noundef zeroext %1, ptr noundef %2, i8 noundef zeroext %3, ptr noundef %4, ptr noundef %5, ptr noundef %6, i8 noundef zeroext %7, i8 noundef zeroext %8) #0 {
  %10 = alloca i32, align 4
  %11 = alloca i8, align 1
  %12 = alloca i8, align 1
  %13 = alloca ptr, align 8
  %14 = alloca i8, align 1
  %15 = alloca ptr, align 8
  %16 = alloca ptr, align 8
  %17 = alloca ptr, align 8
  %18 = alloca i8, align 1
  %19 = alloca i8, align 1
  %20 = alloca i8, align 1
  %21 = alloca i8, align 1
  %22 = alloca i16, align 2
  %23 = alloca i8, align 1
  %24 = alloca i8, align 1
  %25 = alloca i32, align 4
  %26 = alloca i8, align 1
  %27 = alloca [2 x i8], align 1
  %28 = alloca i32, align 4
  store i8 %0, ptr %11, align 1, !tbaa !5
  store i8 %1, ptr %12, align 1, !tbaa !5
  store ptr %2, ptr %13, align 8, !tbaa !8
  store i8 %3, ptr %14, align 1, !tbaa !5
  store ptr %4, ptr %15, align 8, !tbaa !8
  store ptr %5, ptr %16, align 8, !tbaa !8
  store ptr %6, ptr %17, align 8, !tbaa !8
  store i8 %7, ptr %18, align 1, !tbaa !5
  store i8 %8, ptr %19, align 1, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 1, ptr %20) #3
  call void @llvm.lifetime.start.p0(i64 1, ptr %21) #3
  call void @llvm.lifetime.start.p0(i64 2, ptr %22) #3
  call void @llvm.lifetime.start.p0(i64 1, ptr %23) #3
  %29 = load ptr, ptr %17, align 8, !tbaa !8
  %30 = icmp ne ptr %29, null
  br i1 %30, label %31, label %35

31:                                               ; preds = %9
  %32 = load ptr, ptr %17, align 8, !tbaa !8
  %33 = load i8, ptr %32, align 1, !tbaa !5
  %34 = zext i8 %33 to i32
  br label %36

35:                                               ; preds = %9
  br label %36

36:                                               ; preds = %35, %31
  %37 = phi i32 [ %34, %31 ], [ 0, %35 ]
  %38 = trunc i32 %37 to i8
  store i8 %38, ptr %23, align 1, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 1, ptr %24) #3
  %39 = load i8, ptr %18, align 1, !tbaa !5
  %40 = zext i8 %39 to i32
  %41 = shl i32 %40, 4
  %42 = load i8, ptr %23, align 1, !tbaa !5
  %43 = zext i8 %42 to i32
  %44 = add nsw i32 %41, %43
  %45 = trunc i32 %44 to i8
  store i8 %45, ptr %24, align 1, !tbaa !5
  call void @MFRC522_PCD_WriteRegister(i8 noundef zeroext 2, i8 noundef zeroext 0)
  call void @MFRC522_PCD_WriteRegister(i8 noundef zeroext 8, i8 noundef zeroext 127)
  call void @MFRC522_PCD_SetRegisterBitMask(i8 noundef zeroext 20, i8 noundef zeroext -128)
  %46 = load i8, ptr %14, align 1, !tbaa !5
  %47 = load ptr, ptr %13, align 8, !tbaa !8
  call void @MFRC522_PCD_WriteRegister_n(i8 noundef zeroext 18, i8 noundef zeroext %46, ptr noundef %47)
  %48 = load i8, ptr %24, align 1, !tbaa !5
  call void @MFRC522_PCD_WriteRegister(i8 noundef zeroext 26, i8 noundef zeroext %48)
  %49 = load i8, ptr %11, align 1, !tbaa !5
  call void @MFRC522_PCD_WriteRegister(i8 noundef zeroext 2, i8 noundef zeroext %49)
  %50 = load i8, ptr %11, align 1, !tbaa !5
  %51 = zext i8 %50 to i32
  %52 = icmp eq i32 %51, 12
  br i1 %52, label %53, label %54

53:                                               ; preds = %36
  call void @MFRC522_PCD_SetRegisterBitMask(i8 noundef zeroext 26, i8 noundef zeroext -128)
  br label %54

54:                                               ; preds = %53, %36
  store i16 250, ptr %22, align 2, !tbaa !10
  br label %55

55:                                               ; preds = %77, %54
  br label %56

56:                                               ; preds = %55
  %57 = call zeroext i8 @MFRC522_PCD_ReadRegister(i8 noundef zeroext 8)
  store i8 %57, ptr %20, align 1, !tbaa !5
  %58 = load i8, ptr %20, align 1, !tbaa !5
  %59 = zext i8 %58 to i32
  %60 = load i8, ptr %12, align 1, !tbaa !5
  %61 = zext i8 %60 to i32
  %62 = and i32 %59, %61
  %63 = icmp ne i32 %62, 0
  br i1 %63, label %64, label %65

64:                                               ; preds = %56
  br label %78

65:                                               ; preds = %56
  %66 = load i8, ptr %20, align 1, !tbaa !5
  %67 = zext i8 %66 to i32
  %68 = and i32 %67, 1
  %69 = icmp ne i32 %68, 0
  br i1 %69, label %70, label %71

70:                                               ; preds = %65
  store i32 3, ptr %10, align 4
  store i32 1, ptr %25, align 4
  br label %201

71:                                               ; preds = %65
  %72 = load i16, ptr %22, align 2, !tbaa !10
  %73 = add i16 %72, -1
  store i16 %73, ptr %22, align 2, !tbaa !10
  %74 = zext i16 %73 to i32
  %75 = icmp eq i32 %74, 0
  br i1 %75, label %76, label %77

76:                                               ; preds = %71
  store i32 3, ptr %10, align 4
  store i32 1, ptr %25, align 4
  br label %201

77:                                               ; preds = %71
  call void @ets_delay_us(i32 noundef 1000)
  br label %55

78:                                               ; preds = %64
  call void @llvm.lifetime.start.p0(i64 1, ptr %26) #3
  %79 = call zeroext i8 @MFRC522_PCD_ReadRegister(i8 noundef zeroext 12)
  store i8 %79, ptr %26, align 1, !tbaa !5
  %80 = load i8, ptr %26, align 1, !tbaa !5
  %81 = zext i8 %80 to i32
  %82 = and i32 %81, 19
  %83 = icmp ne i32 %82, 0
  br i1 %83, label %84, label %85

84:                                               ; preds = %78
  store i32 1, ptr %10, align 4
  store i32 1, ptr %25, align 4
  br label %200

85:                                               ; preds = %78
  %86 = load ptr, ptr %15, align 8, !tbaa !8
  %87 = icmp ne ptr %86, null
  br i1 %87, label %88, label %116

88:                                               ; preds = %85
  %89 = load ptr, ptr %16, align 8, !tbaa !8
  %90 = icmp ne ptr %89, null
  br i1 %90, label %91, label %116

91:                                               ; preds = %88
  %92 = call zeroext i8 @MFRC522_PCD_ReadRegister(i8 noundef zeroext 20)
  store i8 %92, ptr %20, align 1, !tbaa !5
  %93 = load i8, ptr %20, align 1, !tbaa !5
  %94 = zext i8 %93 to i32
  %95 = load ptr, ptr %16, align 8, !tbaa !8
  %96 = load i8, ptr %95, align 1, !tbaa !5
  %97 = zext i8 %96 to i32
  %98 = icmp sgt i32 %94, %97
  br i1 %98, label %99, label %100

99:                                               ; preds = %91
  store i32 4, ptr %10, align 4
  store i32 1, ptr %25, align 4
  br label %200

100:                                              ; preds = %91
  %101 = load i8, ptr %20, align 1, !tbaa !5
  %102 = load ptr, ptr %16, align 8, !tbaa !8
  store i8 %101, ptr %102, align 1, !tbaa !5
  %103 = load i8, ptr %20, align 1, !tbaa !5
  %104 = load ptr, ptr %15, align 8, !tbaa !8
  %105 = load i8, ptr %18, align 1, !tbaa !5
  call void @MFRC522_PCD_ReadRegister_n(i8 noundef zeroext 18, i8 noundef zeroext %103, ptr noundef %104, i8 noundef zeroext %105)
  %106 = call zeroext i8 @MFRC522_PCD_ReadRegister(i8 noundef zeroext 24)
  %107 = zext i8 %106 to i32
  %108 = and i32 %107, 7
  %109 = trunc i32 %108 to i8
  store i8 %109, ptr %21, align 1, !tbaa !5
  %110 = load ptr, ptr %17, align 8, !tbaa !8
  %111 = icmp ne ptr %110, null
  br i1 %111, label %112, label %115

112:                                              ; preds = %100
  %113 = load i8, ptr %21, align 1, !tbaa !5
  %114 = load ptr, ptr %17, align 8, !tbaa !8
  store i8 %113, ptr %114, align 1, !tbaa !5
  br label %115

115:                                              ; preds = %112, %100
  br label %116

116:                                              ; preds = %115, %88, %85
  %117 = load i8, ptr %26, align 1, !tbaa !5
  %118 = zext i8 %117 to i32
  %119 = and i32 %118, 8
  %120 = icmp ne i32 %119, 0
  br i1 %120, label %121, label %122

121:                                              ; preds = %116
  store i32 2, ptr %10, align 4
  store i32 1, ptr %25, align 4
  br label %200

122:                                              ; preds = %116
  %123 = load ptr, ptr %15, align 8, !tbaa !8
  %124 = icmp ne ptr %123, null
  br i1 %124, label %125, label %199

125:                                              ; preds = %122
  %126 = load ptr, ptr %16, align 8, !tbaa !8
  %127 = icmp ne ptr %126, null
  br i1 %127, label %128, label %199

128:                                              ; preds = %125
  %129 = load i8, ptr %19, align 1, !tbaa !5
  %130 = zext i8 %129 to i32
  %131 = icmp ne i32 %130, 0
  br i1 %131, label %132, label %199

132:                                              ; preds = %128
  %133 = load ptr, ptr %16, align 8, !tbaa !8
  %134 = load i8, ptr %133, align 1, !tbaa !5
  %135 = zext i8 %134 to i32
  %136 = icmp eq i32 %135, 1
  br i1 %136, label %137, label %142

137:                                              ; preds = %132
  %138 = load i8, ptr %21, align 1, !tbaa !5
  %139 = zext i8 %138 to i32
  %140 = icmp eq i32 %139, 4
  br i1 %140, label %141, label %142

141:                                              ; preds = %137
  store i32 255, ptr %10, align 4
  store i32 1, ptr %25, align 4
  br label %200

142:                                              ; preds = %137, %132
  %143 = load ptr, ptr %16, align 8, !tbaa !8
  %144 = load i8, ptr %143, align 1, !tbaa !5
  %145 = zext i8 %144 to i32
  %146 = icmp slt i32 %145, 2
  br i1 %146, label %151, label %147

147:                                              ; preds = %142
  %148 = load i8, ptr %21, align 1, !tbaa !5
  %149 = zext i8 %148 to i32
  %150 = icmp ne i32 %149, 0
  br i1 %150, label %151, label %152

151:                                              ; preds = %147, %142
  store i32 7, ptr %10, align 4
  store i32 1, ptr %25, align 4
  br label %200

152:                                              ; preds = %147
  call void @llvm.lifetime.start.p0(i64 2, ptr %27) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %28) #3
  %153 = load ptr, ptr %15, align 8, !tbaa !8
  %154 = getelementptr inbounds i8, ptr %153, i64 0
  %155 = load ptr, ptr %16, align 8, !tbaa !8
  %156 = load i8, ptr %155, align 1, !tbaa !5
  %157 = zext i8 %156 to i32
  %158 = sub nsw i32 %157, 2
  %159 = trunc i32 %158 to i8
  %160 = getelementptr inbounds [2 x i8], ptr %27, i64 0, i64 0
  %161 = call i32 @MFRC522_PCD_CalculateCRC(ptr noundef %154, i8 noundef zeroext %159, ptr noundef %160)
  store i32 %161, ptr %28, align 4, !tbaa !12
  %162 = load i32, ptr %28, align 4, !tbaa !12
  %163 = icmp ne i32 %162, 0
  br i1 %163, label %164, label %166

164:                                              ; preds = %152
  %165 = load i32, ptr %28, align 4, !tbaa !12
  store i32 %165, ptr %10, align 4
  store i32 1, ptr %25, align 4
  br label %196

166:                                              ; preds = %152
  %167 = load ptr, ptr %15, align 8, !tbaa !8
  %168 = load ptr, ptr %16, align 8, !tbaa !8
  %169 = load i8, ptr %168, align 1, !tbaa !5
  %170 = zext i8 %169 to i32
  %171 = sub nsw i32 %170, 2
  %172 = sext i32 %171 to i64
  %173 = getelementptr inbounds i8, ptr %167, i64 %172
  %174 = load i8, ptr %173, align 1, !tbaa !5
  %175 = zext i8 %174 to i32
  %176 = getelementptr inbounds [2 x i8], ptr %27, i64 0, i64 0
  %177 = load i8, ptr %176, align 1, !tbaa !5
  %178 = zext i8 %177 to i32
  %179 = icmp ne i32 %175, %178
  br i1 %179, label %194, label %180

180:                                              ; preds = %166
  %181 = load ptr, ptr %15, align 8, !tbaa !8
  %182 = load ptr, ptr %16, align 8, !tbaa !8
  %183 = load i8, ptr %182, align 1, !tbaa !5
  %184 = zext i8 %183 to i32
  %185 = sub nsw i32 %184, 1
  %186 = sext i32 %185 to i64
  %187 = getelementptr inbounds i8, ptr %181, i64 %186
  %188 = load i8, ptr %187, align 1, !tbaa !5
  %189 = zext i8 %188 to i32
  %190 = getelementptr inbounds [2 x i8], ptr %27, i64 0, i64 1
  %191 = load i8, ptr %190, align 1, !tbaa !5
  %192 = zext i8 %191 to i32
  %193 = icmp ne i32 %189, %192
  br i1 %193, label %194, label %195

194:                                              ; preds = %180, %166
  store i32 7, ptr %10, align 4
  store i32 1, ptr %25, align 4
  br label %196

195:                                              ; preds = %180
  store i32 0, ptr %25, align 4
  br label %196

196:                                              ; preds = %195, %194, %164
  call void @llvm.lifetime.end.p0(i64 4, ptr %28) #3
  call void @llvm.lifetime.end.p0(i64 2, ptr %27) #3
  %197 = load i32, ptr %25, align 4
  switch i32 %197, label %200 [
    i32 0, label %198
  ]

198:                                              ; preds = %196
  br label %199

199:                                              ; preds = %198, %128, %125, %122
  store i32 0, ptr %10, align 4
  store i32 1, ptr %25, align 4
  br label %200

200:                                              ; preds = %199, %196, %151, %141, %121, %99, %84
  call void @llvm.lifetime.end.p0(i64 1, ptr %26) #3
  br label %201

201:                                              ; preds = %200, %76, %70
  call void @llvm.lifetime.end.p0(i64 1, ptr %24) #3
  call void @llvm.lifetime.end.p0(i64 1, ptr %23) #3
  call void @llvm.lifetime.end.p0(i64 2, ptr %22) #3
  call void @llvm.lifetime.end.p0(i64 1, ptr %21) #3
  call void @llvm.lifetime.end.p0(i64 1, ptr %20) #3
  %202 = load i32, ptr %10, align 4
  ret i32 %202
}

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"omnipotent char", !7, i64 0}
!7 = !{!"Simple C/C++ TBAA"}
!8 = !{!9, !9, i64 0}
!9 = !{!"any pointer", !6, i64 0}
!10 = !{!11, !11, i64 0}
!11 = !{!"short", !6, i64 0}
!12 = !{!13, !13, i64 0}
!13 = !{!"int", !6, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
declare dso_local void @MFRC522_PCD_WriteRegister(i8 noundef zeroext, i8 noundef zeroext) local_unnamed_addr #0

; Function Attrs: mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nounwind uwtable
declare dso_local void @MFRC522_PCD_WriteRegister_n(i8 noundef zeroext, i8 noundef zeroext, ptr noundef) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
declare dso_local zeroext i8 @MFRC522_PCD_ReadRegister(i8 noundef zeroext) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
declare dso_local void @MFRC522_PCD_ReadRegister_n(i8 noundef zeroext, i8 noundef zeroext, ptr noundef, i8 noundef zeroext) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
declare dso_local void @MFRC522_PCD_SetRegisterBitMask(i8 noundef zeroext, i8 noundef zeroext) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
declare dso_local i32 @MFRC522_PCD_CalculateCRC(ptr noundef, i8 noundef zeroext, ptr noundef) local_unnamed_addr #0

declare void @ets_delay_us(i32 noundef) local_unnamed_addr #2

; Function Attrs: nounwind uwtable
define dso_local i32 @MFRC522_PCD_CommunicateWithPICC(i8 noundef zeroext %0, i8 noundef zeroext %1, ptr noundef %2, i8 noundef zeroext %3, ptr noundef %4, ptr noundef %5, ptr noundef %6, i8 noundef zeroext %7, i8 noundef zeroext %8) local_unnamed_addr #0 {
  %10 = alloca [2 x i8], align 1
  %.not = icmp eq ptr %6, null
  br i1 %.not, label %13, label %11

11:                                               ; preds = %9
  %12 = load i8, ptr %6, align 1, !tbaa !5
  br label %13

13:                                               ; preds = %9, %11
  %14 = phi i8 [ %12, %11 ], [ 0, %9 ]
  %15 = shl i8 %7, 4
  %16 = add i8 %14, %15
  tail call void @MFRC522_PCD_WriteRegister(i8 noundef zeroext 2, i8 noundef zeroext 0)
  tail call void @MFRC522_PCD_WriteRegister(i8 noundef zeroext 8, i8 noundef zeroext 127)
  tail call void @MFRC522_PCD_SetRegisterBitMask(i8 noundef zeroext 20, i8 noundef zeroext -128)
  tail call void @MFRC522_PCD_WriteRegister_n(i8 noundef zeroext 18, i8 noundef zeroext %3, ptr noundef %2)
  tail call void @MFRC522_PCD_WriteRegister(i8 noundef zeroext 26, i8 noundef zeroext %16)
  tail call void @MFRC522_PCD_WriteRegister(i8 noundef zeroext 2, i8 noundef zeroext %0)
  %17 = icmp eq i8 %0, 12
  br i1 %17, label %18, label %19

18:                                               ; preds = %13
  tail call void @MFRC522_PCD_SetRegisterBitMask(i8 noundef zeroext 26, i8 noundef zeroext -128)
  br label %19

19:                                               ; preds = %18, %13
  %20 = tail call zeroext i8 @MFRC522_PCD_ReadRegister(i8 noundef zeroext 8)
  %21 = and i8 %20, %1
  %.not6575 = icmp eq i8 %21, 0
  br i1 %.not6575, label %.lr.ph, label %._crit_edge

.lr.ph:                                           ; preds = %19, %27
  %22 = phi i8 [ %28, %27 ], [ %20, %19 ]
  %.05776 = phi i16 [ %25, %27 ], [ 250, %19 ]
  %23 = and i8 %22, 1
  %.not66 = icmp eq i8 %23, 0
  br i1 %.not66, label %24, label %.loopexit

24:                                               ; preds = %.lr.ph
  %25 = add nsw i16 %.05776, -1
  %26 = icmp eq i16 %25, 0
  br i1 %26, label %.loopexit, label %27

27:                                               ; preds = %24
  tail call void @ets_delay_us(i32 noundef 1000) #3
  %28 = tail call zeroext i8 @MFRC522_PCD_ReadRegister(i8 noundef zeroext 8)
  %29 = and i8 %28, %1
  %.not65 = icmp eq i8 %29, 0
  br i1 %.not65, label %.lr.ph, label %._crit_edge

._crit_edge:                                      ; preds = %27, %19
  %30 = tail call zeroext i8 @MFRC522_PCD_ReadRegister(i8 noundef zeroext 12)
  %31 = zext i8 %30 to i32
  %32 = and i32 %31, 19
  %.not67 = icmp eq i32 %32, 0
  br i1 %.not67, label %33, label %.loopexit

33:                                               ; preds = %._crit_edge
  %34 = icmp ne ptr %4, null
  %35 = icmp ne ptr %5, null
  %or.cond = and i1 %34, %35
  br i1 %or.cond, label %36, label %44

36:                                               ; preds = %33
  %37 = tail call zeroext i8 @MFRC522_PCD_ReadRegister(i8 noundef zeroext 20)
  %38 = load i8, ptr %5, align 1, !tbaa !5
  %39 = icmp ugt i8 %37, %38
  br i1 %39, label %.loopexit, label %40

40:                                               ; preds = %36
  store i8 %37, ptr %5, align 1, !tbaa !5
  tail call void @MFRC522_PCD_ReadRegister_n(i8 noundef zeroext 18, i8 noundef zeroext %37, ptr noundef nonnull %4, i8 noundef zeroext %7)
  %41 = tail call zeroext i8 @MFRC522_PCD_ReadRegister(i8 noundef zeroext 24)
  %42 = and i8 %41, 7
  br i1 %.not, label %44, label %43

43:                                               ; preds = %40
  store i8 %42, ptr %6, align 1, !tbaa !5
  br label %44

44:                                               ; preds = %40, %43, %33
  %.056 = phi i8 [ %42, %43 ], [ %42, %40 ], [ undef, %33 ]
  %45 = and i32 %31, 8
  %.not68 = icmp eq i32 %45, 0
  br i1 %.not68, label %46, label %.loopexit

46:                                               ; preds = %44
  %47 = icmp ne i8 %8, 0
  %or.cond6 = and i1 %or.cond, %47
  br i1 %or.cond6, label %48, label %70

48:                                               ; preds = %46
  %49 = load i8, ptr %5, align 1, !tbaa !5
  %50 = icmp eq i8 %49, 1
  %51 = icmp eq i8 %.056, 4
  %or.cond9 = select i1 %50, i1 %51, i1 false
  br i1 %or.cond9, label %.loopexit, label %52

52:                                               ; preds = %48
  %53 = icmp ult i8 %49, 2
  %54 = icmp ne i8 %.056, 0
  %or.cond12 = select i1 %53, i1 true, i1 %54
  br i1 %or.cond12, label %.loopexit, label %55

55:                                               ; preds = %52
  call void @llvm.lifetime.start.p0(i64 2, ptr nonnull %10) #3
  %56 = add i8 %49, -2
  %57 = call i32 @MFRC522_PCD_CalculateCRC(ptr noundef nonnull %4, i8 noundef zeroext %56, ptr noundef nonnull %10)
  %.not69 = icmp eq i32 %57, 0
  br i1 %.not69, label %58, label %.thread

58:                                               ; preds = %55
  %59 = load i8, ptr %5, align 1, !tbaa !5
  %60 = zext i8 %59 to i64
  %61 = getelementptr i8, ptr %4, i64 %60
  %62 = getelementptr i8, ptr %61, i64 -2
  %63 = load i8, ptr %62, align 1, !tbaa !5
  %64 = load i8, ptr %10, align 1, !tbaa !5
  %.not70 = icmp eq i8 %63, %64
  br i1 %.not70, label %65, label %.thread

.thread:                                          ; preds = %55, %58
  %.0.ph = phi i32 [ 7, %58 ], [ %57, %55 ]
  call void @llvm.lifetime.end.p0(i64 2, ptr nonnull %10) #3
  br label %.loopexit

65:                                               ; preds = %58
  %66 = getelementptr i8, ptr %61, i64 -1
  %67 = load i8, ptr %66, align 1, !tbaa !5
  %68 = getelementptr inbounds i8, ptr %10, i64 1
  %69 = load i8, ptr %68, align 1, !tbaa !5
  %.not71 = icmp eq i8 %67, %69
  call void @llvm.lifetime.end.p0(i64 2, ptr nonnull %10) #3
  br i1 %.not71, label %70, label %.loopexit

70:                                               ; preds = %65, %46
  br label %.loopexit

.loopexit:                                        ; preds = %24, %.lr.ph, %.thread, %70, %65, %._crit_edge, %36, %44, %48, %52
  %.2 = phi i32 [ 0, %70 ], [ 7, %65 ], [ 1, %._crit_edge ], [ 4, %36 ], [ 2, %44 ], [ 255, %48 ], [ 7, %52 ], [ %.0.ph, %.thread ], [ 3, %.lr.ph ], [ 3, %24 ]
  ret i32 %.2
}

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"omnipotent char", !7, i64 0}
!7 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: EarlyCSEPass,GlobalOptPass,IPSCCPPass,IndVarSimplifyPass,InferFunctionAttrsPass,InstCombinePass,JumpThreadingPass,LoopRotatePass,LoopSimplifyPass,LoopUnrollPass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass