; LLVM IR from tum-i4/obfuscation-benchmarks :: tigress-generated-programs (RandomFunc)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
define dso_local void @RandomFunc(ptr noundef %0, ptr noundef %1) #0 {
  %3 = alloca ptr, align 8
  %4 = alloca ptr, align 8
  %5 = alloca [1 x i8], align 1
  %6 = alloca i8, align 1
  %7 = alloca i8, align 1
  store ptr %0, ptr %3, align 8, !tbaa !5
  store ptr %1, ptr %4, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 1, ptr %5) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %6) #2
  call void @llvm.lifetime.start.p0(i64 1, ptr %7) #2
  %8 = load ptr, ptr %3, align 8, !tbaa !5
  %9 = getelementptr inbounds i8, ptr %8, i64 0
  %10 = load i8, ptr %9, align 1, !tbaa !9
  %11 = zext i8 %10 to i32
  %12 = xor i32 %11, 219
  %13 = trunc i32 %12 to i8
  %14 = getelementptr inbounds [1 x i8], ptr %5, i64 0, i64 0
  store i8 %13, ptr %14, align 1, !tbaa !9
  store i8 0, ptr %7, align 1, !tbaa !9
  br label %15

15:                                               ; preds = %83, %2
  %16 = load i8, ptr %7, align 1, !tbaa !9
  %17 = zext i8 %16 to i32
  %18 = load ptr, ptr %3, align 8, !tbaa !5
  %19 = getelementptr inbounds i8, ptr %18, i64 1
  %20 = load i8, ptr %19, align 1, !tbaa !9
  %21 = zext i8 %20 to i32
  %22 = icmp slt i32 %17, %21
  br i1 %22, label %23, label %88

23:                                               ; preds = %15
  store i8 0, ptr %6, align 1, !tbaa !9
  br label %24

24:                                               ; preds = %78, %23
  %25 = load i8, ptr %6, align 1, !tbaa !9
  %26 = zext i8 %25 to i32
  %27 = load ptr, ptr %3, align 8, !tbaa !5
  %28 = getelementptr inbounds i8, ptr %27, i64 1
  %29 = load i8, ptr %28, align 1, !tbaa !9
  %30 = zext i8 %29 to i32
  %31 = icmp slt i32 %26, %30
  br i1 %31, label %32, label %83

32:                                               ; preds = %24
  %33 = getelementptr inbounds [1 x i8], ptr %5, i64 0, i64 0
  %34 = load i8, ptr %33, align 1, !tbaa !9
  %35 = zext i8 %34 to i32
  %36 = load i8, ptr %6, align 1, !tbaa !9
  %37 = zext i8 %36 to i32
  %38 = load i8, ptr %7, align 1, !tbaa !9
  %39 = zext i8 %38 to i32
  %40 = ashr i32 %39, 4
  %41 = and i32 %40, 7
  %42 = sext i32 %41 to i64
  %43 = or i64 %42, 1
  %44 = trunc i64 %43 to i32
  %45 = shl i32 %37, %44
  %46 = icmp eq i32 %35, %45
  br i1 %46, label %47, label %64

47:                                               ; preds = %32
  %48 = getelementptr inbounds [1 x i8], ptr %5, i64 0, i64 0
  %49 = load i8, ptr %48, align 1, !tbaa !9
  %50 = zext i8 %49 to i32
  %51 = getelementptr inbounds [1 x i8], ptr %5, i64 0, i64 0
  %52 = load i8, ptr %51, align 1, !tbaa !9
  %53 = zext i8 %52 to i32
  %54 = ashr i32 %53, 1
  %55 = and i32 %54, 7
  %56 = sext i32 %55 to i64
  %57 = or i64 %56, 1
  %58 = trunc i64 %57 to i32
  %59 = shl i32 %50, %58
  %60 = trunc i32 %59 to i8
  %61 = load i8, ptr %6, align 1, !tbaa !9
  %62 = zext i8 %61 to i64
  %63 = getelementptr inbounds [1 x i8], ptr %5, i64 0, i64 %62
  store i8 %60, ptr %63, align 1, !tbaa !9
  br label %78

64:                                               ; preds = %32
  %65 = getelementptr inbounds [1 x i8], ptr %5, i64 0, i64 0
  %66 = load i8, ptr %65, align 1, !tbaa !9
  %67 = zext i8 %66 to i32
  %68 = ashr i32 %67, 4
  %69 = and i32 %68, 7
  %70 = sext i32 %69 to i64
  %71 = or i64 %70, 1
  %72 = getelementptr inbounds [1 x i8], ptr %5, i64 0, i64 0
  %73 = load i8, ptr %72, align 1, !tbaa !9
  %74 = zext i8 %73 to i32
  %75 = trunc i64 %71 to i32
  %76 = shl i32 %74, %75
  %77 = trunc i32 %76 to i8
  store i8 %77, ptr %72, align 1, !tbaa !9
  br label %78

78:                                               ; preds = %64, %47
  %79 = load i8, ptr %6, align 1, !tbaa !9
  %80 = zext i8 %79 to i64
  %81 = add i64 %80, 2
  %82 = trunc i64 %81 to i8
  store i8 %82, ptr %6, align 1, !tbaa !9
  br label %24, !llvm.loop !10

83:                                               ; preds = %24
  %84 = load i8, ptr %7, align 1, !tbaa !9
  %85 = zext i8 %84 to i64
  %86 = add i64 %85, 2
  %87 = trunc i64 %86 to i8
  store i8 %87, ptr %7, align 1, !tbaa !9
  br label %15, !llvm.loop !12

88:                                               ; preds = %15
  %89 = getelementptr inbounds [1 x i8], ptr %5, i64 0, i64 0
  %90 = load i8, ptr %89, align 1, !tbaa !9
  %91 = zext i8 %90 to i64
  %92 = and i64 %91, 595841640
  %93 = shl i64 %92, 3
  %94 = trunc i64 %93 to i8
  %95 = load ptr, ptr %4, align 8, !tbaa !5
  %96 = getelementptr inbounds i8, ptr %95, i64 0
  store i8 %94, ptr %96, align 1, !tbaa !9
  call void @llvm.lifetime.end.p0(i64 1, ptr %7) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %6) #2
  call void @llvm.lifetime.end.p0(i64 1, ptr %5) #2
  ret void
}

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!7, !7, i64 0}
!10 = distinct !{!10, !11}
!11 = !{!"llvm.loop.mustprogress"}
!12 = distinct !{!12, !11}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nofree norecurse nosync nounwind memory(argmem: readwrite) uwtable
define dso_local void @RandomFunc(ptr nocapture noundef readonly %0, ptr nocapture noundef writeonly %1) local_unnamed_addr #0 {
  %3 = load i8, ptr %0, align 1, !tbaa !5
  %4 = xor i8 %3, -37
  %5 = getelementptr inbounds i8, ptr %0, i64 1
  %6 = load i8, ptr %5, align 1, !tbaa !5
  %.not = icmp eq i8 %6, 0
  br i1 %.not, label %._crit_edge, label %.preheader.preheader

.preheader.preheader:                             ; preds = %2
  %7 = zext i8 %6 to i32
  %8 = add nsw i32 %7, -1
  %9 = lshr i32 %8, 1
  %10 = add nuw i32 %9, 1
  %11 = icmp ult i8 %6, 3
  %unroll_iter = and i32 %10, -2
  %12 = and i32 %8, 2
  %lcmp.mod.not.not = icmp eq i32 %12, 0
  br label %.preheader

.preheader:                                       ; preds = %.preheader.preheader, %26
  %.018 = phi i8 [ %27, %26 ], [ 0, %.preheader.preheader ]
  %.sroa.0.017 = phi i8 [ %storemerge.lcssa, %26 ], [ %4, %.preheader.preheader ]
  %13 = lshr i8 %.018, 4
  %14 = and i8 %13, 6
  %15 = or disjoint i8 %14, 1
  %16 = zext nneg i8 %15 to i32
  br i1 %11, label %.unr-lcssa, label %.preheader.new

.preheader.new:                                   ; preds = %.preheader, %.preheader.new
  %indvars.iv = phi i32 [ %indvars.iv.next.1, %.preheader.new ], [ 0, %.preheader ]
  %.sroa.0.115 = phi i8 [ %storemerge.1, %.preheader.new ], [ %.sroa.0.017, %.preheader ]
  %niter = phi i32 [ %niter.next.1, %.preheader.new ], [ 0, %.preheader ]
  %17 = zext i8 %.sroa.0.115 to i32
  %18 = shl nuw nsw i32 %indvars.iv, %16
  %19 = icmp eq i32 %18, %17
  %.pn.in.in.v = select i1 %19, i8 1, i8 4
  %.pn.in.in = lshr i8 %.sroa.0.115, %.pn.in.in.v
  %.pn.in = and i8 %.pn.in.in, 6
  %.pn = or disjoint i8 %.pn.in, 1
  %storemerge = shl i8 %.sroa.0.115, %.pn
  %indvars.iv.next = or disjoint i32 %indvars.iv, 2
  %20 = zext i8 %storemerge to i32
  %21 = shl nuw nsw i32 %indvars.iv.next, %16
  %22 = icmp eq i32 %21, %20
  %.pn.in.in.v.1 = select i1 %22, i8 1, i8 4
  %.pn.in.in.1 = lshr i8 %storemerge, %.pn.in.in.v.1
  %.pn.in.1 = and i8 %.pn.in.in.1, 6
  %.pn.1 = or disjoint i8 %.pn.in.1, 1
  %storemerge.1 = shl i8 %storemerge, %.pn.1
  %indvars.iv.next.1 = add nuw nsw i32 %indvars.iv, 4
  %niter.next.1 = add nuw nsw i32 %niter, 2
  %niter.ncmp.1.not = icmp eq i32 %niter.next.1, %unroll_iter
  br i1 %niter.ncmp.1.not, label %.unr-lcssa, label %.preheader.new, !llvm.loop !8

.unr-lcssa:                                       ; preds = %.preheader.new, %.preheader
  %storemerge.lcssa.ph = phi i8 [ poison, %.preheader ], [ %storemerge.1, %.preheader.new ]
  %indvars.iv.unr = phi i32 [ 0, %.preheader ], [ %indvars.iv.next.1, %.preheader.new ]
  %.sroa.0.115.unr = phi i8 [ %.sroa.0.017, %.preheader ], [ %storemerge.1, %.preheader.new ]
  br i1 %lcmp.mod.not.not, label %.epilog-lcssa, label %26

.epilog-lcssa:                                    ; preds = %.unr-lcssa
  %23 = zext i8 %.sroa.0.115.unr to i32
  %24 = shl nuw nsw i32 %indvars.iv.unr, %16
  %25 = icmp eq i32 %24, %23
  %.pn.in.in.v.epil = select i1 %25, i8 1, i8 4
  %.pn.in.in.epil = lshr i8 %.sroa.0.115.unr, %.pn.in.in.v.epil
  %.pn.in.epil = and i8 %.pn.in.in.epil, 6
  %.pn.epil = or disjoint i8 %.pn.in.epil, 1
  %storemerge.epil = shl i8 %.sroa.0.115.unr, %.pn.epil
  br label %26

26:                                               ; preds = %.unr-lcssa, %.epilog-lcssa
  %storemerge.lcssa = phi i8 [ %storemerge.lcssa.ph, %.unr-lcssa ], [ %storemerge.epil, %.epilog-lcssa ]
  %27 = add nuw i8 %.018, 2
  %28 = icmp ult i8 %27, %6
  br i1 %28, label %.preheader, label %._crit_edge, !llvm.loop !10

._crit_edge:                                      ; preds = %26, %2
  %.sroa.0.0.lcssa = phi i8 [ %4, %2 ], [ %storemerge.lcssa, %26 ]
  %29 = shl i8 %.sroa.0.0.lcssa, 3
  %30 = and i8 %29, 64
  store i8 %30, ptr %1, align 1, !tbaa !5
  ret void
}

attributes #0 = { nofree norecurse nosync nounwind memory(argmem: readwrite) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"omnipotent char", !7, i64 0}
!7 = !{!"Simple C/C++ TBAA"}
!8 = distinct !{!8, !9}
!9 = !{!"llvm.loop.mustprogress"}
!10 = distinct !{!10, !9}


; Effective O3 passes: EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,IndVarSimplifyPass,InferFunctionAttrsPass,InstCombinePass,InstSimplifyPass,JumpThreadingPass,LCSSAPass,LICMPass,LoopRotatePass,LoopSimplifyPass,LoopUnrollPass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass