; LLVM IR from devicehive/esp8266-firmware :: firmware-src/sources/commands (ws2812b_cmd)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
define dso_local void @ws2812b_write(ptr noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef %3, i32 noundef %4, i32 noundef %5) #0 {
  %7 = alloca ptr, align 8
  %8 = alloca i32, align 4
  %9 = alloca i32, align 4
  %10 = alloca i32, align 4
  %11 = alloca i32, align 4
  %12 = alloca i32, align 4
  %13 = alloca i32, align 4
  %14 = alloca i32, align 4
  %15 = alloca i32, align 4
  %16 = alloca ptr, align 8
  %17 = alloca i32, align 4
  %18 = alloca i32, align 4
  store ptr %0, ptr %7, align 8, !tbaa !5
  store i32 %1, ptr %8, align 4, !tbaa !9
  store i32 %2, ptr %9, align 4, !tbaa !9
  store i32 %3, ptr %10, align 4, !tbaa !9
  store i32 %4, ptr %11, align 4, !tbaa !9
  store i32 %5, ptr %12, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 4, ptr %13) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %14) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %15) #2
  call void @llvm.lifetime.start.p0(i64 8, ptr %16) #2
  %19 = load ptr, ptr %7, align 8, !tbaa !5
  store ptr %19, ptr %16, align 8, !tbaa !5
  br label %20

20:                                               ; preds = %68, %6
  %21 = load i32, ptr %8, align 4, !tbaa !9
  %22 = add i32 %21, -1
  store i32 %22, ptr %8, align 4, !tbaa !9
  %23 = icmp ne i32 %21, 0
  br i1 %23, label %24, label %69

24:                                               ; preds = %20
  call void @llvm.lifetime.start.p0(i64 4, ptr %17) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %18) #2
  %25 = load ptr, ptr %16, align 8, !tbaa !5
  %26 = getelementptr inbounds i8, ptr %25, i32 1
  store ptr %26, ptr %16, align 8, !tbaa !5
  %27 = load i8, ptr %25, align 1, !tbaa !11
  %28 = zext i8 %27 to i32
  store i32 %28, ptr %18, align 4, !tbaa !9
  store i32 128, ptr %17, align 4, !tbaa !9
  br label %29

29:                                               ; preds = %65, %24
  %30 = load i32, ptr %17, align 4, !tbaa !9
  %31 = icmp sgt i32 %30, 0
  br i1 %31, label %32, label %68

32:                                               ; preds = %29
  %33 = load i32, ptr %9, align 4, !tbaa !9
  store volatile i32 %33, ptr inttoptr (i64 1610613508 to ptr), align 4, !tbaa !9
  %34 = call i32 asm sideeffect "rsr $0, ccount", "=r,~{dirflag},~{fpsr},~{flags}"() #2, !srcloc !12
  store i32 %34, ptr %15, align 4, !tbaa !9
  %35 = load i32, ptr %15, align 4, !tbaa !9
  %36 = load i32, ptr %18, align 4, !tbaa !9
  %37 = load i32, ptr %17, align 4, !tbaa !9
  %38 = and i32 %36, %37
  %39 = icmp ne i32 %38, 0
  br i1 %39, label %40, label %42

40:                                               ; preds = %32
  %41 = load i32, ptr %12, align 4, !tbaa !9
  br label %44

42:                                               ; preds = %32
  %43 = load i32, ptr %11, align 4, !tbaa !9
  br label %44

44:                                               ; preds = %42, %40
  %45 = phi i32 [ %41, %40 ], [ %43, %42 ]
  %46 = add i32 %35, %45
  store i32 %46, ptr %13, align 4, !tbaa !9
  %47 = load i32, ptr %15, align 4, !tbaa !9
  %48 = load i32, ptr %10, align 4, !tbaa !9
  %49 = add i32 %47, %48
  store i32 %49, ptr %14, align 4, !tbaa !9
  br label %50

50:                                               ; preds = %52, %44
  %51 = call i32 asm sideeffect "rsr $0, ccount", "=r,~{dirflag},~{fpsr},~{flags}"() #2, !srcloc !13
  store i32 %51, ptr %15, align 4, !tbaa !9
  br label %52

52:                                               ; preds = %50
  %53 = load i32, ptr %15, align 4, !tbaa !9
  %54 = load i32, ptr %13, align 4, !tbaa !9
  %55 = icmp ult i32 %53, %54
  br i1 %55, label %50, label %56, !llvm.loop !14

56:                                               ; preds = %52
  %57 = load i32, ptr %9, align 4, !tbaa !9
  store volatile i32 %57, ptr inttoptr (i64 1610613512 to ptr), align 4, !tbaa !9
  br label %58

58:                                               ; preds = %60, %56
  %59 = call i32 asm sideeffect "rsr $0, ccount", "=r,~{dirflag},~{fpsr},~{flags}"() #2, !srcloc !16
  store i32 %59, ptr %15, align 4, !tbaa !9
  br label %60

60:                                               ; preds = %58
  %61 = load i32, ptr %15, align 4, !tbaa !9
  %62 = load i32, ptr %14, align 4, !tbaa !9
  %63 = icmp ult i32 %61, %62
  br i1 %63, label %58, label %64, !llvm.loop !17

64:                                               ; preds = %60
  br label %65

65:                                               ; preds = %64
  %66 = load i32, ptr %17, align 4, !tbaa !9
  %67 = ashr i32 %66, 1
  store i32 %67, ptr %17, align 4, !tbaa !9
  br label %29, !llvm.loop !18

68:                                               ; preds = %29
  call void @llvm.lifetime.end.p0(i64 4, ptr %18) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %17) #2
  br label %20, !llvm.loop !19

69:                                               ; preds = %20
  call void @llvm.lifetime.end.p0(i64 8, ptr %16) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %15) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %14) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %13) #2
  ret void
}

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}
!11 = !{!7, !7, i64 0}
!12 = !{i64 965}
!13 = !{i64 1065}
!14 = distinct !{!14, !15}
!15 = !{!"llvm.loop.mustprogress"}
!16 = !{i64 1191}
!17 = distinct !{!17, !15}
!18 = distinct !{!18, !15}
!19 = distinct !{!19, !15}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
define dso_local void @ws2812b_write(ptr nocapture noundef readonly %0, i32 noundef %1, i32 noundef %2, i32 noundef %3, i32 noundef %4, i32 noundef %5) local_unnamed_addr #0 {
  %.not22 = icmp eq i32 %1, 0
  br i1 %.not22, label %._crit_edge, label %.lr.ph

.lr.ph:                                           ; preds = %6, %.loopexit
  %.in = phi i32 [ %7, %.loopexit ], [ %1, %6 ]
  %.01823 = phi ptr [ %112, %.loopexit ], [ %0, %6 ]
  %7 = add i32 %.in, -1
  %8 = load i8, ptr %.01823, align 1, !tbaa !5
  %9 = zext i8 %8 to i32
  store volatile i32 %2, ptr inttoptr (i64 1610613508 to ptr), align 4, !tbaa !8
  %10 = tail call i32 asm sideeffect "rsr $0, ccount", "=r,~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !10
  %.not2024 = icmp slt i8 %8, 0
  %11 = select i1 %.not2024, i32 %5, i32 %4
  %12 = add i32 %10, %11
  br label %13

13:                                               ; preds = %13, %.lr.ph
  %14 = tail call i32 asm sideeffect "rsr $0, ccount", "=r,~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !11
  %15 = icmp ult i32 %14, %12
  br i1 %15, label %13, label %16, !llvm.loop !12

16:                                               ; preds = %13
  %17 = add i32 %10, %3
  store volatile i32 %2, ptr inttoptr (i64 1610613512 to ptr), align 8, !tbaa !8
  br label %18

18:                                               ; preds = %18, %16
  %19 = tail call i32 asm sideeffect "rsr $0, ccount", "=r,~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !14
  %20 = icmp ult i32 %19, %17
  br i1 %20, label %18, label %21, !llvm.loop !15

21:                                               ; preds = %18
  store volatile i32 %2, ptr inttoptr (i64 1610613508 to ptr), align 4, !tbaa !8
  %22 = tail call i32 asm sideeffect "rsr $0, ccount", "=r,~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !10
  %23 = and i32 %9, 64
  %.not20.1 = icmp eq i32 %23, 0
  %24 = select i1 %.not20.1, i32 %4, i32 %5
  %25 = add i32 %22, %24
  br label %26

26:                                               ; preds = %26, %21
  %27 = tail call i32 asm sideeffect "rsr $0, ccount", "=r,~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !11
  %28 = icmp ult i32 %27, %25
  br i1 %28, label %26, label %29, !llvm.loop !12

29:                                               ; preds = %26
  %30 = add i32 %22, %3
  store volatile i32 %2, ptr inttoptr (i64 1610613512 to ptr), align 8, !tbaa !8
  br label %31

31:                                               ; preds = %31, %29
  %32 = tail call i32 asm sideeffect "rsr $0, ccount", "=r,~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !14
  %33 = icmp ult i32 %32, %30
  br i1 %33, label %31, label %34, !llvm.loop !15

34:                                               ; preds = %31
  store volatile i32 %2, ptr inttoptr (i64 1610613508 to ptr), align 4, !tbaa !8
  %35 = tail call i32 asm sideeffect "rsr $0, ccount", "=r,~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !10
  %36 = and i32 %9, 32
  %.not20.2 = icmp eq i32 %36, 0
  %37 = select i1 %.not20.2, i32 %4, i32 %5
  %38 = add i32 %35, %37
  br label %39

39:                                               ; preds = %39, %34
  %40 = tail call i32 asm sideeffect "rsr $0, ccount", "=r,~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !11
  %41 = icmp ult i32 %40, %38
  br i1 %41, label %39, label %42, !llvm.loop !12

42:                                               ; preds = %39
  %43 = add i32 %35, %3
  store volatile i32 %2, ptr inttoptr (i64 1610613512 to ptr), align 8, !tbaa !8
  br label %44

44:                                               ; preds = %44, %42
  %45 = tail call i32 asm sideeffect "rsr $0, ccount", "=r,~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !14
  %46 = icmp ult i32 %45, %43
  br i1 %46, label %44, label %47, !llvm.loop !15

47:                                               ; preds = %44
  store volatile i32 %2, ptr inttoptr (i64 1610613508 to ptr), align 4, !tbaa !8
  %48 = tail call i32 asm sideeffect "rsr $0, ccount", "=r,~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !10
  %49 = and i32 %9, 16
  %.not20.3 = icmp eq i32 %49, 0
  %50 = select i1 %.not20.3, i32 %4, i32 %5
  %51 = add i32 %48, %50
  br label %52

52:                                               ; preds = %52, %47
  %53 = tail call i32 asm sideeffect "rsr $0, ccount", "=r,~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !11
  %54 = icmp ult i32 %53, %51
  br i1 %54, label %52, label %55, !llvm.loop !12

55:                                               ; preds = %52
  %56 = add i32 %48, %3
  store volatile i32 %2, ptr inttoptr (i64 1610613512 to ptr), align 8, !tbaa !8
  br label %57

57:                                               ; preds = %57, %55
  %58 = tail call i32 asm sideeffect "rsr $0, ccount", "=r,~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !14
  %59 = icmp ult i32 %58, %56
  br i1 %59, label %57, label %60, !llvm.loop !15

60:                                               ; preds = %57
  store volatile i32 %2, ptr inttoptr (i64 1610613508 to ptr), align 4, !tbaa !8
  %61 = tail call i32 asm sideeffect "rsr $0, ccount", "=r,~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !10
  %62 = and i32 %9, 8
  %.not20.4 = icmp eq i32 %62, 0
  %63 = select i1 %.not20.4, i32 %4, i32 %5
  %64 = add i32 %61, %63
  br label %65

65:                                               ; preds = %65, %60
  %66 = tail call i32 asm sideeffect "rsr $0, ccount", "=r,~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !11
  %67 = icmp ult i32 %66, %64
  br i1 %67, label %65, label %68, !llvm.loop !12

68:                                               ; preds = %65
  %69 = add i32 %61, %3
  store volatile i32 %2, ptr inttoptr (i64 1610613512 to ptr), align 8, !tbaa !8
  br label %70

70:                                               ; preds = %70, %68
  %71 = tail call i32 asm sideeffect "rsr $0, ccount", "=r,~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !14
  %72 = icmp ult i32 %71, %69
  br i1 %72, label %70, label %73, !llvm.loop !15

73:                                               ; preds = %70
  store volatile i32 %2, ptr inttoptr (i64 1610613508 to ptr), align 4, !tbaa !8
  %74 = tail call i32 asm sideeffect "rsr $0, ccount", "=r,~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !10
  %75 = and i32 %9, 4
  %.not20.5 = icmp eq i32 %75, 0
  %76 = select i1 %.not20.5, i32 %4, i32 %5
  %77 = add i32 %74, %76
  br label %78

78:                                               ; preds = %78, %73
  %79 = tail call i32 asm sideeffect "rsr $0, ccount", "=r,~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !11
  %80 = icmp ult i32 %79, %77
  br i1 %80, label %78, label %81, !llvm.loop !12

81:                                               ; preds = %78
  %82 = add i32 %74, %3
  store volatile i32 %2, ptr inttoptr (i64 1610613512 to ptr), align 8, !tbaa !8
  br label %83

83:                                               ; preds = %83, %81
  %84 = tail call i32 asm sideeffect "rsr $0, ccount", "=r,~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !14
  %85 = icmp ult i32 %84, %82
  br i1 %85, label %83, label %86, !llvm.loop !15

86:                                               ; preds = %83
  store volatile i32 %2, ptr inttoptr (i64 1610613508 to ptr), align 4, !tbaa !8
  %87 = tail call i32 asm sideeffect "rsr $0, ccount", "=r,~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !10
  %88 = and i32 %9, 2
  %.not20.6 = icmp eq i32 %88, 0
  %89 = select i1 %.not20.6, i32 %4, i32 %5
  %90 = add i32 %87, %89
  br label %91

91:                                               ; preds = %91, %86
  %92 = tail call i32 asm sideeffect "rsr $0, ccount", "=r,~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !11
  %93 = icmp ult i32 %92, %90
  br i1 %93, label %91, label %94, !llvm.loop !12

94:                                               ; preds = %91
  %95 = add i32 %87, %3
  store volatile i32 %2, ptr inttoptr (i64 1610613512 to ptr), align 8, !tbaa !8
  br label %96

96:                                               ; preds = %96, %94
  %97 = tail call i32 asm sideeffect "rsr $0, ccount", "=r,~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !14
  %98 = icmp ult i32 %97, %95
  br i1 %98, label %96, label %99, !llvm.loop !15

99:                                               ; preds = %96
  store volatile i32 %2, ptr inttoptr (i64 1610613508 to ptr), align 4, !tbaa !8
  %100 = tail call i32 asm sideeffect "rsr $0, ccount", "=r,~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !10
  %101 = and i32 %9, 1
  %.not20.7 = icmp eq i32 %101, 0
  %102 = select i1 %.not20.7, i32 %4, i32 %5
  %103 = add i32 %100, %102
  br label %104

104:                                              ; preds = %104, %99
  %105 = tail call i32 asm sideeffect "rsr $0, ccount", "=r,~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !11
  %106 = icmp ult i32 %105, %103
  br i1 %106, label %104, label %107, !llvm.loop !12

107:                                              ; preds = %104
  %108 = add i32 %100, %3
  store volatile i32 %2, ptr inttoptr (i64 1610613512 to ptr), align 8, !tbaa !8
  br label %109

109:                                              ; preds = %109, %107
  %110 = tail call i32 asm sideeffect "rsr $0, ccount", "=r,~{dirflag},~{fpsr},~{flags}"() #1, !srcloc !14
  %111 = icmp ult i32 %110, %108
  br i1 %111, label %109, label %.loopexit, !llvm.loop !15

.loopexit:                                        ; preds = %109
  %112 = getelementptr inbounds i8, ptr %.01823, i64 1
  %.not = icmp eq i32 %7, 0
  br i1 %.not, label %._crit_edge, label %.lr.ph, !llvm.loop !16

._crit_edge:                                      ; preds = %.loopexit, %6
  ret void
}

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"omnipotent char", !7, i64 0}
!7 = !{!"Simple C/C++ TBAA"}
!8 = !{!9, !9, i64 0}
!9 = !{!"int", !6, i64 0}
!10 = !{i64 965}
!11 = !{i64 1065}
!12 = distinct !{!12, !13}
!13 = !{!"llvm.loop.mustprogress"}
!14 = !{i64 1191}
!15 = distinct !{!15, !13}
!16 = distinct !{!16, !13}


; Effective O3 passes: GVNPass,GlobalOptPass,IPSCCPPass,IndVarSimplifyPass,InferAlignmentPass,InferFunctionAttrsPass,InstCombinePass,JumpThreadingPass,LoopRotatePass,LoopSimplifyPass,LoopUnrollPass,PostOrderFunctionAttrsPass,SROAPass,SimplifyCFGPass,TailCallElimPass