; LLVM IR from BrunoLevy/learn-fpga :: FemtoRV/TUTORIALS/FROM_BLINKER_TO_RISCV/FIRMWARE/COREMARK (core_state)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@intpat = external hidden global [4 x ptr], align 16
@floatpat = external hidden global [4 x ptr], align 16
@scipat = external hidden global [4 x ptr], align 16
@errpat = external hidden global [4 x ptr], align 16

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nounwind uwtable
define dso_local void @core_init_state(i32 noundef %0, i16 noundef signext %1, ptr noundef %2) #1 {
  %4 = alloca i32, align 4
  %5 = alloca i16, align 2
  %6 = alloca ptr, align 8
  %7 = alloca i32, align 4
  %8 = alloca i32, align 4
  %9 = alloca i32, align 4
  %10 = alloca ptr, align 8
  store i32 %0, ptr %4, align 4, !tbaa !5
  store i16 %1, ptr %5, align 2, !tbaa !9
  store ptr %2, ptr %6, align 8, !tbaa !11
  call void @llvm.lifetime.start.p0(i64 4, ptr %7) #2
  store i32 0, ptr %7, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %8) #2
  store i32 0, ptr %8, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %9) #2
  call void @llvm.lifetime.start.p0(i64 8, ptr %10) #2
  store ptr null, ptr %10, align 8, !tbaa !11
  %11 = load i32, ptr %4, align 4, !tbaa !5
  %12 = add i32 %11, -1
  store i32 %12, ptr %4, align 4, !tbaa !5
  store i32 0, ptr %8, align 4, !tbaa !5
  br label %13

13:                                               ; preds = %95, %3
  %14 = load i32, ptr %7, align 4, !tbaa !5
  %15 = load i32, ptr %8, align 4, !tbaa !5
  %16 = add i32 %14, %15
  %17 = add i32 %16, 1
  %18 = load i32, ptr %4, align 4, !tbaa !5
  %19 = icmp ult i32 %17, %18
  br i1 %19, label %20, label %96

20:                                               ; preds = %13
  %21 = load i32, ptr %8, align 4, !tbaa !5
  %22 = icmp ugt i32 %21, 0
  br i1 %22, label %23, label %56

23:                                               ; preds = %20
  store i32 0, ptr %9, align 4, !tbaa !5
  br label %24

24:                                               ; preds = %41, %23
  %25 = load i32, ptr %9, align 4, !tbaa !5
  %26 = load i32, ptr %8, align 4, !tbaa !5
  %27 = icmp ult i32 %25, %26
  br i1 %27, label %28, label %44

28:                                               ; preds = %24
  %29 = load ptr, ptr %10, align 8, !tbaa !11
  %30 = load i32, ptr %9, align 4, !tbaa !5
  %31 = zext i32 %30 to i64
  %32 = getelementptr inbounds i8, ptr %29, i64 %31
  %33 = load i8, ptr %32, align 1, !tbaa !13
  %34 = load ptr, ptr %6, align 8, !tbaa !11
  %35 = load i32, ptr %7, align 4, !tbaa !5
  %36 = zext i32 %35 to i64
  %37 = getelementptr inbounds i8, ptr %34, i64 %36
  %38 = load i32, ptr %9, align 4, !tbaa !5
  %39 = zext i32 %38 to i64
  %40 = getelementptr inbounds i8, ptr %37, i64 %39
  store i8 %33, ptr %40, align 1, !tbaa !13
  br label %41

41:                                               ; preds = %28
  %42 = load i32, ptr %9, align 4, !tbaa !5
  %43 = add i32 %42, 1
  store i32 %43, ptr %9, align 4, !tbaa !5
  br label %24, !llvm.loop !14

44:                                               ; preds = %24
  %45 = load ptr, ptr %6, align 8, !tbaa !11
  %46 = load i32, ptr %7, align 4, !tbaa !5
  %47 = zext i32 %46 to i64
  %48 = getelementptr inbounds i8, ptr %45, i64 %47
  %49 = load i32, ptr %9, align 4, !tbaa !5
  %50 = zext i32 %49 to i64
  %51 = getelementptr inbounds i8, ptr %48, i64 %50
  store i8 44, ptr %51, align 1, !tbaa !13
  %52 = load i32, ptr %8, align 4, !tbaa !5
  %53 = add i32 %52, 1
  %54 = load i32, ptr %7, align 4, !tbaa !5
  %55 = add i32 %54, %53
  store i32 %55, ptr %7, align 4, !tbaa !5
  br label %56

56:                                               ; preds = %44, %20
  %57 = load i16, ptr %5, align 2, !tbaa !9
  %58 = add i16 %57, 1
  store i16 %58, ptr %5, align 2, !tbaa !9
  %59 = load i16, ptr %5, align 2, !tbaa !9
  %60 = sext i16 %59 to i32
  %61 = and i32 %60, 7
  switch i32 %61, label %94 [
    i32 0, label %62
    i32 1, label %62
    i32 2, label %62
    i32 3, label %70
    i32 4, label %70
    i32 5, label %78
    i32 6, label %78
    i32 7, label %86
  ]

62:                                               ; preds = %56, %56, %56
  %63 = load i16, ptr %5, align 2, !tbaa !9
  %64 = sext i16 %63 to i32
  %65 = ashr i32 %64, 3
  %66 = and i32 %65, 3
  %67 = sext i32 %66 to i64
  %68 = getelementptr inbounds [4 x ptr], ptr @intpat, i64 0, i64 %67
  %69 = load ptr, ptr %68, align 8, !tbaa !11
  store ptr %69, ptr %10, align 8, !tbaa !11
  store i32 4, ptr %8, align 4, !tbaa !5
  br label %95

70:                                               ; preds = %56, %56
  %71 = load i16, ptr %5, align 2, !tbaa !9
  %72 = sext i16 %71 to i32
  %73 = ashr i32 %72, 3
  %74 = and i32 %73, 3
  %75 = sext i32 %74 to i64
  %76 = getelementptr inbounds [4 x ptr], ptr @floatpat, i64 0, i64 %75
  %77 = load ptr, ptr %76, align 8, !tbaa !11
  store ptr %77, ptr %10, align 8, !tbaa !11
  store i32 8, ptr %8, align 4, !tbaa !5
  br label %95

78:                                               ; preds = %56, %56
  %79 = load i16, ptr %5, align 2, !tbaa !9
  %80 = sext i16 %79 to i32
  %81 = ashr i32 %80, 3
  %82 = and i32 %81, 3
  %83 = sext i32 %82 to i64
  %84 = getelementptr inbounds [4 x ptr], ptr @scipat, i64 0, i64 %83
  %85 = load ptr, ptr %84, align 8, !tbaa !11
  store ptr %85, ptr %10, align 8, !tbaa !11
  store i32 8, ptr %8, align 4, !tbaa !5
  br label %95

86:                                               ; preds = %56
  %87 = load i16, ptr %5, align 2, !tbaa !9
  %88 = sext i16 %87 to i32
  %89 = ashr i32 %88, 3
  %90 = and i32 %89, 3
  %91 = sext i32 %90 to i64
  %92 = getelementptr inbounds [4 x ptr], ptr @errpat, i64 0, i64 %91
  %93 = load ptr, ptr %92, align 8, !tbaa !11
  store ptr %93, ptr %10, align 8, !tbaa !11
  store i32 8, ptr %8, align 4, !tbaa !5
  br label %95

94:                                               ; preds = %56
  br label %95

95:                                               ; preds = %94, %86, %78, %70, %62
  br label %13, !llvm.loop !16

96:                                               ; preds = %13
  %97 = load i32, ptr %4, align 4, !tbaa !5
  %98 = add i32 %97, 1
  store i32 %98, ptr %4, align 4, !tbaa !5
  br label %99

99:                                               ; preds = %103, %96
  %100 = load i32, ptr %7, align 4, !tbaa !5
  %101 = load i32, ptr %4, align 4, !tbaa !5
  %102 = icmp ult i32 %100, %101
  br i1 %102, label %103, label %110

103:                                              ; preds = %99
  %104 = load ptr, ptr %6, align 8, !tbaa !11
  %105 = load i32, ptr %7, align 4, !tbaa !5
  %106 = zext i32 %105 to i64
  %107 = getelementptr inbounds i8, ptr %104, i64 %106
  store i8 0, ptr %107, align 1, !tbaa !13
  %108 = load i32, ptr %7, align 4, !tbaa !5
  %109 = add i32 %108, 1
  store i32 %109, ptr %7, align 4, !tbaa !5
  br label %99, !llvm.loop !17

110:                                              ; preds = %99
  call void @llvm.lifetime.end.p0(i64 8, ptr %10) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %9) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %8) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %7) #2
  ret void
}

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"short", !7, i64 0}
!11 = !{!12, !12, i64 0}
!12 = !{!"any pointer", !7, i64 0}
!13 = !{!7, !7, i64 0}
!14 = distinct !{!14, !15}
!15 = !{!"llvm.loop.mustprogress"}
!16 = distinct !{!16, !15}
!17 = distinct !{!17, !15}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@intpat = external hidden local_unnamed_addr global [4 x ptr], align 16
@floatpat = external hidden local_unnamed_addr global [4 x ptr], align 16
@scipat = external hidden local_unnamed_addr global [4 x ptr], align 16
@errpat = external hidden local_unnamed_addr global [4 x ptr], align 16
@switch.table.core_init_state = private unnamed_addr constant [8 x ptr] [ptr @intpat, ptr @intpat, ptr @intpat, ptr @floatpat, ptr @floatpat, ptr @scipat, ptr @scipat, ptr @errpat], align 8
@switch.table.core_init_state.1 = private unnamed_addr constant [8 x i32] [i32 4, i32 4, i32 4, i32 8, i32 8, i32 8, i32 8, i32 8], align 4

; Function Attrs: nofree norecurse nosync nounwind memory(read, argmem: readwrite, inaccessiblemem: none) uwtable
define dso_local void @core_init_state(i32 noundef %0, i16 noundef signext %1, ptr nocapture noundef writeonly %2) local_unnamed_addr #0 {
  %4 = add i32 %0, -1
  %5 = icmp ugt i32 %4, 1
  br i1 %5, label %.lr.ph, label %.preheader

.preheader:                                       ; preds = %switch.lookup, %3
  %.032.lcssa = phi i32 [ 0, %3 ], [ %.133, %switch.lookup ]
  %6 = icmp ult i32 %.032.lcssa, %0
  br i1 %6, label %.lr.ph43.preheader, label %._crit_edge

.lr.ph43.preheader:                               ; preds = %.preheader
  %7 = zext i32 %.032.lcssa to i64
  %scevgep = getelementptr i8, ptr %2, i64 %7
  %8 = sub i32 %4, %.032.lcssa
  %9 = zext i32 %8 to i64
  %10 = add nuw nsw i64 %9, 1
  tail call void @llvm.memset.p0.i64(ptr noundef nonnull align 1 dereferenceable(1) %scevgep, i8 0, i64 %10, i1 false), !tbaa !5
  br label %._crit_edge

.lr.ph:                                           ; preds = %3, %switch.lookup
  %.041 = phi ptr [ %.1, %switch.lookup ], [ null, %3 ]
  %.03040 = phi i32 [ %switch.load54, %switch.lookup ], [ 0, %3 ]
  %.03239 = phi i32 [ %.133, %switch.lookup ], [ 0, %3 ]
  %.03438 = phi i16 [ %33, %switch.lookup ], [ %1, %3 ]
  %.not = icmp eq i32 %.03040, 0
  br i1 %.not, label %switch.lookup, label %.preheader35

.preheader35:                                     ; preds = %.lr.ph
  %11 = zext i32 %.03239 to i64
  %12 = getelementptr inbounds i8, ptr %2, i64 %11
  %wide.trip.count = zext nneg i32 %.03040 to i64
  %xtraiter = and i64 %wide.trip.count, 3
  %13 = icmp ult i32 %.03040, 4
  br i1 %13, label %.unr-lcssa, label %.preheader35.new

.preheader35.new:                                 ; preds = %.preheader35
  %unroll_iter = and i64 %wide.trip.count, 2147483644
  br label %14

14:                                               ; preds = %14, %.preheader35.new
  %indvars.iv = phi i64 [ 0, %.preheader35.new ], [ %indvars.iv.next.3, %14 ]
  %niter = phi i64 [ 0, %.preheader35.new ], [ %niter.next.3, %14 ]
  %15 = getelementptr inbounds i8, ptr %.041, i64 %indvars.iv
  %16 = load i8, ptr %15, align 1, !tbaa !5
  %17 = getelementptr inbounds i8, ptr %12, i64 %indvars.iv
  store i8 %16, ptr %17, align 1, !tbaa !5
  %indvars.iv.next = or disjoint i64 %indvars.iv, 1
  %18 = getelementptr inbounds i8, ptr %.041, i64 %indvars.iv.next
  %19 = load i8, ptr %18, align 1, !tbaa !5
  %20 = getelementptr inbounds i8, ptr %12, i64 %indvars.iv.next
  store i8 %19, ptr %20, align 1, !tbaa !5
  %indvars.iv.next.1 = or disjoint i64 %indvars.iv, 2
  %21 = getelementptr inbounds i8, ptr %.041, i64 %indvars.iv.next.1
  %22 = load i8, ptr %21, align 1, !tbaa !5
  %23 = getelementptr inbounds i8, ptr %12, i64 %indvars.iv.next.1
  store i8 %22, ptr %23, align 1, !tbaa !5
  %indvars.iv.next.2 = or disjoint i64 %indvars.iv, 3
  %24 = getelementptr inbounds i8, ptr %.041, i64 %indvars.iv.next.2
  %25 = load i8, ptr %24, align 1, !tbaa !5
  %26 = getelementptr inbounds i8, ptr %12, i64 %indvars.iv.next.2
  store i8 %25, ptr %26, align 1, !tbaa !5
  %indvars.iv.next.3 = add nuw nsw i64 %indvars.iv, 4
  %niter.next.3 = add i64 %niter, 4
  %niter.ncmp.3 = icmp eq i64 %niter.next.3, %unroll_iter
  br i1 %niter.ncmp.3, label %.unr-lcssa, label %14, !llvm.loop !8

.unr-lcssa:                                       ; preds = %14, %.preheader35
  %indvars.iv.unr = phi i64 [ 0, %.preheader35 ], [ %indvars.iv.next.3, %14 ]
  %lcmp.mod.not = icmp eq i64 %xtraiter, 0
  br i1 %lcmp.mod.not, label %.epilog-lcssa, label %.epil.preheader

.epil.preheader:                                  ; preds = %.unr-lcssa, %.epil.preheader
  %indvars.iv.epil = phi i64 [ %indvars.iv.next.epil, %.epil.preheader ], [ %indvars.iv.unr, %.unr-lcssa ]
  %epil.iter = phi i64 [ %epil.iter.next, %.epil.preheader ], [ 0, %.unr-lcssa ]
  %27 = getelementptr inbounds i8, ptr %.041, i64 %indvars.iv.epil
  %28 = load i8, ptr %27, align 1, !tbaa !5
  %29 = getelementptr inbounds i8, ptr %12, i64 %indvars.iv.epil
  store i8 %28, ptr %29, align 1, !tbaa !5
  %indvars.iv.next.epil = add nuw nsw i64 %indvars.iv.epil, 1
  %epil.iter.next = add i64 %epil.iter, 1
  %epil.iter.cmp.not = icmp eq i64 %epil.iter.next, %xtraiter
  br i1 %epil.iter.cmp.not, label %.epilog-lcssa, label %.epil.preheader, !llvm.loop !10

.epilog-lcssa:                                    ; preds = %.epil.preheader, %.unr-lcssa
  %30 = getelementptr inbounds i8, ptr %12, i64 %wide.trip.count
  store i8 44, ptr %30, align 1, !tbaa !5
  %31 = add i32 %.03239, 1
  %32 = add i32 %31, %.03040
  br label %switch.lookup

switch.lookup:                                    ; preds = %.epilog-lcssa, %.lr.ph
  %.133 = phi i32 [ %32, %.epilog-lcssa ], [ %.03239, %.lr.ph ]
  %33 = add i16 %.03438, 1
  %34 = zext i16 %33 to i32
  %35 = and i32 %34, 7
  %36 = zext nneg i32 %35 to i64
  %switch.gep = getelementptr inbounds [8 x ptr], ptr @switch.table.core_init_state, i64 0, i64 %36
  %switch.load = load ptr, ptr %switch.gep, align 8
  %37 = zext nneg i32 %35 to i64
  %switch.gep53 = getelementptr inbounds [8 x i32], ptr @switch.table.core_init_state.1, i64 0, i64 %37
  %switch.load54 = load i32, ptr %switch.gep53, align 4
  %38 = lshr i32 %34, 3
  %39 = and i32 %38, 3
  %40 = zext nneg i32 %39 to i64
  %41 = getelementptr inbounds [4 x ptr], ptr %switch.load, i64 0, i64 %40
  %.1 = load ptr, ptr %41, align 8, !tbaa !12
  %42 = add i32 %.133, 1
  %43 = add i32 %42, %switch.load54
  %44 = icmp ult i32 %43, %4
  br i1 %44, label %.lr.ph, label %.preheader, !llvm.loop !14

._crit_edge:                                      ; preds = %.lr.ph43.preheader, %.preheader
  ret void
}

; Function Attrs: nocallback nofree nounwind willreturn memory(argmem: write)
declare void @llvm.memset.p0.i64(ptr nocapture writeonly, i8, i64, i1 immarg) #1

attributes #0 = { nofree norecurse nosync nounwind memory(read, argmem: readwrite, inaccessiblemem: none) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nounwind willreturn memory(argmem: write) }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"omnipotent char", !7, i64 0}
!7 = !{!"Simple C/C++ TBAA"}
!8 = distinct !{!8, !9}
!9 = !{!"llvm.loop.mustprogress"}
!10 = distinct !{!10, !11}
!11 = !{!"llvm.loop.unroll.disable"}
!12 = !{!13, !13, i64 0}
!13 = !{!"any pointer", !6, i64 0}
!14 = distinct !{!14, !9}


; Effective O3 passes: BDCEPass,CorrelatedValuePropagationPass,EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,IndVarSimplifyPass,InferFunctionAttrsPass,InstCombinePass,InstSimplifyPass,JumpThreadingPass,LCSSAPass,LICMPass,LoopIdiomRecognizePass,LoopRotatePass,LoopSimplifyPass,LoopUnrollPass,PostOrderFunctionAttrsPass,ReassociatePass,SCCPPass,SROAPass,SimplifyCFGPass,TailCallElimPass