; LLVM IR from OpenMathLib/OpenBLAS :: cpuid_x86 (get_cputype)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
declare dso_local i32 @support_avx() #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @cpuid(i32 noundef, ptr noundef, ptr noundef, ptr noundef, ptr noundef) #2

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nounwind uwtable
declare dso_local i32 @support_avx2() #0

; Function Attrs: nounwind uwtable
declare dso_local i32 @support_avx512() #0

; Function Attrs: nounwind uwtable
declare dso_local i32 @support_avx512_bf16() #0

; Function Attrs: nounwind uwtable
declare dso_local i32 @support_amx_bf16() #0

; Function Attrs: nounwind uwtable
define dso_local i32 @get_cputype(i32 noundef %0) #0 {
  %2 = alloca i32, align 4
  %3 = alloca i32, align 4
  %4 = alloca i32, align 4
  %5 = alloca i32, align 4
  %6 = alloca i32, align 4
  %7 = alloca i32, align 4
  %8 = alloca i32, align 4
  %9 = alloca i32, align 4
  store i32 %0, ptr %3, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %4) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %5) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %6) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %7) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %8) #3
  store i32 0, ptr %8, align 4, !tbaa !5
  call void @cpuid(i32 noundef 1, ptr noundef %4, ptr noundef %5, ptr noundef %6, ptr noundef %7)
  %10 = load i32, ptr %3, align 4, !tbaa !5
  switch i32 %10, label %245 [
    i32 1, label %11
    i32 2, label %15
    i32 3, label %19
    i32 4, label %23
    i32 5, label %27
    i32 6, label %31
    i32 7, label %35
    i32 8, label %39
    i32 9, label %43
    i32 10, label %47
    i32 12, label %51
    i32 13, label %59
    i32 11, label %67
  ]

11:                                               ; preds = %1
  %12 = load i32, ptr %4, align 4, !tbaa !5
  %13 = ashr i32 %12, 20
  %14 = and i32 %13, 255
  store i32 %14, ptr %2, align 4
  store i32 1, ptr %9, align 4
  br label %247

15:                                               ; preds = %1
  %16 = load i32, ptr %4, align 4, !tbaa !5
  %17 = ashr i32 %16, 16
  %18 = and i32 %17, 15
  store i32 %18, ptr %2, align 4
  store i32 1, ptr %9, align 4
  br label %247

19:                                               ; preds = %1
  %20 = load i32, ptr %4, align 4, !tbaa !5
  %21 = ashr i32 %20, 12
  %22 = and i32 %21, 3
  store i32 %22, ptr %2, align 4
  store i32 1, ptr %9, align 4
  br label %247

23:                                               ; preds = %1
  %24 = load i32, ptr %4, align 4, !tbaa !5
  %25 = ashr i32 %24, 8
  %26 = and i32 %25, 15
  store i32 %26, ptr %2, align 4
  store i32 1, ptr %9, align 4
  br label %247

27:                                               ; preds = %1
  %28 = load i32, ptr %4, align 4, !tbaa !5
  %29 = ashr i32 %28, 4
  %30 = and i32 %29, 15
  store i32 %30, ptr %2, align 4
  store i32 1, ptr %9, align 4
  br label %247

31:                                               ; preds = %1
  %32 = load i32, ptr %5, align 4, !tbaa !5
  %33 = ashr i32 %32, 24
  %34 = and i32 %33, 15
  store i32 %34, ptr %2, align 4
  store i32 1, ptr %9, align 4
  br label %247

35:                                               ; preds = %1
  %36 = load i32, ptr %5, align 4, !tbaa !5
  %37 = ashr i32 %36, 16
  %38 = and i32 %37, 15
  store i32 %38, ptr %2, align 4
  store i32 1, ptr %9, align 4
  br label %247

39:                                               ; preds = %1
  %40 = load i32, ptr %5, align 4, !tbaa !5
  %41 = ashr i32 %40, 8
  %42 = and i32 %41, 15
  store i32 %42, ptr %2, align 4
  store i32 1, ptr %9, align 4
  br label %247

43:                                               ; preds = %1
  %44 = load i32, ptr %4, align 4, !tbaa !5
  %45 = ashr i32 %44, 0
  %46 = and i32 %45, 15
  store i32 %46, ptr %2, align 4
  store i32 1, ptr %9, align 4
  br label %247

47:                                               ; preds = %1
  %48 = load i32, ptr %5, align 4, !tbaa !5
  %49 = ashr i32 %48, 0
  %50 = and i32 %49, 255
  store i32 %50, ptr %2, align 4
  store i32 1, ptr %9, align 4
  br label %247

51:                                               ; preds = %1
  %52 = call i32 @have_cpuid()
  %53 = icmp slt i32 %52, 4
  br i1 %53, label %54, label %55

54:                                               ; preds = %51
  store i32 0, ptr %2, align 4
  store i32 1, ptr %9, align 4
  br label %247

55:                                               ; preds = %51
  call void @cpuid(i32 noundef 4, ptr noundef %4, ptr noundef %5, ptr noundef %6, ptr noundef %7)
  %56 = load i32, ptr %4, align 4, !tbaa !5
  %57 = ashr i32 %56, 14
  %58 = and i32 %57, 4095
  store i32 %58, ptr %2, align 4
  store i32 1, ptr %9, align 4
  br label %247

59:                                               ; preds = %1
  %60 = call i32 @have_cpuid()
  %61 = icmp slt i32 %60, 4
  br i1 %61, label %62, label %63

62:                                               ; preds = %59
  store i32 0, ptr %2, align 4
  store i32 1, ptr %9, align 4
  br label %247

63:                                               ; preds = %59
  call void @cpuid(i32 noundef 4, ptr noundef %4, ptr noundef %5, ptr noundef %6, ptr noundef %7)
  %64 = load i32, ptr %4, align 4, !tbaa !5
  %65 = ashr i32 %64, 26
  %66 = and i32 %65, 63
  store i32 %66, ptr %2, align 4
  store i32 1, ptr %9, align 4
  br label %247

67:                                               ; preds = %1
  %68 = load i32, ptr %7, align 4, !tbaa !5
  %69 = and i32 %68, 8
  %70 = icmp ne i32 %69, 0
  br i1 %70, label %71, label %74

71:                                               ; preds = %67
  %72 = load i32, ptr %8, align 4, !tbaa !5
  %73 = or i32 %72, 4096
  store i32 %73, ptr %8, align 4, !tbaa !5
  br label %74

74:                                               ; preds = %71, %67
  %75 = load i32, ptr %7, align 4, !tbaa !5
  %76 = and i32 %75, 32768
  %77 = icmp ne i32 %76, 0
  br i1 %77, label %78, label %81

78:                                               ; preds = %74
  %79 = load i32, ptr %8, align 4, !tbaa !5
  %80 = or i32 %79, 2048
  store i32 %80, ptr %8, align 4, !tbaa !5
  br label %81

81:                                               ; preds = %78, %74
  %82 = load i32, ptr %7, align 4, !tbaa !5
  %83 = and i32 %82, 524288
  %84 = icmp ne i32 %83, 0
  br i1 %84, label %85, label %88

85:                                               ; preds = %81
  %86 = load i32, ptr %8, align 4, !tbaa !5
  %87 = or i32 %86, 8192
  store i32 %87, ptr %8, align 4, !tbaa !5
  br label %88

88:                                               ; preds = %85, %81
  %89 = load i32, ptr %7, align 4, !tbaa !5
  %90 = and i32 %89, 8388608
  %91 = icmp ne i32 %90, 0
  br i1 %91, label %92, label %95

92:                                               ; preds = %88
  %93 = load i32, ptr %8, align 4, !tbaa !5
  %94 = or i32 %93, 256
  store i32 %94, ptr %8, align 4, !tbaa !5
  br label %95

95:                                               ; preds = %92, %88
  %96 = load i32, ptr %7, align 4, !tbaa !5
  %97 = and i32 %96, 33554432
  %98 = icmp ne i32 %97, 0
  br i1 %98, label %99, label %102

99:                                               ; preds = %95
  %100 = load i32, ptr %8, align 4, !tbaa !5
  %101 = or i32 %100, 1
  store i32 %101, ptr %8, align 4, !tbaa !5
  br label %102

102:                                              ; preds = %99, %95
  %103 = load i32, ptr %7, align 4, !tbaa !5
  %104 = and i32 %103, 67108864
  %105 = icmp ne i32 %104, 0
  br i1 %105, label %106, label %109

106:                                              ; preds = %102
  %107 = load i32, ptr %8, align 4, !tbaa !5
  %108 = or i32 %107, 2
  store i32 %108, ptr %8, align 4, !tbaa !5
  br label %109

109:                                              ; preds = %106, %102
  %110 = load i32, ptr %7, align 4, !tbaa !5
  %111 = and i32 %110, 134217728
  %112 = icmp ne i32 %111, 0
  br i1 %112, label %113, label %122

113:                                              ; preds = %109
  %114 = load i32, ptr %5, align 4, !tbaa !5
  %115 = ashr i32 %114, 16
  %116 = and i32 %115, 15
  %117 = icmp sgt i32 %116, 0
  br i1 %117, label %118, label %121

118:                                              ; preds = %113
  %119 = load i32, ptr %8, align 4, !tbaa !5
  %120 = or i32 %119, 16384
  store i32 %120, ptr %8, align 4, !tbaa !5
  br label %121

121:                                              ; preds = %118, %113
  br label %122

122:                                              ; preds = %121, %109
  %123 = load i32, ptr %6, align 4, !tbaa !5
  %124 = and i32 %123, 1
  %125 = icmp ne i32 %124, 0
  br i1 %125, label %126, label %129

126:                                              ; preds = %122
  %127 = load i32, ptr %8, align 4, !tbaa !5
  %128 = or i32 %127, 4
  store i32 %128, ptr %8, align 4, !tbaa !5
  br label %129

129:                                              ; preds = %126, %122
  %130 = load i32, ptr %6, align 4, !tbaa !5
  %131 = and i32 %130, 512
  %132 = icmp ne i32 %131, 0
  br i1 %132, label %133, label %136

133:                                              ; preds = %129
  %134 = load i32, ptr %8, align 4, !tbaa !5
  %135 = or i32 %134, 8
  store i32 %135, ptr %8, align 4, !tbaa !5
  br label %136

136:                                              ; preds = %133, %129
  %137 = load i32, ptr %6, align 4, !tbaa !5
  %138 = and i32 %137, 524288
  %139 = icmp ne i32 %138, 0
  br i1 %139, label %140, label %143

140:                                              ; preds = %136
  %141 = load i32, ptr %8, align 4, !tbaa !5
  %142 = or i32 %141, 16
  store i32 %142, ptr %8, align 4, !tbaa !5
  br label %143

143:                                              ; preds = %140, %136
  %144 = load i32, ptr %6, align 4, !tbaa !5
  %145 = and i32 %144, 1048576
  %146 = icmp ne i32 %145, 0
  br i1 %146, label %147, label %150

147:                                              ; preds = %143
  %148 = load i32, ptr %8, align 4, !tbaa !5
  %149 = or i32 %148, 32
  store i32 %149, ptr %8, align 4, !tbaa !5
  br label %150

150:                                              ; preds = %147, %143
  %151 = call i32 @support_avx()
  %152 = icmp ne i32 %151, 0
  br i1 %152, label %153, label %156

153:                                              ; preds = %150
  %154 = load i32, ptr %8, align 4, !tbaa !5
  %155 = or i32 %154, 262144
  store i32 %155, ptr %8, align 4, !tbaa !5
  br label %156

156:                                              ; preds = %153, %150
  %157 = call i32 @support_avx2()
  %158 = icmp ne i32 %157, 0
  br i1 %158, label %159, label %162

159:                                              ; preds = %156
  %160 = load i32, ptr %8, align 4, !tbaa !5
  %161 = or i32 %160, 4194304
  store i32 %161, ptr %8, align 4, !tbaa !5
  br label %162

162:                                              ; preds = %159, %156
  %163 = call i32 @support_avx512()
  %164 = icmp ne i32 %163, 0
  br i1 %164, label %165, label %168

165:                                              ; preds = %162
  %166 = load i32, ptr %8, align 4, !tbaa !5
  %167 = or i32 %166, 2097152
  store i32 %167, ptr %8, align 4, !tbaa !5
  br label %168

168:                                              ; preds = %165, %162
  %169 = call i32 @support_avx512_bf16()
  %170 = icmp ne i32 %169, 0
  br i1 %170, label %171, label %174

171:                                              ; preds = %168
  %172 = load i32, ptr %8, align 4, !tbaa !5
  %173 = or i32 %172, 8388608
  store i32 %173, ptr %8, align 4, !tbaa !5
  br label %174

174:                                              ; preds = %171, %168
  %175 = call i32 @support_amx_bf16()
  %176 = icmp ne i32 %175, 0
  br i1 %176, label %177, label %180

177:                                              ; preds = %174
  %178 = load i32, ptr %8, align 4, !tbaa !5
  %179 = or i32 %178, 16777216
  store i32 %179, ptr %8, align 4, !tbaa !5
  br label %180

180:                                              ; preds = %177, %174
  %181 = load i32, ptr %6, align 4, !tbaa !5
  %182 = and i32 %181, 4096
  %183 = icmp ne i32 %182, 0
  br i1 %183, label %184, label %187

184:                                              ; preds = %180
  %185 = load i32, ptr %8, align 4, !tbaa !5
  %186 = or i32 %185, 1048576
  store i32 %186, ptr %8, align 4, !tbaa !5
  br label %187

187:                                              ; preds = %184, %180
  %188 = call i32 @have_excpuid()
  %189 = icmp sge i32 %188, 1
  br i1 %189, label %190, label %226

190:                                              ; preds = %187
  call void @cpuid(i32 noundef -2147483647, ptr noundef %4, ptr noundef %5, ptr noundef %6, ptr noundef %7)
  %191 = load i32, ptr %6, align 4, !tbaa !5
  %192 = and i32 %191, 64
  %193 = icmp ne i32 %192, 0
  br i1 %193, label %194, label %197

194:                                              ; preds = %190
  %195 = load i32, ptr %8, align 4, !tbaa !5
  %196 = or i32 %195, 64
  store i32 %196, ptr %8, align 4, !tbaa !5
  br label %197

197:                                              ; preds = %194, %190
  %198 = load i32, ptr %6, align 4, !tbaa !5
  %199 = and i32 %198, 128
  %200 = icmp ne i32 %199, 0
  br i1 %200, label %201, label %204

201:                                              ; preds = %197
  %202 = load i32, ptr %8, align 4, !tbaa !5
  %203 = or i32 %202, 32768
  store i32 %203, ptr %8, align 4, !tbaa !5
  br label %204

204:                                              ; preds = %201, %197
  %205 = load i32, ptr %6, align 4, !tbaa !5
  %206 = and i32 %205, 65536
  %207 = icmp ne i32 %206, 0
  br i1 %207, label %208, label %211

208:                                              ; preds = %204
  %209 = load i32, ptr %8, align 4, !tbaa !5
  %210 = or i32 %209, 524288
  store i32 %210, ptr %8, align 4, !tbaa !5
  br label %211

211:                                              ; preds = %208, %204
  %212 = load i32, ptr %7, align 4, !tbaa !5
  %213 = and i32 %212, 1073741824
  %214 = icmp ne i32 %213, 0
  br i1 %214, label %215, label %218

215:                                              ; preds = %211
  %216 = load i32, ptr %8, align 4, !tbaa !5
  %217 = or i32 %216, 1024
  store i32 %217, ptr %8, align 4, !tbaa !5
  br label %218

218:                                              ; preds = %215, %211
  %219 = load i32, ptr %7, align 4, !tbaa !5
  %220 = and i32 %219, -2147483648
  %221 = icmp ne i32 %220, 0
  br i1 %221, label %222, label %225

222:                                              ; preds = %218
  %223 = load i32, ptr %8, align 4, !tbaa !5
  %224 = or i32 %223, 512
  store i32 %224, ptr %8, align 4, !tbaa !5
  br label %225

225:                                              ; preds = %222, %218
  br label %226

226:                                              ; preds = %225, %187
  %227 = call i32 @have_excpuid()
  %228 = icmp sge i32 %227, 26
  br i1 %228, label %229, label %244

229:                                              ; preds = %226
  call void @cpuid(i32 noundef -2147483622, ptr noundef %4, ptr noundef %5, ptr noundef %6, ptr noundef %7)
  %230 = load i32, ptr %4, align 4, !tbaa !5
  %231 = and i32 %230, 1
  %232 = icmp ne i32 %231, 0
  br i1 %232, label %233, label %236

233:                                              ; preds = %229
  %234 = load i32, ptr %8, align 4, !tbaa !5
  %235 = or i32 %234, 65536
  store i32 %235, ptr %8, align 4, !tbaa !5
  br label %236

236:                                              ; preds = %233, %229
  %237 = load i32, ptr %4, align 4, !tbaa !5
  %238 = and i32 %237, 2
  %239 = icmp ne i32 %238, 0
  br i1 %239, label %240, label %243

240:                                              ; preds = %236
  %241 = load i32, ptr %8, align 4, !tbaa !5
  %242 = or i32 %241, 131072
  store i32 %242, ptr %8, align 4, !tbaa !5
  br label %243

243:                                              ; preds = %240, %236
  br label %244

244:                                              ; preds = %243, %226
  br label %245

245:                                              ; preds = %244, %1
  %246 = load i32, ptr %8, align 4, !tbaa !5
  store i32 %246, ptr %2, align 4
  store i32 1, ptr %9, align 4
  br label %247

247:                                              ; preds = %245, %63, %62, %55, %54, %47, %43, %39, %35, %31, %27, %23, %19, %15, %11
  call void @llvm.lifetime.end.p0(i64 4, ptr %8) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %7) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %6) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %5) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %4) #3
  %248 = load i32, ptr %2, align 4
  ret i32 %248
}

; Function Attrs: inlinehint nounwind uwtable
declare hidden i32 @have_cpuid() #2

; Function Attrs: inlinehint nounwind uwtable
declare hidden i32 @have_excpuid() #2

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { inlinehint nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
declare dso_local i32 @support_avx() local_unnamed_addr #0

; Function Attrs: mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: inlinehint nounwind uwtable
declare hidden void @cpuid(i32 noundef, ptr noundef, ptr noundef, ptr noundef, ptr noundef) local_unnamed_addr #2

; Function Attrs: mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nounwind uwtable
declare dso_local i32 @support_avx2() local_unnamed_addr #0

; Function Attrs: nounwind uwtable
declare dso_local i32 @support_avx512() local_unnamed_addr #0

; Function Attrs: nounwind uwtable
declare dso_local i32 @support_avx512_bf16() local_unnamed_addr #0

; Function Attrs: nounwind uwtable
declare dso_local i32 @support_amx_bf16() local_unnamed_addr #0

; Function Attrs: nounwind uwtable
define dso_local i32 @get_cputype(i32 noundef %0) local_unnamed_addr #0 {
  %2 = alloca i32, align 4
  %3 = alloca i32, align 4
  %4 = alloca i32, align 4
  %5 = alloca i32, align 4
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %2) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %3) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %4) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %5) #3
  call void @cpuid(i32 noundef 1, ptr noundef nonnull %2, ptr noundef nonnull %3, ptr noundef nonnull %4, ptr noundef nonnull %5)
  switch i32 %0, label %119 [
    i32 1, label %6
    i32 2, label %10
    i32 3, label %14
    i32 4, label %18
    i32 5, label %22
    i32 6, label %26
    i32 7, label %30
    i32 8, label %34
    i32 9, label %38
    i32 10, label %41
    i32 12, label %44
    i32 13, label %51
    i32 11, label %57
  ]

6:                                                ; preds = %1
  %7 = load i32, ptr %2, align 4, !tbaa !5
  %8 = lshr i32 %7, 20
  %9 = and i32 %8, 255
  br label %119

10:                                               ; preds = %1
  %11 = load i32, ptr %2, align 4, !tbaa !5
  %12 = lshr i32 %11, 16
  %13 = and i32 %12, 15
  br label %119

14:                                               ; preds = %1
  %15 = load i32, ptr %2, align 4, !tbaa !5
  %16 = lshr i32 %15, 12
  %17 = and i32 %16, 3
  br label %119

18:                                               ; preds = %1
  %19 = load i32, ptr %2, align 4, !tbaa !5
  %20 = lshr i32 %19, 8
  %21 = and i32 %20, 15
  br label %119

22:                                               ; preds = %1
  %23 = load i32, ptr %2, align 4, !tbaa !5
  %24 = lshr i32 %23, 4
  %25 = and i32 %24, 15
  br label %119

26:                                               ; preds = %1
  %27 = load i32, ptr %3, align 4, !tbaa !5
  %28 = lshr i32 %27, 24
  %29 = and i32 %28, 15
  br label %119

30:                                               ; preds = %1
  %31 = load i32, ptr %3, align 4, !tbaa !5
  %32 = lshr i32 %31, 16
  %33 = and i32 %32, 15
  br label %119

34:                                               ; preds = %1
  %35 = load i32, ptr %3, align 4, !tbaa !5
  %36 = lshr i32 %35, 8
  %37 = and i32 %36, 15
  br label %119

38:                                               ; preds = %1
  %39 = load i32, ptr %2, align 4, !tbaa !5
  %40 = and i32 %39, 15
  br label %119

41:                                               ; preds = %1
  %42 = load i32, ptr %3, align 4, !tbaa !5
  %43 = and i32 %42, 255
  br label %119

44:                                               ; preds = %1
  %45 = call i32 @have_cpuid()
  %46 = icmp slt i32 %45, 4
  br i1 %46, label %119, label %47

47:                                               ; preds = %44
  call void @cpuid(i32 noundef 4, ptr noundef nonnull %2, ptr noundef nonnull %3, ptr noundef nonnull %4, ptr noundef nonnull %5)
  %48 = load i32, ptr %2, align 4, !tbaa !5
  %49 = lshr i32 %48, 14
  %50 = and i32 %49, 4095
  br label %119

51:                                               ; preds = %1
  %52 = call i32 @have_cpuid()
  %53 = icmp slt i32 %52, 4
  br i1 %53, label %119, label %54

54:                                               ; preds = %51
  call void @cpuid(i32 noundef 4, ptr noundef nonnull %2, ptr noundef nonnull %3, ptr noundef nonnull %4, ptr noundef nonnull %5)
  %55 = load i32, ptr %2, align 4, !tbaa !5
  %56 = lshr i32 %55, 26
  br label %119

57:                                               ; preds = %1
  %58 = load i32, ptr %5, align 4, !tbaa !5
  %59 = shl i32 %58, 9
  %spec.select = and i32 %59, 4096
  %60 = lshr i32 %58, 4
  %61 = and i32 %60, 2048
  %.1 = or disjoint i32 %spec.select, %61
  %62 = lshr i32 %58, 6
  %63 = and i32 %62, 8192
  %.2 = or disjoint i32 %.1, %63
  %64 = lshr i32 %58, 15
  %65 = and i32 %64, 256
  %.3 = or disjoint i32 %.2, %65
  %66 = lshr i32 %58, 25
  %67 = and i32 %66, 3
  %.5 = or disjoint i32 %.3, %67
  %68 = and i32 %58, 134217728
  %.not33 = icmp eq i32 %68, 0
  br i1 %.not33, label %73, label %69

69:                                               ; preds = %57
  %70 = load i32, ptr %3, align 4, !tbaa !5
  %71 = and i32 %70, 983040
  %.not34 = icmp eq i32 %71, 0
  %72 = or disjoint i32 %.5, 16384
  %spec.select52 = select i1 %.not34, i32 %.5, i32 %72
  br label %73

73:                                               ; preds = %69, %57
  %.6 = phi i32 [ %.5, %57 ], [ %spec.select52, %69 ]
  %74 = load i32, ptr %4, align 4, !tbaa !5
  %75 = shl i32 %74, 2
  %76 = and i32 %75, 4
  %spec.select53 = or i32 %76, %.6
  %77 = lshr i32 %74, 6
  %78 = and i32 %77, 8
  %.8 = or i32 %spec.select53, %78
  %79 = lshr i32 %74, 15
  %80 = and i32 %79, 48
  %.10 = or i32 %.8, %80
  %81 = call i32 @support_avx()
  %.not39 = icmp eq i32 %81, 0
  %82 = or i32 %.10, 262144
  %.11 = select i1 %.not39, i32 %.10, i32 %82
  %83 = call i32 @support_avx2()
  %.not40 = icmp eq i32 %83, 0
  %84 = or i32 %.11, 4194304
  %.12 = select i1 %.not40, i32 %.11, i32 %84
  %85 = call i32 @support_avx512()
  %.not41 = icmp eq i32 %85, 0
  %86 = or i32 %.12, 2097152
  %.13 = select i1 %.not41, i32 %.12, i32 %86
  %87 = call i32 @support_avx512_bf16()
  %.not42 = icmp eq i32 %87, 0
  %88 = or i32 %.13, 8388608
  %.14 = select i1 %.not42, i32 %.13, i32 %88
  %89 = call i32 @support_amx_bf16()
  %.not43 = icmp eq i32 %89, 0
  %90 = or i32 %.14, 16777216
  %.15 = select i1 %.not43, i32 %.14, i32 %90
  %91 = load i32, ptr %4, align 4, !tbaa !5
  %92 = shl i32 %91, 8
  %93 = and i32 %92, 1048576
  %.16 = or i32 %.15, %93
  %94 = call i32 @have_excpuid()
  %95 = icmp sgt i32 %94, 0
  br i1 %95, label %96, label %112

96:                                               ; preds = %73
  call void @cpuid(i32 noundef -2147483647, ptr noundef nonnull %2, ptr noundef nonnull %3, ptr noundef nonnull %4, ptr noundef nonnull %5)
  %97 = load i32, ptr %4, align 4, !tbaa !5
  %98 = and i32 %97, 64
  %99 = shl i32 %97, 8
  %100 = and i32 %99, 32768
  %101 = shl i32 %97, 3
  %102 = and i32 %101, 524288
  %103 = load i32, ptr %5, align 4, !tbaa !5
  %104 = lshr i32 %103, 20
  %105 = and i32 %104, 1024
  %106 = lshr i32 %103, 22
  %107 = and i32 %106, 512
  %108 = or disjoint i32 %98, %100
  %109 = or disjoint i32 %108, %102
  %110 = or disjoint i32 %109, %105
  %111 = or disjoint i32 %110, %107
  %spec.select57 = or i32 %111, %.16
  br label %112

112:                                              ; preds = %96, %73
  %.21 = phi i32 [ %.16, %73 ], [ %spec.select57, %96 ]
  %113 = call i32 @have_excpuid()
  %114 = icmp sgt i32 %113, 25
  br i1 %114, label %115, label %119

115:                                              ; preds = %112
  call void @cpuid(i32 noundef -2147483622, ptr noundef nonnull %2, ptr noundef nonnull %3, ptr noundef nonnull %4, ptr noundef nonnull %5)
  %116 = load i32, ptr %2, align 4, !tbaa !5
  %117 = shl i32 %116, 16
  %118 = and i32 %117, 196608
  %spec.select56 = or i32 %118, %.21
  br label %119

119:                                              ; preds = %115, %1, %112, %51, %44, %54, %47, %41, %38, %34, %30, %26, %22, %18, %14, %10, %6
  %.027 = phi i32 [ %56, %54 ], [ %50, %47 ], [ %43, %41 ], [ %40, %38 ], [ %37, %34 ], [ %33, %30 ], [ %29, %26 ], [ %25, %22 ], [ %21, %18 ], [ %17, %14 ], [ %13, %10 ], [ %9, %6 ], [ 0, %44 ], [ 0, %51 ], [ 0, %1 ], [ %.21, %112 ], [ %spec.select56, %115 ]
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %5) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %4) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %3) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %2) #3
  ret i32 %.027
}

; Function Attrs: inlinehint nounwind uwtable
declare hidden i32 @have_cpuid() local_unnamed_addr #2

; Function Attrs: inlinehint nounwind uwtable
declare hidden i32 @have_excpuid() local_unnamed_addr #2

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { inlinehint nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: EarlyCSEPass,GVNPass,GlobalOptPass,InferFunctionAttrsPass,InstCombinePass,ReassociatePass,SROAPass,SimplifyCFGPass