; LLVM IR from NVIDIA/FasterTransformer :: src/fastertransformer/utils/gemm_test (gemm_func)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: mustprogress nounwind uwtable
define dso_local noundef i64 @_ZN17fastertransformer24calGemmTestBufSizeInByteEiiiiiiiNS_14CublasDataTypeE(i32 noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef %3, i32 noundef %4, i32 noundef %5, i32 noundef %6, i32 noundef %7) #1 {
  %9 = alloca i32, align 4
  %10 = alloca i32, align 4
  %11 = alloca i32, align 4
  %12 = alloca i32, align 4
  %13 = alloca i32, align 4
  %14 = alloca i32, align 4
  %15 = alloca i32, align 4
  %16 = alloca i32, align 4
  %17 = alloca i64, align 8
  %18 = alloca i32, align 4
  %19 = alloca i32, align 4
  %20 = alloca i32, align 4
  %21 = alloca i64, align 8
  %22 = alloca i64, align 8
  %23 = alloca i64, align 8
  %24 = alloca i64, align 8
  %25 = alloca i64, align 8
  %26 = alloca i64, align 8
  %27 = alloca i64, align 8
  %28 = alloca i64, align 8
  %29 = alloca i32, align 4
  %30 = alloca i64, align 8
  %31 = alloca i64, align 8
  %32 = alloca i64, align 8
  %33 = alloca i64, align 8
  store i32 %0, ptr %9, align 4, !tbaa !5
  store i32 %1, ptr %10, align 4, !tbaa !5
  store i32 %2, ptr %11, align 4, !tbaa !5
  store i32 %3, ptr %12, align 4, !tbaa !5
  store i32 %4, ptr %13, align 4, !tbaa !5
  store i32 %5, ptr %14, align 4, !tbaa !5
  store i32 %6, ptr %15, align 4, !tbaa !5
  store i32 %7, ptr %16, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 8, ptr %17) #2
  %34 = load i32, ptr %15, align 4, !tbaa !5
  %35 = icmp sgt i32 %34, 0
  br i1 %35, label %36, label %176

36:                                               ; preds = %8
  call void @llvm.lifetime.start.p0(i64 4, ptr %18) #2
  %37 = load i32, ptr %9, align 4, !tbaa !5
  %38 = load i32, ptr %10, align 4, !tbaa !5
  %39 = mul nsw i32 %37, %38
  store i32 %39, ptr %18, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %19) #2
  %40 = load i32, ptr %11, align 4, !tbaa !5
  %41 = load i32, ptr %12, align 4, !tbaa !5
  %42 = mul nsw i32 %40, %41
  store i32 %42, ptr %19, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %20) #2
  %43 = load i32, ptr %19, align 4, !tbaa !5
  store i32 %43, ptr %20, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 8, ptr %21) #2
  %44 = load i32, ptr %18, align 4, !tbaa !5
  %45 = load i32, ptr %20, align 4, !tbaa !5
  %46 = mul nsw i32 %44, %45
  %47 = sext i32 %46 to i64
  %48 = mul i64 %47, 1
  %49 = load i32, ptr %20, align 4, !tbaa !5
  %50 = load i32, ptr %19, align 4, !tbaa !5
  %51 = mul nsw i32 %49, %50
  %52 = sext i32 %51 to i64
  %53 = mul i64 %52, 1
  %54 = add i64 %48, %53
  %55 = load i32, ptr %18, align 4, !tbaa !5
  %56 = load i32, ptr %19, align 4, !tbaa !5
  %57 = mul nsw i32 %55, %56
  %58 = sext i32 %57 to i64
  %59 = mul i64 %58, 4
  %60 = add i64 %54, %59
  %61 = mul i64 3, %60
  store i64 %61, ptr %21, align 8, !tbaa !11
  call void @llvm.lifetime.start.p0(i64 8, ptr %22) #2
  %62 = load i32, ptr %9, align 4, !tbaa !5
  %63 = load i32, ptr %11, align 4, !tbaa !5
  %64 = mul nsw i32 %62, %63
  %65 = sext i32 %64 to i64
  %66 = load i32, ptr %10, align 4, !tbaa !5
  %67 = load i32, ptr %12, align 4, !tbaa !5
  %68 = mul nsw i32 %66, %67
  %69 = sext i32 %68 to i64
  %70 = mul i64 %69, 1
  %71 = load i32, ptr %12, align 4, !tbaa !5
  %72 = load i32, ptr %10, align 4, !tbaa !5
  %73 = mul nsw i32 %71, %72
  %74 = sext i32 %73 to i64
  %75 = mul i64 %74, 1
  %76 = add i64 %70, %75
  %77 = load i32, ptr %10, align 4, !tbaa !5
  %78 = load i32, ptr %10, align 4, !tbaa !5
  %79 = mul nsw i32 %77, %78
  %80 = sext i32 %79 to i64
  %81 = mul i64 %80, 4
  %82 = add i64 %76, %81
  %83 = mul i64 %65, %82
  store i64 %83, ptr %22, align 8, !tbaa !11
  call void @llvm.lifetime.start.p0(i64 8, ptr %23) #2
  %84 = load i32, ptr %9, align 4, !tbaa !5
  %85 = load i32, ptr %11, align 4, !tbaa !5
  %86 = mul nsw i32 %84, %85
  %87 = sext i32 %86 to i64
  %88 = load i32, ptr %10, align 4, !tbaa !5
  %89 = load i32, ptr %10, align 4, !tbaa !5
  %90 = mul nsw i32 %88, %89
  %91 = sext i32 %90 to i64
  %92 = mul i64 %91, 1
  %93 = load i32, ptr %10, align 4, !tbaa !5
  %94 = load i32, ptr %12, align 4, !tbaa !5
  %95 = mul nsw i32 %93, %94
  %96 = sext i32 %95 to i64
  %97 = mul i64 %96, 1
  %98 = add i64 %92, %97
  %99 = load i32, ptr %10, align 4, !tbaa !5
  %100 = load i32, ptr %12, align 4, !tbaa !5
  %101 = mul nsw i32 %99, %100
  %102 = sext i32 %101 to i64
  %103 = mul i64 %102, 4
  %104 = add i64 %98, %103
  %105 = mul i64 %87, %104
  store i64 %105, ptr %23, align 8, !tbaa !11
  call void @llvm.lifetime.start.p0(i64 8, ptr %24) #2
  %106 = load i32, ptr %18, align 4, !tbaa !5
  %107 = load i32, ptr %20, align 4, !tbaa !5
  %108 = mul nsw i32 %106, %107
  %109 = sext i32 %108 to i64
  %110 = mul i64 %109, 1
  %111 = load i32, ptr %20, align 4, !tbaa !5
  %112 = load i32, ptr %13, align 4, !tbaa !5
  %113 = mul nsw i32 %111, %112
  %114 = sext i32 %113 to i64
  %115 = mul i64 %114, 1
  %116 = add i64 %110, %115
  %117 = load i32, ptr %18, align 4, !tbaa !5
  %118 = load i32, ptr %13, align 4, !tbaa !5
  %119 = mul nsw i32 %117, %118
  %120 = sext i32 %119 to i64
  %121 = mul i64 %120, 4
  %122 = add i64 %116, %121
  store i64 %122, ptr %24, align 8, !tbaa !11
  call void @llvm.lifetime.start.p0(i64 8, ptr %25) #2
  %123 = load i32, ptr %18, align 4, !tbaa !5
  %124 = load i32, ptr %20, align 4, !tbaa !5
  %125 = mul nsw i32 %123, %124
  %126 = sext i32 %125 to i64
  %127 = mul i64 %126, 1
  %128 = load i32, ptr %20, align 4, !tbaa !5
  %129 = load i32, ptr %14, align 4, !tbaa !5
  %130 = mul nsw i32 %128, %129
  %131 = sext i32 %130 to i64
  %132 = mul i64 %131, 1
  %133 = add i64 %127, %132
  %134 = load i32, ptr %18, align 4, !tbaa !5
  %135 = load i32, ptr %14, align 4, !tbaa !5
  %136 = mul nsw i32 %134, %135
  %137 = sext i32 %136 to i64
  %138 = mul i64 %137, 4
  %139 = add i64 %133, %138
  store i64 %139, ptr %25, align 8, !tbaa !11
  %140 = load i64, ptr %21, align 8, !tbaa !11
  %141 = load i64, ptr %22, align 8, !tbaa !11
  %142 = icmp ugt i64 %140, %141
  br i1 %142, label %143, label %145

143:                                              ; preds = %36
  %144 = load i64, ptr %21, align 8, !tbaa !11
  br label %147

145:                                              ; preds = %36
  %146 = load i64, ptr %22, align 8, !tbaa !11
  br label %147

147:                                              ; preds = %145, %143
  %148 = phi i64 [ %144, %143 ], [ %146, %145 ]
  store i64 %148, ptr %17, align 8, !tbaa !11
  %149 = load i64, ptr %17, align 8, !tbaa !11
  %150 = load i64, ptr %23, align 8, !tbaa !11
  %151 = icmp ugt i64 %149, %150
  br i1 %151, label %152, label %154

152:                                              ; preds = %147
  %153 = load i64, ptr %17, align 8, !tbaa !11
  br label %156

154:                                              ; preds = %147
  %155 = load i64, ptr %23, align 8, !tbaa !11
  br label %156

156:                                              ; preds = %154, %152
  %157 = phi i64 [ %153, %152 ], [ %155, %154 ]
  store i64 %157, ptr %17, align 8, !tbaa !11
  %158 = load i64, ptr %17, align 8, !tbaa !11
  %159 = load i64, ptr %24, align 8, !tbaa !11
  %160 = icmp ugt i64 %158, %159
  br i1 %160, label %161, label %163

161:                                              ; preds = %156
  %162 = load i64, ptr %17, align 8, !tbaa !11
  br label %165

163:                                              ; preds = %156
  %164 = load i64, ptr %24, align 8, !tbaa !11
  br label %165

165:                                              ; preds = %163, %161
  %166 = phi i64 [ %162, %161 ], [ %164, %163 ]
  store i64 %166, ptr %17, align 8, !tbaa !11
  %167 = load i64, ptr %17, align 8, !tbaa !11
  %168 = load i64, ptr %25, align 8, !tbaa !11
  %169 = icmp ugt i64 %167, %168
  br i1 %169, label %170, label %172

170:                                              ; preds = %165
  %171 = load i64, ptr %17, align 8, !tbaa !11
  br label %174

172:                                              ; preds = %165
  %173 = load i64, ptr %25, align 8, !tbaa !11
  br label %174

174:                                              ; preds = %172, %170
  %175 = phi i64 [ %171, %170 ], [ %173, %172 ]
  store i64 %175, ptr %17, align 8, !tbaa !11
  call void @llvm.lifetime.end.p0(i64 8, ptr %25) #2
  call void @llvm.lifetime.end.p0(i64 8, ptr %24) #2
  call void @llvm.lifetime.end.p0(i64 8, ptr %23) #2
  call void @llvm.lifetime.end.p0(i64 8, ptr %22) #2
  call void @llvm.lifetime.end.p0(i64 8, ptr %21) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %20) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %19) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %18) #2
  br label %303

176:                                              ; preds = %8
  call void @llvm.lifetime.start.p0(i64 8, ptr %26) #2
  %177 = load i32, ptr %9, align 4, !tbaa !5
  %178 = load i32, ptr %10, align 4, !tbaa !5
  %179 = mul nsw i32 %177, %178
  %180 = sext i32 %179 to i64
  store i64 %180, ptr %26, align 8, !tbaa !11
  call void @llvm.lifetime.start.p0(i64 8, ptr %27) #2
  %181 = load i32, ptr %11, align 4, !tbaa !5
  %182 = load i32, ptr %12, align 4, !tbaa !5
  %183 = mul nsw i32 %181, %182
  %184 = sext i32 %183 to i64
  store i64 %184, ptr %27, align 8, !tbaa !11
  call void @llvm.lifetime.start.p0(i64 8, ptr %28) #2
  %185 = load i64, ptr %27, align 8, !tbaa !11
  store i64 %185, ptr %28, align 8, !tbaa !11
  call void @llvm.lifetime.start.p0(i64 4, ptr %29) #2
  %186 = load i32, ptr %16, align 4, !tbaa !9
  %187 = icmp eq i32 %186, 0
  %188 = zext i1 %187 to i64
  %189 = select i1 %187, i64 4, i64 2
  %190 = trunc i64 %189 to i32
  store i32 %190, ptr %29, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 8, ptr %30) #2
  %191 = load i64, ptr %26, align 8, !tbaa !11
  %192 = load i64, ptr %28, align 8, !tbaa !11
  %193 = mul i64 %191, %192
  %194 = load i64, ptr %28, align 8, !tbaa !11
  %195 = load i64, ptr %27, align 8, !tbaa !11
  %196 = mul i64 %194, %195
  %197 = add i64 %193, %196
  %198 = load i64, ptr %26, align 8, !tbaa !11
  %199 = load i64, ptr %27, align 8, !tbaa !11
  %200 = mul i64 %198, %199
  %201 = add i64 %197, %200
  %202 = mul i64 3, %201
  %203 = load i32, ptr %29, align 4, !tbaa !5
  %204 = sext i32 %203 to i64
  %205 = mul i64 %202, %204
  store i64 %205, ptr %30, align 8, !tbaa !11
  call void @llvm.lifetime.start.p0(i64 8, ptr %31) #2
  %206 = load i32, ptr %9, align 4, !tbaa !5
  %207 = sext i32 %206 to i64
  %208 = load i32, ptr %11, align 4, !tbaa !5
  %209 = sext i32 %208 to i64
  %210 = mul i64 %207, %209
  %211 = load i32, ptr %10, align 4, !tbaa !5
  %212 = sext i32 %211 to i64
  %213 = load i32, ptr %10, align 4, !tbaa !5
  %214 = sext i32 %213 to i64
  %215 = mul i64 %212, %214
  %216 = load i32, ptr %10, align 4, !tbaa !5
  %217 = sext i32 %216 to i64
  %218 = load i32, ptr %12, align 4, !tbaa !5
  %219 = sext i32 %218 to i64
  %220 = mul i64 %217, %219
  %221 = add i64 %215, %220
  %222 = load i32, ptr %10, align 4, !tbaa !5
  %223 = sext i32 %222 to i64
  %224 = load i32, ptr %12, align 4, !tbaa !5
  %225 = sext i32 %224 to i64
  %226 = mul i64 %223, %225
  %227 = add i64 %221, %226
  %228 = mul i64 %210, %227
  %229 = load i32, ptr %29, align 4, !tbaa !5
  %230 = sext i32 %229 to i64
  %231 = mul i64 %228, %230
  store i64 %231, ptr %31, align 8, !tbaa !11
  call void @llvm.lifetime.start.p0(i64 8, ptr %32) #2
  %232 = load i64, ptr %26, align 8, !tbaa !11
  %233 = load i64, ptr %28, align 8, !tbaa !11
  %234 = mul i64 %232, %233
  %235 = load i64, ptr %28, align 8, !tbaa !11
  %236 = load i32, ptr %13, align 4, !tbaa !5
  %237 = sext i32 %236 to i64
  %238 = mul i64 %235, %237
  %239 = add i64 %234, %238
  %240 = load i64, ptr %26, align 8, !tbaa !11
  %241 = load i32, ptr %13, align 4, !tbaa !5
  %242 = sext i32 %241 to i64
  %243 = mul i64 %240, %242
  %244 = add i64 %239, %243
  %245 = load i32, ptr %29, align 4, !tbaa !5
  %246 = sext i32 %245 to i64
  %247 = mul i64 %244, %246
  store i64 %247, ptr %32, align 8, !tbaa !11
  call void @llvm.lifetime.start.p0(i64 8, ptr %33) #2
  %248 = load i64, ptr %26, align 8, !tbaa !11
  %249 = load i64, ptr %28, align 8, !tbaa !11
  %250 = mul i64 %248, %249
  %251 = load i64, ptr %28, align 8, !tbaa !11
  %252 = load i32, ptr %14, align 4, !tbaa !5
  %253 = sext i32 %252 to i64
  %254 = mul i64 %251, %253
  %255 = add i64 %250, %254
  %256 = load i64, ptr %26, align 8, !tbaa !11
  %257 = load i32, ptr %14, align 4, !tbaa !5
  %258 = sext i32 %257 to i64
  %259 = mul i64 %256, %258
  %260 = add i64 %255, %259
  %261 = load i32, ptr %29, align 4, !tbaa !5
  %262 = sext i32 %261 to i64
  %263 = mul i64 %260, %262
  store i64 %263, ptr %33, align 8, !tbaa !11
  %264 = load i64, ptr %30, align 8, !tbaa !11
  %265 = load i64, ptr %31, align 8, !tbaa !11
  %266 = icmp ugt i64 %264, %265
  br i1 %266, label %267, label %269

267:                                              ; preds = %176
  %268 = load i64, ptr %30, align 8, !tbaa !11
  br label %271

269:                                              ; preds = %176
  %270 = load i64, ptr %31, align 8, !tbaa !11
  br label %271

271:                                              ; preds = %269, %267
  %272 = phi i64 [ %268, %267 ], [ %270, %269 ]
  store i64 %272, ptr %17, align 8, !tbaa !11
  %273 = load i64, ptr %17, align 8, !tbaa !11
  %274 = load i64, ptr %32, align 8, !tbaa !11
  %275 = icmp ugt i64 %273, %274
  br i1 %275, label %276, label %278

276:                                              ; preds = %271
  %277 = load i64, ptr %17, align 8, !tbaa !11
  br label %280

278:                                              ; preds = %271
  %279 = load i64, ptr %32, align 8, !tbaa !11
  br label %280

280:                                              ; preds = %278, %276
  %281 = phi i64 [ %277, %276 ], [ %279, %278 ]
  store i64 %281, ptr %17, align 8, !tbaa !11
  %282 = load i64, ptr %17, align 8, !tbaa !11
  %283 = load i64, ptr %33, align 8, !tbaa !11
  %284 = icmp ugt i64 %282, %283
  br i1 %284, label %285, label %287

285:                                              ; preds = %280
  %286 = load i64, ptr %17, align 8, !tbaa !11
  br label %289

287:                                              ; preds = %280
  %288 = load i64, ptr %33, align 8, !tbaa !11
  br label %289

289:                                              ; preds = %287, %285
  %290 = phi i64 [ %286, %285 ], [ %288, %287 ]
  store i64 %290, ptr %17, align 8, !tbaa !11
  %291 = load i32, ptr %16, align 4, !tbaa !9
  %292 = icmp eq i32 %291, 1
  br i1 %292, label %296, label %293

293:                                              ; preds = %289
  %294 = load i32, ptr %16, align 4, !tbaa !9
  %295 = icmp eq i32 %294, 2
  br label %296

296:                                              ; preds = %293, %289
  %297 = phi i1 [ true, %289 ], [ %295, %293 ]
  %298 = zext i1 %297 to i64
  %299 = select i1 %297, i32 33554432, i32 0
  %300 = sext i32 %299 to i64
  %301 = load i64, ptr %17, align 8, !tbaa !11
  %302 = add i64 %301, %300
  store i64 %302, ptr %17, align 8, !tbaa !11
  call void @llvm.lifetime.end.p0(i64 8, ptr %33) #2
  call void @llvm.lifetime.end.p0(i64 8, ptr %32) #2
  call void @llvm.lifetime.end.p0(i64 8, ptr %31) #2
  call void @llvm.lifetime.end.p0(i64 8, ptr %30) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %29) #2
  call void @llvm.lifetime.end.p0(i64 8, ptr %28) #2
  call void @llvm.lifetime.end.p0(i64 8, ptr %27) #2
  call void @llvm.lifetime.end.p0(i64 8, ptr %26) #2
  br label %303

303:                                              ; preds = %296, %174
  %304 = load i64, ptr %17, align 8, !tbaa !11
  call void @llvm.lifetime.end.p0(i64 8, ptr %17) #2
  ret i64 %304
}

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { mustprogress nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"_ZTSN17fastertransformer14CublasDataTypeE", !7, i64 0}
!11 = !{!12, !12, i64 0}
!12 = !{!"long", !7, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nofree norecurse nosync nounwind willreturn memory(none) uwtable
define dso_local noundef i64 @_ZN17fastertransformer24calGemmTestBufSizeInByteEiiiiiiiNS_14CublasDataTypeE(i32 noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef %3, i32 noundef %4, i32 noundef %5, i32 noundef %6, i32 noundef %7) local_unnamed_addr #0 {
  %9 = icmp sgt i32 %6, 0
  %10 = mul nsw i32 %1, %0
  br i1 %9, label %11, label %53

11:                                               ; preds = %8
  %12 = mul nsw i32 %3, %2
  %13 = mul nsw i32 %12, %10
  %14 = sext i32 %13 to i64
  %15 = mul nsw i32 %12, %12
  %16 = zext nneg i32 %15 to i64
  %17 = add nsw i64 %14, %16
  %18 = shl nsw i64 %14, 2
  %19 = add nsw i64 %17, %18
  %20 = mul nsw i64 %19, 3
  %21 = mul nsw i32 %2, %0
  %22 = sext i32 %21 to i64
  %23 = mul nsw i32 %3, %1
  %24 = sext i32 %23 to i64
  %25 = shl nsw i64 %24, 1
  %26 = mul nsw i32 %1, %1
  %27 = zext nneg i32 %26 to i64
  %28 = shl nuw nsw i64 %27, 2
  %29 = add nsw i64 %25, %28
  %30 = mul i64 %29, %22
  %31 = add nsw i64 %24, %27
  %32 = shl nsw i64 %24, 2
  %33 = add nsw i64 %31, %32
  %34 = mul i64 %33, %22
  %35 = mul nsw i32 %12, %4
  %36 = sext i32 %35 to i64
  %37 = add nsw i64 %14, %36
  %38 = mul nsw i32 %10, %4
  %39 = sext i32 %38 to i64
  %40 = shl nsw i64 %39, 2
  %41 = add nsw i64 %37, %40
  %42 = mul nsw i32 %12, %5
  %43 = sext i32 %42 to i64
  %44 = add nsw i64 %43, %14
  %45 = mul nsw i32 %10, %5
  %46 = sext i32 %45 to i64
  %47 = shl nsw i64 %46, 2
  %48 = add nsw i64 %44, %47
  %49 = tail call i64 @llvm.umax.i64(i64 %20, i64 %30)
  %50 = tail call i64 @llvm.umax.i64(i64 %49, i64 %34)
  %51 = tail call i64 @llvm.umax.i64(i64 %50, i64 %41)
  %52 = tail call i64 @llvm.umax.i64(i64 %51, i64 %48)
  br label %91

53:                                               ; preds = %8
  %54 = sext i32 %10 to i64
  %55 = mul nsw i32 %3, %2
  %56 = sext i32 %55 to i64
  %57 = icmp eq i32 %7, 0
  %reass.add = shl nsw i64 %54, 1
  %58 = add nsw i64 %reass.add, %56
  %59 = mul nsw i64 %56, 3
  %60 = mul i64 %59, %58
  %61 = select i1 %57, i64 2, i64 1
  %62 = shl i64 %60, %61
  %63 = sext i32 %0 to i64
  %64 = sext i32 %2 to i64
  %65 = sext i32 %1 to i64
  %66 = sext i32 %3 to i64
  %reass.add108 = shl nsw i64 %66, 1
  %67 = add nsw i64 %reass.add108, %65
  %68 = mul nsw i64 %65, %63
  %69 = mul i64 %68, %64
  %70 = mul i64 %69, %67
  %71 = shl i64 %70, %61
  %72 = sext i32 %4 to i64
  %73 = add nsw i64 %72, %54
  %74 = mul i64 %73, %56
  %75 = mul nsw i64 %72, %54
  %76 = add i64 %74, %75
  %77 = shl i64 %76, %61
  %78 = sext i32 %5 to i64
  %79 = add nsw i64 %78, %54
  %80 = mul i64 %79, %56
  %81 = mul nsw i64 %78, %54
  %82 = add i64 %80, %81
  %83 = shl i64 %82, %61
  %84 = tail call i64 @llvm.umax.i64(i64 %62, i64 %71)
  %85 = tail call i64 @llvm.umax.i64(i64 %84, i64 %77)
  %86 = tail call i64 @llvm.umax.i64(i64 %85, i64 %83)
  %87 = add i32 %7, -1
  %88 = icmp ult i32 %87, 2
  %89 = select i1 %88, i64 33554432, i64 0
  %90 = add i64 %86, %89
  br label %91

91:                                               ; preds = %53, %11
  %.0 = phi i64 [ %52, %11 ], [ %90, %53 ]
  ret i64 %.0
}

; Function Attrs: nocallback nofree nosync nounwind speculatable willreturn memory(none)
declare i64 @llvm.umax.i64(i64, i64) #1

attributes #0 = { mustprogress nofree norecurse nosync nounwind willreturn memory(none) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind speculatable willreturn memory(none) }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}


; Effective O3 passes: EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass