; LLVM IR from fast-pack/SIMDCompressionAndIntersection :: src/bitpacking.ll/ZN18SIMDCompressionLib11 (fastpack7EPKjPj)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nounwind uwtable
define dso_local void @_ZN18SIMDCompressionLib11__fastpack7EPKjPj(ptr noalias noundef %0, ptr noalias noundef %1) #0 {
  %3 = alloca ptr, align 8
  %4 = alloca ptr, align 8
  store ptr %0, ptr %3, align 8, !tbaa !5
  store ptr %1, ptr %4, align 8, !tbaa !5
  %5 = load ptr, ptr %3, align 8, !tbaa !5
  %6 = load i32, ptr %5, align 4, !tbaa !9
  %7 = urem i32 %6, 128
  %8 = load ptr, ptr %4, align 8, !tbaa !5
  store i32 %7, ptr %8, align 4, !tbaa !9
  %9 = load ptr, ptr %3, align 8, !tbaa !5
  %10 = getelementptr inbounds i32, ptr %9, i32 1
  store ptr %10, ptr %3, align 8, !tbaa !5
  %11 = load ptr, ptr %3, align 8, !tbaa !5
  %12 = load i32, ptr %11, align 4, !tbaa !9
  %13 = urem i32 %12, 128
  %14 = shl i32 %13, 7
  %15 = load ptr, ptr %4, align 8, !tbaa !5
  %16 = load i32, ptr %15, align 4, !tbaa !9
  %17 = or i32 %16, %14
  store i32 %17, ptr %15, align 4, !tbaa !9
  %18 = load ptr, ptr %3, align 8, !tbaa !5
  %19 = getelementptr inbounds i32, ptr %18, i32 1
  store ptr %19, ptr %3, align 8, !tbaa !5
  %20 = load ptr, ptr %3, align 8, !tbaa !5
  %21 = load i32, ptr %20, align 4, !tbaa !9
  %22 = urem i32 %21, 128
  %23 = shl i32 %22, 14
  %24 = load ptr, ptr %4, align 8, !tbaa !5
  %25 = load i32, ptr %24, align 4, !tbaa !9
  %26 = or i32 %25, %23
  store i32 %26, ptr %24, align 4, !tbaa !9
  %27 = load ptr, ptr %3, align 8, !tbaa !5
  %28 = getelementptr inbounds i32, ptr %27, i32 1
  store ptr %28, ptr %3, align 8, !tbaa !5
  %29 = load ptr, ptr %3, align 8, !tbaa !5
  %30 = load i32, ptr %29, align 4, !tbaa !9
  %31 = urem i32 %30, 128
  %32 = shl i32 %31, 21
  %33 = load ptr, ptr %4, align 8, !tbaa !5
  %34 = load i32, ptr %33, align 4, !tbaa !9
  %35 = or i32 %34, %32
  store i32 %35, ptr %33, align 4, !tbaa !9
  %36 = load ptr, ptr %3, align 8, !tbaa !5
  %37 = getelementptr inbounds i32, ptr %36, i32 1
  store ptr %37, ptr %3, align 8, !tbaa !5
  %38 = load ptr, ptr %3, align 8, !tbaa !5
  %39 = load i32, ptr %38, align 4, !tbaa !9
  %40 = shl i32 %39, 28
  %41 = load ptr, ptr %4, align 8, !tbaa !5
  %42 = load i32, ptr %41, align 4, !tbaa !9
  %43 = or i32 %42, %40
  store i32 %43, ptr %41, align 4, !tbaa !9
  %44 = load ptr, ptr %4, align 8, !tbaa !5
  %45 = getelementptr inbounds i32, ptr %44, i32 1
  store ptr %45, ptr %4, align 8, !tbaa !5
  %46 = load ptr, ptr %3, align 8, !tbaa !5
  %47 = load i32, ptr %46, align 4, !tbaa !9
  %48 = urem i32 %47, 128
  %49 = lshr i32 %48, 4
  %50 = load ptr, ptr %4, align 8, !tbaa !5
  store i32 %49, ptr %50, align 4, !tbaa !9
  %51 = load ptr, ptr %3, align 8, !tbaa !5
  %52 = getelementptr inbounds i32, ptr %51, i32 1
  store ptr %52, ptr %3, align 8, !tbaa !5
  %53 = load ptr, ptr %3, align 8, !tbaa !5
  %54 = load i32, ptr %53, align 4, !tbaa !9
  %55 = urem i32 %54, 128
  %56 = shl i32 %55, 3
  %57 = load ptr, ptr %4, align 8, !tbaa !5
  %58 = load i32, ptr %57, align 4, !tbaa !9
  %59 = or i32 %58, %56
  store i32 %59, ptr %57, align 4, !tbaa !9
  %60 = load ptr, ptr %3, align 8, !tbaa !5
  %61 = getelementptr inbounds i32, ptr %60, i32 1
  store ptr %61, ptr %3, align 8, !tbaa !5
  %62 = load ptr, ptr %3, align 8, !tbaa !5
  %63 = load i32, ptr %62, align 4, !tbaa !9
  %64 = urem i32 %63, 128
  %65 = shl i32 %64, 10
  %66 = load ptr, ptr %4, align 8, !tbaa !5
  %67 = load i32, ptr %66, align 4, !tbaa !9
  %68 = or i32 %67, %65
  store i32 %68, ptr %66, align 4, !tbaa !9
  %69 = load ptr, ptr %3, align 8, !tbaa !5
  %70 = getelementptr inbounds i32, ptr %69, i32 1
  store ptr %70, ptr %3, align 8, !tbaa !5
  %71 = load ptr, ptr %3, align 8, !tbaa !5
  %72 = load i32, ptr %71, align 4, !tbaa !9
  %73 = urem i32 %72, 128
  %74 = shl i32 %73, 17
  %75 = load ptr, ptr %4, align 8, !tbaa !5
  %76 = load i32, ptr %75, align 4, !tbaa !9
  %77 = or i32 %76, %74
  store i32 %77, ptr %75, align 4, !tbaa !9
  %78 = load ptr, ptr %3, align 8, !tbaa !5
  %79 = getelementptr inbounds i32, ptr %78, i32 1
  store ptr %79, ptr %3, align 8, !tbaa !5
  %80 = load ptr, ptr %3, align 8, !tbaa !5
  %81 = load i32, ptr %80, align 4, !tbaa !9
  %82 = urem i32 %81, 128
  %83 = shl i32 %82, 24
  %84 = load ptr, ptr %4, align 8, !tbaa !5
  %85 = load i32, ptr %84, align 4, !tbaa !9
  %86 = or i32 %85, %83
  store i32 %86, ptr %84, align 4, !tbaa !9
  %87 = load ptr, ptr %3, align 8, !tbaa !5
  %88 = getelementptr inbounds i32, ptr %87, i32 1
  store ptr %88, ptr %3, align 8, !tbaa !5
  %89 = load ptr, ptr %3, align 8, !tbaa !5
  %90 = load i32, ptr %89, align 4, !tbaa !9
  %91 = shl i32 %90, 31
  %92 = load ptr, ptr %4, align 8, !tbaa !5
  %93 = load i32, ptr %92, align 4, !tbaa !9
  %94 = or i32 %93, %91
  store i32 %94, ptr %92, align 4, !tbaa !9
  %95 = load ptr, ptr %4, align 8, !tbaa !5
  %96 = getelementptr inbounds i32, ptr %95, i32 1
  store ptr %96, ptr %4, align 8, !tbaa !5
  %97 = load ptr, ptr %3, align 8, !tbaa !5
  %98 = load i32, ptr %97, align 4, !tbaa !9
  %99 = urem i32 %98, 128
  %100 = lshr i32 %99, 1
  %101 = load ptr, ptr %4, align 8, !tbaa !5
  store i32 %100, ptr %101, align 4, !tbaa !9
  %102 = load ptr, ptr %3, align 8, !tbaa !5
  %103 = getelementptr inbounds i32, ptr %102, i32 1
  store ptr %103, ptr %3, align 8, !tbaa !5
  %104 = load ptr, ptr %3, align 8, !tbaa !5
  %105 = load i32, ptr %104, align 4, !tbaa !9
  %106 = urem i32 %105, 128
  %107 = shl i32 %106, 6
  %108 = load ptr, ptr %4, align 8, !tbaa !5
  %109 = load i32, ptr %108, align 4, !tbaa !9
  %110 = or i32 %109, %107
  store i32 %110, ptr %108, align 4, !tbaa !9
  %111 = load ptr, ptr %3, align 8, !tbaa !5
  %112 = getelementptr inbounds i32, ptr %111, i32 1
  store ptr %112, ptr %3, align 8, !tbaa !5
  %113 = load ptr, ptr %3, align 8, !tbaa !5
  %114 = load i32, ptr %113, align 4, !tbaa !9
  %115 = urem i32 %114, 128
  %116 = shl i32 %115, 13
  %117 = load ptr, ptr %4, align 8, !tbaa !5
  %118 = load i32, ptr %117, align 4, !tbaa !9
  %119 = or i32 %118, %116
  store i32 %119, ptr %117, align 4, !tbaa !9
  %120 = load ptr, ptr %3, align 8, !tbaa !5
  %121 = getelementptr inbounds i32, ptr %120, i32 1
  store ptr %121, ptr %3, align 8, !tbaa !5
  %122 = load ptr, ptr %3, align 8, !tbaa !5
  %123 = load i32, ptr %122, align 4, !tbaa !9
  %124 = urem i32 %123, 128
  %125 = shl i32 %124, 20
  %126 = load ptr, ptr %4, align 8, !tbaa !5
  %127 = load i32, ptr %126, align 4, !tbaa !9
  %128 = or i32 %127, %125
  store i32 %128, ptr %126, align 4, !tbaa !9
  %129 = load ptr, ptr %3, align 8, !tbaa !5
  %130 = getelementptr inbounds i32, ptr %129, i32 1
  store ptr %130, ptr %3, align 8, !tbaa !5
  %131 = load ptr, ptr %3, align 8, !tbaa !5
  %132 = load i32, ptr %131, align 4, !tbaa !9
  %133 = shl i32 %132, 27
  %134 = load ptr, ptr %4, align 8, !tbaa !5
  %135 = load i32, ptr %134, align 4, !tbaa !9
  %136 = or i32 %135, %133
  store i32 %136, ptr %134, align 4, !tbaa !9
  %137 = load ptr, ptr %4, align 8, !tbaa !5
  %138 = getelementptr inbounds i32, ptr %137, i32 1
  store ptr %138, ptr %4, align 8, !tbaa !5
  %139 = load ptr, ptr %3, align 8, !tbaa !5
  %140 = load i32, ptr %139, align 4, !tbaa !9
  %141 = urem i32 %140, 128
  %142 = lshr i32 %141, 5
  %143 = load ptr, ptr %4, align 8, !tbaa !5
  store i32 %142, ptr %143, align 4, !tbaa !9
  %144 = load ptr, ptr %3, align 8, !tbaa !5
  %145 = getelementptr inbounds i32, ptr %144, i32 1
  store ptr %145, ptr %3, align 8, !tbaa !5
  %146 = load ptr, ptr %3, align 8, !tbaa !5
  %147 = load i32, ptr %146, align 4, !tbaa !9
  %148 = urem i32 %147, 128
  %149 = shl i32 %148, 2
  %150 = load ptr, ptr %4, align 8, !tbaa !5
  %151 = load i32, ptr %150, align 4, !tbaa !9
  %152 = or i32 %151, %149
  store i32 %152, ptr %150, align 4, !tbaa !9
  %153 = load ptr, ptr %3, align 8, !tbaa !5
  %154 = getelementptr inbounds i32, ptr %153, i32 1
  store ptr %154, ptr %3, align 8, !tbaa !5
  %155 = load ptr, ptr %3, align 8, !tbaa !5
  %156 = load i32, ptr %155, align 4, !tbaa !9
  %157 = urem i32 %156, 128
  %158 = shl i32 %157, 9
  %159 = load ptr, ptr %4, align 8, !tbaa !5
  %160 = load i32, ptr %159, align 4, !tbaa !9
  %161 = or i32 %160, %158
  store i32 %161, ptr %159, align 4, !tbaa !9
  %162 = load ptr, ptr %3, align 8, !tbaa !5
  %163 = getelementptr inbounds i32, ptr %162, i32 1
  store ptr %163, ptr %3, align 8, !tbaa !5
  %164 = load ptr, ptr %3, align 8, !tbaa !5
  %165 = load i32, ptr %164, align 4, !tbaa !9
  %166 = urem i32 %165, 128
  %167 = shl i32 %166, 16
  %168 = load ptr, ptr %4, align 8, !tbaa !5
  %169 = load i32, ptr %168, align 4, !tbaa !9
  %170 = or i32 %169, %167
  store i32 %170, ptr %168, align 4, !tbaa !9
  %171 = load ptr, ptr %3, align 8, !tbaa !5
  %172 = getelementptr inbounds i32, ptr %171, i32 1
  store ptr %172, ptr %3, align 8, !tbaa !5
  %173 = load ptr, ptr %3, align 8, !tbaa !5
  %174 = load i32, ptr %173, align 4, !tbaa !9
  %175 = urem i32 %174, 128
  %176 = shl i32 %175, 23
  %177 = load ptr, ptr %4, align 8, !tbaa !5
  %178 = load i32, ptr %177, align 4, !tbaa !9
  %179 = or i32 %178, %176
  store i32 %179, ptr %177, align 4, !tbaa !9
  %180 = load ptr, ptr %3, align 8, !tbaa !5
  %181 = getelementptr inbounds i32, ptr %180, i32 1
  store ptr %181, ptr %3, align 8, !tbaa !5
  %182 = load ptr, ptr %3, align 8, !tbaa !5
  %183 = load i32, ptr %182, align 4, !tbaa !9
  %184 = shl i32 %183, 30
  %185 = load ptr, ptr %4, align 8, !tbaa !5
  %186 = load i32, ptr %185, align 4, !tbaa !9
  %187 = or i32 %186, %184
  store i32 %187, ptr %185, align 4, !tbaa !9
  %188 = load ptr, ptr %4, align 8, !tbaa !5
  %189 = getelementptr inbounds i32, ptr %188, i32 1
  store ptr %189, ptr %4, align 8, !tbaa !5
  %190 = load ptr, ptr %3, align 8, !tbaa !5
  %191 = load i32, ptr %190, align 4, !tbaa !9
  %192 = urem i32 %191, 128
  %193 = lshr i32 %192, 2
  %194 = load ptr, ptr %4, align 8, !tbaa !5
  store i32 %193, ptr %194, align 4, !tbaa !9
  %195 = load ptr, ptr %3, align 8, !tbaa !5
  %196 = getelementptr inbounds i32, ptr %195, i32 1
  store ptr %196, ptr %3, align 8, !tbaa !5
  %197 = load ptr, ptr %3, align 8, !tbaa !5
  %198 = load i32, ptr %197, align 4, !tbaa !9
  %199 = urem i32 %198, 128
  %200 = shl i32 %199, 5
  %201 = load ptr, ptr %4, align 8, !tbaa !5
  %202 = load i32, ptr %201, align 4, !tbaa !9
  %203 = or i32 %202, %200
  store i32 %203, ptr %201, align 4, !tbaa !9
  %204 = load ptr, ptr %3, align 8, !tbaa !5
  %205 = getelementptr inbounds i32, ptr %204, i32 1
  store ptr %205, ptr %3, align 8, !tbaa !5
  %206 = load ptr, ptr %3, align 8, !tbaa !5
  %207 = load i32, ptr %206, align 4, !tbaa !9
  %208 = urem i32 %207, 128
  %209 = shl i32 %208, 12
  %210 = load ptr, ptr %4, align 8, !tbaa !5
  %211 = load i32, ptr %210, align 4, !tbaa !9
  %212 = or i32 %211, %209
  store i32 %212, ptr %210, align 4, !tbaa !9
  %213 = load ptr, ptr %3, align 8, !tbaa !5
  %214 = getelementptr inbounds i32, ptr %213, i32 1
  store ptr %214, ptr %3, align 8, !tbaa !5
  %215 = load ptr, ptr %3, align 8, !tbaa !5
  %216 = load i32, ptr %215, align 4, !tbaa !9
  %217 = urem i32 %216, 128
  %218 = shl i32 %217, 19
  %219 = load ptr, ptr %4, align 8, !tbaa !5
  %220 = load i32, ptr %219, align 4, !tbaa !9
  %221 = or i32 %220, %218
  store i32 %221, ptr %219, align 4, !tbaa !9
  %222 = load ptr, ptr %3, align 8, !tbaa !5
  %223 = getelementptr inbounds i32, ptr %222, i32 1
  store ptr %223, ptr %3, align 8, !tbaa !5
  %224 = load ptr, ptr %3, align 8, !tbaa !5
  %225 = load i32, ptr %224, align 4, !tbaa !9
  %226 = shl i32 %225, 26
  %227 = load ptr, ptr %4, align 8, !tbaa !5
  %228 = load i32, ptr %227, align 4, !tbaa !9
  %229 = or i32 %228, %226
  store i32 %229, ptr %227, align 4, !tbaa !9
  %230 = load ptr, ptr %4, align 8, !tbaa !5
  %231 = getelementptr inbounds i32, ptr %230, i32 1
  store ptr %231, ptr %4, align 8, !tbaa !5
  %232 = load ptr, ptr %3, align 8, !tbaa !5
  %233 = load i32, ptr %232, align 4, !tbaa !9
  %234 = urem i32 %233, 128
  %235 = lshr i32 %234, 6
  %236 = load ptr, ptr %4, align 8, !tbaa !5
  store i32 %235, ptr %236, align 4, !tbaa !9
  %237 = load ptr, ptr %3, align 8, !tbaa !5
  %238 = getelementptr inbounds i32, ptr %237, i32 1
  store ptr %238, ptr %3, align 8, !tbaa !5
  %239 = load ptr, ptr %3, align 8, !tbaa !5
  %240 = load i32, ptr %239, align 4, !tbaa !9
  %241 = urem i32 %240, 128
  %242 = shl i32 %241, 1
  %243 = load ptr, ptr %4, align 8, !tbaa !5
  %244 = load i32, ptr %243, align 4, !tbaa !9
  %245 = or i32 %244, %242
  store i32 %245, ptr %243, align 4, !tbaa !9
  %246 = load ptr, ptr %3, align 8, !tbaa !5
  %247 = getelementptr inbounds i32, ptr %246, i32 1
  store ptr %247, ptr %3, align 8, !tbaa !5
  %248 = load ptr, ptr %3, align 8, !tbaa !5
  %249 = load i32, ptr %248, align 4, !tbaa !9
  %250 = urem i32 %249, 128
  %251 = shl i32 %250, 8
  %252 = load ptr, ptr %4, align 8, !tbaa !5
  %253 = load i32, ptr %252, align 4, !tbaa !9
  %254 = or i32 %253, %251
  store i32 %254, ptr %252, align 4, !tbaa !9
  %255 = load ptr, ptr %3, align 8, !tbaa !5
  %256 = getelementptr inbounds i32, ptr %255, i32 1
  store ptr %256, ptr %3, align 8, !tbaa !5
  %257 = load ptr, ptr %3, align 8, !tbaa !5
  %258 = load i32, ptr %257, align 4, !tbaa !9
  %259 = urem i32 %258, 128
  %260 = shl i32 %259, 15
  %261 = load ptr, ptr %4, align 8, !tbaa !5
  %262 = load i32, ptr %261, align 4, !tbaa !9
  %263 = or i32 %262, %260
  store i32 %263, ptr %261, align 4, !tbaa !9
  %264 = load ptr, ptr %3, align 8, !tbaa !5
  %265 = getelementptr inbounds i32, ptr %264, i32 1
  store ptr %265, ptr %3, align 8, !tbaa !5
  %266 = load ptr, ptr %3, align 8, !tbaa !5
  %267 = load i32, ptr %266, align 4, !tbaa !9
  %268 = urem i32 %267, 128
  %269 = shl i32 %268, 22
  %270 = load ptr, ptr %4, align 8, !tbaa !5
  %271 = load i32, ptr %270, align 4, !tbaa !9
  %272 = or i32 %271, %269
  store i32 %272, ptr %270, align 4, !tbaa !9
  %273 = load ptr, ptr %3, align 8, !tbaa !5
  %274 = getelementptr inbounds i32, ptr %273, i32 1
  store ptr %274, ptr %3, align 8, !tbaa !5
  %275 = load ptr, ptr %3, align 8, !tbaa !5
  %276 = load i32, ptr %275, align 4, !tbaa !9
  %277 = shl i32 %276, 29
  %278 = load ptr, ptr %4, align 8, !tbaa !5
  %279 = load i32, ptr %278, align 4, !tbaa !9
  %280 = or i32 %279, %277
  store i32 %280, ptr %278, align 4, !tbaa !9
  %281 = load ptr, ptr %4, align 8, !tbaa !5
  %282 = getelementptr inbounds i32, ptr %281, i32 1
  store ptr %282, ptr %4, align 8, !tbaa !5
  %283 = load ptr, ptr %3, align 8, !tbaa !5
  %284 = load i32, ptr %283, align 4, !tbaa !9
  %285 = urem i32 %284, 128
  %286 = lshr i32 %285, 3
  %287 = load ptr, ptr %4, align 8, !tbaa !5
  store i32 %286, ptr %287, align 4, !tbaa !9
  %288 = load ptr, ptr %3, align 8, !tbaa !5
  %289 = getelementptr inbounds i32, ptr %288, i32 1
  store ptr %289, ptr %3, align 8, !tbaa !5
  %290 = load ptr, ptr %3, align 8, !tbaa !5
  %291 = load i32, ptr %290, align 4, !tbaa !9
  %292 = urem i32 %291, 128
  %293 = shl i32 %292, 4
  %294 = load ptr, ptr %4, align 8, !tbaa !5
  %295 = load i32, ptr %294, align 4, !tbaa !9
  %296 = or i32 %295, %293
  store i32 %296, ptr %294, align 4, !tbaa !9
  %297 = load ptr, ptr %3, align 8, !tbaa !5
  %298 = getelementptr inbounds i32, ptr %297, i32 1
  store ptr %298, ptr %3, align 8, !tbaa !5
  %299 = load ptr, ptr %3, align 8, !tbaa !5
  %300 = load i32, ptr %299, align 4, !tbaa !9
  %301 = urem i32 %300, 128
  %302 = shl i32 %301, 11
  %303 = load ptr, ptr %4, align 8, !tbaa !5
  %304 = load i32, ptr %303, align 4, !tbaa !9
  %305 = or i32 %304, %302
  store i32 %305, ptr %303, align 4, !tbaa !9
  %306 = load ptr, ptr %3, align 8, !tbaa !5
  %307 = getelementptr inbounds i32, ptr %306, i32 1
  store ptr %307, ptr %3, align 8, !tbaa !5
  %308 = load ptr, ptr %3, align 8, !tbaa !5
  %309 = load i32, ptr %308, align 4, !tbaa !9
  %310 = urem i32 %309, 128
  %311 = shl i32 %310, 18
  %312 = load ptr, ptr %4, align 8, !tbaa !5
  %313 = load i32, ptr %312, align 4, !tbaa !9
  %314 = or i32 %313, %311
  store i32 %314, ptr %312, align 4, !tbaa !9
  %315 = load ptr, ptr %3, align 8, !tbaa !5
  %316 = getelementptr inbounds i32, ptr %315, i32 1
  store ptr %316, ptr %3, align 8, !tbaa !5
  %317 = load ptr, ptr %3, align 8, !tbaa !5
  %318 = load i32, ptr %317, align 4, !tbaa !9
  %319 = shl i32 %318, 25
  %320 = load ptr, ptr %4, align 8, !tbaa !5
  %321 = load i32, ptr %320, align 4, !tbaa !9
  %322 = or i32 %321, %319
  store i32 %322, ptr %320, align 4, !tbaa !9
  ret void
}

attributes #0 = { mustprogress nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nofree norecurse nosync nounwind willreturn memory(argmem: readwrite) uwtable
define dso_local void @_ZN18SIMDCompressionLib11__fastpack7EPKjPj(ptr noalias nocapture noundef readonly %0, ptr noalias nocapture noundef writeonly %1) local_unnamed_addr #0 {
  %3 = load i32, ptr %0, align 4, !tbaa !5
  %4 = and i32 %3, 127
  %5 = getelementptr inbounds i8, ptr %0, i64 4
  %6 = load i32, ptr %5, align 4, !tbaa !5
  %7 = shl i32 %6, 7
  %8 = and i32 %7, 16256
  %9 = or disjoint i32 %8, %4
  %10 = getelementptr inbounds i8, ptr %0, i64 8
  %11 = load i32, ptr %10, align 4, !tbaa !5
  %12 = shl i32 %11, 14
  %13 = and i32 %12, 2080768
  %14 = or disjoint i32 %13, %9
  %15 = getelementptr inbounds i8, ptr %0, i64 12
  %16 = load i32, ptr %15, align 4, !tbaa !5
  %17 = shl i32 %16, 21
  %18 = and i32 %17, 266338304
  %19 = or disjoint i32 %18, %14
  %20 = getelementptr inbounds i8, ptr %0, i64 16
  %21 = load i32, ptr %20, align 4, !tbaa !5
  %22 = shl i32 %21, 28
  %23 = or disjoint i32 %19, %22
  store i32 %23, ptr %1, align 4, !tbaa !5
  %24 = getelementptr inbounds i8, ptr %1, i64 4
  %25 = lshr i32 %21, 4
  %26 = and i32 %25, 7
  %27 = getelementptr inbounds i8, ptr %0, i64 20
  %28 = load i32, ptr %27, align 4, !tbaa !5
  %29 = shl i32 %28, 3
  %30 = and i32 %29, 1016
  %31 = or disjoint i32 %30, %26
  %32 = getelementptr inbounds i8, ptr %0, i64 24
  %33 = load i32, ptr %32, align 4, !tbaa !5
  %34 = shl i32 %33, 10
  %35 = and i32 %34, 130048
  %36 = or disjoint i32 %35, %31
  %37 = getelementptr inbounds i8, ptr %0, i64 28
  %38 = load i32, ptr %37, align 4, !tbaa !5
  %39 = shl i32 %38, 17
  %40 = and i32 %39, 16646144
  %41 = or disjoint i32 %40, %36
  %42 = getelementptr inbounds i8, ptr %0, i64 32
  %43 = load i32, ptr %42, align 4, !tbaa !5
  %44 = shl i32 %43, 24
  %45 = and i32 %44, 2130706432
  %46 = or disjoint i32 %45, %41
  %47 = getelementptr inbounds i8, ptr %0, i64 36
  %48 = load i32, ptr %47, align 4, !tbaa !5
  %49 = shl i32 %48, 31
  %50 = or disjoint i32 %46, %49
  store i32 %50, ptr %24, align 4, !tbaa !5
  %51 = getelementptr inbounds i8, ptr %1, i64 8
  %52 = lshr i32 %48, 1
  %53 = and i32 %52, 63
  %54 = getelementptr inbounds i8, ptr %0, i64 40
  %55 = load i32, ptr %54, align 4, !tbaa !5
  %56 = shl i32 %55, 6
  %57 = and i32 %56, 8128
  %58 = or disjoint i32 %57, %53
  %59 = getelementptr inbounds i8, ptr %0, i64 44
  %60 = load i32, ptr %59, align 4, !tbaa !5
  %61 = shl i32 %60, 13
  %62 = and i32 %61, 1040384
  %63 = or disjoint i32 %62, %58
  %64 = getelementptr inbounds i8, ptr %0, i64 48
  %65 = load i32, ptr %64, align 4, !tbaa !5
  %66 = shl i32 %65, 20
  %67 = and i32 %66, 133169152
  %68 = or disjoint i32 %67, %63
  %69 = getelementptr inbounds i8, ptr %0, i64 52
  %70 = load i32, ptr %69, align 4, !tbaa !5
  %71 = shl i32 %70, 27
  %72 = or disjoint i32 %68, %71
  store i32 %72, ptr %51, align 4, !tbaa !5
  %73 = getelementptr inbounds i8, ptr %1, i64 12
  %74 = lshr i32 %70, 5
  %75 = and i32 %74, 3
  %76 = getelementptr inbounds i8, ptr %0, i64 56
  %77 = load i32, ptr %76, align 4, !tbaa !5
  %78 = shl i32 %77, 2
  %79 = and i32 %78, 508
  %80 = or disjoint i32 %79, %75
  %81 = getelementptr inbounds i8, ptr %0, i64 60
  %82 = load i32, ptr %81, align 4, !tbaa !5
  %83 = shl i32 %82, 9
  %84 = and i32 %83, 65024
  %85 = or disjoint i32 %84, %80
  %86 = getelementptr inbounds i8, ptr %0, i64 64
  %87 = load i32, ptr %86, align 4, !tbaa !5
  %88 = shl i32 %87, 16
  %89 = and i32 %88, 8323072
  %90 = or disjoint i32 %89, %85
  %91 = getelementptr inbounds i8, ptr %0, i64 68
  %92 = load i32, ptr %91, align 4, !tbaa !5
  %93 = shl i32 %92, 23
  %94 = and i32 %93, 1065353216
  %95 = or disjoint i32 %94, %90
  %96 = getelementptr inbounds i8, ptr %0, i64 72
  %97 = load i32, ptr %96, align 4, !tbaa !5
  %98 = shl i32 %97, 30
  %99 = or disjoint i32 %95, %98
  store i32 %99, ptr %73, align 4, !tbaa !5
  %100 = getelementptr inbounds i8, ptr %1, i64 16
  %101 = lshr i32 %97, 2
  %102 = and i32 %101, 31
  %103 = getelementptr inbounds i8, ptr %0, i64 76
  %104 = load i32, ptr %103, align 4, !tbaa !5
  %105 = shl i32 %104, 5
  %106 = and i32 %105, 4064
  %107 = or disjoint i32 %106, %102
  %108 = getelementptr inbounds i8, ptr %0, i64 80
  %109 = load i32, ptr %108, align 4, !tbaa !5
  %110 = shl i32 %109, 12
  %111 = and i32 %110, 520192
  %112 = or disjoint i32 %111, %107
  %113 = getelementptr inbounds i8, ptr %0, i64 84
  %114 = load i32, ptr %113, align 4, !tbaa !5
  %115 = shl i32 %114, 19
  %116 = and i32 %115, 66584576
  %117 = or disjoint i32 %116, %112
  %118 = getelementptr inbounds i8, ptr %0, i64 88
  %119 = load i32, ptr %118, align 4, !tbaa !5
  %120 = shl i32 %119, 26
  %121 = or disjoint i32 %117, %120
  store i32 %121, ptr %100, align 4, !tbaa !5
  %122 = getelementptr inbounds i8, ptr %1, i64 20
  %123 = lshr i32 %119, 6
  %124 = and i32 %123, 1
  %125 = getelementptr inbounds i8, ptr %0, i64 92
  %126 = load i32, ptr %125, align 4, !tbaa !5
  %127 = shl i32 %126, 1
  %128 = and i32 %127, 254
  %129 = or disjoint i32 %128, %124
  %130 = getelementptr inbounds i8, ptr %0, i64 96
  %131 = load i32, ptr %130, align 4, !tbaa !5
  %132 = shl i32 %131, 8
  %133 = and i32 %132, 32512
  %134 = or disjoint i32 %133, %129
  %135 = getelementptr inbounds i8, ptr %0, i64 100
  %136 = load i32, ptr %135, align 4, !tbaa !5
  %137 = shl i32 %136, 15
  %138 = and i32 %137, 4161536
  %139 = or disjoint i32 %138, %134
  %140 = getelementptr inbounds i8, ptr %0, i64 104
  %141 = load i32, ptr %140, align 4, !tbaa !5
  %142 = shl i32 %141, 22
  %143 = and i32 %142, 532676608
  %144 = or disjoint i32 %143, %139
  %145 = getelementptr inbounds i8, ptr %0, i64 108
  %146 = load i32, ptr %145, align 4, !tbaa !5
  %147 = shl i32 %146, 29
  %148 = or disjoint i32 %144, %147
  store i32 %148, ptr %122, align 4, !tbaa !5
  %149 = getelementptr inbounds i8, ptr %1, i64 24
  %150 = lshr i32 %146, 3
  %151 = and i32 %150, 15
  %152 = getelementptr inbounds i8, ptr %0, i64 112
  %153 = load i32, ptr %152, align 4, !tbaa !5
  %154 = shl i32 %153, 4
  %155 = and i32 %154, 2032
  %156 = or disjoint i32 %155, %151
  %157 = getelementptr inbounds i8, ptr %0, i64 116
  %158 = load i32, ptr %157, align 4, !tbaa !5
  %159 = shl i32 %158, 11
  %160 = and i32 %159, 260096
  %161 = or disjoint i32 %160, %156
  %162 = getelementptr inbounds i8, ptr %0, i64 120
  %163 = load i32, ptr %162, align 4, !tbaa !5
  %164 = shl i32 %163, 18
  %165 = and i32 %164, 33292288
  %166 = or disjoint i32 %165, %161
  %167 = getelementptr inbounds i8, ptr %0, i64 124
  %168 = load i32, ptr %167, align 4, !tbaa !5
  %169 = shl i32 %168, 25
  %170 = or disjoint i32 %166, %169
  store i32 %170, ptr %149, align 4, !tbaa !5
  ret void
}

attributes #0 = { mustprogress nofree norecurse nosync nounwind willreturn memory(argmem: readwrite) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C++ TBAA"}


; Effective O3 passes: DSEPass,EarlyCSEPass,GlobalOptPass,IPSCCPPass,InstCombinePass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass