; LLVM IR from fast-pack/SIMDCompressionAndIntersection :: src/bitpacking.ll/ZN18SIMDCompressionLib22 (fastpackwithoutmask1EPKjPj)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nounwind uwtable
define dso_local void @_ZN18SIMDCompressionLib22__fastpackwithoutmask1EPKjPj(ptr noalias noundef %0, ptr noalias noundef %1) #0 {
  %3 = alloca ptr, align 8
  %4 = alloca ptr, align 8
  store ptr %0, ptr %3, align 8, !tbaa !5
  store ptr %1, ptr %4, align 8, !tbaa !5
  %5 = load ptr, ptr %3, align 8, !tbaa !5
  %6 = load i32, ptr %5, align 4, !tbaa !9
  %7 = load ptr, ptr %4, align 8, !tbaa !5
  store i32 %6, ptr %7, align 4, !tbaa !9
  %8 = load ptr, ptr %3, align 8, !tbaa !5
  %9 = getelementptr inbounds i32, ptr %8, i32 1
  store ptr %9, ptr %3, align 8, !tbaa !5
  %10 = load ptr, ptr %3, align 8, !tbaa !5
  %11 = load i32, ptr %10, align 4, !tbaa !9
  %12 = shl i32 %11, 1
  %13 = load ptr, ptr %4, align 8, !tbaa !5
  %14 = load i32, ptr %13, align 4, !tbaa !9
  %15 = or i32 %14, %12
  store i32 %15, ptr %13, align 4, !tbaa !9
  %16 = load ptr, ptr %3, align 8, !tbaa !5
  %17 = getelementptr inbounds i32, ptr %16, i32 1
  store ptr %17, ptr %3, align 8, !tbaa !5
  %18 = load ptr, ptr %3, align 8, !tbaa !5
  %19 = load i32, ptr %18, align 4, !tbaa !9
  %20 = shl i32 %19, 2
  %21 = load ptr, ptr %4, align 8, !tbaa !5
  %22 = load i32, ptr %21, align 4, !tbaa !9
  %23 = or i32 %22, %20
  store i32 %23, ptr %21, align 4, !tbaa !9
  %24 = load ptr, ptr %3, align 8, !tbaa !5
  %25 = getelementptr inbounds i32, ptr %24, i32 1
  store ptr %25, ptr %3, align 8, !tbaa !5
  %26 = load ptr, ptr %3, align 8, !tbaa !5
  %27 = load i32, ptr %26, align 4, !tbaa !9
  %28 = shl i32 %27, 3
  %29 = load ptr, ptr %4, align 8, !tbaa !5
  %30 = load i32, ptr %29, align 4, !tbaa !9
  %31 = or i32 %30, %28
  store i32 %31, ptr %29, align 4, !tbaa !9
  %32 = load ptr, ptr %3, align 8, !tbaa !5
  %33 = getelementptr inbounds i32, ptr %32, i32 1
  store ptr %33, ptr %3, align 8, !tbaa !5
  %34 = load ptr, ptr %3, align 8, !tbaa !5
  %35 = load i32, ptr %34, align 4, !tbaa !9
  %36 = shl i32 %35, 4
  %37 = load ptr, ptr %4, align 8, !tbaa !5
  %38 = load i32, ptr %37, align 4, !tbaa !9
  %39 = or i32 %38, %36
  store i32 %39, ptr %37, align 4, !tbaa !9
  %40 = load ptr, ptr %3, align 8, !tbaa !5
  %41 = getelementptr inbounds i32, ptr %40, i32 1
  store ptr %41, ptr %3, align 8, !tbaa !5
  %42 = load ptr, ptr %3, align 8, !tbaa !5
  %43 = load i32, ptr %42, align 4, !tbaa !9
  %44 = shl i32 %43, 5
  %45 = load ptr, ptr %4, align 8, !tbaa !5
  %46 = load i32, ptr %45, align 4, !tbaa !9
  %47 = or i32 %46, %44
  store i32 %47, ptr %45, align 4, !tbaa !9
  %48 = load ptr, ptr %3, align 8, !tbaa !5
  %49 = getelementptr inbounds i32, ptr %48, i32 1
  store ptr %49, ptr %3, align 8, !tbaa !5
  %50 = load ptr, ptr %3, align 8, !tbaa !5
  %51 = load i32, ptr %50, align 4, !tbaa !9
  %52 = shl i32 %51, 6
  %53 = load ptr, ptr %4, align 8, !tbaa !5
  %54 = load i32, ptr %53, align 4, !tbaa !9
  %55 = or i32 %54, %52
  store i32 %55, ptr %53, align 4, !tbaa !9
  %56 = load ptr, ptr %3, align 8, !tbaa !5
  %57 = getelementptr inbounds i32, ptr %56, i32 1
  store ptr %57, ptr %3, align 8, !tbaa !5
  %58 = load ptr, ptr %3, align 8, !tbaa !5
  %59 = load i32, ptr %58, align 4, !tbaa !9
  %60 = shl i32 %59, 7
  %61 = load ptr, ptr %4, align 8, !tbaa !5
  %62 = load i32, ptr %61, align 4, !tbaa !9
  %63 = or i32 %62, %60
  store i32 %63, ptr %61, align 4, !tbaa !9
  %64 = load ptr, ptr %3, align 8, !tbaa !5
  %65 = getelementptr inbounds i32, ptr %64, i32 1
  store ptr %65, ptr %3, align 8, !tbaa !5
  %66 = load ptr, ptr %3, align 8, !tbaa !5
  %67 = load i32, ptr %66, align 4, !tbaa !9
  %68 = shl i32 %67, 8
  %69 = load ptr, ptr %4, align 8, !tbaa !5
  %70 = load i32, ptr %69, align 4, !tbaa !9
  %71 = or i32 %70, %68
  store i32 %71, ptr %69, align 4, !tbaa !9
  %72 = load ptr, ptr %3, align 8, !tbaa !5
  %73 = getelementptr inbounds i32, ptr %72, i32 1
  store ptr %73, ptr %3, align 8, !tbaa !5
  %74 = load ptr, ptr %3, align 8, !tbaa !5
  %75 = load i32, ptr %74, align 4, !tbaa !9
  %76 = shl i32 %75, 9
  %77 = load ptr, ptr %4, align 8, !tbaa !5
  %78 = load i32, ptr %77, align 4, !tbaa !9
  %79 = or i32 %78, %76
  store i32 %79, ptr %77, align 4, !tbaa !9
  %80 = load ptr, ptr %3, align 8, !tbaa !5
  %81 = getelementptr inbounds i32, ptr %80, i32 1
  store ptr %81, ptr %3, align 8, !tbaa !5
  %82 = load ptr, ptr %3, align 8, !tbaa !5
  %83 = load i32, ptr %82, align 4, !tbaa !9
  %84 = shl i32 %83, 10
  %85 = load ptr, ptr %4, align 8, !tbaa !5
  %86 = load i32, ptr %85, align 4, !tbaa !9
  %87 = or i32 %86, %84
  store i32 %87, ptr %85, align 4, !tbaa !9
  %88 = load ptr, ptr %3, align 8, !tbaa !5
  %89 = getelementptr inbounds i32, ptr %88, i32 1
  store ptr %89, ptr %3, align 8, !tbaa !5
  %90 = load ptr, ptr %3, align 8, !tbaa !5
  %91 = load i32, ptr %90, align 4, !tbaa !9
  %92 = shl i32 %91, 11
  %93 = load ptr, ptr %4, align 8, !tbaa !5
  %94 = load i32, ptr %93, align 4, !tbaa !9
  %95 = or i32 %94, %92
  store i32 %95, ptr %93, align 4, !tbaa !9
  %96 = load ptr, ptr %3, align 8, !tbaa !5
  %97 = getelementptr inbounds i32, ptr %96, i32 1
  store ptr %97, ptr %3, align 8, !tbaa !5
  %98 = load ptr, ptr %3, align 8, !tbaa !5
  %99 = load i32, ptr %98, align 4, !tbaa !9
  %100 = shl i32 %99, 12
  %101 = load ptr, ptr %4, align 8, !tbaa !5
  %102 = load i32, ptr %101, align 4, !tbaa !9
  %103 = or i32 %102, %100
  store i32 %103, ptr %101, align 4, !tbaa !9
  %104 = load ptr, ptr %3, align 8, !tbaa !5
  %105 = getelementptr inbounds i32, ptr %104, i32 1
  store ptr %105, ptr %3, align 8, !tbaa !5
  %106 = load ptr, ptr %3, align 8, !tbaa !5
  %107 = load i32, ptr %106, align 4, !tbaa !9
  %108 = shl i32 %107, 13
  %109 = load ptr, ptr %4, align 8, !tbaa !5
  %110 = load i32, ptr %109, align 4, !tbaa !9
  %111 = or i32 %110, %108
  store i32 %111, ptr %109, align 4, !tbaa !9
  %112 = load ptr, ptr %3, align 8, !tbaa !5
  %113 = getelementptr inbounds i32, ptr %112, i32 1
  store ptr %113, ptr %3, align 8, !tbaa !5
  %114 = load ptr, ptr %3, align 8, !tbaa !5
  %115 = load i32, ptr %114, align 4, !tbaa !9
  %116 = shl i32 %115, 14
  %117 = load ptr, ptr %4, align 8, !tbaa !5
  %118 = load i32, ptr %117, align 4, !tbaa !9
  %119 = or i32 %118, %116
  store i32 %119, ptr %117, align 4, !tbaa !9
  %120 = load ptr, ptr %3, align 8, !tbaa !5
  %121 = getelementptr inbounds i32, ptr %120, i32 1
  store ptr %121, ptr %3, align 8, !tbaa !5
  %122 = load ptr, ptr %3, align 8, !tbaa !5
  %123 = load i32, ptr %122, align 4, !tbaa !9
  %124 = shl i32 %123, 15
  %125 = load ptr, ptr %4, align 8, !tbaa !5
  %126 = load i32, ptr %125, align 4, !tbaa !9
  %127 = or i32 %126, %124
  store i32 %127, ptr %125, align 4, !tbaa !9
  %128 = load ptr, ptr %3, align 8, !tbaa !5
  %129 = getelementptr inbounds i32, ptr %128, i32 1
  store ptr %129, ptr %3, align 8, !tbaa !5
  %130 = load ptr, ptr %3, align 8, !tbaa !5
  %131 = load i32, ptr %130, align 4, !tbaa !9
  %132 = shl i32 %131, 16
  %133 = load ptr, ptr %4, align 8, !tbaa !5
  %134 = load i32, ptr %133, align 4, !tbaa !9
  %135 = or i32 %134, %132
  store i32 %135, ptr %133, align 4, !tbaa !9
  %136 = load ptr, ptr %3, align 8, !tbaa !5
  %137 = getelementptr inbounds i32, ptr %136, i32 1
  store ptr %137, ptr %3, align 8, !tbaa !5
  %138 = load ptr, ptr %3, align 8, !tbaa !5
  %139 = load i32, ptr %138, align 4, !tbaa !9
  %140 = shl i32 %139, 17
  %141 = load ptr, ptr %4, align 8, !tbaa !5
  %142 = load i32, ptr %141, align 4, !tbaa !9
  %143 = or i32 %142, %140
  store i32 %143, ptr %141, align 4, !tbaa !9
  %144 = load ptr, ptr %3, align 8, !tbaa !5
  %145 = getelementptr inbounds i32, ptr %144, i32 1
  store ptr %145, ptr %3, align 8, !tbaa !5
  %146 = load ptr, ptr %3, align 8, !tbaa !5
  %147 = load i32, ptr %146, align 4, !tbaa !9
  %148 = shl i32 %147, 18
  %149 = load ptr, ptr %4, align 8, !tbaa !5
  %150 = load i32, ptr %149, align 4, !tbaa !9
  %151 = or i32 %150, %148
  store i32 %151, ptr %149, align 4, !tbaa !9
  %152 = load ptr, ptr %3, align 8, !tbaa !5
  %153 = getelementptr inbounds i32, ptr %152, i32 1
  store ptr %153, ptr %3, align 8, !tbaa !5
  %154 = load ptr, ptr %3, align 8, !tbaa !5
  %155 = load i32, ptr %154, align 4, !tbaa !9
  %156 = shl i32 %155, 19
  %157 = load ptr, ptr %4, align 8, !tbaa !5
  %158 = load i32, ptr %157, align 4, !tbaa !9
  %159 = or i32 %158, %156
  store i32 %159, ptr %157, align 4, !tbaa !9
  %160 = load ptr, ptr %3, align 8, !tbaa !5
  %161 = getelementptr inbounds i32, ptr %160, i32 1
  store ptr %161, ptr %3, align 8, !tbaa !5
  %162 = load ptr, ptr %3, align 8, !tbaa !5
  %163 = load i32, ptr %162, align 4, !tbaa !9
  %164 = shl i32 %163, 20
  %165 = load ptr, ptr %4, align 8, !tbaa !5
  %166 = load i32, ptr %165, align 4, !tbaa !9
  %167 = or i32 %166, %164
  store i32 %167, ptr %165, align 4, !tbaa !9
  %168 = load ptr, ptr %3, align 8, !tbaa !5
  %169 = getelementptr inbounds i32, ptr %168, i32 1
  store ptr %169, ptr %3, align 8, !tbaa !5
  %170 = load ptr, ptr %3, align 8, !tbaa !5
  %171 = load i32, ptr %170, align 4, !tbaa !9
  %172 = shl i32 %171, 21
  %173 = load ptr, ptr %4, align 8, !tbaa !5
  %174 = load i32, ptr %173, align 4, !tbaa !9
  %175 = or i32 %174, %172
  store i32 %175, ptr %173, align 4, !tbaa !9
  %176 = load ptr, ptr %3, align 8, !tbaa !5
  %177 = getelementptr inbounds i32, ptr %176, i32 1
  store ptr %177, ptr %3, align 8, !tbaa !5
  %178 = load ptr, ptr %3, align 8, !tbaa !5
  %179 = load i32, ptr %178, align 4, !tbaa !9
  %180 = shl i32 %179, 22
  %181 = load ptr, ptr %4, align 8, !tbaa !5
  %182 = load i32, ptr %181, align 4, !tbaa !9
  %183 = or i32 %182, %180
  store i32 %183, ptr %181, align 4, !tbaa !9
  %184 = load ptr, ptr %3, align 8, !tbaa !5
  %185 = getelementptr inbounds i32, ptr %184, i32 1
  store ptr %185, ptr %3, align 8, !tbaa !5
  %186 = load ptr, ptr %3, align 8, !tbaa !5
  %187 = load i32, ptr %186, align 4, !tbaa !9
  %188 = shl i32 %187, 23
  %189 = load ptr, ptr %4, align 8, !tbaa !5
  %190 = load i32, ptr %189, align 4, !tbaa !9
  %191 = or i32 %190, %188
  store i32 %191, ptr %189, align 4, !tbaa !9
  %192 = load ptr, ptr %3, align 8, !tbaa !5
  %193 = getelementptr inbounds i32, ptr %192, i32 1
  store ptr %193, ptr %3, align 8, !tbaa !5
  %194 = load ptr, ptr %3, align 8, !tbaa !5
  %195 = load i32, ptr %194, align 4, !tbaa !9
  %196 = shl i32 %195, 24
  %197 = load ptr, ptr %4, align 8, !tbaa !5
  %198 = load i32, ptr %197, align 4, !tbaa !9
  %199 = or i32 %198, %196
  store i32 %199, ptr %197, align 4, !tbaa !9
  %200 = load ptr, ptr %3, align 8, !tbaa !5
  %201 = getelementptr inbounds i32, ptr %200, i32 1
  store ptr %201, ptr %3, align 8, !tbaa !5
  %202 = load ptr, ptr %3, align 8, !tbaa !5
  %203 = load i32, ptr %202, align 4, !tbaa !9
  %204 = shl i32 %203, 25
  %205 = load ptr, ptr %4, align 8, !tbaa !5
  %206 = load i32, ptr %205, align 4, !tbaa !9
  %207 = or i32 %206, %204
  store i32 %207, ptr %205, align 4, !tbaa !9
  %208 = load ptr, ptr %3, align 8, !tbaa !5
  %209 = getelementptr inbounds i32, ptr %208, i32 1
  store ptr %209, ptr %3, align 8, !tbaa !5
  %210 = load ptr, ptr %3, align 8, !tbaa !5
  %211 = load i32, ptr %210, align 4, !tbaa !9
  %212 = shl i32 %211, 26
  %213 = load ptr, ptr %4, align 8, !tbaa !5
  %214 = load i32, ptr %213, align 4, !tbaa !9
  %215 = or i32 %214, %212
  store i32 %215, ptr %213, align 4, !tbaa !9
  %216 = load ptr, ptr %3, align 8, !tbaa !5
  %217 = getelementptr inbounds i32, ptr %216, i32 1
  store ptr %217, ptr %3, align 8, !tbaa !5
  %218 = load ptr, ptr %3, align 8, !tbaa !5
  %219 = load i32, ptr %218, align 4, !tbaa !9
  %220 = shl i32 %219, 27
  %221 = load ptr, ptr %4, align 8, !tbaa !5
  %222 = load i32, ptr %221, align 4, !tbaa !9
  %223 = or i32 %222, %220
  store i32 %223, ptr %221, align 4, !tbaa !9
  %224 = load ptr, ptr %3, align 8, !tbaa !5
  %225 = getelementptr inbounds i32, ptr %224, i32 1
  store ptr %225, ptr %3, align 8, !tbaa !5
  %226 = load ptr, ptr %3, align 8, !tbaa !5
  %227 = load i32, ptr %226, align 4, !tbaa !9
  %228 = shl i32 %227, 28
  %229 = load ptr, ptr %4, align 8, !tbaa !5
  %230 = load i32, ptr %229, align 4, !tbaa !9
  %231 = or i32 %230, %228
  store i32 %231, ptr %229, align 4, !tbaa !9
  %232 = load ptr, ptr %3, align 8, !tbaa !5
  %233 = getelementptr inbounds i32, ptr %232, i32 1
  store ptr %233, ptr %3, align 8, !tbaa !5
  %234 = load ptr, ptr %3, align 8, !tbaa !5
  %235 = load i32, ptr %234, align 4, !tbaa !9
  %236 = shl i32 %235, 29
  %237 = load ptr, ptr %4, align 8, !tbaa !5
  %238 = load i32, ptr %237, align 4, !tbaa !9
  %239 = or i32 %238, %236
  store i32 %239, ptr %237, align 4, !tbaa !9
  %240 = load ptr, ptr %3, align 8, !tbaa !5
  %241 = getelementptr inbounds i32, ptr %240, i32 1
  store ptr %241, ptr %3, align 8, !tbaa !5
  %242 = load ptr, ptr %3, align 8, !tbaa !5
  %243 = load i32, ptr %242, align 4, !tbaa !9
  %244 = shl i32 %243, 30
  %245 = load ptr, ptr %4, align 8, !tbaa !5
  %246 = load i32, ptr %245, align 4, !tbaa !9
  %247 = or i32 %246, %244
  store i32 %247, ptr %245, align 4, !tbaa !9
  %248 = load ptr, ptr %3, align 8, !tbaa !5
  %249 = getelementptr inbounds i32, ptr %248, i32 1
  store ptr %249, ptr %3, align 8, !tbaa !5
  %250 = load ptr, ptr %3, align 8, !tbaa !5
  %251 = load i32, ptr %250, align 4, !tbaa !9
  %252 = shl i32 %251, 31
  %253 = load ptr, ptr %4, align 8, !tbaa !5
  %254 = load i32, ptr %253, align 4, !tbaa !9
  %255 = or i32 %254, %252
  store i32 %255, ptr %253, align 4, !tbaa !9
  ret void
}

attributes #0 = { mustprogress nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nofree norecurse nosync nounwind willreturn memory(argmem: readwrite) uwtable
define dso_local void @_ZN18SIMDCompressionLib22__fastpackwithoutmask1EPKjPj(ptr noalias nocapture noundef readonly %0, ptr noalias nocapture noundef writeonly %1) local_unnamed_addr #0 {
  %3 = load i32, ptr %0, align 4, !tbaa !5
  %4 = getelementptr inbounds i8, ptr %0, i64 4
  %5 = load <16 x i32>, ptr %4, align 4, !tbaa !5
  %6 = shl <16 x i32> %5, <i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8, i32 9, i32 10, i32 11, i32 12, i32 13, i32 14, i32 15, i32 16>
  %7 = getelementptr inbounds i8, ptr %0, i64 68
  %8 = load <8 x i32>, ptr %7, align 4, !tbaa !5
  %9 = shl <8 x i32> %8, <i32 17, i32 18, i32 19, i32 20, i32 21, i32 22, i32 23, i32 24>
  %10 = getelementptr inbounds i8, ptr %0, i64 100
  %11 = load i32, ptr %10, align 4, !tbaa !5
  %12 = shl i32 %11, 25
  %13 = getelementptr inbounds i8, ptr %0, i64 104
  %14 = load i32, ptr %13, align 4, !tbaa !5
  %15 = shl i32 %14, 26
  %16 = getelementptr inbounds i8, ptr %0, i64 108
  %17 = load i32, ptr %16, align 4, !tbaa !5
  %18 = shl i32 %17, 27
  %19 = getelementptr inbounds i8, ptr %0, i64 112
  %20 = load i32, ptr %19, align 4, !tbaa !5
  %21 = shl i32 %20, 28
  %22 = getelementptr inbounds i8, ptr %0, i64 116
  %23 = load i32, ptr %22, align 4, !tbaa !5
  %24 = shl i32 %23, 29
  %25 = getelementptr inbounds i8, ptr %0, i64 120
  %26 = load i32, ptr %25, align 4, !tbaa !5
  %27 = shl i32 %26, 30
  %28 = getelementptr inbounds i8, ptr %0, i64 124
  %29 = load i32, ptr %28, align 4, !tbaa !5
  %30 = shl i32 %29, 31
  %31 = tail call i32 @llvm.vector.reduce.or.v16i32(<16 x i32> %6)
  %32 = tail call i32 @llvm.vector.reduce.or.v8i32(<8 x i32> %9)
  %op.rdx = or i32 %31, %32
  %op.rdx95 = or i32 %op.rdx, %12
  %op.rdx96 = or i32 %15, %18
  %op.rdx97 = or i32 %21, %24
  %op.rdx98 = or i32 %27, %30
  %op.rdx99 = or i32 %op.rdx95, %op.rdx96
  %op.rdx100 = or i32 %op.rdx97, %op.rdx98
  %op.rdx101 = or i32 %op.rdx99, %op.rdx100
  %op.rdx102 = or i32 %op.rdx101, %3
  store i32 %op.rdx102, ptr %1, align 4, !tbaa !5
  ret void
}

; Function Attrs: nocallback nofree nosync nounwind speculatable willreturn memory(none)
declare i32 @llvm.vector.reduce.or.v16i32(<16 x i32>) #1

; Function Attrs: nocallback nofree nosync nounwind speculatable willreturn memory(none)
declare i32 @llvm.vector.reduce.or.v8i32(<8 x i32>) #1

attributes #0 = { mustprogress nofree norecurse nosync nounwind willreturn memory(argmem: readwrite) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind speculatable willreturn memory(none) }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C++ TBAA"}


; Effective O3 passes: DSEPass,EarlyCSEPass,GlobalOptPass,InstCombinePass,PostOrderFunctionAttrsPass,ReassociatePass,SLPVectorizerPass,SROAPass,TailCallElimPass