; LLVM IR from fast-pack/SIMDCompressionAndIntersection :: src/bitpacking.ll/ZN18SIMDCompressionLib11 (fastpack4EPKjPj)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nounwind uwtable
define dso_local void @_ZN18SIMDCompressionLib11__fastpack4EPKjPj(ptr noalias noundef %0, ptr noalias noundef %1) #0 {
  %3 = alloca ptr, align 8
  %4 = alloca ptr, align 8
  store ptr %0, ptr %3, align 8, !tbaa !5
  store ptr %1, ptr %4, align 8, !tbaa !5
  %5 = load ptr, ptr %3, align 8, !tbaa !5
  %6 = load i32, ptr %5, align 4, !tbaa !9
  %7 = urem i32 %6, 16
  %8 = load ptr, ptr %4, align 8, !tbaa !5
  store i32 %7, ptr %8, align 4, !tbaa !9
  %9 = load ptr, ptr %3, align 8, !tbaa !5
  %10 = getelementptr inbounds i32, ptr %9, i32 1
  store ptr %10, ptr %3, align 8, !tbaa !5
  %11 = load ptr, ptr %3, align 8, !tbaa !5
  %12 = load i32, ptr %11, align 4, !tbaa !9
  %13 = urem i32 %12, 16
  %14 = shl i32 %13, 4
  %15 = load ptr, ptr %4, align 8, !tbaa !5
  %16 = load i32, ptr %15, align 4, !tbaa !9
  %17 = or i32 %16, %14
  store i32 %17, ptr %15, align 4, !tbaa !9
  %18 = load ptr, ptr %3, align 8, !tbaa !5
  %19 = getelementptr inbounds i32, ptr %18, i32 1
  store ptr %19, ptr %3, align 8, !tbaa !5
  %20 = load ptr, ptr %3, align 8, !tbaa !5
  %21 = load i32, ptr %20, align 4, !tbaa !9
  %22 = urem i32 %21, 16
  %23 = shl i32 %22, 8
  %24 = load ptr, ptr %4, align 8, !tbaa !5
  %25 = load i32, ptr %24, align 4, !tbaa !9
  %26 = or i32 %25, %23
  store i32 %26, ptr %24, align 4, !tbaa !9
  %27 = load ptr, ptr %3, align 8, !tbaa !5
  %28 = getelementptr inbounds i32, ptr %27, i32 1
  store ptr %28, ptr %3, align 8, !tbaa !5
  %29 = load ptr, ptr %3, align 8, !tbaa !5
  %30 = load i32, ptr %29, align 4, !tbaa !9
  %31 = urem i32 %30, 16
  %32 = shl i32 %31, 12
  %33 = load ptr, ptr %4, align 8, !tbaa !5
  %34 = load i32, ptr %33, align 4, !tbaa !9
  %35 = or i32 %34, %32
  store i32 %35, ptr %33, align 4, !tbaa !9
  %36 = load ptr, ptr %3, align 8, !tbaa !5
  %37 = getelementptr inbounds i32, ptr %36, i32 1
  store ptr %37, ptr %3, align 8, !tbaa !5
  %38 = load ptr, ptr %3, align 8, !tbaa !5
  %39 = load i32, ptr %38, align 4, !tbaa !9
  %40 = urem i32 %39, 16
  %41 = shl i32 %40, 16
  %42 = load ptr, ptr %4, align 8, !tbaa !5
  %43 = load i32, ptr %42, align 4, !tbaa !9
  %44 = or i32 %43, %41
  store i32 %44, ptr %42, align 4, !tbaa !9
  %45 = load ptr, ptr %3, align 8, !tbaa !5
  %46 = getelementptr inbounds i32, ptr %45, i32 1
  store ptr %46, ptr %3, align 8, !tbaa !5
  %47 = load ptr, ptr %3, align 8, !tbaa !5
  %48 = load i32, ptr %47, align 4, !tbaa !9
  %49 = urem i32 %48, 16
  %50 = shl i32 %49, 20
  %51 = load ptr, ptr %4, align 8, !tbaa !5
  %52 = load i32, ptr %51, align 4, !tbaa !9
  %53 = or i32 %52, %50
  store i32 %53, ptr %51, align 4, !tbaa !9
  %54 = load ptr, ptr %3, align 8, !tbaa !5
  %55 = getelementptr inbounds i32, ptr %54, i32 1
  store ptr %55, ptr %3, align 8, !tbaa !5
  %56 = load ptr, ptr %3, align 8, !tbaa !5
  %57 = load i32, ptr %56, align 4, !tbaa !9
  %58 = urem i32 %57, 16
  %59 = shl i32 %58, 24
  %60 = load ptr, ptr %4, align 8, !tbaa !5
  %61 = load i32, ptr %60, align 4, !tbaa !9
  %62 = or i32 %61, %59
  store i32 %62, ptr %60, align 4, !tbaa !9
  %63 = load ptr, ptr %3, align 8, !tbaa !5
  %64 = getelementptr inbounds i32, ptr %63, i32 1
  store ptr %64, ptr %3, align 8, !tbaa !5
  %65 = load ptr, ptr %3, align 8, !tbaa !5
  %66 = load i32, ptr %65, align 4, !tbaa !9
  %67 = shl i32 %66, 28
  %68 = load ptr, ptr %4, align 8, !tbaa !5
  %69 = load i32, ptr %68, align 4, !tbaa !9
  %70 = or i32 %69, %67
  store i32 %70, ptr %68, align 4, !tbaa !9
  %71 = load ptr, ptr %4, align 8, !tbaa !5
  %72 = getelementptr inbounds i32, ptr %71, i32 1
  store ptr %72, ptr %4, align 8, !tbaa !5
  %73 = load ptr, ptr %3, align 8, !tbaa !5
  %74 = getelementptr inbounds i32, ptr %73, i32 1
  store ptr %74, ptr %3, align 8, !tbaa !5
  %75 = load ptr, ptr %3, align 8, !tbaa !5
  %76 = load i32, ptr %75, align 4, !tbaa !9
  %77 = urem i32 %76, 16
  %78 = load ptr, ptr %4, align 8, !tbaa !5
  store i32 %77, ptr %78, align 4, !tbaa !9
  %79 = load ptr, ptr %3, align 8, !tbaa !5
  %80 = getelementptr inbounds i32, ptr %79, i32 1
  store ptr %80, ptr %3, align 8, !tbaa !5
  %81 = load ptr, ptr %3, align 8, !tbaa !5
  %82 = load i32, ptr %81, align 4, !tbaa !9
  %83 = urem i32 %82, 16
  %84 = shl i32 %83, 4
  %85 = load ptr, ptr %4, align 8, !tbaa !5
  %86 = load i32, ptr %85, align 4, !tbaa !9
  %87 = or i32 %86, %84
  store i32 %87, ptr %85, align 4, !tbaa !9
  %88 = load ptr, ptr %3, align 8, !tbaa !5
  %89 = getelementptr inbounds i32, ptr %88, i32 1
  store ptr %89, ptr %3, align 8, !tbaa !5
  %90 = load ptr, ptr %3, align 8, !tbaa !5
  %91 = load i32, ptr %90, align 4, !tbaa !9
  %92 = urem i32 %91, 16
  %93 = shl i32 %92, 8
  %94 = load ptr, ptr %4, align 8, !tbaa !5
  %95 = load i32, ptr %94, align 4, !tbaa !9
  %96 = or i32 %95, %93
  store i32 %96, ptr %94, align 4, !tbaa !9
  %97 = load ptr, ptr %3, align 8, !tbaa !5
  %98 = getelementptr inbounds i32, ptr %97, i32 1
  store ptr %98, ptr %3, align 8, !tbaa !5
  %99 = load ptr, ptr %3, align 8, !tbaa !5
  %100 = load i32, ptr %99, align 4, !tbaa !9
  %101 = urem i32 %100, 16
  %102 = shl i32 %101, 12
  %103 = load ptr, ptr %4, align 8, !tbaa !5
  %104 = load i32, ptr %103, align 4, !tbaa !9
  %105 = or i32 %104, %102
  store i32 %105, ptr %103, align 4, !tbaa !9
  %106 = load ptr, ptr %3, align 8, !tbaa !5
  %107 = getelementptr inbounds i32, ptr %106, i32 1
  store ptr %107, ptr %3, align 8, !tbaa !5
  %108 = load ptr, ptr %3, align 8, !tbaa !5
  %109 = load i32, ptr %108, align 4, !tbaa !9
  %110 = urem i32 %109, 16
  %111 = shl i32 %110, 16
  %112 = load ptr, ptr %4, align 8, !tbaa !5
  %113 = load i32, ptr %112, align 4, !tbaa !9
  %114 = or i32 %113, %111
  store i32 %114, ptr %112, align 4, !tbaa !9
  %115 = load ptr, ptr %3, align 8, !tbaa !5
  %116 = getelementptr inbounds i32, ptr %115, i32 1
  store ptr %116, ptr %3, align 8, !tbaa !5
  %117 = load ptr, ptr %3, align 8, !tbaa !5
  %118 = load i32, ptr %117, align 4, !tbaa !9
  %119 = urem i32 %118, 16
  %120 = shl i32 %119, 20
  %121 = load ptr, ptr %4, align 8, !tbaa !5
  %122 = load i32, ptr %121, align 4, !tbaa !9
  %123 = or i32 %122, %120
  store i32 %123, ptr %121, align 4, !tbaa !9
  %124 = load ptr, ptr %3, align 8, !tbaa !5
  %125 = getelementptr inbounds i32, ptr %124, i32 1
  store ptr %125, ptr %3, align 8, !tbaa !5
  %126 = load ptr, ptr %3, align 8, !tbaa !5
  %127 = load i32, ptr %126, align 4, !tbaa !9
  %128 = urem i32 %127, 16
  %129 = shl i32 %128, 24
  %130 = load ptr, ptr %4, align 8, !tbaa !5
  %131 = load i32, ptr %130, align 4, !tbaa !9
  %132 = or i32 %131, %129
  store i32 %132, ptr %130, align 4, !tbaa !9
  %133 = load ptr, ptr %3, align 8, !tbaa !5
  %134 = getelementptr inbounds i32, ptr %133, i32 1
  store ptr %134, ptr %3, align 8, !tbaa !5
  %135 = load ptr, ptr %3, align 8, !tbaa !5
  %136 = load i32, ptr %135, align 4, !tbaa !9
  %137 = shl i32 %136, 28
  %138 = load ptr, ptr %4, align 8, !tbaa !5
  %139 = load i32, ptr %138, align 4, !tbaa !9
  %140 = or i32 %139, %137
  store i32 %140, ptr %138, align 4, !tbaa !9
  %141 = load ptr, ptr %4, align 8, !tbaa !5
  %142 = getelementptr inbounds i32, ptr %141, i32 1
  store ptr %142, ptr %4, align 8, !tbaa !5
  %143 = load ptr, ptr %3, align 8, !tbaa !5
  %144 = getelementptr inbounds i32, ptr %143, i32 1
  store ptr %144, ptr %3, align 8, !tbaa !5
  %145 = load ptr, ptr %3, align 8, !tbaa !5
  %146 = load i32, ptr %145, align 4, !tbaa !9
  %147 = urem i32 %146, 16
  %148 = load ptr, ptr %4, align 8, !tbaa !5
  store i32 %147, ptr %148, align 4, !tbaa !9
  %149 = load ptr, ptr %3, align 8, !tbaa !5
  %150 = getelementptr inbounds i32, ptr %149, i32 1
  store ptr %150, ptr %3, align 8, !tbaa !5
  %151 = load ptr, ptr %3, align 8, !tbaa !5
  %152 = load i32, ptr %151, align 4, !tbaa !9
  %153 = urem i32 %152, 16
  %154 = shl i32 %153, 4
  %155 = load ptr, ptr %4, align 8, !tbaa !5
  %156 = load i32, ptr %155, align 4, !tbaa !9
  %157 = or i32 %156, %154
  store i32 %157, ptr %155, align 4, !tbaa !9
  %158 = load ptr, ptr %3, align 8, !tbaa !5
  %159 = getelementptr inbounds i32, ptr %158, i32 1
  store ptr %159, ptr %3, align 8, !tbaa !5
  %160 = load ptr, ptr %3, align 8, !tbaa !5
  %161 = load i32, ptr %160, align 4, !tbaa !9
  %162 = urem i32 %161, 16
  %163 = shl i32 %162, 8
  %164 = load ptr, ptr %4, align 8, !tbaa !5
  %165 = load i32, ptr %164, align 4, !tbaa !9
  %166 = or i32 %165, %163
  store i32 %166, ptr %164, align 4, !tbaa !9
  %167 = load ptr, ptr %3, align 8, !tbaa !5
  %168 = getelementptr inbounds i32, ptr %167, i32 1
  store ptr %168, ptr %3, align 8, !tbaa !5
  %169 = load ptr, ptr %3, align 8, !tbaa !5
  %170 = load i32, ptr %169, align 4, !tbaa !9
  %171 = urem i32 %170, 16
  %172 = shl i32 %171, 12
  %173 = load ptr, ptr %4, align 8, !tbaa !5
  %174 = load i32, ptr %173, align 4, !tbaa !9
  %175 = or i32 %174, %172
  store i32 %175, ptr %173, align 4, !tbaa !9
  %176 = load ptr, ptr %3, align 8, !tbaa !5
  %177 = getelementptr inbounds i32, ptr %176, i32 1
  store ptr %177, ptr %3, align 8, !tbaa !5
  %178 = load ptr, ptr %3, align 8, !tbaa !5
  %179 = load i32, ptr %178, align 4, !tbaa !9
  %180 = urem i32 %179, 16
  %181 = shl i32 %180, 16
  %182 = load ptr, ptr %4, align 8, !tbaa !5
  %183 = load i32, ptr %182, align 4, !tbaa !9
  %184 = or i32 %183, %181
  store i32 %184, ptr %182, align 4, !tbaa !9
  %185 = load ptr, ptr %3, align 8, !tbaa !5
  %186 = getelementptr inbounds i32, ptr %185, i32 1
  store ptr %186, ptr %3, align 8, !tbaa !5
  %187 = load ptr, ptr %3, align 8, !tbaa !5
  %188 = load i32, ptr %187, align 4, !tbaa !9
  %189 = urem i32 %188, 16
  %190 = shl i32 %189, 20
  %191 = load ptr, ptr %4, align 8, !tbaa !5
  %192 = load i32, ptr %191, align 4, !tbaa !9
  %193 = or i32 %192, %190
  store i32 %193, ptr %191, align 4, !tbaa !9
  %194 = load ptr, ptr %3, align 8, !tbaa !5
  %195 = getelementptr inbounds i32, ptr %194, i32 1
  store ptr %195, ptr %3, align 8, !tbaa !5
  %196 = load ptr, ptr %3, align 8, !tbaa !5
  %197 = load i32, ptr %196, align 4, !tbaa !9
  %198 = urem i32 %197, 16
  %199 = shl i32 %198, 24
  %200 = load ptr, ptr %4, align 8, !tbaa !5
  %201 = load i32, ptr %200, align 4, !tbaa !9
  %202 = or i32 %201, %199
  store i32 %202, ptr %200, align 4, !tbaa !9
  %203 = load ptr, ptr %3, align 8, !tbaa !5
  %204 = getelementptr inbounds i32, ptr %203, i32 1
  store ptr %204, ptr %3, align 8, !tbaa !5
  %205 = load ptr, ptr %3, align 8, !tbaa !5
  %206 = load i32, ptr %205, align 4, !tbaa !9
  %207 = shl i32 %206, 28
  %208 = load ptr, ptr %4, align 8, !tbaa !5
  %209 = load i32, ptr %208, align 4, !tbaa !9
  %210 = or i32 %209, %207
  store i32 %210, ptr %208, align 4, !tbaa !9
  %211 = load ptr, ptr %4, align 8, !tbaa !5
  %212 = getelementptr inbounds i32, ptr %211, i32 1
  store ptr %212, ptr %4, align 8, !tbaa !5
  %213 = load ptr, ptr %3, align 8, !tbaa !5
  %214 = getelementptr inbounds i32, ptr %213, i32 1
  store ptr %214, ptr %3, align 8, !tbaa !5
  %215 = load ptr, ptr %3, align 8, !tbaa !5
  %216 = load i32, ptr %215, align 4, !tbaa !9
  %217 = urem i32 %216, 16
  %218 = load ptr, ptr %4, align 8, !tbaa !5
  store i32 %217, ptr %218, align 4, !tbaa !9
  %219 = load ptr, ptr %3, align 8, !tbaa !5
  %220 = getelementptr inbounds i32, ptr %219, i32 1
  store ptr %220, ptr %3, align 8, !tbaa !5
  %221 = load ptr, ptr %3, align 8, !tbaa !5
  %222 = load i32, ptr %221, align 4, !tbaa !9
  %223 = urem i32 %222, 16
  %224 = shl i32 %223, 4
  %225 = load ptr, ptr %4, align 8, !tbaa !5
  %226 = load i32, ptr %225, align 4, !tbaa !9
  %227 = or i32 %226, %224
  store i32 %227, ptr %225, align 4, !tbaa !9
  %228 = load ptr, ptr %3, align 8, !tbaa !5
  %229 = getelementptr inbounds i32, ptr %228, i32 1
  store ptr %229, ptr %3, align 8, !tbaa !5
  %230 = load ptr, ptr %3, align 8, !tbaa !5
  %231 = load i32, ptr %230, align 4, !tbaa !9
  %232 = urem i32 %231, 16
  %233 = shl i32 %232, 8
  %234 = load ptr, ptr %4, align 8, !tbaa !5
  %235 = load i32, ptr %234, align 4, !tbaa !9
  %236 = or i32 %235, %233
  store i32 %236, ptr %234, align 4, !tbaa !9
  %237 = load ptr, ptr %3, align 8, !tbaa !5
  %238 = getelementptr inbounds i32, ptr %237, i32 1
  store ptr %238, ptr %3, align 8, !tbaa !5
  %239 = load ptr, ptr %3, align 8, !tbaa !5
  %240 = load i32, ptr %239, align 4, !tbaa !9
  %241 = urem i32 %240, 16
  %242 = shl i32 %241, 12
  %243 = load ptr, ptr %4, align 8, !tbaa !5
  %244 = load i32, ptr %243, align 4, !tbaa !9
  %245 = or i32 %244, %242
  store i32 %245, ptr %243, align 4, !tbaa !9
  %246 = load ptr, ptr %3, align 8, !tbaa !5
  %247 = getelementptr inbounds i32, ptr %246, i32 1
  store ptr %247, ptr %3, align 8, !tbaa !5
  %248 = load ptr, ptr %3, align 8, !tbaa !5
  %249 = load i32, ptr %248, align 4, !tbaa !9
  %250 = urem i32 %249, 16
  %251 = shl i32 %250, 16
  %252 = load ptr, ptr %4, align 8, !tbaa !5
  %253 = load i32, ptr %252, align 4, !tbaa !9
  %254 = or i32 %253, %251
  store i32 %254, ptr %252, align 4, !tbaa !9
  %255 = load ptr, ptr %3, align 8, !tbaa !5
  %256 = getelementptr inbounds i32, ptr %255, i32 1
  store ptr %256, ptr %3, align 8, !tbaa !5
  %257 = load ptr, ptr %3, align 8, !tbaa !5
  %258 = load i32, ptr %257, align 4, !tbaa !9
  %259 = urem i32 %258, 16
  %260 = shl i32 %259, 20
  %261 = load ptr, ptr %4, align 8, !tbaa !5
  %262 = load i32, ptr %261, align 4, !tbaa !9
  %263 = or i32 %262, %260
  store i32 %263, ptr %261, align 4, !tbaa !9
  %264 = load ptr, ptr %3, align 8, !tbaa !5
  %265 = getelementptr inbounds i32, ptr %264, i32 1
  store ptr %265, ptr %3, align 8, !tbaa !5
  %266 = load ptr, ptr %3, align 8, !tbaa !5
  %267 = load i32, ptr %266, align 4, !tbaa !9
  %268 = urem i32 %267, 16
  %269 = shl i32 %268, 24
  %270 = load ptr, ptr %4, align 8, !tbaa !5
  %271 = load i32, ptr %270, align 4, !tbaa !9
  %272 = or i32 %271, %269
  store i32 %272, ptr %270, align 4, !tbaa !9
  %273 = load ptr, ptr %3, align 8, !tbaa !5
  %274 = getelementptr inbounds i32, ptr %273, i32 1
  store ptr %274, ptr %3, align 8, !tbaa !5
  %275 = load ptr, ptr %3, align 8, !tbaa !5
  %276 = load i32, ptr %275, align 4, !tbaa !9
  %277 = shl i32 %276, 28
  %278 = load ptr, ptr %4, align 8, !tbaa !5
  %279 = load i32, ptr %278, align 4, !tbaa !9
  %280 = or i32 %279, %277
  store i32 %280, ptr %278, align 4, !tbaa !9
  ret void
}

attributes #0 = { mustprogress nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nofree norecurse nosync nounwind willreturn memory(argmem: readwrite) uwtable
define dso_local void @_ZN18SIMDCompressionLib11__fastpack4EPKjPj(ptr noalias nocapture noundef readonly %0, ptr noalias nocapture noundef writeonly %1) local_unnamed_addr #0 {
  %3 = load i32, ptr %0, align 4, !tbaa !5
  %4 = getelementptr inbounds i8, ptr %0, i64 4
  %5 = load i32, ptr %4, align 4, !tbaa !5
  %6 = getelementptr inbounds i8, ptr %0, i64 8
  %7 = load i32, ptr %6, align 4, !tbaa !5
  %8 = getelementptr inbounds i8, ptr %0, i64 12
  %9 = load i32, ptr %8, align 4, !tbaa !5
  %10 = getelementptr inbounds i8, ptr %0, i64 16
  %11 = load i32, ptr %10, align 4, !tbaa !5
  %12 = getelementptr inbounds i8, ptr %0, i64 20
  %13 = load i32, ptr %12, align 4, !tbaa !5
  %14 = getelementptr inbounds i8, ptr %0, i64 24
  %15 = load i32, ptr %14, align 4, !tbaa !5
  %16 = getelementptr inbounds i8, ptr %0, i64 28
  %17 = load i32, ptr %16, align 4, !tbaa !5
  %18 = getelementptr inbounds i8, ptr %0, i64 32
  %19 = load i32, ptr %18, align 4, !tbaa !5
  %20 = getelementptr inbounds i8, ptr %0, i64 36
  %21 = load i32, ptr %20, align 4, !tbaa !5
  %22 = getelementptr inbounds i8, ptr %0, i64 40
  %23 = load i32, ptr %22, align 4, !tbaa !5
  %24 = getelementptr inbounds i8, ptr %0, i64 44
  %25 = load i32, ptr %24, align 4, !tbaa !5
  %26 = getelementptr inbounds i8, ptr %0, i64 48
  %27 = load i32, ptr %26, align 4, !tbaa !5
  %28 = getelementptr inbounds i8, ptr %0, i64 52
  %29 = load i32, ptr %28, align 4, !tbaa !5
  %30 = getelementptr inbounds i8, ptr %0, i64 56
  %31 = load i32, ptr %30, align 4, !tbaa !5
  %32 = getelementptr inbounds i8, ptr %0, i64 60
  %33 = load i32, ptr %32, align 4, !tbaa !5
  %34 = getelementptr inbounds i8, ptr %0, i64 64
  %35 = load i32, ptr %34, align 4, !tbaa !5
  %36 = getelementptr inbounds i8, ptr %0, i64 68
  %37 = load i32, ptr %36, align 4, !tbaa !5
  %38 = getelementptr inbounds i8, ptr %0, i64 72
  %39 = load i32, ptr %38, align 4, !tbaa !5
  %40 = getelementptr inbounds i8, ptr %0, i64 76
  %41 = load i32, ptr %40, align 4, !tbaa !5
  %42 = getelementptr inbounds i8, ptr %0, i64 80
  %43 = load i32, ptr %42, align 4, !tbaa !5
  %44 = getelementptr inbounds i8, ptr %0, i64 84
  %45 = load i32, ptr %44, align 4, !tbaa !5
  %46 = getelementptr inbounds i8, ptr %0, i64 88
  %47 = load i32, ptr %46, align 4, !tbaa !5
  %48 = getelementptr inbounds i8, ptr %0, i64 92
  %49 = load i32, ptr %48, align 4, !tbaa !5
  %50 = getelementptr inbounds i8, ptr %0, i64 96
  %51 = load i32, ptr %50, align 4, !tbaa !5
  %52 = getelementptr inbounds i8, ptr %0, i64 100
  %53 = load i32, ptr %52, align 4, !tbaa !5
  %54 = getelementptr inbounds i8, ptr %0, i64 104
  %55 = load i32, ptr %54, align 4, !tbaa !5
  %56 = getelementptr inbounds i8, ptr %0, i64 108
  %57 = load i32, ptr %56, align 4, !tbaa !5
  %58 = getelementptr inbounds i8, ptr %0, i64 112
  %59 = load i32, ptr %58, align 4, !tbaa !5
  %60 = getelementptr inbounds i8, ptr %0, i64 116
  %61 = load i32, ptr %60, align 4, !tbaa !5
  %62 = getelementptr inbounds i8, ptr %0, i64 120
  %63 = load i32, ptr %62, align 4, !tbaa !5
  %64 = getelementptr inbounds i8, ptr %0, i64 124
  %65 = load i32, ptr %64, align 4, !tbaa !5
  %66 = insertelement <4 x i32> poison, i32 %3, i64 0
  %67 = insertelement <4 x i32> %66, i32 %19, i64 1
  %68 = insertelement <4 x i32> %67, i32 %35, i64 2
  %69 = insertelement <4 x i32> %68, i32 %51, i64 3
  %70 = and <4 x i32> %69, <i32 15, i32 15, i32 15, i32 15>
  %71 = insertelement <4 x i32> poison, i32 %5, i64 0
  %72 = insertelement <4 x i32> %71, i32 %21, i64 1
  %73 = insertelement <4 x i32> %72, i32 %37, i64 2
  %74 = insertelement <4 x i32> %73, i32 %53, i64 3
  %75 = shl <4 x i32> %74, <i32 4, i32 4, i32 4, i32 4>
  %76 = and <4 x i32> %75, <i32 240, i32 240, i32 240, i32 240>
  %77 = or disjoint <4 x i32> %76, %70
  %78 = insertelement <4 x i32> poison, i32 %7, i64 0
  %79 = insertelement <4 x i32> %78, i32 %23, i64 1
  %80 = insertelement <4 x i32> %79, i32 %39, i64 2
  %81 = insertelement <4 x i32> %80, i32 %55, i64 3
  %82 = shl <4 x i32> %81, <i32 8, i32 8, i32 8, i32 8>
  %83 = and <4 x i32> %82, <i32 3840, i32 3840, i32 3840, i32 3840>
  %84 = or disjoint <4 x i32> %83, %77
  %85 = insertelement <4 x i32> poison, i32 %9, i64 0
  %86 = insertelement <4 x i32> %85, i32 %25, i64 1
  %87 = insertelement <4 x i32> %86, i32 %41, i64 2
  %88 = insertelement <4 x i32> %87, i32 %57, i64 3
  %89 = shl <4 x i32> %88, <i32 12, i32 12, i32 12, i32 12>
  %90 = and <4 x i32> %89, <i32 61440, i32 61440, i32 61440, i32 61440>
  %91 = or disjoint <4 x i32> %90, %84
  %92 = insertelement <4 x i32> poison, i32 %11, i64 0
  %93 = insertelement <4 x i32> %92, i32 %27, i64 1
  %94 = insertelement <4 x i32> %93, i32 %43, i64 2
  %95 = insertelement <4 x i32> %94, i32 %59, i64 3
  %96 = shl <4 x i32> %95, <i32 16, i32 16, i32 16, i32 16>
  %97 = and <4 x i32> %96, <i32 983040, i32 983040, i32 983040, i32 983040>
  %98 = or disjoint <4 x i32> %97, %91
  %99 = insertelement <4 x i32> poison, i32 %13, i64 0
  %100 = insertelement <4 x i32> %99, i32 %29, i64 1
  %101 = insertelement <4 x i32> %100, i32 %45, i64 2
  %102 = insertelement <4 x i32> %101, i32 %61, i64 3
  %103 = shl <4 x i32> %102, <i32 20, i32 20, i32 20, i32 20>
  %104 = and <4 x i32> %103, <i32 15728640, i32 15728640, i32 15728640, i32 15728640>
  %105 = or disjoint <4 x i32> %104, %98
  %106 = insertelement <4 x i32> poison, i32 %15, i64 0
  %107 = insertelement <4 x i32> %106, i32 %31, i64 1
  %108 = insertelement <4 x i32> %107, i32 %47, i64 2
  %109 = insertelement <4 x i32> %108, i32 %63, i64 3
  %110 = shl <4 x i32> %109, <i32 24, i32 24, i32 24, i32 24>
  %111 = and <4 x i32> %110, <i32 251658240, i32 251658240, i32 251658240, i32 251658240>
  %112 = or <4 x i32> %111, %105
  %113 = insertelement <4 x i32> poison, i32 %17, i64 0
  %114 = insertelement <4 x i32> %113, i32 %33, i64 1
  %115 = insertelement <4 x i32> %114, i32 %49, i64 2
  %116 = insertelement <4 x i32> %115, i32 %65, i64 3
  %117 = shl <4 x i32> %116, <i32 28, i32 28, i32 28, i32 28>
  %118 = or <4 x i32> %112, %117
  store <4 x i32> %118, ptr %1, align 4, !tbaa !5
  ret void
}

attributes #0 = { mustprogress nofree norecurse nosync nounwind willreturn memory(argmem: readwrite) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C++ TBAA"}


; Effective O3 passes: DSEPass,EarlyCSEPass,GlobalOptPass,IPSCCPPass,InstCombinePass,PostOrderFunctionAttrsPass,ReassociatePass,SLPVectorizerPass,SROAPass