; LLVM IR from fast-pack/SIMDCompressionAndIntersection :: src/bitpacking.ll/ZN18SIMDCompressionLib11 (fastpack2EPKjPj)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nounwind uwtable
define dso_local void @_ZN18SIMDCompressionLib11__fastpack2EPKjPj(ptr noalias noundef %0, ptr noalias noundef %1) #0 {
  %3 = alloca ptr, align 8
  %4 = alloca ptr, align 8
  store ptr %0, ptr %3, align 8, !tbaa !5
  store ptr %1, ptr %4, align 8, !tbaa !5
  %5 = load ptr, ptr %3, align 8, !tbaa !5
  %6 = load i32, ptr %5, align 4, !tbaa !9
  %7 = urem i32 %6, 4
  %8 = load ptr, ptr %4, align 8, !tbaa !5
  store i32 %7, ptr %8, align 4, !tbaa !9
  %9 = load ptr, ptr %3, align 8, !tbaa !5
  %10 = getelementptr inbounds i32, ptr %9, i32 1
  store ptr %10, ptr %3, align 8, !tbaa !5
  %11 = load ptr, ptr %3, align 8, !tbaa !5
  %12 = load i32, ptr %11, align 4, !tbaa !9
  %13 = urem i32 %12, 4
  %14 = shl i32 %13, 2
  %15 = load ptr, ptr %4, align 8, !tbaa !5
  %16 = load i32, ptr %15, align 4, !tbaa !9
  %17 = or i32 %16, %14
  store i32 %17, ptr %15, align 4, !tbaa !9
  %18 = load ptr, ptr %3, align 8, !tbaa !5
  %19 = getelementptr inbounds i32, ptr %18, i32 1
  store ptr %19, ptr %3, align 8, !tbaa !5
  %20 = load ptr, ptr %3, align 8, !tbaa !5
  %21 = load i32, ptr %20, align 4, !tbaa !9
  %22 = urem i32 %21, 4
  %23 = shl i32 %22, 4
  %24 = load ptr, ptr %4, align 8, !tbaa !5
  %25 = load i32, ptr %24, align 4, !tbaa !9
  %26 = or i32 %25, %23
  store i32 %26, ptr %24, align 4, !tbaa !9
  %27 = load ptr, ptr %3, align 8, !tbaa !5
  %28 = getelementptr inbounds i32, ptr %27, i32 1
  store ptr %28, ptr %3, align 8, !tbaa !5
  %29 = load ptr, ptr %3, align 8, !tbaa !5
  %30 = load i32, ptr %29, align 4, !tbaa !9
  %31 = urem i32 %30, 4
  %32 = shl i32 %31, 6
  %33 = load ptr, ptr %4, align 8, !tbaa !5
  %34 = load i32, ptr %33, align 4, !tbaa !9
  %35 = or i32 %34, %32
  store i32 %35, ptr %33, align 4, !tbaa !9
  %36 = load ptr, ptr %3, align 8, !tbaa !5
  %37 = getelementptr inbounds i32, ptr %36, i32 1
  store ptr %37, ptr %3, align 8, !tbaa !5
  %38 = load ptr, ptr %3, align 8, !tbaa !5
  %39 = load i32, ptr %38, align 4, !tbaa !9
  %40 = urem i32 %39, 4
  %41 = shl i32 %40, 8
  %42 = load ptr, ptr %4, align 8, !tbaa !5
  %43 = load i32, ptr %42, align 4, !tbaa !9
  %44 = or i32 %43, %41
  store i32 %44, ptr %42, align 4, !tbaa !9
  %45 = load ptr, ptr %3, align 8, !tbaa !5
  %46 = getelementptr inbounds i32, ptr %45, i32 1
  store ptr %46, ptr %3, align 8, !tbaa !5
  %47 = load ptr, ptr %3, align 8, !tbaa !5
  %48 = load i32, ptr %47, align 4, !tbaa !9
  %49 = urem i32 %48, 4
  %50 = shl i32 %49, 10
  %51 = load ptr, ptr %4, align 8, !tbaa !5
  %52 = load i32, ptr %51, align 4, !tbaa !9
  %53 = or i32 %52, %50
  store i32 %53, ptr %51, align 4, !tbaa !9
  %54 = load ptr, ptr %3, align 8, !tbaa !5
  %55 = getelementptr inbounds i32, ptr %54, i32 1
  store ptr %55, ptr %3, align 8, !tbaa !5
  %56 = load ptr, ptr %3, align 8, !tbaa !5
  %57 = load i32, ptr %56, align 4, !tbaa !9
  %58 = urem i32 %57, 4
  %59 = shl i32 %58, 12
  %60 = load ptr, ptr %4, align 8, !tbaa !5
  %61 = load i32, ptr %60, align 4, !tbaa !9
  %62 = or i32 %61, %59
  store i32 %62, ptr %60, align 4, !tbaa !9
  %63 = load ptr, ptr %3, align 8, !tbaa !5
  %64 = getelementptr inbounds i32, ptr %63, i32 1
  store ptr %64, ptr %3, align 8, !tbaa !5
  %65 = load ptr, ptr %3, align 8, !tbaa !5
  %66 = load i32, ptr %65, align 4, !tbaa !9
  %67 = urem i32 %66, 4
  %68 = shl i32 %67, 14
  %69 = load ptr, ptr %4, align 8, !tbaa !5
  %70 = load i32, ptr %69, align 4, !tbaa !9
  %71 = or i32 %70, %68
  store i32 %71, ptr %69, align 4, !tbaa !9
  %72 = load ptr, ptr %3, align 8, !tbaa !5
  %73 = getelementptr inbounds i32, ptr %72, i32 1
  store ptr %73, ptr %3, align 8, !tbaa !5
  %74 = load ptr, ptr %3, align 8, !tbaa !5
  %75 = load i32, ptr %74, align 4, !tbaa !9
  %76 = urem i32 %75, 4
  %77 = shl i32 %76, 16
  %78 = load ptr, ptr %4, align 8, !tbaa !5
  %79 = load i32, ptr %78, align 4, !tbaa !9
  %80 = or i32 %79, %77
  store i32 %80, ptr %78, align 4, !tbaa !9
  %81 = load ptr, ptr %3, align 8, !tbaa !5
  %82 = getelementptr inbounds i32, ptr %81, i32 1
  store ptr %82, ptr %3, align 8, !tbaa !5
  %83 = load ptr, ptr %3, align 8, !tbaa !5
  %84 = load i32, ptr %83, align 4, !tbaa !9
  %85 = urem i32 %84, 4
  %86 = shl i32 %85, 18
  %87 = load ptr, ptr %4, align 8, !tbaa !5
  %88 = load i32, ptr %87, align 4, !tbaa !9
  %89 = or i32 %88, %86
  store i32 %89, ptr %87, align 4, !tbaa !9
  %90 = load ptr, ptr %3, align 8, !tbaa !5
  %91 = getelementptr inbounds i32, ptr %90, i32 1
  store ptr %91, ptr %3, align 8, !tbaa !5
  %92 = load ptr, ptr %3, align 8, !tbaa !5
  %93 = load i32, ptr %92, align 4, !tbaa !9
  %94 = urem i32 %93, 4
  %95 = shl i32 %94, 20
  %96 = load ptr, ptr %4, align 8, !tbaa !5
  %97 = load i32, ptr %96, align 4, !tbaa !9
  %98 = or i32 %97, %95
  store i32 %98, ptr %96, align 4, !tbaa !9
  %99 = load ptr, ptr %3, align 8, !tbaa !5
  %100 = getelementptr inbounds i32, ptr %99, i32 1
  store ptr %100, ptr %3, align 8, !tbaa !5
  %101 = load ptr, ptr %3, align 8, !tbaa !5
  %102 = load i32, ptr %101, align 4, !tbaa !9
  %103 = urem i32 %102, 4
  %104 = shl i32 %103, 22
  %105 = load ptr, ptr %4, align 8, !tbaa !5
  %106 = load i32, ptr %105, align 4, !tbaa !9
  %107 = or i32 %106, %104
  store i32 %107, ptr %105, align 4, !tbaa !9
  %108 = load ptr, ptr %3, align 8, !tbaa !5
  %109 = getelementptr inbounds i32, ptr %108, i32 1
  store ptr %109, ptr %3, align 8, !tbaa !5
  %110 = load ptr, ptr %3, align 8, !tbaa !5
  %111 = load i32, ptr %110, align 4, !tbaa !9
  %112 = urem i32 %111, 4
  %113 = shl i32 %112, 24
  %114 = load ptr, ptr %4, align 8, !tbaa !5
  %115 = load i32, ptr %114, align 4, !tbaa !9
  %116 = or i32 %115, %113
  store i32 %116, ptr %114, align 4, !tbaa !9
  %117 = load ptr, ptr %3, align 8, !tbaa !5
  %118 = getelementptr inbounds i32, ptr %117, i32 1
  store ptr %118, ptr %3, align 8, !tbaa !5
  %119 = load ptr, ptr %3, align 8, !tbaa !5
  %120 = load i32, ptr %119, align 4, !tbaa !9
  %121 = urem i32 %120, 4
  %122 = shl i32 %121, 26
  %123 = load ptr, ptr %4, align 8, !tbaa !5
  %124 = load i32, ptr %123, align 4, !tbaa !9
  %125 = or i32 %124, %122
  store i32 %125, ptr %123, align 4, !tbaa !9
  %126 = load ptr, ptr %3, align 8, !tbaa !5
  %127 = getelementptr inbounds i32, ptr %126, i32 1
  store ptr %127, ptr %3, align 8, !tbaa !5
  %128 = load ptr, ptr %3, align 8, !tbaa !5
  %129 = load i32, ptr %128, align 4, !tbaa !9
  %130 = urem i32 %129, 4
  %131 = shl i32 %130, 28
  %132 = load ptr, ptr %4, align 8, !tbaa !5
  %133 = load i32, ptr %132, align 4, !tbaa !9
  %134 = or i32 %133, %131
  store i32 %134, ptr %132, align 4, !tbaa !9
  %135 = load ptr, ptr %3, align 8, !tbaa !5
  %136 = getelementptr inbounds i32, ptr %135, i32 1
  store ptr %136, ptr %3, align 8, !tbaa !5
  %137 = load ptr, ptr %3, align 8, !tbaa !5
  %138 = load i32, ptr %137, align 4, !tbaa !9
  %139 = shl i32 %138, 30
  %140 = load ptr, ptr %4, align 8, !tbaa !5
  %141 = load i32, ptr %140, align 4, !tbaa !9
  %142 = or i32 %141, %139
  store i32 %142, ptr %140, align 4, !tbaa !9
  %143 = load ptr, ptr %4, align 8, !tbaa !5
  %144 = getelementptr inbounds i32, ptr %143, i32 1
  store ptr %144, ptr %4, align 8, !tbaa !5
  %145 = load ptr, ptr %3, align 8, !tbaa !5
  %146 = getelementptr inbounds i32, ptr %145, i32 1
  store ptr %146, ptr %3, align 8, !tbaa !5
  %147 = load ptr, ptr %3, align 8, !tbaa !5
  %148 = load i32, ptr %147, align 4, !tbaa !9
  %149 = urem i32 %148, 4
  %150 = load ptr, ptr %4, align 8, !tbaa !5
  store i32 %149, ptr %150, align 4, !tbaa !9
  %151 = load ptr, ptr %3, align 8, !tbaa !5
  %152 = getelementptr inbounds i32, ptr %151, i32 1
  store ptr %152, ptr %3, align 8, !tbaa !5
  %153 = load ptr, ptr %3, align 8, !tbaa !5
  %154 = load i32, ptr %153, align 4, !tbaa !9
  %155 = urem i32 %154, 4
  %156 = shl i32 %155, 2
  %157 = load ptr, ptr %4, align 8, !tbaa !5
  %158 = load i32, ptr %157, align 4, !tbaa !9
  %159 = or i32 %158, %156
  store i32 %159, ptr %157, align 4, !tbaa !9
  %160 = load ptr, ptr %3, align 8, !tbaa !5
  %161 = getelementptr inbounds i32, ptr %160, i32 1
  store ptr %161, ptr %3, align 8, !tbaa !5
  %162 = load ptr, ptr %3, align 8, !tbaa !5
  %163 = load i32, ptr %162, align 4, !tbaa !9
  %164 = urem i32 %163, 4
  %165 = shl i32 %164, 4
  %166 = load ptr, ptr %4, align 8, !tbaa !5
  %167 = load i32, ptr %166, align 4, !tbaa !9
  %168 = or i32 %167, %165
  store i32 %168, ptr %166, align 4, !tbaa !9
  %169 = load ptr, ptr %3, align 8, !tbaa !5
  %170 = getelementptr inbounds i32, ptr %169, i32 1
  store ptr %170, ptr %3, align 8, !tbaa !5
  %171 = load ptr, ptr %3, align 8, !tbaa !5
  %172 = load i32, ptr %171, align 4, !tbaa !9
  %173 = urem i32 %172, 4
  %174 = shl i32 %173, 6
  %175 = load ptr, ptr %4, align 8, !tbaa !5
  %176 = load i32, ptr %175, align 4, !tbaa !9
  %177 = or i32 %176, %174
  store i32 %177, ptr %175, align 4, !tbaa !9
  %178 = load ptr, ptr %3, align 8, !tbaa !5
  %179 = getelementptr inbounds i32, ptr %178, i32 1
  store ptr %179, ptr %3, align 8, !tbaa !5
  %180 = load ptr, ptr %3, align 8, !tbaa !5
  %181 = load i32, ptr %180, align 4, !tbaa !9
  %182 = urem i32 %181, 4
  %183 = shl i32 %182, 8
  %184 = load ptr, ptr %4, align 8, !tbaa !5
  %185 = load i32, ptr %184, align 4, !tbaa !9
  %186 = or i32 %185, %183
  store i32 %186, ptr %184, align 4, !tbaa !9
  %187 = load ptr, ptr %3, align 8, !tbaa !5
  %188 = getelementptr inbounds i32, ptr %187, i32 1
  store ptr %188, ptr %3, align 8, !tbaa !5
  %189 = load ptr, ptr %3, align 8, !tbaa !5
  %190 = load i32, ptr %189, align 4, !tbaa !9
  %191 = urem i32 %190, 4
  %192 = shl i32 %191, 10
  %193 = load ptr, ptr %4, align 8, !tbaa !5
  %194 = load i32, ptr %193, align 4, !tbaa !9
  %195 = or i32 %194, %192
  store i32 %195, ptr %193, align 4, !tbaa !9
  %196 = load ptr, ptr %3, align 8, !tbaa !5
  %197 = getelementptr inbounds i32, ptr %196, i32 1
  store ptr %197, ptr %3, align 8, !tbaa !5
  %198 = load ptr, ptr %3, align 8, !tbaa !5
  %199 = load i32, ptr %198, align 4, !tbaa !9
  %200 = urem i32 %199, 4
  %201 = shl i32 %200, 12
  %202 = load ptr, ptr %4, align 8, !tbaa !5
  %203 = load i32, ptr %202, align 4, !tbaa !9
  %204 = or i32 %203, %201
  store i32 %204, ptr %202, align 4, !tbaa !9
  %205 = load ptr, ptr %3, align 8, !tbaa !5
  %206 = getelementptr inbounds i32, ptr %205, i32 1
  store ptr %206, ptr %3, align 8, !tbaa !5
  %207 = load ptr, ptr %3, align 8, !tbaa !5
  %208 = load i32, ptr %207, align 4, !tbaa !9
  %209 = urem i32 %208, 4
  %210 = shl i32 %209, 14
  %211 = load ptr, ptr %4, align 8, !tbaa !5
  %212 = load i32, ptr %211, align 4, !tbaa !9
  %213 = or i32 %212, %210
  store i32 %213, ptr %211, align 4, !tbaa !9
  %214 = load ptr, ptr %3, align 8, !tbaa !5
  %215 = getelementptr inbounds i32, ptr %214, i32 1
  store ptr %215, ptr %3, align 8, !tbaa !5
  %216 = load ptr, ptr %3, align 8, !tbaa !5
  %217 = load i32, ptr %216, align 4, !tbaa !9
  %218 = urem i32 %217, 4
  %219 = shl i32 %218, 16
  %220 = load ptr, ptr %4, align 8, !tbaa !5
  %221 = load i32, ptr %220, align 4, !tbaa !9
  %222 = or i32 %221, %219
  store i32 %222, ptr %220, align 4, !tbaa !9
  %223 = load ptr, ptr %3, align 8, !tbaa !5
  %224 = getelementptr inbounds i32, ptr %223, i32 1
  store ptr %224, ptr %3, align 8, !tbaa !5
  %225 = load ptr, ptr %3, align 8, !tbaa !5
  %226 = load i32, ptr %225, align 4, !tbaa !9
  %227 = urem i32 %226, 4
  %228 = shl i32 %227, 18
  %229 = load ptr, ptr %4, align 8, !tbaa !5
  %230 = load i32, ptr %229, align 4, !tbaa !9
  %231 = or i32 %230, %228
  store i32 %231, ptr %229, align 4, !tbaa !9
  %232 = load ptr, ptr %3, align 8, !tbaa !5
  %233 = getelementptr inbounds i32, ptr %232, i32 1
  store ptr %233, ptr %3, align 8, !tbaa !5
  %234 = load ptr, ptr %3, align 8, !tbaa !5
  %235 = load i32, ptr %234, align 4, !tbaa !9
  %236 = urem i32 %235, 4
  %237 = shl i32 %236, 20
  %238 = load ptr, ptr %4, align 8, !tbaa !5
  %239 = load i32, ptr %238, align 4, !tbaa !9
  %240 = or i32 %239, %237
  store i32 %240, ptr %238, align 4, !tbaa !9
  %241 = load ptr, ptr %3, align 8, !tbaa !5
  %242 = getelementptr inbounds i32, ptr %241, i32 1
  store ptr %242, ptr %3, align 8, !tbaa !5
  %243 = load ptr, ptr %3, align 8, !tbaa !5
  %244 = load i32, ptr %243, align 4, !tbaa !9
  %245 = urem i32 %244, 4
  %246 = shl i32 %245, 22
  %247 = load ptr, ptr %4, align 8, !tbaa !5
  %248 = load i32, ptr %247, align 4, !tbaa !9
  %249 = or i32 %248, %246
  store i32 %249, ptr %247, align 4, !tbaa !9
  %250 = load ptr, ptr %3, align 8, !tbaa !5
  %251 = getelementptr inbounds i32, ptr %250, i32 1
  store ptr %251, ptr %3, align 8, !tbaa !5
  %252 = load ptr, ptr %3, align 8, !tbaa !5
  %253 = load i32, ptr %252, align 4, !tbaa !9
  %254 = urem i32 %253, 4
  %255 = shl i32 %254, 24
  %256 = load ptr, ptr %4, align 8, !tbaa !5
  %257 = load i32, ptr %256, align 4, !tbaa !9
  %258 = or i32 %257, %255
  store i32 %258, ptr %256, align 4, !tbaa !9
  %259 = load ptr, ptr %3, align 8, !tbaa !5
  %260 = getelementptr inbounds i32, ptr %259, i32 1
  store ptr %260, ptr %3, align 8, !tbaa !5
  %261 = load ptr, ptr %3, align 8, !tbaa !5
  %262 = load i32, ptr %261, align 4, !tbaa !9
  %263 = urem i32 %262, 4
  %264 = shl i32 %263, 26
  %265 = load ptr, ptr %4, align 8, !tbaa !5
  %266 = load i32, ptr %265, align 4, !tbaa !9
  %267 = or i32 %266, %264
  store i32 %267, ptr %265, align 4, !tbaa !9
  %268 = load ptr, ptr %3, align 8, !tbaa !5
  %269 = getelementptr inbounds i32, ptr %268, i32 1
  store ptr %269, ptr %3, align 8, !tbaa !5
  %270 = load ptr, ptr %3, align 8, !tbaa !5
  %271 = load i32, ptr %270, align 4, !tbaa !9
  %272 = urem i32 %271, 4
  %273 = shl i32 %272, 28
  %274 = load ptr, ptr %4, align 8, !tbaa !5
  %275 = load i32, ptr %274, align 4, !tbaa !9
  %276 = or i32 %275, %273
  store i32 %276, ptr %274, align 4, !tbaa !9
  %277 = load ptr, ptr %3, align 8, !tbaa !5
  %278 = getelementptr inbounds i32, ptr %277, i32 1
  store ptr %278, ptr %3, align 8, !tbaa !5
  %279 = load ptr, ptr %3, align 8, !tbaa !5
  %280 = load i32, ptr %279, align 4, !tbaa !9
  %281 = shl i32 %280, 30
  %282 = load ptr, ptr %4, align 8, !tbaa !5
  %283 = load i32, ptr %282, align 4, !tbaa !9
  %284 = or i32 %283, %281
  store i32 %284, ptr %282, align 4, !tbaa !9
  ret void
}

attributes #0 = { mustprogress nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nofree norecurse nosync nounwind willreturn memory(argmem: readwrite) uwtable
define dso_local void @_ZN18SIMDCompressionLib11__fastpack2EPKjPj(ptr noalias nocapture noundef readonly %0, ptr noalias nocapture noundef writeonly %1) local_unnamed_addr #0 {
  %3 = load i32, ptr %0, align 4, !tbaa !5
  %4 = and i32 %3, 3
  %5 = getelementptr inbounds i8, ptr %0, i64 4
  %6 = load i32, ptr %5, align 4, !tbaa !5
  %7 = shl i32 %6, 2
  %8 = and i32 %7, 12
  %9 = or disjoint i32 %8, %4
  %10 = getelementptr inbounds i8, ptr %0, i64 8
  %11 = load i32, ptr %10, align 4, !tbaa !5
  %12 = shl i32 %11, 4
  %13 = and i32 %12, 48
  %14 = or disjoint i32 %13, %9
  %15 = getelementptr inbounds i8, ptr %0, i64 12
  %16 = load i32, ptr %15, align 4, !tbaa !5
  %17 = shl i32 %16, 6
  %18 = and i32 %17, 192
  %19 = or disjoint i32 %18, %14
  %20 = getelementptr inbounds i8, ptr %0, i64 16
  %21 = load i32, ptr %20, align 4, !tbaa !5
  %22 = shl i32 %21, 8
  %23 = and i32 %22, 768
  %24 = or disjoint i32 %23, %19
  %25 = getelementptr inbounds i8, ptr %0, i64 20
  %26 = load i32, ptr %25, align 4, !tbaa !5
  %27 = shl i32 %26, 10
  %28 = and i32 %27, 3072
  %29 = or disjoint i32 %28, %24
  %30 = getelementptr inbounds i8, ptr %0, i64 24
  %31 = load i32, ptr %30, align 4, !tbaa !5
  %32 = shl i32 %31, 12
  %33 = and i32 %32, 12288
  %34 = or i32 %33, %29
  %35 = getelementptr inbounds i8, ptr %0, i64 28
  %36 = load i32, ptr %35, align 4, !tbaa !5
  %37 = shl i32 %36, 14
  %38 = and i32 %37, 49152
  %39 = or i32 %38, %34
  %40 = getelementptr inbounds i8, ptr %0, i64 32
  %41 = load i32, ptr %40, align 4, !tbaa !5
  %42 = shl i32 %41, 16
  %43 = and i32 %42, 196608
  %44 = or i32 %43, %39
  %45 = getelementptr inbounds i8, ptr %0, i64 36
  %46 = load i32, ptr %45, align 4, !tbaa !5
  %47 = shl i32 %46, 18
  %48 = and i32 %47, 786432
  %49 = or i32 %48, %44
  %50 = getelementptr inbounds i8, ptr %0, i64 40
  %51 = load i32, ptr %50, align 4, !tbaa !5
  %52 = shl i32 %51, 20
  %53 = and i32 %52, 3145728
  %54 = or i32 %53, %49
  %55 = getelementptr inbounds i8, ptr %0, i64 44
  %56 = load i32, ptr %55, align 4, !tbaa !5
  %57 = shl i32 %56, 22
  %58 = and i32 %57, 12582912
  %59 = or i32 %58, %54
  %60 = getelementptr inbounds i8, ptr %0, i64 48
  %61 = load i32, ptr %60, align 4, !tbaa !5
  %62 = shl i32 %61, 24
  %63 = and i32 %62, 50331648
  %64 = or i32 %63, %59
  %65 = getelementptr inbounds i8, ptr %0, i64 52
  %66 = load i32, ptr %65, align 4, !tbaa !5
  %67 = shl i32 %66, 26
  %68 = and i32 %67, 201326592
  %69 = or i32 %68, %64
  %70 = getelementptr inbounds i8, ptr %0, i64 56
  %71 = load i32, ptr %70, align 4, !tbaa !5
  %72 = shl i32 %71, 28
  %73 = and i32 %72, 805306368
  %74 = or i32 %73, %69
  %75 = getelementptr inbounds i8, ptr %0, i64 60
  %76 = load i32, ptr %75, align 4, !tbaa !5
  %77 = shl i32 %76, 30
  %78 = or i32 %74, %77
  store i32 %78, ptr %1, align 4, !tbaa !5
  %79 = getelementptr inbounds i8, ptr %1, i64 4
  %80 = getelementptr inbounds i8, ptr %0, i64 64
  %81 = load i32, ptr %80, align 4, !tbaa !5
  %82 = and i32 %81, 3
  %83 = getelementptr inbounds i8, ptr %0, i64 68
  %84 = load i32, ptr %83, align 4, !tbaa !5
  %85 = shl i32 %84, 2
  %86 = and i32 %85, 12
  %87 = or disjoint i32 %86, %82
  %88 = getelementptr inbounds i8, ptr %0, i64 72
  %89 = load i32, ptr %88, align 4, !tbaa !5
  %90 = shl i32 %89, 4
  %91 = and i32 %90, 48
  %92 = or disjoint i32 %91, %87
  %93 = getelementptr inbounds i8, ptr %0, i64 76
  %94 = load i32, ptr %93, align 4, !tbaa !5
  %95 = shl i32 %94, 6
  %96 = and i32 %95, 192
  %97 = or disjoint i32 %96, %92
  %98 = getelementptr inbounds i8, ptr %0, i64 80
  %99 = load i32, ptr %98, align 4, !tbaa !5
  %100 = shl i32 %99, 8
  %101 = and i32 %100, 768
  %102 = or disjoint i32 %101, %97
  %103 = getelementptr inbounds i8, ptr %0, i64 84
  %104 = load i32, ptr %103, align 4, !tbaa !5
  %105 = shl i32 %104, 10
  %106 = and i32 %105, 3072
  %107 = or disjoint i32 %106, %102
  %108 = getelementptr inbounds i8, ptr %0, i64 88
  %109 = load i32, ptr %108, align 4, !tbaa !5
  %110 = shl i32 %109, 12
  %111 = and i32 %110, 12288
  %112 = or i32 %111, %107
  %113 = getelementptr inbounds i8, ptr %0, i64 92
  %114 = load i32, ptr %113, align 4, !tbaa !5
  %115 = shl i32 %114, 14
  %116 = and i32 %115, 49152
  %117 = or i32 %116, %112
  %118 = getelementptr inbounds i8, ptr %0, i64 96
  %119 = load i32, ptr %118, align 4, !tbaa !5
  %120 = shl i32 %119, 16
  %121 = and i32 %120, 196608
  %122 = or i32 %121, %117
  %123 = getelementptr inbounds i8, ptr %0, i64 100
  %124 = load i32, ptr %123, align 4, !tbaa !5
  %125 = shl i32 %124, 18
  %126 = and i32 %125, 786432
  %127 = or i32 %126, %122
  %128 = getelementptr inbounds i8, ptr %0, i64 104
  %129 = load i32, ptr %128, align 4, !tbaa !5
  %130 = shl i32 %129, 20
  %131 = and i32 %130, 3145728
  %132 = or i32 %131, %127
  %133 = getelementptr inbounds i8, ptr %0, i64 108
  %134 = load i32, ptr %133, align 4, !tbaa !5
  %135 = shl i32 %134, 22
  %136 = and i32 %135, 12582912
  %137 = or i32 %136, %132
  %138 = getelementptr inbounds i8, ptr %0, i64 112
  %139 = load i32, ptr %138, align 4, !tbaa !5
  %140 = shl i32 %139, 24
  %141 = and i32 %140, 50331648
  %142 = or i32 %141, %137
  %143 = getelementptr inbounds i8, ptr %0, i64 116
  %144 = load i32, ptr %143, align 4, !tbaa !5
  %145 = shl i32 %144, 26
  %146 = and i32 %145, 201326592
  %147 = or i32 %146, %142
  %148 = getelementptr inbounds i8, ptr %0, i64 120
  %149 = load i32, ptr %148, align 4, !tbaa !5
  %150 = shl i32 %149, 28
  %151 = and i32 %150, 805306368
  %152 = or i32 %151, %147
  %153 = getelementptr inbounds i8, ptr %0, i64 124
  %154 = load i32, ptr %153, align 4, !tbaa !5
  %155 = shl i32 %154, 30
  %156 = or i32 %152, %155
  store i32 %156, ptr %79, align 4, !tbaa !5
  ret void
}

attributes #0 = { mustprogress nofree norecurse nosync nounwind willreturn memory(argmem: readwrite) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C++ TBAA"}


; Effective O3 passes: DSEPass,EarlyCSEPass,GlobalOptPass,IPSCCPPass,InstCombinePass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass