; LLVM IR from fast-pack/SIMDCompressionAndIntersection :: src/bitpacking.ll/ZN18SIMDCompressionLib11 (fastpack3EPKjPj)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nounwind uwtable
define dso_local void @_ZN18SIMDCompressionLib11__fastpack3EPKjPj(ptr noalias noundef %0, ptr noalias noundef %1) #0 {
  %3 = alloca ptr, align 8
  %4 = alloca ptr, align 8
  store ptr %0, ptr %3, align 8, !tbaa !5
  store ptr %1, ptr %4, align 8, !tbaa !5
  %5 = load ptr, ptr %3, align 8, !tbaa !5
  %6 = load i32, ptr %5, align 4, !tbaa !9
  %7 = urem i32 %6, 8
  %8 = load ptr, ptr %4, align 8, !tbaa !5
  store i32 %7, ptr %8, align 4, !tbaa !9
  %9 = load ptr, ptr %3, align 8, !tbaa !5
  %10 = getelementptr inbounds i32, ptr %9, i32 1
  store ptr %10, ptr %3, align 8, !tbaa !5
  %11 = load ptr, ptr %3, align 8, !tbaa !5
  %12 = load i32, ptr %11, align 4, !tbaa !9
  %13 = urem i32 %12, 8
  %14 = shl i32 %13, 3
  %15 = load ptr, ptr %4, align 8, !tbaa !5
  %16 = load i32, ptr %15, align 4, !tbaa !9
  %17 = or i32 %16, %14
  store i32 %17, ptr %15, align 4, !tbaa !9
  %18 = load ptr, ptr %3, align 8, !tbaa !5
  %19 = getelementptr inbounds i32, ptr %18, i32 1
  store ptr %19, ptr %3, align 8, !tbaa !5
  %20 = load ptr, ptr %3, align 8, !tbaa !5
  %21 = load i32, ptr %20, align 4, !tbaa !9
  %22 = urem i32 %21, 8
  %23 = shl i32 %22, 6
  %24 = load ptr, ptr %4, align 8, !tbaa !5
  %25 = load i32, ptr %24, align 4, !tbaa !9
  %26 = or i32 %25, %23
  store i32 %26, ptr %24, align 4, !tbaa !9
  %27 = load ptr, ptr %3, align 8, !tbaa !5
  %28 = getelementptr inbounds i32, ptr %27, i32 1
  store ptr %28, ptr %3, align 8, !tbaa !5
  %29 = load ptr, ptr %3, align 8, !tbaa !5
  %30 = load i32, ptr %29, align 4, !tbaa !9
  %31 = urem i32 %30, 8
  %32 = shl i32 %31, 9
  %33 = load ptr, ptr %4, align 8, !tbaa !5
  %34 = load i32, ptr %33, align 4, !tbaa !9
  %35 = or i32 %34, %32
  store i32 %35, ptr %33, align 4, !tbaa !9
  %36 = load ptr, ptr %3, align 8, !tbaa !5
  %37 = getelementptr inbounds i32, ptr %36, i32 1
  store ptr %37, ptr %3, align 8, !tbaa !5
  %38 = load ptr, ptr %3, align 8, !tbaa !5
  %39 = load i32, ptr %38, align 4, !tbaa !9
  %40 = urem i32 %39, 8
  %41 = shl i32 %40, 12
  %42 = load ptr, ptr %4, align 8, !tbaa !5
  %43 = load i32, ptr %42, align 4, !tbaa !9
  %44 = or i32 %43, %41
  store i32 %44, ptr %42, align 4, !tbaa !9
  %45 = load ptr, ptr %3, align 8, !tbaa !5
  %46 = getelementptr inbounds i32, ptr %45, i32 1
  store ptr %46, ptr %3, align 8, !tbaa !5
  %47 = load ptr, ptr %3, align 8, !tbaa !5
  %48 = load i32, ptr %47, align 4, !tbaa !9
  %49 = urem i32 %48, 8
  %50 = shl i32 %49, 15
  %51 = load ptr, ptr %4, align 8, !tbaa !5
  %52 = load i32, ptr %51, align 4, !tbaa !9
  %53 = or i32 %52, %50
  store i32 %53, ptr %51, align 4, !tbaa !9
  %54 = load ptr, ptr %3, align 8, !tbaa !5
  %55 = getelementptr inbounds i32, ptr %54, i32 1
  store ptr %55, ptr %3, align 8, !tbaa !5
  %56 = load ptr, ptr %3, align 8, !tbaa !5
  %57 = load i32, ptr %56, align 4, !tbaa !9
  %58 = urem i32 %57, 8
  %59 = shl i32 %58, 18
  %60 = load ptr, ptr %4, align 8, !tbaa !5
  %61 = load i32, ptr %60, align 4, !tbaa !9
  %62 = or i32 %61, %59
  store i32 %62, ptr %60, align 4, !tbaa !9
  %63 = load ptr, ptr %3, align 8, !tbaa !5
  %64 = getelementptr inbounds i32, ptr %63, i32 1
  store ptr %64, ptr %3, align 8, !tbaa !5
  %65 = load ptr, ptr %3, align 8, !tbaa !5
  %66 = load i32, ptr %65, align 4, !tbaa !9
  %67 = urem i32 %66, 8
  %68 = shl i32 %67, 21
  %69 = load ptr, ptr %4, align 8, !tbaa !5
  %70 = load i32, ptr %69, align 4, !tbaa !9
  %71 = or i32 %70, %68
  store i32 %71, ptr %69, align 4, !tbaa !9
  %72 = load ptr, ptr %3, align 8, !tbaa !5
  %73 = getelementptr inbounds i32, ptr %72, i32 1
  store ptr %73, ptr %3, align 8, !tbaa !5
  %74 = load ptr, ptr %3, align 8, !tbaa !5
  %75 = load i32, ptr %74, align 4, !tbaa !9
  %76 = urem i32 %75, 8
  %77 = shl i32 %76, 24
  %78 = load ptr, ptr %4, align 8, !tbaa !5
  %79 = load i32, ptr %78, align 4, !tbaa !9
  %80 = or i32 %79, %77
  store i32 %80, ptr %78, align 4, !tbaa !9
  %81 = load ptr, ptr %3, align 8, !tbaa !5
  %82 = getelementptr inbounds i32, ptr %81, i32 1
  store ptr %82, ptr %3, align 8, !tbaa !5
  %83 = load ptr, ptr %3, align 8, !tbaa !5
  %84 = load i32, ptr %83, align 4, !tbaa !9
  %85 = urem i32 %84, 8
  %86 = shl i32 %85, 27
  %87 = load ptr, ptr %4, align 8, !tbaa !5
  %88 = load i32, ptr %87, align 4, !tbaa !9
  %89 = or i32 %88, %86
  store i32 %89, ptr %87, align 4, !tbaa !9
  %90 = load ptr, ptr %3, align 8, !tbaa !5
  %91 = getelementptr inbounds i32, ptr %90, i32 1
  store ptr %91, ptr %3, align 8, !tbaa !5
  %92 = load ptr, ptr %3, align 8, !tbaa !5
  %93 = load i32, ptr %92, align 4, !tbaa !9
  %94 = shl i32 %93, 30
  %95 = load ptr, ptr %4, align 8, !tbaa !5
  %96 = load i32, ptr %95, align 4, !tbaa !9
  %97 = or i32 %96, %94
  store i32 %97, ptr %95, align 4, !tbaa !9
  %98 = load ptr, ptr %4, align 8, !tbaa !5
  %99 = getelementptr inbounds i32, ptr %98, i32 1
  store ptr %99, ptr %4, align 8, !tbaa !5
  %100 = load ptr, ptr %3, align 8, !tbaa !5
  %101 = load i32, ptr %100, align 4, !tbaa !9
  %102 = urem i32 %101, 8
  %103 = lshr i32 %102, 2
  %104 = load ptr, ptr %4, align 8, !tbaa !5
  store i32 %103, ptr %104, align 4, !tbaa !9
  %105 = load ptr, ptr %3, align 8, !tbaa !5
  %106 = getelementptr inbounds i32, ptr %105, i32 1
  store ptr %106, ptr %3, align 8, !tbaa !5
  %107 = load ptr, ptr %3, align 8, !tbaa !5
  %108 = load i32, ptr %107, align 4, !tbaa !9
  %109 = urem i32 %108, 8
  %110 = shl i32 %109, 1
  %111 = load ptr, ptr %4, align 8, !tbaa !5
  %112 = load i32, ptr %111, align 4, !tbaa !9
  %113 = or i32 %112, %110
  store i32 %113, ptr %111, align 4, !tbaa !9
  %114 = load ptr, ptr %3, align 8, !tbaa !5
  %115 = getelementptr inbounds i32, ptr %114, i32 1
  store ptr %115, ptr %3, align 8, !tbaa !5
  %116 = load ptr, ptr %3, align 8, !tbaa !5
  %117 = load i32, ptr %116, align 4, !tbaa !9
  %118 = urem i32 %117, 8
  %119 = shl i32 %118, 4
  %120 = load ptr, ptr %4, align 8, !tbaa !5
  %121 = load i32, ptr %120, align 4, !tbaa !9
  %122 = or i32 %121, %119
  store i32 %122, ptr %120, align 4, !tbaa !9
  %123 = load ptr, ptr %3, align 8, !tbaa !5
  %124 = getelementptr inbounds i32, ptr %123, i32 1
  store ptr %124, ptr %3, align 8, !tbaa !5
  %125 = load ptr, ptr %3, align 8, !tbaa !5
  %126 = load i32, ptr %125, align 4, !tbaa !9
  %127 = urem i32 %126, 8
  %128 = shl i32 %127, 7
  %129 = load ptr, ptr %4, align 8, !tbaa !5
  %130 = load i32, ptr %129, align 4, !tbaa !9
  %131 = or i32 %130, %128
  store i32 %131, ptr %129, align 4, !tbaa !9
  %132 = load ptr, ptr %3, align 8, !tbaa !5
  %133 = getelementptr inbounds i32, ptr %132, i32 1
  store ptr %133, ptr %3, align 8, !tbaa !5
  %134 = load ptr, ptr %3, align 8, !tbaa !5
  %135 = load i32, ptr %134, align 4, !tbaa !9
  %136 = urem i32 %135, 8
  %137 = shl i32 %136, 10
  %138 = load ptr, ptr %4, align 8, !tbaa !5
  %139 = load i32, ptr %138, align 4, !tbaa !9
  %140 = or i32 %139, %137
  store i32 %140, ptr %138, align 4, !tbaa !9
  %141 = load ptr, ptr %3, align 8, !tbaa !5
  %142 = getelementptr inbounds i32, ptr %141, i32 1
  store ptr %142, ptr %3, align 8, !tbaa !5
  %143 = load ptr, ptr %3, align 8, !tbaa !5
  %144 = load i32, ptr %143, align 4, !tbaa !9
  %145 = urem i32 %144, 8
  %146 = shl i32 %145, 13
  %147 = load ptr, ptr %4, align 8, !tbaa !5
  %148 = load i32, ptr %147, align 4, !tbaa !9
  %149 = or i32 %148, %146
  store i32 %149, ptr %147, align 4, !tbaa !9
  %150 = load ptr, ptr %3, align 8, !tbaa !5
  %151 = getelementptr inbounds i32, ptr %150, i32 1
  store ptr %151, ptr %3, align 8, !tbaa !5
  %152 = load ptr, ptr %3, align 8, !tbaa !5
  %153 = load i32, ptr %152, align 4, !tbaa !9
  %154 = urem i32 %153, 8
  %155 = shl i32 %154, 16
  %156 = load ptr, ptr %4, align 8, !tbaa !5
  %157 = load i32, ptr %156, align 4, !tbaa !9
  %158 = or i32 %157, %155
  store i32 %158, ptr %156, align 4, !tbaa !9
  %159 = load ptr, ptr %3, align 8, !tbaa !5
  %160 = getelementptr inbounds i32, ptr %159, i32 1
  store ptr %160, ptr %3, align 8, !tbaa !5
  %161 = load ptr, ptr %3, align 8, !tbaa !5
  %162 = load i32, ptr %161, align 4, !tbaa !9
  %163 = urem i32 %162, 8
  %164 = shl i32 %163, 19
  %165 = load ptr, ptr %4, align 8, !tbaa !5
  %166 = load i32, ptr %165, align 4, !tbaa !9
  %167 = or i32 %166, %164
  store i32 %167, ptr %165, align 4, !tbaa !9
  %168 = load ptr, ptr %3, align 8, !tbaa !5
  %169 = getelementptr inbounds i32, ptr %168, i32 1
  store ptr %169, ptr %3, align 8, !tbaa !5
  %170 = load ptr, ptr %3, align 8, !tbaa !5
  %171 = load i32, ptr %170, align 4, !tbaa !9
  %172 = urem i32 %171, 8
  %173 = shl i32 %172, 22
  %174 = load ptr, ptr %4, align 8, !tbaa !5
  %175 = load i32, ptr %174, align 4, !tbaa !9
  %176 = or i32 %175, %173
  store i32 %176, ptr %174, align 4, !tbaa !9
  %177 = load ptr, ptr %3, align 8, !tbaa !5
  %178 = getelementptr inbounds i32, ptr %177, i32 1
  store ptr %178, ptr %3, align 8, !tbaa !5
  %179 = load ptr, ptr %3, align 8, !tbaa !5
  %180 = load i32, ptr %179, align 4, !tbaa !9
  %181 = urem i32 %180, 8
  %182 = shl i32 %181, 25
  %183 = load ptr, ptr %4, align 8, !tbaa !5
  %184 = load i32, ptr %183, align 4, !tbaa !9
  %185 = or i32 %184, %182
  store i32 %185, ptr %183, align 4, !tbaa !9
  %186 = load ptr, ptr %3, align 8, !tbaa !5
  %187 = getelementptr inbounds i32, ptr %186, i32 1
  store ptr %187, ptr %3, align 8, !tbaa !5
  %188 = load ptr, ptr %3, align 8, !tbaa !5
  %189 = load i32, ptr %188, align 4, !tbaa !9
  %190 = urem i32 %189, 8
  %191 = shl i32 %190, 28
  %192 = load ptr, ptr %4, align 8, !tbaa !5
  %193 = load i32, ptr %192, align 4, !tbaa !9
  %194 = or i32 %193, %191
  store i32 %194, ptr %192, align 4, !tbaa !9
  %195 = load ptr, ptr %3, align 8, !tbaa !5
  %196 = getelementptr inbounds i32, ptr %195, i32 1
  store ptr %196, ptr %3, align 8, !tbaa !5
  %197 = load ptr, ptr %3, align 8, !tbaa !5
  %198 = load i32, ptr %197, align 4, !tbaa !9
  %199 = shl i32 %198, 31
  %200 = load ptr, ptr %4, align 8, !tbaa !5
  %201 = load i32, ptr %200, align 4, !tbaa !9
  %202 = or i32 %201, %199
  store i32 %202, ptr %200, align 4, !tbaa !9
  %203 = load ptr, ptr %4, align 8, !tbaa !5
  %204 = getelementptr inbounds i32, ptr %203, i32 1
  store ptr %204, ptr %4, align 8, !tbaa !5
  %205 = load ptr, ptr %3, align 8, !tbaa !5
  %206 = load i32, ptr %205, align 4, !tbaa !9
  %207 = urem i32 %206, 8
  %208 = lshr i32 %207, 1
  %209 = load ptr, ptr %4, align 8, !tbaa !5
  store i32 %208, ptr %209, align 4, !tbaa !9
  %210 = load ptr, ptr %3, align 8, !tbaa !5
  %211 = getelementptr inbounds i32, ptr %210, i32 1
  store ptr %211, ptr %3, align 8, !tbaa !5
  %212 = load ptr, ptr %3, align 8, !tbaa !5
  %213 = load i32, ptr %212, align 4, !tbaa !9
  %214 = urem i32 %213, 8
  %215 = shl i32 %214, 2
  %216 = load ptr, ptr %4, align 8, !tbaa !5
  %217 = load i32, ptr %216, align 4, !tbaa !9
  %218 = or i32 %217, %215
  store i32 %218, ptr %216, align 4, !tbaa !9
  %219 = load ptr, ptr %3, align 8, !tbaa !5
  %220 = getelementptr inbounds i32, ptr %219, i32 1
  store ptr %220, ptr %3, align 8, !tbaa !5
  %221 = load ptr, ptr %3, align 8, !tbaa !5
  %222 = load i32, ptr %221, align 4, !tbaa !9
  %223 = urem i32 %222, 8
  %224 = shl i32 %223, 5
  %225 = load ptr, ptr %4, align 8, !tbaa !5
  %226 = load i32, ptr %225, align 4, !tbaa !9
  %227 = or i32 %226, %224
  store i32 %227, ptr %225, align 4, !tbaa !9
  %228 = load ptr, ptr %3, align 8, !tbaa !5
  %229 = getelementptr inbounds i32, ptr %228, i32 1
  store ptr %229, ptr %3, align 8, !tbaa !5
  %230 = load ptr, ptr %3, align 8, !tbaa !5
  %231 = load i32, ptr %230, align 4, !tbaa !9
  %232 = urem i32 %231, 8
  %233 = shl i32 %232, 8
  %234 = load ptr, ptr %4, align 8, !tbaa !5
  %235 = load i32, ptr %234, align 4, !tbaa !9
  %236 = or i32 %235, %233
  store i32 %236, ptr %234, align 4, !tbaa !9
  %237 = load ptr, ptr %3, align 8, !tbaa !5
  %238 = getelementptr inbounds i32, ptr %237, i32 1
  store ptr %238, ptr %3, align 8, !tbaa !5
  %239 = load ptr, ptr %3, align 8, !tbaa !5
  %240 = load i32, ptr %239, align 4, !tbaa !9
  %241 = urem i32 %240, 8
  %242 = shl i32 %241, 11
  %243 = load ptr, ptr %4, align 8, !tbaa !5
  %244 = load i32, ptr %243, align 4, !tbaa !9
  %245 = or i32 %244, %242
  store i32 %245, ptr %243, align 4, !tbaa !9
  %246 = load ptr, ptr %3, align 8, !tbaa !5
  %247 = getelementptr inbounds i32, ptr %246, i32 1
  store ptr %247, ptr %3, align 8, !tbaa !5
  %248 = load ptr, ptr %3, align 8, !tbaa !5
  %249 = load i32, ptr %248, align 4, !tbaa !9
  %250 = urem i32 %249, 8
  %251 = shl i32 %250, 14
  %252 = load ptr, ptr %4, align 8, !tbaa !5
  %253 = load i32, ptr %252, align 4, !tbaa !9
  %254 = or i32 %253, %251
  store i32 %254, ptr %252, align 4, !tbaa !9
  %255 = load ptr, ptr %3, align 8, !tbaa !5
  %256 = getelementptr inbounds i32, ptr %255, i32 1
  store ptr %256, ptr %3, align 8, !tbaa !5
  %257 = load ptr, ptr %3, align 8, !tbaa !5
  %258 = load i32, ptr %257, align 4, !tbaa !9
  %259 = urem i32 %258, 8
  %260 = shl i32 %259, 17
  %261 = load ptr, ptr %4, align 8, !tbaa !5
  %262 = load i32, ptr %261, align 4, !tbaa !9
  %263 = or i32 %262, %260
  store i32 %263, ptr %261, align 4, !tbaa !9
  %264 = load ptr, ptr %3, align 8, !tbaa !5
  %265 = getelementptr inbounds i32, ptr %264, i32 1
  store ptr %265, ptr %3, align 8, !tbaa !5
  %266 = load ptr, ptr %3, align 8, !tbaa !5
  %267 = load i32, ptr %266, align 4, !tbaa !9
  %268 = urem i32 %267, 8
  %269 = shl i32 %268, 20
  %270 = load ptr, ptr %4, align 8, !tbaa !5
  %271 = load i32, ptr %270, align 4, !tbaa !9
  %272 = or i32 %271, %269
  store i32 %272, ptr %270, align 4, !tbaa !9
  %273 = load ptr, ptr %3, align 8, !tbaa !5
  %274 = getelementptr inbounds i32, ptr %273, i32 1
  store ptr %274, ptr %3, align 8, !tbaa !5
  %275 = load ptr, ptr %3, align 8, !tbaa !5
  %276 = load i32, ptr %275, align 4, !tbaa !9
  %277 = urem i32 %276, 8
  %278 = shl i32 %277, 23
  %279 = load ptr, ptr %4, align 8, !tbaa !5
  %280 = load i32, ptr %279, align 4, !tbaa !9
  %281 = or i32 %280, %278
  store i32 %281, ptr %279, align 4, !tbaa !9
  %282 = load ptr, ptr %3, align 8, !tbaa !5
  %283 = getelementptr inbounds i32, ptr %282, i32 1
  store ptr %283, ptr %3, align 8, !tbaa !5
  %284 = load ptr, ptr %3, align 8, !tbaa !5
  %285 = load i32, ptr %284, align 4, !tbaa !9
  %286 = urem i32 %285, 8
  %287 = shl i32 %286, 26
  %288 = load ptr, ptr %4, align 8, !tbaa !5
  %289 = load i32, ptr %288, align 4, !tbaa !9
  %290 = or i32 %289, %287
  store i32 %290, ptr %288, align 4, !tbaa !9
  %291 = load ptr, ptr %3, align 8, !tbaa !5
  %292 = getelementptr inbounds i32, ptr %291, i32 1
  store ptr %292, ptr %3, align 8, !tbaa !5
  %293 = load ptr, ptr %3, align 8, !tbaa !5
  %294 = load i32, ptr %293, align 4, !tbaa !9
  %295 = shl i32 %294, 29
  %296 = load ptr, ptr %4, align 8, !tbaa !5
  %297 = load i32, ptr %296, align 4, !tbaa !9
  %298 = or i32 %297, %295
  store i32 %298, ptr %296, align 4, !tbaa !9
  ret void
}

attributes #0 = { mustprogress nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nofree norecurse nosync nounwind willreturn memory(argmem: readwrite) uwtable
define dso_local void @_ZN18SIMDCompressionLib11__fastpack3EPKjPj(ptr noalias nocapture noundef readonly %0, ptr noalias nocapture noundef writeonly %1) local_unnamed_addr #0 {
  %3 = load i32, ptr %0, align 4, !tbaa !5
  %4 = and i32 %3, 7
  %5 = getelementptr inbounds i8, ptr %0, i64 4
  %6 = load i32, ptr %5, align 4, !tbaa !5
  %7 = shl i32 %6, 3
  %8 = and i32 %7, 56
  %9 = or disjoint i32 %8, %4
  %10 = getelementptr inbounds i8, ptr %0, i64 8
  %11 = load i32, ptr %10, align 4, !tbaa !5
  %12 = shl i32 %11, 6
  %13 = and i32 %12, 448
  %14 = or disjoint i32 %13, %9
  %15 = getelementptr inbounds i8, ptr %0, i64 12
  %16 = load i32, ptr %15, align 4, !tbaa !5
  %17 = shl i32 %16, 9
  %18 = and i32 %17, 3584
  %19 = or disjoint i32 %18, %14
  %20 = getelementptr inbounds i8, ptr %0, i64 16
  %21 = load i32, ptr %20, align 4, !tbaa !5
  %22 = shl i32 %21, 12
  %23 = and i32 %22, 28672
  %24 = or disjoint i32 %23, %19
  %25 = getelementptr inbounds i8, ptr %0, i64 20
  %26 = load i32, ptr %25, align 4, !tbaa !5
  %27 = shl i32 %26, 15
  %28 = and i32 %27, 229376
  %29 = or disjoint i32 %28, %24
  %30 = getelementptr inbounds i8, ptr %0, i64 24
  %31 = load i32, ptr %30, align 4, !tbaa !5
  %32 = shl i32 %31, 18
  %33 = and i32 %32, 1835008
  %34 = or i32 %33, %29
  %35 = getelementptr inbounds i8, ptr %0, i64 28
  %36 = load i32, ptr %35, align 4, !tbaa !5
  %37 = shl i32 %36, 21
  %38 = and i32 %37, 14680064
  %39 = or i32 %38, %34
  %40 = getelementptr inbounds i8, ptr %0, i64 32
  %41 = load i32, ptr %40, align 4, !tbaa !5
  %42 = shl i32 %41, 24
  %43 = and i32 %42, 117440512
  %44 = or i32 %43, %39
  %45 = getelementptr inbounds i8, ptr %0, i64 36
  %46 = load i32, ptr %45, align 4, !tbaa !5
  %47 = shl i32 %46, 27
  %48 = and i32 %47, 939524096
  %49 = or i32 %48, %44
  %50 = getelementptr inbounds i8, ptr %0, i64 40
  %51 = load i32, ptr %50, align 4, !tbaa !5
  %52 = shl i32 %51, 30
  %53 = or i32 %49, %52
  store i32 %53, ptr %1, align 4, !tbaa !5
  %54 = getelementptr inbounds i8, ptr %1, i64 4
  %55 = lshr i32 %51, 2
  %56 = and i32 %55, 1
  %57 = getelementptr inbounds i8, ptr %0, i64 44
  %58 = load i32, ptr %57, align 4, !tbaa !5
  %59 = shl i32 %58, 1
  %60 = and i32 %59, 14
  %61 = or disjoint i32 %60, %56
  %62 = getelementptr inbounds i8, ptr %0, i64 48
  %63 = load i32, ptr %62, align 4, !tbaa !5
  %64 = shl i32 %63, 4
  %65 = and i32 %64, 112
  %66 = or disjoint i32 %65, %61
  %67 = getelementptr inbounds i8, ptr %0, i64 52
  %68 = load i32, ptr %67, align 4, !tbaa !5
  %69 = shl i32 %68, 7
  %70 = and i32 %69, 896
  %71 = or disjoint i32 %70, %66
  %72 = getelementptr inbounds i8, ptr %0, i64 56
  %73 = load i32, ptr %72, align 4, !tbaa !5
  %74 = shl i32 %73, 10
  %75 = and i32 %74, 7168
  %76 = or disjoint i32 %75, %71
  %77 = getelementptr inbounds i8, ptr %0, i64 60
  %78 = load i32, ptr %77, align 4, !tbaa !5
  %79 = shl i32 %78, 13
  %80 = and i32 %79, 57344
  %81 = or disjoint i32 %80, %76
  %82 = getelementptr inbounds i8, ptr %0, i64 64
  %83 = load i32, ptr %82, align 4, !tbaa !5
  %84 = shl i32 %83, 16
  %85 = and i32 %84, 458752
  %86 = or i32 %85, %81
  %87 = getelementptr inbounds i8, ptr %0, i64 68
  %88 = load i32, ptr %87, align 4, !tbaa !5
  %89 = shl i32 %88, 19
  %90 = and i32 %89, 3670016
  %91 = or i32 %90, %86
  %92 = getelementptr inbounds i8, ptr %0, i64 72
  %93 = load i32, ptr %92, align 4, !tbaa !5
  %94 = shl i32 %93, 22
  %95 = and i32 %94, 29360128
  %96 = or i32 %95, %91
  %97 = getelementptr inbounds i8, ptr %0, i64 76
  %98 = load i32, ptr %97, align 4, !tbaa !5
  %99 = shl i32 %98, 25
  %100 = and i32 %99, 234881024
  %101 = or i32 %100, %96
  %102 = getelementptr inbounds i8, ptr %0, i64 80
  %103 = load i32, ptr %102, align 4, !tbaa !5
  %104 = shl i32 %103, 28
  %105 = and i32 %104, 1879048192
  %106 = or i32 %105, %101
  %107 = getelementptr inbounds i8, ptr %0, i64 84
  %108 = load i32, ptr %107, align 4, !tbaa !5
  %109 = shl i32 %108, 31
  %110 = or i32 %106, %109
  store i32 %110, ptr %54, align 4, !tbaa !5
  %111 = getelementptr inbounds i8, ptr %1, i64 8
  %112 = lshr i32 %108, 1
  %113 = and i32 %112, 3
  %114 = getelementptr inbounds i8, ptr %0, i64 88
  %115 = load i32, ptr %114, align 4, !tbaa !5
  %116 = shl i32 %115, 2
  %117 = and i32 %116, 28
  %118 = or disjoint i32 %117, %113
  %119 = getelementptr inbounds i8, ptr %0, i64 92
  %120 = load i32, ptr %119, align 4, !tbaa !5
  %121 = shl i32 %120, 5
  %122 = and i32 %121, 224
  %123 = or disjoint i32 %122, %118
  %124 = getelementptr inbounds i8, ptr %0, i64 96
  %125 = load i32, ptr %124, align 4, !tbaa !5
  %126 = shl i32 %125, 8
  %127 = and i32 %126, 1792
  %128 = or disjoint i32 %127, %123
  %129 = getelementptr inbounds i8, ptr %0, i64 100
  %130 = load i32, ptr %129, align 4, !tbaa !5
  %131 = shl i32 %130, 11
  %132 = and i32 %131, 14336
  %133 = or disjoint i32 %132, %128
  %134 = getelementptr inbounds i8, ptr %0, i64 104
  %135 = load i32, ptr %134, align 4, !tbaa !5
  %136 = shl i32 %135, 14
  %137 = and i32 %136, 114688
  %138 = or disjoint i32 %137, %133
  %139 = getelementptr inbounds i8, ptr %0, i64 108
  %140 = load i32, ptr %139, align 4, !tbaa !5
  %141 = shl i32 %140, 17
  %142 = and i32 %141, 917504
  %143 = or i32 %142, %138
  %144 = getelementptr inbounds i8, ptr %0, i64 112
  %145 = load i32, ptr %144, align 4, !tbaa !5
  %146 = shl i32 %145, 20
  %147 = and i32 %146, 7340032
  %148 = or i32 %147, %143
  %149 = getelementptr inbounds i8, ptr %0, i64 116
  %150 = load i32, ptr %149, align 4, !tbaa !5
  %151 = shl i32 %150, 23
  %152 = and i32 %151, 58720256
  %153 = or i32 %152, %148
  %154 = getelementptr inbounds i8, ptr %0, i64 120
  %155 = load i32, ptr %154, align 4, !tbaa !5
  %156 = shl i32 %155, 26
  %157 = and i32 %156, 469762048
  %158 = or i32 %157, %153
  %159 = getelementptr inbounds i8, ptr %0, i64 124
  %160 = load i32, ptr %159, align 4, !tbaa !5
  %161 = shl i32 %160, 29
  %162 = or i32 %158, %161
  store i32 %162, ptr %111, align 4, !tbaa !5
  ret void
}

attributes #0 = { mustprogress nofree norecurse nosync nounwind willreturn memory(argmem: readwrite) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C++ TBAA"}


; Effective O3 passes: DSEPass,EarlyCSEPass,GlobalOptPass,IPSCCPPass,InstCombinePass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass