; LLVM IR from glaretechnologies/substrata :: opus/opus-1.3.1/silk (biquad_alt)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
define dso_local void @silk_biquad_alt_stride1(ptr noundef %0, ptr noundef %1, ptr noundef %2, ptr noundef %3, ptr noundef %4, i32 noundef %5) #0 {
  %7 = alloca ptr, align 8
  %8 = alloca ptr, align 8
  %9 = alloca ptr, align 8
  %10 = alloca ptr, align 8
  %11 = alloca ptr, align 8
  %12 = alloca i32, align 4
  %13 = alloca i32, align 4
  %14 = alloca i32, align 4
  %15 = alloca i32, align 4
  %16 = alloca i32, align 4
  %17 = alloca i32, align 4
  %18 = alloca i32, align 4
  %19 = alloca i32, align 4
  store ptr %0, ptr %7, align 8, !tbaa !5
  store ptr %1, ptr %8, align 8, !tbaa !5
  store ptr %2, ptr %9, align 8, !tbaa !5
  store ptr %3, ptr %10, align 8, !tbaa !5
  store ptr %4, ptr %11, align 8, !tbaa !5
  store i32 %5, ptr %12, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 4, ptr %13) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %14) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %15) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %16) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %17) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %18) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %19) #2
  %20 = load ptr, ptr %9, align 8, !tbaa !5
  %21 = getelementptr inbounds i32, ptr %20, i64 0
  %22 = load i32, ptr %21, align 4, !tbaa !9
  %23 = sub nsw i32 0, %22
  %24 = and i32 %23, 16383
  store i32 %24, ptr %16, align 4, !tbaa !9
  %25 = load ptr, ptr %9, align 8, !tbaa !5
  %26 = getelementptr inbounds i32, ptr %25, i64 0
  %27 = load i32, ptr %26, align 4, !tbaa !9
  %28 = sub nsw i32 0, %27
  %29 = ashr i32 %28, 14
  store i32 %29, ptr %15, align 4, !tbaa !9
  %30 = load ptr, ptr %9, align 8, !tbaa !5
  %31 = getelementptr inbounds i32, ptr %30, i64 1
  %32 = load i32, ptr %31, align 4, !tbaa !9
  %33 = sub nsw i32 0, %32
  %34 = and i32 %33, 16383
  store i32 %34, ptr %18, align 4, !tbaa !9
  %35 = load ptr, ptr %9, align 8, !tbaa !5
  %36 = getelementptr inbounds i32, ptr %35, i64 1
  %37 = load i32, ptr %36, align 4, !tbaa !9
  %38 = sub nsw i32 0, %37
  %39 = ashr i32 %38, 14
  store i32 %39, ptr %17, align 4, !tbaa !9
  store i32 0, ptr %13, align 4, !tbaa !9
  br label %40

40:                                               ; preds = %188, %6
  %41 = load i32, ptr %13, align 4, !tbaa !9
  %42 = load i32, ptr %12, align 4, !tbaa !9
  %43 = icmp slt i32 %41, %42
  br i1 %43, label %44, label %191

44:                                               ; preds = %40
  %45 = load ptr, ptr %7, align 8, !tbaa !5
  %46 = load i32, ptr %13, align 4, !tbaa !9
  %47 = sext i32 %46 to i64
  %48 = getelementptr inbounds i16, ptr %45, i64 %47
  %49 = load i16, ptr %48, align 2, !tbaa !11
  %50 = sext i16 %49 to i32
  store i32 %50, ptr %14, align 4, !tbaa !9
  %51 = load ptr, ptr %10, align 8, !tbaa !5
  %52 = getelementptr inbounds i32, ptr %51, i64 0
  %53 = load i32, ptr %52, align 4, !tbaa !9
  %54 = sext i32 %53 to i64
  %55 = load ptr, ptr %8, align 8, !tbaa !5
  %56 = getelementptr inbounds i32, ptr %55, i64 0
  %57 = load i32, ptr %56, align 4, !tbaa !9
  %58 = sext i32 %57 to i64
  %59 = load i32, ptr %14, align 4, !tbaa !9
  %60 = trunc i32 %59 to i16
  %61 = sext i16 %60 to i64
  %62 = mul nsw i64 %58, %61
  %63 = ashr i64 %62, 16
  %64 = add nsw i64 %54, %63
  %65 = trunc i64 %64 to i32
  %66 = shl i32 %65, 2
  store i32 %66, ptr %19, align 4, !tbaa !9
  %67 = load ptr, ptr %10, align 8, !tbaa !5
  %68 = getelementptr inbounds i32, ptr %67, i64 1
  %69 = load i32, ptr %68, align 4, !tbaa !9
  %70 = load i32, ptr %19, align 4, !tbaa !9
  %71 = sext i32 %70 to i64
  %72 = load i32, ptr %16, align 4, !tbaa !9
  %73 = trunc i32 %72 to i16
  %74 = sext i16 %73 to i64
  %75 = mul nsw i64 %71, %74
  %76 = ashr i64 %75, 16
  %77 = trunc i64 %76 to i32
  %78 = ashr i32 %77, 13
  %79 = add nsw i32 %78, 1
  %80 = ashr i32 %79, 1
  %81 = add nsw i32 %69, %80
  %82 = load ptr, ptr %10, align 8, !tbaa !5
  %83 = getelementptr inbounds i32, ptr %82, i64 0
  store i32 %81, ptr %83, align 4, !tbaa !9
  %84 = load ptr, ptr %10, align 8, !tbaa !5
  %85 = getelementptr inbounds i32, ptr %84, i64 0
  %86 = load i32, ptr %85, align 4, !tbaa !9
  %87 = sext i32 %86 to i64
  %88 = load i32, ptr %19, align 4, !tbaa !9
  %89 = sext i32 %88 to i64
  %90 = load i32, ptr %15, align 4, !tbaa !9
  %91 = trunc i32 %90 to i16
  %92 = sext i16 %91 to i64
  %93 = mul nsw i64 %89, %92
  %94 = ashr i64 %93, 16
  %95 = add nsw i64 %87, %94
  %96 = trunc i64 %95 to i32
  %97 = load ptr, ptr %10, align 8, !tbaa !5
  %98 = getelementptr inbounds i32, ptr %97, i64 0
  store i32 %96, ptr %98, align 4, !tbaa !9
  %99 = load ptr, ptr %10, align 8, !tbaa !5
  %100 = getelementptr inbounds i32, ptr %99, i64 0
  %101 = load i32, ptr %100, align 4, !tbaa !9
  %102 = sext i32 %101 to i64
  %103 = load ptr, ptr %8, align 8, !tbaa !5
  %104 = getelementptr inbounds i32, ptr %103, i64 1
  %105 = load i32, ptr %104, align 4, !tbaa !9
  %106 = sext i32 %105 to i64
  %107 = load i32, ptr %14, align 4, !tbaa !9
  %108 = trunc i32 %107 to i16
  %109 = sext i16 %108 to i64
  %110 = mul nsw i64 %106, %109
  %111 = ashr i64 %110, 16
  %112 = add nsw i64 %102, %111
  %113 = trunc i64 %112 to i32
  %114 = load ptr, ptr %10, align 8, !tbaa !5
  %115 = getelementptr inbounds i32, ptr %114, i64 0
  store i32 %113, ptr %115, align 4, !tbaa !9
  %116 = load i32, ptr %19, align 4, !tbaa !9
  %117 = sext i32 %116 to i64
  %118 = load i32, ptr %18, align 4, !tbaa !9
  %119 = trunc i32 %118 to i16
  %120 = sext i16 %119 to i64
  %121 = mul nsw i64 %117, %120
  %122 = ashr i64 %121, 16
  %123 = trunc i64 %122 to i32
  %124 = ashr i32 %123, 13
  %125 = add nsw i32 %124, 1
  %126 = ashr i32 %125, 1
  %127 = load ptr, ptr %10, align 8, !tbaa !5
  %128 = getelementptr inbounds i32, ptr %127, i64 1
  store i32 %126, ptr %128, align 4, !tbaa !9
  %129 = load ptr, ptr %10, align 8, !tbaa !5
  %130 = getelementptr inbounds i32, ptr %129, i64 1
  %131 = load i32, ptr %130, align 4, !tbaa !9
  %132 = sext i32 %131 to i64
  %133 = load i32, ptr %19, align 4, !tbaa !9
  %134 = sext i32 %133 to i64
  %135 = load i32, ptr %17, align 4, !tbaa !9
  %136 = trunc i32 %135 to i16
  %137 = sext i16 %136 to i64
  %138 = mul nsw i64 %134, %137
  %139 = ashr i64 %138, 16
  %140 = add nsw i64 %132, %139
  %141 = trunc i64 %140 to i32
  %142 = load ptr, ptr %10, align 8, !tbaa !5
  %143 = getelementptr inbounds i32, ptr %142, i64 1
  store i32 %141, ptr %143, align 4, !tbaa !9
  %144 = load ptr, ptr %10, align 8, !tbaa !5
  %145 = getelementptr inbounds i32, ptr %144, i64 1
  %146 = load i32, ptr %145, align 4, !tbaa !9
  %147 = sext i32 %146 to i64
  %148 = load ptr, ptr %8, align 8, !tbaa !5
  %149 = getelementptr inbounds i32, ptr %148, i64 2
  %150 = load i32, ptr %149, align 4, !tbaa !9
  %151 = sext i32 %150 to i64
  %152 = load i32, ptr %14, align 4, !tbaa !9
  %153 = trunc i32 %152 to i16
  %154 = sext i16 %153 to i64
  %155 = mul nsw i64 %151, %154
  %156 = ashr i64 %155, 16
  %157 = add nsw i64 %147, %156
  %158 = trunc i64 %157 to i32
  %159 = load ptr, ptr %10, align 8, !tbaa !5
  %160 = getelementptr inbounds i32, ptr %159, i64 1
  store i32 %158, ptr %160, align 4, !tbaa !9
  %161 = load i32, ptr %19, align 4, !tbaa !9
  %162 = add nsw i32 %161, 16384
  %163 = sub nsw i32 %162, 1
  %164 = ashr i32 %163, 14
  %165 = icmp sgt i32 %164, 32767
  br i1 %165, label %166, label %167

166:                                              ; preds = %44
  br label %181

167:                                              ; preds = %44
  %168 = load i32, ptr %19, align 4, !tbaa !9
  %169 = add nsw i32 %168, 16384
  %170 = sub nsw i32 %169, 1
  %171 = ashr i32 %170, 14
  %172 = icmp slt i32 %171, -32768
  br i1 %172, label %173, label %174

173:                                              ; preds = %167
  br label %179

174:                                              ; preds = %167
  %175 = load i32, ptr %19, align 4, !tbaa !9
  %176 = add nsw i32 %175, 16384
  %177 = sub nsw i32 %176, 1
  %178 = ashr i32 %177, 14
  br label %179

179:                                              ; preds = %174, %173
  %180 = phi i32 [ -32768, %173 ], [ %178, %174 ]
  br label %181

181:                                              ; preds = %179, %166
  %182 = phi i32 [ 32767, %166 ], [ %180, %179 ]
  %183 = trunc i32 %182 to i16
  %184 = load ptr, ptr %11, align 8, !tbaa !5
  %185 = load i32, ptr %13, align 4, !tbaa !9
  %186 = sext i32 %185 to i64
  %187 = getelementptr inbounds i16, ptr %184, i64 %186
  store i16 %183, ptr %187, align 2, !tbaa !11
  br label %188

188:                                              ; preds = %181
  %189 = load i32, ptr %13, align 4, !tbaa !9
  %190 = add nsw i32 %189, 1
  store i32 %190, ptr %13, align 4, !tbaa !9
  br label %40, !llvm.loop !13

191:                                              ; preds = %40
  call void @llvm.lifetime.end.p0(i64 4, ptr %19) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %18) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %17) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %16) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %15) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %14) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %13) #2
  ret void
}

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}
!11 = !{!12, !12, i64 0}
!12 = !{!"short", !7, i64 0}
!13 = distinct !{!13, !14}
!14 = !{!"llvm.loop.mustprogress"}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nofree norecurse nosync nounwind memory(argmem: readwrite) uwtable
define dso_local void @silk_biquad_alt_stride1(ptr nocapture noundef readonly %0, ptr nocapture noundef readonly %1, ptr nocapture noundef readonly %2, ptr nocapture noundef %3, ptr nocapture noundef writeonly %4, i32 noundef %5) local_unnamed_addr #0 {
  %7 = icmp sgt i32 %5, 0
  br i1 %7, label %.lr.ph, label %._crit_edge

.lr.ph:                                           ; preds = %6
  %8 = getelementptr inbounds i8, ptr %2, i64 4
  %9 = load i32, ptr %8, align 4, !tbaa !5
  %10 = sub nsw i32 0, %9
  %11 = lshr i32 %10, 14
  %12 = load i32, ptr %2, align 4, !tbaa !5
  %13 = sub nsw i32 0, %12
  %14 = lshr i32 %13, 14
  %15 = getelementptr inbounds i8, ptr %3, i64 4
  %16 = and i32 %13, 16383
  %17 = zext nneg i32 %16 to i64
  %18 = zext nneg i32 %14 to i64
  %sext = shl i64 %18, 48
  %19 = ashr exact i64 %sext, 48
  %20 = getelementptr inbounds i8, ptr %1, i64 4
  %21 = and i32 %10, 16383
  %22 = zext nneg i32 %21 to i64
  %23 = zext nneg i32 %11 to i64
  %sext40 = shl i64 %23, 48
  %24 = ashr exact i64 %sext40, 48
  %25 = getelementptr inbounds i8, ptr %1, i64 8
  %wide.trip.count = zext nneg i32 %5 to i64
  %.pre = load i32, ptr %3, align 4, !tbaa !5
  %.pre43 = load i32, ptr %15, align 4, !tbaa !5
  br label %26

26:                                               ; preds = %.lr.ph, %26
  %27 = phi i32 [ %.pre43, %.lr.ph ], [ %72, %26 ]
  %28 = phi i32 [ %.pre, %.lr.ph ], [ %56, %26 ]
  %indvars.iv = phi i64 [ 0, %.lr.ph ], [ %indvars.iv.next, %26 ]
  %29 = getelementptr inbounds i16, ptr %0, i64 %indvars.iv
  %30 = load i16, ptr %29, align 2, !tbaa !9
  %31 = load i32, ptr %1, align 4, !tbaa !5
  %32 = sext i32 %31 to i64
  %33 = sext i16 %30 to i64
  %34 = mul nsw i64 %32, %33
  %35 = lshr i64 %34, 16
  %36 = trunc i64 %35 to i32
  %37 = add i32 %28, %36
  %38 = shl i32 %37, 2
  %39 = sext i32 %38 to i64
  %40 = mul nsw i64 %39, %17
  %41 = lshr i64 %40, 16
  %42 = trunc i64 %41 to i32
  %43 = ashr i32 %42, 13
  %44 = add nsw i32 %43, 1
  %45 = ashr i32 %44, 1
  %46 = mul nsw i64 %19, %39
  %47 = lshr i64 %46, 16
  %48 = trunc i64 %47 to i32
  %49 = add i32 %27, %48
  %50 = add i32 %49, %45
  store i32 %50, ptr %3, align 4, !tbaa !5
  %51 = load i32, ptr %20, align 4, !tbaa !5
  %52 = sext i32 %51 to i64
  %53 = mul nsw i64 %52, %33
  %54 = lshr i64 %53, 16
  %55 = trunc i64 %54 to i32
  %56 = add i32 %50, %55
  store i32 %56, ptr %3, align 4, !tbaa !5
  %57 = mul nsw i64 %39, %22
  %58 = lshr i64 %57, 16
  %59 = trunc i64 %58 to i32
  %60 = ashr i32 %59, 13
  %61 = add nsw i32 %60, 1
  %62 = ashr i32 %61, 1
  %63 = mul nsw i64 %24, %39
  %64 = lshr i64 %63, 16
  %65 = trunc i64 %64 to i32
  %66 = add i32 %62, %65
  store i32 %66, ptr %15, align 4, !tbaa !5
  %67 = load i32, ptr %25, align 4, !tbaa !5
  %68 = sext i32 %67 to i64
  %69 = mul nsw i64 %68, %33
  %70 = lshr i64 %69, 16
  %71 = trunc i64 %70 to i32
  %72 = add i32 %66, %71
  store i32 %72, ptr %15, align 4, !tbaa !5
  %73 = add nsw i32 %38, 16383
  %74 = ashr i32 %73, 14
  %75 = tail call i32 @llvm.smax.i32(i32 %74, i32 -32768)
  %76 = tail call i32 @llvm.smin.i32(i32 %75, i32 32767)
  %77 = trunc nsw i32 %76 to i16
  %78 = getelementptr inbounds i16, ptr %4, i64 %indvars.iv
  store i16 %77, ptr %78, align 2, !tbaa !9
  %indvars.iv.next = add nuw nsw i64 %indvars.iv, 1
  %exitcond.not = icmp eq i64 %indvars.iv.next, %wide.trip.count
  br i1 %exitcond.not, label %._crit_edge, label %26, !llvm.loop !11

._crit_edge:                                      ; preds = %26, %6
  ret void
}

; Function Attrs: nocallback nofree nosync nounwind speculatable willreturn memory(none)
declare i32 @llvm.smax.i32(i32, i32) #1

; Function Attrs: nocallback nofree nosync nounwind speculatable willreturn memory(none)
declare i32 @llvm.smin.i32(i32, i32) #1

attributes #0 = { nofree norecurse nosync nounwind memory(argmem: readwrite) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind speculatable willreturn memory(none) }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"short", !7, i64 0}
!11 = distinct !{!11, !12}
!12 = !{!"llvm.loop.mustprogress"}


; Effective O3 passes: EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,IndVarSimplifyPass,InferFunctionAttrsPass,InstCombinePass,JumpThreadingPass,LICMPass,LoopRotatePass,LoopSimplifyPass,LoopUnrollPass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass