; LLVM IR from HANDS-FREE/OpenRE :: 3_OS/STM32F4/RTOS/uCOS-III/uC-CPU/ARM-Cortex-M4/GNU (cpu_c)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

declare i32 @CPU_SR_Save() #1

declare void @CPU_SR_Restore(i32 noundef) #1

; Function Attrs: nounwind uwtable
define dso_local void @CPU_IntSrcPrioSet(i8 noundef zeroext %0, i8 noundef zeroext %1) #2 {
  %3 = alloca i8, align 1
  %4 = alloca i8, align 1
  %5 = alloca i8, align 1
  %6 = alloca i8, align 1
  %7 = alloca i8, align 1
  %8 = alloca i32, align 4
  %9 = alloca i32, align 4
  store i8 %0, ptr %3, align 1, !tbaa !5
  store i8 %1, ptr %4, align 1, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 1, ptr %5) #3
  call void @llvm.lifetime.start.p0(i64 1, ptr %6) #3
  call void @llvm.lifetime.start.p0(i64 1, ptr %7) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %8) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %9) #3
  store i32 0, ptr %9, align 4, !tbaa !8
  %10 = load i8, ptr %3, align 1, !tbaa !5
  %11 = zext i8 %10 to i32
  switch i32 %11, label %182 [
    i32 0, label %12
    i32 7, label %12
    i32 8, label %12
    i32 9, label %12
    i32 10, label %12
    i32 13, label %12
    i32 1, label %13
    i32 2, label %13
    i32 3, label %13
    i32 4, label %14
    i32 5, label %38
    i32 6, label %62
    i32 11, label %86
    i32 12, label %110
    i32 14, label %134
    i32 15, label %158
  ]

12:                                               ; preds = %2, %2, %2, %2, %2, %2
  br label %249

13:                                               ; preds = %2, %2, %2
  br label %249

14:                                               ; preds = %2
  br label %15

15:                                               ; preds = %14
  br label %16

16:                                               ; preds = %15
  %17 = call i32 @CPU_SR_Save()
  store i32 %17, ptr %9, align 4, !tbaa !8
  br label %18

18:                                               ; preds = %16
  br label %19

19:                                               ; preds = %18
  br label %20

20:                                               ; preds = %19
  br label %21

21:                                               ; preds = %20
  %22 = load volatile i32, ptr inttoptr (i64 3758157080 to ptr), align 4, !tbaa !8
  store i32 %22, ptr %8, align 4, !tbaa !8
  %23 = load i32, ptr %8, align 4, !tbaa !8
  %24 = and i32 %23, -256
  store i32 %24, ptr %8, align 4, !tbaa !8
  %25 = load i8, ptr %4, align 1, !tbaa !5
  %26 = zext i8 %25 to i32
  %27 = shl i32 %26, 0
  %28 = load i32, ptr %8, align 4, !tbaa !8
  %29 = or i32 %28, %27
  store i32 %29, ptr %8, align 4, !tbaa !8
  %30 = load i32, ptr %8, align 4, !tbaa !8
  store volatile i32 %30, ptr inttoptr (i64 3758157080 to ptr), align 4, !tbaa !8
  br label %31

31:                                               ; preds = %21
  br label %32

32:                                               ; preds = %31
  %33 = load i32, ptr %9, align 4, !tbaa !8
  call void @CPU_SR_Restore(i32 noundef %33)
  br label %34

34:                                               ; preds = %32
  br label %35

35:                                               ; preds = %34
  br label %36

36:                                               ; preds = %35
  br label %37

37:                                               ; preds = %36
  br label %249

38:                                               ; preds = %2
  br label %39

39:                                               ; preds = %38
  br label %40

40:                                               ; preds = %39
  %41 = call i32 @CPU_SR_Save()
  store i32 %41, ptr %9, align 4, !tbaa !8
  br label %42

42:                                               ; preds = %40
  br label %43

43:                                               ; preds = %42
  br label %44

44:                                               ; preds = %43
  br label %45

45:                                               ; preds = %44
  %46 = load volatile i32, ptr inttoptr (i64 3758157080 to ptr), align 4, !tbaa !8
  store i32 %46, ptr %8, align 4, !tbaa !8
  %47 = load i32, ptr %8, align 4, !tbaa !8
  %48 = and i32 %47, -65281
  store i32 %48, ptr %8, align 4, !tbaa !8
  %49 = load i8, ptr %4, align 1, !tbaa !5
  %50 = zext i8 %49 to i32
  %51 = shl i32 %50, 8
  %52 = load i32, ptr %8, align 4, !tbaa !8
  %53 = or i32 %52, %51
  store i32 %53, ptr %8, align 4, !tbaa !8
  %54 = load i32, ptr %8, align 4, !tbaa !8
  store volatile i32 %54, ptr inttoptr (i64 3758157080 to ptr), align 4, !tbaa !8
  br label %55

55:                                               ; preds = %45
  br label %56

56:                                               ; preds = %55
  %57 = load i32, ptr %9, align 4, !tbaa !8
  call void @CPU_SR_Restore(i32 noundef %57)
  br label %58

58:                                               ; preds = %56
  br label %59

59:                                               ; preds = %58
  br label %60

60:                                               ; preds = %59
  br label %61

61:                                               ; preds = %60
  br label %249

62:                                               ; preds = %2
  br label %63

63:                                               ; preds = %62
  br label %64

64:                                               ; preds = %63
  %65 = call i32 @CPU_SR_Save()
  store i32 %65, ptr %9, align 4, !tbaa !8
  br label %66

66:                                               ; preds = %64
  br label %67

67:                                               ; preds = %66
  br label %68

68:                                               ; preds = %67
  br label %69

69:                                               ; preds = %68
  %70 = load volatile i32, ptr inttoptr (i64 3758157080 to ptr), align 4, !tbaa !8
  store i32 %70, ptr %8, align 4, !tbaa !8
  %71 = load i32, ptr %8, align 4, !tbaa !8
  %72 = and i32 %71, -16711681
  store i32 %72, ptr %8, align 4, !tbaa !8
  %73 = load i8, ptr %4, align 1, !tbaa !5
  %74 = zext i8 %73 to i32
  %75 = shl i32 %74, 16
  %76 = load i32, ptr %8, align 4, !tbaa !8
  %77 = or i32 %76, %75
  store i32 %77, ptr %8, align 4, !tbaa !8
  %78 = load i32, ptr %8, align 4, !tbaa !8
  store volatile i32 %78, ptr inttoptr (i64 3758157080 to ptr), align 4, !tbaa !8
  br label %79

79:                                               ; preds = %69
  br label %80

80:                                               ; preds = %79
  %81 = load i32, ptr %9, align 4, !tbaa !8
  call void @CPU_SR_Restore(i32 noundef %81)
  br label %82

82:                                               ; preds = %80
  br label %83

83:                                               ; preds = %82
  br label %84

84:                                               ; preds = %83
  br label %85

85:                                               ; preds = %84
  br label %249

86:                                               ; preds = %2
  br label %87

87:                                               ; preds = %86
  br label %88

88:                                               ; preds = %87
  %89 = call i32 @CPU_SR_Save()
  store i32 %89, ptr %9, align 4, !tbaa !8
  br label %90

90:                                               ; preds = %88
  br label %91

91:                                               ; preds = %90
  br label %92

92:                                               ; preds = %91
  br label %93

93:                                               ; preds = %92
  %94 = load volatile i32, ptr inttoptr (i64 3758157084 to ptr), align 4, !tbaa !8
  store i32 %94, ptr %8, align 4, !tbaa !8
  %95 = load i32, ptr %8, align 4, !tbaa !8
  %96 = and i32 %95, 16777215
  store i32 %96, ptr %8, align 4, !tbaa !8
  %97 = load i8, ptr %4, align 1, !tbaa !5
  %98 = zext i8 %97 to i32
  %99 = shl i32 %98, 24
  %100 = load i32, ptr %8, align 4, !tbaa !8
  %101 = or i32 %100, %99
  store i32 %101, ptr %8, align 4, !tbaa !8
  %102 = load i32, ptr %8, align 4, !tbaa !8
  store volatile i32 %102, ptr inttoptr (i64 3758157084 to ptr), align 4, !tbaa !8
  br label %103

103:                                              ; preds = %93
  br label %104

104:                                              ; preds = %103
  %105 = load i32, ptr %9, align 4, !tbaa !8
  call void @CPU_SR_Restore(i32 noundef %105)
  br label %106

106:                                              ; preds = %104
  br label %107

107:                                              ; preds = %106
  br label %108

108:                                              ; preds = %107
  br label %109

109:                                              ; preds = %108
  br label %249

110:                                              ; preds = %2
  br label %111

111:                                              ; preds = %110
  br label %112

112:                                              ; preds = %111
  %113 = call i32 @CPU_SR_Save()
  store i32 %113, ptr %9, align 4, !tbaa !8
  br label %114

114:                                              ; preds = %112
  br label %115

115:                                              ; preds = %114
  br label %116

116:                                              ; preds = %115
  br label %117

117:                                              ; preds = %116
  %118 = load volatile i32, ptr inttoptr (i64 3758157088 to ptr), align 4, !tbaa !8
  store i32 %118, ptr %8, align 4, !tbaa !8
  %119 = load i32, ptr %8, align 4, !tbaa !8
  %120 = and i32 %119, -256
  store i32 %120, ptr %8, align 4, !tbaa !8
  %121 = load i8, ptr %4, align 1, !tbaa !5
  %122 = zext i8 %121 to i32
  %123 = shl i32 %122, 0
  %124 = load i32, ptr %8, align 4, !tbaa !8
  %125 = or i32 %124, %123
  store i32 %125, ptr %8, align 4, !tbaa !8
  %126 = load i32, ptr %8, align 4, !tbaa !8
  store volatile i32 %126, ptr inttoptr (i64 3758157088 to ptr), align 4, !tbaa !8
  br label %127

127:                                              ; preds = %117
  br label %128

128:                                              ; preds = %127
  %129 = load i32, ptr %9, align 4, !tbaa !8
  call void @CPU_SR_Restore(i32 noundef %129)
  br label %130

130:                                              ; preds = %128
  br label %131

131:                                              ; preds = %130
  br label %132

132:                                              ; preds = %131
  br label %133

133:                                              ; preds = %132
  br label %249

134:                                              ; preds = %2
  br label %135

135:                                              ; preds = %134
  br label %136

136:                                              ; preds = %135
  %137 = call i32 @CPU_SR_Save()
  store i32 %137, ptr %9, align 4, !tbaa !8
  br label %138

138:                                              ; preds = %136
  br label %139

139:                                              ; preds = %138
  br label %140

140:                                              ; preds = %139
  br label %141

141:                                              ; preds = %140
  %142 = load volatile i32, ptr inttoptr (i64 3758157088 to ptr), align 4, !tbaa !8
  store i32 %142, ptr %8, align 4, !tbaa !8
  %143 = load i32, ptr %8, align 4, !tbaa !8
  %144 = and i32 %143, -16711681
  store i32 %144, ptr %8, align 4, !tbaa !8
  %145 = load i8, ptr %4, align 1, !tbaa !5
  %146 = zext i8 %145 to i32
  %147 = shl i32 %146, 16
  %148 = load i32, ptr %8, align 4, !tbaa !8
  %149 = or i32 %148, %147
  store i32 %149, ptr %8, align 4, !tbaa !8
  %150 = load i32, ptr %8, align 4, !tbaa !8
  store volatile i32 %150, ptr inttoptr (i64 3758157088 to ptr), align 4, !tbaa !8
  br label %151

151:                                              ; preds = %141
  br label %152

152:                                              ; preds = %151
  %153 = load i32, ptr %9, align 4, !tbaa !8
  call void @CPU_SR_Restore(i32 noundef %153)
  br label %154

154:                                              ; preds = %152
  br label %155

155:                                              ; preds = %154
  br label %156

156:                                              ; preds = %155
  br label %157

157:                                              ; preds = %156
  br label %249

158:                                              ; preds = %2
  br label %159

159:                                              ; preds = %158
  br label %160

160:                                              ; preds = %159
  %161 = call i32 @CPU_SR_Save()
  store i32 %161, ptr %9, align 4, !tbaa !8
  br label %162

162:                                              ; preds = %160
  br label %163

163:                                              ; preds = %162
  br label %164

164:                                              ; preds = %163
  br label %165

165:                                              ; preds = %164
  %166 = load volatile i32, ptr inttoptr (i64 3758157088 to ptr), align 4, !tbaa !8
  store i32 %166, ptr %8, align 4, !tbaa !8
  %167 = load i32, ptr %8, align 4, !tbaa !8
  %168 = and i32 %167, 16777215
  store i32 %168, ptr %8, align 4, !tbaa !8
  %169 = load i8, ptr %4, align 1, !tbaa !5
  %170 = zext i8 %169 to i32
  %171 = shl i32 %170, 24
  %172 = load i32, ptr %8, align 4, !tbaa !8
  %173 = or i32 %172, %171
  store i32 %173, ptr %8, align 4, !tbaa !8
  %174 = load i32, ptr %8, align 4, !tbaa !8
  store volatile i32 %174, ptr inttoptr (i64 3758157088 to ptr), align 4, !tbaa !8
  br label %175

175:                                              ; preds = %165
  br label %176

176:                                              ; preds = %175
  %177 = load i32, ptr %9, align 4, !tbaa !8
  call void @CPU_SR_Restore(i32 noundef %177)
  br label %178

178:                                              ; preds = %176
  br label %179

179:                                              ; preds = %178
  br label %180

180:                                              ; preds = %179
  br label %181

181:                                              ; preds = %180
  br label %249

182:                                              ; preds = %2
  %183 = load volatile i32, ptr inttoptr (i64 3758153732 to ptr), align 4, !tbaa !8
  %184 = add i32 %183, 1
  %185 = and i32 %184, 31
  %186 = mul i32 %185, 32
  %187 = add i32 %186, 16
  %188 = trunc i32 %187 to i8
  store i8 %188, ptr %7, align 1, !tbaa !5
  %189 = load i8, ptr %3, align 1, !tbaa !5
  %190 = zext i8 %189 to i32
  %191 = load i8, ptr %7, align 1, !tbaa !5
  %192 = zext i8 %191 to i32
  %193 = icmp slt i32 %190, %192
  br i1 %193, label %194, label %248

194:                                              ; preds = %182
  %195 = load i8, ptr %3, align 1, !tbaa !5
  %196 = zext i8 %195 to i32
  %197 = sub nsw i32 %196, 16
  %198 = sdiv i32 %197, 4
  %199 = trunc i32 %198 to i8
  store i8 %199, ptr %5, align 1, !tbaa !5
  %200 = load i8, ptr %3, align 1, !tbaa !5
  %201 = zext i8 %200 to i32
  %202 = sub nsw i32 %201, 16
  %203 = srem i32 %202, 4
  %204 = trunc i32 %203 to i8
  store i8 %204, ptr %6, align 1, !tbaa !5
  br label %205

205:                                              ; preds = %194
  br label %206

206:                                              ; preds = %205
  %207 = call i32 @CPU_SR_Save()
  store i32 %207, ptr %9, align 4, !tbaa !8
  br label %208

208:                                              ; preds = %206
  br label %209

209:                                              ; preds = %208
  br label %210

210:                                              ; preds = %209
  br label %211

211:                                              ; preds = %210
  %212 = load i8, ptr %5, align 1, !tbaa !5
  %213 = zext i8 %212 to i32
  %214 = mul i32 %213, 4
  %215 = add i32 -536812544, %214
  %216 = zext i32 %215 to i64
  %217 = inttoptr i64 %216 to ptr
  %218 = load volatile i32, ptr %217, align 4, !tbaa !8
  store i32 %218, ptr %8, align 4, !tbaa !8
  %219 = load i8, ptr %6, align 1, !tbaa !5
  %220 = zext i8 %219 to i32
  %221 = mul i32 %220, 8
  %222 = shl i32 255, %221
  %223 = xor i32 %222, -1
  %224 = load i32, ptr %8, align 4, !tbaa !8
  %225 = and i32 %224, %223
  store i32 %225, ptr %8, align 4, !tbaa !8
  %226 = load i8, ptr %4, align 1, !tbaa !5
  %227 = zext i8 %226 to i32
  %228 = load i8, ptr %6, align 1, !tbaa !5
  %229 = zext i8 %228 to i32
  %230 = mul i32 %229, 8
  %231 = shl i32 %227, %230
  %232 = load i32, ptr %8, align 4, !tbaa !8
  %233 = or i32 %232, %231
  store i32 %233, ptr %8, align 4, !tbaa !8
  %234 = load i32, ptr %8, align 4, !tbaa !8
  %235 = load i8, ptr %5, align 1, !tbaa !5
  %236 = zext i8 %235 to i32
  %237 = mul i32 %236, 4
  %238 = add i32 -536812544, %237
  %239 = zext i32 %238 to i64
  %240 = inttoptr i64 %239 to ptr
  store volatile i32 %234, ptr %240, align 4, !tbaa !8
  br label %241

241:                                              ; preds = %211
  br label %242

242:                                              ; preds = %241
  %243 = load i32, ptr %9, align 4, !tbaa !8
  call void @CPU_SR_Restore(i32 noundef %243)
  br label %244

244:                                              ; preds = %242
  br label %245

245:                                              ; preds = %244
  br label %246

246:                                              ; preds = %245
  br label %247

247:                                              ; preds = %246
  br label %248

248:                                              ; preds = %247, %182
  br label %249

249:                                              ; preds = %248, %181, %157, %133, %109, %85, %61, %37, %13, %12
  call void @llvm.lifetime.end.p0(i64 4, ptr %9) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %8) #3
  call void @llvm.lifetime.end.p0(i64 1, ptr %7) #3
  call void @llvm.lifetime.end.p0(i64 1, ptr %6) #3
  call void @llvm.lifetime.end.p0(i64 1, ptr %5) #3
  ret void
}

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"omnipotent char", !7, i64 0}
!7 = !{!"Simple C/C++ TBAA"}
!8 = !{!9, !9, i64 0}
!9 = !{!"int", !6, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

declare i32 @CPU_SR_Save() local_unnamed_addr #0

declare void @CPU_SR_Restore(i32 noundef) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
define dso_local void @CPU_IntSrcPrioSet(i8 noundef zeroext %0, i8 noundef zeroext %1) local_unnamed_addr #1 {
  switch i8 %0, label %50 [
    i8 0, label %75
    i8 7, label %75
    i8 8, label %75
    i8 9, label %75
    i8 10, label %75
    i8 13, label %75
    i8 1, label %75
    i8 2, label %75
    i8 3, label %75
    i8 4, label %3
    i8 5, label %9
    i8 6, label %16
    i8 11, label %23
    i8 12, label %30
    i8 14, label %36
    i8 15, label %43
  ]

3:                                                ; preds = %2
  %4 = tail call i32 @CPU_SR_Save() #2
  %5 = load volatile i32, ptr inttoptr (i64 3758157080 to ptr), align 8, !tbaa !5
  %6 = and i32 %5, -256
  %7 = zext i8 %1 to i32
  %8 = or disjoint i32 %6, %7
  store volatile i32 %8, ptr inttoptr (i64 3758157080 to ptr), align 8, !tbaa !5
  br label %.sink.split

9:                                                ; preds = %2
  %10 = tail call i32 @CPU_SR_Save() #2
  %11 = load volatile i32, ptr inttoptr (i64 3758157080 to ptr), align 8, !tbaa !5
  %12 = and i32 %11, -65281
  %13 = zext i8 %1 to i32
  %14 = shl nuw nsw i32 %13, 8
  %15 = or disjoint i32 %12, %14
  store volatile i32 %15, ptr inttoptr (i64 3758157080 to ptr), align 8, !tbaa !5
  br label %.sink.split

16:                                               ; preds = %2
  %17 = tail call i32 @CPU_SR_Save() #2
  %18 = load volatile i32, ptr inttoptr (i64 3758157080 to ptr), align 8, !tbaa !5
  %19 = and i32 %18, -16711681
  %20 = zext i8 %1 to i32
  %21 = shl nuw nsw i32 %20, 16
  %22 = or disjoint i32 %19, %21
  store volatile i32 %22, ptr inttoptr (i64 3758157080 to ptr), align 8, !tbaa !5
  br label %.sink.split

23:                                               ; preds = %2
  %24 = tail call i32 @CPU_SR_Save() #2
  %25 = load volatile i32, ptr inttoptr (i64 3758157084 to ptr), align 4, !tbaa !5
  %26 = and i32 %25, 16777215
  %27 = zext i8 %1 to i32
  %28 = shl nuw i32 %27, 24
  %29 = or disjoint i32 %26, %28
  store volatile i32 %29, ptr inttoptr (i64 3758157084 to ptr), align 4, !tbaa !5
  br label %.sink.split

30:                                               ; preds = %2
  %31 = tail call i32 @CPU_SR_Save() #2
  %32 = load volatile i32, ptr inttoptr (i64 3758157088 to ptr), align 32, !tbaa !5
  %33 = and i32 %32, -256
  %34 = zext i8 %1 to i32
  %35 = or disjoint i32 %33, %34
  store volatile i32 %35, ptr inttoptr (i64 3758157088 to ptr), align 32, !tbaa !5
  br label %.sink.split

36:                                               ; preds = %2
  %37 = tail call i32 @CPU_SR_Save() #2
  %38 = load volatile i32, ptr inttoptr (i64 3758157088 to ptr), align 32, !tbaa !5
  %39 = and i32 %38, -16711681
  %40 = zext i8 %1 to i32
  %41 = shl nuw nsw i32 %40, 16
  %42 = or disjoint i32 %39, %41
  store volatile i32 %42, ptr inttoptr (i64 3758157088 to ptr), align 32, !tbaa !5
  br label %.sink.split

43:                                               ; preds = %2
  %44 = tail call i32 @CPU_SR_Save() #2
  %45 = load volatile i32, ptr inttoptr (i64 3758157088 to ptr), align 32, !tbaa !5
  %46 = and i32 %45, 16777215
  %47 = zext i8 %1 to i32
  %48 = shl nuw i32 %47, 24
  %49 = or disjoint i32 %46, %48
  store volatile i32 %49, ptr inttoptr (i64 3758157088 to ptr), align 32, !tbaa !5
  br label %.sink.split

50:                                               ; preds = %2
  %51 = zext i8 %0 to i32
  %52 = load volatile i32, ptr inttoptr (i64 3758153732 to ptr), align 4, !tbaa !5
  %53 = shl i32 %52, 5
  %54 = add i32 %53, 48
  %55 = and i32 %54, 240
  %56 = icmp ugt i32 %55, %51
  br i1 %56, label %57, label %75

57:                                               ; preds = %50
  %58 = zext i8 %0 to i16
  %.lhs.trunc = add nsw i16 %58, -16
  %59 = sdiv i16 %.lhs.trunc, 4
  %.sext = sext i16 %59 to i64
  %60 = srem i16 %.lhs.trunc, 4
  %.sext50 = sext i16 %60 to i32
  %61 = tail call i32 @CPU_SR_Save() #2
  %62 = shl nsw i64 %.sext, 2
  %63 = and i64 %62, 1020
  %64 = or disjoint i64 %63, 3758154752
  %65 = inttoptr i64 %64 to ptr
  %66 = load volatile i32, ptr %65, align 4, !tbaa !5
  %67 = shl nsw i32 %.sext50, 3
  %68 = and i32 %67, 2040
  %69 = shl i32 255, %68
  %70 = xor i32 %69, -1
  %71 = and i32 %66, %70
  %72 = zext i8 %1 to i32
  %73 = shl i32 %72, %68
  %74 = or i32 %71, %73
  store volatile i32 %74, ptr %65, align 4, !tbaa !5
  br label %.sink.split

.sink.split:                                      ; preds = %3, %9, %16, %23, %30, %36, %43, %57
  %.sink = phi i32 [ %61, %57 ], [ %44, %43 ], [ %37, %36 ], [ %31, %30 ], [ %24, %23 ], [ %17, %16 ], [ %10, %9 ], [ %4, %3 ]
  tail call void @CPU_SR_Restore(i32 noundef %.sink) #2
  br label %75

75:                                               ; preds = %.sink.split, %50, %2, %2, %2, %2, %2, %2, %2, %2, %2
  ret void
}

attributes #0 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: CorrelatedValuePropagationPass,EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,InferAlignmentPass,InferFunctionAttrsPass,InstCombinePass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass