; LLVM IR from ponylang/ponyc :: src/libponyc/type (cap)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
declare dso_local void @cap_aliasing(ptr noundef, ptr noundef) #0

; Function Attrs: nounwind uwtable
define dso_local zeroext i1 @is_cap_compat_cap(i32 noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef %3) #0 {
  %5 = alloca i1, align 1
  %6 = alloca i32, align 4
  %7 = alloca i32, align 4
  %8 = alloca i32, align 4
  %9 = alloca i32, align 4
  store i32 %0, ptr %6, align 4, !tbaa !5
  store i32 %1, ptr %7, align 4, !tbaa !5
  store i32 %2, ptr %8, align 4, !tbaa !5
  store i32 %3, ptr %9, align 4, !tbaa !5
  call void @cap_aliasing(ptr noundef %6, ptr noundef %7)
  call void @cap_aliasing(ptr noundef %8, ptr noundef %9)
  %10 = load i32, ptr %6, align 4, !tbaa !5
  %11 = icmp eq i32 %10, 96
  br i1 %11, label %15, label %12

12:                                               ; preds = %4
  %13 = load i32, ptr %8, align 4, !tbaa !5
  %14 = icmp eq i32 %13, 96
  br i1 %14, label %15, label %16

15:                                               ; preds = %12, %4
  store i1 true, ptr %5, align 1
  br label %88

16:                                               ; preds = %12
  %17 = load i32, ptr %6, align 4, !tbaa !5
  switch i32 %17, label %86 [
    i32 101, label %18
    i32 91, label %31
    i32 92, label %43
    i32 93, label %56
    i32 94, label %61
    i32 95, label %66
    i32 97, label %71
    i32 100, label %76
    i32 98, label %87
    i32 99, label %81
  ]

18:                                               ; preds = %16
  %19 = load i32, ptr %8, align 4, !tbaa !5
  switch i32 %19, label %29 [
    i32 101, label %20
    i32 100, label %28
  ]

20:                                               ; preds = %18
  %21 = load i32, ptr %7, align 4, !tbaa !5
  %22 = icmp eq i32 %21, 2
  br i1 %22, label %23, label %26

23:                                               ; preds = %20
  %24 = load i32, ptr %9, align 4, !tbaa !5
  %25 = icmp eq i32 %24, 2
  br label %26

26:                                               ; preds = %23, %20
  %27 = phi i1 [ false, %20 ], [ %25, %23 ]
  store i1 %27, ptr %5, align 1
  br label %88

28:                                               ; preds = %18
  store i1 true, ptr %5, align 1
  br label %88

29:                                               ; preds = %18
  br label %30

30:                                               ; preds = %29
  br label %87

31:                                               ; preds = %16
  %32 = load i32, ptr %8, align 4, !tbaa !5
  switch i32 %32, label %41 [
    i32 91, label %33
  ]

33:                                               ; preds = %31
  %34 = load i32, ptr %7, align 4, !tbaa !5
  %35 = icmp eq i32 %34, 2
  br i1 %35, label %36, label %39

36:                                               ; preds = %33
  %37 = load i32, ptr %9, align 4, !tbaa !5
  %38 = icmp eq i32 %37, 2
  br label %39

39:                                               ; preds = %36, %33
  %40 = phi i1 [ false, %33 ], [ %38, %36 ]
  store i1 %40, ptr %5, align 1
  br label %88

41:                                               ; preds = %31
  br label %42

42:                                               ; preds = %41
  br label %87

43:                                               ; preds = %16
  %44 = load i32, ptr %8, align 4, !tbaa !5
  switch i32 %44, label %54 [
    i32 92, label %45
    i32 95, label %53
  ]

45:                                               ; preds = %43
  %46 = load i32, ptr %7, align 4, !tbaa !5
  %47 = icmp eq i32 %46, 2
  br i1 %47, label %48, label %51

48:                                               ; preds = %45
  %49 = load i32, ptr %9, align 4, !tbaa !5
  %50 = icmp eq i32 %49, 2
  br label %51

51:                                               ; preds = %48, %45
  %52 = phi i1 [ false, %45 ], [ %50, %48 ]
  store i1 %52, ptr %5, align 1
  br label %88

53:                                               ; preds = %43
  store i1 true, ptr %5, align 1
  br label %88

54:                                               ; preds = %43
  br label %55

55:                                               ; preds = %54
  br label %87

56:                                               ; preds = %16
  %57 = load i32, ptr %8, align 4, !tbaa !5
  switch i32 %57, label %59 [
    i32 93, label %58
    i32 95, label %58
  ]

58:                                               ; preds = %56, %56
  store i1 true, ptr %5, align 1
  br label %88

59:                                               ; preds = %56
  br label %60

60:                                               ; preds = %59
  br label %87

61:                                               ; preds = %16
  %62 = load i32, ptr %8, align 4, !tbaa !5
  switch i32 %62, label %64 [
    i32 94, label %63
    i32 95, label %63
    i32 99, label %63
  ]

63:                                               ; preds = %61, %61, %61
  store i1 true, ptr %5, align 1
  br label %88

64:                                               ; preds = %61
  br label %65

65:                                               ; preds = %64
  br label %87

66:                                               ; preds = %16
  %67 = load i32, ptr %8, align 4, !tbaa !5
  switch i32 %67, label %69 [
    i32 92, label %68
    i32 93, label %68
    i32 94, label %68
    i32 95, label %68
    i32 97, label %68
    i32 99, label %68
    i32 100, label %68
  ]

68:                                               ; preds = %66, %66, %66, %66, %66, %66, %66
  store i1 true, ptr %5, align 1
  br label %88

69:                                               ; preds = %66
  br label %70

70:                                               ; preds = %69
  br label %87

71:                                               ; preds = %16
  %72 = load i32, ptr %8, align 4, !tbaa !5
  switch i32 %72, label %74 [
    i32 97, label %73
    i32 95, label %73
  ]

73:                                               ; preds = %71, %71
  store i1 true, ptr %5, align 1
  br label %88

74:                                               ; preds = %71
  br label %75

75:                                               ; preds = %74
  br label %87

76:                                               ; preds = %16
  %77 = load i32, ptr %8, align 4, !tbaa !5
  switch i32 %77, label %79 [
    i32 101, label %78
    i32 100, label %78
    i32 95, label %78
  ]

78:                                               ; preds = %76, %76, %76
  store i1 true, ptr %5, align 1
  br label %88

79:                                               ; preds = %76
  br label %80

80:                                               ; preds = %79
  br label %87

81:                                               ; preds = %16
  %82 = load i32, ptr %8, align 4, !tbaa !5
  switch i32 %82, label %84 [
    i32 94, label %83
    i32 95, label %83
    i32 99, label %83
  ]

83:                                               ; preds = %81, %81, %81
  store i1 true, ptr %5, align 1
  br label %88

84:                                               ; preds = %81
  br label %85

85:                                               ; preds = %84
  br label %87

86:                                               ; preds = %16
  br label %87

87:                                               ; preds = %86, %85, %80, %75, %70, %65, %60, %55, %42, %30, %16
  store i1 false, ptr %5, align 1
  br label %88

88:                                               ; preds = %87, %83, %78, %73, %68, %63, %58, %53, %51, %39, %28, %26, %15
  %89 = load i1, ptr %5, align 1
  ret i1 %89
}

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
declare dso_local void @cap_aliasing(ptr noundef, ptr noundef) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
define dso_local zeroext i1 @is_cap_compat_cap(i32 noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef %3) local_unnamed_addr #0 {
  %5 = alloca i32, align 4
  %6 = alloca i32, align 4
  %7 = alloca i32, align 4
  %8 = alloca i32, align 4
  store i32 %0, ptr %5, align 4, !tbaa !5
  store i32 %1, ptr %6, align 4, !tbaa !5
  store i32 %2, ptr %7, align 4, !tbaa !5
  store i32 %3, ptr %8, align 4, !tbaa !5
  call void @cap_aliasing(ptr noundef nonnull %5, ptr noundef nonnull %6)
  call void @cap_aliasing(ptr noundef nonnull %7, ptr noundef nonnull %8)
  %9 = load i32, ptr %5, align 4, !tbaa !5
  %10 = icmp eq i32 %9, 96
  %11 = load i32, ptr %7, align 4
  %12 = icmp eq i32 %11, 96
  %or.cond = select i1 %10, i1 true, i1 %12
  br i1 %or.cond, label %48, label %13

13:                                               ; preds = %4
  switch i32 %9, label %47 [
    i32 101, label %14
    i32 91, label %21
    i32 92, label %28
    i32 93, label %35
    i32 94, label %37
    i32 95, label %39
    i32 97, label %41
    i32 100, label %43
    i32 99, label %45
  ]

14:                                               ; preds = %13
  switch i32 %11, label %47 [
    i32 101, label %15
    i32 100, label %48
  ]

15:                                               ; preds = %14
  %16 = load i32, ptr %6, align 4, !tbaa !5
  %17 = icmp eq i32 %16, 2
  %18 = load i32, ptr %8, align 4
  %19 = icmp eq i32 %18, 2
  %20 = select i1 %17, i1 %19, i1 false
  br label %48

21:                                               ; preds = %13
  %cond = icmp eq i32 %11, 91
  br i1 %cond, label %22, label %47

22:                                               ; preds = %21
  %23 = load i32, ptr %6, align 4, !tbaa !5
  %24 = icmp eq i32 %23, 2
  %25 = load i32, ptr %8, align 4
  %26 = icmp eq i32 %25, 2
  %27 = select i1 %24, i1 %26, i1 false
  br label %48

28:                                               ; preds = %13
  switch i32 %11, label %47 [
    i32 92, label %29
    i32 95, label %48
  ]

29:                                               ; preds = %28
  %30 = load i32, ptr %6, align 4, !tbaa !5
  %31 = icmp eq i32 %30, 2
  %32 = load i32, ptr %8, align 4
  %33 = icmp eq i32 %32, 2
  %34 = select i1 %31, i1 %33, i1 false
  br label %48

35:                                               ; preds = %13
  %36 = add i32 %11, -93
  %switch.and = and i32 %36, -3
  %switch.selectcmp = icmp eq i32 %switch.and, 0
  br label %48

37:                                               ; preds = %13
  %switch.tableidx = add i32 %11, -94
  %38 = icmp ult i32 %switch.tableidx, 6
  br i1 %38, label %switch.lookup, label %47

39:                                               ; preds = %13
  %switch.tableidx7 = add i32 %11, -92
  %40 = icmp ult i32 %switch.tableidx7, 9
  br i1 %40, label %switch.lookup6, label %47

41:                                               ; preds = %13
  %42 = add i32 %11, -95
  %switch.and4 = and i32 %42, -3
  %switch.selectcmp5 = icmp eq i32 %switch.and4, 0
  br label %48

43:                                               ; preds = %13
  %switch.tableidx13 = add i32 %11, -95
  %44 = icmp ult i32 %switch.tableidx13, 7
  br i1 %44, label %switch.lookup12, label %47

45:                                               ; preds = %13
  %switch.tableidx19 = add i32 %11, -94
  %46 = icmp ult i32 %switch.tableidx19, 6
  br i1 %46, label %switch.lookup18, label %47

47:                                               ; preds = %45, %43, %39, %37, %13, %28, %21, %14
  br label %48

switch.lookup:                                    ; preds = %37
  %switch.cast = trunc nuw i32 %switch.tableidx to i6
  %switch.downshift = lshr i6 -29, %switch.cast
  %switch.masked = trunc i6 %switch.downshift to i1
  br label %48

switch.lookup6:                                   ; preds = %39
  %switch.cast8 = trunc nuw i32 %switch.tableidx7 to i9
  %switch.downshift10 = lshr i9 -81, %switch.cast8
  %switch.masked11 = trunc i9 %switch.downshift10 to i1
  br label %48

switch.lookup12:                                  ; preds = %43
  %switch.cast14 = trunc nuw i32 %switch.tableidx13 to i7
  %switch.downshift16 = lshr i7 -31, %switch.cast14
  %switch.masked17 = trunc i7 %switch.downshift16 to i1
  br label %48

switch.lookup18:                                  ; preds = %45
  %switch.cast20 = trunc nuw i32 %switch.tableidx19 to i6
  %switch.downshift22 = lshr i6 -29, %switch.cast20
  %switch.masked23 = trunc i6 %switch.downshift22 to i1
  br label %48

48:                                               ; preds = %switch.lookup18, %switch.lookup12, %switch.lookup6, %switch.lookup, %41, %35, %28, %14, %4, %47, %29, %22, %15
  %.0 = phi i1 [ false, %47 ], [ %34, %29 ], [ %27, %22 ], [ %20, %15 ], [ true, %4 ], [ true, %14 ], [ true, %28 ], [ %switch.selectcmp, %35 ], [ %switch.selectcmp5, %41 ], [ %switch.masked, %switch.lookup ], [ %switch.masked11, %switch.lookup6 ], [ %switch.masked17, %switch.lookup12 ], [ %switch.masked23, %switch.lookup18 ]
  ret i1 %.0
}

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: EarlyCSEPass,GlobalOptPass,InstCombinePass,SROAPass,SimplifyCFGPass