; LLVM IR from HANDS-FREE/OpenRE :: 3_OS/STM32F1/RTOS/uCOS-III2/uC-CPU/ARM-Cortex-M3/GNU (cpu_c)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

declare i32 @CPU_SR_Save() #1

declare void @CPU_SR_Restore(i32 noundef) #1

; Function Attrs: nounwind uwtable
define dso_local void @CPU_IntSrcPrioSet(i8 noundef zeroext %0, i8 noundef zeroext %1) #2 {
  %3 = alloca i8, align 1
  %4 = alloca i8, align 1
  %5 = alloca i8, align 1
  %6 = alloca i8, align 1
  %7 = alloca i8, align 1
  %8 = alloca i32, align 4
  %9 = alloca i32, align 4
  %10 = alloca i32, align 4
  store i8 %0, ptr %3, align 1, !tbaa !5
  store i8 %1, ptr %4, align 1, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 1, ptr %5) #3
  call void @llvm.lifetime.start.p0(i64 1, ptr %6) #3
  call void @llvm.lifetime.start.p0(i64 1, ptr %7) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %8) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %9) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %10) #3
  store i32 0, ptr %10, align 4, !tbaa !8
  %11 = load i8, ptr %4, align 1, !tbaa !5
  %12 = zext i8 %11 to i32
  %13 = call i32 @CPU_RevBits(i32 noundef %12)
  store i32 %13, ptr %8, align 4, !tbaa !8
  %14 = load i32, ptr %8, align 4, !tbaa !8
  %15 = lshr i32 %14, 24
  %16 = trunc i32 %15 to i8
  store i8 %16, ptr %4, align 1, !tbaa !5
  %17 = load i8, ptr %3, align 1, !tbaa !5
  %18 = zext i8 %17 to i32
  switch i32 %18, label %189 [
    i32 0, label %19
    i32 7, label %19
    i32 8, label %19
    i32 9, label %19
    i32 10, label %19
    i32 13, label %19
    i32 1, label %20
    i32 2, label %20
    i32 3, label %20
    i32 4, label %21
    i32 5, label %45
    i32 6, label %69
    i32 11, label %93
    i32 12, label %117
    i32 14, label %141
    i32 15, label %165
  ]

19:                                               ; preds = %2, %2, %2, %2, %2, %2
  br label %256

20:                                               ; preds = %2, %2, %2
  br label %256

21:                                               ; preds = %2
  br label %22

22:                                               ; preds = %21
  br label %23

23:                                               ; preds = %22
  %24 = call i32 @CPU_SR_Save()
  store i32 %24, ptr %10, align 4, !tbaa !8
  br label %25

25:                                               ; preds = %23
  br label %26

26:                                               ; preds = %25
  br label %27

27:                                               ; preds = %26
  br label %28

28:                                               ; preds = %27
  %29 = load volatile i32, ptr inttoptr (i64 3758157080 to ptr), align 4, !tbaa !8
  store i32 %29, ptr %9, align 4, !tbaa !8
  %30 = load i32, ptr %9, align 4, !tbaa !8
  %31 = and i32 %30, -256
  store i32 %31, ptr %9, align 4, !tbaa !8
  %32 = load i8, ptr %4, align 1, !tbaa !5
  %33 = zext i8 %32 to i32
  %34 = shl i32 %33, 0
  %35 = load i32, ptr %9, align 4, !tbaa !8
  %36 = or i32 %35, %34
  store i32 %36, ptr %9, align 4, !tbaa !8
  %37 = load i32, ptr %9, align 4, !tbaa !8
  store volatile i32 %37, ptr inttoptr (i64 3758157080 to ptr), align 4, !tbaa !8
  br label %38

38:                                               ; preds = %28
  br label %39

39:                                               ; preds = %38
  %40 = load i32, ptr %10, align 4, !tbaa !8
  call void @CPU_SR_Restore(i32 noundef %40)
  br label %41

41:                                               ; preds = %39
  br label %42

42:                                               ; preds = %41
  br label %43

43:                                               ; preds = %42
  br label %44

44:                                               ; preds = %43
  br label %256

45:                                               ; preds = %2
  br label %46

46:                                               ; preds = %45
  br label %47

47:                                               ; preds = %46
  %48 = call i32 @CPU_SR_Save()
  store i32 %48, ptr %10, align 4, !tbaa !8
  br label %49

49:                                               ; preds = %47
  br label %50

50:                                               ; preds = %49
  br label %51

51:                                               ; preds = %50
  br label %52

52:                                               ; preds = %51
  %53 = load volatile i32, ptr inttoptr (i64 3758157080 to ptr), align 4, !tbaa !8
  store i32 %53, ptr %9, align 4, !tbaa !8
  %54 = load i32, ptr %9, align 4, !tbaa !8
  %55 = and i32 %54, -65281
  store i32 %55, ptr %9, align 4, !tbaa !8
  %56 = load i8, ptr %4, align 1, !tbaa !5
  %57 = zext i8 %56 to i32
  %58 = shl i32 %57, 8
  %59 = load i32, ptr %9, align 4, !tbaa !8
  %60 = or i32 %59, %58
  store i32 %60, ptr %9, align 4, !tbaa !8
  %61 = load i32, ptr %9, align 4, !tbaa !8
  store volatile i32 %61, ptr inttoptr (i64 3758157080 to ptr), align 4, !tbaa !8
  br label %62

62:                                               ; preds = %52
  br label %63

63:                                               ; preds = %62
  %64 = load i32, ptr %10, align 4, !tbaa !8
  call void @CPU_SR_Restore(i32 noundef %64)
  br label %65

65:                                               ; preds = %63
  br label %66

66:                                               ; preds = %65
  br label %67

67:                                               ; preds = %66
  br label %68

68:                                               ; preds = %67
  br label %256

69:                                               ; preds = %2
  br label %70

70:                                               ; preds = %69
  br label %71

71:                                               ; preds = %70
  %72 = call i32 @CPU_SR_Save()
  store i32 %72, ptr %10, align 4, !tbaa !8
  br label %73

73:                                               ; preds = %71
  br label %74

74:                                               ; preds = %73
  br label %75

75:                                               ; preds = %74
  br label %76

76:                                               ; preds = %75
  %77 = load volatile i32, ptr inttoptr (i64 3758157080 to ptr), align 4, !tbaa !8
  store i32 %77, ptr %9, align 4, !tbaa !8
  %78 = load i32, ptr %9, align 4, !tbaa !8
  %79 = and i32 %78, -16711681
  store i32 %79, ptr %9, align 4, !tbaa !8
  %80 = load i8, ptr %4, align 1, !tbaa !5
  %81 = zext i8 %80 to i32
  %82 = shl i32 %81, 16
  %83 = load i32, ptr %9, align 4, !tbaa !8
  %84 = or i32 %83, %82
  store i32 %84, ptr %9, align 4, !tbaa !8
  %85 = load i32, ptr %9, align 4, !tbaa !8
  store volatile i32 %85, ptr inttoptr (i64 3758157080 to ptr), align 4, !tbaa !8
  br label %86

86:                                               ; preds = %76
  br label %87

87:                                               ; preds = %86
  %88 = load i32, ptr %10, align 4, !tbaa !8
  call void @CPU_SR_Restore(i32 noundef %88)
  br label %89

89:                                               ; preds = %87
  br label %90

90:                                               ; preds = %89
  br label %91

91:                                               ; preds = %90
  br label %92

92:                                               ; preds = %91
  br label %256

93:                                               ; preds = %2
  br label %94

94:                                               ; preds = %93
  br label %95

95:                                               ; preds = %94
  %96 = call i32 @CPU_SR_Save()
  store i32 %96, ptr %10, align 4, !tbaa !8
  br label %97

97:                                               ; preds = %95
  br label %98

98:                                               ; preds = %97
  br label %99

99:                                               ; preds = %98
  br label %100

100:                                              ; preds = %99
  %101 = load volatile i32, ptr inttoptr (i64 3758157084 to ptr), align 4, !tbaa !8
  store i32 %101, ptr %9, align 4, !tbaa !8
  %102 = load i32, ptr %9, align 4, !tbaa !8
  %103 = and i32 %102, 16777215
  store i32 %103, ptr %9, align 4, !tbaa !8
  %104 = load i8, ptr %4, align 1, !tbaa !5
  %105 = zext i8 %104 to i32
  %106 = shl i32 %105, 24
  %107 = load i32, ptr %9, align 4, !tbaa !8
  %108 = or i32 %107, %106
  store i32 %108, ptr %9, align 4, !tbaa !8
  %109 = load i32, ptr %9, align 4, !tbaa !8
  store volatile i32 %109, ptr inttoptr (i64 3758157084 to ptr), align 4, !tbaa !8
  br label %110

110:                                              ; preds = %100
  br label %111

111:                                              ; preds = %110
  %112 = load i32, ptr %10, align 4, !tbaa !8
  call void @CPU_SR_Restore(i32 noundef %112)
  br label %113

113:                                              ; preds = %111
  br label %114

114:                                              ; preds = %113
  br label %115

115:                                              ; preds = %114
  br label %116

116:                                              ; preds = %115
  br label %256

117:                                              ; preds = %2
  br label %118

118:                                              ; preds = %117
  br label %119

119:                                              ; preds = %118
  %120 = call i32 @CPU_SR_Save()
  store i32 %120, ptr %10, align 4, !tbaa !8
  br label %121

121:                                              ; preds = %119
  br label %122

122:                                              ; preds = %121
  br label %123

123:                                              ; preds = %122
  br label %124

124:                                              ; preds = %123
  %125 = load volatile i32, ptr inttoptr (i64 3758157088 to ptr), align 4, !tbaa !8
  store i32 %125, ptr %9, align 4, !tbaa !8
  %126 = load i32, ptr %9, align 4, !tbaa !8
  %127 = and i32 %126, -256
  store i32 %127, ptr %9, align 4, !tbaa !8
  %128 = load i8, ptr %4, align 1, !tbaa !5
  %129 = zext i8 %128 to i32
  %130 = shl i32 %129, 0
  %131 = load i32, ptr %9, align 4, !tbaa !8
  %132 = or i32 %131, %130
  store i32 %132, ptr %9, align 4, !tbaa !8
  %133 = load i32, ptr %9, align 4, !tbaa !8
  store volatile i32 %133, ptr inttoptr (i64 3758157088 to ptr), align 4, !tbaa !8
  br label %134

134:                                              ; preds = %124
  br label %135

135:                                              ; preds = %134
  %136 = load i32, ptr %10, align 4, !tbaa !8
  call void @CPU_SR_Restore(i32 noundef %136)
  br label %137

137:                                              ; preds = %135
  br label %138

138:                                              ; preds = %137
  br label %139

139:                                              ; preds = %138
  br label %140

140:                                              ; preds = %139
  br label %256

141:                                              ; preds = %2
  br label %142

142:                                              ; preds = %141
  br label %143

143:                                              ; preds = %142
  %144 = call i32 @CPU_SR_Save()
  store i32 %144, ptr %10, align 4, !tbaa !8
  br label %145

145:                                              ; preds = %143
  br label %146

146:                                              ; preds = %145
  br label %147

147:                                              ; preds = %146
  br label %148

148:                                              ; preds = %147
  %149 = load volatile i32, ptr inttoptr (i64 3758157088 to ptr), align 4, !tbaa !8
  store i32 %149, ptr %9, align 4, !tbaa !8
  %150 = load i32, ptr %9, align 4, !tbaa !8
  %151 = and i32 %150, -16711681
  store i32 %151, ptr %9, align 4, !tbaa !8
  %152 = load i8, ptr %4, align 1, !tbaa !5
  %153 = zext i8 %152 to i32
  %154 = shl i32 %153, 16
  %155 = load i32, ptr %9, align 4, !tbaa !8
  %156 = or i32 %155, %154
  store i32 %156, ptr %9, align 4, !tbaa !8
  %157 = load i32, ptr %9, align 4, !tbaa !8
  store volatile i32 %157, ptr inttoptr (i64 3758157088 to ptr), align 4, !tbaa !8
  br label %158

158:                                              ; preds = %148
  br label %159

159:                                              ; preds = %158
  %160 = load i32, ptr %10, align 4, !tbaa !8
  call void @CPU_SR_Restore(i32 noundef %160)
  br label %161

161:                                              ; preds = %159
  br label %162

162:                                              ; preds = %161
  br label %163

163:                                              ; preds = %162
  br label %164

164:                                              ; preds = %163
  br label %256

165:                                              ; preds = %2
  br label %166

166:                                              ; preds = %165
  br label %167

167:                                              ; preds = %166
  %168 = call i32 @CPU_SR_Save()
  store i32 %168, ptr %10, align 4, !tbaa !8
  br label %169

169:                                              ; preds = %167
  br label %170

170:                                              ; preds = %169
  br label %171

171:                                              ; preds = %170
  br label %172

172:                                              ; preds = %171
  %173 = load volatile i32, ptr inttoptr (i64 3758157088 to ptr), align 4, !tbaa !8
  store i32 %173, ptr %9, align 4, !tbaa !8
  %174 = load i32, ptr %9, align 4, !tbaa !8
  %175 = and i32 %174, 16777215
  store i32 %175, ptr %9, align 4, !tbaa !8
  %176 = load i8, ptr %4, align 1, !tbaa !5
  %177 = zext i8 %176 to i32
  %178 = shl i32 %177, 24
  %179 = load i32, ptr %9, align 4, !tbaa !8
  %180 = or i32 %179, %178
  store i32 %180, ptr %9, align 4, !tbaa !8
  %181 = load i32, ptr %9, align 4, !tbaa !8
  store volatile i32 %181, ptr inttoptr (i64 3758157088 to ptr), align 4, !tbaa !8
  br label %182

182:                                              ; preds = %172
  br label %183

183:                                              ; preds = %182
  %184 = load i32, ptr %10, align 4, !tbaa !8
  call void @CPU_SR_Restore(i32 noundef %184)
  br label %185

185:                                              ; preds = %183
  br label %186

186:                                              ; preds = %185
  br label %187

187:                                              ; preds = %186
  br label %188

188:                                              ; preds = %187
  br label %256

189:                                              ; preds = %2
  %190 = load volatile i32, ptr inttoptr (i64 3758153732 to ptr), align 4, !tbaa !8
  %191 = add i32 %190, 1
  %192 = and i32 %191, 31
  %193 = mul i32 %192, 32
  %194 = add i32 %193, 16
  %195 = trunc i32 %194 to i8
  store i8 %195, ptr %7, align 1, !tbaa !5
  %196 = load i8, ptr %3, align 1, !tbaa !5
  %197 = zext i8 %196 to i32
  %198 = load i8, ptr %7, align 1, !tbaa !5
  %199 = zext i8 %198 to i32
  %200 = icmp slt i32 %197, %199
  br i1 %200, label %201, label %255

201:                                              ; preds = %189
  %202 = load i8, ptr %3, align 1, !tbaa !5
  %203 = zext i8 %202 to i32
  %204 = sub nsw i32 %203, 16
  %205 = sdiv i32 %204, 4
  %206 = trunc i32 %205 to i8
  store i8 %206, ptr %5, align 1, !tbaa !5
  %207 = load i8, ptr %3, align 1, !tbaa !5
  %208 = zext i8 %207 to i32
  %209 = sub nsw i32 %208, 16
  %210 = srem i32 %209, 4
  %211 = trunc i32 %210 to i8
  store i8 %211, ptr %6, align 1, !tbaa !5
  br label %212

212:                                              ; preds = %201
  br label %213

213:                                              ; preds = %212
  %214 = call i32 @CPU_SR_Save()
  store i32 %214, ptr %10, align 4, !tbaa !8
  br label %215

215:                                              ; preds = %213
  br label %216

216:                                              ; preds = %215
  br label %217

217:                                              ; preds = %216
  br label %218

218:                                              ; preds = %217
  %219 = load i8, ptr %5, align 1, !tbaa !5
  %220 = zext i8 %219 to i32
  %221 = mul i32 %220, 4
  %222 = add i32 -536812544, %221
  %223 = zext i32 %222 to i64
  %224 = inttoptr i64 %223 to ptr
  %225 = load volatile i32, ptr %224, align 4, !tbaa !8
  store i32 %225, ptr %9, align 4, !tbaa !8
  %226 = load i8, ptr %6, align 1, !tbaa !5
  %227 = zext i8 %226 to i32
  %228 = mul i32 %227, 8
  %229 = shl i32 255, %228
  %230 = xor i32 %229, -1
  %231 = load i32, ptr %9, align 4, !tbaa !8
  %232 = and i32 %231, %230
  store i32 %232, ptr %9, align 4, !tbaa !8
  %233 = load i8, ptr %4, align 1, !tbaa !5
  %234 = zext i8 %233 to i32
  %235 = load i8, ptr %6, align 1, !tbaa !5
  %236 = zext i8 %235 to i32
  %237 = mul i32 %236, 8
  %238 = shl i32 %234, %237
  %239 = load i32, ptr %9, align 4, !tbaa !8
  %240 = or i32 %239, %238
  store i32 %240, ptr %9, align 4, !tbaa !8
  %241 = load i32, ptr %9, align 4, !tbaa !8
  %242 = load i8, ptr %5, align 1, !tbaa !5
  %243 = zext i8 %242 to i32
  %244 = mul i32 %243, 4
  %245 = add i32 -536812544, %244
  %246 = zext i32 %245 to i64
  %247 = inttoptr i64 %246 to ptr
  store volatile i32 %241, ptr %247, align 4, !tbaa !8
  br label %248

248:                                              ; preds = %218
  br label %249

249:                                              ; preds = %248
  %250 = load i32, ptr %10, align 4, !tbaa !8
  call void @CPU_SR_Restore(i32 noundef %250)
  br label %251

251:                                              ; preds = %249
  br label %252

252:                                              ; preds = %251
  br label %253

253:                                              ; preds = %252
  br label %254

254:                                              ; preds = %253
  br label %255

255:                                              ; preds = %254, %189
  br label %256

256:                                              ; preds = %255, %188, %164, %140, %116, %92, %68, %44, %20, %19
  call void @llvm.lifetime.end.p0(i64 4, ptr %10) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %9) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %8) #3
  call void @llvm.lifetime.end.p0(i64 1, ptr %7) #3
  call void @llvm.lifetime.end.p0(i64 1, ptr %6) #3
  call void @llvm.lifetime.end.p0(i64 1, ptr %5) #3
  ret void
}

declare i32 @CPU_RevBits(i32 noundef) #1

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"omnipotent char", !7, i64 0}
!7 = !{!"Simple C/C++ TBAA"}
!8 = !{!9, !9, i64 0}
!9 = !{!"int", !6, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

declare i32 @CPU_SR_Save() local_unnamed_addr #0

declare void @CPU_SR_Restore(i32 noundef) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
define dso_local void @CPU_IntSrcPrioSet(i8 noundef zeroext %0, i8 noundef zeroext %1) local_unnamed_addr #1 {
  %3 = zext i8 %1 to i32
  %4 = tail call i32 @CPU_RevBits(i32 noundef %3) #2
  %5 = lshr i32 %4, 24
  switch i8 %0, label %46 [
    i8 0, label %70
    i8 7, label %70
    i8 8, label %70
    i8 9, label %70
    i8 10, label %70
    i8 13, label %70
    i8 1, label %70
    i8 2, label %70
    i8 3, label %70
    i8 4, label %6
    i8 5, label %11
    i8 6, label %17
    i8 11, label %23
    i8 12, label %29
    i8 14, label %34
    i8 15, label %40
  ]

6:                                                ; preds = %2
  %7 = tail call i32 @CPU_SR_Save() #2
  %8 = load volatile i32, ptr inttoptr (i64 3758157080 to ptr), align 8, !tbaa !5
  %9 = and i32 %8, -256
  %10 = or disjoint i32 %9, %5
  store volatile i32 %10, ptr inttoptr (i64 3758157080 to ptr), align 8, !tbaa !5
  br label %.sink.split

11:                                               ; preds = %2
  %12 = tail call i32 @CPU_SR_Save() #2
  %13 = load volatile i32, ptr inttoptr (i64 3758157080 to ptr), align 8, !tbaa !5
  %14 = and i32 %13, -65281
  %15 = shl nuw nsw i32 %5, 8
  %16 = or disjoint i32 %14, %15
  store volatile i32 %16, ptr inttoptr (i64 3758157080 to ptr), align 8, !tbaa !5
  br label %.sink.split

17:                                               ; preds = %2
  %18 = tail call i32 @CPU_SR_Save() #2
  %19 = load volatile i32, ptr inttoptr (i64 3758157080 to ptr), align 8, !tbaa !5
  %20 = and i32 %19, -16711681
  %21 = shl nuw nsw i32 %5, 16
  %22 = or disjoint i32 %20, %21
  store volatile i32 %22, ptr inttoptr (i64 3758157080 to ptr), align 8, !tbaa !5
  br label %.sink.split

23:                                               ; preds = %2
  %24 = tail call i32 @CPU_SR_Save() #2
  %25 = load volatile i32, ptr inttoptr (i64 3758157084 to ptr), align 4, !tbaa !5
  %26 = and i32 %25, 16777215
  %27 = and i32 %4, -16777216
  %28 = or disjoint i32 %26, %27
  store volatile i32 %28, ptr inttoptr (i64 3758157084 to ptr), align 4, !tbaa !5
  br label %.sink.split

29:                                               ; preds = %2
  %30 = tail call i32 @CPU_SR_Save() #2
  %31 = load volatile i32, ptr inttoptr (i64 3758157088 to ptr), align 32, !tbaa !5
  %32 = and i32 %31, -256
  %33 = or disjoint i32 %32, %5
  store volatile i32 %33, ptr inttoptr (i64 3758157088 to ptr), align 32, !tbaa !5
  br label %.sink.split

34:                                               ; preds = %2
  %35 = tail call i32 @CPU_SR_Save() #2
  %36 = load volatile i32, ptr inttoptr (i64 3758157088 to ptr), align 32, !tbaa !5
  %37 = and i32 %36, -16711681
  %38 = shl nuw nsw i32 %5, 16
  %39 = or disjoint i32 %37, %38
  store volatile i32 %39, ptr inttoptr (i64 3758157088 to ptr), align 32, !tbaa !5
  br label %.sink.split

40:                                               ; preds = %2
  %41 = tail call i32 @CPU_SR_Save() #2
  %42 = load volatile i32, ptr inttoptr (i64 3758157088 to ptr), align 32, !tbaa !5
  %43 = and i32 %42, 16777215
  %44 = and i32 %4, -16777216
  %45 = or disjoint i32 %43, %44
  store volatile i32 %45, ptr inttoptr (i64 3758157088 to ptr), align 32, !tbaa !5
  br label %.sink.split

46:                                               ; preds = %2
  %47 = zext i8 %0 to i32
  %48 = load volatile i32, ptr inttoptr (i64 3758153732 to ptr), align 4, !tbaa !5
  %49 = shl i32 %48, 5
  %50 = add i32 %49, 48
  %51 = and i32 %50, 240
  %52 = icmp ugt i32 %51, %47
  br i1 %52, label %53, label %70

53:                                               ; preds = %46
  %54 = zext i8 %0 to i16
  %.lhs.trunc = add nsw i16 %54, -16
  %55 = sdiv i16 %.lhs.trunc, 4
  %.sext = sext i16 %55 to i64
  %56 = srem i16 %.lhs.trunc, 4
  %.sext52 = sext i16 %56 to i32
  %57 = tail call i32 @CPU_SR_Save() #2
  %58 = shl nsw i64 %.sext, 2
  %59 = and i64 %58, 1020
  %60 = or disjoint i64 %59, 3758154752
  %61 = inttoptr i64 %60 to ptr
  %62 = load volatile i32, ptr %61, align 4, !tbaa !5
  %63 = shl nsw i32 %.sext52, 3
  %64 = and i32 %63, 2040
  %65 = shl i32 255, %64
  %66 = xor i32 %65, -1
  %67 = and i32 %62, %66
  %68 = shl i32 %5, %64
  %69 = or i32 %67, %68
  store volatile i32 %69, ptr %61, align 4, !tbaa !5
  br label %.sink.split

.sink.split:                                      ; preds = %6, %11, %17, %23, %29, %34, %40, %53
  %.sink = phi i32 [ %57, %53 ], [ %41, %40 ], [ %35, %34 ], [ %30, %29 ], [ %24, %23 ], [ %18, %17 ], [ %12, %11 ], [ %7, %6 ]
  tail call void @CPU_SR_Restore(i32 noundef %.sink) #2
  br label %70

70:                                               ; preds = %.sink.split, %46, %2, %2, %2, %2, %2, %2, %2, %2, %2
  ret void
}

declare i32 @CPU_RevBits(i32 noundef) local_unnamed_addr #0

attributes #0 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: CorrelatedValuePropagationPass,EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,InferAlignmentPass,InferFunctionAttrsPass,InstCombinePass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass