; LLVM IR from HANDS-FREE/OpenRE :: 3_OS/STM32F1/RTOS/uCOS-III2/uC-CPU/ARM-Cortex-M3/GNU (cpu_c)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nounwind uwtable
define dso_local void @CPU_IntSrcDis(i8 noundef zeroext %0) #1 {
  %2 = alloca i8, align 1
  %3 = alloca i8, align 1
  %4 = alloca i8, align 1
  %5 = alloca i8, align 1
  %6 = alloca i32, align 4
  store i8 %0, ptr %2, align 1, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 1, ptr %3) #3
  call void @llvm.lifetime.start.p0(i64 1, ptr %4) #3
  call void @llvm.lifetime.start.p0(i64 1, ptr %5) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %6) #3
  store i32 0, ptr %6, align 4, !tbaa !8
  %7 = load i8, ptr %2, align 1, !tbaa !5
  %8 = zext i8 %7 to i32
  switch i32 %8, label %79 [
    i32 0, label %9
    i32 7, label %9
    i32 8, label %9
    i32 9, label %9
    i32 10, label %9
    i32 13, label %9
    i32 1, label %10
    i32 2, label %10
    i32 3, label %10
    i32 11, label %10
    i32 12, label %10
    i32 14, label %10
    i32 4, label %11
    i32 5, label %28
    i32 6, label %45
    i32 15, label %62
  ]

9:                                                ; preds = %1, %1, %1, %1, %1, %1
  br label %126

10:                                               ; preds = %1, %1, %1, %1, %1, %1
  br label %126

11:                                               ; preds = %1
  br label %12

12:                                               ; preds = %11
  br label %13

13:                                               ; preds = %12
  %14 = call i32 @CPU_SR_Save()
  store i32 %14, ptr %6, align 4, !tbaa !8
  br label %15

15:                                               ; preds = %13
  br label %16

16:                                               ; preds = %15
  br label %17

17:                                               ; preds = %16
  br label %18

18:                                               ; preds = %17
  %19 = load volatile i32, ptr inttoptr (i64 3758157092 to ptr), align 4, !tbaa !8
  %20 = and i32 %19, -65537
  store volatile i32 %20, ptr inttoptr (i64 3758157092 to ptr), align 4, !tbaa !8
  br label %21

21:                                               ; preds = %18
  br label %22

22:                                               ; preds = %21
  %23 = load i32, ptr %6, align 4, !tbaa !8
  call void @CPU_SR_Restore(i32 noundef %23)
  br label %24

24:                                               ; preds = %22
  br label %25

25:                                               ; preds = %24
  br label %26

26:                                               ; preds = %25
  br label %27

27:                                               ; preds = %26
  br label %126

28:                                               ; preds = %1
  br label %29

29:                                               ; preds = %28
  br label %30

30:                                               ; preds = %29
  %31 = call i32 @CPU_SR_Save()
  store i32 %31, ptr %6, align 4, !tbaa !8
  br label %32

32:                                               ; preds = %30
  br label %33

33:                                               ; preds = %32
  br label %34

34:                                               ; preds = %33
  br label %35

35:                                               ; preds = %34
  %36 = load volatile i32, ptr inttoptr (i64 3758157092 to ptr), align 4, !tbaa !8
  %37 = and i32 %36, -131073
  store volatile i32 %37, ptr inttoptr (i64 3758157092 to ptr), align 4, !tbaa !8
  br label %38

38:                                               ; preds = %35
  br label %39

39:                                               ; preds = %38
  %40 = load i32, ptr %6, align 4, !tbaa !8
  call void @CPU_SR_Restore(i32 noundef %40)
  br label %41

41:                                               ; preds = %39
  br label %42

42:                                               ; preds = %41
  br label %43

43:                                               ; preds = %42
  br label %44

44:                                               ; preds = %43
  br label %126

45:                                               ; preds = %1
  br label %46

46:                                               ; preds = %45
  br label %47

47:                                               ; preds = %46
  %48 = call i32 @CPU_SR_Save()
  store i32 %48, ptr %6, align 4, !tbaa !8
  br label %49

49:                                               ; preds = %47
  br label %50

50:                                               ; preds = %49
  br label %51

51:                                               ; preds = %50
  br label %52

52:                                               ; preds = %51
  %53 = load volatile i32, ptr inttoptr (i64 3758157092 to ptr), align 4, !tbaa !8
  %54 = and i32 %53, -262145
  store volatile i32 %54, ptr inttoptr (i64 3758157092 to ptr), align 4, !tbaa !8
  br label %55

55:                                               ; preds = %52
  br label %56

56:                                               ; preds = %55
  %57 = load i32, ptr %6, align 4, !tbaa !8
  call void @CPU_SR_Restore(i32 noundef %57)
  br label %58

58:                                               ; preds = %56
  br label %59

59:                                               ; preds = %58
  br label %60

60:                                               ; preds = %59
  br label %61

61:                                               ; preds = %60
  br label %126

62:                                               ; preds = %1
  br label %63

63:                                               ; preds = %62
  br label %64

64:                                               ; preds = %63
  %65 = call i32 @CPU_SR_Save()
  store i32 %65, ptr %6, align 4, !tbaa !8
  br label %66

66:                                               ; preds = %64
  br label %67

67:                                               ; preds = %66
  br label %68

68:                                               ; preds = %67
  br label %69

69:                                               ; preds = %68
  %70 = load volatile i32, ptr inttoptr (i64 3758153744 to ptr), align 4, !tbaa !8
  %71 = and i32 %70, -2
  store volatile i32 %71, ptr inttoptr (i64 3758153744 to ptr), align 4, !tbaa !8
  br label %72

72:                                               ; preds = %69
  br label %73

73:                                               ; preds = %72
  %74 = load i32, ptr %6, align 4, !tbaa !8
  call void @CPU_SR_Restore(i32 noundef %74)
  br label %75

75:                                               ; preds = %73
  br label %76

76:                                               ; preds = %75
  br label %77

77:                                               ; preds = %76
  br label %78

78:                                               ; preds = %77
  br label %126

79:                                               ; preds = %1
  %80 = load volatile i32, ptr inttoptr (i64 3758153732 to ptr), align 4, !tbaa !8
  %81 = add i32 %80, 1
  %82 = and i32 %81, 31
  %83 = mul i32 %82, 32
  %84 = add i32 %83, 16
  %85 = trunc i32 %84 to i8
  store i8 %85, ptr %4, align 1, !tbaa !5
  %86 = load i8, ptr %2, align 1, !tbaa !5
  %87 = zext i8 %86 to i32
  %88 = load i8, ptr %4, align 1, !tbaa !5
  %89 = zext i8 %88 to i32
  %90 = icmp slt i32 %87, %89
  br i1 %90, label %91, label %125

91:                                               ; preds = %79
  %92 = load i8, ptr %2, align 1, !tbaa !5
  %93 = zext i8 %92 to i32
  %94 = sub nsw i32 %93, 16
  %95 = sdiv i32 %94, 32
  %96 = trunc i32 %95 to i8
  store i8 %96, ptr %3, align 1, !tbaa !5
  %97 = load i8, ptr %2, align 1, !tbaa !5
  %98 = zext i8 %97 to i32
  %99 = sub nsw i32 %98, 16
  %100 = srem i32 %99, 32
  %101 = trunc i32 %100 to i8
  store i8 %101, ptr %5, align 1, !tbaa !5
  br label %102

102:                                              ; preds = %91
  br label %103

103:                                              ; preds = %102
  %104 = call i32 @CPU_SR_Save()
  store i32 %104, ptr %6, align 4, !tbaa !8
  br label %105

105:                                              ; preds = %103
  br label %106

106:                                              ; preds = %105
  br label %107

107:                                              ; preds = %106
  br label %108

108:                                              ; preds = %107
  %109 = load i8, ptr %5, align 1, !tbaa !5
  %110 = zext i8 %109 to i32
  %111 = shl i32 1, %110
  %112 = load i8, ptr %3, align 1, !tbaa !5
  %113 = zext i8 %112 to i32
  %114 = mul i32 %113, 4
  %115 = add i32 -536813184, %114
  %116 = zext i32 %115 to i64
  %117 = inttoptr i64 %116 to ptr
  store volatile i32 %111, ptr %117, align 4, !tbaa !8
  br label %118

118:                                              ; preds = %108
  br label %119

119:                                              ; preds = %118
  %120 = load i32, ptr %6, align 4, !tbaa !8
  call void @CPU_SR_Restore(i32 noundef %120)
  br label %121

121:                                              ; preds = %119
  br label %122

122:                                              ; preds = %121
  br label %123

123:                                              ; preds = %122
  br label %124

124:                                              ; preds = %123
  br label %125

125:                                              ; preds = %124, %79
  br label %126

126:                                              ; preds = %125, %78, %61, %44, %27, %10, %9
  call void @llvm.lifetime.end.p0(i64 4, ptr %6) #3
  call void @llvm.lifetime.end.p0(i64 1, ptr %5) #3
  call void @llvm.lifetime.end.p0(i64 1, ptr %4) #3
  call void @llvm.lifetime.end.p0(i64 1, ptr %3) #3
  ret void
}

declare i32 @CPU_SR_Save() #2

declare void @CPU_SR_Restore(i32 noundef) #2

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"omnipotent char", !7, i64 0}
!7 = !{!"Simple C/C++ TBAA"}
!8 = !{!9, !9, i64 0}
!9 = !{!"int", !6, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
define dso_local void @CPU_IntSrcDis(i8 noundef zeroext %0) local_unnamed_addr #0 {
  switch i8 %0, label %18 [
    i8 0, label %37
    i8 7, label %37
    i8 8, label %37
    i8 9, label %37
    i8 10, label %37
    i8 13, label %37
    i8 1, label %37
    i8 2, label %37
    i8 3, label %37
    i8 11, label %37
    i8 12, label %37
    i8 14, label %37
    i8 4, label %2
    i8 5, label %6
    i8 6, label %10
    i8 15, label %14
  ]

2:                                                ; preds = %1
  %3 = tail call i32 @CPU_SR_Save() #2
  %4 = load volatile i32, ptr inttoptr (i64 3758157092 to ptr), align 4, !tbaa !5
  %5 = and i32 %4, -65537
  store volatile i32 %5, ptr inttoptr (i64 3758157092 to ptr), align 4, !tbaa !5
  br label %.sink.split

6:                                                ; preds = %1
  %7 = tail call i32 @CPU_SR_Save() #2
  %8 = load volatile i32, ptr inttoptr (i64 3758157092 to ptr), align 4, !tbaa !5
  %9 = and i32 %8, -131073
  store volatile i32 %9, ptr inttoptr (i64 3758157092 to ptr), align 4, !tbaa !5
  br label %.sink.split

10:                                               ; preds = %1
  %11 = tail call i32 @CPU_SR_Save() #2
  %12 = load volatile i32, ptr inttoptr (i64 3758157092 to ptr), align 4, !tbaa !5
  %13 = and i32 %12, -262145
  store volatile i32 %13, ptr inttoptr (i64 3758157092 to ptr), align 4, !tbaa !5
  br label %.sink.split

14:                                               ; preds = %1
  %15 = tail call i32 @CPU_SR_Save() #2
  %16 = load volatile i32, ptr inttoptr (i64 3758153744 to ptr), align 16, !tbaa !5
  %17 = and i32 %16, -2
  store volatile i32 %17, ptr inttoptr (i64 3758153744 to ptr), align 16, !tbaa !5
  br label %.sink.split

18:                                               ; preds = %1
  %19 = zext i8 %0 to i32
  %20 = load volatile i32, ptr inttoptr (i64 3758153732 to ptr), align 4, !tbaa !5
  %21 = shl i32 %20, 5
  %22 = add i32 %21, 48
  %23 = and i32 %22, 240
  %24 = icmp ugt i32 %23, %19
  br i1 %24, label %25, label %37

25:                                               ; preds = %18
  %26 = zext i8 %0 to i16
  %.lhs.trunc = add nsw i16 %26, -16
  %27 = sdiv i16 %.lhs.trunc, 32
  %.sext = zext nneg i16 %27 to i64
  %28 = srem i16 %.lhs.trunc, 32
  %29 = tail call i32 @CPU_SR_Save() #2
  %30 = and i16 %28, 255
  %31 = zext nneg i16 %30 to i32
  %32 = shl nuw i32 1, %31
  %33 = shl nuw nsw i64 %.sext, 2
  %34 = and i64 %33, 1020
  %35 = add nuw nsw i64 %34, 3758154112
  %36 = inttoptr i64 %35 to ptr
  store volatile i32 %32, ptr %36, align 4, !tbaa !5
  br label %.sink.split

.sink.split:                                      ; preds = %2, %6, %10, %14, %25
  %.sink = phi i32 [ %29, %25 ], [ %15, %14 ], [ %11, %10 ], [ %7, %6 ], [ %3, %2 ]
  tail call void @CPU_SR_Restore(i32 noundef %.sink) #2
  br label %37

37:                                               ; preds = %.sink.split, %18, %1, %1, %1, %1, %1, %1, %1, %1, %1, %1, %1, %1
  ret void
}

declare i32 @CPU_SR_Save() local_unnamed_addr #1

declare void @CPU_SR_Restore(i32 noundef) local_unnamed_addr #1

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: CorrelatedValuePropagationPass,EarlyCSEPass,GVNPass,GlobalOptPass,IPSCCPPass,InferAlignmentPass,InferFunctionAttrsPass,InstCombinePass,ReassociatePass,SCCPPass,SROAPass,SimplifyCFGPass,TailCallElimPass