; LLVM IR from ponylang/ponyc :: src/libponyc/type (cap)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@.str = external hidden unnamed_addr constant [2 x i8], align 1
@.str.1 = external hidden unnamed_addr constant [72 x i8], align 1
@__func__.cap_view_lower = external hidden unnamed_addr constant [15 x i8], align 1

; Function Attrs: nounwind uwtable
declare dso_local void @cap_aliasing(ptr noundef, ptr noundef) #0

declare void @ponyint_assert_fail(ptr noundef, ptr noundef, i64 noundef, ptr noundef) #1

; Function Attrs: nounwind uwtable
define dso_local zeroext i1 @cap_view_lower(i32 noundef %0, i32 noundef %1, ptr noundef %2, ptr noundef %3) #0 {
  %5 = alloca i1, align 1
  %6 = alloca i32, align 4
  %7 = alloca i32, align 4
  %8 = alloca ptr, align 8
  %9 = alloca ptr, align 8
  store i32 %0, ptr %6, align 4, !tbaa !5
  store i32 %1, ptr %7, align 4, !tbaa !5
  store ptr %2, ptr %8, align 8, !tbaa !9
  store ptr %3, ptr %9, align 8, !tbaa !9
  call void @cap_aliasing(ptr noundef %6, ptr noundef %7)
  %10 = load ptr, ptr %8, align 8, !tbaa !9
  %11 = load ptr, ptr %9, align 8, !tbaa !9
  call void @cap_aliasing(ptr noundef %10, ptr noundef %11)
  %12 = load i32, ptr %6, align 4, !tbaa !5
  switch i32 %12, label %14 [
    i32 96, label %13
    i32 98, label %13
    i32 99, label %13
    i32 100, label %13
    i32 101, label %13
  ]

13:                                               ; preds = %4, %4, %4, %4, %4
  store i1 false, ptr %5, align 1
  br label %103

14:                                               ; preds = %4
  br label %15

15:                                               ; preds = %14
  %16 = load ptr, ptr %8, align 8, !tbaa !9
  %17 = load i32, ptr %16, align 4, !tbaa !5
  %18 = icmp eq i32 %17, 96
  br i1 %18, label %19, label %20

19:                                               ; preds = %15
  store i1 true, ptr %5, align 1
  br label %103

20:                                               ; preds = %15
  %21 = load i32, ptr %6, align 4, !tbaa !5
  switch i32 %21, label %101 [
    i32 91, label %22
    i32 92, label %43
    i32 93, label %102
    i32 94, label %67
    i32 95, label %76
    i32 97, label %90
  ]

22:                                               ; preds = %20
  %23 = load ptr, ptr %8, align 8, !tbaa !9
  %24 = load i32, ptr %23, align 4, !tbaa !5
  switch i32 %24, label %39 [
    i32 91, label %25
    i32 98, label %25
    i32 94, label %31
    i32 99, label %31
    i32 97, label %32
    i32 100, label %32
    i32 101, label %32
  ]

25:                                               ; preds = %22, %22
  %26 = load i32, ptr %7, align 4, !tbaa !5
  %27 = icmp eq i32 %26, 57
  br i1 %27, label %28, label %30

28:                                               ; preds = %25
  %29 = load ptr, ptr %9, align 8, !tbaa !9
  store i32 57, ptr %29, align 4, !tbaa !5
  br label %30

30:                                               ; preds = %28, %25
  br label %42

31:                                               ; preds = %22, %22
  br label %42

32:                                               ; preds = %22, %22, %22
  %33 = load ptr, ptr %8, align 8, !tbaa !9
  store i32 98, ptr %33, align 4, !tbaa !5
  %34 = load i32, ptr %7, align 4, !tbaa !5
  %35 = icmp eq i32 %34, 57
  br i1 %35, label %36, label %38

36:                                               ; preds = %32
  %37 = load ptr, ptr %9, align 8, !tbaa !9
  store i32 57, ptr %37, align 4, !tbaa !5
  br label %38

38:                                               ; preds = %36, %32
  br label %42

39:                                               ; preds = %22
  %40 = load ptr, ptr %8, align 8, !tbaa !9
  store i32 96, ptr %40, align 4, !tbaa !5
  %41 = load ptr, ptr %9, align 8, !tbaa !9
  store i32 2, ptr %41, align 4, !tbaa !5
  br label %42

42:                                               ; preds = %39, %38, %31, %30
  br label %102

43:                                               ; preds = %20
  %44 = load ptr, ptr %8, align 8, !tbaa !9
  %45 = load i32, ptr %44, align 4, !tbaa !5
  switch i32 %45, label %63 [
    i32 91, label %46
    i32 98, label %46
    i32 94, label %52
    i32 99, label %52
    i32 97, label %53
    i32 100, label %53
    i32 101, label %56
  ]

46:                                               ; preds = %43, %43
  %47 = load i32, ptr %7, align 4, !tbaa !5
  %48 = icmp eq i32 %47, 57
  br i1 %48, label %49, label %51

49:                                               ; preds = %46
  %50 = load ptr, ptr %9, align 8, !tbaa !9
  store i32 57, ptr %50, align 4, !tbaa !5
  br label %51

51:                                               ; preds = %49, %46
  br label %66

52:                                               ; preds = %43, %43
  br label %66

53:                                               ; preds = %43, %43
  %54 = load ptr, ptr %8, align 8, !tbaa !9
  store i32 94, ptr %54, align 4, !tbaa !5
  %55 = load ptr, ptr %9, align 8, !tbaa !9
  store i32 2, ptr %55, align 4, !tbaa !5
  br label %66

56:                                               ; preds = %43
  %57 = load ptr, ptr %8, align 8, !tbaa !9
  store i32 91, ptr %57, align 4, !tbaa !5
  %58 = load i32, ptr %7, align 4, !tbaa !5
  %59 = icmp eq i32 %58, 57
  br i1 %59, label %60, label %62

60:                                               ; preds = %56
  %61 = load ptr, ptr %9, align 8, !tbaa !9
  store i32 57, ptr %61, align 4, !tbaa !5
  br label %62

62:                                               ; preds = %60, %56
  br label %66

63:                                               ; preds = %43
  %64 = load ptr, ptr %8, align 8, !tbaa !9
  store i32 95, ptr %64, align 4, !tbaa !5
  %65 = load ptr, ptr %9, align 8, !tbaa !9
  store i32 2, ptr %65, align 4, !tbaa !5
  br label %66

66:                                               ; preds = %63, %62, %53, %52, %51
  br label %102

67:                                               ; preds = %20
  %68 = load ptr, ptr %8, align 8, !tbaa !9
  %69 = load i32, ptr %68, align 4, !tbaa !5
  switch i32 %69, label %72 [
    i32 98, label %70
    i32 99, label %70
    i32 100, label %70
    i32 101, label %70
  ]

70:                                               ; preds = %67, %67, %67, %67
  %71 = load ptr, ptr %8, align 8, !tbaa !9
  store i32 99, ptr %71, align 4, !tbaa !5
  br label %74

72:                                               ; preds = %67
  %73 = load ptr, ptr %8, align 8, !tbaa !9
  store i32 94, ptr %73, align 4, !tbaa !5
  br label %74

74:                                               ; preds = %72, %70
  %75 = load ptr, ptr %9, align 8, !tbaa !9
  store i32 2, ptr %75, align 4, !tbaa !5
  br label %102

76:                                               ; preds = %20
  %77 = load ptr, ptr %8, align 8, !tbaa !9
  %78 = load i32, ptr %77, align 4, !tbaa !5
  switch i32 %78, label %86 [
    i32 91, label %79
    i32 94, label %81
    i32 99, label %81
    i32 98, label %82
    i32 97, label %84
    i32 100, label %84
    i32 101, label %84
  ]

79:                                               ; preds = %76
  %80 = load ptr, ptr %8, align 8, !tbaa !9
  store i32 96, ptr %80, align 4, !tbaa !5
  br label %88

81:                                               ; preds = %76, %76
  br label %88

82:                                               ; preds = %76
  %83 = load ptr, ptr %8, align 8, !tbaa !9
  store i32 99, ptr %83, align 4, !tbaa !5
  br label %88

84:                                               ; preds = %76, %76, %76
  %85 = load ptr, ptr %8, align 8, !tbaa !9
  store i32 94, ptr %85, align 4, !tbaa !5
  br label %88

86:                                               ; preds = %76
  %87 = load ptr, ptr %8, align 8, !tbaa !9
  store i32 95, ptr %87, align 4, !tbaa !5
  br label %88

88:                                               ; preds = %86, %84, %82, %81, %79
  %89 = load ptr, ptr %9, align 8, !tbaa !9
  store i32 2, ptr %89, align 4, !tbaa !5
  br label %102

90:                                               ; preds = %20
  %91 = load ptr, ptr %8, align 8, !tbaa !9
  %92 = load i32, ptr %91, align 4, !tbaa !5
  switch i32 %92, label %99 [
    i32 91, label %93
    i32 93, label %95
    i32 95, label %97
  ]

93:                                               ; preds = %90
  %94 = load ptr, ptr %8, align 8, !tbaa !9
  store i32 98, ptr %94, align 4, !tbaa !5
  br label %100

95:                                               ; preds = %90
  %96 = load ptr, ptr %8, align 8, !tbaa !9
  store i32 97, ptr %96, align 4, !tbaa !5
  br label %100

97:                                               ; preds = %90
  %98 = load ptr, ptr %8, align 8, !tbaa !9
  store i32 94, ptr %98, align 4, !tbaa !5
  br label %100

99:                                               ; preds = %90
  br label %100

100:                                              ; preds = %99, %97, %95, %93
  br label %102

101:                                              ; preds = %20
  call void @ponyint_assert_fail(ptr noundef @.str, ptr noundef @.str.1, i64 noundef 927, ptr noundef @__func__.cap_view_lower)
  store i1 false, ptr %5, align 1
  br label %103

102:                                              ; preds = %100, %88, %74, %66, %42, %20
  store i1 true, ptr %5, align 1
  br label %103

103:                                              ; preds = %102, %101, %19, %13
  %104 = load i1, ptr %5, align 1
  ret i1 %104
}

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"any pointer", !7, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@.str = external hidden unnamed_addr constant [2 x i8], align 1
@.str.1 = external hidden unnamed_addr constant [72 x i8], align 1
@__func__.cap_view_lower = external hidden unnamed_addr constant [15 x i8], align 1

; Function Attrs: nounwind uwtable
declare dso_local void @cap_aliasing(ptr noundef, ptr noundef) local_unnamed_addr #0

declare void @ponyint_assert_fail(ptr noundef, ptr noundef, i64 noundef, ptr noundef) local_unnamed_addr #1

; Function Attrs: nounwind uwtable
define dso_local noundef zeroext i1 @cap_view_lower(i32 noundef %0, i32 noundef %1, ptr noundef %2, ptr noundef %3) local_unnamed_addr #0 {
  %5 = alloca i32, align 4
  %6 = alloca i32, align 4
  store i32 %0, ptr %5, align 4, !tbaa !5
  store i32 %1, ptr %6, align 4, !tbaa !5
  call void @cap_aliasing(ptr noundef nonnull %5, ptr noundef nonnull %6)
  call void @cap_aliasing(ptr noundef %2, ptr noundef %3)
  %7 = load i32, ptr %5, align 4, !tbaa !5
  %switch.tableidx = add i32 %7, -96
  %8 = icmp ult i32 %switch.tableidx, 6
  br i1 %8, label %switch.hole_check, label %9

9:                                                ; preds = %switch.hole_check, %4
  %10 = load i32, ptr %2, align 4, !tbaa !5
  %11 = icmp eq i32 %10, 96
  br i1 %11, label %switch.lookup, label %12

12:                                               ; preds = %9
  switch i32 %7, label %44 [
    i32 91, label %13
    i32 92, label %23
    i32 93, label %switch.lookup
    i32 94, label %34
    i32 95, label %35
    i32 97, label %40
  ]

13:                                               ; preds = %12
  switch i32 %10, label %22 [
    i32 91, label %14
    i32 98, label %14
    i32 94, label %switch.lookup
    i32 99, label %switch.lookup
    i32 97, label %18
    i32 100, label %18
    i32 101, label %18
  ]

14:                                               ; preds = %13, %13
  %15 = load i32, ptr %6, align 4, !tbaa !5
  %16 = icmp eq i32 %15, 57
  br i1 %16, label %17, label %switch.lookup

17:                                               ; preds = %14
  store i32 57, ptr %3, align 4, !tbaa !5
  br label %switch.lookup

18:                                               ; preds = %13, %13, %13
  store i32 98, ptr %2, align 4, !tbaa !5
  %19 = load i32, ptr %6, align 4, !tbaa !5
  %20 = icmp eq i32 %19, 57
  br i1 %20, label %21, label %switch.lookup

21:                                               ; preds = %18
  store i32 57, ptr %3, align 4, !tbaa !5
  br label %switch.lookup

22:                                               ; preds = %13
  store i32 96, ptr %2, align 4, !tbaa !5
  store i32 2, ptr %3, align 4, !tbaa !5
  br label %switch.lookup

23:                                               ; preds = %12
  switch i32 %10, label %33 [
    i32 91, label %24
    i32 98, label %24
    i32 94, label %switch.lookup
    i32 99, label %switch.lookup
    i32 97, label %28
    i32 100, label %28
    i32 101, label %29
  ]

24:                                               ; preds = %23, %23
  %25 = load i32, ptr %6, align 4, !tbaa !5
  %26 = icmp eq i32 %25, 57
  br i1 %26, label %27, label %switch.lookup

27:                                               ; preds = %24
  store i32 57, ptr %3, align 4, !tbaa !5
  br label %switch.lookup

28:                                               ; preds = %23, %23
  store i32 94, ptr %2, align 4, !tbaa !5
  store i32 2, ptr %3, align 4, !tbaa !5
  br label %switch.lookup

29:                                               ; preds = %23
  store i32 91, ptr %2, align 4, !tbaa !5
  %30 = load i32, ptr %6, align 4, !tbaa !5
  %31 = icmp eq i32 %30, 57
  br i1 %31, label %32, label %switch.lookup

32:                                               ; preds = %29
  store i32 57, ptr %3, align 4, !tbaa !5
  br label %switch.lookup

33:                                               ; preds = %23
  store i32 95, ptr %2, align 4, !tbaa !5
  store i32 2, ptr %3, align 4, !tbaa !5
  br label %switch.lookup

34:                                               ; preds = %12
  %.off = add i32 %10, -98
  %switch = icmp ult i32 %.off, 4
  %. = select i1 %switch, i32 99, i32 94
  store i32 %., ptr %2, align 4, !tbaa !5
  store i32 2, ptr %3, align 4, !tbaa !5
  br label %switch.lookup

35:                                               ; preds = %12
  switch i32 %10, label %38 [
    i32 91, label %.sink.split
    i32 94, label %39
    i32 99, label %39
    i32 98, label %36
    i32 97, label %37
    i32 100, label %37
    i32 101, label %37
  ]

36:                                               ; preds = %35
  br label %.sink.split

37:                                               ; preds = %35, %35, %35
  br label %.sink.split

38:                                               ; preds = %35
  br label %.sink.split

.sink.split:                                      ; preds = %35, %36, %37, %38
  %.sink = phi i32 [ 95, %38 ], [ 94, %37 ], [ 99, %36 ], [ 96, %35 ]
  store i32 %.sink, ptr %2, align 4, !tbaa !5
  br label %39

39:                                               ; preds = %.sink.split, %35, %35
  store i32 2, ptr %3, align 4, !tbaa !5
  br label %switch.lookup

40:                                               ; preds = %12
  switch i32 %10, label %switch.lookup [
    i32 91, label %41
    i32 93, label %42
    i32 95, label %43
  ]

41:                                               ; preds = %40
  store i32 98, ptr %2, align 4, !tbaa !5
  br label %switch.lookup

42:                                               ; preds = %40
  store i32 97, ptr %2, align 4, !tbaa !5
  br label %switch.lookup

43:                                               ; preds = %40
  store i32 94, ptr %2, align 4, !tbaa !5
  br label %switch.lookup

44:                                               ; preds = %12
  call void @ponyint_assert_fail(ptr noundef nonnull @.str, ptr noundef nonnull @.str.1, i64 noundef 927, ptr noundef nonnull @__func__.cap_view_lower) #2
  br label %switch.lookup

switch.hole_check:                                ; preds = %4
  %switch.maskindex = trunc nuw i32 %switch.tableidx to i8
  %switch.shifted = lshr i8 61, %switch.maskindex
  %switch.lobit = trunc i8 %switch.shifted to i1
  br i1 %switch.lobit, label %switch.lookup, label %9

switch.lookup:                                    ; preds = %switch.hole_check, %12, %34, %39, %18, %21, %13, %13, %14, %17, %22, %29, %32, %23, %23, %24, %27, %33, %28, %40, %43, %42, %41, %9, %44
  %.0 = phi i1 [ false, %44 ], [ true, %9 ], [ true, %41 ], [ true, %42 ], [ true, %43 ], [ true, %40 ], [ true, %28 ], [ true, %33 ], [ true, %27 ], [ true, %24 ], [ true, %23 ], [ true, %23 ], [ true, %32 ], [ true, %29 ], [ true, %22 ], [ true, %17 ], [ true, %14 ], [ true, %13 ], [ true, %13 ], [ true, %21 ], [ true, %18 ], [ true, %39 ], [ true, %34 ], [ true, %12 ], [ false, %switch.hole_check ]
  ret i1 %.0
}

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: EarlyCSEPass,GlobalOptPass,InstCombinePass,PostOrderFunctionAttrsPass,SROAPass,SimplifyCFGPass