; LLVM IR from ponylang/ponyc :: src/libponyc/type (cap)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@.str = external hidden unnamed_addr constant [2 x i8], align 1
@.str.1 = external hidden unnamed_addr constant [72 x i8], align 1
@__func__.cap_view_upper = external hidden unnamed_addr constant [15 x i8], align 1

; Function Attrs: nounwind uwtable
declare dso_local void @cap_aliasing(ptr noundef, ptr noundef) #0

declare void @ponyint_assert_fail(ptr noundef, ptr noundef, i64 noundef, ptr noundef) #1

; Function Attrs: nounwind uwtable
define dso_local zeroext i1 @cap_view_upper(i32 noundef %0, i32 noundef %1, ptr noundef %2, ptr noundef %3) #0 {
  %5 = alloca i1, align 1
  %6 = alloca i32, align 4
  %7 = alloca i32, align 4
  %8 = alloca ptr, align 8
  %9 = alloca ptr, align 8
  store i32 %0, ptr %6, align 4, !tbaa !5
  store i32 %1, ptr %7, align 4, !tbaa !5
  store ptr %2, ptr %8, align 8, !tbaa !9
  store ptr %3, ptr %9, align 8, !tbaa !9
  call void @cap_aliasing(ptr noundef %6, ptr noundef %7)
  %10 = load ptr, ptr %8, align 8, !tbaa !9
  %11 = load ptr, ptr %9, align 8, !tbaa !9
  call void @cap_aliasing(ptr noundef %10, ptr noundef %11)
  %12 = load i32, ptr %6, align 4, !tbaa !5
  switch i32 %12, label %14 [
    i32 96, label %13
    i32 98, label %13
    i32 99, label %13
    i32 100, label %13
    i32 101, label %13
  ]

13:                                               ; preds = %4, %4, %4, %4, %4
  store i1 false, ptr %5, align 1
  br label %76

14:                                               ; preds = %4
  br label %15

15:                                               ; preds = %14
  %16 = load ptr, ptr %8, align 8, !tbaa !9
  %17 = load i32, ptr %16, align 4, !tbaa !5
  %18 = icmp eq i32 %17, 96
  br i1 %18, label %19, label %20

19:                                               ; preds = %15
  store i1 true, ptr %5, align 1
  br label %76

20:                                               ; preds = %15
  %21 = load i32, ptr %6, align 4, !tbaa !5
  switch i32 %21, label %74 [
    i32 91, label %22
    i32 92, label %36
    i32 93, label %75
    i32 94, label %53
    i32 95, label %62
    i32 97, label %62
  ]

22:                                               ; preds = %20
  %23 = load ptr, ptr %8, align 8, !tbaa !9
  %24 = load i32, ptr %23, align 4, !tbaa !5
  switch i32 %24, label %32 [
    i32 91, label %25
    i32 98, label %25
    i32 94, label %31
    i32 99, label %31
  ]

25:                                               ; preds = %22, %22
  %26 = load i32, ptr %7, align 4, !tbaa !5
  %27 = icmp eq i32 %26, 57
  br i1 %27, label %28, label %30

28:                                               ; preds = %25
  %29 = load ptr, ptr %9, align 8, !tbaa !9
  store i32 57, ptr %29, align 4, !tbaa !5
  br label %30

30:                                               ; preds = %28, %25
  br label %35

31:                                               ; preds = %22, %22
  br label %35

32:                                               ; preds = %22
  %33 = load ptr, ptr %8, align 8, !tbaa !9
  store i32 96, ptr %33, align 4, !tbaa !5
  %34 = load ptr, ptr %9, align 8, !tbaa !9
  store i32 2, ptr %34, align 4, !tbaa !5
  br label %35

35:                                               ; preds = %32, %31, %30
  br label %75

36:                                               ; preds = %20
  %37 = load ptr, ptr %8, align 8, !tbaa !9
  %38 = load i32, ptr %37, align 4, !tbaa !5
  switch i32 %38, label %49 [
    i32 91, label %39
    i32 98, label %39
    i32 94, label %45
    i32 99, label %45
    i32 100, label %46
    i32 101, label %46
  ]

39:                                               ; preds = %36, %36
  %40 = load i32, ptr %7, align 4, !tbaa !5
  %41 = icmp eq i32 %40, 57
  br i1 %41, label %42, label %44

42:                                               ; preds = %39
  %43 = load ptr, ptr %9, align 8, !tbaa !9
  store i32 57, ptr %43, align 4, !tbaa !5
  br label %44

44:                                               ; preds = %42, %39
  br label %52

45:                                               ; preds = %36, %36
  br label %52

46:                                               ; preds = %36, %36
  %47 = load ptr, ptr %8, align 8, !tbaa !9
  store i32 96, ptr %47, align 4, !tbaa !5
  %48 = load ptr, ptr %9, align 8, !tbaa !9
  store i32 2, ptr %48, align 4, !tbaa !5
  br label %52

49:                                               ; preds = %36
  %50 = load ptr, ptr %8, align 8, !tbaa !9
  store i32 95, ptr %50, align 4, !tbaa !5
  %51 = load ptr, ptr %9, align 8, !tbaa !9
  store i32 2, ptr %51, align 4, !tbaa !5
  br label %52

52:                                               ; preds = %49, %46, %45, %44
  br label %75

53:                                               ; preds = %20
  %54 = load ptr, ptr %8, align 8, !tbaa !9
  %55 = load i32, ptr %54, align 4, !tbaa !5
  switch i32 %55, label %58 [
    i32 98, label %56
    i32 99, label %56
    i32 100, label %56
    i32 101, label %56
  ]

56:                                               ; preds = %53, %53, %53, %53
  %57 = load ptr, ptr %8, align 8, !tbaa !9
  store i32 99, ptr %57, align 4, !tbaa !5
  br label %60

58:                                               ; preds = %53
  %59 = load ptr, ptr %8, align 8, !tbaa !9
  store i32 94, ptr %59, align 4, !tbaa !5
  br label %60

60:                                               ; preds = %58, %56
  %61 = load ptr, ptr %9, align 8, !tbaa !9
  store i32 2, ptr %61, align 4, !tbaa !5
  br label %75

62:                                               ; preds = %20, %20
  %63 = load ptr, ptr %8, align 8, !tbaa !9
  %64 = load i32, ptr %63, align 4, !tbaa !5
  switch i32 %64, label %70 [
    i32 91, label %65
    i32 94, label %67
    i32 99, label %67
    i32 98, label %68
    i32 100, label %68
    i32 101, label %68
  ]

65:                                               ; preds = %62
  %66 = load ptr, ptr %8, align 8, !tbaa !9
  store i32 96, ptr %66, align 4, !tbaa !5
  br label %72

67:                                               ; preds = %62, %62
  br label %72

68:                                               ; preds = %62, %62, %62
  %69 = load ptr, ptr %8, align 8, !tbaa !9
  store i32 96, ptr %69, align 4, !tbaa !5
  br label %72

70:                                               ; preds = %62
  %71 = load ptr, ptr %8, align 8, !tbaa !9
  store i32 95, ptr %71, align 4, !tbaa !5
  br label %72

72:                                               ; preds = %70, %68, %67, %65
  %73 = load ptr, ptr %9, align 8, !tbaa !9
  store i32 2, ptr %73, align 4, !tbaa !5
  br label %75

74:                                               ; preds = %20
  call void @ponyint_assert_fail(ptr noundef @.str, ptr noundef @.str.1, i64 noundef 757, ptr noundef @__func__.cap_view_upper)
  store i1 false, ptr %5, align 1
  br label %76

75:                                               ; preds = %72, %60, %52, %35, %20
  store i1 true, ptr %5, align 1
  br label %76

76:                                               ; preds = %75, %74, %19, %13
  %77 = load i1, ptr %5, align 1
  ret i1 %77
}

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"any pointer", !7, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

@.str = external hidden unnamed_addr constant [2 x i8], align 1
@.str.1 = external hidden unnamed_addr constant [72 x i8], align 1
@__func__.cap_view_upper = external hidden unnamed_addr constant [15 x i8], align 1

; Function Attrs: nounwind uwtable
declare dso_local void @cap_aliasing(ptr noundef, ptr noundef) local_unnamed_addr #0

declare void @ponyint_assert_fail(ptr noundef, ptr noundef, i64 noundef, ptr noundef) local_unnamed_addr #1

; Function Attrs: nounwind uwtable
define dso_local noundef zeroext i1 @cap_view_upper(i32 noundef %0, i32 noundef %1, ptr noundef %2, ptr noundef %3) local_unnamed_addr #0 {
  %5 = alloca i32, align 4
  %6 = alloca i32, align 4
  store i32 %0, ptr %5, align 4, !tbaa !5
  store i32 %1, ptr %6, align 4, !tbaa !5
  call void @cap_aliasing(ptr noundef nonnull %5, ptr noundef nonnull %6)
  call void @cap_aliasing(ptr noundef %2, ptr noundef %3)
  %7 = load i32, ptr %5, align 4, !tbaa !5
  %switch.tableidx = add i32 %7, -96
  %8 = icmp ult i32 %switch.tableidx, 6
  br i1 %8, label %switch.hole_check, label %9

9:                                                ; preds = %switch.hole_check, %4
  %10 = load i32, ptr %2, align 4, !tbaa !5
  %11 = icmp eq i32 %10, 96
  br i1 %11, label %switch.lookup, label %12

12:                                               ; preds = %9
  switch i32 %7, label %30 [
    i32 91, label %13
    i32 92, label %19
    i32 93, label %switch.lookup
    i32 94, label %26
    i32 95, label %27
    i32 97, label %27
  ]

13:                                               ; preds = %12
  switch i32 %10, label %18 [
    i32 91, label %14
    i32 98, label %14
    i32 94, label %switch.lookup
    i32 99, label %switch.lookup
  ]

14:                                               ; preds = %13, %13
  %15 = load i32, ptr %6, align 4, !tbaa !5
  %16 = icmp eq i32 %15, 57
  br i1 %16, label %17, label %switch.lookup

17:                                               ; preds = %14
  store i32 57, ptr %3, align 4, !tbaa !5
  br label %switch.lookup

18:                                               ; preds = %13
  store i32 96, ptr %2, align 4, !tbaa !5
  store i32 2, ptr %3, align 4, !tbaa !5
  br label %switch.lookup

19:                                               ; preds = %12
  switch i32 %10, label %25 [
    i32 91, label %20
    i32 98, label %20
    i32 94, label %switch.lookup
    i32 99, label %switch.lookup
    i32 100, label %24
    i32 101, label %24
  ]

20:                                               ; preds = %19, %19
  %21 = load i32, ptr %6, align 4, !tbaa !5
  %22 = icmp eq i32 %21, 57
  br i1 %22, label %23, label %switch.lookup

23:                                               ; preds = %20
  store i32 57, ptr %3, align 4, !tbaa !5
  br label %switch.lookup

24:                                               ; preds = %19, %19
  store i32 96, ptr %2, align 4, !tbaa !5
  store i32 2, ptr %3, align 4, !tbaa !5
  br label %switch.lookup

25:                                               ; preds = %19
  store i32 95, ptr %2, align 4, !tbaa !5
  store i32 2, ptr %3, align 4, !tbaa !5
  br label %switch.lookup

26:                                               ; preds = %12
  %.off = add i32 %10, -98
  %switch = icmp ult i32 %.off, 4
  %. = select i1 %switch, i32 99, i32 94
  store i32 %., ptr %2, align 4, !tbaa !5
  store i32 2, ptr %3, align 4, !tbaa !5
  br label %switch.lookup

27:                                               ; preds = %12, %12
  switch i32 %10, label %28 [
    i32 91, label %.sink.split
    i32 94, label %29
    i32 99, label %29
    i32 98, label %.sink.split
    i32 100, label %.sink.split
    i32 101, label %.sink.split
  ]

28:                                               ; preds = %27
  br label %.sink.split

.sink.split:                                      ; preds = %27, %27, %27, %27, %28
  %.sink = phi i32 [ 95, %28 ], [ 96, %27 ], [ 96, %27 ], [ 96, %27 ], [ 96, %27 ]
  store i32 %.sink, ptr %2, align 4, !tbaa !5
  br label %29

29:                                               ; preds = %.sink.split, %27, %27
  store i32 2, ptr %3, align 4, !tbaa !5
  br label %switch.lookup

30:                                               ; preds = %12
  call void @ponyint_assert_fail(ptr noundef nonnull @.str, ptr noundef nonnull @.str.1, i64 noundef 757, ptr noundef nonnull @__func__.cap_view_upper) #2
  br label %switch.lookup

switch.hole_check:                                ; preds = %4
  %switch.maskindex = trunc nuw i32 %switch.tableidx to i8
  %switch.shifted = lshr i8 61, %switch.maskindex
  %switch.lobit = trunc i8 %switch.shifted to i1
  br i1 %switch.lobit, label %switch.lookup, label %9

switch.lookup:                                    ; preds = %switch.hole_check, %12, %26, %29, %13, %13, %14, %17, %18, %19, %19, %20, %23, %25, %24, %9, %30
  %.0 = phi i1 [ false, %30 ], [ true, %9 ], [ true, %24 ], [ true, %25 ], [ true, %23 ], [ true, %20 ], [ true, %19 ], [ true, %19 ], [ true, %18 ], [ true, %17 ], [ true, %14 ], [ true, %13 ], [ true, %13 ], [ true, %29 ], [ true, %26 ], [ true, %12 ], [ false, %switch.hole_check ]
  ret i1 %.0
}

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}


; Effective O3 passes: EarlyCSEPass,GlobalOptPass,InstCombinePass,PostOrderFunctionAttrsPass,SROAPass,SimplifyCFGPass