; LLVM IR from aap/pdp6 :: fe6/6 (emu6)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
declare dso_local void @writereg(i32 noundef, i32 noundef) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nounwind uwtable
declare dso_local i32 @readreg(i32 noundef) #0

; Function Attrs: nounwind uwtable
define dso_local i64 @examine(i32 noundef %0) #0 {
  %2 = alloca i64, align 8
  %3 = alloca i32, align 4
  %4 = alloca i64, align 8
  %5 = alloca i32, align 4
  store i32 %0, ptr %3, align 4, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 8, ptr %4) #2
  %6 = load i32, ptr %3, align 4, !tbaa !5
  %7 = icmp ule i32 %6, 262159
  br i1 %7, label %8, label %20

8:                                                ; preds = %1
  %9 = load i32, ptr %3, align 4, !tbaa !5
  call void @writereg(i32 noundef 0, i32 noundef %9)
  %10 = call i32 @readreg(i32 noundef 2)
  %11 = and i32 %10, 262143
  %12 = zext i32 %11 to i64
  store i64 %12, ptr %4, align 8, !tbaa !9
  %13 = load i64, ptr %4, align 8, !tbaa !9
  %14 = shl i64 %13, 18
  store i64 %14, ptr %4, align 8, !tbaa !9
  %15 = call i32 @readreg(i32 noundef 1)
  %16 = and i32 %15, 262143
  %17 = zext i32 %16 to i64
  %18 = load i64, ptr %4, align 8, !tbaa !9
  %19 = or i64 %18, %17
  store i64 %19, ptr %4, align 8, !tbaa !9
  br label %104

20:                                               ; preds = %1
  %21 = load i32, ptr %3, align 4, !tbaa !5
  %22 = icmp uge i32 %21, 262160
  br i1 %22, label %23, label %102

23:                                               ; preds = %20
  %24 = load i32, ptr %3, align 4, !tbaa !5
  %25 = icmp ult i32 %24, 262173
  br i1 %25, label %26, label %102

26:                                               ; preds = %23
  %27 = load i32, ptr %3, align 4, !tbaa !5
  switch i32 %27, label %100 [
    i32 262160, label %28
    i32 262161, label %39
    i32 262162, label %42
    i32 262163, label %45
    i32 262164, label %48
    i32 262165, label %59
    i32 262166, label %62
    i32 262169, label %65
    i32 262168, label %70
    i32 262167, label %75
    i32 262171, label %80
    i32 262170, label %84
    i32 262172, label %92
  ]

28:                                               ; preds = %26
  %29 = call i32 @readreg(i32 noundef 14)
  %30 = zext i32 %29 to i64
  store i64 %30, ptr %4, align 8, !tbaa !9
  %31 = load i64, ptr %4, align 8, !tbaa !9
  %32 = shl i64 %31, 18
  store i64 %32, ptr %4, align 8, !tbaa !9
  %33 = call i32 @readreg(i32 noundef 15)
  %34 = and i32 %33, 262143
  %35 = zext i32 %34 to i64
  %36 = load i64, ptr %4, align 8, !tbaa !9
  %37 = or i64 %36, %35
  store i64 %37, ptr %4, align 8, !tbaa !9
  %38 = load i64, ptr %4, align 8, !tbaa !9
  store i64 %38, ptr %2, align 8
  store i32 1, ptr %5, align 4
  br label %106

39:                                               ; preds = %26
  %40 = call i32 @readreg(i32 noundef 16)
  %41 = zext i32 %40 to i64
  store i64 %41, ptr %4, align 8, !tbaa !9
  br label %101

42:                                               ; preds = %26
  %43 = call i32 @readreg(i32 noundef 17)
  %44 = zext i32 %43 to i64
  store i64 %44, ptr %4, align 8, !tbaa !9
  br label %101

45:                                               ; preds = %26
  %46 = call i32 @readreg(i32 noundef 18)
  %47 = zext i32 %46 to i64
  store i64 %47, ptr %2, align 8
  store i32 1, ptr %5, align 4
  br label %106

48:                                               ; preds = %26
  %49 = call i32 @readreg(i32 noundef 19)
  %50 = zext i32 %49 to i64
  store i64 %50, ptr %4, align 8, !tbaa !9
  %51 = load i64, ptr %4, align 8, !tbaa !9
  %52 = shl i64 %51, 18
  store i64 %52, ptr %4, align 8, !tbaa !9
  %53 = call i32 @readreg(i32 noundef 20)
  %54 = and i32 %53, 262143
  %55 = zext i32 %54 to i64
  %56 = load i64, ptr %4, align 8, !tbaa !9
  %57 = or i64 %56, %55
  store i64 %57, ptr %4, align 8, !tbaa !9
  %58 = load i64, ptr %4, align 8, !tbaa !9
  store i64 %58, ptr %2, align 8
  store i32 1, ptr %5, align 4
  br label %106

59:                                               ; preds = %26
  %60 = call i32 @readreg(i32 noundef 21)
  %61 = zext i32 %60 to i64
  store i64 %61, ptr %2, align 8
  store i32 1, ptr %5, align 4
  br label %106

62:                                               ; preds = %26
  %63 = call i32 @readreg(i32 noundef 22)
  %64 = zext i32 %63 to i64
  store i64 %64, ptr %2, align 8
  store i32 1, ptr %5, align 4
  br label %106

65:                                               ; preds = %26
  %66 = call i32 @readreg(i32 noundef 23)
  %67 = lshr i32 %66, 1
  %68 = and i32 %67, 127
  %69 = zext i32 %68 to i64
  store i64 %69, ptr %2, align 8
  store i32 1, ptr %5, align 4
  br label %106

70:                                               ; preds = %26
  %71 = call i32 @readreg(i32 noundef 23)
  %72 = lshr i32 %71, 8
  %73 = and i32 %72, 127
  %74 = zext i32 %73 to i64
  store i64 %74, ptr %2, align 8
  store i32 1, ptr %5, align 4
  br label %106

75:                                               ; preds = %26
  %76 = call i32 @readreg(i32 noundef 23)
  %77 = lshr i32 %76, 15
  %78 = and i32 %77, 127
  %79 = zext i32 %78 to i64
  store i64 %79, ptr %2, align 8
  store i32 1, ptr %5, align 4
  br label %106

80:                                               ; preds = %26
  %81 = call i32 @readreg(i32 noundef 23)
  %82 = and i32 %81, 1
  %83 = zext i32 %82 to i64
  store i64 %83, ptr %2, align 8
  store i32 1, ptr %5, align 4
  br label %106

84:                                               ; preds = %26
  %85 = call i32 @readreg(i32 noundef 8)
  %86 = and i32 %85, 512
  %87 = icmp ne i32 %86, 0
  %88 = xor i1 %87, true
  %89 = xor i1 %88, true
  %90 = zext i1 %89 to i32
  %91 = sext i32 %90 to i64
  store i64 %91, ptr %2, align 8
  store i32 1, ptr %5, align 4
  br label %106

92:                                               ; preds = %26
  %93 = call i32 @readreg(i32 noundef 8)
  %94 = and i32 %93, 1024
  %95 = icmp ne i32 %94, 0
  %96 = xor i1 %95, true
  %97 = xor i1 %96, true
  %98 = zext i1 %97 to i32
  %99 = sext i32 %98 to i64
  store i64 %99, ptr %2, align 8
  store i32 1, ptr %5, align 4
  br label %106

100:                                              ; preds = %26
  store i64 0, ptr %4, align 8, !tbaa !9
  br label %101

101:                                              ; preds = %100, %42, %39
  br label %103

102:                                              ; preds = %23, %20
  store i64 0, ptr %4, align 8, !tbaa !9
  br label %103

103:                                              ; preds = %102, %101
  br label %104

104:                                              ; preds = %103, %8
  %105 = load i64, ptr %4, align 8, !tbaa !9
  store i64 %105, ptr %2, align 8
  store i32 1, ptr %5, align 4
  br label %106

106:                                              ; preds = %104, %92, %84, %80, %75, %70, %65, %62, %59, %48, %45, %28
  call void @llvm.lifetime.end.p0(i64 8, ptr %4) #2
  %107 = load i64, ptr %2, align 8
  ret i64 %107
}

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"int", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"long", !7, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
declare dso_local void @writereg(i32 noundef, i32 noundef) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
declare dso_local i32 @readreg(i32 noundef) local_unnamed_addr #0

; Function Attrs: nounwind uwtable
define dso_local range(i64 0, 1125899906842624) i64 @examine(i32 noundef %0) local_unnamed_addr #0 {
  %2 = icmp ult i32 %0, 262160
  br i1 %2, label %3, label %12

3:                                                ; preds = %1
  tail call void @writereg(i32 noundef 0, i32 noundef %0)
  %4 = tail call i32 @readreg(i32 noundef 2)
  %5 = and i32 %4, 262143
  %6 = zext nneg i32 %5 to i64
  %7 = shl nuw nsw i64 %6, 18
  %8 = tail call i32 @readreg(i32 noundef 1)
  %9 = and i32 %8, 262143
  %10 = zext nneg i32 %9 to i64
  %11 = or disjoint i64 %7, %10
  br label %73

12:                                               ; preds = %1
  %13 = icmp ult i32 %0, 262173
  br i1 %13, label %14, label %73

14:                                               ; preds = %12
  switch i32 %0, label %default.unreachable [
    i32 262160, label %15
    i32 262161, label %23
    i32 262162, label %26
    i32 262163, label %29
    i32 262164, label %32
    i32 262165, label %40
    i32 262166, label %43
    i32 262169, label %46
    i32 262168, label %51
    i32 262167, label %56
    i32 262171, label %61
    i32 262170, label %65
    i32 262172, label %69
  ]

15:                                               ; preds = %14
  %16 = tail call i32 @readreg(i32 noundef 14)
  %17 = zext i32 %16 to i64
  %18 = shl nuw nsw i64 %17, 18
  %19 = tail call i32 @readreg(i32 noundef 15)
  %20 = and i32 %19, 262143
  %21 = zext nneg i32 %20 to i64
  %22 = or disjoint i64 %18, %21
  br label %73

23:                                               ; preds = %14
  %24 = tail call i32 @readreg(i32 noundef 16)
  %25 = zext i32 %24 to i64
  br label %73

26:                                               ; preds = %14
  %27 = tail call i32 @readreg(i32 noundef 17)
  %28 = zext i32 %27 to i64
  br label %73

29:                                               ; preds = %14
  %30 = tail call i32 @readreg(i32 noundef 18)
  %31 = zext i32 %30 to i64
  br label %73

32:                                               ; preds = %14
  %33 = tail call i32 @readreg(i32 noundef 19)
  %34 = zext i32 %33 to i64
  %35 = shl nuw nsw i64 %34, 18
  %36 = tail call i32 @readreg(i32 noundef 20)
  %37 = and i32 %36, 262143
  %38 = zext nneg i32 %37 to i64
  %39 = or disjoint i64 %35, %38
  br label %73

40:                                               ; preds = %14
  %41 = tail call i32 @readreg(i32 noundef 21)
  %42 = zext i32 %41 to i64
  br label %73

43:                                               ; preds = %14
  %44 = tail call i32 @readreg(i32 noundef 22)
  %45 = zext i32 %44 to i64
  br label %73

46:                                               ; preds = %14
  %47 = tail call i32 @readreg(i32 noundef 23)
  %48 = lshr i32 %47, 1
  %49 = and i32 %48, 127
  %50 = zext nneg i32 %49 to i64
  br label %73

51:                                               ; preds = %14
  %52 = tail call i32 @readreg(i32 noundef 23)
  %53 = lshr i32 %52, 8
  %54 = and i32 %53, 127
  %55 = zext nneg i32 %54 to i64
  br label %73

56:                                               ; preds = %14
  %57 = tail call i32 @readreg(i32 noundef 23)
  %58 = lshr i32 %57, 15
  %59 = and i32 %58, 127
  %60 = zext nneg i32 %59 to i64
  br label %73

61:                                               ; preds = %14
  %62 = tail call i32 @readreg(i32 noundef 23)
  %63 = and i32 %62, 1
  %64 = zext nneg i32 %63 to i64
  br label %73

65:                                               ; preds = %14
  %66 = tail call i32 @readreg(i32 noundef 8)
  %67 = lshr i32 %66, 9
  %.lobit18 = and i32 %67, 1
  %68 = zext nneg i32 %.lobit18 to i64
  br label %73

69:                                               ; preds = %14
  %70 = tail call i32 @readreg(i32 noundef 8)
  %71 = lshr i32 %70, 10
  %.lobit = and i32 %71, 1
  %72 = zext nneg i32 %.lobit to i64
  br label %73

default.unreachable:                              ; preds = %14
  unreachable

73:                                               ; preds = %3, %23, %26, %12, %69, %65, %61, %56, %51, %46, %43, %40, %32, %29, %15
  %.016 = phi i64 [ %72, %69 ], [ %68, %65 ], [ %64, %61 ], [ %60, %56 ], [ %55, %51 ], [ %50, %46 ], [ %45, %43 ], [ %42, %40 ], [ %39, %32 ], [ %31, %29 ], [ %22, %15 ], [ %11, %3 ], [ %28, %26 ], [ %25, %23 ], [ 0, %12 ]
  ret i64 %.016
}

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}


; Effective O3 passes: EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass