; LLVM IR from PetoiCamp/OpenCatEsp32 :: src/icm42670 (inv_imu_apex)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.inv_imu_apex_parameters_t = type { i32, i8, i8, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32 }

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

declare i32 @inv_imu_read_reg(ptr noundef, i32 noundef, i32 noundef, ptr noundef) #1

declare i32 @inv_imu_write_reg(ptr noundef, i32 noundef, i32 noundef, ptr noundef) #1

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nounwind uwtable
define dso_local i32 @inv_imu_apex_configure_parameters(ptr noundef %0, ptr noundef %1) #2 {
  %3 = alloca i32, align 4
  %4 = alloca ptr, align 8
  %5 = alloca ptr, align 8
  %6 = alloca i32, align 4
  %7 = alloca i8, align 1
  %8 = alloca [7 x i8], align 1
  %9 = alloca i32, align 4
  %10 = alloca i32, align 4
  %11 = alloca i32, align 4
  %12 = alloca i32, align 4
  %13 = alloca i32, align 4
  store ptr %0, ptr %4, align 8, !tbaa !5
  store ptr %1, ptr %5, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %6) #3
  store i32 0, ptr %6, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 1, ptr %7) #3
  call void @llvm.lifetime.start.p0(i64 7, ptr %8) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %9) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %10) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %11) #3
  call void @llvm.lifetime.start.p0(i64 4, ptr %12) #3
  %14 = load ptr, ptr %4, align 8, !tbaa !5
  %15 = call i32 @inv_imu_read_reg(ptr noundef %14, i32 noundef 65574, i32 noundef 1, ptr noundef %7)
  %16 = load i32, ptr %6, align 4, !tbaa !9
  %17 = or i32 %16, %15
  store i32 %17, ptr %6, align 4, !tbaa !9
  %18 = load i8, ptr %7, align 1, !tbaa !11
  %19 = zext i8 %18 to i32
  %20 = and i32 %19, 8
  store i32 %20, ptr %9, align 4, !tbaa !9
  %21 = load i8, ptr %7, align 1, !tbaa !11
  %22 = zext i8 %21 to i32
  %23 = and i32 %22, 16
  store i32 %23, ptr %10, align 4, !tbaa !9
  %24 = load i8, ptr %7, align 1, !tbaa !11
  %25 = zext i8 %24 to i32
  %26 = and i32 %25, 32
  store i32 %26, ptr %11, align 4, !tbaa !9
  %27 = load i8, ptr %7, align 1, !tbaa !11
  %28 = zext i8 %27 to i32
  %29 = and i32 %28, 64
  store i32 %29, ptr %12, align 4, !tbaa !9
  %30 = load i32, ptr %9, align 4, !tbaa !9
  %31 = icmp eq i32 %30, 8
  br i1 %31, label %32, label %33

32:                                               ; preds = %2
  store i32 -1, ptr %3, align 4
  store i32 1, ptr %13, align 4
  br label %216

33:                                               ; preds = %2
  %34 = load i32, ptr %10, align 4, !tbaa !9
  %35 = icmp eq i32 %34, 16
  br i1 %35, label %36, label %37

36:                                               ; preds = %33
  store i32 -1, ptr %3, align 4
  store i32 1, ptr %13, align 4
  br label %216

37:                                               ; preds = %33
  %38 = load i32, ptr %11, align 4, !tbaa !9
  %39 = icmp eq i32 %38, 32
  br i1 %39, label %40, label %41

40:                                               ; preds = %37
  store i32 -1, ptr %3, align 4
  store i32 1, ptr %13, align 4
  br label %216

41:                                               ; preds = %37
  %42 = load i32, ptr %12, align 4, !tbaa !9
  %43 = icmp eq i32 %42, 64
  br i1 %43, label %44, label %45

44:                                               ; preds = %41
  store i32 -1, ptr %3, align 4
  store i32 1, ptr %13, align 4
  br label %216

45:                                               ; preds = %41
  %46 = load ptr, ptr %4, align 8, !tbaa !5
  %47 = call i32 @inv_imu_switch_on_mclk(ptr noundef %46)
  %48 = load i32, ptr %6, align 4, !tbaa !9
  %49 = or i32 %48, %47
  store i32 %49, ptr %6, align 4, !tbaa !9
  %50 = load ptr, ptr %5, align 8, !tbaa !5
  %51 = getelementptr inbounds %struct.inv_imu_apex_parameters_t, ptr %50, i32 0, i32 6
  %52 = load i32, ptr %51, align 4, !tbaa !12
  %53 = trunc i32 %52 to i8
  %54 = zext i8 %53 to i32
  %55 = load ptr, ptr %5, align 8, !tbaa !5
  %56 = getelementptr inbounds %struct.inv_imu_apex_parameters_t, ptr %55, i32 0, i32 9
  %57 = load i32, ptr %56, align 4, !tbaa !14
  %58 = trunc i32 %57 to i8
  %59 = zext i8 %58 to i32
  %60 = or i32 %54, %59
  %61 = trunc i32 %60 to i8
  %62 = getelementptr inbounds [7 x i8], ptr %8, i64 0, i64 0
  store i8 %61, ptr %62, align 1, !tbaa !11
  %63 = load ptr, ptr %5, align 8, !tbaa !5
  %64 = getelementptr inbounds %struct.inv_imu_apex_parameters_t, ptr %63, i32 0, i32 0
  %65 = load i32, ptr %64, align 4, !tbaa !15
  %66 = trunc i32 %65 to i8
  %67 = zext i8 %66 to i32
  %68 = load ptr, ptr %5, align 8, !tbaa !5
  %69 = getelementptr inbounds %struct.inv_imu_apex_parameters_t, ptr %68, i32 0, i32 1
  %70 = load i8, ptr %69, align 4, !tbaa !16
  %71 = zext i8 %70 to i32
  %72 = and i32 %71, 15
  %73 = or i32 %67, %72
  %74 = trunc i32 %73 to i8
  %75 = getelementptr inbounds [7 x i8], ptr %8, i64 0, i64 1
  store i8 %74, ptr %75, align 1, !tbaa !11
  %76 = load ptr, ptr %5, align 8, !tbaa !5
  %77 = getelementptr inbounds %struct.inv_imu_apex_parameters_t, ptr %76, i32 0, i32 2
  %78 = load i8, ptr %77, align 1, !tbaa !17
  %79 = zext i8 %78 to i32
  %80 = shl i32 %79, 5
  %81 = and i32 %80, 224
  %82 = load ptr, ptr %5, align 8, !tbaa !5
  %83 = getelementptr inbounds %struct.inv_imu_apex_parameters_t, ptr %82, i32 0, i32 3
  %84 = load i32, ptr %83, align 4, !tbaa !18
  %85 = trunc i32 %84 to i8
  %86 = zext i8 %85 to i32
  %87 = or i32 %81, %86
  %88 = load ptr, ptr %5, align 8, !tbaa !5
  %89 = getelementptr inbounds %struct.inv_imu_apex_parameters_t, ptr %88, i32 0, i32 4
  %90 = load i32, ptr %89, align 4, !tbaa !19
  %91 = trunc i32 %90 to i8
  %92 = zext i8 %91 to i32
  %93 = or i32 %87, %92
  %94 = trunc i32 %93 to i8
  %95 = getelementptr inbounds [7 x i8], ptr %8, i64 0, i64 2
  store i8 %94, ptr %95, align 1, !tbaa !11
  %96 = load ptr, ptr %5, align 8, !tbaa !5
  %97 = getelementptr inbounds %struct.inv_imu_apex_parameters_t, ptr %96, i32 0, i32 5
  %98 = load i32, ptr %97, align 4, !tbaa !20
  %99 = trunc i32 %98 to i8
  %100 = zext i8 %99 to i32
  %101 = load ptr, ptr %5, align 8, !tbaa !5
  %102 = getelementptr inbounds %struct.inv_imu_apex_parameters_t, ptr %101, i32 0, i32 15
  %103 = load i32, ptr %102, align 4, !tbaa !21
  %104 = trunc i32 %103 to i8
  %105 = zext i8 %104 to i32
  %106 = or i32 %100, %105
  %107 = load ptr, ptr %5, align 8, !tbaa !5
  %108 = getelementptr inbounds %struct.inv_imu_apex_parameters_t, ptr %107, i32 0, i32 18
  %109 = load i32, ptr %108, align 4, !tbaa !22
  %110 = trunc i32 %109 to i8
  %111 = zext i8 %110 to i32
  %112 = or i32 %106, %111
  %113 = trunc i32 %112 to i8
  %114 = getelementptr inbounds [7 x i8], ptr %8, i64 0, i64 3
  store i8 %113, ptr %114, align 1, !tbaa !11
  %115 = load ptr, ptr %4, align 8, !tbaa !5
  %116 = getelementptr inbounds [7 x i8], ptr %8, i64 0, i64 0
  %117 = call i32 @inv_imu_write_reg(ptr noundef %115, i32 noundef 68, i32 noundef 4, ptr noundef %116)
  %118 = load i32, ptr %6, align 4, !tbaa !9
  %119 = or i32 %118, %117
  store i32 %119, ptr %6, align 4, !tbaa !9
  %120 = load ptr, ptr %4, align 8, !tbaa !5
  %121 = getelementptr inbounds [7 x i8], ptr %8, i64 0, i64 0
  %122 = call i32 @inv_imu_read_reg(ptr noundef %120, i32 noundef 65573, i32 noundef 1, ptr noundef %121)
  %123 = load i32, ptr %6, align 4, !tbaa !9
  %124 = or i32 %123, %122
  store i32 %124, ptr %6, align 4, !tbaa !9
  %125 = getelementptr inbounds [7 x i8], ptr %8, i64 0, i64 0
  %126 = load i8, ptr %125, align 1, !tbaa !11
  %127 = zext i8 %126 to i32
  %128 = and i32 %127, -9
  %129 = trunc i32 %128 to i8
  store i8 %129, ptr %125, align 1, !tbaa !11
  %130 = load ptr, ptr %5, align 8, !tbaa !5
  %131 = getelementptr inbounds %struct.inv_imu_apex_parameters_t, ptr %130, i32 0, i32 7
  %132 = load i32, ptr %131, align 4, !tbaa !23
  %133 = getelementptr inbounds [7 x i8], ptr %8, i64 0, i64 0
  %134 = load i8, ptr %133, align 1, !tbaa !11
  %135 = zext i8 %134 to i32
  %136 = or i32 %135, %132
  %137 = trunc i32 %136 to i8
  store i8 %137, ptr %133, align 1, !tbaa !11
  %138 = load ptr, ptr %4, align 8, !tbaa !5
  %139 = getelementptr inbounds [7 x i8], ptr %8, i64 0, i64 0
  %140 = call i32 @inv_imu_write_reg(ptr noundef %138, i32 noundef 65573, i32 noundef 1, ptr noundef %139)
  %141 = load i32, ptr %6, align 4, !tbaa !9
  %142 = or i32 %141, %140
  store i32 %142, ptr %6, align 4, !tbaa !9
  %143 = load ptr, ptr %5, align 8, !tbaa !5
  %144 = getelementptr inbounds %struct.inv_imu_apex_parameters_t, ptr %143, i32 0, i32 11
  %145 = load i32, ptr %144, align 4, !tbaa !24
  %146 = trunc i32 %145 to i8
  %147 = zext i8 %146 to i32
  %148 = load ptr, ptr %5, align 8, !tbaa !5
  %149 = getelementptr inbounds %struct.inv_imu_apex_parameters_t, ptr %148, i32 0, i32 10
  %150 = load i32, ptr %149, align 4, !tbaa !25
  %151 = trunc i32 %150 to i8
  %152 = zext i8 %151 to i32
  %153 = or i32 %147, %152
  %154 = load ptr, ptr %5, align 8, !tbaa !5
  %155 = getelementptr inbounds %struct.inv_imu_apex_parameters_t, ptr %154, i32 0, i32 8
  %156 = load i32, ptr %155, align 4, !tbaa !26
  %157 = trunc i32 %156 to i8
  %158 = zext i8 %157 to i32
  %159 = or i32 %153, %158
  %160 = trunc i32 %159 to i8
  %161 = getelementptr inbounds [7 x i8], ptr %8, i64 0, i64 0
  store i8 %160, ptr %161, align 1, !tbaa !11
  %162 = load ptr, ptr %5, align 8, !tbaa !5
  %163 = getelementptr inbounds %struct.inv_imu_apex_parameters_t, ptr %162, i32 0, i32 14
  %164 = load i32, ptr %163, align 4, !tbaa !27
  %165 = trunc i32 %164 to i8
  %166 = zext i8 %165 to i32
  %167 = load ptr, ptr %5, align 8, !tbaa !5
  %168 = getelementptr inbounds %struct.inv_imu_apex_parameters_t, ptr %167, i32 0, i32 16
  %169 = load i32, ptr %168, align 4, !tbaa !28
  %170 = trunc i32 %169 to i8
  %171 = zext i8 %170 to i32
  %172 = or i32 %166, %171
  %173 = trunc i32 %172 to i8
  %174 = getelementptr inbounds [7 x i8], ptr %8, i64 0, i64 1
  store i8 %173, ptr %174, align 1, !tbaa !11
  %175 = load ptr, ptr %5, align 8, !tbaa !5
  %176 = getelementptr inbounds %struct.inv_imu_apex_parameters_t, ptr %175, i32 0, i32 17
  %177 = load i32, ptr %176, align 4, !tbaa !29
  %178 = trunc i32 %177 to i8
  %179 = zext i8 %178 to i32
  %180 = load ptr, ptr %5, align 8, !tbaa !5
  %181 = getelementptr inbounds %struct.inv_imu_apex_parameters_t, ptr %180, i32 0, i32 19
  %182 = load i32, ptr %181, align 4, !tbaa !30
  %183 = trunc i32 %182 to i8
  %184 = zext i8 %183 to i32
  %185 = or i32 %179, %184
  %186 = trunc i32 %185 to i8
  %187 = getelementptr inbounds [7 x i8], ptr %8, i64 0, i64 2
  store i8 %186, ptr %187, align 1, !tbaa !11
  %188 = load ptr, ptr %4, align 8, !tbaa !5
  %189 = getelementptr inbounds [7 x i8], ptr %8, i64 0, i64 0
  %190 = call i32 @inv_imu_write_reg(ptr noundef %188, i32 noundef 72, i32 noundef 3, ptr noundef %189)
  %191 = load i32, ptr %6, align 4, !tbaa !9
  %192 = or i32 %191, %190
  store i32 %192, ptr %6, align 4, !tbaa !9
  %193 = load ptr, ptr %5, align 8, !tbaa !5
  %194 = getelementptr inbounds %struct.inv_imu_apex_parameters_t, ptr %193, i32 0, i32 12
  %195 = load i32, ptr %194, align 4, !tbaa !31
  %196 = trunc i32 %195 to i8
  %197 = zext i8 %196 to i32
  %198 = load ptr, ptr %5, align 8, !tbaa !5
  %199 = getelementptr inbounds %struct.inv_imu_apex_parameters_t, ptr %198, i32 0, i32 13
  %200 = load i32, ptr %199, align 4, !tbaa !32
  %201 = trunc i32 %200 to i8
  %202 = zext i8 %201 to i32
  %203 = or i32 %197, %202
  %204 = trunc i32 %203 to i8
  %205 = getelementptr inbounds [7 x i8], ptr %8, i64 0, i64 0
  store i8 %204, ptr %205, align 1, !tbaa !11
  %206 = load ptr, ptr %4, align 8, !tbaa !5
  %207 = getelementptr inbounds [7 x i8], ptr %8, i64 0, i64 0
  %208 = call i32 @inv_imu_write_reg(ptr noundef %206, i32 noundef 103, i32 noundef 1, ptr noundef %207)
  %209 = load i32, ptr %6, align 4, !tbaa !9
  %210 = or i32 %209, %208
  store i32 %210, ptr %6, align 4, !tbaa !9
  %211 = load ptr, ptr %4, align 8, !tbaa !5
  %212 = call i32 @inv_imu_switch_off_mclk(ptr noundef %211)
  %213 = load i32, ptr %6, align 4, !tbaa !9
  %214 = or i32 %213, %212
  store i32 %214, ptr %6, align 4, !tbaa !9
  %215 = load i32, ptr %6, align 4, !tbaa !9
  store i32 %215, ptr %3, align 4
  store i32 1, ptr %13, align 4
  br label %216

216:                                              ; preds = %45, %44, %40, %36, %32
  call void @llvm.lifetime.end.p0(i64 4, ptr %12) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %11) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %10) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %9) #3
  call void @llvm.lifetime.end.p0(i64 7, ptr %8) #3
  call void @llvm.lifetime.end.p0(i64 1, ptr %7) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %6) #3
  %217 = load i32, ptr %3, align 4
  ret i32 %217
}

declare i32 @inv_imu_switch_on_mclk(ptr noundef) #1

declare i32 @inv_imu_switch_off_mclk(ptr noundef) #1

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}
!11 = !{!7, !7, i64 0}
!12 = !{!13, !10, i64 20}
!13 = !{!"", !10, i64 0, !7, i64 4, !7, i64 5, !10, i64 8, !10, i64 12, !10, i64 16, !10, i64 20, !10, i64 24, !10, i64 28, !10, i64 32, !10, i64 36, !10, i64 40, !10, i64 44, !10, i64 48, !10, i64 52, !10, i64 56, !10, i64 60, !10, i64 64, !10, i64 68, !10, i64 72}
!14 = !{!13, !10, i64 32}
!15 = !{!13, !10, i64 0}
!16 = !{!13, !7, i64 4}
!17 = !{!13, !7, i64 5}
!18 = !{!13, !10, i64 8}
!19 = !{!13, !10, i64 12}
!20 = !{!13, !10, i64 16}
!21 = !{!13, !10, i64 56}
!22 = !{!13, !10, i64 68}
!23 = !{!13, !10, i64 24}
!24 = !{!13, !10, i64 40}
!25 = !{!13, !10, i64 36}
!26 = !{!13, !10, i64 28}
!27 = !{!13, !10, i64 52}
!28 = !{!13, !10, i64 60}
!29 = !{!13, !10, i64 64}
!30 = !{!13, !10, i64 72}
!31 = !{!13, !10, i64 44}
!32 = !{!13, !10, i64 48}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

declare i32 @inv_imu_read_reg(ptr noundef, i32 noundef, i32 noundef, ptr noundef) local_unnamed_addr #1

declare i32 @inv_imu_write_reg(ptr noundef, i32 noundef, i32 noundef, ptr noundef) local_unnamed_addr #1

; Function Attrs: mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nounwind uwtable
define dso_local i32 @inv_imu_apex_configure_parameters(ptr noundef %0, ptr nocapture noundef readonly %1) local_unnamed_addr #2 {
  %3 = alloca i8, align 1
  %4 = alloca [7 x i8], align 1
  call void @llvm.lifetime.start.p0(i64 1, ptr nonnull %3) #3
  call void @llvm.lifetime.start.p0(i64 7, ptr nonnull %4) #3
  %5 = call i32 @inv_imu_read_reg(ptr noundef %0, i32 noundef 65574, i32 noundef 1, ptr noundef nonnull %3) #3
  %6 = load i8, ptr %3, align 1, !tbaa !5
  %7 = and i8 %6, 120
  %or.cond45 = icmp eq i8 %7, 0
  br i1 %or.cond45, label %8, label %91

8:                                                ; preds = %2
  %9 = call i32 @inv_imu_switch_on_mclk(ptr noundef %0) #3
  %10 = or i32 %9, %5
  %11 = getelementptr inbounds i8, ptr %1, i64 20
  %12 = load i32, ptr %11, align 4, !tbaa !8
  %13 = getelementptr inbounds i8, ptr %1, i64 32
  %14 = load i32, ptr %13, align 4, !tbaa !11
  %15 = or i32 %14, %12
  %16 = trunc i32 %15 to i8
  store i8 %16, ptr %4, align 1, !tbaa !5
  %17 = load i32, ptr %1, align 4, !tbaa !12
  %18 = getelementptr inbounds i8, ptr %1, i64 4
  %19 = load i8, ptr %18, align 4, !tbaa !13
  %20 = and i8 %19, 15
  %21 = trunc i32 %17 to i8
  %22 = or i8 %20, %21
  %23 = getelementptr inbounds i8, ptr %4, i64 1
  store i8 %22, ptr %23, align 1, !tbaa !5
  %24 = getelementptr inbounds i8, ptr %1, i64 5
  %25 = load i8, ptr %24, align 1, !tbaa !14
  %26 = zext i8 %25 to i32
  %27 = shl nuw nsw i32 %26, 5
  %28 = getelementptr inbounds i8, ptr %1, i64 8
  %29 = load i32, ptr %28, align 4, !tbaa !15
  %30 = getelementptr inbounds i8, ptr %1, i64 12
  %31 = load i32, ptr %30, align 4, !tbaa !16
  %32 = or i32 %31, %29
  %33 = or i32 %32, %27
  %34 = trunc i32 %33 to i8
  %35 = getelementptr inbounds i8, ptr %4, i64 2
  store i8 %34, ptr %35, align 1, !tbaa !5
  %36 = getelementptr inbounds i8, ptr %1, i64 16
  %37 = load i32, ptr %36, align 4, !tbaa !17
  %38 = getelementptr inbounds i8, ptr %1, i64 56
  %39 = load i32, ptr %38, align 4, !tbaa !18
  %40 = or i32 %39, %37
  %41 = getelementptr inbounds i8, ptr %1, i64 68
  %42 = load i32, ptr %41, align 4, !tbaa !19
  %43 = or i32 %40, %42
  %44 = trunc i32 %43 to i8
  %45 = getelementptr inbounds i8, ptr %4, i64 3
  store i8 %44, ptr %45, align 1, !tbaa !5
  %46 = call i32 @inv_imu_write_reg(ptr noundef %0, i32 noundef 68, i32 noundef 4, ptr noundef nonnull %4) #3
  %47 = or i32 %10, %46
  %48 = call i32 @inv_imu_read_reg(ptr noundef %0, i32 noundef 65573, i32 noundef 1, ptr noundef nonnull %4) #3
  %49 = or i32 %47, %48
  %50 = load i8, ptr %4, align 1, !tbaa !5
  %51 = and i8 %50, -9
  %52 = getelementptr inbounds i8, ptr %1, i64 24
  %53 = load i32, ptr %52, align 4, !tbaa !20
  %54 = trunc i32 %53 to i8
  %55 = or i8 %51, %54
  store i8 %55, ptr %4, align 1, !tbaa !5
  %56 = call i32 @inv_imu_write_reg(ptr noundef %0, i32 noundef 65573, i32 noundef 1, ptr noundef nonnull %4) #3
  %57 = or i32 %49, %56
  %58 = getelementptr inbounds i8, ptr %1, i64 40
  %59 = load i32, ptr %58, align 4, !tbaa !21
  %60 = getelementptr inbounds i8, ptr %1, i64 36
  %61 = load i32, ptr %60, align 4, !tbaa !22
  %62 = or i32 %61, %59
  %63 = getelementptr inbounds i8, ptr %1, i64 28
  %64 = load i32, ptr %63, align 4, !tbaa !23
  %65 = or i32 %62, %64
  %66 = trunc i32 %65 to i8
  store i8 %66, ptr %4, align 1, !tbaa !5
  %67 = getelementptr inbounds i8, ptr %1, i64 52
  %68 = load i32, ptr %67, align 4, !tbaa !24
  %69 = getelementptr inbounds i8, ptr %1, i64 60
  %70 = load i32, ptr %69, align 4, !tbaa !25
  %71 = or i32 %70, %68
  %72 = trunc i32 %71 to i8
  store i8 %72, ptr %23, align 1, !tbaa !5
  %73 = getelementptr inbounds i8, ptr %1, i64 64
  %74 = load i32, ptr %73, align 4, !tbaa !26
  %75 = getelementptr inbounds i8, ptr %1, i64 72
  %76 = load i32, ptr %75, align 4, !tbaa !27
  %77 = or i32 %76, %74
  %78 = trunc i32 %77 to i8
  store i8 %78, ptr %35, align 1, !tbaa !5
  %79 = call i32 @inv_imu_write_reg(ptr noundef %0, i32 noundef 72, i32 noundef 3, ptr noundef nonnull %4) #3
  %80 = or i32 %57, %79
  %81 = getelementptr inbounds i8, ptr %1, i64 44
  %82 = load i32, ptr %81, align 4, !tbaa !28
  %83 = getelementptr inbounds i8, ptr %1, i64 48
  %84 = load i32, ptr %83, align 4, !tbaa !29
  %85 = or i32 %84, %82
  %86 = trunc i32 %85 to i8
  store i8 %86, ptr %4, align 1, !tbaa !5
  %87 = call i32 @inv_imu_write_reg(ptr noundef %0, i32 noundef 103, i32 noundef 1, ptr noundef nonnull %4) #3
  %88 = or i32 %80, %87
  %89 = call i32 @inv_imu_switch_off_mclk(ptr noundef %0) #3
  %90 = or i32 %88, %89
  br label %91

91:                                               ; preds = %2, %8
  %.0 = phi i32 [ %90, %8 ], [ -1, %2 ]
  call void @llvm.lifetime.end.p0(i64 7, ptr nonnull %4) #3
  call void @llvm.lifetime.end.p0(i64 1, ptr nonnull %3) #3
  ret i32 %.0
}

declare i32 @inv_imu_switch_on_mclk(ptr noundef) local_unnamed_addr #1

declare i32 @inv_imu_switch_off_mclk(ptr noundef) local_unnamed_addr #1

attributes #0 = { mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"omnipotent char", !7, i64 0}
!7 = !{!"Simple C/C++ TBAA"}
!8 = !{!9, !10, i64 20}
!9 = !{!"", !10, i64 0, !6, i64 4, !6, i64 5, !10, i64 8, !10, i64 12, !10, i64 16, !10, i64 20, !10, i64 24, !10, i64 28, !10, i64 32, !10, i64 36, !10, i64 40, !10, i64 44, !10, i64 48, !10, i64 52, !10, i64 56, !10, i64 60, !10, i64 64, !10, i64 68, !10, i64 72}
!10 = !{!"int", !6, i64 0}
!11 = !{!9, !10, i64 32}
!12 = !{!9, !10, i64 0}
!13 = !{!9, !6, i64 4}
!14 = !{!9, !6, i64 5}
!15 = !{!9, !10, i64 8}
!16 = !{!9, !10, i64 12}
!17 = !{!9, !10, i64 16}
!18 = !{!9, !10, i64 56}
!19 = !{!9, !10, i64 68}
!20 = !{!9, !10, i64 24}
!21 = !{!9, !10, i64 40}
!22 = !{!9, !10, i64 36}
!23 = !{!9, !10, i64 28}
!24 = !{!9, !10, i64 52}
!25 = !{!9, !10, i64 60}
!26 = !{!9, !10, i64 64}
!27 = !{!9, !10, i64 72}
!28 = !{!9, !10, i64 44}
!29 = !{!9, !10, i64 48}


; Effective O3 passes: DSEPass,EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass