; LLVM IR from PetoiCamp/OpenCatEsp32 :: src/icm42670 (inv_imu_driver)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.inv_imu_device = type { %struct.inv_imu_transport, ptr, [4128 x i8], i8, i8, i8, i32, i64, i64 }
%struct.inv_imu_transport = type { %struct.inv_imu_serif, %struct.register_cache, i8 }
%struct.inv_imu_serif = type { ptr, ptr, ptr, i32, i32, i32 }
%struct.register_cache = type { i8, i8, i8, i8 }

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

declare i32 @inv_imu_write_reg(ptr noundef, i32 noundef, i32 noundef, ptr noundef) #1

declare i32 @inv_imu_read_reg(ptr noundef, i32 noundef, i32 noundef, ptr noundef) #1

declare i32 @inv_imu_switch_on_mclk(ptr noundef) #1

declare i32 @inv_imu_switch_off_mclk(ptr noundef) #1

; Function Attrs: nounwind uwtable
define dso_local i32 @inv_imu_configure_fifo(ptr noundef %0, i32 noundef %1) #2 {
  %3 = alloca ptr, align 8
  %4 = alloca i32, align 4
  %5 = alloca i32, align 4
  %6 = alloca i8, align 1
  store ptr %0, ptr %3, align 8, !tbaa !5
  store i32 %1, ptr %4, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 4, ptr %5) #3
  store i32 0, ptr %5, align 4, !tbaa !9
  call void @llvm.lifetime.start.p0(i64 1, ptr %6) #3
  %7 = load i32, ptr %4, align 4, !tbaa !9
  %8 = load ptr, ptr %3, align 8, !tbaa !5
  %9 = getelementptr inbounds %struct.inv_imu_device, ptr %8, i32 0, i32 6
  store i32 %7, ptr %9, align 4, !tbaa !11
  %10 = load ptr, ptr %3, align 8, !tbaa !5
  %11 = call i32 @inv_imu_switch_on_mclk(ptr noundef %10)
  %12 = load i32, ptr %4, align 4, !tbaa !9
  switch i32 %12, label %155 [
    i32 1, label %13
    i32 0, label %106
  ]

13:                                               ; preds = %2
  %14 = load ptr, ptr %3, align 8, !tbaa !5
  %15 = call i32 @inv_imu_read_reg(ptr noundef %14, i32 noundef 65589, i32 noundef 1, ptr noundef %6)
  %16 = load i32, ptr %5, align 4, !tbaa !9
  %17 = or i32 %16, %15
  store i32 %17, ptr %5, align 4, !tbaa !9
  %18 = load i8, ptr %6, align 1, !tbaa !17
  %19 = zext i8 %18 to i32
  %20 = and i32 %19, -97
  %21 = trunc i32 %20 to i8
  store i8 %21, ptr %6, align 1, !tbaa !17
  %22 = load i8, ptr %6, align 1, !tbaa !17
  %23 = zext i8 %22 to i32
  %24 = or i32 %23, 64
  %25 = trunc i32 %24 to i8
  store i8 %25, ptr %6, align 1, !tbaa !17
  %26 = load ptr, ptr %3, align 8, !tbaa !5
  %27 = call i32 @inv_imu_write_reg(ptr noundef %26, i32 noundef 65589, i32 noundef 1, ptr noundef %6)
  %28 = load i32, ptr %5, align 4, !tbaa !9
  %29 = or i32 %28, %27
  store i32 %29, ptr %5, align 4, !tbaa !9
  %30 = load ptr, ptr %3, align 8, !tbaa !5
  %31 = call i32 @inv_imu_read_reg(ptr noundef %30, i32 noundef 65576, i32 noundef 1, ptr noundef %6)
  %32 = load i32, ptr %5, align 4, !tbaa !9
  %33 = or i32 %32, %31
  store i32 %33, ptr %5, align 4, !tbaa !9
  %34 = load i8, ptr %6, align 1, !tbaa !17
  %35 = zext i8 %34 to i32
  %36 = and i32 %35, -4
  %37 = trunc i32 %36 to i8
  store i8 %37, ptr %6, align 1, !tbaa !17
  %38 = load i8, ptr %6, align 1, !tbaa !17
  %39 = zext i8 %38 to i32
  %40 = or i32 %39, 2
  %41 = trunc i32 %40 to i8
  store i8 %41, ptr %6, align 1, !tbaa !17
  %42 = load ptr, ptr %3, align 8, !tbaa !5
  %43 = call i32 @inv_imu_write_reg(ptr noundef %42, i32 noundef 65576, i32 noundef 1, ptr noundef %6)
  %44 = load i32, ptr %5, align 4, !tbaa !9
  %45 = or i32 %44, %43
  store i32 %45, ptr %5, align 4, !tbaa !9
  %46 = load ptr, ptr %3, align 8, !tbaa !5
  %47 = call i32 @inv_imu_read_reg(ptr noundef %46, i32 noundef 0, i32 noundef 1, ptr noundef %6)
  %48 = load i32, ptr %5, align 4, !tbaa !9
  %49 = or i32 %48, %47
  store i32 %49, ptr %5, align 4, !tbaa !9
  %50 = load i8, ptr %6, align 1, !tbaa !17
  %51 = zext i8 %50 to i32
  %52 = and i32 %51, -2
  %53 = trunc i32 %52 to i8
  store i8 %53, ptr %6, align 1, !tbaa !17
  %54 = load i8, ptr %6, align 1, !tbaa !17
  %55 = zext i8 %54 to i32
  %56 = or i32 %55, 1
  %57 = trunc i32 %56 to i8
  store i8 %57, ptr %6, align 1, !tbaa !17
  %58 = load ptr, ptr %3, align 8, !tbaa !5
  %59 = call i32 @inv_imu_write_reg(ptr noundef %58, i32 noundef 0, i32 noundef 1, ptr noundef %6)
  %60 = load i32, ptr %5, align 4, !tbaa !9
  %61 = or i32 %60, %59
  store i32 %61, ptr %5, align 4, !tbaa !9
  %62 = load ptr, ptr %3, align 8, !tbaa !5
  %63 = call i32 @inv_imu_read_reg(ptr noundef %62, i32 noundef 1, i32 noundef 1, ptr noundef %6)
  %64 = load i32, ptr %5, align 4, !tbaa !9
  %65 = or i32 %64, %63
  store i32 %65, ptr %5, align 4, !tbaa !9
  %66 = load i8, ptr %6, align 1, !tbaa !17
  %67 = zext i8 %66 to i32
  %68 = and i32 %67, -2
  %69 = trunc i32 %68 to i8
  store i8 %69, ptr %6, align 1, !tbaa !17
  %70 = load i8, ptr %6, align 1, !tbaa !17
  %71 = zext i8 %70 to i32
  %72 = and i32 %71, -9
  %73 = trunc i32 %72 to i8
  store i8 %73, ptr %6, align 1, !tbaa !17
  %74 = load i8, ptr %6, align 1, !tbaa !17
  %75 = zext i8 %74 to i32
  %76 = and i32 %75, -3
  %77 = trunc i32 %76 to i8
  store i8 %77, ptr %6, align 1, !tbaa !17
  %78 = load i8, ptr %6, align 1, !tbaa !17
  %79 = zext i8 %78 to i32
  %80 = and i32 %79, -5
  %81 = trunc i32 %80 to i8
  store i8 %81, ptr %6, align 1, !tbaa !17
  %82 = load i8, ptr %6, align 1, !tbaa !17
  %83 = zext i8 %82 to i32
  %84 = or i32 %83, 2
  %85 = trunc i32 %84 to i8
  store i8 %85, ptr %6, align 1, !tbaa !17
  %86 = load i8, ptr %6, align 1, !tbaa !17
  %87 = zext i8 %86 to i32
  %88 = or i32 %87, 4
  %89 = trunc i32 %88 to i8
  store i8 %89, ptr %6, align 1, !tbaa !17
  %90 = load i8, ptr %6, align 1, !tbaa !17
  %91 = zext i8 %90 to i32
  %92 = or i32 %91, 1
  %93 = trunc i32 %92 to i8
  store i8 %93, ptr %6, align 1, !tbaa !17
  %94 = load i8, ptr %6, align 1, !tbaa !17
  %95 = zext i8 %94 to i32
  %96 = or i32 %95, 32
  %97 = trunc i32 %96 to i8
  store i8 %97, ptr %6, align 1, !tbaa !17
  %98 = load ptr, ptr %3, align 8, !tbaa !5
  %99 = call i32 @inv_imu_write_reg(ptr noundef %98, i32 noundef 1, i32 noundef 1, ptr noundef %6)
  %100 = load i32, ptr %5, align 4, !tbaa !9
  %101 = or i32 %100, %99
  store i32 %101, ptr %5, align 4, !tbaa !9
  store i8 1, ptr %6, align 1, !tbaa !17
  %102 = load ptr, ptr %3, align 8, !tbaa !5
  %103 = call i32 @inv_imu_write_reg(ptr noundef %102, i32 noundef 65577, i32 noundef 1, ptr noundef %6)
  %104 = load i32, ptr %5, align 4, !tbaa !9
  %105 = or i32 %104, %103
  store i32 %105, ptr %5, align 4, !tbaa !9
  br label %156

106:                                              ; preds = %2
  %107 = load ptr, ptr %3, align 8, !tbaa !5
  %108 = call i32 @inv_imu_read_reg(ptr noundef %107, i32 noundef 65576, i32 noundef 1, ptr noundef %6)
  %109 = load i32, ptr %5, align 4, !tbaa !9
  %110 = or i32 %109, %108
  store i32 %110, ptr %5, align 4, !tbaa !9
  %111 = load i8, ptr %6, align 1, !tbaa !17
  %112 = zext i8 %111 to i32
  %113 = and i32 %112, -2
  %114 = trunc i32 %113 to i8
  store i8 %114, ptr %6, align 1, !tbaa !17
  %115 = load i8, ptr %6, align 1, !tbaa !17
  %116 = zext i8 %115 to i32
  %117 = or i32 %116, 1
  %118 = trunc i32 %117 to i8
  store i8 %118, ptr %6, align 1, !tbaa !17
  %119 = load ptr, ptr %3, align 8, !tbaa !5
  %120 = call i32 @inv_imu_write_reg(ptr noundef %119, i32 noundef 65576, i32 noundef 1, ptr noundef %6)
  %121 = load i32, ptr %5, align 4, !tbaa !9
  %122 = or i32 %121, %120
  store i32 %122, ptr %5, align 4, !tbaa !9
  %123 = load ptr, ptr %3, align 8, !tbaa !5
  %124 = call i32 @inv_imu_read_reg(ptr noundef %123, i32 noundef 1, i32 noundef 1, ptr noundef %6)
  %125 = load i32, ptr %5, align 4, !tbaa !9
  %126 = or i32 %125, %124
  store i32 %126, ptr %5, align 4, !tbaa !9
  %127 = load i8, ptr %6, align 1, !tbaa !17
  %128 = zext i8 %127 to i32
  %129 = and i32 %128, -2
  %130 = trunc i32 %129 to i8
  store i8 %130, ptr %6, align 1, !tbaa !17
  %131 = load i8, ptr %6, align 1, !tbaa !17
  %132 = zext i8 %131 to i32
  %133 = and i32 %132, -3
  %134 = trunc i32 %133 to i8
  store i8 %134, ptr %6, align 1, !tbaa !17
  %135 = load i8, ptr %6, align 1, !tbaa !17
  %136 = zext i8 %135 to i32
  %137 = and i32 %136, -5
  %138 = trunc i32 %137 to i8
  store i8 %138, ptr %6, align 1, !tbaa !17
  %139 = load i8, ptr %6, align 1, !tbaa !17
  %140 = zext i8 %139 to i32
  %141 = or i32 %140, 0
  %142 = trunc i32 %141 to i8
  store i8 %142, ptr %6, align 1, !tbaa !17
  %143 = load i8, ptr %6, align 1, !tbaa !17
  %144 = zext i8 %143 to i32
  %145 = or i32 %144, 4
  %146 = trunc i32 %145 to i8
  store i8 %146, ptr %6, align 1, !tbaa !17
  %147 = load i8, ptr %6, align 1, !tbaa !17
  %148 = zext i8 %147 to i32
  %149 = or i32 %148, 0
  %150 = trunc i32 %149 to i8
  store i8 %150, ptr %6, align 1, !tbaa !17
  %151 = load ptr, ptr %3, align 8, !tbaa !5
  %152 = call i32 @inv_imu_write_reg(ptr noundef %151, i32 noundef 1, i32 noundef 1, ptr noundef %6)
  %153 = load i32, ptr %5, align 4, !tbaa !9
  %154 = or i32 %153, %152
  store i32 %154, ptr %5, align 4, !tbaa !9
  br label %156

155:                                              ; preds = %2
  store i32 -1, ptr %5, align 4, !tbaa !9
  br label %156

156:                                              ; preds = %155, %106, %13
  %157 = load ptr, ptr %3, align 8, !tbaa !5
  %158 = call i32 @inv_imu_switch_off_mclk(ptr noundef %157)
  %159 = load i32, ptr %5, align 4, !tbaa !9
  %160 = or i32 %159, %158
  store i32 %160, ptr %5, align 4, !tbaa !9
  %161 = load i32, ptr %5, align 4, !tbaa !9
  call void @llvm.lifetime.end.p0(i64 1, ptr %6) #3
  call void @llvm.lifetime.end.p0(i64 4, ptr %5) #3
  ret i32 %161
}

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}
!11 = !{!12, !10, i64 4188}
!12 = !{!"inv_imu_device", !13, i64 0, !6, i64 48, !7, i64 56, !7, i64 4184, !7, i64 4185, !7, i64 4186, !10, i64 4188, !16, i64 4192, !16, i64 4200}
!13 = !{!"inv_imu_transport", !14, i64 0, !15, i64 40, !7, i64 44}
!14 = !{!"inv_imu_serif", !6, i64 0, !6, i64 8, !6, i64 16, !10, i64 24, !10, i64 28, !10, i64 32}
!15 = !{!"register_cache", !7, i64 0, !7, i64 1, !7, i64 2, !7, i64 3}
!16 = !{!"long", !7, i64 0}
!17 = !{!7, !7, i64 0}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

declare i32 @inv_imu_write_reg(ptr noundef, i32 noundef, i32 noundef, ptr noundef) local_unnamed_addr #1

declare i32 @inv_imu_read_reg(ptr noundef, i32 noundef, i32 noundef, ptr noundef) local_unnamed_addr #1

declare i32 @inv_imu_switch_on_mclk(ptr noundef) local_unnamed_addr #1

declare i32 @inv_imu_switch_off_mclk(ptr noundef) local_unnamed_addr #1

; Function Attrs: nounwind uwtable
define dso_local i32 @inv_imu_configure_fifo(ptr noundef %0, i32 noundef %1) local_unnamed_addr #2 {
  %3 = alloca i8, align 1
  call void @llvm.lifetime.start.p0(i64 1, ptr nonnull %3) #3
  %4 = getelementptr inbounds i8, ptr %0, i64 4188
  store i32 %1, ptr %4, align 4, !tbaa !5
  %5 = tail call i32 @inv_imu_switch_on_mclk(ptr noundef %0) #3
  switch i32 %1, label %46 [
    i32 1, label %6
    i32 0, label %33
  ]

6:                                                ; preds = %2
  %7 = call i32 @inv_imu_read_reg(ptr noundef nonnull %0, i32 noundef 65589, i32 noundef 1, ptr noundef nonnull %3) #3
  %8 = load i8, ptr %3, align 1, !tbaa !15
  %9 = and i8 %8, -97
  %10 = or disjoint i8 %9, 64
  store i8 %10, ptr %3, align 1, !tbaa !15
  %11 = call i32 @inv_imu_write_reg(ptr noundef nonnull %0, i32 noundef 65589, i32 noundef 1, ptr noundef nonnull %3) #3
  %12 = or i32 %11, %7
  %13 = call i32 @inv_imu_read_reg(ptr noundef nonnull %0, i32 noundef 65576, i32 noundef 1, ptr noundef nonnull %3) #3
  %14 = or i32 %12, %13
  %15 = load i8, ptr %3, align 1, !tbaa !15
  %16 = and i8 %15, -4
  %17 = or disjoint i8 %16, 2
  store i8 %17, ptr %3, align 1, !tbaa !15
  %18 = call i32 @inv_imu_write_reg(ptr noundef nonnull %0, i32 noundef 65576, i32 noundef 1, ptr noundef nonnull %3) #3
  %19 = or i32 %14, %18
  %20 = call i32 @inv_imu_read_reg(ptr noundef nonnull %0, i32 noundef 0, i32 noundef 1, ptr noundef nonnull %3) #3
  %21 = or i32 %19, %20
  %22 = load i8, ptr %3, align 1, !tbaa !15
  %23 = or i8 %22, 1
  store i8 %23, ptr %3, align 1, !tbaa !15
  %24 = call i32 @inv_imu_write_reg(ptr noundef nonnull %0, i32 noundef 0, i32 noundef 1, ptr noundef nonnull %3) #3
  %25 = or i32 %21, %24
  %26 = call i32 @inv_imu_read_reg(ptr noundef nonnull %0, i32 noundef 1, i32 noundef 1, ptr noundef nonnull %3) #3
  %27 = or i32 %25, %26
  %28 = load i8, ptr %3, align 1, !tbaa !15
  %29 = and i8 %28, -48
  %30 = or disjoint i8 %29, 39
  store i8 %30, ptr %3, align 1, !tbaa !15
  %31 = call i32 @inv_imu_write_reg(ptr noundef nonnull %0, i32 noundef 1, i32 noundef 1, ptr noundef nonnull %3) #3
  %32 = or i32 %27, %31
  br label %.sink.split

33:                                               ; preds = %2
  %34 = call i32 @inv_imu_read_reg(ptr noundef nonnull %0, i32 noundef 65576, i32 noundef 1, ptr noundef nonnull %3) #3
  %35 = load i8, ptr %3, align 1, !tbaa !15
  %36 = or i8 %35, 1
  store i8 %36, ptr %3, align 1, !tbaa !15
  %37 = call i32 @inv_imu_write_reg(ptr noundef nonnull %0, i32 noundef 65576, i32 noundef 1, ptr noundef nonnull %3) #3
  %38 = or i32 %37, %34
  %39 = call i32 @inv_imu_read_reg(ptr noundef nonnull %0, i32 noundef 1, i32 noundef 1, ptr noundef nonnull %3) #3
  %40 = or i32 %38, %39
  %41 = load i8, ptr %3, align 1, !tbaa !15
  %42 = and i8 %41, -8
  %43 = or disjoint i8 %42, 4
  br label %.sink.split

.sink.split:                                      ; preds = %6, %33
  %storemerge = phi i8 [ %43, %33 ], [ 1, %6 ]
  %.sink33 = phi i32 [ 1, %33 ], [ 65577, %6 ]
  %.sink = phi i32 [ %40, %33 ], [ %32, %6 ]
  store i8 %storemerge, ptr %3, align 1, !tbaa !15
  %44 = call i32 @inv_imu_write_reg(ptr noundef nonnull %0, i32 noundef %.sink33, i32 noundef 1, ptr noundef nonnull %3) #3
  %45 = or i32 %.sink, %44
  br label %46

46:                                               ; preds = %.sink.split, %2
  %.0 = phi i32 [ -1, %2 ], [ %45, %.sink.split ]
  %47 = call i32 @inv_imu_switch_off_mclk(ptr noundef nonnull %0) #3
  %48 = or i32 %47, %.0
  call void @llvm.lifetime.end.p0(i64 1, ptr nonnull %3) #3
  ret i32 %48
}

attributes #0 = { mustprogress nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !12, i64 4188}
!6 = !{!"inv_imu_device", !7, i64 0, !9, i64 48, !10, i64 56, !10, i64 4184, !10, i64 4185, !10, i64 4186, !12, i64 4188, !14, i64 4192, !14, i64 4200}
!7 = !{!"inv_imu_transport", !8, i64 0, !13, i64 40, !10, i64 44}
!8 = !{!"inv_imu_serif", !9, i64 0, !9, i64 8, !9, i64 16, !12, i64 24, !12, i64 28, !12, i64 32}
!9 = !{!"any pointer", !10, i64 0}
!10 = !{!"omnipotent char", !11, i64 0}
!11 = !{!"Simple C/C++ TBAA"}
!12 = !{!"int", !10, i64 0}
!13 = !{!"register_cache", !10, i64 0, !10, i64 1, !10, i64 2, !10, i64 3}
!14 = !{!"long", !10, i64 0}
!15 = !{!10, !10, i64 0}


; Effective O3 passes: CorrelatedValuePropagationPass,EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass