; LLVM IR from sslab-gatech/janus :: lkl/drivers/staging/sm750fb (ddk750_sii164)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
declare dso_local zeroext i16 @sii164GetVendorID() #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

declare zeroext i8 @sm750_hw_i2c_read_reg(i8 noundef zeroext, i8 noundef zeroext) #2

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nounwind uwtable
declare dso_local zeroext i16 @sii164GetDeviceID() #0

; Function Attrs: nounwind uwtable
define dso_local i64 @sii164InitChip(i8 noundef zeroext %0, i8 noundef zeroext %1, i8 noundef zeroext %2, i8 noundef zeroext %3, i8 noundef zeroext %4, i8 noundef zeroext %5, i8 noundef zeroext %6, i8 noundef zeroext %7, i8 noundef zeroext %8, i8 noundef zeroext %9) #0 {
  %11 = alloca i64, align 8
  %12 = alloca i8, align 1
  %13 = alloca i8, align 1
  %14 = alloca i8, align 1
  %15 = alloca i8, align 1
  %16 = alloca i8, align 1
  %17 = alloca i8, align 1
  %18 = alloca i8, align 1
  %19 = alloca i8, align 1
  %20 = alloca i8, align 1
  %21 = alloca i8, align 1
  %22 = alloca i8, align 1
  %23 = alloca i32, align 4
  store i8 %0, ptr %12, align 1, !tbaa !5
  store i8 %1, ptr %13, align 1, !tbaa !5
  store i8 %2, ptr %14, align 1, !tbaa !5
  store i8 %3, ptr %15, align 1, !tbaa !5
  store i8 %4, ptr %16, align 1, !tbaa !5
  store i8 %5, ptr %17, align 1, !tbaa !5
  store i8 %6, ptr %18, align 1, !tbaa !5
  store i8 %7, ptr %19, align 1, !tbaa !5
  store i8 %8, ptr %20, align 1, !tbaa !5
  store i8 %9, ptr %21, align 1, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 1, ptr %22) #3
  %24 = call i32 @sm750_hw_i2c_init(i8 noundef zeroext 1)
  %25 = call zeroext i16 @sii164GetVendorID()
  %26 = zext i16 %25 to i32
  %27 = icmp eq i32 %26, 1
  br i1 %27, label %28, label %185

28:                                               ; preds = %10
  %29 = call zeroext i16 @sii164GetDeviceID()
  %30 = zext i16 %29 to i32
  %31 = icmp eq i32 %30, 6
  br i1 %31, label %32, label %185

32:                                               ; preds = %28
  %33 = load i8, ptr %12, align 1, !tbaa !5
  %34 = zext i8 %33 to i32
  %35 = icmp eq i32 %34, 0
  br i1 %35, label %36, label %37

36:                                               ; preds = %32
  store i8 0, ptr %22, align 1, !tbaa !5
  br label %38

37:                                               ; preds = %32
  store i8 2, ptr %22, align 1, !tbaa !5
  br label %38

38:                                               ; preds = %37, %36
  %39 = load i8, ptr %13, align 1, !tbaa !5
  %40 = zext i8 %39 to i32
  %41 = icmp eq i32 %40, 0
  br i1 %41, label %42, label %47

42:                                               ; preds = %38
  %43 = load i8, ptr %22, align 1, !tbaa !5
  %44 = zext i8 %43 to i32
  %45 = or i32 %44, 0
  %46 = trunc i32 %45 to i8
  store i8 %46, ptr %22, align 1, !tbaa !5
  br label %52

47:                                               ; preds = %38
  %48 = load i8, ptr %22, align 1, !tbaa !5
  %49 = zext i8 %48 to i32
  %50 = or i32 %49, 4
  %51 = trunc i32 %50 to i8
  store i8 %51, ptr %22, align 1, !tbaa !5
  br label %52

52:                                               ; preds = %47, %42
  %53 = load i8, ptr %14, align 1, !tbaa !5
  %54 = zext i8 %53 to i32
  %55 = icmp eq i32 %54, 0
  br i1 %55, label %56, label %61

56:                                               ; preds = %52
  %57 = load i8, ptr %22, align 1, !tbaa !5
  %58 = zext i8 %57 to i32
  %59 = or i32 %58, 0
  %60 = trunc i32 %59 to i8
  store i8 %60, ptr %22, align 1, !tbaa !5
  br label %66

61:                                               ; preds = %52
  %62 = load i8, ptr %22, align 1, !tbaa !5
  %63 = zext i8 %62 to i32
  %64 = or i32 %63, 8
  %65 = trunc i32 %64 to i8
  store i8 %65, ptr %22, align 1, !tbaa !5
  br label %66

66:                                               ; preds = %61, %56
  %67 = load i8, ptr %15, align 1, !tbaa !5
  %68 = zext i8 %67 to i32
  %69 = icmp eq i32 %68, 0
  br i1 %69, label %70, label %75

70:                                               ; preds = %66
  %71 = load i8, ptr %22, align 1, !tbaa !5
  %72 = zext i8 %71 to i32
  %73 = or i32 %72, 0
  %74 = trunc i32 %73 to i8
  store i8 %74, ptr %22, align 1, !tbaa !5
  br label %80

75:                                               ; preds = %66
  %76 = load i8, ptr %22, align 1, !tbaa !5
  %77 = zext i8 %76 to i32
  %78 = or i32 %77, 16
  %79 = trunc i32 %78 to i8
  store i8 %79, ptr %22, align 1, !tbaa !5
  br label %80

80:                                               ; preds = %75, %70
  %81 = load i8, ptr %16, align 1, !tbaa !5
  %82 = zext i8 %81 to i32
  %83 = icmp eq i32 %82, 0
  br i1 %83, label %84, label %89

84:                                               ; preds = %80
  %85 = load i8, ptr %22, align 1, !tbaa !5
  %86 = zext i8 %85 to i32
  %87 = or i32 %86, 0
  %88 = trunc i32 %87 to i8
  store i8 %88, ptr %22, align 1, !tbaa !5
  br label %94

89:                                               ; preds = %80
  %90 = load i8, ptr %22, align 1, !tbaa !5
  %91 = zext i8 %90 to i32
  %92 = or i32 %91, 32
  %93 = trunc i32 %92 to i8
  store i8 %93, ptr %22, align 1, !tbaa !5
  br label %94

94:                                               ; preds = %89, %84
  %95 = load i8, ptr %22, align 1, !tbaa !5
  %96 = call i32 @sm750_hw_i2c_write_reg(i8 noundef zeroext 112, i8 noundef zeroext 8, i8 noundef zeroext %95)
  %97 = load i8, ptr %17, align 1, !tbaa !5
  %98 = zext i8 %97 to i32
  %99 = icmp eq i32 %98, 0
  br i1 %99, label %100, label %101

100:                                              ; preds = %94
  store i8 0, ptr %22, align 1, !tbaa !5
  br label %102

101:                                              ; preds = %94
  store i8 16, ptr %22, align 1, !tbaa !5
  br label %102

102:                                              ; preds = %101, %100
  %103 = load i8, ptr %18, align 1, !tbaa !5
  %104 = zext i8 %103 to i32
  switch i32 %104, label %145 [
    i32 0, label %105
    i32 1, label %110
    i32 2, label %115
    i32 3, label %120
    i32 4, label %125
    i32 5, label %130
    i32 6, label %135
    i32 7, label %140
  ]

105:                                              ; preds = %102
  %106 = load i8, ptr %22, align 1, !tbaa !5
  %107 = zext i8 %106 to i32
  %108 = or i32 %107, 0
  %109 = trunc i32 %108 to i8
  store i8 %109, ptr %22, align 1, !tbaa !5
  br label %145

110:                                              ; preds = %102
  %111 = load i8, ptr %22, align 1, !tbaa !5
  %112 = zext i8 %111 to i32
  %113 = or i32 %112, 32
  %114 = trunc i32 %113 to i8
  store i8 %114, ptr %22, align 1, !tbaa !5
  br label %145

115:                                              ; preds = %102
  %116 = load i8, ptr %22, align 1, !tbaa !5
  %117 = zext i8 %116 to i32
  %118 = or i32 %117, 64
  %119 = trunc i32 %118 to i8
  store i8 %119, ptr %22, align 1, !tbaa !5
  br label %145

120:                                              ; preds = %102
  %121 = load i8, ptr %22, align 1, !tbaa !5
  %122 = zext i8 %121 to i32
  %123 = or i32 %122, 96
  %124 = trunc i32 %123 to i8
  store i8 %124, ptr %22, align 1, !tbaa !5
  br label %145

125:                                              ; preds = %102
  %126 = load i8, ptr %22, align 1, !tbaa !5
  %127 = zext i8 %126 to i32
  %128 = or i32 %127, 128
  %129 = trunc i32 %128 to i8
  store i8 %129, ptr %22, align 1, !tbaa !5
  br label %145

130:                                              ; preds = %102
  %131 = load i8, ptr %22, align 1, !tbaa !5
  %132 = zext i8 %131 to i32
  %133 = or i32 %132, 160
  %134 = trunc i32 %133 to i8
  store i8 %134, ptr %22, align 1, !tbaa !5
  br label %145

135:                                              ; preds = %102
  %136 = load i8, ptr %22, align 1, !tbaa !5
  %137 = zext i8 %136 to i32
  %138 = or i32 %137, 192
  %139 = trunc i32 %138 to i8
  store i8 %139, ptr %22, align 1, !tbaa !5
  br label %145

140:                                              ; preds = %102
  %141 = load i8, ptr %22, align 1, !tbaa !5
  %142 = zext i8 %141 to i32
  %143 = or i32 %142, 224
  %144 = trunc i32 %143 to i8
  store i8 %144, ptr %22, align 1, !tbaa !5
  br label %145

145:                                              ; preds = %140, %135, %130, %125, %120, %115, %110, %105, %102
  %146 = load i8, ptr %22, align 1, !tbaa !5
  %147 = call i32 @sm750_hw_i2c_write_reg(i8 noundef zeroext 112, i8 noundef zeroext 10, i8 noundef zeroext %146)
  %148 = load i8, ptr %19, align 1, !tbaa !5
  %149 = zext i8 %148 to i32
  %150 = icmp eq i32 %149, 0
  br i1 %150, label %151, label %152

151:                                              ; preds = %145
  store i8 0, ptr %22, align 1, !tbaa !5
  br label %153

152:                                              ; preds = %145
  store i8 -128, ptr %22, align 1, !tbaa !5
  br label %153

153:                                              ; preds = %152, %151
  %154 = load i8, ptr %20, align 1, !tbaa !5
  %155 = zext i8 %154 to i32
  %156 = icmp eq i32 %155, 0
  br i1 %156, label %157, label %162

157:                                              ; preds = %153
  %158 = load i8, ptr %22, align 1, !tbaa !5
  %159 = zext i8 %158 to i32
  %160 = or i32 %159, 0
  %161 = trunc i32 %160 to i8
  store i8 %161, ptr %22, align 1, !tbaa !5
  br label %167

162:                                              ; preds = %153
  %163 = load i8, ptr %22, align 1, !tbaa !5
  %164 = zext i8 %163 to i32
  %165 = or i32 %164, 1
  %166 = trunc i32 %165 to i8
  store i8 %166, ptr %22, align 1, !tbaa !5
  br label %167

167:                                              ; preds = %162, %157
  %168 = load i8, ptr %21, align 1, !tbaa !5
  %169 = zext i8 %168 to i32
  %170 = and i32 %169, 7
  %171 = shl i32 %170, 1
  %172 = load i8, ptr %22, align 1, !tbaa !5
  %173 = zext i8 %172 to i32
  %174 = or i32 %173, %171
  %175 = trunc i32 %174 to i8
  store i8 %175, ptr %22, align 1, !tbaa !5
  %176 = load i8, ptr %22, align 1, !tbaa !5
  %177 = call i32 @sm750_hw_i2c_write_reg(i8 noundef zeroext 112, i8 noundef zeroext 12, i8 noundef zeroext %176)
  %178 = call zeroext i8 @sm750_hw_i2c_read_reg(i8 noundef zeroext 112, i8 noundef zeroext 8)
  store i8 %178, ptr %22, align 1, !tbaa !5
  %179 = load i8, ptr %22, align 1, !tbaa !5
  %180 = zext i8 %179 to i32
  %181 = or i32 %180, 1
  %182 = trunc i32 %181 to i8
  store i8 %182, ptr %22, align 1, !tbaa !5
  %183 = load i8, ptr %22, align 1, !tbaa !5
  %184 = call i32 @sm750_hw_i2c_write_reg(i8 noundef zeroext 112, i8 noundef zeroext 8, i8 noundef zeroext %183)
  store i64 0, ptr %11, align 8
  store i32 1, ptr %23, align 4
  br label %186

185:                                              ; preds = %28, %10
  store i64 -1, ptr %11, align 8
  store i32 1, ptr %23, align 4
  br label %186

186:                                              ; preds = %185, %167
  call void @llvm.lifetime.end.p0(i64 1, ptr %22) #3
  %187 = load i64, ptr %11, align 8
  ret i64 %187
}

declare i32 @sm750_hw_i2c_init(i8 noundef zeroext) #2

declare i32 @sm750_hw_i2c_write_reg(i8 noundef zeroext, i8 noundef zeroext, i8 noundef zeroext) #2

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #2 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #3 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"omnipotent char", !7, i64 0}
!7 = !{!"Simple C/C++ TBAA"}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nounwind uwtable
declare dso_local zeroext i16 @sii164GetVendorID() local_unnamed_addr #0

declare zeroext i8 @sm750_hw_i2c_read_reg(i8 noundef zeroext, i8 noundef zeroext) local_unnamed_addr #1

; Function Attrs: nounwind uwtable
declare dso_local zeroext i16 @sii164GetDeviceID() local_unnamed_addr #0

; Function Attrs: nounwind uwtable
define dso_local range(i64 -1, 1) i64 @sii164InitChip(i8 noundef zeroext %0, i8 noundef zeroext %1, i8 noundef zeroext %2, i8 noundef zeroext %3, i8 noundef zeroext %4, i8 noundef zeroext %5, i8 noundef zeroext %6, i8 noundef zeroext %7, i8 noundef zeroext %8, i8 noundef zeroext %9) local_unnamed_addr #0 {
  %11 = tail call i32 @sm750_hw_i2c_init(i8 noundef zeroext 1) #2
  %12 = tail call zeroext i16 @sii164GetVendorID()
  %13 = icmp eq i16 %12, 1
  br i1 %13, label %14, label %55

14:                                               ; preds = %10
  %15 = tail call zeroext i16 @sii164GetDeviceID()
  %16 = icmp eq i16 %15, 6
  br i1 %16, label %17, label %55

17:                                               ; preds = %14
  %18 = icmp eq i8 %0, 0
  %. = select i1 %18, i8 0, i8 2
  %19 = icmp eq i8 %1, 0
  %20 = or disjoint i8 %., 4
  %.1 = select i1 %19, i8 %., i8 %20
  %21 = icmp eq i8 %2, 0
  %22 = or disjoint i8 %.1, 8
  %.2 = select i1 %21, i8 %.1, i8 %22
  %23 = icmp eq i8 %3, 0
  %24 = or disjoint i8 %.2, 16
  %.3 = select i1 %23, i8 %.2, i8 %24
  %25 = icmp eq i8 %4, 0
  %26 = or i8 %.3, 32
  %.4 = select i1 %25, i8 %.3, i8 %26
  %27 = tail call i32 @sm750_hw_i2c_write_reg(i8 noundef zeroext 112, i8 noundef zeroext 8, i8 noundef zeroext %.4) #2
  %28 = icmp eq i8 %5, 0
  %.5 = select i1 %28, i8 0, i8 16
  switch i8 %6, label %43 [
    i8 7, label %41
    i8 1, label %29
    i8 2, label %31
    i8 3, label %33
    i8 4, label %35
    i8 5, label %37
    i8 6, label %39
  ]

29:                                               ; preds = %17
  %30 = or disjoint i8 %.5, 32
  br label %43

31:                                               ; preds = %17
  %32 = or disjoint i8 %.5, 64
  br label %43

33:                                               ; preds = %17
  %34 = or disjoint i8 %.5, 96
  br label %43

35:                                               ; preds = %17
  %36 = or disjoint i8 %.5, -128
  br label %43

37:                                               ; preds = %17
  %38 = or disjoint i8 %.5, -96
  br label %43

39:                                               ; preds = %17
  %40 = or disjoint i8 %.5, -64
  br label %43

41:                                               ; preds = %17
  %42 = or disjoint i8 %.5, -32
  br label %43

43:                                               ; preds = %41, %39, %37, %35, %33, %31, %29, %17
  %.6 = phi i8 [ %42, %41 ], [ %40, %39 ], [ %38, %37 ], [ %36, %35 ], [ %34, %33 ], [ %32, %31 ], [ %30, %29 ], [ %.5, %17 ]
  %44 = tail call i32 @sm750_hw_i2c_write_reg(i8 noundef zeroext 112, i8 noundef zeroext 10, i8 noundef zeroext %.6) #2
  %45 = icmp eq i8 %7, 0
  %.36 = select i1 %45, i8 0, i8 -128
  %46 = icmp ne i8 %8, 0
  %47 = zext i1 %46 to i8
  %.8 = or disjoint i8 %.36, %47
  %48 = shl i8 %9, 1
  %49 = and i8 %48, 14
  %50 = or disjoint i8 %.8, %49
  %51 = tail call i32 @sm750_hw_i2c_write_reg(i8 noundef zeroext 112, i8 noundef zeroext 12, i8 noundef zeroext %50) #2
  %52 = tail call zeroext i8 @sm750_hw_i2c_read_reg(i8 noundef zeroext 112, i8 noundef zeroext 8) #2
  %53 = or i8 %52, 1
  %54 = tail call i32 @sm750_hw_i2c_write_reg(i8 noundef zeroext 112, i8 noundef zeroext 8, i8 noundef zeroext %53) #2
  br label %55

55:                                               ; preds = %10, %14, %43
  %.035 = phi i64 [ 0, %43 ], [ -1, %14 ], [ -1, %10 ]
  ret i64 %.035
}

declare i32 @sm750_hw_i2c_init(i8 noundef zeroext) local_unnamed_addr #1

declare i32 @sm750_hw_i2c_write_reg(i8 noundef zeroext, i8 noundef zeroext, i8 noundef zeroext) local_unnamed_addr #1

attributes #0 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #1 = { "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}


; Effective O3 passes: EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,ReassociatePass,SROAPass,SimplifyCFGPass,TailCallElimPass