; LLVM IR from sslab-gatech/janus :: lkl/arch/parisc/math-emu (fcnvfx)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

%struct.dblwd = type { i32, i32 }

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nounwind uwtable
define dso_local i32 @dbl_to_sgl_fcnvfx(ptr noundef %0, ptr noundef %1, ptr noundef %2, ptr noundef %3) #1 {
  %5 = alloca i32, align 4
  %6 = alloca ptr, align 8
  %7 = alloca ptr, align 8
  %8 = alloca ptr, align 8
  %9 = alloca ptr, align 8
  %10 = alloca i32, align 4
  %11 = alloca i32, align 4
  %12 = alloca i32, align 4
  %13 = alloca i32, align 4
  %14 = alloca i32, align 4
  %15 = alloca i32, align 4
  %16 = alloca i32, align 4
  %17 = alloca i32, align 4
  store ptr %0, ptr %6, align 8, !tbaa !5
  store ptr %1, ptr %7, align 8, !tbaa !5
  store ptr %2, ptr %8, align 8, !tbaa !5
  store ptr %3, ptr %9, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %10) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %11) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %12) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %13) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %14) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %15) #2
  call void @llvm.lifetime.start.p0(i64 4, ptr %16) #2
  store i32 0, ptr %16, align 4, !tbaa !9
  %18 = load ptr, ptr %6, align 8, !tbaa !5
  %19 = getelementptr inbounds %struct.dblwd, ptr %18, i32 0, i32 0
  %20 = load i32, ptr %19, align 4, !tbaa !11
  store i32 %20, ptr %10, align 4, !tbaa !9
  %21 = load ptr, ptr %6, align 8, !tbaa !5
  %22 = getelementptr inbounds %struct.dblwd, ptr %21, i32 0, i32 1
  %23 = load i32, ptr %22, align 4, !tbaa !13
  store i32 %23, ptr %11, align 4, !tbaa !9
  %24 = load i32, ptr %10, align 4, !tbaa !9
  %25 = lshr i32 %24, 20
  %26 = and i32 %25, 2047
  %27 = sub i32 %26, 1023
  store i32 %27, ptr %14, align 4, !tbaa !9
  %28 = load i32, ptr %14, align 4, !tbaa !9
  %29 = icmp sgt i32 %28, 30
  br i1 %29, label %30, label %68

30:                                               ; preds = %4
  %31 = load i32, ptr %14, align 4, !tbaa !9
  %32 = icmp sgt i32 %31, 31
  br i1 %32, label %46, label %33

33:                                               ; preds = %30
  %34 = load i32, ptr %10, align 4, !tbaa !9
  %35 = lshr i32 %34, 31
  %36 = and i32 %35, 1
  %37 = icmp eq i32 %36, 0
  br i1 %37, label %46, label %38

38:                                               ; preds = %33
  %39 = load i32, ptr %10, align 4, !tbaa !9
  %40 = and i32 %39, 1048575
  %41 = icmp ne i32 %40, 0
  br i1 %41, label %46, label %42

42:                                               ; preds = %38
  %43 = load i32, ptr %11, align 4, !tbaa !9
  %44 = lshr i32 %43, 21
  %45 = icmp ne i32 %44, 0
  br i1 %45, label %46, label %67

46:                                               ; preds = %42, %38, %33, %30
  %47 = load i32, ptr %10, align 4, !tbaa !9
  %48 = and i32 %47, -2147483648
  %49 = icmp eq i32 %48, 0
  br i1 %49, label %50, label %51

50:                                               ; preds = %46
  store i32 2147483647, ptr %15, align 4, !tbaa !9
  br label %52

51:                                               ; preds = %46
  store i32 -2147483648, ptr %15, align 4, !tbaa !9
  br label %52

52:                                               ; preds = %51, %50
  %53 = load ptr, ptr %9, align 8, !tbaa !5
  %54 = load i32, ptr %53, align 4, !tbaa !9
  %55 = lshr i32 %54, 4
  %56 = and i32 %55, 1
  %57 = icmp ne i32 %56, 0
  br i1 %57, label %58, label %59

58:                                               ; preds = %52
  store i32 32, ptr %5, align 4
  store i32 1, ptr %17, align 4
  br label %317

59:                                               ; preds = %52
  %60 = load ptr, ptr %9, align 8, !tbaa !5
  %61 = load i32, ptr %60, align 4, !tbaa !9
  %62 = and i32 %61, 2147483647
  %63 = or i32 %62, -2147483648
  %64 = load ptr, ptr %9, align 8, !tbaa !5
  store i32 %63, ptr %64, align 4, !tbaa !9
  %65 = load i32, ptr %15, align 4, !tbaa !9
  %66 = load ptr, ptr %8, align 8, !tbaa !5
  store i32 %65, ptr %66, align 4, !tbaa !9
  store i32 0, ptr %5, align 4
  store i32 1, ptr %17, align 4
  br label %317

67:                                               ; preds = %42
  br label %68

68:                                               ; preds = %67, %4
  %69 = load i32, ptr %14, align 4, !tbaa !9
  %70 = icmp sge i32 %69, 0
  br i1 %70, label %71, label %244

71:                                               ; preds = %68
  %72 = load i32, ptr %10, align 4, !tbaa !9
  store i32 %72, ptr %12, align 4, !tbaa !9
  %73 = load i32, ptr %11, align 4, !tbaa !9
  store i32 %73, ptr %13, align 4, !tbaa !9
  %74 = load i32, ptr %12, align 4, !tbaa !9
  %75 = and i32 %74, 1048575
  %76 = or i32 %75, 1048576
  store i32 %76, ptr %12, align 4, !tbaa !9
  %77 = load i32, ptr %12, align 4, !tbaa !9
  %78 = shl i32 %77, 10
  %79 = load i32, ptr %13, align 4, !tbaa !9
  %80 = lshr i32 %79, 22
  %81 = or i32 %78, %80
  store i32 %81, ptr %12, align 4, !tbaa !9
  %82 = load i32, ptr %14, align 4, !tbaa !9
  %83 = icmp slt i32 %82, 31
  br i1 %83, label %84, label %89

84:                                               ; preds = %71
  %85 = load i32, ptr %14, align 4, !tbaa !9
  %86 = sub nsw i32 30, %85
  %87 = load i32, ptr %12, align 4, !tbaa !9
  %88 = lshr i32 %87, %86
  store i32 %88, ptr %12, align 4, !tbaa !9
  br label %92

89:                                               ; preds = %71
  %90 = load i32, ptr %12, align 4, !tbaa !9
  %91 = shl i32 %90, 1
  store i32 %91, ptr %12, align 4, !tbaa !9
  br label %92

92:                                               ; preds = %89, %84
  %93 = load i32, ptr %10, align 4, !tbaa !9
  %94 = and i32 %93, -2147483648
  %95 = icmp ne i32 %94, 0
  br i1 %95, label %96, label %102

96:                                               ; preds = %92
  %97 = load i32, ptr %14, align 4, !tbaa !9
  %98 = icmp sle i32 %97, 30
  br i1 %98, label %99, label %102

99:                                               ; preds = %96
  %100 = load i32, ptr %12, align 4, !tbaa !9
  %101 = sub i32 0, %100
  store i32 %101, ptr %15, align 4, !tbaa !9
  br label %104

102:                                              ; preds = %96, %92
  %103 = load i32, ptr %12, align 4, !tbaa !9
  store i32 %103, ptr %15, align 4, !tbaa !9
  br label %104

104:                                              ; preds = %102, %99
  %105 = load i32, ptr %14, align 4, !tbaa !9
  %106 = icmp slt i32 %105, 20
  br i1 %106, label %107, label %118

107:                                              ; preds = %104
  %108 = load i32, ptr %11, align 4, !tbaa !9
  %109 = icmp ne i32 %108, 0
  br i1 %109, label %116, label %110

110:                                              ; preds = %107
  %111 = load i32, ptr %10, align 4, !tbaa !9
  %112 = load i32, ptr %14, align 4, !tbaa !9
  %113 = add nsw i32 12, %112
  %114 = shl i32 %111, %113
  %115 = icmp ne i32 %114, 0
  br label %116

116:                                              ; preds = %110, %107
  %117 = phi i1 [ true, %107 ], [ %115, %110 ]
  br i1 %117, label %128, label %243

118:                                              ; preds = %104
  %119 = load i32, ptr %14, align 4, !tbaa !9
  %120 = icmp slt i32 %119, 52
  br i1 %120, label %121, label %127

121:                                              ; preds = %118
  %122 = load i32, ptr %11, align 4, !tbaa !9
  %123 = load i32, ptr %14, align 4, !tbaa !9
  %124 = add nsw i32 %123, -20
  %125 = shl i32 %122, %124
  %126 = icmp ne i32 %125, 0
  br i1 %126, label %128, label %243

127:                                              ; preds = %118
  br i1 false, label %128, label %243

128:                                              ; preds = %127, %121, %116
  store i32 1, ptr %16, align 4, !tbaa !9
  %129 = load ptr, ptr %9, align 8, !tbaa !5
  %130 = load i32, ptr %129, align 4, !tbaa !9
  %131 = lshr i32 %130, 9
  %132 = and i32 %131, 3
  switch i32 %132, label %207 [
    i32 2, label %133
    i32 3, label %141
    i32 0, label %149
  ]

133:                                              ; preds = %128
  %134 = load i32, ptr %10, align 4, !tbaa !9
  %135 = and i32 %134, -2147483648
  %136 = icmp eq i32 %135, 0
  br i1 %136, label %137, label %140

137:                                              ; preds = %133
  %138 = load i32, ptr %15, align 4, !tbaa !9
  %139 = add nsw i32 %138, 1
  store i32 %139, ptr %15, align 4, !tbaa !9
  br label %140

140:                                              ; preds = %137, %133
  br label %207

141:                                              ; preds = %128
  %142 = load i32, ptr %10, align 4, !tbaa !9
  %143 = and i32 %142, -2147483648
  %144 = icmp ne i32 %143, 0
  br i1 %144, label %145, label %148

145:                                              ; preds = %141
  %146 = load i32, ptr %15, align 4, !tbaa !9
  %147 = add nsw i32 %146, -1
  store i32 %147, ptr %15, align 4, !tbaa !9
  br label %148

148:                                              ; preds = %145, %141
  br label %207

149:                                              ; preds = %128
  %150 = load i32, ptr %14, align 4, !tbaa !9
  %151 = icmp slt i32 %150, 20
  br i1 %151, label %152, label %157

152:                                              ; preds = %149
  %153 = load i32, ptr %10, align 4, !tbaa !9
  %154 = load i32, ptr %14, align 4, !tbaa !9
  %155 = sub nsw i32 19, %154
  %156 = lshr i32 %153, %155
  br label %162

157:                                              ; preds = %149
  %158 = load i32, ptr %11, align 4, !tbaa !9
  %159 = load i32, ptr %14, align 4, !tbaa !9
  %160 = sub nsw i32 51, %159
  %161 = lshr i32 %158, %160
  br label %162

162:                                              ; preds = %157, %152
  %163 = phi i32 [ %156, %152 ], [ %161, %157 ]
  %164 = and i32 %163, 1
  %165 = icmp ne i32 %164, 0
  br i1 %165, label %166, label %206

166:                                              ; preds = %162
  %167 = load i32, ptr %14, align 4, !tbaa !9
  %168 = icmp slt i32 %167, 19
  br i1 %168, label %169, label %180

169:                                              ; preds = %166
  %170 = load i32, ptr %11, align 4, !tbaa !9
  %171 = icmp ne i32 %170, 0
  br i1 %171, label %178, label %172

172:                                              ; preds = %169
  %173 = load i32, ptr %10, align 4, !tbaa !9
  %174 = load i32, ptr %14, align 4, !tbaa !9
  %175 = add nsw i32 13, %174
  %176 = shl i32 %173, %175
  %177 = icmp ne i32 %176, 0
  br label %178

178:                                              ; preds = %172, %169
  %179 = phi i1 [ true, %169 ], [ %177, %172 ]
  br i1 %179, label %194, label %190

180:                                              ; preds = %166
  %181 = load i32, ptr %14, align 4, !tbaa !9
  %182 = icmp slt i32 %181, 51
  br i1 %182, label %183, label %189

183:                                              ; preds = %180
  %184 = load i32, ptr %11, align 4, !tbaa !9
  %185 = load i32, ptr %14, align 4, !tbaa !9
  %186 = add nsw i32 %185, -19
  %187 = shl i32 %184, %186
  %188 = icmp ne i32 %187, 0
  br i1 %188, label %194, label %190

189:                                              ; preds = %180
  br i1 false, label %194, label %190

190:                                              ; preds = %189, %183, %178
  %191 = load i32, ptr %12, align 4, !tbaa !9
  %192 = and i32 %191, 1
  %193 = icmp ne i32 %192, 0
  br i1 %193, label %194, label %205

194:                                              ; preds = %190, %189, %183, %178
  %195 = load i32, ptr %10, align 4, !tbaa !9
  %196 = and i32 %195, -2147483648
  %197 = icmp eq i32 %196, 0
  br i1 %197, label %198, label %201

198:                                              ; preds = %194
  %199 = load i32, ptr %15, align 4, !tbaa !9
  %200 = add nsw i32 %199, 1
  store i32 %200, ptr %15, align 4, !tbaa !9
  br label %204

201:                                              ; preds = %194
  %202 = load i32, ptr %15, align 4, !tbaa !9
  %203 = add nsw i32 %202, -1
  store i32 %203, ptr %15, align 4, !tbaa !9
  br label %204

204:                                              ; preds = %201, %198
  br label %205

205:                                              ; preds = %204, %190
  br label %206

206:                                              ; preds = %205, %162
  br label %207

207:                                              ; preds = %206, %148, %140, %128
  %208 = load i32, ptr %10, align 4, !tbaa !9
  %209 = and i32 %208, -2147483648
  %210 = icmp eq i32 %209, 0
  br i1 %210, label %211, label %214

211:                                              ; preds = %207
  %212 = load i32, ptr %15, align 4, !tbaa !9
  %213 = icmp slt i32 %212, 0
  br i1 %213, label %221, label %214

214:                                              ; preds = %211, %207
  %215 = load i32, ptr %10, align 4, !tbaa !9
  %216 = and i32 %215, -2147483648
  %217 = icmp ne i32 %216, 0
  br i1 %217, label %218, label %242

218:                                              ; preds = %214
  %219 = load i32, ptr %15, align 4, !tbaa !9
  %220 = icmp sgt i32 %219, 0
  br i1 %220, label %221, label %242

221:                                              ; preds = %218, %211
  %222 = load i32, ptr %10, align 4, !tbaa !9
  %223 = and i32 %222, -2147483648
  %224 = icmp eq i32 %223, 0
  br i1 %224, label %225, label %226

225:                                              ; preds = %221
  store i32 2147483647, ptr %15, align 4, !tbaa !9
  br label %227

226:                                              ; preds = %221
  store i32 -2147483648, ptr %15, align 4, !tbaa !9
  br label %227

227:                                              ; preds = %226, %225
  %228 = load ptr, ptr %9, align 8, !tbaa !5
  %229 = load i32, ptr %228, align 4, !tbaa !9
  %230 = lshr i32 %229, 4
  %231 = and i32 %230, 1
  %232 = icmp ne i32 %231, 0
  br i1 %232, label %233, label %234

233:                                              ; preds = %227
  store i32 32, ptr %5, align 4
  store i32 1, ptr %17, align 4
  br label %317

234:                                              ; preds = %227
  %235 = load ptr, ptr %9, align 8, !tbaa !5
  %236 = load i32, ptr %235, align 4, !tbaa !9
  %237 = and i32 %236, 2147483647
  %238 = or i32 %237, -2147483648
  %239 = load ptr, ptr %9, align 8, !tbaa !5
  store i32 %238, ptr %239, align 4, !tbaa !9
  %240 = load i32, ptr %15, align 4, !tbaa !9
  %241 = load ptr, ptr %8, align 8, !tbaa !5
  store i32 %240, ptr %241, align 4, !tbaa !9
  store i32 0, ptr %5, align 4
  store i32 1, ptr %17, align 4
  br label %317

242:                                              ; preds = %218, %214
  br label %243

243:                                              ; preds = %242, %127, %121, %116
  br label %297

244:                                              ; preds = %68
  store i32 0, ptr %15, align 4, !tbaa !9
  %245 = load i32, ptr %10, align 4, !tbaa !9
  %246 = and i32 %245, 2147483647
  %247 = icmp ne i32 %246, 0
  br i1 %247, label %251, label %248

248:                                              ; preds = %244
  %249 = load i32, ptr %11, align 4, !tbaa !9
  %250 = icmp ne i32 %249, 0
  br i1 %250, label %251, label %296

251:                                              ; preds = %248, %244
  store i32 1, ptr %16, align 4, !tbaa !9
  %252 = load ptr, ptr %9, align 8, !tbaa !5
  %253 = load i32, ptr %252, align 4, !tbaa !9
  %254 = lshr i32 %253, 9
  %255 = and i32 %254, 3
  switch i32 %255, label %295 [
    i32 2, label %256
    i32 3, label %264
    i32 0, label %272
  ]

256:                                              ; preds = %251
  %257 = load i32, ptr %10, align 4, !tbaa !9
  %258 = and i32 %257, -2147483648
  %259 = icmp eq i32 %258, 0
  br i1 %259, label %260, label %263

260:                                              ; preds = %256
  %261 = load i32, ptr %15, align 4, !tbaa !9
  %262 = add nsw i32 %261, 1
  store i32 %262, ptr %15, align 4, !tbaa !9
  br label %263

263:                                              ; preds = %260, %256
  br label %295

264:                                              ; preds = %251
  %265 = load i32, ptr %10, align 4, !tbaa !9
  %266 = and i32 %265, -2147483648
  %267 = icmp ne i32 %266, 0
  br i1 %267, label %268, label %271

268:                                              ; preds = %264
  %269 = load i32, ptr %15, align 4, !tbaa !9
  %270 = add nsw i32 %269, -1
  store i32 %270, ptr %15, align 4, !tbaa !9
  br label %271

271:                                              ; preds = %268, %264
  br label %295

272:                                              ; preds = %251
  %273 = load i32, ptr %14, align 4, !tbaa !9
  %274 = icmp eq i32 %273, -1
  br i1 %274, label %275, label %294

275:                                              ; preds = %272
  %276 = load i32, ptr %10, align 4, !tbaa !9
  %277 = and i32 %276, 1048575
  %278 = icmp ne i32 %277, 0
  br i1 %278, label %282, label %279

279:                                              ; preds = %275
  %280 = load i32, ptr %11, align 4, !tbaa !9
  %281 = icmp ne i32 %280, 0
  br i1 %281, label %282, label %293

282:                                              ; preds = %279, %275
  %283 = load i32, ptr %10, align 4, !tbaa !9
  %284 = and i32 %283, -2147483648
  %285 = icmp eq i32 %284, 0
  br i1 %285, label %286, label %289

286:                                              ; preds = %282
  %287 = load i32, ptr %15, align 4, !tbaa !9
  %288 = add nsw i32 %287, 1
  store i32 %288, ptr %15, align 4, !tbaa !9
  br label %292

289:                                              ; preds = %282
  %290 = load i32, ptr %15, align 4, !tbaa !9
  %291 = add nsw i32 %290, -1
  store i32 %291, ptr %15, align 4, !tbaa !9
  br label %292

292:                                              ; preds = %289, %286
  br label %293

293:                                              ; preds = %292, %279
  br label %294

294:                                              ; preds = %293, %272
  br label %295

295:                                              ; preds = %294, %271, %263, %251
  br label %296

296:                                              ; preds = %295, %248
  br label %297

297:                                              ; preds = %296, %243
  %298 = load i32, ptr %15, align 4, !tbaa !9
  %299 = load ptr, ptr %8, align 8, !tbaa !5
  store i32 %298, ptr %299, align 4, !tbaa !9
  %300 = load i32, ptr %16, align 4, !tbaa !9
  %301 = icmp ne i32 %300, 0
  br i1 %301, label %302, label %316

302:                                              ; preds = %297
  %303 = load ptr, ptr %9, align 8, !tbaa !5
  %304 = load i32, ptr %303, align 4, !tbaa !9
  %305 = lshr i32 %304, 0
  %306 = and i32 %305, 1
  %307 = icmp ne i32 %306, 0
  br i1 %307, label %308, label %309

308:                                              ; preds = %302
  store i32 2, ptr %5, align 4
  store i32 1, ptr %17, align 4
  br label %317

309:                                              ; preds = %302
  %310 = load ptr, ptr %9, align 8, !tbaa !5
  %311 = load i32, ptr %310, align 4, !tbaa !9
  %312 = and i32 %311, -134217729
  %313 = or i32 %312, 134217728
  %314 = load ptr, ptr %9, align 8, !tbaa !5
  store i32 %313, ptr %314, align 4, !tbaa !9
  br label %315

315:                                              ; preds = %309
  br label %316

316:                                              ; preds = %315, %297
  store i32 0, ptr %5, align 4
  store i32 1, ptr %17, align 4
  br label %317

317:                                              ; preds = %316, %308, %234, %233, %59, %58
  call void @llvm.lifetime.end.p0(i64 4, ptr %16) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %15) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %14) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %13) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %12) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %11) #2
  call void @llvm.lifetime.end.p0(i64 4, ptr %10) #2
  %318 = load i32, ptr %5, align 4
  ret i32 %318
}

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"any pointer", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}
!11 = !{!12, !10, i64 0}
!12 = !{!"dblwd", !10, i64 0, !10, i64 4}
!13 = !{!12, !10, i64 4}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: mustprogress nofree norecurse nosync nounwind willreturn memory(argmem: readwrite) uwtable
define dso_local range(i32 0, 33) i32 @dbl_to_sgl_fcnvfx(ptr nocapture noundef readonly %0, ptr nocapture noundef readnone %1, ptr nocapture noundef writeonly %2, ptr nocapture noundef %3) local_unnamed_addr #0 {
  %5 = load i32, ptr %0, align 4, !tbaa !5
  %6 = getelementptr inbounds i8, ptr %0, i64 4
  %7 = load i32, ptr %6, align 4, !tbaa !10
  %8 = lshr i32 %5, 20
  %9 = and i32 %8, 2047
  %10 = icmp ugt i32 %9, 1053
  br i1 %10, label %11, label %20

11:                                               ; preds = %4
  %.not = icmp eq i32 %9, 1054
  %12 = and i32 %5, -2146435073
  %13 = icmp eq i32 %12, -2147483648
  %or.cond117 = and i1 %13, %.not
  %.not102 = icmp ult i32 %7, 2097152
  %or.cond118 = select i1 %or.cond117, i1 %.not102, i1 false
  br i1 %or.cond118, label %.thread, label %14

14:                                               ; preds = %11
  %15 = load i32, ptr %3, align 4, !tbaa !11
  %16 = and i32 %15, 16
  %.not115 = icmp eq i32 %16, 0
  br i1 %.not115, label %17, label %104

17:                                               ; preds = %14
  %18 = icmp slt i32 %5, 0
  %. = select i1 %18, i32 -2147483648, i32 2147483647
  %19 = or i32 %15, -2147483648
  store i32 %19, ptr %3, align 4, !tbaa !11
  store i32 %., ptr %2, align 4, !tbaa !11
  br label %104

20:                                               ; preds = %4
  %21 = icmp ugt i32 %9, 1022
  br i1 %21, label %.thread, label %81

.thread:                                          ; preds = %11, %20
  %22 = shl i32 %5, 10
  %23 = and i32 %22, 1073740800
  %24 = lshr i32 %7, 22
  %25 = or disjoint i32 %24, %23
  %26 = or disjoint i32 %25, 1073741824
  %27 = icmp ult i32 %9, 1054
  %28 = sub nsw i32 1053, %9
  %29 = lshr i32 %26, %28
  %30 = shl nuw i32 %26, 1
  %31 = select i1 %27, i32 %29, i32 %30
  %32 = and i32 %5, -2147483648
  %33 = icmp ne i32 %32, 0
  %34 = sub i32 0, %31
  %.098 = select i1 %33, i32 %34, i32 %29
  %.1 = select i1 %27, i32 %.098, i32 %30
  %35 = icmp ult i32 %9, 1043
  br i1 %35, label %36, label %40

36:                                               ; preds = %.thread
  %.not105 = icmp eq i32 %7, 0
  br i1 %.not105, label %37, label %.critedge

37:                                               ; preds = %36
  %38 = add nsw i32 %9, -1011
  %39 = shl i32 %5, %38
  %.not106 = icmp eq i32 %39, 0
  br i1 %.not106, label %.critedge126, label %.critedge

40:                                               ; preds = %.thread
  %41 = add nsw i32 %9, -1043
  %42 = shl i32 %7, %41
  %.not104 = icmp eq i32 %42, 0
  br i1 %.not104, label %.critedge126, label %.critedge

.critedge:                                        ; preds = %36, %40, %37
  %43 = load i32, ptr %3, align 4, !tbaa !11
  %44 = lshr i32 %43, 9
  %45 = and i32 %44, 3
  switch i32 %45, label %default.unreachable129 [
    i32 2, label %46
    i32 3, label %48
    i32 0, label %50
    i32 1, label %73
  ]

46:                                               ; preds = %.critedge
  %isnotneg = icmp sgt i32 %5, -1
  %47 = zext i1 %isnotneg to i32
  %spec.select = add i32 %.1, %47
  br label %73

48:                                               ; preds = %.critedge
  %49 = sext i1 %33 to i32
  %spec.select119 = add nsw i32 %.1, %49
  br label %73

50:                                               ; preds = %.critedge
  %51 = sub nuw nsw i32 1042, %9
  %52 = lshr i32 %5, %51
  %53 = sub nuw nsw i32 1074, %9
  %54 = lshr i32 %7, %53
  %55 = select i1 %35, i32 %52, i32 %54
  %56 = and i32 %55, 1
  %.not107 = icmp eq i32 %56, 0
  br i1 %.not107, label %73, label %57

57:                                               ; preds = %50
  %58 = icmp ult i32 %9, 1042
  br i1 %58, label %59, label %63

59:                                               ; preds = %57
  %.not109 = icmp eq i32 %7, 0
  br i1 %.not109, label %60, label %.critedge3

60:                                               ; preds = %59
  %61 = add nsw i32 %9, -1010
  %62 = shl i32 %5, %61
  %.not110 = icmp eq i32 %62, 0
  br i1 %.not110, label %66, label %.critedge3

63:                                               ; preds = %57
  %64 = add nsw i32 %9, -1042
  %65 = shl i32 %7, %64
  %.not108 = icmp eq i32 %65, 0
  br i1 %.not108, label %66, label %.critedge3

66:                                               ; preds = %63, %60
  %67 = and i32 %31, 1
  %.not111 = icmp eq i32 %67, 0
  br i1 %.not111, label %73, label %.critedge3

.critedge3:                                       ; preds = %59, %66, %63, %60
  %68 = icmp eq i32 %32, 0
  br i1 %68, label %69, label %71

69:                                               ; preds = %.critedge3
  %70 = add nsw i32 %.1, 1
  br label %73

71:                                               ; preds = %.critedge3
  %72 = add nsw i32 %.1, -1
  br label %73

default.unreachable129:                           ; preds = %85, %.critedge
  unreachable

73:                                               ; preds = %48, %46, %50, %69, %71, %66, %.critedge
  %.2 = phi i32 [ %.1, %.critedge ], [ %70, %69 ], [ %72, %71 ], [ %.1, %66 ], [ %.1, %50 ], [ %spec.select, %46 ], [ %spec.select119, %48 ]
  %74 = icmp eq i32 %32, 0
  %75 = icmp slt i32 %.2, 0
  %or.cond5 = select i1 %74, i1 %75, i1 false
  %76 = icmp sgt i32 %.2, 0
  %or.cond7 = select i1 %33, i1 %76, i1 false
  %or.cond120 = select i1 %or.cond5, i1 true, i1 %or.cond7
  br i1 %or.cond120, label %77, label %99

77:                                               ; preds = %73
  %78 = and i32 %43, 16
  %.not114 = icmp eq i32 %78, 0
  br i1 %.not114, label %79, label %104

79:                                               ; preds = %77
  %.121 = select i1 %74, i32 2147483647, i32 -2147483648
  %80 = or i32 %43, -2147483648
  store i32 %80, ptr %3, align 4, !tbaa !11
  store i32 %.121, ptr %2, align 4, !tbaa !11
  br label %104

81:                                               ; preds = %20
  %82 = and i32 %5, 2147483647
  %83 = icmp ne i32 %82, 0
  %84 = icmp ne i32 %7, 0
  %or.cond9 = select i1 %83, i1 true, i1 %84
  br i1 %or.cond9, label %85, label %.critedge126

85:                                               ; preds = %81
  %86 = load i32, ptr %3, align 4, !tbaa !11
  %87 = lshr i32 %86, 9
  %88 = and i32 %87, 3
  switch i32 %88, label %default.unreachable129 [
    i32 2, label %89
    i32 3, label %91
    i32 0, label %92
    i32 1, label %99
  ]

89:                                               ; preds = %85
  %90 = icmp sgt i32 %5, -1
  %spec.select122 = zext i1 %90 to i32
  br label %99

91:                                               ; preds = %85
  %.lobit = ashr i32 %5, 31
  br label %99

92:                                               ; preds = %85
  %93 = icmp eq i32 %9, 1022
  br i1 %93, label %94, label %99

94:                                               ; preds = %92
  %95 = and i32 %5, 1048575
  %96 = icmp ne i32 %95, 0
  %or.cond11 = select i1 %96, i1 true, i1 %84
  br i1 %or.cond11, label %97, label %99

97:                                               ; preds = %94
  %98 = icmp sgt i32 %5, -1
  %.124 = select i1 %98, i32 1, i32 -1
  br label %99

99:                                               ; preds = %91, %89, %97, %73, %92, %94, %85
  %.4 = phi i32 [ 0, %85 ], [ 0, %94 ], [ 0, %92 ], [ %.2, %73 ], [ %spec.select122, %89 ], [ %.lobit, %91 ], [ %.124, %97 ]
  store i32 %.4, ptr %2, align 4, !tbaa !11
  %100 = load i32, ptr %3, align 4, !tbaa !11
  %101 = and i32 %100, 1
  %.not113 = icmp eq i32 %101, 0
  br i1 %.not113, label %102, label %104

102:                                              ; preds = %99
  %103 = or i32 %100, 134217728
  store i32 %103, ptr %3, align 4, !tbaa !11
  br label %104

.critedge126:                                     ; preds = %81, %40, %37
  %.4.ph = phi i32 [ 0, %81 ], [ %.1, %40 ], [ %.1, %37 ]
  store i32 %.4.ph, ptr %2, align 4, !tbaa !11
  br label %104

104:                                              ; preds = %102, %.critedge126, %99, %77, %14, %79, %17
  %.097 = phi i32 [ 0, %17 ], [ 0, %79 ], [ 32, %14 ], [ 32, %77 ], [ 2, %99 ], [ 0, %.critedge126 ], [ 0, %102 ]
  ret i32 %.097
}

attributes #0 = { mustprogress nofree norecurse nosync nounwind willreturn memory(argmem: readwrite) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !7, i64 0}
!6 = !{!"dblwd", !7, i64 0, !7, i64 4}
!7 = !{!"int", !8, i64 0}
!8 = !{!"omnipotent char", !9, i64 0}
!9 = !{!"Simple C/C++ TBAA"}
!10 = !{!6, !7, i64 4}
!11 = !{!7, !7, i64 0}


; Effective O3 passes: CorrelatedValuePropagationPass,EarlyCSEPass,GlobalOptPass,IPSCCPPass,InferFunctionAttrsPass,InstCombinePass,JumpThreadingPass,PostOrderFunctionAttrsPass,ReassociatePass,SCCPPass,SROAPass,SimplifyCFGPass