; LLVM IR from eclipse-threadx/threadx :: ports_arch/ARMv7-M/threadx_modules/common/module_manager/src/txm_module_manager_76b619bc (bits)

; Unoptimized IR (clang -disable-llvm-passes):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #0

; Function Attrs: nounwind uwtable
define dso_local i64 @_txm_module_manager_calculate_srd_bits(i64 noundef %0, i64 noundef %1) #1 {
  %3 = alloca i64, align 8
  %4 = alloca i64, align 8
  %5 = alloca i64, align 8
  %6 = alloca i32, align 4
  store i64 %0, ptr %3, align 8, !tbaa !5
  store i64 %1, ptr %4, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 8, ptr %5) #2
  store i64 0, ptr %5, align 8, !tbaa !5
  call void @llvm.lifetime.start.p0(i64 4, ptr %6) #2
  %7 = load i64, ptr %3, align 8, !tbaa !5
  %8 = icmp uge i64 %7, 256
  br i1 %8, label %9, label %45

9:                                                ; preds = %2
  %10 = load i64, ptr %4, align 8, !tbaa !5
  %11 = load i64, ptr %3, align 8, !tbaa !5
  %12 = icmp ult i64 %10, %11
  br i1 %12, label %13, label %45

13:                                               ; preds = %9
  %14 = load i64, ptr %3, align 8, !tbaa !5
  %15 = lshr i64 %14, 3
  store i64 %15, ptr %3, align 8, !tbaa !5
  store i32 8, ptr %6, align 4, !tbaa !9
  br label %16

16:                                               ; preds = %20, %13
  %17 = load i64, ptr %4, align 8, !tbaa !5
  %18 = load i64, ptr %3, align 8, !tbaa !5
  %19 = icmp ugt i64 %17, %18
  br i1 %19, label %20, label %26

20:                                               ; preds = %16
  %21 = load i64, ptr %4, align 8, !tbaa !5
  %22 = load i64, ptr %3, align 8, !tbaa !5
  %23 = sub i64 %21, %22
  store i64 %23, ptr %4, align 8, !tbaa !5
  %24 = load i32, ptr %6, align 4, !tbaa !9
  %25 = add i32 %24, 1
  store i32 %25, ptr %6, align 4, !tbaa !9
  br label %16, !llvm.loop !11

26:                                               ; preds = %16
  %27 = load i64, ptr %4, align 8, !tbaa !5
  %28 = icmp ne i64 %27, 0
  br i1 %28, label %29, label %32

29:                                               ; preds = %26
  %30 = load i32, ptr %6, align 4, !tbaa !9
  %31 = add i32 %30, 1
  store i32 %31, ptr %6, align 4, !tbaa !9
  br label %32

32:                                               ; preds = %29, %26
  br label %33

33:                                               ; preds = %36, %32
  %34 = load i32, ptr %6, align 4, !tbaa !9
  %35 = icmp ult i32 %34, 16
  br i1 %35, label %36, label %44

36:                                               ; preds = %33
  %37 = load i64, ptr %5, align 8, !tbaa !5
  %38 = load i32, ptr %6, align 4, !tbaa !9
  %39 = shl i32 1, %38
  %40 = sext i32 %39 to i64
  %41 = or i64 %37, %40
  store i64 %41, ptr %5, align 8, !tbaa !5
  %42 = load i32, ptr %6, align 4, !tbaa !9
  %43 = add i32 %42, 1
  store i32 %43, ptr %6, align 4, !tbaa !9
  br label %33, !llvm.loop !13

44:                                               ; preds = %33
  br label %45

45:                                               ; preds = %44, %9, %2
  %46 = load i64, ptr %5, align 8, !tbaa !5
  call void @llvm.lifetime.end.p0(i64 4, ptr %6) #2
  call void @llvm.lifetime.end.p0(i64 8, ptr %5) #2
  ret i64 %46
}

attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
attributes #1 = { nounwind uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }
attributes #2 = { nounwind }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = !{!6, !6, i64 0}
!6 = !{!"long", !7, i64 0}
!7 = !{!"omnipotent char", !8, i64 0}
!8 = !{!"Simple C/C++ TBAA"}
!9 = !{!10, !10, i64 0}
!10 = !{!"int", !7, i64 0}
!11 = distinct !{!11, !12}
!12 = !{!"llvm.loop.mustprogress"}
!13 = distinct !{!13, !12}


; Optimized IR (opt -passes='default<O3>'):
target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-i128:128-f80:128-n8:16:32:64-S128"
target triple = "x86_64-unknown-linux-gnu"

; Function Attrs: nofree norecurse nosync nounwind memory(none) uwtable
define dso_local i64 @_txm_module_manager_calculate_srd_bits(i64 noundef %0, i64 noundef %1) local_unnamed_addr #0 {
  %3 = icmp ugt i64 %0, 255
  %4 = icmp ult i64 %1, %0
  %or.cond = and i1 %3, %4
  br i1 %or.cond, label %5, label %.loopexit

5:                                                ; preds = %2
  %6 = lshr i64 %0, 3
  %7 = icmp ult i64 %6, %1
  br i1 %7, label %.lr.ph, label %._crit_edge

.lr.ph:                                           ; preds = %5, %.lr.ph
  %.023 = phi i32 [ %9, %.lr.ph ], [ 8, %5 ]
  %.01822 = phi i64 [ %8, %.lr.ph ], [ %1, %5 ]
  %8 = sub i64 %.01822, %6
  %9 = add i32 %.023, 1
  %10 = icmp ugt i64 %8, %6
  br i1 %10, label %.lr.ph, label %._crit_edge, !llvm.loop !5

._crit_edge:                                      ; preds = %.lr.ph, %5
  %.018.lcssa = phi i64 [ %1, %5 ], [ %8, %.lr.ph ]
  %.0.lcssa = phi i32 [ 8, %5 ], [ %9, %.lr.ph ]
  %.not = icmp ne i64 %.018.lcssa, 0
  %11 = zext i1 %.not to i32
  %spec.select = add i32 %.0.lcssa, %11
  %12 = icmp ult i32 %spec.select, 16
  br i1 %12, label %.lr.ph28.preheader, label %.loopexit

.lr.ph28.preheader:                               ; preds = %._crit_edge
  %13 = add i32 %.0.lcssa, %11
  %14 = sub i32 16, %13
  %15 = add i32 %.0.lcssa, %11
  %xtraiter = and i32 %14, 7
  %16 = add i32 %15, -9
  %17 = icmp ult i32 %16, 7
  br i1 %17, label %.loopexit.loopexit.unr-lcssa, label %.lr.ph28.preheader.new

.lr.ph28.preheader.new:                           ; preds = %.lr.ph28.preheader
  %unroll_iter = and i32 %14, -8
  br label %.lr.ph28

.lr.ph28:                                         ; preds = %.lr.ph28, %.lr.ph28.preheader.new
  %.226 = phi i32 [ %spec.select, %.lr.ph28.preheader.new ], [ %49, %.lr.ph28 ]
  %.01625 = phi i64 [ 0, %.lr.ph28.preheader.new ], [ %48, %.lr.ph28 ]
  %niter = phi i32 [ 0, %.lr.ph28.preheader.new ], [ %niter.next.7, %.lr.ph28 ]
  %18 = shl nuw nsw i32 1, %.226
  %19 = zext nneg i32 %18 to i64
  %20 = or i64 %.01625, %19
  %21 = add i32 %.226, 1
  %22 = shl nuw nsw i32 1, %21
  %23 = zext nneg i32 %22 to i64
  %24 = or i64 %20, %23
  %25 = add i32 %.226, 2
  %26 = shl nuw nsw i32 1, %25
  %27 = zext nneg i32 %26 to i64
  %28 = or i64 %24, %27
  %29 = add i32 %.226, 3
  %30 = shl nuw nsw i32 1, %29
  %31 = zext nneg i32 %30 to i64
  %32 = or i64 %28, %31
  %33 = add i32 %.226, 4
  %34 = shl nuw nsw i32 1, %33
  %35 = zext nneg i32 %34 to i64
  %36 = or i64 %32, %35
  %37 = add i32 %.226, 5
  %38 = shl nuw nsw i32 1, %37
  %39 = zext nneg i32 %38 to i64
  %40 = or i64 %36, %39
  %41 = add i32 %.226, 6
  %42 = shl nuw nsw i32 1, %41
  %43 = zext nneg i32 %42 to i64
  %44 = or i64 %40, %43
  %45 = add i32 %.226, 7
  %46 = shl nuw nsw i32 1, %45
  %47 = zext nneg i32 %46 to i64
  %48 = or i64 %44, %47
  %49 = add i32 %.226, 8
  %niter.next.7 = add i32 %niter, 8
  %niter.ncmp.7 = icmp eq i32 %niter.next.7, %unroll_iter
  br i1 %niter.ncmp.7, label %.loopexit.loopexit.unr-lcssa, label %.lr.ph28, !llvm.loop !7

.loopexit.loopexit.unr-lcssa:                     ; preds = %.lr.ph28, %.lr.ph28.preheader
  %.lcssa.ph = phi i64 [ poison, %.lr.ph28.preheader ], [ %48, %.lr.ph28 ]
  %.226.unr = phi i32 [ %spec.select, %.lr.ph28.preheader ], [ %49, %.lr.ph28 ]
  %.01625.unr = phi i64 [ 0, %.lr.ph28.preheader ], [ %48, %.lr.ph28 ]
  %lcmp.mod.not = icmp eq i32 %xtraiter, 0
  br i1 %lcmp.mod.not, label %.loopexit, label %.lr.ph28.epil

.lr.ph28.epil:                                    ; preds = %.loopexit.loopexit.unr-lcssa, %.lr.ph28.epil
  %.226.epil = phi i32 [ %53, %.lr.ph28.epil ], [ %.226.unr, %.loopexit.loopexit.unr-lcssa ]
  %.01625.epil = phi i64 [ %52, %.lr.ph28.epil ], [ %.01625.unr, %.loopexit.loopexit.unr-lcssa ]
  %epil.iter = phi i32 [ %epil.iter.next, %.lr.ph28.epil ], [ 0, %.loopexit.loopexit.unr-lcssa ]
  %50 = shl nuw nsw i32 1, %.226.epil
  %51 = zext nneg i32 %50 to i64
  %52 = or i64 %.01625.epil, %51
  %53 = add i32 %.226.epil, 1
  %epil.iter.next = add i32 %epil.iter, 1
  %epil.iter.cmp.not = icmp eq i32 %epil.iter.next, %xtraiter
  br i1 %epil.iter.cmp.not, label %.loopexit, label %.lr.ph28.epil, !llvm.loop !8

.loopexit:                                        ; preds = %.loopexit.loopexit.unr-lcssa, %.lr.ph28.epil, %._crit_edge, %2
  %.117 = phi i64 [ 0, %2 ], [ 0, %._crit_edge ], [ %.lcssa.ph, %.loopexit.loopexit.unr-lcssa ], [ %52, %.lr.ph28.epil ]
  ret i64 %.117
}

attributes #0 = { nofree norecurse nosync nounwind memory(none) uwtable "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="x86-64" "target-features"="+cmov,+cx8,+fxsr,+mmx,+sse,+sse2,+x87" "tune-cpu"="generic" }

!llvm.module.flags = !{!0, !1, !2, !3}
!llvm.ident = !{!4}

!0 = !{i32 1, !"wchar_size", i32 4}
!1 = !{i32 8, !"PIC Level", i32 2}
!2 = !{i32 7, !"PIE Level", i32 2}
!3 = !{i32 7, !"uwtable", i32 2}
!4 = !{!"clang version 19.1.0 (git@github.com:llvm/llvm-project.git a4bf6cd7cfb1a1421ba92bca9d017b49936c55e4)"}
!5 = distinct !{!5, !6}
!6 = !{!"llvm.loop.mustprogress"}
!7 = distinct !{!7, !6}
!8 = distinct !{!8, !9}
!9 = !{!"llvm.loop.unroll.disable"}


; Effective O3 passes: GVNPass,GlobalOptPass,IPSCCPPass,IndVarSimplifyPass,InferFunctionAttrsPass,InstCombinePass,InstSimplifyPass,JumpThreadingPass,LCSSAPass,LoopRotatePass,LoopSimplifyPass,LoopUnrollPass,PostOrderFunctionAttrsPass,ReassociatePass,SROAPass,SimplifyCFGPass